Fitter report for MD5
Tue Jun  7 14:03:25 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Jun  7 14:03:24 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; MD5                                         ;
; Top-level Entity Name           ; MD5                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 669 / 56,480 ( 1 % )                        ;
; Total registers                 ; 1437                                        ;
; Total pins                      ; 76 / 268 ( 28 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                    ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; Node                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                         ; Destination Port ; Destination Port Name ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; reset_n~inputCLKENA0           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                          ;                  ;                       ;
; MD5_core:core|a_reg[17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|a_reg[17]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|a_reg[18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|a_reg[18]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[1]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|b_reg[3]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[3]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|b_reg[6]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[6]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|b_reg[12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[12]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[13]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[14]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[14]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[15]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[16]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[18]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[19]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[22]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[25]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|b_reg[29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|b_reg[29]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[1]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|c_reg[4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[4]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|c_reg[5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[5]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|c_reg[6]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[6]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|c_reg[15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[15]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[18]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[21]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[22]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[24]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|c_reg[30]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|c_reg[30]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[1]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[2]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[4]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[5]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[7]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[7]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[8]~DUPLICATE         ;                  ;                       ;
; MD5_core:core|d_reg[10]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[10]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[11]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[12]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[16]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[17]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[17]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[18]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[19]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[22]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[23]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[24]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[25]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[26]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[26]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[28]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|d_reg[31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|d_reg[31]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[0]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[1]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[2]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[6]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[7]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h0_reg[10]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[10]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[15]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[15]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[17]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[17]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[19]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[21]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[23]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h0_reg[27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h0_reg[27]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[3]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h1_reg[7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[7]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h1_reg[13]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[13]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[16]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[16]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[18]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[18]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[21]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[23]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[25]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[25]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[26]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[26]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[27]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[29]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[30]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[30]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h1_reg[31]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h1_reg[31]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[1]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[3]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[4]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[5]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[6]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[7]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h2_reg[11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[11]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[12]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[12]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[14]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[15]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[15]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[21]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[23]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[30]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[30]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h2_reg[31]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h2_reg[31]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[0]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h3_reg[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[3]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h3_reg[7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[7]~DUPLICATE        ;                  ;                       ;
; MD5_core:core|h3_reg[11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[11]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[13]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[13]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[15]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[15]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[16]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[16]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[19]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[23]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[24]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[26]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[26]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[27]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[29]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|h3_reg[31]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|h3_reg[31]~DUPLICATE       ;                  ;                       ;
; MD5_core:core|pipe_b_reg[6]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[6]~DUPLICATE    ;                  ;                       ;
; MD5_core:core|pipe_b_reg[9]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[9]~DUPLICATE    ;                  ;                       ;
; MD5_core:core|pipe_b_reg[15]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[15]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|pipe_b_reg[17]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[17]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|pipe_b_reg[21]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[21]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|pipe_b_reg[22]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[22]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|pipe_b_reg[24]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[24]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|pipe_b_reg[31]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|pipe_b_reg[31]~DUPLICATE   ;                  ;                       ;
; MD5_core:core|round_ctr_reg[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[0]~DUPLICATE ;                  ;                       ;
; MD5_core:core|round_ctr_reg[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[2]~DUPLICATE ;                  ;                       ;
; MD5_core:core|round_ctr_reg[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[3]~DUPLICATE ;                  ;                       ;
; MD5_core:core|round_ctr_reg[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[4]~DUPLICATE ;                  ;                       ;
; MD5_core:core|round_ctr_reg[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[5]~DUPLICATE ;                  ;                       ;
; MD5_core:core|round_ctr_reg[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MD5_core:core|round_ctr_reg[6]~DUPLICATE ;                  ;                       ;
+--------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2214 ) ; 0.00 % ( 0 / 2214 )        ; 0.00 % ( 0 / 2214 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2214 ) ; 0.00 % ( 0 / 2214 )        ; 0.00 % ( 0 / 2214 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2214 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/xuant/Documents/GitHub/MD5_FPGA_HK212/quartus/MD5/output_files/MD5.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 669 / 56,480          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 669                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 904 / 56,480          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 140                   ;       ;
;         [b] ALMs used for LUT logic                         ; 264                   ;       ;
;         [c] ALMs used for registers                         ; 500                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 246 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 137 / 5,648           ; 2 %   ;
;     -- Logic LABs                                           ; 137                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 735                   ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 355                   ;       ;
;     -- 5 input functions                                    ; 107                   ;       ;
;     -- 4 input functions                                    ; 8                     ;       ;
;     -- <=3 input functions                                  ; 265                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 548                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,437                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,278 / 112,960       ; 1 %   ;
;         -- Secondary logic registers                        ; 159 / 112,960         ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,325                 ;       ;
;         -- Routing optimization registers                   ; 112                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 76 / 268              ; 28 %  ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.6% / 0.6% / 0.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.7% / 19.4% / 16.5% ;       ;
; Maximum fan-out                                             ; 1437                  ;       ;
; Highest non-global fan-out                                  ; 515                   ;       ;
; Total fan-out                                               ; 10509                 ;       ;
; Average fan-out                                             ; 3.66                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 669 / 56480 ( 1 % )    ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 669                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 904 / 56480 ( 2 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 140                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 264                    ; 0                              ;
;         [c] ALMs used for registers                         ; 500                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 246 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 137 / 5648 ( 2 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 137                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 735                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 355                    ; 0                              ;
;     -- 5 input functions                                    ; 107                    ; 0                              ;
;     -- 4 input functions                                    ; 8                      ; 0                              ;
;     -- <=3 input functions                                  ; 265                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 548                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 1278 / 112960 ( 1 % )  ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 159 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 1325                   ; 0                              ;
;         -- Routing optimization registers                   ; 112                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 76                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 10540                  ; 0                              ;
;     -- Registered Connections                               ; 2952                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 44                     ; 0                              ;
;     -- Output Ports                                         ; 32                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; address[0]     ; K21   ; 5B       ; 89           ; 38           ; 37           ; 52                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[1]     ; G17   ; 7A       ; 70           ; 81           ; 34           ; 45                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[2]     ; P22   ; 5A       ; 89           ; 8            ; 54           ; 20                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[3]     ; K19   ; 7A       ; 72           ; 81           ; 17           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[4]     ; H18   ; 7A       ; 68           ; 81           ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[5]     ; D17   ; 7A       ; 70           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[6]     ; G15   ; 7A       ; 62           ; 81           ; 34           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address[7]     ; C11   ; 7A       ; 50           ; 81           ; 74           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk            ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1437                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; cs             ; V21   ; 4A       ; 70           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset_n        ; N16   ; 5B       ; 89           ; 35           ; 43           ; 1437                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; we             ; K20   ; 7A       ; 72           ; 81           ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[0]  ; U17   ; 4A       ; 72           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[10] ; N19   ; 5B       ; 89           ; 36           ; 3            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[11] ; N21   ; 5B       ; 89           ; 35           ; 94           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[12] ; U16   ; 4A       ; 72           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[13] ; B16   ; 7A       ; 72           ; 81           ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[14] ; M21   ; 5B       ; 89           ; 37           ; 54           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[15] ; L19   ; 5B       ; 89           ; 38           ; 3            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[16] ; C19   ; 7A       ; 78           ; 81           ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[17] ; E22   ; 7A       ; 80           ; 81           ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[18] ; M22   ; 5B       ; 89           ; 36           ; 37           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[19] ; K22   ; 5B       ; 89           ; 38           ; 54           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[1]  ; V18   ; 4A       ; 70           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[20] ; M20   ; 5B       ; 89           ; 37           ; 37           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[21] ; T20   ; 5A       ; 89           ; 4            ; 94           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[22] ; P18   ; 5A       ; 89           ; 9            ; 54           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[23] ; B18   ; 7A       ; 84           ; 81           ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[24] ; F19   ; 7A       ; 76           ; 81           ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[25] ; J22   ; 7A       ; 84           ; 81           ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[26] ; L17   ; 5B       ; 89           ; 37           ; 20           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[27] ; F22   ; 7A       ; 82           ; 81           ; 91           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[28] ; M18   ; 5B       ; 89           ; 36           ; 20           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[29] ; A22   ; 7A       ; 78           ; 81           ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[2]  ; L18   ; 5B       ; 89           ; 38           ; 20           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[30] ; K17   ; 5B       ; 89           ; 37           ; 3            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[31] ; R16   ; 5A       ; 89           ; 8            ; 3            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[3]  ; L22   ; 5B       ; 89           ; 36           ; 54           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[4]  ; N20   ; 5B       ; 89           ; 35           ; 77           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[5]  ; C16   ; 7A       ; 72           ; 81           ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[6]  ; P16   ; 5A       ; 89           ; 9            ; 3            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[7]  ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[8]  ; E20   ; 7A       ; 76           ; 81           ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; write_data[9]  ; B22   ; 7A       ; 78           ; 81           ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; read_data[0]  ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[10] ; F14   ; 7A       ; 62           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[11] ; F18   ; 7A       ; 76           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[12] ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[13] ; H10   ; 7A       ; 58           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[14] ; P17   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[15] ; Y20   ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[16] ; K16   ; 7A       ; 64           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[17] ; A15   ; 7A       ; 66           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[18] ; A17   ; 7A       ; 74           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[19] ; W22   ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[1]  ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[20] ; C21   ; 7A       ; 82           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[21] ; AA22  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[22] ; J18   ; 7A       ; 68           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[23] ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[24] ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[25] ; Y22   ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[26] ; H16   ; 7A       ; 64           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[27] ; F15   ; 7A       ; 66           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[28] ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[29] ; W21   ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[2]  ; E16   ; 7A       ; 70           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[30] ; A18   ; 7A       ; 74           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[31] ; G18   ; 7A       ; 68           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[3]  ; J19   ; 7A       ; 68           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[4]  ; U20   ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[5]  ; Y19   ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[6]  ; R21   ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[7]  ; A20   ; 7A       ; 74           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[8]  ; A19   ; 7A       ; 74           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_data[9]  ; T18   ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 14 / 48 ( 29 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 9 / 16 ( 56 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 36 / 80 ( 45 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; read_data[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; read_data[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; read_data[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A18      ; 401        ; 7A       ; read_data[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A19      ; 404        ; 7A       ; read_data[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A20      ; 402        ; 7A       ; read_data[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; write_data[29]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; read_data[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; read_data[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; write_data[7]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; read_data[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; read_data[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; write_data[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; write_data[23]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; write_data[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; address[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; write_data[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; write_data[16]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; read_data[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; address[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; read_data[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; write_data[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; write_data[17]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; read_data[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; read_data[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; read_data[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; write_data[24]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; write_data[27]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; address[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; address[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; read_data[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; read_data[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; read_data[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; address[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; read_data[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 414        ; 7A       ; read_data[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; write_data[25]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; read_data[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; write_data[30]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; address[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; we                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; address[0]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; write_data[19]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; write_data[26]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; write_data[2]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; write_data[15]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; write_data[3]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; write_data[28]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; write_data[20]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; write_data[14]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; write_data[18]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset_n                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; write_data[10]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; write_data[4]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; write_data[11]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; write_data[6]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; read_data[14]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; write_data[22]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; read_data[12]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; address[2]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; write_data[31]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; read_data[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; read_data[9]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; write_data[21]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; write_data[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; write_data[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; read_data[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; read_data[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; write_data[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; cs                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; read_data[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; read_data[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; read_data[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; read_data[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; read_data[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; read_data[0]   ; Incomplete set of assignments ;
; read_data[1]   ; Incomplete set of assignments ;
; read_data[2]   ; Incomplete set of assignments ;
; read_data[3]   ; Incomplete set of assignments ;
; read_data[4]   ; Incomplete set of assignments ;
; read_data[5]   ; Incomplete set of assignments ;
; read_data[6]   ; Incomplete set of assignments ;
; read_data[7]   ; Incomplete set of assignments ;
; read_data[8]   ; Incomplete set of assignments ;
; read_data[9]   ; Incomplete set of assignments ;
; read_data[10]  ; Incomplete set of assignments ;
; read_data[11]  ; Incomplete set of assignments ;
; read_data[12]  ; Incomplete set of assignments ;
; read_data[13]  ; Incomplete set of assignments ;
; read_data[14]  ; Incomplete set of assignments ;
; read_data[15]  ; Incomplete set of assignments ;
; read_data[16]  ; Incomplete set of assignments ;
; read_data[17]  ; Incomplete set of assignments ;
; read_data[18]  ; Incomplete set of assignments ;
; read_data[19]  ; Incomplete set of assignments ;
; read_data[20]  ; Incomplete set of assignments ;
; read_data[21]  ; Incomplete set of assignments ;
; read_data[22]  ; Incomplete set of assignments ;
; read_data[23]  ; Incomplete set of assignments ;
; read_data[24]  ; Incomplete set of assignments ;
; read_data[25]  ; Incomplete set of assignments ;
; read_data[26]  ; Incomplete set of assignments ;
; read_data[27]  ; Incomplete set of assignments ;
; read_data[28]  ; Incomplete set of assignments ;
; read_data[29]  ; Incomplete set of assignments ;
; read_data[30]  ; Incomplete set of assignments ;
; read_data[31]  ; Incomplete set of assignments ;
; address[2]     ; Incomplete set of assignments ;
; address[5]     ; Incomplete set of assignments ;
; address[4]     ; Incomplete set of assignments ;
; address[7]     ; Incomplete set of assignments ;
; address[6]     ; Incomplete set of assignments ;
; address[3]     ; Incomplete set of assignments ;
; address[0]     ; Incomplete set of assignments ;
; address[1]     ; Incomplete set of assignments ;
; cs             ; Incomplete set of assignments ;
; we             ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; reset_n        ; Incomplete set of assignments ;
; write_data[0]  ; Incomplete set of assignments ;
; write_data[1]  ; Incomplete set of assignments ;
; write_data[20] ; Incomplete set of assignments ;
; write_data[13] ; Incomplete set of assignments ;
; write_data[8]  ; Incomplete set of assignments ;
; write_data[18] ; Incomplete set of assignments ;
; write_data[14] ; Incomplete set of assignments ;
; write_data[9]  ; Incomplete set of assignments ;
; write_data[3]  ; Incomplete set of assignments ;
; write_data[19] ; Incomplete set of assignments ;
; write_data[15] ; Incomplete set of assignments ;
; write_data[10] ; Incomplete set of assignments ;
; write_data[4]  ; Incomplete set of assignments ;
; write_data[17] ; Incomplete set of assignments ;
; write_data[12] ; Incomplete set of assignments ;
; write_data[7]  ; Incomplete set of assignments ;
; write_data[2]  ; Incomplete set of assignments ;
; write_data[21] ; Incomplete set of assignments ;
; write_data[16] ; Incomplete set of assignments ;
; write_data[11] ; Incomplete set of assignments ;
; write_data[5]  ; Incomplete set of assignments ;
; write_data[22] ; Incomplete set of assignments ;
; write_data[6]  ; Incomplete set of assignments ;
; write_data[23] ; Incomplete set of assignments ;
; write_data[24] ; Incomplete set of assignments ;
; write_data[25] ; Incomplete set of assignments ;
; write_data[26] ; Incomplete set of assignments ;
; write_data[27] ; Incomplete set of assignments ;
; write_data[28] ; Incomplete set of assignments ;
; write_data[31] ; Incomplete set of assignments ;
; write_data[29] ; Incomplete set of assignments ;
; write_data[30] ; Incomplete set of assignments ;
; read_data[0]   ; Missing location assignment   ;
; read_data[1]   ; Missing location assignment   ;
; read_data[2]   ; Missing location assignment   ;
; read_data[3]   ; Missing location assignment   ;
; read_data[4]   ; Missing location assignment   ;
; read_data[5]   ; Missing location assignment   ;
; read_data[6]   ; Missing location assignment   ;
; read_data[7]   ; Missing location assignment   ;
; read_data[8]   ; Missing location assignment   ;
; read_data[9]   ; Missing location assignment   ;
; read_data[10]  ; Missing location assignment   ;
; read_data[11]  ; Missing location assignment   ;
; read_data[12]  ; Missing location assignment   ;
; read_data[13]  ; Missing location assignment   ;
; read_data[14]  ; Missing location assignment   ;
; read_data[15]  ; Missing location assignment   ;
; read_data[16]  ; Missing location assignment   ;
; read_data[17]  ; Missing location assignment   ;
; read_data[18]  ; Missing location assignment   ;
; read_data[19]  ; Missing location assignment   ;
; read_data[20]  ; Missing location assignment   ;
; read_data[21]  ; Missing location assignment   ;
; read_data[22]  ; Missing location assignment   ;
; read_data[23]  ; Missing location assignment   ;
; read_data[24]  ; Missing location assignment   ;
; read_data[25]  ; Missing location assignment   ;
; read_data[26]  ; Missing location assignment   ;
; read_data[27]  ; Missing location assignment   ;
; read_data[28]  ; Missing location assignment   ;
; read_data[29]  ; Missing location assignment   ;
; read_data[30]  ; Missing location assignment   ;
; read_data[31]  ; Missing location assignment   ;
; address[2]     ; Missing location assignment   ;
; address[5]     ; Missing location assignment   ;
; address[4]     ; Missing location assignment   ;
; address[7]     ; Missing location assignment   ;
; address[6]     ; Missing location assignment   ;
; address[3]     ; Missing location assignment   ;
; address[0]     ; Missing location assignment   ;
; address[1]     ; Missing location assignment   ;
; cs             ; Missing location assignment   ;
; we             ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
; reset_n        ; Missing location assignment   ;
; write_data[0]  ; Missing location assignment   ;
; write_data[1]  ; Missing location assignment   ;
; write_data[20] ; Missing location assignment   ;
; write_data[13] ; Missing location assignment   ;
; write_data[8]  ; Missing location assignment   ;
; write_data[18] ; Missing location assignment   ;
; write_data[14] ; Missing location assignment   ;
; write_data[9]  ; Missing location assignment   ;
; write_data[3]  ; Missing location assignment   ;
; write_data[19] ; Missing location assignment   ;
; write_data[15] ; Missing location assignment   ;
; write_data[10] ; Missing location assignment   ;
; write_data[4]  ; Missing location assignment   ;
; write_data[17] ; Missing location assignment   ;
; write_data[12] ; Missing location assignment   ;
; write_data[7]  ; Missing location assignment   ;
; write_data[2]  ; Missing location assignment   ;
; write_data[21] ; Missing location assignment   ;
; write_data[16] ; Missing location assignment   ;
; write_data[11] ; Missing location assignment   ;
; write_data[5]  ; Missing location assignment   ;
; write_data[22] ; Missing location assignment   ;
; write_data[6]  ; Missing location assignment   ;
; write_data[23] ; Missing location assignment   ;
; write_data[24] ; Missing location assignment   ;
; write_data[25] ; Missing location assignment   ;
; write_data[26] ; Missing location assignment   ;
; write_data[27] ; Missing location assignment   ;
; write_data[28] ; Missing location assignment   ;
; write_data[31] ; Missing location assignment   ;
; write_data[29] ; Missing location assignment   ;
; write_data[30] ; Missing location assignment   ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Entity Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
; |MD5                       ; 668.5 (157.3)        ; 902.5 (297.7)                    ; 245.0 (140.5)                                     ; 11.0 (0.1)                       ; 0.0 (0.0)            ; 735 (106)           ; 1437 (514)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 76   ; 0            ; |MD5                ; MD5         ; work         ;
;    |MD5_core:core|         ; 511.2 (511.2)        ; 604.8 (604.8)                    ; 104.5 (104.5)                                     ; 10.9 (10.9)                      ; 0.0 (0.0)            ; 629 (629)           ; 923 (923)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MD5|MD5_core:core  ; MD5_core    ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; read_data[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; read_data[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; address[2]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[5]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[4]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[7]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[6]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[3]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address[1]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; cs             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; we             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_n        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[20] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[19] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[16] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[22] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[23] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[24] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[25] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[26] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[27] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[28] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[31] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; write_data[30] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; address[2]                      ;                   ;         ;
;      - tmp_read_data~0          ; 1                 ; 0       ;
;      - always1~0                ; 1                 ; 0       ;
;      - tmp_read_data~9          ; 1                 ; 0       ;
;      - WideOr0~0                ; 1                 ; 0       ;
;      - Decoder0~1               ; 1                 ; 0       ;
;      - Decoder0~2               ; 1                 ; 0       ;
;      - Decoder0~3               ; 1                 ; 0       ;
;      - Decoder0~4               ; 1                 ; 0       ;
;      - Decoder0~6               ; 1                 ; 0       ;
;      - Decoder0~7               ; 1                 ; 0       ;
;      - Decoder0~9               ; 1                 ; 0       ;
;      - Decoder0~10              ; 1                 ; 0       ;
;      - Decoder0~12              ; 1                 ; 0       ;
;      - Decoder0~13              ; 1                 ; 0       ;
;      - Decoder0~15              ; 1                 ; 0       ;
;      - Decoder0~16              ; 1                 ; 0       ;
;      - Decoder0~17              ; 1                 ; 0       ;
;      - Decoder0~18              ; 1                 ; 0       ;
;      - Decoder0~19              ; 1                 ; 0       ;
;      - Decoder0~20              ; 1                 ; 0       ;
; address[5]                      ;                   ;         ;
;      - tmp_read_data~0          ; 0                 ; 0       ;
;      - always1~0                ; 0                 ; 0       ;
;      - tmp_read_data~9          ; 0                 ; 0       ;
;      - tmp_read_data~19         ; 0                 ; 0       ;
;      - block_we~1               ; 0                 ; 0       ;
; address[4]                      ;                   ;         ;
;      - tmp_read_data~0          ; 0                 ; 0       ;
;      - always1~0                ; 0                 ; 0       ;
;      - tmp_read_data~9          ; 0                 ; 0       ;
;      - block_we~0               ; 0                 ; 0       ;
; address[7]                      ;                   ;         ;
;      - tmp_read_data~0          ; 1                 ; 0       ;
;      - always1~0                ; 1                 ; 0       ;
;      - tmp_read_data~9          ; 1                 ; 0       ;
;      - block_we~0               ; 1                 ; 0       ;
; address[6]                      ;                   ;         ;
;      - always1~0                ; 0                 ; 0       ;
;      - tmp_read_data~2          ; 0                 ; 0       ;
;      - tmp_read_data~10         ; 0                 ; 0       ;
;      - block_we~0               ; 0                 ; 0       ;
;      - tmp_read_data~29         ; 0                 ; 0       ;
;      - tmp_read_data~45         ; 0                 ; 0       ;
;      - tmp_read_data~46         ; 0                 ; 0       ;
;      - tmp_read_data~47         ; 0                 ; 0       ;
;      - tmp_read_data~50         ; 0                 ; 0       ;
;      - tmp_read_data~56         ; 0                 ; 0       ;
;      - tmp_read_data~69         ; 0                 ; 0       ;
;      - init_new~0               ; 0                 ; 0       ;
;      - next_new~0               ; 0                 ; 0       ;
; address[3]                      ;                   ;         ;
;      - always1~0                ; 1                 ; 0       ;
;      - tmp_read_data~2          ; 1                 ; 0       ;
;      - tmp_read_data~9          ; 1                 ; 0       ;
;      - WideOr0~0                ; 1                 ; 0       ;
;      - init_new~0               ; 1                 ; 0       ;
;      - next_new~0               ; 1                 ; 0       ;
;      - Decoder0~1               ; 1                 ; 0       ;
;      - Decoder0~2               ; 1                 ; 0       ;
;      - Decoder0~3               ; 1                 ; 0       ;
;      - Decoder0~4               ; 1                 ; 0       ;
;      - Decoder0~5               ; 1                 ; 0       ;
;      - Decoder0~8               ; 1                 ; 0       ;
;      - Decoder0~11              ; 1                 ; 0       ;
;      - Decoder0~14              ; 1                 ; 0       ;
; address[0]                      ;                   ;         ;
;      - Mux0~0                   ; 1                 ; 0       ;
;      - tmp_read_data~1          ; 1                 ; 0       ;
;      - tmp_read_data~5          ; 1                 ; 0       ;
;      - tmp_read_data~7          ; 1                 ; 0       ;
;      - tmp_read_data~10         ; 1                 ; 0       ;
;      - tmp_read_data~11         ; 1                 ; 0       ;
;      - tmp_read_data~13         ; 1                 ; 0       ;
;      - tmp_read_data~16         ; 1                 ; 0       ;
;      - tmp_read_data~18         ; 1                 ; 0       ;
;      - WideOr0~0                ; 1                 ; 0       ;
;      - tmp_read_data~21         ; 1                 ; 0       ;
;      - tmp_read_data~23         ; 1                 ; 0       ;
;      - tmp_read_data~25         ; 1                 ; 0       ;
;      - tmp_read_data~27         ; 1                 ; 0       ;
;      - tmp_read_data~29         ; 1                 ; 0       ;
;      - tmp_read_data~30         ; 1                 ; 0       ;
;      - tmp_read_data~32         ; 1                 ; 0       ;
;      - tmp_read_data~34         ; 1                 ; 0       ;
;      - tmp_read_data~36         ; 1                 ; 0       ;
;      - tmp_read_data~38         ; 1                 ; 0       ;
;      - tmp_read_data~40         ; 1                 ; 0       ;
;      - tmp_read_data~42         ; 1                 ; 0       ;
;      - tmp_read_data~44         ; 1                 ; 0       ;
;      - tmp_read_data~47         ; 1                 ; 0       ;
;      - tmp_read_data~48         ; 1                 ; 0       ;
;      - tmp_read_data~49         ; 1                 ; 0       ;
;      - tmp_read_data~51         ; 1                 ; 0       ;
;      - tmp_read_data~53         ; 1                 ; 0       ;
;      - tmp_read_data~55         ; 1                 ; 0       ;
;      - tmp_read_data~58         ; 1                 ; 0       ;
;      - tmp_read_data~60         ; 1                 ; 0       ;
;      - tmp_read_data~62         ; 1                 ; 0       ;
;      - tmp_read_data~64         ; 1                 ; 0       ;
;      - tmp_read_data~66         ; 1                 ; 0       ;
;      - tmp_read_data~68         ; 1                 ; 0       ;
;      - tmp_read_data~70         ; 1                 ; 0       ;
;      - tmp_read_data~72         ; 1                 ; 0       ;
;      - tmp_read_data~74         ; 1                 ; 0       ;
;      - init_reg~0               ; 1                 ; 0       ;
;      - Decoder0~0               ; 1                 ; 0       ;
;      - Decoder0~6               ; 1                 ; 0       ;
;      - Decoder0~7               ; 1                 ; 0       ;
;      - Decoder0~9               ; 1                 ; 0       ;
;      - Decoder0~10              ; 1                 ; 0       ;
;      - Decoder0~12              ; 1                 ; 0       ;
;      - Decoder0~13              ; 1                 ; 0       ;
;      - Decoder0~15              ; 1                 ; 0       ;
;      - Decoder0~16              ; 1                 ; 0       ;
;      - Decoder0~17              ; 1                 ; 0       ;
;      - Decoder0~18              ; 1                 ; 0       ;
;      - Decoder0~19              ; 1                 ; 0       ;
;      - Decoder0~20              ; 1                 ; 0       ;
; address[1]                      ;                   ;         ;
;      - Mux0~0                   ; 0                 ; 0       ;
;      - tmp_read_data~1          ; 0                 ; 0       ;
;      - tmp_read_data~5          ; 0                 ; 0       ;
;      - tmp_read_data~7          ; 0                 ; 0       ;
;      - tmp_read_data~10         ; 0                 ; 0       ;
;      - tmp_read_data~11         ; 0                 ; 0       ;
;      - tmp_read_data~13         ; 0                 ; 0       ;
;      - tmp_read_data~16         ; 0                 ; 0       ;
;      - tmp_read_data~18         ; 0                 ; 0       ;
;      - WideOr0~0                ; 0                 ; 0       ;
;      - tmp_read_data~21         ; 0                 ; 0       ;
;      - tmp_read_data~23         ; 0                 ; 0       ;
;      - tmp_read_data~25         ; 0                 ; 0       ;
;      - tmp_read_data~27         ; 0                 ; 0       ;
;      - tmp_read_data~29         ; 0                 ; 0       ;
;      - tmp_read_data~30         ; 0                 ; 0       ;
;      - tmp_read_data~32         ; 0                 ; 0       ;
;      - tmp_read_data~34         ; 0                 ; 0       ;
;      - tmp_read_data~36         ; 0                 ; 0       ;
;      - tmp_read_data~38         ; 0                 ; 0       ;
;      - tmp_read_data~40         ; 0                 ; 0       ;
;      - tmp_read_data~42         ; 0                 ; 0       ;
;      - tmp_read_data~44         ; 0                 ; 0       ;
;      - tmp_read_data~46         ; 0                 ; 0       ;
;      - tmp_read_data~47         ; 0                 ; 0       ;
;      - tmp_read_data~49         ; 0                 ; 0       ;
;      - tmp_read_data~51         ; 0                 ; 0       ;
;      - tmp_read_data~53         ; 0                 ; 0       ;
;      - tmp_read_data~55         ; 0                 ; 0       ;
;      - tmp_read_data~56         ; 0                 ; 0       ;
;      - tmp_read_data~58         ; 0                 ; 0       ;
;      - tmp_read_data~60         ; 0                 ; 0       ;
;      - tmp_read_data~62         ; 0                 ; 0       ;
;      - tmp_read_data~64         ; 0                 ; 0       ;
;      - tmp_read_data~66         ; 0                 ; 0       ;
;      - tmp_read_data~68         ; 0                 ; 0       ;
;      - tmp_read_data~70         ; 0                 ; 0       ;
;      - tmp_read_data~72         ; 0                 ; 0       ;
;      - tmp_read_data~74         ; 0                 ; 0       ;
;      - init_reg~0               ; 0                 ; 0       ;
;      - Decoder0~0               ; 0                 ; 0       ;
;      - Decoder0~5               ; 0                 ; 0       ;
;      - Decoder0~8               ; 0                 ; 0       ;
;      - Decoder0~11              ; 0                 ; 0       ;
;      - Decoder0~14              ; 0                 ; 0       ;
; cs                              ;                   ;         ;
;      - tmp_read_data~3          ; 0                 ; 0       ;
;      - block_we~0               ; 0                 ; 0       ;
;      - init_reg~0               ; 0                 ; 0       ;
; we                              ;                   ;         ;
;      - tmp_read_data~3          ; 0                 ; 0       ;
;      - tmp_read_data~19         ; 0                 ; 0       ;
;      - init_reg~0               ; 0                 ; 0       ;
;      - block_we~1               ; 0                 ; 0       ;
; clk                             ;                   ;         ;
; reset_n                         ;                   ;         ;
; write_data[0]                   ;                   ;         ;
;      - init_new~0               ; 0                 ; 0       ;
;      - block_reg[0][0]          ; 0                 ; 0       ;
;      - block_reg[4][0]          ; 0                 ; 0       ;
;      - block_reg[8][0]          ; 0                 ; 0       ;
;      - block_reg[12][0]         ; 0                 ; 0       ;
;      - block_reg[5][0]          ; 0                 ; 0       ;
;      - block_reg[13][0]         ; 0                 ; 0       ;
;      - block_reg[6][0]          ; 0                 ; 0       ;
;      - block_reg[10][0]         ; 0                 ; 0       ;
;      - block_reg[14][0]         ; 0                 ; 0       ;
;      - block_reg[11][0]         ; 0                 ; 0       ;
;      - block_reg[15][0]         ; 0                 ; 0       ;
;      - block_reg[2][0]~feeder   ; 0                 ; 0       ;
;      - block_reg[1][0]~feeder   ; 0                 ; 0       ;
;      - block_reg[7][0]~feeder   ; 0                 ; 0       ;
;      - block_reg[3][0]~feeder   ; 0                 ; 0       ;
;      - block_reg[9][0]~feeder   ; 0                 ; 0       ;
; write_data[1]                   ;                   ;         ;
;      - next_new~0               ; 1                 ; 0       ;
;      - block_reg[1][1]          ; 1                 ; 0       ;
;      - block_reg[2][1]          ; 1                 ; 0       ;
;      - block_reg[3][1]          ; 1                 ; 0       ;
;      - block_reg[4][1]          ; 1                 ; 0       ;
;      - block_reg[5][1]          ; 1                 ; 0       ;
;      - block_reg[8][1]          ; 1                 ; 0       ;
;      - block_reg[11][1]         ; 1                 ; 0       ;
;      - block_reg[12][1]         ; 1                 ; 0       ;
;      - block_reg[13][1]         ; 1                 ; 0       ;
;      - block_reg[9][1]~feeder   ; 1                 ; 0       ;
;      - block_reg[15][1]~feeder  ; 1                 ; 0       ;
;      - block_reg[6][1]~feeder   ; 1                 ; 0       ;
;      - block_reg[7][1]~feeder   ; 1                 ; 0       ;
;      - block_reg[0][1]~feeder   ; 1                 ; 0       ;
;      - block_reg[14][1]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][1]~feeder  ; 1                 ; 0       ;
; write_data[20]                  ;                   ;         ;
;      - block_reg[1][20]         ; 1                 ; 0       ;
;      - block_reg[2][20]         ; 1                 ; 0       ;
;      - block_reg[3][20]         ; 1                 ; 0       ;
;      - block_reg[5][20]         ; 1                 ; 0       ;
;      - block_reg[7][20]         ; 1                 ; 0       ;
;      - block_reg[9][20]         ; 1                 ; 0       ;
;      - block_reg[10][20]        ; 1                 ; 0       ;
;      - block_reg[11][20]        ; 1                 ; 0       ;
;      - block_reg[12][20]        ; 1                 ; 0       ;
;      - block_reg[14][20]        ; 1                 ; 0       ;
;      - block_reg[15][20]        ; 1                 ; 0       ;
;      - block_reg[4][20]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][20]~feeder  ; 1                 ; 0       ;
;      - block_reg[0][20]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][20]~feeder ; 1                 ; 0       ;
;      - block_reg[6][20]~feeder  ; 1                 ; 0       ;
; write_data[13]                  ;                   ;         ;
;      - block_reg[2][13]         ; 1                 ; 0       ;
;      - block_reg[3][13]         ; 1                 ; 0       ;
;      - block_reg[4][13]         ; 1                 ; 0       ;
;      - block_reg[5][13]         ; 1                 ; 0       ;
;      - block_reg[6][13]         ; 1                 ; 0       ;
;      - block_reg[7][13]         ; 1                 ; 0       ;
;      - block_reg[8][13]         ; 1                 ; 0       ;
;      - block_reg[9][13]         ; 1                 ; 0       ;
;      - block_reg[10][13]        ; 1                 ; 0       ;
;      - block_reg[11][13]        ; 1                 ; 0       ;
;      - block_reg[12][13]        ; 1                 ; 0       ;
;      - block_reg[15][13]        ; 1                 ; 0       ;
;      - block_reg[1][13]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][13]~feeder ; 1                 ; 0       ;
;      - block_reg[14][13]~feeder ; 1                 ; 0       ;
;      - block_reg[0][13]~feeder  ; 1                 ; 0       ;
; write_data[8]                   ;                   ;         ;
;      - block_reg[0][8]          ; 1                 ; 0       ;
;      - block_reg[1][8]          ; 1                 ; 0       ;
;      - block_reg[2][8]          ; 1                 ; 0       ;
;      - block_reg[3][8]          ; 1                 ; 0       ;
;      - block_reg[4][8]          ; 1                 ; 0       ;
;      - block_reg[7][8]          ; 1                 ; 0       ;
;      - block_reg[9][8]          ; 1                 ; 0       ;
;      - block_reg[10][8]         ; 1                 ; 0       ;
;      - block_reg[11][8]         ; 1                 ; 0       ;
;      - block_reg[12][8]         ; 1                 ; 0       ;
;      - block_reg[14][8]         ; 1                 ; 0       ;
;      - block_reg[15][8]         ; 1                 ; 0       ;
;      - block_reg[5][8]~feeder   ; 1                 ; 0       ;
;      - block_reg[8][8]~feeder   ; 1                 ; 0       ;
;      - block_reg[13][8]~feeder  ; 1                 ; 0       ;
;      - block_reg[6][8]~feeder   ; 1                 ; 0       ;
; write_data[18]                  ;                   ;         ;
;      - block_reg[1][18]         ; 1                 ; 0       ;
;      - block_reg[2][18]         ; 1                 ; 0       ;
;      - block_reg[5][18]         ; 1                 ; 0       ;
;      - block_reg[6][18]         ; 1                 ; 0       ;
;      - block_reg[7][18]         ; 1                 ; 0       ;
;      - block_reg[9][18]         ; 1                 ; 0       ;
;      - block_reg[10][18]        ; 1                 ; 0       ;
;      - block_reg[13][18]        ; 1                 ; 0       ;
;      - block_reg[14][18]        ; 1                 ; 0       ;
;      - block_reg[3][18]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][18]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][18]~feeder ; 1                 ; 0       ;
;      - block_reg[0][18]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][18]~feeder ; 1                 ; 0       ;
;      - block_reg[4][18]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][18]~feeder ; 1                 ; 0       ;
; write_data[14]                  ;                   ;         ;
;      - block_reg[0][14]         ; 1                 ; 0       ;
;      - block_reg[3][14]         ; 1                 ; 0       ;
;      - block_reg[4][14]         ; 1                 ; 0       ;
;      - block_reg[5][14]         ; 1                 ; 0       ;
;      - block_reg[6][14]         ; 1                 ; 0       ;
;      - block_reg[7][14]         ; 1                 ; 0       ;
;      - block_reg[8][14]         ; 1                 ; 0       ;
;      - block_reg[9][14]         ; 1                 ; 0       ;
;      - block_reg[11][14]        ; 1                 ; 0       ;
;      - block_reg[12][14]        ; 1                 ; 0       ;
;      - block_reg[13][14]        ; 1                 ; 0       ;
;      - block_reg[15][14]        ; 1                 ; 0       ;
;      - block_reg[1][14]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][14]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][14]~feeder ; 1                 ; 0       ;
;      - block_reg[14][14]~feeder ; 1                 ; 0       ;
; write_data[9]                   ;                   ;         ;
;      - block_reg[0][9]          ; 0                 ; 0       ;
;      - block_reg[2][9]          ; 0                 ; 0       ;
;      - block_reg[3][9]          ; 0                 ; 0       ;
;      - block_reg[4][9]          ; 0                 ; 0       ;
;      - block_reg[5][9]          ; 0                 ; 0       ;
;      - block_reg[7][9]          ; 0                 ; 0       ;
;      - block_reg[8][9]          ; 0                 ; 0       ;
;      - block_reg[9][9]          ; 0                 ; 0       ;
;      - block_reg[10][9]         ; 0                 ; 0       ;
;      - block_reg[12][9]         ; 0                 ; 0       ;
;      - block_reg[13][9]         ; 0                 ; 0       ;
;      - block_reg[15][9]         ; 0                 ; 0       ;
;      - block_reg[11][9]~feeder  ; 0                 ; 0       ;
;      - block_reg[6][9]~feeder   ; 0                 ; 0       ;
;      - block_reg[1][9]~feeder   ; 0                 ; 0       ;
;      - block_reg[14][9]~feeder  ; 0                 ; 0       ;
; write_data[3]                   ;                   ;         ;
;      - block_reg[0][3]          ; 1                 ; 0       ;
;      - block_reg[4][3]          ; 1                 ; 0       ;
;      - block_reg[5][3]          ; 1                 ; 0       ;
;      - block_reg[7][3]          ; 1                 ; 0       ;
;      - block_reg[8][3]          ; 1                 ; 0       ;
;      - block_reg[11][3]         ; 1                 ; 0       ;
;      - block_reg[13][3]         ; 1                 ; 0       ;
;      - block_reg[3][3]~feeder   ; 1                 ; 0       ;
;      - block_reg[14][3]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][3]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][3]~feeder   ; 1                 ; 0       ;
;      - block_reg[12][3]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][3]~feeder   ; 1                 ; 0       ;
;      - block_reg[6][3]~feeder   ; 1                 ; 0       ;
;      - block_reg[15][3]~feeder  ; 1                 ; 0       ;
;      - block_reg[9][3]~feeder   ; 1                 ; 0       ;
; write_data[19]                  ;                   ;         ;
;      - block_reg[2][19]         ; 1                 ; 0       ;
;      - block_reg[3][19]         ; 1                 ; 0       ;
;      - block_reg[4][19]         ; 1                 ; 0       ;
;      - block_reg[7][19]         ; 1                 ; 0       ;
;      - block_reg[8][19]         ; 1                 ; 0       ;
;      - block_reg[6][19]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][19]~feeder ; 1                 ; 0       ;
;      - block_reg[5][19]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][19]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][19]~feeder ; 1                 ; 0       ;
;      - block_reg[10][19]~feeder ; 1                 ; 0       ;
;      - block_reg[9][19]~feeder  ; 1                 ; 0       ;
;      - block_reg[14][19]~feeder ; 1                 ; 0       ;
;      - block_reg[12][19]~feeder ; 1                 ; 0       ;
;      - block_reg[0][19]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][19]~feeder ; 1                 ; 0       ;
; write_data[15]                  ;                   ;         ;
;      - block_reg[4][15]         ; 1                 ; 0       ;
;      - block_reg[6][15]         ; 1                 ; 0       ;
;      - block_reg[15][15]        ; 1                 ; 0       ;
;      - block_reg[11][15]~feeder ; 1                 ; 0       ;
;      - block_reg[3][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[0][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[14][15]~feeder ; 1                 ; 0       ;
;      - block_reg[5][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[7][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][15]~feeder ; 1                 ; 0       ;
;      - block_reg[9][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][15]~feeder ; 1                 ; 0       ;
;      - block_reg[8][15]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][15]~feeder ; 1                 ; 0       ;
; write_data[10]                  ;                   ;         ;
;      - block_reg[2][10]         ; 1                 ; 0       ;
;      - block_reg[3][10]         ; 1                 ; 0       ;
;      - block_reg[5][10]         ; 1                 ; 0       ;
;      - block_reg[6][10]         ; 1                 ; 0       ;
;      - block_reg[9][10]         ; 1                 ; 0       ;
;      - block_reg[10][10]        ; 1                 ; 0       ;
;      - block_reg[12][10]        ; 1                 ; 0       ;
;      - block_reg[13][10]        ; 1                 ; 0       ;
;      - block_reg[14][10]        ; 1                 ; 0       ;
;      - block_reg[15][10]        ; 1                 ; 0       ;
;      - block_reg[0][10]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][10]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][10]~feeder  ; 1                 ; 0       ;
;      - block_reg[4][10]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][10]~feeder ; 1                 ; 0       ;
;      - block_reg[7][10]~feeder  ; 1                 ; 0       ;
; write_data[4]                   ;                   ;         ;
;      - block_reg[3][4]          ; 1                 ; 0       ;
;      - block_reg[4][4]          ; 1                 ; 0       ;
;      - block_reg[5][4]          ; 1                 ; 0       ;
;      - block_reg[6][4]          ; 1                 ; 0       ;
;      - block_reg[7][4]          ; 1                 ; 0       ;
;      - block_reg[14][4]         ; 1                 ; 0       ;
;      - block_reg[0][4]~feeder   ; 1                 ; 0       ;
;      - block_reg[1][4]~feeder   ; 1                 ; 0       ;
;      - block_reg[13][4]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][4]~feeder   ; 1                 ; 0       ;
;      - block_reg[2][4]~feeder   ; 1                 ; 0       ;
;      - block_reg[11][4]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][4]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][4]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][4]~feeder  ; 1                 ; 0       ;
;      - block_reg[9][4]~feeder   ; 1                 ; 0       ;
; write_data[17]                  ;                   ;         ;
;      - block_reg[2][17]         ; 0                 ; 0       ;
;      - block_reg[5][17]         ; 0                 ; 0       ;
;      - block_reg[8][17]         ; 0                 ; 0       ;
;      - block_reg[11][17]        ; 0                 ; 0       ;
;      - block_reg[13][17]        ; 0                 ; 0       ;
;      - block_reg[15][17]        ; 0                 ; 0       ;
;      - block_reg[12][17]~feeder ; 0                 ; 0       ;
;      - block_reg[9][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[14][17]~feeder ; 0                 ; 0       ;
;      - block_reg[4][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[10][17]~feeder ; 0                 ; 0       ;
;      - block_reg[3][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[0][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[1][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[7][17]~feeder  ; 0                 ; 0       ;
;      - block_reg[6][17]~feeder  ; 0                 ; 0       ;
; write_data[12]                  ;                   ;         ;
;      - block_reg[0][12]         ; 1                 ; 0       ;
;      - block_reg[1][12]         ; 1                 ; 0       ;
;      - block_reg[2][12]         ; 1                 ; 0       ;
;      - block_reg[3][12]         ; 1                 ; 0       ;
;      - block_reg[6][12]         ; 1                 ; 0       ;
;      - block_reg[7][12]         ; 1                 ; 0       ;
;      - block_reg[9][12]         ; 1                 ; 0       ;
;      - block_reg[11][12]        ; 1                 ; 0       ;
;      - block_reg[12][12]        ; 1                 ; 0       ;
;      - block_reg[14][12]        ; 1                 ; 0       ;
;      - block_reg[15][12]        ; 1                 ; 0       ;
;      - block_reg[5][12]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][12]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][12]~feeder ; 1                 ; 0       ;
;      - block_reg[4][12]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][12]~feeder ; 1                 ; 0       ;
; write_data[7]                   ;                   ;         ;
;      - block_reg[0][7]          ; 0                 ; 0       ;
;      - block_reg[1][7]          ; 0                 ; 0       ;
;      - block_reg[2][7]          ; 0                 ; 0       ;
;      - block_reg[4][7]          ; 0                 ; 0       ;
;      - block_reg[6][7]          ; 0                 ; 0       ;
;      - block_reg[8][7]          ; 0                 ; 0       ;
;      - block_reg[10][7]         ; 0                 ; 0       ;
;      - block_reg[12][7]         ; 0                 ; 0       ;
;      - block_reg[5][7]~feeder   ; 0                 ; 0       ;
;      - block_reg[7][7]~feeder   ; 0                 ; 0       ;
;      - block_reg[13][7]~feeder  ; 0                 ; 0       ;
;      - block_reg[15][7]~feeder  ; 0                 ; 0       ;
;      - block_reg[9][7]~feeder   ; 0                 ; 0       ;
;      - block_reg[11][7]~feeder  ; 0                 ; 0       ;
;      - block_reg[14][7]~feeder  ; 0                 ; 0       ;
;      - block_reg[3][7]~feeder   ; 0                 ; 0       ;
; write_data[2]                   ;                   ;         ;
;      - block_reg[0][2]          ; 0                 ; 0       ;
;      - block_reg[9][2]          ; 0                 ; 0       ;
;      - block_reg[12][2]         ; 0                 ; 0       ;
;      - block_reg[14][2]         ; 0                 ; 0       ;
;      - block_reg[15][2]         ; 0                 ; 0       ;
;      - block_reg[1][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[6][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[10][2]~feeder  ; 0                 ; 0       ;
;      - block_reg[11][2]~feeder  ; 0                 ; 0       ;
;      - block_reg[8][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[13][2]~feeder  ; 0                 ; 0       ;
;      - block_reg[5][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[7][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[4][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[2][2]~feeder   ; 0                 ; 0       ;
;      - block_reg[3][2]~feeder   ; 0                 ; 0       ;
; write_data[21]                  ;                   ;         ;
;      - block_reg[0][21]         ; 1                 ; 0       ;
;      - block_reg[1][21]         ; 1                 ; 0       ;
;      - block_reg[2][21]         ; 1                 ; 0       ;
;      - block_reg[3][21]         ; 1                 ; 0       ;
;      - block_reg[4][21]         ; 1                 ; 0       ;
;      - block_reg[5][21]         ; 1                 ; 0       ;
;      - block_reg[6][21]         ; 1                 ; 0       ;
;      - block_reg[7][21]         ; 1                 ; 0       ;
;      - block_reg[8][21]         ; 1                 ; 0       ;
;      - block_reg[12][21]        ; 1                 ; 0       ;
;      - block_reg[13][21]        ; 1                 ; 0       ;
;      - block_reg[15][21]~feeder ; 1                 ; 0       ;
;      - block_reg[9][21]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][21]~feeder ; 1                 ; 0       ;
;      - block_reg[14][21]~feeder ; 1                 ; 0       ;
;      - block_reg[10][21]~feeder ; 1                 ; 0       ;
; write_data[16]                  ;                   ;         ;
;      - block_reg[0][16]         ; 0                 ; 0       ;
;      - block_reg[1][16]         ; 0                 ; 0       ;
;      - block_reg[3][16]         ; 0                 ; 0       ;
;      - block_reg[11][16]        ; 0                 ; 0       ;
;      - block_reg[12][16]        ; 0                 ; 0       ;
;      - block_reg[14][16]        ; 0                 ; 0       ;
;      - block_reg[15][16]        ; 0                 ; 0       ;
;      - block_reg[9][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[10][16]~feeder ; 0                 ; 0       ;
;      - block_reg[13][16]~feeder ; 0                 ; 0       ;
;      - block_reg[6][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[4][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[2][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[8][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[5][16]~feeder  ; 0                 ; 0       ;
;      - block_reg[7][16]~feeder  ; 0                 ; 0       ;
; write_data[11]                  ;                   ;         ;
;      - block_reg[4][11]         ; 1                 ; 0       ;
;      - block_reg[7][11]         ; 1                 ; 0       ;
;      - block_reg[9][11]         ; 1                 ; 0       ;
;      - block_reg[14][11]        ; 1                 ; 0       ;
;      - block_reg[15][11]        ; 1                 ; 0       ;
;      - block_reg[3][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][11]~feeder ; 1                 ; 0       ;
;      - block_reg[6][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][11]~feeder ; 1                 ; 0       ;
;      - block_reg[1][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][11]~feeder ; 1                 ; 0       ;
;      - block_reg[0][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][11]~feeder ; 1                 ; 0       ;
;      - block_reg[8][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][11]~feeder  ; 1                 ; 0       ;
;      - block_reg[5][11]~feeder  ; 1                 ; 0       ;
; write_data[5]                   ;                   ;         ;
;      - block_reg[0][5]          ; 1                 ; 0       ;
;      - block_reg[1][5]          ; 1                 ; 0       ;
;      - block_reg[2][5]          ; 1                 ; 0       ;
;      - block_reg[3][5]          ; 1                 ; 0       ;
;      - block_reg[4][5]          ; 1                 ; 0       ;
;      - block_reg[6][5]          ; 1                 ; 0       ;
;      - block_reg[7][5]          ; 1                 ; 0       ;
;      - block_reg[8][5]          ; 1                 ; 0       ;
;      - block_reg[9][5]          ; 1                 ; 0       ;
;      - block_reg[11][5]         ; 1                 ; 0       ;
;      - block_reg[12][5]         ; 1                 ; 0       ;
;      - block_reg[13][5]         ; 1                 ; 0       ;
;      - block_reg[15][5]         ; 1                 ; 0       ;
;      - block_reg[10][5]~feeder  ; 1                 ; 0       ;
;      - block_reg[5][5]~feeder   ; 1                 ; 0       ;
;      - block_reg[14][5]~feeder  ; 1                 ; 0       ;
; write_data[22]                  ;                   ;         ;
;      - block_reg[0][22]         ; 1                 ; 0       ;
;      - block_reg[1][22]         ; 1                 ; 0       ;
;      - block_reg[3][22]         ; 1                 ; 0       ;
;      - block_reg[6][22]         ; 1                 ; 0       ;
;      - block_reg[10][22]        ; 1                 ; 0       ;
;      - block_reg[11][22]        ; 1                 ; 0       ;
;      - block_reg[14][22]        ; 1                 ; 0       ;
;      - block_reg[8][22]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][22]~feeder ; 1                 ; 0       ;
;      - block_reg[5][22]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][22]~feeder ; 1                 ; 0       ;
;      - block_reg[7][22]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][22]~feeder ; 1                 ; 0       ;
;      - block_reg[9][22]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][22]~feeder  ; 1                 ; 0       ;
;      - block_reg[4][22]~feeder  ; 1                 ; 0       ;
; write_data[6]                   ;                   ;         ;
;      - block_reg[0][6]          ; 1                 ; 0       ;
;      - block_reg[3][6]          ; 1                 ; 0       ;
;      - block_reg[4][6]          ; 1                 ; 0       ;
;      - block_reg[5][6]          ; 1                 ; 0       ;
;      - block_reg[6][6]          ; 1                 ; 0       ;
;      - block_reg[7][6]          ; 1                 ; 0       ;
;      - block_reg[9][6]          ; 1                 ; 0       ;
;      - block_reg[10][6]         ; 1                 ; 0       ;
;      - block_reg[11][6]         ; 1                 ; 0       ;
;      - block_reg[13][6]         ; 1                 ; 0       ;
;      - block_reg[14][6]         ; 1                 ; 0       ;
;      - block_reg[15][6]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][6]~feeder   ; 1                 ; 0       ;
;      - block_reg[2][6]~feeder   ; 1                 ; 0       ;
;      - block_reg[12][6]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][6]~feeder   ; 1                 ; 0       ;
; write_data[23]                  ;                   ;         ;
;      - block_reg[0][23]         ; 0                 ; 0       ;
;      - block_reg[1][23]         ; 0                 ; 0       ;
;      - block_reg[4][23]         ; 0                 ; 0       ;
;      - block_reg[5][23]         ; 0                 ; 0       ;
;      - block_reg[7][23]         ; 0                 ; 0       ;
;      - block_reg[10][23]        ; 0                 ; 0       ;
;      - block_reg[13][23]        ; 0                 ; 0       ;
;      - block_reg[14][23]        ; 0                 ; 0       ;
;      - block_reg[9][23]~feeder  ; 0                 ; 0       ;
;      - block_reg[2][23]~feeder  ; 0                 ; 0       ;
;      - block_reg[12][23]~feeder ; 0                 ; 0       ;
;      - block_reg[11][23]~feeder ; 0                 ; 0       ;
;      - block_reg[3][23]~feeder  ; 0                 ; 0       ;
;      - block_reg[6][23]~feeder  ; 0                 ; 0       ;
;      - block_reg[15][23]~feeder ; 0                 ; 0       ;
;      - block_reg[8][23]~feeder  ; 0                 ; 0       ;
; write_data[24]                  ;                   ;         ;
;      - block_reg[7][24]         ; 1                 ; 0       ;
;      - block_reg[12][24]        ; 1                 ; 0       ;
;      - block_reg[13][24]~feeder ; 1                 ; 0       ;
;      - block_reg[14][24]~feeder ; 1                 ; 0       ;
;      - block_reg[9][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][24]~feeder ; 1                 ; 0       ;
;      - block_reg[3][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][24]~feeder ; 1                 ; 0       ;
;      - block_reg[15][24]~feeder ; 1                 ; 0       ;
;      - block_reg[1][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[5][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[4][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[0][24]~feeder  ; 1                 ; 0       ;
;      - block_reg[6][24]~feeder  ; 1                 ; 0       ;
; write_data[25]                  ;                   ;         ;
;      - block_reg[3][25]         ; 0                 ; 0       ;
;      - block_reg[5][25]         ; 0                 ; 0       ;
;      - block_reg[8][25]         ; 0                 ; 0       ;
;      - block_reg[9][25]         ; 0                 ; 0       ;
;      - block_reg[10][25]        ; 0                 ; 0       ;
;      - block_reg[13][25]        ; 0                 ; 0       ;
;      - block_reg[15][25]        ; 0                 ; 0       ;
;      - block_reg[11][25]~feeder ; 0                 ; 0       ;
;      - block_reg[2][25]~feeder  ; 0                 ; 0       ;
;      - block_reg[7][25]~feeder  ; 0                 ; 0       ;
;      - block_reg[14][25]~feeder ; 0                 ; 0       ;
;      - block_reg[12][25]~feeder ; 0                 ; 0       ;
;      - block_reg[1][25]~feeder  ; 0                 ; 0       ;
;      - block_reg[0][25]~feeder  ; 0                 ; 0       ;
;      - block_reg[4][25]~feeder  ; 0                 ; 0       ;
;      - block_reg[6][25]~feeder  ; 0                 ; 0       ;
; write_data[26]                  ;                   ;         ;
;      - block_reg[0][26]         ; 0                 ; 0       ;
;      - block_reg[2][26]         ; 0                 ; 0       ;
;      - block_reg[4][26]         ; 0                 ; 0       ;
;      - block_reg[6][26]         ; 0                 ; 0       ;
;      - block_reg[7][26]         ; 0                 ; 0       ;
;      - block_reg[9][26]         ; 0                 ; 0       ;
;      - block_reg[10][26]        ; 0                 ; 0       ;
;      - block_reg[11][26]        ; 0                 ; 0       ;
;      - block_reg[3][26]~feeder  ; 0                 ; 0       ;
;      - block_reg[14][26]~feeder ; 0                 ; 0       ;
;      - block_reg[12][26]~feeder ; 0                 ; 0       ;
;      - block_reg[5][26]~feeder  ; 0                 ; 0       ;
;      - block_reg[1][26]~feeder  ; 0                 ; 0       ;
;      - block_reg[15][26]~feeder ; 0                 ; 0       ;
;      - block_reg[13][26]~feeder ; 0                 ; 0       ;
;      - block_reg[8][26]~feeder  ; 0                 ; 0       ;
; write_data[27]                  ;                   ;         ;
;      - block_reg[0][27]         ; 1                 ; 0       ;
;      - block_reg[1][27]         ; 1                 ; 0       ;
;      - block_reg[3][27]         ; 1                 ; 0       ;
;      - block_reg[4][27]         ; 1                 ; 0       ;
;      - block_reg[13][27]        ; 1                 ; 0       ;
;      - block_reg[5][27]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][27]~feeder  ; 1                 ; 0       ;
;      - block_reg[9][27]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][27]~feeder ; 1                 ; 0       ;
;      - block_reg[11][27]~feeder ; 1                 ; 0       ;
;      - block_reg[12][27]~feeder ; 1                 ; 0       ;
;      - block_reg[14][27]~feeder ; 1                 ; 0       ;
;      - block_reg[2][27]~feeder  ; 1                 ; 0       ;
;      - block_reg[7][27]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][27]~feeder ; 1                 ; 0       ;
;      - block_reg[6][27]~feeder  ; 1                 ; 0       ;
; write_data[28]                  ;                   ;         ;
;      - block_reg[0][28]         ; 0                 ; 0       ;
;      - block_reg[4][28]         ; 0                 ; 0       ;
;      - block_reg[8][28]         ; 0                 ; 0       ;
;      - block_reg[9][28]         ; 0                 ; 0       ;
;      - block_reg[10][28]        ; 0                 ; 0       ;
;      - block_reg[11][28]        ; 0                 ; 0       ;
;      - block_reg[12][28]        ; 0                 ; 0       ;
;      - block_reg[13][28]        ; 0                 ; 0       ;
;      - block_reg[14][28]        ; 0                 ; 0       ;
;      - block_reg[15][28]        ; 0                 ; 0       ;
;      - block_reg[1][28]~feeder  ; 0                 ; 0       ;
;      - block_reg[6][28]~feeder  ; 0                 ; 0       ;
;      - block_reg[5][28]~feeder  ; 0                 ; 0       ;
;      - block_reg[2][28]~feeder  ; 0                 ; 0       ;
;      - block_reg[3][28]~feeder  ; 0                 ; 0       ;
;      - block_reg[7][28]~feeder  ; 0                 ; 0       ;
; write_data[31]                  ;                   ;         ;
;      - block_reg[0][31]         ; 1                 ; 0       ;
;      - block_reg[1][31]         ; 1                 ; 0       ;
;      - block_reg[3][31]         ; 1                 ; 0       ;
;      - block_reg[4][31]         ; 1                 ; 0       ;
;      - block_reg[6][31]         ; 1                 ; 0       ;
;      - block_reg[13][31]        ; 1                 ; 0       ;
;      - block_reg[5][31]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][31]~feeder  ; 1                 ; 0       ;
;      - block_reg[9][31]~feeder  ; 1                 ; 0       ;
;      - block_reg[11][31]~feeder ; 1                 ; 0       ;
;      - block_reg[10][31]~feeder ; 1                 ; 0       ;
;      - block_reg[14][31]~feeder ; 1                 ; 0       ;
;      - block_reg[12][31]~feeder ; 1                 ; 0       ;
;      - block_reg[7][31]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][31]~feeder  ; 1                 ; 0       ;
;      - block_reg[15][31]~feeder ; 1                 ; 0       ;
; write_data[29]                  ;                   ;         ;
;      - block_reg[0][29]         ; 1                 ; 0       ;
;      - block_reg[1][29]         ; 1                 ; 0       ;
;      - block_reg[3][29]         ; 1                 ; 0       ;
;      - block_reg[4][29]         ; 1                 ; 0       ;
;      - block_reg[6][29]         ; 1                 ; 0       ;
;      - block_reg[12][29]        ; 1                 ; 0       ;
;      - block_reg[13][29]        ; 1                 ; 0       ;
;      - block_reg[14][29]        ; 1                 ; 0       ;
;      - block_reg[15][29]        ; 1                 ; 0       ;
;      - block_reg[11][29]~feeder ; 1                 ; 0       ;
;      - block_reg[9][29]~feeder  ; 1                 ; 0       ;
;      - block_reg[10][29]~feeder ; 1                 ; 0       ;
;      - block_reg[8][29]~feeder  ; 1                 ; 0       ;
;      - block_reg[5][29]~feeder  ; 1                 ; 0       ;
;      - block_reg[2][29]~feeder  ; 1                 ; 0       ;
;      - block_reg[7][29]~feeder  ; 1                 ; 0       ;
; write_data[30]                  ;                   ;         ;
;      - block_reg[2][30]         ; 1                 ; 0       ;
;      - block_reg[7][30]         ; 1                 ; 0       ;
;      - block_reg[9][30]         ; 1                 ; 0       ;
;      - block_reg[10][30]        ; 1                 ; 0       ;
;      - block_reg[14][30]        ; 1                 ; 0       ;
;      - block_reg[15][30]        ; 1                 ; 0       ;
;      - block_reg[6][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[8][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[12][30]~feeder ; 1                 ; 0       ;
;      - block_reg[5][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[0][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[4][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[13][30]~feeder ; 1                 ; 0       ;
;      - block_reg[11][30]~feeder ; 1                 ; 0       ;
;      - block_reg[3][30]~feeder  ; 1                 ; 0       ;
;      - block_reg[1][30]~feeder  ; 1                 ; 0       ;
+---------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Decoder0~1                       ; MLABCELL_X78_Y44_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~10                      ; MLABCELL_X78_Y44_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~12                      ; MLABCELL_X78_Y44_N36 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~13                      ; MLABCELL_X78_Y44_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~15                      ; MLABCELL_X78_Y44_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~16                      ; MLABCELL_X78_Y44_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~17                      ; MLABCELL_X78_Y44_N21 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~18                      ; MLABCELL_X78_Y44_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~19                      ; MLABCELL_X78_Y44_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~2                       ; MLABCELL_X78_Y44_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~20                      ; MLABCELL_X78_Y44_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~3                       ; MLABCELL_X78_Y44_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~4                       ; MLABCELL_X78_Y44_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~6                       ; MLABCELL_X78_Y44_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~7                       ; MLABCELL_X78_Y44_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Decoder0~9                       ; MLABCELL_X78_Y44_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MD5_core:core|Selector2~0        ; LABCELL_X68_Y44_N12  ; 515     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MD5_core:core|c_reg[13]~0        ; MLABCELL_X72_Y44_N3  ; 184     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MD5_core:core|h_we~0             ; LABCELL_X68_Y43_N6   ; 181     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MD5_core:core|ready_new~0        ; LABCELL_X66_Y42_N30  ; 184     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; MD5_core:core|round_ctr_reg[6]~1 ; LABCELL_X66_Y42_N57  ; 186     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                              ; PIN_M16              ; 1437    ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reset_n                          ; PIN_N16              ; 1437    ; Async. clear            ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_M16  ; 1437    ; Global Clock         ; GCLK10           ; --                        ;
; reset_n ; PIN_N16  ; 1437    ; Global Clock         ; GCLK8            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------+
; Non-Global High Fan-Out Signals     ;
+---------------------------+---------+
; Name                      ; Fan-Out ;
+---------------------------+---------+
; MD5_core:core|Selector2~0 ; 515     ;
+---------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 2,831 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 112 / 16,664 ( < 1 % )    ;
; C2 interconnects             ; 874 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 707 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 297 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 625 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 40 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 114 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 985 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 1,598 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 4 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 76        ; 0            ; 0            ; 76        ; 76        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 76           ; 76           ; 76           ; 76           ; 76           ; 0         ; 76           ; 76           ; 0         ; 0         ; 76           ; 44           ; 76           ; 76           ; 76           ; 76           ; 44           ; 76           ; 76           ; 76           ; 76           ; 44           ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; read_data[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_data[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cs                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; we                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_n            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_data[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 57.9              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                             ;
+-------------------------------------------+-------------------------------------------+-------------------+
; Source Register                           ; Destination Register                      ; Delay Added in ns ;
+-------------------------------------------+-------------------------------------------+-------------------+
; MD5_core:core|h2_reg[19]                  ; MD5_core:core|h2_reg[21]                  ; 0.612             ;
; MD5_core:core|h0_reg[19]                  ; MD5_core:core|h0_reg[31]                  ; 0.612             ;
; MD5_core:core|h3_reg[7]                   ; MD5_core:core|h3_reg[31]                  ; 0.612             ;
; MD5_core:core|h0_reg[7]                   ; MD5_core:core|h0_reg[31]                  ; 0.612             ;
; MD5_core:core|b_reg[27]                   ; MD5_core:core|b_reg[31]                   ; 0.611             ;
; MD5_core:core|h3_reg[19]                  ; MD5_core:core|h3_reg[31]                  ; 0.611             ;
; MD5_core:core|h2_reg[7]                   ; MD5_core:core|h2_reg[9]                   ; 0.611             ;
; MD5_core:core|h2_reg[27]                  ; MD5_core:core|h2_reg[31]                  ; 0.610             ;
; MD5_core:core|h0_reg[27]                  ; MD5_core:core|h0_reg[31]                  ; 0.610             ;
; MD5_core:core|h3_reg[18]                  ; MD5_core:core|h3_reg[31]                  ; 0.610             ;
; MD5_core:core|h3_reg[27]                  ; MD5_core:core|h3_reg[31]                  ; 0.609             ;
; MD5_core:core|h1_reg[7]                   ; MD5_core:core|h1_reg[10]                  ; 0.609             ;
; MD5_core:core|h1_reg[19]                  ; MD5_core:core|h1_reg[22]                  ; 0.608             ;
; MD5_core:core|h1_reg[27]                  ; MD5_core:core|h1_reg[31]                  ; 0.607             ;
; MD5_core:core|h1_reg[18]                  ; MD5_core:core|h1_reg[22]                  ; 0.607             ;
; MD5_core:core|h2_reg[21]                  ; MD5_core:core|h2_reg[21]                  ; 0.597             ;
; MD5_core:core|h0_reg[15]                  ; MD5_core:core|h0_reg[31]                  ; 0.597             ;
; MD5_core:core|h2_reg[1]                   ; MD5_core:core|h2_reg[9]                   ; 0.597             ;
; MD5_core:core|b_reg[21]                   ; MD5_core:core|b_reg[22]                   ; 0.596             ;
; MD5_core:core|b_reg[29]                   ; MD5_core:core|b_reg[31]                   ; 0.596             ;
; MD5_core:core|h2_reg[15]                  ; MD5_core:core|h2_reg[21]                  ; 0.596             ;
; MD5_core:core|h3_reg[9]                   ; MD5_core:core|h3_reg[31]                  ; 0.596             ;
; MD5_core:core|h0_reg[1]                   ; MD5_core:core|h0_reg[31]                  ; 0.596             ;
; MD5_core:core|h1_reg[9]                   ; MD5_core:core|h1_reg[10]                  ; 0.595             ;
; MD5_core:core|h3_reg[15]                  ; MD5_core:core|h3_reg[31]                  ; 0.595             ;
; MD5_core:core|h0_reg[21]                  ; MD5_core:core|h0_reg[31]                  ; 0.595             ;
; MD5_core:core|h3_reg[29]                  ; MD5_core:core|h3_reg[31]                  ; 0.594             ;
; MD5_core:core|h1_reg[0]                   ; MD5_core:core|h1_reg[10]                  ; 0.594             ;
; MD5_core:core|h1_reg[15]                  ; MD5_core:core|h1_reg[22]                  ; 0.593             ;
; MD5_core:core|h1_reg[29]                  ; MD5_core:core|h1_reg[31]                  ; 0.592             ;
; MD5_core:core|b_reg[12]                   ; MD5_core:core|b_reg[22]                   ; 0.592             ;
; MD5_core:core|h3_reg[0]                   ; MD5_core:core|h3_reg[31]                  ; 0.592             ;
; MD5_core:core|b_reg[20]                   ; MD5_core:core|b_reg[22]                   ; 0.591             ;
; MD5_core:core|h0_reg[12]                  ; MD5_core:core|h0_reg[31]                  ; 0.591             ;
; MD5_core:core|h2_reg[20]                  ; MD5_core:core|h2_reg[21]                  ; 0.590             ;
; MD5_core:core|h2_reg[12]                  ; MD5_core:core|h2_reg[21]                  ; 0.590             ;
; MD5_core:core|h0_reg[20]                  ; MD5_core:core|h0_reg[31]                  ; 0.588             ;
; MD5_core:core|h0_reg[5]                   ; MD5_core:core|h0_reg[31]                  ; 0.525             ;
; MD5_core:core|b_reg[25]                   ; MD5_core:core|b_reg[31]                   ; 0.525             ;
; MD5_core:core|b_reg[28]                   ; MD5_core:core|b_reg[31]                   ; 0.524             ;
; MD5_core:core|h2_reg[5]                   ; MD5_core:core|h2_reg[9]                   ; 0.524             ;
; MD5_core:core|h2_reg[28]                  ; MD5_core:core|h2_reg[31]                  ; 0.523             ;
; MD5_core:core|h3_reg[8]                   ; MD5_core:core|h3_reg[31]                  ; 0.523             ;
; MD5_core:core|h3_reg[13]                  ; MD5_core:core|h3_reg[31]                  ; 0.523             ;
; MD5_core:core|h1_reg[8]                   ; MD5_core:core|h1_reg[10]                  ; 0.523             ;
; MD5_core:core|h3_reg[25]                  ; MD5_core:core|h3_reg[31]                  ; 0.522             ;
; MD5_core:core|h1_reg[25]                  ; MD5_core:core|h1_reg[31]                  ; 0.521             ;
; MD5_core:core|h0_reg[28]                  ; MD5_core:core|h0_reg[31]                  ; 0.520             ;
; MD5_core:core|b_reg[23]                   ; MD5_core:core|b_reg[31]                   ; 0.514             ;
; MD5_core:core|h2_reg[23]                  ; MD5_core:core|h2_reg[31]                  ; 0.513             ;
; MD5_core:core|h2_reg[3]                   ; MD5_core:core|h2_reg[9]                   ; 0.513             ;
; MD5_core:core|h3_reg[3]                   ; MD5_core:core|h3_reg[31]                  ; 0.512             ;
; MD5_core:core|h0_reg[3]                   ; MD5_core:core|h0_reg[31]                  ; 0.512             ;
; MD5_core:core|h1_reg[13]                  ; MD5_core:core|h1_reg[22]                  ; 0.511             ;
; MD5_core:core|h1_reg[3]                   ; MD5_core:core|h1_reg[10]                  ; 0.510             ;
; MD5_core:core|b_reg[26]                   ; MD5_core:core|b_reg[31]                   ; 0.510             ;
; MD5_core:core|h2_reg[6]                   ; MD5_core:core|h2_reg[9]                   ; 0.510             ;
; MD5_core:core|h0_reg[6]                   ; MD5_core:core|h0_reg[31]                  ; 0.510             ;
; MD5_core:core|h3_reg[23]                  ; MD5_core:core|h3_reg[31]                  ; 0.510             ;
; MD5_core:core|h0_reg[23]                  ; MD5_core:core|h0_reg[31]                  ; 0.510             ;
; MD5_core:core|h3_reg[16]                  ; MD5_core:core|h3_reg[31]                  ; 0.509             ;
; MD5_core:core|h3_reg[26]                  ; MD5_core:core|h3_reg[31]                  ; 0.508             ;
; MD5_core:core|h1_reg[16]                  ; MD5_core:core|h1_reg[22]                  ; 0.508             ;
; MD5_core:core|h1_reg[23]                  ; MD5_core:core|h1_reg[31]                  ; 0.507             ;
; MD5_core:core|h1_reg[26]                  ; MD5_core:core|h1_reg[31]                  ; 0.505             ;
; MD5_core:core|h2_reg[17]                  ; MD5_core:core|h2_reg[21]                  ; 0.458             ;
; MD5_core:core|h2_reg[2]                   ; MD5_core:core|h2_reg[9]                   ; 0.454             ;
; MD5_core:core|MD5_core_ctrl_reg.CTRL_IDLE ; MD5_core:core|MD5_core_ctrl_reg.CTRL_PIPE ; 0.453             ;
; MD5_core:core|h1_reg[22]                  ; MD5_core:core|h1_reg[22]                  ; 0.452             ;
; MD5_core:core|h3_reg[22]                  ; MD5_core:core|h3_reg[31]                  ; 0.452             ;
; MD5_core:core|h0_reg[2]                   ; MD5_core:core|h0_reg[31]                  ; 0.440             ;
; MD5_core:core|h0_reg[17]                  ; MD5_core:core|h0_reg[31]                  ; 0.440             ;
; MD5_core:core|h2_reg[14]                  ; MD5_core:core|h2_reg[21]                  ; 0.433             ;
; MD5_core:core|h0_reg[14]                  ; MD5_core:core|h0_reg[31]                  ; 0.414             ;
; MD5_core:core|b_reg[22]                   ; MD5_core:core|b_reg[22]                   ; 0.406             ;
; MD5_core:core|h1_reg[30]                  ; MD5_core:core|h1_reg[31]                  ; 0.363             ;
; MD5_core:core|MD5_core_ctrl_reg.CTRL_LOOP ; MD5_core:core|round_ctr_reg[6]            ; 0.359             ;
; MD5_core:core|h2_reg[10]                  ; MD5_core:core|h2_reg[21]                  ; 0.351             ;
; MD5_core:core|h3_reg[30]                  ; MD5_core:core|h3_reg[31]                  ; 0.348             ;
; MD5_core:core|h0_reg[10]                  ; MD5_core:core|h0_reg[31]                  ; 0.337             ;
; next_reg                                  ; MD5_core:core|ready_reg                   ; 0.319             ;
; MD5_core:core|b_reg[30]                   ; MD5_core:core|b_reg[31]                   ; 0.299             ;
; MD5_core:core|h2_reg[4]                   ; MD5_core:core|h2_reg[9]                   ; 0.271             ;
; MD5_core:core|b_reg[24]                   ; MD5_core:core|b_reg[31]                   ; 0.270             ;
; MD5_core:core|h0_reg[4]                   ; MD5_core:core|h0_reg[31]                  ; 0.269             ;
; MD5_core:core|h3_reg[24]                  ; MD5_core:core|h3_reg[31]                  ; 0.267             ;
; MD5_core:core|h1_reg[24]                  ; MD5_core:core|h1_reg[31]                  ; 0.252             ;
; MD5_core:core|h2_reg[31]                  ; MD5_core:core|h2_reg[31]                  ; 0.247             ;
; MD5_core:core|h0_reg[11]                  ; MD5_core:core|h0_reg[31]                  ; 0.247             ;
; MD5_core:core|b_reg[31]                   ; MD5_core:core|b_reg[31]                   ; 0.246             ;
; MD5_core:core|h3_reg[11]                  ; MD5_core:core|h3_reg[31]                  ; 0.246             ;
; MD5_core:core|h2_reg[11]                  ; MD5_core:core|h2_reg[21]                  ; 0.245             ;
; MD5_core:core|h3_reg[31]                  ; MD5_core:core|h3_reg[31]                  ; 0.244             ;
; MD5_core:core|h0_reg[31]                  ; MD5_core:core|h0_reg[31]                  ; 0.244             ;
; MD5_core:core|h1_reg[11]                  ; MD5_core:core|h1_reg[22]                  ; 0.241             ;
; MD5_core:core|h1_reg[31]                  ; MD5_core:core|h1_reg[31]                  ; 0.238             ;
; block_reg[9][17]                          ; MD5_core:core|block_reg[9][17]            ; 0.137             ;
; block_reg[13][14]                         ; MD5_core:core|block_reg[13][14]           ; 0.136             ;
; block_reg[7][31]                          ; MD5_core:core|block_reg[7][31]            ; 0.136             ;
; block_reg[7][30]                          ; MD5_core:core|block_reg[7][30]            ; 0.136             ;
+-------------------------------------------+-------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "MD5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 76 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1325 fanout uses global clock CLKCTRL_G10
    Info (11162): reset_n~inputCLKENA0 with 1325 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MD5.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:36
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X67_Y35 to location X77_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 8.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Info (144001): Generated suppressed messages file C:/Users/xuant/Documents/GitHub/MD5_FPGA_HK212/quartus/MD5/output_files/MD5.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6310 megabytes
    Info: Processing ended: Tue Jun  7 14:03:27 2022
    Info: Elapsed time: 00:08:23
    Info: Total CPU time (on all processors): 00:12:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/xuant/Documents/GitHub/MD5_FPGA_HK212/quartus/MD5/output_files/MD5.fit.smsg.


