Analysis & Synthesis report for toolflow
Fri Nov 21 21:37:29 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. Removed Registers Triggering Further Register Optimizations
 10. General Register Statistics
 11. Inverted Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor
 14. Parameter Settings for User Entity Instance: mem:IMem
 15. Parameter Settings for User Entity Instance: mem:DMem
 16. Parameter Settings for User Entity Instance: pc_reg:U_PC
 17. Parameter Settings for User Entity Instance: fetch_logic:U_FETCH
 18. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:0:u_reg
 19. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:1:u_reg
 20. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:2:u_reg
 21. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:3:u_reg
 22. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:4:u_reg
 23. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:5:u_reg
 24. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:6:u_reg
 25. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:7:u_reg
 26. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:8:u_reg
 27. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:9:u_reg
 28. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:10:u_reg
 29. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:11:u_reg
 30. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:12:u_reg
 31. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:13:u_reg
 32. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:14:u_reg
 33. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:15:u_reg
 34. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:16:u_reg
 35. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:17:u_reg
 36. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:18:u_reg
 37. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:19:u_reg
 38. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:20:u_reg
 39. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:21:u_reg
 40. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:22:u_reg
 41. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:23:u_reg
 42. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:24:u_reg
 43. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:25:u_reg
 44. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:26:u_reg
 45. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:27:u_reg
 46. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:28:u_reg
 47. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:29:u_reg
 48. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:30:u_reg
 49. Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:31:u_reg
 50. Parameter Settings for User Entity Instance: alu:U_ALU|adder_subtractor:U_ADDER
 51. Port Connectivity Checks: "reg_file:U_REGFILE|regN:\gen_regs:0:u_reg"
 52. Port Connectivity Checks: "reg_file:U_REGFILE|dec5to32:u_dec"
 53. Port Connectivity Checks: "pc_reg:U_PC"
 54. Port Connectivity Checks: "control_unit:U_CONTROL"
 55. Post-Synthesis Netlist Statistics for Top Partition
 56. Elapsed Time Per Partition
 57. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Nov 21 21:37:28 2025           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; toolflow                                        ;
; Top-level Entity Name              ; RISCV_Processor                                 ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 114,540                                         ;
;     Total combinational functions  ; 48,076                                          ;
;     Dedicated logic registers      ; 66,560                                          ;
; Total registers                    ; 66560                                           ;
; Total pins                         ; 99                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; RISCV_Processor    ; toolflow           ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; VHDL Version                                                     ; VHDL_2008          ; VHDL_1993          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
;     Processor 3            ;   0.2%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                       ;
+----------------------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path             ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                    ; Library ;
+----------------------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------+---------+
; ../../proj/src/RISCV_types.vhd               ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/RISCV_types.vhd               ;         ;
; ../../proj/src/TopLevel/RISCV_Processor.vhd  ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd  ;         ;
; ../../proj/src/TopLevel/adder_subtractor.vhd ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/adder_subtractor.vhd ;         ;
; ../../proj/src/TopLevel/alu.vhd              ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd              ;         ;
; ../../proj/src/TopLevel/alu_control.vhd      ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu_control.vhd      ;         ;
; ../../proj/src/TopLevel/barrel_shifter.vhd   ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/barrel_shifter.vhd   ;         ;
; ../../proj/src/TopLevel/control_unit.vhd     ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/control_unit.vhd     ;         ;
; ../../proj/src/TopLevel/dec5to32.vhd         ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dec5to32.vhd         ;         ;
; ../../proj/src/TopLevel/dffg.vhd             ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dffg.vhd             ;         ;
; ../../proj/src/TopLevel/fetch_logic.vhd      ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/fetch_logic.vhd      ;         ;
; ../../proj/src/TopLevel/imm_gen.vhd          ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/imm_gen.vhd          ;         ;
; ../../proj/src/TopLevel/load_extender.vhd    ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/load_extender.vhd    ;         ;
; ../../proj/src/TopLevel/mem.vhd              ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd              ;         ;
; ../../proj/src/TopLevel/mux32to1.vhd         ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mux32to1.vhd         ;         ;
; ../../proj/src/TopLevel/pc_reg.vhd           ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/pc_reg.vhd           ;         ;
; ../../proj/src/TopLevel/regN.vhd             ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/regN.vhd             ;         ;
; ../../proj/src/TopLevel/reg_file.vhd         ; yes             ; User VHDL File  ; /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd         ;         ;
+----------------------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary              ;
+---------------------------------------------+------------+
; Resource                                    ; Usage      ;
+---------------------------------------------+------------+
; Estimated Total logic elements              ; 114,540    ;
;                                             ;            ;
; Total combinational functions               ; 48076      ;
; Logic element usage by number of LUT inputs ;            ;
;     -- 4 input functions                    ; 45561      ;
;     -- 3 input functions                    ; 1685       ;
;     -- <=2 input functions                  ; 830        ;
;                                             ;            ;
; Logic elements by mode                      ;            ;
;     -- normal mode                          ; 47952      ;
;     -- arithmetic mode                      ; 124        ;
;                                             ;            ;
; Total registers                             ; 66560      ;
;     -- Dedicated logic registers            ; 66560      ;
;     -- I/O registers                        ; 0          ;
;                                             ;            ;
; I/O pins                                    ; 99         ;
;                                             ;            ;
; Embedded Multiplier 9-bit elements          ; 0          ;
;                                             ;            ;
; Maximum fan-out node                        ; iCLK~input ;
; Maximum fan-out                             ; 66560      ;
; Total fan-out                               ; 389819     ;
; Average fan-out                             ; 3.39       ;
+---------------------------------------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node        ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                ; Entity Name      ; Library Name ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------+------------------+--------------+
; |RISCV_Processor                  ; 48076 (249)         ; 66560 (0)                 ; 0           ; 0            ; 0       ; 0         ; 99   ; 0            ; |RISCV_Processor                                                                   ; RISCV_Processor  ; work         ;
;    |alu:U_ALU|                    ; 476 (207)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|alu:U_ALU                                                         ; alu              ; work         ;
;       |adder_subtractor:U_ADDER|  ; 66 (66)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|alu:U_ALU|adder_subtractor:U_ADDER                                ; adder_subtractor ; work         ;
;       |barrel_shifter:U_SHIFTER|  ; 203 (203)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|alu:U_ALU|barrel_shifter:U_SHIFTER                                ; barrel_shifter   ; work         ;
;    |alu_control:U_ALUCTRL|        ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|alu_control:U_ALUCTRL                                             ; alu_control      ; work         ;
;    |control_unit:U_CONTROL|       ; 21 (21)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|control_unit:U_CONTROL                                            ; control_unit     ; work         ;
;    |fetch_logic:U_FETCH|          ; 74 (74)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|fetch_logic:U_FETCH                                               ; fetch_logic      ; work         ;
;    |imm_gen:U_IMM_GEN|            ; 45 (45)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|imm_gen:U_IMM_GEN                                                 ; imm_gen          ; work         ;
;    |load_extender:U_LOADEXT|      ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|load_extender:U_LOADEXT                                           ; load_extender    ; work         ;
;    |mem:DMem|                     ; 22884 (22884)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:DMem                                                          ; mem              ; work         ;
;    |mem:IMem|                     ; 22930 (22930)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:IMem                                                          ; mem              ; work         ;
;    |pc_reg:U_PC|                  ; 30 (30)             ; 32 (32)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|pc_reg:U_PC                                                       ; pc_reg           ; work         ;
;    |reg_file:U_REGFILE|           ; 1344 (39)           ; 992 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE                                                ; reg_file         ; work         ;
;       |mux32to1:u_mux1|           ; 654 (654)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|mux32to1:u_mux1                                ; mux32to1         ; work         ;
;       |mux32to1:u_mux2|           ; 651 (651)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|mux32to1:u_mux2                                ; mux32to1         ; work         ;
;       |regN:\gen_regs:10:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:10:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:11:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:11:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:12:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:12:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:13:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:13:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:14:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:14:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:15:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:15:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:16:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:16:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:17:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:17:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:18:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:18:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:19:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:19:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:1:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:1:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:20:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:20:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:21:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:21:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:22:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:22:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:23:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:23:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:24:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:24:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:25:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:25:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:26:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:26:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:27:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:27:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:28:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:28:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:29:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:29:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:2:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:2:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:30:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:30:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:31:u_reg|   ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg                        ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:0:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:10:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:11:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:12:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:13:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:14:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:15:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:16:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:17:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:18:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:19:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:1:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:20:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:21:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:22:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:23:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:24:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:25:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:26:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:27:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:28:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:29:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:2:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:30:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:31:u_ff ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:3:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:4:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:5:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:6:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:7:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:8:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:31:u_reg|dffg:\gen_bits:9:u_ff  ; dffg             ; work         ;
;       |regN:\gen_regs:3:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:3:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:4:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:4:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:5:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:5:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:6:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:6:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:7:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:7:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:8:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:8:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
;       |regN:\gen_regs:9:u_reg|    ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg                         ; regN             ; work         ;
;          |dffg:\gen_bits:0:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:0:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:10:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:10:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:11:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:11:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:12:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:12:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:13:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:13:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:14:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:14:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:15:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:15:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:16:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:16:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:17:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:17:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:18:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:18:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:19:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:19:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:1:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:1:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:20:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:20:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:21:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:21:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:22:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:22:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:23:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:23:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:24:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:24:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:25:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:25:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:26:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:26:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:27:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:27:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:28:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:28:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:29:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:29:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:2:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:2:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:30:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:30:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:31:u_ff| ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:31:u_ff  ; dffg             ; work         ;
;          |dffg:\gen_bits:3:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:3:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:4:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:4:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:5:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:5:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:6:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:6:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:7:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:7:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:8:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:8:u_ff   ; dffg             ; work         ;
;          |dffg:\gen_bits:9:u_ff|  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|reg_file:U_REGFILE|regN:\gen_regs:9:u_reg|dffg:\gen_bits:9:u_ff   ; dffg             ; work         ;
+-----------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                 ;
+----------------------------------------------------------------------+---------------------------------------------+
; Register name                                                        ; Reason for Removal                          ;
+----------------------------------------------------------------------+---------------------------------------------+
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:31:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:30:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:29:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:28:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:27:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:26:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:25:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:24:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:23:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:22:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:21:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:20:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:19:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:18:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:17:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:16:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:15:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:14:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:13:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:12:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:11:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:10:u_ff|s_Q ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:9:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:8:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:7:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:6:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:5:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:4:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:3:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:2:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:1:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:0:u_ff|s_Q  ; Stuck at GND due to stuck port clock_enable ;
; Total Number of Removed Registers = 32                               ;                                             ;
+----------------------------------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                   ;
+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------+
; Register name                                                        ; Reason for Removal             ; Registers Removed due to This Register                                ;
+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------+
; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:31:u_ff|s_Q ; Stuck at GND                   ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:30:u_ff|s_Q, ;
;                                                                      ; due to stuck port clock_enable ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:29:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:28:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:27:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:26:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:25:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:24:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:23:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:22:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:21:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:20:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:19:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:18:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:17:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:16:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:15:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:14:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:13:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:12:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:11:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:10:u_ff|s_Q, ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:9:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:8:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:7:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:6:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:5:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:4:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:3:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:2:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:1:u_ff|s_Q,  ;
;                                                                      ;                                ; reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:0:u_ff|s_Q   ;
+----------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 66560 ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 30    ;
; Number of registers using Asynchronous Clear ; 1024  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 66528 ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; pc_reg:U_PC|s_PC[22]                   ; 3       ;
; Total number of inverted registers = 1 ;         ;
+----------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------+
; 3:1                ; 29 bits   ; 58 LEs        ; 58 LEs               ; 0 LEs                  ; Yes        ; |RISCV_Processor|pc_reg:U_PC|s_PC[10]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|alu:U_ALU|barrel_shifter:U_SHIFTER|s_stage16[10] ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |RISCV_Processor|alu:U_ALU|barrel_shifter:U_SHIFTER|s_stage16[6]  ;
; 4:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|imm_gen:U_IMM_GEN|Mux9                           ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |RISCV_Processor|alu:U_ALU|barrel_shifter:U_SHIFTER|s_stage16[3]  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |RISCV_Processor|imm_gen:U_IMM_GEN|Mux24                          ;
; 7:1                ; 17 bits   ; 68 LEs        ; 68 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|Mux15                                            ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|reg_file:U_REGFILE|mux32to1:u_mux1|Mux31         ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|reg_file:U_REGFILE|mux32to1:u_mux2|Mux16         ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |RISCV_Processor|imm_gen:U_IMM_GEN|Mux19                          ;
; 8:1                ; 7 bits    ; 35 LEs        ; 28 LEs               ; 7 LEs                  ; No         ; |RISCV_Processor|Mux17                                            ;
; 10:1               ; 7 bits    ; 42 LEs        ; 28 LEs               ; 14 LEs                 ; No         ; |RISCV_Processor|Mux27                                            ;
; 28:1               ; 30 bits   ; 540 LEs       ; 150 LEs              ; 390 LEs                ; No         ; |RISCV_Processor|alu:U_ALU|Mux62                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; N              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:IMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:DMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: pc_reg:U_PC ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; N              ; 32    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fetch_logic:U_FETCH ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; n              ; 32    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:0:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:1:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:2:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:3:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:4:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:5:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:6:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:7:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:8:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:9:u_reg ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:10:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:11:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:12:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:13:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:14:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:15:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:16:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:17:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:18:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:19:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:20:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:21:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:22:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:23:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:24:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:25:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:26:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:27:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:28:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:29:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:30:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: reg_file:U_REGFILE|regN:\gen_regs:31:u_reg ;
+----------------+-------+----------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                           ;
+----------------+-------+----------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                 ;
+----------------+-------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: alu:U_ALU|adder_subtractor:U_ADDER ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Port Connectivity Checks: "reg_file:U_REGFILE|regN:\gen_regs:0:u_reg" ;
+------+-------+----------+---------------------------------------------+
; Port ; Type  ; Severity ; Details                                     ;
+------+-------+----------+---------------------------------------------+
; i_we ; Input ; Info     ; Stuck at GND                                ;
+------+-------+----------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_file:U_REGFILE|dec5to32:u_dec"                                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; y[0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------+
; Port Connectivity Checks: "pc_reg:U_PC" ;
+------+-------+----------+---------------+
; Port ; Type  ; Severity ; Details       ;
+------+-------+----------+---------------+
; i_we ; Input ; Info     ; Stuck at VCC  ;
+------+-------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "control_unit:U_CONTROL"                                                                  ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; o_memread ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 99                          ;
; cycloneiii_ff         ; 66560                       ;
;     CLR               ; 2                           ;
;     CLR SLD           ; 30                          ;
;     ENA               ; 65536                       ;
;     ENA CLR           ; 992                         ;
; cycloneiii_lcell_comb ; 48077                       ;
;     arith             ; 124                         ;
;         2 data inputs ; 29                          ;
;         3 data inputs ; 95                          ;
;     normal            ; 47953                       ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 2                           ;
;         2 data inputs ; 799                         ;
;         3 data inputs ; 1590                        ;
;         4 data inputs ; 45561                       ;
;                       ;                             ;
; Max LUT depth         ; 40.00                       ;
; Average LUT depth     ; 27.76                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:04:38     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Fri Nov 21 21:32:24 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off toolflow -c toolflow
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 2 design units, including 0 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/RISCV_types.vhd
    Info (12022): Found design unit 1: RISCV_types File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/RISCV_types.vhd Line: 15
    Info (12022): Found design unit 2: RISCV_types-body File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/RISCV_types.vhd Line: 29
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd
    Info (12022): Found design unit 1: RISCV_Processor-structure File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 34
    Info (12023): Found entity 1: RISCV_Processor File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 22
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/adder_subtractor.vhd
    Info (12022): Found design unit 1: adder_subtractor-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/adder_subtractor.vhd Line: 19
    Info (12023): Found entity 1: adder_subtractor File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/adder_subtractor.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd
    Info (12022): Found design unit 1: alu-structural File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd Line: 22
    Info (12023): Found entity 1: alu File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu_control.vhd
    Info (12022): Found design unit 1: alu_control-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu_control.vhd Line: 13
    Info (12023): Found entity 1: alu_control File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu_control.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/barrel_shifter.vhd
    Info (12022): Found design unit 1: barrel_shifter-structural File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/barrel_shifter.vhd Line: 18
    Info (12023): Found entity 1: barrel_shifter File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/barrel_shifter.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/control_unit.vhd
    Info (12022): Found design unit 1: control_unit-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/control_unit.vhd Line: 26
    Info (12023): Found entity 1: control_unit File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/control_unit.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dec5to32.vhd
    Info (12022): Found design unit 1: dec5to32-dataflow File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dec5to32.vhd Line: 11
    Info (12023): Found entity 1: dec5to32 File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dec5to32.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dffg.vhd
    Info (12022): Found design unit 1: dffg-mixed File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dffg.vhd Line: 33
    Info (12023): Found entity 1: dffg File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/dffg.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/fetch_logic.vhd
    Info (12022): Found design unit 1: fetch_logic-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/fetch_logic.vhd Line: 29
    Info (12023): Found entity 1: fetch_logic File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/fetch_logic.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/imm_gen.vhd
    Info (12022): Found design unit 1: imm_gen-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/imm_gen.vhd Line: 13
    Info (12023): Found entity 1: imm_gen File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/imm_gen.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/load_extender.vhd
    Info (12022): Found design unit 1: load_extender-behavioral File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/load_extender.vhd Line: 14
    Info (12023): Found entity 1: load_extender File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/load_extender.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd
    Info (12022): Found design unit 1: mem-rtl File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd Line: 27
    Info (12023): Found entity 1: mem File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mux32to1.vhd
    Info (12022): Found design unit 1: mux32to1-dataflow File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mux32to1.vhd Line: 21
    Info (12023): Found entity 1: mux32to1 File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mux32to1.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/pc_reg.vhd
    Info (12022): Found design unit 1: pc_reg-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/pc_reg.vhd Line: 19
    Info (12023): Found entity 1: pc_reg File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/pc_reg.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/regN.vhd
    Info (12022): Found design unit 1: regN-structural File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/regN.vhd Line: 27
    Info (12023): Found entity 1: regN File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/regN.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd
    Info (12022): Found design unit 1: reg_file-structural File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd Line: 19
    Info (12023): Found entity 1: reg_file File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/store_logic.vhd
    Info (12022): Found design unit 1: store_logic-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/store_logic.vhd Line: 18
    Info (12023): Found entity 1: store_logic File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/store_logic.vhd Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/adder_subtractor_tb.vhd
    Info (12022): Found design unit 1: adder_subtractor_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/adder_subtractor_tb.vhd Line: 17
    Info (12023): Found entity 1: adder_subtractor_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/adder_subtractor_tb.vhd Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_control_tb.vhd
    Info (12022): Found design unit 1: alu_control_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_control_tb.vhd Line: 13
    Info (12023): Found entity 1: alu_control_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_control_tb.vhd Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_tb.vhd
    Info (12022): Found design unit 1: alu_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_tb.vhd Line: 8
    Info (12023): Found entity 1: alu_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/alu_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/barrel_shifter_tb.vhd
    Info (12022): Found design unit 1: barrel_shifter_tb-tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/barrel_shifter_tb.vhd Line: 8
    Info (12023): Found entity 1: barrel_shifter_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/barrel_shifter_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/control_unit_tb.vhd
    Info (12022): Found design unit 1: control_unit_tb-tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/control_unit_tb.vhd Line: 8
    Info (12023): Found entity 1: control_unit_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/control_unit_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/fetch_logic_tb.vhd
    Info (12022): Found design unit 1: fetch_logic_tb-tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/fetch_logic_tb.vhd Line: 8
    Info (12023): Found entity 1: fetch_logic_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/fetch_logic_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/imm_gen_tb.vhd
    Info (12022): Found design unit 1: imm_gen_tb-tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/imm_gen_tb.vhd Line: 8
    Info (12023): Found entity 1: imm_gen_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/imm_gen_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/load_extender_tb.vhd
    Info (12022): Found design unit 1: load_extender_tb-tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/load_extender_tb.vhd Line: 8
    Info (12023): Found entity 1: load_extender_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/load_extender_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/pc_reg_tb.vhd
    Info (12022): Found design unit 1: pc_reg_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/pc_reg_tb.vhd Line: 8
    Info (12023): Found entity 1: pc_reg_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/pc_reg_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/reg_file_tb.vhd
    Info (12022): Found design unit 1: reg_file_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/reg_file_tb.vhd Line: 8
    Info (12023): Found entity 1: reg_file_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/reg_file_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/store_logic_tb.vhd
    Info (12022): Found design unit 1: store_logic_tb-behavior File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/store_logic_tb.vhd Line: 7
    Info (12023): Found entity 1: store_logic_tb File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/testbench/store_logic_tb.vhd Line: 4
Info (12127): Elaborating entity "RISCV_Processor" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(53): object "s_Halt" assigned a value but never read File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 53
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(54): object "s_Ovfl" assigned a value but never read File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 54
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(62): object "s_MemRead" assigned a value but never read File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 62
Info (12128): Elaborating entity "mem" for hierarchy "mem:IMem" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 221
Info (12128): Elaborating entity "control_unit" for hierarchy "control_unit:U_CONTROL" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 260
Info (12128): Elaborating entity "pc_reg" for hierarchy "pc_reg:U_PC" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 278
Info (12128): Elaborating entity "fetch_logic" for hierarchy "fetch_logic:U_FETCH" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 287
Info (12128): Elaborating entity "reg_file" for hierarchy "reg_file:U_REGFILE" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 307
Info (12128): Elaborating entity "dec5to32" for hierarchy "reg_file:U_REGFILE|dec5to32:u_dec" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd Line: 28
Info (12128): Elaborating entity "regN" for hierarchy "reg_file:U_REGFILE|regN:\gen_regs:0:u_reg" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd Line: 41
Info (12128): Elaborating entity "dffg" for hierarchy "reg_file:U_REGFILE|regN:\gen_regs:0:u_reg|dffg:\gen_bits:0:u_ff" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/regN.vhd Line: 55
Info (12128): Elaborating entity "mux32to1" for hierarchy "reg_file:U_REGFILE|mux32to1:u_mux1" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/reg_file.vhd Line: 53
Info (12128): Elaborating entity "imm_gen" for hierarchy "imm_gen:U_IMM_GEN" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 325
Info (12128): Elaborating entity "alu_control" for hierarchy "alu_control:U_ALUCTRL" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 341
Info (12128): Elaborating entity "alu" for hierarchy "alu:U_ALU" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 349
Info (12128): Elaborating entity "adder_subtractor" for hierarchy "alu:U_ALU|adder_subtractor:U_ADDER" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd Line: 74
Info (12128): Elaborating entity "barrel_shifter" for hierarchy "alu:U_ALU|barrel_shifter:U_SHIFTER" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/alu.vhd Line: 88
Info (12128): Elaborating entity "load_extender" for hierarchy "load_extender:U_LOADEXT" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 361
Info (276014): Found 2 instances of uninferred RAM logic
    Info (276007): RAM logic "mem:IMem|ram" is uninferred due to asynchronous read logic File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd Line: 35
    Info (276007): RAM logic "mem:DMem|ram" is uninferred due to asynchronous read logic File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/mem.vhd Line: 35
Warning (276002): Cannot convert all sets of registers into RAM megafunctions when creating nodes; therefore, the resulting number of registers remaining in design can cause longer compilation time or result in insufficient memory to complete Analysis and Synthesis
Info (286030): Timing-Driven Synthesis is running
Critical Warning (18061): Ignored Power-Up Level option on the following registers
    Critical Warning (18010): Register pc_reg:U_PC|s_PC[22] will power up to High File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/pc_reg.vhd Line: 28
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 22 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "iInstAddr[0]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[1]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[12]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[13]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[14]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[15]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[16]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[17]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[18]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[19]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[20]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[21]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[22]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[23]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[24]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[25]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[26]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[27]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[28]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[29]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[30]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
    Warning (15610): No output dependent on input pin "iInstAddr[31]" File: /home/jwk0425/cpre381/testProjectPart1/cpre3810-toolflow/proj/src/TopLevel/RISCV_Processor.vhd Line: 28
Info (21057): Implemented 114703 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 67 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 114604 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 1147 megabytes
    Info: Processing ended: Fri Nov 21 21:37:30 2025
    Info: Elapsed time: 00:05:06
    Info: Total CPU time (on all processors): 00:04:58


