VHDL
****

VHDL本身可以不是什么语言，只是硬件电路的描述语言，相当于FGPA的配置文件。描述了你何配置这些硬件资源。

FPGA 本质的并行性，大部分的操作都是并行的，主要是资源分配然后是其并行，基本处理流程就是信号也是电压的上升与下降来触发的时序。


流程
====

合成器， 相当于编译器的链接器的功能。把一个模块链接合成。

基本的数据类型
==============

在FPGA中只有0，1而不同的数据类型，我可以让我们快速建模也来解释这些0，1，例如整 型，浮点型。


Signals
Vriable
Constants
Variable
Files

每一个数据类型代表一种数据常度，用于bit来记，并且同时定义了编码类型，这些代表了各种标准。

downto, upto

三种设计模式
============

#. 结构化
#. 行为模式
#. 数据流


news
====

Efinix可编程芯片：可进一步推动人工智能技术发展
http://www.kejilie.com/leiphone/article/nIvmyq.html
