TimeQuest Timing Analyzer report for CEG-3155-LAB-2
Tue Oct 22 20:33:26 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Removal: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Recovery: 'clk'
 50. Fast 1200mV 0C Model Removal: 'clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG-3155-LAB-2                                                    ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 215.47 MHz ; 215.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.641 ; -48.039            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.942 ; -16.914               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.986 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -46.690                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.641 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.559      ;
; -3.542 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.460      ;
; -3.429 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.347      ;
; -3.330 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.248      ;
; -3.221 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.138      ;
; -3.210 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.666      ;
; -3.203 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.121      ;
; -3.164 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.083      ;
; -3.009 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.926      ;
; -3.004 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.460      ;
; -2.998 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.454      ;
; -2.991 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.909      ;
; -2.952 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.871      ;
; -2.920 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.838      ;
; -2.821 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.739      ;
; -2.792 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.248      ;
; -2.766 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.684      ;
; -2.764 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.682      ;
; -2.665 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.583      ;
; -2.554 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.472      ;
; -2.500 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.417      ;
; -2.489 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 2.945      ;
; -2.482 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.400      ;
; -2.443 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.362      ;
; -2.344 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.333 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 2.789      ;
; -2.326 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.244      ;
; -2.287 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.206      ;
; -2.283 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 2.739      ;
; -2.223 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.141      ;
; -2.202 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.119      ;
; -2.127 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.542     ; 2.583      ;
; -2.045 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.963      ;
; -2.028 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.944      ;
; -2.011 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.929      ;
; -1.990 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.907      ;
; -1.899 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.889 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.807      ;
; -1.877 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.795      ;
; -1.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.724      ;
; -1.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.724      ;
; -1.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.724      ;
; -1.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.724      ;
; -1.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.724      ;
; -1.708 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.624      ;
; -1.697 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.362      ; 3.057      ;
; -1.665 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.583      ;
; -1.640 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.556      ;
; -1.598 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.362      ; 2.958      ;
; -1.508 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.426      ;
; -1.505 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.419      ;
; -1.505 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.419      ;
; -1.502 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.420      ;
; -1.492 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.406      ;
; -1.492 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.489 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.404      ;
; -1.481 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.398      ;
; -1.461 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.376      ;
; -1.439 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.085     ; 2.352      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.394 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.308      ;
; -1.363 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.362      ; 2.723      ;
; -1.350 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.267      ;
; -1.346 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.264      ;
; -1.328 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.243      ;
; -1.326 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.244      ;
; -1.325 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.362      ; 2.685      ;
; -1.321 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.235      ;
; -1.319 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.236      ;
; -1.311 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.228      ;
; -1.308 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.084     ; 2.222      ;
; -1.301 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.218      ;
; -1.296 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.214      ;
; -1.295 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.213      ;
; -1.288 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.205      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.287 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.277 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.361      ; 2.636      ;
; -1.268 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.186      ;
; -1.259 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.362      ; 2.619      ;
; -1.229 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.143      ;
; -1.229 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.143      ;
; -1.229 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.143      ;
; -1.229 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.143      ;
; -1.229 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.143      ;
; -1.228 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.143      ;
; -1.220 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.363      ; 2.581      ;
; -1.179 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.083     ; 2.094      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.460 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.727      ;
; 0.608 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.875      ;
; 0.608 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.875      ;
; 0.613 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.621 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.622 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.623 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.623 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.627 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.647 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.698 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.965      ;
; 0.721 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.450      ;
; 0.724 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.728 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.457      ;
; 0.746 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.012      ;
; 0.749 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.766 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.795 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.809 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.538      ;
; 0.828 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.096      ;
; 0.872 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.544      ; 1.602      ;
; 0.873 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.544      ; 1.603      ;
; 0.875 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.540      ; 1.601      ;
; 0.875 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.540      ; 1.601      ;
; 0.899 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.168      ;
; 0.901 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.170      ;
; 0.927 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.195      ;
; 0.932 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.199      ;
; 0.937 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.203      ;
; 0.937 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.201      ;
; 0.938 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.204      ;
; 0.938 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.202      ;
; 0.942 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.208      ;
; 0.942 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.208      ;
; 0.964 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.230      ;
; 0.965 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.231      ;
; 0.966 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.232      ;
; 0.967 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.982 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.711      ;
; 0.994 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 1.010 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.296      ;
; 1.024 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.291      ;
; 1.036 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.306      ;
; 1.044 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.311      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.059 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.324      ;
; 1.063 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.327      ;
; 1.072 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 1.801      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.355      ;
; 1.100 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.106 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.371      ;
; 1.117 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.382      ;
; 1.123 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.392      ;
; 1.132 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.153 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.166 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.434      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.436      ;
; 1.193 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.457      ;
; 1.193 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.457      ;
; 1.193 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.457      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.458      ;
; 1.194 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.458      ;
; 1.205 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.473      ;
; 1.206 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.473      ;
; 1.221 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.542      ; 1.949      ;
; 1.223 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.542      ; 1.951      ;
; 1.239 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.254 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.522      ;
; 1.256 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.262 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.530      ;
; 1.270 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.538      ;
; 1.271 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.557      ;
; 1.271 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 2.000      ;
; 1.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 2.002      ;
; 1.299 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.322 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.590      ;
; 1.336 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.599      ;
; 1.359 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.645      ;
; 1.364 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.631      ;
; 1.373 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.641      ;
; 1.387 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.655      ;
; 1.389 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 2.118      ;
; 1.390 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.543      ; 2.119      ;
; 1.401 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.666      ;
; 1.424 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.692      ;
; 1.424 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.692      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.942 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.858      ;
; -0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.083     ; 1.819      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.638 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.080     ; 1.556      ;
; -0.490 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.460 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.361      ; 1.819      ;
; -0.460 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.361      ; 1.819      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.986 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.542      ; 1.714      ;
; 0.986 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.542      ; 1.714      ;
; 1.000 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.167 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.449 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.714      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.464 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.847 ; 3.224 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.575 ; 2.962 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.847 ; 3.224 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.407 ; 2.776 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.566 ; 2.882 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 2.604 ; 2.943 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 2.585 ; 2.923 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.244 ; 2.605 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.562 ; 2.920 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 2.604 ; 2.943 ; Rise       ; clk             ;
; reset     ; clk        ; 0.102 ; 0.190 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.736 ; -1.086 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.831 ; -1.167 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.771 ; -1.105 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.736 ; -1.086 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.970 ; -1.276 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.600 ; -0.946 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.600 ; -0.946 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.815 ; -1.167 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.808 ; -1.175 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.772 ; -1.095 ; Rise       ; clk             ;
; reset     ; clk        ; 0.274  ; 0.185  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 12.232 ; 12.212 ; Rise       ; clk             ;
; product[*]  ; clk        ; 8.606  ; 8.630  ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.799  ; 6.764  ; Rise       ; clk             ;
;  product[1] ; clk        ; 7.326  ; 7.255  ; Rise       ; clk             ;
;  product[2] ; clk        ; 7.638  ; 7.586  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.497  ; 7.447  ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.761  ; 6.723  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.257  ; 7.186  ; Rise       ; clk             ;
;  product[6] ; clk        ; 8.606  ; 8.630  ; Rise       ; clk             ;
;  product[7] ; clk        ; 7.111  ; 7.048  ; Rise       ; clk             ;
; zero        ; clk        ; 9.125  ; 9.207  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 7.689 ; 7.618 ; Rise       ; clk             ;
; product[*]  ; clk        ; 6.536 ; 6.499 ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.573 ; 6.538 ; Rise       ; clk             ;
;  product[1] ; clk        ; 7.082 ; 7.012 ; Rise       ; clk             ;
;  product[2] ; clk        ; 7.380 ; 7.328 ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.243 ; 7.193 ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.536 ; 6.499 ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.015 ; 6.944 ; Rise       ; clk             ;
;  product[6] ; clk        ; 8.362 ; 8.388 ; Rise       ; clk             ;
;  product[7] ; clk        ; 6.876 ; 6.813 ; Rise       ; clk             ;
; zero        ; clk        ; 8.077 ; 8.146 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.813 ; 9.364 ;    ;
; INA[1]     ; overflow    ;    ; 9.085 ; 9.626 ;    ;
; INA[2]     ; overflow    ;    ; 8.645 ; 9.178 ;    ;
; INA[3]     ; overflow    ;    ; 8.497 ; 8.917 ;    ;
; INB[0]     ; overflow    ;    ; 8.821 ; 9.281 ;    ;
; INB[1]     ; overflow    ;    ; 8.480 ; 8.963 ;    ;
; INB[2]     ; overflow    ;    ; 8.798 ; 9.278 ;    ;
; INB[3]     ; overflow    ;    ; 8.840 ; 9.301 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.503 ; 9.040 ;    ;
; INA[1]     ; overflow    ;    ; 8.753 ; 9.257 ;    ;
; INA[2]     ; overflow    ;    ; 8.340 ; 8.860 ;    ;
; INA[3]     ; overflow    ;    ; 8.200 ; 8.611 ;    ;
; INB[0]     ; overflow    ;    ; 8.510 ; 8.960 ;    ;
; INB[1]     ; overflow    ;    ; 8.182 ; 8.654 ;    ;
; INB[2]     ; overflow    ;    ; 8.488 ; 8.957 ;    ;
; INB[3]     ; overflow    ;    ; 8.528 ; 8.979 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.38 MHz ; 238.38 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.195 ; -40.227           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.743 ; -12.772              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.899 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -46.690                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.195 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.122      ;
; -3.129 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.056      ;
; -2.982 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.909      ;
; -2.916 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.843      ;
; -2.869 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.795      ;
; -2.857 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.784      ;
; -2.847 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 3.348      ;
; -2.824 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.752      ;
; -2.656 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.582      ;
; -2.644 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.571      ;
; -2.634 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 3.135      ;
; -2.631 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 3.132      ;
; -2.611 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.539      ;
; -2.524 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.451      ;
; -2.458 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.385      ;
; -2.418 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 2.919      ;
; -2.393 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.320      ;
; -2.377 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.304      ;
; -2.303 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.230      ;
; -2.198 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.124      ;
; -2.188 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.115      ;
; -2.186 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.113      ;
; -2.176 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 2.677      ;
; -2.153 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.081      ;
; -2.043 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.969      ;
; -2.031 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.958      ;
; -2.021 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 2.522      ;
; -1.998 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.926      ;
; -1.960 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 2.461      ;
; -1.909 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.836      ;
; -1.885 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.811      ;
; -1.805 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.498     ; 2.306      ;
; -1.730 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.657      ;
; -1.724 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.650      ;
; -1.704 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.631      ;
; -1.685 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.612      ;
; -1.680 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.606      ;
; -1.626 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.550      ;
; -1.626 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.550      ;
; -1.626 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.550      ;
; -1.626 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.550      ;
; -1.626 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.550      ;
; -1.597 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.524      ;
; -1.587 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.514      ;
; -1.473 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.399      ;
; -1.412 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.337      ; 2.748      ;
; -1.392 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.319      ;
; -1.366 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.292      ;
; -1.322 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.337      ; 2.658      ;
; -1.266 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.193      ;
; -1.266 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.189      ;
; -1.256 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.074     ; 2.181      ;
; -1.254 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.180      ;
; -1.247 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.171      ;
; -1.247 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.171      ;
; -1.246 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.173      ;
; -1.227 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.151      ;
; -1.222 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.148      ;
; -1.205 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.074     ; 2.130      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.167 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.091      ;
; -1.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.047      ;
; -1.120 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.337      ; 2.456      ;
; -1.111 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.037      ;
; -1.104 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.028      ;
; -1.103 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.030      ;
; -1.103 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.074     ; 2.028      ;
; -1.101 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.337      ; 2.437      ;
; -1.091 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.017      ;
; -1.082 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.009      ;
; -1.076 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.002      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.068 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.074     ; 1.993      ;
; -1.067 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.993      ;
; -1.060 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.987      ;
; -1.058 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.985      ;
; -1.054 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.073     ; 1.980      ;
; -1.037 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.961      ;
; -1.037 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.961      ;
; -1.037 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.961      ;
; -1.037 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.961      ;
; -1.037 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.961      ;
; -1.032 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.959      ;
; -1.028 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 2.363      ;
; -1.018 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.337      ; 2.354      ;
; -1.007 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.932      ;
; -0.995 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.920      ;
; -0.995 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.920      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.424 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.668      ;
; 0.555 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.799      ;
; 0.556 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.799      ;
; 0.560 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.567 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.568 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.812      ;
; 0.568 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.813      ;
; 0.570 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.574 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.591 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.637 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.881      ;
; 0.649 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.318      ;
; 0.659 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.903      ;
; 0.663 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.332      ;
; 0.688 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.931      ;
; 0.690 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
; 0.710 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.729 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.398      ;
; 0.738 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.769 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.013      ;
; 0.775 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.496      ; 1.442      ;
; 0.775 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.496      ; 1.442      ;
; 0.796 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.499      ; 1.466      ;
; 0.798 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.499      ; 1.468      ;
; 0.817 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.063      ;
; 0.819 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.065      ;
; 0.839 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.083      ;
; 0.842 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.086      ;
; 0.858 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.099      ;
; 0.859 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.100      ;
; 0.861 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.104      ;
; 0.862 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.105      ;
; 0.866 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.867 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.110      ;
; 0.884 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.896 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.141      ;
; 0.899 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.568      ;
; 0.916 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.158      ;
; 0.920 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.180      ;
; 0.931 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.175      ;
; 0.943 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.186      ;
; 0.962 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.208      ;
; 0.969 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.210      ;
; 0.974 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.216      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.980 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.072      ; 1.223      ;
; 0.982 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.651      ;
; 0.991 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.997 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 1.013 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.255      ;
; 1.015 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.260      ;
; 1.026 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.272      ;
; 1.046 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.291      ;
; 1.049 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.064 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.310      ;
; 1.073 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.314      ;
; 1.074 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.318      ;
; 1.088 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.332      ;
; 1.088 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.329      ;
; 1.089 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.330      ;
; 1.089 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.330      ;
; 1.090 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.331      ;
; 1.112 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.356      ;
; 1.116 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.785      ;
; 1.117 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.786      ;
; 1.136 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.378      ;
; 1.156 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.416      ;
; 1.156 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.400      ;
; 1.159 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.404      ;
; 1.162 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.831      ;
; 1.163 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.832      ;
; 1.166 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.411      ;
; 1.171 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.416      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.177 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.180 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.424      ;
; 1.187 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.427      ;
; 1.196 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.441      ;
; 1.237 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.481      ;
; 1.244 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.486      ;
; 1.244 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.504      ;
; 1.262 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.931      ;
; 1.265 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.510      ;
; 1.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.285 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.954      ;
; 1.314 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.559      ;
; 1.317 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.561      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.743 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.669      ;
; -0.713 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.074     ; 1.638      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.473 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.072     ; 1.400      ;
; -0.345 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.271      ;
; -0.345 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.271      ;
; -0.345 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.271      ;
; -0.345 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.271      ;
; -0.345 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.073     ; 1.271      ;
; -0.303 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.638      ;
; -0.303 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.336      ; 1.638      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.899 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.568      ;
; 0.899 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.568      ;
; 0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.904 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.065 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.074      ; 1.310      ;
; 1.326 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.568      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.342 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.300  ; 0.486        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.524 ; 2.735 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.281 ; 2.511 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.524 ; 2.735 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.113 ; 2.344 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.228 ; 2.478 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 2.293 ; 2.522 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 2.268 ; 2.494 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 1.955 ; 2.214 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.258 ; 2.495 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 2.293 ; 2.522 ; Rise       ; clk             ;
; reset     ; clk        ; 0.104 ; 0.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.580 ; -0.832 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.692 ; -0.908 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.633 ; -0.850 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.580 ; -0.832 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.807 ; -1.003 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.465 ; -0.709 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.465 ; -0.709 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.661 ; -0.905 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.664 ; -0.916 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.620 ; -0.840 ; Rise       ; clk             ;
; reset     ; clk        ; 0.235  ; 0.069  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 11.179 ; 10.951 ; Rise       ; clk             ;
; product[*]  ; clk        ; 7.747  ; 7.682  ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.120  ; 6.076  ; Rise       ; clk             ;
;  product[1] ; clk        ; 6.634  ; 6.521  ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.897  ; 6.834  ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.776  ; 6.699  ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.087  ; 6.041  ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.572  ; 6.457  ; Rise       ; clk             ;
;  product[6] ; clk        ; 7.747  ; 7.682  ; Rise       ; clk             ;
;  product[7] ; clk        ; 6.424  ; 6.335  ; Rise       ; clk             ;
; zero        ; clk        ; 8.203  ; 8.386  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 6.914 ; 6.861 ; Rise       ; clk             ;
; product[*]  ; clk        ; 5.868 ; 5.823 ; Rise       ; clk             ;
;  product[0] ; clk        ; 5.900 ; 5.857 ; Rise       ; clk             ;
;  product[1] ; clk        ; 6.396 ; 6.288 ; Rise       ; clk             ;
;  product[2] ; clk        ; 6.649 ; 6.587 ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.531 ; 6.456 ; Rise       ; clk             ;
;  product[4] ; clk        ; 5.868 ; 5.823 ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.335 ; 6.224 ; Rise       ; clk             ;
;  product[6] ; clk        ; 7.509 ; 7.448 ; Rise       ; clk             ;
;  product[7] ; clk        ; 6.194 ; 6.108 ; Rise       ; clk             ;
; zero        ; clk        ; 7.236 ; 7.369 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 7.837 ; 8.348 ;    ;
; INA[1]     ; overflow    ;    ; 8.080 ; 8.572 ;    ;
; INA[2]     ; overflow    ;    ; 7.669 ; 8.181 ;    ;
; INA[3]     ; overflow    ;    ; 7.570 ; 7.898 ;    ;
; INB[0]     ; overflow    ;    ; 7.838 ; 8.257 ;    ;
; INB[1]     ; overflow    ;    ; 7.525 ; 7.977 ;    ;
; INB[2]     ; overflow    ;    ; 7.828 ; 8.258 ;    ;
; INB[3]     ; overflow    ;    ; 7.863 ; 8.285 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 7.547 ; 8.045 ;    ;
; INA[1]     ; overflow    ;    ; 7.775 ; 8.229 ;    ;
; INA[2]     ; overflow    ;    ; 7.384 ; 7.883 ;    ;
; INA[3]     ; overflow    ;    ; 7.292 ; 7.611 ;    ;
; INB[0]     ; overflow    ;    ; 7.548 ; 7.954 ;    ;
; INB[1]     ; overflow    ;    ; 7.247 ; 7.686 ;    ;
; INB[2]     ; overflow    ;    ; 7.539 ; 7.954 ;    ;
; INB[3]     ; overflow    ;    ; 7.572 ; 7.981 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.271 ; -8.662            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.019 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.476 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -39.118                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.271 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.216      ;
; -1.231 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.176      ;
; -1.162 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.107      ;
; -1.122 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.067      ;
; -1.075 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.020      ;
; -1.059 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.004      ;
; -1.052 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.784      ;
; -1.043 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.989      ;
; -0.966 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.911      ;
; -0.960 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.692      ;
; -0.950 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.895      ;
; -0.943 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.675      ;
; -0.934 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.880      ;
; -0.923 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.868      ;
; -0.883 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.828      ;
; -0.851 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.583      ;
; -0.848 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.793      ;
; -0.847 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.792      ;
; -0.808 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.753      ;
; -0.738 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.683      ;
; -0.727 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.672      ;
; -0.711 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.656      ;
; -0.704 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.436      ;
; -0.695 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.641      ;
; -0.652 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.597      ;
; -0.636 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.581      ;
; -0.629 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.361      ;
; -0.620 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.566      ;
; -0.612 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.344      ;
; -0.578 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.523      ;
; -0.576 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.521      ;
; -0.537 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.255     ; 1.269      ;
; -0.499 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.444      ;
; -0.494 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.438      ;
; -0.469 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.414      ;
; -0.467 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.412      ;
; -0.446 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.391      ;
; -0.424 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.369      ;
; -0.408 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.353      ;
; -0.384 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.328      ;
; -0.384 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.328      ;
; -0.384 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.328      ;
; -0.384 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.328      ;
; -0.384 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.328      ;
; -0.333 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.482      ;
; -0.330 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.274      ;
; -0.299 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.244      ;
; -0.298 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.242      ;
; -0.293 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.442      ;
; -0.263 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.207      ;
; -0.262 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.206      ;
; -0.255 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.199      ;
; -0.238 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.182      ;
; -0.230 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.175      ;
; -0.228 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.173      ;
; -0.228 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.172      ;
; -0.227 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.172      ;
; -0.219 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.164      ;
; -0.216 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.044     ; 1.159      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.179 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.123      ;
; -0.167 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.112      ;
; -0.165 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.314      ;
; -0.162 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.311      ;
; -0.160 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.104      ;
; -0.155 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.099      ;
; -0.153 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.098      ;
; -0.151 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.095      ;
; -0.143 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.088      ;
; -0.142 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.087      ;
; -0.137 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.286      ;
; -0.124 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.069      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.123 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.068      ;
; -0.121 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 1.270      ;
; -0.119 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.064      ;
; -0.118 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.063      ;
; -0.114 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.058      ;
; -0.113 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.058      ;
; -0.105 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.163      ; 1.255      ;
; -0.097 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.041      ;
; -0.096 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 1.000        ; -0.043     ; 1.040      ;
; -0.094 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.038      ;
; -0.094 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.038      ;
; -0.094 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.038      ;
; -0.094 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.038      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.205 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.331      ;
; 0.266 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.392      ;
; 0.267 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.393      ;
; 0.269 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.395      ;
; 0.272 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.401      ;
; 0.276 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.402      ;
; 0.297 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.320 ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.446      ;
; 0.322 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.661      ;
; 0.326 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.665      ;
; 0.331 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.457      ;
; 0.333 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.459      ;
; 0.334 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.460      ;
; 0.334 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.460      ;
; 0.345 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.471      ;
; 0.357 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.696      ;
; 0.372 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.498      ;
; 0.386 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.254      ; 0.724      ;
; 0.386 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.254      ; 0.724      ;
; 0.393 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.256      ; 0.733      ;
; 0.394 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.256      ; 0.734      ;
; 0.401 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.528      ;
; 0.403 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.530      ;
; 0.410 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.536      ;
; 0.416 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.541      ;
; 0.417 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.542      ;
; 0.424 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.550      ;
; 0.425 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.551      ;
; 0.428 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.554      ;
; 0.429 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.555      ;
; 0.429 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.555      ;
; 0.432 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.437 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.441 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.567      ;
; 0.443 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.569      ;
; 0.444 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.569      ;
; 0.444 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.570      ;
; 0.446 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.785      ;
; 0.463 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.598      ;
; 0.466 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.593      ;
; 0.473 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.605      ;
; 0.481 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.820      ;
; 0.482 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.607      ;
; 0.492 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.617      ;
; 0.496 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.621      ;
; 0.497 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.623      ;
; 0.504 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.629      ;
; 0.506 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.508 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.635      ;
; 0.526 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.655      ;
; 0.533 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.534 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.534 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.534 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.535 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.660      ;
; 0.538 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.664      ;
; 0.557 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.896      ;
; 0.558 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.897      ;
; 0.566 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.691      ;
; 0.566 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.566 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.571 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.910      ;
; 0.572 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.911      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.574 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.700      ;
; 0.577 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.580 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.587 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.722      ;
; 0.597 ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.721      ;
; 0.609 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.744      ;
; 0.618 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.957      ;
; 0.619 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.958      ;
; 0.620 ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.746      ;
; 0.626 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.752      ;
; 0.626 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.752      ;
; 0.627 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.752      ;
; 0.644 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.645 ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.771      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.019 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.926      ;
; 0.033 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.043     ; 0.911      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.181 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.041     ; 0.765      ;
; 0.238 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 0.911      ;
; 0.238 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 1.000        ; 0.162      ; 0.911      ;
; 0.258 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 1.000        ; -0.042     ; 0.687      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.476 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.815      ;
; 0.476 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.815      ;
; 0.488 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.557 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; clk          ; clk         ; 0.000        ; 0.043      ; 0.684      ;
; 0.690 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.815      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
; 0.694 ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.820      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierControlpath:controlPath|enARdFF_2:stateReg0|int_q                                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|enARdFF_2:sign_reg|int_q                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:2:b|int_q|clk                                                         ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:3:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:1:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:2:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:3:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:4:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:5:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:6:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:7:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|\stateRegloop:8:state_n|int_q|clk                                                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; controlPath|stateReg0|int_q|clk                                                                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:0:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:1:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:2:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:3:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:4:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:5:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:6:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_A_left_shift|\regloop:7:bit_n|int_q|clk                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:0:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:1:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:2:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:3:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:4:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:5:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:6:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_B_right_shift|\regloop:7:bit_n|int_q|clk                                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:0:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:1:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:4:b|int_q|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; dataPath|reg_P|\reg_n_bits:5:b|int_q|clk                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 1.301 ; 1.945 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 1.194 ; 1.831 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 1.301 ; 1.945 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 1.070 ; 1.685 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 1.205 ; 1.765 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 1.190 ; 1.776 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 1.185 ; 1.772 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 1.027 ; 1.611 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 1.172 ; 1.770 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 1.190 ; 1.776 ; Rise       ; clk             ;
; reset     ; clk        ; 0.020 ; 0.268 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.285 ; -0.847 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.369 ; -0.942 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.319 ; -0.890 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.285 ; -0.847 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.413 ; -0.988 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.255 ; -0.818 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.255 ; -0.818 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.352 ; -0.921 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.351 ; -0.926 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.323 ; -0.890 ; Rise       ; clk             ;
; reset     ; clk        ; 0.170  ; -0.083 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 6.068 ; 6.360 ; Rise       ; clk             ;
; product[*]  ; clk        ; 4.745 ; 4.865 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.617 ; 3.659 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.898 ; 3.959 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.042 ; 4.101 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.944 ; 3.998 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.596 ; 3.639 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.850 ; 3.906 ; Rise       ; clk             ;
;  product[6] ; clk        ; 4.745 ; 4.865 ; Rise       ; clk             ;
;  product[7] ; clk        ; 3.792 ; 3.844 ; Rise       ; clk             ;
; zero        ; clk        ; 4.861 ; 4.728 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 4.042 ; 4.045 ; Rise       ; clk             ;
; product[*]  ; clk        ; 3.479 ; 3.520 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.499 ; 3.540 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.771 ; 3.830 ; Rise       ; clk             ;
;  product[2] ; clk        ; 3.908 ; 3.965 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.813 ; 3.865 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.479 ; 3.520 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.725 ; 3.779 ; Rise       ; clk             ;
;  product[6] ; clk        ; 4.619 ; 4.736 ; Rise       ; clk             ;
;  product[7] ; clk        ; 3.669 ; 3.720 ; Rise       ; clk             ;
; zero        ; clk        ; 4.356 ; 4.238 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.684 ; 5.199 ;    ;
; INA[1]     ; overflow    ;    ; 4.791 ; 5.313 ;    ;
; INA[2]     ; overflow    ;    ; 4.560 ; 5.053 ;    ;
; INA[3]     ; overflow    ;    ; 4.458 ; 5.005 ;    ;
; INB[0]     ; overflow    ;    ; 4.651 ; 5.146 ;    ;
; INB[1]     ; overflow    ;    ; 4.493 ; 4.985 ;    ;
; INB[2]     ; overflow    ;    ; 4.638 ; 5.144 ;    ;
; INB[3]     ; overflow    ;    ; 4.656 ; 5.150 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.528 ; 5.035 ;    ;
; INA[1]     ; overflow    ;    ; 4.618 ; 5.122 ;    ;
; INA[2]     ; overflow    ;    ; 4.406 ; 4.893 ;    ;
; INA[3]     ; overflow    ;    ; 4.310 ; 4.848 ;    ;
; INB[0]     ; overflow    ;    ; 4.496 ; 4.984 ;    ;
; INB[1]     ; overflow    ;    ; 4.344 ; 4.828 ;    ;
; INB[2]     ; overflow    ;    ; 4.483 ; 4.982 ;    ;
; INB[3]     ; overflow    ;    ; 4.499 ; 4.987 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.641  ; 0.181 ; -0.942   ; 0.476   ; -3.000              ;
;  clk             ; -3.641  ; 0.181 ; -0.942   ; 0.476   ; -3.000              ;
; Design-wide TNS  ; -48.039 ; 0.0   ; -16.914  ; 0.0     ; -46.69              ;
;  clk             ; -48.039 ; 0.000 ; -16.914  ; 0.000   ; -46.690             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; INA[*]    ; clk        ; 2.847 ; 3.224 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; 2.575 ; 2.962 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; 2.847 ; 3.224 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; 2.407 ; 2.776 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; 2.566 ; 2.882 ; Rise       ; clk             ;
; INB[*]    ; clk        ; 2.604 ; 2.943 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; 2.585 ; 2.923 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; 2.244 ; 2.605 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; 2.562 ; 2.920 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; 2.604 ; 2.943 ; Rise       ; clk             ;
; reset     ; clk        ; 0.104 ; 0.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INA[*]    ; clk        ; -0.285 ; -0.832 ; Rise       ; clk             ;
;  INA[0]   ; clk        ; -0.369 ; -0.908 ; Rise       ; clk             ;
;  INA[1]   ; clk        ; -0.319 ; -0.850 ; Rise       ; clk             ;
;  INA[2]   ; clk        ; -0.285 ; -0.832 ; Rise       ; clk             ;
;  INA[3]   ; clk        ; -0.413 ; -0.988 ; Rise       ; clk             ;
; INB[*]    ; clk        ; -0.255 ; -0.709 ; Rise       ; clk             ;
;  INB[0]   ; clk        ; -0.255 ; -0.709 ; Rise       ; clk             ;
;  INB[1]   ; clk        ; -0.352 ; -0.905 ; Rise       ; clk             ;
;  INB[2]   ; clk        ; -0.351 ; -0.916 ; Rise       ; clk             ;
;  INB[3]   ; clk        ; -0.323 ; -0.840 ; Rise       ; clk             ;
; reset     ; clk        ; 0.274  ; 0.185  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; overflow    ; clk        ; 12.232 ; 12.212 ; Rise       ; clk             ;
; product[*]  ; clk        ; 8.606  ; 8.630  ; Rise       ; clk             ;
;  product[0] ; clk        ; 6.799  ; 6.764  ; Rise       ; clk             ;
;  product[1] ; clk        ; 7.326  ; 7.255  ; Rise       ; clk             ;
;  product[2] ; clk        ; 7.638  ; 7.586  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.497  ; 7.447  ; Rise       ; clk             ;
;  product[4] ; clk        ; 6.761  ; 6.723  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.257  ; 7.186  ; Rise       ; clk             ;
;  product[6] ; clk        ; 8.606  ; 8.630  ; Rise       ; clk             ;
;  product[7] ; clk        ; 7.111  ; 7.048  ; Rise       ; clk             ;
; zero        ; clk        ; 9.125  ; 9.207  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; overflow    ; clk        ; 4.042 ; 4.045 ; Rise       ; clk             ;
; product[*]  ; clk        ; 3.479 ; 3.520 ; Rise       ; clk             ;
;  product[0] ; clk        ; 3.499 ; 3.540 ; Rise       ; clk             ;
;  product[1] ; clk        ; 3.771 ; 3.830 ; Rise       ; clk             ;
;  product[2] ; clk        ; 3.908 ; 3.965 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.813 ; 3.865 ; Rise       ; clk             ;
;  product[4] ; clk        ; 3.479 ; 3.520 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.725 ; 3.779 ; Rise       ; clk             ;
;  product[6] ; clk        ; 4.619 ; 4.736 ; Rise       ; clk             ;
;  product[7] ; clk        ; 3.669 ; 3.720 ; Rise       ; clk             ;
; zero        ; clk        ; 4.356 ; 4.238 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 8.813 ; 9.364 ;    ;
; INA[1]     ; overflow    ;    ; 9.085 ; 9.626 ;    ;
; INA[2]     ; overflow    ;    ; 8.645 ; 9.178 ;    ;
; INA[3]     ; overflow    ;    ; 8.497 ; 8.917 ;    ;
; INB[0]     ; overflow    ;    ; 8.821 ; 9.281 ;    ;
; INB[1]     ; overflow    ;    ; 8.480 ; 8.963 ;    ;
; INB[2]     ; overflow    ;    ; 8.798 ; 9.278 ;    ;
; INB[3]     ; overflow    ;    ; 8.840 ; 9.301 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; INA[0]     ; overflow    ;    ; 4.528 ; 5.035 ;    ;
; INA[1]     ; overflow    ;    ; 4.618 ; 5.122 ;    ;
; INA[2]     ; overflow    ;    ; 4.406 ; 4.893 ;    ;
; INA[3]     ; overflow    ;    ; 4.310 ; 4.848 ;    ;
; INB[0]     ; overflow    ;    ; 4.496 ; 4.984 ;    ;
; INB[1]     ; overflow    ;    ; 4.344 ; 4.828 ;    ;
; INB[2]     ; overflow    ;    ; 4.483 ; 4.982 ;    ;
; INB[3]     ; overflow    ;    ; 4.499 ; 4.987 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; INB[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INB[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INA[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 503      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 503      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 77    ; 77   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 22 20:33:24 2024
Info: Command: quartus_sta CEG-3155-LAB-2 -c CEG-3155-LAB-2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG-3155-LAB-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.641       -48.039 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -0.942
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.942       -16.914 clk 
Info (332146): Worst-case removal slack is 0.986
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.986         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.690 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.195       -40.227 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332146): Worst-case recovery slack is -0.743
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.743       -12.772 clk 
Info (332146): Worst-case removal slack is 0.899
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.899         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.690 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.271        -8.662 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is 0.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.019         0.000 clk 
Info (332146): Worst-case removal slack is 0.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.476         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -39.118 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4665 megabytes
    Info: Processing ended: Tue Oct 22 20:33:26 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


