---
title: "VGA Day-3"
date: "2025-09-10"
thumbnail: "../../../assets/img/VGA/image.png"
---

## Camera 연결 위한 구조도
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 095019.png>)

### 타이밍
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 103722.png>)

- positive Edge에서 유효한 8bit Data가 나온다.
- v sync가 hige가 되는 타이밍이 준비
- 프레임을 받고 여유 시간 내에 프레임에 대한 영상 처리를 진행.

### Block Diagram
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 105516.png>)

좌, 우측의 CLK가 다른 CDC 구조이다.
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 105806.png>)

추가로 해당 구조에서 Read 동작시에도 Enable 신호를 넣어준다
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 112257.png>)


### RTL
![alt text](<../../../assets/img/VGA/day-3/스크린샷 2025-09-10 124331.png>)