---
category: 
- 计算机架构
tag:
- 计算机架构
---

- [计算机基本架构-组合逻辑电路回顾](#计算机基本架构-组合逻辑电路回顾)
  - [1.逻辑门](#1逻辑门)
    - [与门(AND)](#与门and)
  - [2.布尔代数](#2布尔代数)
  - [3.使用真值表设计组合电路](#3使用真值表设计组合电路)
  - [4.使用卡诺图设计组合电路](#4使用卡诺图设计组合电路)
  - [5.基本逻辑块](#5基本逻辑块)
  - [6.常用组合电路](#6常用组合电路)


# 计算机基本架构-组合逻辑电路回顾

逻辑门是数字设计的基本元素，最终构成了数字系统的构建块。读者在深入了解计算机体系结构和设计细节之前，需要具备从基本逻辑门设计复杂逻辑块的扎实理解，并掌握设计过程中需要结合的设计工具和技术。

本章从定义逻辑门和真值表的概念开始，然后引出基本逻辑电路的实现。在本章后面，引入卡诺图的概念，以减少门电路数量，从而完成组合逻辑设计的基本要求。在最小化技术之后，介绍了各种基本逻辑模块，如多路复用器、编码器、解码器和一位加法器，以便它们可以用于构建更大规模的组合逻辑电路。本章的最后一部分专门介绍了巨型单元的设计。这些包括不同类型的加法器，如波纹进位加法器、前瞻进位加法器、选择进位加法器，以及根据设计目标（门数、电路速度和功耗）的组合类型。减法器、线性和桶形移位器、阵列和布斯乘法器构成本章的其余部分。

读者在学习本章及本书其余章节时，还需要投入时间学习硬件描述语言，如```Verilog```。这是至关重要的。结合```Verilog```的仿真平台和一套与```Verilog```配套的工具，如设计综合、静态时序分析和验证，是检查预期设计是否正确的有效方式。在专业设计环境中尝试各种设计理念，了解什么有效、什么无效，并使用不同的工具集，最重要的是从错误中学习，这是非常宝贵的经验。本书末尾附有一个附录，介绍```Verilog```的基本原理，供读者参考。

## 1.逻辑门

### 与门(AND)


## 2.布尔代数

能够重新配置逻辑门以符合我们德设计目标是至关重要的。逻辑重配置可能像重新分组单个门的输入或对多个门的输入取反这样简单，以达到设计目标。

恒等律、交换律、结合律、分配律以及德摩根定律用于执行逻辑操作。下面这张表展示了这些定律。

![恒等律、交换律、结合律、分配律以及德摩根定律 ](https://raw.githubusercontent.com/zgjsxx/static-img-repo/main/blog/computer-base/Fundamentals-of-Computer-Architecture-and-Design/1/algebra.png)


## 3.使用真值表设计组合电路

## 4.使用卡诺图设计组合电路

## 5.基本逻辑块

## 6.常用组合电路