V 51
K 250961067300 obuft18
Y 0
D 0 0 850 1100
Z 0
i 186
N 168
J 675 855 7
J 565 680 11
J 565 820 11
J 565 750 11
J 565 855 9
J 565 610 9
J 460 610 8
J 460 750 8
J 460 820 8
J 460 680 8
B 5 1
L 595 860 20 0 3 0 1 0 O[63:0]
B 6 2
B 4 3
B 2 4
B 3 5
B 7 6
L 485 615 20 0 3 0 1 0 O[63:48]
B 8 4
L 485 755 20 0 3 0 1 0 O[31:16]
B 9 3
L 485 825 20 0 3 0 1 0 O[15:0]
B 10 2
L 485 685 20 0 3 0 1 0 O[47:32]
I 177 16OR2 1 380 650 0 1 '
C 167 9 21 0
C 166 9 9 0
C 168 10 10 0
I 184 16OR2 1 380 580 0 1 '
C 168 7 10 0
C 166 10 9 0
C 167 8 21 0
T 745 65 30 0 3 JRG
Q 14 0 0
T 710 50 10 0 9 1
T 700 30 10 0 3 A
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 640 50 10 0 9 9th September 2002
I 173 16OR2 1 380 720 0 1 '
C 167 10 21 0
C 166 8 9 0
C 168 8 10 0
I 169 16OR2 1 380 790 0 1 '
C 168 9 10 0
C 166 7 9 0
C 167 12 21 0
N 167
J 160 530 7
J 310 600 9
J 305 600 9
J 305 530 9
J 310 760 11
J 310 690 11
J 310 620 11
J 380 620 8
J 380 690 8
J 380 760 8
J 310 830 9
J 380 830 8
B 1 4
L 160 540 20 0 3 0 1 0 A[63:0]
B 2 7
B 3 2
B 11 12
L 320 840 20 0 3 0 1 0 A[15:0]
B 5 10
L 320 770 20 0 3 0 1 0 A[31:16]
B 6 9
L 320 700 20 0 3 0 1 0 A[47:32]
B 7 8
L 320 630 20 0 3 0 1 0 A[63:48]
B 7 6
B 6 5
B 5 11
B 4 3
N 166
J 225 600 11
J 225 670 11
J 225 740 11
J 225 570 9
J 225 810 9
J 155 570 7
J 380 810 8
J 380 740 8
J 380 670 8
J 380 600 8
B 1 2
B 1 10
L 235 610 20 0 3 0 1 0 B[63:48]
B 2 9
L 235 680 20 0 3 0 1 0 B[47:32]
B 3 8
L 235 750 20 0 3 0 1 0 B[31:16]
B 5 7
L 235 820 20 0 3 0 1 0 B[15:0]
B 3 5
B 2 3
B 4 1
B 6 4
L 155 580 20 0 3 0 1 0 B[63:0]
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 610 100 10 0 9 VIRTEX Family 64-OR2  Macro
T 590 80 10 0 9 64-OR2 Bus Gate
E
