# Техническое задание

## IIR Filter Implementation in Verilog

### Описание проекта
Проект представляет собой реализацию IIR-фильтра на языке Verilog в PL fabric с использованием целочисленной арифметики. Основная цель - продемонстрировать функциональное ядро алгоритма IIR-фильтра, легко понимаемое и поддерживаемое.

### Технические требования
1. Реализовать IIR-фильтр на языке Verilog.
2. Использовать целочисленную арифметику для реализации фильтра.
3. Обеспечить легкость понимания и поддержки кода.

## Custom I2S AXI4 Serial Master and Slave

### Описание проекта
Для создания модульной системы Zynq / ARM / PL был разработан AXI Serial Master, который считывает аудиоданные (в формате I2S) с АЦП и отправляет их любому AXI Serial Slave.

Также создан AXI Serial Slave, который считывает аудиоданные от Master и выводит их на ЦАП. Slave мониторит LRCLK, работающий на частоте дискретизации (48 кГц), и по каждому фронту запрашивает пару слов с аудиоданными (L и R звук), передавая их на ЦАП.

### Технические требования
1. Реализовать AXI Serial Master для передачи аудиоданных от АЦП.
2. Реализовать AXI Serial Slave для вывода аудиоданных на ЦАП.
3. Обеспечить модульность системы Zynq / ARM / PL.

## EQ Module

### Описание проекта
Модуль EQ принимает аудиосигнал от AXI Serial Master, применяет IIR-фильтр и отправляет отфильтрованный сигнал на AXI Slave для вывода на ЦАП. Модуль также получает коэффициенты фильтра от Zynq ARM-процессора, рассчитанные на языке C.

### Технические требования
1. Реализовать модуль EQ для обработки аудиосигнала.
2. Применить IIR-фильтр к входному сигналу.
3. Получать коэффициенты фильтра из Zynq ARM-процессора.

## Calculating the Coefficients

### Описание проекта
Рассчет коэффициентов фильтра осуществляется на языке C при изменении центральной частоты или уровня усиления/затухания. Коэффициенты затем преобразуются в формат 32-битных дробных чисел и отправляются в регистры модуля eq_core_0.

### Технические требования
1. Реализовать расчет коэффициентов фильтра на языке C.
2. Преобразовать коэффициенты в формат 32-битных дробных чисел.
3. Отправлять коэффициенты в регистры eq_core_0 при изменении параметров фильтра.

## Create Project

### Описание проекта
Создать проект в Vivado 2017.4, используя три IP-ядра из папок "axi_i2s_transmitter", "eq_core" и "axi_i2s_receiver_1.0" соответственно.

### Технические требования
1. Использовать Vivado 2017.4 для создания проекта.
2. Включить три IP-ядра из указанных папок.

## Improvements

### Описание проекта
В следующей фазе проекта предполагается повысить эффективность фильтра и использовать его для реализации 27-полосного эквалайзера.

### Технические требования
1. Оптимизировать эффективность IIR-фильтра.
2. Реализовать 27-полосный эквалайзер с использованием ядра фильтра.
