<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>FPGA——1位全加器和4位全加器的实现 - 编程鬼谷子的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="FPGA——1位全加器和4位全加器的实现" />
<meta property="og:description" content="目录 一、认识全加器1、半加器2、1位全加器3、4位全加器 二、使用原理图实现1位加法器1、原理图实现半加器2、半加器元件实现全加器 三、使用原理图实现4位加法器四、Verilog HDL实现1位加法器和四位加法器五、烧录及实验效果六、总结七、参考链接 一、认识全加器 1、半加器 半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。
是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C。
A和B是相加的两个数，S是半加和数，C是进位数。
所谓半加就是不考虑进位的加法，它的真值表如下 (见表)：
逻辑表达式：
2、1位全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci
3、4位全加器 四位全加器，是指能实现四位二进制数全加的数字电路模块。
2个四位输入以及1个一位进位，输出位一个四位数字加上1个一位进位。
二、使用原理图实现1位加法器 1、原理图实现半加器 创建工程这里就不再赘述了，可以参考这篇博客：
https://blog.csdn.net/chenyu128/article/details/127835128
注意选择对所用的芯片型号：
首先选择File-&gt;New，进入后选择Block Diagram/Schematic File
选择元件：两个输入，两个输出，一个与门，一个异或门
保存文件，并编译
通过tool-&gt;Netlist Viewers-&gt;RTL Viewer,查看电路图
仿真波形图
2、半加器元件实现全加器 将设计项目设置为可调用的元件
在打开半加器原理图文件half_adder.bdf的情况下，选择菜中File中的Create/Update→CreateSymbolFilesforCurrentFile项，即可将当前文件h_adder.bdf变成一个元件符号存盘，以待在高层次设计中调用
首先
选择File-&gt;New，进入后选择Block Diagram/Schematic File
选择元件：选择之前设置的半加器元件，三个输入，两个输出，再加上个或门
最终实现的效果图如下：
保存文件，并编译
通过tool-&gt;Netlist Viewers-&gt;RTL Viewer,查看电路图
仿真实现
创建一个向量波形文件，选择菜单项 File→New-&gt;VWF
添加信号
随便设置输入信号的波形，然后点击功能仿真。
功能仿真结果
三、使用原理图实现4位加法器 四、Verilog HDL实现1位加法器和四位加法器 1、重新创建个项目文件，创建verilog HDL 文件
2、1位加法器代码
3、4位加法器代码
4、编译文件无错误并保存
5、可以查看电路图
一位加法器的电路原理图：
4位加法器的电路原理图：
6、波形仿真
1位加法器的波形仿真图，高电平代表1，低电平代表0，可以看到，加法器正常工作无错误波形输出。
这是四位加法器的仿真波形图，这里使用4位的二进制数字来代表4位的输入信号和输出信号。
五、烧录及实验效果 1、" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcguiguzi.github.io/posts/26636d8a616abb3333c212c574c405d0/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-03-25T21:11:39+08:00" />
<meta property="article:modified_time" content="2023-03-25T21:11:39+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程鬼谷子的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程鬼谷子的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">FPGA——1位全加器和4位全加器的实现</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p></p> 
<div class="toc"> 
 <h4>目录</h4> 
 <ul><li><a href="#_1" rel="nofollow">一、认识全加器</a></li><li><ul><li><ul><li><a href="#1_2" rel="nofollow">1、半加器</a></li><li><a href="#21_11" rel="nofollow">2、1位全加器</a></li><li><a href="#34_16" rel="nofollow">3、4位全加器</a></li></ul> 
  </li></ul> 
  </li><li><a href="#1_20" rel="nofollow">二、使用原理图实现1位加法器</a></li><li><ul><li><ul><li><a href="#1_21" rel="nofollow">1、原理图实现半加器</a></li><li><a href="#2_36" rel="nofollow">2、半加器元件实现全加器</a></li></ul> 
  </li></ul> 
  </li><li><a href="#4_60" rel="nofollow">三、使用原理图实现4位加法器</a></li><li><a href="#Verilog_HDL1_62" rel="nofollow">四、Verilog HDL实现1位加法器和四位加法器</a></li><li><a href="#_83" rel="nofollow">五、烧录及实验效果</a></li><li><a href="#_104" rel="nofollow">六、总结</a></li><li><a href="#_107" rel="nofollow">七、参考链接</a></li></ul> 
</div> 
<p></p> 
<h2><a id="_1"></a>一、认识全加器</h2> 
<h4><a id="1_2"></a>1、半加器</h4> 
<p>半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。<br> <img src="https://images2.imgbox.com/96/f8/3hBrobgB_o.png" alt="Alt"><br> 是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C。<br> A和B是相加的两个数，S是半加和数，C是进位数。<br> 所谓半加就是不考虑进位的加法，它的真值表如下 (见表)：<br> <img src="https://images2.imgbox.com/dd/9e/Ok6TYJOE_o.png" alt="Alt"><br> 逻辑表达式：<br> <img src="https://images2.imgbox.com/b3/de/EpVd5hny_o.png" alt="Alt"></p> 
<h4><a id="21_11"></a>2、1位全加器</h4> 
<p>全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。<br> <img src="https://images2.imgbox.com/26/e3/XpVX9yks_o.png" alt="Alt"><br> 一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci<br> <img src="https://images2.imgbox.com/9c/b3/ZJbtD9TB_o.png" alt="Alt"></p> 
<h4><a id="34_16"></a>3、4位全加器</h4> 
<p>四位全加器，是指能实现四位二进制数全加的数字电路模块。<br> 2个四位输入以及1个一位进位，输出位一个四位数字加上1个一位进位。<br> <img src="https://images2.imgbox.com/c2/b7/Bm7Xm1aK_o.png" alt="Alt"></p> 
<h2><a id="1_20"></a>二、使用原理图实现1位加法器</h2> 
<h4><a id="1_21"></a>1、原理图实现半加器</h4> 
<p>创建工程这里就不再赘述了，可以参考这篇博客：<br> <a href="https://blog.csdn.net/chenyu128/article/details/127835128">https://blog.csdn.net/chenyu128/article/details/127835128</a><br> 注意选择对所用的芯片型号：<br> <img src="https://images2.imgbox.com/9a/1c/Yr8NoSbY_o.png" alt="Alt"><br> 首先选择File-&gt;New，进入后选择Block Diagram/Schematic File<br> <img src="https://images2.imgbox.com/22/81/PqVKILQf_o.png" alt="Alt"></p> 
<p>选择元件：两个输入，两个输出，一个与门，一个异或门<br> <img src="https://images2.imgbox.com/e8/d9/bCFH27w9_o.png" alt="Alt"><br> 保存文件，并编译<br> 通过tool-&gt;Netlist Viewers-&gt;RTL Viewer,查看电路图<br> <img src="https://images2.imgbox.com/29/81/qA6S42GS_o.png" alt="Alt"><br> 仿真波形图<br> <img src="https://images2.imgbox.com/36/10/XWjhylYA_o.png" alt="Alt"></p> 
<h4><a id="2_36"></a>2、半加器元件实现全加器</h4> 
<p>将设计项目设置为可调用的元件<br> 在打开半加器原理图文件half_adder.bdf的情况下，选择菜中File中的Create/Update→CreateSymbolFilesforCurrentFile项，即可将当前文件h_adder.bdf变成一个元件符号存盘，以待在高层次设计中调用<br> <img src="https://images2.imgbox.com/94/e9/bLqPpChE_o.png" alt="Alt"><br> 首先<br> 选择File-&gt;New，进入后选择Block Diagram/Schematic File<br> <img src="https://images2.imgbox.com/3e/b7/ltl5OUsq_o.png" alt="Alt"></p> 
<p>选择元件：选择之前设置的半加器元件，三个输入，两个输出，再加上个或门<br> <img src="https://images2.imgbox.com/2b/5f/U4N20jhJ_o.png" alt="Alt"><br> 最终实现的效果图如下：<br> <img src="https://images2.imgbox.com/bd/40/69zPApLn_o.png" alt="Alt"><br> 保存文件，并编译<br> 通过tool-&gt;Netlist Viewers-&gt;RTL Viewer,查看电路图<br> <img src="https://images2.imgbox.com/7b/ae/7GtMk5cP_o.png" alt="Alt"><br> 仿真实现<br> 创建一个向量波形文件，选择菜单项 File→New-&gt;VWF<br> <img src="https://images2.imgbox.com/01/45/DRZBj8aa_o.png" alt="Alt"><br> 添加信号<br> <img src="https://images2.imgbox.com/94/00/6koStXlg_o.png" alt="Alt"><br> 随便设置输入信号的波形，然后点击功能仿真。</p> 
<p>功能仿真结果<br> <img src="https://images2.imgbox.com/c2/53/U4JmKY7M_o.png" alt="Alt"></p> 
<h2><a id="4_60"></a>三、使用原理图实现4位加法器</h2> 
<h2><a id="Verilog_HDL1_62"></a>四、Verilog HDL实现1位加法器和四位加法器</h2> 
<p>1、重新创建个项目文件，创建verilog HDL 文件<br> <img src="https://images2.imgbox.com/63/17/mUKhpA9c_o.png" alt="Alt"><br> 2、1位加法器代码<br> <img src="https://images2.imgbox.com/1a/58/UKPEEv2M_o.png" alt="Alt"><br> 3、4位加法器代码<br> <img src="https://images2.imgbox.com/d4/0c/nEzO3fJS_o.png" alt="Alt"><br> 4、编译文件无错误并保存<br> <img src="https://images2.imgbox.com/1f/32/7ILuLi7h_o.png" alt="Alt"><br> 5、可以查看电路图<br> 一位加法器的电路原理图：<br> <img src="https://images2.imgbox.com/20/ca/SPR07S4A_o.png" alt="Alt"><br> 4位加法器的电路原理图：<br> <img src="https://images2.imgbox.com/4d/73/ZIM4vZbs_o.png" alt="Alt"><br> 6、波形仿真<br> 1位加法器的波形仿真图，高电平代表1，低电平代表0，可以看到，加法器正常工作无错误波形输出。<br> <img src="https://images2.imgbox.com/4d/5f/X0YO9aZh_o.png" alt="Alt"><br> 这是四位加法器的仿真波形图，这里使用4位的二进制数字来代表4位的输入信号和输出信号。<br> <img src="https://images2.imgbox.com/62/bb/lgcVydVp_o.png" alt="Alt"></p> 
<h2><a id="_83"></a>五、烧录及实验效果</h2> 
<p>1、<br> 烧录前先要所需的绑定引脚</p> 
<p>查询芯片引脚配置图：<br> <img src="https://images2.imgbox.com/1a/99/CypregAD_o.png" alt="Alt"></p> 
<p>将前八个拨片作为我们的2个四位信号输入，第9个拨片作为进位输入，拨片向上代表输入1信号，拨片向下代码输入0信号。</p> 
<p><img src="https://images2.imgbox.com/45/ee/v29qtGHm_o.png" alt="Alt"><br> <img src="https://images2.imgbox.com/f6/67/rcs0Y2EG_o.png" alt="Alt"><br> 将前四个led作为四位加法器得到的加法sum和，第5个led灯则是进位。</p> 
<p>1位加法器的引脚绑定同理如下：<img src="https://images2.imgbox.com/bb/63/AGFWl25B_o.png" alt="Alt"></p> 
<p>2、实际效果演示<br> 1位加法器<br> <img src="https://images2.imgbox.com/11/2f/6iMHxOpf_o.gif" alt="Alt"><br> 4位加法器<br> <img src="https://images2.imgbox.com/96/5b/KDBJOQX2_o.gif" alt="Alt"></p> 
<h2><a id="_104"></a>六、总结</h2> 
<p>这次实验复习了之前学习的verilog语言和Quartus软件的使用，构建1位加法器和4位加法器用原理器件和直接用verilog语言，以及仿真看看是否构建成功。</p> 
<h2><a id="_107"></a>七、参考链接</h2> 
<p>https://blog.csdn.net/qq_43279579/article/details/115480406</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/9f660947a619bb2a6e3ea04925d8a25e/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">【angular-gojs使用笔记】gojs-angular的基本使用。</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/e3696af515a2c6f83b2394f18f0da0d6/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Linux服务器开发（基础篇）：聊天服务器1.0版本实现</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程鬼谷子的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>