digraph "CFG for '_Z23yMaxDeltaIntegralKernelPKfPfiiiS0_S0_S0_' function" {
	label="CFG for '_Z23yMaxDeltaIntegralKernelPKfPfiiiS0_S0_S0_' function";

	Node0x44ffe90 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%8:\l  %9 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %10 = shl i32 %9, 4\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %12 = add i32 %10, %11\l  %13 = freeze i32 %12\l  %14 = freeze i32 %4\l  %15 = sdiv i32 %13, %14\l  %16 = mul i32 %15, %14\l  %17 = sub i32 %13, %16\l  %18 = freeze i32 %3\l  %19 = sdiv i32 %15, %18\l  %20 = mul i32 %19, %18\l  %21 = sub i32 %15, %20\l  %22 = add nsw i32 %21, 1\l  %23 = icmp slt i32 %19, %2\l  %24 = icmp sgt i32 %3, -1\l  %25 = and i1 %24, %23\l  %26 = icmp sgt i32 %4, -1\l  %27 = select i1 %25, i1 %26, i1 false\l  br i1 %27, label %28, label %92\l|{<s0>T|<s1>F}}"];
	Node0x44ffe90:s0 -> Node0x4501ef0;
	Node0x44ffe90:s1 -> Node0x4501f80;
	Node0x4501ef0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%28:\l28:                                               \l  %29 = add nsw i32 %17, 1\l  %30 = mul i32 %4, %3\l  %31 = mul i32 %30, %19\l  %32 = sext i32 %31 to i64\l  %33 = getelementptr inbounds float, float addrspace(1)* %1, i64 %32\l  %34 = sext i32 %19 to i64\l  %35 = getelementptr inbounds float, float addrspace(1)* %5, i64 %34\l  %36 = load float, float addrspace(1)* %35, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %37 = fadd contract float %36, -1.000000e+00\l  %38 = tail call float @llvm.ceil.f32(float %37)\l  %39 = fptosi float %38 to i32\l  %40 = getelementptr inbounds float, float addrspace(1)* %6, i64 %34\l  %41 = load float, float addrspace(1)* %40, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %42 = tail call float @llvm.floor.f32(float %41)\l  %43 = fptosi float %42 to i32\l  %44 = getelementptr inbounds float, float addrspace(1)* %7, i64 %34\l  %45 = load float, float addrspace(1)* %44, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %46 = tail call float @llvm.floor.f32(float %45)\l  %47 = fptosi float %46 to i32\l  %48 = add nsw i32 %22, %43\l  %49 = tail call i32 @llvm.smin.i32(i32 %48, i32 %3)\l  %50 = tail call i32 @llvm.smax.i32(i32 %49, i32 0)\l  %51 = add nuw nsw i32 %4, 1\l  %52 = mul nsw i32 %50, %51\l  %53 = add nsw i32 %29, %47\l  %54 = add nsw i32 %53, 1\l  %55 = tail call i32 @llvm.smin.i32(i32 %54, i32 %4)\l  %56 = tail call i32 @llvm.smax.i32(i32 %55, i32 1)\l  %57 = add nsw i32 %56, %52\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds float, float addrspace(1)* %0, i64 %58\l  %60 = load float, float addrspace(1)* %59, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %61 = fadd contract float %60, 0.000000e+00\l  %62 = tail call i32 @llvm.smin.i32(i32 %53, i32 %4)\l  %63 = tail call i32 @llvm.smax.i32(i32 %62, i32 0)\l  %64 = add nsw i32 %52, %63\l  %65 = sext i32 %64 to i64\l  %66 = getelementptr inbounds float, float addrspace(1)* %0, i64 %65\l  %67 = load float, float addrspace(1)* %66, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %68 = fsub contract float %61, %67\l  %69 = add nsw i32 %22, %39\l  %70 = tail call i32 @llvm.smin.i32(i32 %69, i32 %3)\l  %71 = tail call i32 @llvm.smax.i32(i32 %70, i32 0)\l  %72 = mul nsw i32 %71, %51\l  %73 = add nsw i32 %56, %72\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds float, float addrspace(1)* %0, i64 %74\l  %76 = load float, float addrspace(1)* %75, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %77 = fsub contract float %68, %76\l  %78 = add nsw i32 %72, %63\l  %79 = sext i32 %78 to i64\l  %80 = getelementptr inbounds float, float addrspace(1)* %0, i64 %79\l  %81 = load float, float addrspace(1)* %80, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %82 = fadd contract float %77, %81\l  %83 = icmp sgt i32 %53, 0\l  %84 = icmp slt i32 %53, %4\l  %85 = uitofp i1 %84 to float\l  %86 = select i1 %83, float %85, float 0.000000e+00\l  %87 = fmul contract float %82, %86\l  %88 = mul nsw i32 %21, %4\l  %89 = add nsw i32 %88, %17\l  %90 = sext i32 %89 to i64\l  %91 = getelementptr inbounds float, float addrspace(1)* %33, i64 %90\l  store float %87, float addrspace(1)* %91, align 4, !tbaa !5\l  br label %92\l}"];
	Node0x4501ef0 -> Node0x4501f80;
	Node0x4501f80 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%92:\l92:                                               \l  ret void\l}"];
}
