 國科會補助提升產業技術及人才培育研究計畫成果完整報告 
應用在PCI-EXPRESS 之2.5GB/s 資料回復電路 
 
 
計畫類別：█ 個別型計畫  □ 整合型計畫 
計畫編號：NSC 94－2622－E－008－020－CC3 
執行期間：  94 年 11 月 01 日至 95 年 10 月 31 日 
 
計畫主持人：鄭國興 
共同主持人： 
計畫參與人員： 蘇嘉偉、柯欣欣、張志宇、黃瀞萱、蔡玉章 
 
 
 
 
 
 
 
 
 
處理方式：完整報告內容因涉及專利、技術移轉案或其他智慧財產權，不予公
開。 
          
執行單位：中央大學電機系 
 
中   華   民   國     年     月      日 
 
 
 
 
 
附件一 
Circuit)。 
本計劃將採取一個使用3倍超取樣(Oversampling)技術的資料回復電路，其功能是將串
列的訊號轉換回平行的資料。藉由延遲鎖定迴路產生的相位，可對串列資料做3倍取樣。此
資料回復器不僅可決定出最佳的取樣點、亦可找到資料的起始位置。在決定最佳取樣點方
面，應用數位控制電路來決策出最佳參考相位，進而得到資料的最佳取樣邊界(Margin)。上
半年度會對資料回復電路做詳細的電路與數學分析，並用Hspice及Matlab加以模擬，下半年
度預計使用TSMC 0.18um 1P6M CMOSProcess實現一個2.5Gb/s傳輸率之資料回復電路。在
2.5Gbp/s的資料率下可將串列資料還原成10條250MB/s的並列輸出。 
表 C011 共 頁 第 頁 
 
人才培育成果說明： 
技術研發成果說明： 
隨著超大型積體電路設計在速度的效能上快速的增加，而現在的單位面積中所包含的
電晶體越來越多，而且資料愈來愈高速的情形下，如何回復低誤碼率的資料，在資料回復
電路是愈來愈重要的課題，在各種不同的規格中，由於資料傳送到回復電路會因為各種非
理想因素而造成其資料會随著時間而有些許的飄移，因此要在不影響其誤碼率的情形下，
所設計的資料回復電路調整時脈的速度也被要求能夠趕的上資料的飄移，才能達到所規定
的誤碼率，也就是所設計的資料回復電路系統頻寬要大於其抖動的最大速率，也就是一般
所定義的抖動容忍度(jitter tolerance)，然而鎖相迴路在設計上擁有很大的限制，因為如果要
振出多的相位，便無法有很高的頻率，因此其應用性受到固定電路參數的影響而大大的降
低。然而資料回復電路所回復的資料又受制於pll所振盪的抖動，因此如何回復好的資料眼
圖，pll的效能也是除了系統頻寬的另一個重要的考量  
三、 研究方法及成果 
1. PLL 
 在設計鎖相迴路時，如何決定鎖相迴路的迴路參數(loop parameters)是設計整個鎖相迴
路最開始也是最重要的地方，這些參數可以決定電路的抖動(jitter)和穩定度(stability)的最佳
化。頻寬(Wn)可以描述整個鎖相迴路的反應率，通常是設計在輸入參考頻率的1/20，這是
考慮到如何能夠對壓控振盪器(VCO)外部的雜訊和參考頻率的輸入端雜訊對於整個電路的
影響可以降到最低的一種取捨(tradeoff)。阻尼因素(damping factor)可以描述整個電路的穩定
度，通常是設計為1。而決定這些迴路參數的便是內部電路的各個參數，例如充電幫浦(charge 
pump)的電流大小、迴路濾波器(loop filter)的電阻、電容值大小等等。而藉由改變這些電路
的參數，我們可以達到我們對於鎖相迴路所需要的各種不同的目的，像是快速鎖定、低功
率消耗或是低抖動等等的要求。 
解決方法： 
    利用數學公式的推導，找出迴路參數裡每個電路參數之間的關係，再利用參考頻率為
125MHz 的鎖相迴路。使得頻寬和參考頻率之間的關係盡量維持在1/20 的比例，使jitter 的
影響降到最低；而phase margin 和damping factor 這兩項參數維持一個固定的值，如此便可
確保鎖相迴路的穩定性。 
