#Substrate Graph
# noVertices
40
# noArcs
122
# Vertices: id availableCpu routingCapacity isCenter
0 655 655 1
1 468 468 1
2 125 125 0
3 279 279 1
4 455 455 1
5 274 274 0
6 468 468 1
7 261 261 1
8 418 418 1
9 261 261 1
10 150 150 0
11 100 100 0
12 405 405 1
13 150 150 0
14 450 450 1
15 279 279 1
16 125 125 0
17 811 811 1
18 212 212 0
19 100 100 0
20 100 100 0
21 100 100 0
22 279 279 1
23 656 656 1
24 299 299 0
25 298 298 1
26 500 500 1
27 299 299 0
28 442 442 1
29 100 100 0
30 100 100 0
31 386 386 1
32 279 279 1
33 125 125 0
34 261 261 1
35 125 125 0
36 125 125 0
37 100 100 0
38 100 100 0
39 100 100 0
# Arcs: idS idT delay bandwidth
0 1 1 125
0 2 29 75
0 3 2 93
0 4 2 125
0 5 1 112
0 6 1 125
7 8 6 93
7 9 4 93
7 10 1 75
2 0 29 75
2 11 29 50
12 15 4 93
12 16 3 75
12 17 4 125
12 18 3 112
19 20 1 50
19 21 1 50
21 20 1 50
21 19 1 50
17 23 1 156
17 24 2 112
17 25 2 93
17 12 4 125
17 13 3 75
17 26 1 125
17 14 1 125
6 8 3 125
6 1 1 125
6 0 1 125
6 22 1 93
14 23 1 125
14 13 3 75
14 26 1 125
14 17 1 125
1 0 1 125
1 3 2 93
1 4 2 125
1 6 1 125
20 19 1 50
20 21 1 50
8 7 6 93
8 10 6 75
8 26 5 125
8 6 3 125
31 23 4 125
31 32 1 93
31 15 1 93
31 33 1 75
32 15 1 93
32 34 6 93
32 31 1 93
15 32 1 93
15 12 4 93
15 31 1 93
10 8 6 75
10 7 1 75
22 3 2 93
22 4 2 93
22 6 1 93
5 0 1 112
5 4 2 112
5 11 1 50
26 23 1 125
26 8 5 125
26 17 1 125
26 14 1 125
35 36 1 50
35 34 1 75
36 9 1 75
36 35 1 50
23 28 2 125
23 26 1 125
23 17 1 156
23 14 1 125
23 31 4 125
9 36 1 75
9 7 4 93
9 34 1 93
34 32 6 93
34 9 1 93
34 35 1 75
29 37 3 50
29 38 3 50
3 1 2 93
3 0 2 93
3 22 2 93
4 1 2 125
4 0 2 125
4 22 2 93
4 5 2 112
30 37 3 50
30 38 3 50
39 16 1 50
39 18 1 50
18 12 3 112
18 33 4 50
18 39 1 50
16 12 3 75
16 39 1 50
37 30 3 50
37 29 3 50
38 30 3 50
38 29 3 50
24 27 1 75
24 28 1 112
24 17 2 112
13 17 3 75
13 14 3 75
33 31 1 75
33 18 4 50
27 24 1 75
27 25 1 112
27 28 1 112
25 27 1 112
25 28 1 93
25 17 2 93
28 23 2 125
28 27 1 112
28 24 1 112
28 25 1 93
11 2 29 50
11 5 1 50
