TimeQuest Timing Analyzer report for project
Mon Nov 28 21:15:09 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50_I'
 32. Fast Model Hold: 'CLOCK_50_I'
 33. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; project                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.82 MHz ; 122.82 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.578  ; 0.000         ;
; CLOCK_50_I                                               ; 11.858 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.192 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.500 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.578 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.317      ; 2.775      ;
; 2.578 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.317      ; 2.775      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                          ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.858 ; state_m3~17                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 8.155      ;
; 11.875 ; state_m3~18                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 8.138      ;
; 11.904 ; remain_count[0]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 8.130      ;
; 11.934 ; remain_count[0]                                               ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 8.098      ;
; 12.096 ; state_m3~20                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.917      ;
; 12.346 ; remain_count[0]                                               ; bitBuffer[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 7.685      ;
; 12.468 ; state_m3~17                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.555      ;
; 12.485 ; state_m3~18                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.538      ;
; 12.519 ; state_m3~17                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.494      ;
; 12.522 ; state_m3~17                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.491      ;
; 12.536 ; state_m3~18                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.477      ;
; 12.539 ; state_m3~18                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.474      ;
; 12.642 ; remain_count[0]                                               ; bitBuffer[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 7.387      ;
; 12.649 ; state_m3~17                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.374      ;
; 12.654 ; state_m3~17                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.359      ;
; 12.656 ; state_m3~17                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.367      ;
; 12.666 ; state_m3~18                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.357      ;
; 12.671 ; state_m3~18                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.342      ;
; 12.673 ; state_m3~18                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.350      ;
; 12.674 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                  ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 7.360      ;
; 12.686 ; remain_count[0]                                               ; bitBuffer[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 7.350      ;
; 12.697 ; remain_count[0]                                               ; bitBuffer[18]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 7.334      ;
; 12.698 ; remain_count[0]                                               ; bitBuffer[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.011     ; 7.327      ;
; 12.704 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                  ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 7.328      ;
; 12.706 ; state_m3~20                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.317      ;
; 12.710 ; remain_count[0]                                               ; bitBuffer[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.325      ;
; 12.757 ; state_m3~20                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.256      ;
; 12.760 ; state_m3~20                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.253      ;
; 12.767 ; M3_write_count[2]                                             ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.256      ;
; 12.804 ; state_m3~17                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.219      ;
; 12.821 ; state_m3~18                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.202      ;
; 12.839 ; remain_count[1]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.006     ; 7.191      ;
; 12.846 ; state_m3~17                                                   ; M3_address[14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.177      ;
; 12.863 ; state_m3~18                                                   ; M3_address[14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.160      ;
; 12.869 ; remain_count[1]                                               ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 7.159      ;
; 12.887 ; state_m3~20                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.136      ;
; 12.892 ; state_m3~20                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 7.121      ;
; 12.894 ; state_m3~20                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.129      ;
; 12.898 ; remain_count[0]                                               ; bitBuffer[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 7.134      ;
; 12.913 ; state_m3~17                                                   ; M3_address[1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.110      ;
; 12.923 ; state_m3~17                                                   ; M3_address[13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.100      ;
; 12.923 ; remain_count[1]                                               ; bitBuffer[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.009     ; 7.104      ;
; 12.930 ; state_m3~18                                                   ; M3_address[1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.093      ;
; 12.940 ; state_m3~18                                                   ; M3_address[13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.083      ;
; 12.947 ; remain_count[0]                                               ; bitBuffer[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.009     ; 7.080      ;
; 12.958 ; M3_write_count[1]                                             ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.065      ;
; 12.978 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.030      ;
; 12.979 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.029      ;
; 12.983 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.025      ;
; 12.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.023      ;
; 12.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.021      ;
; 12.989 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 7.019      ;
; 12.993 ; state_m3~17                                                   ; M3_address[0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.030      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.006 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 7.001      ;
; 13.010 ; state_m3~18                                                   ; M3_address[0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 7.013      ;
; 13.013 ; remain_count[0]                                               ; bitBuffer[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.024      ;
; 13.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.994      ;
; 13.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.994      ;
; 13.027 ; state_m3~17                                                   ; M3_address[11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.996      ;
; 13.034 ; remain_count[0]                                               ; bitBuffer[20]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 7.003      ;
; 13.042 ; state_m3~20                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.981      ;
; 13.044 ; state_m3~18                                                   ; M3_address[11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.979      ;
; 13.063 ; remain_count[2]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 6.971      ;
; 13.071 ; remain_count[0]                                               ; bitBuffer[13]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 6.960      ;
; 13.084 ; state_m3~20                                                   ; M3_address[14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.939      ;
; 13.093 ; remain_count[2]                                               ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 6.939      ;
; 13.093 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.915      ;
; 13.094 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.914      ;
; 13.097 ; remain_count[2]                                               ; bitBuffer[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 6.934      ;
; 13.098 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.910      ;
; 13.100 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.908      ;
; 13.102 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.906      ;
; 13.104 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.904      ;
; 13.120 ; remain_count[0]                                               ; bitBuffer[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.011     ; 6.905      ;
; 13.121 ; M3_write_count[5]                                             ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.902      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.121 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.886      ;
; 13.129 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.879      ;
; 13.129 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.879      ;
; 13.151 ; state_m3~20                                                   ; M3_address[1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.872      ;
; 13.157 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.851      ;
; 13.158 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.850      ;
; 13.161 ; state_m3~20                                                   ; M3_address[13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.013     ; 6.862      ;
; 13.162 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.846      ;
; 13.164 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.844      ;
; 13.166 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.842      ;
; 13.168 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 6.840      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; remain_count[3]                                                              ; remain_count[3]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M3_enable                                                                    ; M3_enable                                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[2]                                                                 ; bitBuffer[2]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[5]                                                                 ; bitBuffer[5]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[3]                                                                 ; bitBuffer[3]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[8]                                                                 ; bitBuffer[8]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[1]                                                                 ; bitBuffer[1]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[6]                                                                 ; bitBuffer[6]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[4]                                                                 ; bitBuffer[4]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[9]                                                                 ; bitBuffer[9]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[11]                                                                ; bitBuffer[11]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[14]                                                                ; bitBuffer[14]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[7]                                                                 ; bitBuffer[7]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[12]                                                                ; bitBuffer[12]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[17]                                                                ; bitBuffer[17]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[10]                                                                ; bitBuffer[10]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[15]                                                                ; bitBuffer[15]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[20]                                                                ; bitBuffer[20]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[13]                                                                ; bitBuffer[13]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[18]                                                                ; bitBuffer[18]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[23]                                                                ; bitBuffer[23]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[21]                                                                ; bitBuffer[21]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[26]                                                                ; bitBuffer[26]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[19]                                                                ; bitBuffer[19]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[27]                                                                ; bitBuffer[27]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_dram_count[1]                                                          ; write_dram_count[1]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scan_enable                                                                  ; scan_enable                                                                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[4]                                                               ; scanAddress[4]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[0]                                                               ; scanAddress[0]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[5]                                                               ; scanAddress[5]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[3]                                                               ; scanAddress[3]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[1]                                                               ; scanAddress[1]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; scanAddress[2]                                                               ; scanAddress[2]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[25]                                                                ; bitBuffer[25]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_enable_A                                                               ; write_enable_A                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bitBuffer[30]                                                                ; bitBuffer[30]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; remain_count[1]                                                              ; remain_count[1]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; remain_count[0]                                                              ; remain_count[0]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; remain_count[2]                                                              ; remain_count[2]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_dram_count[4]                                                          ; write_dram_count[4]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_dram_count[5]                                                          ; write_dram_count[5]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M3_done                                                                      ; M3_done                                                                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~11                                                                 ; top_state~11                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~12                                                                 ; top_state~12                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                                   ; VGA_enable                                                                                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; M3_read_track_address[1]                                                     ; M3_address[1]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; M3_read_track_address[5]                                                     ; M3_address[5]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; M3_read_track_address[11]                                                    ; M3_address[11]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; UART_SRAM_interface:UART_unit|SRAM_write_data[6]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; M3_read_track_address[2]                                                     ; M3_address[2]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.524 ; M3_address[0]                                                                ; M3_read_track_address[0]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; M3_read_track_address[7]                                                     ; M3_address[7]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; M3_read_track_address[9]                                                     ; M3_address[9]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; M3_address[16]                                                               ; M3_read_track_address[16]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; M3_address[9]                                                                ; M3_read_track_address[9]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; M3_address[12]                                                               ; M3_read_track_address[12]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; M3_address[2]                                                                ; M3_read_track_address[2]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; M3_address[4]                                                                ; M3_read_track_address[4]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; M3_address[5]                                                                ; M3_read_track_address[5]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; M3_address[15]                                                               ; M3_read_track_address[15]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; M3_row_count[9]                                                              ; M3_row_count[9]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; M3_address[3]                                                                ; M3_read_track_address[3]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; M3_write_count[5]                                                            ; M3_write_count[5]                                                                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; M3_address[17]                                                               ; M3_read_track_address[17]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.808      ;
; 0.573 ; bitBuffer[29]                                                                ; write_dram_value[8]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.839      ;
; 0.575 ; scanAddress[3]                                                               ; scanAddress[5]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.841      ;
; 0.577 ; bitBuffer[29]                                                                ; write_dram_value[6]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.843      ;
; 0.577 ; scanAddress[2]                                                               ; scanAddress[0]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.843      ;
; 0.580 ; bitBuffer[29]                                                                ; write_dram_value[13]                                                                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.846      ;
; 0.581 ; bitBuffer[29]                                                                ; write_dram_value[4]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.847      ;
; 0.581 ; scanAddress[1]                                                               ; scanAddress[2]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.847      ;
; 0.583 ; scanAddress[5]                                                               ; scanAddress[3]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.849      ;
; 0.595 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_rx_enable                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.861      ;
; 0.596 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.862      ;
; 0.600 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.866      ;
; 0.631 ; write_data_c[5]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.060      ; 0.925      ;
; 0.632 ; write_data_c[4]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.060      ; 0.926      ;
; 0.632 ; write_data_c[2]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.060      ; 0.926      ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.192 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.317      ; 2.775      ;
; 7.192 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.317      ; 2.775      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[0]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[0]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[10]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[10]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[11]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[11]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[12]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[12]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[13]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[13]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[14]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[14]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[15]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[15]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[1]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[1]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[2]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[2]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[3]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[3]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[4]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[4]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[5]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[5]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[6]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[6]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[7]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[7]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[8]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[8]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[9]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[9]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.507 ; 3.507 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.507 ; 3.507 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.266 ; 4.266 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.996 ; 3.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.004 ; 4.004 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.079 ; 4.079 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.077 ; 4.077 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.038 ; 4.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.073 ; 4.073 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.013 ; 4.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.819 ; 3.819 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.043 ; 7.043 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.043 ; 7.043 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 8.347 ; 8.347 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.422 ; 2.422 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -3.277 ; -3.277 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -3.277 ; -3.277 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.589 ; -3.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.258 ; -4.258 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -4.036 ; -4.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.349 ; -4.349 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.320 ; -4.320 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.975 ; -3.975 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.949 ; -3.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.766 ; -3.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.774 ; -3.774 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.039 ; -4.039 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.849 ; -3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.847 ; -3.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.808 ; -3.808 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.843 ; -3.843 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.783 ; -3.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.589 ; -3.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.784 ; -3.784 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -5.362 ; -5.362 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.362 ; -5.362 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.843 ; -4.843 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.192 ; -2.192 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.795  ; 8.795  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.371  ; 8.371  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 8.574  ; 8.574  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 9.182  ; 9.182  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 9.002  ; 9.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 9.017  ; 9.017  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 8.816  ; 8.816  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.177  ; 8.177  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 8.266  ; 8.266  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 8.266  ; 8.266  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 8.042  ; 8.042  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 8.005  ; 8.005  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.863  ; 7.863  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.823  ; 7.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.872  ; 7.872  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.751  ; 7.751  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.763  ; 7.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.833  ; 7.833  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.743  ; 7.743  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.516  ; 7.516  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.320  ; 7.320  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 8.957  ; 8.957  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 8.084  ; 8.084  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 6.986  ; 6.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 6.982  ; 6.982  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 7.215  ; 7.215  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 7.284  ; 7.284  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.029  ; 8.029  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 8.084  ; 8.084  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 7.467  ; 7.467  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 7.240  ; 7.240  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 7.317  ; 7.317  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.318  ; 8.318  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 7.694  ; 7.694  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 7.491  ; 7.491  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 7.496  ; 7.496  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.224  ; 8.224  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.795  ; 8.795  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.371  ; 8.371  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 8.574  ; 8.574  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 9.182  ; 9.182  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 9.002  ; 9.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 9.017  ; 9.017  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 8.816  ; 8.816  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.177  ; 8.177  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 8.266  ; 8.266  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 8.042  ; 8.042  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 8.005  ; 8.005  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.863  ; 7.863  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.823  ; 7.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.872  ; 7.872  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.751  ; 7.751  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.763  ; 7.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.833  ; 7.833  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.743  ; 7.743  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.516  ; 7.516  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.320  ; 7.320  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 8.670  ; 8.670  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 6.982  ; 6.982  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 6.986  ; 6.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 6.982  ; 6.982  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 7.215  ; 7.215  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 7.284  ; 7.284  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.029  ; 8.029  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 8.084  ; 8.084  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 7.467  ; 7.467  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 7.240  ; 7.240  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 7.317  ; 7.317  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.318  ; 8.318  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 7.694  ; 7.694  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 7.491  ; 7.491  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 7.496  ; 7.496  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.224  ; 8.224  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.251 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.244 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.713 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.763 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.763 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.753 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.753 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.743 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.743 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.251 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.244 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.981 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.713 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.763 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.763 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.753 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.753 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.743 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.743 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.505 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.251     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.244     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.713     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.763     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.763     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.753     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.753     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.743     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.743     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.251     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.244     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.981     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.713     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.763     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.763     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.753     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.753     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.743     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.743     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.505     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.622  ; 0.000         ;
; CLOCK_50_I                                               ; 16.356 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.258 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.500 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.622 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.069      ; 1.479      ;
; 3.622 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.069      ; 1.479      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                          ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.356 ; state_m3~17                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.654      ;
; 16.363 ; state_m3~18                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.647      ;
; 16.407 ; remain_count[0]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.623      ;
; 16.421 ; remain_count[0]                                               ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 3.607      ;
; 16.475 ; state_m3~20                                                   ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.535      ;
; 16.588 ; state_m3~17                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.432      ;
; 16.595 ; state_m3~18                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.425      ;
; 16.607 ; remain_count[0]                                               ; bitBuffer[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 3.420      ;
; 16.626 ; state_m3~17                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.384      ;
; 16.630 ; state_m3~17                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.380      ;
; 16.633 ; state_m3~18                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.377      ;
; 16.637 ; state_m3~18                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.373      ;
; 16.653 ; state_m3~17                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.367      ;
; 16.660 ; state_m3~18                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.360      ;
; 16.692 ; state_m3~17                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.318      ;
; 16.699 ; state_m3~18                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.311      ;
; 16.707 ; state_m3~20                                                   ; M3_address[7]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.313      ;
; 16.710 ; state_m3~17                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.310      ;
; 16.717 ; state_m3~18                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.303      ;
; 16.723 ; remain_count[0]                                               ; bitBuffer[7]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.301      ;
; 16.735 ; remain_count[0]                                               ; bitBuffer[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.011     ; 3.286      ;
; 16.737 ; state_m3~17                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.283      ;
; 16.741 ; remain_count[0]                                               ; bitBuffer[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.291      ;
; 16.744 ; state_m3~18                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.276      ;
; 16.745 ; state_m3~20                                                   ; M3_address[3]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.265      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.746 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.258      ;
; 16.749 ; state_m3~20                                                   ; M3_address[4]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.261      ;
; 16.750 ; remain_count[0]                                               ; bitBuffer[18]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 3.277      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.752 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.253      ;
; 16.761 ; remain_count[0]                                               ; bitBuffer[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 3.270      ;
; 16.761 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                  ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 3.270      ;
; 16.772 ; state_m3~20                                                   ; M3_address[16]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.248      ;
; 16.775 ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                  ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 3.254      ;
; 16.778 ; state_m3~17                                                   ; M3_address[14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.242      ;
; 16.782 ; M3_write_count[2]                                             ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.238      ;
; 16.782 ; remain_count[1]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.006     ; 3.244      ;
; 16.785 ; state_m3~18                                                   ; M3_address[14]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.235      ;
; 16.786 ; state_m3~17                                                   ; M3_address[13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.234      ;
; 16.793 ; state_m3~18                                                   ; M3_address[13]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.227      ;
; 16.796 ; remain_count[1]                                               ; bitBuffer[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.228      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.798 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.206      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.804 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.201      ;
; 16.811 ; state_m3~20                                                   ; M3_address[6]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 3.199      ;
; 16.814 ; state_m3~17                                                   ; M3_address[11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.206      ;
; 16.819 ; remain_count[1]                                               ; bitBuffer[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.009     ; 3.204      ;
; 16.821 ; state_m3~17                                                   ; M3_address[1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.199      ;
; 16.821 ; state_m3~18                                                   ; M3_address[11]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.199      ;
; 16.828 ; state_m3~18                                                   ; M3_address[1]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.192      ;
; 16.829 ; state_m3~20                                                   ; M3_address[5]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.191      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.836 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 3.168      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]   ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 3.163      ;
; 16.849 ; state_m3~17                                                   ; M3_address[0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.171      ;
; 16.852 ; remain_count[0]                                               ; bitBuffer[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.009     ; 3.171      ;
; 16.853 ; M3_write_count[1]                                             ; M3_address[8]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.167      ;
; 16.856 ; state_m3~20                                                   ; M3_address[12]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.164      ;
; 16.856 ; state_m3~18                                                   ; M3_address[0]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.012     ; 3.164      ;
; 16.866 ; remain_count[0]                                               ; bitBuffer[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.004     ; 3.162      ;
; 16.876 ; remain_count[2]                                               ; bitBuffer[23]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.002     ; 3.154      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; remain_count[3]                                                              ; remain_count[3]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M3_enable                                                                    ; M3_enable                                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[2]                                                                 ; bitBuffer[2]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[5]                                                                 ; bitBuffer[5]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[3]                                                                 ; bitBuffer[3]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[8]                                                                 ; bitBuffer[8]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[1]                                                                 ; bitBuffer[1]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[6]                                                                 ; bitBuffer[6]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[4]                                                                 ; bitBuffer[4]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[9]                                                                 ; bitBuffer[9]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[11]                                                                ; bitBuffer[11]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[14]                                                                ; bitBuffer[14]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[7]                                                                 ; bitBuffer[7]                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[12]                                                                ; bitBuffer[12]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[17]                                                                ; bitBuffer[17]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[10]                                                                ; bitBuffer[10]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[15]                                                                ; bitBuffer[15]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[20]                                                                ; bitBuffer[20]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[13]                                                                ; bitBuffer[13]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[18]                                                                ; bitBuffer[18]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[23]                                                                ; bitBuffer[23]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[21]                                                                ; bitBuffer[21]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[26]                                                                ; bitBuffer[26]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[19]                                                                ; bitBuffer[19]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[27]                                                                ; bitBuffer[27]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_dram_count[1]                                                          ; write_dram_count[1]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scan_enable                                                                  ; scan_enable                                                                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[4]                                                               ; scanAddress[4]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[0]                                                               ; scanAddress[0]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[5]                                                               ; scanAddress[5]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[3]                                                               ; scanAddress[3]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[1]                                                               ; scanAddress[1]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanAddress[2]                                                               ; scanAddress[2]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[25]                                                                ; bitBuffer[25]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_enable_A                                                               ; write_enable_A                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bitBuffer[30]                                                                ; bitBuffer[30]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; remain_count[1]                                                              ; remain_count[1]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; remain_count[0]                                                              ; remain_count[0]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; remain_count[2]                                                              ; remain_count[2]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_dram_count[4]                                                          ; write_dram_count[4]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_dram_count[5]                                                          ; write_dram_count[5]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M3_done                                                                      ; M3_done                                                                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~11                                                                 ; top_state~11                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~12                                                                 ; top_state~12                                                                                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                                   ; VGA_enable                                                                                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; M3_read_track_address[1]                                                     ; M3_address[1]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; M3_read_track_address[5]                                                     ; M3_address[5]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; M3_read_track_address[11]                                                    ; M3_address[11]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; M3_read_track_address[2]                                                     ; M3_address[2]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|SRAM_write_data[6]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M3_address[0]                                                                ; M3_read_track_address[0]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M3_address[12]                                                               ; M3_read_track_address[12]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M3_address[16]                                                               ; M3_read_track_address[16]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; M3_address[2]                                                                ; M3_read_track_address[2]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; M3_read_track_address[7]                                                     ; M3_address[7]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; M3_address[9]                                                                ; M3_read_track_address[9]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; M3_read_track_address[9]                                                     ; M3_address[9]                                                                                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; M3_address[4]                                                                ; M3_read_track_address[4]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; M3_address[5]                                                                ; M3_read_track_address[5]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; M3_address[15]                                                               ; M3_read_track_address[15]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; M3_address[3]                                                                ; M3_read_track_address[3]                                                                                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; M3_write_count[5]                                                            ; M3_write_count[5]                                                                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; M3_row_count[9]                                                              ; M3_row_count[9]                                                                                                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; M3_address[17]                                                               ; M3_read_track_address[17]                                                                                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; write_data_c[5]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.452      ;
; 0.250 ; write_data_c[4]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.453      ;
; 0.250 ; write_data_c[2]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.453      ;
; 0.251 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; write_data_c[7]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg7 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.457      ;
; 0.254 ; write_data_c[6]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg6 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.457      ;
; 0.256 ; write_data_c[8]                                                              ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg8 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.065      ; 0.459      ;
; 0.267 ; bitBuffer[29]                                                                ; write_dram_value[8]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.419      ;
; 0.268 ; scanAddress[3]                                                               ; scanAddress[5]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.420      ;
; 0.271 ; bitBuffer[29]                                                                ; write_dram_value[6]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.423      ;
; 0.271 ; scanAddress[2]                                                               ; scanAddress[0]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.423      ;
; 0.273 ; scanAddress[5]                                                               ; scanAddress[3]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.425      ;
; 0.274 ; bitBuffer[29]                                                                ; write_dram_value[13]                                                                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.426      ;
; 0.274 ; scanAddress[1]                                                               ; scanAddress[2]                                                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.426      ;
; 0.275 ; bitBuffer[29]                                                                ; write_dram_value[4]                                                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.258 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.069      ; 1.479      ;
; 6.258 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.069      ; 1.479      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                            ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[0]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[0]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[10]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[10]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[11]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[11]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[12]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[12]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[13]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[13]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[14]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[14]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[15]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[15]                                                                                                                 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[1]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[1]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[2]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[2]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[3]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[3]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[4]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[4]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[5]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[5]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[6]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[6]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[7]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[7]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[8]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[8]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M3_write_data[9]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M3_write_data[9]                                                                                                                  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; dual_port_RAM3:dual_port_RAM_inst3|altsyncram:altsyncram_component|altsyncram_uq92:auto_generated|ram_block1a0~portb_datain_reg1  ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 1.962 ; 1.962 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 1.962 ; 1.962 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.504 ; 2.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.419 ; 2.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.311 ; 2.311 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.504 ; 2.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.457 ; 2.457 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.271 ; 2.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.250 ; 2.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.173 ; 2.173 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.161 ; 2.161 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.227 ; 2.227 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.224 ; 2.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.204 ; 2.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.219 ; 2.219 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.178 ; 2.178 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.097 ; 2.097 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.172 ; 2.172 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.724 ; 3.724 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.724 ; 3.724 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 4.241 ; 4.241 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.378 ; 1.378 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.842 ; -1.842 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -1.842 ; -1.842 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.977 ; -1.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.299 ; -2.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.191 ; -2.191 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.384 ; -2.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.151 ; -2.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.130 ; -2.130 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.053 ; -2.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.041 ; -2.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.107 ; -2.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.084 ; -2.084 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.099 ; -2.099 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.058 ; -2.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.977 ; -1.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.858 ; -2.858 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.858 ; -2.858 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.695 ; -2.695 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.258 ; -1.258 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 5.942 ; 5.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.942 ; 5.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.820 ; 4.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.999 ; 4.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.745 ; 4.745 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.609 ; 4.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.401 ; 4.401 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.143 ; 5.143 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 4.240 ; 4.240 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.406 ; 4.406 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 4.396 ; 4.396 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.730 ; 4.730 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.732 ; 4.732 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 4.389 ; 4.389 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.820 ; 4.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.942 ; 5.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.820 ; 4.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.999 ; 4.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.745 ; 4.745 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.609 ; 4.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.401 ; 4.401 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.005 ; 5.005 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 4.240 ; 4.240 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.406 ; 4.406 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 4.396 ; 4.396 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.730 ; 4.730 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.732 ; 4.732 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 4.389 ; 4.389 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.822 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.834 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.834 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.814 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.552 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.593 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.593 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.583 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.583 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.822 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.834 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.834 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.814 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.552 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.593 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.593 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.583 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.583 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.473 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.822     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.834     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.834     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.814     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.552     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.593     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.593     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.583     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.583     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.822     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.834     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.834     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.814     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.681     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.552     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.593     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.593     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.583     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.583     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.473     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.578  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 11.858 ; 0.215 ; N/A      ; N/A     ; 7.500               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.578  ; 6.258 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.507 ; 3.507 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.507 ; 3.507 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.266 ; 4.266 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.996 ; 3.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.004 ; 4.004 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.079 ; 4.079 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.077 ; 4.077 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.038 ; 4.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.073 ; 4.073 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.013 ; 4.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.819 ; 3.819 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 7.043 ; 7.043 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 7.043 ; 7.043 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 8.347 ; 8.347 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.422 ; 2.422 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.842 ; -1.842 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -1.842 ; -1.842 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.977 ; -1.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.299 ; -2.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.191 ; -2.191 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.384 ; -2.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.151 ; -2.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.130 ; -2.130 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.053 ; -2.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.041 ; -2.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.107 ; -2.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.084 ; -2.084 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.099 ; -2.099 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.058 ; -2.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.977 ; -1.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.858 ; -2.858 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.858 ; -2.858 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.695 ; -2.695 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.258 ; -1.258 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 8.795  ; 8.795  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 8.439  ; 8.439  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 8.371  ; 8.371  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 8.771  ; 8.771  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 8.574  ; 8.574  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 9.182  ; 9.182  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 9.002  ; 9.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 8.980  ; 8.980  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 9.017  ; 9.017  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 8.816  ; 8.816  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 8.177  ; 8.177  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 8.266  ; 8.266  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 8.266  ; 8.266  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 8.042  ; 8.042  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 8.005  ; 8.005  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 7.992  ; 7.992  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 8.222  ; 8.222  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 7.863  ; 7.863  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 7.823  ; 7.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 7.872  ; 7.872  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 7.751  ; 7.751  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 7.763  ; 7.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 7.766  ; 7.766  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 7.833  ; 7.833  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 7.743  ; 7.743  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 7.760  ; 7.760  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 7.516  ; 7.516  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 7.541  ; 7.541  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 7.320  ; 7.320  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 8.957  ; 8.957  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 8.084  ; 8.084  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 6.986  ; 6.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 6.982  ; 6.982  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 7.215  ; 7.215  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 7.284  ; 7.284  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 8.029  ; 8.029  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 8.084  ; 8.084  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 7.467  ; 7.467  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 7.240  ; 7.240  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 7.494  ; 7.494  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 7.289  ; 7.289  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 7.282  ; 7.282  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 7.277  ; 7.277  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 7.317  ; 7.317  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 8.318  ; 8.318  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 7.694  ; 7.694  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 7.491  ; 7.491  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 7.718  ; 7.718  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 7.723  ; 7.723  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 7.513  ; 7.513  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 7.487  ; 7.487  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 7.496  ; 7.496  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 7.484  ; 7.484  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 8.224  ; 8.224  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 6.052  ; 6.052  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 4.566  ; 4.566  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+--------+--------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SRAM_ADDRESS_O[*]   ; CLOCK_50_I ; 4.820 ; 4.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]  ; CLOCK_50_I ; 5.942 ; 5.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]  ; CLOCK_50_I ; 5.137 ; 5.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]  ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]  ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]  ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]  ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]  ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]  ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]  ; CLOCK_50_I ; 5.171 ; 5.171 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]  ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10] ; CLOCK_50_I ; 5.158 ; 5.158 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11] ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12] ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13] ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14] ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15] ; CLOCK_50_I ; 4.820 ; 4.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16] ; CLOCK_50_I ; 4.999 ; 4.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17] ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]     ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]    ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]    ; CLOCK_50_I ; 4.745 ; 4.745 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]    ; CLOCK_50_I ; 4.722 ; 4.722 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]    ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]    ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]    ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]    ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]    ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]    ; CLOCK_50_I ; 4.601 ; 4.601 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]    ; CLOCK_50_I ; 4.609 ; 4.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]   ; CLOCK_50_I ; 4.610 ; 4.610 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]   ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]   ; CLOCK_50_I ; 4.591 ; 4.591 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]   ; CLOCK_50_I ; 4.604 ; 4.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]   ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]   ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O         ; CLOCK_50_I ; 4.505 ; 4.505 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O         ; CLOCK_50_I ; 4.401 ; 4.401 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O         ; CLOCK_50_I ; 5.005 ; 5.005 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]       ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]      ; CLOCK_50_I ; 4.240 ; 4.240 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]      ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]      ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]      ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]      ; CLOCK_50_I ; 4.406 ; 4.406 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]      ; CLOCK_50_I ; 4.396 ; 4.396 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]      ; CLOCK_50_I ; 4.730 ; 4.730 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]      ; CLOCK_50_I ; 4.732 ; 4.732 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]      ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]      ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]      ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]     ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]     ; CLOCK_50_I ; 4.469 ; 4.469 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]     ; CLOCK_50_I ; 4.367 ; 4.367 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]     ; CLOCK_50_I ; 4.380 ; 4.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]     ; CLOCK_50_I ; 4.343 ; 4.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]     ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]     ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]     ; CLOCK_50_I ; 4.389 ; 4.389 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O         ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]        ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]       ; CLOCK_50_I ; 4.480 ; 4.480 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]       ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]       ; CLOCK_50_I ; 4.569 ; 4.569 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]       ; CLOCK_50_I ; 4.570 ; 4.570 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]       ; CLOCK_50_I ; 4.485 ; 4.485 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]       ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]       ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]       ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]       ; CLOCK_50_I ; 4.451 ; 4.451 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O         ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O         ; CLOCK_50_I ; 3.545 ; 3.545 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O         ; CLOCK_50_I ; 2.627 ; 2.627 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+---------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 28153    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 28153    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 548   ; 548  ;
; Unconstrained Output Ports      ; 73    ; 73   ;
; Unconstrained Output Port Paths ; 90    ; 90   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 28 21:15:07 2016
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.578         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    11.858         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.192         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.500         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.622
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.622         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    16.356         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.258         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.500         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 539 megabytes
    Info: Processing ended: Mon Nov 28 21:15:09 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


