module test();
    reg clk;
    reg in;
    reg reset;
    wire z;
    
fsm_using_one_always_block instant(clk,in,reset,z);
always
   begin
     #5 clk=~clk;
   end
initial
    begin
       
        clk=1'b0;
        reset=1'b1;
        #9 in=1'b1;reset=1'b0;
        #9 in=1'b1;
        #9 in=1'b1;
        #9 in=1'b1;
        #9 in=1'b1;
        #9 in=1'b1;
        #9 in=1'b0;
        #10 in=1'b1;
        #10 in=1'b1;
        #10 reset=1'b1;
    end
endmodule