        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 1
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       0
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!
            

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 2
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;

Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 3
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       0
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 4
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                      X1
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;

Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 5
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       1
                                       0
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;

Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 6
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       1
                                       1
                                       0
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       1
                                       0
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!
Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;

Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 7
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 8
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 9
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule
        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 10
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule


        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 11
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 12
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 13
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 14
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       1
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 15
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 16
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 17
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 18
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 19
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 20
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 21
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 22
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule
        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 23
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 24
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 25
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       0
                                       1
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 26
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       0
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 27
 Найти МКНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       0
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МКНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МКНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule

        Задание на лабораторную работу №2
Построение схемы заданной диаграммой Вейча
                               Вариант 28
 Найти МДНФ переключательной функции, заданной в виде диаграммы Вейча:


                                      X4



f(v)








                                      X2
                                       
                                       1
                                       1
                                       0
                                       1
                                       
                                       
                                       
                                       
                                       0
                                       1
                                       0
                                       0
                                       
                                      X1
                                       
                                       
                                       0
                                       1
                                       0
                                       0
                                       
                                       
                                       
                                       
                                       1
                                       1
                                       1
                                       1
                                       
                                       











                                      X3



 Построить таблицу истинности найденной МДНФ. Входные переменные в таблице истинности расположить в порядке x1, x2, x3, x4 или x4, x3, x2, x1. Входные состояния (строки таблицы истинности) расположить в порядке возрастания;
 Собрать в графическом редакторе схему цифрового устройства, работа которого описывается найденной ранее МДНФ. Входные сигналы обозначить как x1, x2, x3, x4.
 Показать результат работы компонента RTL Viewer для схемы, смоделированной в графическом редакторе.
 Смоделировать это же цифровое устройство в текстовом редакторе с помощью языка описания аппаратуры Verilog (пример описания модуля приведен в конце варианта). Входные сигналы обозначить как a1, a2, a3, a4.
 Показать результат работы компонента RTL Viewer для устройства, описанного с помощью языка Verilog.
ВАЖНО: в Quartus II такие действия, как отображение схемы в RTL Viewer, построение временных диаграмм и т. д., выполняются ТОЛЬКО ДЛЯ ФАЙЛА, ЗАНИМАЮЩЕГО НАИВЫСШЕЕ ПОЛОЖЕНИЕ В ИЕРАРХИИ ПРОЕКТА ИЛИ УПОМЯНУТОГО В ЭТОМ ФАЙЛЕ (его имя указано во вкладке Hierarchy окна Project Navigator, прямо под именем микросхемы)! Чтобы поместить на вершину данной иерархии другой файл, необходимо в том же окне Project Navigator открыть вкладку Files, выбрать нужный файл, щелкнуть по нему правой кнопкой мыши и выбрать Set as Top-Level Entity, после чего выполнить полную компиляцию проекта.
 Сравнить результаты работы компонента RTL Viewer для устройства, смоделированного в двух редакторах: графическом и текстовом.
 Построить временные диаграммы при наличии и отсутствии задержек. Шаг сетки задать равным 30 нс. Время моделирования задать равным как минимум восьми шагам сетки. Входные сигналы задать в виде меандров с периодами, кратными 1-2-4-8 шагам сетки.
ВАЖНО: порядок входных сигналов и входных состояний на временных диаграммах должен быть таким же, что и в таблице истинности!

Для успешной защиты необходимо уметь:
- находить минтермы, макстермы и контермы, знать свойства вышеупомянутых функций;
- строить диаграмму Вейча по таблице истинности (и обратно, см. пункт ниже);
- по заданной комбинации входных переменных отыскивать значение функции по диаграмме Вейча;
- по диаграмме Вейча находить минимальные нормальные формы представления переключательных функций;
- строить схемы по логическому выражению;
-строить осциллограммы по заданному выражению, либо по информации из диаграммы Вейча;
Пример описания модуля на Verilog. Имя файла обязано совпадать с именем модуля!
module simple (x1, x2, y1, y2, y3, y4); 
input x1, x2;
output y1, y2, y3, y4;
assign y1 = x1 & x2; // И
assign y2 = x1 | x2; // ИЛИ
assign y3 = x1 ^ x2; // XOR 
assign y4 = ~x1; //НЕ

endmodule
