# ZX FPGA Video Files  

## üá≥üá± Beschrijving  
Dit project bevat de FPGA-video-modules voor de **ZX Spectrum-implementatie op de Tang Nano 9K**.  
Het doel is om een werkende ZX Spectrum te bouwen die beeld kan tonen op een modern HDMI-scherm (LCD/TV).  

### Kenmerken  
- **Klokgenerator (Gowin)**:  
  - Genereert **125 MHz** uit de ingebouwde **27 MHz oscillator** van de Tang Nano 9K.  
  - Met **clkdiv** wordt 25 MHz afgeleid (125 / 5).  

- **HDMI-output**:  
  - TMDS encoder inbegrepen.  
  - Timing flow voor **1024√ó768 @ 70 Hz**.  
  - `.cst` constraints-bestand voor koppeling van HDMI-signalen (resetn, 27 MHz klok, differenti√´le HDMI-klok en RGB).  

- **ULA (ula_my.v)**:  
  - Werkt op **3,5 MHz**.  
  - Genereert **busy**, **hcount** en **vcount** volgens klassieke ZX Spectrum timing (488√ó312 totaal, 256√ó192 actief).  
  - **Busy** is actief in het zichtbare gedeelte van het beeld.  

- **Video RAM pipeline (video_ram_datapijp.v)**:  
  - Kopieert beelddata vanuit een **single-port RAM (SPRAM)** naar een **dual-port RAM (SDPB)**.  
  - **Port A** = input (data van ULA).  
  - **Port B** = output (data naar HDMI).  

### Repository-inhoud  
- `clk125.v` ‚Äì Gowin klokgenerator (27 MHz ‚Üí 125 MHz)  
- `clkdiv.v` ‚Äì Klokdeler voor 25 MHz  
- `tmds_encoder.v` ‚Äì HDMI TMDS encoder  
- `video_timing.v` ‚Äì HDMI timing generator (1024√ó768 @ 70 Hz)  
- `video_ram_datapijp.v` ‚Äì RAM pipeline (SPRAM ‚Üí dual RAM ‚Üí HDMI)  
- `ula_my.v` ‚Äì ZX Spectrum ULA-timing (3,5 MHz, busy/h/v-count)  
- `video_card_top.v` ‚Äì Topmodule met alle componenten  
- `zx_fpga_video_files.cst` ‚Äì Constraints-bestand voor Tang Nano 9K  

### Doel  
Een werkende **ZX Spectrum in FPGA (Tang Nano 9K)**, die via HDMI een beeld toont op moderne LCD/TV-schermen.  

---

## üá¨üáß Description  
This project contains the FPGA video modules for the **ZX Spectrum implementation on the Tang Nano 9K**.  
The goal is to build a working ZX Spectrum that can output video to a modern HDMI display (LCD/TV).  

### Features  
- **Clock generator (Gowin)**:  
  - Generates **125 MHz** from the built-in **27 MHz oscillator** of the Tang Nano 9K.  
  - **clkdiv** provides 25 MHz (125 / 5).  

- **HDMI output**:  
  - Includes TMDS encoder.  
  - Timing flow for **1024√ó768 @ 70 Hz**.  
  - `.cst` constraints file connects HDMI signals (resetn, 27 MHz clock, differential HDMI clock, RGB).  

- **ULA (ula_my.v)**:  
  - Runs at **3.5 MHz**.  
  - Generates **busy**, **hcount**, and **vcount** according to ZX Spectrum timing (488√ó312 total, 256√ó192 active).  
  - **Busy** is active during the visible part of the frame.  

- **Video RAM pipeline (video_ram_datapijp.v)**:  
  - Copies video data from **single-port RAM (SPRAM)** into a **dual-port RAM (SDPB)**.  
  - **Port A** = input (ULA data).  
  - **Port B** = output (to HDMI).  

### Repository contents  
- `clk125.v` ‚Äì Gowin clock generator (27 MHz ‚Üí 125 MHz)  
- `clkdiv.v` ‚Äì Clock divider for 25 MHz  
- `tmds_encoder.v` ‚Äì HDMI TMDS encoder  
- `video_timing.v` ‚Äì HDMI timing generator (1024√ó768 @ 70 Hz)  
- `video_ram_datapijp.v` ‚Äì RAM pipeline (SPRAM ‚Üí dual RAM ‚Üí HDMI)  
- `ula_my.v` ‚Äì ZX Spectrum ULA timing (3.5 MHz, busy/h/v-count)  
- `video_card_top.v` ‚Äì Top module with all components  
- `zx_fpga_video_files.cst` ‚Äì Constraints file for Tang Nano 9K  

### Goal  
A working **ZX Spectrum in FPGA (Tang Nano 9K)**, displaying video over HDMI on modern LCD/TV screens.  

---

## üá≠üá∫ Le√≠r√°s  
Ez a projekt a **ZX Spectrum FPGA vide√≥moduljait** tartalmazza, Tang Nano 9K platformon.  
A c√©l egy m≈±k√∂d≈ë ZX Spectrum megval√≥s√≠t√°sa FPGA-ban, amely HDMI-n kereszt√ºl modern LCD/TV kijelz≈ëre ad k√©pet.  

### Jellemz≈ëk  
- **√ìrajel-gener√°tor (Gowin)**:  
  - **125 MHz** √≥rajelet √°ll√≠t el≈ë a Tang Nano 9K be√©p√≠tett **27 MHz-es oszcill√°tor√°b√≥l**.  
  - A **clkdiv** modul 25 MHz-et biztos√≠t (125 / 5).  

- **HDMI kimenet**:  
  - TMDS k√≥dol√≥val.  
  - Id≈ëz√≠t√©si modul **1024√ó768 @ 70 Hz** felbont√°sra.  
  - `.cst` f√°jl tartalmazza a HDMI jelek hozz√°rendel√©s√©t (resetn, 27 MHz √≥rajel, differenci√°lis HDMI √≥rajel, RGB).  

- **ULA (ula_my.v)**:  
  - **3,5 MHz** frekvenci√°n fut.  
  - Gener√°lja a **busy**, **hcount** √©s **vcount** jeleket a klasszikus ZX Spectrum id≈ëz√≠t√©snek megfelel≈ëen (√∂sszesen 488√ó312, akt√≠v k√©p 256√ó192).  
  - A **busy** jel az akt√≠v k√©pr√©szben van √©rv√©nyben.  

- **Video RAM pipeline (video_ram_datapijp.v)**:  
  - K√©padatokat m√°sol egy **single-port RAM (SPRAM)**-b√≥l egy **dual-port RAM (SDPB)**-ba.  
  - **Port A** = bemenet (ULA adat).  
  - **Port B** = kimenet (HDMI fel√©).  

### Repository tartalma  
- `clk125.v` ‚Äì Gowin √≥rajel-gener√°tor (27 MHz ‚Üí 125 MHz)  
- `clkdiv.v` ‚Äì √ìrajeloszt√≥ 25 MHz-re  
- `tmds_encoder.v` ‚Äì HDMI TMDS k√≥dol√≥  
- `video_timing.v` ‚Äì HDMI id≈ëz√≠t√©s (1024√ó768 @ 70 Hz)  
- `video_ram_datapijp.v` ‚Äì RAM pipeline (SPRAM ‚Üí dual RAM ‚Üí HDMI)  
- `ula_my.v` ‚Äì ZX Spectrum ULA id≈ëz√≠t√©s (3,5 MHz, busy/h/v-count)  
- `video_card_top.v` ‚Äì Top modul minden komponenssel  
- `zx_fpga_video_files.cst` ‚Äì Constraints f√°jl Tang Nano 9K-hoz  

### C√©l  
Egy m≈±k√∂d≈ë **ZX Spectrum FPGA-ban (Tang Nano 9K)**, amely HDMI-n kereszt√ºl jelen√≠ti meg a k√©pet modern LCD/TV kijelz≈ëk√∂n.  
