## 初识verilog

**大话Verilog-Verilog入门**:https://blog.csdn.net/weixin_42124889/article/details/81269855

- 与（AND）

  ```verilog
  module verilog_demo(input A,input B,output Y)	// 接口
      and(Y,A,B);						// 描述功能
  end module
  ```

- 两路选择器

  ```verilog
  module verilog_demo(A,B,S,OUT)	// 接口
      input A,B,S;
      output OUT;
      reg OUT;
      always@(*)					// 描述逻辑部分
          if(!S) OUT=A;
      	else OUT=B;
  end module
  ```

  > 描述逻辑部分的三个部分
  >
  > 1. always@(...) begin ... end	既可描述组合逻辑，也可描述时序逻辑，@（）可理解为事件控制，只有()内的事件发生了，才执行之后的语句，类似于条件。
  >
  > 2. assign ...;	常用于描述组合逻辑。
  >
  > 3. 用实例元件，如 
  >
  >    ```verilog
  >    and #2 ur (Y,A,B)
  >    // 一个名为 ur 的与门，输出端为Y,输入端为A，B；#2 为输出延迟2个单位时间
  >    ```

- 数据类型

  ```verilog
  // large型、medium型、reg型、wire型、integer型、parameter型、time型、small型、tri型、trio型等
  // 常用类型
  parameter a=7;		// 定义一个符号常量，来定义一个标志符号代表一个常量
  wire[3:0] a;		// 定义一个四位的wire型数据。一般地，以assign关键字指定的组合逻辑中的输入输出信号类型默认为wire型号。wire（线），在原理图中我们的输入输出和各种功能逻辑模块是以线的方式连接在一起的。
  reg[3:0] a;			// 定义一个4位的reg型数据。寄存器(register)，是我们电子设计中用来存储数据的一个地方，那存放的这些数据类型就用reg表示。
  integer k=0;		// 定义一个有符号数的存储类。大多数的存储矢量类型（reg或者net）都被默认当做无符号数。integer和real是个例外，它们被默认为当做有符号数。还有就是integer的位宽为宿主机的字的位数，但最小为32位，用integer的变量都可以用reg定义。因此这个类型可以和reg型一起理解。
  ```

- 赋值语句

  - 非阻塞赋值

    b<=a;
    用这样的赋值得等块结束后，b才会等于a，而不会马上赋值。即等该模块的语句全部执行完后才会将a的值赋予b，就像你玩回合制游戏一样，这一回合中，中间过程无论多艰辛，你都是得等到这一回合打完后才能得到经验和金钱一样的道理。而且这个是时序逻辑模块最常用的赋值方式，避免了竞争冒险状态。

  - 阻塞赋值

    b=a；
    用这样的赋值方式，即马上赋值，先执行完这行语句后在执行下一行的语句。这个就不同于回合制游戏了，他像即时战略类中的红警一样，你打死一个怪就算一个怪，马上得到了结果，就像对面说好了几个兵力一样。

- 块语句

  顾名思义，块语句即一整块的东西，也即是我们大话Verilog-Verilog入门（一）聊到的**小箱子**。讲到块不免讲到**块名**了，不然后续你怎么去辨别这个块究竟是哪个块呢。只需要将块名加到我们下面所讲的**关键字（begin-end或fork-join）**后面即可。

  块语句有两种：begin——end；fork——join；
  **begin-end是顺序块**：即，==一条一条的执行，从上到下==，当然不与上面的是否为非阻塞赋值方式不矛盾。执行完当前语句，不代表马上能赋值。因此我们也知道了begin-end快语句的执行时间为所有语句执行时间的总和。

  **fork——join则是并行块**：即，==块里面的语句同时进行执行==。由于并行块的特性，因此在很多时候，并不能与begin-end顺序块搞混，因此会出现很多不确定性，这个也是你看到的代码大多是begin-end，而不是fork-join的原因。但是有时候fork-join用的好，确实是有意想不到的效果的（很多时候在测试模块中用到并行块）。fork-join块的执行时间为，所有语句执行时间最长的那条为该块的执行时间。

## 奇校验电路

1. 逻辑函数表达式

   $Y_1 = A \oplus B\\
   \begin{align}
   Y &= A \oplus B \oplus C\\
   &= (A \oplus B)\overline{C}+\overline{A \oplus B}\cdot C\\
   &=\overline{A}\overline{B}C+\overline{A}B\overline{C}+\overline{A}\overline{B}\overline{C}+ABC
   \end{align}$

2. 列逻辑函数真值表

   |  A   |  B   |  C   |  Y   |
   | :--: | :--: | :--: | :--: |
   |  0   |  0   |   0   |     1 |
   | 0 | 0 | 1 | 1 |
   | ... | ... | ... | ... |

3. 分析逻辑功能

   A、B、C三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，该电路为三位判奇电路，即奇校验电路

## 举重裁判电路逻辑图
![电路图设计](https://upload-images.jianshu.io/upload_images/24714066-5d9802d45b90a17c.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

## 码值转换电路

8421-BCD-->余3码

**8421-BCD码：**又称NBCD，位权码（四位二进制，位权从高到低分别为8、4、2、1），符合二进制数和十进制数相互转换的规则。<kbd>不允许出现1010～1111。这6个代码在8421码中是非法码。</kbd>

**余3码**：无权码（或 特殊的有权码），即在8421码的基础上 加+3（+0011）形成的，故称余3码。在这种编码中各位的“1”不表示一个固定的十进制数值，因而不直观。<kbd>一种对9的自补码，不允许出现0000～0010、1101～1111。这6个代码在余3码中是非法码。</kbd>

<img src="https://upload-images.jianshu.io/upload_images/24714066-ef3a6e127b170851.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240"  alt="8421转余3码" style="zoom:50%;" />

![K-map](https://upload-images.jianshu.io/upload_images/24714066-af298924a3ca945d.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

## 编码器

Encoder

逻辑功能：**变短**，独热码 --> 普二码 把输入的每一个高、低电平信号变成一个对应的二进制代码。

普通编码器：任何时刻只允许输入一个编码信号

输入:[7:0]i , 输出[2:0]y

```verilog
`timescale 1ns/1ps
module encoder(i,y);
    input [7:0]i;
    output [2:0]y;
    reg [2:0]y;
    always@(i) begin
        case(i)
        8'b11111110:y=3'b000;
        8'b11111101:y=3'b001;
        8'b11111011:y=3'b010;
        8'b11110111:y=3'b011;
        8'b11101111:y=3'b100;
        8'b11011111:y=3'b101;
        8'b10111111:y=3'b110;
        8'b01111111:y=3'b111;
        default:y=3'b000;
        endcase
    end
endmodule
```

注意事项：default必写









## 译码器

（Decoder）

一般是==码制变换译码器==

**二进制译码器**

又称**最小项译码器**

> 功能实现

input：一组二进制代码

output：与输入代码一一对应的高、低电平信号

> 器件实现

二极管与门阵列、三极管集成门电路

**二-十进制译码器**

> 功能实现

input：BCD码的10个代码

output：10个高、低电平输出信号

> 常见例子

4线-10线译码器74LS42：8421-BCD码 (in)，十进制0~9(out)  

变长：普二码-->独热码

```verilog
`timescale 1ns/1ps
// decoder
module test(a,y,s1,s2,s3);
    input [2:0]a;
    output [7:0]y;
    input s1,s2,s3;
    reg [7:0]y;
    
    always@(a,s1,s2,s3) begin
        if(s1==0 || s2==1 || s3==1) y=8'b1111_1111;
        else
//            case(a)
//            3'b000:y=8'b11111110;
//            3'b001:y=8'b11111101;
//            3'b010:y=8'b11111011;
//            3'b011:y=8'b11110111;
//            3'b100:y=8'b11101111;
//            3'b101:y=8'b11011111;
//            3'b110:y=8'b10111111;
//            3'b111:y=8'b01111111;
//            default:y=8'b11111111;
//            endcase
            y = (8'b0000_0001)<<a;
            y = ~y;            
    end
endmodule
```



## 显示译码器

> 功能实现

input：0-9，文字，符号(A\~F)等二进制代码符号（如ASCII、GBK、UTF）

output：翻译和显示结果

组成：译码驱动电路、数码显示器

> 常见器件

74LS138：3线-8线译码器

## 数据分配器

（DEMUX）

又称**多路分配器、多路调节器**，特点**单输入、多输出**，需选择一个输出通道，多位开关。

74LS138：1路-8路数据分配器

## 数据选择器

（MUX）

又称多路调制器、多路开关、多路选择器，多路数据选择一路进行输出，**多输入、单输出**

> 常见器件

八选一数据选择器74151

双四选一数据选择器74153

数据选择器的扩展

```verilog
wire nota1,nota2,x1,x2,x3,x4;
not (nota1,a[1]),
(nota2,a[2]);
and(x1,d0,nota1,nota[0]);
(x2,d1,nota1,a[0]);
(x3,d2,a[1],nota[0]);
(x4,d3,a[1],a[0]);
or (y,x1,x2,x3,x4);

// assign y=((d0&~a[1]&~a[0])|(d1&~a[1]&a[0])|(d2&a[1]&~a[0])|(d3&a[1]&a[0]))&g;
// 
```



## 数据比较器

（Digital Comparator）

**一位数值比较器**

![一位数值比较器](https://upload-images.jianshu.io/upload_images/24714066-0521abc41327a4f7.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

**多位数值比较器**

自高而低逐位比较，即**只有高位相等，才有必要比较低位**

## 加法器（Adder）

**1位加法器**

> 常见器件

半加器

![半加器逻辑](https://upload-images.jianshu.io/upload_images/24714066-1f1a0bf820ed84d0.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

全加器

![image-20200930173735854](https://upload-images.jianshu.io/upload_images/24714066-827f6faf971765a2.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

**多位加法器**

> 常见器件

串行进位加法器

超前进位加法器

## BCD-7段码转换器

```verilog
module seg7(bcd,leds);
    input [3:0]bcd;
    output [1:7]leds;
    
    always@(bcd)
        case(bcd)	// 四位二进制-->十进制(七段数码管)
            0: leds = 7'b1111110;
            1: leds = 7'b0110000;
            2: leds = 7'b1101101;
            3: leds = 7'b0110011;
            4: leds = 7'b0110011;
            5: leds = 7'b1011011;
            6: leds = 7'b1011111;
            7: leds = 7'b1110000;
            8: leds = 7'b1111111;
            9: leds = 7'b1111011;
            default: leds = 7'bx;
        endcase
endmodule
```

8_3编码器（8位的独立热码译成3位的二进制表示）

```verilog
module bianma8_3(
    input [7:0]i,
    output reg [2:0]y
    );
    // 关键部分的写法一
    always@(i)
    begin
        case(i[7:0])
            8'b00000001: y[2:0]=3'b000;
            8'b00000010: y[2:0]=3'b001;
            8'b00000100: y[2:0]=3'b010;
            8'b00001000: y[2:0]=3'b011;
            8'b00010000: y[2:0]=3'b100;
            8'b00100000: y[2:0]=3'b101;
            8'b01000000: y[2:0]=3'b110;
            8'b10000000: y[2:0]=3'b111;
            default:y[2:0]=3'b000;
        endcase
    end
endmodule

// 关键部分的写法二
always@(i)
    begin
        if(i[7:0]==8'b00000001) y[2:0]=3'b000;
        else if(i[7:0]==8'b00000010) y[2:0]=3'b001;
        else if(i[7:0]==8'b00000100) y[2:0]=3'b010;
        else if(i[7:0]==8'b00001000) y[2:0]=3'b011;
        else if(i[7:0]==8'b00010000) y[2:0]=3'b100;
        else if(i[7:0]==8'b00100000) y[2:0]=3'b101;
        else if(i[7:0]==8'b01000000) y[2:0]=3'b110;
        else if(i[7:0]==8'b10000000) y[2:0]=3'b111;
        else y[2:0]=3'b000;  
	end
// 关键部分的写法三(电路图同方法一)
always@(i)
    begin
        if(i[7:0]==8'b00000001) y[2:0]=3'b000;
        if(i[7:0]==8'b00000010) y[2:0]=3'b001;
        if(i[7:0]==8'b00000100) y[2:0]=3'b010;
        if(i[7:0]==8'b00001000) y[2:0]=3'b011;
        if(i[7:0]==8'b00010000) y[2:0]=3'b100;
        if(i[7:0]==8'b00100000) y[2:0]=3'b101;
        if(i[7:0]==8'b01000000) y[2:0]=3'b110;
        if(i[7:0]==8'b10000000) y[2:0]=3'b111;
        else y[2:0]=3'b000;
    end
```

## 乘法器

```verilog
实现乘法器
module test_repeat;
parameter size=8,longsize=16;
reg [size:1] opa, opb;
reg [longsize:1] result;

  initial 
  begin
    opa=8'ha2;
    opb=8'h3f;
    #100;
    opa=8'hf5;
    opb=8'hc6;
  end
always @(opa or opb)
  begin: mult
    reg [longsize:1] shift_opa, shift_opb;
    shift_opa = opa;
    shift_opb = opb;
    result = 0;
    repeat(size)
    begin
      if(shift_opb[1])
        result = result + shift_opa;
      shift_opa = shift_opa <<1;
      shift_opb = shift_opb >>1;
    end
  end  
endmodule 
// for写法
begin:mult
  integer bindex;
  result=0;
  for( bindex=1; bindex<=size; bindex=bindex+1 )
    if(opb[bindex])
      result = result + (opa<<(bindex-1));
end
```

## 1的计数

```verilog
// 对rega中值为1的位进行计数
begin:	count1s
  reg[7:0] tempreg;
  count=0;
  tempreg = rega;
  while(tempreg)
  begin
    if(tempreg[0]) 
      count = count + 1;
    tempreg = tempreg>>1;
  end
end
begin: count1s
reg[7:0] tempreg;
  count=0;
  for( tempreg=rega; tempreg; tempreg=tempreg>>1 )
    if(tempreg[0])  
      count=count+1;
end
```

