DRM_DEBUG,FUNC_0
RADEON_PCIE_TX_DISCARD_RD_ADDR_LO,VAR_0
RADEON_PCIE_TX_GART_BASE,VAR_1
RADEON_PCIE_TX_GART_CNTL,VAR_2
RADEON_PCIE_TX_GART_EN,VAR_3
RADEON_PCIE_TX_GART_END_LO,VAR_4
RADEON_PCIE_TX_GART_START_LO,VAR_5
RADEON_READ_PCIE,FUNC_1
RADEON_WRITE_PCIE,FUNC_2
radeon_write_agp_location,FUNC_3
radeon_set_pciegart,FUNC_4
dev_priv,VAR_6
on,VAR_7
tmp,VAR_8
