

================================================================
== Vitis HLS Report for 'backward_input_1_1_ap_fixed_16_6_4_0_0_s'
================================================================
* Date:           Wed Nov 12 03:59:41 2025

* Version:        2024.1 (Build 5069499 on May 21 2024)
* Project:        eclair
* Solution:       solution (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcvu13p-flga2577-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.480 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        4|        4|  20.000 ns|  20.000 ns|    4|    4|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+------+
|         Name        | BRAM_18K|  DSP  |    FF   |   LUT   | URAM |
+---------------------+---------+-------+---------+---------+------+
|DSP                  |        -|      -|        -|        -|     -|
|Expression           |        -|      -|        0|      633|     -|
|FIFO                 |        -|      -|        -|        -|     -|
|Instance             |        -|      5|        0|      105|     -|
|Memory               |        -|      -|        -|        -|     -|
|Multiplexer          |        -|      -|        0|      424|     -|
|Register             |        -|      -|      266|        -|     -|
+---------------------+---------+-------+---------+---------+------+
|Total                |        0|      5|      266|     1162|     0|
+---------------------+---------+-------+---------+---------+------+
|Available SLR        |     1344|   3072|   864000|   432000|   320|
+---------------------+---------+-------+---------+---------+------+
|Utilization SLR (%)  |        0|     ~0|       ~0|       ~0|     0|
+---------------------+---------+-------+---------+---------+------+
|Available            |     5376|  12288|  3456000|  1728000|  1280|
+---------------------+---------+-------+---------+---------+------+
|Utilization (%)      |        0|     ~0|       ~0|       ~0|     0|
+---------------------+---------+-------+---------+---------+------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+----+---+----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP| FF| LUT| URAM|
    +-------------------------+----------------------+---------+----+---+----+-----+
    |mul_10ns_16s_26_1_1_U3   |mul_10ns_16s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_10ns_16s_26_1_1_U6   |mul_10ns_16s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16s_8ns_24_1_1_U2    |mul_16s_8ns_24_1_1    |        0|   1|  0|   5|    0|
    |mul_16s_9ns_25_1_1_U1    |mul_16s_9ns_25_1_1    |        0|   1|  0|   5|    0|
    |mul_8ns_16s_24_1_1_U8    |mul_8ns_16s_24_1_1    |        0|   1|  0|   5|    0|
    |sparsemux_9_2_16_1_1_U4  |sparsemux_9_2_16_1_1  |        0|   0|  0|  20|    0|
    |sparsemux_9_2_16_1_1_U5  |sparsemux_9_2_16_1_1  |        0|   0|  0|  20|    0|
    |sparsemux_9_2_16_1_1_U7  |sparsemux_9_2_16_1_1  |        0|   0|  0|  20|    0|
    |sparsemux_9_2_16_1_1_U9  |sparsemux_9_2_16_1_1  |        0|   0|  0|  20|    0|
    +-------------------------+----------------------+---------+----+---+----+-----+
    |Total                    |                      |        0|   5|  0| 105|    0|
    +-------------------------+----------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+----+------------+------------+
    |add_ln120_fu_712_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln121_1_fu_835_p2    |         +|   0|  0|  23|          16|          16|
    |add_ln121_fu_528_p2      |         +|   0|  0|  10|           3|           1|
    |add_ln122_1_fu_1161_p2   |         +|   0|  0|  23|          16|          16|
    |add_ln122_fu_549_p2      |         +|   0|  0|  10|           3|           2|
    |add_ln123_1_fu_1307_p2   |         +|   0|  0|  23|          16|          16|
    |add_ln123_fu_570_p2      |         +|   0|  0|  10|           3|           2|
    |delta_1_fu_412_p2        |         +|   0|  0|  23|          16|          16|
    |sub_ln120_fu_632_p2      |         -|   0|  0|  34|          27|          27|
    |sub_ln121_fu_756_p2      |         -|   0|  0|  34|          27|          27|
    |sub_ln122_fu_888_p2      |         -|   0|  0|  34|          27|          27|
    |sub_ln123_fu_951_p2      |         -|   0|  0|  34|          27|          27|
    |and_ln110_1_fu_480_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln110_fu_402_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln120_1_fu_1003_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln120_2_fu_1020_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln120_fu_702_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln121_1_fu_1071_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln121_2_fu_1088_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln121_fu_825_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln122_1_fu_1215_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln122_2_fu_1233_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln122_fu_1151_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln123_1_fu_1361_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln123_2_fu_1379_p2   |       and|   0|  0|   2|           1|           1|
    |and_ln123_fu_1297_p2     |       and|   0|  0|   2|           1|           1|
    |ap_condition_263         |       and|   0|  0|   2|           1|           1|
    |icmp_ln110_fu_382_p2     |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln120_2_fu_674_p2   |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln120_fu_638_p2     |      icmp|   0|  0|  33|          26|          26|
    |icmp_ln121_1_fu_797_p2   |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln121_fu_762_p2     |      icmp|   0|  0|  33|          26|          26|
    |icmp_ln122_1_fu_1125_p2  |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln122_fu_894_p2     |      icmp|   0|  0|  33|          26|          26|
    |icmp_ln123_1_fu_1271_p2  |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln123_fu_957_p2     |      icmp|   0|  0|  33|          26|          26|
    |or_ln110_1_fu_475_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln110_2_fu_459_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln110_fu_396_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln120_1_fu_997_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln120_2_fu_1025_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln120_3_fu_975_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln120_4_fu_1009_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln120_fu_696_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln121_1_fu_1065_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln121_2_fu_1093_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln121_3_fu_1043_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln121_4_fu_1077_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln121_fu_819_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln122_1_fu_1209_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln122_2_fu_1239_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln122_3_fu_1185_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln122_4_fu_1221_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln122_fu_1145_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln123_1_fu_1355_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln123_2_fu_1385_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln123_3_fu_1331_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln123_4_fu_1367_p2    |        or|   0|  0|   2|           1|           1|
    |or_ln123_fu_1291_p2      |        or|   0|  0|   2|           1|           1|
    |delta_2_fu_486_p3        |    select|   0|  0|  16|           1|          15|
    |ap_enable_pp0            |       xor|   0|  0|   2|           1|           2|
    |xor_ln110_1_fu_464_p2    |       xor|   0|  0|   2|           1|           1|
    |xor_ln110_2_fu_469_p2    |       xor|   0|  0|   2|           1|           2|
    |xor_ln110_fu_454_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln120_1_fu_986_p2    |       xor|   0|  0|   2|           1|           2|
    |xor_ln120_2_fu_981_p2    |       xor|   0|  0|   2|           1|           1|
    |xor_ln120_3_fu_991_p2    |       xor|   0|  0|   2|           1|           2|
    |xor_ln120_4_fu_1014_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln120_fu_970_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_1_fu_1054_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_2_fu_1049_p2   |       xor|   0|  0|   2|           1|           1|
    |xor_ln121_3_fu_1059_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_4_fu_1082_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_fu_1038_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln122_1_fu_1197_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln122_2_fu_1191_p2   |       xor|   0|  0|   2|           1|           1|
    |xor_ln122_3_fu_1203_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln122_4_fu_1227_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln122_fu_1179_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln123_1_fu_1343_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln123_2_fu_1337_p2   |       xor|   0|  0|   2|           1|           1|
    |xor_ln123_3_fu_1349_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln123_4_fu_1373_p2   |       xor|   0|  0|   2|           1|           2|
    |xor_ln123_fu_1325_p2     |       xor|   0|  0|   2|           1|           2|
    +-------------------------+----------+----+---+----+------------+------------+
    |Total                    |          |   0|  0| 633|         409|         398|
    +-------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |                                     Name                                    | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                                                    |  26|          5|    1|          5|
    |ap_enable_reg_pp0_iter0                                                      |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                                                      |   9|          2|    1|          2|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_address0_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_address1_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_d1_local        |  43|          8|   16|        128|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_address0_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_address1_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_d1_local        |  43|          8|   16|        128|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_address0_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_address1_local  |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_d1_local        |  43|          8|   16|        128|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_address0_local    |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_address1_local    |  26|          5|    1|          5|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_d1_local          |  43|          8|   16|        128|
    +-----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |Total                                                                        | 424|         81|   75|        561|
    +-----------------------------------------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |                                     Name                                     | FF | LUT| Bits| Const Bits|
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |LUT_B2_load_reg_1518                                                          |  10|   0|   10|          0|
    |LUT_B3_load_reg_1547                                                          |   8|   0|    8|          0|
    |add_ln120_reg_1593                                                            |  16|   0|   16|          0|
    |add_ln121_1_reg_1619                                                          |  16|   0|   16|          0|
    |and_ln120_1_reg_1656                                                          |   1|   0|    1|          0|
    |and_ln120_2_reg_1660                                                          |   1|   0|    1|          0|
    |and_ln121_1_reg_1668                                                          |   1|   0|    1|          0|
    |and_ln121_2_reg_1672                                                          |   1|   0|    1|          0|
    |and_ln122_1_reg_1680                                                          |   1|   0|    1|          0|
    |and_ln122_2_reg_1684                                                          |   1|   0|    1|          0|
    |and_ln123_1_reg_1692                                                          |   1|   0|    1|          0|
    |and_ln123_2_reg_1696                                                          |   1|   0|    1|          0|
    |ap_CS_fsm                                                                     |   4|   0|    4|          0|
    |ap_enable_reg_pp0_iter0_reg                                                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                                                       |   1|   0|    1|          0|
    |delta_1_reg_1397                                                              |  16|   0|   16|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_addr_4_reg_1506  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_addr_5_reg_1535  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_addr_6_reg_1564  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_addr_reg_1476    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_addr_4_reg_1500  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_addr_5_reg_1529  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_addr_6_reg_1558  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_addr_reg_1470    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_addr_4_reg_1494  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_addr_5_reg_1523  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_addr_6_reg_1552  |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_addr_reg_1464    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_addr_4_reg_1512    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_addr_5_reg_1541    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_addr_6_reg_1570    |   1|   0|    1|          0|
    |eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_addr_reg_1482      |   1|   0|    1|          0|
    |k_reg_1408                                                                    |   3|   0|    3|          0|
    |mul_ln120_reg_1458                                                            |  24|   0|   24|          0|
    |mul_ln121_reg_1488                                                            |  26|   0|   26|          0|
    |or_ln120_2_reg_1664                                                           |   1|   0|    1|          0|
    |or_ln121_2_reg_1676                                                           |   1|   0|    1|          0|
    |or_ln122_2_reg_1688                                                           |   1|   0|    1|          0|
    |or_ln123_2_reg_1700                                                           |   1|   0|    1|          0|
    |sext_ln116_1_reg_1453                                                         |  24|   0|   24|          0|
    |sext_ln116_reg_1448                                                           |  26|   0|   26|          0|
    |sub_ln122_reg_1628                                                            |  27|   0|   27|          0|
    |sub_ln123_reg_1642                                                            |  27|   0|   27|          0|
    |tmp_32_reg_1402                                                               |   1|   0|    1|          0|
    |tmp_33_reg_1423                                                               |   1|   0|    1|          0|
    |tmp_34_reg_1580                                                               |   1|   0|    1|          0|
    |tmp_36_reg_1587                                                               |   1|   0|    1|          0|
    |tmp_41_reg_1606                                                               |   1|   0|    1|          0|
    |tmp_43_reg_1613                                                               |   1|   0|    1|          0|
    |tmp_reg_1391                                                                  |   1|   0|    1|          0|
    |trunc_ln116_reg_1415                                                          |   2|   0|    2|          0|
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                                         | 266|   0|  266|          0|
    +------------------------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------------------------------------------------------+-----+-----+------------+-----------------------------------------------------------------------+--------------+
|                               RTL Ports                               | Dir | Bits|  Protocol  |                             Source Object                             |    C Type    |
+-----------------------------------------------------------------------+-----+-----+------------+-----------------------------------------------------------------------+--------------+
|ap_clk                                                                 |   in|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|ap_rst                                                                 |   in|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|ap_start                                                               |   in|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|ap_done                                                                |  out|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|ap_idle                                                                |  out|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|ap_ready                                                               |  out|    1|  ap_ctrl_hs|                        backward_input<1, 1, ap_fixed<16, 6, 4, 0, 0> >|  return value|
|dL_dy_val                                                              |   in|   16|     ap_none|                                                              dL_dy_val|        scalar|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_53        |   in|    3|     ap_none|        eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_53|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_52  |   in|    8|     ap_none|  eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_52|       pointer|
|LUT_B0_address0                                                        |  out|    8|   ap_memory|                                                                 LUT_B0|         array|
|LUT_B0_ce0                                                             |  out|    1|   ap_memory|                                                                 LUT_B0|         array|
|LUT_B0_q0                                                              |   in|    8|   ap_memory|                                                                 LUT_B0|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_address0  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_ce0       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_q0        |   in|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_address1  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_ce1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_we1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3_d1        |  out|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_3|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_address0  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_ce0       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_q0        |   in|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_address1  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_ce1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_we1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2_d1        |  out|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_2|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_address0  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_ce0       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_q0        |   in|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_address1  |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_ce1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_we1       |  out|    1|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1_d1        |  out|   16|   ap_memory|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_1|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_address0    |  out|    1|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_ce0         |  out|    1|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_q0          |   in|   16|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_address1    |  out|    1|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_ce1         |  out|    1|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_we1         |  out|    1|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P_d1          |  out|   16|   ap_memory|             eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_P|         array|
|LUT_B1_address0                                                        |  out|    8|   ap_memory|                                                                 LUT_B1|         array|
|LUT_B1_ce0                                                             |  out|    1|   ap_memory|                                                                 LUT_B1|         array|
|LUT_B1_q0                                                              |   in|   10|   ap_memory|                                                                 LUT_B1|         array|
|LUT_B2_address0                                                        |  out|    8|   ap_memory|                                                                 LUT_B2|         array|
|LUT_B2_ce0                                                             |  out|    1|   ap_memory|                                                                 LUT_B2|         array|
|LUT_B2_q0                                                              |   in|   10|   ap_memory|                                                                 LUT_B2|         array|
|LUT_B3_address0                                                        |  out|    8|   ap_memory|                                                                 LUT_B3|         array|
|LUT_B3_ce0                                                             |  out|    1|   ap_memory|                                                                 LUT_B3|         array|
|LUT_B3_q0                                                              |   in|    8|   ap_memory|                                                                 LUT_B3|         array|
+-----------------------------------------------------------------------+-----+-----+------------+-----------------------------------------------------------------------+--------------+

