TimeQuest Timing Analyzer report for clk_card
Tue Mar 27 14:37:55 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; clk_card                                                         ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S30F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.54        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; clk_card.sdc  ; OK     ; Tue Mar 27 14:37:38 2012 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                                 ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                      ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]      ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]      ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1    ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; fibre_rx_clkr                                              ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { fibre_rx_clkr }                                            ;
; inclk1                                                     ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk1 }                                                   ;
; inclk14                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk14 }                                                  ;
; inclk15                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk15 }                                                  ;
; manch_pll_block|altpll_component|pll|clk[0]                ; Generated ; 40.000 ; 25.0 MHz  ; -0.833 ; 19.167 ; 50.00      ; 1         ; 1           ; -7.5  ;        ;           ;            ; false    ; inclk1  ; manch_pll_block|altpll_component|pll|inclk[0]           ; { manch_pll_block|altpll_component|pll|clk[0] }              ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                       ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 57.56 MHz  ; 57.56 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;      ;
; 57.56 MHz  ; 57.56 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;      ;
; 143.45 MHz ; 143.45 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;      ;
; 143.45 MHz ; 143.45 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;      ;
; 203.0 MHz  ; 203.0 MHz       ; fibre_rx_clkr                                           ;      ;
; 213.08 MHz ; 213.08 MHz      ; manch_pll_block|altpll_component|pll|clk[0]             ;      ;
; 237.53 MHz ; 237.53 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ;      ;
; 237.53 MHz ; 237.53 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.806  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.806  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.937  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.937  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.029  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.029  ; 0.000         ;
; fibre_rx_clkr                                           ; 17.853 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 18.924 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 35.790 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 35.790 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.664 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.664 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.664 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.668 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.989 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.989 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 1.916  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 1.916  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.931  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.931  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 11.513 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 11.513 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 12.827 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 13.194 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 13.194 ; 0.000         ;
; fibre_rx_clkr                                           ; 16.172 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 1.031  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 3.952  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 3.952  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 4.326  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.138  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.138  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 5.221  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 5.221  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 15.146 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 15.146 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 14.100 ; 14.100 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 13.416 ; 13.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.371  ; 7.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 6.614  ; 6.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.461  ; 7.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.041  ; 8.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 9.045  ; 9.045  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.191  ; 8.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.218  ; 9.218  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.921  ; 8.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.300  ; 8.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 7.964  ; 7.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.778  ; 8.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 9.346  ; 9.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.536  ; 8.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 14.305 ; 14.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 14.821 ; 14.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 14.769 ; 14.769 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.090 ; 15.090 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.326  ; 6.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 8.014  ; 8.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.700  ; 7.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.679  ; 7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.854  ; 7.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.830  ; 7.830  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.668  ; 7.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.967  ; 7.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.807  ; 7.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 8.013  ; 8.013  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.273  ; 7.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 7.526  ; 7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 8.057  ; 8.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.918  ; 7.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 8.262  ; 8.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.712  ; 7.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 8.076  ; 8.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.447  ; 7.447  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 7.493  ; 7.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.976  ; 7.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.501  ; 7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 14.100 ; 14.100 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 13.416 ; 13.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.371  ; 7.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 6.614  ; 6.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.461  ; 7.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.041  ; 8.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 9.045  ; 9.045  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.191  ; 8.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.218  ; 9.218  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.921  ; 8.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.300  ; 8.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 7.964  ; 7.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.778  ; 8.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 9.346  ; 9.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.536  ; 8.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 14.305 ; 14.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 14.821 ; 14.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 14.769 ; 14.769 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.090 ; 15.090 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.326  ; 6.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 8.014  ; 8.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.700  ; 7.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.679  ; 7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.854  ; 7.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.830  ; 7.830  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.668  ; 7.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.967  ; 7.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.807  ; 7.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 8.013  ; 8.013  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.273  ; 7.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 7.526  ; 7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 8.057  ; 8.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.918  ; 7.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 8.262  ; 8.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.712  ; 7.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 8.076  ; 8.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.447  ; 7.447  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 7.493  ; 7.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.976  ; 7.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.501  ; 7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -2.392 ; -2.392 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.748 ; -3.748 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -2.065 ; -2.065 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -2.392 ; -2.392 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.748 ; -3.748 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -2.065 ; -2.065 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 8.295  ; 8.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.585  ; 8.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.695  ; 7.695  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.669  ; 7.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.212  ; 9.212  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.473  ; 8.473  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 7.639  ; 7.639  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.550  ; 8.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 7.792  ; 7.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.428  ; 8.428  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.542  ; 8.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.419  ; 8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 7.939  ; 7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.190  ; 8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.899  ; 7.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 8.295  ; 8.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.585  ; 8.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.695  ; 7.695  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.669  ; 7.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.212  ; 9.212  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.473  ; 8.473  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 7.639  ; 7.639  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.550  ; 8.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 7.792  ; 7.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.428  ; 8.428  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.542  ; 8.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.419  ; 8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 7.939  ; 7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.190  ; 8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.899  ; 7.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 8.845  ; 8.845  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.762  ; 7.762  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.668  ; 8.668  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.845  ; 8.845  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 8.406  ; 8.406  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.074  ; 8.074  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.742  ; 7.742  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.089  ; 7.089  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.211  ; 7.211  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.544  ; 9.544  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.081  ; 9.081  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 7.896  ; 7.896  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.275  ; 9.275  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 7.407  ; 7.407  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.847  ; 6.847  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -13.373 ; -13.373 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -14.057 ; -14.057 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -13.373 ; -13.373 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -14.234 ; -14.234 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -7.261  ; -7.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -6.504  ; -6.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -7.351  ; -7.351  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -7.930  ; -7.930  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -8.104  ; -8.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -8.754  ; -8.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -7.939  ; -7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -7.907  ; -7.907  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -9.032  ; -9.032  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.348  ; -8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.347  ; -7.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -7.516  ; -7.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.617  ; -8.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -7.492  ; -7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.310  ; -8.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -8.407  ; -8.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.067  ; -8.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.847  ; -8.847  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -8.030  ; -8.030  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -7.678  ; -7.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -7.896  ; -7.896  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -9.904  ; -9.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -11.441 ; -11.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -11.081 ; -11.081 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -9.904  ; -9.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -10.040 ; -10.040 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -6.216  ; -6.216  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -7.732  ; -7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -8.011  ; -8.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -7.904  ; -7.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -7.590  ; -7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -7.569  ; -7.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -7.744  ; -7.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -7.720  ; -7.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -8.132  ; -8.132  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -8.487  ; -8.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -7.815  ; -7.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -7.902  ; -7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -7.558  ; -7.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -7.857  ; -7.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -7.697  ; -7.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -7.903  ; -7.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -7.163  ; -7.163  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -7.163  ; -7.163  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -7.416  ; -7.416  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -7.865  ; -7.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -7.947  ; -7.947  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -7.808  ; -7.808  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -8.152  ; -8.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -7.602  ; -7.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -7.966  ; -7.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -7.679  ; -7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -7.337  ; -7.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -7.600  ; -7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -7.955  ; -7.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -7.383  ; -7.383  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -7.866  ; -7.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -8.437  ; -8.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -7.391  ; -7.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -13.373 ; -13.373 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -14.057 ; -14.057 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -13.373 ; -13.373 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -14.234 ; -14.234 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -7.261  ; -7.261  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -6.504  ; -6.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -7.351  ; -7.351  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -7.930  ; -7.930  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -8.104  ; -8.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -8.754  ; -8.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -7.939  ; -7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -7.907  ; -7.907  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -9.032  ; -9.032  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.348  ; -8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.347  ; -7.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -7.516  ; -7.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.617  ; -8.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -7.492  ; -7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.310  ; -8.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -8.407  ; -8.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.067  ; -8.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.847  ; -8.847  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -8.030  ; -8.030  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -7.678  ; -7.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -7.896  ; -7.896  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -9.904  ; -9.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -11.441 ; -11.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -11.081 ; -11.081 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -9.904  ; -9.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -10.040 ; -10.040 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -6.216  ; -6.216  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -7.732  ; -7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -8.011  ; -8.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -7.904  ; -7.904  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -7.590  ; -7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -7.569  ; -7.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -7.744  ; -7.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -7.720  ; -7.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -8.132  ; -8.132  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -8.487  ; -8.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -7.815  ; -7.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -7.902  ; -7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -7.558  ; -7.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -7.857  ; -7.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -7.697  ; -7.697  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -7.903  ; -7.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -7.163  ; -7.163  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -7.163  ; -7.163  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -7.416  ; -7.416  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -7.865  ; -7.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -7.947  ; -7.947  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -7.808  ; -7.808  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -8.152  ; -8.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -7.602  ; -7.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -7.966  ; -7.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -7.679  ; -7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -7.337  ; -7.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -7.600  ; -7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -7.955  ; -7.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -7.383  ; -7.383  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -7.866  ; -7.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -8.437  ; -8.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -7.391  ; -7.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 2.502   ; 2.502   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 3.858   ; 3.858   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 2.175   ; 2.175   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 2.502   ; 2.502   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 3.858   ; 3.858   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 2.175   ; 2.175   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -8.185  ; -8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -8.475  ; -8.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -7.585  ; -7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -7.559  ; -7.559  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -9.102  ; -9.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.363  ; -8.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.865  ; -7.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -7.529  ; -7.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.440  ; -8.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -7.682  ; -7.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.318  ; -8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -8.432  ; -8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.309  ; -8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -7.829  ; -7.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -8.080  ; -8.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -7.789  ; -7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -8.185  ; -8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -8.475  ; -8.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -7.585  ; -7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -7.559  ; -7.559  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -9.102  ; -9.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.363  ; -8.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.865  ; -7.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -7.529  ; -7.529  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.440  ; -8.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -7.682  ; -7.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.318  ; -8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -8.432  ; -8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.309  ; -8.309  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -7.829  ; -7.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -8.080  ; -8.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -7.789  ; -7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -4.104  ; -4.104  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -4.180  ; -4.180  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -4.518  ; -4.518  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -4.108  ; -4.108  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -4.107  ; -4.107  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -4.104  ; -4.104  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -4.152  ; -4.152  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -4.170  ; -4.170  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -4.280  ; -4.280  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -6.081  ; -6.081  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -5.618  ; -5.618  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -5.171  ; -5.171  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -5.812  ; -5.812  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -7.297  ; -7.297  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -6.737  ; -6.737  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 9.489  ; 9.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 10.313 ; 10.313 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 7.059  ; 7.059  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 7.380  ; 7.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 7.432  ; 7.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 5.747  ; 5.747  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.562  ; 6.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.939  ; 9.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 10.760 ; 10.760 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.542  ; 7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 8.740  ; 8.740  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 10.434 ; 10.434 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 8.887  ; 8.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 9.367  ; 9.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 10.111 ; 10.111 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 9.884  ; 9.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.454 ; 10.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.170 ; 10.170 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.309 ; 10.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 9.488  ; 9.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 10.360 ; 10.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 10.115 ; 10.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 10.051 ; 10.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 9.763  ; 9.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 10.379 ; 10.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 9.498  ; 9.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.859 ; 11.859 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 7.067  ; 7.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.560  ; 7.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 7.727  ; 7.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 8.848  ; 8.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 8.007  ; 8.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.424  ; 8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 8.968  ; 8.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 9.257  ; 9.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 9.422  ; 9.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.330  ; 9.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 8.570  ; 8.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 8.221  ; 8.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 8.449  ; 8.449  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 8.623  ; 8.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.047  ; 9.047  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 8.393  ; 8.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.895 ; 10.895 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.230  ; 7.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 10.161 ; 10.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 9.489  ; 9.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 10.313 ; 10.313 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 7.059  ; 7.059  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 7.380  ; 7.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 7.432  ; 7.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 5.747  ; 5.747  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.562  ; 6.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.939  ; 9.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 10.760 ; 10.760 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.542  ; 7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 8.740  ; 8.740  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 10.434 ; 10.434 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 8.887  ; 8.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 9.367  ; 9.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 10.111 ; 10.111 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 9.884  ; 9.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.454 ; 10.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.170 ; 10.170 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.309 ; 10.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 9.488  ; 9.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 10.360 ; 10.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 10.115 ; 10.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 10.051 ; 10.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 9.763  ; 9.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 10.379 ; 10.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 9.498  ; 9.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.859 ; 11.859 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 7.067  ; 7.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.560  ; 7.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 7.727  ; 7.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 8.848  ; 8.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 8.007  ; 8.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.424  ; 8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 8.968  ; 8.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 9.257  ; 9.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 9.422  ; 9.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.330  ; 9.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 8.570  ; 8.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 8.221  ; 8.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 8.449  ; 8.449  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 8.623  ; 8.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.047  ; 9.047  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 8.393  ; 8.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.895 ; 10.895 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.230  ; 7.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 10.161 ; 10.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.218 ; 10.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 9.845  ; 9.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 9.561  ; 9.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 9.986  ; 9.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 9.924  ; 9.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 10.092 ; 10.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.218 ; 10.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 9.845  ; 9.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 9.561  ; 9.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 9.986  ; 9.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 9.924  ; 9.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 10.092 ; 10.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.188  ; 8.188  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 6.534  ; 6.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 6.873  ; 6.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 6.520  ; 6.520  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 6.237  ; 6.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 6.550  ; 6.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.525  ; 7.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.349  ; 6.349  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 6.675  ; 6.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 6.360  ; 6.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 6.884  ; 6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.358  ; 7.358  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 7.952  ; 7.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.681  ; 7.681  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 7.564  ; 7.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 8.303  ; 8.303  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 6.884  ; 6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 7.541  ; 7.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 8.127  ; 8.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 8.114  ; 8.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 8.333  ; 8.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 7.929  ; 7.929  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 8.342  ; 8.342  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 7.691  ; 7.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 8.538  ; 8.538  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 7.905  ; 7.905  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 8.017  ; 8.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 8.069  ; 8.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 9.018  ; 9.018  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 7.754  ; 7.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 10.020 ; 10.020 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 6.004  ; 6.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.883  ; 6.883  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 6.950  ; 6.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 6.668  ; 6.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 6.472  ; 6.472  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 6.717  ; 6.717  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 6.004  ; 6.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 6.598  ; 6.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 6.984  ; 6.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 6.568  ; 6.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 7.136  ; 7.136  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 7.181  ; 7.181  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 7.363  ; 7.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 6.773  ; 6.773  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 6.543  ; 6.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 6.187  ; 6.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 6.107  ; 6.107  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 6.313  ; 6.313  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 7.159  ; 7.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 6.649  ; 6.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 9.056  ; 9.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 6.764  ; 6.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 7.732  ; 7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 6.534  ; 6.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 6.873  ; 6.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 6.520  ; 6.520  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 6.237  ; 6.237  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 6.550  ; 6.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.525  ; 7.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.349  ; 6.349  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 6.675  ; 6.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 6.360  ; 6.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 6.884  ; 6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.358  ; 7.358  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 7.952  ; 7.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.681  ; 7.681  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 7.564  ; 7.564  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 8.303  ; 8.303  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 6.884  ; 6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 7.541  ; 7.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 8.127  ; 8.127  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 8.114  ; 8.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 8.333  ; 8.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 7.929  ; 7.929  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 8.342  ; 8.342  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 7.691  ; 7.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 8.538  ; 8.538  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 7.905  ; 7.905  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 8.017  ; 8.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 8.069  ; 8.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 9.018  ; 9.018  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 7.754  ; 7.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 10.020 ; 10.020 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 6.004  ; 6.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.883  ; 6.883  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 6.950  ; 6.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 6.668  ; 6.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 6.472  ; 6.472  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 6.717  ; 6.717  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 6.004  ; 6.004  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 6.598  ; 6.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 6.984  ; 6.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 6.568  ; 6.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 7.136  ; 7.136  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 7.181  ; 7.181  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 7.363  ; 7.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 6.773  ; 6.773  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 6.543  ; 6.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 6.187  ; 6.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 6.107  ; 6.107  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 6.313  ; 6.313  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 7.159  ; 7.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 6.649  ; 6.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 9.056  ; 9.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 6.764  ; 6.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 7.732  ; 7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 5.601  ; 5.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 6.684  ; 6.684  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 5.737  ; 5.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 6.207  ; 6.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 5.820  ; 5.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 6.250  ; 6.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 5.601  ; 5.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 6.239  ; 6.239  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 5.601  ; 5.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 6.684  ; 6.684  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 5.737  ; 5.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 6.207  ; 6.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 5.820  ; 5.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 6.250  ; 6.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 5.601  ; 5.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 6.239  ; 6.239  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.103  ; 8.103  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.624 ;    ;    ; 11.624 ;
+-------------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.624 ;    ;    ; 11.624 ;
+-------------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.819  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 11.546 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 11.546 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 11.576 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 11.576 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 11.661 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 11.661 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 11.677 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 11.677 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 11.742 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.819  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 11.846 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 11.845 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 11.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 11.827 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 11.546 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 11.546 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 11.576 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 11.576 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 11.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 11.661 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 11.661 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 11.654 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 11.677 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 11.677 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 11.742 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.397 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.495 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 7.495 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 7.525 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 7.525 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.610 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.610 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.626 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.626 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.691 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.397 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 7.795 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 7.794 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 7.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 7.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.495 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 7.495 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 7.525 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 7.525 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.562 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.610 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.610 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.626 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.626 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.691 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.819     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 11.546    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 11.546    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 11.576    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 11.576    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 11.661    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 11.661    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 11.677    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 11.677    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 11.742    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.819     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 11.846    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 11.845    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 11.818    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 11.827    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 11.546    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 11.546    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 11.576    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 11.576    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 11.613    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 11.661    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 11.661    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 11.654    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 11.677    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 11.677    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 11.742    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.397     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.495     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 7.495     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 7.525     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 7.525     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.610     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.610     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.626     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.626     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.691     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.397     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 7.795     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 7.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 7.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 7.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.495     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 7.495     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 7.525     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 7.525     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.562     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.610     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.610     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.603     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.626     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.626     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.691     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.452  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.452  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 5.554  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 5.554  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 6.145  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 6.145  ; 0.000         ;
; fibre_rx_clkr                                           ; 18.918 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.392 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 37.654 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 37.654 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.356 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.356 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.364 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.364 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.364 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.365 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.366 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.366 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.718 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.718 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.506  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.506  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.514  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.514  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 15.263 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 15.263 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 15.592 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 16.189 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 16.189 ; 0.000         ;
; fibre_rx_clkr                                           ; 17.819 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 0.644  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.236  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.236  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 2.860  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.886  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.886  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 2.939  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 2.939  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 12.891 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 12.891 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 7.923  ; 7.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 7.780  ; 7.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 7.442  ; 7.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 7.923  ; 7.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 4.115  ; 4.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 3.681  ; 3.681  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 3.971  ; 3.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 4.505  ; 4.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 4.745  ; 4.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.945  ; 4.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.450  ; 4.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.442  ; 4.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.911  ; 4.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.514  ; 4.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 4.359  ; 4.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.849  ; 4.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 4.459  ; 4.459  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.819  ; 4.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.893  ; 4.893  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.811  ; 4.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 5.157  ; 5.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.578  ; 4.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 7.983  ; 7.983  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 8.866  ; 8.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 8.112  ; 8.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 8.866  ; 8.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 3.506  ; 3.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 4.701  ; 4.701  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 4.367  ; 4.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 4.451  ; 4.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 4.480  ; 4.480  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 4.171  ; 4.171  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 4.257  ; 4.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 4.238  ; 4.238  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 4.338  ; 4.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 4.299  ; 4.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 4.543  ; 4.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 4.701  ; 4.701  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 4.407  ; 4.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 4.429  ; 4.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 4.277  ; 4.277  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 4.434  ; 4.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 4.307  ; 4.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 4.432  ; 4.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 4.702  ; 4.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 4.032  ; 4.032  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 4.114  ; 4.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 4.356  ; 4.356  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 4.426  ; 4.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 4.359  ; 4.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 4.251  ; 4.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 4.466  ; 4.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 4.280  ; 4.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 4.256  ; 4.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 4.352  ; 4.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 4.137  ; 4.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 4.702  ; 4.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 4.142  ; 4.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 7.923  ; 7.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 7.780  ; 7.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 7.442  ; 7.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 7.923  ; 7.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 4.115  ; 4.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 3.681  ; 3.681  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 3.971  ; 3.971  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 4.505  ; 4.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 4.745  ; 4.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.945  ; 4.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.450  ; 4.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.442  ; 4.442  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.911  ; 4.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.514  ; 4.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 4.359  ; 4.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.849  ; 4.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 4.459  ; 4.459  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.819  ; 4.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.893  ; 4.893  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.811  ; 4.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 5.157  ; 5.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.578  ; 4.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 7.983  ; 7.983  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 8.866  ; 8.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 8.112  ; 8.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 8.866  ; 8.866  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 3.506  ; 3.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 4.701  ; 4.701  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 4.367  ; 4.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 4.451  ; 4.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 4.480  ; 4.480  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 4.171  ; 4.171  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 4.257  ; 4.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 4.238  ; 4.238  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 4.338  ; 4.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 4.299  ; 4.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 4.543  ; 4.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 4.701  ; 4.701  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 4.407  ; 4.407  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 4.429  ; 4.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 4.277  ; 4.277  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 4.434  ; 4.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 4.307  ; 4.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 4.432  ; 4.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 4.702  ; 4.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 4.032  ; 4.032  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 4.114  ; 4.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 4.356  ; 4.356  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 4.426  ; 4.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 4.359  ; 4.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 4.251  ; 4.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 4.466  ; 4.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 4.280  ; 4.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 4.124  ; 4.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 4.256  ; 4.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 4.352  ; 4.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 4.137  ; 4.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 4.702  ; 4.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 4.142  ; 4.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -5.835 ; -5.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -6.542 ; -6.542 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -5.658 ; -5.658 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -5.835 ; -5.835 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -6.542 ; -6.542 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -5.658 ; -5.658 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.691  ; 4.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.188  ; 4.188  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 5.067  ; 5.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.628  ; 4.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.330  ; 4.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 4.180  ; 4.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.707  ; 4.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 4.329  ; 4.329  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.634  ; 4.634  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.700  ; 4.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.623  ; 4.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.396  ; 4.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 4.522  ; 4.522  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.385  ; 4.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.691  ; 4.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.188  ; 4.188  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 5.067  ; 5.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.628  ; 4.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.330  ; 4.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 4.180  ; 4.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.707  ; 4.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 4.329  ; 4.329  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.634  ; 4.634  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.700  ; 4.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.623  ; 4.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.396  ; 4.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 4.522  ; 4.522  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.385  ; 4.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 4.843  ; 4.843  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 4.251  ; 4.251  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 4.648  ; 4.648  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 4.843  ; 4.843  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 4.602  ; 4.602  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 4.427  ; 4.427  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 4.280  ; 4.280  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 3.899  ; 3.899  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 3.976  ; 3.976  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 5.234  ; 5.234  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 4.961  ; 4.961  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 4.401  ; 4.401  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 5.064  ; 5.064  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 4.586  ; 4.586  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 4.268  ; 4.268  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -7.756 ; -7.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -7.899 ; -7.899 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.053 ; -4.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.619 ; -3.619 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.443 ; -4.443 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.530 ; -4.530 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.785 ; -4.785 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.967 ; -4.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.559 ; -4.559 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.108 ; -4.108 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.756 ; -4.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.149 ; -4.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.567 ; -4.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.604 ; -4.604 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.867 ; -4.867 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.250 ; -4.250 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.204 ; -6.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.006 ; -6.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.514 ; -5.514 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.444 ; -3.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.305 ; -4.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.389 ; -4.389 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.195 ; -4.195 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.176 ; -4.176 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.276 ; -4.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.237 ; -4.237 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.481 ; -4.481 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.639 ; -4.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.345 ; -4.345 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.215 ; -4.215 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.372 ; -4.372 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.245 ; -4.245 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.370 ; -4.370 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -4.294 ; -4.294 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -4.364 ; -4.364 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -4.297 ; -4.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -4.463 ; -4.463 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -4.218 ; -4.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -4.062 ; -4.062 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -4.194 ; -4.194 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -4.290 ; -4.290 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -4.075 ; -4.075 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -4.316 ; -4.316 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -4.640 ; -4.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -7.756 ; -7.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -7.899 ; -7.899 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.053 ; -4.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.619 ; -3.619 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.443 ; -4.443 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.530 ; -4.530 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.785 ; -4.785 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.967 ; -4.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.559 ; -4.559 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.108 ; -4.108 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.756 ; -4.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.149 ; -4.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.567 ; -4.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.604 ; -4.604 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.867 ; -4.867 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.250 ; -4.250 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.204 ; -6.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.006 ; -6.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.514 ; -5.514 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.444 ; -3.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.305 ; -4.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.389 ; -4.389 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.195 ; -4.195 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.176 ; -4.176 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.276 ; -4.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.237 ; -4.237 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.481 ; -4.481 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.639 ; -4.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.345 ; -4.345 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.215 ; -4.215 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.372 ; -4.372 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.245 ; -4.245 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.370 ; -4.370 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -4.294 ; -4.294 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -4.364 ; -4.364 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -4.297 ; -4.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -4.463 ; -4.463 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -4.218 ; -4.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -4.062 ; -4.062 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -4.194 ; -4.194 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -4.290 ; -4.290 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -4.075 ; -4.075 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -4.316 ; -4.316 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -4.640 ; -4.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 5.897  ; 5.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.604  ; 6.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 5.720  ; 5.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 5.897  ; 5.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.604  ; 6.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 5.720  ; 5.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.556 ; -4.556 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.629 ; -4.629 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.126 ; -4.126 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.174 ; -4.174 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -5.005 ; -5.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.566 ; -4.566 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.268 ; -4.268 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.118 ; -4.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.645 ; -4.645 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.267 ; -4.267 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.572 ; -4.572 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.638 ; -4.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.561 ; -4.561 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.334 ; -4.334 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.460 ; -4.460 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.323 ; -4.323 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.556 ; -4.556 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.629 ; -4.629 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.126 ; -4.126 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.174 ; -4.174 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -5.005 ; -5.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.566 ; -4.566 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.268 ; -4.268 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.118 ; -4.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.645 ; -4.645 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.267 ; -4.267 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.572 ; -4.572 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.638 ; -4.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.561 ; -4.561 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.334 ; -4.334 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.460 ; -4.460 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.323 ; -4.323 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.308 ; -2.308 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -2.318 ; -2.318 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.549 ; -2.549 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -2.331 ; -2.331 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -2.330 ; -2.330 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -2.323 ; -2.323 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -2.310 ; -2.310 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.308 ; -2.308 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.432 ; -2.432 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -3.369 ; -3.369 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -3.096 ; -3.096 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -2.856 ; -2.856 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -3.199 ; -3.199 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -4.524 ; -4.524 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -4.206 ; -4.206 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 4.949  ; 4.949  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 5.435  ; 5.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.677  ; 3.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.778  ; 3.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.916  ; 3.916  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 4.022  ; 4.022  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 5.247  ; 5.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 5.726  ; 5.726  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 5.844  ; 5.844  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.995  ; 3.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.613  ; 4.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.597  ; 4.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 5.020  ; 5.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 5.675  ; 5.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 4.761  ; 4.761  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 5.056  ; 5.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 5.352  ; 5.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 5.683  ; 5.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 5.588  ; 5.588  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 5.560  ; 5.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 5.480  ; 5.480  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 5.280  ; 5.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 5.642  ; 5.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 5.844  ; 5.844  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 5.124  ; 5.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 6.303  ; 6.303  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 5.077  ; 5.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.763  ; 3.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 4.052  ; 4.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 4.111  ; 4.111  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 4.384  ; 4.384  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 4.755  ; 4.755  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 4.272  ; 4.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 4.507  ; 4.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 4.819  ; 4.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 4.466  ; 4.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 5.074  ; 5.074  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 5.040  ; 5.040  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 4.585  ; 4.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 5.077  ; 5.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 4.693  ; 4.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 4.401  ; 4.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 4.627  ; 4.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 4.483  ; 4.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 5.744  ; 5.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.825  ; 3.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 5.556  ; 5.556  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 4.949  ; 4.949  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 5.435  ; 5.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.677  ; 3.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.778  ; 3.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.916  ; 3.916  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 4.022  ; 4.022  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 2.928  ; 2.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 5.247  ; 5.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 5.726  ; 5.726  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 5.844  ; 5.844  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.995  ; 3.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.613  ; 4.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.597  ; 4.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 5.020  ; 5.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 5.675  ; 5.675  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 4.761  ; 4.761  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 5.056  ; 5.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 5.352  ; 5.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 5.683  ; 5.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 5.495  ; 5.495  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 5.588  ; 5.588  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 5.560  ; 5.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 5.480  ; 5.480  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 5.438  ; 5.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 5.280  ; 5.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 5.642  ; 5.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 5.844  ; 5.844  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 5.124  ; 5.124  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 6.303  ; 6.303  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 5.077  ; 5.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.763  ; 3.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 4.052  ; 4.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 4.111  ; 4.111  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 4.384  ; 4.384  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 4.755  ; 4.755  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 4.272  ; 4.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 4.507  ; 4.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 4.819  ; 4.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 4.466  ; 4.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 4.933  ; 4.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 5.074  ; 5.074  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 5.040  ; 5.040  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 4.585  ; 4.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 5.077  ; 5.077  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 4.693  ; 4.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 4.401  ; 4.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 4.627  ; 4.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 4.483  ; 4.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 5.744  ; 5.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.825  ; 3.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 5.556  ; 5.556  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 5.688  ; 5.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 5.437  ; 5.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 5.284  ; 5.284  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 5.354  ; 5.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 5.147  ; 5.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 5.688  ; 5.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 5.320  ; 5.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 5.426  ; 5.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 5.688  ; 5.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 5.437  ; 5.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 5.284  ; 5.284  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 5.354  ; 5.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 5.147  ; 5.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 5.688  ; 5.688  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 5.320  ; 5.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 5.426  ; 5.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.325  ; 4.325  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.515  ; 3.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.385  ; 3.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.157  ; 3.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.430  ; 3.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.968  ; 3.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 2.823  ; 2.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.310  ; 3.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.413  ; 3.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 3.251  ; 3.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.268  ; 4.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.020  ; 4.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.053  ; 4.053  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.063  ; 4.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.357  ; 4.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 4.343  ; 4.343  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.504  ; 4.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.493  ; 4.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.130  ; 4.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.541  ; 4.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 3.982  ; 3.982  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.355  ; 4.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.798  ; 4.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 4.162  ; 4.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 5.371  ; 5.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.666  ; 3.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.534  ; 3.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.586  ; 3.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.514  ; 3.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.715  ; 3.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.457  ; 3.457  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.829  ; 3.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.945  ; 3.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.598  ; 3.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 4.058  ; 4.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.462  ; 3.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.273  ; 3.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.223  ; 3.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.340  ; 3.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.806  ; 3.806  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.521  ; 3.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.812  ; 4.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.919  ; 3.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.577  ; 3.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 4.175  ; 4.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.515  ; 3.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.385  ; 3.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.157  ; 3.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.430  ; 3.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.968  ; 3.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 2.823  ; 2.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.310  ; 3.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.413  ; 3.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 3.251  ; 3.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.268  ; 4.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.020  ; 4.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.053  ; 4.053  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.063  ; 4.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.357  ; 4.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 4.343  ; 4.343  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.504  ; 4.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.493  ; 4.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.130  ; 4.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.541  ; 4.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 3.982  ; 3.982  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.355  ; 4.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.798  ; 4.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 4.162  ; 4.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 5.371  ; 5.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.666  ; 3.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.534  ; 3.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.586  ; 3.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.514  ; 3.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.715  ; 3.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.457  ; 3.457  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.829  ; 3.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.945  ; 3.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.598  ; 3.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 4.058  ; 4.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.462  ; 3.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.273  ; 3.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.223  ; 3.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.340  ; 3.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.806  ; 3.806  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.521  ; 3.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.812  ; 4.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.919  ; 3.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.577  ; 3.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 4.175  ; 4.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 3.396  ; 3.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 2.913  ; 2.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 3.159  ; 3.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 2.952  ; 2.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 3.162  ; 3.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 3.206  ; 3.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.185  ; 3.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 3.396  ; 3.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 2.913  ; 2.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 3.159  ; 3.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 2.952  ; 2.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 3.162  ; 3.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 3.206  ; 3.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.185  ; 3.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.261  ; 4.261  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.129 ;    ;    ; 6.129 ;
+-------------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.129 ;    ;    ; 6.129 ;
+-------------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.982 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 6.088 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.088 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.108 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.108 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.167 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.167 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.173 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.173 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 6.213 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.982 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 6.272 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 6.268 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 6.253 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 6.260 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 6.088 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.088 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.108 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.108 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.135 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.167 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.167 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.158 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.173 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.173 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 6.213 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.718 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.849 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.849 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.869 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.869 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.928 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.928 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.934 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.934 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.974 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.718 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.033 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.029 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.014 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.021 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.849 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.849 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.869 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.869 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.896 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.928 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.928 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.919 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.934 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.934 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.974 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.982     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 6.088     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.088     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.108     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.108     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.167     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.167     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.173     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.173     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 6.213     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.982     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 6.272     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 6.268     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 6.253     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 6.260     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 6.088     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.088     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.108     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.108     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.135     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.167     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.167     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.158     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.173     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.173     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 6.213     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.718     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.849     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.849     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.869     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.869     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.928     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.928     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.934     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.934     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.974     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.718     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.033     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.029     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.014     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.021     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.849     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.849     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.869     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.869     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.896     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.928     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.928     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.919     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.934     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.934     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.974     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                    ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                         ; 1.806  ; 0.356 ; 1.916    ; 0.644   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.937  ; 0.356 ; 11.513   ; 2.236   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.937  ; 0.356 ; 11.513   ; 2.236   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.806  ; 1.718 ; 1.931    ; 12.891  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.806  ; 1.718 ; 1.931    ; 12.891  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.029  ; 0.364 ; 1.916    ; 2.886   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.029  ; 0.364 ; 1.916    ; 2.886   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 35.790 ; 0.366 ; 13.194   ; 2.939   ; 19.000              ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 35.790 ; 0.366 ; 13.194   ; 2.939   ; 19.000              ;
;  fibre_rx_clkr                                           ; 17.853 ; 0.364 ; 16.172   ; 0.644   ; 19.000              ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 18.924 ; 0.365 ; 12.827   ; 2.860   ; 19.000              ;
; Design-wide TNS                                          ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fibre_rx_clkr                                           ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 14.100 ; 14.100 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 13.416 ; 13.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.371  ; 7.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 6.614  ; 6.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.461  ; 7.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.041  ; 8.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 9.045  ; 9.045  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.191  ; 8.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.218  ; 9.218  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.921  ; 8.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.300  ; 8.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 7.964  ; 7.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.778  ; 8.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 9.346  ; 9.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.536  ; 8.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 14.305 ; 14.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 14.821 ; 14.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 14.769 ; 14.769 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.090 ; 15.090 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.326  ; 6.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 8.014  ; 8.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.700  ; 7.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.679  ; 7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.854  ; 7.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.830  ; 7.830  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.668  ; 7.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.967  ; 7.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.807  ; 7.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 8.013  ; 8.013  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.273  ; 7.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 7.526  ; 7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 8.057  ; 8.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.918  ; 7.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 8.262  ; 8.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.712  ; 7.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 8.076  ; 8.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.447  ; 7.447  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 7.493  ; 7.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.976  ; 7.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.501  ; 7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 14.100 ; 14.100 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 13.416 ; 13.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 14.277 ; 14.277 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.371  ; 7.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 6.614  ; 6.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.461  ; 7.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.041  ; 8.041  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 9.045  ; 9.045  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.191  ; 8.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.218  ; 9.218  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.921  ; 8.921  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.300  ; 8.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 7.964  ; 7.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.778  ; 8.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.750  ; 8.750  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 9.346  ; 9.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.536  ; 8.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 14.305 ; 14.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 14.821 ; 14.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 16.006 ; 16.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 14.769 ; 14.769 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.090 ; 15.090 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.326  ; 6.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 8.014  ; 8.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.700  ; 7.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.679  ; 7.679  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.854  ; 7.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.830  ; 7.830  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.242  ; 8.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 8.012  ; 8.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.668  ; 7.668  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.967  ; 7.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.807  ; 7.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 8.013  ; 8.013  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.273  ; 7.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 7.526  ; 7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 8.057  ; 8.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.918  ; 7.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 8.262  ; 8.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.712  ; 7.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 8.076  ; 8.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.447  ; 7.447  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 7.493  ; 7.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.976  ; 7.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 8.547  ; 8.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.501  ; 7.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -2.392 ; -2.392 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.748 ; -3.748 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -2.065 ; -2.065 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -2.392 ; -2.392 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.748 ; -3.748 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -2.065 ; -2.065 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 8.295  ; 8.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.585  ; 8.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.695  ; 7.695  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.669  ; 7.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.212  ; 9.212  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.473  ; 8.473  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 7.639  ; 7.639  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.550  ; 8.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 7.792  ; 7.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.428  ; 8.428  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.542  ; 8.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.419  ; 8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 7.939  ; 7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.190  ; 8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.899  ; 7.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 8.295  ; 8.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.585  ; 8.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.695  ; 7.695  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.669  ; 7.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.212  ; 9.212  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.473  ; 8.473  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 7.639  ; 7.639  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.550  ; 8.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 7.792  ; 7.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.428  ; 8.428  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.542  ; 8.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.419  ; 8.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 7.939  ; 7.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.190  ; 8.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.899  ; 7.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 8.845  ; 8.845  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.762  ; 7.762  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.668  ; 8.668  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.845  ; 8.845  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 8.406  ; 8.406  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.074  ; 8.074  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.742  ; 7.742  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.089  ; 7.089  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.211  ; 7.211  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.544  ; 9.544  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.081  ; 9.081  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 7.896  ; 7.896  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.275  ; 9.275  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 7.407  ; 7.407  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.847  ; 6.847  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -7.756 ; -7.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -7.899 ; -7.899 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.053 ; -4.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.619 ; -3.619 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.443 ; -4.443 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.530 ; -4.530 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.785 ; -4.785 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.967 ; -4.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.559 ; -4.559 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.108 ; -4.108 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.756 ; -4.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.149 ; -4.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.567 ; -4.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.604 ; -4.604 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.867 ; -4.867 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.250 ; -4.250 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.204 ; -6.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.006 ; -6.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.514 ; -5.514 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.444 ; -3.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.305 ; -4.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.389 ; -4.389 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.195 ; -4.195 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.176 ; -4.176 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.276 ; -4.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.237 ; -4.237 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.481 ; -4.481 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.639 ; -4.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.345 ; -4.345 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.215 ; -4.215 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.372 ; -4.372 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.245 ; -4.245 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.370 ; -4.370 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -4.294 ; -4.294 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -4.364 ; -4.364 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -4.297 ; -4.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -4.463 ; -4.463 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -4.218 ; -4.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -4.062 ; -4.062 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -4.194 ; -4.194 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -4.290 ; -4.290 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -4.075 ; -4.075 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -4.316 ; -4.316 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -4.640 ; -4.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -7.756 ; -7.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -7.418 ; -7.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -7.899 ; -7.899 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.053 ; -4.053 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.619 ; -3.619 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -3.909 ; -3.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.443 ; -4.443 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.530 ; -4.530 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.785 ; -4.785 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.368 ; -4.368 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.967 ; -4.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.559 ; -4.559 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.009 ; -4.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.108 ; -4.108 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.756 ; -4.756 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.149 ; -4.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.567 ; -4.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.604 ; -4.604 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.867 ; -4.867 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.429 ; -4.429 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.250 ; -4.250 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.204 ; -6.204 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.006 ; -6.006 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.441 ; -5.441 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.514 ; -5.514 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.444 ; -3.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.305 ; -4.305 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.389 ; -4.389 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.109 ; -4.109 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.195 ; -4.195 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.176 ; -4.176 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.276 ; -4.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.237 ; -4.237 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.481 ; -4.481 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.639 ; -4.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.345 ; -4.345 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.367 ; -4.367 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.215 ; -4.215 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.372 ; -4.372 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.245 ; -4.245 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.370 ; -4.370 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.970 ; -3.970 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -4.294 ; -4.294 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -4.364 ; -4.364 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -4.297 ; -4.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -4.463 ; -4.463 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -4.218 ; -4.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -4.062 ; -4.062 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -4.194 ; -4.194 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -4.290 ; -4.290 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -4.075 ; -4.075 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -4.316 ; -4.316 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -4.640 ; -4.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 5.897  ; 5.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.604  ; 6.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 5.720  ; 5.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 5.897  ; 5.897  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.604  ; 6.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 5.720  ; 5.720  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.556 ; -4.556 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.629 ; -4.629 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.126 ; -4.126 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.174 ; -4.174 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -5.005 ; -5.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.566 ; -4.566 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.268 ; -4.268 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.118 ; -4.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.645 ; -4.645 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.267 ; -4.267 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.572 ; -4.572 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.638 ; -4.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.561 ; -4.561 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.334 ; -4.334 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.460 ; -4.460 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.323 ; -4.323 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.556 ; -4.556 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.629 ; -4.629 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.126 ; -4.126 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.174 ; -4.174 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -5.005 ; -5.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.566 ; -4.566 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.268 ; -4.268 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.118 ; -4.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.645 ; -4.645 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.267 ; -4.267 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.572 ; -4.572 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.638 ; -4.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.561 ; -4.561 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.334 ; -4.334 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.460 ; -4.460 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.323 ; -4.323 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.308 ; -2.308 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -2.318 ; -2.318 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.549 ; -2.549 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -2.331 ; -2.331 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -2.330 ; -2.330 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -2.323 ; -2.323 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -2.310 ; -2.310 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.308 ; -2.308 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.432 ; -2.432 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -3.369 ; -3.369 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -3.096 ; -3.096 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -2.856 ; -2.856 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -3.199 ; -3.199 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -4.524 ; -4.524 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -4.206 ; -4.206 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 9.489  ; 9.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 10.313 ; 10.313 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 7.059  ; 7.059  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 7.380  ; 7.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 7.432  ; 7.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 5.747  ; 5.747  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.562  ; 6.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.939  ; 9.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 10.760 ; 10.760 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.542  ; 7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 8.740  ; 8.740  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 10.434 ; 10.434 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 8.887  ; 8.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 9.367  ; 9.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 10.111 ; 10.111 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 9.884  ; 9.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.454 ; 10.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.170 ; 10.170 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.309 ; 10.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 9.488  ; 9.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 10.360 ; 10.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 10.115 ; 10.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 10.051 ; 10.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 9.763  ; 9.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 10.379 ; 10.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 9.498  ; 9.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.859 ; 11.859 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 7.067  ; 7.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.560  ; 7.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 7.727  ; 7.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 8.848  ; 8.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 8.007  ; 8.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.424  ; 8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 8.968  ; 8.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 9.257  ; 9.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 9.422  ; 9.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.330  ; 9.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 8.570  ; 8.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 8.221  ; 8.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 8.449  ; 8.449  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 8.623  ; 8.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.047  ; 9.047  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 8.393  ; 8.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.895 ; 10.895 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.230  ; 7.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 10.161 ; 10.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 9.489  ; 9.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 10.313 ; 10.313 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 7.059  ; 7.059  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 7.380  ; 7.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 7.432  ; 7.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.466  ; 5.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 5.994  ; 5.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.666  ; 6.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 6.319  ; 6.319  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 5.747  ; 5.747  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.562  ; 6.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.939  ; 9.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 10.760 ; 10.760 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.542  ; 7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 8.740  ; 8.740  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 9.340  ; 9.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 10.434 ; 10.434 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 8.887  ; 8.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 9.367  ; 9.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 10.111 ; 10.111 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 9.884  ; 9.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.454 ; 10.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.170 ; 10.170 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.309 ; 10.309 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 9.488  ; 9.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 10.360 ; 10.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 10.115 ; 10.115 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 10.051 ; 10.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 9.763  ; 9.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 10.379 ; 10.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 10.906 ; 10.906 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 9.498  ; 9.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.470  ; 5.470  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 6.345  ; 6.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 6.056  ; 6.056  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.363  ; 5.363  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.654  ; 5.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.518  ; 5.518  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.469  ; 5.469  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.557  ; 5.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.461  ; 5.461  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 6.398  ; 6.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.670  ; 5.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.547  ; 5.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.935  ; 5.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.974  ; 5.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.859 ; 11.859 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.870  ; 6.870  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 7.067  ; 7.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.560  ; 7.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 7.727  ; 7.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 8.248  ; 8.248  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 8.848  ; 8.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 8.007  ; 8.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.424  ; 8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 8.968  ; 8.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 9.257  ; 9.257  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 9.422  ; 9.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.330  ; 9.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 8.570  ; 8.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 8.221  ; 8.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 8.449  ; 8.449  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 8.623  ; 8.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.047  ; 9.047  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 8.393  ; 8.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.443  ; 5.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 5.287  ; 5.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.057  ; 5.057  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 5.288  ; 5.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.678  ; 5.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.036  ; 5.036  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 5.829  ; 5.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 5.623  ; 5.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 5.412  ; 5.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.182  ; 5.182  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 5.283  ; 5.283  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.879  ; 4.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 5.627  ; 5.627  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 6.133  ; 6.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.139  ; 5.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.895 ; 10.895 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.780  ; 5.780  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.230  ; 7.230  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 10.161 ; 10.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.218 ; 10.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 9.845  ; 9.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 9.561  ; 9.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 9.986  ; 9.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 9.924  ; 9.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 10.092 ; 10.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.218 ; 10.218 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 9.845  ; 9.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 9.561  ; 9.561  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 9.986  ; 9.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 10.547 ; 10.547 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 9.924  ; 9.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 10.092 ; 10.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.078  ; 5.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.188  ; 8.188  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.515  ; 3.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.385  ; 3.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.157  ; 3.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.430  ; 3.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.968  ; 3.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 2.823  ; 2.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.310  ; 3.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.413  ; 3.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 3.251  ; 3.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.268  ; 4.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.020  ; 4.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.053  ; 4.053  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.063  ; 4.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.357  ; 4.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 4.343  ; 4.343  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.504  ; 4.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.493  ; 4.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.130  ; 4.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.541  ; 4.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 3.982  ; 3.982  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.355  ; 4.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.798  ; 4.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 4.162  ; 4.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 5.371  ; 5.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.666  ; 3.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.534  ; 3.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.586  ; 3.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.514  ; 3.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.715  ; 3.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.457  ; 3.457  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.829  ; 3.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.945  ; 3.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.598  ; 3.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 4.058  ; 4.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.462  ; 3.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.273  ; 3.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.223  ; 3.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.340  ; 3.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.806  ; 3.806  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.521  ; 3.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.812  ; 4.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.919  ; 3.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.577  ; 3.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 4.175  ; 4.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.515  ; 3.515  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.385  ; 3.385  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.157  ; 3.157  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.430  ; 3.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.778  ; 2.778  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.115  ; 3.115  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.968  ; 3.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.498  ; 3.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 3.381  ; 3.381  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 2.823  ; 2.823  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.310  ; 3.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.413  ; 3.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 3.251  ; 3.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.268  ; 4.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.020  ; 4.020  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.053  ; 4.053  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.063  ; 4.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.357  ; 4.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 4.343  ; 4.343  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.504  ; 4.504  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.250  ; 4.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.493  ; 4.493  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.130  ; 4.130  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.541  ; 4.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 3.982  ; 3.982  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.355  ; 4.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.798  ; 4.798  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 4.162  ; 4.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.771  ; 2.771  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.300  ; 3.300  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 3.208  ; 3.208  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.763  ; 2.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.942  ; 2.942  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.818  ; 2.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.843  ; 2.843  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.842  ; 2.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.418  ; 3.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.953  ; 2.953  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.856  ; 2.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.900  ; 2.900  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 3.055  ; 3.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 3.054  ; 3.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 5.371  ; 5.371  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.694  ; 3.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.666  ; 3.666  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.534  ; 3.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.417  ; 3.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.586  ; 3.586  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.161  ; 3.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.514  ; 3.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.715  ; 3.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.457  ; 3.457  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.754  ; 3.754  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.829  ; 3.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.945  ; 3.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.598  ; 3.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 4.058  ; 4.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.462  ; 3.462  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.273  ; 3.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.223  ; 3.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.340  ; 3.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.806  ; 3.806  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.521  ; 3.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 3.689  ; 3.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.667  ; 2.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.615  ; 2.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.769  ; 2.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.975  ; 2.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 3.067  ; 3.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.946  ; 2.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.803  ; 2.803  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.703  ; 2.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.758  ; 2.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.524  ; 2.524  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.962  ; 2.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 3.265  ; 3.265  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.812  ; 4.812  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 3.063  ; 3.063  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.919  ; 3.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.577  ; 3.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 4.175  ; 4.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 3.396  ; 3.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 2.913  ; 2.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 3.159  ; 3.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 2.952  ; 2.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 3.162  ; 3.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 3.206  ; 3.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.185  ; 3.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 3.396  ; 3.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 2.913  ; 2.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 3.159  ; 3.159  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 2.952  ; 2.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 3.162  ; 3.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 3.206  ; 3.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 2.824  ; 2.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.185  ; 3.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.593  ; 2.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.261  ; 4.261  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.624 ;    ;    ; 11.624 ;
+-------------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.129 ;    ;    ; 6.129 ;
+-------------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33956901 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                            ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39320    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39320    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13096    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39320    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39320    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13096    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                             ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39320    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39320    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13096    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39320    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39320    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13096    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 78    ; 78   ;
; Unconstrained Input Port Paths  ; 8815  ; 8815 ;
; Unconstrained Output Ports      ; 107   ; 107  ;
; Unconstrained Output Port Paths ; 1402  ; 1402 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Mar 27 14:37:34 2012
Info: Command: quartus_sta clk_card -c clk_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dph1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_gqh1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'clk_card.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {manch_pll_block|altpll_component|pll|inclk[0]} -phase -7.50 -duty_cycle 50.00 -name {manch_pll_block|altpll_component|pll|clk[0]} {manch_pll_block|altpll_component|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.806         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.806         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     1.937         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     1.937         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     3.029         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     3.029         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    17.853         0.000 fibre_rx_clkr 
    Info (332119):    18.924         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    35.790         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    35.790         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.664         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.664         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.664         0.000 fibre_rx_clkr 
    Info (332119):     0.668         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 1.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.916         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     1.916         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     1.931         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.931         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    11.513         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    11.513         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    12.827         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    13.194         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    13.194         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    16.172         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.031         0.000 fibre_rx_clkr 
    Info (332119):     3.952         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     3.952         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     4.326         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     5.138         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.138         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     5.221         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     5.221         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    15.146         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    15.146         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.806
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.806 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.331      0.331  R        clock network delay
    Info (332115):      0.487      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115):      0.487      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[1]|regout
    Info (332115):      1.420      0.933 RR    IC  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|dataa
    Info (332115):      1.786      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|combout
    Info (332115):      2.588      0.802 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|dataa
    Info (332115):      2.954      0.366 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      5.029      2.075 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.480      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.480      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.845      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|combout
    Info (332115):      6.609      0.764 RR    IC  issue_reply_block|i_reply_queue|Selector104~0|datad
    Info (332115):      6.684      0.075 RR  CELL  issue_reply_block|i_reply_queue|Selector104~0|combout
    Info (332115):      7.898      1.214 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a24|portaaddr[3]
    Info (332115):      8.129      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.045      0.045  R        clock network delay
    Info (332115):      9.935     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.129
    Info (332115): Data Required Time :     9.935
    Info (332115): Slack              :     1.806 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.806
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.806 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.331      0.331  R        clock network delay
    Info (332115):      0.487      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115):      0.487      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[1]|regout
    Info (332115):      1.420      0.933 RR    IC  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|dataa
    Info (332115):      1.786      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|combout
    Info (332115):      2.588      0.802 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|dataa
    Info (332115):      2.954      0.366 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      5.029      2.075 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.480      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.480      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.845      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|combout
    Info (332115):      6.609      0.764 RR    IC  issue_reply_block|i_reply_queue|Selector104~0|datad
    Info (332115):      6.684      0.075 RR  CELL  issue_reply_block|i_reply_queue|Selector104~0|combout
    Info (332115):      7.898      1.214 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a24|portaaddr[3]
    Info (332115):      8.129      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.045      0.045  R        clock network delay
    Info (332115):      9.935     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.129
    Info (332115): Data Required Time :     9.935
    Info (332115): Slack              :     1.806 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.937
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.937 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.263      0.263  F        clock network delay
    Info (332115):     10.683      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115):     13.758      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a28|portbdataout[1]
    Info (332115):     15.728      1.970 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|datab
    Info (332115):     16.008      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|combout
    Info (332115):     17.349      1.341 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|datab
    Info (332115):     17.629      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|combout
    Info (332115):     18.181      0.552 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[4]|datad
    Info (332115):     18.404      0.223 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.351      0.351  R        clock network delay
    Info (332115):     20.341     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.404
    Info (332115): Data Required Time :    20.341
    Info (332115): Slack              :     1.937 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.937
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.937 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.263      0.263  F        clock network delay
    Info (332115):     10.683      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115):     13.758      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a28|portbdataout[1]
    Info (332115):     15.728      1.970 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|datab
    Info (332115):     16.008      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|combout
    Info (332115):     17.349      1.341 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|datab
    Info (332115):     17.629      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|combout
    Info (332115):     18.181      0.552 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[4]|datad
    Info (332115):     18.404      0.223 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.351      0.351  R        clock network delay
    Info (332115):     20.341     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.404
    Info (332115): Data Required Time :    20.341
    Info (332115): Slack              :     1.937 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.029
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.315      0.315  R        clock network delay
    Info (332115):      0.471      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.471      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.982      1.511 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|dataa
    Info (332115):      2.348      0.366 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|combout
    Info (332115):      3.569      1.221 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|datab
    Info (332115):      3.849      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|combout
    Info (332115):      4.644      0.795 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      4.924      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.535      1.611 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.969      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.108      0.108  R        clock network delay
    Info (332115):      9.998     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.969
    Info (332115): Data Required Time :     9.998
    Info (332115): Slack              :     3.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.029
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.315      0.315  R        clock network delay
    Info (332115):      0.471      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.471      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.982      1.511 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|dataa
    Info (332115):      2.348      0.366 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|combout
    Info (332115):      3.569      1.221 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|datab
    Info (332115):      3.849      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|combout
    Info (332115):      4.644      0.795 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      4.924      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.535      1.611 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.969      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.108      0.108  R        clock network delay
    Info (332115):      9.998     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.969
    Info (332115): Data Required Time :     9.998
    Info (332115): Slack              :     3.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.853
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.853 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.392      0.392  R        clock network delay
    Info (332115):     20.548      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7]
    Info (332115):     20.548      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]|regout
    Info (332115):     21.802      1.254 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]~_route_through|dataa
    Info (332115):     22.168      0.366 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]~_route_through|combout
    Info (332115):     25.331      3.163 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[7]|datac
    Info (332115):     25.416      0.085 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.279      3.279  R        clock network delay
    Info (332115):     43.269     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.416
    Info (332115): Data Required Time :    43.269
    Info (332115): Slack              :    17.853 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.924
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.924 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.967      1.800  F        clock network delay
    Info (332115):     21.123      0.156     uTco  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115):     21.123      0.000 RR  CELL  dv_rx_slave|manch_det_temp|regout
    Info (332115):     21.948      0.825 RR    IC  dv_rx_slave|manch_det|datac
    Info (332115):     22.033      0.085 RR  CELL  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.967      1.800  R        clock network delay
    Info (332115):     40.957     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.033
    Info (332115): Data Required Time :    40.957
    Info (332115): Slack              :    18.924 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 35.790
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 35.790 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.317      0.317  R        clock network delay
    Info (332115):      0.473      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115):      0.473      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|regout
    Info (332115):      1.807      1.334 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|datac
    Info (332115):      1.990      0.183 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|combout
    Info (332115):      2.800      0.810 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|dataa
    Info (332115):      3.166      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|combout
    Info (332115):      3.940      0.774 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|dataa
    Info (332115):      4.479      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.279      0.279  R        clock network delay
    Info (332115):     40.269     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.479
    Info (332115): Data Required Time :    40.269
    Info (332115): Slack              :    35.790 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 35.790
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 35.790 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.317      0.317  R        clock network delay
    Info (332115):      0.473      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115):      0.473      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|regout
    Info (332115):      1.807      1.334 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|datac
    Info (332115):      1.990      0.183 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|combout
    Info (332115):      2.800      0.810 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|dataa
    Info (332115):      3.166      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|combout
    Info (332115):      3.940      0.774 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|dataa
    Info (332115):      4.479      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.279      0.279  R        clock network delay
    Info (332115):     40.269     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.479
    Info (332115): Data Required Time :    40.269
    Info (332115): Slack              :    35.790 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.381      0.381  R        clock network delay
    Info (332115):      0.537      0.156     uTco  issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115):      0.767      0.230 RR  CELL  issue_reply_block|i_cmd_translator|f_rx_num_data[1]|combout
    Info (332115):      0.901      0.134 RR    IC  issue_reply_block|i_cmd_queue|data_size_reg_t|reg_o[1]|datad
    Info (332115):      1.124      0.223 RR  CELL  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.381      0.381  R        clock network delay
    Info (332115):      0.481      0.100      uTh  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.124
    Info (332115): Data Required Time :     0.481
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.381      0.381  R        clock network delay
    Info (332115):      0.537      0.156     uTco  issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|f_rx_num_data[1]
    Info (332115):      0.767      0.230 RR  CELL  issue_reply_block|i_cmd_translator|f_rx_num_data[1]|combout
    Info (332115):      0.901      0.134 RR    IC  issue_reply_block|i_cmd_queue|data_size_reg_t|reg_o[1]|datad
    Info (332115):      1.124      0.223 RR  CELL  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.381      0.381  R        clock network delay
    Info (332115):      0.481      0.100      uTh  issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|reg:data_size_reg_t|reg_o[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.124
    Info (332115): Data Required Time :     0.481
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.434      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.664      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.798      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[0]|datad
    Info (332115):      1.021      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.021
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.434      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.664      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.798      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[0]|datad
    Info (332115):      1.021      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.021
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.664
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.354      0.354  R        clock network delay
    Info (332115):      0.510      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115):      0.510      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds_temp|regout
    Info (332115):      1.033      0.523 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds|datac
    Info (332115):      1.118      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.354      0.354  R        clock network delay
    Info (332115):      0.454      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.118
    Info (332115): Data Required Time :     0.454
    Info (332115): Slack              :     0.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.664
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.354      0.354  R        clock network delay
    Info (332115):      0.510      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115):      0.510      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds_temp|regout
    Info (332115):      1.033      0.523 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds|datac
    Info (332115):      1.118      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.354      0.354  R        clock network delay
    Info (332115):      0.454      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.118
    Info (332115): Data Required Time :     0.454
    Info (332115): Slack              :     0.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.664
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[3]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.284      3.284  R        clock network delay
    Info (332115):      3.440      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[3]
    Info (332115):      3.440      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[3]|regout
    Info (332115):      3.963      0.523 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[3]|datac
    Info (332115):      4.048      0.085 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.284      3.284  R        clock network delay
    Info (332115):      3.384      0.100      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.048
    Info (332115): Data Required Time :     3.384
    Info (332115): Slack              :     0.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.668
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.668 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     41.014      1.847  R        clock network delay
    Info (332115):     41.170      0.156     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115):     41.170      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[9]|regout
    Info (332115):     41.697      0.527 RR    IC  dv_rx_slave|manch_reg[9]|datac
    Info (332115):     41.782      0.085 RR  CELL  dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     41.014      1.847  R        clock network delay
    Info (332115):     41.114      0.100      uTh  dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    41.782
    Info (332115): Data Required Time :    41.114
    Info (332115): Slack              :     0.668 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.063      0.063  R        clock network delay
    Info (332115):     10.582      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.091      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.068      0.068  R        clock network delay
    Info (332115):     10.102      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.091
    Info (332115): Data Required Time :    10.102
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.063      0.063  R        clock network delay
    Info (332115):     10.582      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.091      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.068      0.068  R        clock network delay
    Info (332115):     10.102      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.091
    Info (332115): Data Required Time :    10.102
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.916
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.916 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.528      3.030 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_b|lvds_temp|aclr
    Info (332115):      8.349      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.275      0.275  R        clock network delay
    Info (332115):     10.265     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.349
    Info (332115): Data Required Time :    10.265
    Info (332115): Slack              :     1.916 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.916
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.916 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.528      3.030 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_b|lvds_temp|aclr
    Info (332115):      8.349      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.275      0.275  R        clock network delay
    Info (332115):     10.265     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.349
    Info (332115): Data Required Time :    10.265
    Info (332115): Slack              :     1.916 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.931
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.931 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.513      3.015 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      8.334      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.275      0.275  R        clock network delay
    Info (332115):     10.265     -0.010     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.334
    Info (332115): Data Required Time :    10.265
    Info (332115): Slack              :     1.931 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.931
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.931 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.513      3.015 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      8.334      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.275      0.275  R        clock network delay
    Info (332115):     10.265     -0.010     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.334
    Info (332115): Data Required Time :    10.265
    Info (332115): Slack              :     1.931 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.513
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.513 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.941      3.443 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|time[9]|aload
    Info (332115):      8.771      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.294      0.294  R        clock network delay
    Info (332115):     20.284     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.771
    Info (332115): Data Required Time :    20.284
    Info (332115): Slack              :    11.513 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.513
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.513 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.941      3.443 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|time[9]|aload
    Info (332115):      8.771      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.294      0.294  R        clock network delay
    Info (332115):     20.284     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.771
    Info (332115): Data Required Time :    20.284
    Info (332115): Slack              :    11.513 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.827
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.827 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      3.999      0.603 RR    IC  rst_RESYN122|datac
    Info (332115):      4.182      0.183 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.423      0.241 RR    IC  rst|datad
    Info (332115):      4.498      0.075 RR  CELL  rst|combout
    Info (332115):      7.485      2.987 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      8.130      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.967      1.800  F        clock network delay
    Info (332115):     20.957     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.130
    Info (332115): Data Required Time :    20.957
    Info (332115): Slack              :    12.827 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.194
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.194 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     21.580      1.105 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.860      0.280 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.865      1.005 RR    IC  rst|dataa
    Info (332115):     23.231      0.366 RR  CELL  rst|combout
    Info (332115):     26.292      3.061 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|aclr
    Info (332115):     27.113      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.317      0.317  R        clock network delay
    Info (332115):     40.307     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.113
    Info (332115): Data Required Time :    40.307
    Info (332115): Slack              :    13.194 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 13.194
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 13.194 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     21.580      1.105 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.860      0.280 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.865      1.005 RR    IC  rst|dataa
    Info (332115):     23.231      0.366 RR  CELL  rst|combout
    Info (332115):     26.292      3.061 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|aclr
    Info (332115):     27.113      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.317      0.317  R        clock network delay
    Info (332115):     40.307     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.113
    Info (332115): Data Required Time :    40.307
    Info (332115): Slack              :    13.194 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.172
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.172 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_2hc:write_state|b_full
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     21.580      1.105 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.860      0.280 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.865      1.005 RR    IC  rst|dataa
    Info (332115):     23.231      0.366 RR  CELL  rst|combout
    Info (332115):     26.215      2.984 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|write_state|b_full|aclr
    Info (332115):     27.036      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_2hc:write_state|b_full
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.218      3.218  R        clock network delay
    Info (332115):     43.208     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_2hc:write_state|b_full
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.036
    Info (332115): Data Required Time :    43.208
    Info (332115): Slack              :    16.172 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.031
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.031 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.550      3.113 RR    IC  cc_reset_block|current_state2.PREP_SUBRACK_BCLR|aclr
    Info (332115):      4.371      0.821 RR  CELL  cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.340      0.100      uTh  cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.371
    Info (332115): Data Required Time :     3.340
    Info (332115): Slack              :     1.031 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.952
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.952 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.553      3.116 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      4.374      0.821 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.422      0.100      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.374
    Info (332115): Data Required Time :     0.422
    Info (332115): Slack              :     3.952 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.952
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.952 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.553      3.116 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      4.374      0.821 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.422      0.100      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.374
    Info (332115): Data Required Time :     0.422
    Info (332115): Slack              :     3.952 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.326
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.326 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.322      0.322  R        clock network delay
    Info (332115):     20.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.578      1.100 RR    IC  rst|datac
    Info (332115):     21.761      0.183 RR  CELL  rst|combout
    Info (332115):     24.748      2.987 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     25.393      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.967      1.800  F        clock network delay
    Info (332115):     21.067      0.100      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.393
    Info (332115): Data Required Time :    21.067
    Info (332115): Slack              :     4.326 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.138
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.138 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.578      1.100 RR    IC  rst|datac
    Info (332115):      1.761      0.183 RR  CELL  rst|combout
    Info (332115):      4.742      2.981 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      5.563      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.325      0.325  R        clock network delay
    Info (332115):      0.425      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.563
    Info (332115): Data Required Time :     0.425
    Info (332115): Slack              :     5.138 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.138
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.138 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.578      1.100 RR    IC  rst|datac
    Info (332115):      1.761      0.183 RR  CELL  rst|combout
    Info (332115):      4.742      2.981 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      5.563      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.325      0.325  R        clock network delay
    Info (332115):      0.425      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.563
    Info (332115): Data Required Time :     0.425
    Info (332115): Slack              :     5.138 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.221
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.578      1.100 RR    IC  rst|datac
    Info (332115):      1.761      0.183 RR  CELL  rst|combout
    Info (332115):      4.778      3.017 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[4]|aclr
    Info (332115):      5.599      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.599
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     5.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.221
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.322      0.322  R        clock network delay
    Info (332115):      0.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.578      1.100 RR    IC  rst|datac
    Info (332115):      1.761      0.183 RR  CELL  rst|combout
    Info (332115):      4.778      3.017 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[4]|aclr
    Info (332115):      5.599      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.599
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     5.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.146
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.146 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.322      0.322  R        clock network delay
    Info (332115):     20.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.578      1.100 RR    IC  rst|datac
    Info (332115):     21.761      0.183 RR  CELL  rst|combout
    Info (332115):     24.734      2.973 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.555      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.309      0.309  R        clock network delay
    Info (332115):     10.409      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.555
    Info (332115): Data Required Time :    10.409
    Info (332115): Slack              :    15.146 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.146
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.146 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.322      0.322  R        clock network delay
    Info (332115):     20.478      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.478      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.578      1.100 RR    IC  rst|datac
    Info (332115):     21.761      0.183 RR  CELL  rst|combout
    Info (332115):     24.734      2.973 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.555      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.309      0.309  R        clock network delay
    Info (332115):     10.409      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.555
    Info (332115): Data Required Time :    10.409
    Info (332115): Slack              :    15.146 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.206      1.634 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.336      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.794      1.634 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.336      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.206      1.634 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.336      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.794      1.634 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.336      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.152      1.688 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.390      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.848      1.688 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.390      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.152      1.688 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.390      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.848      1.688 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.390      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.733      1.573 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.275      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.733      1.573 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.275      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.733      1.573 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.275      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.733      1.573 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.275      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.225      1.615 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.317      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.775      1.615 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.317      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.225      1.615 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.317      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.775      1.615 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.317      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.725      0.725 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      2.698      1.973 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      3.240      0.542 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.725      0.725 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     22.698      1.973 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     23.240      0.542 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.005      0.828 RR  CELL  inclk1|combout
    Info (332113):      0.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.222     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):      0.425      1.647 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.967      0.542 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.995      0.828 RR  CELL  inclk1|combout
    Info (332113):     20.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.778     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     20.425      1.647 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.967      0.542 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.828      0.828 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.828      0.828 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 FF  CELL  inclk14|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 FF  CELL  inclk15|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 5.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.452         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.452         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     5.554         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     5.554         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     6.145         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     6.145         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    18.918         0.000 fibre_rx_clkr 
    Info (332119):    19.392         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    37.654         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    37.654         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.356         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.364         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.364         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.364         0.000 fibre_rx_clkr 
    Info (332119):     0.365         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     0.366         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.366         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 5.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.506         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.506         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     5.514         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.514         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    15.263         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    15.263         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    15.592         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    16.189         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    16.189         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    17.819         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 0.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.644         0.000 fibre_rx_clkr 
    Info (332119):     2.236         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     2.236         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.860         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.886         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     2.886         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     2.939         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     2.939         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    12.891         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    12.891         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.452
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.452 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.181      0.181  R        clock network delay
    Info (332115):      0.270      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115):      0.270      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[1]|regout
    Info (332115):      0.761      0.491 RR    IC  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|dataa
    Info (332115):      0.971      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|combout
    Info (332115):      1.413      0.442 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|dataa
    Info (332115):      1.623      0.210 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.764      1.141 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      3.023      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      3.023      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      3.232      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|combout
    Info (332115):      3.657      0.425 RR    IC  issue_reply_block|i_reply_queue|Selector104~0|datad
    Info (332115):      3.700      0.043 RR  CELL  issue_reply_block|i_reply_queue|Selector104~0|combout
    Info (332115):      4.367      0.667 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a24|portaaddr[3]
    Info (332115):      4.499      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.014      0.014  R        clock network delay
    Info (332115):      9.951     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.499
    Info (332115): Data Required Time :     9.951
    Info (332115): Slack              :     5.452 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.452
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.452 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.181      0.181  R        clock network delay
    Info (332115):      0.270      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg:par_id_reg|reg_o[1]
    Info (332115):      0.270      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[1]|regout
    Info (332115):      0.761      0.491 RR    IC  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|dataa
    Info (332115):      0.971      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id_reg|reg_o[7]|combout
    Info (332115):      1.413      0.442 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|dataa
    Info (332115):      1.623      0.210 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.764      1.141 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      3.023      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      3.023      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      3.232      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|combout
    Info (332115):      3.657      0.425 RR    IC  issue_reply_block|i_reply_queue|Selector104~0|datad
    Info (332115):      3.700      0.043 RR  CELL  issue_reply_block|i_reply_queue|Selector104~0|combout
    Info (332115):      4.367      0.667 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a24|portaaddr[3]
    Info (332115):      4.499      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.014      0.014  R        clock network delay
    Info (332115):      9.951     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_address_reg3
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.499
    Info (332115): Data Required Time :     9.951
    Info (332115): Slack              :     5.452 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.554
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.554 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.140      0.140  F        clock network delay
    Info (332115):     10.381      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115):     12.149      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a28|portbdataout[1]
    Info (332115):     13.203      1.054 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|datab
    Info (332115):     13.364      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|combout
    Info (332115):     14.067      0.703 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|datab
    Info (332115):     14.228      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|combout
    Info (332115):     14.506      0.278 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[4]|datad
    Info (332115):     14.634      0.128 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.193      0.193  R        clock network delay
    Info (332115):     20.188     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.634
    Info (332115): Data Required Time :    20.188
    Info (332115): Slack              :     5.554 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.554
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.554 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.140      0.140  F        clock network delay
    Info (332115):     10.381      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a28~portb_address_reg0
    Info (332115):     12.149      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|packet_buffer|fifo_storage|auto_generated|ram_block1a28|portbdataout[1]
    Info (332115):     13.203      1.054 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|datab
    Info (332115):     13.364      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~39|combout
    Info (332115):     14.067      0.703 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|datab
    Info (332115):     14.228      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~40|combout
    Info (332115):     14.506      0.278 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[4]|datad
    Info (332115):     14.634      0.128 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.193      0.193  R        clock network delay
    Info (332115):     20.188     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.634
    Info (332115): Data Required Time :    20.188
    Info (332115): Slack              :     5.554 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.145
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.145 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.260      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.260      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.054      0.794 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|dataa
    Info (332115):      1.264      0.210 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|combout
    Info (332115):      1.942      0.678 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|datab
    Info (332115):      2.103      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|combout
    Info (332115):      2.536      0.433 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      2.697      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.595      0.898 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.844      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.052      0.052  R        clock network delay
    Info (332115):      9.989     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.844
    Info (332115): Data Required Time :     9.989
    Info (332115): Slack              :     6.145 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.145
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.145 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.260      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.260      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.054      0.794 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|dataa
    Info (332115):      1.264      0.210 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~1|combout
    Info (332115):      1.942      0.678 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|datab
    Info (332115):      2.103      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|Equal2~3|combout
    Info (332115):      2.536      0.433 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      2.697      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.595      0.898 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.844      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.052      0.052  R        clock network delay
    Info (332115):      9.989     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.844
    Info (332115): Data Required Time :     9.989
    Info (332115): Slack              :     6.145 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.918
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.918 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.216      0.216  R        clock network delay
    Info (332115):     20.305      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7]
    Info (332115):     20.305      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]|regout
    Info (332115):     21.001      0.696 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]~_route_through|dataa
    Info (332115):     21.211      0.210 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[7]~_route_through|combout
    Info (332115):     22.820      1.609 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[7]|datac
    Info (332115):     22.868      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.791      1.791  R        clock network delay
    Info (332115):     41.786     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.868
    Info (332115): Data Required Time :    41.786
    Info (332115): Slack              :    18.918 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.392
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.392 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.107      0.940  F        clock network delay
    Info (332115):     20.196      0.089     uTco  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115):     20.196      0.000 RR  CELL  dv_rx_slave|manch_det_temp|regout
    Info (332115):     20.662      0.466 RR    IC  dv_rx_slave|manch_det|datac
    Info (332115):     20.710      0.048 RR  CELL  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.107      0.940  R        clock network delay
    Info (332115):     40.102     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.710
    Info (332115): Data Required Time :    40.102
    Info (332115): Slack              :    19.392 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.654
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.654 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115):      0.262      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|regout
    Info (332115):      0.995      0.733 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|datac
    Info (332115):      1.100      0.105 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|combout
    Info (332115):      1.543      0.443 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|dataa
    Info (332115):      1.753      0.210 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|combout
    Info (332115):      2.179      0.426 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|dataa
    Info (332115):      2.488      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.147      0.147  R        clock network delay
    Info (332115):     40.142     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.488
    Info (332115): Data Required Time :    40.142
    Info (332115): Slack              :    37.654 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.654
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.654 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115):      0.262      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|regout
    Info (332115):      0.995      0.733 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|datac
    Info (332115):      1.100      0.105 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~1|combout
    Info (332115):      1.543      0.443 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|dataa
    Info (332115):      1.753      0.210 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|_~2|combout
    Info (332115):      2.179      0.426 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|dataa
    Info (332115):      2.488      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.147      0.147  R        clock network delay
    Info (332115):     40.142     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.488
    Info (332115): Data Required Time :    40.142
    Info (332115): Slack              :    37.654 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.356
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.356 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.198      0.198  R        clock network delay
    Info (332115):      0.287      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.287      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.571      0.284 RR    IC  psuc_dispatch_block|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.619      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.206      0.206  R        clock network delay
    Info (332115):      0.263      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.619
    Info (332115): Data Required Time :     0.263
    Info (332115): Slack              :     0.356 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.356
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.356 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.198      0.198  R        clock network delay
    Info (332115):      0.287      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.287      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.571      0.284 RR    IC  psuc_dispatch_block|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.619      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.206      0.206  R        clock network delay
    Info (332115):      0.263      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.619
    Info (332115): Data Required Time :     0.263
    Info (332115): Slack              :     0.356 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.194      0.194  R        clock network delay
    Info (332115):      0.283      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115):      0.283      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds_temp|regout
    Info (332115):      0.567      0.284 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds|datac
    Info (332115):      0.615      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.194      0.194  R        clock network delay
    Info (332115):      0.251      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.615
    Info (332115): Data Required Time :     0.251
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.194      0.194  R        clock network delay
    Info (332115):      0.283      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115):      0.283      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds_temp|regout
    Info (332115):      0.567      0.284 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|lvds|datac
    Info (332115):      0.615      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.194      0.194  R        clock network delay
    Info (332115):      0.251      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.615
    Info (332115): Data Required Time :     0.251
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[3]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.793      1.793  R        clock network delay
    Info (332115):      1.882      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[3]
    Info (332115):      1.882      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[3]|regout
    Info (332115):      2.166      0.284 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[3]|datac
    Info (332115):      2.214      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.793      1.793  R        clock network delay
    Info (332115):      1.850      0.057      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.214
    Info (332115): Data Required Time :     1.850
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.137      0.970  R        clock network delay
    Info (332115):     40.226      0.089     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115):     40.226      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[9]|regout
    Info (332115):     40.511      0.285 RR    IC  dv_rx_slave|manch_reg[9]|datac
    Info (332115):     40.559      0.048 RR  CELL  dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.137      0.970  R        clock network delay
    Info (332115):     40.194      0.057      uTh  dv_rx:dv_rx_slave|manch_reg[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    40.559
    Info (332115): Data Required Time :    40.194
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.366 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[5]
    Info (332115):      0.259      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[5]|regout
    Info (332115):      0.545      0.286 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[5]|datac
    Info (332115):      0.593      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.593
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.366 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.366 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[5]
    Info (332115):      0.259      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[5]|regout
    Info (332115):      0.545      0.286 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[5]|datac
    Info (332115):      0.593      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.593
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.366 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.024      0.024  R        clock network delay
    Info (332115):     10.322      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.764      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.027      0.027  R        clock network delay
    Info (332115):     10.046      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.764
    Info (332115): Data Required Time :    10.046
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.024      0.024  R        clock network delay
    Info (332115):     10.322      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.764      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.027      0.027  R        clock network delay
    Info (332115):     10.046      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.764
    Info (332115): Data Required Time :    10.046
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.506
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.506 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.194      1.739 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      4.665      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.176      0.176  R        clock network delay
    Info (332115):     10.171     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.665
    Info (332115): Data Required Time :    10.171
    Info (332115): Slack              :     5.506 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.506
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.506 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.194      1.739 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_receiving|aclr
    Info (332115):      4.665      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.176      0.176  R        clock network delay
    Info (332115):     10.171     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.665
    Info (332115): Data Required Time :    10.171
    Info (332115): Slack              :     5.506 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.514
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.514 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.156      1.701 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      4.627      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.146      0.146  R        clock network delay
    Info (332115):     10.141     -0.005     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.627
    Info (332115): Data Required Time :    10.141
    Info (332115): Slack              :     5.514 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.514
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.514 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.156      1.701 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      4.627      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.146      0.146  R        clock network delay
    Info (332115):     10.141     -0.005     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.627
    Info (332115): Data Required Time :    10.141
    Info (332115): Slack              :     5.514 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.263
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.263 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.414      1.959 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|time[9]|aload
    Info (332115):      4.891      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.159      0.159  R        clock network delay
    Info (332115):     20.154     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.891
    Info (332115): Data Required Time :    20.154
    Info (332115): Slack              :    15.263 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.263
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.263 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.414      1.959 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|time[9]|aload
    Info (332115):      4.891      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.159      0.159  R        clock network delay
    Info (332115):     20.154     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.891
    Info (332115): Data Required Time :    20.154
    Info (332115): Slack              :    15.263 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.592
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.592 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.169      0.314 RR    IC  rst_RESYN122|datac
    Info (332115):      2.274      0.105 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.412      0.138 RR    IC  rst|datad
    Info (332115):      2.455      0.043 RR  CELL  rst|combout
    Info (332115):      4.140      1.685 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      4.510      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.107      0.940  F        clock network delay
    Info (332115):     20.102     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.510
    Info (332115): Data Required Time :    20.102
    Info (332115): Slack              :    15.592 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.189
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.189 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     20.854      0.592 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.015      0.161 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.567      0.552 RR    IC  rst|dataa
    Info (332115):     21.777      0.210 RR  CELL  rst|combout
    Info (332115):     23.482      1.705 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[0]|aclr
    Info (332115):     23.953      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.147      0.147  R        clock network delay
    Info (332115):     40.142     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.953
    Info (332115): Data Required Time :    40.142
    Info (332115): Slack              :    16.189 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.189
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.189 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     20.854      0.592 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.015      0.161 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.567      0.552 RR    IC  rst|dataa
    Info (332115):     21.777      0.210 RR  CELL  rst|combout
    Info (332115):     23.482      1.705 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|counter5a[0]|aclr
    Info (332115):     23.953      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.147      0.147  R        clock network delay
    Info (332115):     40.142     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|counter5a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.953
    Info (332115): Data Required Time :    40.142
    Info (332115): Slack              :    16.189 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.819
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.819 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[7]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_SUBRACK_BCLR2|regout
    Info (332115):     20.854      0.592 RR    IC  cc_reset_block|mce_bclr_o~4|datab
    Info (332115):     21.015      0.161 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.567      0.552 RR    IC  rst|dataa
    Info (332115):     21.777      0.210 RR  CELL  rst|combout
    Info (332115):     23.498      1.721 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe12a[7]|aclr
    Info (332115):     23.969      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.793      1.793  R        clock network delay
    Info (332115):     41.788     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.969
    Info (332115): Data Required Time :    41.788
    Info (332115): Slack              :    17.819 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.644
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.644 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.996      1.757 RR    IC  cc_reset_block|current_state2.PREP_SUBRACK_BCLR|aclr
    Info (332115):      2.467      0.471 RR  CELL  cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.823      0.057      uTh  cc_reset:cc_reset_block|current_state2.PREP_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.467
    Info (332115): Data Required Time :     1.823
    Info (332115): Slack              :     0.644 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.236
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.998      1.759 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      2.469      0.471 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.233      0.057      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.469
    Info (332115): Data Required Time :     0.233
    Info (332115): Slack              :     2.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.236
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.998      1.759 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      2.469      0.471 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.233      0.057      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.469
    Info (332115): Data Required Time :     0.233
    Info (332115): Slack              :     2.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.860
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.860 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.176      0.176  R        clock network delay
    Info (332115):     20.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.864      0.599 RR    IC  rst|datac
    Info (332115):     20.969      0.105 RR  CELL  rst|combout
    Info (332115):     22.654      1.685 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     23.024      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.107      0.940  F        clock network delay
    Info (332115):     20.164      0.057      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.024
    Info (332115): Data Required Time :    20.164
    Info (332115): Slack              :     2.860 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.886
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.886 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.864      0.599 RR    IC  rst|datac
    Info (332115):      0.969      0.105 RR  CELL  rst|combout
    Info (332115):      2.650      1.681 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      3.121      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.178      0.178  R        clock network delay
    Info (332115):      0.235      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.121
    Info (332115): Data Required Time :     0.235
    Info (332115): Slack              :     2.886 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.886
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.886 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.864      0.599 RR    IC  rst|datac
    Info (332115):      0.969      0.105 RR  CELL  rst|combout
    Info (332115):      2.650      1.681 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      3.121      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.178      0.178  R        clock network delay
    Info (332115):      0.235      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.121
    Info (332115): Data Required Time :     0.235
    Info (332115): Slack              :     2.886 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.939
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.939 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.864      0.599 RR    IC  rst|datac
    Info (332115):      0.969      0.105 RR  CELL  rst|combout
    Info (332115):      2.695      1.726 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      3.166      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.166
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     2.939 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.939
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.939 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.176      0.176  R        clock network delay
    Info (332115):      0.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.864      0.599 RR    IC  rst|datac
    Info (332115):      0.969      0.105 RR  CELL  rst|combout
    Info (332115):      2.695      1.726 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      3.166      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.166
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     2.939 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.891
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.891 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.176      0.176  R        clock network delay
    Info (332115):     20.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.864      0.599 RR    IC  rst|datac
    Info (332115):     20.969      0.105 RR  CELL  rst|combout
    Info (332115):     22.643      1.674 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.114      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.166      0.166  R        clock network delay
    Info (332115):     10.223      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.114
    Info (332115): Data Required Time :    10.223
    Info (332115): Slack              :    12.891 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.891
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.891 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.176      0.176  R        clock network delay
    Info (332115):     20.265      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.265      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.864      0.599 RR    IC  rst|datac
    Info (332115):     20.969      0.105 RR  CELL  rst|combout
    Info (332115):     22.643      1.674 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.114      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.166      0.166  R        clock network delay
    Info (332115):     10.223      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.114
    Info (332115): Data Required Time :    10.223
    Info (332115): Slack              :    12.891 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.127      0.919 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.184      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.873      0.919 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.184      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.127      0.919 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.184      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.873      0.919 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.184      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.095      0.951 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.216      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.905      0.951 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.216      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.095      0.951 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.216      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.905      0.951 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.216      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.835      0.881 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.146      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.835      0.881 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.146      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.835      0.881 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.146      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.835      0.881 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.146      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.138      0.908 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.173      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.862      0.908 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.173      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.138      0.908 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.173      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.862      0.908 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.173      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.344      0.344 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      1.455      1.111 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      1.766      0.311 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.344      0.344 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     21.455      1.111 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     21.766      0.311 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.440      0.393 RR  CELL  inclk1|combout
    Info (332113):     -0.101      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.128     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     -0.204      0.924 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.107      0.311 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.560      0.393 RR  CELL  inclk1|combout
    Info (332113):     19.899      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.872     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     19.796      0.924 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.107      0.311 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.393      0.393 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.393      0.393 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 FF  CELL  inclk14|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 FF  CELL  inclk15|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 597 megabytes
    Info: Processing ended: Tue Mar 27 14:37:55 2012
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:27


