# VHDL-Project
Project for the course "Reti Logiche" - Politecnico di Milano
