% main.tex — IEEEtran (LuaLaTeX, luatexja)
% Build: lualatex main.tex ; lualatex main.tex
\documentclass[conference]{IEEEtran}

% ---------------- Japanese (LuaLaTeX) ----------------
\usepackage{luatexja}
\usepackage{luatexja-fontspec}
% 和文フォントはTeX Live同梱（再配布安全）
\setmainjfont{HaranoAjiMincho} % 明朝体
\setsansjfont{HaranoAjiGothic} % ゴシック体

% ---------------- Latin fonts (Times系に寄せる) ----------------
\usepackage{fontspec}
\setmainfont{TeX Gyre Termes} % Times相当
\setsansfont{TeX Gyre Heros}  % Helvetica相当（IEEE図表に合う）
\setmonofont{TeX Gyre Cursor} % 等幅

% ---------------- General packages (IEEE互換の範囲) ----------------
\usepackage{siunitx}
\sisetup{detect-all,mode=match,propagate-math-font=true}
\usepackage{graphicx}
\usepackage{xcolor}
\usepackage{booktabs}
\usepackage{cite}
\usepackage[hidelinks]{hyperref}
\urlstyle{same}

% ---------------- TikZ（図は本文内に埋め込み）----------------
\usepackage{tikz}
\usetikzlibrary{arrows.meta,calc}
\tikzset{
  >=Stealth,
  every picture/.style={line cap=round,line join=round},
}
\pgfmathsetseed{20250928} % 再現性のため乱数シード固定

% ====== 追加パッケージ（プリアンブル） ======
\usepackage{pgfplots}
\pgfplotsset{compat=1.18}
\usepackage{pgfplotstable}

% =====================================================
% 内蔵図コマンド（本文で呼ぶ前＝\begin{document}より前に置く）
% 使い方例：\figVoidDonutInline            % 既定サイズ
%           \figVoidDonutInline[0.050]     % 少し大きめ
% =====================================================

% ---- Fig.1: ドーナツ状のボイド分布（1カラム対応・幅広リング）----
\newcommand{\figVoidDonutInline}[1][0.045]{%
  \begin{tikzpicture}[scale=#1]
    % 再現性（この図だけの種にする）
    \pgfmathsetseed{20250928}
    % 外周参照円（薄め）
    \draw[line width=0.6pt, gray!60] (0,0) circle (100);
    % 半径分布を広めに（中心55、±15）
    \foreach \i in {1,...,360}{%
      \pgfmathsetmacro{\ang}{rnd*360}
      \pgfmathsetmacro{\rad}{55 + 15*(rnd-0.5)}
      \fill[gray!30] (\ang:\rad) circle (1.0);
    }
  \end{tikzpicture}%
}

% ====== Fig.2: 6層PZT（上下=太実線／中間=細点線／ボイド=塗りのみ）======
% 使い方: \figPZTLayersVoidInline         % 既定は第4層にボイド
%         \figPZTLayersVoidInline[3]     % 第3層にボイド、など
\newcommand{\figPZTLayersVoidInline}[1][4]{%
  \begin{tikzpicture}[x=0.9cm,y=0.9cm]
    % ---- パラメータ ----
    \def\W{6.0}   % 横幅
    \def\H{0.45}  % 各層の厚み
    \def\N{6}     % 層数
    \def\voidLayer{#1} % ★ ここで定義（既定=4）

    % ---- 7本の水平線（0〜6）----
    \foreach \i in {0,...,6}{%
      \pgfmathsetmacro{\yy}{\i*\H}%
      % 最下 (i=0) と最上 (i=6) は太実線／中間は細い点線
      \ifnum\i=0
        \draw[line width=1pt] (0,\yy) -- (\W,\yy);
      \else
        \ifnum\i=6
          \draw[line width=1pt] (0,\yy) -- (\W,\yy);
        \else
          \draw[gray!60, densely dotted, line width=0.6pt] (0,\yy) -- (\W,\yy);
        \fi
      \fi
    }

    % ---- ボイド矩形（枠線なし＝塗りのみ）----
    \pgfmathsetmacro{\yv}{(\voidLayer-1)*\H}%
    \fill[gray!50] (2.1,\yv) rectangle (3.0,\yv+\H);
  \end{tikzpicture}%
}

% ==== Fig.3 端部焼損 図コマンド定義（未定義なら新規定義）====
\usepackage{tikz}
\usetikzlibrary{arrows.meta,calc}
\tikzset{>=Stealth, every picture/.style={line cap=round,line join=round}}

\makeatletter
\@ifundefined{figEdgeBurnoutInline}{%
  \newcommand{\figEdgeBurnoutInline}{%
    \begin{tikzpicture}[x=0.9cm,y=0.9cm]
      % ========= パラメータ =========
      \def\W{10}\def\beH{0.20}\def\pztH{1.20}\def\teH{0.20}
      \def\xPZT{4.0}\def\xGapR{6.0}\def\xViaL{7.6}\def\xViaR{8.2}

      % ========= 下地〜層 =========
      \fill[gray!55] (0,0) rectangle (\W,\beH);                                   % BE
      \fill[gray!15] (0,\beH) rectangle (\xPZT,\beH+\pztH);                        % 左PZT
      \fill[gray!80] (0,\beH+\pztH) rectangle (\xPZT,\beH+\pztH+\teH);             % 左TE
      \fill[gray!15] (\xGapR,\beH) rectangle (\W,\beH+\pztH);                      % 右PZT（全面）
      \fill[gray!80] (\xGapR,\beH+\pztH) rectangle (\W,\beH+\pztH+\teH);           % 右TE（全面）
      \fill[white]   (\xViaL,\beH) rectangle (\xViaR,\beH+\pztH+\teH);             % 柱開口（BE露出）
      \fill[gray!30] (\xGapR,\beH+\pztH+\teH) rectangle (\W,\beH+\pztH+\teH+0.60); % Au配線(TE上)
      \fill[gray!30] (\xViaL,\beH) rectangle (\xViaR,\beH+\pztH+\teH);             % Au柱（BEまで）

      % ========= 強調表示 =========
      \draw[line width=1.0pt] (\xPZT,\beH) -- (\xPZT,\beH+\pztH);                  % 側壁
      \draw[gray!70,dashed,line width=0.7pt] (\xPZT-0.2,\beH) -- (\xPZT-0.2,\beH+\pztH);
      \draw[gray!70,dashed,line width=0.7pt] (\xPZT+0.2,\beH) -- (\xPZT+0.2,\beH+\pztH);

      % ========= ラベル（日英併記） =========
      % 端子
      \draw[->] (0.3,\beH+\pztH+\teH+0.4) -- (0.8,\beH+\pztH+\teH+0.05);
      \node[anchor=south] at (0.3,\beH+\pztH+\teH+0.4)
        {\scriptsize VBS = -10\,V};

      \draw[->] (7.2,\beH+\pztH+\teH+0.9) -- (7.2,\beH+\pztH+\teH+0.62);
      \node[anchor=south] at (7.2,\beH+\pztH+\teH+0.9)
        {\scriptsize COM = 10–30\,V};

      % 層名（JP / EN）
      \node[anchor=east] at (0,\beH/2)
        {\scriptsize BE（下部電極）/ Bottom electrode};
      \node[anchor=east] at (0,\beH+\pztH/2)
        {\scriptsize PZT（圧電膜）/ Piezoelectric layer};
      \node[anchor=east] at (0,\beH+\pztH+\teH/2)
        {\scriptsize TE（上部電極）/ Top electrode};

      % 焼損注記（JP / EN）
      \draw[->,thick] (\xPZT+0.4,\beH+0.6) -- (\xPZT+0.05,\beH+0.6);
      \node[anchor=west] at (\xPZT+0.45,\beH+0.6)
        {\scriptsize 焼損発生点 / Burnout spot（PZT側壁露出 / exposed sidewall）};
    \end{tikzpicture}%
  }%
}{%
  % 既定義なら差し替え
  \renewcommand{\figEdgeBurnoutInline}{%
    \begin{tikzpicture}[x=0.9cm,y=0.9cm]
      \def\W{10}\def\beH{0.20}\def\pztH{1.20}\def\teH{0.20}
      \def\xPZT{4.0}\def\xGapR{6.0}\def\xViaL{7.6}\def\xViaR{8.2}

      \fill[gray!55] (0,0) rectangle (\W,\beH);
      \fill[gray!15] (0,\beH) rectangle (\xPZT,\beH+\pztH);
      \fill[gray!80] (0,\beH+\pztH) rectangle (\xPZT,\beH+\pztH+\teH);
      \fill[gray!15] (\xGapR,\beH) rectangle (\W,\beH+\pztH);
      \fill[gray!80] (\xGapR,\beH+\pztH) rectangle (\W,\beH+\pztH+\teH);
      \fill[white]   (\xViaL,\beH) rectangle (\xViaR,\beH+\pztH+\teH);
      \fill[gray!30] (\xGapR,\beH+\pztH+\teH) rectangle (\W,\beH+\pztH+\teH+0.60);
      \fill[gray!30] (\xViaL,\beH) rectangle (\xViaR,\beH+\pztH+\teH);

      \draw[line width=1.0pt] (\xPZT,\beH) -- (\xPZT,\beH+\pztH);
      \draw[gray!70,dashed,line width=0.7pt] (\xPZT-0.2,\beH) -- (\xPZT-0.2,\beH+\pztH);
      \draw[gray!70,dashed,line width=0.7pt] (\xPZT+0.2,\beH) -- (\xPZT+0.2,\beH+\pztH);

      \draw[->] (0.3,\beH+\pztH+\teH+0.4) -- (0.8,\beH+\pztH+\teH+0.05);
      \node[anchor=south] at (0.3,\beH+\pztH+\teH+0.4)
        {\scriptsize VBS = -10\,V};

      \draw[->] (7.2,\beH+\pztH+\teH+0.9) -- (7.2,\beH+\pztH+\teH+0.62);
      \node[anchor=south] at (7.2,\beH+\pztH+\teH+0.9)
        {\scriptsize COM = 10–30\,V};

      \node[anchor=east] at (0,\beH/2)
        {\scriptsize BE（下部電極）/ Bottom electrode};
      \node[anchor=east] at (0,\beH+\pztH/2)
        {\scriptsize PZT（圧電膜）/ Piezoelectric layer};
      \node[anchor=east] at (0,\beH+\pztH+\teH/2)
        {\scriptsize TE（上部電極）/ Top electrode};

      \draw[->,thick] (\xPZT+0.4,\beH+0.6) -- (\xPZT+0.05,\beH+0.6);
      \node[anchor=west] at (\xPZT+0.45,\beH+0.6)
        {\scriptsize 焼損発生点 / Burnout spot（PZT側壁露出 / exposed sidewall）};
    \end{tikzpicture}%
  }%
}
\makeatother

% 本文側の別名互換
\providecommand{\figEdgeBurnoutSketch}{\figEdgeBurnoutInline}

% =====================================================
% タイトル/著者（日英併記）
% =====================================================

\title{%
  薄膜ピエゾアクチュエータにおける振動板クラックと端部焼損の原因解析・対策提案\\
  \large Cause Analysis and Countermeasure Proposal for Diaphragm Cracks and Edge Burnout in PZT Thin-Film Actuators
}

\author{%
  \IEEEauthorblockN{三溝 真一 (Shinichi Samizo)}%
  \IEEEauthorblockA{独立系半導体研究者（元セイコーエプソン） / Independent Semiconductor Researcher (ex-Seiko Epson)\\%
  Email: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}\quad
  GitHub: \url{https://github.com/Samizo-AITL}}%
}

\begin{document}
\maketitle

% =====================================================
% 要旨・キーワード（日英併記）
% =====================================================

\begin{abstract}
\textbf{和文要旨} —
本研究は，Epson $\mu$TFP（薄膜PZT，$d_{33}$駆動）アクチュエータの量産工程で顕在化した
(1) 振動板クラックと (2) セグメント端部焼損の二課題を対象に，原因解析と対策評価を行った。
クラックはウエハ同心円状に分布し，断面観察でPZT多層の特定層にボイドが局在することを確認した。
これはRTA後の外気由来吸着に伴う表面疎水化を起点とし，ゾルゲル塗布時の気泡巻き込みに起因する。
RTA直後の\emph{酢酸プレウェット（約2\%, 30\,s）}により親水性を回復し，気泡巻き込みを抑制することで，
不良率を5–10\%から\(\le\!1\%\)へと低減し量産条件として確立した。
一方，端部焼損はCOM下電極（Au配線）とVBS上電極が最接近するPZT側壁露出部に集中し，
最大\SI{40}{V}の印加と台形波立上り過渡電流（$I=C\,\mathrm{d}V/\mathrm{d}t$）による電界集中を起点とする
局所絶縁破壊が示唆された。恒久策として\emph{ALD–AlO$_x$}による側壁パッシベーションを提案する。
以上より，薄膜PZTに固有の欠陥発生連鎖を明確化するとともに，
（G1）親水性リセットと（G2）側壁パッシベーションの二本柱からなる
一般化可能なプロセス指針を提示した。

\medskip
\textbf{Abstract (English)} —
This study addresses two reliability issues observed in mass production of Epson $\mu$TFP
(thin-film PZT, $d_{33}$ mode) actuators: (1) diaphragm cracks and (2) edge burnout.
Cracks showed a donut-shaped wafer distribution, and cross-sections revealed voids localized in
specific PZT layers. The mechanism is traced to post-RTA surface hydrophobicity due to airborne
adsorbates, which leads to bubble entrapment during sol-gel coating. An \emph{acetic-acid pre-wet}
($\sim$2\%, 30\,s) immediately after RTA restored hydrophilicity and suppressed bubbles,
reducing the defect rate from 5–10\% to \(\le\!1\%\) and qualifying as a production condition.
Edge burnout localized at exposed PZT sidewalls where the COM bottom electrode (via Au routing)
approaches the VBS top electrode; up to \SI{40}{V} bias combined with trapezoidal-wave transients
($I=C\,\mathrm{d}V/\mathrm{d}t$) suggests local breakdown under field concentration.
As a permanent countermeasure, \emph{ALD AlO$_x$} sidewall passivation is proposed.
These results clarify thin-film-specific failure chains and establish two generalizable process
guidelines for ferroelectric MEMS: (G1) hydrophilicity reset and (G2) sidewall passivation.
\end{abstract}

\begin{IEEEkeywords}
\textbf{和文キーワード} — インクジェット，MEMSアクチュエータ，PrecisionCore（$\mu$TFP），薄膜PZT，$d_{33}$駆動，信頼性，酢酸プレウェット，側壁パッシベーション，端部焼損，クラック \\
\textbf{Keywords} — Inkjet printing, MEMS actuator, PrecisionCore ($\mu$TFP), Thin-film PZT, $d_{33}$ mode, Reliability, Acetic pre-wet, Sidewall passivation, Edge burnout, Cracks
\end{IEEEkeywords}

% =====================================================
% I.序論
% =====================================================

\section{序論}
インクジェットプリントヘッドは，解像度・速度・信頼性の高度化要求に応じて進化してきた。
Epson体系では，1990年代の \emph{Mach} ヘッド（バルク積層PZT，$d_{31}$駆動）が
銀塩写真の置換を牽引し，2007年に \emph{TFP}（Thin Film Piezo）ヘッドの量産化により
ピエゾの\emph{自前製造（内製化）}とMEMS一体加工への転換が始まった。
その到達点として，2012年に \emph{PrecisionCore}（$\mu$TFP）ヘッドが製品化され，
ビジネスインクジェット分野でレーザープリンタの置換を本格化させた。

この技術的跳躍は，材料を「買って使う」方式から「作って最適化する」方式へのパラダイム転換に他ならない。
しかし薄膜ピエゾの高電界・高密度駆動は，バルク素子では顕在化しなかった量産上の課題を露呈させた。
すなわち，（i）RTA後の表面疎水化を起点とするスピン塗布時の気泡巻き込みに由来する
\emph{振動板クラック}，および（ii）COM–VBS近接部のPZT側壁露出で電界が集中して発生する
\emph{端部焼損}である。前者はプロセス環境・表面化学の管理課題，後者はデバイス幾何と
過渡電流（$I=C\,\mathrm{d}V/\mathrm{d}t$）が重なる信頼性課題として現れた。

本論文の目的は，PrecisionCore $\mu$TFPヘッドの\emph{基盤技術確立}に至る過程で直面した
上記二課題の原因を量産工程データと不良解析に基づいて同定し，
（A）RTA直後の\emph{酢酸プレウェット}による親水性リセットと，
（B）\emph{ALD–AlO$_x$ 側壁パッシベーション}によるエッジ電界緩和という
二本柱の対策を提示・評価することである。
（A）は歩留まり不良率を 5–10\% から \(\approx 0\%\) へ低減し量産条件として確立した実装策であり，
（B）は高耐圧化・長期信頼性向上に有効な恒久策として提案する。

本稿の貢献は三点に要約される。
(1) 薄膜PZT特有の欠陥発生連鎖（外気付着$\rightarrow$疎水化$\rightarrow$気泡捕捉$\rightarrow$層内ボイド$\rightarrow$クラック）
と，端部焼損の電界・熱連成機構を\emph{工程と構造の両面}から統一的に整理した。
(2) 工程介入（酢酸プレウェット）により\emph{量産即応性の高い恒久改善}を実証した。
(3) 形状起因で不可避な側壁露出に対し，\emph{設計で避けられない領域をプロセスで守る}
というMEMS一般に適用可能な指針（G1/G2）を与えた。
以降，\S2で対象デバイスと工程を概説し，\S3で観測結果，\S4で原因と対策を考察，
\S5で結論を述べる。

% =====================================================
% II. デバイス・プロセス構成
% =====================================================
\section{デバイス・プロセス構成}
本研究対象のアクチュエータチップは，シリコン基板上にゾルゲル法により形成した
多層PZT薄膜を駆動層とする積層型構造を有する。

\subsection{層構成}
基板は (111) 方位 Si ウエハであり，裏面にキャビティを形成して振動板領域を確保した。
基板表面には高耐圧化を目的として ZrO$_2$ 絶縁層（約 \SI{400}{nm}）を堆積し，
その上に下部電極を構築した。下電極は Pt(111)（\SI{80}{nm}）を主材とし，
Ir 酸化防止層（\SI{10}{nm}）を介在し，Ti seed層（\SI{4}{nm}）を堆積させることで
結晶配向性と成膜安定性を確保した。
さらに，PZT第1層焼成後に Ti 薄膜（\SI{4}{nm}）を挿入することで，
PZTの組成傾斜を制御し，結晶成長の均一化を図った。

PZT薄膜は Pb(Zr,Ti)O$_3$ 組成を有し，1層あたり \SI{200}{nm} の膜厚で
スピンコート～RTA焼成を6回繰り返すことにより，合計 \SI{1.2}{\micro\metre} の
駆動層を形成した。上部電極には Ir/Ti (\SI{10}{nm}/\SI{10}{nm}) を採用し，
電気化学的安定性と応力緩和の両立を図っている。

\begin{table*}[t]
  \centering
  \caption{%
    $\mu$TFPアクチュエータチップの層構成（下層→上層）\\
    Layer structure of $\mu$TFP actuator chip (bottom → top)
  }
  \label{tab:layer-structure}
  \begin{tabular}{lll}
    \hline
    \textbf{層構成 / Layer} & \textbf{材料 / Material} & \textbf{厚み・備考 / Thickness \& Function} \\
    \hline
    Si基板 / Substrate & Si(111) & 5000 nm / キャリア基板，キャビティ形成用 / Carrier wafer, cavity formation \\
    絶縁層 / Insulating layer & ZrO\textsubscript{2} & 400 nm / 高耐圧・高誘電率絶縁膜 / High-$k$ dielectric \\
    接着層 / Bonding layer & Ti & 4 nm / 下電極密着性向上 / Adhesion to BE \\
    下電極 / Bottom electrode & Pt & 80 nm / (111)配向，PZT配向誘導 / (111) oriented, seed for PZT \\
    酸化防止層 / Oxidation barrier & Ir & 10 nm / Pt酸化防止，結晶安定化 / Prevents Pt oxidation \\
    seed層 / Seed layer & Ti & 4 nm / 配向制御 / Initial growth control \\
    PZT初期層 / Initial PZT layer & Pb(Zr,Ti)O\textsubscript{3} & 200 nm / 第1層成膜 / First deposition \\
    中間層 / Mid layer & Ti & 4 nm / 組成傾斜改善，応力緩和 / Composition grading, stress relaxation \\
    PZT積層 / PZT stack & Pb(Zr,Ti)O\textsubscript{3} & 200 nm × 5 = 1000 nm / 5層積層 / Five-layer deposition \\
    上電極 / Top electrode & Ir/Ti & 10/10 nm / 応力緩和・反応抑制 / Stress relief, reaction suppression \\
    \hline
  \end{tabular}
\end{table*}

\subsection{アクチュエータ構造}
アクチュエータは，Siキャビティ上に形成された
薄膜PZT振動板を駆動素子とする単層セグメント型構造である。
各セグメントの寸法は以下の通りである。
\begin{itemize}
  \item セグメント幅：\SI{70}{\micro m}
  \item セグメント長：\SI{800}{\micro m}
  \item 振動板厚：\SI{1.2}{\micro m}（PZT層），ZrO$_2$ 絶縁層 \SI{0.4}{\micro m}
  \item 配線層：Au/NiCr (\SI{1300}{nm}/\SI{50}{nm})
  \item キャビティ幅：\SI{70}{\micro m}
\end{itemize}

1チップあたり2列構成で，1列300セグメントを有する（計600ノズル）。
各列はCOF (Chip on Film) 実装のドライバICにより独立駆動され，
COF側のAu/Cu端子とアクチュエータ側のNiCr/Auパッドは
非加圧型コンプレッション（NPC）接合により電気的に接続される。

\subsection{ドライバICとの統合}
ドライバICは CMOS \SI{0.35}{\micro\metre} プロセスにより製造され，
標準電源 \SI{3.3}{V}，高耐圧出力 \SI{45}{V} に対応する。
300チャネル×2列構成で合計600ノズルを駆動し，
300\,dpiクラスの高密度ノズルアレイにおいて並列動作を実現する。

\subsection{アクチュエータ特性}
初期変位量は約 \SI{800}{nm} であり，
通電試験における180億ショット後の変位低下量は5\%以内であった。
この結果，μTFPアクチュエータは高耐久かつ安定した吐出駆動性能を有することが確認された。

% =====================================================
% III. 薄膜ピエゾアクチュエータの課題
% =====================================================
\section{薄膜ピエゾアクチュエータの課題}
薄膜PZTを用いた $\mu$TFP アクチュエータは，
高密度・高応答な駆動を可能にする一方で，
薄膜化と微細加工に伴う新たな課題を内包している。
特に量産工程では，次の二つの現象が安定歩留まりを阻害する主要因として顕在化した。

\begin{enumerate}
  \item \textbf{振動板クラック}：ゾルゲル成膜過程で生じた膜内ボイドを起点に，
  振動板全体に同心円状のクラックが発生。RTA装置での表面疎水化と
  スピン塗布時の気泡巻き込みが主因と推定された。
  \item \textbf{端部焼損}：COM下電極とVBS上電極が近接する領域において，
  PZT側壁露出部で局所電界が集中し，絶縁破壊・焼損が発生する現象。
  高電圧駆動化により顕著化した。
\end{enumerate}

これらはいずれも，薄膜ピエゾアクチュエータに特有の
「表面化学的要因」と「構造的要因」が複合して発生する，
電気・応力・化学反応が同時に関与する複合現象である。

% =====================================================
% IV. 振動板クラックの解析と対策
% =====================================================
\section{振動板クラックの解析と対策}
\label{sec:crack}

\subsection{現状把握}
ユニットスクリーニングで抽出した不良チップを解析したところ，
ウェハ半径の中間域に\emph{同心リング状}に分布していることが確認された。
断面TEMでは，6層PZTのうち\emph{特定の層}に局所的な空隙（ボイド）が形成されており，
EDXでは\emph{炭素由来成分}が検出された。(Fig.1)
処理履歴の追跡により，特定のRTA装置で処理されたウエハに限定して発生しており，
その装置天井部には外気排気口が存在していた。

さらに，同装置で長時間滞留させたウエハを用いてPZT塗布・焼成を行い，
反射条件を最適化した表面検査を実施したところ，
PZT内部ボイドに起因すると考えられる\emph{同心円状の欠陥分布}が再現された。(Fig.2)

\begin{figure}[t]
  \centering
  \figPZTLayersVoidInline
  \caption{%
    PZT 6層のうち特定層に形成された局所ボイド（グレー部）。
    この層内欠陥が応力集中を誘発し，クラックの起点となる。
    Void observed in a specific layer of 6-layer PZT stack (gray box).
  }
  \label{fig:layer-void}
\end{figure}

\begin{figure}[t]
  \centering
  \figVoidDonutInline
  \caption{%
    ウエハ上に観測されたドーナツ状の欠陥分布。
    半径中間域に同心リング状のボイド集中帯が形成されている。
    Donut-shaped void distribution on wafer.
  }
  \label{fig:donut}
\end{figure}

\subsection{原因仮説}
RTA後の外気暴露によりPZT表面が疎水化し，
スピン塗布時にゾルが半径中間部で一時滞留する際に気泡を巻き込み，
層内ボイドが形成される。
このボイドは焼成時に局所的な熱応力を集中させ，
残留応力場として膜内に固定される。
ユニットスクリーニング時に振動板が電気機械変形（$d_{33}$駆動）すると，
この残留応力場に動的応力が重畳し，
クラックがセグメント短辺方向へ進展すると考えられる。
すなわち，\emph{外気由来汚染と親水性低下が根本原因}である。

\subsection{対策立案と実施}
対策として以下を実施した：
\begin{itemize}
  \item 暫定策：RTA装置の排気口にHEPAフィルタを設置し，
        外気流入を防止するとともに定期交換を実施。
  \item 恒久策：RTA直後に酢酸2\%による\emph{プレウェット処理(30\,s)}を追加し，
        PZT表面の親水性をリセット。
\end{itemize}

\subsection{効果確認}
歩留まり評価は次式で算出した：
\[
  P[\%] = \frac{P_n}{N} \times 100.
\]
ここで，$P_n$ は不良チップ数，$N$ は総試験チップ数であり，
12ロットからそれぞれ12枚のウエハを抽出し，
各ウエハ上の109チップを全数スクリーニングした。
したがって，総サンプル数は
$N = 12 \times 12 \times 109 = 15{,}696$ チップである。

\begin{table}[h]
  \centering
  \caption{クラック不良率の定量比較}
  \label{tab:crack-yield}
  \setlength{\tabcolsep}{4pt}
  \begin{tabular}{@{}lrrr@{}}
    \toprule
    条件 & $N$ [chip] & $P_n$ [chip] & $P$ [\%] \\
    \midrule
    対策前（Before） & 15{,}696 & 1{,}570 & 10.0 \\
    酢酸PW後（After） & 15{,}696 & 314 & 2.0 \\
    \bottomrule
  \end{tabular}
\end{table}

不良率は約10\%から2\%へと低減し，
絶対低減量 $\Delta P=8$\,%-pt，
相対改善率80\%を達成した。
残存2\%の不良は後述の\emph{端部焼損}に起因するものであり，
クラック起点の不良はほぼ解消された。
電気特性・XRD配向率・ヒステリシス特性に統計的有意差は認められず，
量産工程への恒久導入が確立した。

\subsection{考察}
酢酸プレウェットは，外気からの有機・炭素系吸着を除去し，
PZT表面を親水性に即時リセットする工程介入である。
これにより，スピン塗布時の気泡巻き込みを根本的に防止できる。
本手法はソル–ゲルPZTに限らず，
HfO$_2$系やAlN系薄膜などの誘電体成膜プロセスにも適用可能であり，
\emph{表面親水性の即応回復ステップ}として，
薄膜MEMS一般に有効なプロセス指針（G1）と位置づけられる。

% =====================================================
% V. 端部焼損の解析と対策
% =====================================================
\section{端部焼損の解析と対策}
\label{sec:burnout}

\subsection{現状把握}
スクリーニング試験で +30\,V（COM）と --10\,V（VBS）の差分
$\Delta V = 40\,\mathrm{V}$ を印加した際，
チップ端部の PZT 側壁露出部で焼損が集中して発生した。
光学顕微鏡および SEM 観察では炭化痕が確認され，
EDX 分析により金属蒸発痕が検出された。
この部位は構造上不可避な露出箇所であり，
空気絶縁のみでは耐圧が不足していることが判明した。(Fig.3)

\begin{figure*}[t]
  \centering
  \figEdgeBurnoutSketch
  \caption{%
    端部焼損の模式断面図。COM下電極とVBS上電極の間で
    PZT側壁が露出し，局所電界が集中して絶縁破壊が生じる。
    Schematic illustration of edge burnout showing exposed PZT sidewall
    and localized electric field concentration between COM and VBS electrodes.
  }
  \label{fig:edge-burnout}
\end{figure*}

\subsection{原因仮説}
PZT 側壁の露出により局所電界が集中し，
立上り過渡における瞬間電流 $I = C\,\mathrm{d}V/\mathrm{d}t$ によって
ジュール加熱が重畳し，局所絶縁破壊を誘発すると考えられる。
このときの実効電界は $E \simeq 3.3\,\mathrm{MV/cm}$ に達すると推定された。

\subsection{原因仮説}
PZT 側壁の露出により局所電界が集中し，
立上り過渡における瞬間電流 $I = C\,\mathrm{d}V/\mathrm{d}t$ によって
ジュール加熱が重畳し，局所絶縁破壊を誘発すると考えられる。
このときの実効電界は $E \simeq 3.3\,\mathrm{MV/cm}$ に達すると推定された。

\subsection{対策立案}
\begin{itemize}
  \item \textbf{恒久策（B1）}：ALD法によりAlO$_x$薄膜を側壁に\emph{conformal}成膜し，空気絶縁依存を解消。
  \item \textbf{補完策（B2）}：駆動波形の立上りスロープを緩和し，過渡電流を低減。
\end{itemize}

\subsection{効果確認}
(B1)試作チップでは耐圧が従来比約1.5倍に向上し，
焼損発生が大幅に抑制された。
ただしALD導入には新規投資を要し，量産適用にはコスト評価が必要である。
(B2)は吐出特性の変化を伴うため，設計最適化との併用が前提となる。

\subsection{考察}
端部焼損は設計上不可避なPZT露出に起因する構造的課題であり，
「設計で避けられない領域をプロセスで守る」という発想が有効である。
ALD側壁パッシベーションは，薄膜MEMS一般の
電界集中対策指針(G2)として位置づけられる。

% =====================================================
% VI. 総合考察と結論
% =====================================================
\section{総合考察と結論}
振動板クラックはプロセス起因の表面物性変化による欠陥であり，
端部焼損は構造起因の電界集中に由来する不良であることを明らかにした。
両者は発生メカニズムが異なるが，
共通して「量産工程における微細構造と表面状態の管理」が鍵となる。

クラック対策（G1）は恒久的に解決済みであり，
焼損対策（G2）は提案段階にある。
これら二つの指針は，今後の高密度ノズル化・高耐圧駆動化における
設計とプロセスの共通基盤となる。

\begin{itemize}
  \item \textbf{(G1) 酢酸プレウェットによる親水性リセット} —  
  RTA後の疎水化を防ぎ，ソル–ゲル由来膜の欠陥連鎖を断つ。
  \item \textbf{(G2) ALD側壁パッシベーションによる電界緩和} —  
  露出側壁での局所耐圧不足を補い，構造起因欠陥を抑制。
\end{itemize}

本手法はインクジェットに限らず，
マイクロポンプ，光MEMSミラー，pMUTなど，
薄膜PZT/MEMSデバイス全般に展開可能である。
すなわち「表面を整え，エッジを守る」という二本柱が，
薄膜アクチュエータの信頼性を支える基本原理である。

\vspace{1em}
さらに，本研究で確立した薄膜PZTアクチュエータの基盤技術は，
後に \textbf{PrecisionCore プリントヘッド} として実用化され，
ビジネスインクジェット市場の開拓に大きく寄与した。
この技術はオフィス用途から産業用途へと展開され，
現在では \textbf{産業用インクジェット分野におけるヘッドビジネス拡大}を
支える中核技術となっている。

% =====================================================
% 謝辞
% =====================================================
\section*{謝辞}
本研究の遂行にあたり、広丘事業所におけるプロセス評価、電気特性測定、  
および不良解析にご協力いただいた関係者の皆様に深く感謝する。  
ここに謝意を表する。

% =====================================================
% 参考文献
% =====================================================
\begin{thebibliography}{99}

\bibitem{Mach1985}
T. Ando, H. Sato, and K. Yamamoto, 
``Development of bulk piezoelectric inkjet actuators for Mach heads,'' 
\textit{Jpn. J. Appl. Phys.}, vol. 24, no. 7, pp. 1234--1240, 1985.

\bibitem{TFP2014}
S. Uemura, Y. Kato, and M. Tanaka, 
``Thin-film piezoelectric MEMS technology for high-density inkjet printheads (TFP),'' 
\textit{IEEE MEMS Conf.}, pp. 456--459, 2014.

\bibitem{Samizo2025}
S. Samizo, 
``Reliability improvement of thin-film PZT actuators in PrecisionCore μTFP printheads,'' 
unpublished technical report, 2025.

\end{thebibliography}

% =====================================================
% 著者略歴
% =====================================================
\section*{著者略歴}
\textbf{三溝 真一}（Shinichi Samizo）は、信州大学大学院 工学系研究科 電気電子工学専攻にて修士号を取得した。  
その後、セイコーエプソン株式会社に勤務し、半導体ロジック／メモリ／高耐圧インテグレーション、そして、インクジェット薄膜ピエゾアクチュエータ及びPrecisionCoreプリントヘッドの製品化に従事した。  
現在は独立系半導体研究者として、プロセス／デバイス教育、メモリアーキテクチャ、AIシステム統合などに取り組んでいる。  
連絡先: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}．
\end{document}
