- 概述
	- 触发器 ^35c58b
		- 概念:能够存储１位二值信号的基本单元电路
		- 特点
			- 有两个稳定的状态：０和１。
			- 在适当输入信号作用下，可从一种状态翻转到另一 种状态； 在输入信号取消后，**能将获得的新状态保存下来**。
			- 根据输入信号可以置成0或1
	- 触发器的现态和次态
		- 现态：Ｑ 次态：Ｑ*
	- 触发器逻辑功能描述方法
		- 功能表（特性表）、 特性方程、 状态图、 波形图
	- **触发器分类**
		- 按结构
			- SR锁存器 ^6aa733
			- 电平触发的触发器
			- 脉冲触发的触发器
			- 边沿触发触发器
		- 按逻辑功能
			- [[#^faf06a|SR(或RS)触发器]]
			- JK触发器
			- **D触发器**
			- T和T′触发器
- SR锁存器（基本SR触发器） ^faf06a
	- 或非门构成
		- ![[Pasted image 20220302225753.png]]
	- 与非门构成
		- ![[Pasted image 20220302225909.png]]
	- SR锁存器动作特点
		- 输入信号在全部作用时间内，都能直接改变 输出端Q和Q′的状态，**抗干扰能力差**，**输入端须遵守约束条件**
	- 锁存器和触发器的区别
		- 锁存器虽然也能够存储一位二值信号，**但其置1 或复位（置0）是由输入S或R直接完成的，不需要触发信号的触发**
	- SR锁存器的应用
		- 利用基本SR触发器的记忆功能消除机械开关 振动引起的干扰脉冲
			- ![[Pasted image 20220302230235.png]]
- **触发器**
	- 电平触发SR触发器 （同步触发器）
		- ![[Pasted image 20220302230934.png]]
		- ![[Pasted image 20220302231034.png]]
		- 电平触发方式的动作特点:
			- 在 CLK＝1期间，输入信号的变化都直接改变输 出端Q和Q′的状态;**抗干扰能力较低；输入端有约束**
	- D锁存器（电平触发D触发器）
		- ![[Pasted image 20220303082949.png]]
	- 脉冲触发的触发器（主从触发器）
		- **主从SR触发器**
			- ![[Pasted image 20220303083410.png]]
			- CLK下降沿到来时有效
			- 克服CP=1期间输出状态 可能多次翻转的问题， 即空翻现象； **但是主触发的输出状态 会随SR的变换而多次变换**
		- **主从JK触发器**
			- ![[Pasted image 20220303083759.png]]
			- J=1 K=0时，CLK下降沿到达时Q*=1；
			- J=0 K=1时，CLK下降沿到达时Q*=0；
			- J=1 K=1时，CLK下降沿到达时Q*=Q
			- J=0 K=0时，Q*=Q
		- 脉冲触发方式的动作特点
			- 触发器翻转分**两步动作**：第一步，在 CLK＝1期间主触发器接收输入端信号，被置成 相应的状态，从触发器不变；第二步，CLK下降 沿到来时从触发器按照主触发器的状态翻转，输 出端Q和Q′的状态改变发生在CLK下降沿
			- 在CLK=1的全部时间里输入信号都将对主触发器起控制作用。必须考虑整个CP=1期间里 输入信号的变化才能确定触发器的次态
		- 一次变化现象（JK）
			- **在Q=0时，J端出现正向干扰，在Q=1时，K端出 现正向干扰**，触发器的状态**只能根据输入端的信号 （正向干扰信号）改变一次的现象**称为一次变化现 象
			- **==主从JK触发器在使用时要求J、K信号在CLK上 升沿前加入，CLK=1期间保持不变，CLK下降沿 时触发器状态发生改变==**
	- 边沿触发的触发器
		- 为了提高可靠性，增强抗干扰能力，希望触发器的次 态仅取决于CLK的下降沿（或上升沿）到来时的输入信 号状态，与在此前、后输入的状态没有关系
		- **==（上升沿）==用两个电平触发D触发器组成的边沿触发器**
			- ![[Pasted image 20220303084802.png]]
		- ==**（下降沿）**==反相器的位置不一样
			- ![[Pasted image 20220303085020.png]]
		- 边沿触发器动作特点:
			- **触发器的次态仅仅取决于时钟信号的上升沿 （下降沿）到达时输入的逻辑状态**，而在这以前 或以后，输入信号的变化对触发器输出的状态没 有影响
			- 边沿触发器有效地提高了触发器的**抗干扰能力**， 因而也**提高了电路的工作可靠性**
	- 触发器的逻辑功能及其描述方法
		- SR触发器
			- ![[Pasted image 20220303085610.png|150]]
		- JK触发器
			- Q = JQ‘+ K’Q![[Pasted image 20220303085632.png|200]]
		- T触发器
			- Q =TQ‘ +T’Q![[Pasted image 20220303085727.png|200]]
		- D触发器
			- Q = D![[Pasted image 20220303085803.png|200]]
		- T′触发器
			- Q = Q‘
		- 不同逻辑功能触发器之间的相互转换
			- JK触发器→SR触发器
				- ![[Pasted image 20220303085922.png|300]]
			- JK触发器→T触发器
				- ![[Pasted image 20220303090014.png]]
			- D触发器→T触发器
				- D =T 异或Q
				- ![[Pasted image 20220303090137.png]]
			- D触发器→T＇触发器
				- ![[Pasted image 20220303090606.png|300]]
- 寄存器
	- 寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制代码 的寄存器，需用n个触发器来构成
- 半导体存储器
	- 两个重要性能指标
		- 存储器存储容量：存储器中存储单元的数量
		- 存取速度：向存储器中存入及从存储器中取出数据 的速度。
	- 分类
		- 按存储功能分
			- 只读存储器（ROM） 只读不可写
				- 优点是**电路结构简单，而且在断电后数据不会 丢失**；缺点是只适用于存储那些固定数据的场合
			- 随机存储器（RAM）可写可读
				- 优点是正常工作状态下就可以随时向存储器里写 入数据或从中读取数据；**缺点是一旦断电，数据会丢失**
		- 按制造工艺分
			- 双极性
			- MOS型
	- **存储器与寄存器的不同**
		- 半导体存储器的存储单元数目极其庞大而器件的引 脚数目有限，所以在电路结构上就**不可能象寄存器那样把每个存储单元的输入和输出直接引出**
		- 为了解决这个矛盾，在**存储器中给每个存储单元编了一 个地址，只有被输入地址代码指定的那些存储单元才能与公 共的输入/输出引脚接通，进行数据的读出或写入**
	- ROM
		- **字数（字节数）M：地址译码器的输出端数。若地 址输入端数（地址码）为n条，则M=2 ^n**；
		- **位数（字长）N：数据输出端数，即每次读出数据 的个数**
	- RAM
		- 分类
			- 静态RAM（SRAM）
				- SRAM的存储单元是在静态触发器([[#^6aa733|SR]])的基础上附加门控管而构成的，因此，它是靠触发器的自保功能存储数据的，即数据由触发器记忆，只要不断电，数据就能永久保存。
			- 动态RAM（DRAM）：
				- DRAM的存储单元是是利用 MOS管栅极电容可以存储电荷的原理制成的，**即依靠电容存储 电荷来存储数据,由于电容电荷会泄漏，故需要定时给栅极电容 补充电荷，即刷新**
			- SRAM与DRAM相比，存储单元所用元件数目多，功耗大，集成度低，但使用方便，**在存储容量不是很大的情况下，多采用 SRAM**
	- 存储容量的扩展
		- 位扩展
			- 将几片ROM或RAM的地址线、读/写线和片选线 分别并接后，扩展后的位数即为各片位数的和
			- ![[Pasted image 20220303092403.png]]
		- 字扩展
			- ![[Pasted image 20220303092426.png]]
		- 字位扩展：当字数和位数都不够用时，需先进行位扩 展，后进行字扩展
- 