<?xml version="1.0" ?>
<!--Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.-->
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
  <ipxact:vendor>Intel Corporation</ipxact:vendor>
  <ipxact:library>ssgdma_0</ipxact:library>
  <ipxact:name>intel_ssgdma_inst</ipxact:name>
  <ipxact:version>1.1.0</ipxact:version>
  <ipxact:busInterfaces>
    <ipxact:busInterface>
      <ipxact:name>axi_lite_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>axi_lite_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>axi_lite_areset_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>axi_lite_areset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>axi_lite_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>DEASSERT</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>host_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>host_aresetn</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_aresetn</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>host_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>DEASSERT</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>app_reset_status_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>app_reset_status_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedDirectReset" type="string">
          <ipxact:name>associatedDirectReset</ipxact:name>
          <ipxact:displayName>Associated direct reset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedResetSinks" type="string">
          <ipxact:name>associatedResetSinks</ipxact:name>
          <ipxact:displayName>Associated reset sinks</ipxact:displayName>
          <ipxact:value>host_aresetn</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>host</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>host_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>host_aresetn</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readIssuingCapability" type="longint">
          <ipxact:name>readIssuingCapability</ipxact:name>
          <ipxact:displayName>Read issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeIssuingCapability" type="longint">
          <ipxact:name>writeIssuingCapability</ipxact:name>
          <ipxact:displayName>Write issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedIssuingCapability" type="longint">
          <ipxact:name>combinedIssuingCapability</ipxact:name>
          <ipxact:displayName>Combined issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesINCRBursts" type="bit">
          <ipxact:name>issuesINCRBursts</ipxact:name>
          <ipxact:displayName>Issues INCR bursts</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesWRAPBursts" type="bit">
          <ipxact:name>issuesWRAPBursts</ipxact:name>
          <ipxact:displayName>Issues WRAP bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesFIXEDBursts" type="bit">
          <ipxact:name>issuesFIXEDBursts</ipxact:name>
          <ipxact:displayName>Issues FIXED bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>host_csr</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4lite" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4lite" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>host_lite_csr_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>axi_lite_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>axi_lite_areset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>trustzoneAware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readAcceptanceCapability" type="longint">
          <ipxact:name>readAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Read acceptance capability</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeAcceptanceCapability" type="longint">
          <ipxact:name>writeAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Write acceptance capability</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedAcceptanceCapability" type="longint">
          <ipxact:name>combinedAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Combined acceptance capability</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readDataReorderingDepth" type="longint">
          <ipxact:name>readDataReorderingDepth</ipxact:name>
          <ipxact:displayName>Read data reordering depth</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>bridgesToMaster</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureGuid" type="string">
          <ipxact:name>dfhFeatureGuid</ipxact:name>
          <ipxact:displayName>Feature GUID</ipxact:displayName>
          <ipxact:value>4675698966374561600093053922688391274</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhGroupId" type="int">
          <ipxact:name>dfhGroupId</ipxact:name>
          <ipxact:displayName>Group ID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterId" type="string">
          <ipxact:name>dfhParameterId</ipxact:name>
          <ipxact:displayName>ID</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterName" type="string">
          <ipxact:name>dfhParameterName</ipxact:name>
          <ipxact:displayName>Name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterVersion" type="string">
          <ipxact:name>dfhParameterVersion</ipxact:name>
          <ipxact:displayName>Version</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterData" type="string">
          <ipxact:name>dfhParameterData</ipxact:name>
          <ipxact:displayName>Data</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterDataLength" type="string">
          <ipxact:name>dfhParameterDataLength</ipxact:name>
          <ipxact:displayName>Data length</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMajorVersion" type="int">
          <ipxact:name>dfhFeatureMajorVersion</ipxact:name>
          <ipxact:displayName>Feature major version</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMinorVersion" type="int">
          <ipxact:name>dfhFeatureMinorVersion</ipxact:name>
          <ipxact:displayName>Feature minor version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureId" type="int">
          <ipxact:name>dfhFeatureId</ipxact:name>
          <ipxact:displayName>Feature ID</ipxact:displayName>
          <ipxact:value>37</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>interrupt</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="interrupt" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="interrupt" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>irq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>irq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedAddressablePoint" type="string">
          <ipxact:name>associatedAddressablePoint</ipxact:name>
          <ipxact:displayName>Associated addressable interface</ipxact:displayName>
          <ipxact:value>ssgdma_0.host_csr</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>axi_lite_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>axi_lite_areset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgedReceiverOffset" type="longint">
          <ipxact:name>bridgedReceiverOffset</ipxact:name>
          <ipxact:displayName>Bridged receiver offset</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToReceiver" type="string">
          <ipxact:name>bridgesToReceiver</ipxact:name>
          <ipxact:displayName>Bridges to receiver</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="irqScheme" type="string">
          <ipxact:name>irqScheme</ipxact:name>
          <ipxact:displayName>Interrupt scheme</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>h2d0_mm_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_mm_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>h2d0_mm_resetn</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_mm_resetn</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>h2d0_mm_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>DEASSERT</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>h2d0</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="23.4"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="23.4"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>h2d0_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>h2d0_mm_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>h2d0_mm_resetn</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readIssuingCapability" type="longint">
          <ipxact:name>readIssuingCapability</ipxact:name>
          <ipxact:displayName>Read issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeIssuingCapability" type="longint">
          <ipxact:name>writeIssuingCapability</ipxact:name>
          <ipxact:displayName>Write issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedIssuingCapability" type="longint">
          <ipxact:name>combinedIssuingCapability</ipxact:name>
          <ipxact:displayName>Combined issuing capability</ipxact:displayName>
          <ipxact:value>16</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesINCRBursts" type="bit">
          <ipxact:name>issuesINCRBursts</ipxact:name>
          <ipxact:displayName>Issues INCR bursts</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesWRAPBursts" type="bit">
          <ipxact:name>issuesWRAPBursts</ipxact:name>
          <ipxact:displayName>Issues WRAP bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="issuesFIXEDBursts" type="bit">
          <ipxact:name>issuesFIXEDBursts</ipxact:name>
          <ipxact:displayName>Issues FIXED bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
  </ipxact:busInterfaces>
  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:moduleName>intel_ssgdma</ipxact:moduleName>
        <ipxact:fileSetRef>
          <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
        </ipxact:fileSetRef>
        <ipxact:parameters></ipxact:parameters>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>axi_lite_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>axi_lite_areset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_aresetn</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>app_reset_status_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>255</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>255</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>21</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>21</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>host_lite_csr_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>irq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_mm_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_mm_resetn</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors></ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>h2d0_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>
  <ipxact:vendorExtensions>
    <altera:entity_info>
      <ipxact:vendor>Intel Corporation</ipxact:vendor>
      <ipxact:library>ssgdma_0</ipxact:library>
      <ipxact:name>intel_ssgdma</ipxact:name>
      <ipxact:version>1.1.0</ipxact:version>
    </altera:entity_info>
    <altera:altera_module_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="DMA_MODE" type="string">
          <ipxact:name>DMA_MODE</ipxact:name>
          <ipxact:displayName>DMA Mode</ipxact:displayName>
          <ipxact:value>DMA SoC mode</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PCIE_GEN" type="string">
          <ipxact:name>PCIE_GEN</ipxact:name>
          <ipxact:displayName>PCIe Hard IP Mode</ipxact:displayName>
          <ipxact:value>G4x8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MAX_PAYLOAD_SIZE" type="int">
          <ipxact:name>MAX_PAYLOAD_SIZE</ipxact:name>
          <ipxact:displayName>Maximum Payload Size</ipxact:displayName>
          <ipxact:value>512</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="TILE" type="string">
          <ipxact:name>TILE</ipxact:name>
          <ipxact:displayName>PCIe Tile</ipxact:displayName>
          <ipxact:value>P-tile</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PCIE_FUNC_MODE" type="int">
          <ipxact:name>PCIE_FUNC_MODE</ipxact:name>
          <ipxact:displayName>PCIe Port Mode</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ADDR_64BITS_EN" type="int">
          <ipxact:name>ADDR_64BITS_EN</ipxact:name>
          <ipxact:displayName>Enable 64-bits Addressing Capability</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="RC_CS_EN" type="int">
          <ipxact:name>RC_CS_EN</ipxact:name>
          <ipxact:displayName>Enable AXI-4 Lite Configuration Subordinate Interface for Type1 Configuration Read/Write TLP</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="OFS_DEV_FEATURE_EN" type="int">
          <ipxact:name>OFS_DEV_FEATURE_EN</ipxact:name>
          <ipxact:displayName>Enable the OFS Device Feature List</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MULTI_FUNCTIONS_EN" type="int">
          <ipxact:name>MULTI_FUNCTIONS_EN</ipxact:name>
          <ipxact:displayName>Enable Multiple Physical Functions (PF)</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_PF" type="int">
          <ipxact:name>NUM_PF</ipxact:name>
          <ipxact:displayName>Number of Physical Functions (PF)</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_VF_PER_PF0" type="int">
          <ipxact:name>NUM_VF_PER_PF0</ipxact:name>
          <ipxact:displayName>Number of Virtual Functions for PF0</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_VF_PER_PF1" type="int">
          <ipxact:name>NUM_VF_PER_PF1</ipxact:name>
          <ipxact:displayName>Number of Virtual Functions for PF1</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SRIOV_EN" type="int">
          <ipxact:name>SRIOV_EN</ipxact:name>
          <ipxact:displayName>Enable SR-IOV Support</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="FLR_EN" type="int">
          <ipxact:name>FLR_EN</ipxact:name>
          <ipxact:displayName>Enable Function Level Reset Support</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_PORT_EN" type="int">
          <ipxact:name>BAM_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable BAM Interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_INT_TYPE" type="string">
          <ipxact:name>BAM_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of BAM Interface</ipxact:displayName>
          <ipxact:value>AXI4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_DWD" type="int">
          <ipxact:name>BAM_DWD</ipxact:name>
          <ipxact:displayName>Data Width of BAM Interface</ipxact:displayName>
          <ipxact:value>128</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_BAR_PORTS" type="int">
          <ipxact:name>NUM_BAR_PORTS</ipxact:name>
          <ipxact:displayName>Number of BAR to be Exported</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_BAR1_AWD" type="int">
          <ipxact:name>BAM_BAR1_AWD</ipxact:name>
          <ipxact:displayName>Address Width of BAR1</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_PROT_PRIV_ACC" type="int">
          <ipxact:name>BAM_PROT_PRIV_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Privilege</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_PROT_SEC_ACC" type="int">
          <ipxact:name>BAM_PROT_SEC_ACC</ipxact:name>
          <ipxact:displayName>                                                                     Security</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAM_PROT_DATA_ACC" type="int">
          <ipxact:name>BAM_PROT_DATA_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Data Type</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAS_PORT_EN" type="int">
          <ipxact:name>BAS_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable BAS Interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAS_INT_TYPE" type="string">
          <ipxact:name>BAS_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of BAS Interface</ipxact:displayName>
          <ipxact:value>AXI4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BAS_DWD" type="int">
          <ipxact:name>BAS_DWD</ipxact:name>
          <ipxact:displayName>Data Width of BAS Interface</ipxact:displayName>
          <ipxact:value>256</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CEB_PORT_EN" type="int">
          <ipxact:name>CEB_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable Configuration Extension Bus Interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CPL_TIMEOUT_PORT_EN" type="int">
          <ipxact:name>CPL_TIMEOUT_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable Completion Timeout Interface</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CTRL_SHW_PORT_EN" type="int">
          <ipxact:name>CTRL_SHW_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable Control Shadow Interface</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="VIRTIO_PORT_EN" type="int">
          <ipxact:name>VIRTIO_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable VIRTIO PCI Config Access Interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ECC_EN" type="int">
          <ipxact:name>ECC_EN</ipxact:name>
          <ipxact:displayName>Enable ECC</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEBUG_PORT_EN" type="int">
          <ipxact:name>DEBUG_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable Debug CSR Ports</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EXT_INTERRUPT_EN" type="int">
          <ipxact:name>EXT_INTERRUPT_EN</ipxact:name>
          <ipxact:displayName>Enable User MSI-X Interrupt Input Port</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_EXT_VECTORS" type="int">
          <ipxact:name>NUM_EXT_VECTORS</ipxact:name>
          <ipxact:displayName>Number of User Defined MSI-X Vectors</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MSI_EN" type="int">
          <ipxact:name>MSI_EN</ipxact:name>
          <ipxact:displayName>Enable MSI Interrupt</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MSIX_EN" type="int">
          <ipxact:name>MSIX_EN</ipxact:name>
          <ipxact:displayName>Enable MSI-X Interrupt</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="LEGACY_INTERRUPT_EN" type="int">
          <ipxact:name>LEGACY_INTERRUPT_EN</ipxact:name>
          <ipxact:displayName>Enable PCIe Legacy Interrupt</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="TX_ARB_MODE" type="string">
          <ipxact:name>TX_ARB_MODE</ipxact:name>
          <ipxact:displayName>Arbitration Mode on TX Path</ipxact:displayName>
          <ipxact:value>Round Robin</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EXT_TAG_EN" type="int">
          <ipxact:name>EXT_TAG_EN</ipxact:name>
          <ipxact:displayName>Enable Extended Tag Support</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EXT_10BITS_TAG_REQ_EN" type="int">
          <ipxact:name>EXT_10BITS_TAG_REQ_EN</ipxact:name>
          <ipxact:displayName>Enable 10-bits Tag Requester Support</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SS_ST_DWD_AGILEX7" type="int">
          <ipxact:name>SS_ST_DWD_AGILEX7</ipxact:name>
          <ipxact:displayName>Data Width of TX and RX Application Interface</ipxact:displayName>
          <ipxact:value>512</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SS_ST_DWD_AGILEX5" type="int">
          <ipxact:name>SS_ST_DWD_AGILEX5</ipxact:name>
          <ipxact:displayName>Data Width of TX and RX Application Interface</ipxact:displayName>
          <ipxact:value>128</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="AXI_ST_PORT_FREQ_AGILEX7" type="int">
          <ipxact:name>AXI_ST_PORT_FREQ_AGILEX7</ipxact:name>
          <ipxact:displayName>TX and RX AXI-ST Interface operating clock frequency</ipxact:displayName>
          <ipxact:value>350</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="AXI_ST_PORT_FREQ_AGILEX5" type="int">
          <ipxact:name>AXI_ST_PORT_FREQ_AGILEX5</ipxact:name>
          <ipxact:displayName>TX and RX AXI-ST Interface operating clock frequency</ipxact:displayName>
          <ipxact:value>300</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="AXI_ST_PORT_FREQ_SOC_MODE_AGILEX5" type="int">
          <ipxact:name>AXI_ST_PORT_FREQ_SOC_MODE_AGILEX5</ipxact:name>
          <ipxact:displayName>TX and RX AXI-ST Interface operating clock frequency</ipxact:displayName>
          <ipxact:value>100</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="UNALIGNED_ACCESS_EN" type="int">
          <ipxact:name>UNALIGNED_ACCESS_EN</ipxact:name>
          <ipxact:displayName>Enable un-aligned addressing access</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SS_CSR_PROT_PRIV_ACC" type="int">
          <ipxact:name>SS_CSR_PROT_PRIV_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Privilege</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SS_CSR_PROT_SEC_ACC" type="int">
          <ipxact:name>SS_CSR_PROT_SEC_ACC</ipxact:name>
          <ipxact:displayName>                                                                     Security</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SS_CSR_PROT_DATA_ACC" type="int">
          <ipxact:name>SS_CSR_PROT_DATA_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Data Type</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_H2D_MM_PORTS" type="int">
          <ipxact:name>NUM_H2D_MM_PORTS</ipxact:name>
          <ipxact:displayName>Number of H2D MM Device Ports</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_H2D_ST_PORTS" type="int">
          <ipxact:name>NUM_H2D_ST_PORTS</ipxact:name>
          <ipxact:displayName>Number of H2D ST Device Ports</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_D2H_ST_PORTS" type="int">
          <ipxact:name>NUM_D2H_ST_PORTS</ipxact:name>
          <ipxact:displayName>Number of D2H ST Device Ports</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT0" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT0</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM0_DWD" type="int">
          <ipxact:name>H2D_MM0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 0</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM0_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM0_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 0</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT0_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT0_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT0_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT0_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT0_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT0_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 0 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT0_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT0_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT0_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT0_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT0_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT0_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT0_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT0_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT0_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT0_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT0" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT0</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST0_DWD" type="int">
          <ipxact:name>H2D_ST0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST0_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST0_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT0_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT0_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT0_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT0_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 0 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT0_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT0_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 0 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST0_EWD" type="int">
          <ipxact:name>H2D_ST0_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT0" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT0</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST0_DWD" type="int">
          <ipxact:name>D2H_ST0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST0_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST0_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT0_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT0_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT0_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT0_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 0 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT0_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT0_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 0 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST0_EWD" type="int">
          <ipxact:name>D2H_ST0_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT1" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT1</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM1_DWD" type="int">
          <ipxact:name>H2D_MM1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 1</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM1_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM1_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 1</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT1_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT1_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT1_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT1_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT1_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT1_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 1 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT1_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT1_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT1_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT1_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT1_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT1_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT1_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT1_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT1_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT1_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT1" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT1</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST1_DWD" type="int">
          <ipxact:name>H2D_ST1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST1_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST1_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT1_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT1_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT1_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT1_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 1 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT1_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT1_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 1 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST1_EWD" type="int">
          <ipxact:name>H2D_ST1_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT1" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT1</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST1_DWD" type="int">
          <ipxact:name>D2H_ST1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST1_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST1_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT1_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT1_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT1_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT1_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 1 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT1_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT1_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 1 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST1_EWD" type="int">
          <ipxact:name>D2H_ST1_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT2" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT2</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM2_DWD" type="int">
          <ipxact:name>H2D_MM2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 2</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM2_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM2_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 2</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT2_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT2_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT2_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT2_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT2_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT2_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 2 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT2_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT2_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT2_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT2_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT2_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT2_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT2_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT2_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT2_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT2_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT2" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT2</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST2_DWD" type="int">
          <ipxact:name>H2D_ST2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST2_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST2_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT2_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT2_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT2_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT2_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 2 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT2_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT2_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 2 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST2_EWD" type="int">
          <ipxact:name>H2D_ST2_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT2" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT2</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST2_DWD" type="int">
          <ipxact:name>D2H_ST2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST2_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST2_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT2_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT2_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT2_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT2_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 2 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT2_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT2_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 2 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST2_EWD" type="int">
          <ipxact:name>D2H_ST2_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT3" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT3</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM3_DWD" type="int">
          <ipxact:name>H2D_MM3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 3</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM3_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM3_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 3</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT3_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT3_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT3_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT3_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT3_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT3_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 3 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT3_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT3_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT3_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT3_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT3_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT3_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT3_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT3_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT3_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT3_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT3" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT3</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST3_DWD" type="int">
          <ipxact:name>H2D_ST3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST3_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST3_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT3_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT3_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT3_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT3_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 3 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT3_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT3_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 3 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST3_EWD" type="int">
          <ipxact:name>H2D_ST3_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT3" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT3</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST3_DWD" type="int">
          <ipxact:name>D2H_ST3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST3_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST3_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT3_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT3_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT3_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT3_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 3 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT3_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT3_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 3 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST3_EWD" type="int">
          <ipxact:name>D2H_ST3_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT4" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT4</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM4_DWD" type="int">
          <ipxact:name>H2D_MM4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 4</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM4_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM4_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 4</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT4_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT4_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT4_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT4_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT4_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT4_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 4 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT4_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT4_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT4_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT4_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT4_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT4_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT4_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT4_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT4_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT4_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT4" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT4</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST4_DWD" type="int">
          <ipxact:name>H2D_ST4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST4_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST4_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT4_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT4_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT4_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT4_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 4 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT4_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT4_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 4 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST4_EWD" type="int">
          <ipxact:name>H2D_ST4_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT4" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT4</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST4_DWD" type="int">
          <ipxact:name>D2H_ST4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST4_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST4_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT4_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT4_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT4_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT4_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 4 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT4_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT4_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 4 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST4_EWD" type="int">
          <ipxact:name>D2H_ST4_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT5" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT5</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM5_DWD" type="int">
          <ipxact:name>H2D_MM5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 5</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM5_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM5_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 5</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT5_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT5_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT5_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT5_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT5_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT5_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 5 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT5_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT5_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT5_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT5_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT5_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT5_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT5_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT5_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT5_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT5_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT5" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT5</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST5_DWD" type="int">
          <ipxact:name>H2D_ST5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST5_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST5_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT5_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT5_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT5_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT5_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 5 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT5_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT5_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 5 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST5_EWD" type="int">
          <ipxact:name>H2D_ST5_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT5" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT5</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST5_DWD" type="int">
          <ipxact:name>D2H_ST5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST5_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST5_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT5_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT5_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT5_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT5_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 5 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT5_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT5_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 5 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST5_EWD" type="int">
          <ipxact:name>D2H_ST5_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT6" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT6</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM6_DWD" type="int">
          <ipxact:name>H2D_MM6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 6</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM6_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM6_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 6</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT6_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT6_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT6_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT6_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT6_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT6_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 6 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT6_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT6_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT6_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT6_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT6_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT6_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT6_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT6_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT6_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT6_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT6" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT6</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST6_DWD" type="int">
          <ipxact:name>H2D_ST6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST6_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST6_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT6_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT6_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT6_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT6_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 6 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT6_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT6_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 6 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST6_EWD" type="int">
          <ipxact:name>H2D_ST6_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT6" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT6</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST6_DWD" type="int">
          <ipxact:name>D2H_ST6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST6_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST6_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT6_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT6_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT6_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT6_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 6 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT6_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT6_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 6 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST6_EWD" type="int">
          <ipxact:name>D2H_ST6_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_MM_PORT7" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_MM_PORT7</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D MM Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM7_DWD" type="int">
          <ipxact:name>H2D_MM7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D MM Port 7</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_MM7_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_MM7_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D MM Port 7</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_TUSER_PORT7_EN" type="int">
          <ipxact:name>H2D_ST_TUSER_PORT7_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER output for H2D ST port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_TUSER_PORT7_EN" type="int">
          <ipxact:name>D2H_ST_TUSER_PORT7_EN</ipxact:name>
          <ipxact:displayName>Enable additional TUSER input for D2H ST port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT7_INIT_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT7_INIT_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Flush for D2H_ST Port 7 Upon Initialization</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT7_RUNTIME_FLUSH_EN" type="int">
          <ipxact:name>D2H_ST_PORT7_RUNTIME_FLUSH_EN</ipxact:name>
          <ipxact:displayName>Enable Runtime Small Packet Flush for D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_AXI_ST_PORT7_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>H2D_AXI_ST_PORT7_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_AXI_ST_PORT7_TUSER_TO_SOP_MAP_EN" type="int">
          <ipxact:name>D2H_AXI_ST_PORT7_TUSER_TO_SOP_MAP_EN</ipxact:name>
          <ipxact:displayName>Enable TUSER to SOP mapping feature for D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT7_DATA_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT7_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT7_DATA_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT7_DATA_TYPE</ipxact:name>
          <ipxact:displayName>Data Type of D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>Video</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_H2D_ST_PORT7" type="int">
          <ipxact:name>NUM_CHAN_PER_H2D_ST_PORT7</ipxact:name>
          <ipxact:displayName>Number of Channels for H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST7_DWD" type="int">
          <ipxact:name>H2D_ST7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST7_FIFO_DEPTH" type="int">
          <ipxact:name>H2D_ST7_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT7_INT_TYPE" type="string">
          <ipxact:name>H2D_ST_PORT7_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PORT7_PKT_MODE" type="int">
          <ipxact:name>H2D_ST_PORT7_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in H2D_ST Port 7 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST_PTP_PORT7_EN" type="int">
          <ipxact:name>H2D_ST_PTP_PORT7_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for H2D_ST Port 7 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="H2D_ST7_EWD" type="int">
          <ipxact:name>H2D_ST7_EWD</ipxact:name>
          <ipxact:displayName>Error Width of H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_CHAN_PER_D2H_ST_PORT7" type="int">
          <ipxact:name>NUM_CHAN_PER_D2H_ST_PORT7</ipxact:name>
          <ipxact:displayName>Number of Channels for D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST7_DWD" type="int">
          <ipxact:name>D2H_ST7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST7_FIFO_DEPTH" type="int">
          <ipxact:name>D2H_ST7_FIFO_DEPTH</ipxact:name>
          <ipxact:displayName>Width Adaptation FIFO Depth of D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>6144</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT7_INT_TYPE" type="string">
          <ipxact:name>D2H_ST_PORT7_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PORT7_PKT_MODE" type="int">
          <ipxact:name>D2H_ST_PORT7_PKT_MODE</ipxact:name>
          <ipxact:displayName>Enable Packet-based Mode in D2H_ST Port 7 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST_PTP_PORT7_EN" type="int">
          <ipxact:name>D2H_ST_PTP_PORT7_EN</ipxact:name>
          <ipxact:displayName>Enable PTP Timestamp Input for D2H_ST Port 7 </ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="D2H_ST7_EWD" type="int">
          <ipxact:name>D2H_ST7_EWD</ipxact:name>
          <ipxact:displayName>Error Width of D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_INT_TYPE" type="string">
          <ipxact:name>HOST_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Host Port</ipxact:displayName>
          <ipxact:value>AXI4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_DWD" type="int">
          <ipxact:name>HOST_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Host Interface</ipxact:displayName>
          <ipxact:value>256</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_DESCR_PORT_EN" type="int">
          <ipxact:name>HOST_DESCR_PORT_EN</ipxact:name>
          <ipxact:displayName>Enable Host Descriptor Manager Interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_DESCR_INT_TYPE" type="string">
          <ipxact:name>HOST_DESCR_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Host Descriptor Port</ipxact:displayName>
          <ipxact:value>AXI4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_DESCR_DWD" type="string">
          <ipxact:name>HOST_DESCR_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Host Descriptor Port</ipxact:displayName>
          <ipxact:value>512</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_PROT_PRIV_ACC" type="int">
          <ipxact:name>HOST_AXI_PROT_PRIV_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Privilege</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_PROT_SEC_ACC" type="int">
          <ipxact:name>HOST_AXI_PROT_SEC_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Security</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_PROT_DATA_ACC" type="int">
          <ipxact:name>HOST_AXI_PROT_DATA_ACC</ipxact:name>
          <ipxact:displayName>                                                                    Data Type</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_AWCACHE" type="int">
          <ipxact:name>HOST_AXI_AWCACHE</ipxact:name>
          <ipxact:displayName>                                                                    AWCACHE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_AWBAR" type="int">
          <ipxact:name>HOST_AXI_AWBAR</ipxact:name>
          <ipxact:displayName>                                                                    AWBAR</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_AWDOMAIN" type="int">
          <ipxact:name>HOST_AXI_AWDOMAIN</ipxact:name>
          <ipxact:displayName>                                                                    AWDOMAIN</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_AWSNOOP" type="int">
          <ipxact:name>HOST_AXI_AWSNOOP</ipxact:name>
          <ipxact:displayName>                                                                    AWSNOOP</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_ARCACHE" type="int">
          <ipxact:name>HOST_AXI_ARCACHE</ipxact:name>
          <ipxact:displayName>                                                                    ARCACHE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_ARBAR" type="int">
          <ipxact:name>HOST_AXI_ARBAR</ipxact:name>
          <ipxact:displayName>                                                                    ARBAR</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_ARDOMAIN" type="int">
          <ipxact:name>HOST_AXI_ARDOMAIN</ipxact:name>
          <ipxact:displayName>                                                                    ARDOMAIN</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HOST_AXI_ARSNOOP" type="int">
          <ipxact:name>HOST_AXI_ARSNOOP</ipxact:name>
          <ipxact:displayName>                                                                    ARSNOOP</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM0_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM0_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 0</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM0_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 0</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST0_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST0_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST0_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 0</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST0_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST0_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST0_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST0_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 0</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM1_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM1_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 1</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM1_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 1</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST1_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST1_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST1_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 1</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST1_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST1_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST1_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST1_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 1</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM2_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM2_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 2</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM2_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 2</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST2_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST2_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST2_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 2</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST2_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST2_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST2_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST2_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 2</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM3_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM3_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 3</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM3_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 3</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST3_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST3_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST3_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 3</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST3_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST3_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST3_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST3_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 3</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM4_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM4_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 4</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM4_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 4</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST4_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST4_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST4_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 4</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST4_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST4_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST4_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST4_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 4</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM5_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM5_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 5</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM5_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 5</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST5_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST5_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST5_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 5</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST5_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST5_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST5_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST5_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 5</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM6_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM6_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 6</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM6_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 6</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST6_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST6_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST6_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 6</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST6_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST6_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST6_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST6_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 6</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_MM7_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_MM7_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_MM Port 7</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_MM7_DWD" type="int">
          <ipxact:name>DESCR_H2D_MM7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_MM Port 7</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_H2D_ST7_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_H2D_ST7_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_H2D_ST7_DWD" type="int">
          <ipxact:name>DESCR_H2D_ST7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for H2D_ST Port 7</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCRWR_D2H_ST7_INT_TYPE" type="string">
          <ipxact:name>DESCRWR_D2H_ST7_INT_TYPE</ipxact:name>
          <ipxact:displayName>Interface Type of Descriptor Port for D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>AXI-ST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DESCR_D2H_ST7_DWD" type="int">
          <ipxact:name>DESCR_D2H_ST7_DWD</ipxact:name>
          <ipxact:displayName>Data Width of Descriptor Port for D2H_ST Port 7</ipxact:displayName>
          <ipxact:value>32</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEVICE_FAMILY" type="string">
          <ipxact:name>DEVICE_FAMILY</ipxact:name>
          <ipxact:displayName>DEVICE_FAMILY</ipxact:displayName>
          <ipxact:value>Agilex 5</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEVICE" type="string">
          <ipxact:name>DEVICE</ipxact:name>
          <ipxact:displayName>DEVICE</ipxact:displayName>
          <ipxact:value>A5ED065BB32AE5SR0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DISABLE_SSGDMA_IP_SDC" type="bit">
          <ipxact:name>DISABLE_SSGDMA_IP_SDC</ipxact:name>
          <ipxact:displayName>Disable IP SDC script</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="IP_INTERNAL_TEST_EN" type="int">
          <ipxact:name>IP_INTERNAL_TEST_EN</ipxact:name>
          <ipxact:displayName>Enable high clock frequency constraint for internal testing puposes only</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_TARGET_DEVKIT" type="int">
          <ipxact:name>ED_TARGET_DEVKIT</ipxact:name>
          <ipxact:displayName>Select Board</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_MODE" type="string">
          <ipxact:name>ED_MODE</ipxact:name>
          <ipxact:displayName>Example Design Mode</ipxact:displayName>
          <ipxact:value>H2D ST to D2H ST Single Port Loopback Design</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_INTERNAL_TEST_EN" type="int">
          <ipxact:name>ED_INTERNAL_TEST_EN</ipxact:name>
          <ipxact:displayName>Enable Example Design generation for internal testing puposes only</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_SOC_MODE_NIOSV_EN" type="int">
          <ipxact:name>ED_SOC_MODE_NIOSV_EN</ipxact:name>
          <ipxact:displayName>Enable SoC mode example design generation with Nios V</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_TYPE" type="string">
          <ipxact:name>ED_TYPE</ipxact:name>
          <ipxact:displayName>Generate Example Design For</ipxact:displayName>
          <ipxact:value>synthesis</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_SIM_LANGUAGE" type="string">
          <ipxact:name>ED_SIM_LANGUAGE</ipxact:name>
          <ipxact:displayName>Language</ipxact:displayName>
          <ipxact:value>Verilog</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_DMA_IP_ONLY_SIM_DEBUG_EN" type="int">
          <ipxact:name>ED_DMA_IP_ONLY_SIM_DEBUG_EN</ipxact:name>
          <ipxact:displayName>Enable DMA IP Only Example Design Simulation</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_PATTERN_GEN_CHK_EN" type="int">
          <ipxact:name>ED_PATTERN_GEN_CHK_EN</ipxact:name>
          <ipxact:displayName>Enable Pattern Generator &amp; Checker in Example Design</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_module_parameters>
    <altera:altera_assignments>
      <ipxact:parameters>
        <ipxact:parameter parameterId="embeddedsw.CMacro.NUM_D2H_ST_PORTS" type="string">
          <ipxact:name>embeddedsw.CMacro.NUM_D2H_ST_PORTS</ipxact:name>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="embeddedsw.CMacro.NUM_H2D_MM_PORTS" type="string">
          <ipxact:name>embeddedsw.CMacro.NUM_H2D_MM_PORTS</ipxact:name>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="embeddedsw.CMacro.NUM_H2D_ST_PORTS" type="string">
          <ipxact:name>embeddedsw.CMacro.NUM_H2D_ST_PORTS</ipxact:name>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="embeddedsw.CMacro.RESTRICT_UNALIGNED_ACCESS" type="string">
          <ipxact:name>embeddedsw.CMacro.RESTRICT_UNALIGNED_ACCESS</ipxact:name>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="embeddedsw.CMacro.TOTAL_NUM_DEVICE_PORTS" type="string">
          <ipxact:name>embeddedsw.CMacro.TOTAL_NUM_DEVICE_PORTS</ipxact:name>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_assignments>
    <altera:altera_system_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="board" type="string">
          <ipxact:name>board</ipxact:name>
          <ipxact:displayName>Board</ipxact:displayName>
          <ipxact:value>default</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="device" type="string">
          <ipxact:name>device</ipxact:name>
          <ipxact:displayName>Device</ipxact:displayName>
          <ipxact:value>A5ED065BB32AE5SR0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceFamily" type="string">
          <ipxact:name>deviceFamily</ipxact:name>
          <ipxact:displayName>Device family</ipxact:displayName>
          <ipxact:value>Agilex 5</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceSpeedGrade" type="string">
          <ipxact:name>deviceSpeedGrade</ipxact:name>
          <ipxact:displayName>Device Speed Grade</ipxact:displayName>
          <ipxact:value>5</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="generationId" type="int">
          <ipxact:name>generationId</ipxact:name>
          <ipxact:displayName>Generation Id</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bonusData" type="string">
          <ipxact:name>bonusData</ipxact:name>
          <ipxact:displayName>bonusData</ipxact:displayName>
          <ipxact:value>bonusData 
{
   element intel_ssgdma_inst
   {
      datum _sortIndex
      {
         value = "0";
         type = "int";
      }
   }
}
</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="hideFromIPCatalog" type="bit">
          <ipxact:name>hideFromIPCatalog</ipxact:name>
          <ipxact:displayName>Hide from IP Catalog</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="lockedInterfaceDefinition" type="string">
          <ipxact:name>lockedInterfaceDefinition</ipxact:name>
          <ipxact:displayName>lockedInterfaceDefinition</ipxact:displayName>
          <ipxact:value>&lt;boundaryDefinition&gt;
    &lt;interfaces&gt;
        &lt;interface&gt;
            &lt;name&gt;axi_lite_clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;axi_lite_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;axi_lite_areset_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;axi_lite_areset_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;axi_lite_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;host_clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;host_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;host_aresetn&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;host_aresetn&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;host_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;app_reset_status_n&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;app_reset_status_n&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedDirectReset&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedResetSinks&lt;/key&gt;
                        &lt;value&gt;host_aresetn&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;host&lt;/name&gt;
            &lt;type&gt;axi4&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awready&lt;/name&gt;
                    &lt;role&gt;awready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awvalid&lt;/name&gt;
                    &lt;role&gt;awvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awaddr&lt;/name&gt;
                    &lt;role&gt;awaddr&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awlen&lt;/name&gt;
                    &lt;role&gt;awlen&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awburst&lt;/name&gt;
                    &lt;role&gt;awburst&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awsize&lt;/name&gt;
                    &lt;role&gt;awsize&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awprot&lt;/name&gt;
                    &lt;role&gt;awprot&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awid&lt;/name&gt;
                    &lt;role&gt;awid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_awcache&lt;/name&gt;
                    &lt;role&gt;awcache&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_wready&lt;/name&gt;
                    &lt;role&gt;wready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_wvalid&lt;/name&gt;
                    &lt;role&gt;wvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_wdata&lt;/name&gt;
                    &lt;role&gt;wdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;256&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_wstrb&lt;/name&gt;
                    &lt;role&gt;wstrb&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_wlast&lt;/name&gt;
                    &lt;role&gt;wlast&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_bready&lt;/name&gt;
                    &lt;role&gt;bready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_bvalid&lt;/name&gt;
                    &lt;role&gt;bvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_bresp&lt;/name&gt;
                    &lt;role&gt;bresp&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_bid&lt;/name&gt;
                    &lt;role&gt;bid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arready&lt;/name&gt;
                    &lt;role&gt;arready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arvalid&lt;/name&gt;
                    &lt;role&gt;arvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_araddr&lt;/name&gt;
                    &lt;role&gt;araddr&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arlen&lt;/name&gt;
                    &lt;role&gt;arlen&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arburst&lt;/name&gt;
                    &lt;role&gt;arburst&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arsize&lt;/name&gt;
                    &lt;role&gt;arsize&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arprot&lt;/name&gt;
                    &lt;role&gt;arprot&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arid&lt;/name&gt;
                    &lt;role&gt;arid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_arcache&lt;/name&gt;
                    &lt;role&gt;arcache&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rready&lt;/name&gt;
                    &lt;role&gt;rready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rvalid&lt;/name&gt;
                    &lt;role&gt;rvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rdata&lt;/name&gt;
                    &lt;role&gt;rdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;256&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rlast&lt;/name&gt;
                    &lt;role&gt;rlast&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rresp&lt;/name&gt;
                    &lt;role&gt;rresp&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_rid&lt;/name&gt;
                    &lt;role&gt;rid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;5&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;host_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;host_aresetn&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;trustzoneAware&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wakeupSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;uniqueIdSupport&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;poison&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;traceSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;combinedIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesINCRBursts&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesWRAPBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesFIXEDBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;host_csr&lt;/name&gt;
            &lt;type&gt;axi4lite&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_awready&lt;/name&gt;
                    &lt;role&gt;awready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_awvalid&lt;/name&gt;
                    &lt;role&gt;awvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_awaddr&lt;/name&gt;
                    &lt;role&gt;awaddr&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;22&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_awprot&lt;/name&gt;
                    &lt;role&gt;awprot&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_wready&lt;/name&gt;
                    &lt;role&gt;wready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_wvalid&lt;/name&gt;
                    &lt;role&gt;wvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_wdata&lt;/name&gt;
                    &lt;role&gt;wdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_wstrb&lt;/name&gt;
                    &lt;role&gt;wstrb&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_bready&lt;/name&gt;
                    &lt;role&gt;bready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_bvalid&lt;/name&gt;
                    &lt;role&gt;bvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_bresp&lt;/name&gt;
                    &lt;role&gt;bresp&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_arready&lt;/name&gt;
                    &lt;role&gt;arready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_arvalid&lt;/name&gt;
                    &lt;role&gt;arvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_araddr&lt;/name&gt;
                    &lt;role&gt;araddr&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;22&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_arprot&lt;/name&gt;
                    &lt;role&gt;arprot&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_rready&lt;/name&gt;
                    &lt;role&gt;rready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_rvalid&lt;/name&gt;
                    &lt;role&gt;rvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_rdata&lt;/name&gt;
                    &lt;role&gt;rdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;32&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;host_lite_csr_rresp&lt;/name&gt;
                    &lt;role&gt;rresp&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;axi_lite_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;axi_lite_areset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;trustzoneAware&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wakeupSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;uniqueIdSupport&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;poison&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;traceSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readAcceptanceCapability&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeAcceptanceCapability&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;combinedAcceptanceCapability&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readDataReorderingDepth&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToMaster&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhFeatureGuid&lt;/key&gt;
                        &lt;value&gt;4675698966374561600093053922688391274&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhGroupId&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhParameterId&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhParameterName&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhParameterVersion&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhParameterData&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhParameterDataLength&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhFeatureMajorVersion&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhFeatureMinorVersion&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;dfhFeatureId&lt;/key&gt;
                        &lt;value&gt;37&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;interrupt&lt;/name&gt;
            &lt;type&gt;interrupt&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;irq&lt;/name&gt;
                    &lt;role&gt;irq&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedAddressablePoint&lt;/key&gt;
                        &lt;value&gt;ssgdma_0.host_csr&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;axi_lite_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;axi_lite_areset_n&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgedReceiverOffset&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;bridgesToReceiver&lt;/key&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;irqScheme&lt;/key&gt;
                        &lt;value&gt;NONE&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;h2d0_mm_clk&lt;/name&gt;
            &lt;type&gt;clock&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_mm_clk&lt;/name&gt;
                    &lt;role&gt;clk&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;clockRate&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;externallyDriven&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ptfSchematicName&lt;/key&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;h2d0_mm_resetn&lt;/name&gt;
            &lt;type&gt;reset&lt;/type&gt;
            &lt;isStart&gt;false&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_mm_resetn&lt;/name&gt;
                    &lt;role&gt;reset_n&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;h2d0_mm_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;synchronousEdges&lt;/key&gt;
                        &lt;value&gt;DEASSERT&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
        &lt;interface&gt;
            &lt;name&gt;h2d0&lt;/name&gt;
            &lt;type&gt;axi4&lt;/type&gt;
            &lt;isStart&gt;true&lt;/isStart&gt;
            &lt;ports&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awvalid&lt;/name&gt;
                    &lt;role&gt;awvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awready&lt;/name&gt;
                    &lt;role&gt;awready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awaddr&lt;/name&gt;
                    &lt;role&gt;awaddr&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awlen&lt;/name&gt;
                    &lt;role&gt;awlen&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awburst&lt;/name&gt;
                    &lt;role&gt;awburst&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awsize&lt;/name&gt;
                    &lt;role&gt;awsize&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awprot&lt;/name&gt;
                    &lt;role&gt;awprot&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awid&lt;/name&gt;
                    &lt;role&gt;awid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_awcache&lt;/name&gt;
                    &lt;role&gt;awcache&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_wvalid&lt;/name&gt;
                    &lt;role&gt;wvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_wlast&lt;/name&gt;
                    &lt;role&gt;wlast&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_wready&lt;/name&gt;
                    &lt;role&gt;wready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_wdata&lt;/name&gt;
                    &lt;role&gt;wdata&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_wstrb&lt;/name&gt;
                    &lt;role&gt;wstrb&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_bvalid&lt;/name&gt;
                    &lt;role&gt;bvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_bready&lt;/name&gt;
                    &lt;role&gt;bready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_bresp&lt;/name&gt;
                    &lt;role&gt;bresp&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_bid&lt;/name&gt;
                    &lt;role&gt;bid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arvalid&lt;/name&gt;
                    &lt;role&gt;arvalid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arready&lt;/name&gt;
                    &lt;role&gt;arready&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_araddr&lt;/name&gt;
                    &lt;role&gt;araddr&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arlen&lt;/name&gt;
                    &lt;role&gt;arlen&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arburst&lt;/name&gt;
                    &lt;role&gt;arburst&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arsize&lt;/name&gt;
                    &lt;role&gt;arsize&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arprot&lt;/name&gt;
                    &lt;role&gt;arprot&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;3&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arid&lt;/name&gt;
                    &lt;role&gt;arid&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_arcache&lt;/name&gt;
                    &lt;role&gt;arcache&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;4&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rvalid&lt;/name&gt;
                    &lt;role&gt;rvalid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rlast&lt;/name&gt;
                    &lt;role&gt;rlast&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rready&lt;/name&gt;
                    &lt;role&gt;rready&lt;/role&gt;
                    &lt;direction&gt;Output&lt;/direction&gt;
                    &lt;width&gt;1&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rdata&lt;/name&gt;
                    &lt;role&gt;rdata&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;64&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rresp&lt;/name&gt;
                    &lt;role&gt;rresp&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;2&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
                &lt;port&gt;
                    &lt;name&gt;h2d0_rid&lt;/name&gt;
                    &lt;role&gt;rid&lt;/role&gt;
                    &lt;direction&gt;Input&lt;/direction&gt;
                    &lt;width&gt;8&lt;/width&gt;
                    &lt;lowerBound&gt;0&lt;/lowerBound&gt;
                    &lt;vhdlType&gt;STD_LOGIC_VECTOR&lt;/vhdlType&gt;
                    &lt;terminationValue&gt;0&lt;/terminationValue&gt;
                &lt;/port&gt;
            &lt;/ports&gt;
            &lt;assignments&gt;
                &lt;assignmentValueMap/&gt;
            &lt;/assignments&gt;
            &lt;parameters&gt;
                &lt;parameterValueMap&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedClock&lt;/key&gt;
                        &lt;value&gt;h2d0_mm_clk&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;associatedReset&lt;/key&gt;
                        &lt;value&gt;h2d0_mm_resetn&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;trustzoneAware&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;wakeupSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;uniqueIdSupport&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;poison&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;traceSignals&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingReads&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingWrites&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;maximumOutstandingTransactions&lt;/key&gt;
                        &lt;value&gt;1&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;readIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;writeIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;combinedIssuingCapability&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesINCRBursts&lt;/key&gt;
                        &lt;value&gt;true&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesWRAPBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;issuesFIXEDBursts&lt;/key&gt;
                        &lt;value&gt;false&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/parameterValueMap&gt;
            &lt;/parameters&gt;
        &lt;/interface&gt;
    &lt;/interfaces&gt;
&lt;/boundaryDefinition&gt;</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="systemInfos" type="string">
          <ipxact:name>systemInfos</ipxact:name>
          <ipxact:displayName>systemInfos</ipxact:displayName>
          <ipxact:value>&lt;systemInfosDefinition&gt;
    &lt;connPtSystemInfos/&gt;
&lt;/systemInfosDefinition&gt;</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dflBitArray" type="string">
          <ipxact:name>dflBitArray</ipxact:name>
          <ipxact:displayName>dflBitArray</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_system_parameters>
    <altera:altera_interface_boundary>
      <altera:interface_mapping altera:name="app_reset_status_n" altera:internal="intel_ssgdma_inst.app_reset_status_n" altera:type="reset" altera:dir="start">
        <altera:port_mapping altera:name="app_reset_status_n" altera:internal="app_reset_status_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="axi_lite_areset_n" altera:internal="intel_ssgdma_inst.axi_lite_areset_n" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="axi_lite_areset_n" altera:internal="axi_lite_areset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="axi_lite_clk" altera:internal="intel_ssgdma_inst.axi_lite_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="axi_lite_clk" altera:internal="axi_lite_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="d2h0_st" altera:internal="intel_ssgdma_inst.d2h0_st"></altera:interface_mapping>
      <altera:interface_mapping altera:name="d2h0_st_clk" altera:internal="intel_ssgdma_inst.d2h0_st_clk"></altera:interface_mapping>
      <altera:interface_mapping altera:name="d2h0_st_resetn" altera:internal="intel_ssgdma_inst.d2h0_st_resetn"></altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0" altera:internal="intel_ssgdma_inst.h2d0" altera:type="axi4" altera:dir="start">
        <altera:port_mapping altera:name="h2d0_araddr" altera:internal="h2d0_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arburst" altera:internal="h2d0_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arcache" altera:internal="h2d0_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arid" altera:internal="h2d0_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arlen" altera:internal="h2d0_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arprot" altera:internal="h2d0_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arready" altera:internal="h2d0_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arsize" altera:internal="h2d0_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_arvalid" altera:internal="h2d0_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awaddr" altera:internal="h2d0_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awburst" altera:internal="h2d0_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awcache" altera:internal="h2d0_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awid" altera:internal="h2d0_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awlen" altera:internal="h2d0_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awprot" altera:internal="h2d0_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awready" altera:internal="h2d0_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awsize" altera:internal="h2d0_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_awvalid" altera:internal="h2d0_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_bid" altera:internal="h2d0_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_bready" altera:internal="h2d0_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_bresp" altera:internal="h2d0_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_bvalid" altera:internal="h2d0_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rdata" altera:internal="h2d0_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rid" altera:internal="h2d0_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rlast" altera:internal="h2d0_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rready" altera:internal="h2d0_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rresp" altera:internal="h2d0_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_rvalid" altera:internal="h2d0_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_wdata" altera:internal="h2d0_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_wlast" altera:internal="h2d0_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_wready" altera:internal="h2d0_wready"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_wstrb" altera:internal="h2d0_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="h2d0_wvalid" altera:internal="h2d0_wvalid"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0_mm_clk" altera:internal="intel_ssgdma_inst.h2d0_mm_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="h2d0_mm_clk" altera:internal="h2d0_mm_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0_mm_resetn" altera:internal="intel_ssgdma_inst.h2d0_mm_resetn" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="h2d0_mm_resetn" altera:internal="h2d0_mm_resetn"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0_st" altera:internal="intel_ssgdma_inst.h2d0_st"></altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0_st_clk" altera:internal="intel_ssgdma_inst.h2d0_st_clk"></altera:interface_mapping>
      <altera:interface_mapping altera:name="h2d0_st_resetn" altera:internal="intel_ssgdma_inst.h2d0_st_resetn"></altera:interface_mapping>
      <altera:interface_mapping altera:name="host" altera:internal="intel_ssgdma_inst.host" altera:type="axi4" altera:dir="start">
        <altera:port_mapping altera:name="host_araddr" altera:internal="host_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arburst" altera:internal="host_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arcache" altera:internal="host_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arid" altera:internal="host_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arlen" altera:internal="host_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arprot" altera:internal="host_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arready" altera:internal="host_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arsize" altera:internal="host_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="host_arvalid" altera:internal="host_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awaddr" altera:internal="host_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awburst" altera:internal="host_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awcache" altera:internal="host_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awid" altera:internal="host_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awlen" altera:internal="host_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awprot" altera:internal="host_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awready" altera:internal="host_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awsize" altera:internal="host_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="host_awvalid" altera:internal="host_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_bid" altera:internal="host_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_bready" altera:internal="host_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_bresp" altera:internal="host_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="host_bvalid" altera:internal="host_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rdata" altera:internal="host_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rid" altera:internal="host_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rlast" altera:internal="host_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rready" altera:internal="host_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rresp" altera:internal="host_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="host_rvalid" altera:internal="host_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_wdata" altera:internal="host_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="host_wlast" altera:internal="host_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="host_wready" altera:internal="host_wready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_wstrb" altera:internal="host_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="host_wvalid" altera:internal="host_wvalid"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="host_aresetn" altera:internal="intel_ssgdma_inst.host_aresetn" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="host_aresetn" altera:internal="host_aresetn"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="host_clk" altera:internal="intel_ssgdma_inst.host_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="host_clk" altera:internal="host_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="host_csr" altera:internal="intel_ssgdma_inst.host_csr" altera:type="axi4lite" altera:dir="end">
        <altera:port_mapping altera:name="host_lite_csr_araddr" altera:internal="host_lite_csr_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_arprot" altera:internal="host_lite_csr_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_arready" altera:internal="host_lite_csr_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_arvalid" altera:internal="host_lite_csr_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_awaddr" altera:internal="host_lite_csr_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_awprot" altera:internal="host_lite_csr_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_awready" altera:internal="host_lite_csr_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_awvalid" altera:internal="host_lite_csr_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_bready" altera:internal="host_lite_csr_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_bresp" altera:internal="host_lite_csr_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_bvalid" altera:internal="host_lite_csr_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_rdata" altera:internal="host_lite_csr_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_rready" altera:internal="host_lite_csr_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_rresp" altera:internal="host_lite_csr_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_rvalid" altera:internal="host_lite_csr_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_wdata" altera:internal="host_lite_csr_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_wready" altera:internal="host_lite_csr_wready"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_wstrb" altera:internal="host_lite_csr_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="host_lite_csr_wvalid" altera:internal="host_lite_csr_wvalid"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="interrupt" altera:internal="intel_ssgdma_inst.interrupt" altera:type="interrupt" altera:dir="end">
        <altera:port_mapping altera:name="irq" altera:internal="irq"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="lite_csr" altera:internal="intel_ssgdma_inst.lite_csr"></altera:interface_mapping>
      <altera:interface_mapping altera:name="misc" altera:internal="intel_ssgdma_inst.misc"></altera:interface_mapping>
      <altera:interface_mapping altera:name="ss_axi_st_clk" altera:internal="intel_ssgdma_inst.ss_axi_st_clk"></altera:interface_mapping>
      <altera:interface_mapping altera:name="ss_coreclkout_hip_toapp" altera:internal="intel_ssgdma_inst.ss_coreclkout_hip_toapp"></altera:interface_mapping>
      <altera:interface_mapping altera:name="ss_reset_status_n" altera:internal="intel_ssgdma_inst.ss_reset_status_n"></altera:interface_mapping>
      <altera:interface_mapping altera:name="st_cplto" altera:internal="intel_ssgdma_inst.st_cplto"></altera:interface_mapping>
      <altera:interface_mapping altera:name="st_ctrlshadow" altera:internal="intel_ssgdma_inst.st_ctrlshadow"></altera:interface_mapping>
      <altera:interface_mapping altera:name="st_rx" altera:internal="intel_ssgdma_inst.st_rx"></altera:interface_mapping>
      <altera:interface_mapping altera:name="st_tx" altera:internal="intel_ssgdma_inst.st_tx"></altera:interface_mapping>
      <altera:interface_mapping altera:name="st_txcrdt" altera:internal="intel_ssgdma_inst.st_txcrdt"></altera:interface_mapping>
    </altera:altera_interface_boundary>
    <altera:altera_has_warnings>false</altera:altera_has_warnings>
    <altera:altera_has_errors>false</altera:altera_has_errors>
  </ipxact:vendorExtensions>
</ipxact:component>