%%  ************    Chipforge's Fibel   *******************************
%%
%%  Organisation:   Chipforge
%%                  Germany / European Union
%%
%%  Profile:        Chipforge focus on fine System-on-Chip Cores in
%%                  Verilog HDL Code which are easy understandable and
%%                  adjustable. For further information see
%%                          www.chipforge.org
%%                  there are projects from small cores up to PCBs, too.
%%
%%  File:           Fibel/part-3/section-SIWTM/DE_section-SIWTM.tex
%%
%%  Purpose:        Topic SIWTM File DE (deutsch)
%%
%%  ************    LaTeX   *******************************************
%%
%%  ///////////////////////////////////////////////////////////////////
%%
%%  Copyright (c)   2019, 2020 by
%%                  chipforge <fibel@nospam.chipforge.org>
%%
%%  Permission is granted to copy, distribute and/or modify this
%%  document under the terms of the GNU Free Documentation License,
%%  Version 1.3 or any later version published by the Free Software
%%  Foundation; with no Invariant Sections, no Front-Cover Texts, and
%%  no Back-Cover Texts.
%%
%%   (__)   A copy of the license is included in the section entitled
%%   oo )   "GNU Free Documentation License".
%%   /_/|   http://www.gnu.org/licenses/fdl-1.3.html
%%
%%  ///////////////////////////////////////////////////////////////////
\section{Einsynchronisieren mit einem Testmultiplexer} \label{part-3:SIWTM}

- an Blockübergängen [siehe ?????] müssen hereinkommende Signal oftmals als asynchron betrachtet werden
- ebenso bei Übergängen von Signalen aus einer fremden Clockdomain in die blockeigene Clockdomain sind hereinkommende Signale nicht synchron

- d.h. diese Signale sind wieder einsynchronisiert werden

\input{part-3/section-SIWTM/figure-SIWTM.tex}

- dazu wird wieder die bereits in [?????] vorgestellte Synchronisierungstechnik verwendet
- um die Testmassnahmen in der eigenen Clockdomain zu unterstützen, sollten hereinkommende Signale auf definierte, bekannte Werte gesetzt werden
- dies erfolgt hier mit einem Multiplexer

\input{part-3/section-SIWTM/block-SIWTM.tex}

- bei aktiven Testmodesignal (tmode) wird dazu das Ausgangssignal wieder in die Schiebereigsterkette zurück gefüht
~> die Clockdomain ist damit von dem asynchronen Signal abgekoppelt
\clearpage
