module ANDbranch(
	input B,
	input Zero,
	output PCSrc
);

	always @(*)begin
		PCSrc = B && Zero;
	end
	
endmodule
