Fitter report for ElMicro
Tue May 24 20:46:29 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue May 24 20:46:29 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; ElMicro                                     ;
; Top-level Entity Name              ; ElMicro                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 935 / 49,760 ( 2 % )                        ;
;     Total combinational functions  ; 932 / 49,760 ( 2 % )                        ;
;     Dedicated logic registers      ; 131 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 131                                         ;
; Total pins                         ; 58 / 360 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,048 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
;     Processor 3            ;   3.7%      ;
;     Processor 4            ;   3.7%      ;
;     Processor 5            ;   3.7%      ;
;     Processor 6            ;   3.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1209 ) ; 0.00 % ( 0 / 1209 )        ; 0.00 % ( 0 / 1209 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1209 ) ; 0.00 % ( 0 / 1209 )        ; 0.00 % ( 0 / 1209 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1193 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DanielC/Desktop/MiQroV11/ElMicro/output_files/ElMicro.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 935 / 49,760 ( 2 % )        ;
;     -- Combinational with no register       ; 804                         ;
;     -- Register only                        ; 3                           ;
;     -- Combinational with a register        ; 128                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 568                         ;
;     -- 3 input functions                    ; 341                         ;
;     -- <=2 input functions                  ; 23                          ;
;     -- Register only                        ; 3                           ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 812                         ;
;     -- arithmetic mode                      ; 120                         ;
;                                             ;                             ;
; Total registers*                            ; 131 / 51,509 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 131 / 49,760 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 73 / 3,110 ( 2 % )          ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 58 / 360 ( 16 % )           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 2,048 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 3                           ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0.7% / 0.7% / 0.7%          ;
; Peak interconnect usage (total/H/V)         ; 15.9% / 15.4% / 16.7%       ;
; Maximum fan-out                             ; 185                         ;
; Highest non-global fan-out                  ; 185                         ;
; Total fan-out                               ; 3961                        ;
; Average fan-out                             ; 3.29                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 935 / 49760 ( 2 % )   ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 804                   ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;     -- Combinational with a register        ; 128                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 568                   ; 0                              ;
;     -- 3 input functions                    ; 341                   ; 0                              ;
;     -- <=2 input functions                  ; 23                    ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 812                   ; 0                              ;
;     -- arithmetic mode                      ; 120                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 131                   ; 0                              ;
;     -- Dedicated logic registers            ; 131 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 73 / 3110 ( 2 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 58                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 2048                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )     ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3967                  ; 8                              ;
;     -- Registered Connections               ; 718                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 42                    ; 0                              ;
;     -- Output Ports                         ; 16                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AluSel[0]  ; D5    ; 8        ; 24           ; 39           ; 28           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; AluSel[1]  ; E3    ; 1A       ; 0            ; 37           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; AluSel[2]  ; B2    ; 8        ; 22           ; 39           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; AluSel[3]  ; C5    ; 8        ; 24           ; 39           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; CLK        ; M8    ; 2        ; 0            ; 18           ; 14           ; 132                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; CLR        ; M9    ; 2        ; 0            ; 18           ; 21           ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; EnDec      ; E6    ; 8        ; 20           ; 39           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MUX_A      ; C6    ; 8        ; 29           ; 39           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MUX_B      ; D10   ; 8        ; 31           ; 39           ; 28           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MUX_MAR    ; A5    ; 8        ; 31           ; 39           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MUX_MDR    ; J10   ; 8        ; 34           ; 39           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MUX_RAM    ; G4    ; 1A       ; 0            ; 36           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelBus[0]  ; E8    ; 8        ; 24           ; 39           ; 7            ; 52                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelBus[1]  ; D6    ; 8        ; 22           ; 39           ; 28           ; 182                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelBus[2]  ; E4    ; 1A       ; 0            ; 37           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelBus[3]  ; C7    ; 8        ; 34           ; 39           ; 0            ; 185                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelRegD[0] ; AB4   ; 3        ; 26           ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelRegD[1] ; B1    ; 8        ; 22           ; 39           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelRegD[2] ; B4    ; 8        ; 26           ; 39           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; SelRegD[3] ; B3    ; 8        ; 26           ; 39           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; WR         ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[0]   ; A3    ; 8        ; 26           ; 39           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[1]   ; J8    ; 1A       ; 0            ; 36           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[2]   ; C21   ; 6        ; 78           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[3]   ; J9    ; 1A       ; 0            ; 36           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[4]   ; L15   ; 6        ; 78           ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[5]   ; D7    ; 8        ; 29           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[6]   ; E9    ; 8        ; 29           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataA[7]   ; H3    ; 1A       ; 0            ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[0]   ; D9    ; 8        ; 31           ; 39           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[1]   ; B7    ; 8        ; 34           ; 39           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[2]   ; A9    ; 7        ; 46           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[3]   ; H11   ; 8        ; 34           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[4]   ; A4    ; 8        ; 31           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[5]   ; F20   ; 6        ; 78           ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[6]   ; E10   ; 8        ; 36           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dataB[7]   ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; muxSel[0]  ; D8    ; 8        ; 31           ; 39           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; muxSel[1]  ; A2    ; 8        ; 26           ; 39           ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; muxSel[2]  ; B5    ; 8        ; 26           ; 39           ; 28           ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; muxSel[3]  ; AB8   ; 3        ; 31           ; 0            ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; muxSel[4]  ; H4    ; 1A       ; 0            ; 35           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Outd[0]     ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[1]     ; C3    ; 8        ; 20           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[2]     ; C2    ; 8        ; 20           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[3]     ; J3    ; 1A       ; 0            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[4]     ; K4    ; 1A       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[5]     ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[6]     ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Outd[7]     ; F7    ; 8        ; 24           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[0] ; P12   ; 4        ; 40           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[1] ; AB5   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[2] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[3] ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[4] ; E12   ; 7        ; 56           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[5] ; E11   ; 8        ; 36           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[6] ; C9    ; 7        ; 46           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; cacheOut[7] ; Y20   ; 5        ; 78           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; dataB[0]            ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; MUX_B               ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; Outd[7]             ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 9 / 16 ( 56 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 2 / 36 ( 6 % )    ; 2.5V          ; --           ;
; 3        ; 4 / 48 ( 8 % )    ; 2.5V          ; --           ;
; 4        ; 1 / 48 ( 2 % )    ; 2.5V          ; --           ;
; 5        ; 1 / 40 ( 3 % )    ; 2.5V          ; --           ;
; 6        ; 3 / 60 ( 5 % )    ; 2.5V          ; --           ;
; 7        ; 6 / 52 ( 12 % )   ; 2.5V          ; --           ;
; 8        ; 36 / 36 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; muxSel[1]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 483        ; 8        ; dataA[0]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 475        ; 8        ; dataB[4]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 473        ; 8        ; MUX_MAR                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 471        ; 8        ; Outd[5]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; dataB[2]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; WR                                             ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; SelRegD[0]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; cacheOut[1]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; muxSel[3]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; SelRegD[1]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ; 493        ; 8        ; AluSel[2]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B3       ; 484        ; 8        ; SelRegD[3]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 486        ; 8        ; SelRegD[2]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 485        ; 8        ; muxSel[2]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; dataB[1]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; dataB[7]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; Outd[2]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 497        ; 8        ; Outd[1]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 487        ; 8        ; Outd[6]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 489        ; 8        ; AluSel[3]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 477        ; 8        ; MUX_A                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 467        ; 8        ; SelBus[3]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 465        ; 8        ; Outd[0]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; cacheOut[6]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; dataA[2]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; AluSel[0]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 496        ; 8        ; SelBus[1]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 479        ; 8        ; dataA[5]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 472        ; 8        ; muxSel[0]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 474        ; 8        ; dataB[0]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 476        ; 8        ; MUX_B                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; cacheOut[3]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; AluSel[1]                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; SelBus[2]                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; EnDec                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; SelBus[0]                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 478        ; 8        ; dataA[6]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 466        ; 8        ; dataB[6]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; cacheOut[5]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; cacheOut[4]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; cacheOut[2]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; Outd[7]                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; dataB[5]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; MUX_RAM                                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; dataA[7]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; muxSel[4]                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; dataB[3]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; Outd[3]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; dataA[1]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; dataA[3]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; MUX_MDR                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; Outd[4]                                        ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; dataA[4]                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; CLK                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; CLR                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; cacheOut[0]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; cacheOut[7]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; cacheOut[7] ; Incomplete set of assignments ;
; cacheOut[6] ; Incomplete set of assignments ;
; cacheOut[5] ; Incomplete set of assignments ;
; cacheOut[4] ; Incomplete set of assignments ;
; cacheOut[3] ; Incomplete set of assignments ;
; cacheOut[2] ; Incomplete set of assignments ;
; cacheOut[1] ; Incomplete set of assignments ;
; cacheOut[0] ; Incomplete set of assignments ;
; Outd[7]     ; Incomplete set of assignments ;
; Outd[6]     ; Incomplete set of assignments ;
; Outd[5]     ; Incomplete set of assignments ;
; Outd[4]     ; Incomplete set of assignments ;
; Outd[3]     ; Incomplete set of assignments ;
; Outd[2]     ; Incomplete set of assignments ;
; Outd[1]     ; Incomplete set of assignments ;
; Outd[0]     ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
; muxSel[1]   ; Incomplete set of assignments ;
; muxSel[0]   ; Incomplete set of assignments ;
; muxSel[4]   ; Incomplete set of assignments ;
; muxSel[3]   ; Incomplete set of assignments ;
; muxSel[2]   ; Incomplete set of assignments ;
; SelBus[1]   ; Incomplete set of assignments ;
; SelBus[3]   ; Incomplete set of assignments ;
; SelBus[2]   ; Incomplete set of assignments ;
; SelBus[0]   ; Incomplete set of assignments ;
; CLR         ; Incomplete set of assignments ;
; SelRegD[0]  ; Incomplete set of assignments ;
; SelRegD[1]  ; Incomplete set of assignments ;
; SelRegD[2]  ; Incomplete set of assignments ;
; SelRegD[3]  ; Incomplete set of assignments ;
; EnDec       ; Incomplete set of assignments ;
; MUX_MAR     ; Incomplete set of assignments ;
; dataA[7]    ; Incomplete set of assignments ;
; MUX_A       ; Incomplete set of assignments ;
; dataA[6]    ; Incomplete set of assignments ;
; dataA[5]    ; Incomplete set of assignments ;
; dataA[4]    ; Incomplete set of assignments ;
; dataA[3]    ; Incomplete set of assignments ;
; dataA[2]    ; Incomplete set of assignments ;
; dataA[1]    ; Incomplete set of assignments ;
; dataA[0]    ; Incomplete set of assignments ;
; dataB[7]    ; Incomplete set of assignments ;
; MUX_B       ; Incomplete set of assignments ;
; dataB[6]    ; Incomplete set of assignments ;
; dataB[5]    ; Incomplete set of assignments ;
; dataB[4]    ; Incomplete set of assignments ;
; dataB[3]    ; Incomplete set of assignments ;
; dataB[2]    ; Incomplete set of assignments ;
; dataB[1]    ; Incomplete set of assignments ;
; dataB[0]    ; Incomplete set of assignments ;
; MUX_MDR     ; Incomplete set of assignments ;
; WR          ; Incomplete set of assignments ;
; MUX_RAM     ; Incomplete set of assignments ;
; AluSel[3]   ; Incomplete set of assignments ;
; AluSel[1]   ; Incomplete set of assignments ;
; AluSel[0]   ; Incomplete set of assignments ;
; AluSel[2]   ; Incomplete set of assignments ;
; cacheOut[7] ; Missing location assignment   ;
; cacheOut[6] ; Missing location assignment   ;
; cacheOut[5] ; Missing location assignment   ;
; cacheOut[4] ; Missing location assignment   ;
; cacheOut[3] ; Missing location assignment   ;
; cacheOut[2] ; Missing location assignment   ;
; cacheOut[1] ; Missing location assignment   ;
; cacheOut[0] ; Missing location assignment   ;
; Outd[7]     ; Missing location assignment   ;
; Outd[6]     ; Missing location assignment   ;
; Outd[5]     ; Missing location assignment   ;
; Outd[4]     ; Missing location assignment   ;
; Outd[3]     ; Missing location assignment   ;
; Outd[2]     ; Missing location assignment   ;
; Outd[1]     ; Missing location assignment   ;
; Outd[0]     ; Missing location assignment   ;
; CLK         ; Missing location assignment   ;
; muxSel[1]   ; Missing location assignment   ;
; muxSel[0]   ; Missing location assignment   ;
; muxSel[4]   ; Missing location assignment   ;
; muxSel[3]   ; Missing location assignment   ;
; muxSel[2]   ; Missing location assignment   ;
; SelBus[1]   ; Missing location assignment   ;
; SelBus[3]   ; Missing location assignment   ;
; SelBus[2]   ; Missing location assignment   ;
; SelBus[0]   ; Missing location assignment   ;
; CLR         ; Missing location assignment   ;
; SelRegD[0]  ; Missing location assignment   ;
; SelRegD[1]  ; Missing location assignment   ;
; SelRegD[2]  ; Missing location assignment   ;
; SelRegD[3]  ; Missing location assignment   ;
; EnDec       ; Missing location assignment   ;
; MUX_MAR     ; Missing location assignment   ;
; dataA[7]    ; Missing location assignment   ;
; MUX_A       ; Missing location assignment   ;
; dataA[6]    ; Missing location assignment   ;
; dataA[5]    ; Missing location assignment   ;
; dataA[4]    ; Missing location assignment   ;
; dataA[3]    ; Missing location assignment   ;
; dataA[2]    ; Missing location assignment   ;
; dataA[1]    ; Missing location assignment   ;
; dataA[0]    ; Missing location assignment   ;
; dataB[7]    ; Missing location assignment   ;
; MUX_B       ; Missing location assignment   ;
; dataB[6]    ; Missing location assignment   ;
; dataB[5]    ; Missing location assignment   ;
; dataB[4]    ; Missing location assignment   ;
; dataB[3]    ; Missing location assignment   ;
; dataB[2]    ; Missing location assignment   ;
; dataB[1]    ; Missing location assignment   ;
; dataB[0]    ; Missing location assignment   ;
; MUX_MDR     ; Missing location assignment   ;
; WR          ; Missing location assignment   ;
; MUX_RAM     ; Missing location assignment   ;
; AluSel[3]   ; Missing location assignment   ;
; AluSel[1]   ; Missing location assignment   ;
; AluSel[0]   ; Missing location assignment   ;
; AluSel[2]   ; Missing location assignment   ;
+-------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                             ; Entity Name            ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------+------------------------+--------------+
; |ElMicro                                  ; 935 (1)     ; 131 (0)                   ; 0 (0)         ; 2048        ; 1    ; 1          ; 0            ; 0       ; 0         ; 58   ; 0            ; 804 (1)      ; 3 (0)             ; 128 (0)          ; 0          ; |ElMicro                                                                        ; ElMicro                ; work         ;
;    |ALU:inst24|                           ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|ALU:inst24                                                             ; ALU                    ; work         ;
;    |Dec:inst21|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|Dec:inst21                                                             ; Dec                    ; work         ;
;    |RP:inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|RP:inst                                                                ; RP                     ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|RP:inst|altsyncram:altsyncram_component                                ; altsyncram             ; work         ;
;          |altsyncram_1jo3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated ; altsyncram_1jo3        ; work         ;
;    |UniversalShiftRegister:inst10|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst10                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst11|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst11                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst14|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst14                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst17|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst17                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst18|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst18                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst19|        ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst19                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst1|         ; 51 (51)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst1                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst20|        ; 49 (49)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst20                                          ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst2|         ; 44 (44)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst2                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst3|         ; 42 (42)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst3                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst4|         ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst4                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst5|         ; 51 (51)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst5                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst6|         ; 55 (55)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst6                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst7|         ; 50 (50)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst7                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst8|         ; 52 (52)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst8                                           ; UniversalShiftRegister ; work         ;
;    |UniversalShiftRegister:inst9|         ; 41 (41)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |ElMicro|UniversalShiftRegister:inst9                                           ; UniversalShiftRegister ; work         ;
;    |busmux16to1:inst12|                   ; 107 (107)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux16to1:inst12                                                     ; busmux16to1            ; work         ;
;    |busmux:inst13|                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst13                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst13|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_46c:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated                    ; mux_46c                ; work         ;
;    |busmux:inst15|                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst15                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst15|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_46c:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated                    ; mux_46c                ; work         ;
;    |busmux:inst200|                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst200                                                         ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst200|lpm_mux:$00000                                          ; lpm_mux                ; work         ;
;          |mux_46c:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated                   ; mux_46c                ; work         ;
;    |busmux:inst22|                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst22                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst22|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_46c:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated                    ; mux_46c                ; work         ;
;    |busmux:inst23|                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst23                                                          ; busmux                 ; work         ;
;       |lpm_mux:$00000|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst23|lpm_mux:$00000                                           ; lpm_mux                ; work         ;
;          |mux_46c:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |ElMicro|busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated                    ; mux_46c                ; work         ;
;    |mem_programa:inst25|                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 0 (0)            ; 0          ; |ElMicro|mem_programa:inst25                                                    ; mem_programa           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; cacheOut[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cacheOut[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Outd[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; muxSel[1]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; muxSel[0]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; muxSel[4]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; muxSel[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; muxSel[2]   ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; SelBus[1]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SelBus[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SelBus[2]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; SelBus[0]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; CLR         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SelRegD[0]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SelRegD[1]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SelRegD[2]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SelRegD[3]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; EnDec       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MUX_MAR     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dataA[7]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; MUX_A       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataA[6]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataA[5]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataA[4]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dataA[3]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dataA[2]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dataA[1]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dataA[0]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dataB[7]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MUX_B       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataB[6]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dataB[5]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dataB[4]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataB[3]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dataB[2]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dataB[1]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dataB[0]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MUX_MDR     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; WR          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MUX_RAM     ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; AluSel[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; AluSel[1]   ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; AluSel[0]   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; AluSel[2]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                        ;                   ;         ;
; muxSel[1]                                                                                  ;                   ;         ;
;      - busmux16to1:inst12|_~21                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~22                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~24                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~25                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~26                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~28                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~29                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~30                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~31                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[7]~232                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~37                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[6]~233                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[5]~234                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[4]~235                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[3]~236                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[2]~237                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[1]~238                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[0]~239                                                    ; 0                 ; 6       ;
; muxSel[0]                                                                                  ;                   ;         ;
;      - busmux16to1:inst12|_~20                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~23                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~27                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~31                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~32                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~33                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~34                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~35                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~36                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~38                                                             ; 1                 ; 6       ;
; muxSel[4]                                                                                  ;                   ;         ;
;      - busmux16to1:inst12|_~20                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~23                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~27                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~31                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~32                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~33                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~34                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~35                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~36                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~38                                                             ; 0                 ; 6       ;
; muxSel[3]                                                                                  ;                   ;         ;
;      - busmux16to1:inst12|_~20                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~23                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~27                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~31                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~32                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~33                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~34                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~35                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~36                                                             ; 0                 ; 6       ;
;      - busmux16to1:inst12|_~38                                                             ; 0                 ; 6       ;
; muxSel[2]                                                                                  ;                   ;         ;
;      - busmux16to1:inst12|_~21                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~22                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~24                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~25                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~26                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~28                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~29                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~30                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[7]~158                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[6]~168                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[5]~178                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[4]~188                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[3]~198                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[2]~208                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[1]~214                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[0]~228                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[7]~232                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|_~37                                                             ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[6]~233                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[5]~234                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[4]~235                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[3]~236                                                    ; 1                 ; 6       ;
;      - busmux16to1:inst12|result[2]~237                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[1]~238                                                    ; 0                 ; 6       ;
;      - busmux16to1:inst12|result[0]~239                                                    ; 1                 ; 6       ;
; SelBus[1]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux7~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~2                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux6~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~20                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~24                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~28                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Mux0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~15                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~8                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~10                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~11                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~12                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~14                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~15                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~29                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~7                                                 ; 0                 ; 6       ;
; SelBus[3]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst8|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~2                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux7~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~2                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux6~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~20                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~24                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~28                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Mux0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~15                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~15                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~15                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~17                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~8                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~10                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~11                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~12                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~14                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~16                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~0                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~2                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~3                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~4                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~6                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~7                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~8                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~10                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~11                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~12                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~14                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~15                                               ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~29                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Add0~7                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~0                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~1                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~3                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~4                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~5                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~6                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Add0~7                                                 ; 0                 ; 6       ;
; SelBus[2]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst6|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~2                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux7~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~2                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux6~2                                                 ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Mux0~0                                                 ; 0                 ; 6       ;
; SelBus[0]                                                                                  ;                   ;         ;
;      - UniversalShiftRegister:inst6|Regist[0]~0                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[0]~1                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux7~2                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Regist[0]~0                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~0                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~1                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[4]~2                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~5                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Mux6~2                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~9                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~13                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~17                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~21                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~25                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst8|Add0~28                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst3|Regist[7]~0                                            ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Mux0~0                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~1                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~3                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~5                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~7                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~9                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~11                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~14                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~1                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~3                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~5                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~7                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~9                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~11                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~14                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~1                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~3                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~5                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~7                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~9                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~11                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~14                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~1                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~3                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~5                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~7                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~9                                                 ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~11                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~14                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~1                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~3                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~5                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~7                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~9                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~11                                               ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst20|Add0~13                                               ; 1                 ; 6       ;
; CLR                                                                                        ;                   ;         ;
; SelRegD[0]                                                                                 ;                   ;         ;
;      - Dec:inst21|Mux15~0                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~1                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~2                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~3                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~4                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~5                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~6                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~7                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~8                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~9                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~10                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~11                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~12                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~13                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~14                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~15                                                                 ; 1                 ; 6       ;
; SelRegD[1]                                                                                 ;                   ;         ;
;      - Dec:inst21|Mux15~0                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~1                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~2                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~3                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~4                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~5                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~6                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~7                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~8                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~9                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~10                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~11                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~12                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~13                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~14                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~15                                                                 ; 1                 ; 6       ;
; SelRegD[2]                                                                                 ;                   ;         ;
;      - Dec:inst21|Mux15~0                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~1                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~2                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~3                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~4                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~5                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~6                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~7                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~8                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~9                                                                  ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~10                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~11                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~12                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~13                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~14                                                                 ; 1                 ; 6       ;
;      - Dec:inst21|Mux15~15                                                                 ; 1                 ; 6       ;
; SelRegD[3]                                                                                 ;                   ;         ;
;      - Dec:inst21|Mux15~0                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~1                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~2                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~3                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~4                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~5                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~6                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~7                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~8                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~9                                                                  ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~10                                                                 ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~11                                                                 ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~12                                                                 ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~13                                                                 ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~14                                                                 ; 0                 ; 6       ;
;      - Dec:inst21|Mux15~15                                                                 ; 0                 ; 6       ;
; EnDec                                                                                      ;                   ;         ;
;      - UniversalShiftRegister:inst8|Regist[0]~1                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst17|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst9|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst10|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst6|Regist[7]~3                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst18|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst11|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst5|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Regist[7]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst14|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst19|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst20|Regist[7]~0                                           ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst2|Regist[7]~3                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst4|Regist[0]~0                                            ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst3|Regist[0]~1                                            ; 0                 ; 6       ;
; MUX_MAR                                                                                    ;                   ;         ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~13                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst1|Add0~16                                                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6                ; 0                 ; 6       ;
;      - busmux:inst13|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7                ; 0                 ; 6       ;
; dataA[7]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0                ; 1                 ; 6       ;
; MUX_A                                                                                      ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~13                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~15                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst6|Add0~16                                                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6                ; 1                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7                ; 1                 ; 6       ;
; dataA[6]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1                ; 1                 ; 6       ;
; dataA[5]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2                ; 1                 ; 6       ;
; dataA[4]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3                ; 1                 ; 6       ;
; dataA[3]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4                ; 1                 ; 6       ;
; dataA[2]                                                                                   ;                   ;         ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5                ; 1                 ; 6       ;
; dataA[1]                                                                                   ;                   ;         ;
;      - UniversalShiftRegister:inst6|Add0~13                                                ; 0                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6                ; 0                 ; 6       ;
; dataA[0]                                                                                   ;                   ;         ;
;      - UniversalShiftRegister:inst6|Add0~15                                                ; 0                 ; 6       ;
;      - busmux:inst15|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7                ; 0                 ; 6       ;
; dataB[7]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0               ; 0                 ; 6       ;
; MUX_B                                                                                      ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5               ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~13                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~15                                                ; 1                 ; 6       ;
;      - UniversalShiftRegister:inst5|Add0~16                                                ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6               ; 1                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7               ; 1                 ; 6       ;
; dataB[6]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1               ; 0                 ; 6       ;
; dataB[5]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2               ; 0                 ; 6       ;
; dataB[4]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3               ; 1                 ; 6       ;
; dataB[3]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4               ; 1                 ; 6       ;
; dataB[2]                                                                                   ;                   ;         ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5               ; 0                 ; 6       ;
; dataB[1]                                                                                   ;                   ;         ;
;      - UniversalShiftRegister:inst5|Add0~13                                                ; 0                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6               ; 0                 ; 6       ;
; dataB[0]                                                                                   ;                   ;         ;
;      - UniversalShiftRegister:inst5|Add0~15                                                ; 0                 ; 6       ;
;      - busmux:inst200|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7               ; 0                 ; 6       ;
; MUX_MDR                                                                                    ;                   ;         ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~0                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~1                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~2                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~3                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~4                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~5                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~13                                                ; 0                 ; 6       ;
;      - UniversalShiftRegister:inst7|Add0~15                                                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~6                ; 0                 ; 6       ;
;      - busmux:inst23|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~7                ; 0                 ; 6       ;
; WR                                                                                         ;                   ;         ;
;      - RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; MUX_RAM                                                                                    ;                   ;         ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[0]~0                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[1]~1                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[2]~2                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[3]~3                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[4]~4                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[5]~5                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[6]~6                ; 0                 ; 6       ;
;      - busmux:inst22|lpm_mux:$00000|mux_46c:auto_generated|result_node[7]~7                ; 0                 ; 6       ;
; AluSel[3]                                                                                  ;                   ;         ;
;      - ALU:inst24|Add0~9                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Mux11~0                                                                  ; 0                 ; 6       ;
;      - ALU:inst24|Add0~0                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~1                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~2                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~3                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~4                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~5                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~6                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Add0~7                                                                   ; 0                 ; 6       ;
;      - ALU:inst24|Mux11~1                                                                  ; 0                 ; 6       ;
;      - ALU:inst24|Mux17~0                                                                  ; 0                 ; 6       ;
; AluSel[1]                                                                                  ;                   ;         ;
;      - ALU:inst24|Mux11~0                                                                  ; 1                 ; 6       ;
;      - ALU:inst24|Mux11~1                                                                  ; 1                 ; 6       ;
;      - ALU:inst24|Mux17~0                                                                  ; 1                 ; 6       ;
; AluSel[0]                                                                                  ;                   ;         ;
;      - ALU:inst24|Add0~9                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux11~0                                                                  ; 1                 ; 0       ;
;      - ALU:inst24|Add0~0                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~1                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~2                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~3                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~4                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~5                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~6                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Add0~7                                                                   ; 1                 ; 0       ;
;      - ALU:inst24|Mux17~0                                                                  ; 0                 ; 0       ;
; AluSel[2]                                                                                  ;                   ;         ;
;      - ALU:inst24|Mux11~0                                                                  ; 0                 ; 6       ;
;      - ALU:inst24|Mux11~1                                                                  ; 0                 ; 6       ;
;      - ALU:inst24|Mux17~0                                                                  ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:inst24|Mux17~0                        ; LCCOMB_X23_Y38_N0  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLK                                       ; PIN_M8             ; 132     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLR                                       ; PIN_M9             ; 128     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; UniversalShiftRegister:inst10|Regist[7]~0 ; LCCOMB_X24_Y36_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst11|Regist[7]~0 ; LCCOMB_X37_Y38_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst14|Regist[7]~0 ; LCCOMB_X34_Y38_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst17|Regist[7]~0 ; LCCOMB_X24_Y35_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst18|Regist[7]~0 ; LCCOMB_X27_Y38_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst19|Regist[7]~0 ; LCCOMB_X34_Y38_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst1|Regist[7]~0  ; LCCOMB_X27_Y38_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst20|Regist[7]~0 ; LCCOMB_X21_Y35_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst2|Regist[7]~3  ; LCCOMB_X27_Y33_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst3|Regist[0]~1  ; LCCOMB_X22_Y36_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst4|Regist[0]~0  ; LCCOMB_X24_Y36_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst5|Regist[7]~0  ; LCCOMB_X27_Y38_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst6|Regist[7]~3  ; LCCOMB_X27_Y38_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst7|Regist[7]~0  ; LCCOMB_X30_Y38_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst8|Regist[0]~1  ; LCCOMB_X30_Y38_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; UniversalShiftRegister:inst9|Regist[7]~0  ; LCCOMB_X21_Y38_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WR                                        ; PIN_AA9            ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                   ;
+--------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name               ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:inst24|Mux17~0 ; LCCOMB_X23_Y38_N0 ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; CLK                ; PIN_M8            ; 132     ; 55                                   ; Global Clock         ; GCLK3            ; --                        ;
; CLR                ; PIN_M9            ; 128     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M9K_X33_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 1,726 / 148,641 ( 1 % ) ;
; C16 interconnects     ; 22 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 789 / 106,704 ( < 1 % ) ;
; Direct links          ; 200 / 148,641 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 513 / 49,760 ( 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 30 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 987 / 147,764 ( < 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.81) ; Number of LABs  (Total = 73) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 5                            ;
; 16                                          ; 42                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 73) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 46                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 33                           ;
; 2 Clock enables                    ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.59) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 4                            ;
; 18                                           ; 16                           ;
; 19                                           ; 11                           ;
; 20                                           ; 6                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.70) ; Number of LABs  (Total = 73) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 6                            ;
; 6                                               ; 5                            ;
; 7                                               ; 8                            ;
; 8                                               ; 21                           ;
; 9                                               ; 6                            ;
; 10                                              ; 7                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.23) ; Number of LABs  (Total = 73) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 6                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 6                            ;
; 27                                           ; 4                            ;
; 28                                           ; 3                            ;
; 29                                           ; 5                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 6                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
; 35                                           ; 3                            ;
; 36                                           ; 1                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ; 58        ; 58        ; 0            ; 16           ; 0            ; 0            ; 42           ; 0            ; 16           ; 42           ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ; 0         ; 0         ; 58           ; 42           ; 58           ; 58           ; 16           ; 58           ; 42           ; 16           ; 58           ; 58           ; 58           ; 42           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; cacheOut[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cacheOut[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Outd[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; muxSel[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; muxSel[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; muxSel[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; muxSel[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; muxSel[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelBus[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelBus[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelBus[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelBus[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLR                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelRegD[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelRegD[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelRegD[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SelRegD[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EnDec              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_MAR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_A              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataA[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_B              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataB[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_MDR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_RAM            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluSel[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluSel[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluSel[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AluSel[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; AluSel[0]            ; 36.9              ;
; CLK,I/O         ; AluSel[0]            ; 26.3              ;
; CLK             ; AluSel[0]            ; 7.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                      ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                        ; Destination Register                                                                                  ; Delay Added in ns ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; AluSel[0]                              ; ALU:inst24|ALU_Result[0]                                                                              ; 4.782             ;
; AluSel[1]                              ; ALU:inst24|ALU_Result[0]                                                                              ; 3.561             ;
; AluSel[2]                              ; ALU:inst24|ALU_Result[0]                                                                              ; 3.561             ;
; AluSel[3]                              ; ALU:inst24|ALU_Result[0]                                                                              ; 3.561             ;
; UniversalShiftRegister:inst4|Regist[6] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.458             ;
; UniversalShiftRegister:inst4|Regist[7] ; ALU:inst24|ALU_Result[7]                                                                              ; 3.424             ;
; UniversalShiftRegister:inst4|Regist[2] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.369             ;
; UniversalShiftRegister:inst4|Regist[3] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.357             ;
; UniversalShiftRegister:inst4|Regist[4] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.339             ;
; UniversalShiftRegister:inst4|Regist[1] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.305             ;
; UniversalShiftRegister:inst4|Regist[5] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.290             ;
; UniversalShiftRegister:inst4|Regist[0] ; ALU:inst24|ALU_Result[6]                                                                              ; 3.276             ;
; UniversalShiftRegister:inst3|Regist[6] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[4] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[3] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[2] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[1] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[0] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[5] ; ALU:inst24|ALU_Result[6]                                                                              ; 2.672             ;
; UniversalShiftRegister:inst3|Regist[7] ; ALU:inst24|ALU_Result[7]                                                                              ; 2.509             ;
; UniversalShiftRegister:inst7|Regist[5] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.097             ;
; UniversalShiftRegister:inst7|Regist[6] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a6~porta_datain_reg0 ; 0.097             ;
; UniversalShiftRegister:inst7|Regist[1] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.076             ;
; UniversalShiftRegister:inst7|Regist[2] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.075             ;
; UniversalShiftRegister:inst7|Regist[0] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.074             ;
; UniversalShiftRegister:inst7|Regist[7] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a7~porta_datain_reg0 ; 0.074             ;
; UniversalShiftRegister:inst7|Regist[3] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.060             ;
; UniversalShiftRegister:inst7|Regist[4] ; RP:inst|altsyncram:altsyncram_component|altsyncram_1jo3:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.060             ;
+----------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "ElMicro"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 58 pins of 58 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ElMicro.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[0]~231|combout"
    Warning (332126): Node "inst12|result[0]~224|dataa"
    Warning (332126): Node "inst12|result[0]~224|combout"
    Warning (332126): Node "inst12|result[0]~225|datad"
    Warning (332126): Node "inst12|result[0]~225|combout"
    Warning (332126): Node "inst12|result[0]~231|dataa"
Warning (332125): Found combinational loop of 8 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[1]~221|combout"
    Warning (332126): Node "inst12|result[1]~217|dataa"
    Warning (332126): Node "inst12|result[1]~217|combout"
    Warning (332126): Node "inst12|result[1]~218|datad"
    Warning (332126): Node "inst12|result[1]~218|combout"
    Warning (332126): Node "inst12|result[1]~220|dataa"
    Warning (332126): Node "inst12|result[1]~220|combout"
    Warning (332126): Node "inst12|result[1]~221|datad"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[2]~211|combout"
    Warning (332126): Node "inst12|result[2]~204|dataa"
    Warning (332126): Node "inst12|result[2]~204|combout"
    Warning (332126): Node "inst12|result[2]~205|datad"
    Warning (332126): Node "inst12|result[2]~205|combout"
    Warning (332126): Node "inst12|result[2]~211|dataa"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[3]~201|combout"
    Warning (332126): Node "inst12|result[3]~194|dataa"
    Warning (332126): Node "inst12|result[3]~194|combout"
    Warning (332126): Node "inst12|result[3]~195|datad"
    Warning (332126): Node "inst12|result[3]~195|combout"
    Warning (332126): Node "inst12|result[3]~201|dataa"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[4]~191|combout"
    Warning (332126): Node "inst12|result[4]~184|dataa"
    Warning (332126): Node "inst12|result[4]~184|combout"
    Warning (332126): Node "inst12|result[4]~185|datad"
    Warning (332126): Node "inst12|result[4]~185|combout"
    Warning (332126): Node "inst12|result[4]~191|dataa"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[5]~181|combout"
    Warning (332126): Node "inst12|result[5]~174|dataa"
    Warning (332126): Node "inst12|result[5]~174|combout"
    Warning (332126): Node "inst12|result[5]~175|datad"
    Warning (332126): Node "inst12|result[5]~175|combout"
    Warning (332126): Node "inst12|result[5]~181|dataa"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[6]~171|combout"
    Warning (332126): Node "inst12|result[6]~164|dataa"
    Warning (332126): Node "inst12|result[6]~164|combout"
    Warning (332126): Node "inst12|result[6]~165|datad"
    Warning (332126): Node "inst12|result[6]~165|combout"
    Warning (332126): Node "inst12|result[6]~171|dataa"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/DanielC/Desktop/MiQroV11/ElMicro/busmux16to1.tdf Line: 60
    Warning (332126): Node "inst12|result[7]~161|combout"
    Warning (332126): Node "inst12|result[7]~154|dataa"
    Warning (332126): Node "inst12|result[7]~154|combout"
    Warning (332126): Node "inst12|result[7]~155|datad"
    Warning (332126): Node "inst12|result[7]~155|combout"
    Warning (332126): Node "inst12|result[7]~161|dataa"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst24|Mux17~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node ALU:inst24|Mux17~0  File: C:/Users/DanielC/Desktop/MiQroV11/ALU_1/ALU.vhd Line: 50
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLR~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 56 (unused VREF, 2.5V VCCIO, 40 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X22_Y33 to location X32_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/DanielC/Desktop/MiQroV11/ElMicro/output_files/ElMicro.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 64 warnings
    Info: Peak virtual memory: 5780 megabytes
    Info: Processing ended: Tue May 24 20:46:30 2022
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DanielC/Desktop/MiQroV11/ElMicro/output_files/ElMicro.fit.smsg.


