<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:48.1848</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0135313</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>클럭 선택 회로 및 이를 구비하는 표시 장치와 그의 구동 방법</inventionTitle><inventionTitleEng>CLOCK SELECTION CIRCUIT AND DISPLAY DEVICE INCLUDING  THE SAME AND METHOD OF DRIVING THE SAME</inventionTitleEng><openDate>2025.04.21</openDate><openNumber>10-2025-0052540</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예들에 의한 클럭 선택 회로는 이전단 주사 신호 및 다음단 주사 신호 중 적어도 하나의 주사 신호가 입력될 때 제 1제어 신호 및 제 2제어 신호를 출력하기 위한 제어 회로와, 클럭 신호들을 입력받으며, 상기 제 1제어 신호 및 상기 제 2제어 신호가 입력될 때 상기 클럭 신호들을 출력하기 위한 선택 회로를 구비한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 이전단 주사 신호 및 다음단 주사 신호 중 적어도 하나의 주사 신호가 입력될 때 제 1제어 신호 및 제 2제어 신호를 출력하기 위한 제어 회로와,클럭 신호들을 입력받으며, 상기 제 1제어 신호 및 상기 제 2제어 신호가 입력될 때 상기 클럭 신호들을 출력하기 위한 선택 회로를 구비하는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>2. 제 1항에 있어서,상기 제어 회로는제 1입력 단자로 상기 이전단 주사 신호, 제 2입력 단자로 상기 다음단 주사 신호를 입력받으며, 제 1출력 단자로 상기 제 1제어 신호를 출력하기 위한 제 1논리 게이트와;상기 제 1제어 신호를 입력받으며, 상기 제 1제어 신호를 반전하여 제 2출력 단자로 상기 제 2제어 신호를 출력하기 위한 제 2논리 게이트를 구비하는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>3. 제 2항에 있어서,상기 이전단 주사 신호 및 상기 다음단 주사 신호는 하이 레벨 전압으로 설정되고, 상기 제 1논리 게이트는 상기 이전단 주사 신호 및 상기 다음단 주사 신호를 NOR 연산하여 로우 레벨 상기 제 1제어 신호를 출력하는 클럭 선택 회로.</claim></claimInfo><claimInfo><claim>4. 제 2항에 있어서,상기 제 1논리 게이트는제 1전원과 제 1노드 사이에 직렬로 접속되는 제 1트랜지스터 및 제 2트랜지스터와;상기 제 1노드와 상기 제 1전원보다 낮은 전압을 가지는 제 2전원 사이에 병렬로 접속되는 제 3트랜지스터 및 제 4트랜지스터를 구비하며;상기 제 1트랜지스터 및 상기 제 2트랜지스터는 P형 트랜지스터이며, 상기 제 3트랜지스터 및 상기 제 4트랜지스터는 N형 트랜지스터인 클럭 선택 회로.</claim></claimInfo><claimInfo><claim>5. 제 4항에 있어서,상기 제 1트랜지스터 및 상기 제 3트랜지스터의 게이트 전극은 상기 제 1입력 단자에 접속되고,상기 제 2트랜지스터 및 상기 제 4트랜지스터의 게이트 전극은 상기 제 2입력 단자에 접속되는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>6. 제 5항에 있어서,상기 제 1논리 게이트는 현재단 주사 신호를 입력받는 제 3입력 단자를 더 구비하는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>7. 제 6항에 있어서,상기 제 1논리 게이트는상기 제 1전원과 상기 제 1노드 사이에 상기 제 1트랜지스터 및 상기 제 2트랜지스터와 직렬로 접속되는 제 5트랜지스터와;상기 제 1노드와 상기 제 2전원 사이에 상기 제 3트랜지스터 및 상기 제 4트랜지스터와 병렬로 접속되는 제 6트랜지스터를 더 구비하며,상기 제 5트랜지스터는 P형 트랜지스터이며, 상기 제 6트랜지스터는 N형 트랜지스터인 클럭 선택 회로.</claim></claimInfo><claimInfo><claim>8. 제 7항에 있어서,상기 제 5트랜지스터 및 상기 제 6트랜지스터의 게이트 전극은 상기 제 3입력 단자에 접속되는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>9. 제 2항에 있어서,상기 제 2논리 게이트는 상기 제 1제어 신호를 반전하여 상기 제 2제어 신호를 출력하는 인버터인 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>10. 제 9항에 있어서,상기 제 2논리 게이트는제 1전원과 상기 제 1전원보다 낮은 전압을 가지는 제 2전원 사이에 직렬로 접속되는 P형 제 1트랜지스터 및 N형 제 2트랜지스터를 구비하며;상기 제 1트랜지스터 및 상기 제 2트랜지스터의 게이트 전극은 상기 제 1출력 단자에 접속되고, 상기 제 1트랜지스터 및 상기 제 2트랜지스터의 공통 노드는 상기 제 2출력 단자에 접속되는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>11. 제 1항에 있어서,상기 선택 회로는,제 1클럭 신호가 입력되는 제 1클럭 입력 단자와 제 1클럭 출력 단자 사이에 접속되며, 상기 제 1제어 신호 및 상기 제 2제어 신호가 입력될 때 턴-온되는 제 1트랜스미션 게이트와;제 2클럭 신호가 입력되는 제 2클럭 입력 단자와 제 2클럭 출력 단자 사이에 접속되며, 상기 제 1제어 신호 및 상기 제 2제어 신호가 입력될 때 턴-온되는 제 2트랜스미션 게이트를 구비하는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>12. 제 11항에 있어서,상기 제 1트랜스미션 게이트는상기 제 1클럭 입력 단자와 상기 제 1클럭 출력 단자 사이에 병렬로 접속되는 P형 제 1제어 트랜지스터 및 N형 제 2제어 트랜지스터를 구비하며;상기 제 1제어 트랜지스터는 상기 제 1제어 신호가 입력될 때 턴-온되고, 상기 제 2제어 트랜지스터는 상기 제 2제어 신호가 입력될 때 턴-온되는 클럭 선택 회로. </claim></claimInfo><claimInfo><claim>13. 제 11항에 있어서,상기 제 2트랜스미션 게이트는상기 제 2클럭 입력 단자와 상기 제 2클럭 출력 단자 사이에 병렬로 접속되는 P형 제 1제어 트랜지스터 및 N형 제 2제어 트랜지스터를 구비하며;상기 제 1제어 트랜지스터는 상기 제 1제어 신호가 입력될 때 턴-온되고, 상기 제 2제어 트랜지스터는 상기 제 2제어 신호가 입력될 때 턴-온되는 클럭 선택 회로.</claim></claimInfo><claimInfo><claim>14. 주사선들 및 데이터선들과 접속되도록 위치되는 화소들과;상기 주사선들로 주사 신호를 공급하기 위한 주사 구동부와;수평 라인 단위로 순차적으로 입력되는 상기 주사 신호에 대응하여 상기 수평 라인 단위로 제 1제어 신호 및 제 2제어 신호를 순차적으로 출력하기 위한 클럭 제어부와;상기 주사 구동부의 구동에 필요한 클럭 신호들을 입력받으며, 상기 제 1제어 신호 및 상기 제 2제어 신호에 대응하여 상기 클럭 신호들을 상기 수평 라인 단위로 상기 주사 구동부로 공급하기 위한 클럭 선택부를 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>15. 제 14항에 있어서,상기 주사 구동부는 상기 수평 라인 마다 위치되는 스테이지 회로를 구비하고,상기 클럭 제어부는 상기 수평 라인 마다 위치되는 제어 회로를 구비하며,상기 클럭 선택부는 상기 수평 라인 마다 위치되는 선택 회로를 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>16. 제 15항에 있어서,첫 번째 수평 라인에 위치되는 스테이지 회로는 주사 시작 신호를 공급받으며, 상기 첫 번째 수평 라인에 위치되는 제어 회로는 상기 주사 시작 신호와 중첩되는 클럭 시작 신호를 공급받는 표시 장치. </claim></claimInfo><claimInfo><claim>17. 제 15항에 있어서,마지막 수평 라인에 위치되는 제어 회로는 마지막 수평 라인에 대응하는 주사 신호와 일부 기간 중첩되는 종료 신호를 공급받는 표시 장치. </claim></claimInfo><claimInfo><claim>18. 제 15항에 있어서,i(i는 자연수)번째 수평 라인에 위치된 제 i제어 회로는 이전 수평 라인의 이전 주사 신호 및 다음 수평 라인의 다음 주사 신호에 대응하여 상기 제 1제어 신호 및 상기 제 2제어 신호를 출력하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제 18항에 있어서,상기 제 i제어 회로는 상기 이전 주사 신호 및 상기 다음 주사 신호를 NOR 연산하여 상기 제 1제어 신호를 생성하기 위한 제 1논리 게이트와;상기 제 1제어 신호를 반전하여 상기 제 2제어 신호를 생성하기 위한 제 2논리 게이트를 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>20. 제 15항에 있어서,i(i는 자연수)번째 수평 라인에 위치된 제 i제어 회로는 이전 수평 라인의 이전 주사 신호, 현재 수평 라인의 현재 주사 신호 및 다음 수평 라인의 다음 주사 신호에 대응하여 상기 제 1제어 신호 및 상기 제 2제어 신호를 출력하는 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제 20항에 있어서,상기 제 i제어 회로는 상기 이전 주사 신호, 상기 현재 주사 신호 및 상기 다음 주사 신호를 NOR 연산하여 상기 제 1제어 신호를 생성하기 위한 제 1논리 게이트와;상기 제 1제어 신호를 반전하여 상기 제 2제어 신호를 생성하기 위한 제 2논리 게이트를 구비하는 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제 15항에 있어서,i(i는 자연수)번째 수평 라인에 위치된 제 i선택 회로는 제 1클럭 신호 및 제 2클럭 신호를 입력받으며,상기 i번째 수평 라인에 위치된 제 i제어 회로로부터 i번째 제 1제어 신호 및 i번째 제 2제어 신호가 입력될 때 상기 i번째 수평 라인에 위치된 제 i스테이지 회로로 상기 제 1클럭 신호 및 상기 제 2클럭 신호를 공급하는 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제 22항에 있어서,상기 제 i선택 회로는상기 제 1클럭 신호를 공급받으며, 상기 i번째 제 1제어 신호 및 상기 i번째 제 2제어 신호가 공급될 때 턴-온되어 상기 제 1클럭 신호를 상기 제 i스테이지 회로로 공급하기 위한 제 1트랜스미션 게이트와;상기 제 2클럭 신호를 공급받으며, 상기 i번째 제 1제어 신호 및 상기 i번째 제 2제어 신호가 공급될 때 턴-온되어 상기 제 2클럭 신호를 상기 제 i스테이지 회로로 공급하기 위한 제 2트랜스미션 게이트를 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>24. 제 23항에 있어서,상기 제 i스테이지 회로는 상기 제 1클럭 신호 및 상기 제 2클럭 신호에 대응하여 턴-온 및 턴-오프되는 트랜스미션 게이트를 구비하는 표시 장치. </claim></claimInfo><claimInfo><claim>25. 주사 구동부에서 주사 신호를 순차적으로 생성하는 단계와,상기 주사 신호에 대응하여 클럭 제어부에서 제 1제어 신호 및 제 2제어 신호를 순차적으로 생성하는 단계와,상기 제 1제어 신호 및 상기 제 2제어 신호에 대응하여 클럭 선택부에서 상기 주사 신호 생성에 필요한 클럭 신호들을 순차적으로 상기 주사 구동부로 공급하는 단계를 포함하는 표시 장치의 구동 방법. </claim></claimInfo><claimInfo><claim>26. 제 25항에 있어서,상기 클럭 제어부는 상기 주사 구동부로 공급되는 주사 시작 신호와 중첩되는 클럭 시작 신호에 대응하여 첫 번째 수평 라인에 대응하는 첫 번째 제 1제어 신호 및 첫 번째 제 2제어 신호를 생성하는 표시 장치의 구동 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Kyung Ho</engName><name>김경호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Gi Chang</engName><name>이기창</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>HWANG, Sung Yoon</engName><name>황성윤</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 종로*길 ** 디타워 D* **층(법무법인세종)</address><code>920070008833</code><country>대한민국</country><engName>Yongho Moon</engName><name>문용호</name></agentInfo><agentInfo><address>서울시 종로구 종로*길 ** 디타워 D* **층(법무법인유한세종)</address><code>919990004361</code><country>대한민국</country><engName>Jong-Han Oh</engName><name>오종한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.11</receiptDate><receiptNumber>1-1-2023-1113704-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230135313.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9382abcbb6a0139de8296da3cbe18de21f3c20070f2b19bbdf8a1109a03a388040ab388ca3769c71f6b06f8b35842d5439a722b5884270a176</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0e37828f436ef6378cc215b24832cb2daf9afd00459a4e0d255f28522331d3bf44c534704f602fca009d1fdddb957301aa45442d985de9c1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>