Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------
| Tool Version : Vivado v.2016.3 (win64) Build 1682563 Mon Oct 10 19:07:27 MDT 2016
| Date         : Wed Jun 27 13:55:16 2018
| Host         : DESKTOP-MB53OH4 running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file Display_control_sets_placed.rpt
| Design       : Display
| Device       : xc7a35t
------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   139 |
| Unused register locations in slices containing registers |    30 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |            1217 |          593 |
| No           | No                    | Yes                    |               3 |            2 |
| No           | Yes                   | No                     |              86 |           32 |
| Yes          | No                    | No                     |               1 |            1 |
| Yes          | No                    | Yes                    |              39 |           15 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+----------------------------------+---------------+------------------------------+------------------+----------------+
|           Clock Signal           | Enable Signal |       Set/Reset Signal       | Slice Load Count | Bel Load Count |
+----------------------------------+---------------+------------------------------+------------------+----------------+
|  clk_IBUF_BUFG                   | point         |                              |                1 |              1 |
|  point_reg_n_0_BUFG              |               | stateRST_IBUF                |                2 |              3 |
|  uut/aludr/DMoutDR_reg[0]_190[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_126[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_162[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_18[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_186[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_118[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_130[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_166[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_102[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_106[0] |               |                              |                7 |              8 |
|  uut/aludr/DMoutDR_reg[0]_114[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_174[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_182[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_170[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_110[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_122[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_194[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_198[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_2[0]   |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_202[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_206[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_210[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_214[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_218[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_250[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_254[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_258[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_26[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_262[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_266[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_270[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_274[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_278[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_282[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_286[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_290[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_294[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_298[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_30[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_302[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_306[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_310[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_314[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_318[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_322[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_326[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_330[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_334[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_338[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_34[0]  |               |                              |                7 |              8 |
|  uut/aludr/DMoutDR_reg[0]_342[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_346[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_350[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_354[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_358[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_362[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_366[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_370[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_374[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_378[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_38[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_382[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_386[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_390[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_394[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_398[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_402[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_406[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_410[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_414[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_418[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_42[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_422[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_426[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_430[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_434[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_438[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_442[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_446[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_450[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_454[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_458[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_46[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_462[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_466[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_470[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_474[0] |               |                              |                7 |              8 |
|  uut/aludr/DMoutDR_reg[0]_478[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_14[0]  |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_142[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_22[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_222[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_226[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_230[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_234[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_238[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_242[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_246[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_482[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_486[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_490[0] |               |                              |                7 |              8 |
|  uut/aludr/DMoutDR_reg[0]_494[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_498[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_50[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_502[0] |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_506[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_54[0]  |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_58[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_6[0]   |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_62[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_66[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_70[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_74[0]  |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_78[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_82[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_86[0]  |               |                              |                3 |              8 |
|  uut/aludr/DMoutDR_reg[0]_90[0]  |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_94[0]  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_98[0]  |               |                              |                6 |              8 |
|  uut/aludr/E[0]                  |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_10[0]  |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_138[0] |               |                              |                6 |              8 |
|  uut/aludr/DMoutDR_reg[0]_146[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_150[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_154[0] |               |                              |                5 |              8 |
|  uut/aludr/DMoutDR_reg[0]_158[0] |               |                              |                4 |              8 |
|  uut/aludr/DMoutDR_reg[0]_134[0] |               |                              |                2 |              8 |
|  uut/aludr/DMoutDR_reg[0]_178[0] |               |                              |                4 |              8 |
|  clk_IBUF_BUFG                   |               | count2                       |                6 |             20 |
|  clk_IBUF_BUFG                   |               | clear                        |                6 |             21 |
|  clk_IBUF_BUFG                   |               |                              |               13 |             22 |
|  cu/OutputFunction/RD2__0        |               |                              |               25 |             32 |
|  n_0_4704_BUFG                   |               |                              |               32 |             32 |
|  point_reg_n_0_BUFG              | uut/im/E[0]   | uut/pc/nowPC[31]_i_3_n_1     |               15 |             39 |
|  point_reg_n_0_BUFG              |               | uut/aludr/ALUout[31]_i_1_n_1 |               20 |             45 |
|  point_reg_n_0_BUFG              | uut/im/p_0_in |                              |               12 |             96 |
|  point_reg_n_0_BUFG              |               |                              |               38 |            107 |
+----------------------------------+---------------+------------------------------+------------------+----------------+


+--------+-----------------------+
| Fanout | Number of ControlSets |
+--------+-----------------------+
| 1      |                     1 |
| 3      |                     1 |
| 8      |                   128 |
| 16+    |                     9 |
+--------+-----------------------+


