# RISC-V-CPU
在2025的春天計算機組織課程中，我學習到了如何實現一個簡單的5-Stage-Pipeline-CPU基於MIPS, 因此，為了更進一步了解目前主流CPU架構設計，我選擇使用RISC-V來做為練習架構。  
以下是我目前的5-Stage-Pipeline-CPU Based on RV32I of RISC-V  :  
<img width="2147" height="964" alt="RISC-V 的副本 drawio (2)" src="https://github.com/user-attachments/assets/8f9f5783-ba46-4b96-a9de-866a14257a65" />  

未來完整架構 :  
<img width="882" height="683" alt="RISCV_ALL drawio" src="https://github.com/user-attachments/assets/91d860c0-232e-4c48-a007-c0e7b1af4b4f" />  

### RV32I :  
<img width="570" height="662" alt="image" src="https://github.com/user-attachments/assets/17bd8742-7456-4b52-8ced-78caf17fa577" />  


