# AXIバスのパイプライン回路設計ガイド

## はじめに

AXIバスの設計に必要なパイプライン動作の基本的な設計手法について複数回に分けてご紹介します。

このドキュメントはAIに読み込ませてコードを自動生成することを目標としています。

2025年7月現在ではパイプライン動作する回路の設計ルールを説明した指南書やAIが学習するための適切な教師データが少なく、パイプライン動作するはずのAXIバスの回路をデバッグさせると逐次動作に変換されてしまいます。これはパイプラインの回路の基本原理と解析の仕方を解説した適切な教師データが無いということに起因しています。設計の仕方を解説してAIにAXIバスに接続可能なコンポーネントを設計させる試みを紹介していきます。

## ドキュメント一覧

### 第1回：パイプラインの動作原理
- [4-stage_pipeline.md](4-stage_pipeline.md) - 基本的なパイプライン動作とReady/Validハンドシェイクの仕組み
- 第2回：パイプラインの最適化手法（準備中）
- 第3回：AXIバスインターフェースの実装（準備中）
- 第4回：実用的なパイプライン設計例（準備中）

### API・実装ドキュメント
全ての公開API、関数、コンポーネントの包括的ドキュメンテーション

- [API_REFERENCE.md](API_REFERENCE.md) - 包括的API仕様書
- [USAGE_EXAMPLES.md](USAGE_EXAMPLES.md) - 詳細な使用例・インテグレーションパターン
- [COMPREHENSIVE_DOCUMENTATION.md](COMPREHENSIVE_DOCUMENTATION.md) - 包括的ドキュメンテーション（マスターインデックス）

### ルール集
AIによる一貫性のあるドキュメント作成のためのルール集

- [sequence_chart_rules.md](sequence_chart_rules.md) - シーケンスチャート記述ルール

## ドキュメント作成方針

このドキュメントはパイプライン動作のハードウェア設計をシンプル・単純化するためのノウハウを記載しています。以下の方針に従って作成しています：

- **シンプル性**: 必要最小限の情報のみを記載
- **短縮性**: 冗長な説明を避け、要点を簡潔に表現
- **理解しやすさ**: 人間とAIの両方が理解できる明確な記述
- **実用性**: 実際の設計で使用できる実践的な内容
- **継承性**: 将来の設計者やAIに技術を伝承

## 対象読者

- ハードウェア設計者
- AIによるコード生成の学習データとして
- AXIバス設計を学ぶ学生・エンジニア
- パイプライン回路の設計手法を学びたい方

## 技術スタック

- Verilog HDL
- AXIバスプロトコル
- パイプライン設計手法
- Ready/Validハンドシェイク

## ライセンス

このプロジェクトは [Apache License 2.0](LICENSE) の下で公開されています。

### ライセンスの特徴
- **出典明記**: 著作権表示とライセンス情報の保持が必須
- **商用利用**: 可能
- **改変・再配布**: 可能（ライセンス情報の保持が必要）
- **特許権**: 明示的許可

### 必要なこと
- ライセンスと著作権表示の保持
- 変更の明示（改変した場合）
- NOTICEファイルの保持（存在する場合）

詳細は [LICENSE](LICENSE) ファイルまたは [Apache License 2.0](https://www.apache.org/licenses/LICENSE-2.0) を参照してください。

## 貢献

改善提案やバグ報告は、GitHubのIssuesまたはPull Requestsでお気軽にお寄せください。

---

*このドキュメントは、AIがハードウェア設計を学習するための教師データとしても活用できるよう設計されています。*
