<?xml version="1.0" encoding="UTF-8" standalone="no" ?><Component xmlns="http://actel.com/sweng/afi"><name>DDR_AXI4_ARBITER_PF</name><vendor>Microsemi</vendor><library>SolutionCore</library><version>2.1.0</version><fileSets><fileSet fileSetId="HDL_FILESET"><file fileid="0"><name>RTL\AXI4_M_M_IF.v</name><fileType>verilogSource</fileType></file><file fileid="1"><name>RTL\AXI4_S_IF.v</name><fileType>verilogSource</fileType></file><file fileid="2"><name>RTL\axi_lbus_corefifo_async.v</name><fileType>verilogSource</fileType></file><file fileid="3"><name>RTL\axi_lbus_corefifo_fwft.v</name><fileType>verilogSource</fileType></file><file fileid="4"><name>RTL\axi_lbus_corefifo_grayToBinConv.v</name><fileType>verilogSource</fileType></file><file fileid="5"><name>RTL\axi_lbus_corefifo_NstagesSync.v</name><fileType>verilogSource</fileType></file><file fileid="6"><name>RTL\axi_lbus_corefifo_resetSync.v</name><fileType>verilogSource</fileType></file><file fileid="7"><name>RTL\axi_lbus_corefifo_sync.v</name><fileType>verilogSource</fileType></file><file fileid="8"><name>RTL\axi_lbus_corefifo_sync_scntr.v</name><fileType>verilogSource</fileType></file><file fileid="9"><name>RTL\axi_lbus_LSRAM_top.v</name><fileType>verilogSource</fileType></file><file fileid="10"><name>RTL\axi_lbus_ram_wrapper.v</name><fileType>verilogSource</fileType></file><file fileid="11"><name>RTL\DDR_AXI4_ARBITER_PF.v</name><fileType>verilogSource</fileType></file><file fileid="12"><name>RTL\DDR_AXI4_ARBITER_PF_Native.v</name><fileType>verilogSource</fileType></file><file fileid="13"><name>RTL\ddr_rw_arbiter.v</name><fileType>verilogSource</fileType></file><file fileid="14"><name>RTL\read_demux.vhd</name><fileType>VHDLSource</fileType></file><file fileid="15"><name>RTL\read_mux.vhd</name><fileType>VHDLSource</fileType></file><file fileid="16"><name>RTL\read_top.v</name><fileType>verilogSource</fileType></file><file fileid="17"><name>RTL\request_scheduler.vhd</name><fileType>VHDLSource</fileType></file><file fileid="18"><name>RTL\video_axi_fifo.v</name><fileType>verilogSource</fileType></file><file fileid="19"><name>RTL\write_demux.vhd</name><fileType>VHDLSource</fileType></file><file fileid="20"><name>RTL\write_mux.vhd</name><fileType>VHDLSource</fileType></file><file fileid="21"><name>RTL\write_top.v</name><fileType>verilogSource</fileType></file></fileSet></fileSets><hwModel><views><view><fileSetRef>HDL_FILESET</fileSetRef><name>HDL</name></view></views></hwModel></Component>