{
  "version": "0.1",
  "languageLevel": {
    "verilog": "SystemVerilog",
    "vhdl": "93"
  }
}