0.6
2017.4
Dec 15 2017
21:07:18
D:/lhy/semester2-2/computer_organization/lab/CS214-Proj/proj.sim/sim_1/synth/func/xsim/cpu_test_func_synth.v,1685104037,verilog,,D:/lhy/semester2-2/computer_organization/lab/CS214-Proj/proj.srcs/sim_1/new/cpu_test.v,,FSM2;MemOrIO;RAM;RAM__bindec;RAM__blk_mem_gen_generic_cstr;RAM__blk_mem_gen_mux;RAM__blk_mem_gen_prim_width;RAM__blk_mem_gen_prim_width__parameterized0;RAM__blk_mem_gen_prim_width__parameterized1;RAM__blk_mem_gen_prim_width__parameterized10;RAM__blk_mem_gen_prim_width__parameterized11;RAM__blk_mem_gen_prim_width__parameterized12;RAM__blk_mem_gen_prim_width__parameterized13;RAM__blk_mem_gen_prim_width__parameterized2;RAM__blk_mem_gen_prim_width__parameterized3;RAM__blk_mem_gen_prim_width__parameterized4;RAM__blk_mem_gen_prim_width__parameterized5;RAM__blk_mem_gen_prim_width__parameterized6;RAM__blk_mem_gen_prim_width__parameterized7;RAM__blk_mem_gen_prim_width__parameterized8;RAM__blk_mem_gen_prim_width__parameterized9;RAM__blk_mem_gen_prim_wrapper_init;RAM__blk_mem_gen_prim_wrapper_init__parameterized0;RAM__blk_mem_gen_prim_wrapper_init__parameterized1;RAM__blk_mem_gen_prim_wrapper_init__parameterized10;RAM__blk_mem_gen_prim_wrapper_init__parameterized11;RAM__blk_mem_gen_prim_wrapper_init__parameterized12;RAM__blk_mem_gen_prim_wrapper_init__parameterized13;RAM__blk_mem_gen_prim_wrapper_init__parameterized2;RAM__blk_mem_gen_prim_wrapper_init__parameterized3;RAM__blk_mem_gen_prim_wrapper_init__parameterized4;RAM__blk_mem_gen_prim_wrapper_init__parameterized5;RAM__blk_mem_gen_prim_wrapper_init__parameterized6;RAM__blk_mem_gen_prim_wrapper_init__parameterized7;RAM__blk_mem_gen_prim_wrapper_init__parameterized8;RAM__blk_mem_gen_prim_wrapper_init__parameterized9;RAM__blk_mem_gen_top;RAM__blk_mem_gen_v8_4_1;RAM__blk_mem_gen_v8_4_1_synth;ROM;ROM__bindec;ROM__blk_mem_gen_generic_cstr;ROM__blk_mem_gen_mux;ROM__blk_mem_gen_prim_width;ROM__blk_mem_gen_prim_width__parameterized0;ROM__blk_mem_gen_prim_width__parameterized1;ROM__blk_mem_gen_prim_width__parameterized10;ROM__blk_mem_gen_prim_width__parameterized11;ROM__blk_mem_gen_prim_width__parameterized12;ROM__blk_mem_gen_prim_width__parameterized13;ROM__blk_mem_gen_prim_width__parameterized2;ROM__blk_mem_gen_prim_width__parameterized3;ROM__blk_mem_gen_prim_width__parameterized4;ROM__blk_mem_gen_prim_width__parameterized5;ROM__blk_mem_gen_prim_width__parameterized6;ROM__blk_mem_gen_prim_width__parameterized7;ROM__blk_mem_gen_prim_width__parameterized8;ROM__blk_mem_gen_prim_width__parameterized9;ROM__blk_mem_gen_prim_wrapper_init;ROM__blk_mem_gen_prim_wrapper_init__parameterized0;ROM__blk_mem_gen_prim_wrapper_init__parameterized1;ROM__blk_mem_gen_prim_wrapper_init__parameterized10;ROM__blk_mem_gen_prim_wrapper_init__parameterized11;ROM__blk_mem_gen_prim_wrapper_init__parameterized12;ROM__blk_mem_gen_prim_wrapper_init__parameterized13;ROM__blk_mem_gen_prim_wrapper_init__parameterized2;ROM__blk_mem_gen_prim_wrapper_init__parameterized3;ROM__blk_mem_gen_prim_wrapper_init__parameterized4;ROM__blk_mem_gen_prim_wrapper_init__parameterized5;ROM__blk_mem_gen_prim_wrapper_init__parameterized6;ROM__blk_mem_gen_prim_wrapper_init__parameterized7;ROM__blk_mem_gen_prim_wrapper_init__parameterized8;ROM__blk_mem_gen_prim_wrapper_init__parameterized9;ROM__blk_mem_gen_top;ROM__blk_mem_gen_v8_4_1;ROM__blk_mem_gen_v8_4_1_synth;alu;dffe32;dffe32__1;dffe32__2;glbl;mux2x32;mux2x32__1;mux2x32__2;mux2x32__3;mux2x5;mux4x32;mux4x32__1;mux4x32__2;mux4x32__3;pipedereg;pipeemreg;pipeexe;pipeid;pipeidcu;pipeif;pipeimem;pipeir;pipelinedcpu;pipemem;pipemwreg;pipepc;regfile;seg_display;seg_enc;shift,,,../../../../../proj.srcs/sources_1/ip/cpuclk;../../../../../proj.srcs/sources_1/ip/memclk,,,,,
D:/lhy/semester2-2/computer_organization/lab/CS214-Proj/proj.srcs/sim_1/new/cpu_test.v,1685095551,verilog,,,,cpu_test,,,../../../../../proj.srcs/sources_1/ip/cpuclk;../../../../../proj.srcs/sources_1/ip/memclk,,,,,
