Voltageboard settings: [1.15, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	7	 0	229 	 229 	 2.29	1656111145.746973 
0	0	 4	 0	Col	7	 14	255 	 3839 	 38.39	1656111145.746973 
0	0	 4	 0	Row	159	 10	12 	 2572 	 25.72	1656111145.746973 
0	0	 4	 0	Col	159	 9	253 	 2557 	 25.57	1656111145.746973 
1	0	 4	 0	Row	28	 3	90 	 858 	 8.58	1656111146.2933347 
1	0	 4	 0	Col	28	 3	87 	 855 	 8.55	1656111146.2933347 
2	0	 4	 0	Row	25	 3	146 	 914 	 9.14	1656111146.7602592 
2	0	 4	 0	Col	25	 3	143 	 911 	 9.11	1656111146.7602592 
3	0	 4	 0	Row	150	 6	151 	 1687 	 16.87	1656111147.2431526 
3	0	 4	 0	Col	150	 6	151 	 1687 	 16.87	1656111147.2431526 
4	0	 4	 0	Row	147	 4	69 	 1093 	 10.93	1656111147.7255142 
4	0	 4	 0	Col	147	 4	70 	 1094 	 10.94	1656111147.7255142 
5	0	 4	 0	Row	145	 1	200 	 456 	 4.56	1656111148.2126353 
5	0	 4	 0	Col	144	 1	179 	 435 	 4.35	1656111148.2126353 
6	0	 4	 0	Row	13	 5	61 	 1341 	 13.41	1656111148.7081678 
6	0	 4	 0	Col	13	 5	49 	 1329 	 13.29	1656111148.7081678 
7	0	 4	 0	Row	139	 14	72 	 3656 	 36.56	1656111149.1711342 
7	0	 4	 0	Col	139	 14	69 	 3653 	 36.53	1656111149.1711342 
8	0	 4	 0	Row	8	 9	58 	 2362 	 23.62	1656111149.6380603 
8	0	 4	 0	Col	8	 9	57 	 2361 	 23.61	1656111149.6380603 
9	0	 4	 0	Row	5	 2	0 	 512 	 5.12	1656111150.1467264 
9	0	 4	 0	Col	5	 1	253 	 509 	 5.09	1656111150.1467264 
