Fitter report for CMDSCI
Tue Feb 27 17:13:30 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Feb 27 17:13:30 2024       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; CMDSCI                                      ;
; Top-level Entity Name           ; CMDSCI                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA9F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,875 / 113,560 ( 4 % )                     ;
; Total registers                 ; 5182                                        ;
; Total pins                      ; 30 / 224 ( 13 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,107,424 / 12,492,800 ( 17 % )             ;
; Total RAM Blocks                ; 259 / 1,220 ( 21 % )                        ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 8 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA9F23I7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.2%      ;
;     Processor 5            ;   4.1%      ;
;     Processor 6            ;   4.0%      ;
;     Processor 7            ;   4.0%      ;
;     Processor 8            ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                     ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                ;                  ;                       ;
; inst31~0CLKENA0                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0~DUPLICATE ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a2~DUPLICATE ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0~DUPLICATE ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2~DUPLICATE ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|rdptr_g[0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|rdptr_g[0]~DUPLICATE                             ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|SEND_ENABLE                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|SEND_ENABLE~DUPLICATE                                                                     ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|STATE.RD_WAIT                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|STATE.RD_WAIT~DUPLICATE                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|STATE.WR_TO_RD_FIFO                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|STATE.WR_TO_RD_FIFO~DUPLICATE                                                             ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[7]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[7]~DUPLICATE                                                               ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[14]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[14]~DUPLICATE                                                              ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[2]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[2]~DUPLICATE                                                          ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[10]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[10]~DUPLICATE                                                         ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[12]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[12]~DUPLICATE                                                         ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|fifo_valid                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|fifo_valid~DUPLICATE                                                              ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|rd_ptr[14]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|rd_ptr[14]~DUPLICATE                                                              ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[9]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[9]~DUPLICATE                                                               ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[13]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[13]~DUPLICATE                                                              ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[1]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[1]~DUPLICATE                                                           ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[7]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[7]~DUPLICATE                                                           ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[11]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[11]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[13]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[13]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[16]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[16]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[27]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[27]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[28]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[28]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|cnt[31]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|cnt[31]~DUPLICATE                                                          ;                  ;                       ;
; Send_interval:inst12|counter_32b:c1|pulse                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Send_interval:inst12|counter_32b:c1|pulse~DUPLICATE                                                            ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[1]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[1]~DUPLICATE                                                                 ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[2]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[2]~DUPLICATE                                                                 ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[7]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[7]~DUPLICATE                                                                 ;                  ;                       ;
; UART:inst10|Baud_tx:m_baud_tx|cnt[0]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_tx:m_baud_tx|cnt[0]~DUPLICATE                                                                 ;                  ;                       ;
; UART:inst10|Baud_tx_slave:s_baud_tx|cnt[1]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_tx_slave:s_baud_tx|cnt[1]~DUPLICATE                                                           ;                  ;                       ;
; UART:inst10|Baud_tx_slave:s_baud_tx|cnt[9]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_tx_slave:s_baud_tx|cnt[9]~DUPLICATE                                                           ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[0]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[0]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[1]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[1]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[2]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[2]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Rx:s_rx|num[0]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:s_rx|num[0]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Rx:s_rx|num[2]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:s_rx|num[2]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Rx:s_rx|num[3]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:s_rx|num[3]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Tx:m_tx|num[0]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:m_tx|num[0]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Tx:s_tx|bps_en                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:s_tx|bps_en~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Tx:s_tx|num[0]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:s_tx|num[0]~DUPLICATE                                                                      ;                  ;                       ;
; UART:inst10|Uart_Tx:s_tx|num[2]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:s_tx|num[2]~DUPLICATE                                                                      ;                  ;                       ;
; Uart_config:inst4|BAUD[1]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[1]~DUPLICATE                                                                            ;                  ;                       ;
; Uart_config:inst4|BAUD[9]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[9]~DUPLICATE                                                                            ;                  ;                       ;
; Uart_config:inst4|BAUD[11]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[11]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[14]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[14]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[16]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[16]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[17]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[17]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[18]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[18]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[21]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[21]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[26]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[26]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|BAUD[27]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[27]~DUPLICATE                                                                           ;                  ;                       ;
; Uart_config:inst4|shift[20]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|shift[20]~DUPLICATE                                                                          ;                  ;                       ;
; Uart_config:inst4|shift[23]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|shift[23]~DUPLICATE                                                                          ;                  ;                       ;
; Uart_config:inst4|shift[30]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|shift[30]~DUPLICATE                                                                          ;                  ;                       ;
; Uart_config:inst4|shift[32]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|shift[32]~DUPLICATE                                                                          ;                  ;                       ;
; Uart_config:inst4|shift[92]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|shift[92]~DUPLICATE                                                                          ;                  ;                       ;
; cmdfifo:inst6|buffer~0                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|buffer~0DUPLICATE                                                                                ;                  ;                       ;
; cmdfifo:inst6|rd_ptr_length[2]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|rd_ptr_length[2]~DUPLICATE                                                                       ;                  ;                       ;
; cmdfifo:inst6|wr_ptr_depth_ture[6]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|wr_ptr_depth_ture[6]~DUPLICATE                                                                   ;                  ;                       ;
; cmdstatus:inst11|STATE.ST2                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|STATE.ST2~DUPLICATE                                                                           ;                  ;                       ;
; cmdstatus:inst11|STATE.ST6                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|STATE.ST6~DUPLICATE                                                                           ;                  ;                       ;
; cmdstatus:inst11|counter:c1|cnt[0]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|counter:c1|cnt[0]~DUPLICATE                                                                   ;                  ;                       ;
; fifo:inst30|wr_ptr[7]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:inst30|wr_ptr[7]~DUPLICATE                                                                                ;                  ;                       ;
; reply:inst16|STATE.ST1                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|STATE.ST1~DUPLICATE                                                                               ;                  ;                       ;
; reply:inst16|counter:overtime_cnt|cnt[9]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:overtime_cnt|cnt[9]~DUPLICATE                                                             ;                  ;                       ;
; reply:inst16|counter:overtime_cnt|cnt[11]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:overtime_cnt|cnt[11]~DUPLICATE                                                            ;                  ;                       ;
; rx_stop:inst21|dout[2]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|dout[2]~DUPLICATE                                                                               ;                  ;                       ;
; sttype:inst3|pulsed_reg:p1|temp[0]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sttype:inst3|pulsed_reg:p1|temp[0]~DUPLICATE                                                                   ;                  ;                       ;
; sttype:inst3|shift[2]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sttype:inst3|shift[2]~DUPLICATE                                                                                ;                  ;                       ;
; timingctrl:inst9|STATE.ST1                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST1~DUPLICATE                                                                           ;                  ;                       ;
; timingctrl:inst9|STATE.ST3                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST3~DUPLICATE                                                                           ;                  ;                       ;
; timingctrl:inst9|pulsed_reg:p1|temp[1]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|pulsed_reg:p1|temp[1]~DUPLICATE                                                               ;                  ;                       ;
; valid_data:inst23|valid_r                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; valid_data:inst23|valid_r~DUPLICATE                                                                            ;                  ;                       ;
+------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLKOUT     ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; OE_N       ; PIN_F7        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10005 ) ; 0.00 % ( 0 / 10005 )       ; 0.00 % ( 0 / 10005 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10005 ) ; 0.00 % ( 0 / 10005 )       ; 0.00 % ( 0 / 10005 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9981 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 24 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.pin.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,875 / 113,560        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 4,875                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,699 / 113,560        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 833                    ;       ;
;         [b] ALMs used for LUT logic                         ; 2,170                  ;       ;
;         [c] ALMs used for registers                         ; 1,696                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,201 / 113,560        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1,377 / 113,560        ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1,302                  ;       ;
;         [c] Due to LAB input limits                         ; 75                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 766 / 11,356           ; 7 %   ;
;     -- Logic LABs                                           ; 766                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 4,547                  ;       ;
;     -- 7 input functions                                    ; 16                     ;       ;
;     -- 6 input functions                                    ; 1,617                  ;       ;
;     -- 5 input functions                                    ; 660                    ;       ;
;     -- 4 input functions                                    ; 1,079                  ;       ;
;     -- <=3 input functions                                  ; 1,175                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,785                  ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 5,182                  ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 5,056 / 227,120        ; 2 %   ;
;         -- Secondary logic registers                        ; 126 / 227,120          ; < 1 % ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 5,108                  ;       ;
;         -- Routing optimization registers                   ; 74                     ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 30 / 224               ; 13 %  ;
;     -- Clock pins                                           ; 2 / 9                  ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                 ; 0 %   ;
;                                                             ;                        ;       ;
; M10K blocks                                                 ; 259 / 1,220            ; 21 %  ;
; Total MLAB memory bits                                      ; 0                      ;       ;
; Total block memory bits                                     ; 2,107,424 / 12,492,800 ; 17 %  ;
; Total block memory implementation bits                      ; 2,652,160 / 12,492,800 ; 21 %  ;
;                                                             ;                        ;       ;
; Total DSP Blocks                                            ; 0 / 342                ; 0 %   ;
;                                                             ;                        ;       ;
; Fractional PLLs                                             ; 2 / 8                  ; 25 %  ;
; Global signals                                              ; 6                      ;       ;
;     -- Global clocks                                        ; 4 / 16                 ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                 ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                 ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                  ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                  ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                  ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.4% / 2.5% / 2.0%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.6% / 25.0% / 20.6%  ;       ;
; Maximum fan-out                                             ; 5161                   ;       ;
; Highest non-global fan-out                                  ; 641                    ;       ;
; Total fan-out                                               ; 54318                  ;       ;
; Average fan-out                                             ; 4.59                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4875 / 113560 ( 4 % )  ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 4875                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4699 / 113560 ( 4 % )  ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 833                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2170                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1696                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1201 / 113560 ( 1 % )  ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1377 / 113560 ( 1 % )  ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1302                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 75                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 766 / 11356 ( 7 % )    ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 766                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 4547                   ; 0                              ;
;     -- 7 input functions                                    ; 16                     ; 0                              ;
;     -- 6 input functions                                    ; 1617                   ; 0                              ;
;     -- 5 input functions                                    ; 660                    ; 0                              ;
;     -- 4 input functions                                    ; 1079                   ; 0                              ;
;     -- <=3 input functions                                  ; 1175                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1785                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 5056 / 227120 ( 2 % )  ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 126 / 227120 ( < 1 % ) ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 5108                   ; 0                              ;
;         -- Routing optimization registers                   ; 74                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 24                     ; 6                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 2107424                ; 0                              ;
; Total block memory implementation bits                      ; 2652160                ; 0                              ;
; M10K block                                                  ; 259 / 1220 ( 21 % )    ; 0 / 1220 ( 0 % )               ;
; Clock enable block                                          ; 1 / 128 ( < 1 % )      ; 3 / 128 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 72 ( 0 % )         ; 3 / 72 ( 4 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 5815                   ; 1                              ;
;     -- Registered Input Connections                         ; 5385                   ; 0                              ;
;     -- Output Connections                                   ; 1                      ; 5815                           ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 58431                  ; 5903                           ;
;     -- Registered Connections                               ; 27236                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 5816                           ;
;     -- hard_block:auto_generated_inst                       ; 5816                   ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 6                      ; 3                              ;
;     -- Output Ports                                         ; 24                     ; 10                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK   ; N9    ; 3B       ; 54           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; LVDS  ; B5    ; 8A       ; 48           ; 115          ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; M_RX  ; D9    ; 8A       ; 42           ; 115          ; 17           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RXF_N ; V9    ; 3B       ; 40           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; S_RX  ; A5    ; 8A       ; 48           ; 115          ; 74           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TXE_N ; C6    ; 8A       ; 44           ; 115          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK12         ; B21   ; 7A       ; 98           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK12_        ; T19   ; 5A       ; 121          ; 13           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK30         ; R11   ; 3B       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK80         ; V20   ; 4A       ; 77           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; D[0]          ; J7    ; 8A       ; 52           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[1]          ; K7    ; 8A       ; 54           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[2]          ; L7    ; 8A       ; 54           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[3]          ; M8    ; 3B       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[4]          ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[5]          ; M6    ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[6]          ; N6    ; 3A       ; 10           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[7]          ; P6    ; 3A       ; 10           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LK            ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MONITOR_LVDS  ; W19   ; 4A       ; 77           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_RS422 ; R22   ; 5A       ; 121          ; 14           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_TX_EN ; N20   ; 5B       ; 121          ; 51           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; M_TX          ; C9    ; 8A       ; 48           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RD_N          ; D6    ; 8A       ; 44           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESET_N       ; U20   ; 4A       ; 88           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RESET_N_      ; U22   ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SIWU_N        ; E7    ; 8A       ; 40           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; S_TX          ; B6    ; 8A       ; 46           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TX_EN         ; B7    ; 8A       ; 46           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WR_N          ; D7    ; 8A       ; 42           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 64 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 13 / 32 ( 41 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 544        ; 8A       ; S_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 553        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 551        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 542        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 540        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 496        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 138        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 143        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 137        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 546        ; 8A       ; LVDS                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 548        ; 8A       ; S_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 550        ; 8A       ; TX_EN                           ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 543        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 530        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 520        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 508        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 484        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 465        ; 7A       ; CLK12                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 636        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 552        ; 8A       ; TXE_N                           ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 558        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 545        ; 8A       ; M_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 554        ; 8A       ; RD_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 556        ; 8A       ; WR_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 557        ; 8A       ; M_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 527        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 519        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ; 454        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 562        ; 8A       ; SIWU_N                          ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 555        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 547        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 495        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 560        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 549        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 434        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ; 466        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 559        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 525        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 504        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 490        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 488        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ; 453        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 464        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 561        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 541        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 523        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 507        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 535        ; 8A       ; D[0]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 539        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 492        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ; 459        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 461        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 534        ; 8A       ; D[1]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 346        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 351        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 353        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 532        ; 8A       ; D[2]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 348        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 352        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 350        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 345        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 78         ; 3A       ; D[5]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 80         ; 3A       ; D[4]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 142        ; 3B       ; D[3]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 144        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 340        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 344        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 347        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 349        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 343        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 72         ; 3A       ; D[6]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 136        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 160        ; 3B       ; CLK                             ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 338        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 342        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 339        ; 5B       ; MONITOR_TX_EN                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 341        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 58         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 70         ; 3A       ; D[7]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 134        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 157        ; 3B       ; CLK30                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 151        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 264        ; 5A       ; MONITOR_RS422                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 74         ; 3A       ; LK                              ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 139        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 258        ; 5A       ; CLK12_                          ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 152        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 209        ; 4A       ; RESET_N                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 202        ; 4A       ; RESET_N_                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 60         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 131        ; 3B       ; RXF_N                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 133        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 187        ; 4A       ; CLK80                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 62         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 189        ; 4A       ; MONITOR_LVDS                    ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; S_TX          ; Incomplete set of assignments ;
; RESET_N       ; Incomplete set of assignments ;
; TX_EN         ; Incomplete set of assignments ;
; MONITOR_TX_EN ; Incomplete set of assignments ;
; RESET_N_      ; Incomplete set of assignments ;
; CLK12         ; Incomplete set of assignments ;
; CLK12_        ; Incomplete set of assignments ;
; CLK80         ; Incomplete set of assignments ;
; CLK30         ; Incomplete set of assignments ;
; LK            ; Incomplete set of assignments ;
; RD_N          ; Incomplete set of assignments ;
; WR_N          ; Incomplete set of assignments ;
; MONITOR_LVDS  ; Incomplete set of assignments ;
; D[7]          ; Incomplete set of assignments ;
; D[6]          ; Incomplete set of assignments ;
; D[5]          ; Incomplete set of assignments ;
; D[4]          ; Incomplete set of assignments ;
; D[3]          ; Incomplete set of assignments ;
; D[2]          ; Incomplete set of assignments ;
; D[1]          ; Incomplete set of assignments ;
; M_TX          ; Incomplete set of assignments ;
; D[0]          ; Incomplete set of assignments ;
; MONITOR_RS422 ; Incomplete set of assignments ;
; SIWU_N        ; Incomplete set of assignments ;
; LVDS          ; Incomplete set of assignments ;
; S_RX          ; Incomplete set of assignments ;
; CLK           ; Incomplete set of assignments ;
; RXF_N         ; Incomplete set of assignments ;
; TXE_N         ; Incomplete set of assignments ;
; M_RX          ; Incomplete set of assignments ;
; RESET_N       ; Missing location assignment   ;
; RESET_N_      ; Missing location assignment   ;
; CLK12         ; Missing location assignment   ;
; CLK12_        ; Missing location assignment   ;
; CLK80         ; Missing location assignment   ;
; CLK30         ; Missing location assignment   ;
; LK            ; Missing location assignment   ;
; RXF_N         ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                          ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 12.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 32.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 50                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER           ;                            ;
;             -- Output Clock Frequency                                                                             ; 12.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y4_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                         ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 25                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y22_N0    ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 480.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 10.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 20.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 80                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y28_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 80.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y27_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 6                          ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 30.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y28_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 16                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                    ; Entity Name         ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |CMDSCI                                      ; 4875.0 (1.1)         ; 4697.9 (1.3)                     ; 1199.5 (0.2)                                      ; 1376.5 (0.0)                     ; 0.0 (0.0)            ; 4547 (3)            ; 5182 (0)                  ; 0 (0)         ; 2107424           ; 259   ; 0          ; 30   ; 0            ; |CMDSCI                                                                                                                ; CMDSCI              ; work         ;
;    |CDC:inst24|                              ; 13.2 (0.0)           ; 17.0 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24                                                                                                     ; CDC                 ; work         ;
;       |dcfifo:dcfifo_component|              ; 13.2 (0.0)           ; 17.0 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component                                                                             ; dcfifo              ; work         ;
;          |dcfifo_5ok1:auto_generated|        ; 13.2 (3.8)           ; 17.0 (4.8)                       ; 3.8 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (5)              ; 38 (14)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated                                                  ; dcfifo_5ok1         ; work         ;
;             |a_graycounter_3ub:wrptr_g1p|    ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p                      ; a_graycounter_3ub   ; work         ;
;             |a_graycounter_7g6:rdptr_g1p|    ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p                      ; a_graycounter_7g6   ; work         ;
;             |alt_synch_pipe_b9l:rs_dgwp|     ; 1.0 (0.0)            ; 1.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp                       ; alt_synch_pipe_b9l  ; work         ;
;                |dffpipe_su8:dffpipe10|       ; 1.0 (1.0)            ; 1.6 (1.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp|dffpipe_su8:dffpipe10 ; dffpipe_su8         ; work         ;
;             |alt_synch_pipe_c9l:ws_dgrp|     ; 0.2 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp                       ; alt_synch_pipe_c9l  ; work         ;
;                |dffpipe_tu8:dffpipe13|       ; 0.2 (0.2)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp|dffpipe_tu8:dffpipe13 ; dffpipe_tu8         ; work         ;
;             |altsyncram_8fa1:fifo_ram|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram                         ; altsyncram_8fa1     ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|  ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                    ; mux_5r7             ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                    ; mux_5r7             ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                   ; mux_5r7             ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                   ; mux_5r7             ; work         ;
;    |FIFO2Usb_Asyn:inst25|                    ; 149.2 (15.2)         ; 163.0 (14.8)                     ; 17.8 (0.5)                                        ; 4.0 (0.9)                        ; 0.0 (0.0)            ; 217 (21)            ; 172 (18)                  ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25                                                                                           ; FIFO2Usb_Asyn       ; work         ;
;       |counter:c1|                           ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:c1                                                                                ; counter             ; work         ;
;       |counter:sendcnt|                      ; 7.8 (7.8)            ; 8.0 (8.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:sendcnt                                                                           ; counter             ; work         ;
;       |fifo:rd|                              ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:rd                                                                                   ; fifo                ; work         ;
;       |fifo:wr|                              ; 108.5 (57.1)         ; 122.9 (70.4)                     ; 17.5 (15.5)                                       ; 3.1 (2.2)                        ; 0.0 (0.0)            ; 147 (87)            ; 109 (101)                 ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr                                                                                   ; fifo                ; work         ;
;          |altsyncram:buffer_rtl_0|           ; 51.4 (0.0)           ; 52.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 8 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0                                                           ; altsyncram          ; work         ;
;             |altsyncram_3vo1:auto_generated| ; 51.4 (3.7)           ; 52.5 (4.0)                       ; 2.0 (0.7)                                         ; 0.9 (0.4)                        ; 0.0 (0.0)            ; 60 (4)              ; 8 (8)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated                            ; altsyncram_3vo1     ; work         ;
;                |decode_tma:decode2|          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2         ; decode_tma          ; work         ;
;                |mux_dhb:mux3|                ; 38.8 (38.8)          ; 40.0 (40.0)                      ; 1.7 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|mux_dhb:mux3               ; mux_dhb             ; work         ;
;    |PLL12:inst1|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1                                                                                                    ; PLL12               ; PLL12        ;
;       |PLL12_0002:pll12_inst|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst                                                                              ; PLL12_0002          ; PLL12        ;
;          |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i                                                      ; altera_pll          ; work         ;
;    |PLL80_30:inst18|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18                                                                                                ; PLL80_30            ; PLL80_30     ;
;       |PLL80_30_0002:pll80_30_inst|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst                                                                    ; PLL80_30_0002       ; PLL80_30     ;
;          |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i                                            ; altera_pll          ; work         ;
;    |Send_interval:inst12|                    ; 27.3 (1.0)           ; 28.0 (1.5)                       ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (3)              ; 46 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12                                                                                           ; Send_interval       ; work         ;
;       |counter_32b:c1|                       ; 26.3 (26.3)          ; 26.6 (26.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12|counter_32b:c1                                                                            ; counter_32b         ; work         ;
;    |UART:inst10|                             ; 722.3 (0.0)          ; 661.3 (0.0)                      ; 10.6 (0.0)                                        ; 71.6 (0.0)                       ; 0.0 (0.0)            ; 1282 (0)            ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10                                                                                                    ; UART                ; work         ;
;       |Baud_rx:m_baud_rx|                    ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:m_baud_rx                                                                                  ; Baud_rx             ; work         ;
;       |Baud_rx:s_baud_rx|                    ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:s_baud_rx                                                                                  ; Baud_rx             ; work         ;
;       |Baud_tx:m_baud_tx|                    ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx:m_baud_tx                                                                                  ; Baud_tx             ; work         ;
;       |Baud_tx_slave:s_baud_tx|              ; 33.5 (33.5)          ; 34.3 (34.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx_slave:s_baud_tx                                                                            ; Baud_tx_slave       ; work         ;
;       |Uart_Rx:m_rx|                         ; 10.0 (10.0)          ; 14.8 (14.8)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:m_rx                                                                                       ; Uart_Rx             ; work         ;
;       |Uart_Rx:s_rx|                         ; 11.7 (11.7)          ; 13.7 (13.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:s_rx                                                                                       ; Uart_Rx             ; work         ;
;       |Uart_Tx:m_tx|                         ; 10.0 (10.0)          ; 11.0 (11.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:m_tx                                                                                       ; Uart_Tx             ; work         ;
;       |Uart_Tx:s_tx|                         ; 14.8 (14.8)          ; 13.7 (13.7)                      ; 0.3 (0.3)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:s_tx                                                                                       ; Uart_Tx             ; work         ;
;       |lpm_divide:Div0|                      ; 614.7 (0.0)          ; 546.5 (0.0)                      ; 2.0 (0.0)                                         ; 70.2 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_4dm:auto_generated|     ; 614.7 (0.0)          ; 546.5 (0.0)                      ; 2.0 (0.0)                                         ; 70.2 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated                                                      ; lpm_divide_4dm      ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 614.7 (0.0)          ; 546.5 (0.0)                      ; 2.0 (0.0)                                         ; 70.2 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_9nh:divider                          ; sign_div_unsign_9nh ; work         ;
;                |alt_u_div_o2f:divider|       ; 614.7 (614.7)        ; 546.5 (546.5)                    ; 2.0 (2.0)                                         ; 70.2 (70.2)                      ; 0.0 (0.0)            ; 1101 (1101)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider    ; alt_u_div_o2f       ; work         ;
;    |Uart_config:inst4|                       ; 48.0 (48.0)          ; 63.1 (63.1)                      ; 15.4 (15.4)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 17 (17)             ; 186 (186)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_config:inst4                                                                                              ; Uart_config         ; work         ;
;    |Uart_rst_n:inst|                         ; 8.9 (8.2)            ; 18.5 (17.7)                      ; 9.8 (9.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 42 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst                                                                                                ; Uart_rst_n          ; work         ;
;       |pulsed_reg:p1|                        ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst|pulsed_reg:p1                                                                                  ; pulsed_reg          ; work         ;
;    |cmdfifo:inst6|                           ; 3716.4 (3671.8)      ; 3516.8 (3471.4)                  ; 1100.8 (1098.5)                                   ; 1300.4 (1298.8)                  ; 0.0 (0.0)            ; 2610 (2562)         ; 4157 (4153)               ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6                                                                                                  ; cmdfifo             ; work         ;
;       |altsyncram:buffer_rtl_0|              ; 44.6 (0.0)           ; 45.3 (0.0)                       ; 2.3 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 4 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0                                                                          ; altsyncram          ; work         ;
;          |altsyncram_ick1:auto_generated|    ; 44.6 (3.0)           ; 45.3 (1.7)                       ; 2.3 (0.3)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 48 (0)              ; 4 (4)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated                                           ; altsyncram_ick1     ; work         ;
;             |decode_tma:decode2|             ; 11.0 (11.0)          ; 12.0 (12.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2                        ; decode_tma          ; work         ;
;             |mux_dhb:mux3|                   ; 30.7 (30.7)          ; 31.7 (31.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|mux_dhb:mux3                              ; mux_dhb             ; work         ;
;    |cmdstatus:inst11|                        ; 47.0 (11.8)          ; 67.3 (14.7)                      ; 20.3 (3.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (24)             ; 110 (12)                  ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11                                                                                               ; cmdstatus           ; work         ;
;       |counter:c1|                           ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|counter:c1                                                                                    ; counter             ; work         ;
;       |fifo:f1|                              ; 23.8 (23.8)          ; 33.0 (33.0)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 61 (61)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1                                                                                       ; fifo                ; work         ;
;          |altsyncram:buffer_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0                                                               ; altsyncram          ; work         ;
;             |altsyncram_1jo1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated                                ; altsyncram_1jo1     ; work         ;
;       |sync:s1|                              ; 0.0 (0.0)            ; 0.4 (0.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s1                                                                                       ; sync                ; work         ;
;       |sync:s2|                              ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s2                                                                                       ; sync                ; work         ;
;       |sync:s3|                              ; 0.7 (0.7)            ; 7.8 (7.8)                        ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s3                                                                                       ; sync                ; work         ;
;    |cmdtxctrl:inst5|                         ; 2.3 (1.7)            ; 2.5 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5                                                                                                ; cmdtxctrl           ; work         ;
;       |pulsed_reg:p1|                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5|pulsed_reg:p1                                                                                  ; pulsed_reg          ; work         ;
;    |decoder_8b10b:inst22|                    ; 9.9 (9.9)            ; 10.8 (10.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|decoder_8b10b:inst22                                                                                           ; decoder_8b10b       ; work         ;
;    |fifo:inst30|                             ; 35.3 (35.3)          ; 40.5 (40.5)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 70 (70)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30                                                                                                    ; fifo                ; work         ;
;       |altsyncram:buffer_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0                                                                            ; altsyncram          ; work         ;
;          |altsyncram_7oo1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated                                             ; altsyncram_7oo1     ; work         ;
;    |reply:inst16|                            ; 30.7 (4.0)           ; 30.8 (4.3)                       ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (7)              ; 51 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16                                                                                                   ; reply               ; work         ;
;       |counter:eng_cnt|                      ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:eng_cnt                                                                                   ; counter             ; work         ;
;       |counter:overtime_cnt|                 ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:overtime_cnt                                                                              ; counter             ; work         ;
;       |counter:waitreply_cnt|                ; 9.3 (9.3)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:waitreply_cnt                                                                             ; counter             ; work         ;
;    |rx_stop:inst21|                          ; 17.6 (13.1)          ; 22.2 (16.9)                      ; 4.6 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (9)              ; 56 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21                                                                                                 ; rx_stop             ; work         ;
;       |counter:c10|                          ; 3.5 (3.5)            ; 4.3 (4.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c10                                                                                     ; counter             ; work         ;
;       |counter:c3|                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c3                                                                                      ; counter             ; work         ;
;    |strxctrl:inst14|                         ; 10.0 (8.4)           ; 10.5 (8.8)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (25)             ; 7 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14                                                                                                ; strxctrl            ; work         ;
;       |counter:wrsthead_cnt|                 ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|counter:wrsthead_cnt                                                                           ; counter             ; work         ;
;       |pulsed_reg:p1|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|pulsed_reg:p1                                                                                  ; pulsed_reg          ; work         ;
;    |sttype:inst3|                            ; 11.0 (10.5)          ; 16.6 (15.4)                      ; 5.6 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (16)             ; 40 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3                                                                                                   ; sttype              ; work         ;
;       |pulsed_reg:p1|                        ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3|pulsed_reg:p1                                                                                     ; pulsed_reg          ; work         ;
;    |sync1:inst26|                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sync1:inst26                                                                                                   ; sync1               ; work         ;
;    |timingctrl:inst9|                        ; 23.0 (3.0)           ; 25.5 (3.5)                       ; 2.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (5)              ; 39 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9                                                                                               ; timingctrl          ; work         ;
;       |counter:c1|                           ; 10.2 (10.2)          ; 11.5 (11.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c1                                                                                    ; counter             ; work         ;
;       |counter:c2|                           ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c2                                                                                    ; counter             ; work         ;
;       |pulsed_reg:p1|                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|pulsed_reg:p1                                                                                 ; pulsed_reg          ; work         ;
;    |valid_data:inst23|                       ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|valid_data:inst23                                                                                              ; valid_data          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; S_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TX_EN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_TX_EN ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N_      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12_        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK80         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK30         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LK            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RD_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WR_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_LVDS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; M_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_RS422 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SIWU_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LVDS          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; S_RX          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXF_N         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TXE_N         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; M_RX          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; LVDS                                             ;                   ;         ;
;      - rx_stop:inst21|lvds_reg0~0                ; 1                 ; 0       ;
;      - MONITOR_LVDS~output                       ; 1                 ; 0       ;
; S_RX                                             ;                   ;         ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[2]~0   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[1]~1   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[3]~2   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[4]~3   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[5]~4   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[6]~5   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[7]~6   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[8]~7   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rs422_rx0        ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|bps_en~0         ; 0                 ; 0       ;
;      - MONITOR_RS422~output                      ; 0                 ; 0       ;
; CLK                                              ;                   ;         ;
; RXF_N                                            ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|Selector1~0          ; 1                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|Selector0~0          ; 1                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|RXF_N_r~0            ; 1                 ; 0       ;
; TXE_N                                            ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|always2~0            ; 1                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|TXE_N_r~0            ; 1                 ; 0       ;
; M_RX                                             ;                   ;         ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[4]~0   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[3]~1   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[2]~2   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[1]~3   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[5]~4   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[8]~5   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[7]~6   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[6]~7   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|bps_en~0         ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rs422_rx0~feeder ; 1                 ; 0       ;
+--------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|valid_wrreq~0                                              ; LABCELL_X11_Y38_N0         ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|FLAG                                                                                                ; FF_X31_Y34_N14             ; 9       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:c1|always0~0                                                                                ; LABCELL_X26_Y34_N48        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|Equal0~2                                                                            ; LABCELL_X31_Y35_N42        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:rd|always0~0                                                                                   ; LABCELL_X32_Y34_N21        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1099w[3]~0 ; LABCELL_X31_Y32_N12        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1109w[3]~0 ; LABCELL_X31_Y32_N45        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1119w[3]~0 ; LABCELL_X31_Y32_N0         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1129w[3]~0 ; LABCELL_X31_Y32_N36        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1139w[3]~0 ; LABCELL_X31_Y32_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1149w[3]~1 ; LABCELL_X31_Y32_N30        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1159w[3]~0 ; LABCELL_X31_Y32_N27        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1178w[3]~0 ; LABCELL_X31_Y32_N39        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1189w[3]~0 ; LABCELL_X31_Y32_N9         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1199w[3]~0 ; LABCELL_X31_Y32_N33        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1209w[3]~0 ; LABCELL_X31_Y32_N54        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1219w[3]~0 ; LABCELL_X31_Y32_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1229w[3]~0 ; LABCELL_X31_Y32_N24        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1239w[3]~0 ; LABCELL_X31_Y32_N21        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1249w[3]~0 ; LABCELL_X31_Y32_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always0~0                                                                                   ; LABCELL_X31_Y34_N0         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always1~0                                                                                   ; LABCELL_X31_Y34_N21        ; 179     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~28                                                                                   ; MLABCELL_X29_Y32_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~29                                                                                   ; LABCELL_X31_Y34_N45        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                 ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 5033    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|locked_wire[0]                                       ; FRACTIONALPLL_X0_Y22_N0    ; 220     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]                                       ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 92      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]                                       ; PLLOUTPUTCOUNTER_X0_Y28_N1 ; 321     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Send_interval:inst12|counter_32b:c1|always0~0                                                                            ; LABCELL_X15_Y83_N18        ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:m_baud_rx|always0~0                                                                                  ; LABCELL_X19_Y82_N45        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:s_baud_rx|always0~0                                                                                  ; LABCELL_X27_Y84_N42        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx:m_baud_tx|always0~0                                                                                  ; LABCELL_X28_Y82_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx_slave:s_baud_tx|always0~0                                                                            ; LABCELL_X2_Y86_N42         ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|Equal0~1                                                                                        ; LABCELL_X22_Y82_N12        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|valid                                                                                           ; FF_X21_Y82_N17             ; 158     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|Equal0~1                                                                                        ; MLABCELL_X29_Y84_N30       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|valid                                                                                           ; FF_X29_Y83_N23             ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:m_tx|temp[7]~0                                                                                       ; LABCELL_X24_Y83_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:s_tx|temp[7]~0                                                                                       ; LABCELL_X51_Y82_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Uart_config:inst4|WideNor0                                                                                               ; LABCELL_X15_Y82_N30        ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~10                                                                                                ; LABCELL_X64_Y74_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~100                                                                                               ; LABCELL_X83_Y70_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~101                                                                                               ; LABCELL_X81_Y67_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~102                                                                                               ; MLABCELL_X78_Y71_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~103                                                                                               ; LABCELL_X81_Y71_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~104                                                                                               ; LABCELL_X70_Y68_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~105                                                                                               ; MLABCELL_X75_Y66_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~106                                                                                               ; LABCELL_X71_Y66_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~107                                                                                               ; MLABCELL_X75_Y66_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~108                                                                                               ; MLABCELL_X85_Y75_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~109                                                                                               ; LABCELL_X80_Y69_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~11                                                                                                ; LABCELL_X59_Y76_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~110                                                                                               ; LABCELL_X83_Y69_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~111                                                                                               ; LABCELL_X83_Y69_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~112                                                                                               ; LABCELL_X70_Y70_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~113                                                                                               ; LABCELL_X74_Y70_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~114                                                                                               ; MLABCELL_X68_Y70_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~115                                                                                               ; LABCELL_X70_Y70_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~117                                                                                               ; LABCELL_X58_Y66_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~118                                                                                               ; LABCELL_X58_Y67_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~119                                                                                               ; LABCELL_X58_Y66_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~12                                                                                                ; LABCELL_X61_Y74_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~120                                                                                               ; LABCELL_X59_Y67_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~122                                                                                               ; MLABCELL_X53_Y67_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~123                                                                                               ; MLABCELL_X55_Y67_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~124                                                                                               ; LABCELL_X56_Y66_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~125                                                                                               ; LABCELL_X56_Y67_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~127                                                                                               ; LABCELL_X62_Y68_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~128                                                                                               ; LABCELL_X64_Y68_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~129                                                                                               ; LABCELL_X76_Y73_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~13                                                                                                ; LABCELL_X61_Y74_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~130                                                                                               ; MLABCELL_X63_Y68_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~132                                                                                               ; LABCELL_X64_Y70_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~133                                                                                               ; MLABCELL_X63_Y70_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~134                                                                                               ; LABCELL_X62_Y70_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~135                                                                                               ; LABCELL_X64_Y70_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~136                                                                                               ; MLABCELL_X68_Y65_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~137                                                                                               ; LABCELL_X67_Y67_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~138                                                                                               ; LABCELL_X70_Y69_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~139                                                                                               ; LABCELL_X69_Y69_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~140                                                                                               ; LABCELL_X59_Y66_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~141                                                                                               ; LABCELL_X62_Y66_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~142                                                                                               ; LABCELL_X61_Y66_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~143                                                                                               ; LABCELL_X62_Y66_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~144                                                                                               ; LABCELL_X66_Y68_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~145                                                                                               ; MLABCELL_X68_Y69_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~146                                                                                               ; LABCELL_X66_Y69_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~147                                                                                               ; LABCELL_X67_Y69_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~148                                                                                               ; LABCELL_X58_Y69_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~149                                                                                               ; LABCELL_X62_Y69_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~15                                                                                                ; MLABCELL_X75_Y69_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~150                                                                                               ; LABCELL_X64_Y69_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~151                                                                                               ; MLABCELL_X63_Y70_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~153                                                                                               ; LABCELL_X77_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~154                                                                                               ; LABCELL_X77_Y76_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~155                                                                                               ; LABCELL_X77_Y75_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~156                                                                                               ; LABCELL_X76_Y76_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~158                                                                                               ; LABCELL_X64_Y76_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~159                                                                                               ; LABCELL_X71_Y76_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~16                                                                                                ; LABCELL_X76_Y69_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~160                                                                                               ; LABCELL_X71_Y76_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~161                                                                                               ; MLABCELL_X73_Y76_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~163                                                                                               ; LABCELL_X81_Y75_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~164                                                                                               ; LABCELL_X61_Y72_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~165                                                                                               ; LABCELL_X83_Y75_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~166                                                                                               ; LABCELL_X83_Y75_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~168                                                                                               ; LABCELL_X83_Y76_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~169                                                                                               ; LABCELL_X81_Y76_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~17                                                                                                ; LABCELL_X70_Y71_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~170                                                                                               ; LABCELL_X69_Y76_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~171                                                                                               ; LABCELL_X74_Y76_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~172                                                                                               ; LABCELL_X77_Y77_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~173                                                                                               ; MLABCELL_X78_Y78_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~174                                                                                               ; LABCELL_X77_Y77_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~175                                                                                               ; LABCELL_X77_Y78_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~176                                                                                               ; LABCELL_X71_Y77_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~177                                                                                               ; LABCELL_X70_Y77_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~178                                                                                               ; MLABCELL_X73_Y77_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~179                                                                                               ; LABCELL_X69_Y77_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~18                                                                                                ; MLABCELL_X75_Y69_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~180                                                                                               ; LABCELL_X83_Y76_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~181                                                                                               ; LABCELL_X81_Y77_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~182                                                                                               ; LABCELL_X80_Y79_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~183                                                                                               ; MLABCELL_X78_Y75_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~184                                                                                               ; MLABCELL_X78_Y77_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~185                                                                                               ; LABCELL_X76_Y77_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~186                                                                                               ; LABCELL_X74_Y77_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~187                                                                                               ; MLABCELL_X75_Y77_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~189                                                                                               ; LABCELL_X64_Y76_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~190                                                                                               ; LABCELL_X56_Y74_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~191                                                                                               ; MLABCELL_X63_Y72_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~192                                                                                               ; MLABCELL_X63_Y74_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~194                                                                                               ; MLABCELL_X73_Y68_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~195                                                                                               ; LABCELL_X81_Y68_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~196                                                                                               ; MLABCELL_X78_Y66_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~197                                                                                               ; LABCELL_X77_Y68_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~199                                                                                               ; LABCELL_X64_Y66_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~2                                                                                                 ; LABCELL_X77_Y67_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~20                                                                                                ; LABCELL_X59_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~200                                                                                               ; LABCELL_X66_Y66_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~201                                                                                               ; LABCELL_X66_Y66_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~202                                                                                               ; LABCELL_X67_Y66_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~204                                                                                               ; MLABCELL_X73_Y70_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~205                                                                                               ; LABCELL_X80_Y70_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~206                                                                                               ; LABCELL_X80_Y70_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~207                                                                                               ; LABCELL_X80_Y70_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~208                                                                                               ; LABCELL_X58_Y76_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~209                                                                                               ; LABCELL_X62_Y74_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~21                                                                                                ; LABCELL_X58_Y74_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~210                                                                                               ; MLABCELL_X63_Y76_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~211                                                                                               ; MLABCELL_X63_Y76_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~212                                                                                               ; LABCELL_X74_Y74_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~213                                                                                               ; LABCELL_X80_Y74_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~214                                                                                               ; LABCELL_X79_Y77_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~215                                                                                               ; MLABCELL_X75_Y74_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~216                                                                                               ; LABCELL_X61_Y68_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~217                                                                                               ; LABCELL_X66_Y67_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~218                                                                                               ; LABCELL_X66_Y67_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~219                                                                                               ; LABCELL_X67_Y68_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~22                                                                                                ; MLABCELL_X53_Y74_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~220                                                                                               ; LABCELL_X76_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~221                                                                                               ; LABCELL_X79_Y72_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~222                                                                                               ; LABCELL_X74_Y72_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~223                                                                                               ; MLABCELL_X75_Y72_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~225                                                                                               ; MLABCELL_X85_Y72_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~226                                                                                               ; LABCELL_X84_Y72_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~227                                                                                               ; MLABCELL_X85_Y71_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~228                                                                                               ; MLABCELL_X85_Y72_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~23                                                                                                ; LABCELL_X59_Y74_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~230                                                                                               ; MLABCELL_X53_Y73_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~231                                                                                               ; LABCELL_X54_Y73_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~232                                                                                               ; MLABCELL_X55_Y70_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~233                                                                                               ; LABCELL_X58_Y72_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~235                                                                                               ; LABCELL_X83_Y73_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~236                                                                                               ; MLABCELL_X85_Y76_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~237                                                                                               ; LABCELL_X83_Y73_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~238                                                                                               ; LABCELL_X80_Y75_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~240                                                                                               ; LABCELL_X62_Y67_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~241                                                                                               ; LABCELL_X62_Y67_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~242                                                                                               ; LABCELL_X56_Y70_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~243                                                                                               ; MLABCELL_X63_Y67_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~244                                                                                               ; LABCELL_X80_Y77_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~245                                                                                               ; MLABCELL_X78_Y76_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~246                                                                                               ; LABCELL_X80_Y76_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~247                                                                                               ; LABCELL_X79_Y76_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~248                                                                                               ; LABCELL_X62_Y75_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~249                                                                                               ; MLABCELL_X63_Y71_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~25                                                                                                ; LABCELL_X74_Y71_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~250                                                                                               ; LABCELL_X64_Y75_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~251                                                                                               ; MLABCELL_X63_Y75_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~252                                                                                               ; MLABCELL_X85_Y74_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~253                                                                                               ; LABCELL_X81_Y78_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~254                                                                                               ; MLABCELL_X85_Y74_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~255                                                                                               ; LABCELL_X81_Y74_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~256                                                                                               ; LABCELL_X67_Y73_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~257                                                                                               ; LABCELL_X69_Y73_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~258                                                                                               ; LABCELL_X66_Y75_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~259                                                                                               ; MLABCELL_X68_Y73_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~261                                                                                               ; LABCELL_X77_Y74_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~262                                                                                               ; MLABCELL_X78_Y74_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~263                                                                                               ; LABCELL_X76_Y73_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~264                                                                                               ; LABCELL_X77_Y74_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~266                                                                                               ; LABCELL_X54_Y70_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~267                                                                                               ; LABCELL_X54_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~268                                                                                               ; MLABCELL_X55_Y72_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~269                                                                                               ; LABCELL_X56_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~27                                                                                                ; MLABCELL_X73_Y71_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~271                                                                                               ; LABCELL_X77_Y73_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~272                                                                                               ; LABCELL_X76_Y74_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~273                                                                                               ; LABCELL_X76_Y73_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~274                                                                                               ; LABCELL_X58_Y74_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~276                                                                                               ; LABCELL_X56_Y68_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~277                                                                                               ; LABCELL_X58_Y67_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~278                                                                                               ; LABCELL_X58_Y68_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~279                                                                                               ; LABCELL_X59_Y68_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~280                                                                                               ; LABCELL_X74_Y75_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~281                                                                                               ; LABCELL_X74_Y75_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~282                                                                                               ; LABCELL_X70_Y75_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~283                                                                                               ; MLABCELL_X73_Y75_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~284                                                                                               ; LABCELL_X59_Y73_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~285                                                                                               ; LABCELL_X64_Y73_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~286                                                                                               ; LABCELL_X64_Y73_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~287                                                                                               ; MLABCELL_X63_Y73_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~288                                                                                               ; LABCELL_X71_Y77_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~289                                                                                               ; LABCELL_X76_Y78_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~29                                                                                                ; MLABCELL_X78_Y71_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~290                                                                                               ; MLABCELL_X75_Y79_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~291                                                                                               ; MLABCELL_X75_Y78_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~292                                                                                               ; LABCELL_X66_Y73_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~293                                                                                               ; LABCELL_X71_Y73_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~294                                                                                               ; LABCELL_X66_Y73_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~295                                                                                               ; MLABCELL_X63_Y73_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~297                                                                                               ; LABCELL_X59_Y83_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~298                                                                                               ; MLABCELL_X68_Y82_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~299                                                                                               ; MLABCELL_X73_Y81_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~300                                                                                               ; LABCELL_X69_Y82_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~301                                                                                               ; LABCELL_X64_Y81_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~302                                                                                               ; LABCELL_X59_Y78_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~303                                                                                               ; LABCELL_X71_Y81_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~304                                                                                               ; LABCELL_X64_Y81_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~305                                                                                               ; LABCELL_X66_Y82_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~306                                                                                               ; LABCELL_X64_Y82_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~307                                                                                               ; MLABCELL_X68_Y83_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~308                                                                                               ; LABCELL_X69_Y82_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~309                                                                                               ; LABCELL_X59_Y81_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~31                                                                                                ; MLABCELL_X73_Y69_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~310                                                                                               ; LABCELL_X62_Y78_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~311                                                                                               ; LABCELL_X70_Y81_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~312                                                                                               ; LABCELL_X64_Y82_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~314                                                                                               ; MLABCELL_X68_Y80_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~315                                                                                               ; LABCELL_X67_Y78_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~316                                                                                               ; MLABCELL_X55_Y77_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~317                                                                                               ; LABCELL_X67_Y80_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~318                                                                                               ; LABCELL_X56_Y80_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~319                                                                                               ; LABCELL_X59_Y80_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~32                                                                                                ; MLABCELL_X68_Y75_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~320                                                                                               ; LABCELL_X66_Y77_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~321                                                                                               ; LABCELL_X62_Y80_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~322                                                                                               ; LABCELL_X59_Y82_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~323                                                                                               ; LABCELL_X61_Y81_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~324                                                                                               ; LABCELL_X61_Y81_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~325                                                                                               ; LABCELL_X62_Y82_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~326                                                                                               ; LABCELL_X58_Y80_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~327                                                                                               ; LABCELL_X61_Y78_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~328                                                                                               ; LABCELL_X58_Y77_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~329                                                                                               ; LABCELL_X61_Y80_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~33                                                                                                ; LABCELL_X66_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~330                                                                                               ; LABCELL_X71_Y80_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~331                                                                                               ; LABCELL_X69_Y78_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~332                                                                                               ; LABCELL_X61_Y77_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~333                                                                                               ; LABCELL_X70_Y80_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~334                                                                                               ; MLABCELL_X55_Y80_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~335                                                                                               ; LABCELL_X66_Y78_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~336                                                                                               ; LABCELL_X62_Y77_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~337                                                                                               ; LABCELL_X66_Y81_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~338                                                                                               ; MLABCELL_X55_Y79_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~339                                                                                               ; MLABCELL_X68_Y78_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~34                                                                                                ; MLABCELL_X68_Y76_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~340                                                                                               ; LABCELL_X64_Y77_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~341                                                                                               ; LABCELL_X70_Y79_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~342                                                                                               ; LABCELL_X56_Y79_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~343                                                                                               ; MLABCELL_X63_Y78_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~344                                                                                               ; MLABCELL_X63_Y77_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~345                                                                                               ; LABCELL_X69_Y81_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~346                                                                                               ; LABCELL_X56_Y80_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~347                                                                                               ; LABCELL_X59_Y79_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~348                                                                                               ; MLABCELL_X63_Y79_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~349                                                                                               ; LABCELL_X62_Y79_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~35                                                                                                ; LABCELL_X67_Y76_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~350                                                                                               ; MLABCELL_X55_Y79_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~351                                                                                               ; LABCELL_X58_Y79_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~352                                                                                               ; MLABCELL_X55_Y78_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~353                                                                                               ; LABCELL_X61_Y79_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~354                                                                                               ; LABCELL_X69_Y79_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~355                                                                                               ; MLABCELL_X68_Y79_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~356                                                                                               ; LABCELL_X69_Y80_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~357                                                                                               ; LABCELL_X67_Y79_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~358                                                                                               ; LABCELL_X58_Y78_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~359                                                                                               ; MLABCELL_X63_Y78_N21       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~36                                                                                                ; MLABCELL_X68_Y71_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~360                                                                                               ; LABCELL_X67_Y79_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~361                                                                                               ; MLABCELL_X63_Y80_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~363                                                                                               ; LABCELL_X39_Y72_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~364                                                                                               ; LABCELL_X38_Y74_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~365                                                                                               ; MLABCELL_X36_Y71_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~366                                                                                               ; MLABCELL_X36_Y74_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~367                                                                                               ; LABCELL_X37_Y76_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~368                                                                                               ; MLABCELL_X36_Y74_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~369                                                                                               ; LABCELL_X45_Y76_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~37                                                                                                ; LABCELL_X76_Y71_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~370                                                                                               ; MLABCELL_X36_Y76_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~372                                                                                               ; LABCELL_X43_Y77_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~373                                                                                               ; LABCELL_X38_Y74_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~374                                                                                               ; MLABCELL_X36_Y77_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~375                                                                                               ; MLABCELL_X36_Y74_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~376                                                                                               ; LABCELL_X38_Y76_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~377                                                                                               ; MLABCELL_X41_Y76_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~378                                                                                               ; LABCELL_X35_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~379                                                                                               ; MLABCELL_X36_Y76_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~38                                                                                                ; LABCELL_X71_Y71_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~380                                                                                               ; LABCELL_X38_Y72_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~381                                                                                               ; LABCELL_X50_Y74_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~382                                                                                               ; LABCELL_X38_Y71_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~383                                                                                               ; LABCELL_X38_Y73_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~384                                                                                               ; LABCELL_X38_Y72_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~385                                                                                               ; LABCELL_X48_Y74_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~386                                                                                               ; LABCELL_X35_Y72_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~387                                                                                               ; MLABCELL_X36_Y73_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~388                                                                                               ; LABCELL_X38_Y77_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~389                                                                                               ; LABCELL_X42_Y75_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~39                                                                                                ; MLABCELL_X75_Y71_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~390                                                                                               ; LABCELL_X39_Y77_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~391                                                                                               ; LABCELL_X38_Y75_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~392                                                                                               ; MLABCELL_X36_Y72_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~393                                                                                               ; LABCELL_X42_Y75_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~394                                                                                               ; LABCELL_X35_Y75_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~395                                                                                               ; MLABCELL_X36_Y72_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~396                                                                                               ; LABCELL_X48_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~397                                                                                               ; LABCELL_X47_Y74_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~398                                                                                               ; LABCELL_X38_Y73_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~399                                                                                               ; LABCELL_X50_Y73_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~4                                                                                                 ; MLABCELL_X75_Y67_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~40                                                                                                ; MLABCELL_X68_Y74_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~400                                                                                               ; LABCELL_X44_Y76_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~401                                                                                               ; MLABCELL_X41_Y73_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~402                                                                                               ; MLABCELL_X46_Y73_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~403                                                                                               ; LABCELL_X44_Y73_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~404                                                                                               ; LABCELL_X47_Y76_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~405                                                                                               ; LABCELL_X47_Y74_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~406                                                                                               ; MLABCELL_X36_Y75_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~407                                                                                               ; LABCELL_X47_Y73_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~408                                                                                               ; LABCELL_X48_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~409                                                                                               ; LABCELL_X42_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~41                                                                                                ; LABCELL_X59_Y74_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~410                                                                                               ; MLABCELL_X46_Y73_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~411                                                                                               ; LABCELL_X48_Y73_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~412                                                                                               ; LABCELL_X45_Y72_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~413                                                                                               ; MLABCELL_X46_Y74_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~414                                                                                               ; LABCELL_X44_Y76_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~415                                                                                               ; LABCELL_X44_Y74_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~416                                                                                               ; LABCELL_X39_Y71_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~417                                                                                               ; LABCELL_X50_Y75_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~418                                                                                               ; LABCELL_X47_Y75_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~419                                                                                               ; LABCELL_X44_Y73_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~42                                                                                                ; LABCELL_X67_Y75_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~420                                                                                               ; LABCELL_X51_Y73_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~421                                                                                               ; LABCELL_X42_Y74_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~422                                                                                               ; MLABCELL_X46_Y76_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~423                                                                                               ; LABCELL_X44_Y75_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~424                                                                                               ; MLABCELL_X41_Y75_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~425                                                                                               ; LABCELL_X50_Y75_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~426                                                                                               ; MLABCELL_X46_Y75_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~427                                                                                               ; LABCELL_X45_Y75_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~429                                                                                               ; LABCELL_X39_Y68_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~43                                                                                                ; MLABCELL_X68_Y77_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~430                                                                                               ; LABCELL_X50_Y71_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~431                                                                                               ; LABCELL_X48_Y71_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~432                                                                                               ; LABCELL_X51_Y71_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~433                                                                                               ; LABCELL_X38_Y68_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~434                                                                                               ; LABCELL_X45_Y67_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~435                                                                                               ; LABCELL_X39_Y67_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~436                                                                                               ; LABCELL_X42_Y67_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~437                                                                                               ; MLABCELL_X41_Y66_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~438                                                                                               ; LABCELL_X43_Y66_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~439                                                                                               ; LABCELL_X47_Y71_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~440                                                                                               ; LABCELL_X42_Y66_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~441                                                                                               ; LABCELL_X37_Y69_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~442                                                                                               ; LABCELL_X48_Y67_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~443                                                                                               ; LABCELL_X43_Y71_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~444                                                                                               ; LABCELL_X43_Y69_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~446                                                                                               ; MLABCELL_X41_Y68_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~447                                                                                               ; LABCELL_X47_Y70_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~448                                                                                               ; MLABCELL_X41_Y72_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~449                                                                                               ; LABCELL_X45_Y70_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~45                                                                                                ; LABCELL_X79_Y68_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~450                                                                                               ; LABCELL_X39_Y66_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~451                                                                                               ; LABCELL_X44_Y67_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~452                                                                                               ; LABCELL_X38_Y67_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~453                                                                                               ; LABCELL_X43_Y67_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~454                                                                                               ; MLABCELL_X36_Y68_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~455                                                                                               ; LABCELL_X45_Y66_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~456                                                                                               ; LABCELL_X42_Y68_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~457                                                                                               ; LABCELL_X44_Y66_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~458                                                                                               ; LABCELL_X37_Y68_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~459                                                                                               ; LABCELL_X48_Y67_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~46                                                                                                ; MLABCELL_X78_Y67_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~460                                                                                               ; MLABCELL_X41_Y71_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~461                                                                                               ; MLABCELL_X46_Y69_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~462                                                                                               ; LABCELL_X37_Y70_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~463                                                                                               ; MLABCELL_X53_Y70_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~464                                                                                               ; MLABCELL_X46_Y72_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~465                                                                                               ; LABCELL_X51_Y70_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~466                                                                                               ; MLABCELL_X46_Y70_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~467                                                                                               ; LABCELL_X42_Y68_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~468                                                                                               ; MLABCELL_X46_Y71_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~469                                                                                               ; LABCELL_X51_Y69_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~47                                                                                                ; LABCELL_X79_Y68_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~470                                                                                               ; LABCELL_X42_Y70_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~471                                                                                               ; MLABCELL_X46_Y68_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~472                                                                                               ; LABCELL_X43_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~473                                                                                               ; MLABCELL_X46_Y67_N45       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~474                                                                                               ; LABCELL_X43_Y70_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~475                                                                                               ; LABCELL_X47_Y68_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~476                                                                                               ; LABCELL_X45_Y71_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~477                                                                                               ; MLABCELL_X46_Y70_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~478                                                                                               ; MLABCELL_X36_Y70_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~479                                                                                               ; MLABCELL_X41_Y70_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~48                                                                                                ; LABCELL_X79_Y67_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~480                                                                                               ; LABCELL_X47_Y72_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~481                                                                                               ; LABCELL_X42_Y72_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~482                                                                                               ; LABCELL_X39_Y69_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~483                                                                                               ; LABCELL_X38_Y69_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~484                                                                                               ; MLABCELL_X41_Y69_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~485                                                                                               ; LABCELL_X44_Y71_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~486                                                                                               ; LABCELL_X48_Y70_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~487                                                                                               ; LABCELL_X48_Y68_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~488                                                                                               ; LABCELL_X50_Y70_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~489                                                                                               ; LABCELL_X47_Y66_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~490                                                                                               ; LABCELL_X42_Y68_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~491                                                                                               ; LABCELL_X48_Y68_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~492                                                                                               ; LABCELL_X47_Y69_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~493                                                                                               ; LABCELL_X45_Y69_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~495                                                                                               ; MLABCELL_X41_Y82_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~496                                                                                               ; MLABCELL_X36_Y78_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~498                                                                                               ; LABCELL_X42_Y77_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~499                                                                                               ; LABCELL_X37_Y78_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~50                                                                                                ; LABCELL_X61_Y72_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~500                                                                                               ; LABCELL_X48_Y77_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~501                                                                                               ; LABCELL_X44_Y77_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~502                                                                                               ; LABCELL_X47_Y77_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~503                                                                                               ; MLABCELL_X53_Y79_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~504                                                                                               ; LABCELL_X37_Y81_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~505                                                                                               ; MLABCELL_X36_Y79_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~506                                                                                               ; MLABCELL_X46_Y77_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~507                                                                                               ; LABCELL_X37_Y79_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~508                                                                                               ; LABCELL_X45_Y81_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~509                                                                                               ; MLABCELL_X41_Y79_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~51                                                                                                ; LABCELL_X58_Y76_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~510                                                                                               ; MLABCELL_X46_Y78_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~511                                                                                               ; LABCELL_X44_Y81_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~512                                                                                               ; LABCELL_X44_Y82_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~513                                                                                               ; LABCELL_X43_Y82_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~514                                                                                               ; LABCELL_X42_Y78_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~515                                                                                               ; LABCELL_X43_Y82_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~516                                                                                               ; LABCELL_X43_Y78_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~517                                                                                               ; LABCELL_X45_Y78_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~518                                                                                               ; LABCELL_X37_Y80_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~519                                                                                               ; LABCELL_X51_Y78_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~52                                                                                                ; MLABCELL_X53_Y71_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~520                                                                                               ; LABCELL_X38_Y79_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~521                                                                                               ; LABCELL_X42_Y82_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~522                                                                                               ; LABCELL_X43_Y80_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~523                                                                                               ; MLABCELL_X46_Y82_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~524                                                                                               ; LABCELL_X44_Y80_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~525                                                                                               ; MLABCELL_X46_Y81_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~526                                                                                               ; MLABCELL_X41_Y80_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~527                                                                                               ; LABCELL_X50_Y81_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~528                                                                                               ; LABCELL_X37_Y78_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~529                                                                                               ; MLABCELL_X41_Y81_N9        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~53                                                                                                ; LABCELL_X61_Y72_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~530                                                                                               ; LABCELL_X39_Y81_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~531                                                                                               ; MLABCELL_X41_Y81_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~532                                                                                               ; LABCELL_X50_Y80_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~533                                                                                               ; LABCELL_X51_Y80_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~534                                                                                               ; LABCELL_X48_Y82_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~535                                                                                               ; LABCELL_X54_Y80_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~536                                                                                               ; LABCELL_X38_Y79_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~537                                                                                               ; LABCELL_X44_Y79_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~538                                                                                               ; LABCELL_X48_Y80_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~539                                                                                               ; LABCELL_X43_Y79_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~540                                                                                               ; LABCELL_X39_Y79_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~541                                                                                               ; MLABCELL_X46_Y79_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~542                                                                                               ; LABCELL_X50_Y81_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~543                                                                                               ; LABCELL_X47_Y79_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~544                                                                                               ; MLABCELL_X41_Y82_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~545                                                                                               ; LABCELL_X39_Y78_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~546                                                                                               ; MLABCELL_X41_Y78_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~547                                                                                               ; LABCELL_X38_Y78_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~548                                                                                               ; LABCELL_X48_Y81_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~549                                                                                               ; LABCELL_X51_Y79_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~55                                                                                                ; LABCELL_X70_Y74_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~550                                                                                               ; MLABCELL_X53_Y80_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~551                                                                                               ; LABCELL_X51_Y79_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~552                                                                                               ; LABCELL_X42_Y80_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~553                                                                                               ; LABCELL_X45_Y80_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~554                                                                                               ; LABCELL_X42_Y80_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~555                                                                                               ; LABCELL_X45_Y80_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~556                                                                                               ; LABCELL_X43_Y81_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~557                                                                                               ; LABCELL_X45_Y79_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~558                                                                                               ; LABCELL_X47_Y78_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~559                                                                                               ; LABCELL_X48_Y78_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~56                                                                                                ; LABCELL_X69_Y67_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~57                                                                                                ; LABCELL_X69_Y67_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~58                                                                                                ; MLABCELL_X68_Y67_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~6                                                                                                 ; LABCELL_X76_Y67_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~60                                                                                                ; LABCELL_X54_Y71_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~61                                                                                                ; LABCELL_X56_Y75_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~62                                                                                                ; MLABCELL_X55_Y73_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~63                                                                                                ; LABCELL_X56_Y71_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~64                                                                                                ; LABCELL_X77_Y70_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~65                                                                                                ; LABCELL_X66_Y69_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~66                                                                                                ; LABCELL_X79_Y68_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~67                                                                                                ; LABCELL_X76_Y70_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~68                                                                                                ; LABCELL_X58_Y75_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~69                                                                                                ; LABCELL_X58_Y75_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~70                                                                                                ; LABCELL_X61_Y73_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~71                                                                                                ; LABCELL_X61_Y75_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~72                                                                                                ; LABCELL_X71_Y65_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~73                                                                                                ; LABCELL_X69_Y65_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~74                                                                                                ; LABCELL_X70_Y67_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~75                                                                                                ; LABCELL_X70_Y67_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~76                                                                                                ; LABCELL_X58_Y73_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~77                                                                                                ; LABCELL_X56_Y73_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~78                                                                                                ; LABCELL_X61_Y71_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~79                                                                                                ; LABCELL_X62_Y71_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~8                                                                                                 ; LABCELL_X74_Y67_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~81                                                                                                ; LABCELL_X81_Y70_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~82                                                                                                ; LABCELL_X81_Y68_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~83                                                                                                ; LABCELL_X79_Y69_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~84                                                                                                ; LABCELL_X80_Y68_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~86                                                                                                ; LABCELL_X71_Y68_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~87                                                                                                ; LABCELL_X74_Y68_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~88                                                                                                ; LABCELL_X70_Y66_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~89                                                                                                ; LABCELL_X70_Y68_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~91                                                                                                ; MLABCELL_X85_Y73_N45       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~92                                                                                                ; MLABCELL_X85_Y75_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~93                                                                                                ; LABCELL_X84_Y71_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~94                                                                                                ; MLABCELL_X85_Y73_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~96                                                                                                ; MLABCELL_X73_Y70_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~97                                                                                                ; LABCELL_X74_Y66_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~98                                                                                                ; MLABCELL_X78_Y66_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~99                                                                                                ; MLABCELL_X73_Y66_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1082w[3]                  ; MLABCELL_X53_Y81_N39       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1099w[3]~0                ; LABCELL_X79_Y81_N24        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1109w[3]~0                ; MLABCELL_X53_Y81_N9        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1119w[3]~0                ; LABCELL_X79_Y81_N30        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1129w[3]~0                ; LABCELL_X79_Y81_N27        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1139w[3]~0                ; LABCELL_X79_Y81_N3         ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1149w[3]~0                ; LABCELL_X79_Y81_N6         ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1159w[3]~0                ; LABCELL_X79_Y81_N48        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1178w[3]~0                ; LABCELL_X79_Y81_N57        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1189w[3]~0                ; LABCELL_X79_Y81_N36        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1199w[3]~0                ; LABCELL_X79_Y81_N33        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1209w[3]~0                ; LABCELL_X79_Y81_N42        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1219w[3]~0                ; LABCELL_X79_Y81_N12        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1229w[3]~0                ; LABCELL_X79_Y81_N51        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1239w[3]~0                ; LABCELL_X79_Y81_N45        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1249w[3]~0                ; LABCELL_X79_Y81_N21        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|always1~0                                                                                                  ; LABCELL_X51_Y82_N45        ; 135     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rd_ptr_length[7]~0                                                                                         ; LABCELL_X51_Y76_N24        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rx_done~0                                                                                                  ; MLABCELL_X36_Y81_N12       ; 60      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[0][7]~256                                                                                             ; LABCELL_X59_Y83_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[100][7]~329                                                                                           ; LABCELL_X38_Y74_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[101][7]~345                                                                                           ; LABCELL_X42_Y75_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[102][7]~331                                                                                           ; LABCELL_X35_Y77_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[103][7]~347                                                                                           ; LABCELL_X38_Y75_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[104][7]~360                                                                                           ; LABCELL_X47_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[105][7]~376                                                                                           ; LABCELL_X45_Y77_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[106][7]~362                                                                                           ; MLABCELL_X36_Y75_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[107][7]~380                                                                                           ; MLABCELL_X41_Y75_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[108][7]~361                                                                                           ; MLABCELL_X41_Y74_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[109][7]~377                                                                                           ; LABCELL_X42_Y74_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[10][7]~265                                                                                            ; LABCELL_X64_Y82_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[110][7]~363                                                                                           ; LABCELL_X47_Y73_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[111][7]~381                                                                                           ; LABCELL_X50_Y75_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[112][7]~332                                                                                           ; LABCELL_X38_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[113][7]~348                                                                                           ; MLABCELL_X36_Y72_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[114][7]~334                                                                                           ; LABCELL_X34_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[115][7]~350                                                                                           ; LABCELL_X34_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[116][7]~333                                                                                           ; LABCELL_X42_Y76_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[117][7]~349                                                                                           ; LABCELL_X39_Y75_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[118][7]~335                                                                                           ; MLABCELL_X36_Y76_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[119][7]~351                                                                                           ; LABCELL_X39_Y76_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[11][7]~267                                                                                            ; LABCELL_X69_Y82_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[120][7]~364                                                                                           ; LABCELL_X48_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[121][7]~378                                                                                           ; MLABCELL_X46_Y76_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[122][7]~366                                                                                           ; MLABCELL_X46_Y73_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[123][7]~382                                                                                           ; MLABCELL_X46_Y75_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[124][7]~365                                                                                           ; LABCELL_X42_Y76_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[125][7]~379                                                                                           ; LABCELL_X44_Y75_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[126][7]~367                                                                                           ; LABCELL_X48_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[127][7]~383                                                                                           ; LABCELL_X45_Y75_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[128][7]~384                                                                                           ; LABCELL_X39_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[129][7]~386                                                                                           ; LABCELL_X48_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[12][7]~261                                                                                            ; LABCELL_X59_Y78_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[130][7]~392                                                                                           ; MLABCELL_X41_Y66_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[131][7]~394                                                                                           ; LABCELL_X47_Y71_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[132][7]~388                                                                                           ; LABCELL_X38_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[133][7]~390                                                                                           ; LABCELL_X39_Y67_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[134][7]~396                                                                                           ; LABCELL_X37_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[135][7]~398                                                                                           ; LABCELL_X43_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[136][7]~385                                                                                           ; LABCELL_X50_Y71_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[137][7]~387                                                                                           ; LABCELL_X51_Y71_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[138][7]~393                                                                                           ; LABCELL_X43_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[139][7]~395                                                                                           ; LABCELL_X42_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[13][7]~263                                                                                            ; LABCELL_X64_Y81_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[140][7]~389                                                                                           ; LABCELL_X45_Y67_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[141][7]~391                                                                                           ; LABCELL_X42_Y67_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[142][7]~397                                                                                           ; LABCELL_X48_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[143][7]~399                                                                                           ; LABCELL_X43_Y69_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[144][7]~416                                                                                           ; LABCELL_X37_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[145][7]~418                                                                                           ; MLABCELL_X46_Y72_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[146][7]~424                                                                                           ; LABCELL_X42_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[147][7]~426                                                                                           ; LABCELL_X43_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[148][7]~420                                                                                           ; MLABCELL_X46_Y70_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[149][7]~422                                                                                           ; MLABCELL_X46_Y71_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[14][7]~269                                                                                            ; LABCELL_X62_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[150][7]~428                                                                                           ; LABCELL_X43_Y70_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[151][7]~430                                                                                           ; LABCELL_X45_Y71_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[152][7]~417                                                                                           ; MLABCELL_X53_Y70_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[153][7]~419                                                                                           ; LABCELL_X51_Y70_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[154][7]~425                                                                                           ; MLABCELL_X46_Y68_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[155][7]~427                                                                                           ; MLABCELL_X46_Y67_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[156][7]~421                                                                                           ; LABCELL_X45_Y68_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[157][7]~423                                                                                           ; LABCELL_X50_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[158][7]~429                                                                                           ; LABCELL_X47_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[159][7]~431                                                                                           ; LABCELL_X44_Y69_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[15][7]~271                                                                                            ; MLABCELL_X68_Y81_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[160][7]~400                                                                                           ; MLABCELL_X41_Y68_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[161][7]~402                                                                                           ; MLABCELL_X41_Y72_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[162][7]~408                                                                                           ; MLABCELL_X36_Y68_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[163][7]~410                                                                                           ; LABCELL_X43_Y68_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[164][7]~404                                                                                           ; LABCELL_X39_Y66_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[165][7]~406                                                                                           ; LABCELL_X38_Y67_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[166][7]~412                                                                                           ; LABCELL_X37_Y68_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[167][7]~414                                                                                           ; MLABCELL_X41_Y71_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[168][7]~401                                                                                           ; LABCELL_X47_Y70_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[169][7]~403                                                                                           ; LABCELL_X45_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[16][7]~288                                                                                            ; LABCELL_X71_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[170][7]~409                                                                                           ; LABCELL_X45_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[171][7]~411                                                                                           ; LABCELL_X44_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[172][7]~405                                                                                           ; LABCELL_X44_Y67_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[173][7]~407                                                                                           ; LABCELL_X43_Y67_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[174][7]~413                                                                                           ; LABCELL_X47_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[175][7]~415                                                                                           ; MLABCELL_X46_Y69_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[176][7]~432                                                                                           ; MLABCELL_X36_Y70_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[177][7]~434                                                                                           ; LABCELL_X47_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[178][7]~433                                                                                           ; MLABCELL_X41_Y70_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[179][7]~435                                                                                           ; LABCELL_X42_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[17][7]~290                                                                                            ; LABCELL_X61_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[180][7]~436                                                                                           ; LABCELL_X39_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[181][7]~438                                                                                           ; MLABCELL_X41_Y69_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[182][7]~437                                                                                           ; LABCELL_X38_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[183][7]~439                                                                                           ; LABCELL_X44_Y71_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[184][7]~440                                                                                           ; LABCELL_X48_Y70_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[185][7]~442                                                                                           ; LABCELL_X50_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[186][7]~441                                                                                           ; MLABCELL_X46_Y66_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[187][7]~443                                                                                           ; LABCELL_X47_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[188][7]~444                                                                                           ; LABCELL_X48_Y69_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[189][7]~446                                                                                           ; LABCELL_X47_Y69_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[18][7]~296                                                                                            ; MLABCELL_X55_Y79_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[190][7]~445                                                                                           ; LABCELL_X48_Y68_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[191][7]~447                                                                                           ; LABCELL_X45_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[192][7]~448                                                                                           ; MLABCELL_X41_Y82_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[193][7]~456                                                                                           ; LABCELL_X37_Y81_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[194][7]~480                                                                                           ; LABCELL_X37_Y78_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[195][7]~488                                                                                           ; LABCELL_X38_Y79_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[196][7]~464                                                                                           ; LABCELL_X44_Y82_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[197][7]~472                                                                                           ; LABCELL_X38_Y80_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[198][7]~496                                                                                           ; MLABCELL_X41_Y82_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[199][7]~504                                                                                           ; MLABCELL_X36_Y80_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[19][7]~298                                                                                            ; LABCELL_X64_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[1][7]~258                                                                                             ; MLABCELL_X73_Y81_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[200][7]~452                                                                                           ; LABCELL_X48_Y77_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[201][7]~460                                                                                           ; LABCELL_X45_Y81_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[202][7]~484                                                                                           ; LABCELL_X50_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[203][7]~492                                                                                           ; LABCELL_X39_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[204][7]~465                                                                                           ; LABCELL_X43_Y82_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[205][7]~473                                                                                           ; LABCELL_X42_Y82_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[206][7]~500                                                                                           ; LABCELL_X48_Y81_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[207][7]~508                                                                                           ; LABCELL_X43_Y81_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[208][7]~449                                                                                           ; MLABCELL_X36_Y78_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[209][7]~457                                                                                           ; MLABCELL_X36_Y79_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[20][7]~292                                                                                            ; MLABCELL_X55_Y80_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[210][7]~481                                                                                           ; MLABCELL_X41_Y81_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[211][7]~489                                                                                           ; LABCELL_X44_Y79_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[212][7]~468                                                                                           ; LABCELL_X44_Y78_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[213][7]~476                                                                                           ; LABCELL_X44_Y80_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[214][7]~497                                                                                           ; LABCELL_X39_Y78_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[215][7]~505                                                                                           ; LABCELL_X45_Y80_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[216][7]~453                                                                                           ; LABCELL_X44_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[217][7]~461                                                                                           ; MLABCELL_X41_Y79_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[218][7]~485                                                                                           ; LABCELL_X51_Y80_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[219][7]~493                                                                                           ; MLABCELL_X46_Y79_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[21][7]~294                                                                                            ; LABCELL_X62_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[220][7]~469                                                                                           ; LABCELL_X45_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[221][7]~477                                                                                           ; MLABCELL_X46_Y81_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[222][7]~501                                                                                           ; LABCELL_X51_Y79_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[223][7]~509                                                                                           ; LABCELL_X45_Y79_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[224][7]~450                                                                                           ; LABCELL_X42_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[225][7]~458                                                                                           ; MLABCELL_X46_Y77_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[226][7]~482                                                                                           ; LABCELL_X39_Y81_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[227][7]~490                                                                                           ; LABCELL_X48_Y80_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[228][7]~466                                                                                           ; LABCELL_X42_Y78_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[229][7]~474                                                                                           ; LABCELL_X43_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[22][7]~300                                                                                            ; LABCELL_X56_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[230][7]~498                                                                                           ; MLABCELL_X41_Y78_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[231][7]~506                                                                                           ; LABCELL_X42_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[232][7]~454                                                                                           ; LABCELL_X47_Y77_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[233][7]~462                                                                                           ; MLABCELL_X46_Y78_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[234][7]~486                                                                                           ; LABCELL_X48_Y82_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[235][7]~494                                                                                           ; LABCELL_X50_Y81_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[236][7]~467                                                                                           ; LABCELL_X43_Y82_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[237][7]~475                                                                                           ; MLABCELL_X46_Y82_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[238][7]~502                                                                                           ; MLABCELL_X53_Y80_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[239][7]~510                                                                                           ; LABCELL_X48_Y78_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[23][7]~302                                                                                            ; MLABCELL_X63_Y77_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[240][7]~451                                                                                           ; LABCELL_X37_Y78_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[241][7]~459                                                                                           ; LABCELL_X37_Y79_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[242][7]~483                                                                                           ; LABCELL_X38_Y81_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[243][7]~491                                                                                           ; LABCELL_X43_Y79_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[244][7]~470                                                                                           ; LABCELL_X37_Y80_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[245][7]~478                                                                                           ; MLABCELL_X41_Y80_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[246][7]~499                                                                                           ; LABCELL_X38_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[247][7]~507                                                                                           ; LABCELL_X45_Y80_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[248][7]~455                                                                                           ; MLABCELL_X53_Y79_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[249][7]~463                                                                                           ; LABCELL_X44_Y81_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[24][7]~289                                                                                            ; LABCELL_X69_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[250][7]~487                                                                                           ; LABCELL_X54_Y80_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[251][7]~495                                                                                           ; LABCELL_X47_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[252][7]~471                                                                                           ; LABCELL_X51_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[253][7]~479                                                                                           ; MLABCELL_X46_Y81_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[254][7]~503                                                                                           ; LABCELL_X51_Y79_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[255][7]~511                                                                                           ; LABCELL_X48_Y78_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[256][7]~0                                                                                             ; LABCELL_X77_Y67_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[257][7]~8                                                                                             ; LABCELL_X77_Y69_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[258][7]~64                                                                                            ; LABCELL_X81_Y70_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[259][7]~72                                                                                            ; LABCELL_X84_Y73_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[25][7]~291                                                                                            ; LABCELL_X70_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[260][7]~32                                                                                            ; LABCELL_X79_Y68_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[261][7]~40                                                                                            ; LABCELL_X70_Y74_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[262][7]~96                                                                                            ; LABCELL_X58_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[263][7]~104                                                                                           ; LABCELL_X62_Y68_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[264][7]~4                                                                                             ; LABCELL_X64_Y74_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[265][7]~12                                                                                            ; LABCELL_X59_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[266][7]~68                                                                                            ; LABCELL_X71_Y68_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[267][7]~76                                                                                            ; MLABCELL_X73_Y67_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[268][7]~36                                                                                            ; LABCELL_X62_Y72_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[269][7]~44                                                                                            ; LABCELL_X54_Y71_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[26][7]~297                                                                                            ; MLABCELL_X68_Y78_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[270][7]~100                                                                                           ; MLABCELL_X53_Y67_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[271][7]~108                                                                                           ; MLABCELL_X68_Y68_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[272][7]~128                                                                                           ; LABCELL_X77_Y77_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[273][7]~136                                                                                           ; LABCELL_X81_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[274][7]~192                                                                                           ; MLABCELL_X85_Y72_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[275][7]~200                                                                                           ; LABCELL_X83_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[276][7]~160                                                                                           ; LABCELL_X64_Y76_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[277][7]~168                                                                                           ; LABCELL_X64_Y66_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[278][7]~196                                                                                           ; MLABCELL_X53_Y73_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[279][7]~204                                                                                           ; LABCELL_X61_Y67_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[27][7]~299                                                                                            ; LABCELL_X70_Y79_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[280][7]~132                                                                                           ; MLABCELL_X73_Y77_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[281][7]~140                                                                                           ; LABCELL_X83_Y76_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[282][7]~224                                                                                           ; LABCELL_X77_Y74_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[283][7]~232                                                                                           ; LABCELL_X77_Y73_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[284][7]~164                                                                                           ; MLABCELL_X73_Y68_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[285][7]~172                                                                                           ; MLABCELL_X73_Y70_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[286][7]~228                                                                                           ; LABCELL_X54_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[287][7]~236                                                                                           ; LABCELL_X56_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[288][7]~16                                                                                            ; LABCELL_X74_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[289][7]~24                                                                                            ; MLABCELL_X68_Y71_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[28][7]~293                                                                                            ; LABCELL_X66_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[290][7]~80                                                                                            ; LABCELL_X81_Y70_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[291][7]~88                                                                                            ; LABCELL_X86_Y77_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[292][7]~48                                                                                            ; LABCELL_X77_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[293][7]~56                                                                                            ; LABCELL_X71_Y65_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[294][7]~112                                                                                           ; MLABCELL_X68_Y65_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[295][7]~120                                                                                           ; LABCELL_X66_Y68_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[296][7]~20                                                                                            ; MLABCELL_X68_Y75_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[297][7]~28                                                                                            ; MLABCELL_X68_Y74_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[298][7]~84                                                                                            ; MLABCELL_X75_Y68_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[299][7]~92                                                                                            ; LABCELL_X70_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[29][7]~295                                                                                            ; LABCELL_X66_Y81_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[2][7]~264                                                                                             ; LABCELL_X66_Y82_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[300][7]~52                                                                                            ; LABCELL_X58_Y75_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[301][7]~60                                                                                            ; LABCELL_X58_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[302][7]~116                                                                                           ; LABCELL_X59_Y66_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[303][7]~124                                                                                           ; LABCELL_X58_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[304][7]~144                                                                                           ; MLABCELL_X78_Y79_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[305][7]~152                                                                                           ; LABCELL_X84_Y76_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[306][7]~208                                                                                           ; LABCELL_X80_Y77_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[307][7]~216                                                                                           ; LABCELL_X86_Y74_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[308][7]~176                                                                                           ; LABCELL_X56_Y76_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[309][7]~184                                                                                           ; LABCELL_X61_Y68_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[30][7]~301                                                                                            ; LABCELL_X64_Y78_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[310][7]~212                                                                                           ; LABCELL_X62_Y75_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[311][7]~220                                                                                           ; LABCELL_X67_Y73_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[312][7]~148                                                                                           ; LABCELL_X71_Y77_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[313][7]~156                                                                                           ; MLABCELL_X78_Y77_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[314][7]~240                                                                                           ; LABCELL_X74_Y75_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[315][7]~248                                                                                           ; LABCELL_X74_Y78_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[316][7]~180                                                                                           ; LABCELL_X74_Y74_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[317][7]~188                                                                                           ; LABCELL_X76_Y72_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[318][7]~244                                                                                           ; LABCELL_X59_Y73_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[319][7]~252                                                                                           ; LABCELL_X66_Y73_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[31][7]~303                                                                                            ; LABCELL_X69_Y81_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[320][7]~1                                                                                             ; MLABCELL_X75_Y67_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[321][7]~9                                                                                             ; LABCELL_X76_Y69_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[322][7]~65                                                                                            ; LABCELL_X81_Y68_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[323][7]~73                                                                                            ; MLABCELL_X85_Y75_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[324][7]~33                                                                                            ; MLABCELL_X78_Y67_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[325][7]~41                                                                                            ; LABCELL_X69_Y67_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[326][7]~97                                                                                            ; LABCELL_X54_Y67_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[327][7]~105                                                                                           ; LABCELL_X64_Y68_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[328][7]~5                                                                                             ; LABCELL_X59_Y76_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[329][7]~13                                                                                            ; LABCELL_X58_Y74_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[32][7]~272                                                                                            ; MLABCELL_X68_Y80_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[330][7]~69                                                                                            ; LABCELL_X74_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[331][7]~77                                                                                            ; MLABCELL_X78_Y66_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[332][7]~37                                                                                            ; LABCELL_X58_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[333][7]~45                                                                                            ; LABCELL_X56_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[334][7]~101                                                                                           ; MLABCELL_X55_Y67_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[335][7]~109                                                                                           ; MLABCELL_X63_Y70_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[336][7]~129                                                                                           ; LABCELL_X77_Y76_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[337][7]~137                                                                                           ; LABCELL_X84_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[338][7]~193                                                                                           ; LABCELL_X84_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[339][7]~201                                                                                           ; MLABCELL_X85_Y76_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[33][7]~274                                                                                            ; MLABCELL_X55_Y77_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[340][7]~161                                                                                           ; LABCELL_X56_Y74_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[341][7]~169                                                                                           ; LABCELL_X66_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[342][7]~197                                                                                           ; LABCELL_X54_Y73_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[343][7]~205                                                                                           ; LABCELL_X62_Y67_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[344][7]~133                                                                                           ; LABCELL_X71_Y76_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[345][7]~141                                                                                           ; LABCELL_X81_Y76_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[346][7]~225                                                                                           ; MLABCELL_X78_Y74_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[347][7]~233                                                                                           ; LABCELL_X76_Y74_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[348][7]~165                                                                                           ; LABCELL_X77_Y68_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[349][7]~173                                                                                           ; MLABCELL_X78_Y70_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[34][7]~280                                                                                            ; LABCELL_X59_Y82_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[350][7]~229                                                                                           ; LABCELL_X54_Y72_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[351][7]~237                                                                                           ; LABCELL_X58_Y67_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[352][7]~17                                                                                            ; MLABCELL_X73_Y71_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[353][7]~25                                                                                            ; LABCELL_X76_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[354][7]~81                                                                                            ; LABCELL_X81_Y67_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[355][7]~89                                                                                            ; LABCELL_X80_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[356][7]~49                                                                                            ; LABCELL_X74_Y69_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[357][7]~57                                                                                            ; LABCELL_X69_Y65_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[358][7]~113                                                                                           ; LABCELL_X67_Y67_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[359][7]~121                                                                                           ; MLABCELL_X68_Y72_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[35][7]~282                                                                                            ; LABCELL_X62_Y81_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[360][7]~21                                                                                            ; LABCELL_X66_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[361][7]~29                                                                                            ; LABCELL_X56_Y74_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[362][7]~85                                                                                            ; MLABCELL_X75_Y66_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[363][7]~93                                                                                            ; LABCELL_X74_Y70_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[364][7]~53                                                                                            ; LABCELL_X59_Y75_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[365][7]~61                                                                                            ; LABCELL_X56_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[366][7]~117                                                                                           ; LABCELL_X62_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[367][7]~125                                                                                           ; LABCELL_X61_Y69_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[368][7]~145                                                                                           ; MLABCELL_X78_Y78_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[369][7]~153                                                                                           ; LABCELL_X81_Y77_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[36][7]~276                                                                                            ; LABCELL_X56_Y80_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[370][7]~209                                                                                           ; MLABCELL_X78_Y76_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[371][7]~217                                                                                           ; LABCELL_X81_Y78_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[372][7]~177                                                                                           ; LABCELL_X62_Y74_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[373][7]~185                                                                                           ; LABCELL_X69_Y66_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[374][7]~213                                                                                           ; MLABCELL_X63_Y71_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[375][7]~221                                                                                           ; LABCELL_X67_Y73_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[376][7]~149                                                                                           ; LABCELL_X70_Y77_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[377][7]~157                                                                                           ; LABCELL_X76_Y77_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[378][7]~241                                                                                           ; LABCELL_X71_Y75_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[379][7]~249                                                                                           ; LABCELL_X76_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[37][7]~278                                                                                            ; LABCELL_X66_Y77_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[380][7]~181                                                                                           ; LABCELL_X80_Y74_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[381][7]~189                                                                                           ; LABCELL_X79_Y72_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[382][7]~245                                                                                           ; LABCELL_X64_Y73_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[383][7]~253                                                                                           ; LABCELL_X71_Y73_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[384][7]~2                                                                                             ; LABCELL_X77_Y67_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[385][7]~10                                                                                            ; LABCELL_X70_Y71_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[386][7]~66                                                                                            ; LABCELL_X79_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[387][7]~74                                                                                            ; LABCELL_X84_Y71_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[388][7]~34                                                                                            ; LABCELL_X80_Y67_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[389][7]~42                                                                                            ; LABCELL_X69_Y71_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[38][7]~284                                                                                            ; LABCELL_X58_Y80_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[390][7]~98                                                                                            ; LABCELL_X59_Y65_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[391][7]~106                                                                                           ; LABCELL_X64_Y71_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[392][7]~6                                                                                             ; LABCELL_X61_Y74_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[393][7]~14                                                                                            ; MLABCELL_X53_Y74_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[394][7]~70                                                                                            ; LABCELL_X70_Y66_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[395][7]~78                                                                                            ; MLABCELL_X78_Y66_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[396][7]~38                                                                                            ; MLABCELL_X53_Y71_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[397][7]~46                                                                                            ; MLABCELL_X55_Y73_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[398][7]~102                                                                                           ; LABCELL_X56_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[399][7]~110                                                                                           ; LABCELL_X61_Y70_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[39][7]~286                                                                                            ; LABCELL_X58_Y77_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[3][7]~266                                                                                             ; MLABCELL_X68_Y83_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[400][7]~130                                                                                           ; LABCELL_X77_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[401][7]~138                                                                                           ; LABCELL_X84_Y75_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[402][7]~194                                                                                           ; MLABCELL_X85_Y71_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[403][7]~202                                                                                           ; LABCELL_X79_Y71_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[404][7]~162                                                                                           ; MLABCELL_X63_Y72_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[405][7]~170                                                                                           ; MLABCELL_X68_Y66_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[406][7]~198                                                                                           ; MLABCELL_X55_Y70_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[407][7]~206                                                                                           ; LABCELL_X56_Y70_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[408][7]~134                                                                                           ; LABCELL_X71_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[409][7]~142                                                                                           ; LABCELL_X69_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[40][7]~273                                                                                            ; LABCELL_X67_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[410][7]~226                                                                                           ; LABCELL_X76_Y73_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[411][7]~234                                                                                           ; LABCELL_X79_Y73_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[412][7]~166                                                                                           ; MLABCELL_X78_Y66_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[413][7]~174                                                                                           ; LABCELL_X80_Y70_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[414][7]~230                                                                                           ; MLABCELL_X55_Y72_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[415][7]~238                                                                                           ; LABCELL_X58_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[416][7]~18                                                                                            ; MLABCELL_X78_Y71_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[417][7]~26                                                                                            ; LABCELL_X71_Y71_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[418][7]~82                                                                                            ; LABCELL_X79_Y71_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[419][7]~90                                                                                            ; LABCELL_X83_Y69_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[41][7]~275                                                                                            ; LABCELL_X67_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[420][7]~50                                                                                            ; LABCELL_X76_Y70_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[421][7]~58                                                                                            ; LABCELL_X70_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[422][7]~114                                                                                           ; LABCELL_X70_Y69_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[423][7]~122                                                                                           ; LABCELL_X66_Y69_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[424][7]~22                                                                                            ; MLABCELL_X68_Y76_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[425][7]~30                                                                                            ; LABCELL_X67_Y75_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[426][7]~86                                                                                            ; LABCELL_X71_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[427][7]~94                                                                                            ; MLABCELL_X68_Y70_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[428][7]~54                                                                                            ; LABCELL_X61_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[429][7]~62                                                                                            ; LABCELL_X61_Y71_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[42][7]~281                                                                                            ; LABCELL_X62_Y81_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[430][7]~118                                                                                           ; LABCELL_X61_Y66_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[431][7]~126                                                                                           ; LABCELL_X64_Y69_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[432][7]~146                                                                                           ; LABCELL_X77_Y78_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[433][7]~154                                                                                           ; LABCELL_X80_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[434][7]~210                                                                                           ; LABCELL_X80_Y76_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[435][7]~218                                                                                           ; MLABCELL_X85_Y74_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[436][7]~178                                                                                           ; MLABCELL_X63_Y76_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[437][7]~186                                                                                           ; LABCELL_X66_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[438][7]~214                                                                                           ; LABCELL_X64_Y75_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[439][7]~222                                                                                           ; LABCELL_X66_Y75_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[43][7]~283                                                                                            ; LABCELL_X62_Y82_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[440][7]~150                                                                                           ; MLABCELL_X73_Y77_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[441][7]~158                                                                                           ; LABCELL_X74_Y77_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[442][7]~242                                                                                           ; LABCELL_X70_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[443][7]~250                                                                                           ; MLABCELL_X75_Y79_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[444][7]~182                                                                                           ; LABCELL_X79_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[445][7]~190                                                                                           ; LABCELL_X74_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[446][7]~246                                                                                           ; LABCELL_X64_Y73_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[447][7]~254                                                                                           ; LABCELL_X66_Y73_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[448][7]~3                                                                                             ; LABCELL_X74_Y67_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[449][7]~11                                                                                            ; MLABCELL_X75_Y69_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[44][7]~277                                                                                            ; LABCELL_X59_Y80_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[450][7]~67                                                                                            ; LABCELL_X80_Y68_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[451][7]~75                                                                                            ; MLABCELL_X85_Y73_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[452][7]~35                                                                                            ; LABCELL_X79_Y67_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[453][7]~43                                                                                            ; MLABCELL_X68_Y67_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[454][7]~99                                                                                            ; LABCELL_X59_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[455][7]~107                                                                                           ; MLABCELL_X63_Y68_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[456][7]~7                                                                                             ; LABCELL_X61_Y76_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[457][7]~15                                                                                            ; LABCELL_X59_Y74_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[458][7]~71                                                                                            ; LABCELL_X70_Y68_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[459][7]~79                                                                                            ; MLABCELL_X73_Y66_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[45][7]~279                                                                                            ; LABCELL_X62_Y80_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[460][7]~39                                                                                            ; LABCELL_X61_Y72_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[461][7]~47                                                                                            ; LABCELL_X56_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[462][7]~103                                                                                           ; LABCELL_X56_Y67_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[463][7]~111                                                                                           ; LABCELL_X64_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[464][7]~131                                                                                           ; LABCELL_X76_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[465][7]~139                                                                                           ; LABCELL_X83_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[466][7]~195                                                                                           ; MLABCELL_X85_Y72_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[467][7]~203                                                                                           ; LABCELL_X80_Y75_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[468][7]~163                                                                                           ; MLABCELL_X63_Y74_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[469][7]~171                                                                                           ; LABCELL_X67_Y66_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[46][7]~285                                                                                            ; LABCELL_X61_Y78_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[470][7]~199                                                                                           ; LABCELL_X58_Y72_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[471][7]~207                                                                                           ; MLABCELL_X63_Y67_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[472][7]~135                                                                                           ; MLABCELL_X73_Y76_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[473][7]~143                                                                                           ; LABCELL_X74_Y76_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[474][7]~227                                                                                           ; LABCELL_X79_Y74_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[475][7]~235                                                                                           ; MLABCELL_X78_Y73_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[476][7]~167                                                                                           ; LABCELL_X77_Y68_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[477][7]~175                                                                                           ; LABCELL_X79_Y70_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[478][7]~231                                                                                           ; LABCELL_X56_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[479][7]~239                                                                                           ; LABCELL_X59_Y68_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[47][7]~287                                                                                            ; LABCELL_X61_Y80_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[480][7]~19                                                                                            ; MLABCELL_X73_Y69_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[481][7]~27                                                                                            ; MLABCELL_X75_Y71_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[482][7]~83                                                                                            ; LABCELL_X81_Y71_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[483][7]~91                                                                                            ; LABCELL_X81_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[484][7]~51                                                                                            ; LABCELL_X76_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[485][7]~59                                                                                            ; LABCELL_X70_Y65_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[486][7]~115                                                                                           ; LABCELL_X69_Y69_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[487][7]~123                                                                                           ; LABCELL_X67_Y69_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[488][7]~23                                                                                            ; LABCELL_X67_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[489][7]~31                                                                                            ; LABCELL_X67_Y74_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[48][7]~304                                                                                            ; MLABCELL_X63_Y82_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[490][7]~87                                                                                            ; LABCELL_X76_Y66_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[491][7]~95                                                                                            ; LABCELL_X69_Y70_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[492][7]~55                                                                                            ; LABCELL_X61_Y75_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[493][7]~63                                                                                            ; LABCELL_X62_Y71_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[494][7]~119                                                                                           ; LABCELL_X62_Y66_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[495][7]~127                                                                                           ; LABCELL_X61_Y69_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[496][7]~147                                                                                           ; LABCELL_X77_Y78_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[497][7]~155                                                                                           ; MLABCELL_X78_Y75_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[498][7]~211                                                                                           ; LABCELL_X79_Y76_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[499][7]~219                                                                                           ; LABCELL_X81_Y74_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[49][7]~306                                                                                            ; MLABCELL_X63_Y79_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[4][7]~260                                                                                             ; LABCELL_X64_Y81_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[500][7]~179                                                                                           ; LABCELL_X62_Y76_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[501][7]~187                                                                                           ; LABCELL_X67_Y68_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[502][7]~215                                                                                           ; MLABCELL_X63_Y75_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[503][7]~223                                                                                           ; LABCELL_X67_Y73_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[504][7]~151                                                                                           ; LABCELL_X69_Y77_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[505][7]~159                                                                                           ; MLABCELL_X75_Y77_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[506][7]~243                                                                                           ; MLABCELL_X73_Y75_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[507][7]~251                                                                                           ; MLABCELL_X75_Y78_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[508][7]~183                                                                                           ; MLABCELL_X75_Y74_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[509][7]~191                                                                                           ; MLABCELL_X75_Y72_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[50][7]~305                                                                                            ; LABCELL_X59_Y79_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[510][7]~247                                                                                           ; MLABCELL_X63_Y73_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[511][7]~255                                                                                           ; LABCELL_X70_Y73_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[51][7]~307                                                                                            ; LABCELL_X61_Y79_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[52][7]~308                                                                                            ; MLABCELL_X55_Y79_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[53][7]~310                                                                                            ; MLABCELL_X55_Y78_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[54][7]~309                                                                                            ; LABCELL_X58_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[55][7]~311                                                                                            ; LABCELL_X61_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[56][7]~312                                                                                            ; LABCELL_X69_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[57][7]~314                                                                                            ; LABCELL_X69_Y80_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[58][7]~313                                                                                            ; MLABCELL_X68_Y79_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[59][7]~315                                                                                            ; LABCELL_X67_Y79_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[5][7]~262                                                                                             ; LABCELL_X71_Y81_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[60][7]~316                                                                                            ; LABCELL_X58_Y78_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[61][7]~318                                                                                            ; LABCELL_X64_Y80_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[62][7]~317                                                                                            ; MLABCELL_X63_Y78_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[63][7]~319                                                                                            ; MLABCELL_X63_Y82_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[64][7]~320                                                                                            ; LABCELL_X39_Y72_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[65][7]~336                                                                                            ; LABCELL_X38_Y72_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[66][7]~322                                                                                            ; MLABCELL_X36_Y71_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[67][7]~338                                                                                            ; LABCELL_X38_Y71_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[68][7]~321                                                                                            ; LABCELL_X38_Y74_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[69][7]~337                                                                                            ; LABCELL_X50_Y74_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[6][7]~268                                                                                             ; LABCELL_X59_Y81_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[70][7]~323                                                                                            ; MLABCELL_X36_Y74_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[71][7]~339                                                                                            ; LABCELL_X38_Y73_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[72][7]~352                                                                                            ; LABCELL_X48_Y72_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[73][7]~368                                                                                            ; LABCELL_X45_Y72_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[74][7]~354                                                                                            ; LABCELL_X35_Y73_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[75][7]~372                                                                                            ; LABCELL_X39_Y71_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[76][7]~353                                                                                            ; LABCELL_X47_Y74_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[77][7]~369                                                                                            ; MLABCELL_X46_Y74_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[78][7]~355                                                                                            ; LABCELL_X50_Y73_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[79][7]~373                                                                                            ; MLABCELL_X46_Y73_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[7][7]~270                                                                                             ; LABCELL_X70_Y81_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[80][7]~324                                                                                            ; LABCELL_X37_Y76_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[81][7]~340                                                                                            ; LABCELL_X38_Y72_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[82][7]~326                                                                                            ; LABCELL_X45_Y76_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[83][7]~342                                                                                            ; LABCELL_X35_Y72_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[84][7]~325                                                                                            ; MLABCELL_X36_Y74_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[85][7]~341                                                                                            ; LABCELL_X48_Y74_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[86][7]~327                                                                                            ; MLABCELL_X36_Y76_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[87][7]~343                                                                                            ; LABCELL_X35_Y73_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[88][7]~356                                                                                            ; LABCELL_X44_Y76_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[89][7]~370                                                                                            ; LABCELL_X44_Y76_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[8][7]~257                                                                                             ; MLABCELL_X68_Y82_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[90][7]~358                                                                                            ; MLABCELL_X46_Y73_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[91][7]~374                                                                                            ; LABCELL_X47_Y75_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[92][7]~357                                                                                            ; LABCELL_X39_Y73_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[93][7]~371                                                                                            ; LABCELL_X44_Y74_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[94][7]~359                                                                                            ; MLABCELL_X46_Y73_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[95][7]~375                                                                                            ; LABCELL_X43_Y73_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[96][7]~328                                                                                            ; LABCELL_X42_Y77_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[97][7]~344                                                                                            ; LABCELL_X38_Y77_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[98][7]~330                                                                                            ; MLABCELL_X36_Y77_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[99][7]~346                                                                                            ; LABCELL_X39_Y77_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[9][7]~259                                                                                             ; LABCELL_X69_Y82_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|tx_done~1                                                                                                  ; LABCELL_X51_Y76_N6         ; 61      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|wr_ptr_length[3]~0                                                                                         ; MLABCELL_X36_Y81_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|always4~0                                                                                               ; MLABCELL_X23_Y81_N42       ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|always0~0                                                                                    ; LABCELL_X16_Y82_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|cnt[0]~0                                                                                     ; LABCELL_X22_Y81_N24        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always0~0                                                                                       ; MLABCELL_X23_Y76_N36       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always1~0                                                                                       ; MLABCELL_X23_Y76_N30       ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|buffer~23                                                                                       ; MLABCELL_X23_Y76_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|comb~0                                                                                          ; MLABCELL_X23_Y76_N57       ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always0~0                                                                                                    ; LABCELL_X24_Y83_N12        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always1~0                                                                                                    ; LABCELL_X24_Y83_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|buffer~25                                                                                                    ; LABCELL_X28_Y83_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst29~0                                                                                                                 ; MLABCELL_X13_Y38_N15       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst31~0                                                                                                                 ; LABCELL_X48_Y83_N21        ; 4753    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; reply:inst16|counter:eng_cnt|always0~0                                                                                   ; LABCELL_X28_Y81_N51        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:eng_cnt|cnt[1]~0                                                                                    ; MLABCELL_X29_Y81_N57       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:overtime_cnt|always0~0                                                                              ; LABCELL_X30_Y81_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:waitreply_cnt|always0~0                                                                             ; MLABCELL_X29_Y81_N51       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|counter:c10|pulse                                                                                         ; FF_X16_Y38_N44             ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|data_30bits[22]~0                                                                                         ; LABCELL_X16_Y38_N48        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|valid                                                                                                     ; FF_X16_Y38_N26             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|always0~0                                                                                    ; LABCELL_X31_Y81_N30        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|cnt[4]~0                                                                                     ; LABCELL_X31_Y81_N45        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|always0~0                                                                                    ; LABCELL_X31_Y82_N45        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|cnt[0]~0                                                                                     ; LABCELL_X31_Y82_N51        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|fboutclk_wire[0]           ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]             ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 5033    ; Global Clock         ; GCLK3            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y22_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 92      ; Global Clock         ; GCLK2            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y28_N1 ; 321     ; Global Clock         ; GCLK7            ; --                        ;
; inst31~0                                                                             ; LABCELL_X48_Y83_N21        ; 4753    ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; cmdfifo:inst6|wr_ptr_length[3]     ; 641     ;
; cmdfifo:inst6|wr_ptr_length[2]     ; 641     ;
; cmdfifo:inst6|wr_ptr_length[1]     ; 641     ;
; cmdfifo:inst6|wr_ptr_length[0]     ; 641     ;
; cmdfifo:inst6|wr_ptr_length[7]     ; 529     ;
; cmdfifo:inst6|wr_ptr_length[6]     ; 529     ;
; cmdfifo:inst6|wr_ptr_length[5]     ; 529     ;
; cmdfifo:inst6|wr_ptr_length[4]     ; 529     ;
; cmdfifo:inst6|rd_ptr_depth_ture[7] ; 518     ;
; cmdfifo:inst6|rd_ptr_depth_ture[6] ; 515     ;
; cmdfifo:inst6|always0~1            ; 513     ;
; cmdfifo:inst6|rd_ptr_depth_ture[0] ; 504     ;
+------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None ; M10K_X12_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128         ; 0     ; None ; M10K_X40_Y20_N0, M10K_X52_Y18_N0, M10K_X52_Y22_N0, M10K_X52_Y28_N0, M10K_X12_Y19_N0, M10K_X57_Y23_N0, M10K_X52_Y20_N0, M10K_X25_Y20_N0, M10K_X57_Y30_N0, M10K_X40_Y22_N0, M10K_X40_Y34_N0, M10K_X12_Y23_N0, M10K_X57_Y27_N0, M10K_X57_Y28_N0, M10K_X40_Y21_N0, M10K_X12_Y26_N0, M10K_X52_Y19_N0, M10K_X40_Y19_N0, M10K_X57_Y31_N0, M10K_X40_Y37_N0, M10K_X57_Y19_N0, M10K_X57_Y36_N0, M10K_X57_Y26_N0, M10K_X52_Y29_N0, M10K_X52_Y21_N0, M10K_X52_Y35_N0, M10K_X52_Y33_N0, M10K_X52_Y23_N0, M10K_X40_Y32_N0, M10K_X52_Y30_N0, M10K_X12_Y33_N0, M10K_X52_Y31_N0, M10K_X40_Y25_N0, M10K_X12_Y27_N0, M10K_X25_Y26_N0, M10K_X40_Y28_N0, M10K_X12_Y25_N0, M10K_X25_Y24_N0, M10K_X12_Y32_N0, M10K_X12_Y30_N0, M10K_X12_Y29_N0, M10K_X25_Y27_N0, M10K_X40_Y31_N0, M10K_X25_Y32_N0, M10K_X12_Y28_N0, M10K_X25_Y31_N0, M10K_X40_Y24_N0, M10K_X40_Y27_N0, M10K_X57_Y37_N0, M10K_X12_Y37_N0, M10K_X57_Y41_N0, M10K_X52_Y43_N0, M10K_X52_Y32_N0, M10K_X52_Y37_N0, M10K_X57_Y32_N0, M10K_X57_Y33_N0, M10K_X25_Y42_N0, M10K_X12_Y39_N0, M10K_X25_Y38_N0, M10K_X40_Y43_N0, M10K_X40_Y41_N0, M10K_X57_Y35_N0, M10K_X40_Y33_N0, M10K_X52_Y41_N0, M10K_X57_Y40_N0, M10K_X57_Y24_N0, M10K_X52_Y42_N0, M10K_X5_Y42_N0, M10K_X5_Y40_N0, M10K_X40_Y23_N0, M10K_X52_Y25_N0, M10K_X12_Y22_N0, M10K_X57_Y39_N0, M10K_X57_Y22_N0, M10K_X25_Y37_N0, M10K_X12_Y24_N0, M10K_X12_Y42_N0, M10K_X57_Y29_N0, M10K_X57_Y21_N0, M10K_X40_Y29_N0, M10K_X40_Y39_N0, M10K_X25_Y40_N0, M10K_X52_Y40_N0, M10K_X40_Y35_N0, M10K_X25_Y34_N0, M10K_X52_Y36_N0, M10K_X57_Y34_N0, M10K_X57_Y38_N0, M10K_X5_Y41_N0, M10K_X5_Y39_N0, M10K_X40_Y38_N0, M10K_X40_Y36_N0, M10K_X25_Y41_N0, M10K_X12_Y35_N0, M10K_X12_Y36_N0, M10K_X12_Y41_N0, M10K_X40_Y40_N0, M10K_X52_Y34_N0, M10K_X12_Y43_N0, M10K_X40_Y42_N0, M10K_X12_Y40_N0, M10K_X25_Y36_N0, M10K_X52_Y44_N0, M10K_X12_Y34_N0, M10K_X25_Y44_N0, M10K_X25_Y33_N0, M10K_X52_Y39_N0, M10K_X25_Y35_N0, M10K_X25_Y43_N0, M10K_X52_Y38_N0, M10K_X40_Y44_N0, M10K_X25_Y39_N0, M10K_X25_Y25_N0, M10K_X25_Y22_N0, M10K_X25_Y30_N0, M10K_X52_Y27_N0, M10K_X12_Y20_N0, M10K_X25_Y23_N0, M10K_X25_Y21_N0, M10K_X25_Y28_N0, M10K_X12_Y21_N0, M10K_X40_Y26_N0, M10K_X40_Y30_N0, M10K_X52_Y24_N0, M10K_X25_Y29_N0, M10K_X57_Y20_N0, M10K_X12_Y31_N0, M10K_X52_Y26_N0       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128         ; 0     ; None ; M10K_X57_Y68_N0, M10K_X52_Y65_N0, M10K_X40_Y84_N0, M10K_X25_Y86_N0, M10K_X57_Y69_N0, M10K_X87_Y86_N0, M10K_X52_Y76_N0, M10K_X72_Y68_N0, M10K_X72_Y66_N0, M10K_X25_Y78_N0, M10K_X57_Y88_N0, M10K_X72_Y70_N0, M10K_X87_Y88_N0, M10K_X57_Y67_N0, M10K_X87_Y80_N0, M10K_X87_Y71_N0, M10K_X72_Y72_N0, M10K_X57_Y73_N0, M10K_X72_Y75_N0, M10K_X72_Y79_N0, M10K_X57_Y65_N0, M10K_X57_Y71_N0, M10K_X40_Y69_N0, M10K_X72_Y67_N0, M10K_X57_Y78_N0, M10K_X40_Y75_N0, M10K_X25_Y73_N0, M10K_X40_Y80_N0, M10K_X72_Y77_N0, M10K_X72_Y69_N0, M10K_X72_Y73_N0, M10K_X57_Y66_N0, M10K_X72_Y86_N0, M10K_X87_Y78_N0, M10K_X40_Y86_N0, M10K_X25_Y85_N0, M10K_X72_Y74_N0, M10K_X87_Y73_N0, M10K_X40_Y72_N0, M10K_X87_Y72_N0, M10K_X94_Y75_N0, M10K_X25_Y84_N0, M10K_X52_Y84_N0, M10K_X25_Y72_N0, M10K_X57_Y84_N0, M10K_X72_Y76_N0, M10K_X52_Y86_N0, M10K_X94_Y76_N0, M10K_X103_Y83_N0, M10K_X87_Y83_N0, M10K_X87_Y74_N0, M10K_X94_Y82_N0, M10K_X103_Y81_N0, M10K_X94_Y85_N0, M10K_X72_Y80_N0, M10K_X87_Y75_N0, M10K_X57_Y85_N0, M10K_X57_Y82_N0, M10K_X72_Y84_N0, M10K_X94_Y84_N0, M10K_X87_Y84_N0, M10K_X72_Y81_N0, M10K_X94_Y81_N0, M10K_X72_Y78_N0, M10K_X52_Y75_N0, M10K_X52_Y83_N0, M10K_X40_Y79_N0, M10K_X52_Y87_N0, M10K_X40_Y77_N0, M10K_X52_Y85_N0, M10K_X40_Y83_N0, M10K_X57_Y75_N0, M10K_X40_Y85_N0, M10K_X25_Y81_N0, M10K_X40_Y87_N0, M10K_X57_Y83_N0, M10K_X57_Y77_N0, M10K_X40_Y81_N0, M10K_X57_Y81_N0, M10K_X52_Y81_N0, M10K_X52_Y70_N0, M10K_X40_Y66_N0, M10K_X40_Y82_N0, M10K_X25_Y75_N0, M10K_X52_Y78_N0, M10K_X52_Y80_N0, M10K_X25_Y71_N0, M10K_X52_Y66_N0, M10K_X40_Y68_N0, M10K_X52_Y68_N0, M10K_X52_Y73_N0, M10K_X40_Y70_N0, M10K_X52_Y79_N0, M10K_X52_Y69_N0, M10K_X52_Y82_N0, M10K_X52_Y67_N0, M10K_X87_Y85_N0, M10K_X72_Y82_N0, M10K_X87_Y79_N0, M10K_X94_Y87_N0, M10K_X94_Y80_N0, M10K_X94_Y86_N0, M10K_X72_Y83_N0, M10K_X87_Y81_N0, M10K_X57_Y86_N0, M10K_X87_Y82_N0, M10K_X72_Y85_N0, M10K_X94_Y83_N0, M10K_X87_Y76_N0, M10K_X87_Y77_N0, M10K_X52_Y77_N0, M10K_X94_Y79_N0, M10K_X52_Y74_N0, M10K_X40_Y71_N0, M10K_X40_Y78_N0, M10K_X40_Y76_N0, M10K_X57_Y72_N0, M10K_X52_Y72_N0, M10K_X25_Y74_N0, M10K_X40_Y73_N0, M10K_X52_Y71_N0, M10K_X25_Y70_N0, M10K_X57_Y76_N0, M10K_X40_Y74_N0, M10K_X57_Y79_N0, M10K_X57_Y70_N0, M10K_X57_Y80_N0, M10K_X57_Y74_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None ; M10K_X25_Y76_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X25_Y83_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 24,421 / 721,028 ( 3 % )  ;
; C12 interconnects            ; 370 / 30,780 ( 1 % )      ;
; C2 interconnects             ; 5,615 / 303,248 ( 2 % )   ;
; C4 interconnects             ; 3,671 / 140,620 ( 3 % )   ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 1,370 / 721,028 ( < 1 % ) ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 2,195 / 227,120 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 591 / 30,168 ( 2 % )      ;
; R14/C12 interconnect drivers ; 727 / 53,952 ( 1 % )      ;
; R3 interconnects             ; 7,817 / 331,920 ( 2 % )   ;
; R6 interconnects             ; 14,781 / 622,512 ( 2 % )  ;
; Spine clocks                 ; 22 / 480 ( 5 % )          ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 22           ; 0            ; 22           ; 0            ; 0            ; 30        ; 22           ; 0            ; 30        ; 30        ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 8            ; 30           ; 8            ; 30           ; 30           ; 0         ; 8            ; 30           ; 0         ; 0         ; 30           ; 6            ; 30           ; 30           ; 30           ; 30           ; 6            ; 30           ; 30           ; 30           ; 30           ; 6            ; 30           ; 30           ; 30           ; 30           ; 30           ; 30           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; S_TX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_TX_EN      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N_           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12_             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK80              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK30              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LK                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RD_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WR_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_LVDS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M_TX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_RS422      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIWU_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LVDS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S_RX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXF_N              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXE_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M_RX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                 ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; 83.2              ;
; inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 29.9              ;
; inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 16.8              ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                           ; Destination Register                                                                                                   ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; sttype:inst3|shift[18]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[26]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[11]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[19]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[27]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[28]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[29]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[31]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[30]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[4]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[12]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[20]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[5]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[13]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[21]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[6]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[14]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[22]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[15]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[23]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[9]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[17]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[25]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[8]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[16]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[24]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.526             ;
; sttype:inst3|shift[2]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.504             ;
; sttype:inst3|shift[10]                                                                                                    ; sttype:inst3|st[1]                                                                                                     ; 1.415             ;
; sttype:inst3|shift[7]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.415             ;
; sttype:inst3|shift[3]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.415             ;
; sttype:inst3|shift[0]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.415             ;
; sttype:inst3|shift[1]                                                                                                     ; sttype:inst3|st[1]                                                                                                     ; 1.415             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrptr_g[0]                                                  ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ram_block9a7~porta_address_reg0 ; 0.488             ;
; FIFO2Usb_Asyn:inst25|WR_N                                                                                                 ; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[11]                                                                           ; 0.486             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[6]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.486             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[3]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.486             ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[1]                                                                                    ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[16]                                                                                ; 0.485             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[4]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.482             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[7]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.482             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[1]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.482             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[2]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.482             ;
; cmdstatus:inst11|fifo:f1|wr_ptr[5]                                                                                        ; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.482             ;
; cmdfifo:inst6|rd_ptr_depth_ture[0]                                                                                        ; cmdfifo:inst6|rd_ptr_depth[9]                                                                                          ; 0.433             ;
; sttype:inst3|pulsed_reg:p1|temp[1]                                                                                        ; reply:inst16|STATE.ST0                                                                                                 ; 0.402             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrptr_g[2]                                                  ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ram_block9a7~porta_address_reg0 ; 0.400             ;
; sttype:inst3|pulsed_reg:p1|temp[0]                                                                                        ; reply:inst16|STATE.ST0                                                                                                 ; 0.392             ;
; cmdtxctrl:inst5|STATE.ST1                                                                                                 ; timingctrl:inst9|STATE.ST0                                                                                             ; 0.392             ;
; cmdfifo:inst6|rd_ptr_length[2]                                                                                            ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ram_block1a50~portb_address_reg0                  ; 0.390             ;
; cmdfifo:inst6|rd_ptr_length[3]                                                                                            ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ram_block1a50~portb_address_reg0                  ; 0.386             ;
; cmdfifo:inst6|rd_ptr_length[1]                                                                                            ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ram_block1a50~portb_address_reg0                  ; 0.386             ;
; cmdfifo:inst6|rd_ptr_length[0]                                                                                            ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ram_block1a50~portb_address_reg0                  ; 0.386             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrptr_g[1]                                                  ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ram_block9a7~porta_address_reg0 ; 0.369             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|parity8                         ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a1                   ; 0.364             ;
; rx_stop:inst21|dout[4]                                                                                                    ; decoder_8b10b:inst22|dout_dat[0]                                                                                       ; 0.363             ;
; rx_stop:inst21|dout[3]                                                                                                    ; decoder_8b10b:inst22|dout_k                                                                                            ; 0.363             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp|dffpipe_tu8:dffpipe13|dffe15a[0] ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrfull_eq_comp_lsb_mux_reg                               ; 0.363             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0                      ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a1                   ; 0.360             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2                      ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|rdemp_eq_comp_msb_aeb                                    ; 0.360             ;
; timingctrl:inst9|STATE.ST4                                                                                                ; timingctrl:inst9|STATE.ST1                                                                                             ; 0.360             ;
; Uart_rst_n:inst|shift[0]                                                                                                  ; Uart_rst_n:inst|pulsed_reg:p1|temp[0]                                                                                  ; 0.360             ;
; timingctrl:inst9|STATE.ST1                                                                                                ; timingctrl:inst9|STATE.ST3                                                                                             ; 0.359             ;
; rx_stop:inst21|dout[5]                                                                                                    ; decoder_8b10b:inst22|dout_dat[0]                                                                                       ; 0.358             ;
; rx_stop:inst21|valid_1bit                                                                                                 ; rx_stop:inst21|counter:c10|cnt[0]                                                                                      ; 0.357             ;
; UART:inst10|Baud_rx:s_baud_rx|bps_clk                                                                                     ; UART:inst10|Uart_Rx:s_rx|num[0]                                                                                        ; 0.357             ;
; Uart_config:inst4|shift[64]                                                                                               ; Uart_config:inst4|parity                                                                                               ; 0.357             ;
; FIFO2Usb_Asyn:inst25|fifo:rd|wr_ptr[4]                                                                                    ; FIFO2Usb_Asyn:inst25|STATE.RD_STATE                                                                                    ; 0.356             ;
; cmdstatus:inst11|STATE.ST6                                                                                                ; cmdstatus:inst11|load                                                                                                  ; 0.356             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                      ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a1                   ; 0.354             ;
; FIFO2Usb_Asyn:inst25|STATE.IDLE                                                                                           ; FIFO2Usb_Asyn:inst25|FLAG                                                                                              ; 0.354             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a1                      ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrfull_eq_comp_lsb_mux_reg                               ; 0.352             ;
; FIFO2Usb_Asyn:inst25|RXF_N_r                                                                                              ; FIFO2Usb_Asyn:inst25|STATE.RD_STATE                                                                                    ; 0.352             ;
; timingctrl:inst9|counter:c1|pulse                                                                                         ; timingctrl:inst9|STATE.ST1                                                                                             ; 0.351             ;
; Uart_rst_n:inst|shift[3]                                                                                                  ; Uart_rst_n:inst|pulsed_reg:p1|temp[0]                                                                                  ; 0.351             ;
; rx_stop:inst21|dout[0]                                                                                                    ; decoder_8b10b:inst22|dout_dat[0]                                                                                       ; 0.351             ;
; rx_stop:inst21|dout[2]                                                                                                    ; decoder_8b10b:inst22|dout_k                                                                                            ; 0.351             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                   ; 0.347             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a2                      ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|parity8                      ; 0.345             ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                   ; 0.342             ;
; UART:inst10|Uart_Rx:s_rx|num[0]                                                                                           ; UART:inst10|Uart_Rx:s_rx|rx_data_r[4]                                                                                  ; 0.342             ;
; UART:inst10|Uart_Rx:s_rx|rs422_rx0                                                                                        ; UART:inst10|Uart_Rx:s_rx|bps_en                                                                                        ; 0.340             ;
; reply:inst16|counter:eng_cnt|pulse                                                                                        ; reply:inst16|STATE.ST1                                                                                                 ; 0.339             ;
; UART:inst10|Uart_Rx:m_rx|rs422_rx0                                                                                        ; UART:inst10|Uart_Rx:m_rx|bps_en                                                                                        ; 0.339             ;
; UART:inst10|Uart_Tx:s_tx|num[0]                                                                                           ; UART:inst10|Uart_Tx:s_tx|num[2]                                                                                        ; 0.338             ;
; Uart_rst_n:inst|shift[1]                                                                                                  ; Uart_rst_n:inst|pulsed_reg:p1|temp[0]                                                                                  ; 0.338             ;
; valid_data:inst23|valid_r                                                                                                 ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                   ; 0.337             ;
; Uart_config:inst4|shift[72]                                                                                               ; Uart_config:inst4|parity                                                                                               ; 0.336             ;
; UART:inst10|Uart_Rx:m_rx|num[2]                                                                                           ; UART:inst10|Uart_Rx:m_rx|num[3]                                                                                        ; 0.336             ;
; UART:inst10|Uart_Rx:m_rx|num[1]                                                                                           ; UART:inst10|Uart_Rx:m_rx|rx_data_r[3]                                                                                  ; 0.336             ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[5]                                                                               ; FIFO2Usb_Asyn:inst25|counter:sendcnt|cnt[11]                                                                           ; 0.335             ;
; rx_stop:inst21|lvds_reg3                                                                                                  ; rx_stop:inst21|counter:c3|cnt[1]                                                                                       ; 0.335             ;
; FIFO2Usb_Asyn:inst25|WR_LOAD                                                                                              ; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|address_reg_b[3]                   ; 0.333             ;
; UART:inst10|Baud_rx:m_baud_rx|cnt[3]                                                                                      ; UART:inst10|Baud_rx:m_baud_rx|bps_clk                                                                                  ; 0.332             ;
; rx_stop:inst21|data_30bits[11]                                                                                            ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; rx_stop:inst21|data_30bits[10]                                                                                            ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; rx_stop:inst21|data_30bits[9]                                                                                             ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; rx_stop:inst21|data_30bits[8]                                                                                             ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; rx_stop:inst21|data_30bits[7]                                                                                             ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; rx_stop:inst21|data_30bits[6]                                                                                             ; rx_stop:inst21|asyn_c10                                                                                                ; 0.330             ;
; Uart_config:inst4|INTERVAL[30]                                                                                            ; Send_interval:inst12|counter_32b:c1|pulse                                                                              ; 0.329             ;
; Send_interval:inst12|CURRENT_STATE.ST0                                                                                    ; Send_interval:inst12|counter_32b:c1|cnt[31]                                                                            ; 0.329             ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CEFA9F23I7 for design "CMDSCI"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 30 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y22_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 5120 fanout uses global clock CLKCTRL_G3
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 95 fanout uses global clock CLKCTRL_G2
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 313 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): inst31~0CLKENA0 with 4698 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_5ok1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe10|dffe11a* 
Info (332104): Reading SDC File: 'CMDSCI.out.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   83.333          CLK
    Info (332111):    3.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   83.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.083 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   12.499 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   33.333 inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OE_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:38
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X61_Y69 to location X72_Y80
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 16.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 7687 megabytes
    Info: Processing ended: Tue Feb 27 17:13:32 2024
    Info: Elapsed time: 00:03:07
    Info: Total CPU time (on all processors): 00:14:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.fit.smsg.


