\chapter{硬件设计实现}\label{chap:hardware}

\section{Xilinx FPGA 设计套件}

\section{NVDLA IP 生成描述}

\subsection{基于 tmake 的 RTL 生成}

\subsection{csb2apb}

\subsection{关闭 Clock Gating}

\subsection{IP Package 封装AXI总线}

\section{Top Block Design 设计}

\subsection{APB to AXI Bridge}

\subsection{AXI Smart Connect}

\subsection{ZYNQ 7000+ IP}

\section{综合}

\subsection{资源利用率报告}

\subsection{Timing 报告}

\subsection{功耗报告}

\section{实现}

\section{Bitstream 与 hdf 文件生成}










