# LCD

디지털 설계 프로젝트를 위한 FPGA LCD실습

-내장 clock 사용 
(IP catalog - clock-clock wizard - Clocking option/Primitive/PLL - OUTPUT clock/33.000)
