<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:33.3833</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0154032</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 크로스 포인트 메모리를 위한 데크 선택 트랜지스터</inventionTitle><inventionTitleEng>DECK SELECT TRANSISTOR FOR THREE-DIMENSIONAL CROSS POINT MEMORY</inventionTitleEng><openDate>2022.06.17</openDate><openNumber>10-2022-0082729</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 디바이스 구조물은 제1 복수의 라인 구조물을 포함하고, 여기서 제1 복수의 라인 구조물 내의 각각의 라인 구조물은 제1 트랜지스터 채널을 포함한다. 메모리 디바이스 구조물은 제1 복수의 라인 구조물에 실질적으로 직교하는 제2 복수의 라인 구조물을 더 포함하고, 여기서 제2 복수의 라인 구조물 내의 각각의 라인 구조물은 제2 트랜지스터 채널을 포함한다. 메모리 셀은 제1 복수의 라인 구조물과 제2 복수의 라인 구조물 사이의 각각의 크로스 포인트에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 디바이스 구조물로서,제1 복수의 라인 구조물 - 상기 제1 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제1 트랜지스터 채널을 포함함 -;상기 제1 복수의 라인 구조물에 실질적으로 직교하는 제2 복수의 라인 구조물 - 상기 제2 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제2 트랜지스터 채널을 포함함 -; 및상기 제1 복수의 라인 구조물과 상기 제2 복수의 라인 구조물 사이의 각각의 크로스 포인트에 있는 메모리 셀을 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제1 데크는 상기 제1 복수의 라인 구조물 및 상기 제2 복수의 라인 구조물을 포함하고, 상기 메모리 디바이스 구조물은 상기 제1 데크의 위 또는 아래에 제2 데크를 더 포함하고, 상기 제2 데크는:상기 제1 복수의 라인 구조물과 실질적으로 평행한 제3 복수의 라인 구조물 - 상기 제3 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제3 트랜지스터 채널을 포함함 -;상기 제2 복수의 라인 구조물과 실질적으로 평행한 제4 복수의 라인 구조물 - 상기 제4 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제4 트랜지스터 채널을 포함함 -; 및상기 제3 복수의 라인 구조물과 상기 제4 복수의 라인 구조물 사이의 각각의 크로스 포인트에 있는 메모리 셀을 포함하고, 상기 메모리 디바이스 구조물은 상기 제1 데크와 상기 제2 데크 사이에 복수의 단자 상호접속부를 더 포함하고, 상기 복수의 단자 상호접속부 중의 개별 단자 상호접속부들은 상기 제1 데크 내의 라인 구조물들 중의 개별 라인 구조물들과 상기 제2 데크 내의 라인 구조물들의 대응하는 개별 라인 구조물들 사이에 결합되고, 상기 트랜지스터 채널들 중의 개별 트랜지스터 채널들은 상기 단자 상호접속부들 중의 개별 단자 상호접속부들과 상기 메모리 셀들 사이에 있는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1, 제2, 제3 및 제4 복수의 라인 구조물은 각각 텅스텐, 탄탈럼 또는 티타늄, 또는 질소를 더 포함하는 이들의 합금을 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 제1, 제2, 제3 및 제4 트랜지스터 채널들은 각각 다결정질 또는 비정질 재료를 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 다결정질 또는 비정질 재료는 In2O3, Ga2O3, ZnO, InGaZnO, InZnO, InGaO, GaZnO, InAlO, InSnO, InMgO, InWO, GaZnMgO, GaZnSnO, GaAlZnO, GaAlSnO, HfZnO, HfInZnO, HfAlGaZnO, InMgZnO, CuOx, NbO, NiO, CoO, SnO, Cu2O, AgAlO, CuAlO3, AlScOC, Sr3BPO3, La2SiO4Se, LaCuSe, Rb2Sn2O3, La2O2S2, K2Sn2O3, Na2FeOSe2, 또는 ZnRh2O4를 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>6. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 복수의 라인 구조물, 상기 제2 복수의 라인 구조물, 상기 제3 복수의 라인 구조물, 및 상기 제4 복수의 라인 구조물 중의 개별 라인 구조물들은:제1 부분 및 제2 부분 - 상기 제1 부분 및 상기 제2 부분 각각은 금속을 포함함 -; 및상기 제1 부분과 상기 제2 부분 사이의 제3 부분 - 상기 제3 부분은 금속 및 산소를 포함함 - 을 포함하고, 상기 대응하는 트랜지스터 채널 각각은 상기 제3 부분의 측벽에 인접하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 트랜지스터 채널은 상기 제3 부분을 클래딩하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 트랜지스터 채널은 상기 제1 부분 또는 상기 제2 부분의 최상위 표면 위로, 그리고 최하위 표면 아래로 연장되는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제3 부분은 상기 제1 부분의 높이 또는 상기 제2 부분의 높이보다 큰 높이를 갖는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>10. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 복수의 라인 구조물, 상기 제2 복수의 라인 구조물, 상기 제3 복수의 라인 구조물, 및 상기 제4 복수의 라인 구조물 중의 개별 라인 구조물들은:금속을 각각 포함하는 제1 부분 및 제2 부분; 및상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고, 상기 제3 부분은 상기 트랜지스터 채널의 재료를 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>11. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 복수의 라인 구조물, 상기 제2 복수의 라인 구조물, 상기 제3 복수의 라인 구조물, 및 상기 제4 복수의 라인 구조물 내의 상기 트랜지스터 채널들 중의 개별 트랜지스터 채널들은 게이트 구조물을 통해 전기적으로 병렬 결합되는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>12. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 복수의 라인 구조물과 상기 제3 복수의 라인 구조물 사이의 각각의 크로스 포인트에 메모리 셀을 더 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>13. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 메모리 셀은 선택기 요소와 결합된 비휘발성 메모리 요소를 포함하는, 메모리 디바이스 구조물.</claim></claimInfo><claimInfo><claim>14. 데크 선택 트랜지스터를 제조하는 방법으로서,기판 위에 전도성 비아를 형성하는 단계;상기 비아 위에 있고 상기 비아와 결합되는 상호접속 라인 구조물을 형성하는 단계 - 상기 비아는 상기 라인 구조물의 제1 부분과 결합됨 -;상기 라인 구조물의 제2 부분을 산화시키는 단계;상기 라인 구조물의 제2 부분에 인접한 측벽 상에 채널 재료를 퇴적하는 단계;상기 채널 재료 상에 게이트 산화물 층을 퇴적하는 단계; 및상기 게이트 산화물 층 상에 게이트 전극을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 라인 구조물의 제2 부분을 산화시키기 전에, 상기 라인 구조물의 측방향 및 수직 두께를 감소시키기 위해 에칭 프로세스를 수행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 라인 구조물의 제2 부분을 산화시키는 단계는 상기 라인 구조물의 전기 전도도를 파괴하는(breaking) 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 채널을 형성하는 단계는 상기 라인 구조물들 중의 개별 라인 구조물들의 제2 부분을 둘러싸는 단계를 포함하고, 상기 게이트 전극을 형성하는 단계는 상기 채널을 둘러싸는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 채널을 형성하는 단계는 상기 라인 구조물의 제2 부분의 최상부 표면 및 측벽들 상에 상기 채널 재료를 퇴적하는 단계, 및 상기 최상부 표면으로부터 상기 채널 재료의 일부를 제거하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 시스템으로서,프로세서; 및메모리 디바이스 구조물을 포함하고, 상기 메모리 디바이스 구조물은:제1 복수의 라인 구조물 - 상기 제1 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제1 트랜지스터 채널을 포함함 -;상기 제1 복수의 라인 구조물에 실질적으로 직교하는 제2 복수의 라인 구조물 - 상기 제2 복수의 라인 구조물 중의 개별 라인 구조물들은 각각 제2 트랜지스터 채널을 포함함 -;상기 제1 복수의 라인 구조물과 상기 제2 복수의 라인 구조물 사이의 각각의 크로스 포인트에 있는 메모리 셀; 및복수의 단자 상호접속부를 포함하고, 상기 복수의 단자 상호접속부 중의 개별 단자 상호접속부들은 상기 라인 구조물들 중의 개별 라인 구조물들과 복수의 로직 트랜지스터 중의 개별 로직 트랜지스터들 사이에 결합되고, 상기 트랜지스터 채널들 중의 개별 트랜지스터 채널들은 상기 단자 상호접속부들 중의 개별 단자 상호접속부들과 상기 메모리 셀들 사이에 있는, 시스템.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 메모리 디바이스 구조물과 결합된 메모리 제어기를 더 포함하는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>MAJHI, Prashant</engName><name>마지, 프라산트</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>KAU, Derchang</engName><name>카우, 더챙</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호주 ...</address><code> </code><country> </country><engName>HINEMAN, Max</engName><name>하인만, 맥스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.12.10</priorityApplicationDate><priorityApplicationNumber>17/118,377</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.11.10</receiptDate><receiptNumber>1-1-2021-1296934-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2021.11.10</receiptDate><receiptNumber>1-1-2021-1297860-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[임시명세서보정(특허)]보정서</documentName><receiptDate>2021.11.10</receiptDate><receiptNumber>1-1-2021-1297874-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2021.11.15</receiptDate><receiptNumber>9-1-2021-9012583-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1230470-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210154032.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d28b6847834d0bebdfcfef06835114c1e88412bcb7468de319169e56103a57a3053c49823d32b9574b01b6ff6327d5a9e015ea81d1966d9b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc55451d21dba04024b7817b58231328d5509b77d92f5459d436daeab324a96e7c44b91a7b916eb1eb34eba2f5e2d9f606943b06f15d91d6d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>