<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Virtex7 Microblaze下DDR3测试 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Virtex7 Microblaze下DDR3测试" />
<meta property="og:description" content="原创 猫叔 傅里叶的猫 这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
但这个工程只是一个简单的测试用例，实际应用中不会这么用的，因此传输效率太低。
新建工程，FPGA选型为xc7v690tffg-1761。
1. 创建Block Design，命名为Microblaze_DDR3。
2. 在bd文件中加入Mircoblaze。
3. 点击Run Block Automation
4. 按照默认配置，确定即可。
5. 出现下面的界面。
6. 添加MIG的IP Core
7. 开始配置DDR，选择Create Design.
8. 这一步是选择Pin脚兼容的FPGA，我们不做选择，直接Next。
9. 选择DDR3.
10. ①选择DDR的工作频率，我们这里让DDR3的频率为1600MHz，所以时钟频率是800MHz；
②选择器件，根据实际情况来选择即可；
③数据位宽，也是根据板卡上的实际位宽进行选择；
④默认即可。
11. 选择AXI总线的位宽，这里我们选择512.
12. ①选择输入时钟频率，虽然DDR的工作时钟是800MHz（在第10步中选择），但我们可以输入一个低频时钟，然后MIG的IP Core中会倍频到所需频率。
②MIG的IP Core默认会输出一个200MHz的时钟，如果还需要其他的时钟输出，可以在这里选择。其他选择默认即可。
13. ①选择输入时钟的方式，这里的输入时钟就是我们上一个页面中的设置的200MHz的输入时钟，如果选择差分或单端，则输入通过FPGA的管脚输入200MHz时钟到MIG的IP Core；如果选择No Buffer，则可以通过FPGA内部的MMCM输出一个200MHz时钟到MIG；这里我选择了No Buffer；
②选择参考时钟的方式，参考时钟频率固定是200MHz，如果选择如果选择差分或单端，则输入通过FPGA的管脚输入200MHz时钟到MIG的IP Core；如果选择No Buffer，则可以通过FPGA内部的MMCM输出一个200MHz时钟到MIG；如果在前一个页面中选择了输入时钟频率是200MHz，则这边会出现一个Use System Clock的选项，因为此时两个时钟频率是相同的嘛。这里我选择了Use System Clock；
③设置输入复位信号的极性，这个要特别注意，尽量选择高有效，因为无论我们选择高复位还是低复位，它的端口名都叫sys_rst，会让人直观就觉得是高复位。我第一次使用时，就没注意到这个选项，默认为低，但在MIG的端口上看到sys_rst这个名字我以为是高有效，结果DDR一直不通。
（备注：对于绝大多数的Xilinx的IP，如果是低有效的复位，端口名字中肯定是有N这个标志的）
14. 这个页面不需要操作。
15. 下面开始分配管脚，我比较习惯于选第二个，无论是第一次分配还是后面再重新分配。
16. 在这一页，可以根据原理图一一分配管脚；如果有现成的xdc/ucf文件，可以直接通过Read XDC/UCF读入，然后再选择Validate验证管脚分配是否正确。
如果Validate成功，则会提示下面的界面。
17. 如果在第13步中，选择了差分或单端输入，则这里会出现下面第一个图；如果选择了No buffer，则这里会出现第二个图。很容易理解，如果选择了通过外部管脚输入时钟，那这里就是让选择具体的管脚。并不是所有的MRCC或者SRCC管脚都可以选的，只能选择跟DDR管脚同一片区域的（比如DDR放在了Bank31 32 33，那么这里的时钟输入管脚就不能选择Bank15）。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/72ad8d0b24ee378929354d106dc6ca9b/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-12-18T13:18:32+08:00" />
<meta property="article:modified_time" content="2022-12-18T13:18:32+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Virtex7 Microblaze下DDR3测试</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <h3><strong>原创 猫叔 <a id="js_name">傅里叶的猫</a></strong></h3> 
<p>        这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。</p> 
<p>        但这个工程只是一个简单的测试用例，实际应用中不会这么用的，因此传输效率太低。</p> 
<p><strong>新建工程，FPGA选型为xc7v690tffg-1761</strong>。</p> 
<p>1. 创建Block Design，命名为Microblaze_DDR3。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/e6/24/EEjS6dJA_o.jpg"></p> 
<p>2. 在bd文件中加入Mircoblaze。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/6f/d0/OVZ7TMs9_o.png"></p> 
<p>3. 点击Run Block Automation</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/a8/50/qLiJTBDP_o.png"></p> 
<p>4. 按照默认配置，确定即可。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/fe/71/zm6MtRs7_o.png"></p> 
<p>5. 出现下面的界面。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/6c/2f/HVDDhlPB_o.png"></p> 
<p>6. 添加MIG的IP Core</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/3a/8e/Up8cZQnu_o.png"></p> 
<p>7. 开始配置DDR，选择Create Design.</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/01/8e/4DP9qpHr_o.png"></p> 
<p>8. 这一步是选择Pin脚兼容的FPGA，我们不做选择，直接Next。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/75/46/2wzaostQ_o.png"></p> 
<p>9. 选择DDR3.</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/88/02/vr59ON3s_o.png"></p> 
<p>10. ①选择DDR的工作频率，我们这里让DDR3的频率为1600MHz，所以时钟频率是800MHz；</p> 
<p>      ②选择器件，根据实际情况来选择即可；</p> 
<p>      ③数据位宽，也是根据板卡上的实际位宽进行选择；</p> 
<p>      ④默认即可。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/16/7c/wy7QQzvT_o.png"></p> 
<p>11. 选择AXI总线的位宽，这里我们选择512.</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/48/27/ZCVDlOlV_o.png"></p> 
<p>12. ①选择输入时钟频率，虽然DDR的工作时钟是800MHz（在第10步中选择），但我们可以输入一个低频时钟，然后MIG的IP Core中会倍频到所需频率。</p> 
<p>    ②MIG的IP Core默认会输出一个200MHz的时钟，如果还需要其他的时钟输出，可以在这里选择。其他选择默认即可。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/78/74/dfIibWQv_o.png"></p> 
<p>13. ①选择输入时钟的方式，这里的输入时钟就是我们上一个页面中的设置的200MHz的输入时钟，如果选择差分或单端，则输入通过FPGA的管脚输入200MHz时钟到MIG的IP Core；如果选择No Buffer，则可以通过FPGA内部的MMCM输出一个200MHz时钟到MIG；这里我选择了No Buffer；</p> 
<p>    ②选择参考时钟的方式，参考时钟频率固定是200MHz，如果选择如果选择差分或单端，则输入通过FPGA的管脚输入200MHz时钟到MIG的IP Core；如果选择No Buffer，则可以通过FPGA内部的MMCM输出一个200MHz时钟到MIG；如果在前一个页面中选择了输入时钟频率是200MHz，则这边会出现一个Use System Clock的选项，因为此时两个时钟频率是相同的嘛。这里我选择了Use System Clock；</p> 
<p>    ③设置输入复位信号的极性，这个要特别注意，尽量选择高有效，因为无论我们选择高复位还是低复位，它的端口名都叫sys_rst，会让人直观就觉得是高复位。我第一次使用时，就没注意到这个选项，默认为低，但在MIG的端口上看到sys_rst这个名字我以为是高有效，结果DDR一直不通。</p> 
<p>（备注：对于绝大多数的Xilinx的IP，如果是低有效的复位，端口名字中肯定是有N这个标志的）</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/4b/50/E6awBTec_o.png"></p> 
<p>14. 这个页面不需要操作。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/03/65/Zfm7GkrX_o.png"></p> 
<p>15. 下面开始分配管脚，我比较习惯于选第二个，无论是第一次分配还是后面再重新分配。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/7e/6a/ATPuE3Xn_o.png"></p> 
<p>16. 在这一页，可以根据原理图一一分配管脚；如果有现成的xdc/ucf文件，可以直接通过Read XDC/UCF读入，然后再选择Validate验证管脚分配是否正确。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/f4/c2/kuhrPrU8_o.png"></p> 
<p>如果Validate成功，则会提示下面的界面。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/2f/c2/dtz07WKV_o.png"></p> 
<p>17. 如果在第13步中，选择了差分或单端输入，则这里会出现下面第一个图；如果选择了No buffer，则这里会出现第二个图。很容易理解，如果选择了通过外部管脚输入时钟，那这里就是让选择具体的管脚。并不是所有的MRCC或者SRCC管脚都可以选的，只能选择跟DDR管脚同一片区域的（比如DDR放在了Bank31 32 33，那么这里的时钟输入管脚就不能选择Bank15）。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/9b/13/nY2NHH2K_o.png"></p> 
<p>如果不选择复位信号管脚，就可以通过FPGA内部逻辑来输入复位。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/3d/13/4OO44tca_o.png"></p> 
<p>后面一路Next就完成了MIG IP Core的配置了。</p> 
<p>18. 在bd文件中，加入AXI Interconnect、UARTLite和Interrupt（如果不加中断模块，Microblaze的程序跑不起来），串口用来打印信息。然后再添加各输入输出端口，把内部的线连接起来，如下图所示。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/aa/8d/auMlWc5c_o.jpg"></p> 
<p>但这个图里的线太多，看着不直观，我们把Microblaze模块、mdm_1、rst_clk_wiz和local_memory模块（上图中红框中的4个模块）放到一个子模块中，取名mb_min_sys，如下图。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/f9/62/QHNsCxHP_o.jpg"></p> 
<p>19. 创建顶层的top文件，并在top文件中例化bd文件。可以把init_calib_complete和mmcm_locked这两个信号抓出来，在下载程序后，这两个信号必须都是高，不然DDR就工作不正常，肯定是中间某个环节配置有问题。具体top.v文件内容见附录</p> 
<p>20. 将工程综合、实现、生成bit文件，并导出Hardware。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/3e/b0/hpUZrPio_o.png"></p> 
<p>21. 打开sdk，新建Application Project，并按下面的步骤依次操作。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/80/9f/pwvBMWcn_o.png"></p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/7b/5d/yZKU4aI5_o.png"></p> 
<p>再选择模板为HelloWorld，最后Finish。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/ef/55/KmCldlEn_o.png"></p> 
<p>22. 修改helloworld.c，见附录，重新编译，如果提示overflowed则把lscript.ld文件中的size改大。</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/cb/02/5bjjKYLL_o.png"></p> 
<p>运行程序后，可以看到串口打印信息如下：</p> 
<p class="img-center"><img alt="" src="https://images2.imgbox.com/ab/eb/tSrVFL7s_o.png"></p> 
<p>说明DDR3可以正常工作。</p> 
<p>附录：</p> 
<p><strong>top.v</strong></p> 
<pre><code class="language-cs">
`timescale 1ns / 1ps



module top

   (

  input clk_n,

  input clk_p,

  input UART_rxd,

  output UART_txd,

  output [15:0]ddr3_addr,

  output [2:0]ddr3_ba,

  output ddr3_cas_n,

  output [0:0]ddr3_ck_n,

  output [0:0]ddr3_ck_p,

  output [0:0]ddr3_cke,

  output [0:0]ddr3_cs_n,

  output [7:0]ddr3_dm,

  inout [63:0]ddr3_dq,

  inout [7:0]ddr3_dqs_n,

  inout [7:0]ddr3_dqs_p,

  output [0:0]ddr3_odt,

  output ddr3_ras_n,

  output ddr3_reset_n,

  output ddr3_we_n

  );



  wire axi4_clk;

  wire axil_clk;

  reg axi4_rstn;

  wire axil_rstn;

  wire init_calib_complete;

  wire mmcm_locked;

  wire ddr_rst;



  always @ ( posedge axi4_clk )

  begin

      axi4_rstn &lt;= axil_rstn;

  end



  reg [8:0] cnt;

  always @ ( posedge axil_clk )

  begin

      if(~axil_rstn)

          cnt &lt;= 'd0;

      else if(cnt=='d256)

               cnt &lt;= cnt ;

        else

                cnt &lt;= cnt + 1'b1;

  end



  assign ddr_rst = (cnt=='d256)?1'b0:1'b1;



  MicroBlaze_DDR3 MicroBlaze_DDR3_i

       (.UART_rxd                   (UART_rxd             ),

        .UART_txd                   (UART_txd             ),

        .axil_clk                   (axil_clk             ),

        .axi4_clk                   (axi4_clk             ),

        .axi4_rstn                  (axi4_rstn            ),

        .clk_in_clk_n               (clk_n                ),

        .clk_in_clk_p               (clk_p                ),

        .ddr3_addr                  (ddr3_addr            ),

        .ddr3_ba                    (ddr3_ba              ),

        .ddr3_cas_n                 (ddr3_cas_n           ),

        .ddr3_ck_n                  (ddr3_ck_n            ),

        .ddr3_ck_p                  (ddr3_ck_p            ),

        .ddr3_cke                   (ddr3_cke             ),

        .ddr3_cs_n                  (ddr3_cs_n            ),

        .ddr3_dm                    (ddr3_dm              ),

        .ddr3_dq                    (ddr3_dq              ),

        .ddr3_dqs_n                 (ddr3_dqs_n           ),

        .ddr3_dqs_p                 (ddr3_dqs_p           ),

        .ddr3_odt                   (ddr3_odt             ),

        .ddr3_ras_n                 (ddr3_ras_n           ),

        .ddr3_reset_n               (ddr3_reset_n         ),

        .ddr3_we_n                  (ddr3_we_n            ),

        .ddr_rst                    (ddr_rst              ),

        .init_calib_complete        (init_calib_complete  ),

        .mmcm_locked                (mmcm_locked          ),

        .reset                      (1'b0                 ),

        .axil_rstn                  (axil_rstn            )

      );



endmodule
</code></pre> 
<p><strong>helloworld.c</strong></p> 
<pre><code class="language-cpp">#include&lt;stdio.h&gt;

#include"platform.h"

#include"xil_printf.h"





int main()

{

    init_platform();

    print("-------ddr3test----------------------\n\r");

    unsignedint*DDR_MEM = (unsignedint*)XPAR_MIG_7SERIES_0_BASEADDR;

    //write data to ddr3

    *DDR_MEM =0x12345678;

    //read back

    unsignedint value =*(unsignedint *)XPAR_MIG_7SERIES_0_BASEADDR;



    xil_printf("value= 0x%x\n", value);



   cleanup_platform();

    return 0;

}</code></pre> 
<p></p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/8f438b74d0fcc955df83d70be6edca8a/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">DevOps实战系列【第七章】：详解Docker私服Harbor篇</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/15ff6647b5bc8b8a365eccf7d1b739d0/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Anaconda命令参考，安装tensorflow-gpu、Cuda、cudnn，pytorch、jupyter</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>