# FunctionalCircuitry_lab2

The second lab on functional circuitry subject

## Вариант 2

### Task
1. Разработать и описать на Verilog HDL схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания.
2. Определить область допустимых значений функции.
3. Разработать тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
4. Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.

![image](https://user-images.githubusercontent.com/48138888/114897429-e51a2900-9e19-11eb-8d99-a760c278bbf4.png)

Область допустимых значений: a - все действительные числа, b >= 0.

### Временная диаграмма процесса тестирования БОЭ
![image](https://user-images.githubusercontent.com/48138888/114896862-5d341f00-9e19-11eb-9bdb-1eea2ca938ef.png)
