# CC小计-0x02_补码数据的运算(简单版)

上回的 `CC小计-0x01` 中我们讲到了数据的表示方法，在计算机中数据都是使用二进制进行表示的，为了方便标记和计算，计算机采用了 `补码` 的形式来表示数据，特别的，我们说到，当需要表示高精度数字时，我们使用特殊的存储结构 `浮点数、双精度浮点`的类型来存储这些数据

我们还介绍了机器码的表示问题，比较了 `原码、补码、移位码`之间的区别和它们与真值之间的转化

这一节，我们将轻松的说明采用补码表示的数据在计算机中的加减法运算，溢出以及简单加法器的知识



## 补码的加减法表示

> 在考试中，你大可以不这么折磨自己，直接转成十进制计算在转回来，这里简述的只是计算机对于由补码这种表示方法的数据的计算过程

以加法为例，先看看公式，这个公式很简单

`[x]补 + [y]补 = [x + y]补`

注意 ，在实际进行计算的过程中

- **符号位需要所为数的一部分参与计算**
-  取模运算，**超过 `2^n+1` 的进位需要舍去**



证明很简单，将负数使用 `2^n+1 + 这个数` 表示出来就可以了



我们直接上题

*x = +1011(B) y = -0101(B)  求 x + y*

1. 转成补码形式： *[x]补 = 01011  [y]补 = 11011*
2. 计算补码之和 `[x + y]补 = *1*00110`
3. 由于取模运算的限定(可以理解为计算机只能表示那么多位数的数字)，最终的结果为 `00110`



再来总结一下原数和其补码之间的转换技巧：

- 对于正数，除了在有需要时高位补 `0` 之外，其余情况都和原数无差异
- 对于负数来说
  1. 原数 -> 补码有两种方法：
     - 将原数表示为二进制的形式，高位补 `1`，其余位置取反，最后 + 1
     - 直接使用 `2^n+1`(n为位数)减去此数的绝对值(加上此数)，就可以转成源码（结合上述的取模运算性质，可以理解为 `2^n+1` 在就相当于 `n` 位上的0）
  2. 与之对应的，补码-> 原数也有有两种方法：
     - 变最高位为 `0`(舍去)，各位取反后再 + 1
     - 使用 `2^n+1`减去此数的绝对值



减去一个数就是加上这个数的相反数，这个规则在使用 `补码` 表示的数据运算规则中依然适用





## 溢出

承接上文，我们将运算结果的字长的超出的这种情况叫做 `溢出`

在判断是否存在溢出时，有两种特别的情况帮助我们判断

1. 两个正数相加结果为负数
2. 两负数相加结果为止数



为了判断溢出的发生与否，可以采用，两种方法



首先是  `双符号位法`，简单来说就是采用高位补"双0/1"的方法

这种方法表示的补码，仍然满足上述的补码的加减规则

<img src="https://gitee.com/chenlu-guan/t-image/raw/master/fe1b6b61f1bb662ebf20791404623a7.jpg" style="zoom:50%;" />

可以看出，采用这种表示方法，当最高两符号位不相同时即可判定为`溢出`

然而，采用这种方式表示的结果，无论溢出与否，最高符号位始终指示正确的符号





第二种方法采用的是单符号判断

<img src="https://gitee.com/chenlu-guan/t-image/raw/master/55c4d95257f2db949b9231e463247e8.jpg" style="zoom:67%;" />

从上面的计算中可以发现规律，当符号位和最高有效位不同时就表示溢出



## 基本的加/减法器

>  需要一点数字逻辑的常识



我们简单地对这个部分进行说明

首先来考虑带进位功能的单个(一个位)全加器，它的输入信号包括两个需要相加的数 `A`与`B`，以及进位信号 `C`(carry)

首先来看真值表

<img src="https://gitee.com/chenlu-guan/t-image/raw/master/1f440983386f4b86eb3ec8d8801678f.jpg" style="zoom:67%;" />

根据真值表我们可以写出真值表达式

![](https://gitee.com/chenlu-guan/t-image/raw/master/a02497e7bd8d22014508fa7c35d7105.jpg)

根据真值表达式，我们使用`与门`、`或门`、`异或门`三种逻辑门设计出简单的电路如下

<img src="https://gitee.com/chenlu-guan/t-image/raw/master/f1f12db9f10991e7b3d842f7bbdf7f2.jpg" style="zoom:50%;" />

如果将`与门`与`或门`的延迟设为 `1T`，异或门的延迟设为 `3T`，那么一位全加器的延迟就是 `6T`





我们再来考虑多位的加法器，它接收到来自低位运算的进位标致，是多个一位加法器的串联形式

我们采用上面提到的判断溢出第二条规则，根据符号位和最高有效位

<img src="https://gitee.com/chenlu-guan/t-image/raw/master/760ba44a3eecbfed5c1d4040d0f1b1f.jpg" style="zoom:50%;" />

如果将进位的延迟时间设定为 `2T`，那么使用 `n` 位行波进位加法器的延迟时间就是 `(2n + 3 + 6)T`

<br/><br/>

完

<br/><br/><br/><br/>



---

计算机组成原理小计持续更新，欢迎关注 :smile:



