---
typora-root-url: ./
---

# P7设计文档

------

------

## 设计概述

本文设计的CPU为Verilog实现的支持中断的流水线CPU，

是在P6CPU基础上添加而来。

## 数据通路模块定义

### ALU 

运算器，可执行的运算有，加法，减法，或，lui。

- **端口定义**

  | 端口名     | 位宽 | 方向 | 描述             |
  | ---------- | ---- | ---- | ---------------- |
  | S1         | 32   | I    | 第一个操作数     |
  | S2         | 32   | I    | 第二个操作数     |
  | ALUControl | 2    | I    | 控制ALU运算      |
  | Zero       | 1    | O    | 判断S1是否等于S2 |
  | ALUResult  | 32   | O    | 运算结果         |
### DM
数据存储器
- **端口定义**

  | 端口名   | 位宽 | 方向 | 描述                     |
  | -------- | ---- | ---- | ------------------------ |
  | Addr_DM  | 32   | I    | 将要写入的DM地址         |
  | Dm_in    | 32   | I    | 将要写入的数据           |
  | clk      | 1    | I    | 时钟信号                 |
  | MemWrite | 1    | I    | 写使能信号               |
  | Reset    | 1    | I    | 复位信号                 |
  | Pc       | 32   | I    | 当前Pc                   |
  | Dm_out   | 32   | O    | DM输出的数,地址为Addr_DM |

  

### IFU

取指令模块

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述       |
  | ----------- | ---- | ---- | ---------- |
  | clk         | 1    | I    | 时钟信号   |
  | reset       | 1    | I    | 复位信号   |
  | NPc         | 32   | o    | 下一PC地址 |
  | Pc          | 32   | o    | 当前Pc     |
  | Instruction | 32   | o    | 当前指令   |
  
  

### RF

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述           |
  | ----------- | ---- | ---- | -------------- |
  | A1          | 5    | I    | 第一个读数地址 |
  | A2          | 5    | I    | 第二个读数地址 |
  | instruction | 32   | I    | 当前指令       |
  | A3          | 5    | I    | 写地址         |
  | WD          | 32   | I    | 写数据         |
  | jal_sel     | 1    | I    | 是否为jal      |
  | Pc          | 32   | I    | 当前Pc         |
  | clk         | 1    | I    | 时钟           |
  | Reset       | 1    | I    | 复位指令       |
  | RegWrite    | 1    | I    | 写使能         |
  | Pc_4        | 32   | I    | PC+4           |
  | RD1         | 32   | O    | A1寄存器数据   |
  | RD2         | 32   | O    | A2寄存器数据   |

### MUX

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | ALUResult   | 32   | I    | ALU运算结果         |
  | Dm_out      | 32   | I    | Dm输出的数据        |
  | MemtoReg    | 1    | I    | 是否由Dm写入寄存器  |
  | Extop       | 1    | I    | 位扩展符号选择      |
  | Instruction | 32   | I    | 当前指令            |
  | RegDst      | 1    | I    | 寄存器写入位置选择  |
  | Rd2         | 32   | I    | A2寄存器的值        |
  | ALUsrc      | 1    | I    | ALU第二个操作数来源 |
  | A3          | 5    | O    | 寄存器写入地址      |
  | WD          | 32   | O    | Dm写入数据          |
  | S2          | 32   | O    | ALU第二个操作数     |

### Npcmodule

计算下一个Pc

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                        |
  | ----------- | ---- | ---- | --------------------------- |
  | Pc          | 32   | I    | 当前pc                      |
  | Instruction | 32   | I    | 当前指令                    |
  | Rdata       | 32   | I    | 31号寄存器的值              |
  | Npc_op      | 3    | I    | 下一PC选择信号              |
  | Zero        | 1    | I    | Beq中判断S1是否等于S2的信号 |
  | Npc         | 32   | o    | 下一Pc                      |
  | pc_4        | 32   | o    | pc+4                        |

### 控制器

根据指令生成控制信号

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | Instruction | 32   | I    | 当前指令            |
  | Regdst      | 1    | o    | 目的寄存器选择      |
  | Regwrite    | 1    | o    | 寄存器写使能        |
  | Extop       | 1    | o    | 位扩展选择信号      |
  | ALUControl  | 2    | o    | ALU操作选择         |
  | MemtoReg    | 1    | o    | 是否由Dm写入寄存器  |
  | MemWrite    | 1    | o    | Dm写使能            |
  | ALUSrc      | 1    | o    | ALU第二个操作数来源 |
  | NPcop       | 3    | o    | 下一Pc选择          |
  | jal_sel     | 1    | o    | 是否为jal指令       |

### 转发与暂停：

转发：

采用AT法,对于每条指令，确定T_USE_RT,T_USE_RS ,T_NEW

```verilog
assign D_V1=(RsD==0)?0://0寄存器恒为零
            //E级转发
				//(RsD==A3E&&(MDUOpE==4'd5||MDUOpE==4'd6))?MDUOutE:
            (RsD==31&&jalselE==1)?PcE+8://E级为JAL且RsD为31号寄存器
				//M级转发
				(RsD==31&&jalselM==1)?PcM+8://M级为JAL且RsD为31号寄存器
				(RsD==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
				(RsD==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM://M级为非jal写入寄存器且写入地址为RsD
				//W级转发
            (RsD==A3W&&RegWriteEnableW==1)?ResultW://W级为写入寄存器且写入地址为RsD
				//不转发
				RD1;
assign D_V2=(RtD==0)?0://0寄存器恒为零
            //E级转发
				//(RtD==A3E&&(MDUOpE==4'd5||MDUOpE==4'd6))?MDUOutE:
            (RtD==31&&jalselE==1)?PcE+8:
				//M级转发
				(RtD==31&&jalselM==1)?PcM+8:
				(RtD==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
				(RtD==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM:
				//W级转发
            (RtD==A3W&&RegWriteEnableW==1)?ResultW:
				//不转发
				RD2;
```

E级：

```verilog
assign S2=(ALUSrcE==1)?imm32E:
          (RtE==0)?0://0寄存器恒为0
			 //M级转发
			 (RtE==31&&jalselM==1)?PcM+8://M级为jal且RsE为31号寄存器
			 (RtE==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
          (RtE==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM://M级为非jal写入寄存器且写入地址为RtE
			 //W级转发
          (RtE==A3W&&RegWriteEnableW==1)?ResultW://W级为写寄存器且写入为RtE
			 //不转发
			 E_V2;
```

M级：

```verilog
assign Dm_in= (RtM==0)?0://0寄存器恒为零
              //W级转发
              (RtM==A3W&&RegWriteEnableW==1)?ResultW://W级为写入寄存器且写入RtM
				  //不转发
              WriteDataM;
				  
assign m_data_addr=ALUOutM;
assign m_data_wdata=(InstrM[31:26]==6'b101011)?Dm_in:
                    (InstrM[31:26]==6'b101001)?{2{Dm_in[15:0]}}:
						                             {4{Dm_in[7:0]}};
```

暂停：

当数据来不及转发则暂停

```verilog
// control stall
wire stall;//stop control sign
wire Stall_rs_E = (A3E != 5'b0 && RsD == A3E) && (T_new_E > T_use_rs);//E级为寄存器RsD写入，且RsD非0，且E级产生新数据用时大于rs将要使用的时间
wire Stall_rs_M = (A3M != 5'b0 && RsD == A3M) && (T_new_M > T_use_rs);//M级为寄存器RsD写入，且RsD非0，且M级产生新数据用时大于rs将要使用的时间
wire Stall_rs = Stall_rs_E || Stall_rs_M;
wire Stall_rt_E = (A3E != 5'b0 && RtD == A3E) && (T_new_E > T_use_rt);//E级为寄存器RtD写入，且RtD非0，且E级产生新数据用时大于rt将要使用的时间
wire Stall_rt_M = (A3M != 5'b0 && RtD == A3M) && (T_new_M > T_use_rt);//M级为寄存器RtD写入，且RtD非0，且M级产生新数据用时大于rt将要使用的时间
wire Stall_rt = Stall_rt_E || Stall_rt_M;
wire Stall_mdu;
assign stall= Stall_rt||Stall_rs||Stall_mdu;
//
```



### MDU：

 

```verilog
 module MDU(
    input clk,
	 input reset,
	 input [3:0] MDUOpD,
	 input [3:0] MDUOp,
	 input [31:0] Data1,
	 input [31:0] Data2,
	 output [31:0] out,
	 output stall_mdu
    );
```

   将D级的指令和E级的指令的MDUOP同时传入MDU，方便对stall-mdu的设置，对于一般的指令，MDUOp设置为0（和nop指令相和），对于使用MDU的指令，按使用方式设置MDUOp的值，根据MDUOp的值确定不同的操作。对于模拟的10周期和5周期延迟，则采用HI-temp和LO-temp，在E级指令刚进入MDU就把结果计算出存入temp中，等到对应周期再写入HI和LO中。
### CP0：

```Verilog
module CP0(
	input clk,
	input reset,
	input en,//写使能，只能写SR和EPC
	input BDIn,//判断是不是延迟槽指令
	input EXLClr,//用来复位 EXL
	input [4:0] CP0Add,//读寄存器，可以读出SR,Cause，EPC
	input [31:0] CP0In,//CP0 写入数据，mtC0使用，不能写入Cause
	input [31:0] VPC,//受害 PC
	input [4:0] ExcCodeIn,//记录异常类型
	input [5:0] HWInt,//输入中断信号
	output [31:0] EPCOut,//EPC 的值
	output [31:0] CP0Out,//CP0 读出数据
	output Req//进入中断处理程序请求
    );
```

### Bridge：

```verilog
module Bridge(
//FOR CPU
    input 		[31:0]	Addr, 
	 input 		[31:0] 	CPUOutData,
	 input 		[3:0] 	CPUByteEn,
	 output  	[31:0] 	CPUInData,
//FOR DM
	 input 		[31:0] 	Dm_Data,
	 output 		[31:0]	Dm_WD,
    output 		[31:0] 	Dm_Addr,
	 output     [3:0] 	Dm_En,
//FOR TIME0
	 input 		[31:0] 	T0_Data,
	 input 					IRQ0,// t0中断请求
	 output 		[31:0]	T0_WD,
    output 		[31:2] 	T0_Addr,
    output  			   T0_En, // t0写入使能
//FOR TIME1
	 input  		[31:0] 	T1_Data,
	 input  					IRQ1,
	 output 		[31:0]	T1_WD,
    output 		[31:2] 	T1_Addr,
    output  			   T1_En,
//FOR
    output 		[31:0] 	m_int_addr,     // 中断发生器待写入地址
    output 	   [3 :0]   m_int_ByteEn,   // 中断发生器字节使能信号	
	 input 					interrupt,
//FORException 
    input [5:0] Type,
	 input [4:0] M_ExcCode,
    output [4:0] M_ExcCodeFixed,//M级异常处理
	 output [5:0] HWInt
    );
```



## 测试数据：

每条指令分类进行测试。

总体进行测试。





## 思考题汇总

1、请查阅相关资料，说明鼠标和键盘的输入信号是如何被 CPU 知晓的？

鼠标和键盘等外设并不是直接与CPU相连的，中间需要通过软件来连接，这个软件也就是我们熟知的驱动。高级的键盘和鼠标通常会提供官方驱动，里面有更多细化的功能，一般鼠标键盘在第一次插入计算机是就会安装一个驱动，驱动和硬件之间通过操作系统进行处理。

2、请思考为什么我们的 CPU 处理中断异常必须是已经指定好的地址？如果你的 CPU 支持用户自定义入口地址，即处理中断异常的程序由用户提供，其还能提供我们所希望的功能吗？如果可以，请说明这样可能会出现什么问题？否则举例说明。（假设用户提供的中断处理程序合法）

处理中断异常是指在 CPU 遇到异常情况（比如除以 0 的错误）时，跳转到特定的代码来处理这种异常。这些特定的代码都有对应的地址，CPU 在遇到异常时就会跳转到这个地址去执行处理代码。这个地址必须是已经指定好的，是因为在遇到异常的情况下，CPU 是无法继续正确执行当前的程序，所以必须跳转到固定的地址去执行处理代码。这个地址必须是已经指定好的，是为了避免 CPU 在取地址时跳转到无效的地址导致系统崩溃。

3、为何与外设通信需要 Bridge？

如果使用bridge，那么和每一个外设通信都要从CPU中接出单独的数据线来和它们相连，在外设数量很多的时候，会极大的增加cpu的复杂度，使用bridge相当于把复杂度外移

4、请阅读官方提供的定时器源代码，阐述两种中断模式的异同，并分别针对每一种模式绘制状态移图。

**模式** **0**

当计数器倒计数为 0 后，计数器停止计数，此时控制寄存器中的使能 Enable

自动变为 0。当使能 Enable 被设置为 1 后，初值寄存器值再次被加载至计数器，

计数器重新启动倒计数。

模式 0 通常用于产生定时中断。例如，为操作系统的时间片调度机制提供定

时。模式 0 下的中断信号将持续有效，直至控制寄存器中的中断屏蔽位被设置为

0。

中断模式0：将计数器写使能变为0，并且保持中断信号持续有效,该模式通常用于定时中断。

**.** **模式** **1**

当计数器倒计数为 0 后，初值寄存器值被自动加载至计数器，计数器继续倒

计数。

模式 1 通常用于产生周期性脉冲。例如，可以用模式 1 产生步进电机所需的

步进控制信号。不同于模式 0，模式 1 下计数器每次计数循环中只产生一周期的

中断信号

中断模式1：只保持一周期的中断信号，并重新载入计数器初值，再次倒计时。该模式通常用于产生周期性脉冲。![1](/1.jpg)

5、如果中断时宏观Pc为空泡指令，此时会发生什么问题？在此例基础上请思考：在 P7 中，清空流水线产生的空泡指令应该保留原指令的哪些信息？

会导致EPC为空，空泡指令应该保留原指令的BD和Pc

6、为什么 `jalr` 指令为什么不能写成 `jalr $31, $31`？

如果这样写，若该指令的延迟槽指令发生异常，则会导致该指令执行两边，那么31号寄存器就会变成Pc+16

这是错误的
