TimeQuest Timing Analyzer report for CONTROL_UNIT
Sun Jun 08 17:53:13 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Propagation Delay
 13. Minimum Propagation Delay
 14. Slow 1200mV 85C Model Metastability Report
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 0C Model Metastability Report
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Fast 1200mV 0C Model Metastability Report
 32. Multicorner Timing Analysis Summary
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Board Trace Model Assignments
 36. Input Transition Times
 37. Signal Integrity Metrics (Slow 1200mv 0c Model)
 38. Signal Integrity Metrics (Slow 1200mv 85c Model)
 39. Signal Integrity Metrics (Fast 1200mv 0c Model)
 40. Clock Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths
 44. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; CONTROL_UNIT                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F23C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


----------
; Clocks ;
----------
No clocks to report.


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


-----------------------------------------------------
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
-----------------------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; Zero            ; Branch      ; 6.464  ; 6.344  ; 6.530  ; 6.401  ;
; instruction[0]  ; ALUOp[0]    ;        ; 9.066  ; 9.418  ;        ;
; instruction[0]  ; ALUOp[1]    ; 9.910  ; 9.234  ; 9.770  ; 10.138 ;
; instruction[0]  ; ALUOp[2]    ; 8.057  ; 8.157  ; 8.583  ; 8.327  ;
; instruction[0]  ; ALUSrc      ; 9.169  ; 9.106  ; 9.518  ; 9.403  ;
; instruction[0]  ; RegDst      ;        ; 8.068  ; 8.329  ;        ;
; instruction[0]  ; RegWrite    ;        ; 10.687 ; 11.027 ;        ;
; instruction[1]  ; ALUOp[0]    ; 9.301  ;        ;        ; 9.420  ;
; instruction[1]  ; ALUOp[1]    ; 9.653  ; 9.792  ; 10.002 ; 9.588  ;
; instruction[1]  ; ALUOp[2]    ; 8.846  ;        ;        ; 8.858  ;
; instruction[1]  ; ALUSrc      ; 9.958  ; 9.895  ; 10.049 ; 9.934  ;
; instruction[1]  ; RegDst      ; 8.077  ; 8.857  ; 8.860  ; 8.322  ;
; instruction[1]  ; RegWrite    ; 10.775 ; 11.476 ; 11.558 ; 10.941 ;
; instruction[2]  ; ALUOp[0]    ;        ; 9.599  ; 9.924  ;        ;
; instruction[2]  ; ALUOp[1]    ; 9.952  ; 9.767  ; 10.276 ; 10.206 ;
; instruction[2]  ; ALUOp[2]    ;        ; 8.690  ; 9.089  ;        ;
; instruction[2]  ; ALUSrc      ; 9.602  ; 9.539  ; 9.889  ; 9.781  ;
; instruction[2]  ; RegDst      ; 8.314  ; 8.501  ; 8.700  ; 8.743  ;
; instruction[2]  ; RegWrite    ; 11.012 ; 11.120 ; 11.398 ; 11.362 ;
; instruction[3]  ; ALUOp[0]    ; 9.401  ;        ;        ; 9.748  ;
; instruction[3]  ; ALUOp[1]    ; 9.753  ; 9.991  ; 10.427 ; 9.916  ;
; instruction[3]  ; ALUOp[2]    ; 9.592  ;        ;        ; 9.821  ;
; instruction[3]  ; ALUSrc      ; 10.704 ; 10.641 ; 11.012 ; 10.897 ;
; instruction[3]  ; RegDst      ;        ; 9.603  ; 9.823  ;        ;
; instruction[3]  ; RegWrite    ;        ; 12.222 ; 12.521 ;        ;
; instruction[4]  ; ALUOp[0]    ;        ; 10.416 ; 10.710 ;        ;
; instruction[4]  ; ALUOp[1]    ; 9.530  ; 10.584 ; 11.062 ; 9.695  ;
; instruction[4]  ; ALUOp[2]    ; 9.585  ; 9.507  ; 9.875  ; 9.831  ;
; instruction[4]  ; ALUSrc      ; 10.697 ; 10.634 ; 11.022 ; 10.907 ;
; instruction[4]  ; RegDst      ;        ; 9.596  ; 9.833  ;        ;
; instruction[4]  ; RegWrite    ;        ; 12.215 ; 12.531 ;        ;
; instruction[5]  ; ALUOp[0]    ; 10.471 ;        ;        ; 10.841 ;
; instruction[5]  ; ALUOp[1]    ; 10.823 ; 9.456  ; 9.955  ; 11.009 ;
; instruction[5]  ; ALUOp[2]    ; 9.636  ; 9.592  ; 10.010 ; 9.932  ;
; instruction[5]  ; ALUSrc      ; 10.783 ; 10.668 ; 11.122 ; 11.059 ;
; instruction[5]  ; RegDst      ; 9.594  ;        ;        ; 10.021 ;
; instruction[5]  ; RegWrite    ; 12.292 ;        ;        ; 12.640 ;
; instruction[26] ; ALUOp[0]    ;        ; 11.194 ; 11.436 ;        ;
; instruction[26] ; ALUOp[1]    ; 10.308 ; 11.362 ; 11.788 ; 10.421 ;
; instruction[26] ; ALUOp[2]    ; 10.363 ; 10.285 ; 10.601 ; 10.557 ;
; instruction[26] ; ALUSrc      ; 11.475 ; 11.412 ; 11.748 ; 11.633 ;
; instruction[26] ; Branch      ; 8.229  ; 8.123  ; 8.567  ; 8.470  ;
; instruction[26] ; Jump        ;        ; 8.914  ; 9.286  ;        ;
; instruction[26] ; MemToReg    ; 8.665  ;        ;        ; 8.984  ;
; instruction[26] ; MemWrite    ; 9.350  ;        ;        ; 9.580  ;
; instruction[26] ; RegDst      ;        ; 10.374 ; 10.559 ;        ;
; instruction[26] ; RegWrite    ; 11.395 ; 12.993 ; 13.257 ; 11.801 ;
; instruction[27] ; ALUOp[0]    ;        ; 11.034 ; 11.229 ;        ;
; instruction[27] ; ALUOp[1]    ; 10.325 ; 11.202 ; 11.581 ; 10.611 ;
; instruction[27] ; ALUOp[2]    ; 10.203 ; 10.125 ; 10.394 ; 10.350 ;
; instruction[27] ; ALUSrc      ; 11.315 ; 11.252 ; 11.541 ; 11.426 ;
; instruction[27] ; Branch      ;        ; 8.715  ; 9.055  ;        ;
; instruction[27] ; Jump        ; 8.266  ;        ;        ; 8.516  ;
; instruction[27] ; MemToReg    ; 9.156  ;        ;        ; 9.498  ;
; instruction[27] ; MemWrite    ; 9.841  ;        ;        ; 10.094 ;
; instruction[27] ; RegDst      ;        ; 10.214 ; 10.352 ;        ;
; instruction[27] ; RegWrite    ; 11.886 ; 12.833 ; 13.050 ; 12.315 ;
; instruction[28] ; ALUOp[0]    ;        ; 11.117 ; 11.395 ;        ;
; instruction[28] ; ALUOp[1]    ; 10.231 ; 11.285 ; 11.747 ; 10.380 ;
; instruction[28] ; ALUOp[2]    ; 10.286 ; 10.208 ; 10.560 ; 10.516 ;
; instruction[28] ; ALUSrc      ; 11.398 ; 11.335 ; 11.707 ; 11.592 ;
; instruction[28] ; Branch      ; 8.717  ;        ;        ; 9.012  ;
; instruction[28] ; Jump        ;        ; 8.837  ; 9.245  ;        ;
; instruction[28] ; MemToReg    ;        ; 8.660  ; 9.064  ;        ;
; instruction[28] ; MemWrite    ;        ; 9.256  ; 9.749  ;        ;
; instruction[28] ; RegDst      ;        ; 10.297 ; 10.518 ;        ;
; instruction[28] ; RegWrite    ;        ; 12.916 ; 13.216 ;        ;
; instruction[29] ; ALUOp[0]    ;        ; 10.669 ; 10.945 ;        ;
; instruction[29] ; ALUOp[1]    ; 9.783  ; 10.837 ; 11.297 ; 9.930  ;
; instruction[29] ; ALUOp[2]    ; 9.838  ; 9.760  ; 10.110 ; 10.066 ;
; instruction[29] ; ALUSrc      ; 10.950 ; 10.887 ; 11.257 ; 11.142 ;
; instruction[29] ; Branch      ;        ; 8.175  ; 8.624  ;        ;
; instruction[29] ; Jump        ;        ; 8.389  ; 8.795  ;        ;
; instruction[29] ; MemToReg    ;        ; 7.462  ; 7.915  ;        ;
; instruction[29] ; MemWrite    ; 7.715  ;        ;        ; 7.961  ;
; instruction[29] ; RegDst      ;        ; 9.849  ; 10.068 ;        ;
; instruction[29] ; RegWrite    ; 10.391 ; 12.468 ; 12.766 ; 10.789 ;
; instruction[30] ; ALUOp[0]    ;        ; 11.031 ; 11.255 ;        ;
; instruction[30] ; ALUOp[1]    ; 10.145 ; 11.199 ; 11.607 ; 10.240 ;
; instruction[30] ; ALUOp[2]    ; 10.200 ; 10.122 ; 10.420 ; 10.376 ;
; instruction[30] ; ALUSrc      ; 11.312 ; 11.249 ; 11.567 ; 11.452 ;
; instruction[30] ; Branch      ;        ; 8.712  ; 9.081  ;        ;
; instruction[30] ; Jump        ;        ; 7.772  ; 8.216  ;        ;
; instruction[30] ; MemToReg    ;        ; 9.149  ; 9.462  ;        ;
; instruction[30] ; MemWrite    ;        ; 9.745  ; 10.147 ;        ;
; instruction[30] ; RegDst      ;        ; 10.211 ; 10.378 ;        ;
; instruction[30] ; RegWrite    ;        ; 12.830 ; 13.076 ;        ;
; instruction[31] ; ALUOp[0]    ;        ; 11.138 ; 11.367 ;        ;
; instruction[31] ; ALUOp[1]    ; 10.252 ; 11.306 ; 11.719 ; 10.352 ;
; instruction[31] ; ALUOp[2]    ; 10.307 ; 10.229 ; 10.532 ; 10.488 ;
; instruction[31] ; ALUSrc      ; 11.419 ; 11.356 ; 11.679 ; 11.564 ;
; instruction[31] ; Branch      ;        ; 8.819  ; 9.193  ;        ;
; instruction[31] ; Jump        ;        ; 8.098  ; 8.546  ;        ;
; instruction[31] ; MemToReg    ; 8.681  ;        ;        ; 8.957  ;
; instruction[31] ; MemWrite    ; 9.366  ;        ;        ; 9.553  ;
; instruction[31] ; RegDst      ;        ; 10.318 ; 10.490 ;        ;
; instruction[31] ; RegWrite    ; 11.411 ; 12.937 ; 13.188 ; 11.774 ;
+-----------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; Zero            ; Branch      ; 6.260  ; 6.142  ; 6.327  ; 6.201  ;
; instruction[0]  ; ALUOp[0]    ;        ; 8.802  ; 9.143  ;        ;
; instruction[0]  ; ALUOp[1]    ; 8.199  ; 8.143  ; 8.575  ; 8.388  ;
; instruction[0]  ; ALUOp[2]    ; 7.775  ; 7.840  ; 8.271  ; 8.039  ;
; instruction[0]  ; ALUSrc      ; 8.111  ; 8.614  ; 9.015  ; 8.352  ;
; instruction[0]  ; RegDst      ;        ; 7.691  ; 7.912  ;        ;
; instruction[0]  ; RegWrite    ;        ; 10.258 ; 10.553 ;        ;
; instruction[1]  ; ALUOp[0]    ; 9.036  ;        ;        ; 9.159  ;
; instruction[1]  ; ALUOp[1]    ; 8.151  ; 8.648  ; 8.776  ; 8.122  ;
; instruction[1]  ; ALUOp[2]    ; 8.164  ;        ;        ; 8.197  ;
; instruction[1]  ; ALUSrc      ; 8.908  ; 8.245  ; 8.468  ; 8.947  ;
; instruction[1]  ; RegDst      ; 7.805  ; 8.502  ; 8.507  ; 8.048  ;
; instruction[1]  ; RegWrite    ; 10.446 ; 11.069 ; 11.148 ; 10.615 ;
; instruction[2]  ; ALUOp[0]    ;        ; 9.315  ; 9.629  ;        ;
; instruction[2]  ; ALUOp[1]    ; 9.526  ; 7.489  ; 7.941  ; 9.733  ;
; instruction[2]  ; ALUOp[2]    ;        ; 8.020  ; 8.429  ;        ;
; instruction[2]  ; ALUSrc      ; 8.624  ; 8.463  ; 8.862  ; 8.838  ;
; instruction[2]  ; RegDst      ; 8.023  ; 8.204  ; 8.398  ; 8.442  ;
; instruction[2]  ; RegWrite    ; 10.664 ; 10.771 ; 11.039 ; 11.009 ;
; instruction[3]  ; ALUOp[0]    ; 9.109  ;        ;        ; 9.433  ;
; instruction[3]  ; ALUOp[1]    ; 8.373  ; 8.494  ; 8.872  ; 8.546  ;
; instruction[3]  ; ALUOp[2]    ; 9.127  ;        ;        ; 9.334  ;
; instruction[3]  ; ALUSrc      ; 9.560  ; 10.063 ; 10.440 ; 9.777  ;
; instruction[3]  ; RegDst      ;        ; 9.140  ; 9.337  ;        ;
; instruction[3]  ; RegWrite    ;        ; 11.707 ; 11.978 ;        ;
; instruction[4]  ; ALUOp[0]    ;        ; 10.099 ; 10.385 ;        ;
; instruction[4]  ; ALUOp[1]    ; 9.191  ; 9.440  ; 9.817  ; 9.355  ;
; instruction[4]  ; ALUOp[2]    ; 9.190  ; 9.137  ; 9.513  ; 9.432  ;
; instruction[4]  ; ALUSrc      ; 9.408  ; 9.911  ; 10.257 ; 9.594  ;
; instruction[4]  ; RegDst      ;        ; 8.988  ; 9.154  ;        ;
; instruction[4]  ; RegWrite    ;        ; 11.555 ; 11.795 ;        ;
; instruction[5]  ; ALUOp[0]    ; 10.148 ;        ;        ; 10.512 ;
; instruction[5]  ; ALUOp[1]    ; 9.580  ; 9.118  ; 9.604  ; 9.853  ;
; instruction[5]  ; ALUOp[2]    ; 9.276  ; 9.195  ; 9.603  ; 9.550  ;
; instruction[5]  ; ALUSrc      ; 10.020 ; 9.357  ; 9.821  ; 10.324 ;
; instruction[5]  ; RegDst      ; 8.917  ;        ;        ; 9.401  ;
; instruction[5]  ; RegWrite    ; 11.558 ;        ;        ; 11.968 ;
; instruction[26] ; ALUOp[0]    ;        ; 10.842 ; 11.048 ;        ;
; instruction[26] ; ALUOp[1]    ; 9.431  ; 8.707  ; 9.154  ; 9.652  ;
; instruction[26] ; ALUOp[2]    ; 9.933  ; 9.880  ; 10.176 ; 10.095 ;
; instruction[26] ; ALUSrc      ; 8.336  ; 8.905  ; 9.257  ; 8.599  ;
; instruction[26] ; Branch      ; 7.949  ; 7.845  ; 8.274  ; 8.178  ;
; instruction[26] ; Jump        ;        ; 8.594  ; 8.930  ;        ;
; instruction[26] ; MemToReg    ; 8.338  ;        ;        ; 8.620  ;
; instruction[26] ; MemWrite    ; 8.969  ;        ;        ; 9.177  ;
; instruction[26] ; RegDst      ;        ; 9.731  ; 9.817  ;        ;
; instruction[26] ; RegWrite    ; 11.008 ; 10.549 ; 10.795 ; 11.378 ;
; instruction[27] ; ALUOp[0]    ;        ; 10.691 ; 10.883 ;        ;
; instruction[27] ; ALUOp[1]    ; 9.783  ; 8.882  ; 9.285  ; 9.853  ;
; instruction[27] ; ALUOp[2]    ; 9.782  ; 8.907  ; 9.288  ; 9.930  ;
; instruction[27] ; ALUSrc      ; 8.800  ; 8.846  ; 9.156  ; 9.085  ;
; instruction[27] ; Branch      ;        ; 8.333  ; 8.718  ;        ;
; instruction[27] ; Jump        ; 7.977  ;        ;        ; 8.221  ;
; instruction[27] ; MemToReg    ; 8.802  ;        ;        ; 9.111  ;
; instruction[27] ; MemWrite    ; 9.433  ;        ;        ; 9.668  ;
; instruction[27] ; RegDst      ;        ; 9.580  ; 9.652  ;        ;
; instruction[27] ; RegWrite    ; 11.472 ; 10.490 ; 10.694 ; 11.869 ;
; instruction[28] ; ALUOp[0]    ;        ; 10.779 ; 11.043 ;        ;
; instruction[28] ; ALUOp[1]    ; 8.863  ; 8.712  ; 9.203  ; 9.087  ;
; instruction[28] ; ALUOp[2]    ; 8.493  ; 9.817  ; 10.171 ; 8.733  ;
; instruction[28] ; ALUSrc      ; 9.042  ; 8.287  ; 8.721  ; 9.230  ;
; instruction[28] ; Branch      ; 8.416  ;        ;        ; 8.697  ;
; instruction[28] ; Jump        ;        ; 8.531  ; 8.925  ;        ;
; instruction[28] ; MemToReg    ;        ; 8.308  ; 8.723  ;        ;
; instruction[28] ; MemWrite    ;        ; 8.865  ; 9.354  ;        ;
; instruction[28] ; RegDst      ;        ; 9.668  ; 9.812  ;        ;
; instruction[28] ; RegWrite    ;        ; 10.551 ; 10.839 ;        ;
; instruction[29] ; ALUOp[0]    ;        ; 10.343 ; 10.610 ;        ;
; instruction[29] ; ALUOp[1]    ; 8.423  ; 8.272  ; 8.770  ; 8.611  ;
; instruction[29] ; ALUOp[2]    ; 9.434  ; 7.923  ; 8.405  ; 9.657  ;
; instruction[29] ; ALUSrc      ; 7.328  ; 8.319  ; 8.779  ; 7.567  ;
; instruction[29] ; Branch      ;        ; 7.887  ; 8.327  ;        ;
; instruction[29] ; Jump        ;        ; 8.095  ; 8.492  ;        ;
; instruction[29] ; MemToReg    ;        ; 7.205  ; 7.647  ;        ;
; instruction[29] ; MemWrite    ; 7.448  ;        ;        ; 7.687  ;
; instruction[29] ; RegDst      ;        ; 9.232  ; 9.379  ;        ;
; instruction[29] ; RegWrite    ; 10.067 ; 9.963  ; 10.317 ; 10.458 ;
; instruction[30] ; ALUOp[0]    ;        ; 10.679 ; 10.875 ;        ;
; instruction[30] ; ALUOp[1]    ; 9.771  ; 8.870  ; 9.277  ; 9.845  ;
; instruction[30] ; ALUOp[2]    ; 9.770  ; 8.895  ; 9.280  ; 9.922  ;
; instruction[30] ; ALUSrc      ; 8.969  ; 8.680  ; 9.032  ; 9.077  ;
; instruction[30] ; Branch      ;        ; 8.321  ; 8.710  ;        ;
; instruction[30] ; Jump        ;        ; 7.502  ; 7.937  ;        ;
; instruction[30] ; MemToReg    ;        ; 8.701  ; 9.034  ;        ;
; instruction[30] ; MemWrite    ;        ; 9.258  ; 9.665  ;        ;
; instruction[30] ; RegDst      ;        ; 9.568  ; 9.644  ;        ;
; instruction[30] ; RegWrite    ;        ; 10.478 ; 10.686 ;        ;
; instruction[31] ; ALUOp[0]    ;        ; 10.791 ; 11.015 ;        ;
; instruction[31] ; ALUOp[1]    ; 9.441  ; 8.982  ; 9.417  ; 9.624  ;
; instruction[31] ; ALUOp[2]    ; 9.882  ; 9.007  ; 9.420  ; 10.062 ;
; instruction[31] ; ALUSrc      ; 8.346  ; 8.946  ; 9.288  ; 8.571  ;
; instruction[31] ; Branch      ;        ; 8.433  ; 8.850  ;        ;
; instruction[31] ; Jump        ;        ; 7.813  ; 8.252  ;        ;
; instruction[31] ; MemToReg    ; 8.348  ;        ;        ; 8.592  ;
; instruction[31] ; MemWrite    ; 8.979  ;        ;        ; 9.149  ;
; instruction[31] ; RegDst      ;        ; 9.680  ; 9.784  ;        ;
; instruction[31] ; RegWrite    ; 11.018 ; 10.590 ; 10.826 ; 11.350 ;
+-----------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


----------------------------------------------------
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; Zero            ; Branch      ; 5.855  ; 5.710  ; 5.994  ; 5.844  ;
; instruction[0]  ; ALUOp[0]    ;        ; 7.991  ; 8.311  ;        ;
; instruction[0]  ; ALUOp[1]    ; 8.925  ; 8.196  ; 8.736  ; 8.948  ;
; instruction[0]  ; ALUOp[2]    ; 7.197  ; 7.231  ; 7.613  ; 7.333  ;
; instruction[0]  ; ALUSrc      ; 8.195  ; 8.128  ; 8.437  ; 8.313  ;
; instruction[0]  ; RegDst      ;        ; 7.209  ; 7.336  ;        ;
; instruction[0]  ; RegWrite    ;        ; 9.477  ; 9.789  ;        ;
; instruction[1]  ; ALUOp[0]    ; 8.354  ;        ;        ; 8.557  ;
; instruction[1]  ; ALUOp[1]    ; 8.779  ; 8.783  ; 9.244  ; 8.762  ;
; instruction[1]  ; ALUOp[2]    ; 7.988  ;        ;        ; 8.124  ;
; instruction[1]  ; ALUSrc      ; 8.986  ; 8.919  ; 9.228  ; 9.104  ;
; instruction[1]  ; RegDst      ; 7.264  ; 8.000  ; 8.127  ; 7.671  ;
; instruction[1]  ; RegWrite    ; 9.717  ; 10.268 ; 10.580 ; 9.939  ;
; instruction[2]  ; ALUOp[0]    ;        ; 8.494  ; 8.758  ;        ;
; instruction[2]  ; ALUOp[1]    ; 8.974  ; 8.699  ; 9.183  ; 9.008  ;
; instruction[2]  ; ALUOp[2]    ;        ; 7.734  ; 8.060  ;        ;
; instruction[2]  ; ALUSrc      ; 8.594  ; 8.527  ; 8.769  ; 8.677  ;
; instruction[2]  ; RegDst      ; 7.397  ; 7.608  ; 7.668  ; 7.758  ;
; instruction[2]  ; RegWrite    ; 9.850  ; 9.876  ; 10.121 ; 10.026 ;
; instruction[3]  ; ALUOp[0]    ; 8.386  ;        ;        ; 8.548  ;
; instruction[3]  ; ALUOp[1]    ; 8.811  ; 8.909  ; 9.326  ; 8.753  ;
; instruction[3]  ; ALUOp[2]    ; 8.609  ;        ;        ; 8.683  ;
; instruction[3]  ; ALUSrc      ; 9.607  ; 9.540  ; 9.787  ; 9.663  ;
; instruction[3]  ; RegDst      ;        ; 8.621  ; 8.686  ;        ;
; instruction[3]  ; RegWrite    ;        ; 10.889 ; 11.139 ;        ;
; instruction[4]  ; ALUOp[0]    ;        ; 9.239  ; 9.500  ;        ;
; instruction[4]  ; ALUOp[1]    ; 8.537  ; 9.444  ; 9.925  ; 8.608  ;
; instruction[4]  ; ALUOp[2]    ; 8.593  ; 8.479  ; 8.802  ; 8.711  ;
; instruction[4]  ; ALUSrc      ; 9.591  ; 9.524  ; 9.815  ; 9.691  ;
; instruction[4]  ; RegDst      ;        ; 8.605  ; 8.714  ;        ;
; instruction[4]  ; RegWrite    ;        ; 10.873 ; 11.167 ;        ;
; instruction[5]  ; ALUOp[0]    ; 9.387  ;        ;        ; 9.518  ;
; instruction[5]  ; ALUOp[1]    ; 9.812  ; 8.495  ; 8.816  ; 9.723  ;
; instruction[5]  ; ALUOp[2]    ; 8.689  ; 8.598  ; 8.872  ; 8.758  ;
; instruction[5]  ; ALUSrc      ; 9.702  ; 9.578  ; 9.870  ; 9.803  ;
; instruction[5]  ; RegDst      ; 8.601  ;        ;        ; 8.884  ;
; instruction[5]  ; RegWrite    ; 11.054 ;        ;        ; 11.152 ;
; instruction[26] ; ALUOp[0]    ;        ; 9.935  ; 10.148 ;        ;
; instruction[26] ; ALUOp[1]    ; 9.233  ; 10.140 ; 10.573 ; 9.256  ;
; instruction[26] ; ALUOp[2]    ; 9.289  ; 9.175  ; 9.450  ; 9.359  ;
; instruction[26] ; ALUSrc      ; 10.287 ; 10.220 ; 10.463 ; 10.339 ;
; instruction[26] ; Branch      ; 7.375  ; 7.247  ; 7.572  ; 7.452  ;
; instruction[26] ; Jump        ;        ; 7.952  ; 8.223  ;        ;
; instruction[26] ; MemToReg    ; 7.763  ;        ;        ; 7.912  ;
; instruction[26] ; MemWrite    ; 8.416  ;        ;        ; 8.445  ;
; instruction[26] ; RegDst      ;        ; 9.301  ; 9.362  ;        ;
; instruction[26] ; RegWrite    ; 10.249 ; 11.569 ; 11.815 ; 10.368 ;
; instruction[27] ; ALUOp[0]    ;        ; 9.783  ; 9.976  ;        ;
; instruction[27] ; ALUOp[1]    ; 9.307  ; 9.988  ; 10.401 ; 9.373  ;
; instruction[27] ; ALUOp[2]    ; 9.137  ; 9.023  ; 9.278  ; 9.187  ;
; instruction[27] ; ALUSrc      ; 10.135 ; 10.068 ; 10.291 ; 10.167 ;
; instruction[27] ; Branch      ;        ; 7.769  ; 8.033  ;        ;
; instruction[27] ; Jump        ; 7.393  ;        ;        ; 7.493  ;
; instruction[27] ; MemToReg    ; 8.204  ;        ;        ; 8.379  ;
; instruction[27] ; MemWrite    ; 8.857  ;        ;        ; 8.912  ;
; instruction[27] ; RegDst      ;        ; 9.149  ; 9.190  ;        ;
; instruction[27] ; RegWrite    ; 10.690 ; 11.417 ; 11.643 ; 10.835 ;
; instruction[28] ; ALUOp[0]    ;        ; 9.871  ; 10.126 ;        ;
; instruction[28] ; ALUOp[1]    ; 9.169  ; 10.076 ; 10.551 ; 9.234  ;
; instruction[28] ; ALUOp[2]    ; 9.225  ; 9.111  ; 9.428  ; 9.337  ;
; instruction[28] ; ALUSrc      ; 10.223 ; 10.156 ; 10.441 ; 10.317 ;
; instruction[28] ; Branch      ; 7.831  ;        ;        ; 7.950  ;
; instruction[28] ; Jump        ;        ; 7.888  ; 8.201  ;        ;
; instruction[28] ; MemToReg    ;        ; 7.732  ; 8.027  ;        ;
; instruction[28] ; MemWrite    ;        ; 8.265  ; 8.680  ;        ;
; instruction[28] ; RegDst      ;        ; 9.237  ; 9.340  ;        ;
; instruction[28] ; RegWrite    ;        ; 11.505 ; 11.793 ;        ;
; instruction[29] ; ALUOp[0]    ;        ; 9.443  ; 9.721  ;        ;
; instruction[29] ; ALUOp[1]    ; 8.741  ; 9.648  ; 10.146 ; 8.829  ;
; instruction[29] ; ALUOp[2]    ; 8.797  ; 8.683  ; 9.023  ; 8.932  ;
; instruction[29] ; ALUSrc      ; 9.795  ; 9.728  ; 10.036 ; 9.912  ;
; instruction[29] ; Branch      ;        ; 7.275  ; 7.648  ;        ;
; instruction[29] ; Jump        ;        ; 7.460  ; 7.796  ;        ;
; instruction[29] ; MemToReg    ;        ; 6.632  ; 6.982  ;        ;
; instruction[29] ; MemWrite    ; 6.876  ;        ;        ; 7.017  ;
; instruction[29] ; RegDst      ;        ; 8.809  ; 8.935  ;        ;
; instruction[29] ; RegWrite    ; 9.305  ; 11.077 ; 11.388 ; 9.477  ;
; instruction[30] ; ALUOp[0]    ;        ; 9.780  ; 9.993  ;        ;
; instruction[30] ; ALUOp[1]    ; 9.078  ; 9.985  ; 10.418 ; 9.101  ;
; instruction[30] ; ALUOp[2]    ; 9.134  ; 9.020  ; 9.295  ; 9.204  ;
; instruction[30] ; ALUSrc      ; 10.132 ; 10.065 ; 10.308 ; 10.184 ;
; instruction[30] ; Branch      ;        ; 7.766  ; 8.050  ;        ;
; instruction[30] ; Jump        ;        ; 6.916  ; 7.267  ;        ;
; instruction[30] ; MemToReg    ;        ; 8.155  ; 8.388  ;        ;
; instruction[30] ; MemWrite    ;        ; 8.688  ; 9.041  ;        ;
; instruction[30] ; RegDst      ;        ; 9.146  ; 9.207  ;        ;
; instruction[30] ; RegWrite    ;        ; 11.414 ; 11.660 ;        ;
; instruction[31] ; ALUOp[0]    ;        ; 9.900  ; 10.095 ;        ;
; instruction[31] ; ALUOp[1]    ; 9.198  ; 10.105 ; 10.520 ; 9.203  ;
; instruction[31] ; ALUOp[2]    ; 9.254  ; 9.140  ; 9.397  ; 9.306  ;
; instruction[31] ; ALUSrc      ; 10.252 ; 10.185 ; 10.410 ; 10.286 ;
; instruction[31] ; Branch      ;        ; 7.886  ; 8.152  ;        ;
; instruction[31] ; Jump        ;        ; 7.232  ; 7.555  ;        ;
; instruction[31] ; MemToReg    ; 7.791  ;        ;        ; 7.893  ;
; instruction[31] ; MemWrite    ; 8.444  ;        ;        ; 8.426  ;
; instruction[31] ; RegDst      ;        ; 9.266  ; 9.309  ;        ;
; instruction[31] ; RegWrite    ; 10.277 ; 11.534 ; 11.762 ; 10.349 ;
+-----------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; Zero            ; Branch      ; 5.653  ; 5.513  ; 5.790  ; 5.645  ;
; instruction[0]  ; ALUOp[0]    ;        ; 7.744  ; 8.053  ;        ;
; instruction[0]  ; ALUOp[1]    ; 7.307  ; 7.212  ; 7.599  ; 7.395  ;
; instruction[0]  ; ALUOp[2]    ; 6.931  ; 6.938  ; 7.316  ; 7.063  ;
; instruction[0]  ; ALUSrc      ; 7.226  ; 7.660  ; 7.979  ; 7.353  ;
; instruction[0]  ; RegDst      ;        ; 6.845  ; 6.958  ;        ;
; instruction[0]  ; RegWrite    ;        ; 9.071  ; 9.360  ;        ;
; instruction[1]  ; ALUOp[0]    ; 8.099  ;        ;        ; 8.298  ;
; instruction[1]  ; ALUOp[1]    ; 7.341  ; 7.751  ; 8.067  ; 7.446  ;
; instruction[1]  ; ALUOp[2]    ; 7.362  ;        ;        ; 7.492  ;
; instruction[1]  ; ALUSrc      ; 8.025  ; 7.399  ; 7.780  ; 8.184  ;
; instruction[1]  ; RegDst      ; 7.004  ; 7.664  ; 7.789  ; 7.399  ;
; instruction[1]  ; RegWrite    ; 9.406  ; 9.890  ; 10.191 ; 9.625  ;
; instruction[2]  ; ALUOp[0]    ;        ; 8.228  ; 8.482  ;        ;
; instruction[2]  ; ALUOp[1]    ; 8.573  ; 6.647  ; 7.010  ; 8.572  ;
; instruction[2]  ; ALUOp[2]    ;        ; 7.122  ; 7.460  ;        ;
; instruction[2]  ; ALUSrc      ; 7.710  ; 7.522  ; 7.855  ; 7.782  ;
; instruction[2]  ; RegDst      ; 7.127  ; 7.329  ; 7.387  ; 7.474  ;
; instruction[2]  ; RegWrite    ; 9.529  ; 9.555  ; 9.789  ; 9.700  ;
; instruction[3]  ; ALUOp[0]    ; 8.107  ;        ;        ; 8.256  ;
; instruction[3]  ; ALUOp[1]    ; 7.488  ; 7.571  ; 7.853  ; 7.540  ;
; instruction[3]  ; ALUOp[2]    ; 8.180  ;        ;        ; 8.236  ;
; instruction[3]  ; ALUSrc      ; 8.575  ; 9.009  ; 9.262  ; 8.636  ;
; instruction[3]  ; RegDst      ;        ; 8.194  ; 8.241  ;        ;
; instruction[3]  ; RegWrite    ;        ; 10.420 ; 10.643 ;        ;
; instruction[4]  ; ALUOp[0]    ;        ; 8.943  ; 9.194  ;        ;
; instruction[4]  ; ALUOp[1]    ; 8.220  ; 8.411  ; 8.740  ; 8.290  ;
; instruction[4]  ; ALUOp[2]    ; 8.225  ; 8.137  ; 8.457  ; 8.340  ;
; instruction[4]  ; ALUSrc      ; 8.425  ; 8.859  ; 9.120  ; 8.494  ;
; instruction[4]  ; RegDst      ;        ; 8.044  ; 8.099  ;        ;
; instruction[4]  ; RegWrite    ;        ; 10.270 ; 10.501 ;        ;
; instruction[5]  ; ALUOp[0]    ; 9.084  ;        ;        ; 9.211  ;
; instruction[5]  ; ALUOp[1]    ; 8.630  ; 8.180  ; 8.488  ; 8.679  ;
; instruction[5]  ; ALUOp[2]    ; 8.347  ; 8.230  ; 8.493  ; 8.405  ;
; instruction[5]  ; ALUSrc      ; 9.010  ; 8.384  ; 8.693  ; 9.127  ;
; instruction[5]  ; RegDst      ; 7.989  ;        ;        ; 8.312  ;
; instruction[5]  ; RegWrite    ; 10.391 ;        ;        ; 10.538 ;
; instruction[26] ; ALUOp[0]    ;        ; 9.610  ; 9.786  ;        ;
; instruction[26] ; ALUOp[1]    ; 8.491  ; 7.755  ; 8.125  ; 8.493  ;
; instruction[26] ; ALUOp[2]    ; 8.892  ; 8.804  ; 9.049  ; 8.932  ;
; instruction[26] ; ALUSrc      ; 7.454  ; 7.939  ; 8.186  ; 7.557  ;
; instruction[26] ; Branch      ; 7.108  ; 6.986  ; 7.296  ; 7.181  ;
; instruction[26] ; Jump        ;        ; 7.656  ; 7.890  ;        ;
; instruction[26] ; MemToReg    ; 7.453  ;        ;        ; 7.574  ;
; instruction[26] ; MemWrite    ; 8.053  ;        ;        ; 8.073  ;
; instruction[26] ; RegDst      ;        ; 8.711  ; 8.691  ;        ;
; instruction[26] ; RegWrite    ; 9.886  ; 9.350  ; 9.567  ; 9.979  ;
; instruction[27] ; ALUOp[0]    ;        ; 9.464  ; 9.650  ;        ;
; instruction[27] ; ALUOp[1]    ; 8.741  ; 7.901  ; 8.258  ; 8.746  ;
; instruction[27] ; ALUOp[2]    ; 8.746  ; 7.923  ; 8.257  ; 8.796  ;
; instruction[27] ; ALUSrc      ; 7.869  ; 7.875  ; 8.109  ; 8.003  ;
; instruction[27] ; Branch      ;        ; 7.415  ; 7.721  ;        ;
; instruction[27] ; Jump        ; 7.120  ;        ;        ; 7.218  ;
; instruction[27] ; MemToReg    ; 7.868  ;        ;        ; 8.020  ;
; instruction[27] ; MemWrite    ; 8.468  ;        ;        ; 8.519  ;
; instruction[27] ; RegDst      ;        ; 8.565  ; 8.555  ;        ;
; instruction[27] ; RegWrite    ; 10.301 ; 9.286  ; 9.490  ; 10.425 ;
; instruction[28] ; ALUOp[0]    ;        ; 9.553  ; 9.795  ;        ;
; instruction[28] ; ALUOp[1]    ; 7.974  ; 7.761  ; 8.181  ; 7.999  ;
; instruction[28] ; ALUOp[2]    ; 7.630  ; 8.747  ; 9.058  ; 7.678  ;
; instruction[28] ; ALUSrc      ; 8.075  ; 7.386  ; 7.706  ; 8.156  ;
; instruction[28] ; Branch      ; 7.543  ;        ;        ; 7.658  ;
; instruction[28] ; Jump        ;        ; 7.599  ; 7.899  ;        ;
; instruction[28] ; MemToReg    ;        ; 7.403  ; 7.705  ;        ;
; instruction[28] ; MemWrite    ;        ; 7.902  ; 8.305  ;        ;
; instruction[28] ; RegDst      ;        ; 8.654  ; 8.700  ;        ;
; instruction[28] ; RegWrite    ;        ; 9.352  ; 9.620  ;        ;
; instruction[29] ; ALUOp[0]    ;        ; 9.139  ; 9.406  ;        ;
; instruction[29] ; ALUOp[1]    ; 7.558  ; 7.344  ; 7.792  ; 7.573  ;
; instruction[29] ; ALUOp[2]    ; 8.421  ; 7.029  ; 7.453  ; 8.552  ;
; instruction[29] ; ALUSrc      ; 6.521  ; 7.385  ; 7.782  ; 6.644  ;
; instruction[29] ; Branch      ;        ; 7.007  ; 7.366  ;        ;
; instruction[29] ; Jump        ;        ; 7.185  ; 7.510  ;        ;
; instruction[29] ; MemToReg    ;        ; 6.391  ; 6.730  ;        ;
; instruction[29] ; MemWrite    ; 6.622  ;        ;        ; 6.760  ;
; instruction[29] ; RegDst      ;        ; 8.240  ; 8.311  ;        ;
; instruction[29] ; RegWrite    ; 9.004  ; 8.796  ; 9.163  ; 9.172  ;
; instruction[30] ; ALUOp[0]    ;        ; 9.457  ; 9.638  ;        ;
; instruction[30] ; ALUOp[1]    ; 8.734  ; 7.894  ; 8.246  ; 8.734  ;
; instruction[30] ; ALUOp[2]    ; 8.739  ; 7.916  ; 8.245  ; 8.784  ;
; instruction[30] ; ALUSrc      ; 8.002  ; 7.727  ; 7.989  ; 8.014  ;
; instruction[30] ; Branch      ;        ; 7.408  ; 7.709  ;        ;
; instruction[30] ; Jump        ;        ; 6.663  ; 7.003  ;        ;
; instruction[30] ; MemToReg    ;        ; 7.744  ; 7.988  ;        ;
; instruction[30] ; MemWrite    ;        ; 8.243  ; 8.588  ;        ;
; instruction[30] ; RegDst      ;        ; 8.558  ; 8.543  ;        ;
; instruction[30] ; RegWrite    ;        ; 9.279  ; 9.478  ;        ;
; instruction[31] ; ALUOp[0]    ;        ; 9.576  ; 9.764  ;        ;
; instruction[31] ; ALUOp[1]    ; 8.514  ; 8.013  ; 8.372  ; 8.473  ;
; instruction[31] ; ALUOp[2]    ; 8.858  ; 8.035  ; 8.371  ; 8.910  ;
; instruction[31] ; ALUSrc      ; 7.477  ; 7.987  ; 8.223  ; 7.537  ;
; instruction[31] ; Branch      ;        ; 7.527  ; 7.835  ;        ;
; instruction[31] ; Jump        ;        ; 6.965  ; 7.278  ;        ;
; instruction[31] ; MemToReg    ; 7.476  ;        ;        ; 7.554  ;
; instruction[31] ; MemWrite    ; 8.076  ;        ;        ; 8.053  ;
; instruction[31] ; RegDst      ;        ; 8.677  ; 8.669  ;        ;
; instruction[31] ; RegWrite    ; 9.909  ; 9.398  ; 9.604  ; 9.959  ;
+-----------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


----------------------------------------------------
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; Zero            ; Branch      ; 3.445 ; 3.473 ; 3.681 ; 3.702 ;
; instruction[0]  ; ALUOp[0]    ;       ; 5.008 ; 5.482 ;       ;
; instruction[0]  ; ALUOp[1]    ; 4.968 ; 4.844 ; 5.297 ; 5.675 ;
; instruction[0]  ; ALUOp[2]    ; 4.142 ; 4.297 ; 4.795 ; 4.769 ;
; instruction[0]  ; ALUSrc      ; 4.674 ; 4.704 ; 5.263 ; 5.273 ;
; instruction[0]  ; RegDst      ;       ; 4.154 ; 4.780 ;       ;
; instruction[0]  ; RegWrite    ;       ; 5.803 ; 6.282 ;       ;
; instruction[1]  ; ALUOp[0]    ; 5.135 ;       ;       ; 5.372 ;
; instruction[1]  ; ALUOp[1]    ; 4.950 ; 5.218 ; 5.221 ; 5.208 ;
; instruction[1]  ; ALUOp[2]    ; 4.637 ;       ;       ; 4.803 ;
; instruction[1]  ; ALUSrc      ; 5.169 ; 5.199 ; 5.297 ; 5.307 ;
; instruction[1]  ; RegDst      ; 4.359 ; 4.649 ; 4.814 ; 4.491 ;
; instruction[1]  ; RegWrite    ; 5.861 ; 6.298 ; 6.316 ; 6.140 ;
; instruction[2]  ; ALUOp[0]    ;       ; 5.264 ; 5.753 ;       ;
; instruction[2]  ; ALUOp[1]    ; 4.995 ; 5.100 ; 5.568 ; 5.722 ;
; instruction[2]  ; ALUOp[2]    ;       ; 4.553 ; 5.066 ;       ;
; instruction[2]  ; ALUSrc      ; 4.903 ; 4.933 ; 5.460 ; 5.470 ;
; instruction[2]  ; RegDst      ; 4.380 ; 4.383 ; 4.977 ; 4.892 ;
; instruction[2]  ; RegWrite    ; 5.882 ; 6.032 ; 6.479 ; 6.541 ;
; instruction[3]  ; ALUOp[0]    ; 5.088 ;       ;       ; 5.768 ;
; instruction[3]  ; ALUOp[1]    ; 4.903 ; 5.210 ; 5.651 ; 5.604 ;
; instruction[3]  ; ALUOp[2]    ; 4.893 ;       ;       ; 5.518 ;
; instruction[3]  ; ALUSrc      ; 5.425 ; 5.455 ; 6.012 ; 6.022 ;
; instruction[3]  ; RegDst      ;       ; 4.905 ; 5.529 ;       ;
; instruction[3]  ; RegWrite    ;       ; 6.554 ; 7.031 ;       ;
; instruction[4]  ; ALUOp[0]    ;       ; 5.664 ; 6.113 ;       ;
; instruction[4]  ; ALUOp[1]    ; 4.883 ; 5.500 ; 5.928 ; 5.423 ;
; instruction[4]  ; ALUOp[2]    ; 4.902 ; 4.953 ; 5.426 ; 5.503 ;
; instruction[4]  ; ALUSrc      ; 5.434 ; 5.464 ; 5.997 ; 6.007 ;
; instruction[4]  ; RegDst      ;       ; 4.914 ; 5.514 ;       ;
; instruction[4]  ; RegWrite    ;       ; 6.563 ; 7.016 ;       ;
; instruction[5]  ; ALUOp[0]    ; 5.556 ;       ;       ; 6.305 ;
; instruction[5]  ; ALUOp[1]    ; 5.371 ; 4.866 ; 5.524 ; 6.141 ;
; instruction[5]  ; ALUOp[2]    ; 4.869 ; 4.946 ; 5.543 ; 5.594 ;
; instruction[5]  ; ALUSrc      ; 5.440 ; 5.450 ; 6.075 ; 6.105 ;
; instruction[5]  ; RegDst      ; 4.957 ;       ;       ; 5.555 ;
; instruction[5]  ; RegWrite    ; 6.459 ;       ;       ; 7.204 ;
; instruction[26] ; ALUOp[0]    ;       ; 6.020 ; 6.438 ;       ;
; instruction[26] ; ALUOp[1]    ; 5.239 ; 5.856 ; 6.253 ; 5.748 ;
; instruction[26] ; ALUOp[2]    ; 5.258 ; 5.309 ; 5.751 ; 5.828 ;
; instruction[26] ; ALUSrc      ; 5.790 ; 5.820 ; 6.322 ; 6.332 ;
; instruction[26] ; Branch      ; 4.229 ; 4.258 ; 4.833 ; 4.865 ;
; instruction[26] ; Jump        ;       ; 4.634 ; 5.157 ;       ;
; instruction[26] ; MemToReg    ; 4.423 ;       ;       ; 5.101 ;
; instruction[26] ; MemWrite    ; 4.726 ;       ;       ; 5.426 ;
; instruction[26] ; RegDst      ;       ; 5.270 ; 5.839 ;       ;
; instruction[26] ; RegWrite    ; 5.998 ; 6.919 ; 7.341 ; 6.814 ;
; instruction[27] ; ALUOp[0]    ;       ; 5.946 ; 6.340 ;       ;
; instruction[27] ; ALUOp[1]    ; 5.165 ; 5.782 ; 6.155 ; 5.916 ;
; instruction[27] ; ALUOp[2]    ; 5.184 ; 5.235 ; 5.653 ; 5.730 ;
; instruction[27] ; ALUSrc      ; 5.716 ; 5.746 ; 6.224 ; 6.234 ;
; instruction[27] ; Branch      ;       ; 4.554 ; 5.060 ;       ;
; instruction[27] ; Jump        ; 4.240 ;       ;       ; 4.884 ;
; instruction[27] ; MemToReg    ; 4.644 ;       ;       ; 5.354 ;
; instruction[27] ; MemWrite    ; 4.947 ;       ;       ; 5.679 ;
; instruction[27] ; RegDst      ;       ; 5.196 ; 5.741 ;       ;
; instruction[27] ; RegWrite    ; 6.219 ; 6.845 ; 7.243 ; 7.067 ;
; instruction[28] ; ALUOp[0]    ;       ; 6.009 ; 6.430 ;       ;
; instruction[28] ; ALUOp[1]    ; 5.228 ; 5.845 ; 6.245 ; 5.740 ;
; instruction[28] ; ALUOp[2]    ; 5.247 ; 5.298 ; 5.743 ; 5.820 ;
; instruction[28] ; ALUSrc      ; 5.779 ; 5.809 ; 6.314 ; 6.324 ;
; instruction[28] ; Branch      ; 4.469 ;       ;       ; 5.138 ;
; instruction[28] ; Jump        ;       ; 4.623 ; 5.149 ;       ;
; instruction[28] ; MemToReg    ;       ; 4.531 ; 5.071 ;       ;
; instruction[28] ; MemWrite    ;       ; 4.856 ; 5.374 ;       ;
; instruction[28] ; RegDst      ;       ; 5.259 ; 5.831 ;       ;
; instruction[28] ; RegWrite    ;       ; 6.908 ; 7.333 ;       ;
; instruction[29] ; ALUOp[0]    ;       ; 5.800 ; 6.202 ;       ;
; instruction[29] ; ALUOp[1]    ; 5.019 ; 5.636 ; 6.017 ; 5.512 ;
; instruction[29] ; ALUOp[2]    ; 5.038 ; 5.089 ; 5.515 ; 5.592 ;
; instruction[29] ; ALUSrc      ; 5.570 ; 5.600 ; 6.086 ; 6.096 ;
; instruction[29] ; Branch      ;       ; 4.312 ; 4.847 ;       ;
; instruction[29] ; Jump        ;       ; 4.414 ; 4.921 ;       ;
; instruction[29] ; MemToReg    ;       ; 3.954 ; 4.518 ;       ;
; instruction[29] ; MemWrite    ; 3.998 ;       ;       ; 4.596 ;
; instruction[29] ; RegDst      ;       ; 5.050 ; 5.603 ;       ;
; instruction[29] ; RegWrite    ; 5.567 ; 6.699 ; 7.105 ; 6.325 ;
; instruction[30] ; ALUOp[0]    ;       ; 5.963 ; 6.360 ;       ;
; instruction[30] ; ALUOp[1]    ; 5.182 ; 5.799 ; 6.175 ; 5.670 ;
; instruction[30] ; ALUOp[2]    ; 5.201 ; 5.252 ; 5.673 ; 5.750 ;
; instruction[30] ; ALUSrc      ; 5.733 ; 5.763 ; 6.244 ; 6.254 ;
; instruction[30] ; Branch      ;       ; 4.571 ; 5.080 ;       ;
; instruction[30] ; Jump        ;       ; 4.101 ; 4.644 ;       ;
; instruction[30] ; MemToReg    ;       ; 4.764 ; 5.239 ;       ;
; instruction[30] ; MemWrite    ;       ; 5.089 ; 5.542 ;       ;
; instruction[30] ; RegDst      ;       ; 5.213 ; 5.761 ;       ;
; instruction[30] ; RegWrite    ;       ; 6.862 ; 7.263 ;       ;
; instruction[31] ; ALUOp[0]    ;       ; 6.021 ; 6.433 ;       ;
; instruction[31] ; ALUOp[1]    ; 5.240 ; 5.857 ; 6.248 ; 5.743 ;
; instruction[31] ; ALUOp[2]    ; 5.259 ; 5.310 ; 5.746 ; 5.823 ;
; instruction[31] ; ALUSrc      ; 5.791 ; 5.821 ; 6.317 ; 6.327 ;
; instruction[31] ; Branch      ;       ; 4.629 ; 5.153 ;       ;
; instruction[31] ; Jump        ;       ; 4.265 ; 4.838 ;       ;
; instruction[31] ; MemToReg    ; 4.454 ;       ;       ; 5.117 ;
; instruction[31] ; MemWrite    ; 4.757 ;       ;       ; 5.442 ;
; instruction[31] ; RegDst      ;       ; 5.271 ; 5.834 ;       ;
; instruction[31] ; RegWrite    ; 6.029 ; 6.920 ; 7.336 ; 6.830 ;
+-----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; Zero            ; Branch      ; 3.338 ; 3.366 ; 3.580 ; 3.601 ;
; instruction[0]  ; ALUOp[0]    ;       ; 4.876 ; 5.342 ;       ;
; instruction[0]  ; ALUOp[1]    ; 4.220 ; 4.294 ; 4.768 ; 4.781 ;
; instruction[0]  ; ALUOp[2]    ; 4.003 ; 4.139 ; 4.639 ; 4.620 ;
; instruction[0]  ; ALUSrc      ; 4.174 ; 4.484 ; 5.003 ; 4.767 ;
; instruction[0]  ; RegDst      ;       ; 3.990 ; 4.561 ;       ;
; instruction[0]  ; RegWrite    ;       ; 5.614 ; 6.040 ;       ;
; instruction[1]  ; ALUOp[0]    ; 4.999 ;       ;       ; 5.244 ;
; instruction[1]  ; ALUOp[1]    ; 4.302 ; 4.631 ; 4.675 ; 4.457 ;
; instruction[1]  ; ALUOp[2]    ; 4.296 ;       ;       ; 4.507 ;
; instruction[1]  ; ALUSrc      ; 4.651 ; 4.424 ; 4.542 ; 4.847 ;
; instruction[1]  ; RegDst      ; 4.218 ; 4.467 ; 4.641 ; 4.358 ;
; instruction[1]  ; RegWrite    ; 5.697 ; 6.091 ; 6.120 ; 5.982 ;
; instruction[2]  ; ALUOp[0]    ;       ; 5.120 ; 5.602 ;       ;
; instruction[2]  ; ALUOp[1]    ; 4.789 ; 3.969 ; 4.501 ; 5.475 ;
; instruction[2]  ; ALUOp[2]    ;       ; 4.221 ; 4.726 ;       ;
; instruction[2]  ; ALUSrc      ; 4.418 ; 4.439 ; 4.922 ; 5.027 ;
; instruction[2]  ; RegDst      ; 4.233 ; 4.234 ; 4.821 ; 4.738 ;
; instruction[2]  ; RegWrite    ; 5.712 ; 5.858 ; 6.300 ; 6.362 ;
; instruction[3]  ; ALUOp[0]    ; 4.942 ;       ;       ; 5.600 ;
; instruction[3]  ; ALUOp[1]    ; 4.312 ; 4.450 ; 4.960 ; 4.882 ;
; instruction[3]  ; ALUOp[2]    ; 4.658 ;       ;       ; 5.263 ;
; instruction[3]  ; ALUSrc      ; 4.854 ; 5.164 ; 5.717 ; 5.481 ;
; instruction[3]  ; RegDst      ;       ; 4.670 ; 5.275 ;       ;
; instruction[3]  ; RegWrite    ;       ; 6.294 ; 6.754 ;       ;
; instruction[4]  ; ALUOp[0]    ;       ; 5.505 ; 5.948 ;       ;
; instruction[4]  ; ALUOp[1]    ; 4.715 ; 4.923 ; 5.374 ; 5.248 ;
; instruction[4]  ; ALUOp[2]    ; 4.707 ; 4.768 ; 5.245 ; 5.298 ;
; instruction[4]  ; ALUSrc      ; 4.803 ; 5.113 ; 5.609 ; 5.373 ;
; instruction[4]  ; RegDst      ;       ; 4.619 ; 5.167 ;       ;
; instruction[4]  ; RegWrite    ;       ; 6.243 ; 6.646 ;       ;
; instruction[5]  ; ALUOp[0]    ; 5.397 ;       ;       ; 6.134 ;
; instruction[5]  ; ALUOp[1]    ; 4.823 ; 4.697 ; 5.344 ; 5.552 ;
; instruction[5]  ; ALUOp[2]    ; 4.694 ; 4.747 ; 5.336 ; 5.397 ;
; instruction[5]  ; ALUSrc      ; 5.058 ; 4.822 ; 5.432 ; 5.742 ;
; instruction[5]  ; RegDst      ; 4.616 ;       ;       ; 5.248 ;
; instruction[5]  ; RegWrite    ; 6.095 ;       ;       ; 6.872 ;
; instruction[26] ; ALUOp[0]    ;       ; 5.835 ; 6.239 ;       ;
; instruction[26] ; ALUOp[1]    ; 4.732 ; 4.532 ; 5.047 ; 5.433 ;
; instruction[26] ; ALUOp[2]    ; 5.037 ; 5.098 ; 5.536 ; 5.589 ;
; instruction[26] ; ALUSrc      ; 4.264 ; 4.620 ; 5.125 ; 4.911 ;
; instruction[26] ; Branch      ; 4.086 ; 4.114 ; 4.683 ; 4.714 ;
; instruction[26] ; Jump        ;       ; 4.463 ; 4.972 ;       ;
; instruction[26] ; MemToReg    ; 4.258 ;       ;       ; 4.910 ;
; instruction[26] ; MemWrite    ; 4.537 ;       ;       ; 5.215 ;
; instruction[26] ; RegDst      ;       ; 4.949 ; 5.458 ;       ;
; instruction[26] ; RegWrite    ; 5.809 ; 5.750 ; 6.162 ; 6.597 ;
; instruction[27] ; ALUOp[0]    ;       ; 5.776 ; 6.166 ;       ;
; instruction[27] ; ALUOp[1]    ; 4.945 ; 4.633 ; 5.120 ; 5.466 ;
; instruction[27] ; ALUOp[2]    ; 4.978 ; 4.642 ; 5.128 ; 5.516 ;
; instruction[27] ; ALUSrc      ; 4.477 ; 4.603 ; 5.088 ; 5.119 ;
; instruction[27] ; Branch      ;       ; 4.365 ; 4.886 ;       ;
; instruction[27] ; Jump        ; 4.096 ;       ;       ; 4.729 ;
; instruction[27] ; MemToReg    ; 4.471 ;       ;       ; 5.152 ;
; instruction[27] ; MemWrite    ; 4.750 ;       ;       ; 5.457 ;
; instruction[27] ; RegDst      ;       ; 4.890 ; 5.385 ;       ;
; instruction[27] ; RegWrite    ; 6.022 ; 5.733 ; 6.125 ; 6.839 ;
; instruction[28] ; ALUOp[0]    ;       ; 5.835 ; 6.253 ;       ;
; instruction[28] ; ALUOp[1]    ; 4.495 ; 4.564 ; 5.088 ; 5.176 ;
; instruction[28] ; ALUOp[2]    ; 4.334 ; 5.098 ; 5.550 ; 4.998 ;
; instruction[28] ; ALUSrc      ; 4.652 ; 4.347 ; 4.902 ; 5.194 ;
; instruction[28] ; Branch      ; 4.316 ;       ;       ; 4.976 ;
; instruction[28] ; Jump        ;       ; 4.463 ; 4.986 ;       ;
; instruction[28] ; MemToReg    ;       ; 4.346 ; 4.896 ;       ;
; instruction[28] ; MemWrite    ;       ; 4.651 ; 5.175 ;       ;
; instruction[28] ; RegDst      ;       ; 4.949 ; 5.472 ;       ;
; instruction[28] ; RegWrite    ;       ; 5.777 ; 6.200 ;       ;
; instruction[29] ; ALUOp[0]    ;       ; 5.637 ; 6.033 ;       ;
; instruction[29] ; ALUOp[1]    ; 4.291 ; 4.364 ; 4.869 ; 4.935 ;
; instruction[29] ; ALUOp[2]    ; 4.839 ; 4.191 ; 4.714 ; 5.383 ;
; instruction[29] ; ALUSrc      ; 3.823 ; 4.380 ; 4.893 ; 4.416 ;
; instruction[29] ; Branch      ;       ; 4.169 ; 4.695 ;       ;
; instruction[29] ; Jump        ;       ; 4.265 ; 4.766 ;       ;
; instruction[29] ; MemToReg    ;       ; 3.823 ; 4.379 ;       ;
; instruction[29] ; MemWrite    ; 3.866 ;       ;       ; 4.455 ;
; instruction[29] ; RegDst      ;       ; 4.751 ; 5.252 ;       ;
; instruction[29] ; RegWrite    ; 5.410 ; 5.510 ; 5.930 ; 6.156 ;
; instruction[30] ; ALUOp[0]    ;       ; 5.782 ; 6.164 ;       ;
; instruction[30] ; ALUOp[1]    ; 4.992 ; 4.639 ; 5.118 ; 5.464 ;
; instruction[30] ; ALUOp[2]    ; 4.984 ; 4.648 ; 5.126 ; 5.514 ;
; instruction[30] ; ALUSrc      ; 4.614 ; 4.536 ; 5.023 ; 5.117 ;
; instruction[30] ; Branch      ;       ; 4.371 ; 4.884 ;       ;
; instruction[30] ; Jump        ;       ; 3.964 ; 4.499 ;       ;
; instruction[30] ; MemToReg    ;       ; 4.535 ; 5.017 ;       ;
; instruction[30] ; MemWrite    ;       ; 4.840 ; 5.296 ;       ;
; instruction[30] ; RegDst      ;       ; 4.896 ; 5.383 ;       ;
; instruction[30] ; RegWrite    ;       ; 5.739 ; 6.123 ;       ;
; instruction[31] ; ALUOp[0]    ;       ; 5.849 ; 6.255 ;       ;
; instruction[31] ; ALUOp[1]    ; 4.762 ; 4.706 ; 5.209 ; 5.448 ;
; instruction[31] ; ALUOp[2]    ; 5.051 ; 4.715 ; 5.217 ; 5.605 ;
; instruction[31] ; ALUSrc      ; 4.294 ; 4.676 ; 5.177 ; 4.926 ;
; instruction[31] ; Branch      ;       ; 4.438 ; 4.975 ;       ;
; instruction[31] ; Jump        ;       ; 4.121 ; 4.685 ;       ;
; instruction[31] ; MemToReg    ; 4.288 ;       ;       ; 4.925 ;
; instruction[31] ; MemWrite    ; 4.567 ;       ;       ; 5.230 ;
; instruction[31] ; RegDst      ;       ; 4.963 ; 5.474 ;       ;
; instruction[31] ; RegWrite    ; 5.839 ; 5.806 ; 6.214 ; 6.612 ;
+-----------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; Zero            ; Branch      ; 6.464  ; 6.344  ; 6.530  ; 6.401  ;
; instruction[0]  ; ALUOp[0]    ;        ; 9.066  ; 9.418  ;        ;
; instruction[0]  ; ALUOp[1]    ; 9.910  ; 9.234  ; 9.770  ; 10.138 ;
; instruction[0]  ; ALUOp[2]    ; 8.057  ; 8.157  ; 8.583  ; 8.327  ;
; instruction[0]  ; ALUSrc      ; 9.169  ; 9.106  ; 9.518  ; 9.403  ;
; instruction[0]  ; RegDst      ;        ; 8.068  ; 8.329  ;        ;
; instruction[0]  ; RegWrite    ;        ; 10.687 ; 11.027 ;        ;
; instruction[1]  ; ALUOp[0]    ; 9.301  ;        ;        ; 9.420  ;
; instruction[1]  ; ALUOp[1]    ; 9.653  ; 9.792  ; 10.002 ; 9.588  ;
; instruction[1]  ; ALUOp[2]    ; 8.846  ;        ;        ; 8.858  ;
; instruction[1]  ; ALUSrc      ; 9.958  ; 9.895  ; 10.049 ; 9.934  ;
; instruction[1]  ; RegDst      ; 8.077  ; 8.857  ; 8.860  ; 8.322  ;
; instruction[1]  ; RegWrite    ; 10.775 ; 11.476 ; 11.558 ; 10.941 ;
; instruction[2]  ; ALUOp[0]    ;        ; 9.599  ; 9.924  ;        ;
; instruction[2]  ; ALUOp[1]    ; 9.952  ; 9.767  ; 10.276 ; 10.206 ;
; instruction[2]  ; ALUOp[2]    ;        ; 8.690  ; 9.089  ;        ;
; instruction[2]  ; ALUSrc      ; 9.602  ; 9.539  ; 9.889  ; 9.781  ;
; instruction[2]  ; RegDst      ; 8.314  ; 8.501  ; 8.700  ; 8.743  ;
; instruction[2]  ; RegWrite    ; 11.012 ; 11.120 ; 11.398 ; 11.362 ;
; instruction[3]  ; ALUOp[0]    ; 9.401  ;        ;        ; 9.748  ;
; instruction[3]  ; ALUOp[1]    ; 9.753  ; 9.991  ; 10.427 ; 9.916  ;
; instruction[3]  ; ALUOp[2]    ; 9.592  ;        ;        ; 9.821  ;
; instruction[3]  ; ALUSrc      ; 10.704 ; 10.641 ; 11.012 ; 10.897 ;
; instruction[3]  ; RegDst      ;        ; 9.603  ; 9.823  ;        ;
; instruction[3]  ; RegWrite    ;        ; 12.222 ; 12.521 ;        ;
; instruction[4]  ; ALUOp[0]    ;        ; 10.416 ; 10.710 ;        ;
; instruction[4]  ; ALUOp[1]    ; 9.530  ; 10.584 ; 11.062 ; 9.695  ;
; instruction[4]  ; ALUOp[2]    ; 9.585  ; 9.507  ; 9.875  ; 9.831  ;
; instruction[4]  ; ALUSrc      ; 10.697 ; 10.634 ; 11.022 ; 10.907 ;
; instruction[4]  ; RegDst      ;        ; 9.596  ; 9.833  ;        ;
; instruction[4]  ; RegWrite    ;        ; 12.215 ; 12.531 ;        ;
; instruction[5]  ; ALUOp[0]    ; 10.471 ;        ;        ; 10.841 ;
; instruction[5]  ; ALUOp[1]    ; 10.823 ; 9.456  ; 9.955  ; 11.009 ;
; instruction[5]  ; ALUOp[2]    ; 9.636  ; 9.592  ; 10.010 ; 9.932  ;
; instruction[5]  ; ALUSrc      ; 10.783 ; 10.668 ; 11.122 ; 11.059 ;
; instruction[5]  ; RegDst      ; 9.594  ;        ;        ; 10.021 ;
; instruction[5]  ; RegWrite    ; 12.292 ;        ;        ; 12.640 ;
; instruction[26] ; ALUOp[0]    ;        ; 11.194 ; 11.436 ;        ;
; instruction[26] ; ALUOp[1]    ; 10.308 ; 11.362 ; 11.788 ; 10.421 ;
; instruction[26] ; ALUOp[2]    ; 10.363 ; 10.285 ; 10.601 ; 10.557 ;
; instruction[26] ; ALUSrc      ; 11.475 ; 11.412 ; 11.748 ; 11.633 ;
; instruction[26] ; Branch      ; 8.229  ; 8.123  ; 8.567  ; 8.470  ;
; instruction[26] ; Jump        ;        ; 8.914  ; 9.286  ;        ;
; instruction[26] ; MemToReg    ; 8.665  ;        ;        ; 8.984  ;
; instruction[26] ; MemWrite    ; 9.350  ;        ;        ; 9.580  ;
; instruction[26] ; RegDst      ;        ; 10.374 ; 10.559 ;        ;
; instruction[26] ; RegWrite    ; 11.395 ; 12.993 ; 13.257 ; 11.801 ;
; instruction[27] ; ALUOp[0]    ;        ; 11.034 ; 11.229 ;        ;
; instruction[27] ; ALUOp[1]    ; 10.325 ; 11.202 ; 11.581 ; 10.611 ;
; instruction[27] ; ALUOp[2]    ; 10.203 ; 10.125 ; 10.394 ; 10.350 ;
; instruction[27] ; ALUSrc      ; 11.315 ; 11.252 ; 11.541 ; 11.426 ;
; instruction[27] ; Branch      ;        ; 8.715  ; 9.055  ;        ;
; instruction[27] ; Jump        ; 8.266  ;        ;        ; 8.516  ;
; instruction[27] ; MemToReg    ; 9.156  ;        ;        ; 9.498  ;
; instruction[27] ; MemWrite    ; 9.841  ;        ;        ; 10.094 ;
; instruction[27] ; RegDst      ;        ; 10.214 ; 10.352 ;        ;
; instruction[27] ; RegWrite    ; 11.886 ; 12.833 ; 13.050 ; 12.315 ;
; instruction[28] ; ALUOp[0]    ;        ; 11.117 ; 11.395 ;        ;
; instruction[28] ; ALUOp[1]    ; 10.231 ; 11.285 ; 11.747 ; 10.380 ;
; instruction[28] ; ALUOp[2]    ; 10.286 ; 10.208 ; 10.560 ; 10.516 ;
; instruction[28] ; ALUSrc      ; 11.398 ; 11.335 ; 11.707 ; 11.592 ;
; instruction[28] ; Branch      ; 8.717  ;        ;        ; 9.012  ;
; instruction[28] ; Jump        ;        ; 8.837  ; 9.245  ;        ;
; instruction[28] ; MemToReg    ;        ; 8.660  ; 9.064  ;        ;
; instruction[28] ; MemWrite    ;        ; 9.256  ; 9.749  ;        ;
; instruction[28] ; RegDst      ;        ; 10.297 ; 10.518 ;        ;
; instruction[28] ; RegWrite    ;        ; 12.916 ; 13.216 ;        ;
; instruction[29] ; ALUOp[0]    ;        ; 10.669 ; 10.945 ;        ;
; instruction[29] ; ALUOp[1]    ; 9.783  ; 10.837 ; 11.297 ; 9.930  ;
; instruction[29] ; ALUOp[2]    ; 9.838  ; 9.760  ; 10.110 ; 10.066 ;
; instruction[29] ; ALUSrc      ; 10.950 ; 10.887 ; 11.257 ; 11.142 ;
; instruction[29] ; Branch      ;        ; 8.175  ; 8.624  ;        ;
; instruction[29] ; Jump        ;        ; 8.389  ; 8.795  ;        ;
; instruction[29] ; MemToReg    ;        ; 7.462  ; 7.915  ;        ;
; instruction[29] ; MemWrite    ; 7.715  ;        ;        ; 7.961  ;
; instruction[29] ; RegDst      ;        ; 9.849  ; 10.068 ;        ;
; instruction[29] ; RegWrite    ; 10.391 ; 12.468 ; 12.766 ; 10.789 ;
; instruction[30] ; ALUOp[0]    ;        ; 11.031 ; 11.255 ;        ;
; instruction[30] ; ALUOp[1]    ; 10.145 ; 11.199 ; 11.607 ; 10.240 ;
; instruction[30] ; ALUOp[2]    ; 10.200 ; 10.122 ; 10.420 ; 10.376 ;
; instruction[30] ; ALUSrc      ; 11.312 ; 11.249 ; 11.567 ; 11.452 ;
; instruction[30] ; Branch      ;        ; 8.712  ; 9.081  ;        ;
; instruction[30] ; Jump        ;        ; 7.772  ; 8.216  ;        ;
; instruction[30] ; MemToReg    ;        ; 9.149  ; 9.462  ;        ;
; instruction[30] ; MemWrite    ;        ; 9.745  ; 10.147 ;        ;
; instruction[30] ; RegDst      ;        ; 10.211 ; 10.378 ;        ;
; instruction[30] ; RegWrite    ;        ; 12.830 ; 13.076 ;        ;
; instruction[31] ; ALUOp[0]    ;        ; 11.138 ; 11.367 ;        ;
; instruction[31] ; ALUOp[1]    ; 10.252 ; 11.306 ; 11.719 ; 10.352 ;
; instruction[31] ; ALUOp[2]    ; 10.307 ; 10.229 ; 10.532 ; 10.488 ;
; instruction[31] ; ALUSrc      ; 11.419 ; 11.356 ; 11.679 ; 11.564 ;
; instruction[31] ; Branch      ;        ; 8.819  ; 9.193  ;        ;
; instruction[31] ; Jump        ;        ; 8.098  ; 8.546  ;        ;
; instruction[31] ; MemToReg    ; 8.681  ;        ;        ; 8.957  ;
; instruction[31] ; MemWrite    ; 9.366  ;        ;        ; 9.553  ;
; instruction[31] ; RegDst      ;        ; 10.318 ; 10.490 ;        ;
; instruction[31] ; RegWrite    ; 11.411 ; 12.937 ; 13.188 ; 11.774 ;
+-----------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; Zero            ; Branch      ; 3.338 ; 3.366 ; 3.580 ; 3.601 ;
; instruction[0]  ; ALUOp[0]    ;       ; 4.876 ; 5.342 ;       ;
; instruction[0]  ; ALUOp[1]    ; 4.220 ; 4.294 ; 4.768 ; 4.781 ;
; instruction[0]  ; ALUOp[2]    ; 4.003 ; 4.139 ; 4.639 ; 4.620 ;
; instruction[0]  ; ALUSrc      ; 4.174 ; 4.484 ; 5.003 ; 4.767 ;
; instruction[0]  ; RegDst      ;       ; 3.990 ; 4.561 ;       ;
; instruction[0]  ; RegWrite    ;       ; 5.614 ; 6.040 ;       ;
; instruction[1]  ; ALUOp[0]    ; 4.999 ;       ;       ; 5.244 ;
; instruction[1]  ; ALUOp[1]    ; 4.302 ; 4.631 ; 4.675 ; 4.457 ;
; instruction[1]  ; ALUOp[2]    ; 4.296 ;       ;       ; 4.507 ;
; instruction[1]  ; ALUSrc      ; 4.651 ; 4.424 ; 4.542 ; 4.847 ;
; instruction[1]  ; RegDst      ; 4.218 ; 4.467 ; 4.641 ; 4.358 ;
; instruction[1]  ; RegWrite    ; 5.697 ; 6.091 ; 6.120 ; 5.982 ;
; instruction[2]  ; ALUOp[0]    ;       ; 5.120 ; 5.602 ;       ;
; instruction[2]  ; ALUOp[1]    ; 4.789 ; 3.969 ; 4.501 ; 5.475 ;
; instruction[2]  ; ALUOp[2]    ;       ; 4.221 ; 4.726 ;       ;
; instruction[2]  ; ALUSrc      ; 4.418 ; 4.439 ; 4.922 ; 5.027 ;
; instruction[2]  ; RegDst      ; 4.233 ; 4.234 ; 4.821 ; 4.738 ;
; instruction[2]  ; RegWrite    ; 5.712 ; 5.858 ; 6.300 ; 6.362 ;
; instruction[3]  ; ALUOp[0]    ; 4.942 ;       ;       ; 5.600 ;
; instruction[3]  ; ALUOp[1]    ; 4.312 ; 4.450 ; 4.960 ; 4.882 ;
; instruction[3]  ; ALUOp[2]    ; 4.658 ;       ;       ; 5.263 ;
; instruction[3]  ; ALUSrc      ; 4.854 ; 5.164 ; 5.717 ; 5.481 ;
; instruction[3]  ; RegDst      ;       ; 4.670 ; 5.275 ;       ;
; instruction[3]  ; RegWrite    ;       ; 6.294 ; 6.754 ;       ;
; instruction[4]  ; ALUOp[0]    ;       ; 5.505 ; 5.948 ;       ;
; instruction[4]  ; ALUOp[1]    ; 4.715 ; 4.923 ; 5.374 ; 5.248 ;
; instruction[4]  ; ALUOp[2]    ; 4.707 ; 4.768 ; 5.245 ; 5.298 ;
; instruction[4]  ; ALUSrc      ; 4.803 ; 5.113 ; 5.609 ; 5.373 ;
; instruction[4]  ; RegDst      ;       ; 4.619 ; 5.167 ;       ;
; instruction[4]  ; RegWrite    ;       ; 6.243 ; 6.646 ;       ;
; instruction[5]  ; ALUOp[0]    ; 5.397 ;       ;       ; 6.134 ;
; instruction[5]  ; ALUOp[1]    ; 4.823 ; 4.697 ; 5.344 ; 5.552 ;
; instruction[5]  ; ALUOp[2]    ; 4.694 ; 4.747 ; 5.336 ; 5.397 ;
; instruction[5]  ; ALUSrc      ; 5.058 ; 4.822 ; 5.432 ; 5.742 ;
; instruction[5]  ; RegDst      ; 4.616 ;       ;       ; 5.248 ;
; instruction[5]  ; RegWrite    ; 6.095 ;       ;       ; 6.872 ;
; instruction[26] ; ALUOp[0]    ;       ; 5.835 ; 6.239 ;       ;
; instruction[26] ; ALUOp[1]    ; 4.732 ; 4.532 ; 5.047 ; 5.433 ;
; instruction[26] ; ALUOp[2]    ; 5.037 ; 5.098 ; 5.536 ; 5.589 ;
; instruction[26] ; ALUSrc      ; 4.264 ; 4.620 ; 5.125 ; 4.911 ;
; instruction[26] ; Branch      ; 4.086 ; 4.114 ; 4.683 ; 4.714 ;
; instruction[26] ; Jump        ;       ; 4.463 ; 4.972 ;       ;
; instruction[26] ; MemToReg    ; 4.258 ;       ;       ; 4.910 ;
; instruction[26] ; MemWrite    ; 4.537 ;       ;       ; 5.215 ;
; instruction[26] ; RegDst      ;       ; 4.949 ; 5.458 ;       ;
; instruction[26] ; RegWrite    ; 5.809 ; 5.750 ; 6.162 ; 6.597 ;
; instruction[27] ; ALUOp[0]    ;       ; 5.776 ; 6.166 ;       ;
; instruction[27] ; ALUOp[1]    ; 4.945 ; 4.633 ; 5.120 ; 5.466 ;
; instruction[27] ; ALUOp[2]    ; 4.978 ; 4.642 ; 5.128 ; 5.516 ;
; instruction[27] ; ALUSrc      ; 4.477 ; 4.603 ; 5.088 ; 5.119 ;
; instruction[27] ; Branch      ;       ; 4.365 ; 4.886 ;       ;
; instruction[27] ; Jump        ; 4.096 ;       ;       ; 4.729 ;
; instruction[27] ; MemToReg    ; 4.471 ;       ;       ; 5.152 ;
; instruction[27] ; MemWrite    ; 4.750 ;       ;       ; 5.457 ;
; instruction[27] ; RegDst      ;       ; 4.890 ; 5.385 ;       ;
; instruction[27] ; RegWrite    ; 6.022 ; 5.733 ; 6.125 ; 6.839 ;
; instruction[28] ; ALUOp[0]    ;       ; 5.835 ; 6.253 ;       ;
; instruction[28] ; ALUOp[1]    ; 4.495 ; 4.564 ; 5.088 ; 5.176 ;
; instruction[28] ; ALUOp[2]    ; 4.334 ; 5.098 ; 5.550 ; 4.998 ;
; instruction[28] ; ALUSrc      ; 4.652 ; 4.347 ; 4.902 ; 5.194 ;
; instruction[28] ; Branch      ; 4.316 ;       ;       ; 4.976 ;
; instruction[28] ; Jump        ;       ; 4.463 ; 4.986 ;       ;
; instruction[28] ; MemToReg    ;       ; 4.346 ; 4.896 ;       ;
; instruction[28] ; MemWrite    ;       ; 4.651 ; 5.175 ;       ;
; instruction[28] ; RegDst      ;       ; 4.949 ; 5.472 ;       ;
; instruction[28] ; RegWrite    ;       ; 5.777 ; 6.200 ;       ;
; instruction[29] ; ALUOp[0]    ;       ; 5.637 ; 6.033 ;       ;
; instruction[29] ; ALUOp[1]    ; 4.291 ; 4.364 ; 4.869 ; 4.935 ;
; instruction[29] ; ALUOp[2]    ; 4.839 ; 4.191 ; 4.714 ; 5.383 ;
; instruction[29] ; ALUSrc      ; 3.823 ; 4.380 ; 4.893 ; 4.416 ;
; instruction[29] ; Branch      ;       ; 4.169 ; 4.695 ;       ;
; instruction[29] ; Jump        ;       ; 4.265 ; 4.766 ;       ;
; instruction[29] ; MemToReg    ;       ; 3.823 ; 4.379 ;       ;
; instruction[29] ; MemWrite    ; 3.866 ;       ;       ; 4.455 ;
; instruction[29] ; RegDst      ;       ; 4.751 ; 5.252 ;       ;
; instruction[29] ; RegWrite    ; 5.410 ; 5.510 ; 5.930 ; 6.156 ;
; instruction[30] ; ALUOp[0]    ;       ; 5.782 ; 6.164 ;       ;
; instruction[30] ; ALUOp[1]    ; 4.992 ; 4.639 ; 5.118 ; 5.464 ;
; instruction[30] ; ALUOp[2]    ; 4.984 ; 4.648 ; 5.126 ; 5.514 ;
; instruction[30] ; ALUSrc      ; 4.614 ; 4.536 ; 5.023 ; 5.117 ;
; instruction[30] ; Branch      ;       ; 4.371 ; 4.884 ;       ;
; instruction[30] ; Jump        ;       ; 3.964 ; 4.499 ;       ;
; instruction[30] ; MemToReg    ;       ; 4.535 ; 5.017 ;       ;
; instruction[30] ; MemWrite    ;       ; 4.840 ; 5.296 ;       ;
; instruction[30] ; RegDst      ;       ; 4.896 ; 5.383 ;       ;
; instruction[30] ; RegWrite    ;       ; 5.739 ; 6.123 ;       ;
; instruction[31] ; ALUOp[0]    ;       ; 5.849 ; 6.255 ;       ;
; instruction[31] ; ALUOp[1]    ; 4.762 ; 4.706 ; 5.209 ; 5.448 ;
; instruction[31] ; ALUOp[2]    ; 5.051 ; 4.715 ; 5.217 ; 5.605 ;
; instruction[31] ; ALUSrc      ; 4.294 ; 4.676 ; 5.177 ; 4.926 ;
; instruction[31] ; Branch      ;       ; 4.438 ; 4.975 ;       ;
; instruction[31] ; Jump        ;       ; 4.121 ; 4.685 ;       ;
; instruction[31] ; MemToReg    ; 4.288 ;       ;       ; 4.925 ;
; instruction[31] ; MemWrite    ; 4.567 ;       ;       ; 5.230 ;
; instruction[31] ; RegDst      ;       ; 4.963 ; 5.474 ;       ;
; instruction[31] ; RegWrite    ; 5.839 ; 5.806 ; 6.214 ; 6.612 ;
+-----------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RegDst        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Jump          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Branch        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MemToReg      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOp[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOp[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOp[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MemWrite      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUSrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegWrite      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; instruction[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[16]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[17]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[18]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[19]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[20]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[21]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[22]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[23]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[24]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[25]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[29]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[26]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[28]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[27]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[30]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[31]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Zero                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RegDst        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Jump          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Branch        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MemToReg      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUOp[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ALUOp[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUOp[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RegDst        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Jump          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Branch        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MemToReg      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUOp[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ALUOp[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUOp[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RegDst        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Jump          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Branch        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MemToReg      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUOp[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ALUOp[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUOp[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MemWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUSrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegWrite      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 97    ; 97   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jun 08 17:53:12 2025
Info: Command: quartus_sta CONTROL_UNIT -c CONTROL_UNIT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CONTROL_UNIT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info: Analyzing Fast 1200mV 0C Model
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4687 megabytes
    Info: Processing ended: Sun Jun 08 17:53:13 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


