![[스크린샷 2025-03-12 16.41.43.png]]
### 과거 컴퓨터 구성
- 버스에 대한 개념
- 한번에 한 컴포넌트만 사용 가능
- 빠른장치와 - 느린장치가 한 버스에 묶여있는 문제

#### Structure of a large Pentium system
![[스크린샷 2025-03-12 16.45.42.png]]

---

## Processors
> cpu에서 실행되는 명령어 - instruction![[스크린샷 2025-03-12 16.51.27.png]]
- CPU 종류마다 명령어 집합은 달라
- x86 - intel
- ARM
- MIPS

OP Code - 연산자 선택
Addr 1 - 피연산자
Addr 2 - 2번째 피연산자
Imediate value - 연산에 직접적인 값

#### (SW 계층에) 보이는 부분
- registers
#### (SW 계층에) 보이지 않는 부분
- ALU(Arithmetic and Logic Unit) or datapath
- cache
- MMU(Memory Management Unit) - 가상메모리 관리
  -  응용 SW 수준에서는 보이지 않지만, OS 수준에서 관리됨

---
## Registers
#### 범용 레지스터(General-purpose registers)
- 산술-논리 연산의 대상잉 되는 데이터 저장
#### 특별한 레지스터(Special registers)
- 상태 확인, 프로시저 호출용 등
- Program counter
  - 다음 실행할 명령어(instruction)의 주소
- Stack pointer
  - 스택의 top -> (함수호출 할 떄 사용(?))
  - 스택에는 진입한 프로시저에 대한 프레임이 할당됨
  - 스택 프레임에 저장되는 요소 : 인자, 지역변수. 임시변수
- PSW(Program Status Word)
  - condition code(연산을 수행하고 난 후에 남은 condition), CPU 우선순위, 모드(user/kernel)
  - 사용자 프로그램은 대개 PSW 전체를 읽을 수 있지만, 쓰기는 일부 필드만 가능

---
## Kernel vs User
#### Kernel mode (supervisor mode):
- 시스템 수준의 코드가 수행될 때의 CPU 모드
- 하드웨어와 시스템 자원에 대한 제한없는 접근이 가능
#### User mode:
- 일반 응용 코드가 수행될 때의 CPU 모드![[스크린샷 2025-03-12 17.16.57.png]]
#### Kernel space:
- 핵심 OS 코드가 사용하는 메모리 영역
- kernel mode에서만 접근 가능
#### User space:
- 사용자 응용 프로그램이 사용하는 영역
- user mode에서는 이 영역만 접근

---
## Pipelining - 중요
![[스크린샷 2025-03-14 12.01.44.png]]![[스크린샷 2025-03-14 12.04.29.png]]

---
## Moore's Law
![[noore's Law.png]]

- **정의**
    - 인텔 공동 창업자였던 고든 무어(Gordon Moore)가 1965년 제시한 관찰/예측
    - **“반도체 칩에 집적되는 트랜지스터의 수가 약 18~24개월마다(대략 2년 주기) 두 배로 증가한다.”** 라고 함
---
## DRAM과의 관계
![[스크린샷 2025-03-14 12.14.03.png]]
- **DRAM의 발전 속도**
    - DRAM(Dynamic Random Access Memory) 역시 **반도체 공정**을 기반으로 제작
    - 공정이 미세화될수록 같은 면적에 더 많은 용량의 셀을 집적할 수 있어, **단위 칩당 용량**이 계속해서 증가
    - 이러한 용량 증가는 기본적으로 무어의 법칙과 유사한 궤도로 움직여 왔음
- **용량·속도 vs. 비용**
    - 무어의 법칙에 따른 집적도 향상 덕분에, **DRAM 용량과 성능은 꾸준히 향상**하면서도 가격은 장기적으로 하락 추세
    - 예컨대, “1GB 메모리 → 수GB, 수십GB 메모리”로 확대되는 데 걸리는 시간이 점점 짧아지고, 이 과정을 거치며 단가도 낮아짐
---
## 고찰
- 칩이 수행할 수 있는 트랜지스터 수의 증대
    - 프로세서에 더 많은 로직/메모리가 가능해짐
        - superscalar 구조
        - on-chip cache 용량 증대
        - SMT 지원 예시: hyperthreading
- 프로세서-메모리 병목
    - 메모리 지연 시간으로 인한 프로세서 대기 발생
    - 해소 기법
        - 명령어 예측 실행 / 재순서화(re-order)
        - 광폭의 메모리 버스
        - 대단위 캐시
        - 분기 예측(branch prediction)
- 기타 해소 기법
    - PIM(Processing-in-Memory)
    - 3D Integration: 프로세서 패키지에 DRAM 칩을 직접 결합
    - DRAM 구조의 개선