输出相应输入的改变而改变需要一定的时间。下图显示了缓冲器的一个输入改变和随后输出改变所产生的延迟。这个图称为时序图(timing diagram)，它
描述了当输入改变时，缓冲器电路的瞬时响应（transient response）。

<img width="284" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/70059475-7ef2-4bd3-a916-e6ba687899d8">

曲线箭头表示Y的上升沿由A的上升沿引起。

在输入信号A的50%点，到输出信号Y的50%点之间测量延迟。

50%点是信号在转变过程中电压处于高电平和底电平之间中间点的位置。

组合逻辑电路的时序特征包括传播延迟（propagation dely）和最小延迟(contamination dely)。

传播延迟 $t_{pd}$ 是当输入改变，直到一个或多个输出达到他们的最终值所经历的最长时间。

最小延迟 $t_{cd}$ 是当一个输入发生变化直到任何一个输出开始改变的最短时间。

<img width="286" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/37fb8b85-5a05-4471-9b67-591cbddececd">

传播延迟和最小延迟也可以由一个信号从输入到输出的路径来确定。如图：

<img width="331" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/690118f6-668f-4e55-a21e-3dc8742f02ca">

从A或B到输出Y是关键路径（critical path），它是最长的路径也是最慢的路径。它限制了电路运行的速度。

从D到Y是最短路径，也是最快路径。

组合电路的传播延迟是关键路径上每一个元件的传播延迟之和。

最小延迟是最短路径上每个元件的最小延迟之和。

<img width="745" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/bf32b717-61d5-45a9-843e-3922608fb7a4">

$t_{pd} = 2t_{pd \_\text{AND}} + t_{pd \_\text{OR}}$

<img width="747" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/e56c1f57-a64d-4e15-bd52-cc0740e17ae0">

$t_{cd} = t_{cd \_ AND}$


