TimeQuest Timing Analyzer report for check
Tue Dec  1 19:22:12 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'State_Machine:inst4|inst'
 12. Slow Model Setup: 'w1'
 13. Slow Model Hold: 'w1'
 14. Slow Model Hold: 'State_Machine:inst4|inst'
 15. Slow Model Minimum Pulse Width: 'w1'
 16. Slow Model Minimum Pulse Width: 'State_Machine:inst4|inst'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'State_Machine:inst4|inst'
 27. Fast Model Setup: 'w1'
 28. Fast Model Hold: 'w1'
 29. Fast Model Hold: 'State_Machine:inst4|inst'
 30. Fast Model Minimum Pulse Width: 'w1'
 31. Fast Model Minimum Pulse Width: 'State_Machine:inst4|inst'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; check                                                            ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; State_Machine:inst4|inst ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { State_Machine:inst4|inst } ;
; w1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w1 }                       ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; INF MHz    ; 226.76 MHz      ; State_Machine:inst4|inst ; limit due to hold check                                       ;
; 952.38 MHz ; 450.05 MHz      ; w1                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; State_Machine:inst4|inst ; -0.751 ; -9.752        ;
; w1                       ; -0.050 ; -0.050        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -2.565 ; -4.679        ;
; State_Machine:inst4|inst ; -2.205 ; -32.648       ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.222 ; -4.222        ;
; State_Machine:inst4|inst ; -0.500 ; -16.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'State_Machine:inst4|inst'                                                                                                                              ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.751 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 2.062      ;
; -0.751 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 2.062      ;
; -0.751 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 2.062      ;
; -0.751 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 2.062      ;
; -0.620 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.938      ;
; -0.620 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.938      ;
; -0.620 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.938      ;
; -0.620 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.938      ;
; -0.571 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.945      ;
; -0.571 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.945      ;
; -0.571 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.945      ;
; -0.571 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.945      ;
; -0.508 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 1.819      ;
; -0.508 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 1.819      ;
; -0.508 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 1.819      ;
; -0.508 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.775      ; 1.819      ;
; -0.496 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 2.049      ;
; -0.496 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 2.049      ;
; -0.496 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 2.049      ;
; -0.496 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 2.049      ;
; -0.488 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.806      ;
; -0.488 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.806      ;
; -0.488 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.806      ;
; -0.488 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.782      ; 1.806      ;
; -0.443 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.817      ;
; -0.443 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.817      ;
; -0.443 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.817      ;
; -0.443 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.838      ; 1.817      ;
; -0.214 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 1.767      ;
; -0.214 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 1.767      ;
; -0.214 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 1.767      ;
; -0.214 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.017      ; 1.767      ;
; 2.204  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.488      ; 2.070      ;
; 2.204  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.488      ; 2.070      ;
; 2.204  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.488      ; 2.070      ;
; 2.204  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.488      ; 2.070      ;
; 2.212  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.544      ; 2.118      ;
; 2.212  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.544      ; 2.118      ;
; 2.212  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.544      ; 2.118      ;
; 2.212  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.544      ; 2.118      ;
; 2.351  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.481      ; 1.916      ;
; 2.351  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.481      ; 1.916      ;
; 2.351  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.481      ; 1.916      ;
; 2.351  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.481      ; 1.916      ;
; 2.475  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.723      ; 2.034      ;
; 2.475  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.723      ; 2.034      ;
; 2.475  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.723      ; 2.034      ;
; 2.475  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.723      ; 2.034      ;
; 2.704  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.488      ; 2.070      ;
; 2.704  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.488      ; 2.070      ;
; 2.704  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.488      ; 2.070      ;
; 2.704  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.488      ; 2.070      ;
; 2.712  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.544      ; 2.118      ;
; 2.712  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.544      ; 2.118      ;
; 2.712  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.544      ; 2.118      ;
; 2.712  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.544      ; 2.118      ;
; 2.851  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.481      ; 1.916      ;
; 2.851  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.481      ; 1.916      ;
; 2.851  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.481      ; 1.916      ;
; 2.851  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.481      ; 1.916      ;
; 2.975  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.723      ; 2.034      ;
; 2.975  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.723      ; 2.034      ;
; 2.975  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.723      ; 2.034      ;
; 2.975  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.723      ; 2.034      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w1'                                                                                                                             ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.050 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 1.086      ;
; 0.022  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 1.014      ;
; 0.024  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 1.012      ;
; 0.043  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.500        ; 2.706      ; 3.199      ;
; 0.379  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.657      ;
; 0.543  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 1.000        ; 2.706      ; 3.199      ;
; 2.384  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.500        ; 2.706      ; 1.108      ;
; 2.835  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.500        ; 2.706      ; 0.657      ;
; 2.884  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 1.000        ; 2.706      ; 1.108      ;
; 3.335  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 1.000        ; 2.706      ; 0.657      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w1'                                                                                                                              ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.565 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.000        ; 2.706      ; 0.657      ;
; -2.114 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.000        ; 2.706      ; 1.108      ;
; -2.065 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; -0.500       ; 2.706      ; 0.657      ;
; -1.614 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; -0.500       ; 2.706      ; 1.108      ;
; 0.227  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.000        ; 2.706      ; 3.199      ;
; 0.391  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.657      ;
; 0.727  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; -0.500       ; 2.706      ; 3.199      ;
; 0.746  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 1.012      ;
; 0.748  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 1.014      ;
; 0.820  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 1.086      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'State_Machine:inst4|inst'                                                                                                                               ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.205 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.723      ; 2.034      ;
; -2.205 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.723      ; 2.034      ;
; -2.205 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.723      ; 2.034      ;
; -2.205 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.723      ; 2.034      ;
; -2.081 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.481      ; 1.916      ;
; -2.081 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.481      ; 1.916      ;
; -2.081 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.481      ; 1.916      ;
; -2.081 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.481      ; 1.916      ;
; -1.942 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.544      ; 2.118      ;
; -1.942 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.544      ; 2.118      ;
; -1.942 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.544      ; 2.118      ;
; -1.942 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.544      ; 2.118      ;
; -1.934 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.488      ; 2.070      ;
; -1.934 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.488      ; 2.070      ;
; -1.934 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.488      ; 2.070      ;
; -1.934 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.488      ; 2.070      ;
; -1.705 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.723      ; 2.034      ;
; -1.705 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.723      ; 2.034      ;
; -1.705 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.723      ; 2.034      ;
; -1.705 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.723      ; 2.034      ;
; -1.581 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.481      ; 1.916      ;
; -1.581 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.481      ; 1.916      ;
; -1.581 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.481      ; 1.916      ;
; -1.581 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.481      ; 1.916      ;
; -1.442 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.544      ; 2.118      ;
; -1.442 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.544      ; 2.118      ;
; -1.442 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.544      ; 2.118      ;
; -1.442 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.544      ; 2.118      ;
; -1.434 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.488      ; 2.070      ;
; -1.434 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.488      ; 2.070      ;
; -1.434 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.488      ; 2.070      ;
; -1.434 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.488      ; 2.070      ;
; 0.984  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 1.767      ;
; 0.984  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 1.767      ;
; 0.984  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 1.767      ;
; 0.984  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 1.767      ;
; 1.213  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.817      ;
; 1.213  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.817      ;
; 1.213  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.817      ;
; 1.213  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.817      ;
; 1.258  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.806      ;
; 1.258  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.806      ;
; 1.258  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.806      ;
; 1.258  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.806      ;
; 1.266  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 2.049      ;
; 1.266  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 2.049      ;
; 1.266  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 2.049      ;
; 1.266  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.017      ; 2.049      ;
; 1.278  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 1.819      ;
; 1.278  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 1.819      ;
; 1.278  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 1.819      ;
; 1.278  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 1.819      ;
; 1.341  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.945      ;
; 1.341  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.945      ;
; 1.341  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.945      ;
; 1.341  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.838      ; 1.945      ;
; 1.390  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.938      ;
; 1.390  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.938      ;
; 1.390  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.938      ;
; 1.390  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.782      ; 1.938      ;
; 1.521  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 2.062      ;
; 1.521  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 2.062      ;
; 1.521  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 2.062      ;
; 1.521  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.775      ; 2.062      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w1'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w1    ; Rise       ; w1                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; w1|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; w1|combout                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'State_Machine:inst4|inst'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 4.396 ; 4.396 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 4.056 ; 4.056 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 4.312 ; 4.312 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 4.316 ; 4.316 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 4.396 ; 4.396 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.457 ; 0.457 ; Fall       ; w1                       ;
; w2        ; w1                       ; 4.344 ; 4.344 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -3.345 ; -3.345 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -3.382 ; -3.382 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -3.445 ; -3.445 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -3.345 ; -3.345 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -3.358 ; -3.358 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; -0.227 ; -0.227 ; Fall       ; w1                       ;
; w2        ; w1                       ; -4.114 ; -4.114 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 8.893  ; 8.893  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 9.383  ; 9.383  ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 9.319  ; 9.319  ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 9.839  ; 9.839  ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 9.312  ; 9.312  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 9.346  ; 9.346  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 9.286  ; 9.286  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 8.830  ; 8.830  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 9.001  ; 9.001  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 9.386  ; 9.386  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 9.057  ; 9.057  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 9.016  ; 9.016  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 8.980  ; 8.980  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 8.886  ; 8.886  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 10.014 ; 10.014 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.975  ; 9.975  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.469  ; 9.469  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 10.060 ; 10.060 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 10.055 ; 10.055 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.541  ; 9.541  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 9.521  ; 9.521  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 11.053 ; 11.053 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 11.280 ; 11.280 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 11.845 ; 11.845 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 11.127 ; 11.127 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 10.590 ; 10.590 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 11.820 ; 11.820 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 11.974 ; 11.974 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 8.414  ; 8.414  ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 8.456  ; 8.456  ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 8.036  ; 8.036  ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 7.959  ; 7.959  ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 6.915  ; 6.915  ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 7.029  ; 7.029  ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 7.168  ; 7.168  ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 7.340  ; 7.340  ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.381  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.310  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.269  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.309  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.267  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.631  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.610  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.934  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 5.127  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.996  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 5.217  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.447  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.404  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.573  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.424  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.385  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.084  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.224  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.248  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.913  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.937  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 7.161  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.340  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.985  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 6.617  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 6.889  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.845  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 8.078  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.811  ; 7.811  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.900  ; 7.900  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 7.857  ; 7.857  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.902  ; 7.902  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.859  ; 7.859  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 7.668  ; 7.668  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 7.631  ; 7.631  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 8.111  ; 8.111  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 7.984  ; 7.984  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 8.010  ; 8.010  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 8.074  ; 8.074  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 7.825  ; 7.825  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 7.785  ; 7.785  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 7.819  ; 7.819  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.441  ; 8.441  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.394  ; 8.394  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 8.076  ; 8.076  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 8.259  ; 8.259  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 8.285  ; 8.285  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 7.944  ; 7.944  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 7.964  ; 7.964  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 10.218 ; 10.218 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 10.224 ; 10.224 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 10.996 ; 10.996 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 9.937  ; 9.937  ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 9.945  ; 9.945  ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 10.768 ; 10.768 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 11.135 ; 11.135 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 8.153  ; 4.381  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 8.474  ; 4.310  ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 8.856  ; 4.269  ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 8.925  ; 4.309  ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 8.428  ; 4.267  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 8.884  ; 4.631  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 8.824  ; 4.610  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 8.177  ; 4.934  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 8.357  ; 5.127  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 8.739  ; 4.996  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 8.221  ; 5.217  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 8.724  ; 4.447  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 8.665  ; 4.404  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 8.584  ; 4.573  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 9.493  ; 5.424  ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.454  ; 5.385  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.163  ; 5.084  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 9.538  ; 5.224  ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 9.535  ; 5.248  ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.020  ; 4.913  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 9.002  ; 4.937  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 10.754 ; 7.161  ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 10.979 ; 7.340  ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 11.547 ; 7.985  ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 10.836 ; 6.617  ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 10.295 ; 6.889  ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 11.521 ; 7.845  ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 11.676 ; 8.078  ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 7.669  ; 7.669  ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 7.542  ; 7.542  ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 7.695  ; 7.695  ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 7.312  ; 7.312  ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 6.915  ; 6.915  ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 7.029  ; 7.029  ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 7.168  ; 7.168  ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 7.340  ; 7.340  ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.381  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.310  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.269  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.309  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.267  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.631  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.610  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.934  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 5.127  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.996  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 5.217  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.447  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.404  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.573  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.424  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.385  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.084  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.224  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.248  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.913  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.937  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 7.161  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.340  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.985  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 6.617  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 6.889  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.845  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 8.078  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.741  ; 7.741  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.662  ; 7.662  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 7.624  ; 7.624  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.668  ; 7.668  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.624  ; 7.624  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 7.340  ; 7.340  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 7.304  ; 7.304  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 7.643  ; 7.643  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 7.708  ; 7.708  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 7.689  ; 7.689  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 7.792  ; 7.792  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 7.622  ; 7.622  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 7.586  ; 7.586  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 7.617  ; 7.617  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.116  ; 8.116  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.077  ; 8.077  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 7.439  ; 7.439  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 7.931  ; 7.931  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 7.956  ; 7.956  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 7.616  ; 7.616  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 7.636  ; 7.636  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 9.777  ; 9.777  ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 9.927  ; 9.927  ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 10.569 ; 10.569 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 9.509  ; 9.509  ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 9.505  ; 9.505  ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 10.465 ; 10.465 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 10.697 ; 10.697 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; State_Machine:inst4|inst ; -0.030 ; -0.120        ;
; w1                       ; 0.394  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.371 ; -2.588        ;
; State_Machine:inst4|inst ; -1.323 ; -20.044       ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.222 ; -4.222        ;
; State_Machine:inst4|inst ; -0.500 ; -16.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'State_Machine:inst4|inst'                                                                                                                              ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.030 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 1.056      ;
; -0.030 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 1.056      ;
; -0.030 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 1.056      ;
; -0.030 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 1.056      ;
; 0.056  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.997      ;
; 0.056  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.997      ;
; 0.056  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.997      ;
; 0.056  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.997      ;
; 0.096  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.973      ;
; 0.096  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.973      ;
; 0.096  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.973      ;
; 0.096  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.973      ;
; 0.100  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 0.926      ;
; 0.100  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 0.926      ;
; 0.100  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 0.926      ;
; 0.100  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.494      ; 0.926      ;
; 0.119  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 1.042      ;
; 0.119  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 1.042      ;
; 0.119  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 1.042      ;
; 0.119  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 1.042      ;
; 0.133  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.920      ;
; 0.133  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.920      ;
; 0.133  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.920      ;
; 0.133  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.521      ; 0.920      ;
; 0.143  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.926      ;
; 0.143  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.926      ;
; 0.143  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.926      ;
; 0.143  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.537      ; 0.926      ;
; 0.250  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 0.911      ;
; 0.250  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 0.911      ;
; 0.250  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 0.911      ;
; 0.250  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.629      ; 0.911      ;
; 1.589  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.966      ; 1.050      ;
; 1.589  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.966      ; 1.050      ;
; 1.589  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.966      ; 1.050      ;
; 1.589  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.966      ; 1.050      ;
; 1.596  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.982      ; 1.059      ;
; 1.596  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.982      ; 1.059      ;
; 1.596  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.982      ; 1.059      ;
; 1.596  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.982      ; 1.059      ;
; 1.643  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.939      ; 0.969      ;
; 1.643  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.939      ; 0.969      ;
; 1.643  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.939      ; 0.969      ;
; 1.643  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 1.939      ; 0.969      ;
; 1.703  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.074      ; 1.044      ;
; 1.703  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.074      ; 1.044      ;
; 1.703  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.074      ; 1.044      ;
; 1.703  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.074      ; 1.044      ;
; 2.089  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.966      ; 1.050      ;
; 2.089  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.966      ; 1.050      ;
; 2.089  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.966      ; 1.050      ;
; 2.089  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.966      ; 1.050      ;
; 2.096  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.982      ; 1.059      ;
; 2.096  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.982      ; 1.059      ;
; 2.096  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.982      ; 1.059      ;
; 2.096  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.982      ; 1.059      ;
; 2.143  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.939      ; 0.969      ;
; 2.143  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.939      ; 0.969      ;
; 2.143  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.939      ; 0.969      ;
; 2.143  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 1.939      ; 0.969      ;
; 2.203  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.074      ; 1.044      ;
; 2.203  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.074      ; 1.044      ;
; 2.203  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.074      ; 1.044      ;
; 2.203  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.074      ; 1.044      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w1'                                                                                                                            ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.394 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.500        ; 1.445      ; 1.583      ;
; 0.509 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.523      ;
; 0.535 ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.497      ;
; 0.538 ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.494      ;
; 0.665 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.367      ;
; 0.894 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 1.000        ; 1.445      ; 1.583      ;
; 1.583 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.500        ; 1.445      ; 0.535      ;
; 1.751 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.500        ; 1.445      ; 0.367      ;
; 2.083 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 1.000        ; 1.445      ; 0.535      ;
; 2.251 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 1.000        ; 1.445      ; 0.367      ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w1'                                                                                                                              ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.371 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.000        ; 1.445      ; 0.367      ;
; -1.203 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.000        ; 1.445      ; 0.535      ;
; -0.871 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; -0.500       ; 1.445      ; 0.367      ;
; -0.703 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; -0.500       ; 1.445      ; 0.535      ;
; -0.014 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.000        ; 1.445      ; 1.583      ;
; 0.215  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.367      ;
; 0.342  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.494      ;
; 0.345  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.497      ;
; 0.371  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.523      ;
; 0.486  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; -0.500       ; 1.445      ; 1.583      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'State_Machine:inst4|inst'                                                                                                                               ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.323 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.074      ; 1.044      ;
; -1.323 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.074      ; 1.044      ;
; -1.323 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.074      ; 1.044      ;
; -1.323 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.074      ; 1.044      ;
; -1.263 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.939      ; 0.969      ;
; -1.263 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.939      ; 0.969      ;
; -1.263 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.939      ; 0.969      ;
; -1.263 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.939      ; 0.969      ;
; -1.216 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.982      ; 1.059      ;
; -1.216 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.982      ; 1.059      ;
; -1.216 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.982      ; 1.059      ;
; -1.216 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.982      ; 1.059      ;
; -1.209 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.966      ; 1.050      ;
; -1.209 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.966      ; 1.050      ;
; -1.209 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.966      ; 1.050      ;
; -1.209 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 1.966      ; 1.050      ;
; -0.823 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.074      ; 1.044      ;
; -0.823 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.074      ; 1.044      ;
; -0.823 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.074      ; 1.044      ;
; -0.823 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.074      ; 1.044      ;
; -0.763 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.939      ; 0.969      ;
; -0.763 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.939      ; 0.969      ;
; -0.763 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.939      ; 0.969      ;
; -0.763 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.939      ; 0.969      ;
; -0.716 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.982      ; 1.059      ;
; -0.716 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.982      ; 1.059      ;
; -0.716 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.982      ; 1.059      ;
; -0.716 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.982      ; 1.059      ;
; -0.709 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.966      ; 1.050      ;
; -0.709 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.966      ; 1.050      ;
; -0.709 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.966      ; 1.050      ;
; -0.709 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 1.966      ; 1.050      ;
; 0.630  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 0.911      ;
; 0.630  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 0.911      ;
; 0.630  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 0.911      ;
; 0.630  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 0.911      ;
; 0.737  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.926      ;
; 0.737  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.926      ;
; 0.737  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.926      ;
; 0.737  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.926      ;
; 0.747  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.920      ;
; 0.747  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.920      ;
; 0.747  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.920      ;
; 0.747  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.920      ;
; 0.761  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 1.042      ;
; 0.761  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 1.042      ;
; 0.761  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 1.042      ;
; 0.761  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.629      ; 1.042      ;
; 0.780  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 0.926      ;
; 0.780  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 0.926      ;
; 0.780  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 0.926      ;
; 0.780  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 0.926      ;
; 0.784  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.973      ;
; 0.784  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.973      ;
; 0.784  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.973      ;
; 0.784  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.537      ; 0.973      ;
; 0.824  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.997      ;
; 0.824  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.997      ;
; 0.824  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.997      ;
; 0.824  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.521      ; 0.997      ;
; 0.910  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 1.056      ;
; 0.910  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 1.056      ;
; 0.910  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 1.056      ;
; 0.910  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.494      ; 1.056      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w1'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w1    ; Rise       ; w1                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; w1|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; w1|combout                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'State_Machine:inst4|inst'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 2.519 ; 2.519 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 2.346 ; 2.346 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 2.461 ; 2.461 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 2.466 ; 2.466 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 2.519 ; 2.519 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.106 ; 0.106 ; Fall       ; w1                       ;
; w2        ; w1                       ; 2.510 ; 2.510 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -1.989 ; -1.989 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -2.004 ; -2.004 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -2.004 ; -2.004 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -1.989 ; -1.989 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -1.994 ; -1.994 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.014  ; 0.014  ; Fall       ; w1                       ;
; w2        ; w1                       ; -2.390 ; -2.390 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.638 ; 4.638 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.850 ; 4.850 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.838 ; 4.838 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 5.054 ; 5.054 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.828 ; 4.828 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.834 ; 4.834 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.807 ; 4.807 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.646 ; 4.646 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.702 ; 4.702 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.895 ; 4.895 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.743 ; 4.743 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.716 ; 4.716 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.695 ; 4.695 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.650 ; 4.650 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.215 ; 5.215 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.194 ; 5.194 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 4.915 ; 4.915 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.186 ; 5.186 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.188 ; 5.188 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.950 ; 4.950 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.947 ; 4.947 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 5.780 ; 5.780 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 5.834 ; 5.834 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 6.201 ; 6.201 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 5.791 ; 5.791 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 5.543 ; 5.543 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 6.188 ; 6.188 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 6.265 ; 6.265 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 4.404 ; 4.404 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 4.427 ; 4.427 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 4.258 ; 4.258 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 4.230 ; 4.230 ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 3.767 ; 3.767 ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 3.805 ; 3.805 ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 3.871 ; 3.871 ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 3.954 ; 3.954 ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.214 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.201 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.199 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.319 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.478 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.548 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.516 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.259 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.233 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.746 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.726 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.536 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.594 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.458 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.480 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 3.602 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.647 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 4.043 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.370 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.453 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.982 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 4.085 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 4.035 ; 4.035 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 4.080 ; 4.080 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 4.055 ; 4.055 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 4.080 ; 4.080 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 4.056 ; 4.056 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 3.952 ; 3.952 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 3.932 ; 3.932 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 4.180 ; 4.180 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 4.097 ; 4.097 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.128 ; 4.128 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 4.169 ; 4.169 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 4.028 ; 4.028 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 4.006 ; 4.006 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 4.021 ; 4.021 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.362 ; 4.362 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.334 ; 4.334 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 4.146 ; 4.146 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.225 ; 4.225 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.252 ; 4.252 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 4.084 ; 4.084 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 4.105 ; 4.105 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 5.268 ; 5.268 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.243 ; 5.243 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.682 ; 5.682 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 5.120 ; 5.120 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 5.120 ; 5.120 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.602 ; 5.602 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.752 ; 5.752 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.304 ; 2.214 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.459 ; 2.201 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.634 ; 2.177 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.658 ; 2.199 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.431 ; 2.177 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.617 ; 2.319 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.593 ; 2.312 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.374 ; 2.478 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.440 ; 2.548 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.629 ; 2.516 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.405 ; 2.619 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.586 ; 2.259 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.544 ; 2.233 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.512 ; 2.312 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 4.992 ; 2.746 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 4.972 ; 2.726 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 4.786 ; 2.536 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 4.963 ; 2.594 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 4.965 ; 2.619 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.727 ; 2.458 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.724 ; 2.480 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 5.646 ; 3.602 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 5.699 ; 3.647 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 6.073 ; 4.043 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 5.659 ; 3.370 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 5.415 ; 3.453 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 6.055 ; 3.982 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 6.134 ; 4.085 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 4.101 ; 4.101 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 4.048 ; 4.048 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 4.126 ; 4.126 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 3.939 ; 3.939 ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 3.767 ; 3.767 ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 3.805 ; 3.805 ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 3.871 ; 3.871 ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 3.954 ; 3.954 ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.214 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.201 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.199 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.319 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.478 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.548 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.516 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.259 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.233 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.746 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.726 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.536 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.594 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.458 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.480 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 3.602 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.647 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 4.043 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.370 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.453 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.982 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 4.085 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 3.986 ; 3.986 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 3.957 ; 3.957 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 3.935 ; 3.935 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 3.962 ; 3.962 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 3.937 ; 3.937 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 3.822 ; 3.822 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 3.805 ; 3.805 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 3.980 ; 3.980 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 3.959 ; 3.959 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.005 ; 4.005 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 4.025 ; 4.025 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 3.957 ; 3.957 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 3.939 ; 3.939 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 3.953 ; 3.953 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.237 ; 4.237 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.215 ; 4.215 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 3.890 ; 3.890 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.094 ; 4.094 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.121 ; 4.121 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 3.955 ; 3.955 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 3.975 ; 3.975 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 5.049 ; 5.049 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.075 ; 5.075 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.473 ; 5.473 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 4.905 ; 4.905 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 4.898 ; 4.898 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.428 ; 5.428 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.534 ; 5.534 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+--------+---------+----------+---------+---------------------+
; Clock                     ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -0.751 ; -2.565  ; N/A      ; N/A     ; -1.222              ;
;  State_Machine:inst4|inst ; -0.751 ; -2.205  ; N/A      ; N/A     ; -0.500              ;
;  w1                       ; -0.050 ; -2.565  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS           ; -9.802 ; -37.327 ; 0.0      ; 0.0     ; -20.222             ;
;  State_Machine:inst4|inst ; -9.752 ; -32.648 ; N/A      ; N/A     ; -16.000             ;
;  w1                       ; -0.050 ; -4.679  ; N/A      ; N/A     ; -4.222              ;
+---------------------------+--------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 4.396 ; 4.396 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 4.056 ; 4.056 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 4.312 ; 4.312 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 4.316 ; 4.316 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 4.396 ; 4.396 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.457 ; 0.457 ; Fall       ; w1                       ;
; w2        ; w1                       ; 4.344 ; 4.344 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -1.989 ; -1.989 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -2.004 ; -2.004 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -2.004 ; -2.004 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -1.989 ; -1.989 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -1.994 ; -1.994 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.014  ; 0.014  ; Fall       ; w1                       ;
; w2        ; w1                       ; -2.390 ; -2.390 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 8.893  ; 8.893  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 9.383  ; 9.383  ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 9.319  ; 9.319  ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 9.839  ; 9.839  ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 9.312  ; 9.312  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 9.346  ; 9.346  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 9.286  ; 9.286  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 8.830  ; 8.830  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 9.001  ; 9.001  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 9.386  ; 9.386  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 9.057  ; 9.057  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 9.016  ; 9.016  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 8.980  ; 8.980  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 8.886  ; 8.886  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 10.014 ; 10.014 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.975  ; 9.975  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.469  ; 9.469  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 10.060 ; 10.060 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 10.055 ; 10.055 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.541  ; 9.541  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 9.521  ; 9.521  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 11.053 ; 11.053 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 11.280 ; 11.280 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 11.845 ; 11.845 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 11.127 ; 11.127 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 10.590 ; 10.590 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 11.820 ; 11.820 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 11.974 ; 11.974 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 8.414  ; 8.414  ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 8.456  ; 8.456  ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 8.036  ; 8.036  ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 7.959  ; 7.959  ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 6.915  ; 6.915  ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 7.029  ; 7.029  ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 7.168  ; 7.168  ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 7.340  ; 7.340  ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.381  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.310  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.269  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.309  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.267  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.631  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.610  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.934  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 5.127  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.996  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 5.217  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.447  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.404  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.573  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.424  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.385  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.084  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.224  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.248  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.913  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.937  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 7.161  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.340  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.985  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 6.617  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 6.889  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.845  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 8.078  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.811  ; 7.811  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.900  ; 7.900  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 7.857  ; 7.857  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.902  ; 7.902  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.859  ; 7.859  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 7.668  ; 7.668  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 7.631  ; 7.631  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 8.111  ; 8.111  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 7.984  ; 7.984  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 8.010  ; 8.010  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 8.074  ; 8.074  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 7.825  ; 7.825  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 7.785  ; 7.785  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 7.819  ; 7.819  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.441  ; 8.441  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.394  ; 8.394  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 8.076  ; 8.076  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 8.259  ; 8.259  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 8.285  ; 8.285  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 7.944  ; 7.944  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 7.964  ; 7.964  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 10.218 ; 10.218 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 10.224 ; 10.224 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 10.996 ; 10.996 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 9.937  ; 9.937  ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 9.945  ; 9.945  ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 10.768 ; 10.768 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 11.135 ; 11.135 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.304 ; 2.214 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.459 ; 2.201 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.634 ; 2.177 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.658 ; 2.199 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.431 ; 2.177 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.617 ; 2.319 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.593 ; 2.312 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.374 ; 2.478 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.440 ; 2.548 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.629 ; 2.516 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.405 ; 2.619 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.586 ; 2.259 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.544 ; 2.233 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.512 ; 2.312 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 4.992 ; 2.746 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 4.972 ; 2.726 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 4.786 ; 2.536 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 4.963 ; 2.594 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 4.965 ; 2.619 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.727 ; 2.458 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.724 ; 2.480 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 5.646 ; 3.602 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 5.699 ; 3.647 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 6.073 ; 4.043 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 5.659 ; 3.370 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 5.415 ; 3.453 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 6.055 ; 3.982 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 6.134 ; 4.085 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 4.101 ; 4.101 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 4.048 ; 4.048 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 4.126 ; 4.126 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 3.939 ; 3.939 ; Rise       ; State_Machine:inst4|inst ;
; pin_name5 ; State_Machine:inst4|inst ; 3.767 ; 3.767 ; Rise       ; State_Machine:inst4|inst ;
; pin_name6 ; State_Machine:inst4|inst ; 3.805 ; 3.805 ; Rise       ; State_Machine:inst4|inst ;
; pin_name7 ; State_Machine:inst4|inst ; 3.871 ; 3.871 ; Rise       ; State_Machine:inst4|inst ;
; pin_name8 ; State_Machine:inst4|inst ; 3.954 ; 3.954 ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.214 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.201 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.199 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.177 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.319 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.478 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.548 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.516 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.259 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.233 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.312 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.746 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.726 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.536 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.594 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.619 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.458 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.480 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 3.602 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.647 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 4.043 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.370 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.453 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.982 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 4.085 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 3.986 ; 3.986 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 3.957 ; 3.957 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 3.935 ; 3.935 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 3.962 ; 3.962 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 3.937 ; 3.937 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 3.822 ; 3.822 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 3.805 ; 3.805 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 3.980 ; 3.980 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 3.959 ; 3.959 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.005 ; 4.005 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 4.025 ; 4.025 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 3.957 ; 3.957 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 3.939 ; 3.939 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 3.953 ; 3.953 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.237 ; 4.237 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.215 ; 4.215 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 3.890 ; 3.890 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.094 ; 4.094 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.121 ; 4.121 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 3.955 ; 3.955 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 3.975 ; 3.975 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 5.049 ; 5.049 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.075 ; 5.075 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.473 ; 5.473 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 4.905 ; 4.905 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 4.898 ; 4.898 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.428 ; 5.428 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.534 ; 5.534 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 16       ; 16       ; 0        ; 0        ;
; w1                       ; State_Machine:inst4|inst ; 0        ; 32       ; 0        ; 0        ;
; State_Machine:inst4|inst ; w1                       ; 0        ; 0        ; 2        ; 2        ;
; w1                       ; w1                       ; 0        ; 0        ; 1        ; 5        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 16       ; 16       ; 0        ; 0        ;
; w1                       ; State_Machine:inst4|inst ; 0        ; 32       ; 0        ; 0        ;
; State_Machine:inst4|inst ; w1                       ; 0        ; 0        ; 2        ; 2        ;
; w1                       ; w1                       ; 0        ; 0        ; 1        ; 5        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 220   ; 220  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec  1 19:22:10 2015
Info: Command: quartus_sta check -c check
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w1 w1
    Info (332105): create_clock -period 1.000 -name State_Machine:inst4|inst State_Machine:inst4|inst
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13  from: datab  to: combout
    Info (332098): Cell: inst14  from: datab  to: combout
    Info (332098): Cell: inst5  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.751
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.751        -9.752 State_Machine:inst4|inst 
    Info (332119):    -0.050        -0.050 w1 
Info (332146): Worst-case hold slack is -2.565
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.565        -4.679 w1 
    Info (332119):    -2.205       -32.648 State_Machine:inst4|inst 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 w1 
    Info (332119):    -0.500       -16.000 State_Machine:inst4|inst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13  from: datab  to: combout
    Info (332098): Cell: inst14  from: datab  to: combout
    Info (332098): Cell: inst5  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.030        -0.120 State_Machine:inst4|inst 
    Info (332119):     0.394         0.000 w1 
Info (332146): Worst-case hold slack is -1.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.371        -2.588 w1 
    Info (332119):    -1.323       -20.044 State_Machine:inst4|inst 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 w1 
    Info (332119):    -0.500       -16.000 State_Machine:inst4|inst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Tue Dec  1 19:22:12 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


