# ULA em SystemVerilog

Este projeto implementa uma Unidade Lógica e Aritmética (ULA) em SystemVerilog, incluindo um testbench e um menu interativo para facilitar os testes.

## Estrutura dos Arquivos

- `ula.sv`: Implementação da ULA.
- `tb_ula.sv`: Testbench para simulação e verificação da ULA.
- `m`: Script de menu interativo. Ao executar `m`, um menu é exibido para facilitar a execução dos testes.

## Como Usar

1. **Execute o menu interativo**  
    No terminal, digite:
    ```sh
    do m
    ```
    O menu será exibido, permitindo escolher compilar ou rodar os testes na ULA.

## Requisitos

- ModelSim ou outro simulador compatível com SystemVerilog.

## Licença

Este projeto é de uso educacional.
