<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:13.2113</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.11.20</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7032212</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 기판 및 이의 제조 방법, 디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND  DISPLAY DEVICE</inventionTitleEng><openDate>2024.10.07</openDate><openNumber>10-2024-0146101</openNumber><originalApplicationDate>2019.11.20</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7040304</originalApplicationNumber><originalExaminationRequestDate>2024.09.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 19/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217040304</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 디스플레이 기판 및 이의 제조 방법, 디스플레이 장치를 개시하였다. 상기 디스플레이 기판은: 베이스 및 상기 베이스 상에 설치된 게이트 구동 회로를 포함하며; 상기 게이트 구동 회로는: 프레임 개시 신호선(STV), 클록 신호선(CK), 반전 클록 신호선(CB), 제1 레벨 신호선(VGH), 제2 레벨 신호선(VGL) 및 복수개의 시프트 레지스터 유닛을 포함하며; 복수개의 트랜지스터는 적어도 제1 트랜지스터(T1), 제2 트랜지스터(T2)와 제3 트랜지스터(T3)를 포함하며, 제1 트랜지스터(T1)의 활성층, 제2 트랜지스터(T2)의 활성층과 제3 트랜지스터(T3)의 활성층은 하나의 연속적인 제1 반도체 층(11)으로 형성되고, 제1 반도체 층(11)은 제1 방향을 따라 연장되며; 제1 반도체 층(11)은 제1 트랜지스터(T1), 제2 트랜지스터(T2)와 제3 트랜지스터(T3)에 대응하는 적어도 3개의 채널 부분(110), 및 인접한 채널 부분(10) 사이에 설치된 전도 부분(111)을 포함하고, 인접한 채널 부분(110)에 대응하는 복수개의 트랜지스터 사이는 대응하는 상기 전도 부분(111)을 통해 커플링된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.05.27</internationOpenDate><internationOpenNumber>WO2021097710</internationOpenNumber><internationalApplicationDate>2019.11.20</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/119707</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디스플레이 기판에 있어서,베이스 및 상기 베이스 상에 설치된 게이트 구동 회로를 포함하며; 상기 게이트 구동 회로는: 제2 방향에 따라 배열된 제1 클록 신호선, 제2 클록 신호선 및 복수개의 시프트 레지스터 유닛을 포함하며;각각의 상기 시프트 레지스터 유닛은 모두 복수개의 트랜지스터를 포함하고, 상기 복수개의 트랜지스터는 적어도 제1 트랜지스터, 제2 트랜지스터와 제3 트랜지스터를 포함하며, 상기 제1 트랜지스터의 활성층, 상기 제2 트랜지스터의 활성층과 상기 제3 트랜지스터의 활성층은 하나의 연속적인 제1 반도체 층으로 형성되고, 상기 제1 반도체 층은 제1 방향을 따라 연장되며; 상기 제1 반도체 층은 상기 제1 트랜지스터, 상기 제2 트랜지스터와 상기 제3 트랜지스터에 대응하는 적어도 3개의 채널 부분, 및 인접한 상기 채널 부분 사이에 설치된 전도 부분을 포함하고, 상기 적어도 3개의 채널 부분은 상기 제 1 방향을 따라 배열되며, 인접한 상기 채널 부분에 대응하는 상기 트랜지스터 사이는 대응하는 상기 전도 부분을 통해 커플링되며, 상기 제1 클록 신호선의 연장 방향은 상기 제1 방향이며;상기 제1 트랜지스터의 게이트는: 제1 게이트 패턴, 제2 게이트 패턴과 제3 게이트 패턴을 포함하며;상기 제1 게이트 패턴이 상기 베이스 상에서의 정투영과 상기 제2 게이트 패턴이 상기 베이스 상에서의 정투영은, 모두 상기 제1 트랜지스터의 채널 부분이 상기 베이스 상에서의 정투영과 적어도 부분 중첩되며, 상기 제1 게이트 패턴과 상기 제2 게이트 패턴은 모두 상기 제2 방향을 따라 연장되며, 상기 제2 방향과 상기 제1 방향은 서로 교차되며;상기 제3 게이트 패턴은 상기 제1 트랜지스터의 채널 부분이 상기 제2 클록  신호선으로부터 멀리 떨어진 일측에 위치하며, 또한 상기 제3 게이트 패턴은 각각 상기 제1 게이트 패턴 및 상기 제2 게이트 패턴과 커플링되며;상기 제1 게이트 패턴이 상기 제3 게이트 패턴으로부터 멀리 떨어진 일단, 또는 상기 제2 게이트 패턴이 제3 게이트 패턴으로부터 멀리 떨어진 일단과 상기 클록 신호선은 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 시프트 레지스터 유닛은 상기 제2 방향에 따라 연장되는 제5 전도 접속부를 더 포함하며;상기 복수개의 트랜지스터는 제4 트랜지스터와 제5 트랜지스터를 더 포함하고, 상기 제5 전도 접속부는 각각 상기 제1 트랜지스터의 출력 전극, 및 상기 제5 트랜지스터의 게이트와 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 시프트 레지스터 유닛은 제6 트랜지스터를 더 포함하고, 상기 제6 트랜지스터의 입력 전극은 상기 제5 전도 접속부를 통해 각각 상기 제1 트랜지스터의 출력 전극, 및 상기 제5 트랜지스터의 게이트와 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제5 전도 접속부는 일체화 구조인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 시프트 레지스터 유닛은 공통 접속 단부를 포함하며;상기 제4 트랜지스터의 활성층은 상대적으로 설치된 2개의 제4 전도 부분, 및 상기 2개의 제4 전도 부분 사이에 설치된 제4 채널 부분을 포함하며;상기 제5 트랜지스터의 활성층은 상대적으로 설치된 2개의 제5 전도 부분, 및 상기 2개의 제5 전도 부분 사이에 설치된 제5 채널 부분을 포함하며;하나의 상기 제4 전도 부분과 하나의 상기 제5 전도 부분은 커플링되여 커플링 단부를 형성하며, 해당 커플링 단부는 제1 전도 접속부를 통해 상기 공통 접속 단부와 커플링되며;상기 제5 전도 접속부가 상기 베이스 상에서의 정투영과 상기 제1 전도 접속부가 상기 베이스 상에서의 정투영은 중첩되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 게이트 구동 회로는: 상기 제2 방향에 따라 배열된 제1 레벨 신호선과 제2 레벨 신호선을 포함하고;상기 제1 전도 접속부는 상기 제1 레벨 신호선과 상기 제2 레벨 신호선 사이에 위치되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 방향 상에서, 상기 제2 트랜지스터의 채널 부분의 길이와 상기 제3 트랜지스터의 채널 부분의 길이는 동일하고, 또한 상기 제2 트랜지스터의 채널 부분의 길이는 상기 제1 트랜지스터의 채널 부분의 길이보다 작으며;상기 제1 방향 상에서, 상기 제2 트랜지스터의 채널 부분의 너비는 상기 제1 트랜지스터의 채널 부분의 너비보다 작은 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 시프트 레지스터 유닛은 공통 접속 단부를 포함하며;상기 복수개의 트랜지스터는 제4 트랜지스터와 제5 트랜지스터를 더 포함하고, 상기 제4 트랜지스터의 활성층과 상기 제5 트랜지스터의 활성층은 하나의 연속적인 제2 반도체 층으로 형성되며;상기 제4 트랜지스터의 활성층은 상대적으로 설치된 2개의 제4 전도 부분, 및 상기 2개의 제4 전도 부분 사이에 설치된 제4 채널 부분을 포함하며;상기 제5 트랜지스터의 활성층은 상대적으로 설치된 2개의 제5 전도 부분, 및 상기 2개의 제5 전도 부분 사이에 설치된 제5 채널 부분을 포함하며;하나의 상기 제4 전도 부분과 하나의 상기 제5 전도 부분은 커플링되여 커플링 단부를 형성하며, 해당 커플링 단부는 제1 전도 접속부를 통해 상기 공통 접속 단부와 커플링되며;상기 시프트 레지스터 유닛은 제1 커패시터를 더 포함하고,상기 복수개의 트랜지스터는 상기 제1 방향에 따라 배열된 제7 트랜지스터와 제8 트랜지스터를 더 포함하고,상기 공통 접속 단부는 상기 제1 커패시터와 상기 제2 트랜지스터 사이에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 트랜지스터의 활성층은 상기 제1 방향에 따라 상대적으로 설치된 2개의 제1 전도 부분, 및 상기 2개의 제1 전도 부분 사이에 설치된 제1 채널 부분을 포함하며; 상기 제2 트랜지스터의 활성층은 상기 제1 방향을 따라 상대적으로 설치된 2개의 제2 전도 부분, 및 상기 2개의 제2 전도 부분 사이에 설치된 제2 채널 부분을 포함하며; 상기 제3 트랜지스터의 활성층은 상기 제1 방향을 따라 상대적으로 설치된 2개의 제3 전도 부분, 및 상기 2개의 제3 전도 부분 사이에 설치된 제3 채널 부분을 포함하며; 상기 제3 채널 부분은 상기 제1 채널 부분과 상기 제2 채널 부분 사이에 위치하고, 상기 제1 채널 부분과 상기 제3 채널 부분 사이에 위치한 상기 제1 전도 부분은 상기 제3 전도 부분과 커플링되며, 상기 제2 채널 부분과 상기 제3 채널 부분 사이에 위치한 상기 제2 전도 부분은 상기 제3 전도 부분과 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 게이트 구동 회로는: 상기 제2 방향에 따라 배열된 제1 레벨 신호선과 제2 레벨 신호선을 포함하고;상기 제1 레벨 신호선은 상기 제1 방향을 따라 연장되며;상기 복수개의 트랜지스터는 각각 상기 제1 레벨 신호선과 커플링된 제4 트랜지스터와 제6 트랜지스터를 더 포함하고, 상기 제4 트랜지스터와 상기 제1 레벨 신호선이 커플링된 일극이 상기 베이스 상에서의 정투영, 및 상기 제6 트랜지스터와 상기 제1 레벨 신호선이 커플링된 일극이 상기 베이스 상에서의 정투영은, 모두 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영과 제1 중첩 영역이 존재하며, 상기 제4 트랜지스터의 일극과 상기 제6 트랜지스터의 일극은 상기 제1 중첩 영역에 설치된 제1 비아를 통해 상기 제1 레벨 신호선과 직접 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제4 트랜지스터가 포함하는 제4 채널 부분이 상기 베이스 상에서의 정투영, 및 상기 제6 트랜지스터가 포함하는 제6 채널 부분이 상기 베이스 상에서의 정투영은, 모두 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영의 동일측에 위치하며;또는,상기 제4 트랜지스터가 포함하는 제4 채널 부분이 상기 베이스 상에서의 정투영은, 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영의 제1측에 위치하며, 상기 제6 트랜지스터가 포함하는 제6 채널 부분이 상기 베이스 상에서의 정투영은, 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영의 제2측에 위치하며, 상기 제1측과 상기 제2측은 상대하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제4 트랜지스터가 포함하는 제4 채널 부분이 상기 베이스 상에서의 정투영은, 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영의 제1측에 위치하며, 상기 제6 트랜지스터가 포함하는 제6 채널 부분이 상기 베이스 상에서의 정투영은, 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영의 제2측에 위치하며, 상기 제1측과 상기 제2측은 상대하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제4 트랜지스터의 일극과 상기 제1 레벨 신호선이 형성한 상기 제1 중첩 영역과, 상기 제6 트랜지스터의 일극과 상기 제1 레벨 신호선이 형성한 상기 제1 중첩 영역 사이는 서로 독립적인 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 시프트 레지스터 유닛은 게이트 구동 신호 출력 단부를 포함하고,상기 제7 트랜지스터의 출력 전극과 상기 제8 트랜지스터의 출력 전극은 모두 상기 게이트 구동 신호 출력 단부와 커플링되며; 상기 제7 트랜지스터는 상기 게이트 구동 신호 출력 단부가 유효 레벨을 출력하는 것을 제어하기 위한 것이며, 상기 제8 트랜지스터는 상기 게이트 구동 신호 출력 단부가 비유효 레벨을 출력하는 것을 제어하기 위한 것이며;상기 제7 트랜지스터의 입력 전극은 상기 제1 방향을 따라 배열된 복수개의 제1 입력 전극 패턴, 및 상기 복수개의 제1 입력 전극 패턴의 동일측에 위치하고, 또한 각각 상기 복수개의 제1 입력 전극 패턴과 커플링된 제2 입력 전극 패턴을 포함하며;상기 제7 트랜지스터의 출력 전극은 복수개의 제1 출력 전극 패턴, 및 상기 복수개의 제1 출력 전극 패턴의 동일측에 위치하고, 또한 각각 상기 복수개의 제1 출력 전극 패턴과 커플링된 제2 출력 전극 패턴을 포함하며, 상기 제1 출력 전극 패턴과 상기 제1 입력 전극 패턴은 교대로 배열되며;상기 제7 트랜지스터의 게이트는 복수개의 제4 게이트 패턴, 및 상기 복수개의 제4 게이트 패턴의 동일측에 위치하고, 또한 각각 상기 복수개의 제4 게이트 패턴과 커플링된 제5 게이트 패턴을 포함하며, 각각의 상기 제4 게이트 패턴은 모두 인접한 상기 제1 입력 전극 패턴과 상기 제1 출력 전극 패턴 사이에 위치하며;상기 제8 트랜지스터의 게이트가 상기 베이스 상에서의 정투영은, 상기 제8 트랜지스터의 입력 전극이 상기 베이스 상에서의 정투영과 상기 제8 트랜지스터의 출력 전극이 상기 베이스 상에서의 정투영 사이에 위치하며, 상기 제7 트랜지스터 중 상기 제8 트랜지스터의 게이트에 가장 근접한 제1 출력 전극 패턴은 상기 제8 트랜지스터의 출력 전극으로 멀티플렉싱되며;상기 제1 입력 전극 패턴, 상기 제1 출력 전극 패턴, 상기 제4 게이트 패턴, 상기 제8 트랜지스터의 게이트와 상기 제8 트랜지스터의 입력 전극은 모두 제2 방향을 따라 연장되며, 상기 제2 방향과 상기 제1 방향은 서로 교차되며;상기 제7 트랜지스터는 상기 제2 방향을 따라 배열된 2개의 제7 활성 패턴을 포함하고, 각각의 상기 제7 활성 패턴은 모두 상기 제1 방향을 따라 교대로 설치된 제7 전도 부분 및 제7 채널 부분을 포함하며;상기 제7 채널 부분과 상기 제4 게이트 패턴은 일일이 대응하고, 각각의 상기 제7 채널 부분이 상기 베이스 상에서의 정투영은, 모두 대응하는 상기 제4 게이트 패턴이 상기 베이스 상에서의 정투영의 내부에 위치하며;상기 제7 트랜지스터 중의 일부분 상기 제7 전도 부분과 상기 제1 입력 전극 패턴은 일일이 대응하고, 상기 제1 입력 전극 패턴이 상기 베이스 상에서의 정투영은, 대응하는 상기 제7 전도 부분이 상기 베이스 상에서의 정투영과 제2 중첩 영역이 존재하며, 상기 제1 입력 전극 패턴은 상기 제2 중첩 영역에 설치된 적어도 하나의 제2 비아를 통해 대응하는 상기 제7 전도 부분과 커플링되며;상기 제7 트랜지스터 중의 또 다른 부분의 상기 제7 전도 부분과 상기 제1 출력 전극 패턴은 일일이 대응하고, 상기 제1 출력 전극 패턴이 상기 베이스 상에서의 정투영은, 대응하는 상기 제7 전도 부분이 상기 베이스 상에서의 정투영과 제3 중첩 영역이 존재하며, 상기 제1 출력 전극 패턴은 상기 제3 중첩 영역에 설치된 적어도 하나의 제3 비아를 통해 대응하는 상기 제7 전도 부분과 커플링되며;상기 제8 트랜지스터는 상기 제2 방향을 따라 배열된 2개의 제8 활성 패턴을 포함하고, 각각의 상기 제8 활성 패턴은 모두 제8 전도 부분 및 제8 채널 부분을 포함하며, 상기 제8 전도 부분이 상기 베이스 상에서의 정투영은, 상기 제8 트랜지스터의 입력 전극이 상기 베이스 상에서의 정투영과 제4 중첩 영역이 존재하며, 상기 제8 전도 부분은 상기 제4 중첩 영역에 설치된 적어도 하나의 제4 비아를 통해 상기 제8 트랜지스터의 입력 전극과 커플링되며;상기 제8 채널 부분이 상기 베이스 상에서의 정투영은, 상기 제8 트랜지스터의 게이트가 상기 베이스 상에서의 정투영의 내부에 위치하며;상기 제7 활성 패턴과 상기 제8 활성 패턴은 일일이 대응하며, 서로 대응하는 상기 제7 활성 패턴과 상기 제8 활성 패턴은 하나의 연속적인 제3 반도체 층으로 형성된 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 게이트 구동 회로는: 상기 제2 방향에 따라 배열된 제1 레벨 신호선과 제2 레벨 신호선을 포함하고;상기 제1 클록 신호선, 상기 제2 클록 신호선과 상기 제2 레벨 신호선은 모두 상기 제1 방향을 따라 연장되며, 상기 제1 클록 신호선이 상기 베이스 상에서의 정투영, 상기 제2 클록 신호선이 상기 베이스 상에서의 정투영, 및 상기 제2 레벨 신호선이 상기 베이스 상에서의 정투영은 모두 상기 상기 시프트 레지스터 유닛이 상기 베이스 상에서의 정투영이 상기 디스플레이 기판의 디스플레이 영역으로부터 멀리 떨어진 일측에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 게이트 구동 회로는 상기 제2 방향에 따라 배열된 프레임 개시 신호선을 더 포함하며;상기 복수개의 트랜지스터는 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터와 제8 트랜지스터를 더 포함하며;상기 제1 트랜지스터의 게이트는 상기 제1 클록 신호선과 커플링되고, 상기 제1 트랜지스터의 입력 전극은 상기 프레임 개시 신호선과 커플링되며, 상기 제1 트랜지스터의 출력 전극은 상기 제5 트랜지스터의 게이트와 커플링되며;상기 제5 트랜지스터의 입력 전극은 상기 제1 클록 신호선과 커플링되고, 상기 제5 트랜지스터의 출력 전극은 상기 제4 트랜지스터의 출력 전극과 커플링되며;상기 제4 트랜지스터의 게이트는 상기 제1 클록 신호선과 커플링되고, 상기 제4 트랜지스터의 입력 전극은 상기 제1 레벨 신호선과 커플링되며, 상기 제4 트랜지스터의 출력 전극은 상기 제8 트랜지스터의 게이트와 커플링되며;상기 제8 트랜지스터의 입력 전극은 상기 제2 레벨 신호선과 커플링되고, 상기 제8 트랜지스터의 출력 전극은 상기 게이트 구동 신호 출력 단부와 커플링되며;상기 제7 트랜지스터의 게이트는 상기 제6 트랜지스터의 출력 전극과 커플링되고, 상기 제7 트랜지스터의 입력 전극은 상기 반전 클록 신호 입력 단부와 커플링되며, 상기 제7 트랜지스터의 출력 전극은 상기 게이트 구동 신호 출력 단부와 커플링되며;상기 제6 트랜지스터의 게이트는 상기 제1 레벨 신호선과 커플링되고, 상기 제6 트랜지스터의 입력 전극은 상기 제1 트랜지스터의 출력 전극과 커플링되며;상기 제2 트랜지스터의 게이트는 상기 제4 트랜지스터의 출력 전극과 커플링되고, 상기 제2 트랜지스터의 입력 전극은 상기 제2 레벨 신호선과 커플링되며, 상기 제2 트랜지스터의 출력 전극은 상기 제3 트랜지스터의 입력 전극과 커플링되며;상기 제3 트랜지스터의 게이트는 상기 제2 클록 신호선과 커플링되고, 상기 제3 트랜지스터의 출력 전극은 상기 제6 트랜지스터의 입력 전극과 커플링되며;상기 시프트 레지스터 유닛은:제1 커패시터 - 상기 제1 커패시터의 제1 플레이트는 상기 제8 트랜지스터의 게이트와 커플링되고, 상기 제1 커패시터의 제2 플레이트는 상기 제2 레벨 신호선과 커플링됨 -; 및제2 커패시터 - 상기 제2 커패시터의 제1 플레이트는 상기 제7 트랜지스터의 게이트와 커플링되고, 상기 제2 커패시터의 제2 플레이트는 상기 게이트 구동 신호 출력 단부와 커플링됨-; 을 더 포함하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 디스플레이 영역에 근접하는 방향을 따라, 상기 제1 클록 신호선, 상기 제2 클록 신호선 및 상기 제2 레벨 신호선은 차례로 배열되며;상기 제1 방향을 따라, 상기 제3 트랜지스터는 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 위치하며;상기 제4 트랜지스터는 상기 제1 트랜지스터가 상기 제2 레벨 신호선으로부터 멀리 떨어진 일측에 위치하며;상기 제5 트랜지스터의 제5 채널 부분은 상기 제1 트랜지스터의 제1 채널 부분과 상기 제4 트랜지스터의 제4 채널 부분 사이에 위치하고, 또한 상기 제5 트랜지스터의 입력 전극이 상기 베이스 상에서의 정투영은, 상기 제1 트랜지스터의 제1 채널 부분이 상기 베이스 상에서의 정투영과 상기 제5 트랜지스터의 제5 채널 부분이 상기 베이스 상에서의 정투영 사이에 위치하며;상기 공통 접속 단부는 상기 제2 트랜지스터의 게이트를 포함하고, 상기 제5 트랜지스터의 출력 전극은 상기 제1 전도 접속부를 통해 상기 제2 트랜지스터의 게이트와 커플링되며, 상기 제1 전도 접속부는 상기 제1 방향을 따라 연장되며;상기 제1 레벨 신호선은 상기 제4 트랜지스터의 제4 채널 부분이 상기 제2 레벨 신호선으로부터 멀리 떨어진 일측에 위치하고, 또한 상기 제1 레벨 신호선이 상기 베이스 상에서의 정투영은, 상기 제4 트랜지스터의 제4 채널 부분이 상기 베이스 상에서의 정투영과 상기 제6 트랜지스터의 제6 채널 부분이 상기 베이스 상에서의 정투영 사이에 위치하며;상기 제8 트랜지스터와 상기 제7 트랜지스터는 상기 제6 트랜지스터가 상기 제1 레벨 신호선으로부터 멀리 떨어진 일측에 위치하는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 시프트 레지스터 유닛은 상기 제2 레벨 신호선과 커플링된 제3 전도 접속부, 및 상기 제 8 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트를 커플링하기 위한 제4 전도 접속부를 더 포함하며, 상기 제3 전도 접속부와 상기 제4 전도 접속부는 모두 상기 제2 방향을 따라 연장되며;상기 제1 커패시터의 제2 플레이트는 상기 제2 방향을 따라 연장 되고, 상기 제1 커패시터의 제2 플레이트가 상기 제3 전도 접속부에 근접하는 일단이 상기 베이스 상에서의 정투영은, 상기 제3 전도 접속부가 상기 베이스 상에서의 정투영과 제5 중첩 영역이 존재하며, 상기 제1 커패시터의 제2 플레이트가 상기 제3 전도 접속부에 근접하는 일단은 상기 제5 중첩 영역에 설치된 적어도 하나의 제5 비아를 통해 상기 제3 전도 접속부와 커플링되며;상기 제1 커패시터의 제2 플레이트가 상기 제8 트랜지스터의 입력 전극에 근접하는 일단이 상기 베이스 상에서의 정투영은, 상기 제8 트랜지스터의 입력 전극이 상기 베이스 상에서의 정투영과 제6 중첩 영역이 존재하며, 상기 제1 커패시터의 제2 플레이트가 상기 제8 트랜지스터의 입력 전극에 근접하는 일단은 상기 제6 중첩 영역에 설치된 적어도 하나의 제6 비아를 통해 상기 제8 트랜지스터의 입력 전극과 커플링되며;상기 제1 커패시터의 제2 플레이트가 상기 베이스 상에서의 정투영과 상기 제4 전도 접속부가 상기 베이스 상에서의 정투영은 적어도 부분 중첩되며, 상기 제4 전도 접속부는 상기 제1 커패시터의 제1 플레이트로 멀티플렉싱되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제2 커패시터의 제2 플레이트는 상기 제7 트랜지스터의 제7 채널 부분이 상기 제1 레벨 신호선으로부터 멀리 떨어진 일측에 위치하며;상기 제2 커패시터의 제2 플레이트가 상기 베이스 상에서의 정투영과 상기 제7 트랜지스터의 출력 전극이 상기 베이스 상에서의 정투영은 제7 중첩 영역이 존재하며, 상기 제2 커패시터의 제2 플레이트는 상기 제7 중첩 영역에 설치된 제7 비아를 통해 상기 제7 트랜지스터의 출력 전극과 커플링되며; 상기 제7 트랜지스터의 게이트는 상기 제2 커패시터의 제1 플레이트로 멀티플렉싱되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 시프트 레지스터 유닛은 상기 제2 방향을 따라 연장되는 제5 전도 접속부를 더 포함하며;상기 제6 트랜지스터는 제6 활성 패턴을 포함하고, 상기 제6 활성 패턴은 상기 제1 방향을 따라 연장되며, 상기 제6 활성 패턴은 상기 제1 방향을 따라 상대적으로 설치된 2개의 제6 전도 부분, 및 상기 2개의 제6 전도 부분 사이에 위치한 제6 채널 부분을 포함하며, 상기 제6 트랜지스터의 입력 전극이 상기 베이스 상에서의 정투영과 하나의 상기 제6 전도 부분이 상기 베이스 상에서의 정투영은 제8 중첩 영역이 존재하며, 상기 제6 트랜지스터의 입력 전극은 상기 제8 중첩 영역에 설치된 제8 비아를 통해 하나의 상기 제6 전도 부분과 커플링되며, 상기 제6 트랜지스터의 출력 전극이 상기 베이스 상에서의 정투영과 또 다른 하나의 상기 제6 전도 부분이 상기 베이스 상에서의 정투영은 제9 중첩 영역이 존재하며, 상기 제6 트랜지스터의 출력 전극은 상기 제9 중첩 영역에 설치된 제9 비아를 통해 또 다른 하나의 상기 제6 전도 부분과 커플링되며;상기 제6 트랜지스터의 입력 전극은 상기 제5 전도 접속부를 통해 각각 상기 제1 트랜지스터의 출력 전극, 및 상기 제5 트랜지스터의 게이트와 커플링되는 것을 특징으로 하는 디스플레이 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo><applicantInfo><address>중국 ****** 쓰촨 프로빈스 청두 하이-테크 디벨롭먼트 존 (웨스트 존) 허주오 로드 ****호</address><code>520110216778</code><country>중국</country><engName>Chengdu BOE Optoelectronics Technology Co., Ltd.</engName><name>청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>QING, Haigang</engName><name>칭, 하이강</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>XIAO, Yunsheng</engName><name>샤오, 윈성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-1-2024-1051266-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.12</receiptDate><receiptNumber>9-5-2025-0248005-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0527579-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.12</receiptDate><receiptNumber>1-1-2025-0527597-51</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247032212.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da4114723db78b4e97c668c09f219d9090578e58dfd1a3eeb4c0e91c1a6500af51f9736b5f23b245176c1bb97209fc7c38130f163feea68a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffbcae2521dce57f93fc263f8ad58b2e75f883e15c3b9d6fe4bd16193f7fbcc2bf59d4ef99058cf8f2b5aca9c6f67514f2412a41ad0d86010</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>