V 50
K 367470657800 or18
Y 0
D 0 0 850 1100
Z 0
i 73
N 67
J 335 620 3
J 335 820 3
J 435 620 2
J 295 820 2
S 4 2
S 1 2
S 1 3
N 47
J 215 370 2
J 170 370 11
J 215 350 2
J 170 350 11
J 215 430 2
J 170 430 11
J 170 450 11
J 215 450 2
J 215 470 2
J 215 490 2
J 215 550 2
J 215 590 2
J 215 610 2
J 215 670 2
J 215 690 2
J 215 710 2
J 215 730 2
J 215 790 2
J 215 810 2
J 215 830 2
J 215 850 2
J 170 850 9
J 170 830 11
J 170 810 11
J 170 790 11
J 170 730 11
J 170 710 11
J 170 690 11
J 170 670 11
J 170 610 11
J 170 590 11
J 215 570 2
J 170 570 11
J 170 550 11
J 170 490 11
J 170 470 11
J 60 295 7
J 170 295 9
S 4 3
L 190 350 10 0 3 0 1 0 I17
S 6 5
L 190 430 10 0 3 0 1 0 I15
S 36 9
L 190 470 10 0 3 0 1 0 I13
S 7 8
L 190 450 10 0 3 0 1 0 I14
S 34 11
L 190 550 10 0 3 0 1 0 I11
S 22 21
L 190 850 10 0 3 0 1 0 I0
B 37 38
L 60 305 20 0 3 0 1 0 I[17:0]
S 35 10
L 190 490 10 0 3 0 1 0 I12
S 30 13
L 190 610 10 0 3 0 1 0 I8
S 26 17
L 190 730 10 0 3 0 1 0 I4
B 23 22
B 24 23
B 25 24
B 26 25
B 27 26
B 28 27
B 29 28
B 30 29
B 31 30
B 33 31
B 34 33
B 35 34
B 36 35
B 7 36
B 2 6
B 6 7
B 38 4
B 4 2
S 2 1
L 190 370 10 0 3 0 1 0 I16
S 23 20
L 190 830 10 0 3 0 1 0 I1
S 24 19
L 190 810 10 0 3 0 1 0 I2
S 25 18
L 190 790 10 0 3 0 1 0 I3
S 27 16
L 190 710 10 0 3 0 1 0 I5
S 28 15
L 190 690 10 0 3 0 1 0 I6
S 29 14
L 190 670 10 0 3 0 1 0 I7
S 31 12
L 190 590 10 0 3 0 1 0 I9
S 33 32
L 190 570 10 0 3 0 1 0 I10
N 71
J 335 540 3
J 335 360 3
J 435 540 2
J 295 360 2
S 1 3
S 2 1
S 4 2
N 69
J 315 560 3
J 315 460 3
J 435 560 2
J 295 460 2
S 1 3
S 2 1
S 4 2
N 65
J 315 600 3
J 315 700 3
J 435 600 2
J 295 700 2
S 1 3
S 1 2
S 4 2
N 64
J 435 580 2
J 295 580 2
S 2 1
I 62 virtex:OR4 1 215 410 0 1 '
C 47 5 5 0
C 47 8 7 0
C 47 9 6 0
C 47 10 1 0
C 69 4 8 0
I 61 virtex:OR4 1 215 530 0 1 '
C 64 2 8 0
C 47 13 1 0
C 47 12 6 0
C 47 32 7 0
C 47 11 5 0
I 60 virtex:OR4 1 215 650 0 1 '
C 47 14 5 0
C 47 15 7 0
C 47 16 6 0
C 47 17 1 0
C 65 4 8 0
I 58 virtex:OR2 1 215 330 0 1 '
C 71 4 10 0
C 47 1 9 0
C 47 3 7 0
I 63 virtex:OR5 1 435 520 0 1 '
C 73 2 8 0
C 67 3 1 0
C 65 3 6 0
C 64 1 7 0
C 69 3 5 0
C 71 3 9 0
N 73
J 635 580 1
J 515 580 2
S 2 1
L 545 580 20 0 3 0 1 0 O
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 705 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 595 100 10 0 9 VIRTEX Family OR18  Macro
T 585 80 10 0 9 18-Bit OR Gate w/bus input
T 630 50 10 0 9 16th April 2001
I 57 virtex:OR4 1 215 770 0 1 '
C 67 4 8 0
C 47 21 1 0
C 47 20 6 0
C 47 19 7 0
C 47 18 5 0
E
