{
  "section_num": "4.4",
  "title": "常用带隙电压基准结构设计",
  "start_line": 2451,
  "end_line": 2856,
  "content": "### 4.4 常用带隙电压基准结构设计\n#### 4.4.1 基于亚阈电流控制的电压带隙基准\nMOS 亚阈控制型带隙基准是在基于电流镜控制的基准上发展起来的一类新型带隙基准电路,结构如图 4-13 所示。改进主要表现在 PTAT 电流定义的两个支路中取消了原有的 $\\mathrm{{PN}}$ 结,而是采用亚阈 $\\mathrm{{MOS}}$ 管的 ${V}_{\\mathrm{{GS}}}$ 代替 $\\mathrm{{PN}}$ 结导通的 ${V}_{\\mathrm{{BE}}}$ ,这不但简化了工艺,减小了对寄生 PNP 管的依赖程度,同时电路的最低工作电压减小一个 PN 结导通电压,适应了低压应用的需要。采用 Cascode 恒流偏置后,可提高电流比例控制的线性度,提高输出基准的电源抑制比与温度稳定性。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_90_236_955_1089_420_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_90_236_955_1089_420_0.jpg)\n图 4-13 基于基本电流源控制的亚阈型电压模带隙基准\n图 4-13 中, ${\\mathrm{M}}_{4}$ 和 ${\\mathrm{M}}_{5}$ 两个 NMOS 管均工作在亚阈区, ${V}_{\\mathrm{{GS}}}$ 具有与 BJT 开启电压 ${V}_{\\mathrm{{BE}}}$ 相同规律的变化特性,即 $I - V$ 特性呈指数或对数关系,电阻 ${R}_{1}$ 上的压降为\n$$\n{V}_{\\mathrm{R}1} = \\Delta {V}_{\\mathrm{{GS}}} = {n}_{\\mathrm{e}}{V}_{\\mathrm{T}}\\ln \\left( {\\frac{{I}_{0}}{{I}_{1}}\\frac{{S}_{5}}{{S}_{4}}}\\right)  = {n}_{\\mathrm{e}}{V}_{\\mathrm{T}}\\ln \\left( \\frac{{S}_{1}{S}_{5}}{{S}_{2}{S}_{4}}\\right)  = {n}_{\\mathrm{e}}{V}_{\\mathrm{T}}\\ln \\left( {NP}\\right)  \\tag{4 - 35}\n$$\n电阻上的 PTAT 压降与偏置电路对角线上 MOS 器件面积因子乘积之比有关。 ${V}_{\\mathrm{{RI}}}$ 转化成支路电流并通过 ${\\mathrm{M}}_{3}$ 电流镜以系数比 $M$ 传递到输出支路上,与传统的电压求和结构相同,最终获得零温度系数的 BGR 输出,即\n$$\n{V}_{\\text{ref }} = {V}_{\\mathrm{{BE}}1} + {n}_{\\mathrm{e}}M\\frac{{R}_{2}}{{R}_{1}}{V}_{\\mathrm{T}}\\ln \\left( {NP}\\right)  \\tag{4 - 36}\n$$\n式中: $N$ 为 ${\\mathrm{M}}_{5}\\text{、}{\\mathrm{M}}_{4}$ 的宽长的比值; $P$ 为 ${\\mathrm{M}}_{1}\\text{、}{\\mathrm{M}}_{2}$ 宽长比的比值。\n电路设计的关键在于亚阈工作区的稳定控制。首先,必须明确亚阈区的确切范围,其次应保证当电源电压变化或工艺漂移时,亚阈工作区域能够维持不变。\n亚阈弱反型工作区介于强反型与截止区之间,与强反型为边界的弱开启区可从有效栅驱动电压和电流的大小加以限定。从电压方面看, ${V}_{\\mathrm{{GS}}}$ 应在 ${V}_{\\mathrm{{TH}}}$ 附近,即过驱动电压应满足 $\\Delta  = {V}_{\\mathrm{{GS}}} - {V}_{\\mathrm{{TH}}} < {2n}{V}_{\\mathrm{T}}$ 的条件,亚阈非理想因子 $n$ 通在常 $1 \\sim  {1.5}$ 范围之间。这样, ${V}_{\\mathrm{{GS}}}$ 偏置最多只能大于 ${V}_{\\mathrm{{TH}}}$ 约 ${80}\\mathrm{{mV}}$ 以内,才能满足弱开启条件。通常,考虑工艺漂移或衬底偏置效应后, ${V}_{\\mathrm{{TH}}}$ 自身的变化可达到 ${100} \\sim  {200}\\mathrm{{mV}}$ 甚至更高。显然,固定栅压偏置下当 ${V}_{\\mathrm{{TH}}}$ 有微小变化, 很难保证器件在所有状态下都能处于亚阈区。亚阈偏置只能采用自适应的偏置技术,即通过动态反馈以使 ${V}_{\\mathrm{{GS}}} - {V}_{\\mathrm{{TH}}}$ 始终保持在规定的亚阈范围内,维持工作状态不变。因此,当工艺漂移时,只要采用的自偏置电路结构中存在限流机制,支路电流被限制在一定范围内,即可实现稳定的亚阈区工作状态控制。\n亚阈区偏置从电流方面限定则更为有效。根据 $\\mathrm{{EKV}}$ 的连续型 $I - V$ 模型,强反型一弱反型的临界电流或转折点电流定义为标称电流 ${I}_{\\mathrm{S}}$ 。 ${I}_{\\mathrm{S}}$ 仅由工艺和上述最小有效栅驱动电压决定,单位 $W/L$ 的临界转折电流可表示为\n$$\n{I}_{\\mathrm{{So}}} = \\frac{{I}_{\\mathrm{S}}}{W/L} = \\frac{\\left( k{\\Delta }^{2}/2n\\right) }{\\left( W/L\\right) } = {k}^{\\prime }{\\left( 2n{V}_{\\mathrm{T}}\\right) }^{2}\\frac{1}{2n} = {2n}{k}^{\\prime }{V}_{\\mathrm{T}}^{2} = {2n\\mu }{C}_{\\mathrm{{ox}}}{V}_{\\mathrm{T}}^{2} \\tag{4 - 37}\n$$\n根据 CSMC0.6 $\\mu \\mathrm{m}$ CMOS 工艺 SPTCE 模型参数,计算得到 ${I}_{\\mathrm{S}0}$ 均在几十纳安以内,且 ${I}_{\\mathrm{S}0.\\mathrm{n}} > {I}_{\\mathrm{S}0.\\mathrm{p}}$ 。为确保亚阈偏置,应使单位 $W/L$ 下的 $\\mathrm{{MOS}}$ 管电流限制在 ${I}_{\\mathrm{{S0}}}$ 以内,要想使具有较大电流的器件工作在亚阈区,应使其 $W/L$ 增加以减小有效栅压；与之相对应的是,要使具有较小电流的器件工作在强反型区,应降低 $W/L$ 以增加其有效栅压。因此,判断器件是否工作在亚阈区,不能仅从电流的绝对大小上看,还要看其 $W/L$ ,即要考察其有效栅压的大小。这在电路设计中具有重要指导意义, 即通过限定电流的大小, 以及改变同一支路上各器件 $W/L$ 之间的关系,可有选择地将同一条支路中的部分器件设定在亚阈工作区,而其他器件设定在强反型工作区。很明显, 亚阈设计与低功耗要求是一致的, 很低的静态电流只需要相对较小的 $W/L$ 就可使其进入亚阈状态,从而大幅度节省面积。\n根据以上基本原理,可以确定电路的基本设计流程。首先根据功耗限制确定各支路的静态电流,选定该电流下所需的限流电阻,确定电流镜 $W/L$ 之间的比例关系,并根据偏置电流和 ${I}_{\\mathrm{S}0}$ 的限制关系,确定各 $\\mathrm{{MOS}}$ 管 $W/L$ 的具体数值,最后根据补偿系数的要求选择输出电阻和输出 MOS 的具体尺寸,由 HSPICE 模拟结果对电路参数适当调整。Peak 型自偏置结构对基准电路总体性能改善明显,最显著的是电源线性调节能力提高。 ${V}_{\\mathrm{{CC}}}$ 变化时所引起电流变化导致电阻上的电压也跟随改变,对于单调型自偏置结构,当衬偏存在时, ${V}_{\\mathrm{{TH}}}$ 跟随 ${V}_{\\mathrm{{CC}}}$ 变化,这又进一步影响支路电流的大小,使输出偏离更为显著。与传统基准结构相比,基于 MOS 管亚阈控制的电压模带隙基准的稳定性、一致性和主要性能指标均略显不足,其宽温度范围内的温度系数一般在几十 $\\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ 的范围内。\n#### 4.4.2 运放控制的电压模带隙电压基准\n运放在电压基准电路中的反馈控制,主要用于产生精确的 $\\Delta {V}_{\\mathrm{{BE}}}$ 和支路电流比例关系。 由于 $\\Delta {V}_{\\mathrm{{BE}}}$ 仅为 $2{V}_{\\mathrm{T}}$ 约 ${50}\\mathrm{\\;{mV}}$ 量级,因此运放输入差分电压分辨率应小于 $1\\mathrm{\\;{mV}}$ ,开环电压增益应大于 $1\\mathrm{\\;k}$ 即 ${60}\\mathrm{\\;{dB}}$ 。两级差分运放可基本满足以上设计要求。运放的输入失调电压成为影响输出精度的主要因素,包含系统失调和随机失调的总失调电压应控制在几个 $\\mathrm{{mV}}$ 以内, 这对运放的对称性设计提出了很高的要求。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_92_289_254_1000_573_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_92_289_254_1000_573_0.jpg)\n图 4-14 OP 控制的电压求和模式带隙电路\n如图 4-14 所示, OP 采用两级增益结构, 输入级为 PMOS 差分放大, 输出级采用 NMOS 放大的普通 CS 结构, OP 工作点为匹配对称设置以降低系统失调。考虑到环路反馈后,其闭环为三级增益结构。输出控制为 PMOS 管放大的 CS 增益级,只是其负载为 PN 结的中低阻输出,增益不高,因此环路增益主要由运放提供。\n#### 4.4.3 基于电流镜控制的电压带隙基准\n与 $\\mathrm{{OP}}$ 控制的 $\\mathrm{{BGR}}$ 不同,基于电流镜控制的 $\\mathrm{{BGR}}$ ,由两路 $\\mathrm{{PN}}$ 结支路产生 $\\Delta {V}_{\\mathrm{{BE}}}$ 所要求的相同电位约束可由 NMOS 管相同的栅源电压 ${V}_{\\mathrm{{GS}}}$ 实现,如图 4-15 所示。因此,形成带隙电压的关键在于限定两条支路电流严格的线性关系, 通常为两支路电流相等。采用 Cascode 或 Wilson 电流镜可实现以上要求。由此产生的近似 PTAT 电流再经过输出电流镜的线性变化后,在输出支路电阻上还原成 PTAT 电压,与输出管 ${Q}_{3}$ 的 ${V}_{\\mathrm{{BE}}}$ 补偿后,得到 BGR 电压。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_92_305_1460_978_603_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_92_305_1460_978_603_0.jpg)\n图 4-15 基于 Cascode 电流源控制的电压模带隙基准\n线性补偿系数可由输入、输出支路电阻和电流镜 $W/L$ 控制,即\n$$\n{V}_{\\text{ref }} = {V}_{\\mathrm{{BE}}3} + {I}_{3}{R}_{3} = {V}_{\\mathrm{{BE}}3} + \\frac{{\\left( W/L\\right) }_{3}}{{\\left( W/L\\right) }_{2}}\\frac{{R}_{3}}{{R}_{0}}{V}_{\\mathrm{T}}\\ln \\left( N\\right)  \\tag{4 - 38}\n$$\n采用图 4-15(a) 所示的 Cascode 结构,所需要的最小电源电压为 $2{V}_{\\mathrm{{TH}}} + 4{V}_{\\mathrm{{DS}},\\text{ sat }} + {V}_{\\mathrm{{BE}}}$ , 对于 $- 1\\mathrm{\\;V}$ 的 PMOS 开启电压,低功耗下的过驱动电压为 ${0.2}\\mathrm{\\;V}$ ,则最小电源电压超出 $3\\mathrm{\\;V}$ , 因此该结构不适合于低压电路。一种改进的方法是采用宽动态范围的低压 Cascode 结构, 如图 4-15(b) 所示,此时电源电压可减小一个 ${V}_{\\mathrm{{TH}}}$ 开启电压,最小工作电压降低到 $2\\mathrm{\\;V}$ 上下。\nPTAT 产生支路可以利用 MOS 亚阈偏置,这样可用 ${V}_{\\mathrm{{GS}}}$ 代替 ${V}_{\\mathrm{{BE}}}$ ,当 $\\mathrm{{MOS}}$ 管的 ${V}_{\\mathrm{{TH}}}$ 为低开启值,同时又工作在亚阈区时,可使 ${V}_{\\mathrm{{GS}}} \\ll  {V}_{\\mathrm{{BE}}}$ ,并导致最低工作电压下降。电路结构如图4-16所示。为进一步降低电源电压, 理论上可用普通电流镜代替 Cascode 电流镜, 但考虑到 MOS 管输出电阻对偏置电流的调制作用,使电流镜两支路电流的线性比例关系已有很大偏离,并随 ${V}_{\\mathrm{{CC}}}$ 的变化而改变,很大程度上影响到输出带隙基准的控制精度。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_93_264_906_1008_543_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_93_264_906_1008_543_0.jpg)\n图 4-16 基于亚阈偏置的 Cascode 带隙基准结构\n#### 4.4.4 OP 控制的电流模带隙基准\n一种采用 $\\mathrm{{OP}}$ 控制的电流模带隙基准电路如图 4-17(a) 所示。 ${\\mathrm{M}}_{1}$ 与 ${R}_{4}$ 组成简单偏置结构, ${\\mathrm{M}}_{1} \\sim  {\\mathrm{M}}_{11}$ 组成 BJT 支路的上电启动电路,提供初始注入电流,保证系统启动后能够进入稳定的工作状态。图 4-17(b)中, ${\\mathrm{M}}_{1} \\sim  {\\mathrm{M}}_{4}$ 与电阻 ${R}_{0}$ 组成的简单偏置提供运放输出支路静态电流。带隙基准内核由 ${\\mathrm{M}}_{13}\\text{、}{\\mathrm{M}}_{12}\\text{、}{\\mathrm{Q}}_{1}\\text{、}{\\mathrm{Q}}_{2}$ 和相应的 ${R}_{1} \\sim  {R}_{3}$ 电阻组成,求和电流经输出支路 ${\\mathrm{M}}_{14}$ 感应后,在 ${R}_{4}$ 上转换得到所需的带隙电压基准。\n图 4-17(b) 作为一种 OP 控制型带隙基准的简单实现形式, 通过对偏置结构的改进, 即由简单偏置改为峰值型自偏置,并增加对偏置的启动控制,提高了输出基准的电压调节性能。进一步的改进可将运放偏置与基准 PTAT 的偏置耦合成一体化闭环控制, 同时运放电流镜采用 PNP 管移位式二极管偏置,以降低电路的最低工作电压,电路结构如图 4-18 所示。电路的电源抑制比性能进一步得到提高, 但启动更加困难, 需要合理地设计偏置的启动结构。在以上电路结构中,瞬态启动电流应首先注入到 PTAT 电路中的钳位二极管支路形成正反馈控制,建立 PTAT 支路偏置电流,对图 4-18 所示的偏置耦合结构,还需要对运放的偏置提供注入电流, 同时启动运放工作。在以上启动控制下, 电路系统才能进入稳定的工作状态。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_94_222_438_1157_828_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_94_222_438_1157_828_0.jpg)\n图 4-17 基于 OP 控制的一阶线性补偿电流模式 BGR\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_94_197_1347_1199_350_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_94_197_1347_1199_350_0.jpg)\n图 4-18 全局一体化偏置的 OP 控制型电流模带隙基准电路\n在忽略运放输入失调电压以及各类比例因子失配的前提下,在 $- {45} \\sim  {125}^{ \\circ  }\\mathrm{C}$ 的温度范围内,基准电压的温度系数可降低到 ${10} \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ 的量级。\n#### 4.4.5 MOS 亚阈型电流模基准\n由于采用基本的电流镜偏置,结合电流模的基准输出控制,该结构的最大优点在于适合低电源电压工作,并能实现中等性能的温度特性。但该电路存在的一个明显不足是输出基准的电源抑制比相对较差。一种简单的改进可采用 Cascode 电流镜代替普通的电流镜, 这种改进针对偏置、运放和输出支路等各个需要电流偏置的方面。\n图 4-19 电路由三部分组成。第一部分为 ${\\mathrm{M}}_{4}$ 、 ${\\mathrm{M}}_{5}$ 、 ${\\mathrm{M}}_{8}$ 、 ${\\mathrm{M}}_{9}$ 及 ${R}_{4}$ 构成的峰值型自偏置电路,电阻 ${R}_{4}$ 定义支路电流,为获得 PTAT 电流输出, ${R}_{4}$ 应将偏置电流限制在很低的水平,同时扩大 ${\\mathrm{M}}_{8}$ 和 ${\\mathrm{M}}_{9}$ 的 $W/L$ ,使其单位 $W/L$ 的电流远小于 ${I}_{80}$ ,从而保证这两个 NMOS 管始终工作在亚阈区。偏置中的 ${\\mathrm{M}}_{4}$ 、 ${\\mathrm{M}}_{5}$ 两管仍然工作在饱和状态,电路通过 ${\\mathrm{M}}_{1}$ 输出具有正温度系数的电流。第二部分为 ${\\mathrm{M}}_{2}$ 、 ${\\mathrm{M}}_{3}$ 、 ${\\mathrm{M}}_{6}$ 、 ${\\mathrm{Q}}_{1}$ 、 ${\\mathrm{M}}_{7}$ 、 ${R}_{3}$ 构成的两级增益闭环负反馈控制结构,电容 $C$ 和电阻 ${R}_{2}$ 串联形成的 ${R}_{2}\\text{、}C$ 零点补偿内部的高频次极点,确保内部环路稳定。 该电路产生 ${V}_{\\mathrm{{BE}}}/{R}_{3}$ 的负温度系数的电流。最后,这两路电流通过 ${\\mathrm{M}}_{1}$ 、 ${\\mathrm{M}}_{10}$ 求和,经 ${R}_{1}$ 阻抗转换后获得基准输出。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_95_323_692_887_405_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_95_323_692_887_405_0.jpg)\n图 4-19 基于 CS 的电流求和带隙电压基准\n在 CMOS 亚阈基准结构中,在 PTAT 产生支路已取消了经典结构中衬底 PN 结,只是在输出电压求和中还保留有唯一的一个 $\\mathrm{{PN}}$ 结。而电流模基准输出支路中已无需 $\\mathrm{{PN}}$ 结, 因此有可能实现没有 BJT 结构的全 CMOS 带隙基准电路。如图 4-20 所示的电流模基准中,电路仅包含 MOS 管和 $R\\text{、}C$ 无源器件,避免了对寄生晶体管的利用,这对改善电路性能, 降低工艺复杂性和芯片面积十分有效。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_95_278_1407_977_328_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_95_278_1407_977_328_0.jpg)\n图 4-20 全 CMOS 结构电流模电压基准\n工作在亚阈区的 MOS 管, ${I}_{\\mathrm{{DS}}} \\sim  {V}_{\\mathrm{{GS}}}$ 之间不但保持指数关系特性,而且其 ${V}_{\\mathrm{{GS}}}$ 的温度特性也与 ${V}_{\\mathrm{{BE}}}$ 相类似,即\n$$\n{V}_{\\mathrm{{GSl}}} \\approx  {V}_{\\mathrm{{GSl}}}\\left( {T}_{0}\\right)  + {k}_{\\mathrm{G}}\\left( {\\frac{T}{{T}_{0}} - 1}\\right)  \\tag{4 - 39}\n$$\n式中一阶温度系数 ${k}_{\\mathrm{G}}$ 由以下 4 部分组成\n$$\n{k}_{\\mathrm{G}} = {k}_{\\mathrm{T}} + {V}_{\\mathrm{{GS}}}\\left( {T}_{0}\\right)  - {V}_{\\mathrm{{TH}}}\\left( {T}_{0}\\right)  - {V}_{\\text{off }} \\tag{4 - 40}\n$$\n式中 ${k}_{\\mathrm{T}}$ 和 ${V}_{\\mathrm{{off}}}$ 为 BISM 3V3 SPICE 模型参数,取值与具体的工艺相关。\n对于 CSMC ${0.6\\mu }\\mathrm{m}$ 数模混合 CMOS 工艺, ${V}_{\\text{off }} =  - {96.1}\\mathrm{{mV}},{k}_{\\mathrm{T}} =  - {333.3}\\mathrm{{mV}}$ 。亚阈区的有效栅驱动电压应为负值,单位 $W/L$ 管通常在 $\\mathrm{{nA}}$ 级的亚阈电流偏置水平,常温下 ${V}_{\\mathrm{{GS}}}\\left( {T}_{0}\\right)  - {V}_{\\mathrm{{TH}}}\\left( {T}_{0}\\right)  \\approx   - {100}\\mathrm{{mV}}$ ,代入以上各参数后计算得到 ${k}_{\\mathrm{G}} \\approx   - {337}\\mathrm{{mV}}$ ,即 ${k}_{\\mathrm{G}} \\approx  {k}_{\\mathrm{T}}$ 。 相对于 BJT 管 ${V}_{\\mathrm{{BE}}}$ 的温度系数, MOS 管 ${V}_{\\mathrm{{GSl}}}$ 的等效温度系数仅为 ${k}_{\\mathrm{G}}/{T}_{0} \\approx   - {1.12}\\mathrm{{mV}}/{}^{ \\circ  }\\mathrm{C}$ , 减小了约 ${40}\\%$ 左右。 ${V}_{\\mathrm{{GS}}}$ 负温度系数的减小有利于输出基准的降低,但温度系数与工艺有关, 因此形成的基准电压随工艺的稳定性,明显不如基于 BJT 结构的基准电路。\n为简化分析,假设各 PMOS 线性电流镜的比例系数均为 1 , 则由正负温度系数的简单叠加, 输出电压为\n$$\n{V}_{\\text{ref }} = \\left( {{I}_{\\text{PTAT }} + {I}_{\\text{VGS }}}\\right) {R}_{2} = \\left( {\\frac{{n}_{\\mathrm{e}}{V}_{\\mathrm{T}}}{{R}_{0}}\\ln \\left( N\\right)  + \\frac{{V}_{\\mathrm{{GS}}1}}{{R}_{1}}}\\right) {R}_{2} = \\frac{{R}_{2}}{{R}_{1}}{V}_{\\mathrm{{GS}}1} + {n}_{\\mathrm{e}}\\frac{{R}_{2}}{{R}_{0}}\\ln \\left( N\\right) {V}_{\\mathrm{T}}\n$$\n(4 - 41)\n电流模输出基准可写成 ${V}_{\\text{ref }} = \\alpha {V}_{\\mathrm{{GS}}1} + \\beta {V}_{\\mathrm{T}}$ 的一般形式,由 $\\partial {V}_{\\text{ref }}/\\partial T = {\\alpha T}{C}_{\\text{VGS }} +$ $\\beta {V}_{\\mathrm{T}0}/{T}_{0} = 0$ 的补偿条件,得到 $\\alpha /\\beta  =  - {V}_{\\mathrm{T}0}/{k}_{\\mathrm{G}}$ ,即\n$$\n\\frac{{R}_{0}}{{R}_{1}} =  - \\frac{{n}_{\\mathrm{e}}}{{k}_{\\mathrm{G}}}{V}_{\\mathrm{T}0}\\ln N \\tag{4 - 42}\n$$\n通过调节电阻 ${R}_{0}$ 与 ${R}_{1}$ 的比例关系使上式满足,即可获得近似零温度系数特性的基准输出。电阻 ${R}_{2}$ 对温度系数的调节没有作用,只影响输出基准的绝对数值。\n该类型电压基准的设计关键之一在于保证电路状态的稳定控制, 即亚阈区的临界点是否会随温度而发生变化。根据亚阈值区的判据,其临界电流正比于 $\\mu {\\left( {V}_{\\mathrm{T}}\\right) }^{2}$ ,而 ${R}_{0}$ 定义的偏置电流 $I = \\Delta {V}_{\\mathrm{{GS}}}/{R}_{0}$ ,若 ${R}_{0}$ 为正温度系数电阻,则因其温度系数的抵消而使偏置电流的正温度系数减小,高温下的临界条件更容易得到满足,并保持亚阈值特性不变。相反,如 ${R}_{0}$ 为负温度系数电阻,则高温下有脱离所设定亚阈区的可能。设计时必须留有足够的电流变化的余度, 以保证在宽温度范围内亚阈 MOS 管状态保持不变。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_96_326_1434_937_391_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_96_326_1434_937_391_0.jpg)\n图 4-21 基于反馈控制的全 CMOS 电流模基准电路\n以上电路适合于对温度和电源抑制比要求不高的低压低功耗应用场合, 输出基准的温度系数通常在几十 $\\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ 量级。图 4-21 给出一种新的全 CMOS 电流模带隙基准电路,其中负温度系数电流采用相同的 ${V}_{\\mathrm{{GSI}}}/{R}_{1}$ 控制技术,不同之处在于正温度系数 $P\\mathrm{{TAT}}$ 电流量的产生与电流叠加方式,基准输出通过闭环负反馈的控制,实现电源抑制比性能的提高。根据所示的电路结构,输出基准电压为\n$$\n{V}_{\\text{ref }} = {I}_{\\mathrm{R}4}{R}_{4} + {V}_{\\mathrm{R}3} = {R}_{4}\\left( {\\frac{{V}_{\\mathrm{R}3}}{{R}_{3}} - {I}_{\\mathrm{M}6}}\\right)  + {V}_{\\mathrm{R}3} = \\left( {1 + \\frac{{R}_{4}}{{R}_{3}}}\\right) {V}_{\\mathrm{R}3} - {R}_{4}\\frac{{S}_{6}}{{S}_{4}}{I}_{\\mathrm{R}1} \\tag{4 - 43}\n$$\n式中: 电阻 ${R}_{3}$ 上的电压为 ${V}_{\\mathrm{R}3} = {V}_{\\mathrm{R}2} + {V}_{\\mathrm{{GS}}7} - {V}_{\\mathrm{{GS}}8} = {V}_{\\mathrm{R}2} - \\left( {{V}_{\\mathrm{{GS}}8} - {V}_{\\mathrm{{GS}}7}}\\right)$ ,由于 ${M}_{7}$ 和 ${M}_{8}$ 两管流过线性相关的偏置电流,并且当两管均工作在亚阈饱和区时,其 ${V}_{\\mathrm{{GS}}}$ 压差产生 PTAT 正温度系数电压,即\n$$\n{V}_{\\mathrm{R}3} = \\frac{{S}_{5}}{{S}_{4}}{I}_{\\mathrm{R}1}{R}_{2} - {V}_{\\mathrm{T}}\\ln \\left( {\\frac{{S}_{7}}{{S}_{8}}\\frac{{S}_{6}}{{S}_{5}}}\\right)  = \\frac{{S}_{5}}{{S}_{4}}\\frac{{R}_{2}}{{R}_{1}}{V}_{\\mathrm{{GS}}1} + {V}_{\\mathrm{T}}\\ln \\left( {\\frac{{S}_{8}}{{S}_{7}}\\frac{{S}_{5}}{{S}_{6}}}\\right)  \\tag{4 - 44}\n$$\n以上两式经整理后得\n$$\n{V}_{\\text{ref }} = \\left\\lbrack  {\\left( {1 + \\frac{{R}_{4}}{{R}_{3}}}\\right) \\frac{{S}_{5}}{{S}_{4}}\\frac{{R}_{2}}{{R}_{1}} - \\frac{{R}_{4}}{{R}_{1}}\\frac{{S}_{6}}{{S}_{4}}}\\right\\rbrack  {V}_{\\mathrm{{GS}}1} + \\left( {1 + \\frac{{R}_{4}}{{R}_{3}}}\\right) \\ln \\left( {\\frac{{S}_{8}}{{S}_{7}}\\frac{{S}_{5}}{{S}_{6}}}\\right) {V}_{\\mathrm{T}} \\tag{4 - 45}\n$$\n采用同样的补偿方法,通过调节各电阻及电流镜的比例关系使其满足 $\\alpha /\\beta  =  - {V}_{\\mathrm{T}0}/{k}_{\\mathrm{G}}$ 的条件,即可获得近似零温度系数的基准输出。不同之处仅在于电阻 ${R}_{4}$ 不但对输出电压的数值有影响,同时还对输出基准的温度系数有调节作用。\n#### 4.4.6 基于 MOS 管阈值压差的基准\nNMOS管与PMOS管开启电压 ${V}_{\\mathrm{{TH}}}$ 具有相同类型的温度系数,利用两者电压的差值以抵消同类型的温度系数,是此类基准电路设计的基本原理。设 ${V}_{\\mathrm{{TN}}}$ 的温度系数为 $- {T}_{\\mathrm{{CN}}},{V}_{\\mathrm{{TP}}}$ 的温度系数为 $- {T}_{\\mathrm{{CP}}}$ ,两者都是负温度系数。若 $\\left| {T}_{\\mathrm{{CN}}}\\right|  < \\left| {T}_{\\mathrm{{CP}}}\\right|$ ,则选取适当的 $m$ 以使 $m \\times$ ${V}_{\\mathrm{{TN}}}$ 的温度系数扩大至 $m \\times  {T}_{\\mathrm{{CN}}}$ 后,数值上变得与 ${T}_{\\mathrm{{CP}}}$ 完全相同,则 $m \\times  {V}_{\\mathrm{{TN}}} - {V}_{\\mathrm{{TP}}}$ 的差值不但可实现近似零温度系数的特性,还可达成与 ${V}_{\\mathrm{{CC}}}$ 无关,满足电压基准的基本要求。此时的 $\\mathrm{{BGR}}$ 电压取决于 $\\mathrm{{MOS}}$ 管 ${V}_{\\mathrm{{TH}}}$ 经加权处理后的差值,因此基准电压通常较低,具体数值与 $m$ 调制系数和开启电压密切相关, 即\n$$\n{V}_{\\text{ref }} = m{V}_{\\mathrm{{TN}}} - \\left| {V}_{\\mathrm{{TP}}}\\right|  \\tag{4 - 46}\n$$\n式中: $m = \\left| {T}_{\\mathrm{{CP}}}\\right| /\\left| {T}_{\\mathrm{{CN}}}\\right|$ ,代入相关参数计算得到的基准电压约在几百毫伏量级。在电路的具体实现中,所能获得的物理量是 ${V}_{\\mathrm{{GS}}}$ 而非 ${V}_{\\mathrm{{TH}}}$ ,而两者之间温度特性的偏差是造成输出误差的一个主要来源,因此必须在电路设计上采取一定措施加以克服和缓解。由于 ${V}_{\\mathrm{{GS}}} = {V}_{\\mathrm{{TH}}} + \\Delta$ ,有\n$$\n\\frac{\\partial {V}_{\\mathrm{{GS}}}}{\\partial T} = \\frac{\\partial {V}_{\\mathrm{{TH}}}}{\\partial T} + \\frac{1}{\\sqrt{2kI}}\\left( {\\frac{\\partial I}{\\partial T} - \\frac{I}{k}\\frac{\\partial k}{\\partial T}}\\right) . \\tag{4 - 47}\n$$\n其中 $\\partial {V}_{\\mathrm{{TH}}}/\\partial T =  - {TC}$ ,且式中最后一项为\n$$\n\\frac{I}{k}\\frac{\\partial k}{\\partial T} = \\frac{I}{k}\\frac{\\partial \\left( {\\mu {C}_{\\mathrm{{ox}}}\\left( {W/L}\\right) }\\right) }{\\partial T} = \\frac{I}{k}{C}_{\\mathrm{{ox}}}\\frac{W}{L}\\frac{\\partial \\mu }{\\partial T} = \\frac{I}{\\mu }\\frac{\\partial \\mu }{\\partial T} \\tag{4 - 48}\n$$\n如图 4-22 所示,采用非线性恒流源偏置电路,其中支路电流由 ${R}_{\\mathrm{B}}$ 限流电阻所确定,即\n$$\nI = \\frac{2}{{k}^{\\prime }{R}_{\\mathrm{B}}^{2}}{\\left( \\sqrt{\\frac{1}{{\\left( W/L\\right) }_{2}}} - \\sqrt{\\frac{1}{{\\left( W/L\\right) }_{1}}}\\right) }^{2} = \\frac{2p}{{k}^{\\prime }{R}_{\\mathrm{B}}^{2}} \\tag{4 - 49}\n$$\n式中, $p = {\\left( \\sqrt{\\frac{1}{{\\left( W/L\\right) }_{2}}} - \\sqrt{\\frac{1}{{\\left( W/L\\right) }_{1}}}\\right) }^{2}$\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_98_249_257_1127_435_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_98_249_257_1127_435_0.jpg)\n图 4-22 低压基准电路结构\n由于扩散电阻 ${R}_{\\mathrm{B}} = {\\left( L/W\\right) }_{\\mathrm{R}}/\\left( {q{\\mu }_{\\mathrm{R}}n}\\right) ,{R}_{\\mathrm{B}}$ 的温度特性由载流子迁移率决定,对上式求温度偏导后得到\n$$\n\\frac{\\partial I}{\\partial T} = {2p}\\left\\lbrack  {\\frac{1}{{R}_{\\mathrm{B}}^{2}}\\left( {-\\frac{1}{{k}^{\\prime 2}}{C}_{\\infty }\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T}}\\right)  + \\frac{1}{{k}^{\\prime }}\\left( {-\\frac{2}{{R}_{\\mathrm{B}}^{3}}}\\right) \\left( {-{R}_{\\mathrm{B}}\\frac{1}{{\\mu }_{\\mathrm{R}}}\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T}}\\right) }\\right\\rbrack\n$$\n$$\n= \\frac{2p}{{k}^{\\prime }{R}_{\\mathrm{B}}^{2}}\\left\\lbrack  {-\\frac{1}{{\\mu }_{\\mathrm{R}}}\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T} + \\frac{2}{{\\mu }_{\\mathrm{R}}}\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T}}\\right\\rbrack   = \\frac{I}{{\\mu }_{\\mathrm{R}}}\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T} \\tag{4-50}\n$$\n将式(4 - 48)和(4 - 50)代入式(4 - 47)后,得到\n$$\n\\frac{\\partial {V}_{\\mathrm{{GS}}}}{\\partial T} = \\frac{\\partial {V}_{\\mathrm{{TH}}}}{\\partial T} + \\sqrt{\\frac{I}{2k}}\\left( {\\frac{1}{{\\mu }_{\\mathrm{R}}}\\frac{\\partial {\\mu }_{\\mathrm{R}}}{\\partial T} - \\frac{1}{\\mu }\\frac{\\partial \\mu }{\\partial T}}\\right)  \\tag{4 - 51}\n$$\n式中 $\\mu$ 为沟道载流子迁移率, ${\\mu }_{\\mathrm{R}}$ 为电阻扩散层中载流子迁移率,两者的温度系数有较大差别,尤其是当采用多晶电阻时,差异更大,导致 ${V}_{\\mathrm{{GS}}}$ 与 ${V}_{\\mathrm{{TH}}}$ 的温度特性有较大的偏差。\n为使 ${V}_{\\mathrm{{GS}}}$ 与 ${V}_{\\mathrm{{TH}}}$ 尽量接近甚至相同,最简单的方法就是采取 $\\Delta  = 0$ 的低功耗偏置技术, 即 ${V}_{\\mathrm{{GS}}} \\approx  {V}_{\\mathrm{{TH}}}$ ,则 $\\partial {V}_{\\mathrm{{GS}}}/\\partial T \\approx  \\partial {V}_{\\mathrm{{TH}}}/\\partial T$ ,这需要将 $\\mathrm{{MOS}}$ 管偏置在强反型与弱反型的临界区域,以减小 $\\Delta$ 电压温度特性的影响。此类基准的输出为几百毫伏,温度系数小于 ${10} \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ ,电路功耗可降低到 $\\mu \\mathrm{A}$ 级,最小工作电压可降低到 ${1.5}\\mathrm{\\;V}$ 左右。电路的主要缺点是输出随工艺的变化,尤其是随开启电压及其温度系数的变化密切相关。\n#### 4.4.7 两级缓冲带隙基准\n普通的电流模带隙基准虽然可以输出低于 ${1.2}\\mathrm{\\;V}$ 的低压基准,但相对于电压求和结构, 电流模基准控制精度较差、且容易受工艺漂移的影响。此外, 输出基准的线性调节和电源抑制比性能不高,严重限制了此类基准在开关电路系统中的应用。当电源噪声耦合到电流模基准电路中后,会引起偏置电流瞬态值的大幅变化,导致电流模低压基准的漂移,具体表现在基准中心值的偏离和输出纹波的显著增大, 并最终导致应用系统性能的退化甚至失效。\n提高电流模带隙基准电源线性调节和电源抑制比抗噪声性能指标有多种技术途径。一种简单的方式是采用 Cascode 电流偏置取代普通电流镜, 提高电流偏置的输出电阻可显著减小输出基准随电源的变化, 对电源抑制比特性的改善也有一定效果。但 Cascode 电流偏置将显著增加电路的最小工作电压,而且对抑制电源噪声并不是十分理想。另一种可行的改进方式是采用两级缓冲的系统架构,如图 4-23 所示。其关键之处在于后级内核基准的供电经过了前级缓冲输出的调节, ${V}_{\\mathrm{{CC}}}$ 变换到 ${V}_{\\mathrm{{reg}}}$ 驱动后的噪声被大量滤除。同时由于 ${V}_{\\mathrm{{reg}}}$ 的准基准特性,丰富了输出基准 ${V}_{\\text{ref }}$ 的调节手段,增加了电路设计和参数调节的灵活性。两级缓冲基准结构不但能够满足低压工作的要求,而且对进一步改善电路的温度特性、抑制电源噪声、提高输出基准的稳定性,成效十分显著。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_99_187_479_1168_418_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_99_187_479_1168_418_0.jpg)\n图 4-23 两级缓冲系统结构\n两级电压调节结构其实质是二维变量控制在电路中的具体应用。一种简单的两级缓冲带隙结构如图 4-24 所示。 ${V}_{\\text{reg }}$ 由一个 Cascode 电流源提供驱动,而没有采用如图 4-23 所示的 OP 调节,电路结构相对简单。内核电路采用的是亚阈型电压模带隙基准。由于两部分电路通过电流偏置耦合在一起,因此启动电路应使 ${V}_{\\text{reg }}$ 首先建立起来,然后再启动 BGR 内核中的基本 PTAT 偏置支路。良好的启动特性是保证电路可靠工作的关键。此外, 保持 ${V}_{\\text{reg }}$ 结构不变,内核 BGR 也可采用其他各种类型的带隙基准,在此不一一列举。总之,此类基于简单反馈控制的 ${V}_{\\mathrm{{reg}}}$ 缓冲型两级 BGR 结构,有效改善了输出基准的 PSRR 性能。但由于 ${V}_{\\mathrm{{reg}}}$ 没有温度调节特性并随温度的降低而降低,与固定 ${V}_{\\mathrm{{CC}}}$ 的电路驱动不同,在较宽的温度范围内, ${V}_{\\mathrm{{reg}}}$ 必须留有足够的空间以使 BGR 内核电路能够正常工作。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_99_225_1413_1117_639_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_99_225_1413_1117_639_0.jpg)\n图 4-24 改进的电压调节缓冲结构\n图 4-25 所示为基于 OP 调节的前级缓冲模块。相对于电流镜反馈调节结构, OP 调节具有更大的优越性。该缓冲输入级实现了将宽范围的输入电压 ${V}_{\\mathrm{{CC}}}$ 降低到 ${V}_{\\mathrm{{reg}}}$ 调节电压的功能,并使具有初步基准性质的 ${V}_{\\mathrm{{reg}}}$ 电压的电流驱动能力明显增强。 ${V}_{\\mathrm{{reg}}}$ 电压数值的选取应由后级内核基准电路的最小工作电压确定。当后级电路仅需在 $1\\mathrm{\\;V}$ 以上的稳定电压驱动, 输入缓冲级可采用 1 个 $\\mathrm{{PN}}$ 结的温度补偿,实现 ${1.2}\\mathrm{\\;V}$ 附近的零温度系数 ${V}_{\\mathrm{{reg}}}$ 电压,或大于 ${1.2}\\mathrm{\\;V}$ 的正温度系数电压。当后级负载电路采用电压模结构,其最低驱动电压远大于 ${1.2}\\mathrm{\\;V}$ ,则设计 ${V}_{\\mathrm{{reg}}}$ 为更接近 $2{V}_{\\mathrm{{ref}}}$ 即 ${2.4}\\mathrm{\\;V}$ 的高压驱动。为保持 ${V}_{\\mathrm{{reg}}}$ 的温度稳定性,需采用对两个串联 PN 结的温度补偿,此时 ${V}_{\\text{reg }}$ 具有较小的负温度系数。利用 ${V}_{\\text{reg }}$ 微小的温度系数参与输出基准 ${V}_{\\text{ref }}$ 的温度调节和补偿,两者相互配合,使系统输出的温度系数降至最低。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_100_312_692_956_552_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_100_312_692_956_552_0.jpg)\n图 4-25 两级缓冲运放的前级预调节电路结构\n以上两级缓冲基准实际上是一个基于 $\\mathrm{{OP}}$ 反馈控制的电压求和带隙电压基准电路。运放中 PMOS 尾电流采用宽动态范围的 Cascode 偏置, NMOS 偏置则采用 Peak 恒流结构。 在 PMOS 差分输入的两级结构中, 采用 MOS 二极管负载电流镜对输出负载的驱动结构, 实现线性电压调节的功能。 ${V}_{\\mathrm{{reg}}}$ 的调节精度主要由运放的差分输入级增益决定,但显著提高了 ${V}_{\\mathrm{{reg}}}$ 的动态响应速度。对于系统应用而言,对 ${V}_{\\mathrm{{reg}}}$ 精度要求并不很高,更需要的是其高速动态响应以抑制噪声,因此这种结构设计是适合这种输入缓冲的特殊要求的。对于运放输出的调节则与图 4-3(b) 所示的原型结构略有不同,两路输出 MOS 管合并成图 4-25 中的一个 ${\\mathrm{M}}_{7}$ 管,并通过相应电阻的分流控制,迫使 ${\\mathrm{Q}}_{1}$ 与 ${\\mathrm{Q}}_{2}$ 流过相同的 PTAT 电流, ${\\mathrm{M}}_{7}$ 也流过近似 2 倍的 PTAT 电流,使电压补偿所需的 ${R}_{5}$ 电阻减小。\n比较图 4-23 的原理结构,前级缓冲的输入参考电位实际上是 ${\\mathrm{Q}}_{2}$ 管的 ${V}_{\\mathrm{{BE}}}$ 电压,该参考电压并非独立产生,而是在前级缓冲带隙基准的核心支路中与输出调节 ${V}_{\\text{reg }}$ 的分压共同产生。因此,在两级缓冲结构中应特别注意偏置和 $\\mathrm{{OP}}$ 电路的启动问题。\n两级缓冲系统中的内核带隙基准可采用前文介绍的各类普通的电流模基准电路。常规的电流模基准电路采用相互独立的 PTAT 与 IPTAT 电流量进行线性补偿,由于正负温度系数电流量之间存在相互作用和影响, 零温度系数状态点设置方便, 但受工艺和环境的影响大,一旦引起正、负温度系数匹配上的偏差,基准的中心值及其温度系数就会发生很大的变化。为此,需要设计一种不同于常规补偿的新补偿方法,其正负温度系数电流量不再独立, 通过内部耦合控制维持稳定的补偿。根据以上指导原则,一种基于内部耦合控制的电流模低压带隙基准内核电路如图 4-26 所示。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_101_280_407_982_518_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_101_280_407_982_518_0.jpg)\n图 4-26 内部反馈控制的电流模低压带隙基准内核电路\n此电路仍包含负温度系数电流补偿与 PTAT 两种电流成分,并采用传统的基于 $\\Delta {V}_{\\mathrm{{BE}}}$ 的生成方法。设 $\\Delta {V}_{\\mathrm{{BE}}} = {V}_{\\mathrm{{BE}},\\mathrm{{QBl}}} - {V}_{\\mathrm{{BE}},\\mathrm{{QB2}}},{Q}_{2}$ 与 ${Q}_{1}$ 的面积比为 $\\mathrm{N}$ ,则产生的近似 $\\mathrm{{PTAT}}$ 特性电流由以下非线性隐式关系表示\n$$\n{I}_{\\mathrm{{MA}}2} = \\frac{{V}_{\\mathrm{T}}}{{R}_{\\mathrm{B}1}}\\ln \\left( {N\\frac{{I}_{\\mathrm{{MA}}1}}{{I}_{\\mathrm{{MA}}2}}}\\right)  \\tag{4-52}\n$$\n只有在 ${\\mathrm{M}}_{1}$ 和 ${\\mathrm{M}}_{2}$ 两支路电流的比值保持为线性常数的条件下,支路电流才具有完全的 PTAT 温度特性,否则,当电流失配时,将带来温度系数的非线性。环路中 ${I}_{\\mathrm{M}2}$ 电流为负反馈,一定程度上提高了偏置电流的稳定性。因此,通过改变电阻 ${R}_{\\mathrm{{Bl}}}$ ,可以方便地调节具有 PTAT 温度特性的电流分量 ${I}_{\\mathrm{M}2}$ 在电路总输出电流中的比重。\n核心的 IPTAT 电流形成的关键在于找出 IPTAT 电流与 PTAT 电流产生联系的方式。将常规 ${\\mathrm{{IPTATQ}}}_{3}$ 支路上端的 $\\mathrm{{NMOS}}$ 管分裂成 ${\\mathrm{M}}_{4\\mathrm{a}}\\text{、}{\\mathrm{M}}_{4\\mathrm{b}}\\text{、}{\\mathrm{M}}_{4\\mathrm{c}}$ 三个共栅结构,其中 ${\\mathrm{M}}_{4\\mathrm{a}}$ 工作于饱和区,而 ${\\mathrm{M}}_{\\mathrm{{4b}}}$ 与 ${\\mathrm{M}}_{\\mathrm{{4c}}}$ 进入线性工作区,等效为线性电阻。由 ${I}_{\\mathrm{Q}3} = {I}_{\\mathrm{M}4\\mathrm{a}} + {I}_{\\mathrm{M}4\\mathrm{b}}$ 与 ${I}_{\\mathrm{M}3}$ $= {I}_{\\mathrm{M}4\\mathrm{\\;b}} + {I}_{\\mathrm{M}4\\mathrm{c}}$ 的电流关系,调节 ${\\mathrm{{MN}}}_{4\\mathrm{\\;b}}$ 和 ${\\mathrm{{MN}}}_{4\\mathrm{c}}$ 两线性电阻的宽长比,降低各自的 ${V}_{\\mathrm{{DS}}}$ 并使其近似相等,有\n$$\n{I}_{\\mathrm{{RB}}2} = \\frac{{V}_{\\mathrm{{BE}},\\mathrm{Q}3} + {V}_{\\mathrm{{DS}},{\\mathrm{M}}_{45}} - {V}_{\\mathrm{{DS}},{\\mathrm{M}}_{46}}}{{R}_{\\mathrm{B}2}} \\approx  \\frac{{V}_{\\mathrm{{BE}},\\mathrm{Q}3}}{{R}_{\\mathrm{B}2}} \\tag{4 - 53}\n$$\n${\\mathrm{M}}_{4\\mathrm{c}}$ 管流经电阻 ${R}_{\\mathrm{B}2}$ 的电流近似为 $\\mathrm{{IPTAT}}$ 电流。 ${\\mathrm{Q}}_{3}$ 管的负温度系数导通电压拉动 ${\\mathrm{M}}_{4\\mathrm{a}}$ 管的源电位, ${\\mathrm{M}}_{\\mathrm{{4a}}}$ 的栅电位在 ${\\mathrm{M}}_{6}$ 管恒流偏置下会跟随 ${V}_{\\mathrm{{BE}}3}$ 变化。同时,在输出为基准电压条件下, ${\\mathrm{M}}_{7}$ 管的输出将提供微量的负温度系数电流。\n${I}_{\\mathrm{M}2}$ 为 $\\mathrm{{PTAT}}$ 电流, ${I}_{\\mathrm{M}3}$ 为 $\\mathrm{{IPTAT}}$ 电流,两者在 ${\\mathrm{M}}_{5}$ 中求和并通过电流镜 ${\\mathrm{M}}_{8}$ 传递到负载电阻上转换为基准电压输出。为使 ${\\mathrm{M}}_{5}$ 中叠加的求和电流具有零温度系数,叠加分量的比例关系为\n$$\n\\left. \\begin{array}{ll} {I}_{0} = m{I}_{ + } + I & m > 1 \\\\  {I}_{0} = {I}_{ + } + \\frac{1}{m}I & m < 1 \\end{array}\\right\\}   \\tag{4 - 54}\n$$\n式中 $m = \\left\\lbrack  {\\partial \\left( {I}_{\\text{IPTAT }}\\right) /\\partial T}\\right\\rbrack  /\\left\\lbrack  {\\partial \\left( {I}_{\\text{PTAT }}\\right) /\\partial T}\\right\\rbrack$ 为负温度系数相对正温度系数的比值。\n当正负温度系数的匹配很差时,即无论 $m$ 偏大还是偏小,电流求和后都会导致 ${I}_{0}$ 的增加。一般情况下,正温度系数通常偏小,采用负温度系数电阻 ${R}_{\\mathrm{B}2}$ 以降低 $\\mathrm{{IPTAT}}$ 电流的负温度系数,而适当减小 ${R}_{\\mathrm{B}1}$ 可提高 $\\mathrm{{PTAT}}$ 电流温度系数。通过 ${R}_{\\mathrm{B}1}$ 与 ${R}_{\\mathrm{B}2}$ 电阻可设定 $m$ 系数,对基准电路的温度补偿产生决定性的影响。\nCMOS 工艺中的阻值与阈值电压的工艺偏差和波动, 直接影响基准的稳定性。电阻漂移引起的 PTAT 与 IPTAT 电流同比例变化, 温度系数匹配的特性仍然保持。对于阈值漂移,以 $\\mathrm{{SF}}$ 工艺角为例, PMOS 管阈值电压 ${\\mathrm{V}}_{\\mathrm{{TP}}}$ 变小,流过 ${\\mathrm{M}}_{5}$ 、 ${\\mathrm{M}}_{6}$ 和 ${\\mathrm{M}}_{8}$ 的 PTAT 电流比例增大,导致 ${\\mathrm{Q}}_{3}$ 中的电流变大, ${V}_{\\mathrm{{BE}},\\mathrm{{Q3}}}$ 随之变大。由公式 (4-53), IPTAT 电流同时得到放大, 保持 IPTAT 与 PTAT 在环境漂移下的匹配特性。对于其他如 ${fs}\\text{、}{ss}\\text{、}{ff}$ 等工艺角的漂移, 得到相同的结论。用于 IPTAT 电流微调的 ${\\mathrm{M}}_{7}$ 管,本身构成负反馈控制,提高了温度系数调节的精度。由于电路中不同温度特性物理量之间的耦合控制关系,在系统合适的工作点上,局部范围内的参数漂移很难破坏已有的平衡状态,即电路具有较强的抗工艺漂移能力和工艺健壮性。相对于普通电流模基准电路,电路中静态工作点的确定和调整相对复杂,使得电路设计和调试的难度显著增加。\n电路中的主要 $\\mathrm{{MOS}}$ 管包括输出级 ${\\mathrm{M}}_{8}$ 管均工作在饱和电流区, ${\\mathrm{M}}_{8}$ 按 $W/L$ 的比例关系取样 ${\\mathrm{M}}_{5}$ 中的电流。正是由于 ${\\mathrm{M}}_{5}$ 中包含了电路中正负温度系数的电流量,并经适当补偿,在忽略电阻温度系数的条件下,得到零温度系数电流。考虑电阻温度系数的影响后,由于输出电压中仅包含电阻的比,电阻温度特性的影响也可消除。然而,由于正负温度系数补偿系数方面的限制,导致常温下内核基准电路的功耗较大,功耗的降低受到补偿系数比例关系的制约。\n针对以上不足,考虑到输出基准 ${V}_{\\text{ref }} = {V}_{\\text{reg }} - {V}_{\\mathrm{D}8}$ ,其中 ${V}_{\\mathrm{D}8}$ 为 ${\\mathrm{M}}_{8}$ 管的漏源电压。由于 ${V}_{\\mathrm{{reg}}}$ 的准基准性质,其变化范围很小且具有良好的温度特性,若 ${V}_{\\mathrm{{DS}}}$ 很小,并能够进一步补偿 ${V}_{\\mathrm{{reg}}}$ 的正温度系数,从而获得更低温度系数的基准输出。这里很小的 ${V}_{\\mathrm{{DS}}}$ 电压意味着 ${\\mathrm{M}}_{8}$ 管将工作在线性电阻区,等效于一个线性电阻的作用。通过 ${\\mathrm{M}}_{5}$ 温度系数的调节,使流过 ${\\mathrm{M}}_{8}$ 管的电流为负温度系数, ${\\mathrm{M}}_{8}$ 的栅电位随温度的升高而降低,其线性电阻则随温度的升高而增大,表现为正温度特性。具有正温度系数的阻抗或 ${V}_{\\mathrm{{DS}}}$ 电压补偿了 ${V}_{\\mathrm{{reg}}}$ 中正温度系数电压分量,使负载电阻上基准电压的温度系数又进一步下降。\n采用 ${\\mathrm{M}}_{8}$ 的线性化设计技术后, ${V}_{\\text{reg }}$ 中所须补偿的负温度系数很小,则电路 ${\\mathrm{M}}_{5}$ 中提供的电流可以明显降低,实现了电路的低功耗。与 ${\\mathrm{M}}_{8}$ 饱和工作相比,另一个优点是减小了 ${V}_{\\mathrm{{reg}}}$ 电压,实现了系统的低压工作。该结构的关键之处在于对 ${V}_{\\mathrm{{reg}}}$ 的稳定性要求较高, ${V}_{\\mathrm{{reg}}}$ 偏差过大会导致基准性能的严重退化。另外, 由于输出管的线性工作区作用, 输出基准的电源抑制比特性略有降低。\n#### 4.4.8 利用运放失调的带隙基准\n图 4-27 所示的 1.2 V BGR 是由双极电路演化而来,并拓展到 CMOS 电路结构中。其关键是在 ${R}_{2}$ 电阻上产生 PTAT 电流,并且 ${R}_{1} +$ ${R}_{2} + {R}_{3}$ 总电阻上的 PTAT 电压的正温度系数正好补偿 ${V}_{\\mathrm{{BE}}}$ 的负温度系数,得到 ${1.2}\\mathrm{\\;V}$ 电压。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_103_843_245_546_410_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_103_843_245_546_410_0.jpg)\n图 4-27 失调型电压模基准\n由于 ${\\mathrm{M}}_{1}$ 输出级的反相作用,运放 ${V}_{\\text{同向 }}$ 端实际上是系统的负反馈端, 反向端为系统的正反馈端, 因此系统必须以负反馈为主导地位。显然, 电阻 ${R}_{2}$ 上的压降由同向与反向差分输入对管的发射区面积 ${S}_{\\mathrm{e}}$ 或 $W/L$ 形成的失调电压所提供。考虑到差分对输入共模信号范围应使运放电路正常工作,此外对于 CMOS 电路 NMOS 差分对,必须工作在亚阈电流区以提供指数规律的电流电压关系,差分对管的过驱动电压很小甚至为负,因此可采用 NPN 或 NMOS 输入差分对。为提高电压增益,差分运放多采用两级结构,整个闭环系统构成三级增益反馈结构。\nNMOS 两级运放结构中,因 ${V}_{\\text{同向 }} > {V}_{\\text{反向 }}$ ,则其所对应的输入 BJT 管面积或 MOS 管 $W/L$ 相对较小。同时,控制差分对尾电流的大小和差分对管 $W/L$ 绝对数值,使差分对管均工作在亚阈区,保证 PTAT 电流的产生。根据电路结构及电压模基准的基本原理,输出基准为\n$$\n{V}_{\\text{ref }} = {V}_{\\mathrm{{BE}}} + \\frac{{R}_{1} + {R}_{2} + {R}_{3}}{{R}_{2}}{V}_{\\mathrm{T}}\\ln \\left( N\\right)  \\tag{4-55}\n$$\n式中 $N > 1$ 为差对管输入失调的 $W/L$ 之比。若 $N = 4$ ,则基准输出应满足的温度补偿条件为\n$$\n\\text{22.}5 = \\left\\lbrack  {1 + \\left( {{R}_{1} + {R}_{3}}\\right) /{R}_{2}}\\right\\rbrack  \\ln 4\n$$\n由此得到 ${R}_{1} + {R}_{3} \\approx  {15.2}{R}_{2}$ 。\n因此通过调节 ${R}_{1} \\sim  {R}_{3}$ 各电阻的比例关系,可完成对输出基准的温度调节。\n图 4-28 给出了基于电流模失调型的低压带隙电路结构, 该电路本质上是一种电压电流混合模式输出, 可用于低压基准输出。其核心思想与电压模失调型基准结构相同。首先,将 ${V}_{\\mathrm{{BE}}}$ 电压通过 ${R}_{1}\\text{、}{R}_{2}$ 的分压输出到主输出支路中,而非原来的 ${V}_{\\mathrm{{BE}}}$ 电压。 由于输出基准为低压,因此采用适合低共模电平的 PMOS 差分输入结构,则 ${R}_{3}$ 电阻上的 PTAT 电压差也需通过 ${R}_{4}$ 和 ${R}_{5}$ 的分压降低后提供运放的差分输入。当差分运放采用单级增益结构时, 可确保系统的稳定性,具体电路如图 4-29 所示。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_103_878_1382_518_408_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_103_878_1382_518_408_0.jpg)\n图 4-28 失调型电流模基准\n与图 4-27 相同的反馈极性连接关系,系统的负反馈分量应大于正反馈分量,即运放的同向端电压反馈电压分量应高于反向端反馈电压。由于采用 PMOS 差分对,图中同向端端即 ${\\mathrm{M}}_{1}$ 的 $W/L$ 应比 ${\\mathrm{M}}_{2}$ 大 $N$ 倍,即与电压模失调结构 $W/L$ 的关系正好相反。\n采用迭加原理,仅考虑 ${V}_{\\mathrm{{BE}}1}$ 作用,则 ${R}_{2}$ 电阻上压降为 ${V}_{\\mathrm{R}2} = {V}_{\\mathrm{{BE}}1}{R}_{2}/\\left( {{R}_{1} + {R}_{2}}\\right)$ 。差分输入电压之差与 ${R}_{3}$ 电阻上的压降关系为\n$$\n\\Delta {V}_{\\mathrm{d}} = {V}_{ + } - {V}_{ - } = \\frac{{R}_{5}}{{R}_{5} + {R}_{4}}{V}_{R3} = {V}_{\\mathrm{T}}\\ln \\left( N\\right)  \\tag{4-56}\n$$\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_104_336_251_867_437_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_104_336_251_867_437_0.jpg)\n图 4-29 混合模式失调电压控制型低压基准结构\n考虑到 ${\\mathrm{Q}}_{1}$ 管的输出阻抗 ${r}_{\\mathrm{d}} \\ll  {R}_{1}$ ,则流经 ${R}_{3}$ 的电流在相关电阻上形成的压降与 ${V}_{\\mathrm{{BEI}}}$ 电压在电阻 ${R}_{2}$ 形成的压降叠加,得到\n$$\n{V}_{\\text{ref }} = \\frac{{R}_{2}}{{R}_{1} + {R}_{2}}{V}_{\\mathrm{{BE}}1} + \\left\\lbrack  {1 + \\frac{\\left( {{R}_{4} + {R}_{5}}\\right) //{R}_{2}//\\left( {{R}_{1} + {r}_{\\mathrm{d}}}\\right) }{{R}_{3}}}\\right\\rbrack  \\left( {1 + \\frac{{R}_{4}}{{R}_{5}}}\\right) {V}_{\\mathrm{T}}\\ln N\n$$\n(4-57)\n调节各电阻的绝对值及其相互的比例关系, 可有效控制输出电压基准的绝对数值及其温度系数。\n需要特别指出的是,利用失调控制的基准电路结构,需要减小运放电路的本征失调,减小其工艺随机失调和静态工作点失配引起的系统失调。只有降低本征失调电压, 才能精确控制 ${V}_{\\mathrm{{id}}}$ 人为失调电压的精度。对于电压模结构中的两级 NMOS 结构,可在运放输出级增加一 PMOS 电压跟随器完成输出电平移位, 以降低系统失调。同样, 在图 4-29 电流模基准中,单级增益低且对 ${\\mathrm{M}}_{7}$ 管的驱动存在较大的静态失调。为此,增加一级增益结构同时实现对输出 PMOS 管驱动下的静态工作点匹配, 以有效控制运放的系统失调。具体电路实现如图 4-30 所示。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_104_218_1593_1124_467_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_104_218_1593_1124_467_0.jpg)\n图 4-30 混合模式 BGR 电路改进结构的电路实现\n以上结构依赖于 ${\\mathrm{M}}_{1}$ 和 ${\\mathrm{M}}_{2}$ 的亚阈工作区,在较大的静态电流下需要很大的 $W/L$ 。因此用 $\\mathrm{{PNP}}$ 管代替 ${\\mathrm{M}}_{1}$ 和 ${\\mathrm{M}}_{2}$ 作为差分对,一方面可以大大减小输入级的面积,还能有效降低噪声,减小输入失调。\n#### 4.4.9 Wildar 多输出基准\n在数模混合领域,除了需要 ${1.2}\\mathrm{\\;V}$ 的带隙电压基准,还需要电压低于 ${1.2}\\mathrm{\\;V}$ 的低压基准,因此高精度、多输出的带隙基准电压源具有现实意义,低压基准作为系统的核心与关键功能电路之一, 被广泛应用。由于电压模基准中的零温度系数电压基准受温度系数匹配的影响, 正负温度系数的比例因子决定了输出支路电流与输出支路中电阻值的高低, 即电阻的阻值和输出电流唯一确定,形成固定不变的带隙电压值。当电压模带隙基准驱动负载电阻时,由于核心输出支路电流的变化,导致基准电压的变化,常规的基于电压求和的电压模基准电路结构很难满足多路低压基准输出要求。\n实际上, 多路低压基准电压输出可采用电压模带缓冲输出的电路结构, 如图 4-31 所示。在两级缓冲输出电路中,基准输出适合驱动包含电阻在内的任意负载,由于缓冲级数量多,导致电路的面积和功耗代价过高。而在单级缓冲结构中,输出基准同样能够驱动阻性负载,但容易导致因分压电阻比例变化而造成的基准输出的变化。在输出基准驱动容性负载的常规应用条件下,只需采用单级缓冲结构,但同样面临电路复杂程度增加的影响。此外, 缓冲器失调电压限制了基准电压的精度,同时电路最低工作电压受运放的限制而无法进一步降低。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_105_284_1173_986_455_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_105_284_1173_986_455_0.jpg)\n图 4-31 基于缓冲结构的多路输出基准的实现\n多路低压输出带隙基准的一种简单实现方案是采用电阻串联输出的电流模基准结构。 与缓冲结构相比,电流模多输出基准结构电路复杂度降低,无需额外的电压缓冲跟随器。电流模基准电路在原有电压模基准基础上实现的电压一电流转换改进, 使输出基准和电源电压均可降到 $1\\mathrm{\\;V}$ 以内,并可实现多路输出。由于对阻性负载驱动的限制,电流模基准只适应于容性负载驱动,同时输出基准对电阻特性的依赖性很强,电阻阻值和温度系数的失配造成基准值及其温度系数随工艺产生偏差,并且同一支路输出分压产生的各参考电压的一致性较差。因此, 电流模结构由于自身的局限性, 一般不具备较高的电源抑制比。\n显然, 基准电路的负载电阻驱动能力是实现多路输出基准的关键。以上介绍的各类电压模和电流模基准电路,其输出级依据的基本原理是对偏置电流的线性复制传递,电压模中线性传递的是 PTAT 电流, 电流模中线性传递的是近似零温度系数电流。基准的温度特性对输出电流的温度系数有严格要求, 当实现驱动并联的阻性负载后, 由于负载分流随温度的非线性变化, 导致输出到基准内核电路上电流的温度特性变化, 最终形成电压基准温度特性的显著漂移。因此,基于电流线性传递输出的基准电路没有阻性负载驱动能力,只能驱动容性负载。\n除了采用电压缓冲结构外,通过提高基准的负载驱动能力实现的多路基准,只能舍弃基于电流线性传递输出驱动的电路结构。1971 年由 Robert. J. Wildar 首先提出的 Wildar 电压基准正是这样一种具有负载驱动能力的基准电路。在图 4-32(a) 所示的电路结构中, 基准内核支路由 ${R}_{1}\\text{、}{\\mathrm{Q}}_{1}$ 组成,并由 ${\\mathrm{Q}}_{4}$ 作为一个调整管提供输出驱动电流, ${\\mathrm{Q}}_{4}$ 的偏置由负反馈环路控制。在 Wildar 内核基准的形成机制中,利用 ${\\mathrm{Q}}_{1}$ 和 ${\\mathrm{Q}}_{3}$ 近似相同的电压钳位作用, 定义 ${R}_{1}$ 和 ${R}_{2}$ 支路电流相同,而流经 ${R}_{2}$ 的电流即 ${\\mathrm{Q}}_{2}$ 支路电流由 $\\Delta {V}_{\\mathrm{{BE}}}/{R}_{3}$ 决定。因此,利用闭环反馈环路使电路工作在特定的静态工作点下,输出电压为 ${V}_{\\mathrm{{BE}}\\left( \\mathrm{{on}}\\right) }$ 与 $\\Delta {V}_{\\mathrm{{BE}}}$ 成线性比例的电压叠加。对 Wildar 基准电路增加负载电阻,并对负载电阻分压即可获得 ${1.2}\\mathrm{\\;V}$ 以下的任意电压,实现高精度、低功耗、较好的抗电源噪声能力的多路基准输出。\nWildar 基准输出电压的静态决定机制与前面分析的电压模及电流模基准完全相同,但在动态控制方式上则与以上的各种基准存在明显的差异。当电路在合适的工作点稳定后, 基准输出接入一定的阻性负载时, ${\\mathrm{Q}}_{4}$ 输出电流将增大,不影响输出基准的值。Wildar 基准的本质特征是由内核基准电压通过负反馈控制输出电流, 而非常规结构下仅依靠电阻和电流镜的匹配实现精确基准输出电流开环控制内核电压的机制。实际上, Wildar 基准可看成是将图 4-31 所示的独立电压缓冲输出变为基准内部的缓冲驱动, 实现负载驱动功能。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_106_289_1278_969_618_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_106_289_1278_969_618_0.jpg)\n图 4-32 基于 Wildar 原理的多基准输出结构\n根据 Wildar 控制原理而实现的一种 CMOS Wildar 电压基准如图 4-32(b) 所示。在 $\\mathrm{N}$ 阱 CMOS 电路中, 只能利用衬底寄生 PNP 管形成二极管, 且集电极固定接地。因此, 为了提高 PTAT 电流精度, 采用运放 AMP 代替共源单级增益的反馈控制结构, 在静态下构成闭环负反馈结构,启动条件为闭环正反馈。\n如图 4-33(a) 所示,差分运放由差分单级结构组成,利用差分输入虚短特性实现的 ${V}_{\\mathrm{X}}$ $= {V}_{\\mathrm{Y}}$ ,得到电阻 ${R}_{3}\\text{、}{R}_{4}$ 上相同的 $\\Delta {V}_{\\mathrm{{BE}}}/{\\Delta R}$ 电流输出,并转换为内核基准电压输出。在常规基准设计中, ${R}_{7} = 0,\\mathrm{X},\\mathrm{Y}$ 电位被限制在 ${0.65}\\mathrm{\\;V}$ 附近,低于 $\\mathrm{N}$ 型差分对管的开启电压 ${V}_{\\mathrm{{TH}}}$ ,因此需要提高 $\\mathrm{X}\\text{、}\\mathrm{Y}$ 点共模电平以使 $\\mathrm{{AMP}}$ 正常工作,采用增加电阻 ${R}_{7}\\text{、}{R}_{8}$ 的方法实现以上共模电平的增加。利用 ${\\mathrm{Q}}_{1}$ 与 ${\\mathrm{Q}}_{2}$ 发射极面积比 $1 : N$ 产生 PTAT 电压量。 ${R}_{3}$ 与 ${R}_{4}$ 定义支路电流相同,支路 ${\\Delta R} = {R}_{6} - {R}_{5}$ 定义两支路的 PTAT 电流, ${R}_{2}$ 用于输出电压值的微调,同时, ${M}_{1}$ 在以上运放构成的线性稳压调节器的控制下,提供内核基准所需的电流,同时驱动与内核电路并联的串联电阻负载,形成多路低压基准输出。\n当处于稳定状态时, ${I}_{1} = {I}_{2}\\text{、}{V}_{\\mathrm{{GS}}1} = {V}_{\\mathrm{{GS}}2}$ ,在图 4-33(b)中 ${\\mathrm{M}}_{6}$ 和 ${\\mathrm{M}}_{9}$ 尺寸相等的情况下, ${V}_{\\mathrm{x}} = {V}_{\\mathrm{y}}$ 。根据 KVL 定理,列回路方程得 ${V}_{\\mathrm{{BE}}2} + {R}_{0}{I}_{5} = {V}_{\\mathrm{{BE}}1} + {R}_{5}{I}_{4}$ 。设 ${R}_{3} = {R}_{4},{I}_{4} = {I}_{5}$ $= I$ ,则有\n$$\nI = \\frac{\\Delta {V}_{\\mathrm{{BE}}}}{{R}_{6} - {R}_{5}} = \\frac{{V}_{\\mathrm{{BE}}1} - {V}_{\\mathrm{{BE}}2}}{{R}_{6} - {R}_{5}} = \\frac{{V}_{\\mathrm{T}}\\ln N}{{R}_{6} - {R}_{5}} \\tag{4-58}\n$$\n则考虑运放输入失调后的输出电压为\n$$\n{V}_{\\mathrm{{ref}}} = {V}_{\\mathrm{{BE}}2} + \\frac{\\Delta {V}_{\\mathrm{{BE}}}}{{R}_{6} - {R}_{5}}\\left( {{R}_{6} + {R}_{4} + 2{R}_{2}}\\right)  = {V}_{\\mathrm{{BE}}2} + \\left( {{V}_{\\mathrm{T}}\\ln N + {V}_{\\mathrm{{OS}}}}\\right) \\frac{{R}_{6} + {R}_{4} + 2{R}_{2}}{{R}_{6} - {R}_{5}}\n$$\n(4-59)\n合理设定并调节电阻值及比例, 可以得到零温度系数的带隙基准, 并可以通过电阻分压得到 ${1.22}\\mathrm{\\;V}$ 以内的任意基准电压值。需要注意的是,电阻阻值大小并非任意设定,其下限取决于基准的带载能力。基准的最大带载能力决定于调整管 ${\\mathrm{M}}_{1}$ 的最大可输出电流,而最大可输出电流决定了电阻的绝对大小。因此,在实际设计中, ${\\mathrm{M}}_{1}$ 的尺寸需要与电阻等器件的版图面积、电路功耗折中考虑。\n当基准输出遇到扰动时,该基准电路通过负反馈环路调节基准电压,使基准电压相对环境保持近似不变。因此, 提高基准输出电压的精度和电源抑制比, 必须增加运放的开环增益,同时降低输入失调电压。\n实际电路中内部电压缓冲放大管 ${\\mathrm{M}}_{1}$ 的栅级电位约为 ${2.3}\\mathrm{\\;V}, X\\text{、}Y$ 电位较低并小于 $1\\mathrm{\\;V}$ , PMOS 差分输入单级增益无法提供共模范围合适的驱动信号。采用图 4-33(a) 的单级 NMOS 差分增益结构,不但增益低、而且失调大。以 $5\\mathrm{\\;V}$ 电源工作为例, ${\\mathrm{M}}_{4}$ 的漏极电位约为 ${3.8}\\mathrm{\\;V},{\\mathrm{M}}_{7}$ 的漏极电位钳位于 ${2.3}\\mathrm{\\;V}$ 附近, $\\mathrm{X}\\text{、}\\mathrm{Y}$ 产生的失调为 $\\left( {{3.8} - {2.3}}\\right) /{A}_{0}$ ,在 60 $\\mathrm{{dB}}$ 的开环增益条件下运放系统失调达到毫伏量级以上。此外,考虑到运放输入共模电平相对固定,取消尾电流恒流源仅用小电阻 ${R}_{7}/{R}_{8}$ 取代,因此反馈控制性能难以有效提高。\n图 4-33(b) 给出了基本差分放大电路的改进结构,首先增加了 ${\\mathrm{M}}_{5}/{\\mathrm{M}}_{8}$ 一对 NMOS 电流镜,以提高两支路电流的静态匹配特性,降低系统失调。在负载固定的条件下因 ${\\mathrm{M}}_{1}$ 缓冲管 ${V}_{\\mathrm{G}}$ 栅压固定,则 ${\\mathrm{M}}_{5}/{\\mathrm{M}}_{8}$ 提供一级 $\\mathrm{{CG}}$ 增益。由于从增益的角度看,改进结构相对基本结构的增益提高部分为 $\\left( {{g}_{\\mathrm{M}5}/{g}_{\\mathrm{M}7}}\\right) \\left( {{g}_{\\mathrm{M}7}/{g}_{\\mathrm{M}4}}\\right)$ 。改进电路通过 ${\\mathrm{M}}_{2}\\text{、}{\\mathrm{M}}_{3}$ 支路电流巧妙的分流作用,降低 ${\\mathrm{M}}_{\\mathrm{t}}$ 管中的电流以增加 ${g}_{\\mathrm{M}7}/{g}_{\\mathrm{M}4}$ 的比值,在相同的栅压驱动下,跨导比即为 $\\left( {W/L}\\right)$ 之比。图中,设置 ${\\mathrm{M}}_{2}\\text{、}{\\mathrm{M}}_{4}\\text{、}{\\mathrm{M}}_{7}$ 宽长比之比为 $\\left( {n - m}\\right)  : m : n$ 。静态电流平衡条件要求 ${\\mathrm{M}}_{5}$ 、 ${\\mathrm{M}}_{8}$ 的 $W/L$ 保持相应 ${\\mathrm{M}}_{4}$ 和 ${\\mathrm{M}}_{7}$ 的相同比例关系,同时增加 ${\\mathrm{M}}_{5}$ 管 $W/L$ 的绝对数值,以提高 ${g}_{\\mathrm{M}5}/{g}_{\\mathrm{M}7}$ 的比值,由其串联支路电流相同的条件,其跨导比正比于相应 $\\left( {W/L}\\right)$ 之比的开方值。综合以上两方面因素的关系,增益倍增因子与相应 MOS 管 $W/L$ 的关系为\n$$\nM = \\sqrt{\\frac{{k}^{\\prime }}{{k}^{\\prime }}\\frac{{\\left( W/L\\right) }_{\\mathrm{M}5}}{{\\left( W/L\\right) }_{\\mathrm{M}4}}}\\frac{{\\left( W/L\\right) }_{\\mathrm{M}7}}{{\\left( W/L\\right) }_{\\mathrm{M}4}} \\approx  \\sqrt{\\frac{2}{1} \\times  2}\\frac{n}{m} \\approx  {2n} \\tag{4-60}\n$$\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_108_334_244_884_467_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_108_334_244_884_467_0.jpg)\n图 4-33 单级增益差分运放增益的提高和失调的降低改进\n通常 $m = 1$ 取为参考电路,根据电路要求可改变 $n$ 以灵活地调节运放增益从而降低输入失调。当设置 $n - m : m : n = 4 : 1 : 5$ 时,优化后增益比普通差分运放提高 10 倍以上. 输入失调电压减小一个数量级。\n设置 ${R}_{7}$ 与 ${R}_{8}$ 为两个相同的小电阻,以提高运放的共模抑制比,对改善电路 PSRR 有一定作用。由于 ${\\mathrm{M}}_{7}$ 、 ${\\mathrm{M}}_{4}$ 、 ${\\mathrm{M}}_{2}$ 管子较大,产生了较大的寄生电容,电路产生两个低频极点和一个高频零点, 且输出极点与镜像极点重合, 因此需对电路进行补偿。包括启动电路的基准电路如图 4-34 所示,在 ${\\mathrm{M}}_{9}$ 的栅漏间增加电容 ${C}_{\\mathrm{m}}$ 以改善运放的频率特性。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_108_368_1407_822_600_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_108_368_1407_822_600_0.jpg)\n图 4-34 实际电路设计\n当电源电压从 ${2.6}\\mathrm{\\;V}$ 到 $5\\mathrm{\\;V}$ ,电流功耗变化不超过 ${40}\\%$ ,基准温度特性的关键因素是运放输入失调电压。通过拆分支路的方法对单级差分运放进行优化。若 ${\\mathrm{M}}_{2} : {\\mathrm{M}}_{4} : {\\mathrm{M}}_{7}$ 以及 ${\\mathrm{M}}_{3} : {\\mathrm{M}}_{5} : {\\mathrm{M}}_{8}$ 的宽长比之比均设定为 $n - m : m : n$ 的关系,并取 $n = 5\\text{、}m = 1$ ,运放增益可提高近 10 倍,增加 ${20}\\mathrm{\\;{dB}}$ ,温度系数理论仿真结果在全温区范围内小于 ${10} \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ ,抗电源噪声的 PSRR 达到 ${60}\\mathrm{\\;{dB}}$ 的水平。"
}