Fitter report for retro2600
Sun Sep 16 19:53:26 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Sep 16 19:53:26 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; retro2600                                       ;
; Top-level Entity Name              ; retro2600                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,610 / 4,608 ( 35 % )                          ;
;     Total combinational functions  ; 1,529 / 4,608 ( 33 % )                          ;
;     Dedicated logic registers      ; 591 / 4,608 ( 13 % )                            ;
; Total registers                    ; 591                                             ;
; Total pins                         ; 62 / 89 ( 70 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,024 / 119,808 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2199 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2199 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2195    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/RF/Desktop/StellaBlue_v04/core/output_files/retro2600.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,610 / 4,608 ( 35 % )    ;
;     -- Combinational with no register       ; 1019                      ;
;     -- Register only                        ; 81                        ;
;     -- Combinational with a register        ; 510                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 912                       ;
;     -- 3 input functions                    ; 323                       ;
;     -- <=2 input functions                  ; 294                       ;
;     -- Register only                        ; 81                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1347                      ;
;     -- arithmetic mode                      ; 182                       ;
;                                             ;                           ;
; Total registers*                            ; 591 / 4,851 ( 12 % )      ;
;     -- Dedicated logic registers            ; 591 / 4,608 ( 13 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 124 / 288 ( 43 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 62 / 89 ( 70 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M4Ks                                        ; 1 / 26 ( 4 % )            ;
; Total block memory bits                     ; 1,024 / 119,808 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 119,808 ( 4 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 5 / 8 ( 63 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 12%           ;
; Peak interconnect usage (total/H/V)         ; 13% / 13% / 14%           ;
; Maximum fan-out                             ; 207                       ;
; Highest non-global fan-out                  ; 81                        ;
; Total fan-out                               ; 7081                      ;
; Average fan-out                             ; 3.15                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1610 / 4608 ( 35 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1019                 ; 0                              ;
;     -- Register only                        ; 81                   ; 0                              ;
;     -- Combinational with a register        ; 510                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 912                  ; 0                              ;
;     -- 3 input functions                    ; 323                  ; 0                              ;
;     -- <=2 input functions                  ; 294                  ; 0                              ;
;     -- Register only                        ; 81                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1347                 ; 0                              ;
;     -- arithmetic mode                      ; 182                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 591                  ; 0                              ;
;     -- Dedicated logic registers            ; 591 / 4608 ( 13 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 124 / 288 ( 43 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 62                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 1024                 ; 0                              ;
; Total RAM block bits                        ; 4608                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 1 / 26 ( 3 % )       ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 1 / 10 ( 10 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 59                   ; 2                              ;
;     -- Registered Input Connections         ; 59                   ; 0                              ;
;     -- Output Connections                   ; 2                    ; 59                             ;
;     -- Registered Output Connections        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7081                 ; 62                             ;
;     -- Registered Connections               ; 2622                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 61                             ;
;     -- hard_block:auto_generated_inst       ; 61                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 33                   ; 2                              ;
;     -- Output Ports                         ; 29                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_14 ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50 ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset    ; 73    ; 3        ; 28           ; 1            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[0]  ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[1]  ; 135   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[2]  ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[3]  ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[4]  ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[5]  ; 141   ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[6]  ; 142   ; 2        ; 1            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_in[7]  ; 143   ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inpt0    ; 3     ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; inpt1    ; 144   ; 2        ; 1            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; inpt2    ; 92    ; 3        ; 28           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; inpt3    ; 18    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; inpt4    ; 51    ; 4        ; 7            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inpt5    ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[0] ; 53    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[1] ; 57    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[2] ; 59    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[3] ; 63    ; 4        ; 19           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[4] ; 40    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[5] ; 42    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[6] ; 44    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pa_in[7] ; 47    ; 4        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb_in[0] ; 69    ; 4        ; 26           ; 0            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb_in[1] ; 71    ; 4        ; 26           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb_in[2] ; 7     ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pb_in[3] ; 67    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb_in[4] ; 22    ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pb_in[5] ; 21    ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pb_in[6] ; 72    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb_in[7] ; 70    ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; a_out[0]  ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[10] ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[11] ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[12] ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[1]  ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[2]  ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[3]  ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[4]  ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[5]  ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[6]  ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[7]  ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[8]  ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; a_out[9]  ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; au[0]     ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; au[1]     ; 76    ; 3        ; 28           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; au[2]     ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; au[3]     ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; au[4]     ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[0]     ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[1]     ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[2]     ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[3]     ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[4]     ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[5]     ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[6]     ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cv[7]     ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dump_pin  ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hsyn      ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsyn      ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 19 ( 58 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 23 ( 96 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 23 ( 35 % )  ; 3.3V          ; --           ;
; 4        ; 23 / 24 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; inpt0                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; pb_in[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; inpt3                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; pb_in[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 24         ; 1        ; pb_in[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; dump_pin                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; hsyn                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; vsyn                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; pa_in[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; cv[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; pa_in[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; cv[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; pa_in[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; cv[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; pa_in[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; cv[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; inpt4                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; cv[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; pa_in[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; cv[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; pa_in[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; cv[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; pa_in[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; cv[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; pa_in[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; inpt5                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; pb_in[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; pb_in[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; pb_in[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; pb_in[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; pb_in[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; au[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; au[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; au[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; au[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; au[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; CLOCK_14                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; inpt2                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; a_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; a_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; a_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; a_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; a_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; a_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; a_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; a_out[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; a_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; a_out[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; a_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; a_out[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; a_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; d_in[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; d_in[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; d_in[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; d_in[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; d_in[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; d_in[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; d_in[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; d_in[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; inpt1                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; altpll0:inst4|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; inst4|altpll_component|pll                ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 14.32 MHz                                 ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 14.3 MHz                                  ;
; Nominal VCO frequency            ; 401.0 MHz                                 ;
; VCO post scale K counter         ; 2                                         ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 10.72 MHz                                 ;
; Freq max lock                    ; 17.86 MHz                                 ;
; M VCO Tap                        ; 0                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 28                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_2                                     ;
; Inclk0 signal                    ; CLOCK_14                                  ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; altpll0:inst4|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 57.28 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; 1       ; 0       ; inst4|altpll_component|pll|clk[0] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |retro2600                                         ; 1610 (0)    ; 591 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 62   ; 0            ; 1019 (0)     ; 81 (0)            ; 510 (0)          ; |retro2600                                                                                                                   ; work         ;
;    |A2601Master:inst|                              ; 1580 (23)   ; 569 (5)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1011 (18)    ; 81 (0)            ; 488 (13)         ; |retro2600|A2601Master:inst                                                                                                  ; work         ;
;       |A2601:ms_A2601|                             ; 1492 (0)    ; 520 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 969 (0)      ; 77 (0)            ; 446 (0)          ; |retro2600|A2601Master:inst|A2601:ms_A2601                                                                                   ; work         ;
;          |A6507:cpu_A6507|                         ; 704 (8)     ; 152 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 548 (8)      ; 3 (0)             ; 153 (2)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507                                                                   ; work         ;
;             |cpu65xx:cpu|                          ; 696 (696)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 540 (540)    ; 3 (3)             ; 153 (153)        ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu                                                       ; work         ;
;          |A6532:riot_A6532|                        ; 110 (102)   ; 54 (46)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 3 (3)             ; 51 (50)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532                                                                  ; work         ;
;             |ram128x8:ram|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram128x8:ram                                                     ; work         ;
;                |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram128x8:ram|altsyncram:ram_rtl_0                                ; work         ;
;                   |altsyncram_vae1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram128x8:ram|altsyncram:ram_rtl_0|altsyncram_vae1:auto_generated ; work         ;
;          |TIA:tia_inst|                            ; 684 (501)   ; 314 (214)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (289)    ; 71 (63)           ; 248 (114)        ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst                                                                      ; work         ;
;             |audio:aud0|                           ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 15 (15)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0                                                           ; work         ;
;             |audio:aud1|                           ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 6 (6)             ; 12 (12)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1                                                           ; work         ;
;             |ball:bl|                              ; 19 (8)      ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 13 (4)           ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl                                                              ; work         ;
;                |cntr2:cntr|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|cntr2:cntr                                                   ; work         ;
;                |lfsr6:lfsr|                        ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr                                                   ; work         ;
;             |cntr2:h_cntr|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cntr2:h_cntr                                                         ; work         ;
;             |lfsr6:lfsr|                           ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr                                                           ; work         ;
;             |missile:m0|                           ; 22 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 0 (0)             ; 12 (3)           ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0                                                           ; work         ;
;                |cntr2:cntr|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|cntr2:cntr                                                ; work         ;
;                |lfsr6:lfsr|                        ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr                                                ; work         ;
;             |missile:m1|                           ; 22 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 0 (0)             ; 12 (3)           ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1                                                           ; work         ;
;                |cntr2:cntr|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|cntr2:cntr                                                ; work         ;
;                |lfsr6:lfsr|                        ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr                                                ; work         ;
;             |mux20:pf_mux|                         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|mux20:pf_mux                                                         ; work         ;
;             |player:p0|                            ; 41 (25)     ; 15 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (12)      ; 0 (0)             ; 25 (13)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0                                                            ; work         ;
;                |cntr2:cntr|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr                                                 ; work         ;
;                |cntr3:scan|                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr3:scan                                                 ; work         ;
;                |lfsr6:lfsr|                        ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr                                                 ; work         ;
;             |player:p1|                            ; 41 (26)     ; 15 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 27 (15)          ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1                                                            ; work         ;
;                |cntr2:cntr|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr                                                 ; work         ;
;                |cntr3:scan|                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr3:scan                                                 ; work         ;
;                |lfsr6:lfsr|                        ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |retro2600|A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr                                                 ; work         ;
;       |debounce:ms_dbounce0|                       ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 19 (19)          ; |retro2600|A2601Master:inst|debounce:ms_dbounce0                                                                             ; work         ;
;       |debounce:ms_dbounce1|                       ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 22 (22)          ; |retro2600|A2601Master:inst|debounce:ms_dbounce1                                                                             ; work         ;
;    |altpll0:inst4|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |retro2600|altpll0:inst4                                                                                                     ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |retro2600|altpll0:inst4|altpll:altpll_component                                                                             ; work         ;
;    |debounce:inst2|                                ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |retro2600|debounce:inst2                                                                                                    ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; vsyn      ; Output   ; --            ; --            ; --                    ; --  ;
; inpt0     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; inpt1     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; inpt2     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; inpt3     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; inpt5     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pa_in[3]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pa_in[2]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pa_in[1]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pa_in[0]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pb_in[5]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; pb_in[4]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; pb_in[2]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; hsyn      ; Output   ; --            ; --            ; --                    ; --  ;
; dump_pin  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; a_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; au[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; au[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; au[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; au[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; au[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; cv[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; pa_in[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pb_in[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pb_in[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pa_in[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; inpt4     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pb_in[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pa_in[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pa_in[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d_in[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pb_in[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; pb_in[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_14  ; Input    ; --            ; --            ; --                    ; --  ;
; Reset     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; inpt0                                                              ;                   ;         ;
; inpt1                                                              ;                   ;         ;
; inpt2                                                              ;                   ;         ;
; inpt3                                                              ;                   ;         ;
; inpt5                                                              ;                   ;         ;
; pa_in[3]                                                           ;                   ;         ;
; pa_in[2]                                                           ;                   ;         ;
; pa_in[1]                                                           ;                   ;         ;
; pa_in[0]                                                           ;                   ;         ;
; pb_in[5]                                                           ;                   ;         ;
; pb_in[4]                                                           ;                   ;         ;
; pb_in[2]                                                           ;                   ;         ;
; pa_in[4]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux3~0     ; 0                 ; 6       ;
; d_in[4]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[4]~0         ; 0                 ; 6       ;
; pb_in[3]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux4~0     ; 1                 ; 6       ;
; d_in[3]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[3]~2         ; 0                 ; 6       ;
; d_in[2]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[2]~4         ; 0                 ; 6       ;
; d_in[1]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[1]~6         ; 1                 ; 6       ;
; d_in[0]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[0]~9         ; 0                 ; 6       ;
; d_in[7]                                                            ;                   ;         ;
;      - A2601Master:inst|cpu_d[7]~0                                 ; 0                 ; 6       ;
; pb_in[7]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|pb_in[7]~0 ; 1                 ; 6       ;
; pa_in[7]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux0~0     ; 0                 ; 6       ;
; inpt4                                                              ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[7]~13        ; 1                 ; 6       ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|inpt4_l~0      ; 1                 ; 6       ;
; d_in[6]                                                            ;                   ;         ;
;      - A2601Master:inst|cpu_d[6]~8                                 ; 0                 ; 6       ;
;      - A2601Master:inst|cpu_d[6]~9                                 ; 0                 ; 6       ;
; pb_in[6]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|pb_in[6]~1 ; 0                 ; 6       ;
; pa_in[6]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux1~0     ; 0                 ; 6       ;
; pa_in[5]                                                           ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux2~0     ; 0                 ; 6       ;
; d_in[5]                                                            ;                   ;         ;
;      - A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[5]~15        ; 1                 ; 6       ;
; pb_in[1]                                                           ;                   ;         ;
;      - A2601Master:inst|debounce:ms_dbounce1|xnew                  ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce1|always0~0             ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce1|clean~3               ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce1|count[15]~54          ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce1|clean~4               ; 0                 ; 6       ;
; pb_in[0]                                                           ;                   ;         ;
;      - A2601Master:inst|debounce:ms_dbounce0|always0~0             ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce0|clean~3               ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce0|count[0]~54           ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce0|clean~4               ; 0                 ; 6       ;
;      - A2601Master:inst|debounce:ms_dbounce0|xnew~feeder           ; 0                 ; 6       ;
; CLOCK_14                                                           ;                   ;         ;
; Reset                                                              ;                   ;         ;
;      - debounce:inst2|xnew                                         ; 1                 ; 6       ;
;      - debounce:inst2|clean~7                                      ; 1                 ; 6       ;
;      - debounce:inst2|count~24                                     ; 1                 ; 6       ;
;      - debounce:inst2|count[7]~63                                  ; 0                 ; 6       ;
; CLOCK_50                                                           ;                   ;         ;
+--------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|comb~0                     ; LCCOMB_X19_Y12_N0  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[7]~2         ; LCCOMB_X19_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|N~2            ; LCCOMB_X18_Y11_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[0]~2        ; LCCOMB_X12_Y10_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]~32        ; LCCOMB_X18_Y10_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]~33        ; LCCOMB_X15_Y10_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[7]~2         ; LCCOMB_X14_Y11_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[0]~2         ; LCCOMB_X18_Y10_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[0]~2         ; LCCOMB_X18_Y11_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[13]~1   ; LCCOMB_X12_Y10_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[16]~0  ; LCCOMB_X18_Y10_N22 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle~37 ; LCCOMB_X14_Y11_N6  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theOpcode[5]~0 ; LCCOMB_X17_Y7_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~6                   ; LCCOMB_X13_Y9_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~7                   ; LCCOMB_X15_Y7_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~8                   ; LCCOMB_X15_Y10_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram_r~0                   ; LCCOMB_X17_Y10_N14 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[5]~8                ; LCCOMB_X18_Y10_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_write~3             ; LCCOMB_X18_Y10_N10 ; 21      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Equal2~0                      ; LCCOMB_X13_Y5_N18  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[1]~0                  ; LCCOMB_X14_Y6_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_freq[4]~0                  ; LCCOMB_X13_Y5_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_vol[3]~2                   ; LCCOMB_X14_Y4_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[1]~0                  ; LCCOMB_X13_Y5_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_freq[4]~2                  ; LCCOMB_X15_Y5_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_vol[3]~2                   ; LCCOMB_X14_Y4_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|au_cnt~1                      ; LCCOMB_X18_Y4_N10  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|Equal9~2           ; LCCOMB_X17_Y5_N14  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[0]~2           ; LCCOMB_X18_Y5_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[2]~0           ; LCCOMB_X18_Y5_N12  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|Equal9~2           ; LCCOMB_X15_Y5_N0   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[0]~2           ; LCCOMB_X15_Y5_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[2]~0           ; LCCOMB_X15_Y5_N22  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|Equal0~0              ; LCCOMB_X8_Y7_N10   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|cntr2:cntr|d[1]~1     ; LCCOMB_X12_Y8_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr_cnt              ; LCCOMB_X12_Y8_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bk_colu[6]~3                  ; LCCOMB_X8_Y8_N14   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_ennew~0                    ; LCCOMB_X10_Y4_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[3]~1                 ; LCCOMB_X14_Y9_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_size[1]~2                  ; LCCOMB_X8_Y7_N0    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[3]~0                 ; LCCOMB_X13_Y9_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_size[1]~2                  ; LCCOMB_X12_Y12_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[3]~0                 ; LCCOMB_X13_Y9_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_size[1]~0                  ; LCCOMB_X14_Y6_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|Equal0~0           ; LCCOMB_X12_Y12_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|cntr2:cntr|d[0]~1  ; LCCOMB_X12_Y8_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr_cnt           ; LCCOMB_X12_Y8_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|Equal0~0           ; LCCOMB_X12_Y6_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|cntr2:cntr|d[0]~1  ; LCCOMB_X13_Y8_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr_cnt           ; LCCOMB_X12_Y5_N30  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_colu[6]~0                  ; LCCOMB_X9_Y9_N18   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[3]~1                 ; LCCOMB_X14_Y9_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_colu[6]~0                  ; LCCOMB_X9_Y8_N2    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[0]~2                ; LCCOMB_X9_Y8_N26   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpold[0]~2                ; LCCOMB_X10_Y4_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[3]~0                 ; LCCOMB_X14_Y9_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[0]~10                  ; LCCOMB_X9_Y7_N12   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[4]~11                  ; LCCOMB_X9_Y7_N14   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_colu[6]~2                  ; LCCOMB_X8_Y8_N16   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[11]~4                   ; LCCOMB_X10_Y7_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[19]~3                   ; LCCOMB_X9_Y8_N16   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[3]~5                    ; LCCOMB_X10_Y7_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi0                          ; LCFF_X13_Y8_N17    ; 153     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi1                          ; LCFF_X27_Y7_N7     ; 207     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d[0]~1   ; LCCOMB_X13_Y4_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|start~0             ; LCCOMB_X13_Y8_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d[0]~1   ; LCCOMB_X13_Y4_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|start~0             ; LCCOMB_X12_Y6_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vblank~2                      ; LCCOMB_X13_Y5_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vid_clk_dvdr[3]               ; LCFF_X7_Y6_N17     ; 152     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; A2601Master:inst|debounce:ms_dbounce0|count[0]~54                          ; LCCOMB_X9_Y11_N22  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|debounce:ms_dbounce0|count[0]~55                          ; LCCOMB_X9_Y11_N16  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|debounce:ms_dbounce1|count[15]~54                         ; LCCOMB_X9_Y11_N26  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|debounce:ms_dbounce1|count[15]~55                         ; LCCOMB_X9_Y11_N4   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; A2601Master:inst|rst                                                       ; LCFF_X10_Y9_N13    ; 65      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CLOCK_14                                                                   ; PIN_91             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                   ; PIN_17             ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altpll0:inst4|altpll:altpll_component|_clk0                                ; PLL_2              ; 59      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; debounce:inst2|clean                                                       ; LCFF_X9_Y11_N29    ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; debounce:inst2|count[7]~63                                                 ; LCCOMB_X27_Y5_N22  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; debounce:inst2|count~24                                                    ; LCCOMB_X26_Y5_N24  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+--------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                         ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi0            ; LCFF_X13_Y8_N17 ; 153     ; Global Clock         ; GCLK1            ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi1            ; LCFF_X27_Y7_N7  ; 207     ; Global Clock         ; GCLK6            ; --                        ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vid_clk_dvdr[3] ; LCFF_X7_Y6_N17  ; 152     ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                     ; PIN_17          ; 22      ; Global Clock         ; GCLK2            ; --                        ;
; altpll0:inst4|altpll:altpll_component|_clk0                  ; PLL_2           ; 59      ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; A2601Master:inst|sys_clk_dvdr[1]                                                              ; 81      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[0]                         ; 72      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[2]                         ; 72      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vid_clk_dvdr[2]                                  ; 70      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[1]                         ; 70      ;
; A2601Master:inst|rst                                                                          ; 65      ;
; A2601Master:inst|sys_clk_dvdr[0]                                                              ; 61      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theWe                             ; 60      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[7]~0 ; 50      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[5]~0 ; 49      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[2]~0 ; 49      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextOpcInfo[41]~0                 ; 47      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|col_lut_idx[5]~1                                 ; 47      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[6]~0 ; 46      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|col_lut_idx[4]~0                                 ; 46      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[1]~0 ; 44      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[16]~0                     ; 43      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[4]~0 ; 43      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\calcNextOpcode:myNextOpcode[3]~0 ; 42      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vid_clk_dvdr[3]                                  ; 40      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[3]                         ; 35      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[39]                       ; 34      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|col_lut_idx[6]~3                                 ; 34      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|col_lut_idx[7]~2                                 ; 32      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[1]~8                                           ; 31      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[18]                       ; 31      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[40]                       ; 30      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[4]                         ; 30      ;
; A2601Master:inst|cpu_d[7]~1                                                                   ; 26      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[0]~11                                          ; 25      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|comb~0                                        ; 24      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[38]                       ; 23      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[2]~18                                          ; 22      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[12]                        ; 22      ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_write~3                                ; 21      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[4]~19                                          ; 21      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Equal2~0                                         ; 21      ;
; debounce:inst2|count[7]~63                                                                    ; 20      ;
; debounce:inst2|count~24                                                                       ; 20      ;
; A2601Master:inst|debounce:ms_dbounce0|count[0]~55                                             ; 20      ;
; A2601Master:inst|debounce:ms_dbounce0|count[0]~54                                             ; 20      ;
; A2601Master:inst|debounce:ms_dbounce1|count[15]~55                                            ; 20      ;
; A2601Master:inst|debounce:ms_dbounce1|count[15]~54                                            ; 20      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[36]                       ; 20      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[3]~17                                          ; 20      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux6~0                            ; 19      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle~37                    ; 19      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hblank                                           ; 19      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[9]                         ; 19      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_rst~3                                         ; 18      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[5]~20                                          ; 17      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[20]                       ; 17      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[19]                       ; 17      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpold[0]~2                                   ; 16      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[0]~2                                   ; 16      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[0]~2                           ; 16      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[6]~0                           ; 16      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cburst                                           ; 16      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrPc~2             ; 16      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[15]                       ; 16      ;
; A2601Master:inst|cpu_d[6]~10                                                                  ; 15      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx_clr~1                                         ; 15      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[37]                       ; 14      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|inpt45_rst~0                                     ; 14      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|wsync                                            ; 14      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[7]                         ; 14      ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux32~1                                      ; 13      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux13~6                           ; 13      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|doReg[2]~2                        ; 12      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|doReg[2]~1                        ; 12      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux13~5                           ; 12      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|au_cnt~1                                         ; 12      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[3]                                  ; 12      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[13]                       ; 12      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]~18                                   ; 11      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux13~4                           ; 11      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[35]                       ; 11      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[34]                       ; 11      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[33]                       ; 11      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[1]                                  ; 11      ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_intr                                   ; 11      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[1]                                        ; 11      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]~17                                   ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram_r~0                                      ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|updateRegisters~5                 ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[7]~3        ; 10      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vblank                                           ; 10      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[5]                                  ; 10      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[4]                                  ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleStack4           ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycle2                ; 10      ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[12]                       ; 10      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[0]                                        ; 10      ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[1]                                    ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[2]~3        ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[3]~3        ; 9       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cntr2:h_cntr|d[0]                                ; 9       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cntr2:h_cntr|d[1]                                ; 9       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[2]                                  ; 9       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|d[0]                                  ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrStack~1          ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrIncrH~4          ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrDecrH~0          ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[14]                       ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycle3                ; 9       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[7]~2                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]~33                           ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]~32                           ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~8                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~7                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|Mux15~6                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[0]~2                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[0]~2                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|start~0                                ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|start~0                                ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[2]                                    ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[0]                                    ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[3]                                    ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[11]~4                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[19]~3                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux61~1                           ; 8       ;
; debounce:inst2|clean                                                                          ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|WideNor2                          ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[32]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[5]~8                                   ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[7]~2                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[42]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[41]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add3~1                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[0]                              ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[1]~3        ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[6]~3        ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[30]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[31]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[26]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[28]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[29]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[24]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hsync                                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vsync                                            ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_enable~0                                      ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrZeroPage~1       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|WideOr25                          ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr~2                          ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr~0                          ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrIncr~0           ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[17]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[7]                              ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[11]                       ; 8       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[5]                         ; 8       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bk_colu[6]~3                                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_colu[6]~2                                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector63~8                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|prst_l                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|prst_l                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr_cnt                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|prst_l                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr_cnt                                 ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|prst_l                        ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sec                                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr_cnt                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|prst_l                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_colu[6]~0                                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_colu[6]~0                                     ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|prst_l                                ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_set~0                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[0]~4        ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|D                                 ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[1]                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[2]                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[3]                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[4]                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[7]                              ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[2]                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[5]~6                                    ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[5]~16                                          ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[5]~21                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[6]~5                                    ; 7       ;
; A2601Master:inst|cpu_d[6]~9                                                                   ; 7       ;
; A2601Master:inst|cpu_d[6]~8                                                                   ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector63~2                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[4]~1                                           ; 7       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|process_4~0                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[4]~13                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[7]~12                                      ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.opcodeFetch           ; 7       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux64~4                           ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[0]~10                                     ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_count~1                                       ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_count~0                                       ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_count~0                                       ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_adr[1]~1                          ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_adr[0]~0                          ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_adr[1]~1                          ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_adr[0]~0                          ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|pix~2                                 ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|pix~2                                    ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|pix~2                                 ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_pix                                           ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_rst~2                                         ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux7~2                            ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[4]~3        ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[5]                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|A[6]                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cycleStack3~0        ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[21]                       ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|blank                                            ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[0]                                      ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux163~19                                        ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[2]~0                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|Equal9~2                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[2]~0                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|Equal9~2                              ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[0]~3                                    ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[2]~2                                    ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[13]~1                      ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[3]~3                                           ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[3]~14                                      ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[4]~0                                    ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|indexOut[7]~0                     ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleRead             ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[0]                                ; 6       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[0]                                ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[6]                         ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[8]                         ; 6       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add20~32                          ; 6       ;
; pb_in[0]                                                                                      ; 5       ;
; pb_in[1]                                                                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_size[1]~2                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_freq[4]~2                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[1]                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[1]                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[4]~11                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_output~0                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[1]                       ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_nusiz[2]                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_nusiz[0]                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bk_colu[6]~2                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[1]                       ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_nusiz[2]                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_nusiz[0]                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_size[1]~0                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_freq[4]~0                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|inpt45_rst~1                                     ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|Mux2~2                                 ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_en                                ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|Mux2~2                                 ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr3:scan|d[0]                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_en                                ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|pa_ddr[0]~0                                  ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux17~2                           ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux8~2                            ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux6~3                            ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[5]~3        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|doReg[2]~0                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector1~0                       ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|C                                 ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[1]                                      ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[0]                                ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_rst~0                                         ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[0]                                ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleStack3           ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[22]                       ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[16]                       ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[10]                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[11]                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[3]                                        ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add11~6                           ; 5       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add11~2                           ; 5       ;
; Reset                                                                                         ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_size[1]~2                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_vol[3]~2                                      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_vol[3]~2                                      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[3]~1                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[3]~0                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[3]~0                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[3]~1                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[3]~0                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[4]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[2]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[0]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[4]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[2]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[0]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[3]~5                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_clk                               ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_clk                               ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[4]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[2]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[0]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[1]                          ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[4]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[2]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[0]                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux61~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux63~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[1]~0                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[3]~2                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[1]~0                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[11]~0                                      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_rst~0                                         ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr3:scan|d[1]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr3:scan|d[0]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_reflect                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr3:scan|d[1]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_reflect                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[13]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[14]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddr[15]                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|process_9~0                                      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|clk_dvdr[1]                                      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux32~2                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux31~2                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux30~1                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux16~2                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux23~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux29~3                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux28~1                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux27~4                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux0~4                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux7~1                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux6~2                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux5~2                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux5~1                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux4~4                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux3~1                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux1~2                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux1~1                            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux48~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cyclePreRead~2       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux70~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[0]~2                              ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[0]                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[0]~2                              ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[0]                                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[1]~7                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleStack2           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleStack1           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[3]~1                                    ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrHold~4           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector5~0                       ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[2]                                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[4]                                        ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add11~8                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add11~4                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add11~0                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add2~14                           ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[5]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[6]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[7]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[0]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[1]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[2]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[3]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleJump             ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer[4]                                     ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cyclePreWrite         ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleRead2            ; 4       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleBranchTaken      ; 4       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[3]~0                                    ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[1]~1                                  ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d[0]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d[1]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[5]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d[3]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d[0]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d[1]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[5]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d[3]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_cnt                                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|center                                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_ec                                            ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[5]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d[3]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_nusiz[1]                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|Equal0~0                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_ec                                            ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[4]                          ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|Equal0~0                                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_ec                                            ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_nusiz[1]                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[5]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d[3]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|Equal0~0                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux59~2                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux58~0                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theOpcode[5]~0                    ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[3]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[2]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_gr[19]~1                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[3]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[2]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr3:scan|d[2]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr3:scan|d[2]                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|cntr2:cntr|d[1]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|cntr2:cntr|d[0]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|cntr2:cntr|d[1]                          ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|cntr2:cntr|d[0]                          ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|cntr2:cntr|d[1]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|cntr2:cntr|d[0]                       ; 3       ;
; A2601Master:inst|debounce:ms_dbounce0|Equal0~5                                                ; 3       ;
; A2601Master:inst|debounce:ms_dbounce0|Equal0~0                                                ; 3       ;
; A2601Master:inst|debounce:ms_dbounce0|xnew                                                    ; 3       ;
; A2601Master:inst|debounce:ms_dbounce1|Equal0~5                                                ; 3       ;
; A2601Master:inst|debounce:ms_dbounce1|Equal0~0                                                ; 3       ;
; A2601Master:inst|debounce:ms_dbounce1|xnew                                                    ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|process_0~0                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|clk_dvdr[0]                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector8~2                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector8~1                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux31~0                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux15~2                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|V~4                               ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|LessThan3~0                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux27~0                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux2~2                            ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux2~1                            ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add0~16                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[0]~3        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|V                                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux163~3                                         ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[3]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[4]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[2]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr5[1]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a0_ctrl[1]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[1]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[3]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[4]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[2]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr5[1]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|a1_ctrl[1]                                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[1]                                ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_rst~0                                         ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpuDi[7]~4                                    ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|WideOr26~1                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|d[2]~5                                           ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[2]~15                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_rst~2                                         ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr~0                        ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[0]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[0]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[0]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[1]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[1]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[1]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[2]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[2]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[2]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[3]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[3]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[3]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[4]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[4]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[4]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[5]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[5]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[5]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|T[6]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[6]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[6]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|X[7]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Y[7]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[10]                       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|WideOr22~1                        ; 3       ;
; debounce:inst2|count[19]                                                                      ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[15]~30                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[14]~28                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[13]~26                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[1]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[2]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[3]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[4]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[5]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[6]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cyclePreRead          ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[7]                              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[12]~24                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[11]~22                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[10]~20                 ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[9]~18                  ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[8]~16                  ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleEnd              ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleBranchPage       ; 3       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleIndirect         ; 3       ;
; d_in[6]                                                                                       ; 2       ;
; inpt4                                                                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_rst                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_rst                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|updateRegisters~6                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux68~2                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux35~5                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|N~2                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vblank~2                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux56~8                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrIncrH~5          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sec_dl[1]                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d[0]~1                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux49~0                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux50~0                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux51~0                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux48~0                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d[0]~1                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[3]~0                                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sec_dl[0]                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_adr[0]~9                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_reflect                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux40~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux38~2                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux38~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_set~3                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[3]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[3]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr3:scan|d[2]~1                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_ec                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_cnt                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_ec                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|cntr2:cntr|d[0]~1                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_rst                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|cntr2:cntr|d[1]~1                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|Equal4~0                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[5]                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[3]                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[2]                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d[0]                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_vdel~0                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_ennew~0                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|cntr2:cntr|d[0]~1                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|mux20:pf_mux|Mux0~2                              ; 2       ;
; debounce:inst2|clean~5                                                                        ; 2       ;
; debounce:inst2|clean~4                                                                        ; 2       ;
; debounce:inst2|xnew                                                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux70~4                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux71~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux64~2                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux65~9                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|C~3                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|C~0                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[9]                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Equal3~0                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Equal0~0                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hblank~1                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]~16                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]~15                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]~14                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_priority                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|process_1~0                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4[2]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|lfsr6:lfsr|process_0~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4[2]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[13]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[14]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|Mux2~1                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[4]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[7]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[6]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[5]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_vdel                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_adr[2]~2                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[0]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[3]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[1]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_grpnew[2]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|Mux2~1                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[4]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[7]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[6]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[5]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_vdel                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_adr[2]~2                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[0]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[3]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[1]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_grpnew[2]                                     ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|start1                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_size[0]                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_size[1]                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_enable                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_size[1]                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|start1                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_vdel                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_ennew                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_set~1                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|start1                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_size[0]                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_size[1]                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_enable                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[15]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[3]                        ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|always0~0                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|always0~0                                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vsync~0                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|process_2~2                                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_dvdr[10]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_dvdr[0]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_dvdr[3]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_intvl[1]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_dvdr[6]                                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|S[0]~12                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cycleStack1~0        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector7~4                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector7~3                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector7~1                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[23]                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cycleStack4~0        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux51~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux25~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux32~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|LessThan2~0                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux15~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux16~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux14~2                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux27~2                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux27~1                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|LessThan1~0                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|LessThan0~0                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux20~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux8~3                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux13~8                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux12~5                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux11~4                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux11~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux10~9                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux10~7                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux8~0                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|I                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux4~2                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux4~1                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux4~0                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[0]~2        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[0]~1        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[0]~0        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[1]~2        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[1]~1        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[1]~0        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|opcInfo[27]                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[5]~2        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[5]~1        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|\processAluInput:temp[5]~0        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cyclePreRead~3       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|calcNextCpuCycle~2                ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux47~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux40~0                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector3~3                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector8~0                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cycleBranchTaken~0   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|N                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theOpcode[7]                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Z                                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theOpcode[5]                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sync                                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux170~12                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux171~0                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux169~22                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux168~25                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux167~24                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~21                                        ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu[5]                                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux163~0                                         ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector67~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[0]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector66~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[1]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector65~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[2]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector64~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[3]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector63~7                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[4]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector62~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[5]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector61~4                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[6]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[0]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[2]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[4]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[13]                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[8]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[10]                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|pb_ddr[6]                                    ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[6]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|inpt4_l                                          ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|inpt45_len                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[7]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[1]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[3]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[5]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[14]                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[9]                                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[12]                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|cx[11]                                           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|pb_ddr[7]                                    ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[7]                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector3~0                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrAbs~0            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[8]                             ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|clean                                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[9]                             ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|clean                                                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[10]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[11]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi0                                             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrPc~1             ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|PC[12]                            ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector45~0                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrZeroPage~0       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector55~3                      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cycleRmw              ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextAddr.nextAddrHold~0           ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|WideOr22~0                        ; 2       ;
; debounce:inst2|count[18]                                                                      ; 2       ;
; debounce:inst2|count[17]                                                                      ; 2       ;
; debounce:inst2|count[16]                                                                      ; 2       ;
; debounce:inst2|count[15]                                                                      ; 2       ;
; debounce:inst2|count[14]                                                                      ; 2       ;
; debounce:inst2|count[13]                                                                      ; 2       ;
; debounce:inst2|count[12]                                                                      ; 2       ;
; debounce:inst2|count[11]                                                                      ; 2       ;
; debounce:inst2|count[9]                                                                       ; 2       ;
; debounce:inst2|count[10]                                                                      ; 2       ;
; debounce:inst2|count[8]                                                                       ; 2       ;
; debounce:inst2|count[7]                                                                       ; 2       ;
; debounce:inst2|count[4]                                                                       ; 2       ;
; debounce:inst2|count[6]                                                                       ; 2       ;
; debounce:inst2|count[5]                                                                       ; 2       ;
; debounce:inst2|count[3]                                                                       ; 2       ;
; debounce:inst2|count[2]                                                                       ; 2       ;
; debounce:inst2|count[1]                                                                       ; 2       ;
; debounce:inst2|count[0]                                                                       ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[7]~14                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[6]~12                 ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[5]~10                 ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[15]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[14]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[12]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[13]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[11]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[10]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[9]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[8]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[7]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[6]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[5]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[4]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[3]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[2]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[1]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[0]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[19]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[18]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[17]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce0|count[16]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[15]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[14]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[12]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[13]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[11]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[10]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[9]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[8]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[7]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[6]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[5]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[4]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[3]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[2]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[1]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[0]                                                ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[19]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[18]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[17]                                               ; 2       ;
; A2601Master:inst|debounce:ms_dbounce1|count[16]                                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Add0~0                            ; 2       ;
; A2601Master:inst|sys_clk_dvdr[4]                                                              ; 2       ;
; A2601Master:inst|sys_clk_dvdr[3]                                                              ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|dvdr[4]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|dvdr[2]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|dvdr[3]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|dvdr[0]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|dvdr[1]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|dvdr[4]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|dvdr[2]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|dvdr[3]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|dvdr[0]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|dvdr[1]                               ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|theCpuCycle.cyclePreIndirect      ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[7]~14                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[6]~12                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[5]~10                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[4]~8                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[3]~6                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[2]~4                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[1]~2                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncr[0]~0                   ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[4]~8                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[3]~6                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[2]~4                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[1]~2                  ; 2       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|myAddrIncrH[0]~0                  ; 2       ;
; CLOCK_14                                                                                      ; 1       ;
; d_in[5]                                                                                       ; 1       ;
; pa_in[5]                                                                                      ; 1       ;
; pa_in[6]                                                                                      ; 1       ;
; pb_in[6]                                                                                      ; 1       ;
; pa_in[7]                                                                                      ; 1       ;
; pb_in[7]                                                                                      ; 1       ;
; d_in[7]                                                                                       ; 1       ;
; d_in[0]                                                                                       ; 1       ;
; d_in[1]                                                                                       ; 1       ;
; d_in[2]                                                                                       ; 1       ;
; d_in[3]                                                                                       ; 1       ;
; pb_in[3]                                                                                      ; 1       ;
; d_in[4]                                                                                       ; 1       ;
; pa_in[4]                                                                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|comb~0_wirecell                               ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_intvl[0]~1                             ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|timer_intvl[1]~0                             ; 1       ;
; A2601Master:inst|sys_clk_dvdr[0]~11                                                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~23                                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~22                                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux169~24                                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux169~23                                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux13~9                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux12~6                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux10~10                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_reflect~3                                     ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_reflect~3                                     ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_enable~3                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector54~5                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector53~5                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector52~7                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector52~6                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux59~3                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux76~2                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux65~11                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux60~11                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Mux60~10                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|V~9                               ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|V~8                               ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~39                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~38                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~37                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~36                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~35                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~34                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|int_colu~33                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|nextCpuCycle.cyclePreRead~4       ; 1       ;
; A2601Master:inst|debounce:ms_dbounce0|clean~4                                                 ; 1       ;
; A2601Master:inst|debounce:ms_dbounce1|clean~4                                                 ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector6~3                       ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~41                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~40                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~39                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~38                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~37                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~36                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Add4~35                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[5]~27                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[0]~26                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[1]~25                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[2]~24                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector57~5                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[3]~23                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector56~5                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|d[4]~22                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|A6507:cpu_A6507|cpu65xx:cpu|Selector55~7                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sec_dl~1                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|prst_l~2                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|prst_l~1                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|prst_l~0                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_rst                                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|prst_l~2                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|prst_l~1                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|prst_l~0                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_rst                                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|sec_dl[0]~0                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d~2                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|cntr2:cntr|d~0                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~5                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~4                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~3                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~2                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~1                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|lfsr6:lfsr|d~0                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d~2                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|cntr2:cntr|d~0                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~5                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~4                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~3                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~2                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~1                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|lfsr6:lfsr|d~0                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux53~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux54~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux55~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux52~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|prst_l~2                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|prst_l~1                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|prst_l~0                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux61~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux62~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux63~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[3]~0                                    ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux60~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|prst_l~1                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|prst_l~0                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux57~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[2]~5                                  ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux58~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[1]~4                                  ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux59~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[0]~3                                  ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux56~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|hmove_cntr[3]~2                                  ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|prst_l~2                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|prst_l~1                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|prst_l~0                   ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_cnt~2                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_cnt~1                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|pf_cnt~0                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|center~2                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|center~1                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|center~0                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4_in~3                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4_in~2                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4_in~1                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud0|sr4_in~0                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4_in~3                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4_in~2                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4_in~1                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|audio:aud1|sr4_in~0                              ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_ec~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~9                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[2]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[1]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~8                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[0]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p0_hmove[3]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_clk~1                             ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|scan_clk~0                             ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|process_0~4                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|process_0~3                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|process_0~2                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|process_0~1                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p0|process_0~0                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_ec~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~7                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[2]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[1]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~6                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[0]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|p1_hmove[3]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_clk~1                             ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|scan_clk~0                             ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|process_0~4                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|process_0~3                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|process_0~2                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|process_0~1                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|player:p1|process_0~0                            ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_ec~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~5                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[2]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[1]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~4                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[0]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m0_hmove[3]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~5                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~4                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~3                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~2                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~1                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m0|lfsr6:lfsr|d~0                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_ec~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~3                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[2]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[1]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~2                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[0]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_hmove[3]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~5                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~4                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~3                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~2                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~1                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|ball:bl|lfsr6:lfsr|d~0                           ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_ec~0                                          ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~1                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[2]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[1]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|motion~0                                         ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[0]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|m1_hmove[3]                                      ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~5                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~4                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~3                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~2                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~1                        ; 1       ;
; A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|missile:m1|lfsr6:lfsr|d~0                        ; 1       ;
+-----------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; A2601Master:inst|A2601:ms_A2601|A6532:riot_A6532|ram128x8:ram|altsyncram:ram_rtl_0|altsyncram_vae1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None ; M4K_X11_Y10 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,432 / 15,666 ( 16 % ) ;
; C16 interconnects           ; 18 / 812 ( 2 % )        ;
; C4 interconnects            ; 1,343 / 11,424 ( 12 % ) ;
; Direct links                ; 366 / 15,666 ( 2 % )    ;
; Global clocks               ; 5 / 8 ( 63 % )          ;
; Local interconnects         ; 993 / 4,608 ( 22 % )    ;
; R24 interconnects           ; 29 / 652 ( 4 % )        ;
; R4 interconnects            ; 1,473 / 13,328 ( 11 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.98) ; Number of LABs  (Total = 124) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 5                             ;
; 12                                          ; 6                             ;
; 13                                          ; 6                             ;
; 14                                          ; 14                            ;
; 15                                          ; 14                            ;
; 16                                          ; 55                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 124) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 88                            ;
; 1 Clock enable                     ; 49                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.51) ; Number of LABs  (Total = 124) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 0                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 8                             ;
; 17                                           ; 2                             ;
; 18                                           ; 16                            ;
; 19                                           ; 13                            ;
; 20                                           ; 12                            ;
; 21                                           ; 10                            ;
; 22                                           ; 5                             ;
; 23                                           ; 9                             ;
; 24                                           ; 4                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.61) ; Number of LABs  (Total = 124) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 11                            ;
; 3                                               ; 8                             ;
; 4                                               ; 4                             ;
; 5                                               ; 10                            ;
; 6                                               ; 11                            ;
; 7                                               ; 9                             ;
; 8                                               ; 7                             ;
; 9                                               ; 13                            ;
; 10                                              ; 10                            ;
; 11                                              ; 10                            ;
; 12                                              ; 9                             ;
; 13                                              ; 6                             ;
; 14                                              ; 1                             ;
; 15                                              ; 4                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.61) ; Number of LABs  (Total = 124) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 9                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 5                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 10                            ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "retro2600"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:inst4|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst4|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 62 total pins
    Info (169086): Pin inpt0 not assigned to an exact location on the device
    Info (169086): Pin inpt1 not assigned to an exact location on the device
    Info (169086): Pin inpt2 not assigned to an exact location on the device
    Info (169086): Pin inpt3 not assigned to an exact location on the device
    Info (169086): Pin pb_in[5] not assigned to an exact location on the device
    Info (169086): Pin pb_in[4] not assigned to an exact location on the device
    Info (169086): Pin pb_in[2] not assigned to an exact location on the device
    Info (169086): Pin dump_pin not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'retro2600.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:inst4|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux162~0
Info (176353): Automatically promoted node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|phi0~0
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|bl_rst~3
Info (176353): Automatically promoted node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|vid_clk_dvdr[3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux163~15
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~3
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~9
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~12
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~13
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux166~15
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux167~3
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux167~9
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux167~12
        Info (176357): Destination node A2601Master:inst|A2601:ms_A2601|TIA:tia_inst|Mux167~13
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 7 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  1 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.28 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 29 output pins without output pin load capacitance assignment
    Info (306007): Pin "vsyn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsyn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dump_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "a_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "au[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "au[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "au[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "au[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "au[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cv[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/RF/Desktop/StellaBlue_v04/core/output_files/retro2600.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 600 megabytes
    Info: Processing ended: Sun Sep 16 19:53:26 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/RF/Desktop/StellaBlue_v04/core/output_files/retro2600.fit.smsg.


