TimeQuest Timing Analyzer report for data_mem_rv32i
Fri Nov 07 20:50:13 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1200mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Slow Corner Signal Integrity Metrics
 48. Fast Corner Signal Integrity Metrics
 49. Clock Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; data_mem_rv32i                                                 ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5F256C6                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -20.392                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.089  ; 0.319        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.089  ; 0.319        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.089  ; 0.319        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.089  ; 0.319        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.090  ; 0.320        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 0.090  ; 0.320        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.090  ; 0.320        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 0.090  ; 0.320        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.441  ; 0.671        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; cu_store         ; clock      ; 1.432 ; 1.799 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; 4.319 ; 4.783 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; 4.319 ; 4.783 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; 4.045 ; 4.460 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; 3.931 ; 4.513 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; 3.159 ; 3.590 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; 3.931 ; 4.513 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; 1.676 ; 2.117 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; 1.432 ; 1.897 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; 1.650 ; 2.130 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; 1.474 ; 1.953 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; 1.502 ; 2.001 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; 1.106 ; 1.563 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; 1.773 ; 2.303 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; 1.167 ; 1.633 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 3.383 ; 3.873 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; 2.586 ; 3.071 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; 2.379 ; 2.848 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; 2.225 ; 2.698 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; 2.601 ; 3.099 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; 2.396 ; 2.895 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; 2.288 ; 2.752 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; 2.296 ; 2.751 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; 2.512 ; 2.996 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; 2.231 ; 2.694 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; 2.716 ; 3.256 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; 2.629 ; 3.199 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; 2.641 ; 3.169 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; 1.902 ; 2.304 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; 2.408 ; 2.929 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; 3.314 ; 3.845 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; 3.070 ; 3.630 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; 2.196 ; 2.677 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; 2.121 ; 2.567 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; 0.447 ; 0.606 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.321 ; 0.461 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; 2.338 ; 2.795 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; 1.910 ; 2.343 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; 2.093 ; 2.590 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; 2.389 ; 2.872 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; 2.848 ; 3.359 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; 2.841 ; 3.367 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; 2.396 ; 2.885 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; 2.154 ; 2.638 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; 2.516 ; 3.043 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; 2.219 ; 2.733 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; 2.842 ; 3.346 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; 3.383 ; 3.873 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; cu_store         ; clock      ; -1.047 ; -1.409 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; -1.963 ; -2.437 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; -1.963 ; -2.453 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; -1.987 ; -2.437 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; -0.751 ; -1.198 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; -1.584 ; -2.074 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; -2.056 ; -2.548 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; -1.001 ; -1.428 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; -1.064 ; -1.519 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; -1.273 ; -1.742 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; -1.105 ; -1.573 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; -1.131 ; -1.619 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; -0.751 ; -1.198 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; -1.391 ; -1.909 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; -0.809 ; -1.265 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 0.001  ; -0.127 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; -1.875 ; -2.348 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; -1.791 ; -2.267 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; -1.394 ; -1.861 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; -1.297 ; -1.763 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; -1.660 ; -2.124 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; -1.318 ; -1.798 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; -1.626 ; -2.097 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; -1.475 ; -1.928 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; -1.503 ; -1.944 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; -1.614 ; -2.027 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; -1.691 ; -2.186 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; -1.641 ; -2.093 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; -1.421 ; -1.847 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; -1.584 ; -2.083 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; -1.672 ; -2.167 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; -1.478 ; -1.966 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; -1.791 ; -2.246 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; -1.718 ; -2.137 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; -0.119 ; -0.263 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.001  ; -0.127 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; -1.938 ; -2.381 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; -1.530 ; -1.949 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; -1.689 ; -2.159 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; -1.988 ; -2.456 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; -2.380 ; -2.866 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; -2.357 ; -2.851 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; -1.994 ; -2.467 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; -1.703 ; -2.146 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; -2.061 ; -2.563 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; -1.823 ; -2.321 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; -2.359 ; -2.830 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; -2.941 ; -3.415 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; dmem_out[*]   ; clock      ; 10.113 ; 10.216 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 8.677  ; 8.710  ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 8.389  ; 8.402  ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 8.719  ; 8.657  ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 8.453  ; 8.431  ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 9.193  ; 9.183  ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 8.296  ; 8.290  ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 8.406  ; 8.452  ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 8.730  ; 8.770  ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 8.063  ; 8.033  ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 7.964  ; 7.942  ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 9.552  ; 9.617  ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 8.806  ; 8.829  ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 8.347  ; 8.322  ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 8.574  ; 8.552  ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 8.901  ; 8.896  ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 8.743  ; 8.756  ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 8.393  ; 8.354  ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 9.055  ; 9.118  ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 8.362  ; 8.337  ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 8.229  ; 8.208  ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 9.403  ; 9.408  ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 8.038  ; 8.009  ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 8.537  ; 8.529  ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 8.348  ; 8.318  ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 10.113 ; 10.216 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 8.260  ; 8.280  ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 8.478  ; 8.467  ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 8.378  ; 8.369  ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 8.729  ; 8.767  ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 8.683  ; 8.709  ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 8.419  ; 8.423  ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 8.255  ; 8.217  ; Fall       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 7.741 ; 7.720 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 8.427 ; 8.458 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 8.151 ; 8.162 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 8.468 ; 8.409 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 8.215 ; 8.194 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 8.926 ; 8.915 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 8.059 ; 8.054 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 8.166 ; 8.210 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 8.480 ; 8.518 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 7.840 ; 7.811 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 7.741 ; 7.720 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 9.317 ; 9.383 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 8.551 ; 8.573 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 8.113 ; 8.089 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 8.327 ; 8.306 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 8.642 ; 8.637 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 8.490 ; 8.502 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 8.157 ; 8.119 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 8.789 ; 8.850 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 8.127 ; 8.103 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 7.995 ; 7.975 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 9.127 ; 9.131 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 7.816 ; 7.788 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 8.292 ; 8.285 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 8.114 ; 8.084 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 9.856 ; 9.959 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 8.028 ; 8.045 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 8.239 ; 8.228 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 8.139 ; 8.130 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 8.478 ; 8.513 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 8.436 ; 8.460 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 8.182 ; 8.186 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 8.022 ; 7.984 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -20.392                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.093  ; 0.323        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; cu_store         ; clock      ; 1.194 ; 1.519 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; 3.771 ; 4.195 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; 3.771 ; 4.195 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; 3.525 ; 3.915 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; 3.503 ; 3.924 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; 2.729 ; 3.153 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; 3.503 ; 3.924 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; 1.434 ; 1.776 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; 1.208 ; 1.588 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; 1.411 ; 1.792 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; 1.251 ; 1.656 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; 1.273 ; 1.683 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; 0.903 ; 1.291 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; 1.531 ; 1.971 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; 0.961 ; 1.365 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 3.031 ; 3.360 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; 2.281 ; 2.634 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; 2.094 ; 2.427 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; 1.944 ; 2.296 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; 2.290 ; 2.657 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; 2.105 ; 2.472 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; 2.009 ; 2.360 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; 2.005 ; 2.358 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; 2.211 ; 2.561 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; 1.948 ; 2.316 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; 2.377 ; 2.796 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; 2.295 ; 2.764 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; 2.310 ; 2.719 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; 1.644 ; 1.949 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; 2.096 ; 2.497 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; 2.929 ; 3.320 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; 2.710 ; 3.136 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; 1.915 ; 2.305 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; 1.839 ; 2.188 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; 0.443 ; 0.612 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.335 ; 0.478 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; 2.056 ; 2.396 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; 1.659 ; 1.987 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; 1.822 ; 2.202 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; 2.095 ; 2.458 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; 2.511 ; 2.893 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; 2.497 ; 2.907 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; 2.094 ; 2.476 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; 1.872 ; 2.254 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; 2.198 ; 2.622 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; 1.941 ; 2.332 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; 2.508 ; 2.870 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; 3.031 ; 3.360 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; cu_store         ; clock      ; -0.860 ; -1.178 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; -1.685 ; -2.087 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; -1.685 ; -2.106 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; -1.694 ; -2.087 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; -0.597 ; -0.976 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; -1.360 ; -1.751 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; -1.774 ; -2.181 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; -0.832 ; -1.182 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; -0.890 ; -1.261 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; -1.084 ; -1.456 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; -0.932 ; -1.327 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; -0.952 ; -1.352 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; -0.597 ; -0.976 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; -1.200 ; -1.628 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; -0.652 ; -1.046 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; -0.046 ; -0.182 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; -1.642 ; -1.996 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; -1.567 ; -1.937 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; -1.181 ; -1.559 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; -1.098 ; -1.476 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; -1.440 ; -1.802 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; -1.122 ; -1.510 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; -1.413 ; -1.780 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; -1.264 ; -1.618 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; -1.297 ; -1.660 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; -1.402 ; -1.727 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; -1.463 ; -1.873 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; -1.416 ; -1.771 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; -1.219 ; -1.546 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; -1.360 ; -1.757 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; -1.446 ; -1.841 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; -1.261 ; -1.662 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; -1.558 ; -1.932 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; -1.489 ; -1.815 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; -0.152 ; -0.308 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; -0.046 ; -0.182 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; -1.706 ; -2.038 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; -1.326 ; -1.645 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; -1.470 ; -1.829 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; -1.744 ; -2.095 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; -2.100 ; -2.464 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; -2.070 ; -2.456 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; -1.741 ; -2.113 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; -1.475 ; -1.827 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; -1.800 ; -2.203 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; -1.595 ; -1.976 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; -2.082 ; -2.421 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; -2.640 ; -2.962 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 9.513 ; 9.554 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 8.102 ; 8.077 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 7.823 ; 7.788 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 8.143 ; 8.066 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 7.888 ; 7.835 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 8.582 ; 8.505 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 7.734 ; 7.689 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 7.833 ; 7.829 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 8.141 ; 8.118 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 7.528 ; 7.472 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 7.430 ; 7.383 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 8.993 ; 9.021 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 8.211 ; 8.175 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 7.789 ; 7.727 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 7.990 ; 7.957 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 8.293 ; 8.256 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 8.155 ; 8.142 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 7.831 ; 7.757 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 8.438 ; 8.438 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 7.803 ; 7.756 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 7.675 ; 7.613 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 8.788 ; 8.699 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 7.507 ; 7.452 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 7.955 ; 7.911 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 7.789 ; 7.728 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 9.513 ; 9.554 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 7.708 ; 7.688 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 7.907 ; 7.869 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 7.806 ; 7.779 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 8.136 ; 8.124 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 8.098 ; 8.064 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 7.857 ; 7.816 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 7.701 ; 7.643 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 7.235 ; 7.190 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 7.881 ; 7.857 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 7.614 ; 7.580 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 7.922 ; 7.847 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 7.679 ; 7.628 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 8.346 ; 8.271 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 7.527 ; 7.484 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 7.622 ; 7.618 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 7.922 ; 7.900 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 7.333 ; 7.280 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 7.235 ; 7.190 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 8.788 ; 8.817 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 7.986 ; 7.952 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 7.584 ; 7.525 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 7.773 ; 7.741 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 8.066 ; 8.030 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 7.933 ; 7.919 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 7.624 ; 7.553 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 8.204 ; 8.203 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 7.597 ; 7.552 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 7.470 ; 7.411 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 8.543 ; 8.457 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 7.313 ; 7.260 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 7.740 ; 7.697 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 7.584 ; 7.524 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 9.287 ; 9.330 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 7.504 ; 7.484 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 7.698 ; 7.661 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 7.596 ; 7.570 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 7.915 ; 7.903 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 7.881 ; 7.848 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 7.650 ; 7.610 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 7.496 ; 7.440 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -11.920                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -0.115 ; 0.115        ; 0.230          ; High Pulse Width ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                                                                 ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.651  ; 0.881        ; 0.230          ; Low Pulse Width  ; clock ; Fall       ; altsyncram:ram|altsyncram_ftv:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]                                                   ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                                                     ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a0|clk0                                          ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clock ; Rise       ; ram|auto_generated|ram_block1a16|clk0                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; cu_store         ; clock      ; 0.547  ; 1.092 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; 2.238  ; 2.852 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; 2.238  ; 2.852 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; 2.037  ; 2.512 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; 1.882  ; 2.698 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; 1.574  ; 2.078 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; 1.882  ; 2.698 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; 0.654  ; 1.292 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; 0.545  ; 1.168 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; 0.660  ; 1.311 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; 0.578  ; 1.219 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; 0.582  ; 1.235 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; 0.354  ; 0.955 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; 0.758  ; 1.449 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; 0.384  ; 1.004 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 1.599  ; 2.339 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; 1.162  ; 1.850 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; 1.027  ; 1.723 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; 0.943  ; 1.618 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; 1.177  ; 1.872 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; 1.065  ; 1.740 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; 0.982  ; 1.668 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; 0.999  ; 1.678 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; 1.115  ; 1.794 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; 0.961  ; 1.628 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; 1.214  ; 1.918 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; 1.188  ; 1.923 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; 1.156  ; 1.864 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; 0.730  ; 1.349 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; 1.044  ; 1.727 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; 1.550  ; 2.311 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; 1.427  ; 2.179 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; 0.941  ; 1.619 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; 0.871  ; 1.519 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; -0.021 ; 0.329 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; -0.095 ; 0.247 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; 1.011  ; 1.670 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; 0.779  ; 1.409 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; 0.881  ; 1.552 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; 1.038  ; 1.724 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; 1.282  ; 1.992 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; 1.275  ; 1.992 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; 1.032  ; 1.707 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; 0.903  ; 1.555 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; 1.120  ; 1.806 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; 0.966  ; 1.638 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; 1.297  ; 2.013 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; 1.599  ; 2.339 ; Fall       ; clock           ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; cu_store         ; clock      ; -0.330 ; -0.870 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; -0.837 ; -1.436 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; -0.873 ; -1.469 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; -0.837 ; -1.436 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; -0.156 ; -0.748 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; -0.627 ; -1.258 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; -0.878 ; -1.512 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; -0.284 ; -0.893 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; -0.340 ; -0.953 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; -0.449 ; -1.090 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; -0.371 ; -1.001 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; -0.375 ; -1.016 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; -0.156 ; -0.748 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; -0.544 ; -1.222 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; -0.184 ; -0.795 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 0.276  ; -0.056 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; -0.758 ; -1.417 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; -0.705 ; -1.371 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; -0.469 ; -1.118 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; -0.446 ; -1.057 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; -0.646 ; -1.281 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; -0.444 ; -1.086 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; -0.626 ; -1.283 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; -0.531 ; -1.155 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; -0.568 ; -1.213 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; -0.605 ; -1.228 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; -0.675 ; -1.352 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; -0.610 ; -1.257 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; -0.468 ; -1.095 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; -0.596 ; -1.246 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; -0.649 ; -1.316 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; -0.559 ; -1.198 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; -0.715 ; -1.370 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; -0.642 ; -1.276 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; 0.207  ; -0.138 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.276  ; -0.056 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; -0.785 ; -1.433 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; -0.562 ; -1.184 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; -0.655 ; -1.308 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; -0.811 ; -1.486 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; -1.015 ; -1.712 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; -1.005 ; -1.697 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; -0.804 ; -1.470 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; -0.648 ; -1.276 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; -0.861 ; -1.536 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; -0.743 ; -1.405 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; -1.026 ; -1.717 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; -1.349 ; -2.077 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 6.130 ; 6.301 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 5.088 ; 5.211 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 4.947 ; 5.027 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 5.125 ; 5.222 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 4.969 ; 5.055 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 5.381 ; 5.524 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 4.867 ; 4.933 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 4.957 ; 5.040 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 5.150 ; 5.259 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 4.725 ; 4.796 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 4.673 ; 4.720 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 5.768 ; 5.905 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 5.199 ; 5.300 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 4.894 ; 4.981 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 5.028 ; 5.121 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 5.238 ; 5.353 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 5.145 ; 5.247 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 4.912 ; 5.008 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 5.305 ; 5.468 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 4.907 ; 5.002 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 4.812 ; 4.872 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 5.498 ; 5.664 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 4.715 ; 4.783 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 5.015 ; 5.104 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 4.879 ; 4.966 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 6.130 ; 6.301 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 4.867 ; 4.959 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 4.980 ; 5.083 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 4.919 ; 5.006 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 5.162 ; 5.272 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 5.113 ; 5.225 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 4.957 ; 5.047 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 4.840 ; 4.901 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 4.521 ; 4.566 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 4.919 ; 5.038 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 4.785 ; 4.862 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 4.956 ; 5.049 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 4.807 ; 4.892 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 5.203 ; 5.342 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 4.706 ; 4.770 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 4.793 ; 4.874 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 4.981 ; 5.087 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 4.573 ; 4.643 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 4.521 ; 4.566 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 5.610 ; 5.743 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 5.027 ; 5.124 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 4.736 ; 4.821 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 4.862 ; 4.951 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 5.064 ; 5.175 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 4.975 ; 5.073 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 4.752 ; 4.846 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 5.128 ; 5.285 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 4.748 ; 4.840 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 4.654 ; 4.712 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 5.315 ; 5.476 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 4.563 ; 4.630 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 4.849 ; 4.936 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 4.721 ; 4.806 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 5.957 ; 6.124 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 4.708 ; 4.797 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 4.818 ; 4.918 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 4.757 ; 4.840 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 4.991 ; 5.097 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 4.945 ; 5.054 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 4.797 ; 4.884 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 4.681 ; 4.741 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -20.392             ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -20.392             ;
+------------------+-------+------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; cu_store         ; clock      ; 1.432 ; 1.799 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; 4.319 ; 4.783 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; 4.319 ; 4.783 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; 4.045 ; 4.460 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; 3.931 ; 4.513 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; 3.159 ; 3.590 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; 3.931 ; 4.513 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; 1.676 ; 2.117 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; 1.432 ; 1.897 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; 1.650 ; 2.130 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; 1.474 ; 1.953 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; 1.502 ; 2.001 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; 1.106 ; 1.563 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; 1.773 ; 2.303 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; 1.167 ; 1.633 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 3.383 ; 3.873 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; 2.586 ; 3.071 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; 2.379 ; 2.848 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; 2.225 ; 2.698 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; 2.601 ; 3.099 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; 2.396 ; 2.895 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; 2.288 ; 2.752 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; 2.296 ; 2.751 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; 2.512 ; 2.996 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; 2.231 ; 2.694 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; 2.716 ; 3.256 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; 2.629 ; 3.199 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; 2.641 ; 3.169 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; 1.902 ; 2.304 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; 2.408 ; 2.929 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; 3.314 ; 3.845 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; 3.070 ; 3.630 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; 2.196 ; 2.677 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; 2.121 ; 2.567 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; 0.447 ; 0.612 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.335 ; 0.478 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; 2.338 ; 2.795 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; 1.910 ; 2.343 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; 2.093 ; 2.590 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; 2.389 ; 2.872 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; 2.848 ; 3.359 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; 2.841 ; 3.367 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; 2.396 ; 2.885 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; 2.154 ; 2.638 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; 2.516 ; 3.043 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; 2.219 ; 2.733 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; 2.842 ; 3.346 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; 3.383 ; 3.873 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; cu_store         ; clock      ; -0.330 ; -0.870 ; Fall       ; clock           ;
; cu_storetype[*]  ; clock      ; -0.837 ; -1.436 ; Fall       ; clock           ;
;  cu_storetype[0] ; clock      ; -0.873 ; -1.469 ; Fall       ; clock           ;
;  cu_storetype[1] ; clock      ; -0.837 ; -1.436 ; Fall       ; clock           ;
; dmem_addr[*]     ; clock      ; -0.156 ; -0.748 ; Fall       ; clock           ;
;  dmem_addr[0]    ; clock      ; -0.627 ; -1.258 ; Fall       ; clock           ;
;  dmem_addr[1]    ; clock      ; -0.878 ; -1.512 ; Fall       ; clock           ;
;  dmem_addr[2]    ; clock      ; -0.284 ; -0.893 ; Fall       ; clock           ;
;  dmem_addr[3]    ; clock      ; -0.340 ; -0.953 ; Fall       ; clock           ;
;  dmem_addr[4]    ; clock      ; -0.449 ; -1.090 ; Fall       ; clock           ;
;  dmem_addr[5]    ; clock      ; -0.371 ; -1.001 ; Fall       ; clock           ;
;  dmem_addr[6]    ; clock      ; -0.375 ; -1.016 ; Fall       ; clock           ;
;  dmem_addr[7]    ; clock      ; -0.156 ; -0.748 ; Fall       ; clock           ;
;  dmem_addr[8]    ; clock      ; -0.544 ; -1.222 ; Fall       ; clock           ;
;  dmem_addr[9]    ; clock      ; -0.184 ; -0.795 ; Fall       ; clock           ;
; rs2[*]           ; clock      ; 0.276  ; -0.056 ; Fall       ; clock           ;
;  rs2[0]          ; clock      ; -0.758 ; -1.417 ; Fall       ; clock           ;
;  rs2[1]          ; clock      ; -0.705 ; -1.371 ; Fall       ; clock           ;
;  rs2[2]          ; clock      ; -0.469 ; -1.118 ; Fall       ; clock           ;
;  rs2[3]          ; clock      ; -0.446 ; -1.057 ; Fall       ; clock           ;
;  rs2[4]          ; clock      ; -0.646 ; -1.281 ; Fall       ; clock           ;
;  rs2[5]          ; clock      ; -0.444 ; -1.086 ; Fall       ; clock           ;
;  rs2[6]          ; clock      ; -0.626 ; -1.283 ; Fall       ; clock           ;
;  rs2[7]          ; clock      ; -0.531 ; -1.155 ; Fall       ; clock           ;
;  rs2[8]          ; clock      ; -0.568 ; -1.213 ; Fall       ; clock           ;
;  rs2[9]          ; clock      ; -0.605 ; -1.228 ; Fall       ; clock           ;
;  rs2[10]         ; clock      ; -0.675 ; -1.352 ; Fall       ; clock           ;
;  rs2[11]         ; clock      ; -0.610 ; -1.257 ; Fall       ; clock           ;
;  rs2[12]         ; clock      ; -0.468 ; -1.095 ; Fall       ; clock           ;
;  rs2[13]         ; clock      ; -0.596 ; -1.246 ; Fall       ; clock           ;
;  rs2[14]         ; clock      ; -0.649 ; -1.316 ; Fall       ; clock           ;
;  rs2[15]         ; clock      ; -0.559 ; -1.198 ; Fall       ; clock           ;
;  rs2[16]         ; clock      ; -0.715 ; -1.370 ; Fall       ; clock           ;
;  rs2[17]         ; clock      ; -0.642 ; -1.276 ; Fall       ; clock           ;
;  rs2[18]         ; clock      ; 0.207  ; -0.138 ; Fall       ; clock           ;
;  rs2[19]         ; clock      ; 0.276  ; -0.056 ; Fall       ; clock           ;
;  rs2[20]         ; clock      ; -0.785 ; -1.433 ; Fall       ; clock           ;
;  rs2[21]         ; clock      ; -0.562 ; -1.184 ; Fall       ; clock           ;
;  rs2[22]         ; clock      ; -0.655 ; -1.308 ; Fall       ; clock           ;
;  rs2[23]         ; clock      ; -0.811 ; -1.486 ; Fall       ; clock           ;
;  rs2[24]         ; clock      ; -1.015 ; -1.712 ; Fall       ; clock           ;
;  rs2[25]         ; clock      ; -1.005 ; -1.697 ; Fall       ; clock           ;
;  rs2[26]         ; clock      ; -0.804 ; -1.470 ; Fall       ; clock           ;
;  rs2[27]         ; clock      ; -0.648 ; -1.276 ; Fall       ; clock           ;
;  rs2[28]         ; clock      ; -0.861 ; -1.536 ; Fall       ; clock           ;
;  rs2[29]         ; clock      ; -0.743 ; -1.405 ; Fall       ; clock           ;
;  rs2[30]         ; clock      ; -1.026 ; -1.717 ; Fall       ; clock           ;
;  rs2[31]         ; clock      ; -1.349 ; -2.077 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; dmem_out[*]   ; clock      ; 10.113 ; 10.216 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 8.677  ; 8.710  ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 8.389  ; 8.402  ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 8.719  ; 8.657  ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 8.453  ; 8.431  ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 9.193  ; 9.183  ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 8.296  ; 8.290  ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 8.406  ; 8.452  ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 8.730  ; 8.770  ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 8.063  ; 8.033  ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 7.964  ; 7.942  ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 9.552  ; 9.617  ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 8.806  ; 8.829  ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 8.347  ; 8.322  ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 8.574  ; 8.552  ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 8.901  ; 8.896  ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 8.743  ; 8.756  ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 8.393  ; 8.354  ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 9.055  ; 9.118  ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 8.362  ; 8.337  ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 8.229  ; 8.208  ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 9.403  ; 9.408  ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 8.038  ; 8.009  ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 8.537  ; 8.529  ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 8.348  ; 8.318  ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 10.113 ; 10.216 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 8.260  ; 8.280  ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 8.478  ; 8.467  ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 8.378  ; 8.369  ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 8.729  ; 8.767  ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 8.683  ; 8.709  ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 8.419  ; 8.423  ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 8.255  ; 8.217  ; Fall       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dmem_out[*]   ; clock      ; 4.521 ; 4.566 ; Fall       ; clock           ;
;  dmem_out[0]  ; clock      ; 4.919 ; 5.038 ; Fall       ; clock           ;
;  dmem_out[1]  ; clock      ; 4.785 ; 4.862 ; Fall       ; clock           ;
;  dmem_out[2]  ; clock      ; 4.956 ; 5.049 ; Fall       ; clock           ;
;  dmem_out[3]  ; clock      ; 4.807 ; 4.892 ; Fall       ; clock           ;
;  dmem_out[4]  ; clock      ; 5.203 ; 5.342 ; Fall       ; clock           ;
;  dmem_out[5]  ; clock      ; 4.706 ; 4.770 ; Fall       ; clock           ;
;  dmem_out[6]  ; clock      ; 4.793 ; 4.874 ; Fall       ; clock           ;
;  dmem_out[7]  ; clock      ; 4.981 ; 5.087 ; Fall       ; clock           ;
;  dmem_out[8]  ; clock      ; 4.573 ; 4.643 ; Fall       ; clock           ;
;  dmem_out[9]  ; clock      ; 4.521 ; 4.566 ; Fall       ; clock           ;
;  dmem_out[10] ; clock      ; 5.610 ; 5.743 ; Fall       ; clock           ;
;  dmem_out[11] ; clock      ; 5.027 ; 5.124 ; Fall       ; clock           ;
;  dmem_out[12] ; clock      ; 4.736 ; 4.821 ; Fall       ; clock           ;
;  dmem_out[13] ; clock      ; 4.862 ; 4.951 ; Fall       ; clock           ;
;  dmem_out[14] ; clock      ; 5.064 ; 5.175 ; Fall       ; clock           ;
;  dmem_out[15] ; clock      ; 4.975 ; 5.073 ; Fall       ; clock           ;
;  dmem_out[16] ; clock      ; 4.752 ; 4.846 ; Fall       ; clock           ;
;  dmem_out[17] ; clock      ; 5.128 ; 5.285 ; Fall       ; clock           ;
;  dmem_out[18] ; clock      ; 4.748 ; 4.840 ; Fall       ; clock           ;
;  dmem_out[19] ; clock      ; 4.654 ; 4.712 ; Fall       ; clock           ;
;  dmem_out[20] ; clock      ; 5.315 ; 5.476 ; Fall       ; clock           ;
;  dmem_out[21] ; clock      ; 4.563 ; 4.630 ; Fall       ; clock           ;
;  dmem_out[22] ; clock      ; 4.849 ; 4.936 ; Fall       ; clock           ;
;  dmem_out[23] ; clock      ; 4.721 ; 4.806 ; Fall       ; clock           ;
;  dmem_out[24] ; clock      ; 5.957 ; 6.124 ; Fall       ; clock           ;
;  dmem_out[25] ; clock      ; 4.708 ; 4.797 ; Fall       ; clock           ;
;  dmem_out[26] ; clock      ; 4.818 ; 4.918 ; Fall       ; clock           ;
;  dmem_out[27] ; clock      ; 4.757 ; 4.840 ; Fall       ; clock           ;
;  dmem_out[28] ; clock      ; 4.991 ; 5.097 ; Fall       ; clock           ;
;  dmem_out[29] ; clock      ; 4.945 ; 5.054 ; Fall       ; clock           ;
;  dmem_out[30] ; clock      ; 4.797 ; 4.884 ; Fall       ; clock           ;
;  dmem_out[31] ; clock      ; 4.681 ; 4.741 ; Fall       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; dmem_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[20]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[21]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[22]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[23]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[24]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[25]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[26]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[27]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[28]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[29]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[30]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dmem_out[31]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; dmem_addr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cu_store                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cu_storetype[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cu_storetype[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dmem_addr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[16]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[17]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[18]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[19]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[20]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[21]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[22]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[23]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[24]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[25]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[26]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[27]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[28]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[29]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[30]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[31]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dmem_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-009 s                 ; 3.13e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-009 s                ; 3.13e-009 s                ; Yes                       ; Yes                       ;
; dmem_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.33 V              ; -0.00342 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-009 s                 ; 3.16e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.33 V             ; -0.00342 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-009 s                ; 3.16e-009 s                ; Yes                       ; Yes                       ;
; dmem_out[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.36 V              ; -0.0226 V           ; 0.073 V                              ; 0.034 V                              ; 3.97e-010 s                 ; 3.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.36 V             ; -0.0226 V          ; 0.073 V                             ; 0.034 V                             ; 3.97e-010 s                ; 3.26e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00575 V          ; 0.081 V                              ; 0.032 V                              ; 5.3e-010 s                  ; 7.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00575 V         ; 0.081 V                             ; 0.032 V                             ; 5.3e-010 s                 ; 7.56e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dmem_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; dmem_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; dmem_out[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dmem_out[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dmem_out[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 45    ; 45   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Nov 07 20:50:10 2025
Info: Command: quartus_sta Tugas_3 -c data_mem_rv32i
Info: qsta_default_script.tcl version: #1
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning: Synopsys Design Constraints File file not found: 'data_mem_rv32i.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clock clock
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Analyzing Slow 1200mV 85C Model
Info: No fmax paths to report
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.392 clock 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: No fmax paths to report
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.392 clock 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -11.920 clock 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 255 megabytes
    Info: Processing ended: Fri Nov 07 20:50:13 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


