
// File generated by mist version Q-2020.03#7e5ed72dc8#200717, Wed Mar 22 14:21:40 2023
// Copyright 2014-2020 Synopsys, Inc. All rights reserved.
// --mist2 softfloat-addFloat64Sigs_ -I../../../.. -I../../../../isg -r +f +i dlx


// m4;   next: m1369, jump target: m1462 (next offset: 68)
000000  4  "01001000"   // (R[2]) = lhi_const_1_B1 (15); 
000001  0  "00000010"   // /
000002  0  "00000000"   // /
000003  0  "00001111"   // /
000004  4  "01010100"   // (R[9]) = w32_const_bor_1_B1 (R[2],65535); 
000005  0  "01001001"   // /
000006  0  "11111111"   // /
000007  0  "11111111"   // /
000008  4  "10011100"   // (R[3]) = _rs_const_2_B1 (R[4]); 
000009  0  "10000011"   // /
000010  0  "00000000"   // /
000011  0  "00010100"   // /
000012  4  "10011100"   // (R[2]) = _rs_const_2_B1 (R[6]); 
000013  0  "11000010"   // /
000014  0  "00000000"   // /
000015  0  "00010100"   // /
000016  4  "00001000"   // (SP,MC) = _pl_rd_res_reg_const_wr_res_reg_1_B1 (28,SP,SP); 
000017  0  "00100001"   // /
000018  0  "00000000"   // /
000019  0  "00011100"   // /
000020  4  "00000000"   // (R[10]) = _ad_1_B1 (R[6],R[9]); 
000021  0  "11001001"   // /
000022  0  "01010000"   // /
000023  0  "00000011"   // /
000024  4  "00000000"   // (R[11]) = _ad_1_B1 (R[4],R[9]); 
000025  0  "10001001"   // /
000026  0  "01011000"   // /
000027  0  "00000011"   // /
000028  4  "00010000"   // (R[3]) = _ad_const_2_B1 (R[3]); 
000029  0  "01100011"   // /
000030  0  "00000111"   // /
000031  0  "11111111"   // /
000032  4  "00010000"   // (R[2]) = _ad_const_2_B1 (R[2]); 
000033  0  "01000010"   // /
000034  0  "00000111"   // /
000035  0  "11111111"   // /
000036  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[10],-12,DMb[-12],SP); 
000037  0  "00101010"   // /
000038  0  "11111111"   // /
000039  0  "11110100"   // /
000040  4  "00000000"   // (R[9],MC) = _mi_1_B1 (R[3],R[2]); 
000041  0  "01100010"   // /
000042  0  "01001000"   // /
000043  0  "00011000"   // /
000044  4  "10101000"   // (DMb[-8]) = store__pl_rd_res_reg_const_1_B1 (R[5],-8,DMb[-8],SP); 
000045  0  "00100101"   // /
000046  0  "11111111"   // /
000047  0  "11111000"   // /
000048  4  "10101000"   // (DMb[-16]) = store__pl_rd_res_reg_const_1_B1 (R[7],-16,DMb[-16],SP); 
000049  0  "00100111"   // /
000050  0  "11111111"   // /
000051  0  "11110000"   // /
000052  4  "00000001"   // (R[10]) = _gt_const_1_B2 (R[9]); 
000053  0  "00100000"   // /
000054  0  "01010000"   // /
000055  0  "00001110"   // /
000056  4  "00100001"   // () = nez_br_const_1_B1 (R[10],256); 
000057  0  "01000000"   // /
000058  0  "00000001"   // /
000059  0  "00000000"   // /
000060  4  "01100100"   // (R[13]) = _eq_const_3_B1 (R[3]); 
000061  0  "01101101"   // /
000062  0  "00000111"   // /
000063  0  "11111111"   // /
000064  4  "10101000"   // (DMb[-4]) = store__pl_rd_res_reg_const_1_B1 (R[11],-4,DMb[-4],SP); 
000065  0  "00101011"   // /
000066  0  "11111111"   // /
000067  0  "11111100"   // /

// m1369;   next: m71, jump target: m1461 (next offset: 84)
000068  4  "00000001"   // (R[12]) = _ge_const_1_B2 (R[9]); 
000069  0  "00100000"   // /
000070  0  "01100000"   // /
000071  0  "00001100"   // /
000072  4  "00100001"   // () = nez_br_const_1_B1 (R[12],644); 
000073  0  "10000000"   // /
000074  0  "00000010"   // /
000075  0  "10000100"   // /
000076  4  "10001001"   // (R[11]) = _ls_const_1_B1 (R[8]); 
000077  0  "00001011"   // /
000078  0  "00000000"   // /
000079  0  "00011111"   // /
000080  4  "01010000"   // (R[10]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000081  0  "00101010"   // /
000082  0  "11111111"   // /
000083  0  "11111000"   // /

// m71;   next: m88, jump target: m1354 (next offset: 100)
000084  4  "01100100"   // (R[13]) = _eq_const_3_B1 (R[2]); 
000085  0  "01001101"   // /
000086  0  "00000111"   // /
000087  0  "11111111"   // /
000088  4  "00100001"   // () = nez_br_const_1_B1 (R[13],584); 
000089  0  "10100000"   // /
000090  0  "00000010"   // /
000091  0  "01001000"   // /
000092  4  "01001000"   // (R[12]) = const_3_B1 (); 
000093  0  "00001100"   // /
000094  0  "00000000"   // /
000095  0  "00010000"   // /
000096  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000097  0  "00000000"   // /
000098  0  "00000000"   // /
000099  0  "00000000"   // /

// m88;   next: m1466 (next offset: 100)

// m1466;   next: m94, jump target: m93 (next offset: 112)
000100  4  "00010100"   // () = eqz_br_const_1_B1 (R[3],20); 
000101  0  "01100000"   // /
000102  0  "00000000"   // /
000103  0  "00010100"   // /
000104  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000105  0  "00000000"   // /
000106  0  "00000000"   // /
000107  0  "00000000"   // /
000108  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000109  0  "00000000"   // /
000110  0  "00000000"   // /
000111  0  "00000000"   // /

// m94, jump target: m1385 (next offset: 128)
000112  4  "01010000"   // (R[5]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000113  0  "00100101"   // /
000114  0  "11111111"   // /
000115  0  "11111100"   // /
000116  4  "00000000"   // (R[5]) = _or_3_B1 (R[5],R[12]); 
000117  0  "10101100"   // /
000118  0  "00101000"   // /
000119  0  "00001010"   // /
000120  4  "00100100"   // () = j_const_1_B1 (8); 
000121  0  "00000000"   // /
000122  0  "00000000"   // /
000123  0  "00001000"   // /
000124  4  "10101000"   // (DMb[-4]) = store__pl_rd_res_reg_const_1_B1 (R[5],-4,DMb[-4],SP); 
000125  0  "00100101"   // /
000126  0  "11111111"   // /
000127  0  "11111100"   // /

// m93;   next: m1385 (next offset: 132)
000128  4  "00001001"   // (R[9],MC) = _pl_const_1_B1 (R[9]); 
000129  0  "00101001"   // /
000130  0  "00000000"   // /
000131  0  "00000001"   // /

// m1385;   next: m101, jump target: m99 (next offset: 152)
000132  4  "01010000"   // (R[5]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000133  0  "00100101"   // /
000134  0  "11111111"   // /
000135  0  "11111100"   // /
000136  4  "00000000"   // (R[6],MC) = _mi_const_1_B1 (R[9]); 
000137  0  "00001001"   // /
000138  0  "00110000"   // /
000139  0  "00011000"   // /
000140  4  "00010100"   // () = eqz_br_const_1_B1 (R[6],148); 
000141  0  "11000000"   // /
000142  0  "00000000"   // /
000143  0  "10010100"   // /
000144  4  "00000000"   // (R[4],MC) = _mi_const_1_B1 (R[6]); 
000145  0  "00000110"   // /
000146  0  "00100000"   // /
000147  0  "00011000"   // /
000148  4  "00010000"   // (R[7]) = _ad_const_1_B1 (R[4]); 
000149  0  "10000111"   // /
000150  0  "00000000"   // /
000151  0  "00011111"   // /

// m101;   next: m106, jump target: m104 (next offset: 168)
000152  4  "10001100"   // (R[3]) = _lt_const_2_B1 (R[6]); 
000153  0  "11000011"   // /
000154  0  "00000000"   // /
000155  0  "00100000"   // /
000156  4  "00100000"   // () = nez_br_const_1_B1 (R[3],96); 
000157  0  "01100000"   // /
000158  0  "00000000"   // /
000159  0  "01100000"   // /
000160  4  "00000000"   // (R[4]) = _ls_1_B1 (R[5],R[7]); 
000161  0  "10100111"   // /
000162  0  "00100000"   // /
000163  0  "00010010"   // /
000164  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000165  0  "00000000"   // /
000166  0  "00000000"   // /
000167  0  "00000000"   // /

// m106;   next: m111, jump target: m1403 (next offset: 188)
000168  4  "01100100"   // (R[9]) = _eq_const_2_B1 (R[6]); 
000169  0  "11001001"   // /
000170  0  "00000000"   // /
000171  0  "00100000"   // /
000172  4  "01001000"   // (R[3]) = const_2_B3 (); 
000173  0  "00000011"   // /
000174  0  "00000000"   // /
000175  0  "00000000"   // /
000176  4  "00100001"   // () = nez_br_const_1_B1 (R[9],96); 
000177  0  "00100000"   // /
000178  0  "00000000"   // /
000179  0  "01100000"   // /
000180  4  "01010100"   // R[7] = R[5]; 
000181  0  "10100111"   // /
000182  0  "00000000"   // /
000183  0  "00000000"   // /
000184  4  "01001000"   // (R[5]) = const_2_B3 (); 
000185  0  "00000101"   // /
000186  0  "00000000"   // /
000187  0  "00000000"   // /

// m111;   next: m116, jump target: m114 (next offset: 204)
000188  4  "10001100"   // (R[3]) = _lt_const_1_B1 (R[6]); 
000189  0  "11000011"   // /
000190  0  "00000000"   // /
000191  0  "01000000"   // /
000192  4  "00100000"   // () = nez_br_const_1_B1 (R[3],40); 
000193  0  "01100000"   // /
000194  0  "00000000"   // /
000195  0  "00101000"   // /
000196  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000197  0  "00000000"   // /
000198  0  "00000000"   // /
000199  0  "00000000"   // /
000200  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000201  0  "00000000"   // /
000202  0  "00000000"   // /
000203  0  "00000000"   // /

// m116;   next: m1396, jump target: m119 (next offset: 220)
000204  4  "01100100"   // (R[6]) = _eq_const_1_B1 (R[6]); 
000205  0  "11000110"   // /
000206  0  "00000000"   // /
000207  0  "01000000"   // /
000208  4  "00100000"   // () = nez_br_const_1_B1 (R[6],8); 
000209  0  "11000000"   // /
000210  0  "00000000"   // /
000211  0  "00001000"   // /
000212  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000213  0  "00000000"   // /
000214  0  "00000000"   // /
000215  0  "00000000"   // /
000216  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000217  0  "00000000"   // /
000218  0  "00000000"   // /
000219  0  "00000000"   // /

// m1396;   next: m1467 (next offset: 224)
000220  4  "00000000"   // (R[7]) = nez_1_B1 (R[7]); 
000221  0  "11100000"   // /
000222  0  "00111000"   // /
000223  0  "00010101"   // /

// m119;   next: m1467 (next offset: 224)

// m1467, jump target: m1403 (next offset: 240)
000224  4  "01010101"   // R[3] = R[10]; 
000225  0  "01000011"   // /
000226  0  "00000000"   // /
000227  0  "00000000"   // /
000228  4  "01010100"   // R[10] = R[7]; 
000229  0  "11101010"   // /
000230  0  "00000000"   // /
000231  0  "00000000"   // /
000232  4  "00100100"   // () = j_const_1_B1 (44); 
000233  0  "00000000"   // /
000234  0  "00000000"   // /
000235  0  "00101100"   // /
000236  4  "01001000"   // (R[7]) = const_2_B3 (); 
000237  0  "00000111"   // /
000238  0  "00000000"   // /
000239  0  "00000000"   // /

// m114, jump target: m1403 (next offset: 260)
000240  4  "01010101"   // R[3] = R[10]; 
000241  0  "01000011"   // /
000242  0  "00000000"   // /
000243  0  "00000000"   // /
000244  4  "00010000"   // (R[6]) = _ad_const_1_B1 (R[6]); 
000245  0  "11000110"   // /
000246  0  "00000000"   // /
000247  0  "00011111"   // /
000248  4  "01010100"   // R[10] = R[4]; 
000249  0  "10001010"   // /
000250  0  "00000000"   // /
000251  0  "00000000"   // /
000252  4  "00100100"   // () = j_const_1_B1 (24); 
000253  0  "00000000"   // /
000254  0  "00000000"   // /
000255  0  "00011000"   // /
000256  4  "00000000"   // (R[7]) = _rs_1_B1 (R[7],R[6]); 
000257  0  "11100110"   // /
000258  0  "00111000"   // /
000259  0  "00010111"   // /

// m104;   next: m1403 (next offset: 280)
000260  4  "00000001"   // (R[3]) = _rs_1_B1 (R[10],R[6]); 
000261  0  "01000110"   // /
000262  0  "00011000"   // /
000263  0  "00010111"   // /
000264  4  "00000001"   // (R[10]) = _ls_1_B1 (R[10],R[7]); 
000265  0  "01000111"   // /
000266  0  "01010000"   // /
000267  0  "00010010"   // /
000268  4  "00000000"   // (R[7]) = _or_1_B1 (R[4],R[3]); 
000269  0  "01100100"   // /
000270  0  "00111000"   // /
000271  0  "00001010"   // /
000272  4  "00000000"   // (R[5]) = _rs_1_B1 (R[5],R[6]); 
000273  0  "10100110"   // /
000274  0  "00101000"   // /
000275  0  "00010111"   // /
000276  4  "01001000"   // (R[3]) = const_2_B3 (); 
000277  0  "00000011"   // /
000278  0  "00000000"   // /
000279  0  "00000000"   // /

// m1403, jump target: m129 (next offset: 296)
000280  4  "00000000"   // (R[6]) = nez_1_B1 (R[3]); 
000281  0  "01100000"   // /
000282  0  "00110000"   // /
000283  0  "00010101"   // /
000284  4  "00000000"   // (R[6]) = _or_2_B1 (R[10],R[6]); 
000285  0  "11001010"   // /
000286  0  "00110000"   // /
000287  0  "00001010"   // /
000288  4  "00100100"   // () = j_const_1_B1 (8); 
000289  0  "00000000"   // /
000290  0  "00000000"   // /
000291  0  "00001000"   // /
000292  4  "01010100"   // R[10] = R[7]; 
000293  0  "11101010"   // /
000294  0  "00000000"   // /
000295  0  "00000000"   // /

// m99;   next: m129 (next offset: 300)
000296  4  "01001000"   // (R[6]) = const_2_B3 (); 
000297  0  "00000110"   // /
000298  0  "00000000"   // /
000299  0  "00000000"   // /

// m129, jump target: m162 (next offset: 320)
000300  4  "10101000"   // (DMb[-8]) = store__pl_rd_res_reg_const_1_B1 (R[10],-8,DMb[-8],SP); 
000301  0  "00101010"   // /
000302  0  "11111111"   // /
000303  0  "11111000"   // /
000304  4  "01010100"   // R[3] = R[2]; 
000305  0  "01000011"   // /
000306  0  "00000000"   // /
000307  0  "00000000"   // /
000308  4  "10101000"   // (DMb[-4]) = store__pl_rd_res_reg_const_1_B1 (R[5],-4,DMb[-4],SP); 
000309  0  "00100101"   // /
000310  0  "11111111"   // /
000311  0  "11111100"   // /
000312  4  "00100100"   // () = j_const_1_B1 (228); 
000313  0  "00000000"   // /
000314  0  "00000000"   // /
000315  0  "11100100"   // /
000316  4  "10101000"   // (DMb[-28]) = store__pl_rd_res_reg_const_1_B1 (R[6],-28,DMb[-28],SP); 
000317  0  "00100110"   // /
000318  0  "11111111"   // /
000319  0  "11100100"   // /

// m1462;   next: m24, jump target: m1286 (next offset: 332)
000320  4  "00100001"   // () = nez_br_const_1_B1 (R[13],468); 
000321  0  "10100000"   // /
000322  0  "00000001"   // /
000323  0  "11010100"   // /
000324  4  "01001000"   // (R[12]) = const_3_B1 (); 
000325  0  "00001100"   // /
000326  0  "00000000"   // /
000327  0  "00010000"   // /
000328  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000329  0  "00000000"   // /
000330  0  "00000000"   // /
000331  0  "00000000"   // /

// m24;   next: m1298 (next offset: 332)

// m1298;   next: m30, jump target: m29 (next offset: 344)
000332  4  "00010100"   // () = eqz_br_const_1_B1 (R[2],20); 
000333  0  "01000000"   // /
000334  0  "00000000"   // /
000335  0  "00010100"   // /
000336  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000337  0  "00000000"   // /
000338  0  "00000000"   // /
000339  0  "00000000"   // /
000340  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000341  0  "00000000"   // /
000342  0  "00000000"   // /
000343  0  "00000000"   // /

// m30, jump target: m1314 (next offset: 360)
000344  4  "01010000"   // (R[5]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000345  0  "00100101"   // /
000346  0  "11111111"   // /
000347  0  "11110100"   // /
000348  4  "00000000"   // (R[5]) = _or_3_B1 (R[5],R[12]); 
000349  0  "10101100"   // /
000350  0  "00101000"   // /
000351  0  "00001010"   // /
000352  4  "00100100"   // () = j_const_1_B1 (8); 
000353  0  "00000000"   // /
000354  0  "00000000"   // /
000355  0  "00001000"   // /
000356  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[5],-12,DMb[-12],SP); 
000357  0  "00100101"   // /
000358  0  "11111111"   // /
000359  0  "11110100"   // /

// m29;   next: m1314 (next offset: 364)
000360  4  "00001001"   // (R[9],MC) = _pl_const_2_B1 (R[9]); 
000361  0  "00101001"   // /
000362  0  "11111111"   // /
000363  0  "11111111"   // /

// m1314;   next: m37, jump target: m35 (next offset: 384)
000364  4  "01010000"   // (R[5]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000365  0  "00100101"   // /
000366  0  "11111111"   // /
000367  0  "11110100"   // /
000368  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-16,DMb[-16],SP); 
000369  0  "00100110"   // /
000370  0  "11111111"   // /
000371  0  "11110000"   // /
000372  4  "00010101"   // () = eqz_br_const_1_B1 (R[9],148); 
000373  0  "00100000"   // /
000374  0  "00000000"   // /
000375  0  "10010100"   // /
000376  4  "00000000"   // (R[4],MC) = _mi_const_1_B1 (R[9]); 
000377  0  "00001001"   // /
000378  0  "00100000"   // /
000379  0  "00011000"   // /
000380  4  "00010000"   // (R[7]) = _ad_const_1_B1 (R[4]); 
000381  0  "10000111"   // /
000382  0  "00000000"   // /
000383  0  "00011111"   // /

// m37;   next: m42, jump target: m40 (next offset: 400)
000384  4  "10001101"   // (R[2]) = _lt_const_2_B1 (R[9]); 
000385  0  "00100010"   // /
000386  0  "00000000"   // /
000387  0  "00100000"   // /
000388  4  "00100000"   // () = nez_br_const_1_B1 (R[2],96); 
000389  0  "01000000"   // /
000390  0  "00000000"   // /
000391  0  "01100000"   // /
000392  4  "00000000"   // (R[4]) = _ls_1_B1 (R[5],R[7]); 
000393  0  "10100111"   // /
000394  0  "00100000"   // /
000395  0  "00010010"   // /
000396  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000397  0  "00000000"   // /
000398  0  "00000000"   // /
000399  0  "00000000"   // /

// m42;   next: m47, jump target: m1332 (next offset: 420)
000400  4  "01100101"   // (R[2]) = _eq_const_2_B1 (R[9]); 
000401  0  "00100010"   // /
000402  0  "00000000"   // /
000403  0  "00100000"   // /
000404  4  "01001000"   // (R[10]) = const_2_B3 (); 
000405  0  "00001010"   // /
000406  0  "00000000"   // /
000407  0  "00000000"   // /
000408  4  "00100000"   // () = nez_br_const_1_B1 (R[2],96); 
000409  0  "01000000"   // /
000410  0  "00000000"   // /
000411  0  "01100000"   // /
000412  4  "01010100"   // R[7] = R[5]; 
000413  0  "10100111"   // /
000414  0  "00000000"   // /
000415  0  "00000000"   // /
000416  4  "01001000"   // (R[5]) = const_2_B3 (); 
000417  0  "00000101"   // /
000418  0  "00000000"   // /
000419  0  "00000000"   // /

// m47;   next: m52, jump target: m50 (next offset: 436)
000420  4  "10001101"   // (R[2]) = _lt_const_1_B1 (R[9]); 
000421  0  "00100010"   // /
000422  0  "00000000"   // /
000423  0  "01000000"   // /
000424  4  "00100000"   // () = nez_br_const_1_B1 (R[2],40); 
000425  0  "01000000"   // /
000426  0  "00000000"   // /
000427  0  "00101000"   // /
000428  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000429  0  "00000000"   // /
000430  0  "00000000"   // /
000431  0  "00000000"   // /
000432  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000433  0  "00000000"   // /
000434  0  "00000000"   // /
000435  0  "00000000"   // /

// m52;   next: m1325, jump target: m55 (next offset: 452)
000436  4  "01100101"   // (R[4]) = _eq_const_1_B1 (R[9]); 
000437  0  "00100100"   // /
000438  0  "00000000"   // /
000439  0  "01000000"   // /
000440  4  "00100000"   // () = nez_br_const_1_B1 (R[4],8); 
000441  0  "10000000"   // /
000442  0  "00000000"   // /
000443  0  "00001000"   // /
000444  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000445  0  "00000000"   // /
000446  0  "00000000"   // /
000447  0  "00000000"   // /
000448  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000449  0  "00000000"   // /
000450  0  "00000000"   // /
000451  0  "00000000"   // /

// m1325;   next: m1463 (next offset: 456)
000452  4  "00000000"   // (R[7]) = nez_1_B1 (R[7]); 
000453  0  "11100000"   // /
000454  0  "00111000"   // /
000455  0  "00010101"   // /

// m55;   next: m1463 (next offset: 456)

// m1463, jump target: m1332 (next offset: 472)
000456  4  "01010100"   // R[10] = R[6]; 
000457  0  "11001010"   // /
000458  0  "00000000"   // /
000459  0  "00000000"   // /
000460  4  "01010100"   // R[6] = R[7]; 
000461  0  "11100110"   // /
000462  0  "00000000"   // /
000463  0  "00000000"   // /
000464  4  "00100100"   // () = j_const_1_B1 (44); 
000465  0  "00000000"   // /
000466  0  "00000000"   // /
000467  0  "00101100"   // /
000468  4  "01001000"   // (R[7]) = const_2_B3 (); 
000469  0  "00000111"   // /
000470  0  "00000000"   // /
000471  0  "00000000"   // /

// m50, jump target: m1332 (next offset: 492)
000472  4  "01010100"   // R[10] = R[6]; 
000473  0  "11001010"   // /
000474  0  "00000000"   // /
000475  0  "00000000"   // /
000476  4  "00010001"   // (R[2]) = _ad_const_1_B1 (R[9]); 
000477  0  "00100010"   // /
000478  0  "00000000"   // /
000479  0  "00011111"   // /
000480  4  "01010100"   // R[6] = R[4]; 
000481  0  "10000110"   // /
000482  0  "00000000"   // /
000483  0  "00000000"   // /
000484  4  "00100100"   // () = j_const_1_B1 (24); 
000485  0  "00000000"   // /
000486  0  "00000000"   // /
000487  0  "00011000"   // /
000488  4  "00000000"   // (R[7]) = _rs_1_B1 (R[7],R[2]); 
000489  0  "11100010"   // /
000490  0  "00111000"   // /
000491  0  "00010111"   // /

// m40;   next: m1332 (next offset: 512)
000492  4  "00000000"   // (R[2]) = _rs_1_B1 (R[6],R[9]); 
000493  0  "11001001"   // /
000494  0  "00010000"   // /
000495  0  "00010111"   // /
000496  4  "00000000"   // (R[6]) = _ls_1_B1 (R[6],R[7]); 
000497  0  "11000111"   // /
000498  0  "00110000"   // /
000499  0  "00010010"   // /
000500  4  "00000000"   // (R[5]) = _rs_1_B1 (R[5],R[9]); 
000501  0  "10101001"   // /
000502  0  "00101000"   // /
000503  0  "00010111"   // /
000504  4  "00000000"   // (R[7]) = _or_1_B1 (R[4],R[2]); 
000505  0  "01000100"   // /
000506  0  "00111000"   // /
000507  0  "00001010"   // /
000508  4  "01001000"   // (R[10]) = const_2_B3 (); 
000509  0  "00001010"   // /
000510  0  "00000000"   // /
000511  0  "00000000"   // /

// m1332, jump target: m65 (next offset: 528)
000512  4  "00000001"   // (R[4]) = nez_1_B1 (R[10]); 
000513  0  "01000000"   // /
000514  0  "00100000"   // /
000515  0  "00010101"   // /
000516  4  "00000000"   // (R[4]) = _or_2_B1 (R[6],R[4]); 
000517  0  "10000110"   // /
000518  0  "00100000"   // /
000519  0  "00001010"   // /
000520  4  "00100100"   // () = j_const_1_B1 (8); 
000521  0  "00000000"   // /
000522  0  "00000000"   // /
000523  0  "00001000"   // /
000524  4  "01010100"   // R[6] = R[7]; 
000525  0  "11100110"   // /
000526  0  "00000000"   // /
000527  0  "00000000"   // /

// m35;   next: m65 (next offset: 532)
000528  4  "01001000"   // (R[4]) = const_2_B3 (); 
000529  0  "00000100"   // /
000530  0  "00000000"   // /
000531  0  "00000000"   // /

// m65;   next: m162 (next offset: 544)
000532  4  "10101000"   // (DMb[-28]) = store__pl_rd_res_reg_const_1_B1 (R[4],-28,DMb[-28],SP); 
000533  0  "00100100"   // /
000534  0  "11111111"   // /
000535  0  "11100100"   // /
000536  4  "10101000"   // (DMb[-16]) = store__pl_rd_res_reg_const_1_B1 (R[6],-16,DMb[-16],SP); 
000537  0  "00100110"   // /
000538  0  "11111111"   // /
000539  0  "11110000"   // /
000540  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[5],-12,DMb[-12],SP); 
000541  0  "00100101"   // /
000542  0  "11111111"   // /
000543  0  "11110100"   // /

// m162;   next: m167, jump target: m165 (next offset: 600)
000544  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000545  0  "00100110"   // /
000546  0  "11111111"   // /
000547  0  "11111000"   // /
000548  4  "01010000"   // (R[4]) = load__pl_rd_res_reg_const_1_B1 (-16,DMb[-16],SP); 
000549  0  "00100100"   // /
000550  0  "11111111"   // /
000551  0  "11110000"   // /
000552  4  "00001000"   // (R[5],MC) = _pl_const_2_B1 (R[3]); 
000553  0  "01100101"   // /
000554  0  "11111111"   // /
000555  0  "11111111"   // /
000556  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000557  0  "00100111"   // /
000558  0  "11111111"   // /
000559  0  "11111100"   // /
000560  4  "00000000"   // (R[6],MC) = add_1_B1 (R[6],R[4]); 
000561  0  "10000110"   // /
000562  0  "00110000"   // /
000563  0  "00000001"   // /
000564  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000565  0  "00100011"   // /
000566  0  "11111111"   // /
000567  0  "11110100"   // /
000568  4  "00000000"   // (R[4]) = _or_3_B1 (R[7],R[12]); 
000569  0  "11101100"   // /
000570  0  "00100000"   // /
000571  0  "00001010"   // /
000572  4  "10101000"   // (DMb[-24]) = store__pl_rd_res_reg_const_1_B1 (R[6],-24,DMb[-24],SP); 
000573  0  "00100110"   // /
000574  0  "11111111"   // /
000575  0  "11101000"   // /
000576  4  "00000000"   // (R[4],MC) = addx_1_B1 (R[4],R[3],MC); 
000577  0  "01100100"   // /
000578  0  "00100000"   // /
000579  0  "00000010"   // /
000580  4  "01001000"   // (R[7]) = const_4_B1 (); 
000581  0  "00000111"   // /
000582  0  "00000000"   // /
000583  0  "00100000"   // /
000584  4  "00000000"   // (R[6]) = _lt_1_B1 (R[4],R[7]); 
000585  0  "10000111"   // /
000586  0  "00110000"   // /
000587  0  "00010100"   // /
000588  4  "00100000"   // () = nez_br_const_1_B1 (R[6],60); 
000589  0  "11000000"   // /
000590  0  "00000000"   // /
000591  0  "00111100"   // /
000592  4  "10101000"   // (DMb[-20]) = store__pl_rd_res_reg_const_1_B1 (R[4],-20,DMb[-20],SP); 
000593  0  "00100100"   // /
000594  0  "11111111"   // /
000595  0  "11101100"   // /
000596  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000597  0  "00000000"   // /
000598  0  "00000000"   // /
000599  0  "00000000"   // /

// m167;   next: m1 (next offset: 604)
000600  4  "00001000"   // (R[5],MC) = _pl_const_1_B1 (R[5]); 
000601  0  "10100101"   // /
000602  0  "00000000"   // /
000603  0  "00000001"   // /

// m1;   next: m1445 (next offset: 604)

// m1445;   next: m205 (next offset: 656)
000604  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-24,DMb[-24],SP); 
000605  0  "00100011"   // /
000606  0  "11111111"   // /
000607  0  "11101000"   // /
000608  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-20,DMb[-20],SP); 
000609  0  "00100111"   // /
000610  0  "11111111"   // /
000611  0  "11101100"   // /
000612  4  "01010000"   // (R[2]) = load__pl_rd_res_reg_const_1_B1 (-28,DMb[-28],SP); 
000613  0  "00100010"   // /
000614  0  "11111111"   // /
000615  0  "11100100"   // /
000616  4  "10001000"   // (R[6]) = _ls_const_1_B1 (R[3]); 
000617  0  "01100110"   // /
000618  0  "00000000"   // /
000619  0  "00011111"   // /
000620  4  "10001000"   // (R[4]) = _ls_const_1_B1 (R[7]); 
000621  0  "11100100"   // /
000622  0  "00000000"   // /
000623  0  "00011111"   // /
000624  4  "00000000"   // (R[2]) = nez_1_B1 (R[2]); 
000625  0  "01000000"   // /
000626  0  "00010000"   // /
000627  0  "00010101"   // /
000628  4  "10011100"   // (R[3]) = _rs_const_1_B1 (R[3]); 
000629  0  "01100011"   // /
000630  0  "00000000"   // /
000631  0  "00000001"   // /
000632  4  "10011100"   // (R[7]) = _rs_const_1_B1 (R[7]); 
000633  0  "11100111"   // /
000634  0  "00000000"   // /
000635  0  "00000001"   // /
000636  4  "00000000"   // (R[4]) = _or_1_B1 (R[4],R[3]); 
000637  0  "01100100"   // /
000638  0  "00100000"   // /
000639  0  "00001010"   // /
000640  4  "00000000"   // (R[6]) = _or_2_B1 (R[6],R[2]); 
000641  0  "01000110"   // /
000642  0  "00110000"   // /
000643  0  "00001010"   // /
000644  4  "10101000"   // (DMb[-20]) = store__pl_rd_res_reg_const_1_B1 (R[7],-20,DMb[-20],SP); 
000645  0  "00100111"   // /
000646  0  "11111111"   // /
000647  0  "11101100"   // /
000648  4  "10101000"   // (DMb[-28]) = store__pl_rd_res_reg_const_1_B1 (R[6],-28,DMb[-28],SP); 
000649  0  "00100110"   // /
000650  0  "11111111"   // /
000651  0  "11100100"   // /
000652  4  "10101000"   // (DMb[-24]) = store__pl_rd_res_reg_const_1_B1 (R[4],-24,DMb[-24],SP); 
000653  0  "00100100"   // /
000654  0  "11111111"   // /
000655  0  "11101000"   // /

// m165;   next: m205 (next offset: 656)

// m205;   next: m204 (next offset: 680)
000656  4  "01010101"   // R[4] = R[8]; 
000657  0  "00000100"   // /
000658  0  "00000000"   // /
000659  0  "00000000"   // /
000660  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-20,DMb[-20],SP); 
000661  0  "00100110"   // /
000662  0  "11111111"   // /
000663  0  "11101100"   // /
000664  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-24,DMb[-24],SP); 
000665  0  "00100111"   // /
000666  0  "11111111"   // /
000667  0  "11101000"   // /
000668  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-28,DMb[-28],SP); 
000669  0  "00101000"   // /
000670  0  "11111111"   // /
000671  0  "11100100"   // /
000672  4  "00100100"   // () = j_const_1_B1 (0); 
000673  0  "00000000"   // /
000674  0  "00000000"   // /
000675  0  "00000000"   // /
000676  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000677  0  "00100001"   // /
000678  0  "11111111"   // /
000679  0  "11100100"   // /

// m204 subroutine call;   next: m206 (next offset: 680)

// m206 (next offset: 680)

// m1354;   next: m83, jump target: m81 (next offset: 704)
000680  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000681  0  "00101000"   // /
000682  0  "11111111"   // /
000683  0  "11110100"   // /
000684  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-16,DMb[-16],SP); 
000685  0  "00100011"   // /
000686  0  "11111111"   // /
000687  0  "11110000"   // /
000688  4  "00000000"   // (R[8]) = _or_1_B1 (R[8],R[3]); 
000689  0  "01101000"   // /
000690  0  "01000000"   // /
000691  0  "00001010"   // /
000692  4  "00100001"   // () = nez_br_const_2_B1 (R[8],136); 
000693  0  "00000000"   // /
000694  0  "00000000"   // /
000695  0  "10001000"   // /
000696  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000697  0  "00000000"   // /
000698  0  "00000000"   // /
000699  0  "00000000"   // /
000700  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000701  0  "00000000"   // /
000702  0  "00000000"   // /
000703  0  "00000000"   // /

// m83;   next: m87 (next offset: 708)
000704  4  "01001000"   // (R[3]) = const_2_B3 (); 
000705  0  "00000011"   // /
000706  0  "00000000"   // /
000707  0  "00000000"   // /

// m87 (next offset: 724)
000708  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000709  0  "00100001"   // /
000710  0  "11111111"   // /
000711  0  "11100100"   // /
000712  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000713  0  "11100000"   // /
000714  0  "00000000"   // /
000715  0  "00000000"   // /
000716  4  "01001000"   // (R[8]) = const_1_B1 (); 
000717  0  "00001000"   // /
000718  0  "01111111"   // /
000719  0  "11110000"   // /
000720  4  "00000001"   // (R[2],MC) = _pl_1_B1 (R[11],R[8]); 
000721  0  "00001011"   // /
000722  0  "00010000"   // /
000723  0  "00000001"   // /

// m1461;   next: m147, jump target: m1428 (next offset: 736)
000724  4  "00100001"   // () = nez_br_const_1_B1 (R[13],112); 
000725  0  "10100000"   // /
000726  0  "00000000"   // /
000727  0  "01110000"   // /
000728  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000729  0  "00000000"   // /
000730  0  "00000000"   // /
000731  0  "00000000"   // /
000732  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000733  0  "00000000"   // /
000734  0  "00000000"   // /
000735  0  "00000000"   // /

// m147;   next: m149 (next offset: 740)
000736  4  "01001000"   // (R[6]) = const_4_B1 (); 
000737  0  "00000110"   // /
000738  0  "00000000"   // /
000739  0  "00100000"   // /

// m149;   next: m156, jump target: m155 (next offset: 772)
000740  4  "01010000"   // (R[4]) = load__pl_rd_res_reg_const_1_B1 (-16,DMb[-16],SP); 
000741  0  "00100100"   // /
000742  0  "11111111"   // /
000743  0  "11110000"   // /
000744  4  "01010000"   // (R[5]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000745  0  "00100101"   // /
000746  0  "11111111"   // /
000747  0  "11111100"   // /
000748  4  "00000000"   // (R[4],MC) = add_1_B1 (R[10],R[4]); 
000749  0  "10001010"   // /
000750  0  "00100000"   // /
000751  0  "00000001"   // /
000752  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000753  0  "00100111"   // /
000754  0  "11111111"   // /
000755  0  "11110100"   // /
000756  4  "10101000"   // (DMb[-24]) = store__pl_rd_res_reg_const_1_B1 (R[4],-24,DMb[-24],SP); 
000757  0  "00100100"   // /
000758  0  "11111111"   // /
000759  0  "11101000"   // /
000760  4  "00010100"   // () = eqz_br_const_1_B1 (R[3],128); 
000761  0  "01100000"   // /
000762  0  "00000000"   // /
000763  0  "10000000"   // /
000764  4  "00000000"   // (R[5],MC) = addx_1_B1 (R[5],R[7],MC); 
000765  0  "10100111"   // /
000766  0  "00101000"   // /
000767  0  "00000010"   // /
000768  4  "10101000"   // (DMb[-20]) = store__pl_rd_res_reg_const_1_B1 (R[5],-20,DMb[-20],SP); 
000769  0  "00100101"   // /
000770  0  "11111111"   // /
000771  0  "11101100"   // /

// m156;   next: m159 (next offset: 776)
000772  4  "01010100"   // R[5] = R[3]; 
000773  0  "01100101"   // /
000774  0  "00000000"   // /
000775  0  "00000000"   // /

// m159, jump target: m1 (next offset: 796)
000776  4  "01010000"   // (R[4]) = load__pl_rd_res_reg_const_1_B1 (-20,DMb[-20],SP); 
000777  0  "00100100"   // /
000778  0  "11111111"   // /
000779  0  "11101100"   // /
000780  4  "10101000"   // (DMb[-28]) = store_const__pl_rd_res_reg_const_1_B1 (-28,DMb[-28],SP); 
000781  0  "00100000"   // /
000782  0  "11111111"   // /
000783  0  "11100100"   // /
000784  4  "00000000"   // (R[6]) = _or_3_B1 (R[4],R[6]); 
000785  0  "10000110"   // /
000786  0  "00110000"   // /
000787  0  "00001010"   // /
000788  4  "00100111"   // () = j_const_1_B1 (-188); 
000789  0  "11111111"   // /
000790  0  "11111111"   // /
000791  0  "01000100"   // /
000792  4  "10101000"   // (DMb[-20]) = store__pl_rd_res_reg_const_1_B1 (R[6],-20,DMb[-20],SP); 
000793  0  "00100110"   // /
000794  0  "11111111"   // /
000795  0  "11101100"   // /

// m1286;   next: m20, jump target: m18 (next offset: 820)
000796  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000797  0  "00101000"   // /
000798  0  "11111111"   // /
000799  0  "11111100"   // /
000800  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000801  0  "00100011"   // /
000802  0  "11111111"   // /
000803  0  "11111000"   // /
000804  4  "00000000"   // (R[8]) = _or_1_B1 (R[8],R[3]); 
000805  0  "01101000"   // /
000806  0  "01000000"   // /
000807  0  "00001010"   // /
000808  4  "00100001"   // () = nez_br_const_2_B1 (R[8],100); 
000809  0  "00000000"   // /
000810  0  "00000000"   // /
000811  0  "01100100"   // /
000812  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000813  0  "00000000"   // /
000814  0  "00000000"   // /
000815  0  "00000000"   // /
000816  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000817  0  "00000000"   // /
000818  0  "00000000"   // /
000819  0  "00000000"   // /

// m20;   next: m23 (next offset: 820)

// m23 (next offset: 836)
000820  4  "01010100"   // R[3] = R[5]; 
000821  0  "10100011"   // /
000822  0  "00000000"   // /
000823  0  "00000000"   // /
000824  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000825  0  "11100000"   // /
000826  0  "00000000"   // /
000827  0  "00000000"   // /
000828  4  "01010100"   // R[2] = R[4]; 
000829  0  "10000010"   // /
000830  0  "00000000"   // /
000831  0  "00000000"   // /
000832  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000833  0  "00100001"   // /
000834  0  "11111111"   // /
000835  0  "11100100"   // /

// m81;   next: m80 (next offset: 844)
000836  4  "00100100"   // () = j_const_1_B1 (0); 
000837  0  "00000000"   // /
000838  0  "00000000"   // /
000839  0  "00000000"   // /
000840  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000841  0  "00100001"   // /
000842  0  "11111111"   // /
000843  0  "11100100"   // /

// m80 subroutine call;   next: m82 (next offset: 844)

// m82 (next offset: 844)

// m1428;   next: m143, jump target: m141 (next offset: 880)
000844  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000845  0  "00100011"   // /
000846  0  "11111111"   // /
000847  0  "11111100"   // /
000848  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000849  0  "00101000"   // /
000850  0  "11111111"   // /
000851  0  "11110100"   // /
000852  4  "00000000"   // (R[3]) = _or_1_B1 (R[3],R[10]); 
000853  0  "01101010"   // /
000854  0  "00011000"   // /
000855  0  "00001010"   // /
000856  4  "01010000"   // (R[2]) = load__pl_rd_res_reg_const_1_B1 (-16,DMb[-16],SP); 
000857  0  "00100010"   // /
000858  0  "11111111"   // /
000859  0  "11110000"   // /
000860  4  "00000000"   // (R[8]) = _or_1_B1 (R[3],R[8]); 
000861  0  "01101000"   // /
000862  0  "01000000"   // /
000863  0  "00001010"   // /
000864  4  "00000000"   // (R[8]) = _or_1_B1 (R[8],R[2]); 
000865  0  "01001000"   // /
000866  0  "01000000"   // /
000867  0  "00001010"   // /
000868  4  "00100001"   // () = nez_br_const_2_B1 (R[8],48); 
000869  0  "00000000"   // /
000870  0  "00000000"   // /
000871  0  "00110000"   // /
000872  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000873  0  "00000000"   // /
000874  0  "00000000"   // /
000875  0  "00000000"   // /
000876  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000877  0  "00000000"   // /
000878  0  "00000000"   // /
000879  0  "00000000"   // /

// m143;   next: m146 (next offset: 880)

// m146 (next offset: 896)
000880  4  "01010100"   // R[2] = R[4]; 
000881  0  "10000010"   // /
000882  0  "00000000"   // /
000883  0  "00000000"   // /
000884  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000885  0  "11100000"   // /
000886  0  "00000000"   // /
000887  0  "00000000"   // /
000888  4  "01010100"   // R[3] = R[5]; 
000889  0  "10100011"   // /
000890  0  "00000000"   // /
000891  0  "00000000"   // /
000892  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000893  0  "00100001"   // /
000894  0  "11111111"   // /
000895  0  "11100100"   // /

// m155 (next offset: 916)
000896  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-20,DMb[-20],SP); 
000897  0  "00101000"   // /
000898  0  "11111111"   // /
000899  0  "11101100"   // /
000900  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-24,DMb[-24],SP); 
000901  0  "00100011"   // /
000902  0  "11111111"   // /
000903  0  "11101000"   // /
000904  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000905  0  "11100000"   // /
000906  0  "00000000"   // /
000907  0  "00000000"   // /
000908  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000909  0  "00100001"   // /
000910  0  "11111111"   // /
000911  0  "11100100"   // /
000912  4  "00000001"   // (R[2],MC) = _pl_2_B1 (R[11],R[8]); 
000913  0  "00001011"   // /
000914  0  "00010000"   // /
000915  0  "00000001"   // /

// m18;   next: m17 (next offset: 924)
000916  4  "00100100"   // () = j_const_1_B1 (0); 
000917  0  "00000000"   // /
000918  0  "00000000"   // /
000919  0  "00000000"   // /
000920  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000921  0  "00100001"   // /
000922  0  "11111111"   // /
000923  0  "11100100"   // /

// m17 subroutine call;   next: m19 (next offset: 924)

// m19 (next offset: 924)

// m141;   next: m140 (next offset: 932)
000924  4  "00100100"   // () = j_const_1_B1 (0); 
000925  0  "00000000"   // /
000926  0  "00000000"   // /
000927  0  "00000000"   // /
000928  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-28,SP,SP); 
000929  0  "00100001"   // /
000930  0  "11111111"   // /
000931  0  "11100100"   // /

// m140 subroutine call;   next: m142 (next offset: 932)

// m142 (next offset: /)

