module demux1to2(input i,s,output reg y0,y1);
           always @(*) begin
              y0=0;y1=0;
              case(s)
              1'b0:y0=i;
              1'b1:y1=i;
              endcase
           end
endmodule
