Fitter report for VGA_Ball
Sun Sep 06 17:26:53 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Sep 06 17:26:53 2020       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; VGA_Ball                                    ;
; Top-level Entity Name              ; VGA_Ball                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,145 / 6,272 ( 18 % )                      ;
;     Total combinational functions  ; 1,140 / 6,272 ( 18 % )                      ;
;     Dedicated logic registers      ; 153 / 6,272 ( 2 % )                         ;
; Total registers                    ; 153                                         ;
; Total pins                         ; 19 / 92 ( 21 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 5 / 30 ( 17 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.64        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.4%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; key_h[0] ; Missing drive strength and slew rate ;
; key_h[1] ; Missing drive strength and slew rate ;
; key_h[2] ; Missing drive strength and slew rate ;
; key_h[3] ; Missing drive strength and slew rate ;
; vga_r    ; Missing drive strength and slew rate ;
; vga_g    ; Missing drive strength and slew rate ;
; vga_b    ; Missing drive strength and slew rate ;
; vga_hsy  ; Missing drive strength and slew rate ;
; vga_vsy  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1352 ) ; 0.00 % ( 0 / 1352 )        ; 0.00 % ( 0 / 1352 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1352 ) ; 0.00 % ( 0 / 1352 )        ; 0.00 % ( 0 / 1352 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1342 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Project/Verilog/VGA_Ball/output_files/VGA_Ball.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,145 / 6,272 ( 18 % ) ;
;     -- Combinational with no register       ; 992                    ;
;     -- Register only                        ; 5                      ;
;     -- Combinational with a register        ; 148                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 659                    ;
;     -- 3 input functions                    ; 306                    ;
;     -- <=2 input functions                  ; 175                    ;
;     -- Register only                        ; 5                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 842                    ;
;     -- arithmetic mode                      ; 298                    ;
;                                             ;                        ;
; Total registers*                            ; 153 / 6,684 ( 2 % )    ;
;     -- Dedicated logic registers            ; 153 / 6,272 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 90 / 392 ( 23 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 19 / 92 ( 21 % )       ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 5 / 30 ( 17 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 10 ( 40 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 6% / 10%          ;
; Maximum fan-out                             ; 242                    ;
; Highest non-global fan-out                  ; 242                    ;
; Total fan-out                               ; 4500                   ;
; Average fan-out                             ; 3.32                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1145 / 6272 ( 18 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 992                  ; 0                              ;
;     -- Register only                        ; 5                    ; 0                              ;
;     -- Combinational with a register        ; 148                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 659                  ; 0                              ;
;     -- 3 input functions                    ; 306                  ; 0                              ;
;     -- <=2 input functions                  ; 175                  ; 0                              ;
;     -- Register only                        ; 5                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 842                  ; 0                              ;
;     -- arithmetic mode                      ; 298                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 153                  ; 0                              ;
;     -- Dedicated logic registers            ; 153 / 6272 ( 2 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 90 / 392 ( 23 % )    ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 19                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 5 / 30 ( 17 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4613                 ; 5                              ;
;     -- Registered Connections               ; 1840                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 10                   ; 0                              ;
;     -- Output Ports                         ; 9                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ext_clk_25m ; 23    ; 1        ; 0            ; 11           ; 7            ; 118                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ext_rst_n   ; 24    ; 2        ; 0            ; 11           ; 14           ; 153                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_v[0]    ; 58    ; 4        ; 21           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_v[1]    ; 59    ; 4        ; 23           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_v[2]    ; 54    ; 4        ; 18           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_v[3]    ; 55    ; 4        ; 18           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch[0]   ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch[1]   ; 90    ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch[2]   ; 89    ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch[3]   ; 88    ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; key_h[0] ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_h[1] ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_h[2] ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_h[3] ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b    ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g    ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hsy  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r    ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vsy  ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; vga_b                   ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; vga_vsy                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 11 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 6        ; 3 / 10 ( 30 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 5 / 12 ( 42 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; ext_clk_25m                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; ext_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; key_h[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; key_h[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; key_h[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; key_v[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; key_v[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; key_v[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; key_v[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; key_h[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; switch[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; switch[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; switch[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; switch[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; vga_g                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; vga_r                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; vga_b                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; vga_hsy                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; vga_vsy                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; |VGA_Ball                                   ; 1145 (0)    ; 153 (0)                   ; 0 (0)         ; 0           ; 0    ; 5            ; 1       ; 2         ; 19   ; 0            ; 992 (0)      ; 5 (0)             ; 148 (0)          ; |VGA_Ball                                                                 ; work         ;
;    |Background_Color:Background_Color_inst| ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |VGA_Ball|Background_Color:Background_Color_inst                          ; work         ;
;    |Ball:Ball_inst|                         ; 173 (173)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 35 (35)          ; |VGA_Ball|Ball:Ball_inst                                                  ; work         ;
;    |Ball_speed:Ball_speed_inst|             ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; |VGA_Ball|Ball_speed:Ball_speed_inst                                      ; work         ;
;    |arykeyscan:arykeyscan_inst|             ; 65 (24)     ; 51 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (5)       ; 5 (0)             ; 46 (21)          ; |VGA_Ball|arykeyscan:arykeyscan_inst                                      ; work         ;
;       |sigkeyscan:uut_sigkeyscan|           ; 41 (41)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 5 (5)             ; 27 (27)          ; |VGA_Ball|arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan            ; work         ;
;    |block:block_inst|                       ; 106 (106)   ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 28 (28)          ; |VGA_Ball|block:block_inst                                                ; work         ;
;    |block_move:block_move_inst|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VGA_Ball|block_move:block_move_inst                                      ; work         ;
;    |color_gen:color_gen_inst|               ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 5            ; 1       ; 2         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst                                        ; work         ;
;       |lpm_mult:Mult0|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult0                         ; work         ;
;          |mult_t5t:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult0|mult_t5t:auto_generated ; work         ;
;       |lpm_mult:Mult1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult1                         ; work         ;
;          |mult_p5t:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult1|mult_p5t:auto_generated ; work         ;
;       |lpm_mult:Mult2|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult2                         ; work         ;
;          |mult_aat:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen:color_gen_inst|lpm_mult:Mult2|mult_aat:auto_generated ; work         ;
;    |color_gen_char1:color_gen_char1_inst|   ; 316 (316)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (315)    ; 0 (0)             ; 1 (1)            ; |VGA_Ball|color_gen_char1:color_gen_char1_inst                            ; work         ;
;    |color_gen_char2:color_gen_char2_inst|   ; 310 (310)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 310 (310)    ; 0 (0)             ; 0 (0)            ; |VGA_Ball|color_gen_char2:color_gen_char2_inst                            ; work         ;
;    |game_start:game_start_inst|             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |VGA_Ball|game_start:game_start_inst                                      ; work         ;
;    |state_run:state_run_inst|               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |VGA_Ball|state_run:state_run_inst                                        ; work         ;
;    |vga_controller:vga_controller_inst|     ; 53 (53)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 25 (25)          ; |VGA_Ball|vga_controller:vga_controller_inst                              ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; key_h[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_h[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_h[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_h[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_hsy     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_vsy     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_v[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_v[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_v[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_v[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ext_clk_25m ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ext_rst_n   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[0]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[1]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[2]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[3]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; key_v[0]                                                                      ;                   ;         ;
;      - arykeyscan:arykeyscan_inst|WideOr0~0                                   ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|Equal1~0                                    ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~0                                 ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~1                                 ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][0]~0 ; 1                 ; 6       ;
; key_v[1]                                                                      ;                   ;         ;
;      - arykeyscan:arykeyscan_inst|WideOr0~0                                   ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|Equal1~0                                    ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~0                                 ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~1                                 ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][1]~1 ; 0                 ; 6       ;
; key_v[2]                                                                      ;                   ;         ;
;      - arykeyscan:arykeyscan_inst|WideOr0~0                                   ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|Equal1~0                                    ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~0                                 ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~1                                 ; 0                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][2]~2 ; 0                 ; 6       ;
; key_v[3]                                                                      ;                   ;         ;
;      - arykeyscan:arykeyscan_inst|WideOr0~0                                   ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|Equal1~0                                    ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~0                                 ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|new_value~1                                 ; 1                 ; 6       ;
;      - arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][3]~3 ; 1                 ; 6       ;
; ext_clk_25m                                                                   ;                   ;         ;
; ext_rst_n                                                                     ;                   ;         ;
; switch[0]                                                                     ;                   ;         ;
; switch[1]                                                                     ;                   ;         ;
; switch[2]                                                                     ;                   ;         ;
; switch[3]                                                                     ;                   ;         ;
+-------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Ball:Ball_inst|LessThan0~2                                     ; LCCOMB_X18_Y19_N6  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ball:Ball_inst|X[2]~2                                          ; LCCOMB_X18_Y20_N12 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ball:Ball_inst|Y[3]~7                                          ; LCCOMB_X16_Y18_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ball:Ball_inst|flag[0]~5                                       ; LCCOMB_X18_Y17_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ball:Ball_inst|flag[3]~7                                       ; LCCOMB_X17_Y18_N24 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~6  ; LCCOMB_X16_Y1_N22  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[6]~24 ; LCCOMB_X17_Y1_N0   ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; block:block_inst|block_X[1]~26                                 ; LCCOMB_X11_Y19_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; block:block_inst|block_center_add[1]~27                        ; LCCOMB_X12_Y21_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; block:block_inst|block_center_sub[1]~27                        ; LCCOMB_X14_Y19_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; color_gen_char1:color_gen_char1_inst|WideNor0~2                ; LCCOMB_X22_Y11_N2  ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ext_clk_25m                                                    ; PIN_23             ; 10      ; Clock        ; no     ; --                   ; --               ; --                        ;
; ext_clk_25m                                                    ; PIN_23             ; 109     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ext_rst_n                                                      ; PIN_24             ; 153     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; vga_controller:vga_controller_inst|Equal0~4                    ; LCCOMB_X23_Y9_N6   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga_controller_inst|LessThan0~0                 ; LCCOMB_X19_Y11_N6  ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga_controller_inst|LessThan1~1                 ; LCCOMB_X23_Y9_N2   ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga_controller_inst|oVGA_VS                     ; FF_X22_Y11_N23     ; 35      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+-------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; color_gen_char1:color_gen_char1_inst|WideNor0~2 ; LCCOMB_X22_Y11_N2 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ext_clk_25m                                     ; PIN_23            ; 109     ; 19                                   ; Global Clock         ; GCLK2            ; --                        ;
; ext_rst_n                                       ; PIN_24            ; 153     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; vga_controller:vga_controller_inst|oVGA_VS      ; FF_X22_Y11_N23    ; 35      ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; vga_controller:vga_controller_inst|oH_cnt[0]                           ; 242     ;
; vga_controller:vga_controller_inst|oH_cnt[1]                           ; 241     ;
; vga_controller:vga_controller_inst|oH_cnt[3]                           ; 232     ;
; vga_controller:vga_controller_inst|oH_cnt[2]                           ; 225     ;
; color_gen_char1:color_gen_char1_inst|Add1~2                            ; 180     ;
; vga_controller:vga_controller_inst|oH_cnt[4]                           ; 178     ;
; color_gen_char1:color_gen_char1_inst|Add1~4                            ; 154     ;
; vga_controller:vga_controller_inst|oV_cnt[2]                           ; 37      ;
; vga_controller:vga_controller_inst|oV_cnt[0]                           ; 35      ;
; vga_controller:vga_controller_inst|oV_cnt[1]                           ; 29      ;
; Ball:Ball_inst|LessThan0~2                                             ; 27      ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[6]~24         ; 20      ;
; vga_controller:vga_controller_inst|oV_cnt[3]                           ; 17      ;
; vga_controller:vga_controller_inst|oV_cnt[9]                           ; 13      ;
; arykeyscan:arykeyscan_inst|display_num[2]                              ; 12      ;
; arykeyscan:arykeyscan_inst|display_num[1]                              ; 12      ;
; arykeyscan:arykeyscan_inst|display_num[3]                              ; 12      ;
; vga_controller:vga_controller_inst|oV_cnt[8]                           ; 12      ;
; vga_controller:vga_controller_inst|LessThan0~0                         ; 11      ;
; arykeyscan:arykeyscan_inst|display_num[0]                              ; 11      ;
; color_gen_char2:color_gen_char2_inst|Equal17~0                         ; 10      ;
; block:block_inst|block_center_sub[1]~27                                ; 10      ;
; block:block_inst|block_center_add[1]~27                                ; 10      ;
; vga_controller:vga_controller_inst|Equal0~4                            ; 10      ;
; vga_controller:vga_controller_inst|LessThan1~1                         ; 10      ;
; block:block_inst|block_X[4]                                            ; 10      ;
; vga_controller:vga_controller_inst|oV_cnt[4]                           ; 10      ;
; ext_clk_25m~input                                                      ; 9       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[0]                                 ; 9       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[0]                                 ; 9       ;
; Ball:Ball_inst|X[10]                                                   ; 9       ;
; color_gen_char2:color_gen_char2_inst|Equal4~0                          ; 9       ;
; color_gen_char2:color_gen_char2_inst|Equal2~1                          ; 9       ;
; vga_controller:vga_controller_inst|oH_cnt[8]                           ; 9       ;
; vga_controller:vga_controller_inst|oH_cnt[9]                           ; 9       ;
; block:block_inst|block_X[5]                                            ; 9       ;
; vga_controller:vga_controller_inst|oH_cnt[10]                          ; 9       ;
; Ball:Ball_inst|Y[4]                                                    ; 8       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~0                        ; 8       ;
; color_gen_char2:color_gen_char2_inst|Equal11~0                         ; 8       ;
; block:block_inst|block_X[1]~26                                         ; 8       ;
; arykeyscan:arykeyscan_inst|cstate.K_H1OL                               ; 8       ;
; vga_controller:vga_controller_inst|oH_cnt[5]                           ; 8       ;
; vga_controller:vga_controller_inst|oH_cnt[6]                           ; 8       ;
; vga_controller:vga_controller_inst|oH_cnt[7]                           ; 8       ;
; block:block_inst|block_X[6]                                            ; 8       ;
; vga_controller:vga_controller_inst|oV_cnt[7]                           ; 8       ;
; vga_controller:vga_controller_inst|oV_cnt[5]                           ; 8       ;
; Ball:Ball_inst|Ball_S[0]                                               ; 7       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[1]                                 ; 7       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[1]                                 ; 7       ;
; color_gen_char2:color_gen_char2_inst|Equal29~0                         ; 7       ;
; color_gen_char2:color_gen_char2_inst|Equal21~0                         ; 7       ;
; color_gen_char2:color_gen_char2_inst|Equal8~0                          ; 7       ;
; color_gen_char2:color_gen_char2_inst|Equal6~1                          ; 7       ;
; block:block_inst|Equal0~0                                              ; 7       ;
; arykeyscan:arykeyscan_inst|WideOr0~0                                   ; 7       ;
; Ball:Ball_inst|Ball_X[10]                                              ; 7       ;
; Ball:Ball_inst|Ball_X[9]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[8]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[7]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[6]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[5]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[4]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[3]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[2]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[1]                                               ; 7       ;
; Ball:Ball_inst|Ball_X[0]                                               ; 7       ;
; block:block_inst|block_X[7]                                            ; 7       ;
; vga_controller:vga_controller_inst|oV_cnt[6]                           ; 7       ;
; Ball:Ball_inst|Ball_S[7]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[6]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[5]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[4]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[3]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[2]                                               ; 6       ;
; Ball:Ball_inst|Ball_S[1]                                               ; 6       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[2]                                 ; 6       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[2]                                 ; 6       ;
; Ball:Ball_inst|always1~4                                               ; 6       ;
; color_gen_char2:color_gen_char2_inst|Equal3~0                          ; 6       ;
; color_gen_char2:color_gen_char2_inst|Equal16~0                         ; 6       ;
; color_gen_char2:color_gen_char2_inst|Equal15~0                         ; 6       ;
; color_gen_char2:color_gen_char2_inst|Equal9~0                          ; 6       ;
; color_gen_char2:color_gen_char2_inst|Equal2~2                          ; 6       ;
; color_gen_char1:color_gen_char1_inst|WideNor0~0                        ; 6       ;
; arykeyscan:arykeyscan_inst|cstate.K_IDLE                               ; 6       ;
; vga_controller:vga_controller_inst|oVGA_R~0                            ; 6       ;
; block:block_inst|block_X[0]                                            ; 6       ;
; block:block_inst|block_X[1]                                            ; 6       ;
; block:block_inst|block_X[2]                                            ; 6       ;
; block:block_inst|block_X[3]                                            ; 6       ;
; key_v[3]~input                                                         ; 5       ;
; key_v[2]~input                                                         ; 5       ;
; key_v[1]~input                                                         ; 5       ;
; key_v[0]~input                                                         ; 5       ;
; Ball_speed:Ball_speed_inst|Equal0~0                                    ; 5       ;
; arykeyscan:arykeyscan_inst|Equal1~0                                    ; 5       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~0                        ; 5       ;
; color_gen_char1:color_gen_char1_inst|always0~4                         ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal9~1                          ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal25~2                         ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal5~0                          ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal20~0                         ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal13~0                         ; 5       ;
; color_gen_char2:color_gen_char2_inst|Equal2~0                          ; 5       ;
; arykeyscan:arykeyscan_inst|cstate.K_H4OL                               ; 5       ;
; arykeyscan:arykeyscan_inst|cstate.K_H3OL                               ; 5       ;
; state_run:state_run_inst|current_state[0]                              ; 5       ;
; state_run:state_run_inst|current_state[1]                              ; 5       ;
; Ball:Ball_inst|Ball_Y[9]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[8]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[7]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[6]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[5]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[4]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[3]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[2]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[0]                                               ; 5       ;
; Ball:Ball_inst|Ball_Y[1]                                               ; 5       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[3]~0                               ; 4       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[3]                                 ; 4       ;
; Ball:Ball_inst|Y[3]~7                                                  ; 4       ;
; Ball_speed:Ball_speed_inst|oSpeed_X~0                                  ; 4       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[3]                                 ; 4       ;
; Ball:Ball_inst|X[2]~2                                                  ; 4       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~6          ; 4       ;
; arykeyscan:arykeyscan_inst|new_rdy                                     ; 4       ;
; Ball:Ball_inst|LessThan2~2                                             ; 4       ;
; Ball:Ball_inst|LessThan1~2                                             ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal9~2                          ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal28~0                         ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal7~0                          ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal23~0                         ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal27~0                         ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal12~0                         ; 4       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~2                        ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal11~1                         ; 4       ;
; color_gen:color_gen_inst|always0~4                                     ; 4       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~0                        ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal30~0                         ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal6~0                          ; 4       ;
; arykeyscan:arykeyscan_inst|cstate.K_H2OL                               ; 4       ;
; arykeyscan:arykeyscan_inst|cstate.K_CHCK                               ; 4       ;
; Background_Color:Background_Color_inst|oBackground_set[0]              ; 4       ;
; Ball:Ball_inst|Add1~22                                                 ; 4       ;
; Ball:Ball_inst|Add1~20                                                 ; 4       ;
; block:block_inst|Add5~18                                               ; 4       ;
; block:block_inst|Add5~16                                               ; 4       ;
; block:block_inst|Add5~14                                               ; 4       ;
; block:block_inst|Add5~12                                               ; 4       ;
; block:block_inst|Add5~10                                               ; 4       ;
; block:block_inst|Add5~8                                                ; 4       ;
; block:block_inst|Add5~6                                                ; 4       ;
; block:block_inst|Add5~4                                                ; 4       ;
; block:block_inst|Add5~2                                                ; 4       ;
; block:block_inst|Add5~0                                                ; 4       ;
; color_gen_char2:color_gen_char2_inst|Equal10~2                         ; 3       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~10                        ; 3       ;
; Ball_speed:Ball_speed_inst|Equal3~0                                    ; 3       ;
; Ball_speed:Ball_speed_inst|oSpeed_X~2                                  ; 3       ;
; Ball:Ball_inst|X[2]~3                                                  ; 3       ;
; Ball:Ball_inst|LessThan1~4                                             ; 3       ;
; Ball:Ball_inst|flag[3]~7                                               ; 3       ;
; Ball:Ball_inst|always1~3                                               ; 3       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~8                        ; 3       ;
; color_gen:color_gen_inst|Ball_Show                                     ; 3       ;
; color_gen_char2:color_gen_char2_inst|Equal26~0                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|Selector1~86                      ; 3       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~1                        ; 3       ;
; color_gen_char2:color_gen_char2_inst|Equal24~0                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|Equal19~0                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|Equal18~0                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|Equal17~1                         ; 3       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~3                         ; 3       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~2                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|Selector1~10                      ; 3       ;
; vga_controller:vga_controller_inst|Equal0~0                            ; 3       ;
; game_start:game_start_inst|oDISPLAY_PAGE[0]                            ; 3       ;
; color_gen:color_gen_inst|always0~3                                     ; 3       ;
; block:block_inst|block_center_sub[1]                                   ; 3       ;
; block:block_inst|block_center_add[1]                                   ; 3       ;
; vga_controller:vga_controller_inst|LessThan6~0                         ; 3       ;
; color_gen:color_gen_inst|LessThan3~0                                   ; 3       ;
; Background_Color:Background_Color_inst|oBackground_set[1]              ; 3       ;
; vga_controller:vga_controller_inst|vga_valid                           ; 3       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[15]           ; 3       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[14]           ; 3       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[9]            ; 3       ;
; Ball:Ball_inst|LessThan7~20                                            ; 3       ;
; Ball:Ball_inst|LessThan6~20                                            ; 3       ;
; Ball:Ball_inst|Add0~20                                                 ; 3       ;
; Ball:Ball_inst|Add0~18                                                 ; 3       ;
; Ball:Ball_inst|Add0~8                                                  ; 3       ;
; block:block_inst|block_X2[10]~20                                       ; 3       ;
; block:block_inst|block_X2[9]~18                                        ; 3       ;
; block:block_inst|block_X2[8]~16                                        ; 3       ;
; block:block_inst|block_X2[7]~14                                        ; 3       ;
; block:block_inst|block_X2[6]~12                                        ; 3       ;
; block:block_inst|block_X2[5]~10                                        ; 3       ;
; block:block_inst|block_X2[4]~8                                         ; 3       ;
; block:block_inst|block_X2[3]~6                                         ; 3       ;
; block:block_inst|block_X2[2]~4                                         ; 3       ;
; block:block_inst|block_X2[1]~2                                         ; 3       ;
; block:block_inst|block_X2[0]~0                                         ; 3       ;
; color_gen_char2:color_gen_char2_inst|oVGA_B                            ; 2       ;
; color_gen_char1:color_gen_char1_inst|oVGA_B                            ; 2       ;
; color_gen_char1:color_gen_char1_inst|oVGA_R                            ; 2       ;
; color_gen_char2:color_gen_char2_inst|oVGA_R                            ; 2       ;
; color_gen_char1:color_gen_char1_inst|Selector1~90                      ; 2       ;
; color_gen_char1:color_gen_char1_inst|always0~5                         ; 2       ;
; color_gen_char2:color_gen_char2_inst|Equal22~2                         ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~8                         ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~14                       ; 2       ;
; color_gen_char2:color_gen_char2_inst|Equal14~2                         ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~107                     ; 2       ;
; Ball_speed:Ball_speed_inst|Equal3~1                                    ; 2       ;
; Ball_speed:Ball_speed_inst|Equal1~0                                    ; 2       ;
; Ball_speed:Ball_speed_inst|Equal5~0                                    ; 2       ;
; Ball:Ball_inst|X~1                                                     ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|keyr[2]           ; 2       ;
; Ball:Ball_inst|Y[3]                                                    ; 2       ;
; Ball:Ball_inst|Y[2]                                                    ; 2       ;
; Ball:Ball_inst|Y[0]                                                    ; 2       ;
; Ball:Ball_inst|Y[1]                                                    ; 2       ;
; Ball:Ball_inst|X[3]                                                    ; 2       ;
; Ball:Ball_inst|X[2]                                                    ; 2       ;
; Ball:Ball_inst|X[1]                                                    ; 2       ;
; Ball:Ball_inst|X[0]                                                    ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~4          ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~3          ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~2          ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~1          ; 2       ;
; Ball:Ball_inst|LessThan8~3                                             ; 2       ;
; Ball:Ball_inst|always1~0                                               ; 2       ;
; Ball:Ball_inst|flag[0]~5                                               ; 2       ;
; Ball:Ball_inst|flag~4                                                  ; 2       ;
; arykeyscan:arykeyscan_inst|Equal0~1                                    ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][3]   ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][2]   ; 2       ;
; arykeyscan:arykeyscan_inst|Equal0~0                                    ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][1]   ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][0]   ; 2       ;
; color_gen_char1:color_gen_char1_inst|comb~0                            ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~5                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~4                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr2~1                         ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~5                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~4                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~3                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~1                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~0                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~1                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~1                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|Selector1~6                       ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~2                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~6                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~5                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~88                      ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~0                         ; 2       ;
; color_gen_char1:color_gen_char1_inst|Selector1~4                       ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~1                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~0                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~72                      ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~4                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~3                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~6                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~5                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~6                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~4                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|Equal25~1                         ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~38                      ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~34                      ; 2       ;
; color_gen_char2:color_gen_char2_inst|Selector1~29                      ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~2                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~0                        ; 2       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~0                        ; 2       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~0                        ; 2       ;
; vga_controller:vga_controller_inst|Equal0~3                            ; 2       ;
; vga_controller:vga_controller_inst|Equal0~2                            ; 2       ;
; vga_controller:vga_controller_inst|Equal0~1                            ; 2       ;
; Background_Color:Background_Color_inst|Equal1~0                        ; 2       ;
; Background_Color:Background_Color_inst|Equal0~0                        ; 2       ;
; vga_controller:vga_controller_inst|LessThan4~0                         ; 2       ;
; vga_controller:vga_controller_inst|LessThan6~2                         ; 2       ;
; vga_controller:vga_controller_inst|oVGA_R~4                            ; 2       ;
; vga_controller:vga_controller_inst|oVGA_R~2                            ; 2       ;
; color_gen:color_gen_inst|LessThan3~1                                   ; 2       ;
; Ball:Ball_inst|Add3~18                                                 ; 2       ;
; Ball:Ball_inst|LessThan3~20                                            ; 2       ;
; color_gen:color_gen_inst|Add1~20                                       ; 2       ;
; color_gen:color_gen_inst|Add1~18                                       ; 2       ;
; color_gen:color_gen_inst|Add1~16                                       ; 2       ;
; color_gen:color_gen_inst|Add1~14                                       ; 2       ;
; color_gen:color_gen_inst|Add1~12                                       ; 2       ;
; color_gen:color_gen_inst|Add1~10                                       ; 2       ;
; color_gen:color_gen_inst|Add1~8                                        ; 2       ;
; color_gen:color_gen_inst|Add1~6                                        ; 2       ;
; color_gen:color_gen_inst|Add1~4                                        ; 2       ;
; color_gen:color_gen_inst|Add1~2                                        ; 2       ;
; color_gen:color_gen_inst|Add1~0                                        ; 2       ;
; color_gen:color_gen_inst|Add0~22                                       ; 2       ;
; color_gen:color_gen_inst|Add0~20                                       ; 2       ;
; color_gen:color_gen_inst|Add0~18                                       ; 2       ;
; color_gen:color_gen_inst|Add0~16                                       ; 2       ;
; color_gen:color_gen_inst|Add0~14                                       ; 2       ;
; color_gen:color_gen_inst|Add0~12                                       ; 2       ;
; color_gen:color_gen_inst|Add0~10                                       ; 2       ;
; color_gen:color_gen_inst|Add0~8                                        ; 2       ;
; color_gen:color_gen_inst|Add0~6                                        ; 2       ;
; color_gen:color_gen_inst|Add0~4                                        ; 2       ;
; color_gen:color_gen_inst|Add0~2                                        ; 2       ;
; color_gen:color_gen_inst|Add0~0                                        ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[8]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[7]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[6]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[19]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[18]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[17]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[16]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[13]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[12]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[11]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[10]           ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[5]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[4]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[3]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[2]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[1]            ; 2       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[0]            ; 2       ;
; Ball:Ball_inst|Add0~16                                                 ; 2       ;
; Ball:Ball_inst|Add0~14                                                 ; 2       ;
; Ball:Ball_inst|Add0~12                                                 ; 2       ;
; Ball:Ball_inst|Add0~10                                                 ; 2       ;
; Ball:Ball_inst|Add0~6                                                  ; 2       ;
; Ball:Ball_inst|Add0~4                                                  ; 2       ;
; Ball:Ball_inst|Add0~2                                                  ; 2       ;
; block:block_inst|Add2~20                                               ; 2       ;
; block:block_inst|Add2~18                                               ; 2       ;
; block:block_inst|Add2~16                                               ; 2       ;
; block:block_inst|Add2~14                                               ; 2       ;
; block:block_inst|Add2~12                                               ; 2       ;
; block:block_inst|Add2~10                                               ; 2       ;
; block:block_inst|Add2~8                                                ; 2       ;
; block:block_inst|Add2~6                                                ; 2       ;
; block:block_inst|Add2~4                                                ; 2       ;
; block:block_inst|Add2~2                                                ; 2       ;
; block:block_inst|Add2~0                                                ; 2       ;
; block:block_inst|block_center_sub[2]                                   ; 2       ;
; block:block_inst|block_center_sub[3]                                   ; 2       ;
; block:block_inst|block_center_sub[4]                                   ; 2       ;
; block:block_inst|block_center_sub[5]                                   ; 2       ;
; block:block_inst|block_center_sub[6]                                   ; 2       ;
; block:block_inst|block_center_sub[7]                                   ; 2       ;
; block:block_inst|block_center_sub[8]                                   ; 2       ;
; block:block_inst|block_center_sub[9]                                   ; 2       ;
; block:block_inst|block_center_sub[10]                                  ; 2       ;
; block:block_inst|block_center_add[2]                                   ; 2       ;
; block:block_inst|block_center_add[3]                                   ; 2       ;
; block:block_inst|block_center_add[4]                                   ; 2       ;
; block:block_inst|block_center_add[5]                                   ; 2       ;
; block:block_inst|block_center_add[6]                                   ; 2       ;
; block:block_inst|block_center_add[7]                                   ; 2       ;
; block:block_inst|block_center_add[8]                                   ; 2       ;
; block:block_inst|block_center_add[9]                                   ; 2       ;
; block:block_inst|block_center_add[10]                                  ; 2       ;
; switch[3]~input                                                        ; 1       ;
; switch[2]~input                                                        ; 1       ;
; switch[1]~input                                                        ; 1       ;
; switch[0]~input                                                        ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][3]~3 ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][2]~2 ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][1]~1 ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[0][0]~0 ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~111                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~110                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~13                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~12                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~109                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~108                     ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~89                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr26~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr26~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~88                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~87                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr2~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr2~3                         ; 1       ;
; Ball:Ball_inst|flag~9                                                  ; 1       ;
; Ball:Ball_inst|flag[3]~8                                               ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~11                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~12                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~10                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~12                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~11                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~86                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~13                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~11                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~11                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~106                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~105                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~104                     ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|keyr[0]           ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[3]~6                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[3]~5                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[2]~4                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[2]~3                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[0]~2                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[1]~1                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X~8                                  ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[3]~7                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[3]~6                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[2]~5                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[2]~4                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X[1]~3                               ; 1       ;
; Ball_speed:Ball_speed_inst|oSpeed_X~1                                  ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|keyr[1]           ; 1       ;
; Ball:Ball_inst|Y~11                                                    ; 1       ;
; Ball:Ball_inst|Y~10                                                    ; 1       ;
; Ball:Ball_inst|Add6~1                                                  ; 1       ;
; Ball:Ball_inst|Y~9                                                     ; 1       ;
; Ball:Ball_inst|Add6~0                                                  ; 1       ;
; Ball:Ball_inst|Y~8                                                     ; 1       ;
; Ball:Ball_inst|Y[3]~6                                                  ; 1       ;
; Ball:Ball_inst|Y[3]~5                                                  ; 1       ;
; Ball:Ball_inst|Y[3]~4                                                  ; 1       ;
; Ball:Ball_inst|Y~3                                                     ; 1       ;
; Ball:Ball_inst|Y~2                                                     ; 1       ;
; Ball:Ball_inst|Y~1                                                     ; 1       ;
; Ball:Ball_inst|Y~0                                                     ; 1       ;
; Ball:Ball_inst|X~10                                                    ; 1       ;
; Ball:Ball_inst|X~9                                                     ; 1       ;
; Ball:Ball_inst|X~8                                                     ; 1       ;
; Ball:Ball_inst|X~7                                                     ; 1       ;
; Ball:Ball_inst|X~6                                                     ; 1       ;
; Ball:Ball_inst|Add4~1                                                  ; 1       ;
; Ball:Ball_inst|X~5                                                     ; 1       ;
; Ball:Ball_inst|Add4~0                                                  ; 1       ;
; Ball:Ball_inst|X~4                                                     ; 1       ;
; Ball:Ball_inst|Equal0~0                                                ; 1       ;
; Ball:Ball_inst|X~0                                                     ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|keyr[3]           ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[6]~23         ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|cnt[6]~22         ; 1       ;
; arykeyscan:arykeyscan_inst|Selector6~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector7~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|new_value~1                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector5~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector9~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector8~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|new_value~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~5          ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|Equal0~0          ; 1       ;
; block_move:block_move_inst|Equal0~0                                    ; 1       ;
; block_move:block_move_inst|oMOVE_RIGHT~0                               ; 1       ;
; arykeyscan:arykeyscan_inst|display_num~3                               ; 1       ;
; arykeyscan:arykeyscan_inst|new_value[2]                                ; 1       ;
; arykeyscan:arykeyscan_inst|display_num~2                               ; 1       ;
; arykeyscan:arykeyscan_inst|new_value[1]                                ; 1       ;
; arykeyscan:arykeyscan_inst|display_num~1                               ; 1       ;
; arykeyscan:arykeyscan_inst|new_value[3]                                ; 1       ;
; arykeyscan:arykeyscan_inst|display_num~0                               ; 1       ;
; arykeyscan:arykeyscan_inst|new_value[0]                                ; 1       ;
; game_start:game_start_inst|oDISPLAY_PAGE[0]~0                          ; 1       ;
; game_start:game_start_inst|Equal0~0                                    ; 1       ;
; Ball:Ball_inst|LessThan8~2                                             ; 1       ;
; Ball:Ball_inst|LessThan8~1                                             ; 1       ;
; Ball:Ball_inst|LessThan8~0                                             ; 1       ;
; Ball:Ball_inst|flag~6                                                  ; 1       ;
; Ball:Ball_inst|always1~2                                               ; 1       ;
; Ball:Ball_inst|always1~1                                               ; 1       ;
; Ball:Ball_inst|LessThan1~3                                             ; 1       ;
; Ball:Ball_inst|LessThan2~1                                             ; 1       ;
; Ball:Ball_inst|LessThan2~0                                             ; 1       ;
; Ball:Ball_inst|LessThan0~1                                             ; 1       ;
; Ball:Ball_inst|LessThan0~0                                             ; 1       ;
; Ball:Ball_inst|LessThan1~1                                             ; 1       ;
; Ball:Ball_inst|LessThan1~0                                             ; 1       ;
; arykeyscan:arykeyscan_inst|nstate.K_H4OL~0                             ; 1       ;
; arykeyscan:arykeyscan_inst|nstate.K_H3OL~0                             ; 1       ;
; arykeyscan:arykeyscan_inst|Selector0~2                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector0~1                                 ; 1       ;
; arykeyscan:arykeyscan_inst|Selector0~0                                 ; 1       ;
; arykeyscan:arykeyscan_inst|nstate.K_CHCK~0                             ; 1       ;
; arykeyscan:arykeyscan_inst|nstate.K_H1OL~0                             ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[1][3]   ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[1][2]   ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[1][1]   ; 1       ;
; arykeyscan:arykeyscan_inst|sigkeyscan:uut_sigkeyscan|key_value[1][0]   ; 1       ;
; vga_controller:vga_controller_inst|LessThan3~1                         ; 1       ;
; vga_controller:vga_controller_inst|LessThan3~0                         ; 1       ;
; vga_controller:vga_controller_inst|LessThan2~1                         ; 1       ;
; vga_controller:vga_controller_inst|LessThan2~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~85                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~84                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~83                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~82                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~81                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr7~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr7~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr7~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr7~1                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~80                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~79                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~78                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~77                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr2~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~76                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~7                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~6                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~5                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~75                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~74                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~13                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~12                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~11                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~10                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~73                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr22~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~72                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~71                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~70                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~69                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~68                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~67                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~66                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr1~1                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~65                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~64                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr19~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~63                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~10                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~9                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~8                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~7                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~6                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~62                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~61                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~60                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr2~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~59                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr1~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~58                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr7~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~57                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr15~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~56                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr16~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~55                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~54                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~53                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~52                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~51                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~50                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~11                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~10                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~9                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~8                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~49                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~9                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~48                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~11                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~10                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~47                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~10                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~46                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~45                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr6~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~44                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~10                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~9                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~43                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~42                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~41                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~40                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr0~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~39                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr13~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~38                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr25~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr10~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~37                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~36                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~35                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~34                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr18~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~33                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr11~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~32                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~8                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~7                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr3~6                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~7                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~6                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~5                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr8~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~31                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~30                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~29                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr4~1                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~28                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr24~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~27                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr12~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr6~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr6~1                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr6~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~26                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~25                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~24                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~23                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~8                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~7                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~22                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr17~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~5                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr9~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~21                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~20                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~7                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~19                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr28~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~18                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~17                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~16                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~15                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~14                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~13                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~12                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~11                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~10                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~9                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~6                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~8                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~7                       ; 1       ;
; color_gen:color_gen_inst|LessThan0~31                                  ; 1       ;
; color_gen:color_gen_inst|LessThan0~0                                   ; 1       ;
; color_gen_char1:color_gen_char1_inst|always0~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|always0~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideNor0~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideNor0~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~103                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~102                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~101                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~100                     ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~99                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~98                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~97                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~96                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr5~3                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr5~2                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr5~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr5~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~95                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr27~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~94                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr20~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr20~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr20~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr20~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~7                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~6                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~5                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~4                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~93                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~12                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~11                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~10                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~92                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~91                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~90                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~89                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~87                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~85                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr26~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~84                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr21~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr21~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr21~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr21~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~83                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~11                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~10                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~82                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~81                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~80                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~79                      ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~5                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~3                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|Selector1~2                       ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr20~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr26~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~6                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~5                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~4                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~3                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr5~2                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr27~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr21~0                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~5                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~4                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~3                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~2                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~1                        ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr14~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~78                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~77                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~76                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr4~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~75                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr2~0                         ; 1       ;
; color_gen_char1:color_gen_char1_inst|WideOr23~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~74                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~3                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~2                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr7~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~73                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~5                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~71                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr11~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr11~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr11~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr11~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr11~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~70                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~69                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr25~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~68                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr24~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~67                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~66                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~10                       ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr12~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~9                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~65                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr22~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr17~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~64                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~63                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr16~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~62                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~8                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~7                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~61                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~4                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~3                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~2                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr3~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~60                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr15~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr15~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr15~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~59                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr15~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr15~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~58                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~10                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~9                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~8                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~7                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~7                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~6                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~5                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr8~4                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~57                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~56                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr23~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Equal25~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~55                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr10~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~54                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~53                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~52                      ; 1       ;
; vga_controller:vga_controller_inst|Equal0~5                            ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~51                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr28~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~50                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~49                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~48                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~6                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~5                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~4                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~6                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~5                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~4                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~47                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~46                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~45                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~44                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~43                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~42                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~41                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~40                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~39                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~37                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~36                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~35                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~33                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~32                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~31                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~30                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr6~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr6~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~28                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~3                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~27                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~26                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~25                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~24                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr18~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~23                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~22                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~2                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~21                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~3                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~2                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~1                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr9~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~20                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~19                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~18                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr14~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~17                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr19~1                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~16                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr13~0                        ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~15                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~14                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~13                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~12                      ; 1       ;
; color_gen_char2:color_gen_char2_inst|WideOr4~0                         ; 1       ;
; color_gen_char2:color_gen_char2_inst|Selector1~11                      ; 1       ;
+------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 5           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; color_gen:color_gen_inst|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    color_gen:color_gen_inst|lpm_mult:Mult2|mult_aat:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; color_gen:color_gen_inst|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    color_gen:color_gen_inst|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; color_gen:color_gen_inst|lpm_mult:Mult1|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    color_gen:color_gen_inst|lpm_mult:Mult1|mult_p5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,529 / 32,401 ( 5 % ) ;
; C16 interconnects     ; 13 / 1,326 ( < 1 % )   ;
; C4 interconnects      ; 757 / 21,816 ( 3 % )   ;
; Direct links          ; 268 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 669 / 10,320 ( 6 % )   ;
; R24 interconnects     ; 10 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 738 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 90) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 5                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 9                            ;
; 14                                          ; 3                            ;
; 15                                          ; 9                            ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.57) ; Number of LABs  (Total = 90) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 22                           ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. clear                      ; 4                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.49) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 6                            ;
; 14                                           ; 4                            ;
; 15                                           ; 5                            ;
; 16                                           ; 29                           ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.36) ; Number of LABs  (Total = 90) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 18                           ;
; 2                                               ; 11                           ;
; 3                                               ; 10                           ;
; 4                                               ; 11                           ;
; 5                                               ; 4                            ;
; 6                                               ; 7                            ;
; 7                                               ; 3                            ;
; 8                                               ; 5                            ;
; 9                                               ; 3                            ;
; 10                                              ; 4                            ;
; 11                                              ; 6                            ;
; 12                                              ; 0                            ;
; 13                                              ; 4                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.01) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 5                            ;
; 7                                            ; 6                            ;
; 8                                            ; 8                            ;
; 9                                            ; 5                            ;
; 10                                           ; 6                            ;
; 11                                           ; 2                            ;
; 12                                           ; 5                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 7                            ;
; 23                                           ; 6                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 19        ; 0            ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 19        ; 19        ; 0            ; 9            ; 0            ; 0            ; 10           ; 0            ; 9            ; 10           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 19           ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 0         ; 0         ; 19           ; 10           ; 19           ; 19           ; 9            ; 19           ; 10           ; 9            ; 19           ; 19           ; 19           ; 10           ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key_h[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_h[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_h[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_h[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_hsy            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vsy            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_v[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_v[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_v[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_v[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_clk_25m        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_rst_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                      ;
+-----------------+----------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                         ; Delay Added in ns ;
+-----------------+----------------------------------------------+-------------------+
; ext_clk_25m     ; vga_controller:vga_controller_inst|oV_cnt[0] ; 183.3             ;
; ext_clk_25m     ; vga_controller:vga_controller_inst|oVGA_VS   ; 6.6               ;
+-----------------+----------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                   ;
+-----------------------------------------------+---------------------------------------------+-------------------+
; Source Register                               ; Destination Register                        ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------------------+-------------------+
; vga_controller:vga_controller_inst|oV_cnt[0]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.898             ;
; vga_controller:vga_controller_inst|oV_cnt[8]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[7]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[6]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[5]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[4]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[3]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[2]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[9]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oV_cnt[1]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.264             ;
; vga_controller:vga_controller_inst|oH_cnt[6]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 2.195             ;
; vga_controller:vga_controller_inst|oH_cnt[4]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 2.152             ;
; vga_controller:vga_controller_inst|oH_cnt[5]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 2.130             ;
; vga_controller:vga_controller_inst|oH_cnt[2]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 1.797             ;
; vga_controller:vga_controller_inst|oH_cnt[3]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 1.584             ;
; vga_controller:vga_controller_inst|oH_cnt[10] ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 1.524             ;
; vga_controller:vga_controller_inst|oH_cnt[1]  ; color_gen_char1:color_gen_char1_inst|oVGA_R ; 1.299             ;
; vga_controller:vga_controller_inst|oH_cnt[9]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 1.144             ;
; vga_controller:vga_controller_inst|oH_cnt[8]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 1.108             ;
; vga_controller:vga_controller_inst|oH_cnt[7]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 1.072             ;
; vga_controller:vga_controller_inst|oH_cnt[0]  ; color_gen_char2:color_gen_char2_inst|oVGA_R ; 1.021             ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[0]        ; Ball:Ball_inst|Y[0]                         ; 0.663             ;
; Ball_speed:Ball_speed_inst|oSpeed_X[0]        ; Ball:Ball_inst|X[0]                         ; 0.649             ;
; Ball_speed:Ball_speed_inst|oSpeed_X[1]        ; Ball:Ball_inst|X[1]                         ; 0.649             ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[3]        ; Ball:Ball_inst|Y[3]                         ; 0.542             ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[2]        ; Ball:Ball_inst|Y[2]                         ; 0.542             ;
; Ball_speed:Ball_speed_inst|oSpeed_Y[1]        ; Ball:Ball_inst|Y[1]                         ; 0.541             ;
; Ball_speed:Ball_speed_inst|oSpeed_X[3]        ; Ball:Ball_inst|X[3]                         ; 0.528             ;
; Ball_speed:Ball_speed_inst|oSpeed_X[2]        ; Ball:Ball_inst|X[2]                         ; 0.528             ;
+-----------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "VGA_Ball"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_Ball.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ext_clk_25m~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[1]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[2]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[3]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[4]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[5]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[6]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[7]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[8]
        Info (176357): Destination node vga_controller:vga_controller_inst|oV_cnt[9]
Info (176353): Automatically promoted node vga_controller:vga_controller_inst|oVGA_VS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_vsy~output
Info (176353): Automatically promoted node color_gen_char1:color_gen_char1_inst|WideNor0~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node color_gen_char1:color_gen_char1_inst|comb~0
Info (176353): Automatically promoted node ext_rst_n~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file D:/Project/Verilog/VGA_Ball/output_files/VGA_Ball.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5409 megabytes
    Info: Processing ended: Sun Sep 06 17:26:55 2020
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Project/Verilog/VGA_Ball/output_files/VGA_Ball.fit.smsg.


