looper
======
同志们，我们还有3周+2天就要Demo了。最近随着大家完成自己的module，我们的工作渐渐有点混乱了，我在此谨作检讨。刚刚我和涂涂商量了一下，为我们后面的debug工作做了一下安排：
首先是分组：涂涂、雷雷和凌峥下周有考试，所以三人一组，负责mem access功能，和loop mode；然后贾昊龙天、朱凡、王俊珏一组，负责normal mode、mis_branch handling和loop mode，刘哲轩继续专攻benchmark开发。

14号(Mon): J完成TopModule的链接；
15号(Tue): JZW组开始测试normal mode；
17号(Thu): JZW保证normal加减乘除的正确运行，同时copy给TLL组；
17号(Thu): TLL组开始memory access测试；
17号(Thu): JZW组开始mis_branch handling测试；
22号(Tue): 两组保证normal mode，mem access和mis_branch handle正确，开始下载FPGA；
22号(Tue): 两组开始loop mode测试，JZW重点测试loop mode的进入和跳出，TLL组重点测试loop mode下的mem access；
27号(Sun): Loop mode全部正常运行，下载FPGA；
27号(Sun): 开始全部benchmark在FPGA的测试；
6 号(Tue): Demo Day

最后一个月了，想必是要紧张到极限的，接触大家这么久，很确定大家都是靠谱青年，不用我做什么催促，只是希望能集中力量，高效解决每一个问题，所以希望两组同学周二的时候，相互了解一下日程表，多确定几个可以一起工作的时间段，然后每一个同学，都采用On-call制，至少是phone的，然后发现问题，马上电话联系，确定解决方法，提高效率。
我们是来自中国的环形使者们，为了最后的台上的成功Demo，我们要拼啦！
