# 2018 硬體設計新生訓練
聯合實驗室名單:
1. [簡韶逸老師實驗室](http://media.ee.ntu.edu.tw/)
1. [盧奕璋老師實驗室](http://async.ee.ntu.edu.tw/)
1. [劉宗德老師實驗室](http://www.ee.ntu.edu.tw/profile?id=1020909#)
1. [陳良基老師實驗室](http://video.ee.ntu.edu.tw/)

*投影片下載帳密請見[臉書社團](https://www.facebook.com/groups/962813393893009/permalink/967054023468946/)

## 07/16 (一) @ 博理113
|Topic|Time|Lecturer|Link|
|---|:---:|:---:|:---:|
|Hardware Bascis & Verilog Coding|09:10-11:20|劉承曄(盧)|[PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/verilog_and_sv.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/verilog_and_sv.pdf)|
|SystemVerilog Extension|11:30-12:00|[林裕盛](https://johnjohnlin.github.io/)(簡)|（續上）|
|Simulation & Debugging Tools|13:30-15:20|鄭瑞軒(劉)|[PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/simulation_and_debug.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/simulation_and_debug.pdf)|
|Practice (RTL)|15:30-???|莊政彥(盧)、[林裕盛](https://johnjohnlin.github.io/)(簡)|[GitHub](https://github.com/mediaic/VLSI_Lab1), [PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/Lab1.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/Lab1.pdf)|

## 07/17 (二) @ 博理113
|Topic|Time|Lecturer|Link|
|---|:---:|:---:|:---:|
|Hardware Architecture Design|09:10-10:30|[林裕盛](https://johnjohnlin.github.io/)(簡)|[PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/hardware_architecture_design.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/hardware_architecture_design.pdf)|
|Hardware Synthesize|10:40-12:00|劉議隆(劉)|[PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/VLSI-Crash-Course-Synthesis.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/VLSI-Crash-Course-Synthesis.pdf)|
|Automatic Place and Route (APR)|13:30-15:20|姚云瀚(劉)、盧真玄(劉)|[PDF*](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/secret/APR_v1.pdf), [REF PDF*](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/secret/CIC_edi.pdf)|
|Practice (Synthesize + APR)|15:30-?????|姚云瀚(劉)|[GitHub](https://github.com/mediaic/VLSI_Lab1), [Lab](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/Lab1_syn.zip)|

## 07/18 (三) @ 博理113
|Topic|Time|Lecturer|Link|
|---|:---:|:---:|:---:|
|Basic Hardware Verification Flow|09:10-11:00|[林裕盛](https://johnjohnlin.github.io/)(簡)|[PPT](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/RTL_verification.pptx), [PDF](http://media.ee.ntu.edu.tw/crash_course/2018/vlsi/RTL_verification.pdf)|
|Practice (Verification)|11:10-???|吳思儀(簡)|[GitHub](https://github.com/mediaic/VLSI_Lab2), (PDF 續上)|

## 07/19 (四) @ 博理113
|Topic|Time|Lecturer|Link|
|---|:---:|:---:|:---:|
|Practice (Hardware Design Flow)|09:10-???|王健安(盧)、蕭芳宗(盧)|[GitHub](https://github.com/mediaic/VLSI_Lab2)|
