0.7
2020.2
May 22 2025
00:13:55
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.sim/sim_1/behav/xsim/glbl.v,1760679217,verilog,,,,glbl,,,,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fadd.v,1760718895,verilog,,,,tb_fadd,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fdiv.v,1760723973,verilog,,,,tb_fdiv,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fsub.v,1760695466,verilog,,,,tb_fsub,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fadd.v,1760721987,verilog,,C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp1632.v,,fadd,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fdiv.v,1760725714,verilog,,C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp16_32.v,,fdiv,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp16_32.v,1760723668,verilog,,C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fdiv.v,,fp16_32,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fsub.v,1760722045,verilog,,C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fsub.v,,fsub,,,../../../../../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef,,,,,
