# Exercice 006 : Compteur Binaire 4-bit

## üéØ Objectif

Cr√©er un compteur binaire 4-bit qui s'incr√©mente p√©riodiquement et affiche sa valeur sur les 4 LEDs de la Go Board.

## üìö Concepts

- **Compteur binaire** : S√©quence 0000 ‚Üí 1111 ‚Üí 0000 (wrap-around)
- **Diviseur de fr√©quence** : Rendre le comptage visible √† l'≈ìil humain
- **Affichage LED** : Repr√©sentation binaire sur hardware

## üîß Sp√©cifications

### Entr√©es
- `i_Clk` : Horloge 25 MHz

### Sorties
- `o_LED_1` : Bit 0 (LSB) - LED la plus rapide
- `o_LED_2` : Bit 1
- `o_LED_3` : Bit 2
- `o_LED_4` : Bit 3 (MSB) - LED la plus lente

### Comportement

Le compteur doit :
1. Incr√©menter toutes les 0.5 secondes (fr√©quence visible)
2. Afficher la valeur binaire sur les 4 LEDs
3. Compter de 0 (0000) √† 15 (1111)
4. Revenir √† 0 apr√®s 15 (wrap-around automatique)

### Exemples de s√©quence

```
Temps  | Valeur | LED_4 LED_3 LED_2 LED_1
-------|--------|------------------------
0.0s   |   0    |   0     0     0     0
0.5s   |   1    |   0     0     0     1
1.0s   |   2    |   0     0     1     0
1.5s   |   3    |   0     0     1     1
...
7.0s   |  14    |   1     1     1     0
7.5s   |  15    |   1     1     1     1
8.0s   |   0    |   0     0     0     0  (wrap)
```

### Calcul du diviseur

```
Fr√©quence horloge = 25 MHz = 25 000 000 Hz
P√©riode souhait√©e = 0.5s par incr√©ment

Cycles pour 0.5s = 25 000 000 / 2 = 12 500 000 cycles
```

## üí° Impl√©mentation

### Diviseur de fr√©quence
```verilog
reg [23:0] r_Clk_Count;
reg r_Enable;

always @(posedge i_Clk) begin
    if (r_Clk_Count == 12_500_000 - 1) begin
        r_Clk_Count <= 0;
        r_Enable <= 1;
    end else begin
        r_Clk_Count <= r_Clk_Count + 1;
        r_Enable <= 0;
    end
end
```

### Compteur 4-bit
```verilog
reg [3:0] r_Counter;

always @(posedge i_Clk) begin
    if (r_Enable)
        r_Counter <= r_Counter + 1;  // Wrap automatique sur 4 bits
end
```

## üß™ Tests

Le testbench v√©rifie :
1. ‚úÖ Diviseur g√©n√®re pulse toutes les N cycles
2. ‚úÖ Compteur incr√©mente uniquement sur pulse
3. ‚úÖ Compteur wrap de 15 ‚Üí 0
4. ‚úÖ S√©quence compl√®te 0-15

## üìä Ressources utilis√©es

- **Registres** : ~29 (diviseur 24-bit + compteur 4-bit + enable)
- **LUTs** : ~55 (comparateur + additionneur + logique)
- **Fr√©quence max** : 25 MHz (pas de chemin critique)

## üéì Points d'apprentissage

1. **Compteur modulaire** : Wrap automatique avec largeur de registre
2. **Enable signal** : Contr√¥le d'incr√©mentation conditionnelle
3. **R√©utilisation** : Diviseur similaire √† l'exercice blink_led
4. **Observation visuelle** : Validation hardware par observation directe
