Timing Analyzer report for ca5Q
Tue Jan 02 22:37:40 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clock'
 13. Slow 1200mV 125C Model Hold: 'clock'
 14. Slow 1200mV 125C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'clock'
 22. Slow 1200mV -40C Model Hold: 'clock'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'clock'
 30. Fast 1200mV -40C Model Hold: 'clock'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 125c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ca5Q                                                ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX15BF14A7                                      ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 425.35 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.351 ; -25.633             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.424 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -60.567                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clock'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.351 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.075     ; 2.273      ;
; -1.351 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.075     ; 2.273      ;
; -1.155 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.077      ;
; -1.154 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.075     ; 2.076      ;
; -1.154 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.075     ; 2.076      ;
; -1.143 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.065      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.134 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.056      ;
; -1.132 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.054      ;
; -1.119 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.075     ; 2.041      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.080 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.075     ; 2.002      ;
; -1.059 ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.981      ;
; -1.049 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.971      ;
; -1.044 ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.966      ;
; -1.018 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.940      ;
; -1.017 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.939      ;
; -1.005 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.927      ;
; -1.004 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.926      ;
; -0.994 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.916      ;
; -0.993 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.915      ;
; -0.983 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.905      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.937 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.859      ;
; -0.934 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.856      ;
; -0.928 ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.850      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.920 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.842      ;
; -0.911 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.833      ;
; -0.910 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.832      ;
; -0.905 ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.827      ;
; -0.896 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.818      ;
; -0.890 ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.812      ;
; -0.884 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.806      ;
; -0.880 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.802      ;
; -0.880 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.802      ;
; -0.879 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.801      ;
; -0.867 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.789      ;
; -0.866 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.788      ;
; -0.862 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.784      ;
; -0.856 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.778      ;
; -0.855 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.777      ;
; -0.851 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.773      ;
; -0.827 ; cnt_shift1:inst1|PO_sh[4]    ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.749      ;
; -0.814 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.736      ;
; -0.805 ; cnt_shift1:inst1|PO_sh[2]    ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.727      ;
; -0.802 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.724      ;
; -0.802 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.724      ;
; -0.801 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.723      ;
; -0.785 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.707      ;
; -0.780 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.702      ;
; -0.778 ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.075     ; 1.700      ;
; -0.773 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.695      ;
; -0.773 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.695      ;
; -0.772 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.694      ;
; -0.772 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.694      ;
; -0.766 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.688      ;
; -0.762 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.684      ;
; -0.751 ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.673      ;
; -0.743 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.665      ;
; -0.742 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.664      ;
; -0.742 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.664      ;
; -0.742 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.664      ;
; -0.741 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.663      ;
; -0.720 ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.642      ;
; -0.691 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.613      ;
; -0.644 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.075     ; 1.566      ;
; -0.627 ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.549      ;
; -0.622 ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.544      ;
; -0.612 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.534      ;
; -0.605 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.527      ;
; -0.604 ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.526      ;
; -0.597 ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.519      ;
; -0.593 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.515      ;
; -0.557 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.479      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clock'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; cnt_shift1:inst1|PO_cnt[2]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.440 ; sqd1:inst|ps.101             ; sqd1:inst|ps.110             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.703      ;
; 0.447 ; cnt_shift1:inst1|PO_sh[4]    ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.709      ;
; 0.448 ; cnt_shift1:inst1|PO_sh[1]    ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.710      ;
; 0.449 ; cnt_shift1:inst1|PO_sh[5]    ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.711      ;
; 0.455 ; sqd1:inst|ps.110             ; sqd1:inst|ps.001             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.718      ;
; 0.470 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|SO~en         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.732      ;
; 0.571 ; sqd1:inst|ps.100             ; sqd1:inst|ps.101             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.834      ;
; 0.572 ; sqd1:inst|ps.011             ; sqd1:inst|ps.100             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.835      ;
; 0.572 ; sqd1:inst|ps.010             ; sqd1:inst|ps.011             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.835      ;
; 0.599 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.861      ;
; 0.601 ; cnt_shift1:inst1|PO_sh[7]    ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.863      ;
; 0.654 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.916      ;
; 0.655 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.917      ;
; 0.655 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.917      ;
; 0.655 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.917      ;
; 0.655 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.917      ;
; 0.656 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.918      ;
; 0.656 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.918      ;
; 0.667 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.929      ;
; 0.667 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.929      ;
; 0.669 ; buf_cnt1:inst2|PO[7]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.931      ;
; 0.670 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.932      ;
; 0.670 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.932      ;
; 0.670 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.932      ;
; 0.670 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.932      ;
; 0.672 ; cnt_shift1:inst1|PO_sh[6]    ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.934      ;
; 0.684 ; cnt_shift1:inst1|PO_sh[2]    ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.075      ; 0.946      ;
; 0.690 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.075      ; 0.952      ;
; 0.692 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.075      ; 0.954      ;
; 0.707 ; sqd1:inst|ps.001             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.076      ; 0.970      ;
; 0.835 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.075      ; 1.097      ;
; 0.891 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.075      ; 1.153      ;
; 0.907 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.075      ; 1.169      ;
; 0.912 ; sqd1:inst|ps.111             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.076      ; 1.175      ;
; 0.950 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.212      ;
; 0.960 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.222      ;
; 0.992 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.254      ;
; 0.992 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.254      ;
; 0.993 ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.255      ;
; 0.994 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.256      ;
; 1.010 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.272      ;
; 1.012 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.274      ;
; 1.014 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.276      ;
; 1.014 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.276      ;
; 1.014 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.276      ;
; 1.016 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.278      ;
; 1.016 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.278      ;
; 1.034 ; sqd1:inst|ps.110             ; sqd1:inst|ps.111             ; clock        ; clock       ; 0.000        ; 0.075      ; 1.296      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.072 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.334      ;
; 1.081 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.343      ;
; 1.093 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.355      ;
; 1.124 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.386      ;
; 1.124 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.386      ;
; 1.126 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.388      ;
; 1.126 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.388      ;
; 1.126 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.388      ;
; 1.140 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.402      ;
; 1.142 ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.404      ;
; 1.144 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.406      ;
; 1.144 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.406      ;
; 1.146 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.408      ;
; 1.148 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.410      ;
; 1.148 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.410      ;
; 1.150 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.412      ;
; 1.157 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.419      ;
; 1.161 ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.423      ;
; 1.162 ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.424      ;
; 1.171 ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.433      ;
; 1.188 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.450      ;
; 1.215 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.477      ;
; 1.219 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.481      ;
; 1.225 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.487      ;
; 1.258 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.520      ;
; 1.258 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.520      ;
; 1.260 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.522      ;
; 1.268 ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.530      ;
; 1.272 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.534      ;
; 1.272 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.534      ;
; 1.276 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.538      ;
; 1.278 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.540      ;
; 1.280 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.542      ;
; 1.282 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.544      ;
; 1.284 ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.546      ;
; 1.302 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.075      ; 1.564      ;
; 1.313 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.575      ;
; 1.317 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.579      ;
; 1.318 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.075      ; 1.580      ;
; 1.337 ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 0.000        ; 0.075      ; 1.599      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 488.52 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.047 ; -18.423             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.342 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -49.500                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.047 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.984      ;
; -1.047 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.984      ;
; -0.908 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.845      ;
; -0.908 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.845      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.831 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.768      ;
; -0.812 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.748      ;
; -0.783 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.719      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.781 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.717      ;
; -0.750 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.686      ;
; -0.737 ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.673      ;
; -0.736 ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.672      ;
; -0.712 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.649      ;
; -0.710 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.646      ;
; -0.706 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.642      ;
; -0.704 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.640      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.692 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.629      ;
; -0.675 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.611      ;
; -0.674 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.610      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.663 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.600      ;
; -0.657 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.593      ;
; -0.655 ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.592      ;
; -0.642 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.578      ;
; -0.641 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.577      ;
; -0.626 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.563      ;
; -0.617 ; cnt_shift1:inst1|PO_sh[4]    ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.554      ;
; -0.602 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.538      ;
; -0.598 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.534      ;
; -0.598 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.534      ;
; -0.597 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.533      ;
; -0.597 ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.533      ;
; -0.596 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.532      ;
; -0.587 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.523      ;
; -0.586 ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.522      ;
; -0.578 ; cnt_shift1:inst1|PO_sh[2]    ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.515      ;
; -0.577 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.513      ;
; -0.568 ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.505      ;
; -0.567 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.503      ;
; -0.566 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.502      ;
; -0.563 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.499      ;
; -0.555 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.492      ;
; -0.547 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.063     ; 1.484      ;
; -0.537 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.473      ;
; -0.534 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.470      ;
; -0.533 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.469      ;
; -0.533 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.469      ;
; -0.532 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.468      ;
; -0.530 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.466      ;
; -0.527 ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.464      ;
; -0.511 ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.448      ;
; -0.505 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.441      ;
; -0.498 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.435      ;
; -0.496 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.432      ;
; -0.494 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.430      ;
; -0.490 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.426      ;
; -0.490 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.426      ;
; -0.490 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.426      ;
; -0.489 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.425      ;
; -0.488 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.424      ;
; -0.487 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.064     ; 1.423      ;
; -0.454 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.064     ; 1.390      ;
; -0.449 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.386      ;
; -0.432 ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.369      ;
; -0.427 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.063     ; 1.364      ;
; -0.426 ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.363      ;
; -0.416 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.353      ;
; -0.410 ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.347      ;
; -0.373 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.063     ; 1.310      ;
; -0.369 ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.063     ; 1.306      ;
; -0.360 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.296      ;
; -0.354 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.064     ; 1.290      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.574      ;
; 0.343 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; cnt_shift1:inst1|PO_cnt[2]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.357 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.588      ;
; 0.391 ; sqd1:inst|ps.110             ; sqd1:inst|ps.001             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.622      ;
; 0.391 ; sqd1:inst|ps.101             ; sqd1:inst|ps.110             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.622      ;
; 0.395 ; cnt_shift1:inst1|PO_sh[4]    ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.626      ;
; 0.396 ; cnt_shift1:inst1|PO_sh[1]    ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.627      ;
; 0.398 ; cnt_shift1:inst1|PO_sh[5]    ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.629      ;
; 0.415 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|SO~en         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.647      ;
; 0.505 ; sqd1:inst|ps.100             ; sqd1:inst|ps.101             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.736      ;
; 0.506 ; sqd1:inst|ps.011             ; sqd1:inst|ps.100             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.507 ; sqd1:inst|ps.010             ; sqd1:inst|ps.011             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.738      ;
; 0.524 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.755      ;
; 0.526 ; cnt_shift1:inst1|PO_sh[7]    ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.757      ;
; 0.559 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.790      ;
; 0.577 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.808      ;
; 0.577 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.808      ;
; 0.578 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.578 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.578 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.578 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.581 ; buf_cnt1:inst2|PO[7]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.813      ;
; 0.581 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.813      ;
; 0.584 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.816      ;
; 0.585 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.817      ;
; 0.585 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.817      ;
; 0.587 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.587 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.587 ; cnt_shift1:inst1|PO_sh[6]    ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.818      ;
; 0.592 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.823      ;
; 0.597 ; cnt_shift1:inst1|PO_sh[2]    ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.828      ;
; 0.598 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.064      ; 0.830      ;
; 0.614 ; sqd1:inst|ps.001             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.063      ; 0.845      ;
; 0.751 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.982      ;
; 0.774 ; sqd1:inst|ps.111             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.006      ;
; 0.787 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.063      ; 1.018      ;
; 0.791 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.063      ; 1.022      ;
; 0.822 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.053      ;
; 0.823 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.054      ;
; 0.858 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.090      ;
; 0.858 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.090      ;
; 0.861 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.093      ;
; 0.862 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.094      ;
; 0.863 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.095      ;
; 0.863 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.095      ;
; 0.863 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.095      ;
; 0.865 ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.096      ;
; 0.872 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.104      ;
; 0.877 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.109      ;
; 0.877 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.109      ;
; 0.899 ; sqd1:inst|ps.110             ; sqd1:inst|ps.111             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.129      ;
; 0.915 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.146      ;
; 0.945 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.176      ;
; 0.947 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.179      ;
; 0.950 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.182      ;
; 0.951 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.183      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.952 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.962 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.194      ;
; 0.966 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.198      ;
; 0.967 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.199      ;
; 0.967 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.199      ;
; 0.967 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.199      ;
; 0.972 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.204      ;
; 0.976 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.208      ;
; 0.981 ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.213      ;
; 0.981 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.213      ;
; 0.990 ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.222      ;
; 0.993 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.225      ;
; 0.999 ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.231      ;
; 1.000 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.232      ;
; 1.026 ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.258      ;
; 1.031 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.262      ;
; 1.038 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.269      ;
; 1.054 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.286      ;
; 1.055 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.287      ;
; 1.066 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.298      ;
; 1.071 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.303      ;
; 1.071 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.303      ;
; 1.080 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.312      ;
; 1.085 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.316      ;
; 1.085 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.317      ;
; 1.090 ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.322      ;
; 1.098 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.329      ;
; 1.107 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.339      ;
; 1.114 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.346      ;
; 1.123 ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.355      ;
; 1.124 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.063      ; 1.355      ;
; 1.126 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.358      ;
; 1.136 ; cnt_shift1:inst1|PO_sh[4]    ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.368      ;
; 1.159 ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 0.000        ; 0.063      ; 1.390      ;
; 1.159 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.391      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.053 ; -0.106              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.178 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -34.930                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.053 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.036     ; 1.005      ;
; -0.053 ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.036     ; 1.005      ;
; 0.014  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.938      ;
; 0.014  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.938      ;
; 0.030  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.922      ;
; 0.031  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.921      ;
; 0.034  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; controller1:inst3|pstate.nt  ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.043  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.051  ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.901      ;
; 0.054  ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.898      ;
; 0.059  ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.893      ;
; 0.078  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.874      ;
; 0.094  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.858      ;
; 0.094  ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.858      ;
; 0.098  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.854      ;
; 0.098  ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.854      ;
; 0.100  ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.035     ; 0.853      ;
; 0.104  ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.848      ;
; 0.107  ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.845      ;
; 0.107  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.845      ;
; 0.115  ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.837      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[7]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.833      ;
; 0.127  ; buf_cnt1:inst2|PO[0]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.825      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.130  ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.822      ;
; 0.132  ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.820      ;
; 0.132  ; buf_cnt1:inst2|PO[2]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.820      ;
; 0.136  ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.816      ;
; 0.142  ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.810      ;
; 0.142  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.810      ;
; 0.152  ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.800      ;
; 0.158  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.794      ;
; 0.158  ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.794      ;
; 0.160  ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.792      ;
; 0.162  ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.162  ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.164  ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.788      ;
; 0.171  ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.781      ;
; 0.171  ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.781      ;
; 0.171  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.781      ;
; 0.175  ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.777      ;
; 0.175  ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.035     ; 0.778      ;
; 0.179  ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.773      ;
; 0.183  ; cnt_shift1:inst1|PO_sh[2]    ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.769      ;
; 0.187  ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.765      ;
; 0.188  ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.764      ;
; 0.188  ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.035     ; 0.765      ;
; 0.190  ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 1.000        ; -0.036     ; 0.762      ;
; 0.191  ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.761      ;
; 0.194  ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 1.000        ; -0.035     ; 0.759      ;
; 0.196  ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.756      ;
; 0.203  ; cnt_shift1:inst1|PO_sh[4]    ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.749      ;
; 0.206  ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.746      ;
; 0.206  ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.746      ;
; 0.206  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.746      ;
; 0.223  ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.729      ;
; 0.234  ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.718      ;
; 0.235  ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.717      ;
; 0.235  ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.717      ;
; 0.235  ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.717      ;
; 0.236  ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.716      ;
; 0.247  ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.705      ;
; 0.254  ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.698      ;
; 0.254  ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 1.000        ; -0.036     ; 0.698      ;
; 0.260  ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.692      ;
; 0.263  ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.689      ;
; 0.286  ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.666      ;
; 0.287  ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.665      ;
; 0.294  ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.658      ;
; 0.297  ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.655      ;
; 0.298  ; sqd1:inst|ps.110             ; sqd1:inst|ps.111             ; clock        ; clock       ; 1.000        ; -0.036     ; 0.654      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                                      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.296      ;
; 0.179 ; cnt_shift1:inst1|PO_cnt[2]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.183 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.300      ;
; 0.185 ; sqd1:inst|ps.101             ; sqd1:inst|ps.110             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.302      ;
; 0.187 ; cnt_shift1:inst1|PO_sh[4]    ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.305      ;
; 0.188 ; cnt_shift1:inst1|PO_sh[1]    ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.306      ;
; 0.189 ; cnt_shift1:inst1|PO_sh[5]    ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.199 ; controller1:inst3|pstate.tr  ; buf_cnt1:inst2|SO~en         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; sqd1:inst|ps.110             ; sqd1:inst|ps.001             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.316      ;
; 0.242 ; sqd1:inst|ps.100             ; sqd1:inst|ps.101             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.359      ;
; 0.243 ; sqd1:inst|ps.011             ; sqd1:inst|ps.100             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.360      ;
; 0.244 ; sqd1:inst|ps.010             ; sqd1:inst|ps.011             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.361      ;
; 0.249 ; cnt_shift1:inst1|PO_sh[7]    ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.367      ;
; 0.251 ; cnt_shift1:inst1|PO_cnt[1]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.368      ;
; 0.272 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.283 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.401      ;
; 0.284 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; buf_cnt1:inst2|PO[7]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[0]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[4]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.402      ;
; 0.285 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_sh[6]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.287 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[0]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.404      ;
; 0.287 ; cnt_shift1:inst1|PO_sh[6]    ; cnt_shift1:inst1|PO_sh[5]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.405      ;
; 0.292 ; cnt_shift1:inst1|PO_sh[2]    ; cnt_shift1:inst1|PO_sh[1]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.410      ;
; 0.294 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.412      ;
; 0.302 ; sqd1:inst|ps.001             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.419      ;
; 0.351 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.468      ;
; 0.376 ; cnt_shift1:inst1|PO_cnt[0]   ; cnt_shift1:inst1|PO_cnt[1]   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.494      ;
; 0.384 ; controller1:inst3|pstate.seq ; cnt_shift1:inst1|PO_cnt[2]   ; clock        ; clock       ; 0.000        ; 0.035      ; 0.501      ;
; 0.388 ; sqd1:inst|ps.111             ; sqd1:inst|ps.010             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.506      ;
; 0.402 ; controller1:inst3|pstate.tr  ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.520      ;
; 0.406 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.524      ;
; 0.424 ; cnt_shift1:inst1|PO_cnt[0]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.542      ;
; 0.427 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.545      ;
; 0.428 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.546      ;
; 0.429 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.547      ;
; 0.437 ; buf_cnt1:inst2|PO[6]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.555      ;
; 0.438 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.556      ;
; 0.438 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.556      ;
; 0.438 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.556      ;
; 0.440 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.558      ;
; 0.444 ; sqd1:inst|ps.110             ; sqd1:inst|ps.111             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.560      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; controller1:inst3|pstate.nt  ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.580      ;
; 0.481 ; cnt_shift1:inst1|PO_cnt[1]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.599      ;
; 0.484 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.602      ;
; 0.485 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.603      ;
; 0.486 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.604      ;
; 0.487 ; buf_cnt1:inst2|PO[5]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.605      ;
; 0.487 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.605      ;
; 0.488 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.606      ;
; 0.489 ; cnt_shift1:inst1|PO_sh[0]    ; buf_cnt1:inst2|PO[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.607      ;
; 0.490 ; buf_cnt1:inst2|PO[6]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.608      ;
; 0.492 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.610      ;
; 0.498 ; cnt_shift1:inst1|PO_sh[3]    ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[3]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; buf_cnt1:inst2|PO[4]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.616      ;
; 0.500 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.618      ;
; 0.500 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[4]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.618      ;
; 0.506 ; cnt_shift1:inst1|PO_sh[1]    ; buf_cnt1:inst2|PO[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.624      ;
; 0.511 ; cnt_shift1:inst1|PO_sh[5]    ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.629      ;
; 0.515 ; controller1:inst3|pstate.nt  ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.633      ;
; 0.515 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.nt  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.633      ;
; 0.518 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.636      ;
; 0.520 ; controller1:inst3|pstate.seq ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.638      ;
; 0.541 ; cnt_shift1:inst1|PO_cnt[2]   ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.545 ; buf_cnt1:inst2|PO[3]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; buf_cnt1:inst2|PO[7]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.664      ;
; 0.546 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.664      ;
; 0.548 ; buf_cnt1:inst2|PO[1]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.666      ;
; 0.549 ; cnt_shift1:inst1|PO_sh[6]    ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.667      ;
; 0.550 ; buf_cnt1:inst2|PO[1]         ; controller1:inst3|pstate.tr  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.668      ;
; 0.553 ; cnt_shift1:inst1|PO_sh[3]    ; cnt_shift1:inst1|PO_sh[2]    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.671      ;
; 0.555 ; cnt_shift1:inst1|PO_sh[7]    ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.673      ;
; 0.556 ; buf_cnt1:inst2|PO[3]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.674      ;
; 0.558 ; buf_cnt1:inst2|PO[2]         ; buf_cnt1:inst2|PO[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.676      ;
; 0.558 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.676      ;
; 0.559 ; buf_cnt1:inst2|PO[4]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.677      ;
; 0.559 ; sqd1:inst|ps.111             ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.677      ;
; 0.560 ; buf_cnt1:inst2|PO[5]         ; controller1:inst3|pstate.seq ; clock        ; clock       ; 0.000        ; 0.036      ; 0.678      ;
; 0.560 ; buf_cnt1:inst2|PO[0]         ; buf_cnt1:inst2|PO[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.678      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.351  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.351  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.633 ; 0.0   ; 0.0      ; 0.0     ; -60.567             ;
;  clock           ; -25.633 ; 0.000 ; N/A      ; N/A     ; -60.567             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; serin          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.0451 V           ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.0451 V          ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00603 V          ; 0.108 V                              ; 0.018 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00603 V         ; 0.108 V                             ; 0.018 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-09 V                   ; 2.76 V              ; -0.0545 V           ; 0.168 V                              ; 0.078 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-09 V                  ; 2.76 V             ; -0.0545 V          ; 0.168 V                             ; 0.078 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 154      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 154      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serin      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serin      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sout        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Jan 02 22:37:39 2024
Info: Command: quartus_sta ca5Q -c ca5Q
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ca5Q.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.351             -25.633 clock 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.567 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.047             -18.423 clock 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.500 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.053              -0.106 clock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.930 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4884 megabytes
    Info: Processing ended: Tue Jan 02 22:37:40 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


