

================================================================
== Vitis HLS Report for 'conv_fwd'
================================================================
* Date:           Fri Apr 29 11:44:41 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        conv_fwd
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                                     |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |                      Loop Name                      |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +-----------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- VITIS_LOOP_36_1_VITIS_LOOP_37_2                    |        ?|        ?|     8 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_38_3                                   |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_46_4_VITIS_LOOP_47_5_VITIS_LOOP_48_6    |        ?|        ?|    13 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_49_7                                   |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_56_8                                    |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_60_9_VITIS_LOOP_62_11_VITIS_LOOP_63_12  |        ?|        ?|         ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_65_13                                  |        ?|        ?|     2 ~ ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_66_14                                |        4|        ?|         5|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_76_15_VITIS_LOOP_77_16                  |        ?|        ?|     8 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_78_17                                  |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        +-----------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    5|       -|      -|    -|
|Expression       |        -|    -|       0|   3439|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|    7|    4094|   2913|    -|
|Memory           |      260|    -|      32|      3|    -|
|Multiplexer      |        -|    -|       -|    989|    -|
|Register         |        -|    -|    4289|     32|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      262|   12|    8415|   7376|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       93|    5|       7|     13|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |          Instance         |         Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |CTRL_s_axi_U               |CTRL_s_axi             |        0|   0|  264|  424|    0|
    |control_s_axi_U            |control_s_axi          |        0|   0|  182|  296|    0|
    |gmem_m_axi_U               |gmem_m_axi             |        2|   0|  537|  677|    0|
    |mul_31ns_32ns_63_2_1_U14   |mul_31ns_32ns_63_2_1   |        0|   0|  165|   50|    0|
    |mul_31ns_64ns_95_5_1_U6    |mul_31ns_64ns_95_5_1   |        0|   2|  441|  256|    0|
    |mul_31ns_96ns_127_5_1_U13  |mul_31ns_96ns_127_5_1  |        0|   3|  441|  256|    0|
    |mul_31s_31s_31_2_1_U3      |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U4      |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U7      |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U8      |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U9      |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U10     |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U17     |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U18     |mul_31s_31s_31_2_1     |        0|   0|  141|   48|    0|
    |mul_32ns_32ns_64_2_1_U1    |mul_32ns_32ns_64_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32ns_64_2_1_U2    |mul_32ns_32ns_64_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_32ns_64_2_1_U11   |mul_32ns_32ns_64_2_1   |        0|   0|  165|   50|    0|
    |mul_32ns_64ns_96_5_1_U12   |mul_32ns_64ns_96_5_1   |        0|   2|  441|  256|    0|
    |mul_4ns_8ns_11_1_1_U5      |mul_4ns_8ns_11_1_1     |        0|   0|    0|   41|    0|
    |mul_4ns_8ns_11_1_1_U15     |mul_4ns_8ns_11_1_1     |        0|   0|    0|   41|    0|
    |mul_4ns_8ns_11_1_1_U19     |mul_4ns_8ns_11_1_1     |        0|   0|    0|   41|    0|
    |mul_7ns_8ns_14_1_1_U16     |mul_7ns_8ns_14_1_1     |        0|   0|    0|   41|    0|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+
    |Total                      |                       |        2|   7| 4094| 2913|    0|
    +---------------------------+-----------------------+---------+----+-----+-----+-----+

    * DSP: 
    +---------------------------------------------+-----------------------------------------+---------------------+
    |                   Instance                  |                  Module                 |      Expression     |
    +---------------------------------------------+-----------------------------------------+---------------------+
    |am_addmul_11ns_10ns_8ns_17_4_1_U20           |am_addmul_11ns_10ns_8ns_17_4_1           |       (i0 + i1) * i2|
    |am_addmul_11ns_10ns_8ns_17_4_1_U24           |am_addmul_11ns_10ns_8ns_17_4_1           |       (i0 + i1) * i2|
    |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1_U21  |ama_addmuladd_11ns_10ns_8ns_17ns_17_4_1  |  (i0 + i1) * i2 + i3|
    |mac_muladd_16s_16s_23ns_23_4_1_U23           |mac_muladd_16s_16s_23ns_23_4_1           |         i0 + i1 * i2|
    |mul_mul_14ns_8ns_17_4_1_U22                  |mul_mul_14ns_8ns_17_4_1                  |              i0 * i1|
    +---------------------------------------------+-----------------------------------------+---------------------+

    * Memory: 
    +----------+--------+---------+----+----+-----+--------+-----+------+-------------+
    |  Memory  | Module | BRAM_18K| FF | LUT| URAM|  Words | Bits| Banks| W*Bits*Banks|
    +----------+--------+---------+----+----+-----+--------+-----+------+-------------+
    |bbuf_V_U  |bbuf_V  |        0|  32|   3|    0|      10|   16|     1|          160|
    |wbuf_V_U  |wbuf_V  |        4|   0|   0|    0|    2500|   16|     1|        40000|
    |xbuf_V_U  |xbuf_V  |      128|   0|   0|    0|  100000|   16|     1|      1600000|
    |ybuf_V_U  |xbuf_V  |      128|   0|   0|    0|  100000|   16|     1|      1600000|
    +----------+--------+---------+----+----+-----+--------+-----+------+-------------+
    |Total     |        |      260|  32|   3|    0|  202510|   64|     4|      3240160|
    +----------+--------+---------+----+----+-----+--------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |add_ln1116_1_fu_1779_p2            |         +|   0|  0|    8|          17|          17|
    |add_ln1116_2_fu_1706_p2            |         +|   0|  0|   17|          14|          14|
    |add_ln1116_3_fu_1784_p2            |         +|   0|  0|    8|          17|          17|
    |add_ln1116_fu_1697_p2              |         +|   0|  0|   13|          10|          10|
    |add_ln1118_1_fu_1629_p2            |         +|   0|  0|    8|          30|          30|
    |add_ln1118_2_fu_1641_p2            |         +|   0|  0|   37|          30|          30|
    |add_ln1118_3_fu_1670_p2            |         +|   0|  0|   37|          30|          30|
    |add_ln1118_4_fu_1691_p2            |         +|   0|  0|   12|          12|          12|
    |add_ln1118_5_fu_1769_p2            |         +|   0|  0|   12|          12|          12|
    |add_ln1118_fu_1611_p2              |         +|   0|  0|    8|          30|          30|
    |add_ln31_fu_727_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln36_1_fu_742_p2               |         +|   0|  0|   71|          64|           1|
    |add_ln36_fu_753_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln37_fu_897_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln38_fu_869_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln39_1_fu_888_p2               |         +|   0|  0|   24|          17|          17|
    |add_ln46_1_fu_934_p2               |         +|   0|  0|  102|          95|           1|
    |add_ln46_fu_963_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln47_1_fu_1279_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln47_fu_1076_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln48_fu_1274_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln49_fu_1246_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln50_1_fu_1116_p2              |         +|   0|  0|   14|           9|           9|
    |add_ln50_2_fu_1173_p2              |         +|   0|  0|   37|          30|          30|
    |add_ln50_3_fu_1218_p2              |         +|   0|  0|   37|          30|          30|
    |add_ln50_4_fu_1240_p2              |         +|   0|  0|   12|          12|          12|
    |add_ln50_5_fu_1265_p2              |         +|   0|  0|   12|          12|          12|
    |add_ln50_fu_1044_p2                |         +|   0|  0|   15|           8|           8|
    |add_ln56_fu_1292_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln60_1_fu_1389_p2              |         +|   0|  0|   38|          31|           1|
    |add_ln60_2_fu_1370_p2              |         +|   0|  0|  134|         127|           1|
    |add_ln60_fu_1311_p2                |         +|   0|  0|    8|          32|           1|
    |add_ln61_1_fu_1733_p2              |         +|   0|  0|  103|          96|           1|
    |add_ln61_fu_1491_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln62_1_fu_1720_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln62_fu_1534_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln63_fu_1715_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln65_fu_1651_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln66_fu_1746_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln76_1_fu_1827_p2              |         +|   0|  0|   70|          63|           1|
    |add_ln76_fu_1838_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln77_fu_1965_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln78_fu_1936_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln79_1_fu_1955_p2              |         +|   0|  0|   24|          17|          17|
    |empty_36_fu_837_p2                 |         +|   0|  0|   39|          32|          32|
    |empty_43_fu_1186_p2                |         +|   0|  0|   39|          32|          32|
    |empty_53_fu_1904_p2                |         +|   0|  0|   39|          32|          32|
    |tmp4_fu_954_p2                     |         +|   0|  0|   38|          31|          31|
    |tmp4_mid1_fu_1086_p2               |         +|   0|  0|   38|          31|          31|
    |tmp6_fu_1150_p2                    |         +|   0|  0|   38|          31|          31|
    |tmp8_fu_1876_p2                    |         +|   0|  0|   38|          31|          31|
    |tmp_fu_808_p2                      |         +|   0|  0|   38|          31|          31|
    |outW_fu_732_p2                     |         -|   0|  0|   39|          32|          32|
    |sub_ln60_fu_1316_p2                |         -|   0|  0|    8|          32|          32|
    |ap_block_pp0_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp1_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage0_11001          |       and|   0|  0|    2|           1|           1|
    |ap_block_state102_io               |       and|   0|  0|    2|           1|           1|
    |ap_block_state107                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state19_pp0_stage0_iter1  |       and|   0|  0|    2|           1|           1|
    |ap_block_state30_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state48_pp1_stage0_iter1  |       and|   0|  0|    2|           1|           1|
    |ap_block_state58_pp2_stage0_iter1  |       and|   0|  0|    2|           1|           1|
    |cmp115114_fu_1819_p2               |      icmp|   0|  0|   18|          32|           1|
    |cmp61159_fu_737_p2                 |      icmp|   0|  0|   18|          32|           1|
    |cmp80139_fu_918_p2                 |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln36_fu_748_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln37_fu_759_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln38_fu_879_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln46_1_fu_945_p2              |      icmp|   0|  0|   39|          95|          95|
    |icmp_ln46_fu_780_p2                |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln47_fu_969_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln48_1_fu_1065_p2             |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln48_fu_929_p2                |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln49_fu_1256_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln56_fu_1298_p2               |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln60_fu_1384_p2               |      icmp|   0|  0|   49|         127|         127|
    |icmp_ln61_fu_1395_p2               |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln62_1_fu_1416_p2             |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln62_fu_1365_p2               |      icmp|   0|  0|   29|          64|           1|
    |icmp_ln63_1_fu_1480_p2             |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln63_fu_1325_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln65_fu_1657_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln66_fu_1756_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln76_fu_1833_p2               |      icmp|   0|  0|   28|          63|          63|
    |icmp_ln77_fu_1844_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln78_fu_1946_p2               |      icmp|   0|  0|   18|          32|          32|
    |or_ln47_fu_1134_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln61_fu_1436_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln62_1_fu_1572_p2               |        or|   0|  0|    2|           1|           1|
    |or_ln62_fu_1568_p2                 |        or|   0|  0|    2|           1|           1|
    |select_ln36_1_fu_764_p3            |    select|   0|  0|   32|           1|          32|
    |select_ln36_fu_797_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln46_1_fu_1017_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln46_2_fu_974_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln46_3_fu_1054_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln46_4_fu_1059_p3           |    select|   0|  0|    7|           1|           1|
    |select_ln46_5_fu_1070_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln46_fu_1010_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln47_1_fu_1092_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln47_2_fu_1104_p3           |    select|   0|  0|    7|           1|           7|
    |select_ln47_3_fu_1122_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln47_4_fu_1285_p3           |    select|   0|  0|   64|           1|           1|
    |select_ln47_fu_1138_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln60_1_fu_1408_p3           |    select|   0|  0|    4|           1|           4|
    |select_ln60_2_fu_1474_p3           |    select|   0|  0|    7|           1|           1|
    |select_ln60_3_fu_1485_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln60_4_fu_1421_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln60_5_fu_1428_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln60_fu_1454_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln61_1_fu_1508_p3           |    select|   0|  0|    7|           1|           7|
    |select_ln61_2_fu_1515_p3           |    select|   0|  0|   10|           1|           1|
    |select_ln61_3_fu_1521_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln61_4_fu_1527_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln61_5_fu_1739_p3           |    select|   0|  0|   96|           1|           1|
    |select_ln61_fu_1497_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln62_1_fu_1544_p3           |    select|   0|  0|   10|           1|          10|
    |select_ln62_2_fu_1556_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln62_3_fu_1726_p3           |    select|   0|  0|   64|           1|           1|
    |select_ln62_fu_1577_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln76_1_fu_1849_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln76_fu_1865_p3             |    select|   0|  0|   32|           1|           1|
    |ap_enable_pp0                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp3                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                      |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp1_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp2_iter1            |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp4_iter1            |       xor|   0|  0|    2|           2|           1|
    +-----------------------------------+----------+----+---+-----+------------+------------+
    |Total                              |          |   0|  0| 3439|        3031|        1995|
    +-----------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |V1_i_i_i_i_i23_promoted175_reg_645  |    9|          2|   16|         32|
    |V1_i_i_i_i_i23_promoted_reg_612     |    9|          2|   16|         32|
    |ap_NS_fsm                           |  481|         96|    1|         96|
    |ap_enable_reg_pp0_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2             |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter2             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter3             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter4             |   14|          3|    1|          3|
    |ap_enable_reg_pp4_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter2             |    9|          2|    1|          2|
    |ap_phi_mux_lhs_phi_fu_637_p4        |    9|          2|   16|         32|
    |bbuf_V_address0                     |   14|          3|    4|         12|
    |c_reg_553                           |    9|          2|   32|         64|
    |f_reg_530                           |    9|          2|   31|         62|
    |fh_reg_601                          |    9|          2|   32|         64|
    |fw_reg_622                          |    9|          2|   31|         62|
    |gmem_ARADDR                         |   20|          4|   32|        128|
    |gmem_ARLEN                          |   20|          4|   32|        128|
    |gmem_blk_n_AR                       |    9|          2|    1|          2|
    |gmem_blk_n_AW                       |    9|          2|    1|          2|
    |gmem_blk_n_B                        |    9|          2|    1|          2|
    |gmem_blk_n_R                        |    9|          2|    1|          2|
    |gmem_blk_n_W                        |    9|          2|    1|          2|
    |h_reg_577                           |    9|          2|   32|         64|
    |i_1_reg_449                         |    9|          2|   31|         62|
    |i_2_reg_508                         |    9|          2|   31|         62|
    |i_3_reg_669                         |    9|          2|   31|         62|
    |i_reg_404                           |    9|          2|   32|         64|
    |indvar_flatten32_reg_438            |    9|          2|   95|        190|
    |indvar_flatten40_reg_565            |    9|          2|   64|        128|
    |indvar_flatten56_reg_541            |    9|          2|   96|        192|
    |indvar_flatten7_reg_461             |    9|          2|   64|        128|
    |indvar_flatten85_reg_519            |    9|          2|  127|        254|
    |indvar_flatten96_reg_658            |    9|          2|   63|        126|
    |indvar_flatten_reg_393              |    9|          2|   64|        128|
    |j_1_reg_473                         |    9|          2|   32|         64|
    |j_2_reg_680                         |    9|          2|   32|         64|
    |j_reg_415                           |    9|          2|   32|         64|
    |k_1_reg_485                         |    9|          2|   32|         64|
    |k_2_reg_692                         |    9|          2|   31|         62|
    |k_reg_427                           |    9|          2|   31|         62|
    |l_reg_497                           |    9|          2|   31|         62|
    |lhs_reg_633                         |    9|          2|   16|         32|
    |w_1_reg_589                         |    9|          2|   32|         64|
    |wbuf_V_address0                     |   14|          3|   12|         36|
    |xbuf_V_address0                     |   14|          3|   17|         51|
    |ybuf_V_address0                     |   20|          4|   17|         68|
    |ybuf_V_d0                           |   14|          3|   16|         48|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               |  989|        207| 1319|       2944|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+-----+----+-----+-----------+
    |                Name                |  FF | LUT| Bits| Const Bits|
    +------------------------------------+-----+----+-----+-----------+
    |C_read_reg_2047                     |   32|   0|   32|          0|
    |FH_read_reg_2022                    |   32|   0|   32|          0|
    |FW_read_reg_2011                    |   32|   0|   32|          0|
    |F_read_reg_2053                     |   32|   0|   32|          0|
    |H_read_reg_2040                     |   32|   0|   32|          0|
    |V1_i_i_i_i_i23_promoted175_reg_645  |   16|   0|   16|          0|
    |V1_i_i_i_i_i23_promoted_reg_612     |   16|   0|   16|          0|
    |W_read_reg_2032                     |   32|   0|   32|          0|
    |add_ln1118_2_reg_2629               |   30|   0|   30|          0|
    |add_ln1118_4_reg_2647               |   12|   0|   12|          0|
    |add_ln31_reg_2107                   |   32|   0|   32|          0|
    |add_ln36_1_reg_2131                 |   64|   0|   64|          0|
    |add_ln39_1_reg_2214                 |   17|   0|   17|          0|
    |add_ln39_1_reg_2214_pp0_iter1_reg   |   17|   0|   17|          0|
    |add_ln46_1_reg_2276                 |   95|   0|   95|          0|
    |add_ln46_reg_2301                   |   31|   0|   31|          0|
    |add_ln50_1_reg_2350                 |    9|   0|    9|          0|
    |add_ln50_4_reg_2388                 |   12|   0|   12|          0|
    |add_ln50_5_reg_2402                 |   12|   0|   12|          0|
    |add_ln50_5_reg_2402_pp1_iter1_reg   |   12|   0|   12|          0|
    |add_ln60_2_reg_2512                 |  127|   0|  127|          0|
    |add_ln65_reg_2639                   |   32|   0|   32|          0|
    |add_ln76_1_reg_2730                 |   63|   0|   63|          0|
    |ap_CS_fsm                           |   95|   0|   95|          0|
    |ap_enable_reg_pp0_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2             |    1|   0|    1|          0|
    |b_read_reg_2060                     |   32|   0|   32|          0|
    |bound12_reg_2266                    |   95|   0|   95|          0|
    |bound4_reg_2229                     |   64|   0|   64|          0|
    |bound90_reg_2725                    |   63|   0|   63|          0|
    |bound_reg_2126                      |   64|   0|   64|          0|
    |c_reg_553                           |   32|   0|   32|          0|
    |cast_reg_2096                       |   32|   0|   64|         32|
    |cmp115114_reg_2716                  |    1|   0|    1|          0|
    |cmp61159_reg_2122                   |    1|   0|    1|          0|
    |cmp80139_reg_2252                   |    1|   0|    1|          0|
    |empty_32_reg_2091                   |   31|   0|   31|          0|
    |empty_35_reg_2184                   |   31|   0|   31|          0|
    |empty_37_reg_2235                   |   31|   0|   31|          0|
    |empty_38_reg_2261                   |   31|   0|   31|          0|
    |empty_39_reg_2285                   |   31|   0|   31|          0|
    |empty_42_reg_2377                   |   31|   0|   31|          0|
    |empty_48_reg_2720                   |   31|   0|   31|          0|
    |empty_52_reg_2775                   |   31|   0|   31|          0|
    |empty_reg_2085                      |   31|   0|   31|          0|
    |f_reg_530                           |   31|   0|   31|          0|
    |fh_reg_601                          |   32|   0|   32|          0|
    |fw_reg_622                          |   31|   0|   31|          0|
    |gmem_addr_1_read_reg_2219           |   16|   0|   16|          0|
    |gmem_addr_1_reg_2194                |   32|   0|   32|          0|
    |gmem_addr_2_read_reg_2407           |   16|   0|   16|          0|
    |gmem_addr_2_reg_2382                |   32|   0|   32|          0|
    |gmem_addr_3_reg_2780                |   32|   0|   32|          0|
    |gmem_addr_read_reg_2436             |   16|   0|   16|          0|
    |h_reg_577                           |   32|   0|   32|          0|
    |i_1_reg_449                         |   31|   0|   31|          0|
    |i_2_reg_508                         |   31|   0|   31|          0|
    |i_3_reg_669                         |   31|   0|   31|          0|
    |i_reg_404                           |   32|   0|   32|          0|
    |icmp_ln37_reg_2139                  |    1|   0|    1|          0|
    |icmp_ln38_reg_2210                  |    1|   0|    1|          0|
    |icmp_ln38_reg_2210_pp0_iter1_reg    |    1|   0|    1|          0|
    |icmp_ln46_1_reg_2281                |    1|   0|    1|          0|
    |icmp_ln46_reg_2159                  |    1|   0|    1|          0|
    |icmp_ln47_reg_2306                  |    1|   0|    1|          0|
    |icmp_ln48_reg_2271                  |    1|   0|    1|          0|
    |icmp_ln49_reg_2398                  |    1|   0|    1|          0|
    |icmp_ln49_reg_2398_pp1_iter1_reg    |    1|   0|    1|          0|
    |icmp_ln56_reg_2427                  |    1|   0|    1|          0|
    |icmp_ln56_reg_2427_pp2_iter1_reg    |    1|   0|    1|          0|
    |icmp_ln61_reg_2530                  |    1|   0|    1|          0|
    |icmp_ln62_reg_2507                  |    1|   0|    1|          0|
    |icmp_ln63_reg_2453                  |    1|   0|    1|          0|
    |icmp_ln66_reg_2682                  |    1|   0|    1|          0|
    |icmp_ln77_reg_2738                  |    1|   0|    1|          0|
    |icmp_ln78_reg_2796                  |    1|   0|    1|          0|
    |icmp_ln78_reg_2796_pp4_iter1_reg    |    1|   0|    1|          0|
    |indvar_flatten32_reg_438            |   95|   0|   95|          0|
    |indvar_flatten40_reg_565            |   64|   0|   64|          0|
    |indvar_flatten56_reg_541            |   96|   0|   96|          0|
    |indvar_flatten7_reg_461             |   64|   0|   64|          0|
    |indvar_flatten85_reg_519            |  127|   0|  127|          0|
    |indvar_flatten96_reg_658            |   63|   0|   63|          0|
    |indvar_flatten_reg_393              |   64|   0|   64|          0|
    |j_1_reg_473                         |   32|   0|   32|          0|
    |j_2_reg_680                         |   32|   0|   32|          0|
    |j_reg_415                           |   32|   0|   32|          0|
    |k_1_reg_485                         |   32|   0|   32|          0|
    |k_2_reg_692                         |   31|   0|   31|          0|
    |k_reg_427                           |   31|   0|   31|          0|
    |l_reg_497                           |   31|   0|   31|          0|
    |lhs_reg_633                         |   16|   0|   16|          0|
    |mul_ln1116_reg_2624                 |   14|   0|   14|          0|
    |mul_ln36_reg_2168                   |   31|   0|   31|          0|
    |mul_ln38_reg_2200                   |   17|   0|   17|          0|
    |mul_ln47_reg_2361                   |   31|   0|   31|          0|
    |mul_ln60_1_reg_2486                 |   96|   0|   96|          0|
    |mul_ln60_2_reg_2502                 |  127|   0|  127|          0|
    |mul_ln60_reg_2469                   |   64|   0|   64|          0|
    |mul_ln66_reg_2672                   |   17|   0|   17|          0|
    |mul_ln76_reg_2754                   |   31|   0|   31|          0|
    |mul_ln78_reg_2786                   |   17|   0|   17|          0|
    |mul_ln79_reg_2770                   |   11|   0|   11|          0|
    |or_ln61_reg_2560                    |    1|   0|    1|          0|
    |outW_reg_2112                       |   32|   0|   32|          0|
    |p_mid118_reg_2334                   |   31|   0|   31|          0|
    |select_ln36_1_reg_2144              |   32|   0|   32|          0|
    |select_ln36_reg_2173                |   32|   0|   32|          0|
    |select_ln46_2_reg_2317              |   31|   0|   31|          0|
    |select_ln46_5_reg_2340              |    1|   0|    1|          0|
    |select_ln47_1_reg_2345              |   31|   0|   31|          0|
    |select_ln47_3_reg_2356              |   32|   0|   32|          0|
    |select_ln47_reg_2366                |   32|   0|   32|          0|
    |select_ln60_1_reg_2539              |    4|   0|    4|          0|
    |select_ln60_4_reg_2547              |    1|   0|    1|          0|
    |select_ln60_5_reg_2555              |   31|   0|   31|          0|
    |select_ln61_1_reg_2577              |    7|   0|    7|          0|
    |select_ln61_3_reg_2583              |    1|   0|    1|          0|
    |select_ln61_4_reg_2588              |   32|   0|   32|          0|
    |select_ln62_1_reg_2593              |   10|   0|   10|          0|
    |select_ln62_2_reg_2598              |   32|   0|   32|          0|
    |select_ln62_reg_2608                |   32|   0|   32|          0|
    |select_ln76_1_reg_2743              |   31|   0|   31|          0|
    |select_ln76_reg_2759                |   32|   0|   32|          0|
    |sub_ln60_reg_2441                   |   32|   0|   32|          0|
    |tmp4_reg_2291                       |   31|   0|   31|          0|
    |tmp6_reg_2372                       |   31|   0|   31|          0|
    |tmp8_reg_2765                       |   31|   0|   31|          0|
    |tmp_reg_2179                        |   31|   0|   31|          0|
    |trunc_ln1116_reg_2517               |    7|   0|    7|          0|
    |trunc_ln36_1_reg_2149               |   31|   0|   31|          0|
    |trunc_ln36_2_reg_2154               |    4|   0|    4|          0|
    |trunc_ln36_reg_2080                 |   31|   0|   31|          0|
    |trunc_ln46_reg_2256                 |   31|   0|   31|          0|
    |trunc_ln50_1_reg_2322               |    4|   0|    4|          0|
    |trunc_ln50_reg_2296                 |    7|   0|    7|          0|
    |trunc_ln57_reg_2431                 |    4|   0|    4|          0|
    |trunc_ln57_reg_2431_pp2_iter1_reg   |    4|   0|    4|          0|
    |trunc_ln60_reg_2448                 |   31|   0|   31|          0|
    |trunc_ln64_2_reg_2613               |   17|   0|   17|          0|
    |trunc_ln64_reg_2522                 |   10|   0|   10|          0|
    |trunc_ln76_reg_2749                 |    4|   0|    4|          0|
    |w_1_reg_589                         |   32|   0|   32|          0|
    |w_read_reg_2070                     |   32|   0|   32|          0|
    |x_read_reg_2075                     |   32|   0|   32|          0|
    |y_read_reg_2065                     |   32|   0|   32|          0|
    |ybuf_V_addr_reg_2634                |   17|   0|   17|          0|
    |ybuf_V_load_reg_2805                |   16|   0|   16|          0|
    |zext_ln37_reg_2189                  |   11|   0|   12|          1|
    |icmp_ln66_reg_2682                  |   64|  32|    1|          0|
    +------------------------------------+-----+----+-----+-----------+
    |Total                               | 4289|  32| 4259|         33|
    +------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_CTRL_AWVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_AWADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WVALID      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WREADY      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WDATA       |   in|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_WSTRB       |   in|    4|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARVALID     |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARREADY     |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_ARADDR      |   in|    6|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RDATA       |  out|   32|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_RRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BVALID      |  out|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BREADY      |   in|    1|       s_axi|          CTRL|        scalar|
|s_axi_CTRL_BRESP       |  out|    2|       s_axi|          CTRL|        scalar|
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|      conv_fwd|  return value|
|m_axi_gmem_AWVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA       |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA       |   in|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|       m_axi|          gmem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

