**逻辑门**是在[集成電路上的基本組件](../Page/集成電路.md "wikilink")。简单的邏輯閘可由[晶体管组成](../Page/晶体管.md "wikilink")。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的[信号](../Page/信号.md "wikilink")。高、低电平可以分别代表逻辑上的“真”与“假”或[二进制当中的](../Page/二进制.md "wikilink")1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。

逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如[可程式邏輯裝置等](../Page/可程式邏輯裝置.md "wikilink")。

## 符號表

[74LS192_Symbol.png](https://zh.wikipedia.org/wiki/File:74LS192_Symbol.png "fig:74LS192_Symbol.png")
常用的邏輯閘有兩種常用的表示法，他們皆由[ANSI](../Page/美國國家標準協會.md "wikilink")（[美國國家標準協會](../Page/美國國家標準協會.md "wikilink")）／[IEEE](../Page/Institute_of_Electrical_and_Electronics_Engineers.md "wikilink")（[電機電子工程師學會](../Page/電機電子工程師學會.md "wikilink")）
Std 91-1984 跟作為其補充的 ANSI／IEEE Std 91a-1991。
「**特殊形狀符號**」是用過去電路簡圖為基礎以及50年代、60年代MIL-STD-806作衍生；有時也被描述成「軍事」，而這個也反映了它的起源。「**IEC矩形國標符號**」是以ANSI
Y32.14跟一些早期工業用的符號為基礎，再重新由[IEEE跟](../Page/Institute_of_Electrical_and_Electronics_Engineers.md "wikilink")[IEC（](../Page/International_Electrotechnical_Commission.md "wikilink")[國際電工委員會）做微調而成](../Page/國際電工委員會.md "wikilink")；在每個符號中皆可以發現有矩形的外框圍著所代表的字，且相較於舊的表示法，他可以涵蓋更多的邏輯閘\[1\]。ICE的標準也被轉換成其他的表示法，像是歐洲的（[歐洲標準委員會](../Page/歐洲標準委員會.md "wikilink")）60617-12:1999、英國的（由[英國標準學會制定](../Page/英國標準學會.md "wikilink")）
EN 60617-12:1999跟德國的DIN EN 60617-12:1998。

IEEE Std 91-1984跟IEC
60617-12的共同目標是提供一套有系統符號來描述複雜的邏輯功能跟數位電路。這些邏輯的功能相較於AND閘和OR閘更加的複雜，例如中等大小的[4位元計數器或大型的](../Page/4位元計數器.md "wikilink")[微處理器](../Page/微處理器.md "wikilink")。

IEC 617-12以及接替他的IEC
60617-12沒有很明確的標示出「**特殊形狀符號**」，但是不可能不使用他們\[2\]。然而在ANSI／IEEE
91和ANSI／IEEE
91a有提到：「根據IEC刊物第617期的第12部分指出特殊形狀符號不會優先使用，但也沒有和特殊形狀符號有衝突」。IEC
60617-12則包含了相應的說明（在第2.1節）：「即使非優先使用，使用其他由國家標準認可的符號-特殊形狀符號，不應被認為和這個標準有衝突。在使用其他特殊形狀符號，以形成複數符號（例如使用如嵌入的符號）不應被鼓勵」。這項妥協方案使的IEEE跟IEC協會各自遵守他們的標準。

第三種表示法比較廣泛用在歐洲，尤其是歐洲的學術界；可以參見["DIN
40700"於德文版的此條目](../Page/邏輯閘.md "wikilink")

在1980年代，示意圖成為主要的方式用來設計[印刷電路板以及客製化IC](../Page/印刷電路板.md "wikilink")（例如[邏輯陣列](../Page/Gate_array.md "wikilink")）。而現在，客製化IC和[現場可程式邏輯門陣列](../Page/現場可程式邏輯門陣列.md "wikilink")（[field-programmable
gate
array](../Page/现场可编程逻辑门阵列.md "wikilink")）通常是用[硬體描述語言（](../Page/硬體描述語言.md "wikilink")[Hardware
Description Languages](../Page/硬件描述语言.md "wikilink")）（HDL） such as
[Verilog](../Page/Verilog.md "wikilink") or
[VHDL來做設計](../Page/VHDL.md "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>類型</p></th>
<th><p><a href="../Page/美国国家标准学会.md" title="wikilink">ANSI及</a><a href="../Page/电气电子工程师学会.md" title="wikilink">IEEE標準</a></p></th>
<th><p><a href="../Page/国际电工委员会.md" title="wikilink">IEC標準</a></p></th>
<th><p>名称</p></th>
<th><p>短釋</p></th>
<th><p><a href="../Page/邏輯函數.md" title="wikilink">邏輯函數表示</a></p></th>
<th><p>真值表</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p><strong><a href="../Page/与门.md" title="wikilink">AND</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:AND_ANSI.svg" title="fig:AND_ANSI.svg">AND_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_AND.svg" title="fig:AND">AND</a></p></td>
<td><p>「与」门╱「及」閘╱「且」閘</p></td>
<td><p>所有輸入為高時，才會有高的輸出。<br />
一低出低。</p></td>
<td><p><span class="math inline"><em>A</em> ⋅ <em>B</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/或门.md" title="wikilink">OR</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:OR_ANSI.svg" title="fig:OR_ANSI.svg">OR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_OR.svg" title="fig:OR">OR</a></p></td>
<td><p>「或」门/「或」閘</p></td>
<td><p>所有输入为低时，才会有低的输出。<br />
一高出高。</p></td>
<td><p><span class="math inline"><em>A</em> + <em>B</em> </span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="odd">
<td><p><strong><a href="../Page/反相器.md" title="wikilink">NOT</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NOT_ANSI.svg" title="fig:NOT_ANSI.svg">NOT_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_NOT.svg" title="fig:NOT">NOT</a></p></td>
<td><p>「非」门╱反相器╱「反」閘╱逆變器</p></td>
<td><p>輸入的高低狀態會逆轉。</p></td>
<td><p><span class="math inline"><em>Ā</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>NOT A</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="even">
<td><p>在電子領域中，NOT閘也常常被稱為Inverter。符號的後面常常被稱為泡泡，這個泡泡常被用來表示外部邏輯狀態及內部邏輯狀態（氣泡右側及氣泡左側）的否定關係（1變0、0變1）。在電路圖中，一定需要定義0和1的狀態，通常高電位 = 1 （=5V） , 低電位 = 0（=GND）；當然有些時候如果我們要將高電位設為0時，可以直接在電路圖中說明，這稱為直接極性指示，可以參見IEEE Std 91／91A 跟 IEC 60617-12，兩者表示法中泡泡跟電路圖中的說明可以在使用特殊形狀符號及矩形國標符號的電路圖中使用，但是純邏輯電路圖只有泡泡可以使用。</p></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr class="odd">
<td><p><strong><a href="../Page/与非门.md" title="wikilink">NAND</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NAND_ANSI.svg" title="fig:NAND_ANSI.svg">NAND_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_NAND.svg" title="fig:NAND">NAND</a></p></td>
<td><p>「与非」门╱「反及」閘╱「非與」閘╱「反且」閘</p></td>
<td><p>所有输入为高时，才会有低的输出。<br />
一低出高。</p></td>
<td><p><span class="math inline">$\overline{A\cdot B}$</span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/或非门.md" title="wikilink">NOR</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NOR_ANSI.svg" title="fig:NOR_ANSI.svg">NOR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_NOR.svg" title="fig:NOR">NOR</a></p></td>
<td><p>「或非」门╱「反或」閘╱「非或」閘╱「反或」閘</p></td>
<td><p>所有输入为低时，才会有高的输出。<br />
一高出低。</p></td>
<td><p><span class="math inline">$\overline{A + B}$</span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="odd">
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/异或门.md" title="wikilink">XOR</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XOR_ANSI.svg" title="fig:XOR_ANSI.svg">XOR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_XOR.svg" title="fig:XOR">XOR</a></p></td>
<td><p>「异或」门╱「互斥或」閘</p></td>
<td><p>只有其中一个输入为高时，输出为高；否则为低。</p></td>
<td><p><span class="math inline"><em>A</em> ⊕ <em>B</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="odd">
<td><p>XOR閘 (exclusive-OR) 的輸出為1只有當兩個輸入是不同的狀態；反之當兩者輸入為相同的，輸出為0，不論輸入為0或1。如果有超過兩個輸入的話，當輸入端為1的數目是奇數。實際使用上，這些閘是由更基本的邏輯閘組合成的。</p></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/同或门.md" title="wikilink">XNOR</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XNOR_ANSI.svg" title="fig:XNOR_ANSI.svg">XNOR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_XNOR.svg" title="fig:XNOR">XNOR</a></p></td>
<td><p>「同或」门╱「反互斥或」閘╱「互斥反或」閘╱「互斥或非」閘</p></td>
<td><p>只有其中一个输入为高时，输出为低；否则为高。</p></td>
<td><p><span class="math inline">$\overline{A \oplus B}$</span><br />
或<span class="math inline"><em>A</em> ⊙ <em>B</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="odd">
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/緩衝閘.md" title="wikilink">BUF</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:Buffer_ANSI.svg" title="fig:Buffer_ANSI.svg">Buffer_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:Buffer_IEC.svg" title="fig:NOT">NOT</a></p></td>
<td><p>「是」门╱同相器╱「同」閘╱中繼器</p></td>
<td><p>輸出一個與輸入相同的高低狀態。</p></td>
<td><p><span class="math inline"><em>A</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>BUF A</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="odd">
<td><p><strong><a href="../Page/蘊含閘.md" title="wikilink">IMPLY</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IMPLY_ANSI.svg" title="fig:IMPLY_ANSI.svg">IMPLY_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_Implies_gate.svg" title="fig:XNOR">XNOR</a></p></td>
<td><p>「蘊含」门╱「蘊含」閘</p></td>
<td><p>如果第一輸入為低時，輸出高，否則輸出與第二輸入相同的高低狀態。</p></td>
<td><p><span class="math inline"><em>A</em> → <em>B</em></span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
<tr class="even">
<td><p><strong><a href="../Page/蘊含閘#蘊含非閘.md" title="wikilink">NIMPLY</a></strong></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NIMPLY_(AND)_ANSI.svg" title="fig:NIMPLY_(AND)_ANSI.svg">NIMPLY_(AND)_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_Nimplies_gate.svg" title="fig:NIMPLY">NIMPLY</a></p></td>
<td><p>「蘊含非」门╱「蘊含非」閘</p></td>
<td><p>如果第一輸入為低時，輸出低，否則輸出與第二輸入相反的高低狀態。</p></td>
<td><p><span class="math inline">$\overline{A \to B}$</span><br />
或<span class="math inline">¬(<em>a</em> → <em>b</em>)</span></p></td>
<td><table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong></p></td>
<td><p><strong>输出</strong></p></td>
</tr>
<tr class="even">
<td><p>A</p></td>
<td><p>B</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table></td>
</tr>
</tbody>
</table>

## 通用邏輯閘

[查爾斯·桑德斯·皮爾士](../Page/查爾斯·桑德斯·皮爾士.md "wikilink")(1880–81的冬天)指出[NOR閘可以單獨使用](../Page/反或閘.md "wikilink")(或者[NAND閘也可以](../Page/反及閘.md "wikilink"))來產生其他邏輯閘的所有功能，不過他的這個研究一直到1933年才發表。\[3\]在1913年，[Henry
M.
Sheffer第一個發表](../Page/Henry_M._Sheffer.md "wikilink")[NAND閘可以做出全部的功能的證明](../Page/反及閘.md "wikilink")，也因此NAND閘的邏輯運算有時候也稱為[謝費爾豎線](../Page/謝費爾豎線.md "wikilink")([Sheffer
stroke](../Page/Sheffer_stroke.md "wikilink"))；[NOR閘有時叫Peirce](../Page/反或閘.md "wikilink")'s
arrow。\[4\]所以這些閘有時候叫做通用邏輯閘

## 参考文献

## 外部連結

  - [「非」閘Java 模擬](http://www.phy.hk/wiki/chinesehtm/NotGate.htm)

[Category:电路](https://zh.wikipedia.org/wiki/Category:电路 "wikilink")
[Category:数字电子](https://zh.wikipedia.org/wiki/Category:数字电子 "wikilink")
[Category:集成電路](https://zh.wikipedia.org/wiki/Category:集成電路 "wikilink")

1.  *[Overview of IEEE Standard 91-1984 Explanation of Logic
    Symbols](http://www.ti.com/lit/ml/sdyz001a/sdyz001a.pdf)*, Doc. No.
    SDYZ001A, Texas Instruments Semiconductor Group, 1996

2.
3.  Peirce, C. S. (manuscript winter of 1880–81), "A Boolean Algebra
    with One Constant", published 1933 in *[Collected
    Papers](../Page/Charles_Sanders_Peirce_bibliography#CP.md "wikilink")*
    v. 4, paragraphs 12–20. Reprinted 1989 in *[Writings of Charles S.
    Peirce](../Page/Charles_Sanders_Peirce_bibliography#W.md "wikilink")*
    v. 4, pp. 218-21, Google
    [Preview](http://books.google.com/books?id=E7ZUnx3FqrcC&q=378+Winter).
    See Roberts, Don D. (2009), *The Existential Graphs of Charles S.
    Peirce*, p. 131.

4.