TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 20:14:47 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 69.1 MHz   ; 69.1 MHz        ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.471 ; -1647.520     ;
; clk_rom ; -10.419 ; -247.855      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.519 ; 0.000         ;
; clk_rom ; 0.650 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.471 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.501     ;
; -13.471 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.501     ;
; -13.471 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.501     ;
; -13.467 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.495     ;
; -13.459 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.490     ;
; -13.459 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.490     ;
; -13.459 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.490     ;
; -13.433 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.470     ;
; -13.433 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.470     ;
; -13.433 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.470     ;
; -13.429 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.464     ;
; -13.421 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.459     ;
; -13.421 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.459     ;
; -13.421 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.459     ;
; -13.405 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.439     ;
; -13.397 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.427     ;
; -13.397 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.427     ;
; -13.397 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.427     ;
; -13.393 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.421     ;
; -13.393 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.427     ;
; -13.393 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.427     ;
; -13.393 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.427     ;
; -13.389 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.421     ;
; -13.385 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.416     ;
; -13.385 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.416     ;
; -13.385 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.416     ;
; -13.384 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.418     ;
; -13.384 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.418     ;
; -13.384 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.418     ;
; -13.381 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.416     ;
; -13.381 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.416     ;
; -13.381 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.416     ;
; -13.380 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.412     ;
; -13.372 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.407     ;
; -13.372 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.407     ;
; -13.372 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.407     ;
; -13.367 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.408     ;
; -13.354 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.384     ;
; -13.354 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.384     ;
; -13.354 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.384     ;
; -13.353 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.383     ;
; -13.353 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.383     ;
; -13.353 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.383     ;
; -13.350 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.378     ;
; -13.349 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.377     ;
; -13.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.373     ;
; -13.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.373     ;
; -13.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.373     ;
; -13.341 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.372     ;
; -13.341 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.372     ;
; -13.341 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.372     ;
; -13.331 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.365     ;
; -13.327 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.365     ;
; -13.318 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.356     ;
; -13.288 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.322     ;
; -13.287 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.321     ;
; -13.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.295     ;
; -13.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.295     ;
; -13.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.295     ;
; -13.261 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.289     ;
; -13.254 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.285     ;
; -13.254 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.285     ;
; -13.254 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.285     ;
; -13.253 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.284     ;
; -13.253 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.284     ;
; -13.253 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.284     ;
; -13.241 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.272     ;
; -13.241 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.272     ;
; -13.241 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.272     ;
; -13.237 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.266     ;
; -13.233 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.262     ;
; -13.230 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.262     ;
; -13.230 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.262     ;
; -13.229 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.261     ;
; -13.229 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.261     ;
; -13.229 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.261     ;
; -13.225 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.261     ;
; -13.225 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.261     ;
; -13.219 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.252     ;
; -13.216 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.254     ;
; -13.216 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.254     ;
; -13.216 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.254     ;
; -13.207 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.245     ;
; -13.207 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.245     ;
; -13.207 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.245     ;
; -13.207 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.245     ;
; -13.206 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.237     ;
; -13.206 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.237     ;
; -13.206 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.237     ;
; -13.204 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.242     ;
; -13.204 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.242     ;
; -13.202 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.231     ;
; -13.199 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.233     ;
; -13.195 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.231     ;
; -13.194 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.226     ;
; -13.194 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.226     ;
; -13.194 ; regbuf:rgB|sr_out[10]                     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.226     ;
; -13.193 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.228     ;
; -13.193 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.228     ;
; -13.193 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.228     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.419 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.440     ;
; -10.406 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.425     ;
; -10.401 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.420     ;
; -10.382 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.403     ;
; -10.360 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.381     ;
; -10.356 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.381     ;
; -10.350 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.369     ;
; -10.348 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.367     ;
; -10.346 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.369     ;
; -10.344 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.367     ;
; -10.342 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.363     ;
; -10.329 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.348     ;
; -10.325 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.346     ;
; -10.324 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.343     ;
; -10.321 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.346     ;
; -10.316 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.337     ;
; -10.306 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.325     ;
; -10.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.326     ;
; -10.304 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.323     ;
; -10.281 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.302     ;
; -10.278 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.299     ;
; -10.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.284     ;
; -10.260 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.279     ;
; -10.259 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.284     ;
; -10.246 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.269     ;
; -10.241 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.264     ;
; -10.241 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.262     ;
; -10.222 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.247     ;
; -10.198 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.224     ;
; -10.185 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.209     ;
; -10.180 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.204     ;
; -10.161 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.187     ;
; -10.112 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.136     ;
; -10.101 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.127     ;
; -10.093 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.114     ;
; -10.083 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.102     ;
; -10.081 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.100     ;
; -10.068 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.092     ;
; -10.058 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.079     ;
; -10.057 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.083     ;
; -10.044 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.065     ;
; -10.032 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.056     ;
; -10.031 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.050     ;
; -10.026 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.045     ;
; -10.007 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.033     ;
; -10.007 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 11.028     ;
; -9.926  ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.952     ;
; -9.924  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.950     ;
; -9.922  ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.941     ;
; -9.913  ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.937     ;
; -9.909  ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.926     ;
; -9.908  ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.932     ;
; -9.904  ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.921     ;
; -9.898  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.924     ;
; -9.897  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 10.918     ;
; -9.895  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 10.923     ;
; -9.889  ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.915     ;
; -9.885  ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.904     ;
; -9.884  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.903     ;
; -9.883  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.909     ;
; -9.882  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.908     ;
; -9.881  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 10.911     ;
; -9.879  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.898     ;
; -9.877  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.903     ;
; -9.867  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 10.895     ;
; -9.860  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 10.881     ;
; -9.858  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 10.886     ;
; -9.856  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.882     ;
; -9.845  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.869     ;
; -9.842  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 10.872     ;
; -9.842  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.868     ;
; -9.834  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.860     ;
; -9.834  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 10.862     ;
; -9.823  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 10.853     ;
; -9.817  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.839     ;
; -9.813  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.837     ;
; -9.804  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.824     ;
; -9.801  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.823     ;
; -9.799  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.819     ;
; -9.798  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.824     ;
; -9.795  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.819     ;
; -9.788  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.808     ;
; -9.788  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.814     ;
; -9.784  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.810     ;
; -9.783  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.803     ;
; -9.783  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.809     ;
; -9.780  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.802     ;
; -9.769  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.793     ;
; -9.766  ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.788     ;
; -9.766  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 10.796     ;
; -9.764  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.786     ;
; -9.764  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.788     ;
; -9.757  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.783     ;
; -9.753  ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.773     ;
; -9.748  ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.768     ;
; -9.744  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.770     ;
; -9.741  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 10.771     ;
; -9.739  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.765     ;
; -9.737  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.763     ;
; -9.734  ; regbuf:rgB|sr_out[2]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.744     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.521 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.662 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.734 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.998      ;
; 0.734 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.998      ;
; 0.802 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.829 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.856 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.121      ;
; 0.937 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.995 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.260      ;
; 0.997 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.262      ;
; 0.998 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.263      ;
; 1.058 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.059 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.327      ;
; 1.069 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.335      ;
; 1.078 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.086 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.354      ;
; 1.098 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.356      ;
; 1.106 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.372      ;
; 1.111 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.112 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 1.375      ;
; 1.113 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 1.376      ;
; 1.117 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.376      ;
; 1.119 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.386      ;
; 1.130 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 1.389      ;
; 1.135 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.004      ; 1.405      ;
; 1.138 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 1.408      ;
; 1.142 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.399      ;
; 1.163 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.429      ;
; 1.163 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.429      ;
; 1.210 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.232 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.279 ; regbuf:regULA|sr_out[12]                  ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.552      ;
; 1.284 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.551      ;
; 1.297 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 1.557      ;
; 1.303 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.595      ;
; 1.314 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.576      ;
; 1.316 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.323 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.591      ;
; 1.334 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.354 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.619      ;
; 1.364 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.630      ;
; 1.372 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.642      ;
; 1.372 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.627      ;
; 1.374 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.635      ;
; 1.383 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.384 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.385 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.651      ;
; 1.386 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.656      ;
; 1.388 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.681      ;
; 1.388 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.645      ;
; 1.388 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.651      ;
; 1.392 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.658      ;
; 1.393 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.668      ;
; 1.417 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.685      ;
; 1.419 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.680      ;
; 1.419 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.680      ;
; 1.421 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.682      ;
; 1.441 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.702      ;
; 1.464 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.725      ;
; 1.465 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.726      ;
; 1.468 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.469 ; reg:ir|sr_out[25]                         ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.731      ;
; 1.491 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.776      ;
; 1.492 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.779      ;
; 1.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.765      ;
; 1.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.765      ;
; 1.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.765      ;
; 1.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.765      ;
; 1.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.765      ;
; 1.512 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.782      ;
; 1.520 ; regbuf:regULA|sr_out[13]                  ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.795      ;
; 1.521 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 1.792      ;
; 1.544 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.013     ; 1.797      ;
; 1.544 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 1.815      ;
; 1.548 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.808      ;
; 1.550 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.816      ;
; 1.551 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.843      ;
; 1.553 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.820      ;
; 1.553 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.813      ;
; 1.564 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.826      ;
; 1.571 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 1.832      ;
; 1.576 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.584 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.848      ;
; 1.586 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.880      ;
; 1.586 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 1.842      ;
; 1.594 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.885      ;
; 1.602 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.890      ;
; 1.604 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.871      ;
; 1.614 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.883      ;
; 1.615 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.905      ;
; 1.616 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.045      ; 1.895      ;
; 1.624 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.918      ;
; 1.634 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.902      ;
; 1.636 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.918      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.650 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.938      ;
; 0.657 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.945      ;
; 0.660 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.948      ;
; 0.901 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.194      ;
; 0.904 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.193      ;
; 0.925 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.217      ;
; 0.928 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.209      ;
; 0.968 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.263      ;
; 1.198 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.493      ;
; 1.409 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.698      ;
; 1.446 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.745      ;
; 1.649 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.943      ;
; 1.660 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.951      ;
; 1.673 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.973      ;
; 1.688 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.978      ;
; 1.696 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.993      ;
; 1.703 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.013      ;
; 1.706 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.005      ;
; 1.721 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.012      ;
; 1.726 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.025      ;
; 1.757 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.057      ;
; 1.767 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.062      ;
; 1.836 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.129      ;
; 1.890 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.183      ;
; 1.904 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.195      ;
; 1.923 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.223      ;
; 1.955 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.248      ;
; 1.976 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.273      ;
; 1.990 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.289      ;
; 2.031 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.333      ;
; 2.035 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.332      ;
; 2.053 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.339      ;
; 2.063 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.347      ;
; 2.083 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.367      ;
; 2.146 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.456      ;
; 2.149 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.459      ;
; 2.189 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.494      ;
; 2.232 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.516      ;
; 2.280 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.575      ;
; 2.294 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.580      ;
; 2.313 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.623      ;
; 2.378 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.664      ;
; 2.424 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.708      ;
; 2.457 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.746      ;
; 2.472 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.763      ;
; 2.503 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.794      ;
; 2.514 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.803      ;
; 2.529 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.820      ;
; 2.539 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.846      ;
; 2.554 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.843      ;
; 2.607 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.893      ;
; 2.617 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.910      ;
; 2.632 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.916      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.686 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.974      ;
; 2.701 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.991      ;
; 2.702 ; reg:pc|sr_out[9]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 3.002      ;
; 2.708 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.001      ;
; 2.732 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 3.021      ;
; 2.736 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 3.022      ;
; 2.809 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 3.103      ;
; 2.830 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 3.122      ;
; 2.836 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 3.128      ;
; 2.843 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 3.137      ;
; 2.856 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 3.140      ;
; 2.857 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 3.141      ;
; 2.871 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 3.157      ;
; 2.880 ; reg:pc|sr_out[4]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 3.180      ;
; 2.905 ; reg:pc|sr_out[4]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.203      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.383 ; -0.383 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.415 ; 21.415 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.514 ; 19.514 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.868 ; 17.868 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.491 ; 20.491 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.990 ; 18.990 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.110 ; 20.110 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.345 ; 18.345 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 21.415 ; 21.415 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.251 ; 18.251 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.673 ; 17.673 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.475 ; 19.475 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.796 ; 19.796 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.119 ; 20.119 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.119 ; 19.119 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.700 ; 17.700 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.464 ; 19.464 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.921 ; 18.921 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.748 ; 19.748 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.852 ; 17.852 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.848 ; 19.848 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.379 ; 18.379 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.784 ; 19.784 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.577 ; 20.577 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.386 ; 21.386 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.755 ; 18.755 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.235 ; 18.235 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.176 ; 18.176 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.982 ; 20.982 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.604 ; 19.604 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.368 ; 20.368 ; Rise       ; clk             ;
;  data[31] ; clk        ; 20.093 ; 20.093 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.123 ; 14.123 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.165 ; 12.165 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.520 ; 12.520 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.319 ; 12.319 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.003 ; 12.003 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.978 ; 12.978 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.301 ; 13.301 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.759 ; 12.759 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.512 ; 12.512 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.134 ; 13.134 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.603 ; 12.603 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.887 ; 12.887 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.420 ; 12.420 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.619 ; 12.619 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.709 ; 13.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.387 ; 12.387 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.541 ; 12.541 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.670 ; 12.670 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.615 ; 12.615 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.123 ; 14.123 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.371  ; 9.371  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.004  ; 9.004  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.782 ; 10.782 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.816  ; 9.816  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.192  ; 9.192  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.962 ; 10.962 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.265  ; 9.265  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.375  ; 9.375  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.632  ; 9.632  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.121  ; 9.121  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.560  ; 9.560  ; Rise       ; clk             ;
;  data[17] ; clk        ; 10.329 ; 10.329 ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.271  ; 9.271  ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.812 ; 10.812 ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.387 ; 10.387 ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.409 ; 10.409 ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.005  ; 9.005  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.144 ; 10.144 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.555  ; 9.555  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.165 ; 12.165 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.520 ; 12.520 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.319 ; 12.319 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.003 ; 12.003 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.978 ; 12.978 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.301 ; 13.301 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.759 ; 12.759 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.512 ; 12.512 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.134 ; 13.134 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.603 ; 12.603 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.887 ; 12.887 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.420 ; 12.420 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.619 ; 12.619 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.709 ; 13.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.387 ; 12.387 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.541 ; 12.541 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.670 ; 12.670 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.615 ; 12.615 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.123 ; 14.123 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; debug[0]   ; data[1]     ; 9.850  ; 9.850  ; 9.850  ; 9.850  ;
; debug[0]   ; data[2]     ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; debug[0]   ; data[3]     ; 9.992  ; 9.992  ; 9.992  ; 9.992  ;
; debug[0]   ; data[4]     ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; debug[0]   ; data[5]     ; 10.635 ; 10.635 ; 10.635 ; 10.635 ;
; debug[0]   ; data[6]     ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[7]     ; 10.751 ; 10.751 ; 10.751 ; 10.751 ;
; debug[0]   ; data[8]     ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; debug[0]   ; data[9]     ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; debug[0]   ; data[10]    ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; debug[0]   ; data[11]    ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; debug[0]   ; data[12]    ; 9.815  ; 9.815  ; 9.815  ; 9.815  ;
; debug[0]   ; data[13]    ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; debug[0]   ; data[14]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; debug[0]   ; data[15]    ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; debug[0]   ; data[16]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; debug[0]   ; data[17]    ; 10.080 ; 10.080 ; 10.080 ; 10.080 ;
; debug[0]   ; data[18]    ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; debug[0]   ; data[19]    ; 9.227  ; 9.227  ; 9.227  ; 9.227  ;
; debug[0]   ; data[20]    ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; debug[0]   ; data[21]    ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; debug[0]   ; data[22]    ; 12.180 ; 12.180 ; 12.180 ; 12.180 ;
; debug[0]   ; data[23]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[0]   ; data[24]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[25]    ; 9.314  ; 9.314  ; 9.314  ; 9.314  ;
; debug[0]   ; data[26]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[27]    ; 10.025 ; 10.025 ; 10.025 ; 10.025 ;
; debug[0]   ; data[28]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; debug[0]   ; data[29]    ; 11.339 ; 11.339 ; 11.339 ; 11.339 ;
; debug[0]   ; data[30]    ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[31]    ; 10.860 ; 10.860 ; 10.860 ; 10.860 ;
; debug[1]   ; data[0]     ; 11.188 ; 11.188 ; 11.188 ; 11.188 ;
; debug[1]   ; data[1]     ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; debug[1]   ; data[2]     ; 8.793  ; 8.793  ; 8.793  ; 8.793  ;
; debug[1]   ; data[3]     ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; debug[1]   ; data[4]     ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; debug[1]   ; data[5]     ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; debug[1]   ; data[6]     ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; debug[1]   ; data[7]     ; 8.813  ; 8.813  ; 8.813  ; 8.813  ;
; debug[1]   ; data[8]     ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[1]   ; data[9]     ; 11.217 ; 11.217 ; 11.217 ; 11.217 ;
; debug[1]   ; data[10]    ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; debug[1]   ; data[11]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; debug[1]   ; data[12]    ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; debug[1]   ; data[13]    ; 11.878 ; 11.878 ; 11.878 ; 11.878 ;
; debug[1]   ; data[14]    ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; debug[1]   ; data[15]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; debug[1]   ; data[16]    ; 11.370 ; 11.370 ; 11.370 ; 11.370 ;
; debug[1]   ; data[17]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; debug[1]   ; data[18]    ; 11.271 ; 11.271 ; 11.271 ; 11.271 ;
; debug[1]   ; data[19]    ; 10.079 ; 10.079 ; 10.079 ; 10.079 ;
; debug[1]   ; data[20]    ; 11.302 ; 11.302 ; 11.302 ; 11.302 ;
; debug[1]   ; data[21]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[22]    ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; debug[1]   ; data[23]    ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; debug[1]   ; data[24]    ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; debug[1]   ; data[25]    ; 9.028  ; 9.028  ; 9.028  ; 9.028  ;
; debug[1]   ; data[26]    ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; debug[1]   ; data[27]    ; 10.949 ; 10.949 ; 10.949 ; 10.949 ;
; debug[1]   ; data[28]    ; 10.560 ; 10.560 ; 10.560 ; 10.560 ;
; debug[1]   ; data[29]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[30]    ; 11.142 ; 11.142 ; 11.142 ; 11.142 ;
; debug[1]   ; data[31]    ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; debug[0]   ; data[1]     ; 9.189  ; 9.189  ; 9.189  ; 9.189  ;
; debug[0]   ; data[2]     ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; debug[0]   ; data[3]     ; 9.279  ; 9.279  ; 9.279  ; 9.279  ;
; debug[0]   ; data[4]     ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; debug[0]   ; data[5]     ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[0]   ; data[6]     ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[7]     ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; debug[0]   ; data[8]     ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; debug[0]   ; data[9]     ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; debug[0]   ; data[10]    ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; debug[0]   ; data[11]    ; 10.525 ; 10.525 ; 10.525 ; 10.525 ;
; debug[0]   ; data[12]    ; 9.815  ; 9.815  ; 9.815  ; 9.815  ;
; debug[0]   ; data[13]    ; 10.031 ; 10.031 ; 10.031 ; 10.031 ;
; debug[0]   ; data[14]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; debug[0]   ; data[15]    ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; debug[0]   ; data[16]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; debug[0]   ; data[17]    ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; debug[0]   ; data[18]    ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; debug[0]   ; data[19]    ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[0]   ; data[20]    ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; debug[0]   ; data[21]    ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; debug[0]   ; data[22]    ; 12.180 ; 12.180 ; 12.180 ; 12.180 ;
; debug[0]   ; data[23]    ; 9.048  ; 9.048  ; 9.048  ; 9.048  ;
; debug[0]   ; data[24]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[25]    ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; debug[0]   ; data[26]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[27]    ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; debug[0]   ; data[28]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; debug[0]   ; data[29]    ; 10.932 ; 10.932 ; 10.932 ; 10.932 ;
; debug[0]   ; data[30]    ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[31]    ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; debug[1]   ; data[0]     ; 10.667 ; 10.667 ; 10.667 ; 10.667 ;
; debug[1]   ; data[1]     ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; debug[1]   ; data[2]     ; 7.847  ; 7.847  ; 7.847  ; 7.847  ;
; debug[1]   ; data[3]     ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; debug[1]   ; data[4]     ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; debug[1]   ; data[5]     ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; debug[1]   ; data[6]     ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; debug[1]   ; data[7]     ; 8.813  ; 8.813  ; 8.813  ; 8.813  ;
; debug[1]   ; data[8]     ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; debug[1]   ; data[9]     ; 11.217 ; 11.217 ; 11.217 ; 11.217 ;
; debug[1]   ; data[10]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[11]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; debug[1]   ; data[12]    ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; debug[1]   ; data[13]    ; 11.878 ; 11.878 ; 11.878 ; 11.878 ;
; debug[1]   ; data[14]    ; 8.754  ; 8.754  ; 8.754  ; 8.754  ;
; debug[1]   ; data[15]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; debug[1]   ; data[16]    ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; debug[1]   ; data[17]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; debug[1]   ; data[18]    ; 10.227 ; 10.227 ; 10.227 ; 10.227 ;
; debug[1]   ; data[19]    ; 10.079 ; 10.079 ; 10.079 ; 10.079 ;
; debug[1]   ; data[20]    ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; debug[1]   ; data[21]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[22]    ; 8.980  ; 8.980  ; 8.980  ; 8.980  ;
; debug[1]   ; data[23]    ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; debug[1]   ; data[24]    ; 9.808  ; 9.808  ; 9.808  ; 9.808  ;
; debug[1]   ; data[25]    ; 9.028  ; 9.028  ; 9.028  ; 9.028  ;
; debug[1]   ; data[26]    ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; debug[1]   ; data[27]    ; 10.949 ; 10.949 ; 10.949 ; 10.949 ;
; debug[1]   ; data[28]    ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; debug[1]   ; data[29]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[30]    ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; debug[1]   ; data[31]    ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.613 ; -691.066      ;
; clk_rom ; -4.044 ; -105.290      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.238 ; 0.000         ;
; clk_rom ; 0.263 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.613 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.638      ;
; -5.613 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.638      ;
; -5.613 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.638      ;
; -5.612 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.635      ;
; -5.607 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.633      ;
; -5.607 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.633      ;
; -5.607 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.633      ;
; -5.578 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.607      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.580      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.580      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.580      ;
; -5.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.577      ;
; -5.549 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.575      ;
; -5.549 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.575      ;
; -5.549 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.575      ;
; -5.542 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.572      ;
; -5.542 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.572      ;
; -5.542 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.572      ;
; -5.541 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.569      ;
; -5.536 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.567      ;
; -5.536 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.567      ;
; -5.536 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.567      ;
; -5.520 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.549      ;
; -5.517 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.544      ;
; -5.517 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.544      ;
; -5.517 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.544      ;
; -5.507 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 6.541      ;
; -5.506 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.533      ;
; -5.506 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.533      ;
; -5.504 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.528      ;
; -5.497 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.522      ;
; -5.497 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.522      ;
; -5.497 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.522      ;
; -5.496 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.519      ;
; -5.494 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.526      ;
; -5.494 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.526      ;
; -5.494 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.526      ;
; -5.494 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.526      ;
; -5.494 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.526      ;
; -5.493 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.523      ;
; -5.492 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.520      ;
; -5.491 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.517      ;
; -5.491 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.517      ;
; -5.491 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.517      ;
; -5.488 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.521      ;
; -5.488 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.521      ;
; -5.488 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.521      ;
; -5.479 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.512      ;
; -5.479 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.512      ;
; -5.479 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.512      ;
; -5.479 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.512      ;
; -5.478 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.511      ;
; -5.478 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.511      ;
; -5.469 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.494      ;
; -5.469 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.494      ;
; -5.469 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.494      ;
; -5.468 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.491      ;
; -5.467 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.499      ;
; -5.463 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.489      ;
; -5.463 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.489      ;
; -5.463 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.489      ;
; -5.462 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.492      ;
; -5.462 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.492      ;
; -5.462 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.492      ;
; -5.462 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.492      ;
; -5.462 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.491      ;
; -5.459 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.495      ;
; -5.459 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.486      ;
; -5.459 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.486      ;
; -5.459 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.486      ;
; -5.454 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.479      ;
; -5.454 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.479      ;
; -5.454 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.479      ;
; -5.453 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.476      ;
; -5.448 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.475      ;
; -5.448 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.475      ;
; -5.448 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.474      ;
; -5.448 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.474      ;
; -5.448 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.474      ;
; -5.446 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.478      ;
; -5.446 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.478      ;
; -5.446 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.478      ;
; -5.446 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.470      ;
; -5.445 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.475      ;
; -5.445 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.475      ;
; -5.445 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.475      ;
; -5.444 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.472      ;
; -5.439 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.470      ;
; -5.439 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.470      ;
; -5.439 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.470      ;
; -5.436 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.468      ;
; -5.436 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.468      ;
; -5.435 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.467      ;
; -5.435 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.467      ;
; -5.434 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.463      ;
; -5.434 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.462      ;
; -5.433 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.462      ;
; -5.431 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.464      ;
; -5.423 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.460      ;
; -5.423 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.460      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.044 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.100      ;
; -4.019 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.075      ;
; -4.012 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.067      ;
; -4.004 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.059      ;
; -3.974 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.030      ;
; -3.972 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.028      ;
; -3.971 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.027      ;
; -3.965 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.020      ;
; -3.964 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.019      ;
; -3.964 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 5.025      ;
; -3.958 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.018      ;
; -3.957 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.017      ;
; -3.956 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.012      ;
; -3.950 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.005      ;
; -3.949 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.005      ;
; -3.949 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.004      ;
; -3.947 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.003      ;
; -3.947 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.003      ;
; -3.945 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 5.000      ;
; -3.944 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.999      ;
; -3.942 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.997      ;
; -3.940 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 5.001      ;
; -3.934 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.989      ;
; -3.932 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.988      ;
; -3.918 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.979      ;
; -3.901 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.963      ;
; -3.893 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.954      ;
; -3.886 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.946      ;
; -3.878 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.938      ;
; -3.876 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.938      ;
; -3.869 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.928      ;
; -3.869 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.930      ;
; -3.861 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.921      ;
; -3.861 ; reg:pc|sr_out[10]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.922      ;
; -3.854 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.913      ;
; -3.846 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.906      ;
; -3.835 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.891      ;
; -3.829 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.884      ;
; -3.828 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.883      ;
; -3.822 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.878      ;
; -3.811 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.867      ;
; -3.808 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.867      ;
; -3.806 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.866      ;
; -3.797 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.853      ;
; -3.790 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.850      ;
; -3.790 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.845      ;
; -3.790 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.846      ;
; -3.788 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.848      ;
; -3.787 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.847      ;
; -3.782 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.837      ;
; -3.775 ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.836      ;
; -3.768 ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.823      ;
; -3.765 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.821      ;
; -3.758 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.813      ;
; -3.758 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.818      ;
; -3.750 ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.811      ;
; -3.750 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.805      ;
; -3.749 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.813      ;
; -3.748 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.811      ;
; -3.746 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.811      ;
; -3.743 ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.803      ;
; -3.743 ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.798      ;
; -3.743 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.803      ;
; -3.741 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.806      ;
; -3.739 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.797      ;
; -3.736 ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.790      ;
; -3.736 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.796      ;
; -3.736 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.795      ;
; -3.735 ; reg:pc|sr_out[9]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.795      ;
; -3.733 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.792      ;
; -3.728 ; reg:pc|sr_out[7]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.782      ;
; -3.728 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.788      ;
; -3.727 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.791      ;
; -3.725 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.785      ;
; -3.723 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.786      ;
; -3.720 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.780      ;
; -3.718 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.778      ;
; -3.716 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.778      ;
; -3.714 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.772      ;
; -3.713 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.771      ;
; -3.708 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.770      ;
; -3.707 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.772      ;
; -3.707 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.764      ;
; -3.704 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.764      ;
; -3.700 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.758      ;
; -3.699 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.756      ;
; -3.692 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.751      ;
; -3.692 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.757      ;
; -3.689 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.749      ;
; -3.688 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.746      ;
; -3.688 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.747      ;
; -3.682 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.741      ;
; -3.681 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.738      ;
; -3.680 ; reg:ir|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.740      ;
; -3.680 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.739      ;
; -3.678 ; regbuf:rgB|sr_out[2]                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.726      ;
; -3.676 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.735      ;
; -3.675 ; reg:pc|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.733      ;
; -3.674 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.734      ;
; -3.673 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.732      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.298 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.338 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.488      ;
; 0.340 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.490      ;
; 0.363 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.376 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.394 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.545      ;
; 0.414 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.458 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.461 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.612      ;
; 0.464 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.615      ;
; 0.465 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.616      ;
; 0.488 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.494 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.649      ;
; 0.500 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.507 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 0.656      ;
; 0.507 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.654      ;
; 0.507 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 0.656      ;
; 0.507 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.661      ;
; 0.511 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.664      ;
; 0.531 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.538 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.683      ;
; 0.540 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.683      ;
; 0.550 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.748      ;
; 0.551 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.003      ; 0.706      ;
; 0.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.710      ;
; 0.556 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 0.701      ;
; 0.558 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.590 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.737      ;
; 0.591 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; regbuf:regULA|sr_out[12]                  ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.750      ;
; 0.596 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.750      ;
; 0.599 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.797      ;
; 0.606 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.612 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.765      ;
; 0.626 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.780      ;
; 0.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.635 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.786      ;
; 0.639 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.786      ;
; 0.639 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.790      ;
; 0.647 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.801      ;
; 0.647 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.655 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.853      ;
; 0.657 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.801      ;
; 0.657 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.817      ;
; 0.658 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.806      ;
; 0.663 ; reg:ir|sr_out[25]                         ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 0.812      ;
; 0.672 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.865      ;
; 0.672 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.819      ;
; 0.674 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.821      ;
; 0.676 ; regbuf:regULA|sr_out[13]                  ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.835      ;
; 0.677 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.874      ;
; 0.677 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.872      ;
; 0.678 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.870      ;
; 0.681 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.826      ;
; 0.686 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.885      ;
; 0.687 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.833      ;
; 0.687 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.833      ;
; 0.690 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.836      ;
; 0.691 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.887      ;
; 0.696 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.843      ;
; 0.701 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.702 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.850      ;
; 0.703 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.855      ;
; 0.706 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.905      ;
; 0.706 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.861      ;
; 0.709 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.897      ;
; 0.713 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.902      ;
; 0.713 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.869      ;
; 0.715 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.869      ;
; 0.716 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.910      ;
; 0.716 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.724 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.003     ; 0.873      ;
; 0.725 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.881      ;
; 0.726 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.869      ;
; 0.731 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.887      ;
; 0.738 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.010     ; 0.880      ;
; 0.738 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.888      ;
; 0.742 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.887      ;
; 0.743 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.931      ;
; 0.745 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.893      ;
; 0.747 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.895      ;
; 0.748 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.901      ;
; 0.750 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.904      ;
; 0.756 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.909      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.457      ;
; 0.268 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.462      ;
; 0.269 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.463      ;
; 0.382 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.581      ;
; 0.383 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.579      ;
; 0.395 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.592      ;
; 0.403 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.592      ;
; 0.415 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.616      ;
; 0.512 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.713      ;
; 0.599 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.794      ;
; 0.628 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.832      ;
; 0.717 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.914      ;
; 0.726 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.931      ;
; 0.738 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.942      ;
; 0.743 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.939      ;
; 0.744 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.960      ;
; 0.746 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.941      ;
; 0.752 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.956      ;
; 0.754 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.955      ;
; 0.756 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.960      ;
; 0.782 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.987      ;
; 0.784 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.985      ;
; 0.825 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.022      ;
; 0.831 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.030      ;
; 0.833 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.032      ;
; 0.846 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.051      ;
; 0.850 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.048      ;
; 0.870 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.074      ;
; 0.909 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.115      ;
; 0.914 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.118      ;
; 0.929 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.135      ;
; 0.937 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.128      ;
; 0.940 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.156      ;
; 0.945 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.137      ;
; 0.953 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.144      ;
; 0.971 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.187      ;
; 0.994 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.204      ;
; 1.000 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.191      ;
; 1.026 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.218      ;
; 1.035 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.251      ;
; 1.068 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.269      ;
; 1.070 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.262      ;
; 1.101 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.292      ;
; 1.116 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.312      ;
; 1.119 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.314      ;
; 1.120 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.316      ;
; 1.127 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.323      ;
; 1.128 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.323      ;
; 1.136 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.331      ;
; 1.145 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.343      ;
; 1.176 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.368      ;
; 1.196 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.394      ;
; 1.196 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.387      ;
; 1.199 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.395      ;
; 1.207 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.404      ;
; 1.209 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.421      ;
; 1.209 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.413      ;
; 1.233 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.428      ;
; 1.245 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.437      ;
; 1.266 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.466      ;
; 1.280 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.479      ;
; 1.285 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.485      ;
; 1.285 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.490      ;
; 1.286 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.485      ;
; 1.287 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.478      ;
; 1.289 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.488      ;
; 1.290 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.481      ;
; 1.295 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.487      ;
; 1.305 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.509      ;
; 1.326 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.522      ;
; 1.346 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.541      ;
; 1.366 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.561      ;
; 1.366 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.562      ;
; 1.371 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.563      ;
; 1.390 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.586      ;
; 1.402 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.594      ;
; 1.409 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.596      ;
; 1.410 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.601      ;
; 1.417 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.604      ;
; 1.424 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.612      ;
; 1.449 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.637      ;
; 1.451 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.650      ;
; 1.459 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.657      ;
; 1.473 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.676      ;
; 1.487 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.679      ;
; 1.507 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.698      ;
; 1.547 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.746      ;
; 1.555 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.754      ;
; 1.562 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.762      ;
; 1.578 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.777      ;
; 1.587 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.787      ;
; 1.598 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.796      ;
; 1.608 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.800      ;
; 1.622 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.813      ;
; 1.630 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.821      ;
; 1.636 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.828      ;
; 1.654 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.849      ;
; 1.737 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.933      ;
; 1.811 ; regbuf:rgA|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.010      ;
; 1.822 ; reg:ir|sr_out[15]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.022      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.368 ; 1.368 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.055 ; 0.055 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.494 ; 10.494 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.663  ; 9.663  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.857  ; 8.857  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.989  ; 9.989  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.221  ; 9.221  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.884  ; 9.884  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.900  ; 8.900  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.308 ; 10.308 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.677  ; 9.677  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.840  ; 8.840  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.262  ; 9.262  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.562  ; 9.562  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.343  ; 9.343  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.737  ; 8.737  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.307  ; 9.307  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.698  ; 9.698  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.761  ; 8.761  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.794  ; 9.794  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.127  ; 9.127  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.778  ; 9.778  ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.494 ; 10.494 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.225  ; 9.225  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.056  ; 9.056  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.357 ; 10.357 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.681  ; 9.681  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.883  ; 7.883  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.146  ; 7.146  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.011  ; 7.011  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.123  ; 7.123  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.917  ; 6.917  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.948  ; 6.948  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795  ; 6.795  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.238  ; 7.238  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.459  ; 7.459  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.134  ; 7.134  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.863  ; 6.863  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.213  ; 7.213  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.112  ; 7.112  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.310  ; 7.310  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.154  ; 7.154  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.271  ; 7.271  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.034  ; 7.034  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.025  ; 7.025  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.161  ; 7.161  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.041  ; 7.041  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.886  ; 6.886  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.014  ; 7.014  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.153  ; 7.153  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.694  ; 7.694  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.938  ; 6.938  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.104  ; 7.104  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.734  ; 6.734  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.755  ; 6.755  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.148  ; 7.148  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.182  ; 7.182  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.417  ; 7.417  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.884  ; 6.884  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.883  ; 7.883  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.722 ; 4.722 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.722 ; 4.722 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.617 ; 5.617 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.735 ; 5.735 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.068 ; 5.068 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.090 ; 5.090 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.525 ; 5.525 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.723 ; 5.723 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.558 ; 5.558 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.390 ; 5.390 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.353 ; 5.353 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.146 ; 7.146 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.123 ; 7.123 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.917 ; 6.917 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.948 ; 6.948 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.238 ; 7.238 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.459 ; 7.459 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.134 ; 7.134 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.863 ; 6.863 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.213 ; 7.213 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.112 ; 7.112 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.310 ; 7.310 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.154 ; 7.154 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.271 ; 7.271 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.034 ; 7.034 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.025 ; 7.025 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.161 ; 7.161 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.041 ; 7.041 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.886 ; 6.886 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.014 ; 7.014 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.153 ; 7.153 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.694 ; 7.694 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.938 ; 6.938 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.104 ; 7.104 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.755 ; 6.755 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.182 ; 7.182 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.417 ; 7.417 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.883 ; 7.883 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[1]     ; 5.128 ; 5.128 ; 5.128 ; 5.128 ;
; debug[0]   ; data[2]     ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; debug[0]   ; data[3]     ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[0]   ; data[4]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; debug[0]   ; data[5]     ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; debug[0]   ; data[6]     ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; debug[0]   ; data[7]     ; 5.497 ; 5.497 ; 5.497 ; 5.497 ;
; debug[0]   ; data[8]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; debug[0]   ; data[9]     ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; debug[0]   ; data[10]    ; 4.770 ; 4.770 ; 4.770 ; 4.770 ;
; debug[0]   ; data[11]    ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; debug[0]   ; data[12]    ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; debug[0]   ; data[13]    ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; debug[0]   ; data[14]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[15]    ; 4.928 ; 4.928 ; 4.928 ; 4.928 ;
; debug[0]   ; data[16]    ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; debug[0]   ; data[17]    ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; debug[0]   ; data[18]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[19]    ; 4.690 ; 4.690 ; 4.690 ; 4.690 ;
; debug[0]   ; data[20]    ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; debug[0]   ; data[21]    ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; debug[0]   ; data[22]    ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; debug[0]   ; data[23]    ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; debug[0]   ; data[24]    ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; debug[0]   ; data[25]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[0]   ; data[26]    ; 4.218 ; 4.218 ; 4.218 ; 4.218 ;
; debug[0]   ; data[27]    ; 5.101 ; 5.101 ; 5.101 ; 5.101 ;
; debug[0]   ; data[28]    ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; debug[0]   ; data[29]    ; 5.734 ; 5.734 ; 5.734 ; 5.734 ;
; debug[0]   ; data[30]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; debug[0]   ; data[31]    ; 5.544 ; 5.544 ; 5.544 ; 5.544 ;
; debug[1]   ; data[0]     ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; debug[1]   ; data[1]     ; 5.410 ; 5.410 ; 5.410 ; 5.410 ;
; debug[1]   ; data[2]     ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[1]   ; data[3]     ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; debug[1]   ; data[4]     ; 5.233 ; 5.233 ; 5.233 ; 5.233 ;
; debug[1]   ; data[5]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[6]     ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; debug[1]   ; data[7]     ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[8]     ; 5.385 ; 5.385 ; 5.385 ; 5.385 ;
; debug[1]   ; data[9]     ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; debug[1]   ; data[10]    ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; debug[1]   ; data[11]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[12]    ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; debug[1]   ; data[13]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[14]    ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[1]   ; data[15]    ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; debug[1]   ; data[16]    ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; debug[1]   ; data[17]    ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; debug[1]   ; data[18]    ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; debug[1]   ; data[19]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; debug[1]   ; data[20]    ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; debug[1]   ; data[21]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[1]   ; data[22]    ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; debug[1]   ; data[23]    ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[1]   ; data[24]    ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; debug[1]   ; data[25]    ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[1]   ; data[26]    ; 5.453 ; 5.453 ; 5.453 ; 5.453 ;
; debug[1]   ; data[27]    ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; debug[1]   ; data[28]    ; 5.380 ; 5.380 ; 5.380 ; 5.380 ;
; debug[1]   ; data[29]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[30]    ; 5.540 ; 5.540 ; 5.540 ; 5.540 ;
; debug[1]   ; data[31]    ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[1]     ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; debug[0]   ; data[2]     ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; debug[0]   ; data[3]     ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; debug[0]   ; data[4]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; debug[0]   ; data[5]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[0]   ; data[6]     ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; debug[0]   ; data[7]     ; 5.331 ; 5.331 ; 5.331 ; 5.331 ;
; debug[0]   ; data[8]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; debug[0]   ; data[9]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; debug[0]   ; data[10]    ; 4.770 ; 4.770 ; 4.770 ; 4.770 ;
; debug[0]   ; data[11]    ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; debug[0]   ; data[12]    ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; debug[0]   ; data[13]    ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; debug[0]   ; data[14]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[15]    ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; debug[0]   ; data[16]    ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; debug[0]   ; data[17]    ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; debug[0]   ; data[18]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[19]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[0]   ; data[20]    ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; debug[0]   ; data[21]    ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; debug[0]   ; data[22]    ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; debug[0]   ; data[23]    ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; debug[0]   ; data[24]    ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; debug[0]   ; data[25]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[26]    ; 4.218 ; 4.218 ; 4.218 ; 4.218 ;
; debug[0]   ; data[27]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; debug[0]   ; data[28]    ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; debug[0]   ; data[29]    ; 5.576 ; 5.576 ; 5.576 ; 5.576 ;
; debug[0]   ; data[30]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; debug[0]   ; data[31]    ; 5.499 ; 5.499 ; 5.499 ; 5.499 ;
; debug[1]   ; data[0]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; debug[1]   ; data[1]     ; 5.410 ; 5.410 ; 5.410 ; 5.410 ;
; debug[1]   ; data[2]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[1]   ; data[3]     ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; debug[1]   ; data[4]     ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; debug[1]   ; data[5]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[6]     ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; debug[1]   ; data[7]     ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[8]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; debug[1]   ; data[9]     ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; debug[1]   ; data[10]    ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; debug[1]   ; data[11]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[12]    ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; debug[1]   ; data[13]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[14]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[1]   ; data[15]    ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; debug[1]   ; data[16]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[17]    ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; debug[1]   ; data[18]    ; 5.213 ; 5.213 ; 5.213 ; 5.213 ;
; debug[1]   ; data[19]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; debug[1]   ; data[20]    ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; debug[1]   ; data[21]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[1]   ; data[22]    ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[1]   ; data[23]    ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[1]   ; data[24]    ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; debug[1]   ; data[25]    ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[1]   ; data[26]    ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; debug[1]   ; data[27]    ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; debug[1]   ; data[28]    ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; debug[1]   ; data[29]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[30]    ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[31]    ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.471   ; 0.238 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.471   ; 0.238 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -10.419   ; 0.263 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1895.375 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -1647.520 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -247.855  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.055 ; 0.055 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.415 ; 21.415 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.514 ; 19.514 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.868 ; 17.868 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.491 ; 20.491 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.990 ; 18.990 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.110 ; 20.110 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.345 ; 18.345 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 21.415 ; 21.415 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.251 ; 18.251 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.673 ; 17.673 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.475 ; 19.475 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.796 ; 19.796 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.119 ; 20.119 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.119 ; 19.119 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.700 ; 17.700 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.464 ; 19.464 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.921 ; 18.921 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.748 ; 19.748 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.852 ; 17.852 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.848 ; 19.848 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.379 ; 18.379 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.784 ; 19.784 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.577 ; 20.577 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.386 ; 21.386 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.755 ; 18.755 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.235 ; 18.235 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.176 ; 18.176 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.982 ; 20.982 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.604 ; 19.604 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.368 ; 20.368 ; Rise       ; clk             ;
;  data[31] ; clk        ; 20.093 ; 20.093 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.123 ; 14.123 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.165 ; 12.165 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.520 ; 12.520 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.319 ; 12.319 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.089 ; 12.089 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.003 ; 12.003 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.978 ; 12.978 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.301 ; 13.301 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.759 ; 12.759 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.867 ; 12.867 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.512 ; 12.512 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.134 ; 13.134 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.603 ; 12.603 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.887 ; 12.887 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.420 ; 12.420 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.294 ; 12.294 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.619 ; 12.619 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.709 ; 13.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.387 ; 12.387 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.541 ; 12.541 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.670 ; 12.670 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.615 ; 12.615 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.220 ; 13.220 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.184 ; 12.184 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 14.123 ; 14.123 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.722 ; 4.722 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.722 ; 4.722 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.617 ; 5.617 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.397 ; 5.397 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.735 ; 5.735 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.068 ; 5.068 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.090 ; 5.090 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.414 ; 5.414 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.955 ; 4.955 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.525 ; 5.525 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.723 ; 5.723 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.567 ; 5.567 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.558 ; 5.558 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.390 ; 5.390 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.353 ; 5.353 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.146 ; 7.146 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.123 ; 7.123 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.917 ; 6.917 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.948 ; 6.948 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.238 ; 7.238 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.459 ; 7.459 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.134 ; 7.134 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.863 ; 6.863 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.213 ; 7.213 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.112 ; 7.112 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.310 ; 7.310 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.154 ; 7.154 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.271 ; 7.271 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.034 ; 7.034 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.025 ; 7.025 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.161 ; 7.161 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.041 ; 7.041 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.886 ; 6.886 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.014 ; 7.014 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.153 ; 7.153 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.694 ; 7.694 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.938 ; 6.938 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.104 ; 7.104 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.734 ; 6.734 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.755 ; 6.755 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.182 ; 7.182 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.417 ; 7.417 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.883 ; 7.883 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 10.355 ; 10.355 ; 10.355 ; 10.355 ;
; debug[0]   ; data[1]     ; 9.850  ; 9.850  ; 9.850  ; 9.850  ;
; debug[0]   ; data[2]     ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; debug[0]   ; data[3]     ; 9.992  ; 9.992  ; 9.992  ; 9.992  ;
; debug[0]   ; data[4]     ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; debug[0]   ; data[5]     ; 10.635 ; 10.635 ; 10.635 ; 10.635 ;
; debug[0]   ; data[6]     ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[7]     ; 10.751 ; 10.751 ; 10.751 ; 10.751 ;
; debug[0]   ; data[8]     ; 10.258 ; 10.258 ; 10.258 ; 10.258 ;
; debug[0]   ; data[9]     ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; debug[0]   ; data[10]    ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; debug[0]   ; data[11]    ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; debug[0]   ; data[12]    ; 9.815  ; 9.815  ; 9.815  ; 9.815  ;
; debug[0]   ; data[13]    ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; debug[0]   ; data[14]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; debug[0]   ; data[15]    ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; debug[0]   ; data[16]    ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; debug[0]   ; data[17]    ; 10.080 ; 10.080 ; 10.080 ; 10.080 ;
; debug[0]   ; data[18]    ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; debug[0]   ; data[19]    ; 9.227  ; 9.227  ; 9.227  ; 9.227  ;
; debug[0]   ; data[20]    ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; debug[0]   ; data[21]    ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; debug[0]   ; data[22]    ; 12.180 ; 12.180 ; 12.180 ; 12.180 ;
; debug[0]   ; data[23]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[0]   ; data[24]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[25]    ; 9.314  ; 9.314  ; 9.314  ; 9.314  ;
; debug[0]   ; data[26]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[27]    ; 10.025 ; 10.025 ; 10.025 ; 10.025 ;
; debug[0]   ; data[28]    ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; debug[0]   ; data[29]    ; 11.339 ; 11.339 ; 11.339 ; 11.339 ;
; debug[0]   ; data[30]    ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[0]   ; data[31]    ; 10.860 ; 10.860 ; 10.860 ; 10.860 ;
; debug[1]   ; data[0]     ; 11.188 ; 11.188 ; 11.188 ; 11.188 ;
; debug[1]   ; data[1]     ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; debug[1]   ; data[2]     ; 8.793  ; 8.793  ; 8.793  ; 8.793  ;
; debug[1]   ; data[3]     ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; debug[1]   ; data[4]     ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; debug[1]   ; data[5]     ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; debug[1]   ; data[6]     ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; debug[1]   ; data[7]     ; 8.813  ; 8.813  ; 8.813  ; 8.813  ;
; debug[1]   ; data[8]     ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[1]   ; data[9]     ; 11.217 ; 11.217 ; 11.217 ; 11.217 ;
; debug[1]   ; data[10]    ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; debug[1]   ; data[11]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; debug[1]   ; data[12]    ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; debug[1]   ; data[13]    ; 11.878 ; 11.878 ; 11.878 ; 11.878 ;
; debug[1]   ; data[14]    ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; debug[1]   ; data[15]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; debug[1]   ; data[16]    ; 11.370 ; 11.370 ; 11.370 ; 11.370 ;
; debug[1]   ; data[17]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; debug[1]   ; data[18]    ; 11.271 ; 11.271 ; 11.271 ; 11.271 ;
; debug[1]   ; data[19]    ; 10.079 ; 10.079 ; 10.079 ; 10.079 ;
; debug[1]   ; data[20]    ; 11.302 ; 11.302 ; 11.302 ; 11.302 ;
; debug[1]   ; data[21]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; debug[1]   ; data[22]    ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; debug[1]   ; data[23]    ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; debug[1]   ; data[24]    ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; debug[1]   ; data[25]    ; 9.028  ; 9.028  ; 9.028  ; 9.028  ;
; debug[1]   ; data[26]    ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; debug[1]   ; data[27]    ; 10.949 ; 10.949 ; 10.949 ; 10.949 ;
; debug[1]   ; data[28]    ; 10.560 ; 10.560 ; 10.560 ; 10.560 ;
; debug[1]   ; data[29]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[30]    ; 11.142 ; 11.142 ; 11.142 ; 11.142 ;
; debug[1]   ; data[31]    ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[0]   ; data[1]     ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; debug[0]   ; data[2]     ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; debug[0]   ; data[3]     ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; debug[0]   ; data[4]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; debug[0]   ; data[5]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; debug[0]   ; data[6]     ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; debug[0]   ; data[7]     ; 5.331 ; 5.331 ; 5.331 ; 5.331 ;
; debug[0]   ; data[8]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; debug[0]   ; data[9]     ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; debug[0]   ; data[10]    ; 4.770 ; 4.770 ; 4.770 ; 4.770 ;
; debug[0]   ; data[11]    ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; debug[0]   ; data[12]    ; 4.926 ; 4.926 ; 4.926 ; 4.926 ;
; debug[0]   ; data[13]    ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; debug[0]   ; data[14]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[15]    ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; debug[0]   ; data[16]    ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; debug[0]   ; data[17]    ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; debug[0]   ; data[18]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[19]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[0]   ; data[20]    ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; debug[0]   ; data[21]    ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; debug[0]   ; data[22]    ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; debug[0]   ; data[23]    ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; debug[0]   ; data[24]    ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; debug[0]   ; data[25]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[26]    ; 4.218 ; 4.218 ; 4.218 ; 4.218 ;
; debug[0]   ; data[27]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; debug[0]   ; data[28]    ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; debug[0]   ; data[29]    ; 5.576 ; 5.576 ; 5.576 ; 5.576 ;
; debug[0]   ; data[30]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; debug[0]   ; data[31]    ; 5.499 ; 5.499 ; 5.499 ; 5.499 ;
; debug[1]   ; data[0]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; debug[1]   ; data[1]     ; 5.410 ; 5.410 ; 5.410 ; 5.410 ;
; debug[1]   ; data[2]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[1]   ; data[3]     ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; debug[1]   ; data[4]     ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; debug[1]   ; data[5]     ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[6]     ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; debug[1]   ; data[7]     ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[8]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; debug[1]   ; data[9]     ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; debug[1]   ; data[10]    ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; debug[1]   ; data[11]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[12]    ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; debug[1]   ; data[13]    ; 5.960 ; 5.960 ; 5.960 ; 5.960 ;
; debug[1]   ; data[14]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[1]   ; data[15]    ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; debug[1]   ; data[16]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[17]    ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; debug[1]   ; data[18]    ; 5.213 ; 5.213 ; 5.213 ; 5.213 ;
; debug[1]   ; data[19]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; debug[1]   ; data[20]    ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; debug[1]   ; data[21]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[1]   ; data[22]    ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[1]   ; data[23]    ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[1]   ; data[24]    ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; debug[1]   ; data[25]    ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[1]   ; data[26]    ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; debug[1]   ; data[27]    ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; debug[1]   ; data[28]    ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; debug[1]   ; data[29]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[30]    ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[31]    ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 70162    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 70162    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 20:14:44 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.471     -1647.520 clk 
    Info (332119):   -10.419      -247.855 clk_rom 
Info (332146): Worst-case hold slack is 0.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.519         0.000 clk 
    Info (332119):     0.650         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.613      -691.066 clk 
    Info (332119):    -4.044      -105.290 clk_rom 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 clk 
    Info (332119):     0.263         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Mon Dec 10 20:14:47 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


