# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Banc_de_registres.srcs/sources_1/new/banc_de_registres.vhd" \
"../../../../Banc_de_registres.srcs/sim_1/new/test_banc_de_registres.vhd" \

# Do not sort compile order
nosort
