04229nam a22006735i 45000010014000000030009000140050017000230060019000400070015000590080041000740100015001150200018001300240031001480350021001790400033002000410008002330440011002410720023002521000078002752450106003532640046004592640011005053000034005163360026005503370026005763380036006023470024006384900023006625050544006855060104012295200280013335200888016135380049025015460015025505880112025656500017026776500027026946500010027216500013027316500058027447730096028027730104028987730126030027760024031287760025031528560042031778560049032198560068032689120061033369120022033979120014034199120015034339120015034489120024034639120014034879120012035019120021035139120021035349783110717846DE-B159720210729020517.0m|||||o||d||||||||cr || ||||||||210729t20212021gw     fo  d z      ger d  a2021938686  a97831107178467 a10.1515/97831107178462doi  a(DE-B1597)567236  aDE-B1597bengcDE-B1597erda0 ager  agwcDE 7aCOM0110002bisacsh1 aWecker, Dieter, eauthor.4aut4http://id.loc.gov/vocabulary/relators/aut10aProzessorentwurf mit Verilog HDL :bModellierung und Synthese von Prozessormodellen /cDieter Wecker. 1aBerlin ;aBoston : bDe Gruyter, c[2021] 4c©2021  a1 online resource (X, 326 p.)  atextbtxt2rdacontent  acomputerbc2rdamedia  aonline resourcebcr2rdacarrier  atext filebPDF2rda0 aDe Gruyter Studium00tFrontmatter -- tVorwort -- tInhalt -- t1 Grundlagen -- t2 Das 12-Bit-Mikroprozessor-System(1) -- t3 Modellierung des 12-Bit-Mikroprozessor-Systems(1) -- t4 Das 12-Bit-Mikroprozessor-System(2) -- t5 Modellierung des Mikroprozessor-Systems(2) -- t6 Das 12-Bit-Mikroprozessor-System(3) -- t7 Das 16-Bit-Mikroprozessor-System(4) -- t8 Modellierung des Mikroprozessor-Systems(4) -- t9 Das 16-Bit Mikroprozessor-System(5) -- t10 Modellierung des 16-Bit-Mikroprozessor-Systems(5) -- tA Anhang -- tLiteratur -- tStichwortverzeichnis0 arestricted accessuhttp://purl.org/coar/access_right/c_16ecfonline access with authorization2star  aThe book introduces the design of microprocessors with the help of the hardware description language Verilog HDL. The target group of the book are mainly students of computer science and electrical engineering and developers who want to familiarize themselves with the topic.  aVerschiedene Entwürfe von 12- und 16-Bit-Mikroprozessoren sowie ihre Modellierung und mögliche Realisierung durch die Verwendung von FPGAs (Field Programmable Gate Array) werden in diesem Buch beschrieben. Dazu wird die Hardware-Beschreibungssprache Verilog HDL verwendet. In allen Phasen des Entwurfs wird der Source-Code ausführlich behandelt. Die Verilog-Modelle werden auf Basis der Synthese-Berichte miteinander verglichen und Vor- und Nachteile herausgearbeitet. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann. Mit den vermittelten Grundlagen kann der Leser eigene Prototypen für bestimmte Anwendungen erstellen. Zielgruppe des Buches sind vor allem Studierende der Fachrichtungen Informatik und Elektrotechnik sowie Entwickler, die sich in das Thema einarbeiten wollen.  aMode of access: Internet via World Wide Web.  aIn German.0 aDescription based on online resource; title from PDF title page (publisher's Web site, viewed 29. Jul 2021) 4aProzessoren. 4aTechnische Informatik. 4aVHDL. 4aVerilog. 7aCOMPUTERS / Systems Architecture / General.2bisacsh08iTitle is part of eBook package:dDe GruytertDG Plus DeG Package 2021 Part 1z978311075070608iTitle is part of eBook package:dDe GruytertEBOOK PACKAGE COMPLETE 2021z9783110753776oZDB-23-DGG08iTitle is part of eBook package:dDe GruytertEBOOK PACKAGE Engineering, Computer Sciences 2021z9783110753837oZDB-23-DEI0 cEPUBz97831107178910 cprintz978311071782240uhttps://doi.org/10.1515/978311071784640uhttps://www.degruyter.com/isbn/9783110717846423Coveruhttps://www.degruyter.com/cover/covers/9783110717846.jpg  a978-3-11-075070-6  DG Plus DeG Package 2021 Part 1b2021  aEBA_CL_CHCOMSGSEN  aEBA_DGALL  aEBA_EBKALL  aEBA_STMALL  aGBV-deGruyter-alles  aPDA12STME  aPDA5EBK  aZDB-23-DEIb2021  aZDB-23-DGGb2021