TimeQuest Timing Analyzer report for sync_general
Wed Sep 25 22:53:22 2019
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'Clk'
 12. Slow 1200mV 85C Model Setup: 'Clk_connect_recv'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Hold: 'Clk_connect_recv'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk_connect_recv'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Setup: 'Clk_connect_recv'
 30. Slow 1200mV 0C Model Hold: 'Clk'
 31. Slow 1200mV 0C Model Hold: 'Clk_connect_recv'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk_connect_recv'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'Clk'
 45. Fast 1200mV 0C Model Setup: 'Clk_connect_recv'
 46. Fast 1200mV 0C Model Hold: 'Clk'
 47. Fast 1200mV 0C Model Hold: 'Clk_connect_recv'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk_connect_recv'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sync_general                                                    ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }              ;
; Clk_connect_recv ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk_connect_recv } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 463.18 MHz ; 250.0 MHz       ; Clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 606.43 MHz ; 250.0 MHz       ; Clk_connect_recv ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clk              ; -1.159 ; -3.324        ;
; Clk_connect_recv ; -0.649 ; -3.844        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clk              ; 0.359 ; 0.000         ;
; Clk_connect_recv ; 0.382 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; Clk_connect_recv ; -3.000 ; -15.000               ;
; Clk              ; -3.000 ; -9.000                ;
+------------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.159 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 2.093      ;
; -1.157 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 2.091      ;
; -1.059 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.993      ;
; -1.057 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.991      ;
; -1.020 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.954      ;
; -1.018 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.952      ;
; -0.798 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.732      ;
; -0.417 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.351      ;
; -0.382 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.316      ;
; -0.362 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.296      ;
; -0.229 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.163      ;
; -0.198 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.132      ;
; -0.151 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.085      ;
; 0.275  ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk_connect_recv'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.649 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.640      ;
; -0.638 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.612      ;
; -0.527 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.518      ;
; -0.503 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.507      ;
; -0.501 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.505      ;
; -0.480 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.454      ;
; -0.468 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.442      ;
; -0.450 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.441      ;
; -0.407 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.398      ;
; -0.397 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.388      ;
; -0.373 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.347      ;
; -0.358 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.349      ;
; -0.284 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.288      ;
; -0.283 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.287      ;
; -0.283 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.287      ;
; -0.282 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.011     ; 1.286      ;
; -0.263 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.254      ;
; -0.263 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.254      ;
; -0.251 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.242      ;
; -0.214 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.205      ;
; -0.139 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.130      ;
; -0.137 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.111      ;
; -0.131 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.122      ;
; -0.109 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.100      ;
; -0.109 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.100      ;
; -0.106 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.097      ;
; -0.103 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 1.094      ;
; -0.068 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.042      ;
; -0.057 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 1.031      ;
; 0.082  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 0.892      ;
; 0.177  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 0.797      ;
; 0.182  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 0.792      ;
; 0.189  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 0.785      ;
; 0.193  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.041     ; 0.781      ;
; 0.318  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.659      ;
; 0.340  ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
; 0.340  ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.038     ; 0.637      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.723 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.941      ;
; 0.736 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.954      ;
; 0.743 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.961      ;
; 0.754 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.972      ;
; 0.927 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.145      ;
; 0.928 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.146      ;
; 0.935 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.153      ;
; 1.055 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.273      ;
; 1.091 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.309      ;
; 1.126 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.344      ;
; 1.129 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.347      ;
; 1.161 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.379      ;
; 1.277 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.495      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk_connect_recv'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.382 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.038      ; 0.580      ;
; 0.464 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.662      ;
; 0.465 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.663      ;
; 0.471 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.669      ;
; 0.474 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.672      ;
; 0.573 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.771      ;
; 0.659 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.857      ;
; 0.660 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.858      ;
; 0.720 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.953      ;
; 0.723 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.956      ;
; 0.730 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.963      ;
; 0.732 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.965      ;
; 0.732 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.965      ;
; 0.743 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.976      ;
; 0.746 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 0.979      ;
; 0.767 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.965      ;
; 0.781 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.979      ;
; 0.831 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.064      ;
; 0.837 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.070      ;
; 0.843 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.076      ;
; 0.843 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.076      ;
; 0.846 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.079      ;
; 0.863 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.127      ;
; 0.879 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.143      ;
; 0.881 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 1.079      ;
; 0.912 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.145      ;
; 0.919 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.183      ;
; 0.921 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.185      ;
; 0.959 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.192      ;
; 0.960 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.193      ;
; 0.966 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.076      ; 1.199      ;
; 0.990 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 1.188      ;
; 1.002 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 1.200      ;
; 1.014 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.278      ;
; 1.015 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.107      ; 1.279      ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk_connect_recv'                                                                      ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk_connect_recv ; Rise       ; Clk_connect_recv                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------+------------------+-------+-------+------------+------------------+
; Data Port       ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+-------+-------+------------+------------------+
; Din[*]          ; Clk              ; 2.565 ; 3.085 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; 2.255 ; 2.694 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; 2.215 ; 2.677 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; 1.931 ; 2.368 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; 1.614 ; 2.054 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; 2.565 ; 3.085 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; 1.985 ; 2.427 ; Rise       ; Clk              ;
; Start           ; Clk              ; 1.949 ; 2.339 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; 1.981 ; 2.430 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; 2.535 ; 2.997 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------------+------------------+--------+--------+------------+------------------+
; Data Port       ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+--------+--------+------------+------------------+
; Din[*]          ; Clk              ; -1.218 ; -1.632 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; -1.823 ; -2.253 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; -1.788 ; -2.230 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; -1.527 ; -1.935 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; -1.218 ; -1.632 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; -1.876 ; -2.307 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; -1.462 ; -1.895 ; Rise       ; Clk              ;
; Start           ; Clk              ; -1.311 ; -1.721 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; -1.510 ; -1.934 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; -1.776 ; -2.225 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 3.778 ; 3.878 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 7.096 ; 7.153 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 6.938 ; 7.008 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 3.778 ; 3.878 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 9.116 ; 9.306 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 8.047 ; 8.232 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 7.337 ; 7.514 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 9.116 ; 9.306 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 7.686 ; 7.815 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 8.490 ; 8.769 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 7.095 ; 7.277 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 6.684 ; 6.845 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 8.787 ; 8.655 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 3.742 ; 3.842 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 6.917 ; 6.970 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 6.765 ; 6.831 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 3.742 ; 3.842 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 6.914 ; 7.088 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 7.826 ; 8.004 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 7.145 ; 7.315 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 8.901 ; 9.088 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 7.480 ; 7.603 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 8.253 ; 8.520 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 6.914 ; 7.088 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 6.519 ; 6.673 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 8.539 ; 8.412 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 515.73 MHz ; 250.0 MHz       ; Clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 681.2 MHz  ; 250.0 MHz       ; Clk_connect_recv ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clk              ; -0.939 ; -2.477        ;
; Clk_connect_recv ; -0.468 ; -2.331        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clk              ; 0.312 ; 0.000         ;
; Clk_connect_recv ; 0.333 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clk_connect_recv ; -3.000 ; -15.000              ;
; Clk              ; -3.000 ; -9.000               ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.939 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.879      ;
; -0.935 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.875      ;
; -0.850 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.790      ;
; -0.848 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.788      ;
; -0.812 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.752      ;
; -0.808 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.748      ;
; -0.605 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.545      ;
; -0.276 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.216      ;
; -0.235 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.175      ;
; -0.227 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.167      ;
; -0.092 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.032      ;
; -0.065 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.005      ;
; -0.024 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 0.964      ;
; 0.357  ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk_connect_recv'                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.468 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.463      ;
; -0.456 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 1.434      ;
; -0.364 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.359      ;
; -0.339 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.341      ;
; -0.337 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.339      ;
; -0.336 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 1.314      ;
; -0.310 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 1.288      ;
; -0.292 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.287      ;
; -0.256 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.251      ;
; -0.251 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.246      ;
; -0.240 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 1.218      ;
; -0.212 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.207      ;
; -0.150 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.152      ;
; -0.150 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.152      ;
; -0.139 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.141      ;
; -0.130 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.013     ; 1.132      ;
; -0.128 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.123      ;
; -0.127 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.122      ;
; -0.119 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.114      ;
; -0.084 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.079      ;
; -0.013 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 1.008      ;
; -0.008 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.986      ;
; 0.000  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 0.995      ;
; 0.007  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 0.988      ;
; 0.007  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 0.988      ;
; 0.012  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 0.983      ;
; 0.013  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.020     ; 0.982      ;
; 0.054  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.924      ;
; 0.067  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.911      ;
; 0.179  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.799      ;
; 0.260  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.718      ;
; 0.264  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.714      ;
; 0.273  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.705      ;
; 0.285  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.037     ; 0.693      ;
; 0.398  ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.583      ;
; 0.419  ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
; 0.419  ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.034     ; 0.562      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.662 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.861      ;
; 0.667 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.866      ;
; 0.674 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.873      ;
; 0.684 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.883      ;
; 0.831 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.839 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.038      ;
; 0.850 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.957 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.156      ;
; 0.969 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.168      ;
; 1.014 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.213      ;
; 1.014 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.213      ;
; 1.042 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.241      ;
; 1.163 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.362      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk_connect_recv'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.333 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.034      ; 0.519      ;
; 0.411 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.592      ;
; 0.418 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.599      ;
; 0.422 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.603      ;
; 0.423 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.604      ;
; 0.500 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.681      ;
; 0.583 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.764      ;
; 0.584 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.765      ;
; 0.642 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.855      ;
; 0.649 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.862      ;
; 0.651 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.864      ;
; 0.651 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.864      ;
; 0.666 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.879      ;
; 0.666 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.879      ;
; 0.680 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.893      ;
; 0.698 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.879      ;
; 0.699 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.880      ;
; 0.733 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.946      ;
; 0.737 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.950      ;
; 0.744 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.957      ;
; 0.749 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.962      ;
; 0.749 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 0.962      ;
; 0.776 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 0.957      ;
; 0.797 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.035      ;
; 0.813 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.051      ;
; 0.816 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 1.029      ;
; 0.834 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.072      ;
; 0.837 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.075      ;
; 0.851 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 1.064      ;
; 0.855 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 1.068      ;
; 0.878 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.069      ; 1.091      ;
; 0.887 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 1.068      ;
; 0.910 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.037      ; 1.091      ;
; 0.925 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.163      ;
; 0.926 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.094      ; 1.164      ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk_connect_recv'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk_connect_recv ; Rise       ; Clk_connect_recv                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------+------------------+-------+-------+------------+------------------+
; Data Port       ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+-------+-------+------------+------------------+
; Din[*]          ; Clk              ; 2.213 ; 2.640 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; 1.938 ; 2.298 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; 1.902 ; 2.277 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; 1.649 ; 2.021 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; 1.356 ; 1.730 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; 2.213 ; 2.640 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; 1.700 ; 2.057 ; Rise       ; Clk              ;
; Start           ; Clk              ; 1.673 ; 1.989 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; 1.643 ; 2.024 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; 2.129 ; 2.528 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------------+------------------+--------+--------+------------+------------------+
; Data Port       ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+--------+--------+------------+------------------+
; Din[*]          ; Clk              ; -1.004 ; -1.353 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; -1.553 ; -1.904 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; -1.522 ; -1.880 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; -1.288 ; -1.637 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; -1.004 ; -1.353 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; -1.587 ; -1.967 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; -1.224 ; -1.587 ; Rise       ; Clk              ;
; Start           ; Clk              ; -1.103 ; -1.433 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; -1.234 ; -1.587 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; -1.466 ; -1.844 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 3.679 ; 3.809 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 6.725 ; 6.675 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 6.575 ; 6.548 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 3.679 ; 3.809 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 8.747 ; 8.786 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 7.669 ; 7.696 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 7.000 ; 7.036 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 8.747 ; 8.786 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 7.335 ; 7.324 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 8.073 ; 8.148 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 6.779 ; 6.845 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 6.405 ; 6.463 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 8.230 ; 8.252 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 3.646 ; 3.775 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 6.562 ; 6.512 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 6.418 ; 6.389 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 3.646 ; 3.775 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 6.614 ; 6.677 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 7.467 ; 7.492 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 6.826 ; 6.860 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 8.550 ; 8.592 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 7.147 ; 7.136 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 7.856 ; 7.927 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 6.614 ; 6.677 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 6.255 ; 6.310 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 8.007 ; 8.028 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clk              ; -0.201 ; -0.402        ;
; Clk_connect_recv ; 0.083  ; 0.000         ;
+------------------+--------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clk              ; 0.188 ; 0.000         ;
; Clk_connect_recv ; 0.201 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clk_connect_recv ; -3.000 ; -16.124              ;
; Clk              ; -3.000 ; -9.330               ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.201 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.146 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.098      ;
; -0.146 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.098      ;
; -0.119 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.071      ;
; -0.119 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.071      ;
; 0.002  ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.950      ;
; 0.216  ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.736      ;
; 0.230  ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.722      ;
; 0.233  ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.719      ;
; 0.304  ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.648      ;
; 0.328  ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.624      ;
; 0.356  ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.596      ;
; 0.593  ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk_connect_recv'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.083 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.909      ;
; 0.090 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.893      ;
; 0.151 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.841      ;
; 0.156 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.833      ;
; 0.157 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.832      ;
; 0.185 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.798      ;
; 0.196 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.796      ;
; 0.199 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.784      ;
; 0.223 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.769      ;
; 0.237 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.755      ;
; 0.242 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.741      ;
; 0.247 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.745      ;
; 0.267 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.722      ;
; 0.270 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.719      ;
; 0.291 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.698      ;
; 0.292 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.018     ; 0.697      ;
; 0.304 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.688      ;
; 0.304 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.688      ;
; 0.311 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.681      ;
; 0.335 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.657      ;
; 0.362 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.630      ;
; 0.363 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.620      ;
; 0.365 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.627      ;
; 0.386 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.606      ;
; 0.392 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.600      ;
; 0.395 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.597      ;
; 0.395 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.015     ; 0.597      ;
; 0.402 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.581      ;
; 0.410 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.573      ;
; 0.498 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.485      ;
; 0.548 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.435      ;
; 0.548 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.435      ;
; 0.554 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.429      ;
; 0.555 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.024     ; 0.428      ;
; 0.626 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.359      ;
; 0.635 ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
; 0.635 ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 1.000        ; -0.022     ; 0.350      ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.382 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.501      ;
; 0.390 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.509      ;
; 0.393 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[1] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.512      ;
; 0.398 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.517      ;
; 0.485 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|counter[2] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.604      ;
; 0.495 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.614      ;
; 0.505 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|counter[0] ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.570 ; sync_transmit:transmitter|counter[2] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.689      ;
; 0.581 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.700      ;
; 0.600 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.600 ; sync_transmit:transmitter|counter[0] ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.627 ; sync_transmit:transmitter|counter[1] ; sync_transmit:transmitter|odd        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.746      ;
; 0.670 ; sync_transmit:transmitter|odd        ; sync_transmit:transmitter|D_bit      ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.789      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk_connect_recv'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.201 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[0] ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[1] ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[2] ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[3] ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[4] ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Dout_internal[5] ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sync_receive:receiver|Error_internal   ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.022      ; 0.314      ;
; 0.247 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.355      ;
; 0.254 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.362      ;
; 0.256 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[1]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.364      ;
; 0.258 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.366      ;
; 0.312 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.420      ;
; 0.354 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[2]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.462      ;
; 0.356 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|counter[0]       ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.464      ;
; 0.382 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.507      ;
; 0.388 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.513      ;
; 0.392 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.517      ;
; 0.400 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.525      ;
; 0.404 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.529      ;
; 0.404 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.529      ;
; 0.407 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Ready_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.515      ;
; 0.410 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.535      ;
; 0.428 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.536      ;
; 0.446 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.571      ;
; 0.451 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[3] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[2] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.576      ;
; 0.462 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.588      ;
; 0.468 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.601      ;
; 0.478 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.611      ;
; 0.481 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.589      ;
; 0.492 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[0] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.617      ;
; 0.499 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.632      ;
; 0.499 ; sync_receive:receiver|counter[1]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.632      ;
; 0.512 ; sync_receive:receiver|odd              ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.637      ;
; 0.523 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|Error_internal   ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.648      ;
; 0.528 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[4] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; sync_receive:receiver|odd              ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.637      ;
; 0.541 ; sync_receive:receiver|counter[2]       ; sync_receive:receiver|odd              ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.024      ; 0.649      ;
; 0.543 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[5] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.676      ;
; 0.543 ; sync_receive:receiver|counter[0]       ; sync_receive:receiver|Dout_internal[1] ; Clk_connect_recv ; Clk_connect_recv ; 0.000        ; 0.049      ; 0.676      ;
+-------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk_connect_recv'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk_connect_recv ; Rise       ; Clk_connect_recv                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; -0.107 ; 0.077        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|i               ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Ready_internal   ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[0]       ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[1]       ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|counter[2]       ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|odd              ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[0] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[2] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[3] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[4] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Error_internal   ;
; 0.703  ; 0.919        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[1] ;
; 0.703  ; 0.919        ; 0.216          ; High Pulse Width ; Clk_connect_recv ; Rise       ; sync_receive:receiver|Dout_internal[5] ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; Clk_connect_recv~input|o               ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Ready_internal|clk            ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[0]|clk                ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[1]|clk                ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|counter[2]|clk                ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|odd|clk                       ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[0]|clk          ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[2]|clk          ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[3]|clk          ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[4]|clk          ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Error_internal|clk            ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[1]|clk          ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; Clk_connect_recv ; Rise       ; receiver|Dout_internal[5]|clk          ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|D_bit      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|FS_reg     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[1] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|counter[2] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; sync_transmit:transmitter|odd        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]            ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|D_bit|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|FS_reg|clk               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[2]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|odd|clk                  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------+------------------+-------+-------+------------+------------------+
; Data Port       ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+-------+-------+------------+------------------+
; Din[*]          ; Clk              ; 1.400 ; 2.041 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; 1.222 ; 1.821 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; 1.218 ; 1.812 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; 1.055 ; 1.648 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; 0.874 ; 1.448 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; 1.400 ; 2.041 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; 1.072 ; 1.675 ; Rise       ; Clk              ;
; Start           ; Clk              ; 1.075 ; 1.628 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; 1.170 ; 1.750 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; 1.456 ; 2.065 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------------+------------------+--------+--------+------------+------------------+
; Data Port       ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+--------+--------+------------+------------------+
; Din[*]          ; Clk              ; -0.647 ; -1.209 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; -0.968 ; -1.563 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; -0.965 ; -1.547 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; -0.822 ; -1.402 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; -0.647 ; -1.209 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; -1.035 ; -1.591 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; -0.778 ; -1.379 ; Rise       ; Clk              ;
; Start           ; Clk              ; -0.709 ; -1.270 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; -0.907 ; -1.481 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; -1.045 ; -1.638 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 2.321 ; 2.638 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 4.167 ; 4.347 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 4.085 ; 4.269 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 2.321 ; 2.638 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 5.490 ; 5.868 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 4.772 ; 5.018 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 4.352 ; 4.577 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 5.490 ; 5.868 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 4.580 ; 4.786 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 5.069 ; 5.377 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 4.209 ; 4.408 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 3.996 ; 4.191 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 5.444 ; 5.136 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 2.299 ; 2.618 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 4.065 ; 4.238 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 3.985 ; 4.162 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 2.299 ; 2.618 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 4.106 ; 4.297 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 4.647 ; 4.882 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 4.243 ; 4.458 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 5.369 ; 5.737 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 4.463 ; 4.660 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 4.933 ; 5.228 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 4.106 ; 4.297 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 3.903 ; 4.091 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 5.293 ; 4.998 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+-------------------+--------+-------+----------+---------+---------------------+
; Clock             ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack  ; -1.159 ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  Clk              ; -1.159 ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  Clk_connect_recv ; -0.649 ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS   ; -7.168 ; 0.0   ; 0.0      ; 0.0     ; -25.454             ;
;  Clk              ; -3.324 ; 0.000 ; N/A      ; N/A     ; -9.330              ;
;  Clk_connect_recv ; -3.844 ; 0.000 ; N/A      ; N/A     ; -16.124             ;
+-------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------+------------------+-------+-------+------------+------------------+
; Data Port       ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+-------+-------+------------+------------------+
; Din[*]          ; Clk              ; 2.565 ; 3.085 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; 2.255 ; 2.694 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; 2.215 ; 2.677 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; 1.931 ; 2.368 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; 1.614 ; 2.054 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; 2.565 ; 3.085 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; 1.985 ; 2.427 ; Rise       ; Clk              ;
; Start           ; Clk              ; 1.949 ; 2.339 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; 1.981 ; 2.430 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; 2.535 ; 2.997 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------------+------------------+--------+--------+------------+------------------+
; Data Port       ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------------+------------------+--------+--------+------------+------------------+
; Din[*]          ; Clk              ; -0.647 ; -1.209 ; Rise       ; Clk              ;
;  Din[0]         ; Clk              ; -0.968 ; -1.563 ; Rise       ; Clk              ;
;  Din[1]         ; Clk              ; -0.965 ; -1.547 ; Rise       ; Clk              ;
;  Din[2]         ; Clk              ; -0.822 ; -1.402 ; Rise       ; Clk              ;
;  Din[3]         ; Clk              ; -0.647 ; -1.209 ; Rise       ; Clk              ;
;  Din[4]         ; Clk              ; -1.035 ; -1.591 ; Rise       ; Clk              ;
;  Din[5]         ; Clk              ; -0.778 ; -1.379 ; Rise       ; Clk              ;
; Start           ; Clk              ; -0.709 ; -1.270 ; Rise       ; Clk              ;
; D_connect_recv  ; Clk_connect_recv ; -0.907 ; -1.481 ; Rise       ; Clk_connect_recv ;
; FS_connect_recv ; Clk_connect_recv ; -1.045 ; -1.638 ; Rise       ; Clk_connect_recv ;
+-----------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 3.778 ; 3.878 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 7.096 ; 7.153 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 6.938 ; 7.008 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 3.778 ; 3.878 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 9.116 ; 9.306 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 8.047 ; 8.232 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 7.337 ; 7.514 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 9.116 ; 9.306 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 7.686 ; 7.815 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 8.490 ; 8.769 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 7.095 ; 7.277 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 6.684 ; 6.845 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 8.787 ; 8.655 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-------------------+------------------+-------+-------+------------+------------------+
; Data Port         ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------------+------------------+-------+-------+------------+------------------+
; Clk_connect_trans ; Clk              ; 2.299 ; 2.618 ; Rise       ; Clk              ;
; D_connect_trans   ; Clk              ; 4.065 ; 4.238 ; Rise       ; Clk              ;
; FS_connect_trans  ; Clk              ; 3.985 ; 4.162 ; Rise       ; Clk              ;
; Clk_connect_trans ; Clk              ; 2.299 ; 2.618 ; Fall       ; Clk              ;
; Dout[*]           ; Clk_connect_recv ; 4.106 ; 4.297 ; Rise       ; Clk_connect_recv ;
;  Dout[0]          ; Clk_connect_recv ; 4.647 ; 4.882 ; Rise       ; Clk_connect_recv ;
;  Dout[1]          ; Clk_connect_recv ; 4.243 ; 4.458 ; Rise       ; Clk_connect_recv ;
;  Dout[2]          ; Clk_connect_recv ; 5.369 ; 5.737 ; Rise       ; Clk_connect_recv ;
;  Dout[3]          ; Clk_connect_recv ; 4.463 ; 4.660 ; Rise       ; Clk_connect_recv ;
;  Dout[4]          ; Clk_connect_recv ; 4.933 ; 5.228 ; Rise       ; Clk_connect_recv ;
;  Dout[5]          ; Clk_connect_recv ; 4.106 ; 4.297 ; Rise       ; Clk_connect_recv ;
; Error             ; Clk_connect_recv ; 3.903 ; 4.091 ; Rise       ; Clk_connect_recv ;
; Ready             ; Clk_connect_recv ; 5.293 ; 4.998 ; Rise       ; Clk_connect_recv ;
+-------------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Dout[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ready             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Error             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Clk_connect_trans ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_connect_trans   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FS_connect_trans  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_connect_recv          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FS_connect_recv         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_connect_recv        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; Dout[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Ready             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Clk_connect_trans ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D_connect_trans   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; FS_connect_trans  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; Dout[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Ready             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Clk_connect_trans ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D_connect_trans   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; FS_connect_trans  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clk              ; Clk              ; 42       ; 0        ; 0        ; 0        ;
; Clk_connect_recv ; Clk_connect_recv ; 50       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clk              ; Clk              ; 42       ; 0        ; 0        ; 0        ;
; Clk_connect_recv ; Clk_connect_recv ; 50       ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 25 22:53:19 2019
Info: Command: quartus_sta sync_general -c sync_general
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sync_general.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk_connect_recv Clk_connect_recv
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.159        -3.324 Clk 
    Info (332119):    -0.649        -3.844 Clk_connect_recv 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.359         0.000 Clk 
    Info (332119):     0.382         0.000 Clk_connect_recv 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 Clk_connect_recv 
    Info (332119):    -3.000        -9.000 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.939
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.939        -2.477 Clk 
    Info (332119):    -0.468        -2.331 Clk_connect_recv 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 Clk 
    Info (332119):     0.333         0.000 Clk_connect_recv 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 Clk_connect_recv 
    Info (332119):    -3.000        -9.000 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.201        -0.402 Clk 
    Info (332119):     0.083         0.000 Clk_connect_recv 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.188         0.000 Clk 
    Info (332119):     0.201         0.000 Clk_connect_recv 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.124 Clk_connect_recv 
    Info (332119):    -3.000        -9.330 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Wed Sep 25 22:53:22 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


