<!DOCTYPE SynthesisProblem SYSTEM "./SynSpec.dtd">
<SynthesisProblem><Title /><Description /><PathToLTLCompiler>hoho!</PathToLTLCompiler><GlobalInputs><Bit>r_0_0</Bit><Bit>r_1_0</Bit></GlobalInputs><GlobalOutputs><Bit>g_0_0</Bit><Bit>g_1_0</Bit></GlobalOutputs><Assumptions><LTL><G><And><Or><Not><And><Var>r_1_0</Var><Not><Var>g_1_0</Var></Not></And></Not><X><Var>r_1_0</Var></X></Or><Or><Not><And><Not><Var>r_1_0</Var></Not><Var>g_1_0</Var></And></Not><X><Not><Var>r_1_0</Var></Not></X></Or></And></G></LTL><LTL><G><F><Or><Not><Var>r_1_0</Var></Not><Not><Var>g_1_0</Var></Not></Or></F></G></LTL><LTL><G><And><Or><Not><And><Var>r_0_0</Var><Not><Var>g_0_0</Var></Not></And></Not><X><Var>r_0_0</Var></X></Or><Or><Not><And><Not><Var>r_0_0</Var></Not><Var>g_0_0</Var></And></Not><X><Not><Var>r_0_0</Var></Not></X></Or></And></G></LTL><LTL><G><F><Or><Not><Var>r_0_0</Var></Not><Not><Var>g_0_0</Var></Not></Or></F></G></LTL><LTL><Not><Var>r_1_0</Var></Not></LTL><LTL><Not><Var>r_0_0</Var></Not></LTL></Assumptions><Specification><LTL><G><F><Or><And><Var>r_1_0</Var><Var>g_1_0</Var></And><And><Not><Var>r_1_0</Var></Not><Not><Var>g_1_0</Var></Not></And></Or></F></G></LTL><LTL><Not><Var>g_0_0</Var></Not></LTL><LTL><G><And><Or><Not><And><Not><Var>r_1_0</Var></Not><Not><Var>g_1_0</Var></Not></And></Not><X><Not><Var>g_1_0</Var></Not></X></Or><Or><Not><And><Var>r_1_0</Var><Var>g_1_0</Var></And></Not><X><Var>g_1_0</Var></X></Or></And></G></LTL><LTL><G><F><Or><And><Var>r_0_0</Var><Var>g_0_0</Var></And><And><Not><Var>r_0_0</Var></Not><Not><Var>g_0_0</Var></Not></And></Or></F></G></LTL><LTL><G><Not><And><Var>g_0_0</Var><Var>g_1_0</Var></And></Not></G></LTL><LTL><Not><Var>g_1_0</Var></Not></LTL><LTL><G><And><Or><Not><And><Not><Var>r_0_0</Var></Not><Not><Var>g_0_0</Var></Not></And></Not><X><Not><Var>g_0_0</Var></Not></X></Or><Or><Not><And><Var>r_0_0</Var><Var>g_0_0</Var></And></Not><X><Var>g_0_0</Var></X></Or></And></G></LTL><LTL><G><Not><And><Var>g_1_0</Var><Var>g_0_0</Var></And></Not></G></LTL></Specification></SynthesisProblem>