TimeQuest Timing Analyzer report for SPI_Slave
Thu Sep 17 00:59:12 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rxd_flag_r'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rxd_flag_r'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rxd_flag_r'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'rxd_flag_r'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'rxd_flag_r'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'rxd_flag_r'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'rxd_flag_r'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'rxd_flag_r'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'rxd_flag_r'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; SPI_Slave                                           ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; rxd_flag_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rxd_flag_r } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 477.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -1.200 ; -20.965       ;
; rxd_flag_r ; 0.364  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.146 ; -0.146        ;
; rxd_flag_r ; -0.017 ; -0.033        ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -33.000                     ;
; rxd_flag_r ; -1.000 ; -8.000                      ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                 ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.200 ; send_data[2]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.743      ;
; -1.093 ; txd_state.0110   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 2.027      ;
; -1.072 ; txd_state.0111   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 2.006      ;
; -1.048 ; send_data[0]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.591      ;
; -1.042 ; txd_state.0001   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.976      ;
; -1.040 ; send_data[6]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.583      ;
; -1.031 ; txd_state.0000   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.965      ;
; -1.000 ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.543      ;
; -0.991 ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.534      ;
; -0.946 ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.880      ;
; -0.883 ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.817      ;
; -0.850 ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.393      ;
; -0.839 ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.772      ;
; -0.822 ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.756      ;
; -0.803 ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.803 ; sck_r1           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.737      ;
; -0.773 ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.773 ; sck_r1           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.706      ;
; -0.765 ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.308      ;
; -0.756 ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.689      ;
; -0.755 ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.688      ;
; -0.753 ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.686      ;
; -0.753 ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.687      ;
; -0.752 ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.685      ;
; -0.751 ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.684      ;
; -0.751 ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.684      ;
; -0.737 ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.670      ;
; -0.735 ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.668      ;
; -0.732 ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.062     ; 1.665      ;
; -0.713 ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.442     ; 1.256      ;
; -0.662 ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.662 ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.062     ; 1.595      ;
; -0.647 ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 1.581      ;
; -0.597 ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.531      ;
; -0.553 ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.553 ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.061     ; 1.487      ;
; -0.502 ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.435      ;
; -0.499 ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.432      ;
; -0.498 ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.431      ;
; -0.497 ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.430      ;
; -0.497 ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.430      ;
; -0.497 ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.430      ;
; -0.494 ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.427      ;
; -0.492 ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.425      ;
; -0.341 ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.274      ;
; -0.333 ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.266      ;
; -0.332 ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.265      ;
; -0.328 ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.261      ;
; -0.327 ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.260      ;
; -0.309 ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.242      ;
; -0.307 ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.240      ;
; -0.250 ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.184      ;
; -0.219 ; sck_r0           ; sck_r1           ; clk          ; clk         ; 1.000        ; -0.061     ; 1.153      ;
; -0.131 ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.064      ;
; -0.077 ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.011      ;
; -0.069 ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.061     ; 1.003      ;
; -0.065 ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.500        ; 2.254      ; 3.003      ;
; -0.063 ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.061     ; 0.997      ;
; -0.045 ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.061     ; 0.979      ;
; 0.082  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 1.000        ; -0.061     ; 0.852      ;
; 0.085  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.849      ;
; 0.089  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.845      ;
; 0.108  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.061     ; 0.826      ;
; 0.109  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.061     ; 0.825      ;
; 0.123  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.811      ;
; 0.125  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.809      ;
; 0.164  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.500        ; 2.254      ; 2.774      ;
; 0.216  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.061     ; 0.718      ;
; 0.225  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.709      ;
; 0.227  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.707      ;
; 0.227  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.707      ;
; 0.228  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.061     ; 0.706      ;
; 0.297  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.061     ; 0.637      ;
; 0.297  ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.061     ; 0.637      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rxd_flag_r'                                                                     ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.856      ;
; 0.365 ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.855      ;
; 0.366 ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.854      ;
; 0.367 ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.853      ;
; 0.369 ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.851      ;
; 0.387 ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.833      ;
; 0.510 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.710      ;
; 0.513 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 1.000        ; 0.235      ; 0.707      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                  ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.146 ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.000        ; 2.337      ; 2.577      ;
; 0.029  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.000        ; 2.337      ; 2.752      ;
; 0.359  ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.393  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.611      ;
; 0.394  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.394  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.398  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.616      ;
; 0.425  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; -0.500       ; 2.337      ; 2.648      ;
; 0.494  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.712      ;
; 0.495  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.713      ;
; 0.498  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.716      ;
; 0.501  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.719      ;
; 0.503  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.721      ;
; 0.514  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.732      ;
; 0.537  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.755      ;
; 0.645  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; -0.500       ; 2.337      ; 2.868      ;
; 0.664  ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.882      ;
; 0.677  ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.895      ;
; 0.691  ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.908      ;
; 0.696  ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.914      ;
; 0.697  ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.915      ;
; 0.837  ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.055      ;
; 0.849  ; sck_r0           ; sck_r1           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.878  ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.095      ;
; 0.892  ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.109      ;
; 0.895  ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.112      ;
; 0.904  ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.121      ;
; 0.910  ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.127      ;
; 0.912  ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.129      ;
; 0.917  ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.134      ;
; 1.056  ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.273      ;
; 1.058  ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.275      ;
; 1.071  ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.288      ;
; 1.071  ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.288      ;
; 1.072  ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.289      ;
; 1.073  ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.290      ;
; 1.076  ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.293      ;
; 1.076  ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.293      ;
; 1.169  ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.387      ;
; 1.209  ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.161      ;
; 1.212  ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.430      ;
; 1.225  ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.177      ;
; 1.241  ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.458      ;
; 1.253  ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.253  ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.471      ;
; 1.279  ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.496      ;
; 1.281  ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.498      ;
; 1.284  ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.501      ;
; 1.284  ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.501      ;
; 1.284  ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.501      ;
; 1.285  ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.502      ;
; 1.286  ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.503      ;
; 1.288  ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.505      ;
; 1.292  ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.510      ;
; 1.316  ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.268      ;
; 1.337  ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.555      ;
; 1.359  ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.576      ;
; 1.387  ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.605      ;
; 1.393  ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.393  ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.610      ;
; 1.395  ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.613      ;
; 1.450  ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.402      ;
; 1.452  ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.404      ;
; 1.457  ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.457  ; sck_r1           ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.674      ;
; 1.465  ; send_data[6]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.417      ;
; 1.466  ; send_data[0]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.235     ; 1.418      ;
; 1.468  ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468  ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468  ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468  ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468  ; sck_r1           ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rxd_flag_r'                                                                       ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.017 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.612      ;
; -0.016 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.613      ;
; 0.119  ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.748      ;
; 0.126  ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.755      ;
; 0.127  ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.756      ;
; 0.128  ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.757      ;
; 0.129  ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.758      ;
; 0.135  ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 0.000        ; 0.442      ; 0.764      ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MISO~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.000             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.001             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.010             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.011             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.110             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.111             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0100            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0101            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0110            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0111            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0                    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111|clk        ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MISO~reg0                 ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[4]~reg0          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rxd_flag_r'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CS_N      ; clk        ; 2.939 ; 3.396 ; Rise       ; clk             ;
; MOSI      ; clk        ; 2.061 ; 2.541 ; Rise       ; clk             ;
; SCK       ; clk        ; 1.849 ; 2.271 ; Rise       ; clk             ;
; rst_n     ; clk        ; 2.280 ; 2.725 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CS_N      ; clk        ; -2.300 ; -2.726 ; Rise       ; clk             ;
; MOSI      ; clk        ; -1.421 ; -1.874 ; Rise       ; clk             ;
; SCK       ; clk        ; -1.454 ; -1.878 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.791 ; -2.277 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 5.880 ; 5.836 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 7.273 ; 7.452 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 5.884 ; 5.938 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 6.133 ; 6.189 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.273 ; 7.452 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 6.196 ; 6.223 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.401 ; 6.451 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.482 ; 6.562 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.507 ; 6.537 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.486 ; 6.527 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 7.223 ; 7.228 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 5.746 ; 5.701 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 5.756 ; 5.808 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 5.756 ; 5.808 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 5.996 ; 6.048 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.138 ; 7.313 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 6.056 ; 6.081 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.253 ; 6.301 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.331 ; 6.407 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.356 ; 6.384 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.336 ; 6.374 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 6.804 ; 6.875 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 537.06 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.912 ; -16.034       ;
; rxd_flag_r ; 0.373  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.131 ; -0.131        ;
; rxd_flag_r ; 0.038  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -33.000                    ;
; rxd_flag_r ; -1.000 ; -8.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                  ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.912 ; send_data[2]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.554      ;
; -0.862 ; txd_state.0110   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.802      ;
; -0.843 ; txd_state.0111   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.783      ;
; -0.832 ; txd_state.0000   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.772      ;
; -0.815 ; txd_state.0001   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.755      ;
; -0.772 ; send_data[0]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.414      ;
; -0.765 ; send_data[6]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.407      ;
; -0.738 ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.678      ;
; -0.727 ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.369      ;
; -0.719 ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.361      ;
; -0.675 ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.616      ;
; -0.672 ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.612      ;
; -0.624 ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.564      ;
; -0.622 ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.622 ; sck_r1           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.563      ;
; -0.618 ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.618 ; sck_r1           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.558      ;
; -0.599 ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.241      ;
; -0.561 ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.501      ;
; -0.560 ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.500      ;
; -0.558 ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.498      ;
; -0.557 ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.497      ;
; -0.556 ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.496      ;
; -0.556 ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.496      ;
; -0.556 ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.496      ;
; -0.549 ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.489      ;
; -0.546 ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.486      ;
; -0.541 ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.481      ;
; -0.521 ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.163      ;
; -0.498 ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.498 ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.438      ;
; -0.473 ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.413      ;
; -0.473 ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.343     ; 1.115      ;
; -0.421 ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.362      ;
; -0.402 ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.402 ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.054     ; 1.343      ;
; -0.365 ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.305      ;
; -0.363 ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.303      ;
; -0.363 ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.303      ;
; -0.361 ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.301      ;
; -0.361 ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.301      ;
; -0.358 ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.298      ;
; -0.355 ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.295      ;
; -0.352 ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.292      ;
; -0.186 ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.126      ;
; -0.181 ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.121      ;
; -0.178 ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.118      ;
; -0.176 ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.116      ;
; -0.171 ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.111      ;
; -0.165 ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.105      ;
; -0.158 ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.098      ;
; -0.107 ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.048      ;
; -0.086 ; sck_r0           ; sck_r1           ; clk          ; clk         ; 1.000        ; -0.054     ; 1.027      ;
; -0.003 ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.943      ;
; 0.042  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.500        ; 2.074      ; 2.697      ;
; 0.050  ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.891      ;
; 0.052  ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.889      ;
; 0.059  ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.882      ;
; 0.075  ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.866      ;
; 0.176  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 1.000        ; -0.054     ; 0.765      ;
; 0.181  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.759      ;
; 0.186  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.754      ;
; 0.195  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.746      ;
; 0.208  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.732      ;
; 0.209  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.731      ;
; 0.210  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.731      ;
; 0.259  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.500        ; 2.074      ; 2.480      ;
; 0.296  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.054     ; 0.645      ;
; 0.311  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.629      ;
; 0.313  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.627      ;
; 0.313  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.627      ;
; 0.314  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.055     ; 0.626      ;
; 0.378  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.562      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rxd_flag_r'                                                                      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.770      ;
; 0.374 ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.769      ;
; 0.376 ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.767      ;
; 0.378 ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.765      ;
; 0.385 ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.758      ;
; 0.404 ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.739      ;
; 0.513 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.630      ;
; 0.516 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 1.000        ; 0.158      ; 0.627      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                   ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.131 ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.000        ; 2.147      ; 2.370      ;
; 0.035  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.000        ; 2.147      ; 2.536      ;
; 0.312  ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.354  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.552      ;
; 0.355  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.357  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.367  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; -0.500       ; 2.147      ; 2.368      ;
; 0.438  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.637      ;
; 0.439  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.448  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.646      ;
; 0.448  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.647      ;
; 0.451  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.650      ;
; 0.478  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.676      ;
; 0.484  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.682      ;
; 0.576  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; -0.500       ; 2.147      ; 2.577      ;
; 0.607  ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.805      ;
; 0.623  ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.821      ;
; 0.627  ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.825      ;
; 0.639  ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.837      ;
; 0.646  ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.844      ;
; 0.772  ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.780  ; sck_r0           ; sck_r1           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.806  ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.004      ;
; 0.815  ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.013      ;
; 0.822  ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.020      ;
; 0.827  ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.025      ;
; 0.829  ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.027      ;
; 0.833  ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.031      ;
; 0.845  ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.939  ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.137      ;
; 0.941  ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.139      ;
; 0.948  ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.146      ;
; 0.948  ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.146      ;
; 0.949  ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.147      ;
; 0.949  ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.147      ;
; 0.952  ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.150      ;
; 0.953  ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.151      ;
; 1.026  ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.042      ;
; 1.057  ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.073      ;
; 1.070  ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.268      ;
; 1.108  ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.131  ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.147      ;
; 1.134  ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.134  ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.332      ;
; 1.138  ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.336      ;
; 1.161  ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.359      ;
; 1.163  ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.361      ;
; 1.167  ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.365      ;
; 1.169  ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.367      ;
; 1.170  ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.368      ;
; 1.171  ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.369      ;
; 1.172  ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.370      ;
; 1.174  ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.372      ;
; 1.181  ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.380      ;
; 1.200  ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.398      ;
; 1.223  ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.422      ;
; 1.251  ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.267      ;
; 1.253  ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.269      ;
; 1.260  ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.054      ; 1.458      ;
; 1.269  ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.468      ;
; 1.270  ; send_data[6]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.286      ;
; 1.271  ; send_data[0]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.287      ;
; 1.273  ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.273  ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.471      ;
; 1.306  ; send_data[2]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.158     ; 1.322      ;
; 1.313  ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.313  ; sck_r1           ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.511      ;
; 1.326  ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.524      ;
; 1.326  ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.524      ;
; 1.326  ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.524      ;
; 1.326  ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.524      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rxd_flag_r'                                                                       ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.038 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.555      ;
; 0.040 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.557      ;
; 0.165 ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.682      ;
; 0.166 ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.683      ;
; 0.167 ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.684      ;
; 0.168 ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.685      ;
; 0.172 ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.689      ;
; 0.182 ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 0.000        ; 0.343      ; 0.699      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MISO~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.000             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.001             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.010             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.011             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.110             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.111             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0100            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0101            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0110            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0111            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0                 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0                    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0|clk             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MISO~reg0                 ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[5]~reg0          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rxd_flag_r'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CS_N      ; clk        ; 2.545 ; 2.951 ; Rise       ; clk             ;
; MOSI      ; clk        ; 1.780 ; 2.156 ; Rise       ; clk             ;
; SCK       ; clk        ; 1.586 ; 1.932 ; Rise       ; clk             ;
; rst_n     ; clk        ; 1.975 ; 2.329 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CS_N      ; clk        ; -1.984 ; -2.354 ; Rise       ; clk             ;
; MOSI      ; clk        ; -1.205 ; -1.569 ; Rise       ; clk             ;
; SCK       ; clk        ; -1.239 ; -1.586 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.546 ; -1.926 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 5.574 ; 5.516 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 6.981 ; 7.082 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 5.604 ; 5.598 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 5.828 ; 5.829 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 6.981 ; 7.082 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 5.893 ; 5.893 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.074 ; 6.063 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.150 ; 6.173 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.175 ; 6.182 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.160 ; 6.162 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 6.795 ; 6.797 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 5.453 ; 5.395 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 5.488 ; 5.482 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 5.488 ; 5.482 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 5.703 ; 5.704 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 6.859 ; 6.959 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 5.766 ; 5.766 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 5.940 ; 5.929 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.013 ; 6.034 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.037 ; 6.043 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.024 ; 6.025 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 6.459 ; 6.453 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.263 ; -0.347        ;
; rxd_flag_r ; 0.671  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.187 ; -0.200        ;
; rxd_flag_r ; -0.075 ; -0.161        ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -34.637                    ;
; rxd_flag_r ; -1.000 ; -8.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                  ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; send_data[2]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.954      ;
; -0.182 ; send_data[0]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.873      ;
; -0.176 ; send_data[6]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.867      ;
; -0.173 ; txd_state.0110   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.125      ;
; -0.161 ; txd_state.0111   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.113      ;
; -0.161 ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.852      ;
; -0.154 ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.845      ;
; -0.143 ; txd_state.0001   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.095      ;
; -0.125 ; txd_state.0000   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.077      ;
; -0.088 ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.040      ;
; -0.073 ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.764      ;
; -0.060 ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.012      ;
; -0.025 ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.716      ;
; -0.019 ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 0.971      ;
; -0.003 ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; -0.003 ; sck_r1           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.955      ;
; 0.000  ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 1.000        ; -0.286     ; 0.691      ;
; 0.003  ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.948      ;
; 0.008  ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.943      ;
; 0.009  ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.009  ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.942      ;
; 0.010  ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.941      ;
; 0.017  ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 0.935      ;
; 0.018  ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.933      ;
; 0.019  ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.932      ;
; 0.020  ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.931      ;
; 0.036  ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.036  ; sck_r1           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.050  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.500        ; 1.296      ; 1.828      ;
; 0.071  ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.071  ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.880      ;
; 0.085  ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 0.867      ;
; 0.101  ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.851      ;
; 0.148  ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.148  ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.181  ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.770      ;
; 0.183  ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.768      ;
; 0.183  ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.768      ;
; 0.183  ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.768      ;
; 0.183  ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.768      ;
; 0.183  ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.768      ;
; 0.191  ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.760      ;
; 0.193  ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.758      ;
; 0.238  ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.713      ;
; 0.242  ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.709      ;
; 0.244  ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.707      ;
; 0.245  ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.706      ;
; 0.246  ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.705      ;
; 0.257  ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.694      ;
; 0.260  ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.691      ;
; 0.265  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.500        ; 1.296      ; 1.613      ;
; 0.296  ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.656      ;
; 0.329  ; sck_r0           ; sck_r1           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.623      ;
; 0.360  ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.591      ;
; 0.389  ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.563      ;
; 0.397  ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.555      ;
; 0.401  ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.551      ;
; 0.407  ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.545      ;
; 0.491  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.461      ;
; 0.496  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.456      ;
; 0.496  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.456      ;
; 0.503  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.449      ;
; 0.509  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.443      ;
; 0.520  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.432      ;
; 0.521  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.431      ;
; 0.568  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.384      ;
; 0.568  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.384      ;
; 0.569  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.383      ;
; 0.569  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.383      ;
; 0.569  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.383      ;
; 0.602  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 1.000        ; -0.035     ; 0.350      ;
; 0.602  ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.035     ; 0.350      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rxd_flag_r'                                                                      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.469      ;
; 0.682 ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.458      ;
; 0.686 ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.454      ;
; 0.687 ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.453      ;
; 0.689 ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.451      ;
; 0.691 ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.449      ;
; 0.755 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.385      ;
; 0.757 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 1.000        ; 0.163      ; 0.383      ;
+-------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                   ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.187 ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; 0.000        ; 1.345      ; 1.377      ;
; -0.013 ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; 0.000        ; 1.345      ; 1.551      ;
; 0.188  ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MISO~reg0        ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.205  ; txd_state.0110   ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.206  ; txd_state.0011   ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; txd_state.0001   ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; txd_state.0010   ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.213  ; rxd_state.111    ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.332      ;
; 0.264  ; rxd_state.011    ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.383      ;
; 0.264  ; txd_state.0101   ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.383      ;
; 0.265  ; txd_state.0111   ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.265  ; txd_state.0000   ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.268  ; txd_state.0100   ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.270  ; rxd_state.000    ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.279  ; rxd_flag_r0      ; rxd_flag_r1      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.343  ; rxd_state.100    ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.345  ; rxd_state.101    ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.351  ; rxd_state.010    ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.470      ;
; 0.362  ; rxd_state.110    ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.481      ;
; 0.365  ; rxd_state.011    ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.483      ;
; 0.438  ; rxd_state.001    ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.557      ;
; 0.439  ; sck_r0           ; sck_r1           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.558      ;
; 0.464  ; rxd_state.010    ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.582      ;
; 0.469  ; rxd_state.001    ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.587      ;
; 0.473  ; rxd_state.000    ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.591      ;
; 0.476  ; rxd_state.100    ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.594      ;
; 0.477  ; rxd_state.110    ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.595      ;
; 0.477  ; rxd_flag_r       ; rxd_flag_r       ; rxd_flag_r   ; clk         ; -0.500       ; 1.345      ; 1.541      ;
; 0.478  ; rxd_state.101    ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.596      ;
; 0.482  ; rxd_state.111    ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.600      ;
; 0.594  ; sck_r0           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.595  ; sck_r0           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.605  ; sck_r0           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.723      ;
; 0.605  ; sck_r0           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.723      ;
; 0.605  ; sck_r0           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.723      ;
; 0.605  ; sck_r0           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.723      ;
; 0.605  ; sck_r0           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.723      ;
; 0.606  ; sck_r0           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.724      ;
; 0.609  ; rxd_state.111    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.728      ;
; 0.632  ; txd_state.0100   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.751      ;
; 0.657  ; sck_r0           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.775      ;
; 0.661  ; send_data[5]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.163     ; 0.612      ;
; 0.670  ; send_data[4]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.163     ; 0.621      ;
; 0.676  ; sck_r1           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.794      ;
; 0.678  ; sck_r1           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.796      ;
; 0.678  ; txd_state.0011   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.797      ;
; 0.683  ; rxd_flag_r       ; rxd_flag_r0      ; rxd_flag_r   ; clk         ; -0.500       ; 1.345      ; 1.747      ;
; 0.686  ; sck_r0           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r0           ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.686  ; sck_r1           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.804      ;
; 0.686  ; sck_r1           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.804      ;
; 0.686  ; sck_r1           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.804      ;
; 0.686  ; sck_r1           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.804      ;
; 0.686  ; sck_r1           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.804      ;
; 0.687  ; sck_r1           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.805      ;
; 0.700  ; txd_state.0010   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.819      ;
; 0.720  ; send_data[3]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.163     ; 0.671      ;
; 0.733  ; rxd_state.000    ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.852      ;
; 0.736  ; txd_state.0101   ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.855      ;
; 0.736  ; sck_r1           ; MISO~reg0        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.854      ;
; 0.745  ; sck_r0           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0010   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.745  ; sck_r0           ; txd_state.0011   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.863      ;
; 0.794  ; sck_r1           ; rxd_state.100    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.101    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.110    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.111    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.000    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.001    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.010    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_state.011    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794  ; sck_r1           ; rxd_flag_r       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.797  ; send_data[7]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.163     ; 0.748      ;
; 0.799  ; send_data[1]     ; MISO~reg0        ; rxd_flag_r   ; clk         ; 0.000        ; -0.163     ; 0.750      ;
; 0.803  ; sck_r1           ; txd_state.0100   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.803  ; sck_r1           ; txd_state.0101   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.803  ; sck_r1           ; txd_state.0110   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.803  ; sck_r1           ; txd_state.0111   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.803  ; sck_r1           ; txd_state.0000   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.803  ; sck_r1           ; txd_state.0001   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rxd_flag_r'                                                                        ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.075 ; rxd_data[2]~reg0 ; send_data[2] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.325      ;
; -0.075 ; rxd_data[0]~reg0 ; send_data[0] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.325      ;
; -0.008 ; rxd_data[6]~reg0 ; send_data[6] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.392      ;
; -0.002 ; rxd_data[3]~reg0 ; send_data[3] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.398      ;
; -0.001 ; rxd_data[4]~reg0 ; send_data[4] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.399      ;
; 0.000  ; rxd_data[1]~reg0 ; send_data[1] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.400      ;
; 0.001  ; rxd_data[5]~reg0 ; send_data[5] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.401      ;
; 0.002  ; rxd_data[7]~reg0 ; send_data[7] ; clk          ; rxd_flag_r  ; 0.000        ; 0.286      ; 0.402      ;
+--------+------------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MISO~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_flag_r1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.000             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.001             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.010             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.011             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.110             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_state.111             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck_r1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0100            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0101            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0110            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; txd_state.0111            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0                 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r                ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0                    ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MISO~reg0|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r0|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r1|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_flag_r|clk            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.000|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.001|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.010|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.011|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.100|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.101|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.110|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_state.111|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r0|clk                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck_r1|clk                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0000|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0001|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0010|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0011|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0100|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0101|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0110|clk        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txd_state.0111|clk        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MISO~reg0                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rxd_flag_r'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]                ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]                ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rxd_flag_r ; Rise       ; rxd_flag_r|q                ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|inclk[0] ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; rxd_flag_r~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[0]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[1]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[2]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[3]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[4]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[5]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[6]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; rxd_flag_r ; Rise       ; send_data[7]|clk            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CS_N      ; clk        ; 1.655 ; 2.245 ; Rise       ; clk             ;
; MOSI      ; clk        ; 1.153 ; 1.810 ; Rise       ; clk             ;
; SCK       ; clk        ; 1.029 ; 1.614 ; Rise       ; clk             ;
; rst_n     ; clk        ; 1.294 ; 1.896 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CS_N      ; clk        ; -1.297 ; -1.868 ; Rise       ; clk             ;
; MOSI      ; clk        ; -0.794 ; -1.403 ; Rise       ; clk             ;
; SCK       ; clk        ; -0.808 ; -1.392 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.014 ; -1.639 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 3.451 ; 3.539 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 4.449 ; 4.690 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.516 ; 3.601 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.717 ; 3.804 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 4.449 ; 4.690 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.752 ; 3.844 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.862 ; 3.977 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.935 ; 4.047 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.932 ; 4.050 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.942 ; 4.044 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 4.387 ; 4.410 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 3.374 ; 3.458 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 3.443 ; 3.524 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.443 ; 3.524 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.636 ; 3.719 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 4.372 ; 4.608 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.670 ; 3.757 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.776 ; 3.886 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.846 ; 3.953 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.844 ; 3.956 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.854 ; 3.951 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 4.113 ; 4.239 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.200  ; -0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.200  ; -0.187 ; N/A      ; N/A     ; -3.000              ;
;  rxd_flag_r      ; 0.364   ; -0.075 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS  ; -20.965 ; -0.361 ; 0.0      ; 0.0     ; -42.637             ;
;  clk             ; -20.965 ; -0.200 ; N/A      ; N/A     ; -34.637             ;
;  rxd_flag_r      ; 0.000   ; -0.161 ; N/A      ; N/A     ; -8.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CS_N      ; clk        ; 2.939 ; 3.396 ; Rise       ; clk             ;
; MOSI      ; clk        ; 2.061 ; 2.541 ; Rise       ; clk             ;
; SCK       ; clk        ; 1.849 ; 2.271 ; Rise       ; clk             ;
; rst_n     ; clk        ; 2.280 ; 2.725 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CS_N      ; clk        ; -1.297 ; -1.868 ; Rise       ; clk             ;
; MOSI      ; clk        ; -0.794 ; -1.403 ; Rise       ; clk             ;
; SCK       ; clk        ; -0.808 ; -1.392 ; Rise       ; clk             ;
; rst_n     ; clk        ; -1.014 ; -1.639 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 5.880 ; 5.836 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 7.273 ; 7.452 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 5.884 ; 5.938 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 6.133 ; 6.189 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.273 ; 7.452 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 6.196 ; 6.223 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.401 ; 6.451 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.482 ; 6.562 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.507 ; 6.537 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.486 ; 6.527 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 7.223 ; 7.228 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; MISO         ; clk        ; 3.374 ; 3.458 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 3.443 ; 3.524 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.443 ; 3.524 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.636 ; 3.719 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 4.372 ; 4.608 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.670 ; 3.757 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.776 ; 3.886 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.846 ; 3.953 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.844 ; 3.956 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.854 ; 3.951 ; Rise       ; clk             ;
; rxd_flag     ; clk        ; 4.113 ; 4.239 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MISO          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_flag      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS_N                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOSI                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rxd_flag      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MISO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rxd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rxd_flag      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 97       ; 0        ; 0        ; 0        ;
; rxd_flag_r ; clk        ; 10       ; 2        ; 0        ; 0        ;
; clk        ; rxd_flag_r ; 8        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 97       ; 0        ; 0        ; 0        ;
; rxd_flag_r ; clk        ; 10       ; 2        ; 0        ; 0        ;
; clk        ; rxd_flag_r ; 8        ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu Sep 17 00:59:10 2015
Info: Command: quartus_sta SPI_Slave -c SPI_Slave
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_Slave.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rxd_flag_r rxd_flag_r
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.200       -20.965 clk 
    Info (332119):     0.364         0.000 rxd_flag_r 
Info (332146): Worst-case hold slack is -0.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.146        -0.146 clk 
    Info (332119):    -0.017        -0.033 rxd_flag_r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 clk 
    Info (332119):    -1.000        -8.000 rxd_flag_r 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.912       -16.034 clk 
    Info (332119):     0.373         0.000 rxd_flag_r 
Info (332146): Worst-case hold slack is -0.131
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.131        -0.131 clk 
    Info (332119):     0.038         0.000 rxd_flag_r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 clk 
    Info (332119):    -1.000        -8.000 rxd_flag_r 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.263        -0.347 clk 
    Info (332119):     0.671         0.000 rxd_flag_r 
Info (332146): Worst-case hold slack is -0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.187        -0.200 clk 
    Info (332119):    -0.075        -0.161 rxd_flag_r 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.637 clk 
    Info (332119):    -1.000        -8.000 rxd_flag_r 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Thu Sep 17 00:59:12 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


