VWRITE_E WRITE_E GND! pwl( 0ns 0v  0.1ns 0.8v  59.9ns 0.8v  60.0ns 0.0v  62.4ns 0.0v  62.5ns 0.8v  64.9ns 0.8v  65.0ns 0.0v  69.9ns 0.0v  70.0ns 0.8v  72.4ns 0.8v  72.5ns 0.0v  89.9ns 0.0v  90.0ns 0.8v  92.4ns 0.8v  92.5ns 0.0v  99.9ns 0.0v  100.0ns 0.8v  102.4ns 0.8v  102.5ns 0.0v  119.9ns 0.0v  120.0ns 0.8v  122.4ns 0.8v  122.5ns 0.0v  129.9ns 0.0v  130.0ns 0.8v  132.4ns 0.8v  132.5ns 0.0v  149.9ns 0.0v  150.0ns 0.8v  152.4ns 0.8v  152.5ns 0.0v  159.9ns 0.0v  160.0ns 0.8v  162.4ns 0.8v  162.5ns 0.0v  179.9ns 0.0v  180.0ns 0.8v  189.9ns 0.8v  190.0ns 0.0v  199.9ns 0.0v  200.0ns 0.8v  202.4ns 0.8v  202.5ns 0.0v  219.9ns 0.0v  220.0ns 0.8v  222.4ns 0.8v  222.5ns 0.0v  239.9ns 0.0v  240.0ns 0.8v  242.4ns 0.8v  242.5ns 0.0v  259.9ns 0.0v  260.0ns 0.8v  262.4ns 0.8v  262.5ns 0.0v  279.9ns 0.0v  280.0ns 0.8v  282.4ns 0.8v  282.5ns 0.0v  )

VREAD_E READ_E GND! pwl( 0ns 0v  59.9ns 0.0v  60.0ns 0.8v  62.4ns 0.8v  62.5ns 0.0v  72.4ns 0.0v  72.5ns 0.8v  74.9ns 0.8v  75.0ns 0.0v  102.4ns 0.0v  102.5ns 0.8v  104.9ns 0.8v  105.0ns 0.0v  132.4ns 0.0v  132.5ns 0.8v  134.9ns 0.8v  135.0ns 0.0v  162.4ns 0.0v  162.5ns 0.8v  164.9ns 0.8v  165.0ns 0.0v  189.9ns 0.0v  190.0ns 0.8v  199.9ns 0.8v  200.0ns 0.0v  202.4ns 0.0v  202.5ns 0.8v  204.9ns 0.8v  205.0ns 0.0v  209.9ns 0.0v  210.0ns 0.8v  219.9ns 0.8v  220.0ns 0.0v  222.4ns 0.0v  222.5ns 0.8v  224.9ns 0.8v  225.0ns 0.0v  229.9ns 0.0v  230.0ns 0.8v  239.9ns 0.8v  240.0ns 0.0v  242.4ns 0.0v  242.5ns 0.8v  244.9ns 0.8v  245.0ns 0.0v  249.9ns 0.0v  250.0ns 0.8v  259.9ns 0.8v  260.0ns 0.0v  262.4ns 0.0v  262.5ns 0.8v  264.9ns 0.8v  265.0ns 0.0v  282.4ns 0.0v  282.5ns 0.8v  284.9ns 0.8v  285.0ns 0.0v  289.9ns 0.0v  290.0ns 0.8v  )

VPEC PEC GND! pwl( 0ns 0.8v 59.9ns 0.8v  60.0ns 0.0v  60.9ns 0.0v  61.0ns 0.8v  72.4ns 0.8v  72.5ns 0.0v  73.4ns 0.0v  73.5ns 0.8v  102.4ns 0.8v  102.5ns 0.0v  103.4ns 0.0v  103.5ns 0.8v  132.4ns 0.8v  132.5ns 0.0v  133.4ns 0.0v  133.5ns 0.8v  162.4ns 0.8v  162.5ns 0.0v  163.4ns 0.0v  163.5ns 0.8v  189.9ns 0.8v  190.0ns 0.0v  190.9ns 0.0v  191.0ns 0.8v  202.4ns 0.8v  202.5ns 0.0v  203.4ns 0.0v  203.5ns 0.8v  209.9ns 0.8v  210.0ns 0.0v  210.9ns 0.0v  211.0ns 0.8v  222.4ns 0.8v  222.5ns 0.0v  223.4ns 0.0v  223.5ns 0.8v  229.9ns 0.8v  230.0ns 0.0v  230.9ns 0.0v  231.0ns 0.8v  242.4ns 0.8v  242.5ns 0.0v  243.4ns 0.0v  243.5ns 0.8v  249.9ns 0.8v  250.0ns 0.0v  250.9ns 0.0v  251.0ns 0.8v  262.4ns 0.8v  262.5ns 0.0v  263.4ns 0.0v  263.5ns 0.8v  282.4ns 0.8v  282.5ns 0.0v  283.4ns 0.0v  283.5ns 0.8v  289.9ns 0.8v  290.0ns 0.0v  290.9ns 0.0v  291.0ns 0.8v  299.9ns 0.8v  300.0ns 0.0v  300.9ns 0.0v  301.0ns 0.8v  309.9ns 0.8v  310.0ns 0.0v  310.9ns 0.0v  311.0ns 0.8v  )

VSAE SAE GND! pwl( 0ns 0.0v 61.9ns 0.0v  62.0ns 0.8v  62.4ns 0.8v  62.5ns 0.0v  74.4ns 0.0v  74.5ns 0.8v  74.9ns 0.8v  75.0ns 0.0v  104.4ns 0.0v  104.5ns 0.8v  104.9ns 0.8v  105.0ns 0.0v  134.4ns 0.0v  134.5ns 0.8v  134.9ns 0.8v  135.0ns 0.0v  164.4ns 0.0v  164.5ns 0.8v  164.9ns 0.8v  165.0ns 0.0v  191.9ns 0.0v  192.0ns 0.8v  192.4ns 0.8v  192.5ns 0.0v  204.4ns 0.0v  204.5ns 0.8v  204.9ns 0.8v  205.0ns 0.0v  211.9ns 0.0v  212.0ns 0.8v  212.4ns 0.8v  212.5ns 0.0v  224.4ns 0.0v  224.5ns 0.8v  224.9ns 0.8v  225.0ns 0.0v  231.9ns 0.0v  232.0ns 0.8v  232.4ns 0.8v  232.5ns 0.0v  244.4ns 0.0v  244.5ns 0.8v  244.9ns 0.8v  245.0ns 0.0v  251.9ns 0.0v  252.0ns 0.8v  252.4ns 0.8v  252.5ns 0.0v  264.4ns 0.0v  264.5ns 0.8v  264.9ns 0.8v  265.0ns 0.0v  284.4ns 0.0v  284.5ns 0.8v  284.9ns 0.8v  285.0ns 0.0v  291.9ns 0.0v  292.0ns 0.8v  292.4ns 0.8v  292.5ns 0.0v  301.9ns 0.0v  302.0ns 0.8v  302.4ns 0.8v  302.5ns 0.0v  311.9ns 0.0v  312.0ns 0.8v  312.4ns 0.8v  312.5ns 0.0v  )

VOP_SEL OP_SEL GND! pwl( 0ns 0v  79.9ns 0.0v  80.0ns 0.8v  99.9ns 0.8v  100.0ns 0.0v  109.9ns 0.0v  110.0ns 0.8v  129.9ns 0.8v  130.0ns 0.0v  139.9ns 0.0v  140.0ns 0.8v  159.9ns 0.8v  160.0ns 0.0v  169.9ns 0.0v  170.0ns 0.8v  179.9ns 0.8v  180.0ns 0.0v  189.9ns 0.0v  190.0ns 0.8v  199.9ns 0.8v  200.0ns 0.0v  )

VREG_A_SEL REG_A_SEL GND! pwl( 0ns 0v  69.9ns 0.0v  70.0ns 0.8v  79.9ns 0.8v  80.0ns 0.0v  129.9ns 0.0v  130.0ns 0.8v  139.9ns 0.8v  140.0ns 0.0v  189.9ns 0.0v  190.0ns 0.8v  199.9ns 0.8v  200.0ns 0.0v  209.9ns 0.0v  210.0ns 0.8v  219.9ns 0.8v  220.0ns 0.0v  229.9ns 0.0v  230.0ns 0.8v  239.9ns 0.8v  240.0ns 0.0v  249.9ns 0.0v  250.0ns 0.8v  259.9ns 0.8v  260.0ns 0.0v  )

VREG_B_SEL REG_B_SEL GND! pwl( 0ns 0v  59.9ns 0.0v  60.0ns 0.8v  69.9ns 0.8v  70.0ns 0.0v  99.9ns 0.0v  100.0ns 0.8v  109.9ns 0.8v  110.0ns 0.0v  159.9ns 0.0v  160.0ns 0.8v  169.9ns 0.8v  170.0ns 0.0v  199.9ns 0.0v  200.0ns 0.8v  209.9ns 0.8v  210.0ns 0.0v  219.9ns 0.0v  220.0ns 0.8v  229.9ns 0.8v  230.0ns 0.0v  239.9ns 0.0v  240.0ns 0.8v  249.9ns 0.8v  250.0ns 0.0v  259.9ns 0.0v  260.0ns 0.8v  269.9ns 0.8v  270.0ns 0.0v  )

VWRITE_SEL WRITE_SEL GND! pwl( 0ns 0v  89.9ns 0.0v  90.0ns 0.8v  109.9ns 0.8v  110.0ns 0.0v  119.9ns 0.0v  120.0ns 0.8v  139.9ns 0.8v  140.0ns 0.0v  149.9ns 0.0v  150.0ns 0.8v  169.9ns 0.8v  170.0ns 0.0v  179.9ns 0.0v  180.0ns 0.8v  189.9ns 0.8v  190.0ns 0.0v  199.9ns 0.0v  200.0ns 0.8v  209.9ns 0.8v  210.0ns 0.0v  219.9ns 0.0v  220.0ns 0.8v  229.9ns 0.8v  230.0ns 0.0v  239.9ns 0.0v  240.0ns 0.8v  249.9ns 0.8v  250.0ns 0.0v  259.9ns 0.0v  260.0ns 0.8v  269.9ns 0.8v  270.0ns 0.0v  279.9ns 0.0v  280.0ns 0.8v  289.9ns 0.8v  290.0ns 0.0v  )

VWL0 WL<0> GND! pwl( 0ns 0.0v 0.9ns 0.0v  1.0ns 0.8v  1.9ns 0.8v  2.0ns 0.0v  10.9ns 0.0v  11.0ns 0.8v  11.9ns 0.8v  12.0ns 0.0v  73.4ns 0.0v  73.5ns 0.8v  74.4ns 0.8v  74.5ns 0.0v  )
VWL1 WL<1> GND! pwl( 0ns 0.0v 20.9ns 0.0v  21.0ns 0.8v  21.9ns 0.8v  22.0ns 0.0v  30.9ns 0.0v  31.0ns 0.8v  31.9ns 0.8v  32.0ns 0.0v  133.4ns 0.0v  133.5ns 0.8v  134.4ns 0.8v  134.5ns 0.0v  )
VWL2 WL<2> GND! pwl( 0ns 0.0v 40.9ns 0.0v  41.0ns 0.8v  41.9ns 0.8v  42.0ns 0.0v  50.9ns 0.0v  51.0ns 0.8v  51.9ns 0.8v  52.0ns 0.0v  60.9ns 0.0v  61.0ns 0.8v  61.9ns 0.8v  62.0ns 0.0v  163.4ns 0.0v  163.5ns 0.8v  164.4ns 0.8v  164.5ns 0.0v  )
VWL3 WL<3> GND! pwl( 0ns 0.0v 63.4ns 0.0v  63.5ns 0.8v  64.4ns 0.8v  64.5ns 0.0v  70.9ns 0.0v  71.0ns 0.8v  71.9ns 0.8v  72.0ns 0.0v  103.4ns 0.0v  103.5ns 0.8v  104.4ns 0.8v  104.5ns 0.0v  )
VWL4 WL<4> GND! pwl( 0ns 0.0v 90.9ns 0.0v  91.0ns 0.8v  91.9ns 0.8v  92.0ns 0.0v  190.9ns 0.0v  191.0ns 0.8v  191.9ns 0.8v  192.0ns 0.0v  )
VWL5 WL<5> GND! pwl( 0ns 0.0v 100.9ns 0.0v  101.0ns 0.8v  101.9ns 0.8v  102.0ns 0.0v  203.4ns 0.0v  203.5ns 0.8v  204.4ns 0.8v  204.5ns 0.0v  )
VWL6 WL<6> GND! pwl( 0ns 0.0v 120.9ns 0.0v  121.0ns 0.8v  121.9ns 0.8v  122.0ns 0.0v  210.9ns 0.0v  211.0ns 0.8v  211.9ns 0.8v  212.0ns 0.0v  )
VWL7 WL<7> GND! pwl( 0ns 0.0v 130.9ns 0.0v  131.0ns 0.8v  131.9ns 0.8v  132.0ns 0.0v  223.4ns 0.0v  223.5ns 0.8v  224.4ns 0.8v  224.5ns 0.0v  )
VWL8 WL<8> GND! pwl( 0ns 0.0v 150.9ns 0.0v  151.0ns 0.8v  151.9ns 0.8v  152.0ns 0.0v  250.9ns 0.0v  251.0ns 0.8v  251.9ns 0.8v  252.0ns 0.0v  )
VWL9 WL<9> GND! pwl( 0ns 0.0v 160.9ns 0.0v  161.0ns 0.8v  161.9ns 0.8v  162.0ns 0.0v  263.4ns 0.0v  263.5ns 0.8v  264.4ns 0.8v  264.5ns 0.0v  )
VWL10 WL<10> GND! pwl( 0ns 0.0v 180.9ns 0.0v  181.0ns 0.8v  181.9ns 0.8v  182.0ns 0.0v  230.9ns 0.0v  231.0ns 0.8v  231.9ns 0.8v  232.0ns 0.0v  )
VWL11 WL<11> GND! pwl( 0ns 0.0v 200.9ns 0.0v  201.0ns 0.8v  201.9ns 0.8v  202.0ns 0.0v  243.4ns 0.0v  243.5ns 0.8v  244.4ns 0.8v  244.5ns 0.0v  )
VWL12 WL<12> GND! pwl( 0ns 0.0v 220.9ns 0.0v  221.0ns 0.8v  221.9ns 0.8v  222.0ns 0.0v  283.4ns 0.0v  283.5ns 0.8v  284.4ns 0.8v  284.5ns 0.0v  )
VWL13 WL<13> GND! pwl( 0ns 0.0v 240.9ns 0.0v  241.0ns 0.8v  241.9ns 0.8v  242.0ns 0.0v  290.9ns 0.0v  291.0ns 0.8v  291.9ns 0.8v  292.0ns 0.0v  )
VWL14 WL<14> GND! pwl( 0ns 0.0v 260.9ns 0.0v  261.0ns 0.8v  261.9ns 0.8v  262.0ns 0.0v  300.9ns 0.0v  301.0ns 0.8v  301.9ns 0.8v  302.0ns 0.0v  )
VWL15 WL<15> GND! pwl( 0ns 0.0v 280.9ns 0.0v  281.0ns 0.8v  281.9ns 0.8v  282.0ns 0.0v  310.9ns 0.0v  311.0ns 0.8v  311.9ns 0.8v  312.0ns 0.0v  )


VDIN0 DIN<0> GND! pwl( 0ns 0v  0.1ns 0.8v  79.9ns 0.8v  80.0ns 0.0v  )
VDIN1 DIN<1> GND! pwl( 0ns 0v  0.1ns 0.8v  79.9ns 0.8v  80.0ns 0.0v  )
VDIN2 DIN<2> GND! pwl( 0ns 0v  0.1ns 0.8v  79.9ns 0.8v  80.0ns 0.0v  )
VDIN3 DIN<3> GND! pwl( 0ns 0v  0.1ns 0.8v  79.9ns 0.8v  80.0ns 0.0v  )


VCOL_SEL0 COL_SEL<0> GND! pwl( 0ns 0v  0.1ns 0.8v  9.9ns 0.8v  10.0ns 0.0v  19.9ns 0.0v  20.0ns 0.8v  29.9ns 0.8v  30.0ns 0.0v  39.9ns 0.0v  40.0ns 0.8v  49.9ns 0.8v  50.0ns 0.0v  62.4ns 0.0v  62.5ns 0.8v  64.9ns 0.8v  65.0ns 0.0v  89.9ns 0.0v  90.0ns 0.8v  102.4ns 0.8v  102.5ns 0.0v  119.9ns 0.0v  120.0ns 0.8v  132.4ns 0.8v  132.5ns 0.0v  149.9ns 0.0v  150.0ns 0.8v  162.4ns 0.8v  162.5ns 0.0v  179.9ns 0.0v  180.0ns 0.8v  189.9ns 0.8v  190.0ns 0.0v  199.9ns 0.0v  200.0ns 0.8v  202.4ns 0.8v  202.5ns 0.0v  219.9ns 0.0v  220.0ns 0.8v  222.4ns 0.8v  222.5ns 0.0v  239.9ns 0.0v  240.0ns 0.8v  242.4ns 0.8v  242.5ns 0.0v  259.9ns 0.0v  260.0ns 0.8v  262.4ns 0.8v  262.5ns 0.0v  279.9ns 0.0v  280.0ns 0.8v  282.4ns 0.8v  282.5ns 0.0v  )
VCOL_SEL1 COL_SEL<1> GND! pwl( 0ns 0v  9.9ns 0.0v  10.0ns 0.8v  19.9ns 0.8v  20.0ns 0.0v  29.9ns 0.0v  30.0ns 0.8v  39.9ns 0.8v  40.0ns 0.0v  49.9ns 0.0v  50.0ns 0.8v  59.9ns 0.8v  60.0ns 0.0v  69.9ns 0.0v  70.0ns 0.8v  72.4ns 0.8v  72.5ns 0.0v  89.9ns 0.0v  90.0ns 0.8v  102.4ns 0.8v  102.5ns 0.0v  119.9ns 0.0v  120.0ns 0.8v  132.4ns 0.8v  132.5ns 0.0v  149.9ns 0.0v  150.0ns 0.8v  162.4ns 0.8v  162.5ns 0.0v  179.9ns 0.0v  180.0ns 0.8v  189.9ns 0.8v  190.0ns 0.0v  199.9ns 0.0v  200.0ns 0.8v  202.4ns 0.8v  202.5ns 0.0v  219.9ns 0.0v  220.0ns 0.8v  222.4ns 0.8v  222.5ns 0.0v  239.9ns 0.0v  240.0ns 0.8v  242.4ns 0.8v  242.5ns 0.0v  259.9ns 0.0v  260.0ns 0.8v  262.4ns 0.8v  262.5ns 0.0v  279.9ns 0.0v  280.0ns 0.8v  282.4ns 0.8v  282.5ns 0.0v  )


VMUL_SEL MUL_SEL GND! pwl( 0ns 0v  89.9ns 0.0v  90.0ns 0.8v  99.9ns 0.8v  100.0ns 0.0v  119.9ns 0.0v  120.0ns 0.8v  129.9ns 0.8v  130.0ns 0.0v  149.9ns 0.0v  150.0ns 0.8v  159.9ns 0.8v  160.0ns 0.0v  189.9ns 0.0v  190.0ns 0.8v  199.9ns 0.8v  200.0ns 0.0v  )

VCLK CLK GND! PULSE(0v 0.8v 4.9n 0.1n 0.1n 4.9n 10n)
* Vdd VDD 0 0.8
* Vgnd GND 0 0
