`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10/16/2025 10:49:57 PM
// Design Name: 
// Module Name: PC_2
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module PC_2(In, Round_key);
    input [55:0] In; 
    output [47:0] Round_key; 
 assign	Round_key	= {In[42], In[39], In[45], In[32], In[55], In[51],
			In[53], In[28], In[41], In[50], In[35], In[46],
			In[33], In[37], In[44], In[52], In[30], In[48],
			In[40], In[49], In[29], In[36], In[43], In[54],
			In[15], In[4], In[25], In[19], In[9], In[1],
			In[26], In[16], In[5], In[11], In[23], In[8],
			In[12], In[7], In[17], In[0], In[22], In[3],
			In[10], In[14], In[6], In[20], In[27], In[24]}; 
endmodule
