<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:34.1334</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.10.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7011405</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>반도체 장치 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND ELECTRONIC EQUIPMENT</inventionTitleEng><openDate>2021.06.30</openDate><openNumber>10-2021-0080381</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.10.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.04.16</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06G 7/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06G 7/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 61/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 낮은 소비 전력으로 적화 연산이 가능한 반도체 장치를 제공한다. 제 1 회로, 제 2 회로를 가지는 반도체 장치이고, 제 1 회로는 제 1 유지 노드를 가지고, 제 2 회로는 제 2 유지 노드를 가진다. 제 1 회로는 제 1 입력 배선, 제 2 입력 배선과, 제 1 배선, 제 2 배선에 전기적으로 접속되고, 제 2 회로는 제 1 입력 배선, 제 2 입력 배선과, 제 1 배선, 제 2 배선에 전기적으로 접속되고, 제 1 회로, 제 2 회로 각각은 제 1 데이터에 따른 제 1 전위, 제 2 전위를 제 1 유지 노드, 제 2 유지 노드에서 유지하는 기능을 가진다. 제 1 입력 배선, 제 2 입력 배선에 제 2 데이터에 따른 전위가 입력됨으로써, 제 1 회로는 제 1 배선 및 제 2 배선 중 한쪽에 전류를 출력하고, 제 2 회로는 제 1 배선 및 제 2 배선 중 다른 쪽에 전류를 출력한다. 제 1 회로, 제 2 회로가 제 1 배선 또는 제 2 배선에 출력하는 전류는 제 1 유지 노드, 제 2 유지 노드에 유지되는 제 1 전위, 제 2 전위에 따라 결정된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.04.23</internationOpenDate><internationOpenNumber>WO2020079523</internationOpenNumber><internationalApplicationDate>2019.10.07</internationalApplicationDate><internationalApplicationNumber>PCT/IB2019/058507</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 유지 노드를 가지고,상기 제 2 회로는 제 2 유지 노드를 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 1 배선, 및 제 2 배선과 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선과 전기적으로 접속되고,상기 제 1 회로는 제 1 데이터에 따른 제 1 전위를 상기 제 1 유지 노드에서 유지하는 기능을 가지고,상기 제 2 회로는 상기 제 1 데이터에 따른 제 2 전위를 상기 제 2 유지 노드에서 유지하는 기능을 가지고,상기 제 1 회로는,상기 제 1 입력 배선에 고레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 1 전위에 따른 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 고레벨 전위가 입력된 경우에, 상기 제 1 전위에 따른 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 1 전위에 따른 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는,상기 제 1 입력 배선에 고레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 2 전위에 따른 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 고레벨 전위가 입력된 경우에, 상기 제 2 전위에 따른 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 2 전위에 따른 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 회로는 제 1 트랜지스터 내지 제 4 트랜지스터와 제 1 용량 소자를 가지고,상기 제 2 회로는 제 5 트랜지스터 내지 제 8 트랜지스터와 제 2 용량 소자를 가지고,상기 제 1 유지 노드는 상기 제 1 트랜지스터의 제 1 단자, 상기 제 2 트랜지스터의 게이트, 및 상기 제 1 용량 소자의 제 1 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 1 단자는 상기 제 1 용량 소자의 제 2 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 제 4 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 2 유지 노드는 상기 제 5 트랜지스터의 제 1 단자, 상기 제 6 트랜지스터의 게이트, 및 상기 제 2 용량 소자의 제 1 단자와 전기적으로 접속되고,상기 제 6 트랜지스터의 제 1 단자는 상기 제 2 용량 소자의 제 2 단자와 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 7 트랜지스터의 제 1 단자 및 상기 제 8 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 회로는 제 1 트랜지스터 내지 제 4 트랜지스터와, 제 9 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 2 회로는 제 5 트랜지스터 내지 제 8 트랜지스터와, 제 10 트랜지스터와, 제 2 용량 소자를 가지고,상기 제 1 유지 노드는 상기 제 1 트랜지스터의 제 1 단자, 상기 제 2 트랜지스터의 게이트, 상기 제 9 트랜지스터의 게이트, 및 상기 제 1 용량 소자의 제 1 단자와 전기적으로 접속되고,상기 제 1 용량 소자의 제 2 단자는 상기 제 2 트랜지스터의 제 1 단자 및 상기 제 9 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 9 트랜지스터의 제 2 단자는 상기 제 4 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 2 유지 노드는 상기 제 5 트랜지스터의 제 1 단자, 상기 제 6 트랜지스터의 게이트, 상기 제 10 트랜지스터의 게이트, 및 상기 제 2 용량 소자의 제 1 단자와 전기적으로 접속되고,상기 제 2 용량 소자의 제 2 단자는 상기 제 6 트랜지스터의 제 1 단자 및 상기 제 10 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 7 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 10 트랜지스터의 제 2 단자는 상기 제 8 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 회로는 제 1 트랜지스터 내지 제 4 트랜지스터와, 제 1 논리 회로와, 제 2 논리 회로를 가지고,상기 제 2 회로는 제 5 트랜지스터 내지 제 8 트랜지스터와, 제 3 논리 회로와, 제 4 논리 회로를 가지고,상기 제 1 논리 회로 내지 상기 제 4 논리 회로는 각각, 입력 단자에 입력된 신호의 반전 신호를 출력 단자로부터 출력하는 기능을 가지고,상기 제 1 유지 노드는 상기 제 1 논리 회로의 입력 단자, 상기 제 2 논리 회로의 출력 단자, 상기 제 1 트랜지스터의 제 1 단자, 및 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 1 논리 회로의 출력 단자는 상기 제 2 논리 회로의 입력 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 제 4 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 2 유지 노드는 상기 제 3 논리 회로의 입력 단자, 상기 제 4 논리 회로의 출력 단자, 상기 제 5 트랜지스터의 제 1 단자, 및 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 3 논리 회로의 출력 단자는 상기 제 4 논리 회로의 입력 단자와 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 7 트랜지스터의 제 1 단자 및 상기 제 8 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 회로는 제 1 트랜지스터 내지 제 4 트랜지스터와, 제 1 논리 회로와, 제 2 논리 회로를 가지고, 상기 제 2 회로는 제 6 트랜지스터 내지 제 8 트랜지스터를 가지고,상기 제 1 논리 회로, 상기 제 2 논리 회로는 각각, 입력 단자에 입력된 신호의 반전 신호를 출력 단자로부터 출력하는 기능을 가지고,상기 제 1 유지 노드는 상기 제 1 논리 회로의 입력 단자, 상기 제 2 논리 회로의 출력 단자, 상기 제 1 트랜지스터의 제 1 단자, 및 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 1 논리 회로의 출력 단자는 상기 제 2 논리 회로의 입력 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 제 4 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 2 유지 노드는 상기 제 2 논리 회로의 입력 단자, 상기 제 1 논리 회로의 출력 단자, 및 상기 제 6 트랜지스터의 게이트와 전기적으로 접속되고,상기 제 6 트랜지스터의 제 2 단자는 상기 제 7 트랜지스터의 제 1 단자 및 상기 제 8 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6.  제 1 회로와 제 2 회로를 가지는 반도체 장치로서,상기 제 1 회로는 제 1 부하 회로를 가지고,상기 제 2 회로는 제 2 부하 회로를 가지고,상기 제 1 부하 회로와 상기 제 2 부하 회로는 각각, 제 1 단자와 제 2 단자를 가지고,상기 제 1 부하 회로와 상기 제 2 부하 회로는 각각, 제 1 데이터에 따라 제 1 단자와 제 2 단자 사이의 저항값을 변화시키는 기능을 가지고,상기 제 1 회로는 제 1 입력 배선, 제 2 입력 배선, 제 1 배선, 및 제 2 배선과 전기적으로 접속되고,상기 제 2 회로는 상기 제 1 입력 배선, 상기 제 2 입력 배선, 상기 제 1 배선, 및 상기 제 2 배선과 전기적으로 접속되고,상기 제 1 회로는,상기 제 1 입력 배선에 고레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 1 부하 회로의 상기 저항값에 따른 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 고레벨 전위가 입력된 경우에, 상기 제 1 부하 회로의 상기 저항값에 따른 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 1 부하 회로의 상기 저항값에 따른 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지고,상기 제 2 회로는,상기 제 1 입력 배선에 고레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 2 부하 회로의 상기 저항값에 따른 전류를 상기 제 2 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 고레벨 전위가 입력된 경우에, 상기 제 2 부하 회로의 상기 저항값에 따른 전류를 상기 제 1 배선에 출력하는 기능과,상기 제 1 입력 배선에 저레벨 전위가 입력되며 상기 제 2 입력 배선에 저레벨 전위가 입력된 경우에, 상기 제 2 부하 회로의 상기 저항값에 따른 전류를 상기 제 1 배선 및 상기 제 2 배선에 출력하지 않는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 1 회로는 제 3 트랜지스터와 제 4 트랜지스터를 가지고,상기 제 2 회로는 제 7 트랜지스터와 제 8 트랜지스터를 가지고,상기 제 1 부하 회로의 제 1 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 제 4 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 3 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 3 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되고,상기 제 4 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 2 부하 회로의 제 1 단자는 상기 제 7 트랜지스터의 제 1 단자 및 상기 제 8 트랜지스터의 제 1 단자와 전기적으로 접속되고,상기 제 7 트랜지스터의 게이트는 상기 제 1 입력 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 게이트는 상기 제 2 입력 배선과 전기적으로 접속되고,상기 제 7 트랜지스터의 제 2 단자는 상기 제 2 배선과 전기적으로 접속되고,상기 제 8 트랜지스터의 제 2 단자는 상기 제 1 배선과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 회로는 제 1 트랜지스터를 가지고,상기 제 2 회로는 제 2 트랜지스터를 가지고,상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 부하 회로의 제 1 단자와 전기적으로 접속되고,상기 제 2 트랜지스터의 제 1 단자는 상기 제 2 부하 회로의 제 1 단자와 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 제 1 부하 회로는 저항 변화 소자, MTJ 소자, 상변화 메모리 중 어느 하나를 가지고,상기 제 2 부하 회로는 저항 변화 소자, MTJ 소자, 상변화 메모리 중 어느 하나를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,제 3 회로와 제 4 회로를 가지고,상기 제 3 회로는 상기 제 1 입력 배선과 상기 제 2 입력 배선 각각에 제 2 데이터에 따른 전위를 입력하는 기능을 가지고,상기 제 4 회로는 상기 제 1 배선과 상기 제 2 배선 각각으로부터 흐르는 전류를 비교하여, 상기 제 4 회로의 출력 단자로부터 상기 제 1 데이터와 상기 제 2 데이터의 곱에 따른 전위를 출력하는 기능을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 전자 기기로서,제 1 항 내지 제 10 항 중 어느 한 항에 따른 반도체 장치를 가지고,상기 반도체 장치에 의하여 신경망의 연산을 수행하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>KIMURA, Hajime</engName><name>기무라, 하지메</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와껭 아쓰기시...</address><code> </code><country> </country><engName>KUROKAWA, Yoshiyuki</engName><name>구로까와, 요시유끼</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.10.19</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-197383</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.07.26</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-138187</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.04.16</receiptDate><receiptNumber>1-1-2021-0447225-90</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2021.05.24</receiptDate><receiptNumber>1-5-2021-0082152-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.10.06</receiptDate><receiptNumber>1-1-2022-1052515-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.10.06</receiptDate><receiptNumber>1-1-2022-1052533-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2023.02.16</receiptDate><receiptNumber>1-1-2023-0181803-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>9-5-2025-0805460-06</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217011405.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93965aeb7e7414abb3426c6ced6264b5e0de5e34e091de1348afc9b91b254e12145b392785379be5010372c040f9350622b1bb5dd2a0a0f04a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8b07c42cde312482ac4b8b4a1efef6f0302b5ecb825c30c81a25ab036175cb1cf426243f1502260937a9e303623bac3fcf976633f4b5bba9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>