Fitter report for alu
Mon Apr  8 21:12:44 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr  8 21:12:44 2024          ;
; Quartus Prime Version              ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                      ; alu                                            ;
; Top-level Entity Name              ; alu                                            ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M08DAF484C8G                                 ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 716 / 8,064 ( 9 % )                            ;
;     Total combinational functions  ; 716 / 8,064 ( 9 % )                            ;
;     Dedicated logic registers      ; 0 / 8,064 ( 0 % )                              ;
; Total registers                    ; 0                                              ;
; Total pins                         ; 101 / 250 ( 40 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0 / 1 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8G                        ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   2.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 936 ) ; 0.00 % ( 0 / 936 )         ; 0.00 % ( 0 / 936 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 936 ) ; 0.00 % ( 0 / 936 )         ; 0.00 % ( 0 / 936 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 920 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/serein/Desktop/mit-os/ETH/ddca/lab5/output_files/alu.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 716 / 8,064 ( 9 % ) ;
;     -- Combinational with no register       ; 716                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 493                 ;
;     -- 3 input functions                    ; 156                 ;
;     -- <=2 input functions                  ; 67                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 716                 ;
;     -- arithmetic mode                      ; 0                   ;
;                                             ;                     ;
; Total registers*                            ; 0 / 9,287 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 8,064 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )   ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 48 / 504 ( 10 % )   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 101 / 250 ( 40 % )  ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )      ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )     ;
;                                             ;                     ;
; M9Ks                                        ; 0 / 42 ( 0 % )      ;
; UFM blocks                                  ; 0 / 1 ( 0 % )       ;
; ADC blocks                                  ; 0 / 1 ( 0 % )       ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global signals                              ; 0                   ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Remote update blocks                        ; 0 / 1 ( 0 % )       ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 2.5% / 2.1% / 3.0%  ;
; Peak interconnect usage (total/H/V)         ; 8.1% / 6.6% / 10.3% ;
; Maximum fan-out                             ; 119                 ;
; Highest non-global fan-out                  ; 119                 ;
; Total fan-out                               ; 2716                ;
; Average fan-out                             ; 2.90                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 716 / 8064 ( 9 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 716                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 493                ; 0                              ;
;     -- 3 input functions                    ; 156                ; 0                              ;
;     -- <=2 input functions                  ; 67                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 716                ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 0                  ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 8064 ( 0 % )   ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 48 / 504 ( 10 % )  ; 0 / 504 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 101                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )     ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; User Flash Memory                           ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2716               ; 8                              ;
;     -- Registered Connections               ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 68                 ; 0                              ;
;     -- Output Ports                         ; 33                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; fn[0]       ; C1    ; 1B       ; 10           ; 17           ; 0            ; 46                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; fn[1]       ; D3    ; 1B       ; 10           ; 18           ; 0            ; 115                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; fn[2]       ; F20   ; 6        ; 31           ; 15           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; fn[3]       ; G19   ; 6        ; 31           ; 12           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[0]  ; C9    ; 7        ; 19           ; 25           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[10] ; D21   ; 6        ; 31           ; 17           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[11] ; D2    ; 1B       ; 10           ; 18           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[12] ; K15   ; 6        ; 31           ; 21           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[13] ; L19   ; 6        ; 31           ; 19           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[14] ; P18   ; 5        ; 31           ; 6            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[15] ; G22   ; 6        ; 31           ; 12           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[16] ; A9    ; 7        ; 19           ; 25           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[17] ; D19   ; 6        ; 31           ; 21           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[18] ; G3    ; 1A       ; 10           ; 20           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[19] ; E12   ; 7        ; 24           ; 25           ; 28           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[1]  ; C20   ; 6        ; 31           ; 21           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[20] ; E1    ; 1B       ; 10           ; 15           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[21] ; A6    ; 8        ; 15           ; 25           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[22] ; K9    ; 1B       ; 10           ; 18           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[23] ; B3    ; 8        ; 11           ; 25           ; 28           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[24] ; L14   ; 6        ; 31           ; 17           ; 21           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[25] ; J22   ; 6        ; 31           ; 11           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[26] ; C21   ; 6        ; 31           ; 17           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[27] ; B8    ; 7        ; 19           ; 25           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[28] ; D1    ; 1B       ; 10           ; 17           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[29] ; K8    ; 1B       ; 10           ; 18           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[2]  ; C8    ; 8        ; 17           ; 25           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[30] ; H12   ; 7        ; 22           ; 25           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[31] ; L2    ; 1B       ; 10           ; 16           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[3]  ; B10   ; 7        ; 19           ; 25           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[4]  ; A8    ; 7        ; 22           ; 25           ; 28           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[5]  ; B14   ; 7        ; 24           ; 25           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[6]  ; E11   ; 8        ; 19           ; 25           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[7]  ; L20   ; 6        ; 31           ; 19           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[8]  ; D14   ; 7        ; 24           ; 25           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r1_data[9]  ; E13   ; 7        ; 24           ; 25           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[0]  ; H3    ; 1A       ; 10           ; 20           ; 21           ; 119                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[10] ; F22   ; 6        ; 31           ; 12           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[11] ; C22   ; 6        ; 31           ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[12] ; AA14  ; 4        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[13] ; N22   ; 5        ; 31           ; 5            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[14] ; L22   ; 5        ; 31           ; 7            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[15] ; B15   ; 7        ; 27           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[16] ; J11   ; 7        ; 22           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[17] ; R13   ; 4        ; 22           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[18] ; D22   ; 6        ; 31           ; 15           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[19] ; H17   ; 6        ; 31           ; 22           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[1]  ; A2    ; 8        ; 11           ; 25           ; 14           ; 116                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[20] ; AA15  ; 4        ; 24           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[21] ; Y14   ; 4        ; 24           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[22] ; Y16   ; 4        ; 24           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[23] ; R20   ; 5        ; 31           ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[24] ; G20   ; 6        ; 31           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[25] ; N14   ; 6        ; 31           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[26] ; N21   ; 5        ; 31           ; 7            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[27] ; P22   ; 5        ; 31           ; 4            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[28] ; AA13  ; 4        ; 22           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[29] ; H21   ; 6        ; 31           ; 9            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[2]  ; M18   ; 6        ; 31           ; 19           ; 21           ; 110                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[30] ; E21   ; 6        ; 31           ; 13           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[31] ; R18   ; 5        ; 31           ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[3]  ; K6    ; 1A       ; 10           ; 19           ; 21           ; 98                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[4]  ; K14   ; 6        ; 31           ; 21           ; 21           ; 95                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[5]  ; D13   ; 7        ; 22           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[6]  ; D18   ; 6        ; 31           ; 22           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[7]  ; L18   ; 6        ; 31           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[8]  ; A14   ; 7        ; 24           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r2_data[9]  ; E10   ; 8        ; 17           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; y[0]  ; M14   ; 6        ; 31           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[10] ; F18   ; 6        ; 31           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[11] ; U22   ; 5        ; 31           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[12] ; D17   ; 7        ; 29           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[13] ; M21   ; 5        ; 31           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[14] ; N18   ; 6        ; 31           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[15] ; K2    ; 1B       ; 10           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[16] ; L9    ; 1B       ; 10           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[17] ; F2    ; 1B       ; 10           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[18] ; M15   ; 6        ; 31           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[19] ; N20   ; 6        ; 31           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[1]  ; U21   ; 5        ; 31           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[20] ; M20   ; 6        ; 31           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[21] ; R15   ; 5        ; 31           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[22] ; P14   ; 5        ; 31           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[23] ; N15   ; 6        ; 31           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[24] ; K22   ; 6        ; 31           ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[25] ; L15   ; 6        ; 31           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[26] ; P19   ; 5        ; 31           ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[27] ; P20   ; 5        ; 31           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[28] ; N19   ; 6        ; 31           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[29] ; A7    ; 7        ; 22           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[2]  ; A15   ; 7        ; 27           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[30] ; E22   ; 6        ; 31           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[31] ; H22   ; 6        ; 31           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[3]  ; F21   ; 6        ; 31           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[4]  ; M22   ; 5        ; 31           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[5]  ; L8    ; 1B       ; 10           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[6]  ; AB15  ; 4        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[7]  ; E19   ; 6        ; 31           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[8]  ; J21   ; 6        ; 31           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; y[9]  ; E18   ; 6        ; 31           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero  ; K21   ; 6        ; 31           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L9p, DIFFOUT_L9p, JTAGEN, Low_Speed      ; Use as regular IO              ; r1_data[22]         ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ;
; 1B       ; 16 / 20 ( 80 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 5        ; 15 / 28 ( 54 % ) ; 2.5V          ; --           ;
; 6        ; 41 / 42 ( 98 % ) ; 2.5V          ; --           ;
; 7        ; 17 / 24 ( 71 % ) ; 2.5V          ; --           ;
; 8        ; 10 / 36 ( 28 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; r2_data[1]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 223        ; 8        ; r1_data[21]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 209        ; 7        ; y[29]                                          ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 7        ; r1_data[4]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 213        ; 7        ; r1_data[16]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; r2_data[8]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 197        ; 7        ; y[2]                                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; r2_data[28]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 105        ; 4        ; r2_data[12]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 109        ; 4        ; r2_data[20]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; y[6]                                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 236        ; 8        ; r1_data[23]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 215        ; 7        ; r1_data[27]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; r1_data[3]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; r1_data[5]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 199        ; 7        ; r2_data[15]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; fn[0]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 217        ; 8        ; r1_data[2]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 214        ; 7        ; r1_data[0]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; r1_data[1]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 175        ; 6        ; r1_data[26]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 171        ; 6        ; r2_data[11]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 23         ; 1B       ; r1_data[28]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 19         ; 1B       ; r1_data[11]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 17         ; 1B       ; fn[1]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; r2_data[5]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 204        ; 7        ; r1_data[8]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; y[12]                                          ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 189        ; 6        ; r2_data[6]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D19      ; 187        ; 6        ; r1_data[17]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; r1_data[10]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 169        ; 6        ; r2_data[18]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 29         ; 1B       ; r1_data[20]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 218        ; 8        ; r2_data[9]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 216        ; 8        ; r1_data[6]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 205        ; 7        ; r1_data[19]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 206        ; 7        ; r1_data[9]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; y[9]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 180        ; 6        ; y[7]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; r2_data[30]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 161        ; 6        ; y[30]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; y[17]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; y[10]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; fn[2]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 168        ; 6        ; y[3]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 159        ; 6        ; r2_data[10]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; r1_data[18]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; fn[3]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 156        ; 6        ; r2_data[24]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; r1_data[15]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; r2_data[0]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 208        ; 7        ; r1_data[30]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; r2_data[19]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; r2_data[29]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 149        ; 6        ; y[31]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 210        ; 7        ; r2_data[16]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; y[8]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 153        ; 6        ; r1_data[25]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; y[15]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; r2_data[3]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; r1_data[29]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 18         ; 1B       ; r1_data[22]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; r2_data[4]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K15      ; 186        ; 6        ; r1_data[12]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; zero                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 152        ; 6        ; y[24]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; r1_data[31]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; y[5]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ; 30         ; 1B       ; y[16]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; r1_data[24]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 174        ; 6        ; y[25]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; r2_data[7]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 177        ; 6        ; r1_data[13]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 179        ; 6        ; r1_data[7]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; r2_data[14]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; y[0]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 160        ; 6        ; y[18]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; r2_data[2]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; y[20]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 144        ; 5        ; y[13]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 147        ; 5        ; y[4]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; r2_data[25]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 150        ; 6        ; y[23]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; y[14]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 166        ; 6        ; y[28]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 167        ; 6        ; y[19]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 145        ; 5        ; r2_data[26]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 139        ; 5        ; r2_data[13]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; y[22]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; r1_data[14]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ; 141        ; 5        ; y[26]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 143        ; 5        ; y[27]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; r2_data[27]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; r2_data[17]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; y[21]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; r2_data[31]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; r2_data[23]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; y[1]                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 134        ; 5        ; y[11]                                          ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 106        ; 4        ; r2_data[21]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; r2_data[22]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; y[0]        ; Incomplete set of assignments ;
; y[1]        ; Incomplete set of assignments ;
; y[2]        ; Incomplete set of assignments ;
; y[3]        ; Incomplete set of assignments ;
; y[4]        ; Incomplete set of assignments ;
; y[5]        ; Incomplete set of assignments ;
; y[6]        ; Incomplete set of assignments ;
; y[7]        ; Incomplete set of assignments ;
; y[8]        ; Incomplete set of assignments ;
; y[9]        ; Incomplete set of assignments ;
; y[10]       ; Incomplete set of assignments ;
; y[11]       ; Incomplete set of assignments ;
; y[12]       ; Incomplete set of assignments ;
; y[13]       ; Incomplete set of assignments ;
; y[14]       ; Incomplete set of assignments ;
; y[15]       ; Incomplete set of assignments ;
; y[16]       ; Incomplete set of assignments ;
; y[17]       ; Incomplete set of assignments ;
; y[18]       ; Incomplete set of assignments ;
; y[19]       ; Incomplete set of assignments ;
; y[20]       ; Incomplete set of assignments ;
; y[21]       ; Incomplete set of assignments ;
; y[22]       ; Incomplete set of assignments ;
; y[23]       ; Incomplete set of assignments ;
; y[24]       ; Incomplete set of assignments ;
; y[25]       ; Incomplete set of assignments ;
; y[26]       ; Incomplete set of assignments ;
; y[27]       ; Incomplete set of assignments ;
; y[28]       ; Incomplete set of assignments ;
; y[29]       ; Incomplete set of assignments ;
; y[30]       ; Incomplete set of assignments ;
; y[31]       ; Incomplete set of assignments ;
; zero        ; Incomplete set of assignments ;
; r1_data[0]  ; Incomplete set of assignments ;
; fn[0]       ; Incomplete set of assignments ;
; fn[2]       ; Incomplete set of assignments ;
; fn[3]       ; Incomplete set of assignments ;
; fn[1]       ; Incomplete set of assignments ;
; r2_data[4]  ; Incomplete set of assignments ;
; r2_data[2]  ; Incomplete set of assignments ;
; r2_data[3]  ; Incomplete set of assignments ;
; r2_data[1]  ; Incomplete set of assignments ;
; r2_data[0]  ; Incomplete set of assignments ;
; r1_data[26] ; Incomplete set of assignments ;
; r1_data[10] ; Incomplete set of assignments ;
; r1_data[18] ; Incomplete set of assignments ;
; r1_data[2]  ; Incomplete set of assignments ;
; r1_data[22] ; Incomplete set of assignments ;
; r1_data[6]  ; Incomplete set of assignments ;
; r1_data[30] ; Incomplete set of assignments ;
; r1_data[14] ; Incomplete set of assignments ;
; r1_data[20] ; Incomplete set of assignments ;
; r1_data[4]  ; Incomplete set of assignments ;
; r1_data[28] ; Incomplete set of assignments ;
; r1_data[12] ; Incomplete set of assignments ;
; r1_data[24] ; Incomplete set of assignments ;
; r1_data[16] ; Incomplete set of assignments ;
; r1_data[8]  ; Incomplete set of assignments ;
; r1_data[27] ; Incomplete set of assignments ;
; r1_data[11] ; Incomplete set of assignments ;
; r1_data[19] ; Incomplete set of assignments ;
; r1_data[3]  ; Incomplete set of assignments ;
; r1_data[23] ; Incomplete set of assignments ;
; r1_data[7]  ; Incomplete set of assignments ;
; r1_data[31] ; Incomplete set of assignments ;
; r1_data[15] ; Incomplete set of assignments ;
; r1_data[17] ; Incomplete set of assignments ;
; r1_data[25] ; Incomplete set of assignments ;
; r1_data[9]  ; Incomplete set of assignments ;
; r1_data[1]  ; Incomplete set of assignments ;
; r1_data[21] ; Incomplete set of assignments ;
; r1_data[5]  ; Incomplete set of assignments ;
; r1_data[29] ; Incomplete set of assignments ;
; r1_data[13] ; Incomplete set of assignments ;
; r2_data[29] ; Incomplete set of assignments ;
; r2_data[30] ; Incomplete set of assignments ;
; r2_data[28] ; Incomplete set of assignments ;
; r2_data[26] ; Incomplete set of assignments ;
; r2_data[27] ; Incomplete set of assignments ;
; r2_data[24] ; Incomplete set of assignments ;
; r2_data[25] ; Incomplete set of assignments ;
; r2_data[21] ; Incomplete set of assignments ;
; r2_data[20] ; Incomplete set of assignments ;
; r2_data[22] ; Incomplete set of assignments ;
; r2_data[23] ; Incomplete set of assignments ;
; r2_data[18] ; Incomplete set of assignments ;
; r2_data[17] ; Incomplete set of assignments ;
; r2_data[16] ; Incomplete set of assignments ;
; r2_data[5]  ; Incomplete set of assignments ;
; r2_data[6]  ; Incomplete set of assignments ;
; r2_data[7]  ; Incomplete set of assignments ;
; r2_data[8]  ; Incomplete set of assignments ;
; r2_data[9]  ; Incomplete set of assignments ;
; r2_data[10] ; Incomplete set of assignments ;
; r2_data[11] ; Incomplete set of assignments ;
; r2_data[14] ; Incomplete set of assignments ;
; r2_data[15] ; Incomplete set of assignments ;
; r2_data[12] ; Incomplete set of assignments ;
; r2_data[13] ; Incomplete set of assignments ;
; r2_data[19] ; Incomplete set of assignments ;
; r2_data[31] ; Incomplete set of assignments ;
; y[0]        ; Missing location assignment   ;
; y[1]        ; Missing location assignment   ;
; y[2]        ; Missing location assignment   ;
; y[3]        ; Missing location assignment   ;
; y[4]        ; Missing location assignment   ;
; y[5]        ; Missing location assignment   ;
; y[6]        ; Missing location assignment   ;
; y[7]        ; Missing location assignment   ;
; y[8]        ; Missing location assignment   ;
; y[9]        ; Missing location assignment   ;
; y[10]       ; Missing location assignment   ;
; y[11]       ; Missing location assignment   ;
; y[12]       ; Missing location assignment   ;
; y[13]       ; Missing location assignment   ;
; y[14]       ; Missing location assignment   ;
; y[15]       ; Missing location assignment   ;
; y[16]       ; Missing location assignment   ;
; y[17]       ; Missing location assignment   ;
; y[18]       ; Missing location assignment   ;
; y[19]       ; Missing location assignment   ;
; y[20]       ; Missing location assignment   ;
; y[21]       ; Missing location assignment   ;
; y[22]       ; Missing location assignment   ;
; y[23]       ; Missing location assignment   ;
; y[24]       ; Missing location assignment   ;
; y[25]       ; Missing location assignment   ;
; y[26]       ; Missing location assignment   ;
; y[27]       ; Missing location assignment   ;
; y[28]       ; Missing location assignment   ;
; y[29]       ; Missing location assignment   ;
; y[30]       ; Missing location assignment   ;
; y[31]       ; Missing location assignment   ;
; zero        ; Missing location assignment   ;
; r1_data[0]  ; Missing location assignment   ;
; fn[0]       ; Missing location assignment   ;
; fn[2]       ; Missing location assignment   ;
; fn[3]       ; Missing location assignment   ;
; fn[1]       ; Missing location assignment   ;
; r2_data[4]  ; Missing location assignment   ;
; r2_data[2]  ; Missing location assignment   ;
; r2_data[3]  ; Missing location assignment   ;
; r2_data[1]  ; Missing location assignment   ;
; r2_data[0]  ; Missing location assignment   ;
; r1_data[26] ; Missing location assignment   ;
; r1_data[10] ; Missing location assignment   ;
; r1_data[18] ; Missing location assignment   ;
; r1_data[2]  ; Missing location assignment   ;
; r1_data[22] ; Missing location assignment   ;
; r1_data[6]  ; Missing location assignment   ;
; r1_data[30] ; Missing location assignment   ;
; r1_data[14] ; Missing location assignment   ;
; r1_data[20] ; Missing location assignment   ;
; r1_data[4]  ; Missing location assignment   ;
; r1_data[28] ; Missing location assignment   ;
; r1_data[12] ; Missing location assignment   ;
; r1_data[24] ; Missing location assignment   ;
; r1_data[16] ; Missing location assignment   ;
; r1_data[8]  ; Missing location assignment   ;
; r1_data[27] ; Missing location assignment   ;
; r1_data[11] ; Missing location assignment   ;
; r1_data[19] ; Missing location assignment   ;
; r1_data[3]  ; Missing location assignment   ;
; r1_data[23] ; Missing location assignment   ;
; r1_data[7]  ; Missing location assignment   ;
; r1_data[31] ; Missing location assignment   ;
; r1_data[15] ; Missing location assignment   ;
; r1_data[17] ; Missing location assignment   ;
; r1_data[25] ; Missing location assignment   ;
; r1_data[9]  ; Missing location assignment   ;
; r1_data[1]  ; Missing location assignment   ;
; r1_data[21] ; Missing location assignment   ;
; r1_data[5]  ; Missing location assignment   ;
; r1_data[29] ; Missing location assignment   ;
; r1_data[13] ; Missing location assignment   ;
; r2_data[29] ; Missing location assignment   ;
; r2_data[30] ; Missing location assignment   ;
; r2_data[28] ; Missing location assignment   ;
; r2_data[26] ; Missing location assignment   ;
; r2_data[27] ; Missing location assignment   ;
; r2_data[24] ; Missing location assignment   ;
; r2_data[25] ; Missing location assignment   ;
; r2_data[21] ; Missing location assignment   ;
; r2_data[20] ; Missing location assignment   ;
; r2_data[22] ; Missing location assignment   ;
; r2_data[23] ; Missing location assignment   ;
; r2_data[18] ; Missing location assignment   ;
; r2_data[17] ; Missing location assignment   ;
; r2_data[16] ; Missing location assignment   ;
; r2_data[5]  ; Missing location assignment   ;
; r2_data[6]  ; Missing location assignment   ;
; r2_data[7]  ; Missing location assignment   ;
; r2_data[8]  ; Missing location assignment   ;
; r2_data[9]  ; Missing location assignment   ;
; r2_data[10] ; Missing location assignment   ;
; r2_data[11] ; Missing location assignment   ;
; r2_data[14] ; Missing location assignment   ;
; r2_data[15] ; Missing location assignment   ;
; r2_data[12] ; Missing location assignment   ;
; r2_data[13] ; Missing location assignment   ;
; r2_data[19] ; Missing location assignment   ;
; r2_data[31] ; Missing location assignment   ;
+-------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                 ; Entity Name ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------+-------------+--------------+
; |alu                            ; 716 (295)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 101  ; 0            ; 716 (295)    ; 0 (0)             ; 0 (0)            ; 0          ; |alu                                                                                ; alu         ; work         ;
;    |arith:arith_module|         ; 157 (34)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (34)     ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module                                                             ; arith       ; work         ;
;       |fulladder16:adder16_1|   ; 64 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1                                       ; fulladder16 ; work         ;
;          |fulladder4:adder4_1|  ; 11 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in      ; CLA         ; work         ;
;          |fulladder4:adder4_2|  ; 14 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|fulladder:adder_1 ; fulladder   ; work         ;
;          |fulladder4:adder4_3|  ; 15 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|fulladder:adder_1 ; fulladder   ; work         ;
;             |fulladder:adder_4| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|fulladder:adder_4 ; fulladder   ; work         ;
;          |fulladder4:adder4_4|  ; 13 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|fulladder:adder_1 ; fulladder   ; work         ;
;       |fulladder16:adder16_2|   ; 59 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (8)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2                                       ; fulladder16 ; work         ;
;          |fulladder4:adder4_1|  ; 13 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|fulladder:adder_1 ; fulladder   ; work         ;
;          |fulladder4:adder4_2|  ; 14 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|fulladder:adder_1 ; fulladder   ; work         ;
;          |fulladder4:adder4_3|  ; 13 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|fulladder:adder_1 ; fulladder   ; work         ;
;          |fulladder4:adder4_4|  ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4                   ; fulladder4  ; work         ;
;             |CLA:carry_in|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in      ; CLA         ; work         ;
;             |fulladder:adder_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_1 ; fulladder   ; work         ;
;             |fulladder:adder_4| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |alu|arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_4 ; fulladder   ; work         ;
;    |shift:shift_module|         ; 264 (264)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 0 (0)             ; 0 (0)            ; 0          ; |alu|shift:shift_module                                                             ; shift       ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; y[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[16]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[17]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[18]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[19]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[20]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[21]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[22]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[23]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[24]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[25]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[26]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[27]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[28]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[29]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[30]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[31]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zero        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r1_data[0]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; fn[0]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; fn[2]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; fn[3]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; fn[1]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[4]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[2]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[3]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[1]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[0]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[26] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[10] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[18] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[2]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[22] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[6]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[30] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[14] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[20] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[4]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[28] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[12] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[24] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[16] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[8]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[27] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r1_data[11] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[19] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r1_data[3]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[23] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r1_data[7]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[31] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[15] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[17] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[25] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[9]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[1]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r1_data[21] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r1_data[5]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[29] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r1_data[13] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[29] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[30] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[28] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[26] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[27] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[24] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[25] ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; r2_data[21] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[20] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[22] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[23] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[18] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[17] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[16] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[5]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[6]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[7]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[8]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[9]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[10] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[11] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[14] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; r2_data[15] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[12] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; r2_data[13] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[19] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; r2_data[31] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; r1_data[0]                                                                                 ;                   ;         ;
;      - y~19                                                                                ; 1                 ; 6       ;
;      - y~20                                                                                ; 1                 ; 6       ;
;      - y~24                                                                                ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~2                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c[1]~2    ; 1                 ; 6       ;
;      - shift_out[1]~15                                                                     ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~3       ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[3]~2                                                      ; 1                 ; 6       ;
;      - shift:shift_module|T[6]~1                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S[12]~7                                                          ; 1                 ; 6       ;
;      - shift:shift_module|R[24]~11                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~6       ; 1                 ; 6       ;
; fn[0]                                                                                      ;                   ;         ;
;      - shift_out[2]~10                                                                     ; 0                 ; 6       ;
;      - y~19                                                                                ; 0                 ; 6       ;
;      - shift_out[2]~11                                                                     ; 0                 ; 6       ;
;      - y~30                                                                                ; 0                 ; 6       ;
;      - shift_out[1]~12                                                                     ; 0                 ; 6       ;
;      - y~31                                                                                ; 0                 ; 6       ;
;      - y~33                                                                                ; 0                 ; 6       ;
;      - y~36                                                                                ; 0                 ; 6       ;
;      - y~39                                                                                ; 0                 ; 6       ;
;      - y~42                                                                                ; 0                 ; 6       ;
;      - y~49                                                                                ; 0                 ; 6       ;
;      - y~53                                                                                ; 0                 ; 6       ;
;      - y~58                                                                                ; 0                 ; 6       ;
;      - y~61                                                                                ; 0                 ; 6       ;
;      - y~66                                                                                ; 0                 ; 6       ;
;      - y~69                                                                                ; 0                 ; 6       ;
;      - y~72                                                                                ; 0                 ; 6       ;
;      - y~75                                                                                ; 0                 ; 6       ;
;      - shift_out[13]~58                                                                    ; 0                 ; 6       ;
;      - y~78                                                                                ; 0                 ; 6       ;
;      - y~81                                                                                ; 0                 ; 6       ;
;      - y~86                                                                                ; 0                 ; 6       ;
;      - y~89                                                                                ; 0                 ; 6       ;
;      - y~94                                                                                ; 0                 ; 6       ;
;      - y~100                                                                               ; 0                 ; 6       ;
;      - y~106                                                                               ; 0                 ; 6       ;
;      - y~113                                                                               ; 0                 ; 6       ;
;      - y~114                                                                               ; 0                 ; 6       ;
;      - y~118                                                                               ; 0                 ; 6       ;
;      - y~127                                                                               ; 0                 ; 6       ;
;      - y~128                                                                               ; 0                 ; 6       ;
;      - y~132                                                                               ; 0                 ; 6       ;
;      - y~136                                                                               ; 0                 ; 6       ;
;      - y~137                                                                               ; 0                 ; 6       ;
;      - y~141                                                                               ; 0                 ; 6       ;
;      - y~142                                                                               ; 0                 ; 6       ;
;      - y~145                                                                               ; 0                 ; 6       ;
;      - y~146                                                                               ; 0                 ; 6       ;
;      - y~150                                                                               ; 0                 ; 6       ;
;      - y~155                                                                               ; 0                 ; 6       ;
;      - y~160                                                                               ; 0                 ; 6       ;
;      - y~165                                                                               ; 0                 ; 6       ;
;      - y~166                                                                               ; 0                 ; 6       ;
;      - shift_out[1]~96                                                                     ; 0                 ; 6       ;
;      - y~179                                                                               ; 0                 ; 6       ;
;      - shift_out[1]~102                                                                    ; 0                 ; 6       ;
; fn[2]                                                                                      ;                   ;         ;
;      - Equal0~0                                                                            ; 0                 ; 6       ;
;      - shift_out[2]~10                                                                     ; 0                 ; 6       ;
;      - Equal1~0                                                                            ; 0                 ; 6       ;
;      - y~20                                                                                ; 0                 ; 6       ;
;      - shift_out[2]~11                                                                     ; 0                 ; 6       ;
;      - y~29                                                                                ; 0                 ; 6       ;
;      - Equal0~1                                                                            ; 0                 ; 6       ;
;      - y~175                                                                               ; 0                 ; 6       ;
;      - y~178                                                                               ; 0                 ; 6       ;
;      - y~180                                                                               ; 0                 ; 6       ;
;      - y~181                                                                               ; 0                 ; 6       ;
; fn[3]                                                                                      ;                   ;         ;
;      - Equal0~0                                                                            ; 0                 ; 6       ;
;      - shift_out[2]~10                                                                     ; 0                 ; 6       ;
;      - Equal1~0                                                                            ; 0                 ; 6       ;
;      - y~21                                                                                ; 0                 ; 6       ;
;      - shift_out[2]~11                                                                     ; 0                 ; 6       ;
;      - y~29                                                                                ; 0                 ; 6       ;
;      - Equal0~1                                                                            ; 0                 ; 6       ;
;      - y~175                                                                               ; 0                 ; 6       ;
;      - y~178                                                                               ; 0                 ; 6       ;
;      - y~180                                                                               ; 0                 ; 6       ;
;      - y~181                                                                               ; 0                 ; 6       ;
; fn[1]                                                                                      ;                   ;         ;
;      - shift_out[2]~10                                                                     ; 0                 ; 6       ;
;      - y~20                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|Y[29]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[30]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~1       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - arith:arith_module|Y[28]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[26]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[27]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[24]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[25]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[21]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[20]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[22]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[23]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[2]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[17]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[16]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[4]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[5]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|p[2]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[7]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[2]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[3]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[1]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[0]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[8]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[9]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|Y[10]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[11]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[14]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[15]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[12]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[13]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[6]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[1]                                                             ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[3]~1                 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[3]~1                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[18]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|Y[19]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_4|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c[1]~2    ; 0                 ; 6       ;
;      - y~30                                                                                ; 0                 ; 6       ;
;      - shift_out[1]~13                                                                     ; 0                 ; 6       ;
;      - y~31                                                                                ; 0                 ; 6       ;
;      - y~33                                                                                ; 0                 ; 6       ;
;      - shift_out[2]~17                                                                     ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[2]~1                 ; 0                 ; 6       ;
;      - y~36                                                                                ; 0                 ; 6       ;
;      - shift_out[3]~21                                                                     ; 0                 ; 6       ;
;      - y~39                                                                                ; 0                 ; 6       ;
;      - shift_out[4]~26                                                                     ; 0                 ; 6       ;
;      - y~42                                                                                ; 0                 ; 6       ;
;      - shift_out[5]~28                                                                     ; 0                 ; 6       ;
;      - y~49                                                                                ; 0                 ; 6       ;
;      - shift_out[6]~30                                                                     ; 0                 ; 6       ;
;      - y~53                                                                                ; 0                 ; 6       ;
;      - shift_out[7]~32                                                                     ; 0                 ; 6       ;
;      - y~58                                                                                ; 0                 ; 6       ;
;      - shift_out[8]~35                                                                     ; 0                 ; 6       ;
;      - y~61                                                                                ; 0                 ; 6       ;
;      - shift_out[9]~37                                                                     ; 0                 ; 6       ;
;      - y~66                                                                                ; 0                 ; 6       ;
;      - shift_out[10]~42                                                                    ; 0                 ; 6       ;
;      - y~69                                                                                ; 0                 ; 6       ;
;      - shift_out[11]~46                                                                    ; 0                 ; 6       ;
;      - y~72                                                                                ; 0                 ; 6       ;
;      - shift_out[12]~52                                                                    ; 0                 ; 6       ;
;      - y~75                                                                                ; 0                 ; 6       ;
;      - shift_out[13]~54                                                                    ; 0                 ; 6       ;
;      - shift_out[13]~58                                                                    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|p[2]~0                 ; 0                 ; 6       ;
;      - y~78                                                                                ; 0                 ; 6       ;
;      - shift_out[14]~60                                                                    ; 0                 ; 6       ;
;      - y~81                                                                                ; 0                 ; 6       ;
;      - shift_out[15]~64                                                                    ; 0                 ; 6       ;
;      - y~86                                                                                ; 0                 ; 6       ;
;      - shift_out[16]~66                                                                    ; 0                 ; 6       ;
;      - y~89                                                                                ; 0                 ; 6       ;
;      - shift_out[17]~68                                                                    ; 0                 ; 6       ;
;      - y~94                                                                                ; 0                 ; 6       ;
;      - shift_out[18]~70                                                                    ; 0                 ; 6       ;
;      - y~100                                                                               ; 0                 ; 6       ;
;      - shift_out[19]~72                                                                    ; 0                 ; 6       ;
;      - y~106                                                                               ; 0                 ; 6       ;
;      - shift_out[20]~74                                                                    ; 0                 ; 6       ;
;      - shift_out[21]~76                                                                    ; 0                 ; 6       ;
;      - y~114                                                                               ; 0                 ; 6       ;
;      - y~116                                                                               ; 0                 ; 6       ;
;      - y~118                                                                               ; 0                 ; 6       ;
;      - shift_out[22]~78                                                                    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|p[2]                   ; 0                 ; 6       ;
;      - shift_out[23]~80                                                                    ; 0                 ; 6       ;
;      - y~128                                                                               ; 0                 ; 6       ;
;      - y~132                                                                               ; 0                 ; 6       ;
;      - shift_out[24]~82                                                                    ; 0                 ; 6       ;
;      - shift_out[25]~84                                                                    ; 0                 ; 6       ;
;      - y~137                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - shift_out[26]~86                                                                    ; 0                 ; 6       ;
;      - y~142                                                                               ; 0                 ; 6       ;
;      - shift_out[27]~88                                                                    ; 0                 ; 6       ;
;      - y~146                                                                               ; 0                 ; 6       ;
;      - y~150                                                                               ; 0                 ; 6       ;
;      - shift_out[28]~90                                                                    ; 0                 ; 6       ;
;      - y~155                                                                               ; 0                 ; 6       ;
;      - shift_out[29]~92                                                                    ; 0                 ; 6       ;
;      - y~160                                                                               ; 0                 ; 6       ;
;      - shift_out[30]~94                                                                    ; 0                 ; 6       ;
;      - y~165                                                                               ; 0                 ; 6       ;
;      - y~167                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~6       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[3]~6    ; 0                 ; 6       ;
;      - y~179                                                                               ; 0                 ; 6       ;
; r2_data[4]                                                                                 ;                   ;         ;
;      - shift:shift_module|T[0]~0                                                           ; 0                 ; 6       ;
;      - shift:shift_module|Q1[10]~0                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[3]~15                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[6]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[6]~3                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[4]~5                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[4]~6                                                          ; 0                 ; 6       ;
;      - y~23                                                                                ; 0                 ; 6       ;
;      - y~24                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|Q1[11]~1                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[7]~7                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[7]~8                                                          ; 0                 ; 6       ;
;      - shift:shift_module|Q1[9]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[5]~10                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[5]~11                                                         ; 0                 ; 6       ;
;      - arith:arith_module|Y[4]                                                             ; 0                 ; 6       ;
;      - shift:shift_module|out_SA[1]~1                                                      ; 0                 ; 6       ;
;      - shift:shift_module|R2[8]~0                                                          ; 0                 ; 6       ;
;      - shift:shift_module|Q1[15]~3                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[15]~13                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[4]~21                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R2[9]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S[0]~6                                                           ; 0                 ; 6       ;
;      - shift:shift_module|R2[10]~4                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[0]~10                                                          ; 0                 ; 6       ;
;      - y~39                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R2[11]~6                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[12]~14                                                        ; 0                 ; 6       ;
;      - shift:shift_module|Q1[20]~4                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[25]~10                                                        ; 0                 ; 6       ;
;      - shift:shift_module|Q1[21]~5                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q1[22]~6                                                         ; 0                 ; 6       ;
;      - shift_out[14]~34                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S2[11]~0                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[16]~15                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[12]~32                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T[8]~11                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[17]~16                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[8]~13                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[18]~17                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[13]~16                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[13]~21                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[15]~18                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[16]~19                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T[12]~12                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T1[15]~21                                                        ; 0                 ; 6       ;
;      - y~84                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~11                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[16]~24                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T1[17]~23                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~12                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[17]~25                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[19]~31                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~13                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[18]~26                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[19]~33                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[19]~27                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q[20]~0                                                          ; 0                 ; 6       ;
;      - shift:shift_module|Q[21]~1                                                          ; 0                 ; 6       ;
;      - shift:shift_module|Q[22]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R[23]~15                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[23]~40                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~16                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~18                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~20                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[27]~44                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~22                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~23                                                         ; 0                 ; 6       ;
;      - y~169                                                                               ; 0                 ; 6       ;
;      - y~170                                                                               ; 0                 ; 6       ;
;      - shift:shift_module|S1[5]~51                                                         ; 0                 ; 6       ;
;      - shift_out[2]~97                                                                     ; 0                 ; 6       ;
;      - shift:shift_module|S1[6]~52                                                         ; 0                 ; 6       ;
;      - y~176                                                                               ; 0                 ; 6       ;
;      - shift:shift_module|S1[11]~53                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[9]~54                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[10]~55                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R1[15]~19                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[13]~56                                                        ; 0                 ; 6       ;
;      - shift_out[11]~99                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S1[14]~57                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[14]~42                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[15]~49                                                        ; 0                 ; 6       ;
;      - shift_out[15]~100                                                                   ; 0                 ; 6       ;
;      - shift:shift_module|T1[16]~43                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[16]~24                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[17]~25                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[18]~26                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~27                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[24]~38                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[25]~39                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[26]~40                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[23]~28                                                         ; 0                 ; 6       ;
;      - y~183                                                                               ; 0                 ; 6       ;
; r2_data[2]                                                                                 ;                   ;         ;
;      - shift:shift_module|T[0]~0                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S1[9]~14                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[3]~15                                                         ; 1                 ; 6       ;
;      - y~22                                                                                ; 1                 ; 6       ;
;      - y~25                                                                                ; 1                 ; 6       ;
;      - arith:arith_module|Y[2]                                                             ; 1                 ; 6       ;
;      - shift:shift_module|out_SA[1]~0                                                      ; 1                 ; 6       ;
;      - shift_out[1]~14                                                                     ; 1                 ; 6       ;
;      - y~33                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|S1[5]~20                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[4]~22                                                         ; 1                 ; 6       ;
;      - shift_out[2]~16                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T2[3]~2                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[2]~1                 ; 1                 ; 6       ;
;      - shift:shift_module|S[0]~6                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S1[6]~23                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[8]~4                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T[6]~1                                                           ; 1                 ; 6       ;
;      - shift_out[4]~25                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|S1[7]~24                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[5]~6                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[5]~7                                                          ; 1                 ; 6       ;
;      - shift:shift_module|S1[8]~25                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[8]~26                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[6]~8                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[6]~9                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T[7]~3                                                           ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~10                                                        ; 1                 ; 6       ;
;      - y~47                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|T[6]~5                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S1[9]~27                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[9]~28                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[7]~11                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[7]~12                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T[7]~7                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S1[10]~29                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[10]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[8]~13                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[8]~8                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S1[11]~31                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[9]~15                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S2[11]~1                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[12]~33                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[10]~17                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S2[12]~2                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[9]~10                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T[8]~11                                                          ; 1                 ; 6       ;
;      - shift_out[10]~39                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|S[10]~12                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[13]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S2[13]~3                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[8]~13                                                          ; 1                 ; 6       ;
;      - shift:shift_module|S[11]~15                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[14]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S2[14]~4                                                         ; 1                 ; 6       ;
;      - shift_out[12]~48                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|S[12]~17                                                         ; 1                 ; 6       ;
;      - shift_out[12]~50                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T1[13]~16                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[13]~21                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[16]~38                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[16]~19                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[13]~19                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T[12]~12                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[14]~21                                                         ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~7                                                     ; 1                 ; 6       ;
;      - shift:shift_module|S1[17]~39                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[15]~20                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[15]~21                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[15]~24                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[15]~23                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[18]~41                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[18]~43                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[16]~24                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[19]~45                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[17]~46                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~25                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[20]~47                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[17]~25                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[21]~48                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~31                                                        ; 1                 ; 6       ;
;      - y~96                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|S[18]~26                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~33                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[22]~49                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[19]~27                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[23]~50                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[20]~28                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[21]~29                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[24]~28                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[23]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~38                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[22]~30                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T[25]~13                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[24]~32                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[24]~31                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[25]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[27]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[25]~32                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[26]~33                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[27]~44                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T[29]~16                                                         ; 1                 ; 6       ;
;      - y~170                                                                               ; 1                 ; 6       ;
;      - y~171                                                                               ; 1                 ; 6       ;
;      - shift_out[2]~97                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~98                                                                     ; 1                 ; 6       ;
;      - shift_out[11]~99                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T2[4]~50                                                         ; 1                 ; 6       ;
; r2_data[3]                                                                                 ;                   ;         ;
;      - shift:shift_module|T[0]~0                                                           ; 0                 ; 6       ;
;      - shift:shift_module|S1[9]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[3]~15                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[6]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[6]~4                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[4]~5                                                          ; 0                 ; 6       ;
;      - y~22                                                                                ; 0                 ; 6       ;
;      - y~23                                                                                ; 0                 ; 6       ;
;      - y~24                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R1[7]~7                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[7]~9                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R1[5]~10                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[5]~12                                                         ; 0                 ; 6       ;
;      - arith:arith_module|Y[3]                                                             ; 0                 ; 6       ;
;      - shift:shift_module|out_SA[1]~0                                                      ; 0                 ; 6       ;
;      - shift:shift_module|out_SA[1]~1                                                      ; 0                 ; 6       ;
;      - shift_out[1]~13                                                                     ; 0                 ; 6       ;
;      - shift:shift_module|R1[15]~13                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[4]~21                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R2[8]~1                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R2[9]~3                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S[0]~6                                                           ; 0                 ; 6       ;
;      - y~36                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|T2[4]~5                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R2[10]~5                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[0]~10                                                          ; 0                 ; 6       ;
;      - shift:shift_module|R2[11]~7                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[12]~14                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R2[12]~8                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[25]~10                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[9]~27                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R2[13]~9                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[10]~29                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R2[14]~10                                                        ; 0                 ; 6       ;
;      - y~56                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|S[12]~7                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S2[11]~0                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[16]~15                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[12]~32                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[13]~9                                                          ; 0                 ; 6       ;
;      - shift:shift_module|T[8]~11                                                          ; 0                 ; 6       ;
;      - shift_out[10]~39                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~11                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[17]~16                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[8]~13                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S[15]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[18]~17                                                        ; 0                 ; 6       ;
;      - shift_out[12]~48                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S[12]~16                                                         ; 0                 ; 6       ;
;      - shift_out[12]~50                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|R1[19]~18                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S2[11]~5                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[16]~36                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[16]~37                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[13]~18                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T[12]~12                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~20                                                         ; 0                 ; 6       ;
;      - shift:shift_module|out_SL[14]~7                                                     ; 0                 ; 6       ;
;      - shift:shift_module|S1[17]~39                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[17]~40                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[15]~22                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[18]~41                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[18]~42                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[23]~44                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[19]~31                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[19]~33                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[23]~15                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[23]~40                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~16                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~17                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~18                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~19                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~20                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~21                                                         ; 0                 ; 6       ;
;      - shift:shift_module|T2[27]~44                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~22                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~23                                                         ; 0                 ; 6       ;
;      - y~169                                                                               ; 0                 ; 6       ;
;      - shift:shift_module|S1[5]~51                                                         ; 0                 ; 6       ;
;      - shift_out[2]~97                                                                     ; 0                 ; 6       ;
;      - shift:shift_module|S1[6]~52                                                         ; 0                 ; 6       ;
;      - y~176                                                                               ; 0                 ; 6       ;
;      - shift:shift_module|S1[11]~53                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[9]~54                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[10]~55                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R1[15]~19                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[13]~56                                                        ; 0                 ; 6       ;
;      - shift_out[11]~99                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S1[14]~57                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[16]~24                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[17]~25                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[18]~26                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~27                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[24]~38                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[25]~39                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[26]~40                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[23]~28                                                         ; 0                 ; 6       ;
; r2_data[1]                                                                                 ;                   ;         ;
;      - shift:shift_module|T[0]~0                                                           ; 1                 ; 6       ;
;      - y~26                                                                                ; 1                 ; 6       ;
;      - y~27                                                                                ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[1]~0                 ; 1                 ; 6       ;
;      - arith:arith_module|Y[1]                                                             ; 1                 ; 6       ;
;      - y~30                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~0                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~1                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T1[3]~6                                                          ; 1                 ; 6       ;
;      - shift_out[2]~18                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T2[3]~2                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[3]~3                                                          ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[3]~2                                                      ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[2]~3                                                      ; 1                 ; 6       ;
;      - shift:shift_module|T1[4]~7                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[8]~4                                                          ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[3]~4                                                      ; 1                 ; 6       ;
;      - shift:shift_module|T[4]~2                                                           ; 1                 ; 6       ;
;      - shift_out[4]~24                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T1[5]~8                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[5]~6                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T1[6]~9                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T2[6]~8                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T[5]~4                                                           ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~10                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T[6]~6                                                           ; 1                 ; 6       ;
;      - shift:shift_module|T1[7]~10                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[7]~11                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T[7]~8                                                           ; 1                 ; 6       ;
;      - shift:shift_module|T1[8]~11                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[8]~13                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[8]~14                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T[8]~9                                                           ; 1                 ; 6       ;
;      - shift:shift_module|T1[9]~12                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[9]~15                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[9]~16                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[10]~13                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[10]~17                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[10]~18                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T[9]~10                                                          ; 1                 ; 6       ;
;      - shift:shift_module|T[8]~11                                                          ; 1                 ; 6       ;
;      - shift_out[11]~40                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T1[11]~14                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[11]~19                                                        ; 1                 ; 6       ;
;      - shift_out[12]~44                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T1[12]~15                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[12]~20                                                        ; 1                 ; 6       ;
;      - shift_out[12]~49                                                                    ; 1                 ; 6       ;
;      - shift_out[12]~50                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T1[13]~17                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[13]~22                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[15]~18                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[14]~23                                                        ; 1                 ; 6       ;
;      - shift_out[13]~56                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|T[12]~12                                                         ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~6                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~7                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T1[15]~21                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[15]~24                                                        ; 1                 ; 6       ;
;      - shift_out[15]~62                                                                    ; 1                 ; 6       ;
;      - shift_out[15]~63                                                                    ; 1                 ; 6       ;
;      - y~84                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|T1[17]~23                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~26                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~27                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[18]~24                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[19]~25                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~29                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~31                                                        ; 1                 ; 6       ;
;      - y~97                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|T1[20]~26                                                        ; 1                 ; 6       ;
;      - y~103                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T1[21]~27                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[21]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[21]~36                                                        ; 1                 ; 6       ;
;      - y~109                                                                               ; 1                 ; 6       ;
;      - y~111                                                                               ; 1                 ; 6       ;
;      - y~112                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T1[22]~29                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[23]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[23]~31                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~38                                                        ; 1                 ; 6       ;
;      - y~120                                                                               ; 1                 ; 6       ;
;      - y~121                                                                               ; 1                 ; 6       ;
;      - y~125                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T[23]~14                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[24]~33                                                        ; 1                 ; 6       ;
;      - y~130                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T1[25]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[25]~36                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~41                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T[25]~15                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[26]~37                                                        ; 1                 ; 6       ;
;      - y~139                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T1[27]~38                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[27]~45                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T[27]~17                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T1[28]~39                                                        ; 1                 ; 6       ;
;      - y~148                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T1[29]~40                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[29]~47                                                        ; 1                 ; 6       ;
;      - y~153                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T[29]~18                                                         ; 1                 ; 6       ;
;      - y~158                                                                               ; 1                 ; 6       ;
;      - y~168                                                                               ; 1                 ; 6       ;
;      - y~172                                                                               ; 1                 ; 6       ;
;      - shift_out[1]~96                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~98                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T1[14]~42                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[16]~43                                                        ; 1                 ; 6       ;
;      - y~177                                                                               ; 1                 ; 6       ;
;      - y~182                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T2[4]~50                                                         ; 1                 ; 6       ;
;      - shift:shift_module|T2[4]~51                                                         ; 1                 ; 6       ;
;      - shift_out[1]~101                                                                    ; 1                 ; 6       ;
; r2_data[0]                                                                                 ;                   ;         ;
;      - y~20                                                                                ; 1                 ; 6       ;
;      - y~21                                                                                ; 1                 ; 6       ;
;      - y~26                                                                                ; 1                 ; 6       ;
;      - y~27                                                                                ; 1                 ; 6       ;
;      - arith:arith_module|Y[0]                                                             ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c[1]~2    ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~0                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~1                                                     ; 1                 ; 6       ;
;      - shift_out[1]~15                                                                     ; 1                 ; 6       ;
;      - shift_out[2]~17                                                                     ; 1                 ; 6       ;
;      - shift_out[2]~18                                                                     ; 1                 ; 6       ;
;      - shift_out[2]~19                                                                     ; 1                 ; 6       ;
;      - shift_out[2]~20                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[2]~3                                                      ; 1                 ; 6       ;
;      - shift_out[3]~21                                                                     ; 1                 ; 6       ;
;      - shift_out[3]~22                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[3]~4                                                      ; 1                 ; 6       ;
;      - shift_out[3]~23                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~24                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~26                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~27                                                                     ; 1                 ; 6       ;
;      - shift_out[5]~28                                                                     ; 1                 ; 6       ;
;      - shift_out[5]~29                                                                     ; 1                 ; 6       ;
;      - y~44                                                                                ; 1                 ; 6       ;
;      - y~48                                                                                ; 1                 ; 6       ;
;      - shift_out[6]~30                                                                     ; 1                 ; 6       ;
;      - shift_out[6]~31                                                                     ; 1                 ; 6       ;
;      - y~52                                                                                ; 1                 ; 6       ;
;      - shift_out[7]~32                                                                     ; 1                 ; 6       ;
;      - shift_out[7]~33                                                                     ; 1                 ; 6       ;
;      - y~56                                                                                ; 1                 ; 6       ;
;      - y~57                                                                                ; 1                 ; 6       ;
;      - shift_out[8]~35                                                                     ; 1                 ; 6       ;
;      - shift_out[8]~36                                                                     ; 1                 ; 6       ;
;      - shift_out[9]~37                                                                     ; 1                 ; 6       ;
;      - shift_out[9]~38                                                                     ; 1                 ; 6       ;
;      - y~63                                                                                ; 1                 ; 6       ;
;      - shift_out[10]~41                                                                    ; 1                 ; 6       ;
;      - shift_out[10]~42                                                                    ; 1                 ; 6       ;
;      - shift_out[10]~43                                                                    ; 1                 ; 6       ;
;      - shift_out[11]~45                                                                    ; 1                 ; 6       ;
;      - shift_out[11]~46                                                                    ; 1                 ; 6       ;
;      - shift_out[11]~47                                                                    ; 1                 ; 6       ;
;      - shift_out[12]~48                                                                    ; 1                 ; 6       ;
;      - shift_out[12]~50                                                                    ; 1                 ; 6       ;
;      - shift_out[12]~52                                                                    ; 1                 ; 6       ;
;      - shift_out[12]~53                                                                    ; 1                 ; 6       ;
;      - shift_out[13]~54                                                                    ; 1                 ; 6       ;
;      - shift_out[13]~55                                                                    ; 1                 ; 6       ;
;      - shift_out[13]~56                                                                    ; 1                 ; 6       ;
;      - shift_out[13]~57                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~6                                                     ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[14]~7                                                     ; 1                 ; 6       ;
;      - shift_out[14]~60                                                                    ; 1                 ; 6       ;
;      - shift_out[14]~61                                                                    ; 1                 ; 6       ;
;      - shift_out[15]~62                                                                    ; 1                 ; 6       ;
;      - shift_out[15]~63                                                                    ; 1                 ; 6       ;
;      - shift_out[15]~64                                                                    ; 1                 ; 6       ;
;      - shift_out[15]~65                                                                    ; 1                 ; 6       ;
;      - y~84                                                                                ; 1                 ; 6       ;
;      - shift_out[16]~66                                                                    ; 1                 ; 6       ;
;      - shift_out[16]~67                                                                    ; 1                 ; 6       ;
;      - shift_out[17]~68                                                                    ; 1                 ; 6       ;
;      - shift_out[17]~69                                                                    ; 1                 ; 6       ;
;      - y~91                                                                                ; 1                 ; 6       ;
;      - shift_out[18]~70                                                                    ; 1                 ; 6       ;
;      - shift_out[18]~71                                                                    ; 1                 ; 6       ;
;      - y~97                                                                                ; 1                 ; 6       ;
;      - shift_out[19]~72                                                                    ; 1                 ; 6       ;
;      - shift_out[19]~73                                                                    ; 1                 ; 6       ;
;      - y~103                                                                               ; 1                 ; 6       ;
;      - shift_out[20]~74                                                                    ; 1                 ; 6       ;
;      - shift_out[20]~75                                                                    ; 1                 ; 6       ;
;      - y~109                                                                               ; 1                 ; 6       ;
;      - y~111                                                                               ; 1                 ; 6       ;
;      - y~112                                                                               ; 1                 ; 6       ;
;      - shift_out[21]~76                                                                    ; 1                 ; 6       ;
;      - shift_out[21]~77                                                                    ; 1                 ; 6       ;
;      - shift_out[22]~78                                                                    ; 1                 ; 6       ;
;      - shift_out[22]~79                                                                    ; 1                 ; 6       ;
;      - y~120                                                                               ; 1                 ; 6       ;
;      - y~121                                                                               ; 1                 ; 6       ;
;      - y~125                                                                               ; 1                 ; 6       ;
;      - y~126                                                                               ; 1                 ; 6       ;
;      - shift_out[23]~80                                                                    ; 1                 ; 6       ;
;      - shift_out[23]~81                                                                    ; 1                 ; 6       ;
;      - y~131                                                                               ; 1                 ; 6       ;
;      - shift_out[24]~82                                                                    ; 1                 ; 6       ;
;      - shift_out[24]~83                                                                    ; 1                 ; 6       ;
;      - y~135                                                                               ; 1                 ; 6       ;
;      - shift_out[25]~84                                                                    ; 1                 ; 6       ;
;      - shift_out[25]~85                                                                    ; 1                 ; 6       ;
;      - y~140                                                                               ; 1                 ; 6       ;
;      - shift_out[26]~86                                                                    ; 1                 ; 6       ;
;      - shift_out[26]~87                                                                    ; 1                 ; 6       ;
;      - y~144                                                                               ; 1                 ; 6       ;
;      - shift_out[27]~88                                                                    ; 1                 ; 6       ;
;      - shift_out[27]~89                                                                    ; 1                 ; 6       ;
;      - y~148                                                                               ; 1                 ; 6       ;
;      - y~149                                                                               ; 1                 ; 6       ;
;      - shift_out[28]~90                                                                    ; 1                 ; 6       ;
;      - shift_out[28]~91                                                                    ; 1                 ; 6       ;
;      - y~153                                                                               ; 1                 ; 6       ;
;      - y~154                                                                               ; 1                 ; 6       ;
;      - shift_out[29]~92                                                                    ; 1                 ; 6       ;
;      - shift_out[29]~93                                                                    ; 1                 ; 6       ;
;      - y~158                                                                               ; 1                 ; 6       ;
;      - y~159                                                                               ; 1                 ; 6       ;
;      - shift_out[30]~94                                                                    ; 1                 ; 6       ;
;      - shift_out[30]~95                                                                    ; 1                 ; 6       ;
;      - y~167                                                                               ; 1                 ; 6       ;
;      - y~168                                                                               ; 1                 ; 6       ;
;      - y~172                                                                               ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~6       ; 1                 ; 6       ;
;      - shift_out[1]~96                                                                     ; 1                 ; 6       ;
;      - shift_out[4]~98                                                                     ; 1                 ; 6       ;
;      - y~177                                                                               ; 1                 ; 6       ;
;      - y~182                                                                               ; 1                 ; 6       ;
;      - shift_out[1]~101                                                                    ; 1                 ; 6       ;
; r1_data[26]                                                                                ;                   ;         ;
;      - shift:shift_module|Q1[10]~0                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|R1[18]~17                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[18]~41                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[22]~49                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[24]~32                                                        ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~20                                                         ; 0                 ; 6       ;
;      - y~142                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~4       ; 0                 ; 6       ;
; r1_data[10]                                                                                ;                   ;         ;
;      - shift:shift_module|Q1[10]~0                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|pn~1                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|gn~0                   ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~11                                                         ; 0                 ; 6       ;
;      - y~66                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~20                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[3]~6    ; 0                 ; 6       ;
;      - shift:shift_module|R[18]~26                                                         ; 0                 ; 6       ;
; r1_data[18]                                                                                ;                   ;         ;
;      - shift:shift_module|S1[2]~16                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[2]~0                 ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|gn~0                   ; 1                 ; 6       ;
;      - shift:shift_module|R2[10]~4                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[10]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|R1[18]~17                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[18]~41                                                        ; 1                 ; 6       ;
;      - y~94                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|R[26]~13                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~4       ; 1                 ; 6       ;
;      - shift:shift_module|S1[6]~52                                                         ; 1                 ; 6       ;
; r1_data[2]                                                                                 ;                   ;         ;
;      - shift:shift_module|S1[2]~16                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~1                   ; 0                 ; 6       ;
;      - y~33                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[2]~1                 ; 0                 ; 6       ;
;      - shift:shift_module|out_SL[3]~2                                                      ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - shift:shift_module|T[4]~2                                                           ; 0                 ; 6       ;
;      - shift:shift_module|T[6]~5                                                           ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~11                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[26]~13                                                         ; 0                 ; 6       ;
; r1_data[22]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[6]~2                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|pn~1                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|gn~0                   ; 1                 ; 6       ;
;      - shift:shift_module|S1[10]~30                                                        ; 1                 ; 6       ;
;      - shift:shift_module|Q1[22]~6                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[18]~42                                                        ; 1                 ; 6       ;
;      - y~116                                                                               ; 1                 ; 6       ;
;      - y~118                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|Q[22]~2                                                          ; 1                 ; 6       ;
;      - y~123                                                                               ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~3       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|p[2]                   ; 1                 ; 6       ;
;      - shift:shift_module|S1[14]~57                                                        ; 1                 ; 6       ;
; r1_data[6]                                                                                 ;                   ;         ;
;      - shift:shift_module|R1[6]~2                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|p[2]~0                 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|pn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|T[6]~5                                                           ; 0                 ; 6       ;
;      - y~49                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - shift:shift_module|S[10]~12                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~20                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q[22]~2                                                          ; 0                 ; 6       ;
; r1_data[30]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[6]~3                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~1       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c[3]      ; 0                 ; 6       ;
;      - shift:shift_module|S1[18]~42                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[24]~32                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[28]~39                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[30]~41                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T[30]~19                                                         ; 0                 ; 6       ;
;      - y~160                                                                               ; 0                 ; 6       ;
;      - y~162                                                                               ; 0                 ; 6       ;
;      - y~164                                                                               ; 0                 ; 6       ;
; r1_data[14]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[6]~3                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~1                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|p[2]~0                 ; 0                 ; 6       ;
;      - shift:shift_module|S[14]~20                                                         ; 0                 ; 6       ;
;      - y~78                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - shift:shift_module|T[30]~20                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[26]~40                                                         ; 0                 ; 6       ;
; r1_data[20]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[4]~5                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|pn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|S1[8]~25                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q1[20]~4                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[12]~32                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[16]~36                                                        ; 0                 ; 6       ;
;      - y~106                                                                               ; 0                 ; 6       ;
;      - shift:shift_module|Q[20]~0                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c[1]~0    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~1       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~4       ; 0                 ; 6       ;
; r1_data[4]                                                                                 ;                   ;         ;
;      - shift:shift_module|R1[4]~5                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|pn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|T[6]~1                                                           ; 0                 ; 6       ;
;      - y~39                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c[1]~2    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~5       ; 0                 ; 6       ;
;      - shift:shift_module|S[8]~8                                                           ; 0                 ; 6       ;
;      - shift:shift_module|S[12]~16                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q[20]~0                                                          ; 0                 ; 6       ;
; r1_data[28]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[4]~6                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~2       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~4       ; 1                 ; 6       ;
;      - shift:shift_module|R1[12]~14                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[16]~36                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[24]~28                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[26]~37                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[28]~39                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S[28]~34                                                         ; 1                 ; 6       ;
;      - y~150                                                                               ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_1|xor2 ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c[1]~6    ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~7       ; 1                 ; 6       ;
; r1_data[12]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[4]~6                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~2                   ; 0                 ; 6       ;
;      - shift:shift_module|R1[12]~14                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[12]~16                                                         ; 0                 ; 6       ;
;      - y~72                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c[1]~1    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~5       ; 0                 ; 6       ;
;      - shift:shift_module|S[28]~35                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S[24]~38                                                         ; 0                 ; 6       ;
; r1_data[24]                                                                                ;                   ;         ;
;      - y~23                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~2                   ; 0                 ; 6       ;
;      - shift:shift_module|out_SA[1]~1                                                      ; 0                 ; 6       ;
;      - shift:shift_module|R1[16]~15                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[16]~37                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[20]~47                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[24]~28                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~16                                                         ; 0                 ; 6       ;
;      - y~132                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c[1]~1    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~5       ; 0                 ; 6       ;
; r1_data[16]                                                                                ;                   ;         ;
;      - y~23                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|R2[8]~0                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S1[4]~21                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S1[8]~25                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[16]~15                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[16]~37                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~11                                                         ; 0                 ; 6       ;
;      - y~86                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c[1]~1    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~5       ; 0                 ; 6       ;
; r1_data[8]                                                                                 ;                   ;         ;
;      - y~24                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|pn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|out_SA[1]~1                                                      ; 0                 ; 6       ;
;      - shift:shift_module|S[12]~7                                                          ; 0                 ; 6       ;
;      - y~58                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|fulladder:adder_1|xor2 ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[1]~2    ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[3]~5    ; 0                 ; 6       ;
;      - shift:shift_module|R[24]~16                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[16]~24                                                         ; 0                 ; 6       ;
; r1_data[27]                                                                                ;                   ;         ;
;      - shift:shift_module|Q1[11]~1                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~0                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~1                   ; 1                 ; 6       ;
;      - shift:shift_module|R1[19]~18                                                        ; 1                 ; 6       ;
;      - shift:shift_module|S1[23]~50                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~38                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[27]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~41                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[27]~45                                                        ; 1                 ; 6       ;
;      - arith_out[27]~17                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|R[27]~23                                                         ; 1                 ; 6       ;
;      - y~146                                                                               ; 1                 ; 6       ;
; r1_data[11]                                                                                ;                   ;         ;
;      - shift:shift_module|Q1[11]~1                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|pn~1                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|pn                     ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[3]~1                 ; 0                 ; 6       ;
;      - shift:shift_module|S[15]~14                                                         ; 0                 ; 6       ;
;      - y~69                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~23                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~27                                                         ; 0                 ; 6       ;
; r1_data[19]                                                                                ;                   ;         ;
;      - shift:shift_module|S1[3]~18                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[3]~1                 ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|gn~0                   ; 1                 ; 6       ;
;      - shift:shift_module|R2[11]~6                                                         ; 1                 ; 6       ;
;      - shift:shift_module|R1[19]~18                                                        ; 1                 ; 6       ;
;      - y~100                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|R[19]~14                                                         ; 1                 ; 6       ;
;      - shift:shift_module|R[27]~22                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[11]~53                                                        ; 1                 ; 6       ;
; r1_data[3]                                                                                 ;                   ;         ;
;      - shift:shift_module|S1[3]~18                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~1                   ; 0                 ; 6       ;
;      - y~36                                                                                ; 0                 ; 6       ;
;      - arith_out[3]~2                                                                      ; 0                 ; 6       ;
;      - shift:shift_module|out_SL[3]~4                                                      ; 0                 ; 6       ;
;      - shift_out[4]~24                                                                     ; 0                 ; 6       ;
;      - shift:shift_module|T[5]~4                                                           ; 0                 ; 6       ;
;      - shift:shift_module|T[7]~7                                                           ; 0                 ; 6       ;
;      - shift:shift_module|S[15]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[19]~14                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[27]~22                                                         ; 0                 ; 6       ;
; r1_data[23]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[7]~7                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|pn~1                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|gn~0                   ; 1                 ; 6       ;
;      - shift:shift_module|S2[11]~0                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S2[11]~5                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[23]~44                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~25                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~32                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~34                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~38                                                        ; 1                 ; 6       ;
;      - arith_out[23]~14                                                                    ; 1                 ; 6       ;
;      - shift:shift_module|R[23]~15                                                         ; 1                 ; 6       ;
;      - y~128                                                                               ; 1                 ; 6       ;
;      - y~169                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|R1[15]~19                                                        ; 1                 ; 6       ;
; r1_data[7]                                                                                 ;                   ;         ;
;      - shift:shift_module|R1[7]~7                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|pn                     ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|gn~0                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|pn~1                   ; 1                 ; 6       ;
;      - arith_out[7]~5                                                                      ; 1                 ; 6       ;
;      - shift:shift_module|T[7]~7                                                           ; 1                 ; 6       ;
;      - y~53                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|S[11]~15                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[15]~22                                                         ; 1                 ; 6       ;
;      - shift:shift_module|R[23]~15                                                         ; 1                 ; 6       ;
; r1_data[31]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[7]~8                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_4|xor2 ; 1                 ; 6       ;
;      - shift:shift_module|Q1[15]~3                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[23]~44                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~26                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[17]~28                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~29                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[19]~33                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[21]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[21]~37                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~39                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[23]~40                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[27]~35                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~42                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[25]~43                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[27]~44                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T1[29]~40                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[29]~47                                                        ; 1                 ; 6       ;
;      - shift:shift_module|T2[29]~48                                                        ; 1                 ; 6       ;
;      - shift_out[30]~95                                                                    ; 1                 ; 6       ;
;      - y~165                                                                               ; 1                 ; 6       ;
;      - y~166                                                                               ; 1                 ; 6       ;
;      - y~169                                                                               ; 1                 ; 6       ;
;      - shift:shift_module|T2[15]~49                                                        ; 1                 ; 6       ;
; r1_data[15]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[7]~8                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|S2[11]~0                                                         ; 0                 ; 6       ;
;      - shift:shift_module|S2[11]~5                                                         ; 0                 ; 6       ;
;      - arith_out[15]~10                                                                    ; 0                 ; 6       ;
;      - shift:shift_module|S[15]~22                                                         ; 0                 ; 6       ;
;      - y~81                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R[23]~28                                                         ; 0                 ; 6       ;
; r1_data[17]                                                                                ;                   ;         ;
;      - shift:shift_module|T1[1]~5                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|gn~1                   ; 0                 ; 6       ;
;      - shift:shift_module|R2[9]~2                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S1[9]~28                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R1[17]~16                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[17]~39                                                        ; 0                 ; 6       ;
;      - arith_out[17]~11                                                                    ; 0                 ; 6       ;
;      - y~89                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~12                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|CLA:carry_in|c~5       ; 0                 ; 6       ;
;      - shift:shift_module|S1[5]~51                                                         ; 0                 ; 6       ;
; r1_data[25]                                                                                ;                   ;         ;
;      - shift:shift_module|Q1[9]~2                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|gn~2                   ; 0                 ; 6       ;
;      - shift:shift_module|R1[17]~16                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[17]~39                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S1[21]~48                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[23]~30                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[25]~34                                                        ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~18                                                         ; 0                 ; 6       ;
;      - arith_out[25]~15                                                                    ; 0                 ; 6       ;
;      - y~137                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|CLA:carry_in|c~5       ; 0                 ; 6       ;
; r1_data[9]                                                                                 ;                   ;         ;
;      - shift:shift_module|Q1[9]~2                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|pn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|gn~1                   ; 0                 ; 6       ;
;      - arith_out[9]~6                                                                      ; 0                 ; 6       ;
;      - y~61                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|S[13]~9                                                          ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[3]~5    ; 0                 ; 6       ;
;      - shift:shift_module|R[25]~18                                                         ; 0                 ; 6       ;
;      - shift:shift_module|R[17]~25                                                         ; 0                 ; 6       ;
; r1_data[1]                                                                                 ;                   ;         ;
;      - shift:shift_module|T1[1]~4                                                          ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|p[1]~0                 ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|gn~2                   ; 1                 ; 6       ;
;      - arith_out[1]~0                                                                      ; 1                 ; 6       ;
;      - y~30                                                                                ; 1                 ; 6       ;
;      - shift_out[1]~15                                                                     ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~3       ; 1                 ; 6       ;
;      - shift_out[2]~20                                                                     ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_1|CLA:carry_in|c~4       ; 1                 ; 6       ;
;      - shift:shift_module|out_SL[3]~4                                                      ; 1                 ; 6       ;
;      - shift_out[4]~24                                                                     ; 1                 ; 6       ;
;      - shift:shift_module|T[7]~3                                                           ; 1                 ; 6       ;
;      - shift:shift_module|S[13]~9                                                          ; 1                 ; 6       ;
;      - shift:shift_module|R[25]~12                                                         ; 1                 ; 6       ;
; r1_data[21]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[5]~10                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|pn~0                   ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|gn~1                   ; 1                 ; 6       ;
;      - shift:shift_module|S1[9]~28                                                         ; 1                 ; 6       ;
;      - shift:shift_module|Q1[21]~5                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S1[17]~40                                                        ; 1                 ; 6       ;
;      - shift:shift_module|Q[21]~1                                                          ; 1                 ; 6       ;
;      - arith_out[21]~13                                                                    ; 1                 ; 6       ;
;      - y~114                                                                               ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~1       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~3       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|CLA:carry_in|c~4       ; 1                 ; 6       ;
;      - shift:shift_module|S1[13]~56                                                        ; 1                 ; 6       ;
; r1_data[5]                                                                                 ;                   ;         ;
;      - shift:shift_module|R1[5]~10                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|pn~0                   ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|gn~1                   ; 0                 ; 6       ;
;      - arith_out[5]~3                                                                      ; 0                 ; 6       ;
;      - y~42                                                                                ; 0                 ; 6       ;
;      - shift:shift_module|T[7]~3                                                           ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~3       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|CLA:carry_in|c~5       ; 0                 ; 6       ;
;      - shift:shift_module|S[9]~10                                                          ; 0                 ; 6       ;
;      - shift:shift_module|S[13]~18                                                         ; 0                 ; 6       ;
;      - shift:shift_module|Q[21]~1                                                          ; 0                 ; 6       ;
; r1_data[29]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[5]~11                                                         ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~0       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~4       ; 0                 ; 6       ;
;      - shift:shift_module|S1[17]~40                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[23]~30                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[25]~34                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[27]~38                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[27]~45                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T1[29]~40                                                        ; 0                 ; 6       ;
;      - shift:shift_module|T2[29]~47                                                        ; 0                 ; 6       ;
;      - shift:shift_module|S[29]~36                                                         ; 0                 ; 6       ;
;      - arith_out[29]~18                                                                    ; 0                 ; 6       ;
;      - y~155                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~7       ; 0                 ; 6       ;
; r1_data[13]                                                                                ;                   ;         ;
;      - shift:shift_module|R1[5]~11                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~0       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|gn~2                   ; 1                 ; 6       ;
;      - arith_out[13]~8                                                                     ; 1                 ; 6       ;
;      - y~75                                                                                ; 1                 ; 6       ;
;      - shift:shift_module|S[13]~18                                                         ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~2       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~4       ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|CLA:carry_in|c~5       ; 1                 ; 6       ;
;      - shift:shift_module|S[29]~36                                                         ; 1                 ; 6       ;
;      - shift:shift_module|S[25]~39                                                         ; 1                 ; 6       ;
; r2_data[29]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[29]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~2       ; 0                 ; 6       ;
;      - y~155                                                                               ; 0                 ; 6       ;
; r2_data[30]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[30]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~1       ; 0                 ; 6       ;
;      - y~160                                                                               ; 0                 ; 6       ;
; r2_data[28]                                                                                ;                   ;         ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|CLA:carry_in|c~1       ; 1                 ; 6       ;
;      - arith:arith_module|Y[28]                                                            ; 1                 ; 6       ;
;      - y~150                                                                               ; 1                 ; 6       ;
; r2_data[26]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[26]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - y~142                                                                               ; 0                 ; 6       ;
; r2_data[27]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[27]                                                            ; 0                 ; 6       ;
;      - y~146                                                                               ; 0                 ; 6       ;
; r2_data[24]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[24]                                                            ; 1                 ; 6       ;
;      - y~132                                                                               ; 1                 ; 6       ;
; r2_data[25]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[25]                                                            ; 1                 ; 0       ;
;      - y~137                                                                               ; 1                 ; 0       ;
; r2_data[21]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[21]                                                            ; 0                 ; 6       ;
;      - y~114                                                                               ; 0                 ; 6       ;
; r2_data[20]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[20]                                                            ; 1                 ; 6       ;
;      - y~106                                                                               ; 1                 ; 6       ;
; r2_data[22]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[22]                                                            ; 0                 ; 6       ;
;      - y~116                                                                               ; 0                 ; 6       ;
;      - y~118                                                                               ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_2|p[2]                   ; 0                 ; 6       ;
; r2_data[23]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[23]                                                            ; 0                 ; 6       ;
;      - y~128                                                                               ; 0                 ; 6       ;
; r2_data[18]                                                                                ;                   ;         ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[2]~0                 ; 1                 ; 6       ;
;      - arith:arith_module|Y[18]                                                            ; 1                 ; 6       ;
;      - y~94                                                                                ; 1                 ; 6       ;
; r2_data[17]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[17]                                                            ; 0                 ; 6       ;
;      - y~89                                                                                ; 0                 ; 6       ;
; r2_data[16]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[16]                                                            ; 1                 ; 6       ;
;      - y~86                                                                                ; 1                 ; 6       ;
; r2_data[5]                                                                                 ;                   ;         ;
;      - arith:arith_module|Y[5]                                                             ; 0                 ; 6       ;
;      - y~42                                                                                ; 0                 ; 6       ;
; r2_data[6]                                                                                 ;                   ;         ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_2|p[2]~0                 ; 1                 ; 6       ;
;      - arith:arith_module|Y[6]                                                             ; 1                 ; 6       ;
;      - y~49                                                                                ; 1                 ; 6       ;
; r2_data[7]                                                                                 ;                   ;         ;
;      - arith:arith_module|Y[7]                                                             ; 1                 ; 6       ;
;      - y~53                                                                                ; 1                 ; 6       ;
; r2_data[8]                                                                                 ;                   ;         ;
;      - arith:arith_module|Y[8]                                                             ; 1                 ; 6       ;
;      - y~58                                                                                ; 1                 ; 6       ;
; r2_data[9]                                                                                 ;                   ;         ;
;      - arith:arith_module|Y[9]                                                             ; 0                 ; 6       ;
;      - y~61                                                                                ; 0                 ; 6       ;
; r2_data[10]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[10]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[2]~0                 ; 0                 ; 6       ;
;      - y~66                                                                                ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|CLA:carry_in|c[3]~6    ; 0                 ; 6       ;
; r2_data[11]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[11]                                                            ; 0                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_3|p[3]~1                 ; 0                 ; 6       ;
;      - y~69                                                                                ; 0                 ; 6       ;
; r2_data[14]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[14]                                                            ; 1                 ; 6       ;
;      - arith:arith_module|fulladder16:adder16_1|fulladder4:adder4_4|p[2]~0                 ; 1                 ; 6       ;
;      - y~78                                                                                ; 1                 ; 6       ;
; r2_data[15]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[15]                                                            ; 0                 ; 6       ;
;      - y~81                                                                                ; 0                 ; 6       ;
; r2_data[12]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[12]                                                            ; 1                 ; 6       ;
;      - y~72                                                                                ; 1                 ; 6       ;
; r2_data[13]                                                                                ;                   ;         ;
;      - arith:arith_module|Y[13]                                                            ; 0                 ; 6       ;
;      - y~75                                                                                ; 0                 ; 6       ;
; r2_data[19]                                                                                ;                   ;         ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_1|p[3]~1                 ; 0                 ; 6       ;
;      - arith:arith_module|Y[19]                                                            ; 0                 ; 6       ;
;      - y~100                                                                               ; 0                 ; 6       ;
; r2_data[31]                                                                                ;                   ;         ;
;      - arith:arith_module|fulladder16:adder16_2|fulladder4:adder4_4|fulladder:adder_4|xor2 ; 0                 ; 6       ;
;      - y~165                                                                               ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------+
; Routing Usage Summary                         ;
+-----------------------+-----------------------+
; Routing Resource Type ; Usage                 ;
+-----------------------+-----------------------+
; Block interconnects   ; 924 / 27,275 ( 3 % )  ;
; C16 interconnects     ; 45 / 1,240 ( 4 % )    ;
; C4 interconnects      ; 522 / 20,832 ( 3 % )  ;
; Direct links          ; 81 / 27,275 ( < 1 % ) ;
; Global clocks         ; 0 / 10 ( 0 % )        ;
; Local interconnects   ; 385 / 8,064 ( 5 % )   ;
; R24 interconnects     ; 52 / 1,320 ( 4 % )    ;
; R4 interconnects      ; 432 / 28,560 ( 2 % )  ;
+-----------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.92) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 7                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.92) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 7                            ;
; 16                                           ; 35                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.90) ; Number of LABs  (Total = 48) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 11                           ;
; 8                                               ; 12                           ;
; 9                                               ; 11                           ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.71) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 5                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 101       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 68           ; 33           ; 0            ; 68           ; 0            ; 0            ; 33           ; 0            ; 101       ; 101       ; 101       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 101          ; 101          ; 101          ; 101          ; 101          ; 0         ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 68           ; 101          ; 101          ; 101          ; 33           ; 68           ; 101          ; 33           ; 101          ; 101          ; 68           ; 101          ; 0         ; 0         ; 0         ; 101          ; 101          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; y[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; y[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; fn[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; fn[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; fn[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; fn[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r1_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; r2_data[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M08DAF484C8G for design "alu"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8GES is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 101 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 101 (unused VREF, 2.5V VCCIO, 68 input, 33 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X21_Y13 to location X31_Y25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file /home/serein/Desktop/mit-os/ETH/ddca/lab5/output_files/alu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1276 megabytes
    Info: Processing ended: Mon Apr  8 21:12:44 2024
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/serein/Desktop/mit-os/ETH/ddca/lab5/output_files/alu.fit.smsg.


