# Packed & Unpacked Array
- 分别就是**向量与数组**
- Packed Array与unpacked array的区别是什么？？中括号在前面还是后面
- 我们之前写的都是**中括号在前面** 
```verilog
wire [63:0] I    //this is a Packed Array
wire I [63:0]    //this is an Unpacked Array
```
- 向量的本质是一个**multi-bit的单一信号，在内存上是连续的**
- 数组是一组相同类型的变量集合，**数组中的元素**也可以是向量。
- unpacked array**直接输出会输出最低位**
- 向量是可以整体一起使用的，但是**数组**是不能作为一个整体一起使用的。
# Background Knowledge
## Decoder
- 一言以蔽之：**少输入->多输出->控制具体部件**
- 有两种译码器（**本质上都是从少输入到多输出**）：
	- 变量译码器：从较少输入变为较多输出的器件
	- 显示译码器：将二进制数转化为相对应的七段码
- 使能信号(Enable Signal)的意思就是用于控制设备工作的信号。**用于控制一个元器件是否被启用。**
## 复合多路选择器
- 普通的多路选择器是选择单一bit的输出，如果**选择一组变量**进行输出，那么就会需要复合多路选择器。
- 可以使用**多个普通的多路选择器**拼接而成一个复合多路选择器。
## 七段数码管
- Nexys A7采用共阳极设计 **(Common Anode)** 
- 共阳极情况下，输入信号为0的时候对应的数码管会亮，对应的数码管名称从a到g
## 动态时分复用
- Nexys-A7开发板上有八个七段数码管，公用输出。
- AN = 1的时候七段数码管不可能亮，AN = 0的时候根据每一个信号位的数据来亮灭。
- 实际上一次只能驱动一个数字，但是我们可以用$\frac{1}{8}$ 的时间来驱动一个数字。
- 也就是要**将一个时间周期平均分为8份**，在第一份时间中奖对应的**译码结果** 传递给七段数码管，**只启动对应位数的AN级**
- 物理上的原因是**视觉残留**
# Implementation
## 不同的描述法
- ***结构化描述法***：实例化门，将输入对应的输出连接到具体的wire上
- ***数据流描述法***：使用与或非等运算符**直接表达出不同信号对应的输出信号**
- ***行为描述法***：抽象的描述法，比如说三目运算符或者switch-case语句，更加抽象与高级。
## 七段数码管译码器
- verilog中是可以使用括号来区分运算的优先级的
- 使能信号LE如果是1的话，任意字母都不可能工作。
- 直接使用SOP方法来构建**每一段数码管**所对应的真值表。
- 小数点应该同样满足在0的时候触发！
- 必须要使用命令`make wave`才能仿真出波形图并输出。
## 32位复合四选一多路选择器
- LUT,也就是Look-Up Table，其实本质上就是一个小型的RAM，预先存储输入与输出之间的映射关系，在输入信号到来时快速查找并输出相对应的结果。
- 复合多路选择器的意义就在于**通过同一个Selection Signal** 选择一整组的某一个变量。
- 可以使用`'define A B`语句来达到C语言中相同的宏定义功能。
- 脚本通常通过解释运行，能够做到轻量化的自动化开发等步骤。