Classic Timing Analyzer report for mipsHardware
Wed Oct 16 19:54:49 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                             ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------+---------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                          ; To                              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------+---------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.457 ns                         ; reset                         ; unidadeControle:inst17|xchgctrl ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.155 ns                        ; Registrador:B|Saida[0]        ; aluresult[29]                   ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.266 ns                         ; clk                           ; debug                           ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.964 ns                        ; reset                         ; unidadeControle:inst17|xchgctrl ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 67.99 MHz ( period = 14.708 ns ) ; regDST:inst15|regDSTOut[4]    ; Banco_reg:inst6|Reg5[13]        ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Instr_Reg:inst4|Instr20_16[0] ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; 320          ;
; Total number of failed paths ;                                          ;               ;                                  ;                               ;                                 ;            ;          ; 320          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------+---------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S30F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[31]  ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 67.99 MHz ( period = 14.708 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[13]  ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[1]   ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.06 MHz ( period = 14.692 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[25]  ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[0]   ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[1]   ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[30]  ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[31]  ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 68.09 MHz ( period = 14.686 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[25]  ; clk        ; clk      ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[7]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[26] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[13] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[8]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[9]  ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[10] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[11] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[12] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[15] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.20 MHz ( period = 14.662 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg28[14] ; clk        ; clk      ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 68.22 MHz ( period = 14.658 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 68.22 MHz ( period = 14.658 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[30]  ; clk        ; clk      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 68.22 MHz ( period = 14.658 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[25]  ; clk        ; clk      ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 68.41 MHz ( period = 14.618 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg25[16] ; clk        ; clk      ; None                        ; None                      ; 2.739 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[28]  ; clk        ; clk      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 68.42 MHz ( period = 14.616 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[21]  ; clk        ; clk      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 68.59 MHz ( period = 14.580 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg29[17] ; clk        ; clk      ; None                        ; None                      ; 2.718 ns                ;
; N/A                                     ; 68.64 MHz ( period = 14.568 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 68.64 MHz ( period = 14.568 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[22] ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 68.64 MHz ( period = 14.568 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[23] ; clk        ; clk      ; None                        ; None                      ; 2.721 ns                ;
; N/A                                     ; 68.72 MHz ( period = 14.552 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[31]  ; clk        ; clk      ; None                        ; None                      ; 2.713 ns                ;
; N/A                                     ; 68.72 MHz ( period = 14.552 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[13]  ; clk        ; clk      ; None                        ; None                      ; 2.713 ns                ;
; N/A                                     ; 68.76 MHz ( period = 14.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[0]   ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.76 MHz ( period = 14.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[1]   ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.76 MHz ( period = 14.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[30]  ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.76 MHz ( period = 14.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[31]  ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.76 MHz ( period = 14.544 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[25]  ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg5[31]  ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.83 MHz ( period = 14.528 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg5[13]  ; clk        ; clk      ; None                        ; None                      ; 2.699 ns                ;
; N/A                                     ; 68.89 MHz ( period = 14.516 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[27] ; clk        ; clk      ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 68.89 MHz ( period = 14.516 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[13] ; clk        ; clk      ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 68.89 MHz ( period = 14.516 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[12] ; clk        ; clk      ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 68.89 MHz ( period = 14.516 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[17] ; clk        ; clk      ; None                        ; None                      ; 2.712 ns                ;
; N/A                                     ; 68.93 MHz ( period = 14.508 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[16] ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[1]   ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 68.94 MHz ( period = 14.506 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[25]  ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 68.95 MHz ( period = 14.504 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[20] ; clk        ; clk      ; None                        ; None                      ; 2.703 ns                ;
; N/A                                     ; 68.95 MHz ( period = 14.504 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[18] ; clk        ; clk      ; None                        ; None                      ; 2.703 ns                ;
; N/A                                     ; 68.95 MHz ( period = 14.504 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[19] ; clk        ; clk      ; None                        ; None                      ; 2.703 ns                ;
; N/A                                     ; 68.95 MHz ( period = 14.504 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg29[17] ; clk        ; clk      ; None                        ; None                      ; 2.679 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.663 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[30]  ; clk        ; clk      ; None                        ; None                      ; 2.663 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[29] ; clk        ; clk      ; None                        ; None                      ; 2.685 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg5[25]  ; clk        ; clk      ; None                        ; None                      ; 2.663 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[22] ; clk        ; clk      ; None                        ; None                      ; 2.685 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[23] ; clk        ; clk      ; None                        ; None                      ; 2.685 ns                ;
; N/A                                     ; 68.96 MHz ( period = 14.502 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[21] ; clk        ; clk      ; None                        ; None                      ; 2.685 ns                ;
; N/A                                     ; 69.03 MHz ( period = 14.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 69.03 MHz ( period = 14.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[1]   ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 69.03 MHz ( period = 14.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 69.03 MHz ( period = 14.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 69.03 MHz ( period = 14.486 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[25]  ; clk        ; clk      ; None                        ; None                      ; 2.660 ns                ;
; N/A                                     ; 69.06 MHz ( period = 14.480 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg25[16] ; clk        ; clk      ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 69.07 MHz ( period = 14.478 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg5[1]   ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.07 MHz ( period = 14.478 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg5[30]  ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.07 MHz ( period = 14.478 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg5[25]  ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.08 MHz ( period = 14.476 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[13]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.08 MHz ( period = 14.476 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[14]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.09 MHz ( period = 14.474 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[28]  ; clk        ; clk      ; None                        ; None                      ; 2.682 ns                ;
; N/A                                     ; 69.09 MHz ( period = 14.474 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg9[21]  ; clk        ; clk      ; None                        ; None                      ; 2.682 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg7[29]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg7[28]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg7[24]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg7[22]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg7[23]  ; clk        ; clk      ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[18]  ; clk        ; clk      ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[16]  ; clk        ; clk      ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 69.12 MHz ( period = 14.468 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[17]  ; clk        ; clk      ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[0]  ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[30] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[31] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[28] ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[25] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.13 MHz ( period = 14.466 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[21] ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 69.18 MHz ( period = 14.456 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg29[19] ; clk        ; clk      ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; 69.19 MHz ( period = 14.454 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[22]  ; clk        ; clk      ; None                        ; None                      ; 2.661 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[26]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[9]   ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[10]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[11]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[12]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.24 MHz ( period = 14.442 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.654 ns                ;
; N/A                                     ; 69.24 MHz ( period = 14.442 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[22] ; clk        ; clk      ; None                        ; None                      ; 2.654 ns                ;
; N/A                                     ; 69.24 MHz ( period = 14.442 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[23] ; clk        ; clk      ; None                        ; None                      ; 2.654 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[1]   ; clk        ; clk      ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[5]   ; clk        ; clk      ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[7]  ; clk        ; clk      ; None                        ; None                      ; 2.631 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[13] ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[8]  ; clk        ; clk      ; None                        ; None                      ; 2.631 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg21[9]  ; clk        ; clk      ; None                        ; None                      ; 2.631 ns                ;
; N/A                                     ; 69.29 MHz ( period = 14.432 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[14] ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[0]   ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[1]   ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[30]  ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[31]  ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[25]  ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[7]  ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[28]  ; clk        ; clk      ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[26] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[24]  ; clk        ; clk      ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[13] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[8]  ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[9]  ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[10] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[11] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[12] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[15] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.33 MHz ( period = 14.424 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg28[14] ; clk        ; clk      ; None                        ; None                      ; 2.649 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[7]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[26] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[13] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[8]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[9]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[10] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[11] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[12] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[15] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.35 MHz ( period = 14.420 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg28[14] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.38 MHz ( period = 14.414 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[3]  ; clk        ; clk      ; None                        ; None                      ; 2.628 ns                ;
; N/A                                     ; 69.38 MHz ( period = 14.414 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[26]  ; clk        ; clk      ; None                        ; None                      ; 2.644 ns                ;
; N/A                                     ; 69.38 MHz ( period = 14.414 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[10]  ; clk        ; clk      ; None                        ; None                      ; 2.644 ns                ;
; N/A                                     ; 69.40 MHz ( period = 14.410 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[29] ; clk        ; clk      ; None                        ; None                      ; 2.638 ns                ;
; N/A                                     ; 69.40 MHz ( period = 14.410 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[22] ; clk        ; clk      ; None                        ; None                      ; 2.638 ns                ;
; N/A                                     ; 69.40 MHz ( period = 14.410 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[23] ; clk        ; clk      ; None                        ; None                      ; 2.638 ns                ;
; N/A                                     ; 69.40 MHz ( period = 14.410 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[21] ; clk        ; clk      ; None                        ; None                      ; 2.638 ns                ;
; N/A                                     ; 69.41 MHz ( period = 14.408 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg5[6]   ; clk        ; clk      ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[0]   ; clk        ; clk      ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[3]   ; clk        ; clk      ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[29] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[28] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[27] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[23] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 69.42 MHz ( period = 14.406 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[15]  ; clk        ; clk      ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg26[29] ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg26[22] ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg26[23] ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg26[21] ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 69.46 MHz ( period = 14.396 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[2]  ; clk        ; clk      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 69.46 MHz ( period = 14.396 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 69.46 MHz ( period = 14.396 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[6]  ; clk        ; clk      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 69.46 MHz ( period = 14.396 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[7]  ; clk        ; clk      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 69.46 MHz ( period = 14.396 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[25] ; clk        ; clk      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 69.48 MHz ( period = 14.392 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[23]  ; clk        ; clk      ; None                        ; None                      ; 2.631 ns                ;
; N/A                                     ; 69.49 MHz ( period = 14.390 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg1[0]   ; clk        ; clk      ; None                        ; None                      ; 2.614 ns                ;
; N/A                                     ; 69.50 MHz ( period = 14.388 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[29] ; clk        ; clk      ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 69.50 MHz ( period = 14.388 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[22] ; clk        ; clk      ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 69.50 MHz ( period = 14.388 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[23] ; clk        ; clk      ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 69.50 MHz ( period = 14.388 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[21] ; clk        ; clk      ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[0]  ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[1]  ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[2]  ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[3]  ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[30] ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[31] ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.51 MHz ( period = 14.386 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[25] ; clk        ; clk      ; None                        ; None                      ; 2.611 ns                ;
; N/A                                     ; 69.53 MHz ( period = 14.382 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[27] ; clk        ; clk      ; None                        ; None                      ; 2.644 ns                ;
; N/A                                     ; 69.54 MHz ( period = 14.380 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg29[19] ; clk        ; clk      ; None                        ; None                      ; 2.618 ns                ;
; N/A                                     ; 69.56 MHz ( period = 14.376 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[0]  ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.56 MHz ( period = 14.376 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[15] ; clk        ; clk      ; None                        ; None                      ; 2.643 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.622 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[27] ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[22] ; clk        ; clk      ; None                        ; None                      ; 2.622 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[23] ; clk        ; clk      ; None                        ; None                      ; 2.622 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[13] ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[12] ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[17] ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 69.59 MHz ( period = 14.370 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[0]  ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 69.59 MHz ( period = 14.370 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[30] ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 69.59 MHz ( period = 14.370 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[31] ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 69.59 MHz ( period = 14.370 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[25] ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 69.63 MHz ( period = 14.362 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[20] ; clk        ; clk      ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; 69.63 MHz ( period = 14.362 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[18] ; clk        ; clk      ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; 69.63 MHz ( period = 14.362 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[19] ; clk        ; clk      ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; 69.66 MHz ( period = 14.356 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg9[5]   ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; 69.66 MHz ( period = 14.356 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[28]  ; clk        ; clk      ; None                        ; None                      ; 2.625 ns                ;
; N/A                                     ; 69.66 MHz ( period = 14.356 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg9[21]  ; clk        ; clk      ; None                        ; None                      ; 2.625 ns                ;
; N/A                                     ; 69.67 MHz ( period = 14.354 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg18[13] ; clk        ; clk      ; None                        ; None                      ; 2.606 ns                ;
; N/A                                     ; 69.67 MHz ( period = 14.354 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg18[14] ; clk        ; clk      ; None                        ; None                      ; 2.606 ns                ;
; N/A                                     ; 69.68 MHz ( period = 14.352 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg2[13]  ; clk        ; clk      ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 69.68 MHz ( period = 14.352 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg2[14]  ; clk        ; clk      ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 69.69 MHz ( period = 14.350 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[2]  ; clk        ; clk      ; None                        ; None                      ; 2.597 ns                ;
; N/A                                     ; 69.69 MHz ( period = 14.350 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[30] ; clk        ; clk      ; None                        ; None                      ; 2.597 ns                ;
; N/A                                     ; 69.69 MHz ( period = 14.350 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[31] ; clk        ; clk      ; None                        ; None                      ; 2.597 ns                ;
; N/A                                     ; 69.69 MHz ( period = 14.350 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[25] ; clk        ; clk      ; None                        ; None                      ; 2.597 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                            ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 0.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[0]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.633 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[27]                           ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[27]                      ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[4]                       ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[29]                           ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[22]                      ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[20]                             ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[12]                      ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[27]                             ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[24]                           ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[18]                           ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[21]                           ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[19]                             ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[8]                       ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[5]                       ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[30]                           ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[10]                           ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[17]                      ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.330 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[20]                           ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[8]                            ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.350 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[21]                      ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[4]                            ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[17]                           ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[29]                      ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.525 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[11]                      ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[2]                       ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[15]                           ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.544 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[30]                      ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.572 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[14]                      ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[11]                           ; memToReg:inst7|memToRegOut[11] ; clk        ; clk      ; None                       ; None                       ; 2.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[26]                      ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[22]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[1]                              ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.699 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 3.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[5]                              ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[3]                            ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxalusrca[0]                ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.988 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 5.457 ns   ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 5.457 ns   ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A   ; None         ; 4.816 ns   ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A   ; None         ; 4.815 ns   ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.716 ns   ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A   ; None         ; 4.706 ns   ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.698 ns   ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.434 ns   ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.342 ns   ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A   ; None         ; 4.074 ns   ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A   ; None         ; 4.053 ns   ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A   ; None         ; 4.050 ns   ; reset ; unidadeControle:inst17|state.slt2                  ; clk      ;
; N/A   ; None         ; 4.017 ns   ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 4.002 ns   ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 4.002 ns   ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 4.002 ns   ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.943 ns   ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.943 ns   ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.943 ns   ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.943 ns   ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.934 ns   ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.934 ns   ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.932 ns   ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.905 ns   ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.905 ns   ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.862 ns   ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.767 ns   ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.765 ns   ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.732 ns   ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A   ; None         ; 3.732 ns   ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 3.732 ns   ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 3.732 ns   ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.646 ns   ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.585 ns   ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 3.573 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.511 ns   ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.481 ns   ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.474 ns   ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.474 ns   ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 3.474 ns   ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.474 ns   ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.474 ns   ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.461 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.461 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.461 ns   ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.461 ns   ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.452 ns   ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.418 ns   ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A   ; None         ; 3.415 ns   ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A   ; None         ; 3.410 ns   ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A   ; None         ; 3.410 ns   ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A   ; None         ; 3.410 ns   ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 3.410 ns   ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.337 ns   ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A   ; None         ; 3.337 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 16.155 ns  ; Registrador:B|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.145 ns  ; Registrador:B|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.994 ns  ; Registrador:B|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.991 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.981 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.914 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.904 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.835 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.830 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.826 ns  ; Registrador:A|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.825 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.816 ns  ; Registrador:A|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.801 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.797 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.791 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.787 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.769 ns  ; Registrador:B|Saida[0]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.769 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.759 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.753 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.674 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.665 ns  ; Registrador:A|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.656 ns  ; Registrador:B|Saida[0]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.640 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.636 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.633 ns  ; Registrador:A|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.623 ns  ; Registrador:A|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.608 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.605 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.586 ns  ; Registrador:PC|Saida[1]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.576 ns  ; Registrador:PC|Saida[1]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.568 ns  ; Registrador:PC|Saida[0]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.558 ns  ; Registrador:PC|Saida[0]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.529 ns  ; Registrador:A|Saida[3]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.528 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.519 ns  ; Registrador:A|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.517 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.507 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.492 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.490 ns  ; Registrador:B|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.472 ns  ; Registrador:A|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.449 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.440 ns  ; Registrador:A|Saida[1]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.432 ns  ; Registrador:PC|Saida[4]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.425 ns  ; Registrador:PC|Saida[1]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.422 ns  ; Registrador:PC|Saida[4]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.415 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.415 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.415 ns  ; Registrador:PC|Saida[3]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.411 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.407 ns  ; Registrador:PC|Saida[0]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.405 ns  ; Registrador:PC|Saida[3]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.385 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.383 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.375 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.368 ns  ; Registrador:A|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.356 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.351 ns  ; Registrador:A|Saida[2]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.341 ns  ; Registrador:A|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.336 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.330 ns  ; Registrador:PC|Saida[2]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.327 ns  ; Registrador:A|Saida[1]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.326 ns  ; unidadeControle:inst17|muxalusrcb[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.320 ns  ; Registrador:PC|Saida[2]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.319 ns  ; Registrador:B|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.309 ns  ; Registrador:B|Saida[3]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.306 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.302 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.299 ns  ; Registrador:B|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.298 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.296 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.282 ns  ; Registrador:B|Saida[4]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.272 ns  ; Registrador:B|Saida[4]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.271 ns  ; Registrador:PC|Saida[4]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.270 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.267 ns  ; Registrador:B|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.254 ns  ; Registrador:PC|Saida[3]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.249 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.247 ns  ; Registrador:A|Saida[0]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.245 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.235 ns  ; Registrador:B|Saida[0]               ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 15.235 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.227 ns  ; Registrador:B|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.224 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.217 ns  ; Registrador:B|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.200 ns  ; Registrador:PC|Saida[1]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.190 ns  ; Registrador:A|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.182 ns  ; Registrador:PC|Saida[0]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.170 ns  ; unidadeControle:inst17|alucontrol[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.169 ns  ; Registrador:PC|Saida[2]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.161 ns  ; Registrador:A|Saida[1]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.155 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.148 ns  ; Registrador:B|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.145 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.143 ns  ; Registrador:A|Saida[3]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.136 ns  ; unidadeControle:inst17|alucontrol[2] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.134 ns  ; Registrador:A|Saida[0]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.132 ns  ; unidadeControle:inst17|muxalusrca[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.131 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.121 ns  ; Registrador:B|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.114 ns  ; Registrador:PC|Saida[5]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.104 ns  ; Registrador:PC|Saida[5]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.104 ns  ; unidadeControle:inst17|muxalusrcb[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.103 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.102 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.092 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.087 ns  ; Registrador:PC|Saida[1]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.084 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.078 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.077 ns  ; Registrador:B|Saida[6]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.071 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 15.069 ns  ; Registrador:PC|Saida[0]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.067 ns  ; Registrador:B|Saida[6]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.066 ns  ; Registrador:B|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.046 ns  ; Registrador:PC|Saida[4]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.046 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.036 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.030 ns  ; Registrador:A|Saida[3]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.029 ns  ; Registrador:PC|Saida[3]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 15.026 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.018 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.999 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.999 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.994 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.990 ns  ; Registrador:A|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.977 ns  ; Registrador:B|Saida[2]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.968 ns  ; Registrador:A|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.967 ns  ; Registrador:B|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.965 ns  ; Registrador:A|Saida[2]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.965 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.961 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.953 ns  ; Registrador:PC|Saida[5]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.947 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.944 ns  ; Registrador:PC|Saida[2]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.941 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.938 ns  ; Registrador:A|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.933 ns  ; Registrador:PC|Saida[4]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.933 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.923 ns  ; Registrador:B|Saida[3]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.921 ns  ; Registrador:PC|Saida[1]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.920 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.916 ns  ; Registrador:PC|Saida[3]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.916 ns  ; Registrador:B|Saida[6]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.915 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.913 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.909 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.906 ns  ; Registrador:A|Saida[1]               ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.903 ns  ; Registrador:PC|Saida[0]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.901 ns  ; Registrador:B|Saida[9]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.896 ns  ; Registrador:B|Saida[4]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.891 ns  ; Registrador:B|Saida[9]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.886 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.885 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.881 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.881 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.881 ns  ; Registrador:A|Saida[4]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.881 ns  ; Registrador:B|Saida[5]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.877 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.876 ns  ; Registrador:B|Saida[0]               ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 14.871 ns  ; Registrador:A|Saida[4]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.871 ns  ; Registrador:B|Saida[5]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.870 ns  ; Registrador:B|Saida[0]               ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 14.864 ns  ; Registrador:A|Saida[3]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.859 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.858 ns  ; Registrador:B|Saida[7]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.855 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.852 ns  ; Registrador:A|Saida[2]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.852 ns  ; unidadeControle:inst17|alucontrol[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.849 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.848 ns  ; Registrador:B|Saida[7]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.845 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.841 ns  ; Registrador:B|Saida[1]               ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.831 ns  ; Registrador:PC|Saida[2]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.816 ns  ; Registrador:B|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.810 ns  ; Registrador:B|Saida[3]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.807 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.797 ns  ; Registrador:A|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.783 ns  ; Registrador:B|Saida[4]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.767 ns  ; Registrador:PC|Saida[4]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.764 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.754 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.750 ns  ; Registrador:PC|Saida[1]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.750 ns  ; Registrador:PC|Saida[3]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.746 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.745 ns  ; Registrador:A|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.740 ns  ; Registrador:B|Saida[9]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.732 ns  ; Registrador:PC|Saida[0]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 14.728 ns  ; Registrador:PC|Saida[5]              ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.728 ns  ; Registrador:B|Saida[1]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 14.720 ns  ; Registrador:A|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.720 ns  ; Registrador:B|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 14.720 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 14.716 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 14.715 ns  ; Registrador:A|Saida[5]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 14.713 ns  ; Registrador:A|Saida[0]               ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 14.712 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 14.706 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 14.705 ns  ; Registrador:A|Saida[5]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 14.698 ns  ; Registrador:PC|Saida[1]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 14.697 ns  ; Registrador:B|Saida[7]               ; aluresult[31] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.266 ns        ; clk   ; debug   ;
; N/A   ; None              ; 7.146 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.964 ns ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.964 ns ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A           ; None        ; -3.098 ns ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A           ; None        ; -3.098 ns ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -3.171 ns ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A           ; None        ; -3.171 ns ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A           ; None        ; -3.171 ns ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -3.171 ns ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -3.176 ns ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A           ; None        ; -3.179 ns ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A           ; None        ; -3.213 ns ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.222 ns ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -3.222 ns ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.222 ns ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -3.222 ns ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -3.235 ns ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -3.235 ns ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -3.235 ns ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -3.235 ns ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.235 ns ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -3.242 ns ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.272 ns ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A           ; None        ; -3.334 ns ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.346 ns ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -3.407 ns ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -3.493 ns ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A           ; None        ; -3.493 ns ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -3.493 ns ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -3.493 ns ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A           ; None        ; -3.526 ns ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.528 ns ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A           ; None        ; -3.623 ns ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.666 ns ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.666 ns ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.693 ns ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A           ; None        ; -3.695 ns ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A           ; None        ; -3.695 ns ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A           ; None        ; -3.704 ns ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.704 ns ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.704 ns ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.704 ns ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.763 ns ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -3.763 ns ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -3.763 ns ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -3.778 ns ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst17|state.slt2                  ; clk      ;
; N/A           ; None        ; -3.814 ns ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A           ; None        ; -3.835 ns ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A           ; None        ; -4.103 ns ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A           ; None        ; -4.195 ns ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A           ; None        ; -4.459 ns ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A           ; None        ; -4.467 ns ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.477 ns ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.576 ns ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A           ; None        ; -4.577 ns ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Oct 16 19:54:48 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 8 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[1]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
Info: Clock "clk" has Internal fmax of 67.99 MHz between source register "regDST:inst15|regDSTOut[4]" and destination register "Banco_reg:inst6|Reg5[31]" (period= 14.708 ns)
    Info: + Longest register to register delay is 2.788 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X24_Y21_N28; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
        Info: 2: + IC(0.704 ns) + CELL(0.357 ns) = 1.061 ns; Loc. = LCCOMB_X25_Y23_N18; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~1'
        Info: 3: + IC(0.981 ns) + CELL(0.746 ns) = 2.788 ns; Loc. = LCFF_X30_Y24_N15; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg5[31]'
        Info: Total cell delay = 1.103 ns ( 39.56 % )
        Info: Total interconnect delay = 1.685 ns ( 60.44 % )
    Info: - Smallest clock skew is -4.476 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.618 ns
            Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.187 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.813 ns) + CELL(0.618 ns) = 2.618 ns; Loc. = LCFF_X30_Y24_N15; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg5[31]'
            Info: Total cell delay = 1.462 ns ( 55.84 % )
            Info: Total interconnect delay = 1.156 ns ( 44.16 % )
        Info: - Longest clock path from clock "clk" to source register is 7.094 ns
            Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.121 ns) + CELL(0.712 ns) = 2.677 ns; Loc. = LCFF_X21_Y14_N9; Fanout = 7; REG Node = 'unidadeControle:inst17|muxregdst[1]'
            Info: 3: + IC(1.189 ns) + CELL(0.228 ns) = 4.094 ns; Loc. = LCCOMB_X24_Y21_N26; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.874 ns) + CELL(0.000 ns) = 5.968 ns; Loc. = CLKCTRL_G14; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.073 ns) + CELL(0.053 ns) = 7.094 ns; Loc. = LCCOMB_X24_Y21_N28; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
            Info: Total cell delay = 1.837 ns ( 25.90 % )
            Info: Total interconnect delay = 5.257 ns ( 74.10 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Instr_Reg:inst4|Instr20_16[0]" and destination pin or register "regDST:inst15|regDSTOut[0]" for clock "clk" (Hold time is 3.662 ns)
    Info: + Largest clock skew is 4.465 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.093 ns
            Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.121 ns) + CELL(0.712 ns) = 2.677 ns; Loc. = LCFF_X21_Y14_N9; Fanout = 7; REG Node = 'unidadeControle:inst17|muxregdst[1]'
            Info: 3: + IC(1.189 ns) + CELL(0.228 ns) = 4.094 ns; Loc. = LCCOMB_X24_Y21_N26; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.874 ns) + CELL(0.000 ns) = 5.968 ns; Loc. = CLKCTRL_G14; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.072 ns) + CELL(0.053 ns) = 7.093 ns; Loc. = LCCOMB_X24_Y21_N30; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 1.837 ns ( 25.90 % )
            Info: Total interconnect delay = 5.256 ns ( 74.10 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.628 ns
            Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.187 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.823 ns) + CELL(0.618 ns) = 2.628 ns; Loc. = LCFF_X24_Y21_N1; Fanout = 34; REG Node = 'Instr_Reg:inst4|Instr20_16[0]'
            Info: Total cell delay = 1.462 ns ( 55.63 % )
            Info: Total interconnect delay = 1.166 ns ( 44.37 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.709 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y21_N1; Fanout = 34; REG Node = 'Instr_Reg:inst4|Instr20_16[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X24_Y21_N0; Fanout = 1; COMB Node = 'regDST:inst15|Mux0~0'
        Info: 3: + IC(0.240 ns) + CELL(0.228 ns) = 0.709 ns; Loc. = LCCOMB_X24_Y21_N30; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: Total cell delay = 0.469 ns ( 66.15 % )
        Info: Total interconnect delay = 0.240 ns ( 33.85 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst17|muxpcsource[0]" (data pin = "reset", clock pin = "clk") is 5.457 ns
    Info: + Longest pin to register delay is 7.992 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_N25; Fanout = 43; PIN Node = 'reset'
        Info: 2: + IC(4.555 ns) + CELL(0.228 ns) = 5.647 ns; Loc. = LCCOMB_X23_Y14_N28; Fanout = 11; COMB Node = 'unidadeControle:inst17|state~44'
        Info: 3: + IC(0.851 ns) + CELL(0.228 ns) = 6.726 ns; Loc. = LCCOMB_X26_Y15_N14; Fanout = 2; COMB Node = 'unidadeControle:inst17|muxpcsource[0]~3'
        Info: 4: + IC(0.520 ns) + CELL(0.746 ns) = 7.992 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 2.066 ns ( 25.85 % )
        Info: Total interconnect delay = 5.926 ns ( 74.15 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.625 ns
        Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.187 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.820 ns) + CELL(0.618 ns) = 2.625 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.462 ns ( 55.70 % )
        Info: Total interconnect delay = 1.163 ns ( 44.30 % )
Info: tco from clock "clk" to destination pin "aluresult[29]" through register "Registrador:B|Saida[0]" is 16.155 ns
    Info: + Longest clock path from clock "clk" to source register is 2.636 ns
        Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.187 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.831 ns) + CELL(0.618 ns) = 2.636 ns; Loc. = LCFF_X28_Y17_N1; Fanout = 60; REG Node = 'Registrador:B|Saida[0]'
        Info: Total cell delay = 1.462 ns ( 55.46 % )
        Info: Total interconnect delay = 1.174 ns ( 44.54 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 13.425 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y17_N1; Fanout = 60; REG Node = 'Registrador:B|Saida[0]'
        Info: 2: + IC(0.842 ns) + CELL(0.228 ns) = 1.070 ns; Loc. = LCCOMB_X29_Y17_N12; Fanout = 4; COMB Node = 'aluSrcB:inst1|Mux31~0'
        Info: 3: + IC(0.374 ns) + CELL(0.053 ns) = 1.497 ns; Loc. = LCCOMB_X29_Y17_N24; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[0]~1'
        Info: 4: + IC(0.213 ns) + CELL(0.225 ns) = 1.935 ns; Loc. = LCCOMB_X29_Y17_N30; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[1]~2'
        Info: 5: + IC(0.220 ns) + CELL(0.053 ns) = 2.208 ns; Loc. = LCCOMB_X29_Y17_N16; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[3]~15'
        Info: 6: + IC(0.253 ns) + CELL(0.228 ns) = 2.689 ns; Loc. = LCCOMB_X29_Y17_N28; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[3]~3'
        Info: 7: + IC(0.227 ns) + CELL(0.225 ns) = 3.141 ns; Loc. = LCCOMB_X29_Y17_N22; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~44'
        Info: 8: + IC(0.213 ns) + CELL(0.225 ns) = 3.579 ns; Loc. = LCCOMB_X29_Y17_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[5]~45'
        Info: 9: + IC(0.218 ns) + CELL(0.053 ns) = 3.850 ns; Loc. = LCCOMB_X29_Y17_N8; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 10: + IC(1.201 ns) + CELL(0.053 ns) = 5.104 ns; Loc. = LCCOMB_X33_Y25_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 11: + IC(0.212 ns) + CELL(0.053 ns) = 5.369 ns; Loc. = LCCOMB_X33_Y25_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 12: + IC(0.217 ns) + CELL(0.053 ns) = 5.639 ns; Loc. = LCCOMB_X33_Y25_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[13]~7'
        Info: 13: + IC(0.216 ns) + CELL(0.053 ns) = 5.908 ns; Loc. = LCCOMB_X33_Y25_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~8'
        Info: 14: + IC(0.215 ns) + CELL(0.053 ns) = 6.176 ns; Loc. = LCCOMB_X33_Y25_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[17]~39'
        Info: 15: + IC(0.217 ns) + CELL(0.053 ns) = 6.446 ns; Loc. = LCCOMB_X33_Y25_N10; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~9'
        Info: 16: + IC(0.214 ns) + CELL(0.053 ns) = 6.713 ns; Loc. = LCCOMB_X33_Y25_N16; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[21]~35'
        Info: 17: + IC(0.615 ns) + CELL(0.053 ns) = 7.381 ns; Loc. = LCCOMB_X32_Y23_N28; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[23]~31'
        Info: 18: + IC(0.374 ns) + CELL(0.053 ns) = 7.808 ns; Loc. = LCCOMB_X32_Y23_N24; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[25]~27'
        Info: 19: + IC(0.308 ns) + CELL(0.053 ns) = 8.169 ns; Loc. = LCCOMB_X32_Y23_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[27]~23'
        Info: 20: + IC(0.637 ns) + CELL(0.053 ns) = 8.859 ns; Loc. = LCCOMB_X33_Y26_N2; Fanout = 3; COMB Node = 'Ula32:inst3|Mux2~1'
        Info: 21: + IC(2.422 ns) + CELL(2.144 ns) = 13.425 ns; Loc. = PIN_L25; Fanout = 0; PIN Node = 'aluresult[29]'
        Info: Total cell delay = 4.017 ns ( 29.92 % )
        Info: Total interconnect delay = 9.408 ns ( 70.08 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 7.266 ns
    Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
    Info: 2: + IC(4.308 ns) + CELL(2.114 ns) = 7.266 ns; Loc. = PIN_U20; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 2.958 ns ( 40.71 % )
    Info: Total interconnect delay = 4.308 ns ( 59.29 % )
Info: th for register "unidadeControle:inst17|muxpcsource[0]" (data pin = "reset", clock pin = "clk") is -2.964 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.625 ns
        Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_P23; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.187 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.820 ns) + CELL(0.618 ns) = 2.625 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.462 ns ( 55.70 % )
        Info: Total interconnect delay = 1.163 ns ( 44.30 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.738 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_N25; Fanout = 43; PIN Node = 'reset'
        Info: 2: + IC(4.477 ns) + CELL(0.397 ns) = 5.738 ns; Loc. = LCFF_X23_Y15_N17; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.261 ns ( 21.98 % )
        Info: Total interconnect delay = 4.477 ns ( 78.02 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4398 megabytes
    Info: Processing ended: Wed Oct 16 19:54:49 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


