# 16Bit-Pipeline-CPU-with-Hazards-VHDL
Repositório do 3º Projeto do Lab. de Arquitetura, com design e implementação em VHDL de uma CPU de 16 bits. Suporta instruções (NOP, LW, SW, ADD, SUB, BEQ, JMP) com pipeline, tratando data hazards (LW), control hazards (previsão "not taken") e overflow. Inclui banco de 16 registradores de 16 bits, unidade de controle e testes em FPGA
