# Prova-finale-reti-logiche
### Panoramica
- Questo repository contiene l’implementazione e l’analisi di un progetto di sistemi digitali sviluppato in VHDL. Il progetto include il codice sorgente, i testbench e le immagini utilizzate nel report finale, oltre ad altra documentazione correlata.

### Descrizione Aggiuntiva
- Testbench/: Contiene i testbench utilizzati per verificare la correttezza del design in VHDL.

- Images/ e TestImages/: Includono immagini impiegate nel report finale e immagini che illustrano i risultati dei test.

- Specifica&Regole/: Contiene le specifiche originali del progetto e i vincoli da rispettare.

#### Voto Finale: 30L/30L
