# <center>组成原理实验课程第六次实验报告</center>

<h5 align="center">实验名称：单周期CPU实现   班级：李涛老师  学生姓名：陆皓喆  学号：2211044</h5 align="center">

<h5 align="center">指导老师：董前琨    实验地点：实验楼A306  实验时间：2024.05.30</h5 align="center">




# 一、实验目的

1. 理解$MIPS$指令结构，理解$MIPS$指令集中常用指令的功能和编码，学会对这些指令进行归纳分类。
2. 了解熟悉$MIPS$体系的处理器结构，如延迟槽，哈佛结构的概念。
3. 熟悉并掌握单周期$CPU$的原理和设计。
4. 进一步加强运用$verilog$语言进行电路设计的能力。
5. 为后续设计多周期$cpu$的实验打下基础。



# 二、实验内容说明

1. 原始代码实验验证使用实验箱验证，可以不进行仿真，验证时在运行一系列指令之后，实验箱拍照，对比说明各个寄存器中的数据是否是执行正确的结果即可。

2. 改进要求，针对目前$CPU$可运行的$R$型和$I$型$MIPS$指令，各补充一条新的指令，需要修改的$ALU$模块可参照实验四当时的$ALU$改进。**改进时注意以下几点**：

   1）$MIPS$指令格式要使用规范格式；

   2）指令执行验证需要修改`inst_rom`中预存储的$16$进制指令数据；

   3）注意代码中单周期$CPU$模块（`single_cycle_cpu`)中实现主要功能使用的都是组合逻辑，改进过程中避免使用`alway(clk)`这样的时序逻辑。

3. 实验原理图使用实验指导书的图$7.3$即可，无需修改。



# 三、实验原理图

## 3.1 单周期CPU实现框图

![image-20240530102815269](E:\学学学\本科\大二下\计算机组成原理\实验报告_2211044_陆皓喆\Lab6\2211044_陆皓喆_组成原理第六次实验.assets\image-20240530102815269.png)

## 3.2 实验顶层模块框图

![image-20240530102929110](E:\学学学\本科\大二下\计算机组成原理\实验报告_2211044_陆皓喆\Lab6\2211044_陆皓喆_组成原理第六次实验.assets\image-20240530102929110.png)



# 四、实验步骤



# 五、实验结果分析



# 六、总结感想