TimeQuest Timing Analyzer report for Counter
Sun Mar 17 17:50:40 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'
 14. Slow 1200mV 85C Model Hold: 'CLOCK'
 15. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'
 16. Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 17. Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'BUTTON[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLOCK'
 33. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 34. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 35. Slow 1200mV 0C Model Hold: 'CLOCK'
 36. Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 37. Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLOCK'
 52. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 53. Fast 1200mV 0C Model Hold: 'CLOCK'
 54. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 55. Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 56. Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Counter                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; BUTTON[0]                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BUTTON[0] }                ;
; CLOCK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                    ;
; Clock_Divider:cd|Clk_Div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|Clk_Div } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 275.18 MHz ; 250.0 MHz       ; CLOCK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 452.69 MHz ; 452.69 MHz      ; Clock_Divider:cd|Clk_Div ;                                                               ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -2.634 ; -84.004       ;
; Clock_Divider:cd|Clk_Div ; -1.617 ; -6.246        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK                    ; 0.332 ; 0.000         ;
; Clock_Divider:cd|Clk_Div ; 0.363 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary           ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.138 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.185 ; -0.740        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -36.000       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.634 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.568      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.618 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.552      ;
; -2.576 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.510      ;
; -2.576 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.510      ;
; -2.576 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.510      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.494      ;
; -2.539 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.473      ;
; -2.539 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.473      ;
; -2.539 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.473      ;
; -2.537 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.471      ;
; -2.537 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.471      ;
; -2.536 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.470      ;
; -2.536 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.470      ;
; -2.536 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.470      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.535 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.469      ;
; -2.528 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.528 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.462      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.523 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.457      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.521 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.455      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
; -2.520 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.454      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                        ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -1.617 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 2.083      ;
; -1.615 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 2.081      ;
; -1.600 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 2.066      ;
; -1.566 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.021     ; 2.030      ;
; -1.418 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 1.884      ;
; -1.414 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.021     ; 1.878      ;
; -1.381 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 1.847      ;
; -1.329 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.021     ; 1.793      ;
; -1.327 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.021     ; 1.791      ;
; -1.266 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 1.732      ;
; -1.209 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.144      ;
; -1.181 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 1.647      ;
; -1.179 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.019     ; 1.645      ;
; -1.134 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.567      ; 2.186      ;
; -1.121 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.056      ;
; -1.079 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.014      ;
; -1.038 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.973      ;
; -1.038 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.973      ;
; -1.018 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.953      ;
; -0.986 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.921      ;
; -0.985 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.920      ;
; -0.975 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.567      ; 2.027      ;
; -0.973 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.567      ; 2.025      ;
; -0.951 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.886      ;
; -0.940 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.875      ;
; -0.940 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.875      ;
; -0.854 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.789      ;
; -0.822 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.757      ;
; -0.806 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.741      ;
; -0.766 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.567      ; 1.818      ;
; -0.737 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.672      ;
; -0.729 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.664      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.332 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.411      ; 2.930      ;
; 0.465 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.062      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.505 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.102      ;
; 0.569 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.586 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.183      ;
; 0.592 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.810      ;
; 0.601 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.198      ;
; 0.601 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.198      ;
; 0.601 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.410      ; 3.198      ;
; 0.844 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.082      ;
; 0.954 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.172      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                        ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.363 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 0.580      ;
; 0.484 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.702      ; 0.873      ;
; 0.749 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 0.966      ;
; 0.875 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.137      ; 0.699      ;
; 0.875 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 0.701      ;
; 0.938 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.155      ;
; 0.977 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.194      ;
; 0.981 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.198      ;
; 1.071 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.288      ;
; 1.086 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.303      ;
; 1.143 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.360      ;
; 1.146 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.363      ;
; 1.174 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.391      ;
; 1.213 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.430      ;
; 1.220 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.702      ; 1.609      ;
; 1.226 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.443      ;
; 1.234 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.451      ;
; 1.281 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.107      ;
; 1.302 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.519      ;
; 1.305 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.522      ;
; 1.308 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.525      ;
; 1.426 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.702      ; 1.815      ;
; 1.427 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.702      ; 1.816      ;
; 1.655 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.481      ;
; 1.656 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.482      ;
; 1.684 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.510      ;
; 1.739 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.137      ; 1.563      ;
; 1.830 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.137      ; 1.654      ;
; 1.870 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.696      ;
; 1.877 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.703      ;
; 1.935 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.139      ; 1.761      ;
; 1.954 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.137      ; 1.778      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; 0.138 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.092      ; 2.439      ;
; 0.138 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.092      ; 2.439      ;
; 0.138 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.092      ; 2.439      ;
; 0.138 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.092      ; 2.439      ;
; 0.763 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.092      ; 2.314      ;
; 0.763 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.092      ; 2.314      ;
; 0.763 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.092      ; 2.314      ;
; 0.763 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.092      ; 2.314      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                        ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.185 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.197      ; 2.199      ;
; -0.185 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.197      ; 2.199      ;
; -0.185 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.197      ; 2.199      ;
; -0.185 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.197      ; 2.199      ;
; 0.448  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.197      ; 2.332      ;
; 0.448  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.197      ; 2.332      ;
; 0.448  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.197      ; 2.332      ;
; 0.448  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.197      ; 2.332      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[9]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BUTTON[0]'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 3.117 ; 3.556 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.553 ; 2.962 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.797 ; 3.230 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 3.117 ; 3.556 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.926 ; 3.346 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 0.964 ; 1.114 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 0.964 ; 1.114 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 2.318 ; 2.734 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 2.318 ; 2.734 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.751 ; 2.150 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -1.716 ; -2.100 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -1.716 ; -2.100 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -1.950 ; -2.357 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -2.162 ; -2.577 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -1.790 ; -2.185 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.362 ; -0.546 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.362 ; -0.546 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -1.309 ; -1.748 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -2.027 ; -2.429 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -1.309 ; -1.748 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 7.157 ; 7.312 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.252 ; 5.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.282 ; 5.307 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 7.157 ; 7.312 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.239 ; 5.271 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 5.110 ; 5.140 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.122 ; 5.145 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.151 ; 5.174 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.999 ; 7.152 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.110 ; 5.140 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 306.56 MHz ; 250.0 MHz       ; CLOCK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 502.51 MHz ; 500.0 MHz       ; Clock_Divider:cd|Clk_Div ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -2.262 ; -72.024       ;
; Clock_Divider:cd|Clk_Div ; -1.463 ; -5.653        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.320 ; 0.000         ;
; CLOCK                    ; 0.344 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary            ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.103 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.086 ; -0.344        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -36.000       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.262 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.202      ;
; -2.262 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.202      ;
; -2.262 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.202      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.244 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.184      ;
; -2.237 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.178      ;
; -2.237 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.178      ;
; -2.237 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.178      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.219 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.160      ;
; -2.193 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.134      ;
; -2.193 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.134      ;
; -2.193 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.134      ;
; -2.186 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.127      ;
; -2.186 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.127      ;
; -2.186 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.127      ;
; -2.184 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.125      ;
; -2.184 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.125      ;
; -2.184 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.125      ;
; -2.179 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.120      ;
; -2.179 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.120      ;
; -2.179 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.120      ;
; -2.178 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.118      ;
; -2.178 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.118      ;
; -2.178 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.118      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.176 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.175 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.116      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.168 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.109      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
; -2.166 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.107      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -1.463 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.093     ; 1.855      ;
; -1.457 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.093     ; 1.849      ;
; -1.456 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.093     ; 1.848      ;
; -1.408 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.094     ; 1.799      ;
; -1.284 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.092     ; 1.677      ;
; -1.277 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.094     ; 1.668      ;
; -1.256 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.093     ; 1.648      ;
; -1.211 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.094     ; 1.602      ;
; -1.208 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.094     ; 1.599      ;
; -1.153 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.092     ; 1.546      ;
; -1.087 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.092     ; 1.480      ;
; -1.084 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.092     ; 1.477      ;
; -1.060 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.430      ; 1.975      ;
; -0.990 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.930      ;
; -0.923 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.430      ; 1.838      ;
; -0.919 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.430      ; 1.834      ;
; -0.893 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.833      ;
; -0.867 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.807      ;
; -0.851 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.791      ;
; -0.850 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.790      ;
; -0.803 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.743      ;
; -0.785 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.725      ;
; -0.785 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.725      ;
; -0.765 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.705      ;
; -0.763 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.703      ;
; -0.762 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.702      ;
; -0.739 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.430      ; 1.654      ;
; -0.658 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.598      ;
; -0.642 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.582      ;
; -0.631 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.571      ;
; -0.574 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.514      ;
; -0.560 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.500      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.320 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.519      ;
; 0.577 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.549      ; 0.800      ;
; 0.672 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.871      ;
; 0.838 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.037      ;
; 0.884 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.083      ;
; 0.890 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.089      ;
; 0.917 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 0.640      ;
; 0.919 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.047      ; 0.640      ;
; 0.946 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.145      ;
; 0.987 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.186      ;
; 1.008 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.207      ;
; 1.012 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.211      ;
; 1.061 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.260      ;
; 1.090 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.289      ;
; 1.105 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.304      ;
; 1.112 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.311      ;
; 1.154 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.353      ;
; 1.155 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.354      ;
; 1.159 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.358      ;
; 1.233 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.549      ; 1.456      ;
; 1.278 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.001      ;
; 1.430 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.549      ; 1.653      ;
; 1.431 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.549      ; 1.654      ;
; 1.625 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.348      ;
; 1.626 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.349      ;
; 1.648 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.371      ;
; 1.702 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.047      ; 1.423      ;
; 1.782 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.047      ; 1.503      ;
; 1.822 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.545      ;
; 1.823 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.546      ;
; 1.882 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.049      ; 1.605      ;
; 1.900 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.047      ; 1.621      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.739      ;
; 0.488 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.883      ;
; 0.510 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.519 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.221      ; 2.914      ;
; 0.529 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.728      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.585 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.979      ;
; 0.602 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.996      ;
; 0.602 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.996      ;
; 0.602 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.220      ; 2.996      ;
; 0.754 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.955      ;
; 0.759 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.958      ;
; 0.761 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.972      ;
; 0.843 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.042      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                       ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; 0.103 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.881      ; 2.263      ;
; 0.103 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.881      ; 2.263      ;
; 0.103 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.881      ; 2.263      ;
; 0.103 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.881      ; 2.263      ;
; 0.700 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.881      ; 2.166      ;
; 0.700 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.881      ; 2.166      ;
; 0.700 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.881      ; 2.166      ;
; 0.700 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.881      ; 2.166      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                         ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.086 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.976      ; 2.064      ;
; -0.086 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.976      ; 2.064      ;
; -0.086 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.976      ; 2.064      ;
; -0.086 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.976      ; 2.064      ;
; 0.522  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.976      ; 2.172      ;
; 0.522  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.976      ; 2.172      ;
; 0.522  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.976      ; 2.172      ;
; 0.522  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.976      ; 2.172      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[9]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 2.683 ; 3.035 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.195 ; 2.533 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.418 ; 2.766 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 2.683 ; 3.035 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.521 ; 2.859 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 0.934 ; 1.029 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 0.934 ; 1.029 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 2.056 ; 2.410 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 2.056 ; 2.410 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.537 ; 1.885 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -1.444 ; -1.762 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -1.444 ; -1.762 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -1.658 ; -1.985 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -1.836 ; -2.171 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -1.509 ; -1.829 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.374 ; -0.517 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.374 ; -0.517 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -1.139 ; -1.520 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -1.797 ; -2.140 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -1.139 ; -1.520 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 6.819 ; 6.913 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 4.961 ; 4.973 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 4.988 ; 5.001 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.819 ; 6.913 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 4.950 ; 4.960 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 4.833 ; 4.841 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 4.843 ; 4.854 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 4.868 ; 4.881 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.674 ; 6.769 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 4.833 ; 4.841 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -1.011 ; -31.723       ;
; Clock_Divider:cd|Clk_Div ; -0.959 ; -3.702        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK                    ; 0.077 ; 0.000         ;
; Clock_Divider:cd|Clk_Div ; 0.194 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.004 ; -0.016        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.188 ; -0.752        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -37.832       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.011 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.962      ;
; -1.011 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.962      ;
; -1.011 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.962      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -1.004 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.955      ;
; -0.980 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.931      ;
; -0.980 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.931      ;
; -0.980 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.931      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.973 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.924      ;
; -0.962 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.913      ;
; -0.960 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.911      ;
; -0.960 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.911      ;
; -0.957 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.908      ;
; -0.957 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.908      ;
; -0.957 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.908      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.955 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.906      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.953 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.904      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.903      ;
; -0.951 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.902      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.901      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -0.959 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 1.152      ;
; -0.957 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 1.150      ;
; -0.944 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 1.137      ;
; -0.932 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.286     ; 1.123      ;
; -0.847 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 1.040      ;
; -0.842 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.286     ; 1.033      ;
; -0.817 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 1.010      ;
; -0.791 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.286     ; 0.982      ;
; -0.787 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.286     ; 0.978      ;
; -0.757 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 0.950      ;
; -0.706 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 0.899      ;
; -0.702 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.284     ; 0.895      ;
; -0.642 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.069      ; 1.188      ;
; -0.575 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.069      ; 1.121      ;
; -0.573 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.069      ; 1.119      ;
; -0.433 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.069      ; 0.979      ;
; -0.224 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.175      ;
; -0.174 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.125      ;
; -0.146 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.097      ;
; -0.122 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.073      ;
; -0.120 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.071      ;
; -0.116 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.067      ;
; -0.095 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.046      ;
; -0.090 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.041      ;
; -0.080 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.031      ;
; -0.061 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.012      ;
; -0.059 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.010      ;
; -0.023 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.974      ;
; 0.006  ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.945      ;
; 0.020  ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.931      ;
; 0.042  ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.909      ;
; 0.057  ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.894      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.077 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.595      ;
; 0.099 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.617      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.123 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.641      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.172 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.690      ;
; 0.179 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.697      ;
; 0.179 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.697      ;
; 0.179 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.404      ; 1.697      ;
; 0.304 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.436      ;
; 0.453 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.575      ;
; 0.464 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.588      ;
; 0.516 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.636      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.194 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.314      ;
; 0.398 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.518      ;
; 0.503 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.623      ;
; 0.511 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.631      ;
; 0.516 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.636      ;
; 0.570 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.690      ;
; 0.599 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.719      ;
; 0.622 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.742      ;
; 0.637 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.757      ;
; 0.640 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.760      ;
; 0.643 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.763      ;
; 0.655 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.775      ;
; 0.672 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.792      ;
; 0.697 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.147      ; 0.458      ;
; 0.717 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.837      ;
; 0.718 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.838      ;
; 0.721 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.841      ;
; 0.948 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.371      ;
; 0.951 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.193     ; 0.372      ;
; 1.090 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.147      ; 0.851      ;
; 1.157 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.580      ;
; 1.194 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.147      ; 0.955      ;
; 1.198 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.147      ; 0.959      ;
; 1.355 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.778      ;
; 1.359 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.782      ;
; 1.372 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.795      ;
; 1.404 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.193     ; 0.825      ;
; 1.458 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.193     ; 0.879      ;
; 1.467 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.890      ;
; 1.479 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.902      ;
; 1.499 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.191     ; 0.922      ;
; 1.516 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; -0.193     ; 0.937      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                        ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.004 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.205      ; 1.686      ;
; -0.004 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.205      ; 1.686      ;
; -0.004 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.205      ; 1.686      ;
; -0.004 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.205      ; 1.686      ;
; 0.919  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.205      ; 1.263      ;
; 0.919  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.205      ; 1.263      ;
; 0.919  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.205      ; 1.263      ;
; 0.919  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.205      ; 1.263      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                         ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.188 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.267      ; 1.193      ;
; -0.188 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.267      ; 1.193      ;
; -0.188 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.267      ; 1.193      ;
; -0.188 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.267      ; 1.193      ;
; 0.740  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.267      ; 1.621      ;
; 0.740  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.267      ; 1.621      ;
; 0.740  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.267      ; 1.621      ;
; 0.740  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.267      ; 1.621      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[31]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.070  ; 0.070        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datad ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datac ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datac ;
; 0.929  ; 0.929        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.929  ; 0.929        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.930  ; 0.930        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.932  ; 0.932        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 1.495 ; 2.074 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 1.143 ; 1.718 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 1.284 ; 1.887 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 1.495 ; 2.074 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 1.345 ; 1.937 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 0.395 ; 0.894 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 0.395 ; 0.894 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 1.318 ; 1.894 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 1.318 ; 1.894 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 0.965 ; 1.501 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -0.683 ; -1.245 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -0.683 ; -1.245 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -0.818 ; -1.406 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -0.960 ; -1.524 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -0.710 ; -1.285 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.107 ; -0.603 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.107 ; -0.603 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.716 ; -1.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -1.147 ; -1.715 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.716 ; -1.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 4.382 ; 4.616 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.177 ; 3.220 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.191 ; 3.243 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.382 ; 4.616 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.170 ; 3.213 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 3.095 ; 3.136 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.101 ; 3.143 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.115 ; 3.164 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.291 ; 4.521 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.095 ; 3.136 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.634  ; 0.077 ; -0.004   ; -0.188  ; -3.000              ;
;  BUTTON[0]                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  CLOCK                    ; -2.634  ; 0.077 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:cd|Clk_Div ; -1.617  ; 0.194 ; -0.004   ; -0.188  ; -1.000              ;
; Design-wide TNS           ; -90.25  ; 0.0   ; -0.016   ; -0.752  ; -44.832             ;
;  BUTTON[0]                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  CLOCK                    ; -84.004 ; 0.000 ; N/A      ; N/A     ; -37.832             ;
;  Clock_Divider:cd|Clk_Div ; -6.246  ; 0.000 ; -0.016   ; -0.752  ; -4.000              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 3.117 ; 3.556 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.553 ; 2.962 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.797 ; 3.230 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 3.117 ; 3.556 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.926 ; 3.346 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 0.964 ; 1.114 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 0.964 ; 1.114 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 2.318 ; 2.734 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 2.318 ; 2.734 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.751 ; 2.150 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -0.683 ; -1.245 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -0.683 ; -1.245 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -0.818 ; -1.406 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -0.960 ; -1.524 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -0.710 ; -1.285 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.107 ; -0.517 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.107 ; -0.517 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.716 ; -1.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -1.147 ; -1.715 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.716 ; -1.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 7.157 ; 7.312 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.252 ; 5.277 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.282 ; 5.307 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 7.157 ; 7.312 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.239 ; 5.271 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 3.095 ; 3.136 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.101 ; 3.143 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.115 ; 3.164 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.291 ; 4.521 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.095 ; 3.136 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BUTTON[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUTTON[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUTTON[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]                ; CLOCK                    ; 33       ; 33       ; 0        ; 0        ;
; CLOCK                    ; CLOCK                    ; 1584     ; 0        ; 0        ; 0        ;
; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0        ; 28       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 60       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]                ; CLOCK                    ; 33       ; 33       ; 0        ; 0        ;
; CLOCK                    ; CLOCK                    ; 1584     ; 0        ; 0        ; 0        ;
; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0        ; 28       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 60       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------+--------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]  ; Clock_Divider:cd|Clk_Div ; 4        ; 4        ; 0        ; 0        ;
+------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------+--------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]  ; Clock_Divider:cd|Clk_Div ; 4        ; 4        ; 0        ; 0        ;
+------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Mar 17 17:50:36 2019
Info: Command: quartus_sta Counter -c Counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|Clk_Div Clock_Divider:cd|Clk_Div
    Info (332105): create_clock -period 1.000 -name BUTTON[0] BUTTON[0]
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.634             -84.004 CLOCK 
    Info (332119):    -1.617              -6.246 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.332               0.000 CLOCK 
    Info (332119):     0.363               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case recovery slack is 0.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.138               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.185              -0.740 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.262             -72.024 CLOCK 
    Info (332119):    -1.463              -5.653 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 Clock_Divider:cd|Clk_Div 
    Info (332119):     0.344               0.000 CLOCK 
Info (332146): Worst-case recovery slack is 0.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.103               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.086              -0.344 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.011             -31.723 CLOCK 
    Info (332119):    -0.959              -3.702 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.077               0.000 CLOCK 
    Info (332119):     0.194               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case recovery slack is -0.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.004              -0.016 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.188              -0.752 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.832 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Sun Mar 17 17:50:39 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


