Fitter report for readout_card_stratix_iii
Fri Aug 21 13:11:12 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. DLL Summary
 16. DQS Summary
 17. Differential I/O Receiver
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Advanced Data - General
 36. Advanced Data - Placement Preparation
 37. Advanced Data - Placement
 38. Advanced Data - Routing
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Fri Aug 21 13:11:12 2009    ;
; Quartus II Version            ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name                 ; readout_card_stratix_iii                 ;
; Top-level Entity Name         ; readout_card_stratix_iii                 ;
; Family                        ; Stratix III                              ;
; Device                        ; EP3SE50F780C4                            ;
; Timing Models                 ; Preliminary                              ;
; Logic utilization             ; 17 %                                     ;
;     Combinational ALUTs       ; 4,629 / 38,000 ( 12 % )                  ;
;     Memory ALUTs              ; 80 / 19,000 ( < 1 % )                    ;
;     Dedicated logic registers ; 3,914 / 38,000 ( 10 % )                  ;
; Total registers               ; 4054                                     ;
; Total pins                    ; 298 / 488 ( 61 % )                       ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 123,648 / 5,455,872 ( 2 % )              ;
; DSP block 18-bit elements     ; 0 / 384 ( 0 % )                          ;
; Total PLLs                    ; 3 / 4 ( 75 % )                           ;
; Total DLLs                    ; 1 / 4 ( 25 % )                           ;
+-------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------------------------+
; Option                                                             ; Setting             ; Default Value                                           ;
+--------------------------------------------------------------------+---------------------+---------------------------------------------------------+
; Device                                                             ; EP3SE50F780C4       ;                                                         ;
; Maximum processors allowed for parallel compilation                ; 2                   ;                                                         ;
; Nominal Core Supply Voltage                                        ; 1.1V                ;                                                         ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                                         ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                                         ;
; Router Timing Optimization Level                                   ; MAXIMUM             ; Normal                                                  ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                                     ;
; Device I/O Standard                                                ; LVTTL               ;                                                         ;
; Optimize Multi-Corner Timing                                       ; On                  ; Off                                                     ;
; Programmable Power Technology Optimization                         ; Automatic           ; Force All Tiles with Failing Timing Paths to High Speed ;
; PowerPlay Power Optimization                                       ; Extra effort        ; Normal compilation                                      ;
; Auto Packed Registers                                              ; Normal              ; Auto                                                    ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                                     ;
; Perform Register Duplication for Performance                       ; On                  ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                        ; On                  ; Off                                                     ;
; Perform Register Retiming for Performance                          ; On                  ; Off                                                     ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                    ; Extra               ; Normal                                                  ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up                   ;
; Optimize Design for Metastability                                  ; Off                 ; On                                                      ;
; Use smart compilation                                              ; Off                 ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                      ; On                  ; On                                                      ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                                     ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                                     ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                                               ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                                    ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles   ; 1.0                 ; 1.0                                                     ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                                      ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                                     ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                                     ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                                      ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                                     ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                                           ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                                       ;
; PCI I/O                                                            ; Off                 ; Off                                                     ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                                     ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                                     ;
; Auto Delay Chains                                                  ; On                  ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                                     ;
; Auto Merge PLLs                                                    ; On                  ; On                                                      ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                                     ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                                    ;
; Auto Register Duplication                                          ; Auto                ; Auto                                                    ;
; Auto Global Clock                                                  ; On                  ; On                                                      ;
; Auto Global Register Control Signals                               ; On                  ; On                                                      ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                                     ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                                     ;
; Synchronizer Identification                                        ; Off                 ; Off                                                     ;
; Enable Beneficial Skew Optimization                                ; Off                 ; Off                                                     ;
; Maximum number of global clocks allowed                            ; -1                  ; -1                                                      ;
; Maximum number of regional clocks allowed                          ; -1                  ; -1                                                      ;
; Maximum number of periphery clocks allowed                         ; -1                  ; -1                                                      ;
; Maximum number of clocks of any type allowed                       ; -1                  ; -1                                                      ;
; RAM Block Read Clock Duty Cycle Dependency                         ; On                  ; On                                                      ;
; Maintain Compatibility with All Stratix III MRAM Versions          ; On                  ; On                                                      ;
+--------------------------------------------------------------------+---------------------+---------------------------------------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; adc_sclk            ; Missing drive strength and slew rate ;
; adc_csb_n           ; Missing drive strength and slew rate ;
; adc_pdwn            ; Missing drive strength and slew rate ;
; dac0_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac0_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac0_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac0_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac0_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac1_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac1_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac1_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac1_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac1_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac2_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac2_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac2_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac2_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac2_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac3_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac3_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac3_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac3_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac3_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac4_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac4_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac4_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac4_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac4_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac5_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac5_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac5_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac5_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac5_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac6_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[5]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[6]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac6_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac6_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac6_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac6_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac7_dfb_dat[0]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[1]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[2]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[3]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[4]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[7]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[8]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[9]     ; Missing drive strength and slew rate ;
; dac7_dfb_dat[10]    ; Missing drive strength and slew rate ;
; dac7_dfb_dat[11]    ; Missing drive strength and slew rate ;
; dac7_dfb_dat[12]    ; Missing drive strength and slew rate ;
; dac7_dfb_dat[13]    ; Missing drive strength and slew rate ;
; dac_dfb_clk[0]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[1]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[2]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[3]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[4]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[5]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[6]      ; Missing drive strength and slew rate ;
; dac_dfb_clk[7]      ; Missing drive strength and slew rate ;
; dac_clk[0]          ; Missing drive strength and slew rate ;
; dac_clk[1]          ; Missing drive strength and slew rate ;
; dac_clk[3]          ; Missing drive strength and slew rate ;
; dac_clk[4]          ; Missing drive strength and slew rate ;
; dac_clk[5]          ; Missing drive strength and slew rate ;
; dac_clk[6]          ; Missing drive strength and slew rate ;
; dac_clk[7]          ; Missing drive strength and slew rate ;
; dac_dat[0]          ; Missing drive strength and slew rate ;
; dac_dat[3]          ; Missing drive strength and slew rate ;
; dac_dat[4]          ; Missing drive strength and slew rate ;
; dac_dat[5]          ; Missing drive strength and slew rate ;
; dac_dat[6]          ; Missing drive strength and slew rate ;
; dac_dat[7]          ; Missing drive strength and slew rate ;
; bias_dac_ncs[1]     ; Missing drive strength and slew rate ;
; bias_dac_ncs[2]     ; Missing drive strength and slew rate ;
; bias_dac_ncs[4]     ; Missing drive strength and slew rate ;
; bias_dac_ncs[5]     ; Missing drive strength and slew rate ;
; bias_dac_ncs[6]     ; Missing drive strength and slew rate ;
; bias_dac_ncs[7]     ; Missing drive strength and slew rate ;
; offset_dac_ncs[0]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[1]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[2]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[3]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[4]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[5]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[6]   ; Missing drive strength and slew rate ;
; offset_dac_ncs[7]   ; Missing drive strength and slew rate ;
; lvds_txa            ; Missing drive strength and slew rate ;
; lvds_txb            ; Missing drive strength and slew rate ;
; ttl_dir1            ; Missing drive strength and slew rate ;
; ttl_out1            ; Missing drive strength and slew rate ;
; ttl_dir2            ; Missing drive strength and slew rate ;
; ttl_out2            ; Missing drive strength and slew rate ;
; ttl_dir3            ; Missing drive strength and slew rate ;
; ttl_out3            ; Missing drive strength and slew rate ;
; red_led             ; Missing drive strength and slew rate ;
; ylw_led             ; Missing drive strength and slew rate ;
; grn_led             ; Missing drive strength and slew rate ;
; wdog                ; Missing drive strength and slew rate ;
; rs232_tx            ; Missing drive strength and slew rate ;
; eeprom_so           ; Missing drive strength and slew rate ;
; eeprom_sck          ; Missing drive strength and slew rate ;
; eeprom_cs           ; Missing drive strength and slew rate ;
; smb_clk             ; Missing drive strength and slew rate ;
; mem_addr[0]         ; Missing slew rate                    ;
; mem_addr[1]         ; Missing slew rate                    ;
; mem_addr[2]         ; Missing slew rate                    ;
; mem_addr[3]         ; Missing slew rate                    ;
; mem_addr[4]         ; Missing slew rate                    ;
; mem_addr[5]         ; Missing slew rate                    ;
; mem_addr[6]         ; Missing slew rate                    ;
; mem_addr[7]         ; Missing slew rate                    ;
; mem_addr[8]         ; Missing slew rate                    ;
; mem_addr[9]         ; Missing slew rate                    ;
; mem_addr[10]        ; Missing slew rate                    ;
; mem_addr[11]        ; Missing slew rate                    ;
; mem_addr[12]        ; Missing slew rate                    ;
; mem_ba[0]           ; Missing slew rate                    ;
; mem_ba[1]           ; Missing slew rate                    ;
; mem_cas_n           ; Missing slew rate                    ;
; mem_cke[0]          ; Missing slew rate                    ;
; mem_cs_n[0]         ; Missing slew rate                    ;
; mem_odt[0]          ; Missing slew rate                    ;
; mem_ras_n           ; Missing slew rate                    ;
; mem_we_n            ; Missing slew rate                    ;
; pnf                 ; Missing drive strength and slew rate ;
; pnf_per_byte[0]     ; Missing drive strength and slew rate ;
; pnf_per_byte[1]     ; Missing drive strength and slew rate ;
; pnf_per_byte[2]     ; Missing drive strength and slew rate ;
; pnf_per_byte[3]     ; Missing drive strength and slew rate ;
; pnf_per_byte[4]     ; Missing drive strength and slew rate ;
; pnf_per_byte[5]     ; Missing drive strength and slew rate ;
; pnf_per_byte[6]     ; Missing drive strength and slew rate ;
; pnf_per_byte[7]     ; Missing drive strength and slew rate ;
; test_complete       ; Missing drive strength and slew rate ;
; test_status[0]      ; Missing drive strength and slew rate ;
; test_status[1]      ; Missing drive strength and slew rate ;
; test_status[2]      ; Missing drive strength and slew rate ;
; test_status[3]      ; Missing drive strength and slew rate ;
; test_status[4]      ; Missing drive strength and slew rate ;
; test_status[5]      ; Missing drive strength and slew rate ;
; test_status[6]      ; Missing drive strength and slew rate ;
; test_status[7]      ; Missing drive strength and slew rate ;
; mictor_clk          ; Missing drive strength and slew rate ;
; altera_reserved_tdo ; Missing drive strength and slew rate ;
; adc_sdio            ; Missing drive strength and slew rate ;
; card_id             ; Missing drive strength and slew rate ;
; smb_data            ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|ddr_dff_gen.dq_oedff_inst                                              ; Packed Register ; Register Packing ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|gen_ddr_obuf.dq_obuf_inst                                              ; OE               ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE    ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_5  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_7  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE    ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_5  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_7  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE    ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_9  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_11 ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE    ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_9  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_11 ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE    ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_5  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_7  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE    ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_5  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[0]~MLAB_CELL_DUPLICATE_7  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE    ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_9  ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]                        ; Duplicated      ; Placement        ; Location assignment ; Q         ;                ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_11 ; Q                ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE    ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_9  ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|datain_reg[1]~MLAB_CELL_DUPLICATE_11 ; Created         ; Placement        ; Location assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/readout_card/readout_card/synth_stratix_iii/readout_card_stratix_iii.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ALUTs Used                                                                        ; 4,709 / 38,000 ( 12 % )                                                                                                                                                                                                                            ;
;     -- Combinational ALUTs                                                        ; 4,629 / 38,000 ( 12 % )                                                                                                                                                                                                                            ;
;     -- Memory ALUTs                                                               ; 80 / 19,000 ( < 1 % )                                                                                                                                                                                                                              ;
;     -- LUT_REGs                                                                   ; 0 / 38,000 ( 0 % )                                                                                                                                                                                                                                 ;
; Dedicated logic registers                                                         ; 3,914 / 38,000 ( 10 % )                                                                                                                                                                                                                            ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                                                                                                                                                                                    ;
;     -- 7 input functions                                                          ; 116                                                                                                                                                                                                                                                ;
;     -- 6 input functions                                                          ; 1101                                                                                                                                                                                                                                               ;
;     -- 5 input functions                                                          ; 875                                                                                                                                                                                                                                                ;
;     -- 4 input functions                                                          ; 905                                                                                                                                                                                                                                                ;
;     -- <=3 input functions                                                        ; 1632                                                                                                                                                                                                                                               ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Combinational ALUTs by mode                                                       ;                                                                                                                                                                                                                                                    ;
;     -- normal mode                                                                ; 3876                                                                                                                                                                                                                                               ;
;     -- extended LUT mode                                                          ; 116                                                                                                                                                                                                                                                ;
;     -- arithmetic mode                                                            ; 492                                                                                                                                                                                                                                                ;
;     -- shared arithmetic mode                                                     ; 145                                                                                                                                                                                                                                                ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Logic utilization                                                                 ; 6,480 / 38,000 ( 17 % )                                                                                                                                                                                                                            ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 6189                                                                                                                                                                                                                                               ;
;         -- Combinational with no register                                         ; 2275                                                                                                                                                                                                                                               ;
;         -- Register only                                                          ; 1480                                                                                                                                                                                                                                               ;
;         -- Combinational with a register                                          ; 2434                                                                                                                                                                                                                                               ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -538                                                                                                                                                                                                                                               ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 829                                                                                                                                                                                                                                                ;
;         -- Unavailable due to Memory LAB use                                      ; 160                                                                                                                                                                                                                                                ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 84                                                                                                                                                                                                                                                 ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 472                                                                                                                                                                                                                                                ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 6                                                                                                                                                                                                                                                  ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 101                                                                                                                                                                                                                                                ;
;         -- Unavailable due to LAB input limits                                    ; 6                                                                                                                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Total registers*                                                                  ; 4054                                                                                                                                                                                                                                               ;
;     -- Dedicated logic registers                                                  ; 3,914 / 38,000 ( 10 % )                                                                                                                                                                                                                            ;
;     -- I/O registers                                                              ; 140 / 2,752 ( 5 % )                                                                                                                                                                                                                                ;
;     -- LUT_REGs                                                                   ; 0                                                                                                                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Memory LAB cells by mode                                                          ;                                                                                                                                                                                                                                                    ;
;     -- 64-address deep                                                            ; 0                                                                                                                                                                                                                                                  ;
;     -- 32-address deep                                                            ; 80                                                                                                                                                                                                                                                 ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; ALMs:  partially or completely used                                               ; 3,606 / 19,000 ( 19 % )                                                                                                                                                                                                                            ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Total LABs:  partially or completely used                                         ; 397 / 1,900 ( 21 % )                                                                                                                                                                                                                               ;
;     -- Logic LABs                                                                 ; 385 / 397 ( 97 % )                                                                                                                                                                                                                                 ;
;     -- Memory LABs                                                                ; 12 / 397 ( 3 % )                                                                                                                                                                                                                                   ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; User inserted logic elements                                                      ; 0                                                                                                                                                                                                                                                  ;
; Virtual pins                                                                      ; 0                                                                                                                                                                                                                                                  ;
; I/O pins                                                                          ; 298 / 488 ( 61 % )                                                                                                                                                                                                                                 ;
;     -- Clock pins                                                                 ; 10 / 16 ( 63 % )                                                                                                                                                                                                                                   ;
;     -- Dedicated input pins                                                       ; 4 / 12 ( 33 % )                                                                                                                                                                                                                                    ;
; Global signals                                                                    ; 26                                                                                                                                                                                                                                                 ;
; M9K blocks                                                                        ; 19 / 400 ( 5 % )                                                                                                                                                                                                                                   ;
; M144K blocks                                                                      ; 0 / 12 ( 0 % )                                                                                                                                                                                                                                     ;
; Total MLAB memory bits                                                            ; 1280                                                                                                                                                                                                                                               ;
; Total block memory bits                                                           ; 123,648 / 5,455,872 ( 2 % )                                                                                                                                                                                                                        ;
; Total block memory implementation bits                                            ; 175,104 / 5,455,872 ( 3 % )                                                                                                                                                                                                                        ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )                                                                                                                                                                                                                                    ;
; PLLs                                                                              ; 3 / 4 ( 75 % )                                                                                                                                                                                                                                     ;
; Global clocks                                                                     ; 15 / 16 ( 94 % )                                                                                                                                                                                                                                   ;
; Quadrant clocks                                                                   ; 8 / 64 ( 13 % )                                                                                                                                                                                                                                    ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )                                                                                                                                                                                                                                     ;
; SERDES transmitters                                                               ; 0 / 56 ( 0 % )                                                                                                                                                                                                                                     ;
; SERDES receivers                                                                  ; 2 / 56 ( 4 % )                                                                                                                                                                                                                                     ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                                                                                                                                                                                    ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                      ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                      ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                                                                                                                                                                                      ;
; Impedance control blocks                                                          ; 1 / 8 ( 13 % )                                                                                                                                                                                                                                     ;
; Average interconnect usage (total/H/V)                                            ; 2% / 2% / 2%                                                                                                                                                                                                                                       ;
; Peak interconnect usage (total/H/V)                                               ; 13% / 14% / 11%                                                                                                                                                                                                                                    ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Programmable power technology low-power tiles                                     ; 1,374 / 1,410 ( 97 % )                                                                                                                                                                                                                             ;
;     -- low-power tiles that are used by the design                                ; 358 / 1,374 ( 26 % )                                                                                                                                                                                                                               ;
;     -- unused tiles (low-power)                                                   ; 1,016 / 1,374 ( 74 % )                                                                                                                                                                                                                             ;
; Programmable power technology high-speed tiles                                    ; 36 / 1,410 ( 3 % )                                                                                                                                                                                                                                 ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Programmable power technology low-power LAB tiles                                 ; 933 / 950 ( 98 % )                                                                                                                                                                                                                                 ;
;     -- low-power LAB tiles that are used by the design                            ; 358 / 933 ( 38 % )                                                                                                                                                                                                                                 ;
;     -- unused LAB tiles (low-power)                                               ; 575 / 933 ( 62 % )                                                                                                                                                                                                                                 ;
; Programmable power technology high-speed LAB tiles                                ; 17 / 950 ( 2 % )                                                                                                                                                                                                                                   ;
;                                                                                   ;                                                                                                                                                                                                                                                    ;
; Maximum fan-out node                                                              ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x~clkctrl ;
; Maximum fan-out                                                                   ; 1809                                                                                                                                                                                                                                               ;
; Highest non-global fan-out signal                                                 ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n ;
; Highest non-global fan-out                                                        ; 1065                                                                                                                                                                                                                                               ;
; Total fan-out                                                                     ; 35437                                                                                                                                                                                                                                              ;
; Average fan-out                                                                   ; 3.62                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                    ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; adc0_lvds_p               ; W4    ; 5A       ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; adc0_lvds_p(n)            ; W3    ; 5A       ; 53           ; 14           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ;
; adc1_lvds_p               ; W2    ; 5A       ; 53           ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc1_lvds_p(n)            ; Y1    ; 5A       ; 53           ; 13           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc2_lvds_p               ; Y2    ; 5A       ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc2_lvds_p(n)            ; AA1   ; 5A       ; 53           ; 11           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc3_lvds_p               ; AB2   ; 5A       ; 53           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc3_lvds_p(n)            ; AB1   ; 5A       ; 53           ; 10           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc4_lvds_p               ; AC2   ; 5A       ; 53           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc4_lvds_p(n)            ; AC1   ; 5A       ; 53           ; 9            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc5_lvds_p               ; AD1   ; 5A       ; 53           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc5_lvds_p(n)            ; AE1   ; 5A       ; 53           ; 8            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc6_lvds_p               ; AE2   ; 5A       ; 53           ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc6_lvds_p(n)            ; AF1   ; 5A       ; 53           ; 5            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc7_lvds_p               ; AF2   ; 5A       ; 53           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; User                 ;
; adc7_lvds_p(n)            ; AG1   ; 5A       ; 53           ; 7            ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; --                        ; Fitter               ;
; adc_dco_p                 ; R1    ; 5C       ; 53           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; adc_fco_p                 ; P2    ; 6C       ; 53           ; 28           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ;
; adc_fco_p(n)              ; P1    ; 6C       ; 53           ; 28           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ;
; crc_error_in              ; T23   ; 2C       ; 0            ; 17           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; critical_error            ; M24   ; 1C       ; 0            ; 31           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dac_clr_n                 ; AH6   ; 4A       ; 41           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dev_clr_n                 ; R27   ; 2C       ; 0            ; 23           ; 0            ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dip0                      ; AE9   ; 4A       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dip1                      ; U26   ; 2C       ; 0            ; 19           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dip2                      ; V26   ; 2C       ; 0            ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; dip3                      ; AH9   ; 4A       ; 38           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; eeprom_si                 ; M20   ; 1C       ; 0            ; 34           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; extend_n                  ; AH12  ; 4C       ; 32           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; inclk                     ; B14   ; 7C       ; 28           ; 51           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; inclk_ddr                 ; U28   ; 2C       ; 0            ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; lvds_cmd                  ; AE12  ; 4C       ; 35           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; lvds_spare                ; AE11  ; 4C       ; 35           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; lvds_sync                 ; AD12  ; 4C       ; 35           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; rs232_rx                  ; M22   ; 1C       ; 0            ; 35           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; slot_id[0]                ; AC12  ; 4C       ; 34           ; 0            ; 62           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; slot_id[1]                ; AF12  ; 4C       ; 34           ; 0            ; 31           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; slot_id[2]                ; AG12  ; 4C       ; 29           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; slot_id[3]                ; AH10  ; 4C       ; 32           ; 0            ; 93           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; smb_nalert                ; M26   ; 1C       ; 0            ; 32           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; termination_blk0~_rdn_pad ; C28   ; 1A       ; 0            ; 45           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ;
; termination_blk0~_rup_pad ; D27   ; 1A       ; 0            ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off          ; --                        ; User                 ;
; ttl_in1                   ; A14   ; 7C       ; 28           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; ttl_in2                   ; A13   ; 7C       ; 29           ; 51           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
; ttl_in3                   ; A11   ; 7C       ; 34           ; 51           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+
; adc_clk_p          ; Y15   ; 3C       ; 21           ; 0            ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; 0 pF ;
; adc_clk_p(n)       ; AA15  ; 3C       ; 21           ; 0            ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; adc_csb_n          ; AC26  ; 2A       ; 0            ; 9            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; adc_pdwn           ; AB27  ; 2A       ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; adc_sclk           ; AF28  ; 2A       ; 0            ; 7            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[0]    ; P9    ; 6C       ; 53           ; 29           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; bias_dac_ncs[0](n) ; P8    ; 6C       ; 53           ; 29           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; bias_dac_ncs[1]    ; D5    ; 7A       ; 45           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[2]    ; T6    ; 5C       ; 53           ; 21           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[3]    ; V7    ; 5A       ; 53           ; 14           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; bias_dac_ncs[3](n) ; V6    ; 5A       ; 53           ; 14           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; bias_dac_ncs[4]    ; AE6   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[5]    ; T4    ; 5C       ; 53           ; 19           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[6]    ; AH4   ; 4A       ; 42           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; bias_dac_ncs[7]    ; AH5   ; 4A       ; 42           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[0]    ; J18   ; 8A       ; 15           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[10]   ; F19   ; 8A       ; 15           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[11]   ; D18   ; 8C       ; 16           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[12]   ; E17   ; 8C       ; 16           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[13]   ; E16   ; 8C       ; 20           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[1]    ; J20   ; 8A       ; 6            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[2]    ; J19   ; 8A       ; 15           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[3]    ; G20   ; 8A       ; 6            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[4]    ; G21   ; 8A       ; 3            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[5]    ; F21   ; 8A       ; 3            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[6]    ; E22   ; 8A       ; 2            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[7]    ; D21   ; 8A       ; 11           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[8]    ; E20   ; 8A       ; 7            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac0_dfb_dat[9]    ; F20   ; 8A       ; 7            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[0]    ; A18   ; 8C       ; 19           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[10]   ; B25   ; 8A       ; 9            ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[11]   ; A25   ; 8A       ; 9            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[12]   ; B26   ; 8A       ; 7            ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[13]   ; A26   ; 8A       ; 9            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[1]    ; B19   ; 8C       ; 19           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[2]    ; A19   ; 8C       ; 19           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[3]    ; B20   ; 8A       ; 13           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[4]    ; A20   ; 8A       ; 13           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[5]    ; A21   ; 8A       ; 13           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[6]    ; B22   ; 8A       ; 10           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[7]    ; A22   ; 8A       ; 10           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[8]    ; B23   ; 8A       ; 10           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac1_dfb_dat[9]    ; A23   ; 8A       ; 10           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[0]    ; G18   ; 8A       ; 15           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[10]   ; D2    ; 6A       ; 53           ; 43           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[11]   ; D1    ; 6A       ; 53           ; 43           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[12]   ; E2    ; 6A       ; 53           ; 40           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[13]   ; E1    ; 6A       ; 53           ; 40           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[1]    ; H19   ; 8A       ; 6            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[2]    ; J16   ; 8C       ; 21           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[3]    ; T8    ; 5C       ; 53           ; 20           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[4]    ; B4    ; 7A       ; 49           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[5]    ; A3    ; 7A       ; 48           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[6]    ; A2    ; 7A       ; 49           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[7]    ; B2    ; 7A       ; 48           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[8]    ; B1    ; 6A       ; 53           ; 45           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac2_dfb_dat[9]    ; C1    ; 6A       ; 53           ; 45           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[0]    ; A4    ; 7A       ; 49           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[10]   ; A15   ; 8C       ; 22           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[11]   ; B16   ; 8C       ; 22           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[12]   ; A16   ; 8C       ; 21           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[13]   ; B17   ; 8C       ; 21           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[1]    ; B5    ; 7A       ; 44           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[2]    ; A5    ; 7A       ; 44           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[3]    ; A6    ; 7A       ; 44           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[4]    ; B7    ; 7A       ; 42           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[5]    ; A7    ; 7A       ; 42           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[6]    ; B8    ; 7A       ; 41           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[7]    ; A8    ; 7A       ; 42           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[8]    ; A9    ; 7A       ; 42           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac3_dfb_dat[9]    ; C9    ; 7A       ; 40           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[0]    ; G22   ; 8A       ; 2            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[10]   ; D20   ; 8A       ; 11           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[11]   ; C19   ; 8C       ; 17           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[12]   ; D19   ; 8A       ; 13           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[13]   ; C18   ; 8C       ; 17           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[1]    ; F22   ; 8A       ; 2            ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[2]    ; E23   ; 8A       ; 2            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[3]    ; D25   ; 8A       ; 5            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[4]    ; C24   ; 8A       ; 3            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[5]    ; D24   ; 8A       ; 3            ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[6]    ; C23   ; 8A       ; 5            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[7]    ; D23   ; 8A       ; 5            ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[8]    ; D22   ; 8A       ; 5            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac4_dfb_dat[9]    ; C21   ; 8A       ; 11           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[0]    ; V1    ; 5C       ; 53           ; 17           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[10]   ; J1    ; 6A       ; 53           ; 36           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[11]   ; H1    ; 6A       ; 53           ; 38           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[12]   ; H2    ; 6A       ; 53           ; 36           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[13]   ; G1    ; 6A       ; 53           ; 39           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[1]    ; U1    ; 5C       ; 53           ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac5_dfb_dat[2]    ; F18   ; 8C       ; 16           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[3]    ; AF8   ; 4A       ; 40           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[4]    ; W27   ; 2C       ; 0            ; 17           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[5]    ; W28   ; 2C       ; 0            ; 17           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[6]    ; J14   ; 7C       ; 29           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[7]    ; E13   ; 7C       ; 32           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[8]    ; AH14  ; 4C       ; 28           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac5_dfb_dat[9]    ; R21   ; 2C       ; 0            ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac6_dfb_dat[0]    ; D17   ; 8C       ; 16           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[10]   ; G3    ; 6A       ; 53           ; 44           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[11]   ; G4    ; 6A       ; 53           ; 44           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[12]   ; H3    ; 6A       ; 53           ; 42           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[13]   ; H4    ; 6A       ; 53           ; 42           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[1]    ; D16   ; 8C       ; 20           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[2]    ; C15   ; 8C       ; 22           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[3]    ; D15   ; 8C       ; 22           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[4]    ; C8    ; 7A       ; 41           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[5]    ; D7    ; 7A       ; 48           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[6]    ; C6    ; 7A       ; 44           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[7]    ; C5    ; 7A       ; 45           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[8]    ; F4    ; 6A       ; 53           ; 44           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac6_dfb_dat[9]    ; F3    ; 6A       ; 53           ; 44           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[0]    ; D9    ; 7A       ; 40           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[10]   ; K6    ; 6A       ; 53           ; 36           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[11]   ; K7    ; 6A       ; 53           ; 36           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[12]   ; J6    ; 6A       ; 53           ; 43           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[13]   ; H5    ; 6A       ; 53           ; 43           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[1]    ; D8    ; 7A       ; 41           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[2]    ; D6    ; 7A       ; 45           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[3]    ; E7    ; 7A       ; 48           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[4]    ; R10   ; 5C       ; 53           ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[5]    ; L6    ; 6C       ; 53           ; 35           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac7_dfb_dat[5](n) ; M6    ; 6C       ; 53           ; 35           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac7_dfb_dat[6]    ; L5    ; 6C       ; 53           ; 34           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac7_dfb_dat[6](n) ; L4    ; 6C       ; 53           ; 34           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac7_dfb_dat[7]    ; K8    ; 6A       ; 53           ; 42           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac7_dfb_dat[8]    ; B10   ; 7C       ; 35           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac7_dfb_dat[9]    ; J12   ; 7A       ; 36           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_clk[0]         ; J4    ; 6A       ; 53           ; 39           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[1]         ; G5    ; 6A       ; 53           ; 45           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[2]         ; N9    ; 6C       ; 53           ; 32           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_clk[2](n)      ; N8    ; 6C       ; 53           ; 32           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_clk[3]         ; T5    ; 5C       ; 53           ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[4]         ; U3    ; 5C       ; 53           ; 19           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[5]         ; T3    ; 5C       ; 53           ; 20           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[6]         ; U8    ; 5C       ; 53           ; 17           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_clk[7]         ; U7    ; 5C       ; 53           ; 16           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dat[0]         ; E5    ; 7A       ; 45           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dat[1]         ; N5    ; 6C       ; 53           ; 31           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_dat[1](n)      ; M4    ; 6C       ; 53           ; 31           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_dat[2]         ; N7    ; 6C       ; 53           ; 30           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_dat[2](n)      ; N6    ; 6C       ; 53           ; 30           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS            ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_dat[3]         ; T22   ; 2C       ; 0            ; 17           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; dac_dat[4]         ; U4    ; 5C       ; 53           ; 19           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dat[5]         ; V3    ; 5C       ; 53           ; 16           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dat[6]         ; U5    ; 5C       ; 53           ; 19           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dat[7]         ; U6    ; 5C       ; 53           ; 16           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[0]     ; F17   ; 8C       ; 17           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[1]     ; A27   ; 8A       ; 7            ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[2]     ; F1    ; 6A       ; 53           ; 39           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[3]     ; A17   ; 8C       ; 19           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[4]     ; C17   ; 8C       ; 17           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[5]     ; G2    ; 6A       ; 53           ; 38           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[6]     ; J3    ; 6A       ; 53           ; 39           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; dac_dfb_clk[7]     ; H6    ; 6A       ; 53           ; 45           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; eeprom_cs          ; L25   ; 1C       ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; eeprom_sck         ; N20   ; 1C       ; 0            ; 32           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; eeprom_so          ; K28   ; 1C       ; 0            ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; grn_led            ; AH13  ; 4C       ; 29           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; lvds_txa           ; B11   ; 7C       ; 35           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; lvds_txb           ; A10   ; 7C       ; 35           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[0]        ; Y19   ; 3A       ; 15           ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[10]       ; AA23  ; 2A       ; 0            ; 5            ; 31           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[11]       ; W21   ; 2A       ; 0            ; 8            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[12]       ; AD28  ; 2A       ; 0            ; 8            ; 93           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[1]        ; AE20  ; 3A       ; 11           ; 0            ; 31           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[2]        ; AF21  ; 3A       ; 10           ; 0            ; 93           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[3]        ; Y18   ; 3A       ; 15           ; 0            ; 93           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[4]        ; AE21  ; 3A       ; 10           ; 0            ; 0            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[5]        ; AG21  ; 3A       ; 10           ; 0            ; 31           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[6]        ; Y17   ; 3A       ; 15           ; 0            ; 0            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[7]        ; AC20  ; 3A       ; 10           ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[8]        ; AE19  ; 3A       ; 13           ; 0            ; 93           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_addr[9]        ; AA19  ; 3A       ; 13           ; 0            ; 31           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_ba[0]          ; AB24  ; 2A       ; 0            ; 5            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_ba[1]          ; AD27  ; 2A       ; 0            ; 8            ; 0            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_cas_n          ; AC19  ; 3A       ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_cke[0]         ; AA18  ; 3A       ; 15           ; 0            ; 31           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_cs_n[0]        ; AF20  ; 3A       ; 11           ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dm[0]          ; AF26  ; 3A       ; 2            ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dm[1]          ; AD24  ; 3A       ; 6            ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_odt[0]         ; AD19  ; 3A       ; 11           ; 0            ; 93           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_ras_n          ; AD18  ; 3A       ; 13           ; 0            ; 0            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_we_n           ; AB19  ; 3A       ; 13           ; 0            ; 62           ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mictor_clk         ; P20   ; 1C       ; 0            ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; offset_dac_ncs[0]  ; C3    ; 7A       ; 49           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; offset_dac_ncs[1]  ; AB11  ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; offset_dac_ncs[2]  ; F13   ; 7C       ; 31           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; offset_dac_ncs[3]  ; AE14  ; 4C       ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; offset_dac_ncs[4]  ; R4    ; 5C       ; 53           ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; offset_dac_ncs[5]  ; V4    ; 5C       ; 53           ; 16           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; offset_dac_ncs[6]  ; AH3   ; 4A       ; 42           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; offset_dac_ncs[7]  ; AH2   ; 4A       ; 44           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf                ; AH7   ; 4A       ; 41           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[0]    ; AG13  ; 4C       ; 28           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[1]    ; AG4   ; 4A       ; 42           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[2]    ; AE8   ; 4A       ; 40           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[3]    ; AF9   ; 4A       ; 40           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[4]    ; AG3   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[5]    ; AF5   ; 4A       ; 48           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[6]    ; AH8   ; 4A       ; 38           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; pnf_per_byte[7]    ; AE4   ; 4A       ; 46           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; red_led            ; AG10  ; 4C       ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; rs232_tx           ; M23   ; 1C       ; 0            ; 35           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; smb_clk            ; L28   ; 1C       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_complete      ; AG6   ; 4A       ; 41           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[0]     ; AF14  ; 4C       ; 28           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[1]     ; J15   ; 8C       ; 21           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[2]     ; AG7   ; 4A       ; 41           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[3]     ; AG9   ; 4A       ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[4]     ; C20   ; 8A       ; 11           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[5]     ; A12   ; 7C       ; 34           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[6]     ; R6    ; 5C       ; 53           ; 21           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; test_status[7]     ; AE10  ; 4A       ; 38           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_dir1           ; AA13  ; 4C       ; 31           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_dir2           ; AD13  ; 4C       ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_dir3           ; Y13   ; 4C       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_out1           ; AB13  ; 4C       ; 31           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_out2           ; C10   ; 7C       ; 35           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ttl_out3           ; Y14   ; 4C       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; wdog               ; AF10  ; 4C       ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
; ylw_led            ; AH11  ; 4C       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+
; adc_sdio     ; AC25  ; 2A       ; 0            ; 9            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ;
; card_id      ; L26   ; 1C       ; 0            ; 35           ; 93           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_clk[0]   ; AE27  ; 2A       ; 0            ; 5            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_clk_n[0] ; AE28  ; 2A       ; 0            ; 5            ; 93           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; mem_dq[0]    ; AH27  ; 3A       ; 2            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[10]   ; AE24  ; 3A       ; 6            ; 0            ; 0            ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[11]   ; AF23  ; 3A       ; 7            ; 0            ; 62           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[12]   ; AG24  ; 3A       ; 7            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[13]   ; AH20  ; 3A       ; 9            ; 0            ; 62           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[14]   ; AH21  ; 3A       ; 9            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[15]   ; AH22  ; 3A       ; 9            ; 0            ; 93           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[1]    ; AH25  ; 3A       ; 2            ; 0            ; 93           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[2]    ; AG25  ; 3A       ; 2            ; 0            ; 0            ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[3]    ; AG27  ; 3A       ; 3            ; 0            ; 62           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[4]    ; AH26  ; 3A       ; 3            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[5]    ; AB20  ; 3A       ; 5            ; 0            ; 62           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[6]    ; AB21  ; 3A       ; 5            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[7]    ; AD21  ; 3A       ; 5            ; 0            ; 93           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[8]    ; AE23  ; 3A       ; 6            ; 0            ; 31           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dq[9]    ; AF24  ; 3A       ; 6            ; 0            ; 93           ; 1                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dqs[0]   ; AD22  ; 3A       ; 3            ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dqs[1]   ; AH23  ; 3A       ; 7            ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; User                 ; 0 pF ;
; mem_dqsn[0]  ; AE22  ; 3A       ; 3            ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; mem_dqsn[1]  ; AH24  ; 3A       ; 7            ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 3         ; no              ; no         ; no       ; Off          ; Differential 1.8-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; termination_blk0          ; 0                   ; Off                         ; Fitter               ; 0 pF ;
; smb_data     ; M28   ; 1C       ; 0            ; 31           ; 93           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 2 / 32 ( 6 % )   ; 1.8V          ; --           ;
; 1C       ; 14 / 26 ( 54 % ) ; 3.3V          ; --           ;
; 2C       ; 9 / 26 ( 35 % )  ; 3.3V          ; --           ;
; 2A       ; 11 / 32 ( 34 % ) ; 1.8V          ; 0.9V         ;
; 3A       ; 38 / 40 ( 95 % ) ; 1.8V          ; 0.9V         ;
; 3C       ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 4C       ; 21 / 24 ( 88 % ) ; 3.3V          ; --           ;
; 4A       ; 22 / 40 ( 55 % ) ; 3.3V          ; --           ;
; 5A       ; 18 / 32 ( 56 % ) ; 2.5V          ; --           ;
; 5C       ; 19 / 26 ( 73 % ) ; 3.3V          ; --           ;
; 6C       ; 14 / 26 ( 54 % ) ; 2.5V          ; --           ;
; 6A       ; 27 / 32 ( 84 % ) ; 3.3V          ; --           ;
; 7A       ; 26 / 40 ( 65 % ) ; 3.3V          ; --           ;
; 7C       ; 12 / 24 ( 50 % ) ; 3.3V          ; --           ;
; 8C       ; 22 / 24 ( 92 % ) ; 3.3V          ; --           ;
; 8A       ; 38 / 40 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                 ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------+------------+-----------------+----------+--------------+
; A2       ; 378        ; 7A       ; dac2_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 382        ; 7A       ; dac2_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 380        ; 7A       ; dac3_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 396        ; 7A       ; dac3_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 397        ; 7A       ; dac3_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 400        ; 7A       ; dac3_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 398        ; 7A       ; dac3_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 399        ; 7A       ; dac3_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 420        ; 7C       ; lvds_txb                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 422        ; 7C       ; ttl_in3                         ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 423        ; 7C       ; test_status[5]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 436        ; 7C       ; ttl_in2                         ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 438        ; 7C       ; ttl_in1                         ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 445        ; 8C       ; dac3_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 447        ; 8C       ; dac3_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 456        ; 8C       ; dac_dfb_clk[3]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 457        ; 8C       ; dac1_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 455        ; 8C       ; dac1_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 472        ; 8A       ; dac1_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 471        ; 8A       ; dac1_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 479        ; 8A       ; dac1_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 480        ; 8A       ; dac1_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 484        ; 8A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 485        ; 8A       ; dac1_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 483        ; 8A       ; dac1_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 487        ; 8A       ; dac_dfb_clk[1]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 281        ; 5A       ; adc2_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA4      ; 271        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 258        ; 1A       ; ^ASDO                           ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 238        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 241        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 4C       ; VREFB4CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 200        ; 4C       ; ttl_dir1                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 182        ; 3C       ; adc_clk_p(n)                    ; output ; LVDS                            ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ;            ; 3C       ; VREFB3CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 163        ; 3A       ; mem_cke[0]                      ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 159        ; 3A       ; mem_addr[9]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 2A       ; VCCIO2A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA23     ; 119        ; 2A       ; mem_addr[10]                    ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 116        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 103        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 104        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 89         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 94         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 277        ; 5A       ; adc3_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 278        ; 5A       ; adc3_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 263        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 264        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 255        ; 1A       ; ^nCEO                           ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB7      ; 252        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 248        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 239        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ;            ; 4A       ; VREFB4AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 214        ; 4A       ; offset_dac_ncs[1]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ;            ; 4C       ; VCCIO4C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 201        ; 4C       ; ttl_out1                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ; --       ; VCC_CLKIN3C                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; VCCD_PLL_B1                     ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; AB16     ; 181        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 179        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ;            ; 3A       ; VREFB3AN0                       ; power  ;                                 ; 0.9V    ; --         ;                 ; --       ; --           ;
; AB19     ; 158        ; 3A       ; mem_we_n                        ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 134        ; 3A       ; mem_dq[5]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 135        ; 3A       ; mem_dq[6]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 124        ; 1A       ; ^PORSEL                         ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AB24     ; 120        ; 2A       ; mem_ba[0]                       ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 105        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 106        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 93         ; 2A       ; adc_pdwn                        ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 102        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 273        ; 5A       ; adc4_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 274        ; 5A       ; adc4_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 259        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 260        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 256        ; 1A       ; ^DCLK                           ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC7      ; 250        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 249        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 237        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 215        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 212        ; 4C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 209        ; 4C       ; slot_id[0]                      ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCC_CLKIN4C                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; VCCA_PLL_B1                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3C       ; VCCIO3C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 180        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 178        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AC19     ; 157        ; 3A       ; mem_cas_n                       ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 150        ; 3A       ; mem_addr[7]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 137        ; 3A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 107        ; 2A       ; adc_sdio                        ; bidir  ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 108        ; 2A       ; adc_csb_n                       ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AC28     ; 101        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 270        ; 5A       ; adc5_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ; 257        ; 1A       ; ^nCSO                           ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 253        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 251        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 236        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD12     ; 210        ; 4C       ; lvds_sync                       ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 198        ; 4C       ; ttl_dir2                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 175        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 161        ; 3A       ; mem_ras_n                       ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 156        ; 3A       ; mem_odt[0]                      ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD21     ; 136        ; 3A       ; mem_dq[7]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 133        ; 3A       ; mem_dqs[0]                      ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 138        ; 3A       ; mem_dm[1]                       ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 122        ; 1A       ; ^nSTATUS                        ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AD26     ;            ; 2A       ; VCCIO2A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD27     ; 109        ; 2A       ; mem_ba[1]                       ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 110        ; 2A       ; mem_addr[12]                    ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 269        ; 5A       ; adc5_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE2      ; 262        ; 5A       ; adc6_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 254        ; 1A       ; ^nIO_PULLUP                     ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AE4      ; 244        ; 4A       ; pnf_per_byte[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 246        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 242        ; 4A       ; bias_dac_ncs[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 245        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 225        ; 4A       ; pnf_per_byte[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 222        ; 4A       ; dip0                            ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 220        ; 4A       ; test_status[7]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 213        ; 4C       ; lvds_spare                      ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 211        ; 4C       ; lvds_cmd                        ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 199        ; 4C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 190        ; 4C       ; offset_dac_ncs[3]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 189        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 174        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 177        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 173        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 160        ; 3A       ; mem_addr[8]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 155        ; 3A       ; mem_addr[1]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 153        ; 3A       ; mem_addr[4]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 132        ; 3A       ; mem_dqsn[0]                     ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 139        ; 3A       ; mem_dq[8]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 141        ; 3A       ; mem_dq[10]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AE26     ; 123        ; 1A       ; ^CONF_DONE                      ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 117        ; 2A       ; mem_clk[0]                      ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 118        ; 2A       ; mem_clk_n[0]                    ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF1      ; 261        ; 5A       ; adc6_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF2      ; 266        ; 5A       ; adc7_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AF4      ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF5      ; 247        ; 4A       ; pnf_per_byte[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 243        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF8      ; 224        ; 4A       ; dac5_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 223        ; 4A       ; pnf_per_byte[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 206        ; 4C       ; wdog                            ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 207        ; 4C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 208        ; 4C       ; slot_id[1]                      ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 4C       ; VCCIO4C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 191        ; 4C       ; test_status[0]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 188        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 176        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 172        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ;            ; 3C       ; VCCIO3C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AF19     ; 166        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 154        ; 3A       ; mem_cs_n[0]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 152        ; 3A       ; mem_addr[2]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AF23     ; 142        ; 3A       ; mem_dq[11]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 140        ; 3A       ; mem_dq[9]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AF26     ; 126        ; 3A       ; mem_dm[0]                       ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AF28     ; 114        ; 2A       ; adc_sclk                        ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ; 265        ; 5A       ; adc7_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; AG2      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 234        ; 4A       ; pnf_per_byte[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 230        ; 4A       ; pnf_per_byte[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 228        ; 4A       ; test_complete                   ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 226        ; 4A       ; test_status[2]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG9      ; 218        ; 4A       ; test_status[3]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 202        ; 4C       ; red_led                         ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 194        ; 4C       ; slot_id[2]                      ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 192        ; 4C       ; pnf_per_byte[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG15     ; 187        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AG16     ; 185        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG18     ; 169        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 167        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 151        ; 3A       ; mem_addr[5]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 149        ; 3A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG24     ; 143        ; 3A       ; mem_dq[12]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 129        ; 3A       ; mem_dq[2]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; AG27     ; 130        ; 3A       ; mem_dq[3]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG28     ; 113        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 235        ; 4A       ; offset_dac_ncs[7]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH3      ; 231        ; 4A       ; offset_dac_ncs[6]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 232        ; 4A       ; bias_dac_ncs[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 233        ; 4A       ; bias_dac_ncs[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ; 229        ; 4A       ; dac_clr_n                       ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 227        ; 4A       ; pnf                             ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 219        ; 4A       ; pnf_per_byte[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 221        ; 4A       ; dip3                            ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 203        ; 4C       ; slot_id[3]                      ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 204        ; 4C       ; ylw_led                         ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 205        ; 4C       ; extend_n                        ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 195        ; 4C       ; grn_led                         ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 193        ; 4C       ; dac5_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; AH15     ; 186        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 184        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 170        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 171        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 168        ; 3C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 146        ; 3A       ; mem_dq[13]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ; 147        ; 3A       ; mem_dq[14]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 148        ; 3A       ; mem_dq[15]                      ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 145        ; 3A       ; mem_dqs[1]                      ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ; 144        ; 3A       ; mem_dqsn[1]                     ; bidir  ; Differential 1.8-V SSTL Class I ;         ; Column I/O ; N               ; no       ; Off          ;
; AH25     ; 128        ; 3A       ; mem_dq[1]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 131        ; 3A       ; mem_dq[4]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 127        ; 3A       ; mem_dq[0]                       ; bidir  ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 371        ; 6A       ; dac2_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 383        ; 7A       ; dac2_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B4       ; 381        ; 7A       ; dac2_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 394        ; 7A       ; dac3_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B7       ; 401        ; 7A       ; dac3_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 402        ; 7A       ; dac3_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B10      ; 418        ; 7C       ; dac7_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 421        ; 7C       ; lvds_txa                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B13      ; 437        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 439        ; 7C       ; inclk                           ; input  ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B16      ; 444        ; 8C       ; dac3_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 446        ; 8C       ; dac3_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B19      ; 454        ; 8C       ; dac1_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 470        ; 8A       ; dac1_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B22      ; 478        ; 8A       ; dac1_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 481        ; 8A       ; dac1_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B25      ; 482        ; 8A       ; dac1_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 486        ; 8A       ; dac1_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; B28      ; 11         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 372        ; 6A       ; dac2_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; C3       ; 379        ; 7A       ; offset_dac_ncs[0]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 7A       ; VCCIO7A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ; 392        ; 7A       ; dac6_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 395        ; 7A       ; dac6_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 7A       ; VCCIO7A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 404        ; 7A       ; dac6_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 407        ; 7A       ; dac3_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 419        ; 7C       ; ttl_out2                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 7C       ; VCCIO7C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 424        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 428        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 440        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 443        ; 8C       ; dac6_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ; 8C       ; VCCIO8C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C17      ; 461        ; 8C       ; dac_dfb_clk[4]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 459        ; 8C       ; dac4_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 458        ; 8C       ; dac4_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 475        ; 8A       ; test_status[4]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 477        ; 8A       ; dac4_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C23      ; 495        ; 8A       ; dac4_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 499        ; 8A       ; dac4_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; C26      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 1.8 V                           ;         ; --         ; N               ; no       ; Off          ;
; C27      ; 12         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ; 7          ; 1A       ; termination_blk0~_rdn_pad       ; input  ; 1.8 V                           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 364        ; 6A       ; dac2_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 363        ; 6A       ; dac2_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; TEMPDIODEp                      ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; TEMPDIODEn                      ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; D5       ; 393        ; 7A       ; bias_dac_ncs[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 390        ; 7A       ; dac7_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 384        ; 7A       ; dac6_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 405        ; 7A       ; dac7_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 406        ; 7A       ; dac7_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 412        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 425        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 429        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 427        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 441        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 442        ; 8C       ; dac6_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 451        ; 8C       ; dac6_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 463        ; 8C       ; dac6_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 464        ; 8C       ; dac0_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 473        ; 8A       ; dac4_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 474        ; 8A       ; dac4_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 476        ; 8A       ; dac0_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 496        ; 8A       ; dac4_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 494        ; 8A       ; dac4_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 498        ; 8A       ; dac4_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 497        ; 8A       ; dac4_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 1.8 V                           ;         ; --         ; N               ; no       ; Off          ;
; D27      ; 8          ; 1A       ; termination_blk0~_rup_pad       ; input  ; 1.8 V                           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 15         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 356        ; 6A       ; dac2_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 355        ; 6A       ; dac2_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ;            ; 6A       ; VCCIO6A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; E5       ; 391        ; 7A       ; dac_dat[0]                      ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E7       ; 385        ; 7A       ; dac7_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 388        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E10      ; 408        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 413        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E13      ; 426        ; 7C       ; dac5_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E16      ; 450        ; 8C       ; dac0_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 462        ; 8C       ; dac0_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ; 489        ; 8A       ; dac0_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E22      ; 503        ; 8A       ; dac0_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 504        ; 8A       ; dac4_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E25      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; E26      ;            ; 1A       ; VCCIO1A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; E28      ; 16         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 351        ; 6A       ; dac_dfb_clk[2]                  ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; F3       ; 368        ; 6A       ; dac6_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 367        ; 6A       ; dac6_dfb_dat[8]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ; --       ; VCCBAT                          ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F7       ;            ; 7A       ; VCCIO7A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ; 389        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 403        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 409        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 431        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 432        ; 7C       ; offset_dac_ncs[2]               ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ; --       ; VCC_CLKIN7C                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; VCCA_PLL_T1                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCC_CLKIN8C                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 460        ; 8C       ; dac_dfb_clk[0]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 465        ; 8C       ; dac5_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 467        ; 8A       ; dac0_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 488        ; 8A       ; dac0_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 500        ; 8A       ; dac0_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 502        ; 8A       ; dac4_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F24      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 1.8 V                           ;         ; --         ; N               ; no       ; Off          ;
; F25      ; 6          ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 5          ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 20         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 19         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 352        ; 6A       ; dac5_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 347        ; 6A       ; dac_dfb_clk[5]                  ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 370        ; 6A       ; dac6_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 369        ; 6A       ; dac6_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 374        ; 6A       ; dac_clk[1]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 375        ; 1A       ; ^MSEL2                          ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; G8       ; 386        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 387        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 411        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ;            ; 7A       ; VREFB7AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; G12      ; 430        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 433        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ;            ; 7C       ; VCCIO7C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; VCCD_PLL_T1                     ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; G16      ; 452        ; 8C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ;            ; 8C       ; VCCIO8C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; G18      ; 466        ; 8A       ; dac2_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ;            ; 8A       ; VREFB8AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; G20      ; 491        ; 8A       ; dac0_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 501        ; 8A       ; dac0_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 505        ; 8A       ; dac4_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G24      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 1.8 V                           ;         ; --         ; N               ; no       ; Off          ;
; G25      ; 10         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 9          ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 24         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 23         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 348        ; 6A       ; dac5_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 343        ; 6A       ; dac5_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 360        ; 6A       ; dac6_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 359        ; 6A       ; dac6_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 366        ; 6A       ; dac7_dfb_dat[13]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 373        ; 6A       ; dac_dfb_clk[7]                  ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; 6A       ; VCCIO6A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; H8       ; 377        ; 1A       ; ^MSEL0                          ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H10      ; 410        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 414        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7C       ; VREFB7CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; H14      ; 434        ; 7C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H16      ; 453        ; 8C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ;            ; 8C       ; VREFB8CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H19      ; 492        ; 8A       ; dac2_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 490        ; 8A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H22      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 1.8 V                           ;         ; --         ; N               ; no       ; Off          ;
; H23      ;            ; 1A       ; VCCIO1A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H25      ; 13         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ;            ; 1A       ; VCCIO1A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; H28      ; 31         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 344        ; 6A       ; dac5_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; J3       ; 354        ; 6A       ; dac_dfb_clk[6]                  ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 353        ; 6A       ; dac_clk[0]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; J6       ; 365        ; 6A       ; dac7_dfb_dat[12]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ; 6A       ; VREFB6AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; J9       ; 376        ; 1A       ; ^MSEL1                          ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; J10      ; 415        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 416        ; 7A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 417        ; 7A       ; dac7_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; J14      ; 435        ; 7C       ; dac5_dfb_dat[6]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 449        ; 8C       ; test_status[1]                  ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 448        ; 8C       ; dac2_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; J18      ; 468        ; 8A       ; dac0_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 469        ; 8A       ; dac0_dfb_dat[2]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ; 493        ; 8A       ; dac0_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; J21      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; J22      ; 18         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 17         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 14         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 28         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 27         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 32         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J28      ; 35         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 340        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 339        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 6A       ; VCCIO6A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 350        ; 6A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 349        ; 6A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 346        ; 6A       ; dac7_dfb_dat[10]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 345        ; 6A       ; dac7_dfb_dat[11]                ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 362        ; 6A       ; dac7_dfb_dat[7]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 361        ; 6A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ; 7A       ; VCCPD7A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 7C       ; VCCPD7C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ; 8C       ; VCCPD8C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; K20      ; 22         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 21         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ;            ; 1A       ; VREFB1AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; K23      ; 30         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 29         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 26         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 25         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 36         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 43         ; 1C       ; eeprom_so                       ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 332        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 331        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 335        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 338        ; 6C       ; dac7_dfb_dat[6](n)              ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 337        ; 6C       ; dac7_dfb_dat[6]                 ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; L6       ; 341        ; 6C       ; dac7_dfb_dat[5]                 ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ;            ; 6C       ; VCCIO6C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 358        ; 6A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 357        ; 6A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 1A       ; VCCPD1A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L22      ; 34         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 33         ; 1A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L25      ; 40         ; 1C       ; eeprom_cs                       ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 39         ; 1C       ; card_id                         ; bidir  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; L28      ; 44         ; 1C       ; smb_clk                         ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 319        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M3       ; 336        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 330        ; 6C       ; dac_dat[1](n)                   ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M6       ; 342        ; 6C       ; dac7_dfb_dat[5](n)              ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ; 6C       ; VREFB6CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 6A       ; VCCPD6A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; M20      ; 42         ; 1C       ; eeprom_si                       ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 41         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 38         ; 1C       ; rs232_rx                        ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 37         ; 1C       ; rs232_tx                        ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 50         ; 1C       ; critical_error                  ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 48         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 47         ; 1C       ; smb_nalert                      ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 52         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 51         ; 1C       ; smb_data                        ; bidir  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 320        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 328        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ; 6C       ; VCCIO6C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ; 323        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 329        ; 6C       ; dac_dat[1]                      ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 326        ; 6C       ; dac_dat[2](n)                   ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 325        ; 6C       ; dac_dat[2]                      ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 334        ; 6C       ; dac_clk[2](n)                   ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 333        ; 6C       ; dac_clk[2]                      ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ; 1C       ; VCCPD1C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; N20      ; 46         ; 1C       ; eeprom_sck                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 45         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ;            ; 1C       ; VREFB1CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; N23      ; 53         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 56         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 49         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 60         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ; 59         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N28      ; 61         ; 1C       ; GND+                            ;        ;                                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 318        ; 6C       ; adc_fco_p(n)                    ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 317        ; 6C       ; adc_fco_p                       ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 327        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 324        ; 6C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ;            ; 5C       ; VCCIO5C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL_R2                     ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P8       ; 322        ; 6C       ; bias_dac_ncs[0](n)              ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 321        ; 6C       ; bias_dac_ncs[0]                 ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ; 6C       ; VCCPD6C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; DNU                             ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P19      ; 58         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 57         ; 1C       ; mictor_clk                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; VCCD_PLL_L2                     ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; P23      ; 54         ; 1C       ; ~ALTERA_CRC_ERROR~              ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P25      ; 55         ; 1C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ;            ; 1C       ; VCCIO1C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; P28      ; 62         ; 1C       ; GND+                            ;        ;                                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 316        ; 5C       ; adc_dco_p                       ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; 5C       ; VCCIO5C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R4       ; 309        ; 5C       ; offset_dac_ncs[4]               ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R6       ; 308        ; 5C       ; test_status[6]                  ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ;            ;          ; VCCA_PLL_R2                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R9       ; 311        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R10      ; 312        ; 5C       ; dac7_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ; 2C       ; VCCPD2C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R20      ; 67         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 68         ; 2C       ; dac5_dfb_dat[9]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ;            ;          ; VCCA_PLL_L2                     ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 1C       ; VCCIO1C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R24      ;            ; --       ; VCCPT                           ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; R25      ; 72         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 69         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 63         ; 2C       ; dev_clr_n                       ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 64         ; 2C       ; GND+                            ;        ;                                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T1       ; 315        ; 5C       ; GND+                            ;        ;                                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 305        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 306        ; 5C       ; dac_clk[5]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 299        ; 5C       ; bias_dac_ncs[5]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 310        ; 5C       ; dac_clk[3]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 307        ; 5C       ; bias_dac_ncs[2]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ; 5C       ; VREFB5CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; T8       ; 303        ; 5C       ; dac2_dfb_dat[3]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 304        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 5C       ; VCCPD5C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; T20      ; 75         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 76         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 83         ; 2C       ; dac_dat[3]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 84         ; 2C       ; crc_error_in                    ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 79         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 71         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 2C       ; VCCIO2C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; T27      ; 70         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 66         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 313        ; 5C       ; dac5_dfb_dat[1]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 314        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 301        ; 5C       ; dac_clk[4]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 302        ; 5C       ; dac_dat[4]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 300        ; 5C       ; dac_dat[6]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 291        ; 5C       ; dac_dat[7]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 292        ; 5C       ; dac_clk[7]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 295        ; 5C       ; dac_clk[6]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 296        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ; 2A       ; VCCPD2A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ; 2C       ; VREFB2CN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; U23      ; 88         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U25      ; 80         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 78         ; 2C       ; dip1                            ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; U28      ; 65         ; 2C       ; inclk_ddr                       ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 298        ; 5C       ; dac5_dfb_dat[0]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V3       ; 293        ; 5C       ; dac_dat[5]                      ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 294        ; 5C       ; offset_dac_ncs[5]               ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V6       ; 287        ; 5A       ; bias_dac_ncs[3](n)              ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; V7       ; 288        ; 5A       ; bias_dac_ncs[3]                 ; output ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; V10      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCL                            ; power  ;                                 ; 1.1V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; V20      ; 99         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 100        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ;            ; 2C       ; VCCIO2C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V23      ; 87         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 85         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 86         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 77         ; 2C       ; dip2                            ; input  ; 3.3-V LVTTL                     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 73         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 74         ; 2C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 297        ; 5C       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 286        ; 5A       ; adc1_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 289        ; 5A       ; adc0_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 290        ; 5A       ; adc0_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 283        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 284        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ; 5A       ; VREFB5AN0                       ; power  ;                                 ;         ; --         ;                 ; --       ; --           ;
; W8       ; 279        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 280        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ;            ;          ; NC                              ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ; 4A       ; VCCPD4A                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ; 4C       ; VCCPD4C                         ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ; 3C       ; VCCPD3C                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; W19      ; 121        ; 1A       ; ^nCONFIG                        ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; W20      ; 111        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 112        ; 2A       ; mem_addr[11]                    ; output ; SSTL-18 Class I                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 91         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 92         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 95         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 96         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ;            ; 2A       ; VCCIO2A                         ; power  ;                                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W27      ; 81         ; 2C       ; dac5_dfb_dat[4]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; N               ; no       ; Off          ;
; W28      ; 82         ; 2C       ; dac5_dfb_dat[5]                 ; output ; 3.3-V LVTTL                     ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 285        ; 5A       ; adc1_lvds_p(n)                  ; input  ; LVDS                            ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 282        ; 5A       ; adc2_lvds_p                     ; input  ; LVDS                            ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 275        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 276        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 272        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 267        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 268        ; 5A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ;            ; --       ; VCCPGM                          ; power  ;                                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y9       ; 240        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 216        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 217        ; 4A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 196        ; 4C       ; ttl_dir3                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 4C       ; ttl_out3                        ; output ; 3.3-V LVTTL                     ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 183        ; 3C       ; adc_clk_p                       ; output ; LVDS                            ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 165        ; 3A       ; mem_addr[6]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 164        ; 3A       ; mem_addr[3]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 162        ; 3A       ; mem_addr[0]                     ; output ; SSTL-18 Class I                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 125        ; 1A       ; ^nCE                            ;        ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ; 2A       ; VREFB2AN0                       ; power  ;                                 ; 0.9V    ; --         ;                 ; --       ; --           ;
; Y23      ; 115        ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y25      ; 97         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 98         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ;            ;          ; GND                             ; gnd    ;                                 ;         ; --         ;                 ; --       ; --           ;
; Y28      ; 90         ; 2A       ; RESERVED_INPUT                  ;        ;                                 ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|pll1 ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|pll1 ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_8pg3:auto_generated|pll1 ;
+--------------------------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL type                 ; Top/Bottom                                                                          ; Left/Right                                                                                           ; Left/Right                                                                                                                                                                                                                                                                                                                            ;
; PLL mode                 ; Normal                                                                              ; Source Synchronous                                                                                   ; No compensation                                                                                                                                                                                                                                                                                                                       ;
; Compensate clock         ; clock0                                                                              ; DIFFIOCLK                                                                                            ; --                                                                                                                                                                                                                                                                                                                                    ;
; Switchover type          ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; Input frequency 0        ; 25.0 MHz                                                                            ; 50.0 MHz                                                                                             ; 25.0 MHz                                                                                                                                                                                                                                                                                                                              ;
; Input frequency 1        ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; Nominal PFD frequency    ; 25.0 MHz                                                                            ; 50.0 MHz                                                                                             ; 25.0 MHz                                                                                                                                                                                                                                                                                                                              ;
; Nominal VCO frequency    ; 599.9 MHz                                                                           ; 699.8 MHz                                                                                            ; 1200.5 MHz                                                                                                                                                                                                                                                                                                                            ;
; VCO post scale           ; 2                                                                                   ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; VCO frequency control    ; Auto                                                                                ; Auto                                                                                                 ; Manual Phase                                                                                                                                                                                                                                                                                                                          ;
; VCO phase shift step     ; 208 ps                                                                              ; 178 ps                                                                                               ; 104 ps                                                                                                                                                                                                                                                                                                                                ;
; VCO multiply             ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; VCO divide               ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; DPA multiply             ; --                                                                                  ; 14                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; DPA divide               ; --                                                                                  ; 1                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                    ;
; Freq min lock            ; 12.51 MHz                                                                           ; 42.87 MHz                                                                                            ; 12.51 MHz                                                                                                                                                                                                                                                                                                                             ;
; Freq max lock            ; 27.09 MHz                                                                           ; 92.89 MHz                                                                                            ; 27.09 MHz                                                                                                                                                                                                                                                                                                                             ;
; M VCO Tap                ; 0                                                                                   ; 0                                                                                                    ; 4                                                                                                                                                                                                                                                                                                                                     ;
; M Initial                ; 1                                                                                   ; 2                                                                                                    ; 2                                                                                                                                                                                                                                                                                                                                     ;
; M value                  ; 24                                                                                  ; 14                                                                                                   ; 48                                                                                                                                                                                                                                                                                                                                    ;
; N value                  ; 1                                                                                   ; 1                                                                                                    ; 1                                                                                                                                                                                                                                                                                                                                     ;
; Charge pump current      ; setting 1                                                                           ; setting 1                                                                                            ; setting 1                                                                                                                                                                                                                                                                                                                             ;
; Loop filter resistance   ; setting 24                                                                          ; setting 27                                                                                           ; setting 24                                                                                                                                                                                                                                                                                                                            ;
; Loop filter capacitance  ; setting 0                                                                           ; setting 0                                                                                            ; setting 0                                                                                                                                                                                                                                                                                                                             ;
; Bandwidth                ; 450 kHz to 980 kHz                                                                  ; 1.03 MHz to 1.97 MHz                                                                                 ; 450 kHz to 980 kHz                                                                                                                                                                                                                                                                                                                    ;
; Real time reconfigurable ; Off                                                                                 ; Off                                                                                                  ; On                                                                                                                                                                                                                                                                                                                                    ;
; Scan chain MIF file      ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; Preserve counter order   ; Off                                                                                 ; Off                                                                                                  ; Off                                                                                                                                                                                                                                                                                                                                   ;
; PLL location             ; PLL_T1                                                                              ; PLL_R2                                                                                               ; PLL_L2                                                                                                                                                                                                                                                                                                                                ;
; Inclk0 signal            ; inclk                                                                               ; adc_fco_p                                                                                            ; inclk_ddr                                                                                                                                                                                                                                                                                                                             ;
; Inclk1 signal            ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
; Inclk0 signal type       ; Dedicated Pin                                                                       ; Dedicated Pin                                                                                        ; Dedicated Pin                                                                                                                                                                                                                                                                                                                         ;
; Inclk1 signal type       ; --                                                                                  ; --                                                                                                   ; --                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                                                                                                                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[0]                                                                                                                                                          ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[2]                                                                                                                                                          ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[4]                                                                                                                                                          ; clock4       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps)  ; 3.75 (208 ps)    ; 50/50      ; C3      ; 12            ; 6/6 Even   ; --            ; 7       ; 0       ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[5]                                                                                                                                                          ; clock5       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                               ; clock0       ; 14   ; 1   ; 700.0 MHz        ; -360 (-1429 ps) ; 45.00 (178 ps)   ; 50/50      ; C3      ; Bypass        ; --         ; --            ; 1       ; 0       ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                               ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 129 (3571 ps)   ; 6.43 (178 ps)    ; 21/79      ; C5      ; 7             ; 2/5 Odd    ; --            ; 4       ; 4       ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                               ; clock2       ; 1    ; 1   ; 50.0 MHz         ; -26 (-1429 ps)  ; 3.21 (178 ps)    ; 18/82      ; C0      ; 14            ; 3/11 Odd   ; --            ; 1       ; 0       ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                               ; clock3       ; 1    ; 1   ; 50.0 MHz         ; 154 (8571 ps)   ; 3.21 (178 ps)    ; 18/82      ; C1      ; 14            ; 3/11 Odd   ; --            ; 8       ; 0       ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                               ; clock4       ; 1    ; 1   ; 50.0 MHz         ; 219 (12143 ps)  ; 3.21 (178 ps)    ; 18/82      ; C2      ; 14            ; 3/11 Odd   ; --            ; 10      ; 4       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x     ; clock0       ; 4    ; 1   ; 100.0 MHz        ; 30 (833 ps)     ; 3.75 (104 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 3       ; 4       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x     ; clock1       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)        ; 7.50 (104 ps)    ; 50/50      ; C4      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x   ; clock3       ; 8    ; 1   ; 200.0 MHz        ; -90 (-1250 ps)  ; 7.50 (104 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x  ; clock4       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)        ; 7.50 (104 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x ; clock5       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 3.75 (104 ps)    ; 50/50      ; C5      ; 12            ; 6/6 Even   ; --            ; 2       ; 4       ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x      ; clock6       ; 4    ; 1   ; 100.0 MHz        ; 240 (6667 ps)   ; 3.75 (104 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 10      ; 4       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+------------------+----------+------------+---------------+------------------+----------+------------+---------------+
; DLL                                                                                                                                                                                                                                 ; Location     ; Input Frequency ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ; Delay Buffers in Loop ; Delay Buffer Mode ; DLL_OFFSET_CTRL0 ; Location ; Use Offset ; Static Offset ; DLL_OFFSET_CTRL1 ; Location ; Use Offset ; Static Offset ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+------------------+----------+------------+---------------+------------------+----------+------------+---------------+
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|dll ; DLL_X1_Y0_N0 ; 200.0 MHz       ; Low Jitter           ; 1024                    ; normal                 ; 8                     ; low               ; --               ; --       ; --         ; --            ; --               ; --       ; --         ; --            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-----------------+----------------------+-------------------------+------------------------+-----------------------+-------------------+------------------+----------+------------+---------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DQS Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------+------+---------+-----------+----------+------------+------------+------------+----------+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------+----------------------------+---------------+-------------------+----------------+-----------------+-----------+
; Name                ; Type ; DQS Bus ; Direction ; Location ; X Location ; Y Location ; Z Location ; I/O Edge ; I/O Bank ; I/O Standard                    ; Associated DLL                                                                                                                                                                                                                      ; Associated DLL_OFFSET_CTRL ; Input Frequency ; DLL-Controlled Phase Shift ; Delay Buffers ; Delay Buffer Mode ; Offset Control ; Control Latches ; Gated DQS ;
+---------------------+------+---------+-----------+----------+------------+------------+------------+----------+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------+----------------------------+---------------+-------------------+----------------+-----------------+-----------+
; DQ_GROUP_0          ; --   ; x9      ; --        ; --       ; --         ; --         ; --         ; --       ; --       ; --                              ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|dll ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;     mem_dqs[0]      ; DQS  ; --      ; Bidir     ; PIN AD22 ; 3          ; 0          ; 0          ; Bottom   ; 4        ; Differential 1.8-V SSTL Class I ; --                                                                                                                                                                                                                                  ; --                         ; 200.0 MHz       ; 90.00 degrees              ; 2             ; low               ; no             ; no              ; yes       ;
;         mem_dqsn[0] ; DQSn ; --      ; Bidir     ; PIN AE22 ; 3          ; 0          ; 93         ; Bottom   ; 4        ; Differential 1.8-V SSTL Class I ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dm[0]   ; DQ   ; --      ; Output    ; PIN AF26 ; 2          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[0]   ; DQ   ; --      ; Bidir     ; PIN AH27 ; 2          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[1]   ; DQ   ; --      ; Bidir     ; PIN AH25 ; 2          ; 0          ; 93         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[2]   ; DQ   ; --      ; Bidir     ; PIN AG25 ; 2          ; 0          ; 0          ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[3]   ; DQ   ; --      ; Bidir     ; PIN AG27 ; 3          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[4]   ; DQ   ; --      ; Bidir     ; PIN AH26 ; 3          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[5]   ; DQ   ; --      ; Bidir     ; PIN AB20 ; 5          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[6]   ; DQ   ; --      ; Bidir     ; PIN AB21 ; 5          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[7]   ; DQ   ; --      ; Bidir     ; PIN AD21 ; 5          ; 0          ; 93         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
; DQ_GROUP_1          ; --   ; x9      ; --        ; --       ; --         ; --         ; --         ; --       ; --       ; --                              ; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|dll ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;     mem_dqs[1]      ; DQS  ; --      ; Bidir     ; PIN AH23 ; 7          ; 0          ; 0          ; Bottom   ; 4        ; Differential 1.8-V SSTL Class I ; --                                                                                                                                                                                                                                  ; --                         ; 200.0 MHz       ; 90.00 degrees              ; 2             ; low               ; no             ; no              ; yes       ;
;         mem_dqsn[1] ; DQSn ; --      ; Bidir     ; PIN AH24 ; 7          ; 0          ; 93         ; Bottom   ; 4        ; Differential 1.8-V SSTL Class I ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dm[1]   ; DQ   ; --      ; Output    ; PIN AD24 ; 6          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[8]   ; DQ   ; --      ; Bidir     ; PIN AE23 ; 6          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[9]   ; DQ   ; --      ; Bidir     ; PIN AF24 ; 6          ; 0          ; 93         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[10]  ; DQ   ; --      ; Bidir     ; PIN AE24 ; 6          ; 0          ; 0          ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[11]  ; DQ   ; --      ; Bidir     ; PIN AF23 ; 7          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[12]  ; DQ   ; --      ; Bidir     ; PIN AG24 ; 7          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[13]  ; DQ   ; --      ; Bidir     ; PIN AH20 ; 9          ; 0          ; 62         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[14]  ; DQ   ; --      ; Bidir     ; PIN AH21 ; 9          ; 0          ; 31         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
;         mem_dq[15]  ; DQ   ; --      ; Bidir     ; PIN AH22 ; 9          ; 0          ; 93         ; Bottom   ; 4        ; SSTL-18 Class I                 ; --                                                                                                                                                                                                                                  ; --                         ; --              ; --                         ; --            ; --                ; --             ; --              ; --        ;
+---------------------+------+---------+-----------+----------+------------+------------+------------+----------+----------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------+----------------------------+---------------+-------------------+----------------+-----------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Differential I/O Receiver                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------+------------------------------------------------------------------------------------------------------+
; Name                                                                                                         ; Clock0                                                                                                           ; Enable0                                                                                                          ; Data Width ; Data Pin    ; Data Rate  ; Source LVDS PLL                                                                                      ;
+--------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------+------------------------------------------------------------------------------------------------------+
; adc_serdes:i_adc_serdes|altlvds_rx:altlvds_rx_component|adc_serdes_lvds_rx:auto_generated|wire_rx_dataout[0] ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0] ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] ; 7          ; adc0_lvds_p ; 700.3 Mbps ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|pll1 ;
; adc_serdes:i_adc_serdes|altlvds_rx:altlvds_rx_component|adc_serdes_lvds_rx:auto_generated|wire_rx_dataout[7] ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0] ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] ; 7          ; adc1_lvds_p ; 700.3 Mbps ; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|pll1 ;
+--------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+------------+-------------+------------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                             ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
;                                                                                                                                                                        ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |readout_card_stratix_iii                                                                                                                                              ; 4629 (154)          ; 80 (0)       ; 0 (0)    ; 3606 (59) ; 3914 (28)                 ; 140 (140)     ; 123648            ; 19   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 298  ; 0            ; 2275 (101)                     ; 1480 (28)          ; 2434 (53)                     ; |readout_card_stratix_iii                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |adc_pll_stratix_iii:i_adc_pll|                                                                                                                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|adc_pll_stratix_iii:i_adc_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                                                                                                                                        ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |adc_pll_stratix_iii_altpll:auto_generated|                                                                                                                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |adc_serdes:i_adc_serdes|                                                                                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|adc_serdes:i_adc_serdes                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |altlvds_rx:altlvds_rx_component|                                                                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|adc_serdes:i_adc_serdes|altlvds_rx:altlvds_rx_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |adc_serdes_lvds_rx:auto_generated|                                                                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|adc_serdes:i_adc_serdes|altlvds_rx:altlvds_rx_component|adc_serdes_lvds_rx:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |all_cards:i_all_cards|                                                                                                                                             ; 74 (74)             ; 0 (0)        ; 0 (0)    ; 189 (6)   ; 256 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 191 (0)            ; 65 (64)                       ; |readout_card_stratix_iii|all_cards:i_all_cards                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |reg:\i_all_cards_bank:10:all_cards_reg|                                                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 31 (31)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:10:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 24 (24)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 24 (24)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:8:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:8:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:\i_all_cards_bank:9:all_cards_reg|                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 31 (31)                       ; |readout_card_stratix_iii|all_cards:i_all_cards|reg:\i_all_cards_bank:9:all_cards_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |dispatch:i_dispatch|                                                                                                                                               ; 1076 (155)          ; 0 (0)        ; 0 (0)    ; 762 (121) ; 428 (7)                   ; 0 (0)         ; 67072             ; 11   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 715 (136)                      ; 81 (0)             ; 361 (19)                      ; |readout_card_stratix_iii|dispatch:i_dispatch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |altsyncram:buf|                                                                                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|altsyncram:buf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |altsyncram_4vl3:auto_generated|                                                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 65536             ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|altsyncram:buf|altsyncram_4vl3:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dispatch_cmd_receive:receiver|                                                                                                                                  ; 278 (87)            ; 0 (0)        ; 0 (0)    ; 223 (43)  ; 170 (8)                   ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 157 (38)                       ; 78 (1)             ; 121 (49)                      ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |binary_counter:word_counter|                                                                                                                                 ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |lvds_rx:cmd_rx|                                                                                                                                              ; 39 (9)              ; 0 (0)        ; 0 (0)    ; 56 (5)    ; 90 (4)                    ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (3)                         ; 61 (2)             ; 29 (6)                        ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |binary_counter:sample_counter|                                                                                                                            ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                                                  ; 21 (0)              ; 0 (0)        ; 0 (0)    ; 27 (0)    ; 42 (0)                    ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 25 (0)             ; 17 (0)                        ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |dcfifo_g9t1:auto_generated|                                                                                                                            ; 21 (4)              ; 0 (0)        ; 0 (0)    ; 27 (7)    ; 42 (10)                   ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (3)                          ; 25 (9)             ; 17 (1)                        ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |a_graycounter_djc:wrptr_gp|                                                                                                                         ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|a_graycounter_djc:wrptr_gp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |a_graycounter_i57:rdptr_g1p|                                                                                                                        ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|a_graycounter_i57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |alt_synch_pipe_jc8:rs_dgwp|                                                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 2 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|alt_synch_pipe_jc8:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_dd9:dffpipe6|                                                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 2 (2)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|alt_synch_pipe_jc8:rs_dgwp|dffpipe_dd9:dffpipe6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |alt_synch_pipe_kc8:ws_dgrp|                                                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 2 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|alt_synch_pipe_kc8:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                      |dffpipe_ed9:dffpipe9|                                                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 2 (2)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|alt_synch_pipe_kc8:ws_dgrp|dffpipe_ed9:dffpipe9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_0j31:fifo_ram|                                                                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|altsyncram_0j31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |cmpr_466:rdempty_eq_comp|                                                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|cmpr_466:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |shift_reg:rx_buffer|                                                                                                                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 20 (20)   ; 33 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 32 (32)            ; 1 (1)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |shift_reg:rx_sample|                                                                                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |parallel_crc:crc_calc|                                                                                                                                       ; 140 (140)           ; 0 (0)        ; 0 (0)    ; 104 (104) ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 109 (109)                      ; 1 (1)              ; 31 (31)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |reg:hdr0|                                                                                                                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 8 (8)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |reg:hdr1|                                                                                                                                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 6 (6)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dispatch_reply_transmit:transmitter|                                                                                                                            ; 505 (216)           ; 0 (0)        ; 0 (0)    ; 329 (149) ; 170 (7)                   ; 0 (0)         ; 1024              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 335 (210)                      ; 0 (0)              ; 170 (6)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |binary_counter:word_counter|                                                                                                                                 ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lvds_tx:reply_tx_a|                                                                                                                                          ; 65 (10)             ; 0 (0)        ; 0 (0)    ; 37 (6)    ; 54 (4)                    ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (6)                         ; 0 (0)              ; 54 (4)                        ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |counter:bit_counter|                                                                                                                                      ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |fifo:data_buffer|                                                                                                                                         ; 45 (37)             ; 0 (0)        ; 0 (0)    ; 26 (22)   ; 9 (1)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 41 (33)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram:fifo_storage|                                                                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_k4c1:auto_generated|                                                                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_k4c1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |lpm_counter:read_pointer|                                                                                                                              ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |cntr_gaj:auto_generated|                                                                                                                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gaj:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |lpm_counter:write_pointer|                                                                                                                             ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |cntr_gaj:auto_generated|                                                                                                                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gaj:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |shift_reg:tx_buffer|                                                                                                                                      ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 34 (34)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |lvds_tx:reply_tx_b|                                                                                                                                          ; 65 (10)             ; 0 (0)        ; 0 (0)    ; 38 (8)    ; 54 (4)                    ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (6)                         ; 0 (0)              ; 54 (4)                        ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |counter:bit_counter|                                                                                                                                      ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |fifo:data_buffer|                                                                                                                                         ; 45 (37)             ; 0 (0)        ; 0 (0)    ; 25 (21)   ; 9 (1)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 41 (33)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram:fifo_storage|                                                                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_k4c1:auto_generated|                                                                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 512               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_k4c1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |lpm_counter:read_pointer|                                                                                                                              ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |cntr_gaj:auto_generated|                                                                                                                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gaj:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |lpm_counter:write_pointer|                                                                                                                             ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 4 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |cntr_gaj:auto_generated|                                                                                                                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gaj:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |shift_reg:tx_buffer|                                                                                                                                      ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 34 (34)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |parallel_crc:crc_calc|                                                                                                                                       ; 148 (148)           ; 0 (0)        ; 0 (0)    ; 107 (107) ; 44 (44)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 103 (103)                      ; 0 (0)              ; 45 (45)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |dispatch_wishbone:wishbone|                                                                                                                                     ; 138 (99)            ; 0 (0)        ; 0 (0)    ; 103 (80)  ; 52 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 87 (81)                        ; 3 (0)              ; 51 (18)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_wishbone:wishbone                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |us_timer:wdt|                                                                                                                                                ; 39 (39)             ; 0 (0)        ; 0 (0)    ; 23 (23)   ; 36 (36)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 3 (3)              ; 33 (33)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |reg:hdr0|                                                                                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|reg:hdr0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |reg:hdr1|                                                                                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |readout_card_stratix_iii|dispatch:i_dispatch|reg:hdr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |fpga_thermo:i_fpga_thermo|                                                                                                                                         ; 183 (53)            ; 0 (0)        ; 0 (0)    ; 122 (18)  ; 139 (8)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (14)                        ; 15 (0)             ; 124 (39)                      ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |reg:thermo_data|                                                                                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 20 (20)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|reg:thermo_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |smb_master:master2|                                                                                                                                             ; 91 (48)             ; 0 (0)        ; 0 (0)    ; 65 (36)   ; 64 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 39 (33)                        ; 12 (0)             ; 52 (15)                       ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|smb_master:master2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |shift_reg:rx_data_reg|                                                                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |shift_reg:tx_addr_reg|                                                                                                                                       ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |us_timer:smb_timer|                                                                                                                                          ; 39 (39)             ; 0 (0)        ; 0 (0)    ; 23 (23)   ; 36 (36)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 3 (3)              ; 33 (33)                       ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |us_timer:timeout_timer|                                                                                                                                         ; 39 (39)             ; 0 (0)        ; 0 (0)    ; 23 (23)   ; 36 (36)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 3 (3)              ; 33 (33)                       ; |readout_card_stratix_iii|fpga_thermo:i_fpga_thermo|us_timer:timeout_timer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |frame_timing:i_frame_timing|                                                                                                                                       ; 210 (0)             ; 0 (0)        ; 0 (0)    ; 282 (0)   ; 369 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (0)                         ; 184 (0)            ; 185 (0)                       ; |readout_card_stratix_iii|frame_timing:i_frame_timing                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |frame_timing_core:ftc|                                                                                                                                          ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 27 (27)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 2 (2)              ; 12 (12)                       ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_core:ftc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |frame_timing_wbs:wbi|                                                                                                                                           ; 182 (182)           ; 0 (0)        ; 0 (0)    ; 261 (169) ; 355 (195)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 43 (43)                        ; 182 (78)           ; 173 (171)                     ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |reg:address_on_delay_reg|                                                                                                                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 12 (12)                       ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |reg:feedback_delay_reg|                                                                                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 20 (20)                       ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |reg:resync_req_reg|                                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 30 (30)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |reg:sample_delay_reg|                                                                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 31 (31)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (25)            ; 7 (7)                         ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |reg:sample_num_reg|                                                                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 28 (28)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 15 (15)                       ; |readout_card_stratix_iii|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |id_thermo:i_id_thermo|                                                                                                                                             ; 120 (46)            ; 0 (0)        ; 0 (0)    ; 105 (26)  ; 113 (18)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 60 (25)                        ; 21 (0)             ; 92 (21)                       ; |readout_card_stratix_iii|id_thermo:i_id_thermo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |counter:byte_counter|                                                                                                                                           ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|counter:byte_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |one_wire_master:master|                                                                                                                                         ; 70 (43)             ; 0 (0)        ; 0 (0)    ; 48 (25)   ; 45 (8)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 7 (0)              ; 38 (8)                        ; |readout_card_stratix_iii|id_thermo:i_id_thermo|one_wire_master:master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |binary_counter:bit_counter|                                                                                                                                  ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |binary_counter:timer_counter|                                                                                                                                ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 18 (18)                       ; |readout_card_stratix_iii|id_thermo:i_id_thermo|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |shift_reg:rx_data_reg|                                                                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |shift_reg:tx_data_reg|                                                                                                                                       ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |reg:id_data0|                                                                                                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:id_data0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |reg:id_data1|                                                                                                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:id_data1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |reg:id_data2|                                                                                                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:id_data2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |reg:id_data3|                                                                                                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:id_data3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |reg:thermo_data0|                                                                                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 4 (4)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:thermo_data0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |reg:thermo_data1|                                                                                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 6 (6)                         ; |readout_card_stratix_iii|id_thermo:i_id_thermo|reg:thermo_data1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |leds:i_LED|                                                                                                                                                        ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 7 (7)                         ; |readout_card_stratix_iii|leds:i_LED                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |micron_ctrl:micron_ctrl_inst|                                                                                                                                      ; 2041 (0)            ; 80 (0)       ; 0 (0)    ; 1481 (0)  ; 1496 (0)                  ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1007 (0)                       ; 376 (0)            ; 1122 (0)                      ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|                                                                                                     ; 2041 (0)            ; 80 (0)       ; 0 (0)    ; 1481 (0)  ; 1496 (0)                  ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1007 (0)                       ; 376 (0)            ; 1122 (0)                      ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|                                                                    ; 575 (0)             ; 0 (0)        ; 0 (0)    ; 418 (0)   ; 397 (0)                   ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 278 (0)                        ; 107 (0)            ; 304 (0)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |auk_ddr_hp_controller:auk_ddr_hp_controller_inst|                                                                                                         ; 575 (307)           ; 0 (0)        ; 0 (0)    ; 418 (225) ; 397 (140)                 ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 278 (202)                      ; 107 (52)           ; 304 (105)                     ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                |auk_ddr2_hp_init:\g_ddr2_init:init_block|                                                                                                              ; 85 (85)             ; 0 (0)        ; 0 (0)    ; 57 (57)   ; 43 (43)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 42 (42)                        ; 0 (0)              ; 43 (43)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr2_hp_init:\g_ddr2_init:init_block                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|                                                                                                         ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 17 (0)                    ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 17 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |scfifo:wfifo|                                                                                                                                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 17 (0)                    ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 17 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |scfifo_g4f1:auto_generated|                                                                                                                      ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 17 (0)                    ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 17 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                         |a_dpfifo_dl71:dpfifo|                                                                                                                         ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 17 (0)                    ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 17 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo                                                                                                                                                                                                                                                                                                                              ; work         ;
;                            |a_fefifo_66e:fifo_state|                                                                                                                   ; 12 (7)              ; 0 (0)        ; 0 (0)    ; 7 (5)     ; 7 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 7 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|a_fefifo_66e:fifo_state                                                                                                                                                                                                                                                                                                      ; work         ;
;                               |cntr_5o7:count_usedw|                                                                                                                   ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|a_fefifo_66e:fifo_state|cntr_5o7:count_usedw                                                                                                                                                                                                                                                                                 ; work         ;
;                            |cntr_pnb:rd_ptr_count|                                                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|cntr_pnb:rd_ptr_count                                                                                                                                                                                                                                                                                                        ; work         ;
;                            |cntr_pnb:wr_ptr|                                                                                                                           ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|cntr_pnb:wr_ptr                                                                                                                                                                                                                                                                                                              ; work         ;
;                            |dpram_t661:FIFOram|                                                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|dpram_t661:FIFOram                                                                                                                                                                                                                                                                                                           ; work         ;
;                               |altsyncram_r4m1:altsyncram1|                                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 2304              ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|dpram_t661:FIFOram|altsyncram_r4m1:altsyncram1                                                                                                                                                                                                                                                                               ; work         ;
;                |auk_ddr_hp_bank_details:bank_man|                                                                                                                      ; 47 (47)             ; 0 (0)        ; 0 (0)    ; 42 (42)   ; 58 (58)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 24 (24)            ; 34 (34)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_bank_details:bank_man                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |auk_ddr_hp_input_buf:in_buf|                                                                                                                           ; 102 (11)            ; 0 (0)        ; 0 (0)    ; 88 (14)   ; 127 (15)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (4)                          ; 27 (7)             ; 100 (9)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |auk_ddr_hp_custom_fifo:my_fifo|                                                                                                                     ; 91 (91)             ; 0 (0)        ; 0 (0)    ; 77 (77)   ; 112 (112)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 20 (20)            ; 92 (92)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |auk_ddr_hp_timers:\g_timers:0:bank_timer|                                                                                                              ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_timers:\g_timers:0:bank_timer                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |auk_ddr_hp_timers:\g_timers:1:bank_timer|                                                                                                              ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_timers:\g_timers:1:bank_timer                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |auk_ddr_hp_timers:\g_timers:2:bank_timer|                                                                                                              ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_timers:\g_timers:2:bank_timer                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |auk_ddr_hp_timers:\g_timers:3:bank_timer|                                                                                                              ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_timers:\g_timers:3:bank_timer                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |micron_ctrl_phy:alt_mem_phy_inst|                                                                                                                            ; 1466 (0)            ; 80 (0)       ; 0 (0)    ; 1117 (0)  ; 1099 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 729 (0)                        ; 269 (0)            ; 839 (0)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|                                                                                             ; 1466 (91)           ; 80 (0)       ; 0 (0)    ; 1117 (46) ; 1099 (91)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 729 (1)                        ; 269 (1)            ; 839 (90)                      ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|                                                                                               ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 58 (0)    ; 88 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 52 (0)             ; 36 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[0].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[0].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[10].addr_struct|                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[10].addr_struct                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[11].addr_struct|                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[11].addr_struct                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[12].addr_struct|                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[12].addr_struct                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[1].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[1].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[2].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[2].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[3].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[3].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[4].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[4].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[5].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[5].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[6].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[6].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[7].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[7].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[8].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[8].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[9].addr_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.addr[9].addr_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.ba[0].ba_struct|                                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.ba[0].ba_struct                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.ba[1].ba_struct|                                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.ba[1].ba_struct                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.cas_n_struct|                                                                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.cas_n_struct                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.cke[0].cke_struct|                                                                                               ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.cke[0].cke_struct                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.cs_n[0].cs_n_struct|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.cs_n[0].cs_n_struct                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.gen_odt.odt[0].odt_struct|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.gen_odt.odt[0].odt_struct                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.ras_n_struct|                                                                                                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.ras_n_struct                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_ac:ddr.we_n_struct|                                                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_addr_cmd:addr_cmd_no_2t.adc|micron_ctrl_phy_alt_mem_phy_ac:ddr.we_n_struct                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_clk_reset:clk|                                                                                                             ; 29 (20)             ; 0 (0)        ; 0 (0)    ; 39 (26)   ; 52 (33)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (6)                          ; 26 (15)            ; 26 (18)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|                                                                                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |altpll:altpll_component|                                                                                                                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                         |altpll_8pg3:auto_generated|                                                                                                                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_8pg3:auto_generated                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[0].reset_rdp_phy_clk_pipe|                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[0].reset_rdp_phy_clk_pipe                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[1].reset_rdp_phy_clk_pipe|                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[1].reset_rdp_phy_clk_pipe                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:cs_n_clk_pipe_1x|                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:cs_n_clk_pipe_1x                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:reset_resync_clk_pipe[0].resync_clk_pipe_1x|                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:reset_resync_clk_pipe[0].resync_clk_pipe_1x                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[0].slave_resync_clk_pipe_1x|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[0].slave_resync_clk_pipe_1x                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[1].slave_resync_clk_pipe_1x|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[1].slave_resync_clk_pipe_1x                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_dp_io:dpio|                                                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dm:dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dm:dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[0].dqs_ip|                                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[0].dqs_ip                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[1].dqs_ip|                                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[1].dqs_ip                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_mimic:mmc|                                                                                                                 ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 24 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 6 (6)              ; 18 (18)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_mux:mux|                                                                                                                   ; 98 (98)             ; 0 (0)        ; 0 (0)    ; 78 (78)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 90 (90)                        ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_mux:mux                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_oct_delay:hr_oct_gen.oct|                                                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_oct_delay:hr_oct_gen.oct                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|                                                                                 ; 36 (27)             ; 8 (0)        ; 0 (0)    ; 31 (14)   ; 36 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (13)                        ; 9 (2)              ; 27 (14)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                                                    ; 9 (0)               ; 8 (0)        ; 0 (0)    ; 19 (0)    ; 20 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 7 (0)              ; 13 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |altsyncram_nbj1:auto_generated|                                                                                                                  ; 9 (3)               ; 8 (8)        ; 0 (0)    ; 19 (15)   ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 7 (7)              ; 13 (11)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                         |decode_fsa:wr_decode|                                                                                                                         ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode                                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |mux_pmb:rd_mux|                                                                                                                               ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|mux_pmb:rd_mux                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|                                                                                 ; 35 (26)             ; 8 (0)        ; 0 (0)    ; 34 (14)   ; 36 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (11)                        ; 8 (1)              ; 28 (15)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                                                    ; 9 (0)               ; 8 (0)        ; 0 (0)    ; 20 (0)    ; 20 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 7 (0)              ; 13 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |altsyncram_nbj1:auto_generated|                                                                                                                  ; 9 (3)               ; 8 (8)        ; 0 (0)    ; 20 (16)   ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 7 (7)              ; 13 (11)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                         |decode_fsa:wr_decode|                                                                                                                         ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode                                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |mux_pmb:rd_mux|                                                                                                                               ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|mux_pmb:rd_mux                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp|                                                                                     ; 8 (7)               ; 32 (0)       ; 0 (0)    ; 56 (5)    ; 80 (8)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 35 (1)             ; 45 (7)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram:ram|                                                                                                                                     ; 1 (0)               ; 32 (0)       ; 0 (0)    ; 51 (0)    ; 72 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 34 (0)             ; 38 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp|altsyncram:ram                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                      |altsyncram_jej1:auto_generated|                                                                                                                  ; 1 (1)               ; 32 (32)      ; 0 (0)    ; 51 (51)   ; 72 (72)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 34 (34)            ; 38 (38)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp|altsyncram:ram|altsyncram_jej1:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp|                                                                                     ; 10 (9)              ; 32 (0)       ; 0 (0)    ; 54 (8)    ; 82 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 33 (1)             ; 49 (9)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram:ram|                                                                                                                                     ; 1 (0)               ; 32 (0)       ; 0 (0)    ; 46 (0)    ; 72 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 40 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp|altsyncram:ram                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                      |altsyncram_jej1:auto_generated|                                                                                                                  ; 1 (1)               ; 32 (32)      ; 0 (0)    ; 46 (46)   ; 72 (72)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 40 (40)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp|altsyncram:ram|altsyncram_jej1:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|                                                                                  ; 957 (0)             ; 0 (0)        ; 0 (0)    ; 644 (0)   ; 438 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 585 (0)                        ; 75 (0)             ; 372 (0)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;                   |alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|                                                                                                   ; 957 (13)            ; 0 (0)        ; 0 (0)    ; 644 (10)  ; 438 (5)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 585 (4)                        ; 75 (0)             ; 372 (9)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |alt_mem_phy_delay_chain:\enable_tracking_1:mimic_path_sample_alt_mem_phy_delay_chain_instance1|                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_delay_chain:\enable_tracking_1:mimic_path_sample_alt_mem_phy_delay_chain_instance1                                                                                                                                                                                                                                                                ; work         ;
;                      |alt_mem_phy_delay_chain:\enable_tracking_1:mimic_path_sample_valid_alt_mem_phy_delay_chain_instance1|                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_delay_chain:\enable_tracking_1:mimic_path_sample_valid_alt_mem_phy_delay_chain_instance1                                                                                                                                                                                                                                                          ; work         ;
;                      |alt_mem_phy_delay_chain:pll_reconfiguring_alt_mem_phy_delay_chain_instance1|                                                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_delay_chain:pll_reconfiguring_alt_mem_phy_delay_chain_instance1                                                                                                                                                                                                                                                                                   ; work         ;
;                      |alt_mem_phy_dvu:alt_mem_phy_dvu_instance1|                                                                                                       ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 25 (0)    ; 31 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 26 (0)             ; 5 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_dvu:alt_mem_phy_dvu_instance1                                                                                                                                                                                                                                                                                                                     ; work         ;
;                         |alt_mem_phy_delay_chain:alt_mem_phy_delay_chain_instance1|                                                                                    ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 25 (25)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 26 (26)            ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_dvu:alt_mem_phy_dvu_instance1|alt_mem_phy_delay_chain:alt_mem_phy_delay_chain_instance1                                                                                                                                                                                                                                                           ; work         ;
;                      |alt_mem_phy_pcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_pcu_instance1|            ; 32 (6)              ; 0 (0)        ; 0 (0)    ; 18 (5)    ; 15 (4)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 0 (0)              ; 15 (4)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_pcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_pcu_instance1                                                                                                                                                                                                                          ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                            ; 26 (12)             ; 0 (0)        ; 0 (0)    ; 14 (7)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (1)                         ; 0 (0)              ; 11 (11)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_pcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_pcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                                                        ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_pcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_pcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                          ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_pcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_pcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                    ; work         ;
;                      |alt_mem_phy_psu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_psu_instance1|            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_psu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_psu_instance1                                                                                                                                                                                                                          ; work         ;
;                      |alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|            ; 35 (9)              ; 0 (0)        ; 0 (0)    ; 22 (7)    ; 17 (6)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (4)                         ; 1 (1)              ; 16 (5)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1                                                                                                                                                                                                                          ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                            ; 12 (6)              ; 0 (0)        ; 0 (0)    ; 7 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (1)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                                                        ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                          ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                    ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance2|                                                                                            ; 14 (7)              ; 0 (0)        ; 0 (0)    ; 8 (4)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (1)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2                                                                                                                                                                        ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                          ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                    ; work         ;
;                      |alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1| ; 490 (452)           ; 0 (0)        ; 0 (0)    ; 330 (309) ; 171 (145)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 338 (323)                      ; 19 (16)            ; 152 (129)                     ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1                                                                                                                                                                                                               ; work         ;
;                         |alt_mem_phy_centre_of_data_valid_window:codvw|                                                                                                ; 38 (13)             ; 0 (0)        ; 0 (0)    ; 25 (13)   ; 26 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (3)                         ; 3 (3)              ; 23 (10)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|alt_mem_phy_centre_of_data_valid_window:codvw                                                                                                                                                                 ; work         ;
;                            |alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|                                                                           ; 25 (5)              ; 0 (0)        ; 0 (0)    ; 16 (4)    ; 7 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (5)                         ; 0 (0)              ; 13 (0)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|alt_mem_phy_centre_of_data_valid_window:codvw|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1                                                                                                 ; work         ;
;                               |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                      ; 20 (13)             ; 0 (0)        ; 0 (0)    ; 12 (9)    ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 13 (13)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|alt_mem_phy_centre_of_data_valid_window:codvw|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                               ; work         ;
;                                  |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                       ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|alt_mem_phy_centre_of_data_valid_window:codvw|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1 ; work         ;
;                      |alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|          ; 82 (37)             ; 0 (0)        ; 0 (0)    ; 61 (35)   ; 51 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (24)                        ; 5 (5)              ; 50 (13)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1                                                                                                                                                                                                                        ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                            ; 12 (6)              ; 0 (0)        ; 0 (0)    ; 7 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (1)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                                                      ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                        ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                  ; work         ;
;                         |alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance1|                                              ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance1                                                                                                                        ; work         ;
;                         |alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance2|                                              ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance2                                                                                                                        ; work         ;
;                         |alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance3|                                              ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance3                                                                                                                        ; work         ;
;                         |alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance4|                                              ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance4                                                                                                                        ; work         ;
;                      |alt_mem_phy_tdru:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdru_instance1|          ; 11 (8)              ; 0 (0)        ; 0 (0)    ; 8 (7)     ; 9 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 9 (6)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdru:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdru_instance1                                                                                                                                                                                                                        ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                            ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdru:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdru_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                                                      ; work         ;
;                      |alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|                                                                                                     ; 19 (10)             ; 0 (0)        ; 0 (0)    ; 12 (6)    ; 14 (8)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (2)                          ; 0 (0)              ; 14 (8)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1                                                                                                                                                                                                                                                                                                                   ; work         ;
;                         |alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance1|                                                   ; 4 (3)               ; 0 (0)        ; 0 (0)    ; 4 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 3 (3)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance1                                                                                                                                                                                                                        ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance1|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                                                                    ; work         ;
;                         |alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance2|                                                   ; 5 (4)               ; 0 (0)        ; 0 (0)    ; 4 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (1)                          ; 0 (0)              ; 3 (3)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance2                                                                                                                                                                                                                        ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance2|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                                                                    ; work         ;
;                      |alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|                                                                                      ; 266 (14)            ; 0 (0)        ; 0 (0)    ; 162 (15)  ; 116 (11)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 164 (7)                        ; 15 (4)             ; 102 (7)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1                                                                                                                                                                                                                                                                                                    ; work         ;
;                         |alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|                                    ; 103 (51)            ; 0 (0)        ; 0 (0)    ; 67 (39)   ; 47 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 62 (22)                        ; 7 (7)              ; 41 (29)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1                                                                                                                                                                                          ; work         ;
;                            |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                         ; 18 (12)             ; 0 (0)        ; 0 (0)    ; 10 (7)    ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (6)                         ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                        ; work         ;
;                               |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                          ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                          ; work         ;
;                            |alt_mem_phy_counter:alt_mem_phy_counter_instance2|                                                                                         ; 13 (7)              ; 0 (0)        ; 0 (0)    ; 8 (5)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (1)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2                                                                                                                                        ; work         ;
;                               |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                          ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                          ; work         ;
;                            |alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1|                                                                               ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1                                                                                                                              ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                      ; work         ;
;                            |alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2|                                                                               ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2                                                                                                                              ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                      ; work         ;
;                            |alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance3|                                                                               ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance3                                                                                                                              ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance3|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                      ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance1|                                                                                            ; 9 (2)               ; 0 (0)        ; 0 (0)    ; 6 (5)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (2)                          ; 0 (0)              ; 6 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1                                                                                                                                                                                                                                                  ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                                                                                                    ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                                                                                              ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance2|                                                                                            ; 57 (26)             ; 0 (0)        ; 0 (0)    ; 32 (15)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (1)                         ; 0 (0)              ; 25 (25)                       ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2                                                                                                                                                                                                                                                  ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                                                                                                    ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance2|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                                                                                              ; work         ;
;                         |alt_mem_phy_counter:alt_mem_phy_counter_instance3|                                                                                            ; 16 (7)              ; 0 (0)        ; 0 (0)    ; 10 (5)    ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (2)                         ; 0 (0)              ; 6 (5)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance3                                                                                                                                                                                                                                                  ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance3|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                                                                                                    ; work         ;
;                            |alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance3|alt_mem_phy_equal_to:alt_mem_phy_equal_to_instance1                                                                                                                                                                                              ; work         ;
;                         |alt_mem_phy_greater_than_or_equal_to:alt_mem_phy_greater_than_or_equal_to_instance1|                                                          ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_greater_than_or_equal_to:alt_mem_phy_greater_than_or_equal_to_instance1                                                                                                                                                                                                                ; work         ;
;                            |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                   ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_greater_than_or_equal_to:alt_mem_phy_greater_than_or_equal_to_instance1|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                                                                                                        ; work         ;
;                         |alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|                                                                              ; 28 (10)             ; 0 (0)        ; 0 (0)    ; 15 (6)    ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (3)                         ; 0 (0)              ; 7 (7)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1                                                                                                                                                                                                                                    ; work         ;
;                            |alt_mem_phy_adder:\increment_signed_true:alt_mem_phy_adder_instance1|                                                                      ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_adder:\increment_signed_true:alt_mem_phy_adder_instance1                                                                                                                                                               ; work         ;
;                            |alt_mem_phy_adder:alt_mem_phy_adder_instance1|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_adder:alt_mem_phy_adder_instance1                                                                                                                                                                                      ; work         ;
;                            |alt_mem_phy_greater_than_or_equal_to:\increment_signed_true:alt_mem_phy_greater_than_or_equal_to_instance1|                                ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_greater_than_or_equal_to:\increment_signed_true:alt_mem_phy_greater_than_or_equal_to_instance1                                                                                                                         ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_modulo_counter:alt_mem_phy_modulo_counter_instance1|alt_mem_phy_greater_than_or_equal_to:\increment_signed_true:alt_mem_phy_greater_than_or_equal_to_instance1|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                 ; work         ;
;                         |alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1|                                                            ; 30 (15)             ; 0 (0)        ; 0 (0)    ; 18 (11)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (6)                         ; 4 (4)              ; 10 (9)                        ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1                                                                                                                                                                                                                  ; work         ;
;                            |alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1|                                                                               ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1                                                                                                                                                      ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance1|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                                              ; work         ;
;                            |alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2|                                                                               ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2                                                                                                                                                      ; work         ;
;                               |alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1|                                                                                ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_nearest_clock_direction:alt_mem_phy_nearest_clock_direction_instance1|alt_mem_phy_greater_than:alt_mem_phy_greater_than_instance2|alt_mem_phy_subtracter:alt_mem_phy_subtracter_instance1                                                                                              ; work         ;
;                |micron_ctrl_phy_alt_mem_phy_write_dp:half_rate_wdp_gen.wdp|                                                                                            ; 154 (154)           ; 0 (0)        ; 0 (0)    ; 114 (114) ; 164 (164)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 18 (18)            ; 146 (146)                     ; |readout_card_stratix_iii|micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_write_dp:half_rate_wdp_gen.wdp                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |micron_ctrl_example_driver:driver|                                                                                                                                 ; 346 (282)           ; 0 (0)        ; 0 (0)    ; 263 (213) ; 212 (148)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 179 (179)                      ; 51 (51)            ; 169 (105)                     ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_0_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_0_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_1_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_1_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_2_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_2_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_3_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_3_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_4_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_4_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_5_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_5_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_6_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_6_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |micron_ctrl_ex_lfsr8:LFSRGEN_7_lfsr_inst|                                                                                                                       ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|micron_ctrl_example_driver:driver|micron_ctrl_ex_lfsr8:LFSRGEN_7_lfsr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |rc_pll_stratix_iii:i_rc_pll|                                                                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|rc_pll_stratix_iii:i_rc_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                                                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |altpll_2bo2:auto_generated|                                                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                                                                              ; 88 (53)             ; 0 (0)        ; 0 (0)    ; 63 (40)   ; 72 (44)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (18)                        ; 12 (9)             ; 60 (35)                       ; |readout_card_stratix_iii|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                        ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 9 (9)                         ; |readout_card_stratix_iii|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 3 (3)              ; 16 (16)                       ; |readout_card_stratix_iii|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                                                    ; 325 (0)             ; 0 (0)        ; 0 (0)    ; 494 (0)   ; 793 (0)                   ; 0 (0)         ; 54272             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 53 (0)                         ; 521 (0)            ; 272 (0)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                          ; 325 (10)            ; 0 (0)        ; 0 (0)    ; 494 (132) ; 793 (238)                 ; 0 (0)         ; 54272             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 53 (4)                         ; 521 (231)          ; 272 (6)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                              ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 37 (35)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 43 (43)            ; 22 (0)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |lpm_decode:wdecoder|                                                                                                                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |decode_6vf:auto_generated|                                                                                                                             ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_mux:mux|                                                                                                                                              ; 21 (0)              ; 0 (0)        ; 0 (0)    ; 20 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (0)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |mux_isc:auto_generated|                                                                                                                                ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 20 (20)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_isc:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 54272             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_96p3:auto_generated|                                                                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 54272             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_96p3:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 9 (9)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lpm_shiftreg:status_register|                                                                                                                                ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                                  ; 64 (64)             ; 0 (0)        ; 0 (0)    ; 48 (48)   ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 21 (21)            ; 48 (48)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |sld_ela_control:ela_control|                                                                                                                                 ; 67 (1)              ; 0 (0)        ; 0 (0)    ; 193 (1)   ; 280 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 225 (0)            ; 55 (1)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                   ; 53 (0)              ; 0 (0)        ; 0 (0)    ; 175 (0)   ; 264 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 211 (0)            ; 53 (0)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 102 (102) ; 159 (159)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 159 (159)          ; 0 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                        ; 53 (0)              ; 0 (0)        ; 0 (0)    ; 88 (0)    ; 105 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 52 (0)             ; 53 (0)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                                                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                            ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 19 (13)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 10 (0)             ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                            ; 132 (9)             ; 0 (0)        ; 0 (0)    ; 76 (9)    ; 117 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (9)                         ; 0 (0)              ; 117 (0)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                                ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                |cntr_jgi:auto_generated|                                                                                                                               ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jgi:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_counter:read_pointer_counter|                                                                                                                         ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;                |cntr_19j:auto_generated|                                                                                                                               ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_19j:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                                                                                               ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                |cntr_hgi:auto_generated|                                                                                                                               ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_counter:status_read_pointer_counter|                                                                                                                  ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                |cntr_r2j:auto_generated|                                                                                                                               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_r2j:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                                                                                         ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                                                                                          ; 53 (53)             ; 0 (0)        ; 0 (0)    ; 29 (29)   ; 53 (53)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 53 (53)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                                                                                       ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                                                                                       ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 8 (8)                         ; |readout_card_stratix_iii|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                        ;
+---------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; Name                      ; Pin Type ; D1 ; D2 ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5 ; D6 ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+---------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+
; adc2_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc3_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc4_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc5_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc6_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc7_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc_dco_p                 ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dac_clr_n                 ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; lvds_spare                ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; ttl_in2                   ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; ttl_in3                   ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dip0                      ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dip1                      ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dip2                      ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dip3                      ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; rs232_rx                  ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; eeprom_si                 ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; extend_n                  ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; inclk                     ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; dev_clr_n                 ; Input    ; -- ; 0  ; 0    ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; ttl_in1                   ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc_fco_p                 ; Input    ; -- ; 0  ; 6    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; slot_id[0]                ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; slot_id[1]                ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; slot_id[2]                ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; slot_id[3]                ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; inclk_ddr                 ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; lvds_sync                 ; Input    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; lvds_cmd                  ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; crc_error_in              ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; critical_error            ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; smb_nalert                ; Input    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc0_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc1_lvds_p               ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc_clk_p                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; adc_sclk                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; adc_csb_n                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; adc_pdwn                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac0_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac1_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac2_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac3_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac4_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac5_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac6_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[8]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[9]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[10]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[11]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[12]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[13]          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[0]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[1]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[2]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[3]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[4]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[5]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[6]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dfb_clk[7]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[0]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[1]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[2]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[3]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[4]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[5]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[6]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[7]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[0]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[1]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[2]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[3]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[4]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[5]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[6]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[7]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[0]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[1]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[2]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[3]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[4]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[5]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[6]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; offset_dac_ncs[7]         ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; lvds_txa                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; lvds_txb                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_dir1                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_out1                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_dir2                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_out2                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_dir3                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ttl_out3                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; red_led                   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; ylw_led                   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; grn_led                   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; wdog                      ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; rs232_tx                  ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; eeprom_so                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; eeprom_sck                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; eeprom_cs                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; smb_clk                   ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; mem_addr[0]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[1]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[2]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[3]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[4]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[5]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[6]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[7]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[8]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[9]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[10]              ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[11]              ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_addr[12]              ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_ba[0]                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_ba[1]                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_cas_n                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_cke[0]                ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_cs_n[0]               ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_dm[0]                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dm[1]                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_odt[0]                ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_ras_n                 ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; mem_we_n                  ; Output   ; -- ; -- ; --   ; --   ; 3             ; -- ; --         ; --          ; 15 ; 6  ; --     ; --     ; --              ;
; pnf                       ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[0]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[1]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[2]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[3]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[4]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[5]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[6]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; pnf_per_byte[7]           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_complete             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[0]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[1]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[2]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[3]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[4]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[5]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[6]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; test_status[7]            ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; mictor_clk                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; adc_sdio                  ; Bidir    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; card_id                   ; Bidir    ; -- ; 0  ; --   ; 7    ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; smb_data                  ; Bidir    ; -- ; 0  ; 7    ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; mem_clk[0]                ; Bidir    ; 0  ; 0  ; 0    ; --   ; 2             ; -- ; 0          ; 0           ; 0  ; 0  ; --     ; --     ; --              ;
; mem_clk_n[0]              ; Bidir    ; 0  ; 0  ; 0    ; --   ; 2             ; -- ; 0          ; 0           ; 0  ; 0  ; --     ; --     ; --              ;
; mem_dq[0]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[1]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dq[2]                 ; Bidir    ; 0  ; 3  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dq[3]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[4]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[5]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[6]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[7]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dq[8]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[9]                 ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dq[10]                ; Bidir    ; 0  ; 3  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dq[11]                ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[12]                ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[13]                ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[14]                ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 1  ; 0      ; 0      ; --              ;
; mem_dq[15]                ; Bidir    ; 0  ; 5  ; 1    ; --   ; 3             ; -- ; 0          ; 0           ; 0  ; 0  ; 0      ; 0      ; --              ;
; mem_dqs[0]                ; Bidir    ; -- ; -- ; --   ; --   ; 2             ; 0  ; --         ; --          ; 0  ; 0  ; 0      ; 0      ; 0               ;
; mem_dqs[1]                ; Bidir    ; -- ; -- ; --   ; --   ; 2             ; 0  ; --         ; --          ; 0  ; 0  ; 0      ; 0      ; 0               ;
; mem_dqsn[0]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 2             ; 0  ; --         ; --          ; 0  ; 0  ; 0      ; 0      ; 0               ;
; mem_dqsn[1]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 2             ; 0  ; --         ; --          ; 0  ; 0  ; 0      ; 0      ; 0               ;
; adc2_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc3_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc4_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc5_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc6_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc7_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc_clk_p(n)              ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[5](n)        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac7_dfb_dat[6](n)        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_clk[2](n)             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[1](n)             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; dac_dat[2](n)             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[0](n)        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; bias_dac_ncs[3](n)        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; --     ; --     ; --              ;
; adc_fco_p(n)              ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc0_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; adc1_lvds_p(n)            ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; termination_blk0~_rup_pad ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
; termination_blk0~_rdn_pad ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --     ; --     ; --              ;
+---------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+--------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; adc2_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc3_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc4_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc5_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc6_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc7_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc_dco_p                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; dac_clr_n                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; lvds_spare                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; ttl_in2                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; ttl_in3                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; dip0                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; dip1                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; dip2                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; dip3                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; rs232_rx                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; eeprom_si                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; extend_n                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; inclk                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; dev_clr_n                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rst                                                                                                                                                                                                                                                                                                                     ; 1                 ; 7       ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                    ; 1                 ; 7       ;
; ttl_in1                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - rst                                                                                                                                                                                                                                                                                                                     ; 0                 ; 7       ;
; adc_fco_p                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                                                                              ; 0                 ; 6       ;
; slot_id[0]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - dispatch:i_dispatch|Selector48~1200                                                                                                                                                                                                                                                                                     ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~685                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~169                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|Mux7~31                                                                                                                                                                                                                                                                                             ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~171                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
; slot_id[1]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - dispatch:i_dispatch|Selector47~1026                                                                                                                                                                                                                                                                                     ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~685                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~688                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~169                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|Mux7~31                                                                                                                                                                                                                                                                                             ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~170                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~171                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
; slot_id[2]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - dispatch:i_dispatch|Selector46~839                                                                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~685                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~688                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~169                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|Mux7~31                                                                                                                                                                                                                                                                                             ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~170                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~171                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~691                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
; slot_id[3]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - dispatch:i_dispatch|Selector45~841                                                                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~685                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~688                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~169                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|Mux7~31                                                                                                                                                                                                                                                                                             ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~170                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|Equal0~171                                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~691                                                                                                                                                                                                                                                         ; 1                 ; 7       ;
; inclk_ddr                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; lvds_sync                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp                                                                                                                                                                                                                                                             ; 1                 ; 7       ;
; lvds_cmd                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp                                                                                                                                                                                                                                              ; 0                 ; 7       ;
; crc_error_in                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                                                                                              ; 0                 ; 7       ;
; critical_error                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                                                                                             ; 0                 ; 7       ;
; smb_nalert                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[52]                                                                                                                                                                                                                             ; 0                 ; 7       ;
; adc0_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc1_lvds_p                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc_sdio                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; card_id                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - id_thermo:i_id_thermo|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                                                                                                                                                               ; 1                 ; 7       ;
; smb_data                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                                                                                                                                                                               ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[51]                                                                                                                                                                                                                             ; 0                 ; 7       ;
; mem_clk[0]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ddio_mimic                                                                              ; 0                 ; 0       ;
; mem_clk_n[0]                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ddio_mimic                                                                              ; 0                 ; 0       ;
; mem_dq[0]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[1]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[2]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[3]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[4]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[5]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[6]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[7]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[8]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[9]                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[10]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[11]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[12]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[13]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[14]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dq[15]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|ddr_dq_ddio_in_gen.dqi_ddio_in ; 0                 ; 1       ;
; mem_dqs[0]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; mem_dqs[1]                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; mem_dqsn[0]                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; mem_dqsn[1]                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; adc2_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc3_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc4_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc5_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc6_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc7_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc_fco_p(n)                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                                                                              ; 0                 ; 0       ;
; adc0_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; adc1_lvds_p(n)                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; termination_blk0~_rup_pad                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; termination_blk0~_rdn_pad                                                                                                                                                                                                                                                                                                      ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Location                 ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; adc_fco_p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_P2                   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PLL_R2                   ; 3       ; Clock                      ; yes    ; DIFFIOCLK            ; --               ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PLL_R2                   ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PLL_R2                   ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PLL_R2                   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux10~270                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N28     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux11~268                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N34     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux12~269                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N4      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux13~268                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux14~276                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux15~268                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y24_N6      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux8~271                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X29_Y24_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; all_cards:i_all_cards|Mux9~269                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X29_Y24_N32     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X0_Y50_N125         ; 427     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X0_Y50_N125         ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dev_clr_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_R27                  ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dispatch:i_dispatch|Selector5~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X38_Y24_N32     ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|header0_ld~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X35_Y22_N10     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|header1_ld~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X38_Y20_N0      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_buf_write~87                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y18_N4       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|valid_rdreq~41                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y18_N34      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X36_Y18_N7            ; 46      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer|reg~394                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y19_N24      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~496                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X39_Y18_N18      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X39_Y18_N11           ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X39_Y18_N5            ; 48      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector6~74                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X39_Y25_N34      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector75~44                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X44_Y26_N8       ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector8~42                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X44_Y27_N38      ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~72                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X46_Y27_N2      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X46_Y27_N6      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|LessThan0~86                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X46_Y27_N36     ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|read_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X44_Y27_N30      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X46_Y27_N17           ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X46_Y27_N15           ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~72                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X46_Y26_N22     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X46_Y26_N30     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|LessThan0~86                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X46_Y26_N32     ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|read_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X44_Y26_N18      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X44_Y26_N29           ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X44_Y26_N33           ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~399                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X39_Y24_N22      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X44_Y24_N3            ; 53      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X38_Y21_N33           ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X40_Y17_N18     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|us_count~407                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X40_Y17_N28     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dispatch:i_dispatch|pres_state.FETCH                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X44_Y20_N29           ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|ctrl_ps.REGISTER_TEMP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X46_Y21_N17           ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|current_state~168                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X29_Y21_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|reg_wren~18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y22_N0       ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|Selector11~47                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X47_Y21_N30      ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|pres_state.IDLE~862                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y21_N12      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|rx_data_reg_en~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X47_Y21_N14      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|start_or_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X47_Y21_N10      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer|Equal0~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X51_Y21_N18     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer|us_count~403                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X51_Y21_N2      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|us_timer:timeout_timer|Equal0~41                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X46_Y22_N4      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_thermo:i_fpga_thermo|us_timer:timeout_timer|us_count~384                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X46_Y22_N8      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|address_on_delay_wren~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X35_Y25_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|current_state~494                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y21_N38      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|feedback_delay_wren~15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X35_Y25_N36     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|fltr_rst_req_data~985                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X35_Y25_N10     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|init_window_req_data~985                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X35_Y25_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_cols_to_read_wren~21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X35_Y25_N16     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_to_read_wren~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X35_Y21_N34     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_wren~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X35_Y25_N28     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|resync_req_wren~17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X35_Y25_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_wren~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X35_Y25_N4      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_delay_wren~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X35_Y25_N2      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_num_wren~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X35_Y25_N0      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|Selector12~91                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X32_Y19_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|id0_ld~41                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y19_N32     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|id1_ld~36                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y19_N38     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|id2_ld~31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y19_N34     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|id3_ld~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y19_N36     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector5~25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y20_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector6~148                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X27_Y20_N32      ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector8~377                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X29_Y20_N36     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|one_wire_master:master|pres_state.IDLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X30_Y19_N25           ; 16      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|thermo0_ld~72                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X32_Y19_N12     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|thermo1_ld~75                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X32_Y19_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; id_thermo:i_id_thermo|wb_ps.SEND_TEMP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X29_Y21_N29           ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; inclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_B14                  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; inclk_ddr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_U28                  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|accepted                                                                                                                                                                                                                                                                                                                                   ; FF_X11_Y12_N31           ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|accepted_r                                                                                                                                                                                                                                                                                                                                 ; FF_X7_Y13_N3             ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr2_hp_init:\g_ddr2_init:init_block|four_hundred_ns[7]~164                                                                                                                                                                                                                                                                            ; LABCELL_X2_Y9_N36        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr2_hp_init:\g_ddr2_init:init_block|two_hundred_counter[7]~141                                                                                                                                                                                                                                                                        ; LABCELL_X5_Y10_N38       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|a_fefifo_66e:fifo_state|_~28                                                                                                                                                                                                    ; MLABCELL_X10_Y9_N36      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|a_fefifo_66e:fifo_state|valid_rreq                                                                                                                                                                                              ; MLABCELL_X10_Y9_N32      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|a_fefifo_66e:fifo_state|valid_wreq~34                                                                                                                                                                                           ; MLABCELL_X10_Y9_N34      ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_bank_details:bank_man|openrows~1510                                                                                                                                                                                                                                                                                             ; MLABCELL_X10_Y11_N10     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_bank_details:bank_man|openrows~1511                                                                                                                                                                                                                                                                                             ; LABCELL_X11_Y11_N20      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_bank_details:bank_man|openrows~1512                                                                                                                                                                                                                                                                                             ; LABCELL_X11_Y11_N24      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_bank_details:bank_man|openrows~1513                                                                                                                                                                                                                                                                                             ; MLABCELL_X10_Y11_N32     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo|process_0~0                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y11_N30      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo|process_0~1                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y9_N22       ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo|process_0~2                                                                                                                                                                                                                                                                     ; MLABCELL_X10_Y9_N20      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo|process_1~0                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y11_N28      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|auk_ddr_hp_custom_fifo:my_fifo|process_2~0                                                                                                                                                                                                                                                                     ; MLABCELL_X12_Y10_N10     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_input_buf:in_buf|wr_en~93                                                                                                                                                                                                                                                                                                       ; MLABCELL_X10_Y9_N22      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|doing_act                                                                                                                                                                                                                                                                                                                                  ; FF_X12_Y12_N19           ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|process_10~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X8_Y11_N36       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|read_req_last~31                                                                                                                                                                                                                                                                                                                           ; LABCELL_X13_Y13_N16      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|rfsh_done                                                                                                                                                                                                                                                                                                                                  ; FF_X13_Y13_N3            ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|row_mux_sel_last[1]~47                                                                                                                                                                                                                                                                                                                     ; LABCELL_X8_Y11_N4        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|state.s_refresh                                                                                                                                                                                                                                                                                                                            ; FF_X13_Y12_N5            ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x                                                                                                                                                                                                                                                                                                                                    ; PLL_L2                   ; 25      ; Clock                      ; yes    ; Regional Clock       ; RCLK10           ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y14_N36     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                                                                                                                                        ; FF_X1_Y18_N25            ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                                                                                                                             ; FF_X1_Y18_N11            ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x                                                                                                                                                                                                                                                                                                                               ; PLL_L2                   ; 27      ; Clock                      ; yes    ; Regional Clock       ; RCLK7            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x                                                                                                                                                                                                                                                                                                                                   ; PLL_L2                   ; 27      ; Clock                      ; yes    ; Regional Clock       ; RCLK8            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x                                                                                                                                                                                                                                                                                                                                   ; PLL_L2                   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_8pg3:auto_generated|locked                                                                                                                                                                                                                                      ; MLABCELL_X1_Y14_N38      ; 1       ; Async. load                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_8pg3:auto_generated|pll1~LOCKED                                                                                                                                                                                                                                 ; PLL_L2                   ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[0].reset_rdp_phy_clk_pipe|ams_pipe[2]                                                                                                                                                                                                                                                   ; FF_X1_Y9_N25             ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:RESET_RDP_BUS[1].reset_rdp_phy_clk_pipe|ams_pipe[2]                                                                                                                                                                                                                                                   ; FF_X4_Y14_N3             ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:cs_n_clk_pipe_1x|ams_pipe[3]                                                                                                                                                                                                                                                                          ; FF_X10_Y13_N33           ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                                                                          ; FF_X18_Y14_N15           ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:reset_resync_clk_pipe[0].resync_clk_pipe_1x|ams_pipe[1]                                                                                                                                                                                                                                               ; FF_X2_Y1_N15             ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[0].slave_resync_clk_pipe_1x|ams_pipe[1]                                                                                                                                                                                                                                   ; FF_X5_Y1_N1              ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:slave_reset_resync_clk_pipe[1].slave_resync_clk_pipe_1x|ams_pipe[1]                                                                                                                                                                                                                                   ; FF_X5_Y1_N39             ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x                                                                                                                                                                                                                                                                                                                                   ; PLL_L2                   ; 1647    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X1_Y14_N24      ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                                                                                                                               ; LABCELL_X5_Y14_N20       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                                                                                                                   ; FF_X1_Y14_N11            ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|rdp_reset_req_n[0]                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X1_Y9_N28       ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|rdp_reset_req_n[1]                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X1_Y18_N6       ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                                                                                           ; FF_X16_Y13_N37           ; 1065    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x                                                                                                                                                                                                                                                                                                                                ; PLL_L2                   ; 38      ; Clock                      ; yes    ; Regional Clock       ; RCLK9            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                                                                                     ; FF_X1_Y25_N1             ; 17      ; Clock                      ; yes    ; Regional Clock       ; RCLK6            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                                                                                     ; FF_X1_Y25_N1             ; 1       ; Clock                      ; yes    ; Regional Clock       ; RCLK2            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x                                                                                                                                                                                                                                                                                                                                 ; PLL_L2                   ; 34      ; Clock                      ; yes    ; Regional Clock       ; RCLK11           ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X2_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X2_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X2_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X2_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X2_Y0_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X2_Y0_N16        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X3_Y0_N75     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X3_Y0_N78        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X3_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X3_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X5_Y0_N75     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X5_Y0_N78        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X5_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X5_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X5_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X5_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X6_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X6_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X6_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X6_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X6_Y0_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X6_Y0_N16        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X7_Y0_N75     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X7_Y0_N78        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X7_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X7_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y0_N75     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X9_Y0_N78        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y0_N44     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X9_Y0_N47        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|ddr_dff_gen.dq_oedff_inst                                                                                                                                                                                                                                                           ; DDIOOECELL_X9_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|dqoct                                                                                                                                                                                                                                                                               ; DDIOOUT_X9_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[0].dqs_ip|dqs_enable_op                                                                                                                                                                                                                                                                            ; DQSENABLE_X3_Y0_N27      ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[1].dqs_ip|dqs_enable_op                                                                                                                                                                                                                                                                            ; DQSENABLE_X7_Y0_N27      ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|dqs_oct                                                                                                                                                                                                                                                                       ; DDIOOUT_X3_Y0_N16        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|dqs_oe                                                                                                                                                                                                                                                                        ; DDIOOUT_X3_Y0_N12        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|dqs_oe_aligned                                                                                                                                                                                                                                                                ; DDIOOECELL_X3_Y0_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oct                                                                                                                                                                                                                                                          ; DDIOOUT_X3_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oe                                                                                                                                                                                                                                                           ; DDIOOUT_X3_Y0_N105       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oe_aligned                                                                                                                                                                                                                                                   ; DDIOOECELL_X3_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|dqs_oct                                                                                                                                                                                                                                                                       ; DDIOOUT_X7_Y0_N16        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|dqs_oe                                                                                                                                                                                                                                                                        ; DDIOOUT_X7_Y0_N12        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|dqs_oe_aligned                                                                                                                                                                                                                                                                ; DDIOOECELL_X7_Y0_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oct                                                                                                                                                                                                                                                          ; DDIOOUT_X7_Y0_N109       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oe                                                                                                                                                                                                                                                           ; DDIOOUT_X7_Y0_N105       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|dqs_oe_aligned                                                                                                                                                                                                                                                   ; DDIOOECELL_X7_Y0_N106    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[0][0]                                                                                                                                                                                                                                                                                                                          ; IOCLOCKDIVIDER_X3_Y0_N29 ; 92      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[0][1]                                                                                                                                                                                                                                                                                                                          ; IOCLOCKDIVIDER_X7_Y0_N29 ; 92      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[1][0]                                                                                                                                                                                                                                                                                                                          ; IOCLOCKDIVIDER_X2_Y0_N29 ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[1][1]                                                                                                                                                                                                                                                                                                                          ; IOCLOCKDIVIDER_X6_Y0_N29 ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_mimic:mmc|Selector0~202                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y14_N22      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_mimic:mmc|mimic_state.000                                                                                                                                                                                                                                                                                                                                  ; FF_X18_Y14_N31           ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out~153                                                                                                                                                                                                                                                                                                                           ; LABCELL_X19_Y14_N36      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode24w[2]                                                                                                                                                                                                                ; LABCELL_X5_Y7_N4         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~34                                                                                                                                                                                                             ; LABCELL_X5_Y7_N30        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~35                                                                                                                                                                                                             ; LABCELL_X5_Y7_N24        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~36                                                                                                                                                                                                             ; LABCELL_X5_Y7_N16        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode24w[2]                                                                                                                                                                                                                ; LABCELL_X16_Y5_N10       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~34                                                                                                                                                                                                             ; LABCELL_X16_Y5_N20       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~35                                                                                                                                                                                                             ; LABCELL_X16_Y5_N0        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|decode_fsa:wr_decode|w_anode37w[2]~36                                                                                                                                                                                                             ; LABCELL_X16_Y5_N6        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp|rd_addr_stall                                                                                                                                                                                                                                                                                                        ; MLABCELL_X4_Y3_N12       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp|rd_addr_stall                                                                                                                                                                                                                                                                                                        ; LABCELL_X5_Y6_N20        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_rcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|count_internal~188                                                        ; MLABCELL_X15_Y7_N12      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|Selector111~31                                                                                                   ; LABCELL_X13_Y14_N34      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|Selector122~80                                                                                                   ; LABCELL_X13_Y14_N10      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|process_1~538                                                                                                    ; LABCELL_X13_Y14_N12      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|state.pll_reconfig_req                                                                                           ; FF_X13_Y14_N39           ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_ram_result0[4]~86                                                                                          ; MLABCELL_X12_Y14_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_ram_result1[4]~117                                                                                         ; LABCELL_X11_Y14_N22      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|count_internal~169                                                      ; LABCELL_X5_Y7_N26        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdcu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:alt_mem_phy_tdcu_instance1|alt_mem_phy_shift_right_register:\data_width_ratio_4:alt_mem_phy_shift_right_register_instance1|shifted_data_internal~207 ; LABCELL_X5_Y7_N32        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|delay_counter[4]~108                                                                                                                                                                                                 ; LABCELL_X13_Y6_N30       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|size_w_minus~77                                                                             ; LABCELL_X16_Y16_N2       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_centre_of_largest_data_valid_window:alt_mem_phy_centre_of_largest_data_valid_window_instance1|size_w_plus~113                                                                             ; LABCELL_X16_Y14_N26      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance1|count_internal~131                                                                                                                                  ; MLABCELL_X15_Y14_N20     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|alt_mem_phy_counter:alt_mem_phy_counter_instance3|count_internal~566                                                                                                                                  ; MLABCELL_X18_Y18_N32     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|mimic_path_sample_request_internal~115                                                                                                                                                                ; LABCELL_X16_Y16_N24      ; 69      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|postamble_calibrated_detected                                                                                                                                                                                                                                    ; FF_X16_Y11_N9            ; 283     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|scan_enable_dqs_config_drv[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X2_Y1_N35             ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|scan_enable_dqs_config_drv[1]                                                                                                                                                                                                                                                                                                                                                          ; FF_X7_Y2_N15             ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|Mux0~37                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y8_N38       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|Mux21~194                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y6_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|Mux31~303                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y8_N16      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|Mux34~49                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X15_Y8_N4       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|be~541                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y6_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|dgen_load                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X16_Y8_N19            ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|last_rdata_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X16_Y14_N3            ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|process_1~254                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y6_N36      ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|reset_address                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X15_Y9_N1             ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; micron_ctrl_example_driver:driver|wait_first_write_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X15_Y8_N9             ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_T1                   ; 1254    ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_T1                   ; 519     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_T1                   ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X25_Y16_N32      ; 1235    ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y26_N9            ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|hub_mode_reg[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X49_Y26_N14     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X51_Y26_N15           ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][7]~323                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y26_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[7]~904                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X52_Y26_N22      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][7]~344                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y26_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~519                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X49_Y26_N36     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter~391                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X49_Y26_N38     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X49_Y26_N29           ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y27_N17           ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X49_Y26_N1            ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X50_Y26_N15           ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y27_N4       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y27_N25           ; 57      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated|eq_node[0]~43                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y24_N22      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated|eq_node[1]~42                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y24_N2       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X50_Y24_N21           ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X50_Y24_N26      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X50_Y26_N27           ; 340     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~303                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X49_Y25_N26     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~32                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y24_N18      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~112                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y24_N12      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~14                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y24_N24      ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~28                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y22_N10      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X47_Y23_N14      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_jgi:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                          ; LABCELL_X47_Y23_N34      ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y22_N36      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_r2j:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X51_Y20_N4      ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X47_Y23_N38      ; 59      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X47_Y23_N4       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X47_Y23_N18      ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X52_Y26_N6       ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~981                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X52_Y24_N10      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~69                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y26_N12      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X52_Y26_N36      ; 183     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                           ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                               ; PLL_R2              ; 3       ; 0                                    ; DIFFIOCLK            ; --               ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                               ; PLL_R2              ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                               ; PLL_R2              ; 3       ; 0                                    ; DIFFIOCLK            ; --               ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                               ; PLL_R2              ; 1       ; 0                                    ; Regional Clock       ; RCLK33           ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                               ; PLL_R2              ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                               ; PLL_R2              ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                               ; PLL_R2              ; 1       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                   ; JTAG_X0_Y50_N125    ; 427     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; dev_clr_n                                                                                                                                                                                                                                      ; PIN_R27             ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x      ; PLL_L2              ; 25      ; 0                                    ; Regional Clock       ; RCLK10           ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x ; PLL_L2              ; 27      ; 0                                    ; Regional Clock       ; RCLK7            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x     ; PLL_L2              ; 27      ; 0                                    ; Regional Clock       ; RCLK8            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x     ; PLL_L2              ; 1647    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x  ; PLL_L2              ; 38      ; 0                                    ; Regional Clock       ; RCLK9            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk       ; FF_X1_Y25_N1        ; 17      ; 0                                    ; Regional Clock       ; RCLK6            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk       ; FF_X1_Y25_N1        ; 1       ; 0                                    ; Regional Clock       ; RCLK2            ; --                        ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x   ; PLL_L2              ; 34      ; 0                                    ; Regional Clock       ; RCLK11           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[0]                                                                                                                                                          ; PLL_T1              ; 1254    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[2]                                                                                                                                                          ; PLL_T1              ; 519     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[4]                                                                                                                                                          ; PLL_T1              ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[5]                                                                                                                                                          ; PLL_T1              ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; rst                                                                                                                                                                                                                                            ; LABCELL_X25_Y16_N32 ; 1235    ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                                   ; FF_X49_Y26_N9       ; 28      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                        ; FF_X49_Y26_N29      ; 12      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                 ; FF_X50_Y26_N27      ; 340     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                           ; 1065    ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|postamble_calibrated_detected                                                                                                                                                    ; 283     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|state.calculate_codvw            ; 206     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_ram_result1[4]~116         ; 196     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[6]             ; 195     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                                                                                       ; 183     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                                                                                                                                                                                                                                                                                                                                                           ; 182     ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 174     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|seq_ctl_sel_drv                                                                                                                                                                                                                                                                                        ; 154     ;
; dispatch:i_dispatch|reg:hdr0|reg_o[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 149     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|state.wait_for_first_valid_phase ; 109     ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                                                                                                                                                                                                                                                                                                                                                                                   ; 105     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[1]~225                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 100     ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx_rdy_a~40                                                                                                                                                                                                                                                                                                                                                                                                                     ; 99      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_ram_select[5]~56435        ; 96      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|Equal1~35                        ; 96      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|state~1668                       ; 96      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[0]~224                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 96      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[0][1]                                                                                                                                                                                                                                          ; 94      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|resync_clk_array[0][0]                                                                                                                                                                                                                                          ; 94      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~40                                                                                                                                                                                                                                                                                                                                                                                                                     ; 79      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 77      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[2]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 77      ;
; dispatch:i_dispatch|pres_state.FETCH                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 76      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|seq_dq_dm_add_2t_delay_drv                                                                                                                                                                                                                                                                             ; 74      ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                                                                                                                                                                                                                                                                                                                                                     ; 74      ;
; micron_ctrl_example_driver:driver|dgen_pause~1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 73      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tu:\enable_tracking_1:alt_mem_phy_tu_instance1|mimic_path_sample_request_internal~115                                                                                ; 69      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[0]             ; 68      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[5]             ; 67      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[4]             ; 67      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[3]             ; 67      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[2]             ; 67      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_rsu:\enable_resynchronisation_calibration_and_setup_1_enable_postamble_calibration_and_setup_1:gen_80_rsu:alt_mem_phy_rsu_instance1|valid_phase_index[1]             ; 67      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_sequencer_wrapper:ddr2_sequencer_gen.seq|alt_mem_phy_sequencer:alt_mem_phy_sequencer_inst|alt_mem_phy_tdwu:alt_mem_phy_tdwu_instance1|alt_mem_phy_counter:\memory_controller_avalon_interface_true:alt_mem_phy_counter_instance2|count_internal[1]                         ; 67      ;
; micron_ctrl_example_driver:driver|reset_data                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 67      ;
; micron_ctrl_example_driver:driver|dgen_load                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 66      ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_reset_pipe:cs_n_clk_pipe_1x|ams_pipe[3]                                                                                                                                                                                          ; 66      ;
; micron_ctrl_example_driver:driver|wait_first_write_data                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 65      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector76~95                                                                                                                                                                                                                                                                                                                                                                                                                        ; 64      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector76~94                                                                                                                                                                                                                                                                                                                                                                                                                        ; 64      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector76~91                                                                                                                                                                                                                                                                                                                                                                                                                        ; 64      ;
; fpga_thermo:i_fpga_thermo|Equal0~33                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 62      ;
; fpga_thermo:i_fpga_thermo|Equal0~32                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 62      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|write_nread                                                                                                                                                                                                                                                                                                                                                                                      ; 62      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|full_o~47                                                                                                                                                                                                                                                                                                                                                                                        ; 61      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|full_o~46                                                                                                                                                                                                                                                                                                                                                                                        ; 61      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                                                                                                                                                      ; 59      ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 57      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|toggle_state                                                                                                                                                                                                                                                                                                                                                                                                                         ; 55      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                   ; Type      ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------+
; dispatch:i_dispatch|altsyncram:buf|altsyncram_4vl3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                           ; AUTO      ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8          ; 0            ; 0          ; None ; M9K_X34_Y21_N0, M9K_X42_Y23_N0, M9K_X42_Y21_N0, M9K_X34_Y23_N0, M9K_X42_Y22_N0, M9K_X42_Y24_N0, M9K_X34_Y22_N0, M9K_X34_Y24_N0 ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:dcfifo_component|dcfifo_g9t1:auto_generated|altsyncram_0j31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                ; AUTO      ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1          ; 0            ; 0          ; None ; M9K_X34_Y19_N0                                                                                                                 ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_k4c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO      ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1          ; 0            ; 0          ; None ; M9K_X42_Y27_N0                                                                                                                 ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_k4c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO      ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1          ; 0            ; 0          ; None ; M9K_X42_Y26_N0                                                                                                                 ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_auk_ddr_hp_controller_wrapper:micron_ctrl_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller:auk_ddr_hp_controller_inst|auk_ddr_hp_avalon_if:\g_local_avalon_if:av_if|scfifo:wfifo|scfifo_g4f1:auto_generated|a_dpfifo_dl71:dpfifo|dpram_t661:FIFOram|altsyncram_r4m1:altsyncram1|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; Dual Clocks  ; 32           ; 72           ; 32           ; 72           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 32                          ; 72                          ; 32                          ; 72                          ; 2304                ; 2          ; 0            ; 0          ; None ; M9K_X9_Y4_N0, M9K_X9_Y2_N0                                                                                                     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[0].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|ALTDPRAM_INSTANCE                                                           ; MLAB      ; Simple Dual Port ; --           ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 0          ; 0            ; 8          ; None ; LAB_X1_Y7_N0, LAB_X1_Y6_N0, LAB_X4_Y6_N0, LAB_X4_Y7_N0                                                                         ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_postamble:hr_poa_gen.poa_group_gen[1].poa|altsyncram:altsyncram_component|altsyncram_nbj1:auto_generated|ALTDPRAM_INSTANCE                                                           ; MLAB      ; Simple Dual Port ; --           ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 0          ; 0            ; 8          ; None ; LAB_X15_Y5_N0, LAB_X12_Y3_N0, LAB_X15_Y3_N0, LAB_X15_Y4_N0                                                                     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[0].rdp|altsyncram:ram|altsyncram_jej1:auto_generated|ALTDPRAM_INSTANCE                                                                                ; MLAB      ; Simple Dual Port ; --           ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0          ; 0            ; 32         ; None ; LAB_X4_Y1_N0, LAB_X4_Y2_N0                                                                                                     ;
; micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_read_dp_group:hr_rdp.dqs_group[1].rdp|altsyncram:ram|altsyncram_jej1:auto_generated|ALTDPRAM_INSTANCE                                                                                ; MLAB      ; Simple Dual Port ; --           ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0          ; 0            ; 32         ; None ; LAB_X7_Y3_N0, LAB_X7_Y1_N0                                                                                                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_96p3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                         ; M9K block ; Simple Dual Port ; Dual Clocks  ; 1024         ; 53           ; 1024         ; 53           ; yes                    ; no                      ; yes                    ; no                      ; 54272 ; 1024                        ; 53                          ; 1024                        ; 53                          ; 54272               ; 6          ; 0            ; 0          ; None ; M9K_X48_Y20_N0, M9K_X48_Y21_N0, M9K_X48_Y19_N0, M9K_X48_Y17_N0, M9K_X48_Y18_N0, M9K_X48_Y22_N0                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Interconnect Usage Summary                                             ;
+----------------------------------------------+-------------------------+
; Interconnect Resource Type                   ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 8,967 / 173,800 ( 5 % ) ;
; C12 interconnects                            ; 74 / 6,572 ( 1 % )      ;
; C4 interconnects                             ; 3,251 / 114,480 ( 3 % ) ;
; DIFFIOCLKs                                   ; 2 / 32 ( 6 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 62 ( 0 % )          ;
; DQS bus muxes                                ; 4 / 62 ( 6 % )          ;
; DQS-18 I/O buses                             ; 0 / 8 ( 0 % )           ;
; DQS-4 I/O buses                              ; 0 / 62 ( 0 % )          ;
; DQS-9 I/O buses                              ; 2 / 28 ( 7 % )          ;
; Direct links                                 ; 1,758 / 173,800 ( 1 % ) ;
; Global clocks                                ; 15 / 16 ( 94 % )        ;
; I/O Clock Divider Clock Outputs              ; 2 / 62 ( 3 % )          ;
; I/O Configuration Shift Register Outputs     ; 0 / 372 ( 0 % )         ;
; Local interconnects                          ; 3,112 / 38,000 ( 8 % )  ;
; NDQS bus muxes                               ; 0 / 62 ( 0 % )          ;
; NDQS-18 I/O buses                            ; 0 / 8 ( 0 % )           ;
; NDQS-9 I/O buses                             ; 0 / 28 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 1 / 4 ( 25 % )          ;
; PLL_RX_TX_SCLOCKs                            ; 1 / 4 ( 25 % )          ;
; Periphery clocks                             ; 0 / 56 ( 0 % )          ;
; Quadrant clocks                              ; 8 / 64 ( 13 % )         ;
; R20 interconnects                            ; 38 / 7,300 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 55 / 10,600 ( < 1 % )   ;
; R4 interconnects                             ; 5,475 / 193,800 ( 3 % ) ;
; Spine clocks                                 ; 32 / 104 ( 31 % )       ;
+----------------------------------------------+-------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 9.08) ; Number of LABs  (Total = 397) ;
+----------------------------------+-------------------------------+
; 1                                ; 16                            ;
; 2                                ; 5                             ;
; 3                                ; 4                             ;
; 4                                ; 8                             ;
; 5                                ; 5                             ;
; 6                                ; 9                             ;
; 7                                ; 6                             ;
; 8                                ; 7                             ;
; 9                                ; 11                            ;
; 10                               ; 326                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.44) ; Number of LABs  (Total = 397) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 316                           ;
; 1 Clock                            ; 323                           ;
; 1 Clock enable                     ; 109                           ;
; 1 Sync. clear                      ; 49                            ;
; 1 Sync. load                       ; 31                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 44                            ;
; 3 Clock enables                    ; 60                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.58) ; Number of LABs  (Total = 397) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 12                            ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 11                            ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 13                            ;
; 17                                           ; 14                            ;
; 18                                           ; 26                            ;
; 19                                           ; 30                            ;
; 20                                           ; 46                            ;
; 21                                           ; 19                            ;
; 22                                           ; 15                            ;
; 23                                           ; 13                            ;
; 24                                           ; 12                            ;
; 25                                           ; 19                            ;
; 26                                           ; 10                            ;
; 27                                           ; 9                             ;
; 28                                           ; 18                            ;
; 29                                           ; 10                            ;
; 30                                           ; 14                            ;
; 31                                           ; 9                             ;
; 32                                           ; 1                             ;
; 33                                           ; 3                             ;
; 34                                           ; 5                             ;
; 35                                           ; 5                             ;
; 36                                           ; 2                             ;
; 37                                           ; 2                             ;
; 38                                           ; 3                             ;
; 39                                           ; 6                             ;
; 40                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.40) ; Number of LABs  (Total = 397) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 12                            ;
; 1                                               ; 26                            ;
; 2                                               ; 16                            ;
; 3                                               ; 15                            ;
; 4                                               ; 16                            ;
; 5                                               ; 28                            ;
; 6                                               ; 27                            ;
; 7                                               ; 36                            ;
; 8                                               ; 29                            ;
; 9                                               ; 30                            ;
; 10                                              ; 33                            ;
; 11                                              ; 29                            ;
; 12                                              ; 26                            ;
; 13                                              ; 17                            ;
; 14                                              ; 15                            ;
; 15                                              ; 13                            ;
; 16                                              ; 7                             ;
; 17                                              ; 4                             ;
; 18                                              ; 3                             ;
; 19                                              ; 8                             ;
; 20                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.16) ; Number of LABs  (Total = 397) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 8                             ;
; 3                                            ; 10                            ;
; 4                                            ; 10                            ;
; 5                                            ; 10                            ;
; 6                                            ; 19                            ;
; 7                                            ; 13                            ;
; 8                                            ; 6                             ;
; 9                                            ; 11                            ;
; 10                                           ; 14                            ;
; 11                                           ; 17                            ;
; 12                                           ; 32                            ;
; 13                                           ; 13                            ;
; 14                                           ; 16                            ;
; 15                                           ; 13                            ;
; 16                                           ; 12                            ;
; 17                                           ; 9                             ;
; 18                                           ; 8                             ;
; 19                                           ; 12                            ;
; 20                                           ; 14                            ;
; 21                                           ; 12                            ;
; 22                                           ; 5                             ;
; 23                                           ; 15                            ;
; 24                                           ; 10                            ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 8                             ;
; 28                                           ; 11                            ;
; 29                                           ; 8                             ;
; 30                                           ; 6                             ;
; 31                                           ; 11                            ;
; 32                                           ; 2                             ;
; 33                                           ; 5                             ;
; 34                                           ; 8                             ;
; 35                                           ; 1                             ;
; 36                                           ; 6                             ;
; 37                                           ; 7                             ;
; 38                                           ; 8                             ;
; 39                                           ; 3                             ;
; 40                                           ; 7                             ;
; 41                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; On                  ;
; Error check frequency divisor                ; 2                   ;
; Enable Open Drain on CRC Error pin           ; Off                 ;
; Configuration Voltage Level                  ; 3.3V                ;
; Force Configuration Voltage Level            ; Off                 ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                      ; Destination Clock(s)                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; i_rc_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                 ; i_rc_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                 ; 61.7445           ;
; i_rc_pll|altpll_component|auto_generated|pll1|clk[2]                                                                                                                 ; i_rc_pll|altpll_component|auto_generated|pll1|clk[2]                                                                                                                 ; 54.7583           ;
; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[0]     ; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[0]     ; 86.0047           ;
; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.clk_div_master|clkout                         ; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.clk_div_master|clkout                         ; 6.11239           ;
; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.grp_gen[1].slaves_gen[0].clk_div_slave|clkout ; micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.grp_gen[1].slaves_gen[0].clk_div_slave|clkout ; 5.91816           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                       ;
+----------------------------------------------------------------------------+--------------------------------+
; Name                                                                       ; Value                          ;
+----------------------------------------------------------------------------+--------------------------------+
; Mid Wire Use - Fit Attempt 1                                               ; 5                              ;
; Mid Slack - Fit Attempt 1                                                  ; -3602                          ;
; Internal Atom Count - Fit Attempt 1                                        ; 8439                           ;
; LE/ALM Count - Fit Attempt 1                                               ; 3385                           ;
; LAB Count - Fit Attempt 1                                                  ; 412                            ;
; Outputs per Lab - Fit Attempt 1                                            ; 8.323                          ;
; Inputs per LAB - Fit Attempt 1                                             ; 16.629                         ;
; Global Inputs per LAB - Fit Attempt 1                                      ; 1.490                          ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1              ; 0:363;1:48;2:1                 ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                       ; 0:91;1:87;2:101;3:107;4:23;5:3 ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1   ; 0:98;1:98;2:99;3:99;4:16;5:2   ;
; LAB Constraint 'global controls' - Fit Attempt 1                           ; 0:30;1:190;2:150;3:37;4:5      ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1         ; 0:405;1:7                      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                ; 0:26;1:161;2:105;3:120         ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                          ; 0:26;1:335;2:51                ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1            ; 0:344;1:41;2:27                ;
; LAB Constraint 'aclear used constraint' - Fit Attempt 1                    ; 0:26;1:304;2:82                ;
; LAB Constraint 'synch load or synch clear used constraint' - Fit Attempt 1 ; 0:310;1:102                    ;
; LAB Constraint 'synch load or synch clear used constraint' - Fit Attempt 1 ; 0:370;1:42                     ;
; LAB Constraint 'sync clear used constraint' - Fit Attempt 1                ; 0:346;1:66                     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                  ; 0:404;1:8                      ;
; LEs in Chains - Fit Attempt 1                                              ; 637                            ;
; LEs in Long Chains - Fit Attempt 1                                         ; 115                            ;
; LABs with Chains - Fit Attempt 1                                           ; 68                             ;
; LABs with Multiple Chains - Fit Attempt 1                                  ; 12                             ;
; Time - Fit Attempt 1                                                       ; 19                             ;
; Time in tsm_tan.dll - Fit Attempt 1                                        ; 1.219                          ;
+----------------------------------------------------------------------------+--------------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+--------------------------------------+--------+
; Name                                 ; Value  ;
+--------------------------------------+--------+
; Early Wire Use - Fit Attempt 1       ; 2      ;
; Early Slack - Fit Attempt 1          ; -3573  ;
; Mid Wire Use - Fit Attempt 1         ; 3      ;
; Mid Slack - Fit Attempt 1            ; -3573  ;
; Mid Wire Use - Fit Attempt 1         ; 2      ;
; Mid Slack - Fit Attempt 1            ; -3573  ;
; Late Wire Use - Fit Attempt 1        ; 3      ;
; Late Slack - Fit Attempt 1           ; -3573  ;
; Peak Regional Wire - Fit Attempt 1   ; 15.226 ;
; Time - Fit Attempt 1                 ; 42     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 8.656  ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 8.016  ;
+--------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -3930  ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Peak Regional Wire - Fit Attempt 1  ; 12     ;
; Mid Slack - Fit Attempt 1           ; -3965  ;
; Late Slack - Fit Attempt 1          ; -3965  ;
; Late Wire Use - Fit Attempt 1       ; 3      ;
; Time - Fit Attempt 1                ; 103    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 33.797 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Fri Aug 21 13:07:00 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off readout_card_stratix_iii -c readout_card_stratix_iii
Info: Using INI file C:/mce/cards/readout_card/readout_card/synth_stratix_iii/quartus.ini
Info: Parallel compilation is enabled and will use up to 2 processors
Info: Selected device EP3SE50F780C4 for design "readout_card_stratix_iii"
Info: Core supply voltage is 1.1V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Compensate clock of PLL "adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|pll1" has been set to LVDS Clock
Warning: Implemented PLL "adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|pll1" as Left/Right PLL type, but with warnings
    Warning: Can't achieve requested value 0.0 degrees for clock output adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -360.3 degrees
    Info: Implementing clock multiplication of 14, clock division of 1, and phase shift of -360 degrees (-1429 ps) for adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 129 degrees (3571 ps) for adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -26 degrees (-1429 ps) for adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 154 degrees (8571 ps) for adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[3] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 219 degrees (12143 ps) for adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[4] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3SL50F780C4 is compatible
    Info: Device EP3SL50F780I4 is compatible
    Info: Device EP3SL70F780C4 is compatible
    Info: Device EP3SL70F780I4 is compatible
    Info: Device EP3SL110F780C4 is compatible
    Info: Device EP3SL110F780I4 is compatible
    Info: Device EP3SL150F780C4 is compatible
    Info: Device EP3SL150F780I4 is compatible
    Info: Device EP3SL150F780C4ES is compatible
    Info: Device EP3SL200H780C4 is compatible
    Info: Device EP3SL200H780I4 is compatible
    Info: Device EP3SE260H780C4 is compatible
    Info: Device EP3SE260H780I4 is compatible
    Info: Device EP3SE50F780I4 is compatible
    Info: Device EP3SE80F780C4 is compatible
    Info: Device EP3SE80F780I4 is compatible
    Info: Device EP3SE110F780C4 is compatible
    Info: Device EP3SE110F780I4 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location N21
    Info: Pin ~ALTERA_CRC_ERROR~ is reserved at location P23
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 17 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "adc2_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc2_lvds_p(n)"
    Warning: Pin "adc3_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc3_lvds_p(n)"
    Warning: Pin "adc4_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc4_lvds_p(n)"
    Warning: Pin "adc5_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc5_lvds_p(n)"
    Warning: Pin "adc6_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc6_lvds_p(n)"
    Warning: Pin "adc7_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc7_lvds_p(n)"
    Warning: Pin "adc_clk_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc_clk_p(n)"
    Warning: Pin "dac7_dfb_dat[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "dac7_dfb_dat[5](n)"
    Warning: Pin "dac7_dfb_dat[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "dac7_dfb_dat[6](n)"
    Warning: Pin "dac_clk[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "dac_clk[2](n)"
    Warning: Pin "dac_dat[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "dac_dat[1](n)"
    Warning: Pin "dac_dat[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "dac_dat[2](n)"
    Warning: Pin "bias_dac_ncs[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "bias_dac_ncs[0](n)"
    Warning: Pin "bias_dac_ncs[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "bias_dac_ncs[3](n)"
    Warning: Pin "adc_fco_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc_fco_p(n)"
    Warning: Pin "adc0_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc0_lvds_p(n)"
    Warning: Pin "adc1_lvds_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "adc1_lvds_p(n)"
Info: Created on-chip termination control block "termination_blk0" 
Info: Created on-chip termination Rup pin "termination_blk0~_rup_pad" 
Info: Created on-chip termination Rdn pin "termination_blk0~_rdn_pad" 
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk" 
Warning: No exact pin location assignment(s) for 21 pins of 273 total pins
    Info: Pin dac5_dfb_dat[2] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[3] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[4] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[5] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[6] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[7] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[8] not assigned to an exact location on the device
    Info: Pin dac5_dfb_dat[9] not assigned to an exact location on the device
    Info: Pin dac7_dfb_dat[5] not assigned to an exact location on the device
    Info: Pin dac7_dfb_dat[6] not assigned to an exact location on the device
    Info: Pin dac7_dfb_dat[8] not assigned to an exact location on the device
    Info: Pin dac7_dfb_dat[9] not assigned to an exact location on the device
    Info: Pin dac_clk[2] not assigned to an exact location on the device
    Info: Pin dac_dat[1] not assigned to an exact location on the device
    Info: Pin dac_dat[2] not assigned to an exact location on the device
    Info: Pin dac_dat[3] not assigned to an exact location on the device
    Info: Pin bias_dac_ncs[0] not assigned to an exact location on the device
    Info: Pin bias_dac_ncs[3] not assigned to an exact location on the device
    Info: Pin offset_dac_ncs[1] not assigned to an exact location on the device
    Info: Pin offset_dac_ncs[2] not assigned to an exact location on the device
    Info: Pin offset_dac_ncs[3] not assigned to an exact location on the device
Info: Implemented PLL "micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|micron_ctrl_phy_alt_mem_phy_pll:half_rate.pll|altpll:altpll_component|altpll_8pg3:auto_generated|pll1" as Left/Right PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 30 degrees (833 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of -90 degrees (-1250 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 240 degrees (6667 ps) for micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x port
Info: Implemented PLL "rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|pll1" as Top/Bottom PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[4] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[5] port
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: '../../ddr2_sdram_ctrl/source/rtl/micron_ctrl_example_top.sdc'
Info: Reading SDC File: '../../ddr2_sdram_ctrl/source/rtl/micron_ctrl_phy_ddr_timing.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {i_rc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {i_rc_pll|altpll_component|auto_generated|pll1|clk[0]} {i_rc_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]} {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {i_rc_pll|altpll_component|auto_generated|pll1|clk[4]} {i_rc_pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {i_rc_pll|altpll_component|auto_generated|pll1|clk[5]} {i_rc_pll|altpll_component|auto_generated|pll1|clk[5]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -phase 30.00 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[0]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 8 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 8 -phase -90.00 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[3]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 8 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[4]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}
    Info: create_generated_clock -source {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -phase 240.00 -duty_cycle 50.00 -name {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]} {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}
    Info: create_generated_clock -source {i_adc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 14 -phase -360.00 -duty_cycle 50.00 -name {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]} {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {i_adc_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 128.57 -duty_cycle 21.00 -name {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]} {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {i_adc_pll|altpll_component|auto_generated|pll1|inclk[0]} -phase -25.71 -duty_cycle 18.00 -name {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]} {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {i_adc_pll|altpll_component|auto_generated|pll1|inclk[0]} -phase 154.29 -duty_cycle 18.00 -name {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]} {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {i_adc_pll|altpll_component|auto_generated|pll1|inclk[0]} -phase 218.57 -duty_cycle 18.00 -name {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]} {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {altera_internal_jtag|tck} -divide_by 0 -multiply_by 0 -name {altera_internal_jtag|tckutap} {altera_internal_jtag|tckutap}
    Info: set_multicycle_path -setup -start 7 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|clk0}]
    Info: set_multicycle_path -hold -start 6 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|clk0}]
    Info: set_false_path -to [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|datain}]
    Info: set_multicycle_path -setup -start 7 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|clk0}]
    Info: set_multicycle_path -hold -start 6 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|clk0}]
    Info: set_false_path -to [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|datain}]
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call.
Info: Reading SDC File: 'readout_card_stratix_iii.sdc'
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_rc_pll|altpll_component|auto_generated|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_rc_pll|altpll_component|auto_generated|clk[2]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_rc_pll|altpll_component|auto_generated|clk[4]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_rc_pll|altpll_component|auto_generated|clk[5]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|phy_clk_1x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|mem_clk_2x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|write_clk_2x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|resync_clk_2x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|measure_clk_1x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|ac_clk_1x. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_adc_pll|altpll_component|auto_generated|wire_pll1_clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_adc_pll|altpll_component|auto_generated|wire_pll1_clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_adc_pll|altpll_component|auto_generated|wire_pll1_clk[2]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_adc_pll|altpll_component|auto_generated|wire_pll1_clk[3]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: i_adc_pll|altpll_component|auto_generated|wire_pll1_clk[4]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: altera_internal_jtag~TCKUTAP. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info: Deriving PLL Clocks
    Info: set_multicycle_path -setup -start 7 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|clk0}]
    Info: set_multicycle_path -hold -start 6 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|clk0}]
    Info: set_false_path -to [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_1|datain}]
    Info: set_multicycle_path -setup -start 7 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|clk0}]
    Info: set_multicycle_path -hold -start 6 -from [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|clk0}]
    Info: set_false_path -to [get_pins { i_adc_serdes|altlvds_rx_component|auto_generated|rx_0|datain}]
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_g9t1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ed9:dffpipe9|dffe10a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_dd9:dffpipe6|dffe7a* 
Warning: The master clock for this clock assignment could not be derived.  Clock: altera_internal_jtag|tckutap was not created.
    Warning: No clocks found on or feeding the specified source node: altera_internal_jtag|tck
Warning: Node: altera_reserved_tck was determined to be a clock but was found without an associated clock assignment.
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddio_memclk_gen.mem_clk_ddio  from: muxsel  to: dataout
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[0].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[0].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[1].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[2].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[4].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[5].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[6].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[7].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_ip|ddr_dqs_enable_ctrl_gen.dqs_enable_atom|dqsin  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[0].dqs_ip|ddr_dqs_enable_ctrl_gen.dqs_enable_atom~DFFIN
    Info: Cell: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_ip|gen_ddr_dqs_delay_chain.gen_dqs_delay_chain_no_offset.delay_chain  from: dqsin  to: dqsbusout
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_ip|half_rate_dqs_enable_gen.ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[0].dqs_ip|half_rate_dqs_enable_gen.ddio~dffhi1
    Info: Cell: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqs_op|dqs_ddio_out_gen.ddr_ddio_phase_align_gen.dqs_ddio_inst  from: muxsel  to: dataout
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqs_op|half_rate_oe_ddio_gen.oe_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|half_rate_oe_ddio_gen.oe_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqs_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqs_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|half_rate_oe_ddio_gen.oe_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|half_rate_oe_ddio_gen.oe_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[0].dqs_op_gen.dqsn_op_gen.dqsn_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dm:dqs_group[1].dm_gen.dm_pad_gen[0].dm_pad|half_rate.dqm_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[0].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[1].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[2].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[3].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[4].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[5].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[6].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|half_rate_dqo_gen.dqo_ddio_in_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|half_rate_dqoe_gen.dqoe_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[1].dq[7].dq_pad|oct_gen.half_rate_dqoct_gen.dqoct_ddio_in_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_ip|ddr_dqs_enable_ctrl_gen.dqs_enable_atom|dqsin  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[1].dqs_ip|ddr_dqs_enable_ctrl_gen.dqs_enable_atom~DFFIN
    Info: Cell: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_ip|gen_ddr_dqs_delay_chain.gen_dqs_delay_chain_no_offset.delay_chain  from: dqsin  to: dqsbusout
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_ip|half_rate_dqs_enable_gen.ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_ip:dqs_group[1].dqs_ip|half_rate_dqs_enable_gen.ddio~dffhi1
    Info: Cell: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqs_op|dqs_ddio_out_gen.ddr_ddio_phase_align_gen.dqs_ddio_inst  from: muxsel  to: dataout
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_h|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_h~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_l|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|dqs_ddio_out_gen.dqs_ddio_out_half_rate_gen.o_ddio_l~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqs_op|half_rate_oe_ddio_gen.oe_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|half_rate_oe_ddio_gen.oe_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqs_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqs_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|half_rate_oe_ddio_gen.oe_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|half_rate_oe_ddio_gen.oe_ddio~dffhi1
    Info: From: micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio|clkhi  to: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dqs_op:dqs_group[1].dqs_op_gen.dqsn_op_gen.dqsn_op|oct_ddio_gen.dqs_oct_half_rate_gen.oct_ddio~dffhi1
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[4]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {i_adc_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {adc_fco_p}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {adc_fco_p}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {adc_fco_p}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {adc_fco_p}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {adc_fco_p}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {adc_fco_p}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {adc_fco_p}] -rise_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {adc_fco_p}] -fall_to [get_clocks {i_rc_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
Info: PLL cross checking found inconsistent PLL clock settings:
    Info: Node: altera_internal_jtag|tckutap was found missing 1 generated clock that corresponds to a base clock with a period of: 100.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 33 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000    adc_fco_p
    Info:    1.428 i_adc_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 i_adc_pll|altpll_component|auto_generated|pll1|clk[1]
    Info:   20.000 i_adc_pll|altpll_component|auto_generated|pll1|clk[2]
    Info:   20.000 i_adc_pll|altpll_component|auto_generated|pll1|clk[3]
    Info:   20.000 i_adc_pll|altpll_component|auto_generated|pll1|clk[4]
    Info:   20.000 i_rc_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 i_rc_pll|altpll_component|auto_generated|pll1|clk[2]
    Info:   20.000 i_rc_pll|altpll_component|auto_generated|pll1|clk[4]
    Info:   20.000 i_rc_pll|altpll_component|auto_generated|pll1|clk[5]
    Info:   40.000        inclk
    Info:   40.000    inclk_ddr
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[0]
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[1]
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[3]
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[4]
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[5]
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|half_rate.pll|altpll_component|auto_generated|pll1|clk[6]
    Info:   20.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.clk_div_master|clkout
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.grp_gen[0].slaves_gen[1].clk_div_slave|clkout
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.grp_gen[1].slaves_gen[0].clk_div_slave|clkout
    Info:   10.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_inst|dpio|ddr_clkdiv_gen.grp_gen[1].slaves_gen[1].clk_div_slave|clkout
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_fall
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_ac_rise
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDQSS
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_n_mem_clk_n[0]_tDSS
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_fall
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_ac_rise
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDQSS
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ck_p_mem_clk[0]_tDSS
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ddr_dqsin_mem_dqs[0]
    Info:    5.000 micron_ctrl_inst|micron_ctrl_controller_phy_inst|alt_mem_phy_inst|micron_ctrl_phy_ddr_dqsin_mem_dqs[1]
Info: Automatically promoted node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C3 of PLL_R2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C5 of PLL_R2)
    Info: Automatically promoted destinations to use location or clock signal Regional Clock CLKCTRL_R33
        Info: Assigned fan-out of node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] to Dual-Regional Clock region from (26, 0) to (53, 51)
    Info: Automatically promoted destinations to use location or clock signal Regional Clock CLKCTRL_R43
        Info: Assigned fan-out of node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[1] to Dual-Regional Clock region from (26, 0) to (53, 51)
Info: Automatically promoted node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_R2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_R2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node adc_pll_stratix_iii:i_adc_pll|altpll:altpll_component|adc_pll_stratix_iii_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C2 of PLL_R2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x (placed in counter C2 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R0
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R10
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|ac_clk_1x to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x (placed in counter C5 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R7
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R3
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|measure_clk_1x to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x (placed in counter C4 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R8
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R4
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|mem_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_clk_1x (placed in counter C0 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x (placed in counter C3 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R9
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R5
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|resync_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk 
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R6
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R2
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|scan_clk to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Promoted node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x (placed in counter C1 of PLL_L2)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R1
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
    Info: Promoted destinations to use location or clock signal Regional Clock CLKCTRL_R11
        Info: Assigned fan-out of node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|write_clk_2x to Dual-Regional Clock region from (0, 0) to (25, 51)
Info: Automatically promoted node rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[0] (placed in counter C0 of PLL_T1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[2] (placed in counter C1 of PLL_T1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[4] (placed in counter C3 of PLL_T1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node rc_pll_stratix_iii:i_rc_pll|altpll:altpll_component|altpll_2bo2:auto_generated|clk[5] (placed in counter C2 of PLL_T1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node dev_clr_n~input (placed in PIN R27 (CLK3p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node rst
        Info: Destination node micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n
Info: Automatically promoted node rst 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena
Info: Automatically promoted node sld_hub:sld_hub_inst|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
        Info: Destination node sld_hub:sld_hub_inst|hub_mode_reg[2]~618
        Info: Destination node sld_hub:sld_hub_inst|hub_mode_reg[2]~619
        Info: Destination node sld_hub:sld_hub_inst|hub_mode_reg[2]~0
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~350
        Info: Destination node sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state~3
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type I/O Output Buffer
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 14 (unused VREF, 3.3V VCCIO, 0 input, 14 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has 1.8V VCCIO pins. 7 total pin(s) used --  30 pins available
        Info: I/O bank number 1C does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  12 pins available
        Info: I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  21 pins available
        Info: I/O bank number 2A uses 0.9V VREF pins and has 1.8V VCCIO pins. 11 total pin(s) used --  21 pins available
        Info: I/O bank number 3A uses 0.9V VREF pins and has 1.8V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info: I/O bank number 3C does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  22 pins available
        Info: I/O bank number 4C does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  5 pins available
        Info: I/O bank number 4A does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  20 pins available
        Info: I/O bank number 5A does not use VREF pins and has 2.5V VCCIO pins. 18 total pin(s) used --  14 pins available
        Info: I/O bank number 5C does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  7 pins available
        Info: I/O bank number 6C does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  12 pins available
        Info: I/O bank number 6A does not use VREF pins and has 3.3V VCCIO pins. 27 total pin(s) used --  5 pins available
        Info: I/O bank number 7A does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  15 pins available
        Info: I/O bank number 7C does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  16 pins available
        Info: I/O bank number 8C does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  3 pins available
        Info: I/O bank number 8A does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk0" 
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk1" 
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk2" 
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk3" 
Info: Created on-chip termination logic block "termination_blk0~_s2p_logic_blk4" 
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter -- changes to this connectivity may affect fitting results
    Warning: Differential I/O pin adc4_lvds_p does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc6_lvds_p does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin dac7_dfb_dat[5] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin dac7_dfb_dat[6] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin dac_clk[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin dac_dat[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin dac_dat[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin bias_dac_ncs[3] does not connect to any SERDES receiver or transmitter
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:11
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type I/O Output Buffer
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "ddr_a[0]"
    Warning: Ignored I/O standard assignment to node "ddr_a[10]"
    Warning: Ignored I/O standard assignment to node "ddr_a[11]"
    Warning: Ignored I/O standard assignment to node "ddr_a[12]"
    Warning: Ignored I/O standard assignment to node "ddr_a[1]"
    Warning: Ignored I/O standard assignment to node "ddr_a[2]"
    Warning: Ignored I/O standard assignment to node "ddr_a[3]"
    Warning: Ignored I/O standard assignment to node "ddr_a[4]"
    Warning: Ignored I/O standard assignment to node "ddr_a[5]"
    Warning: Ignored I/O standard assignment to node "ddr_a[6]"
    Warning: Ignored I/O standard assignment to node "ddr_a[7]"
    Warning: Ignored I/O standard assignment to node "ddr_a[8]"
    Warning: Ignored I/O standard assignment to node "ddr_a[9]"
    Warning: Ignored I/O standard assignment to node "ddr_ba[0]"
    Warning: Ignored I/O standard assignment to node "ddr_ba[1]"
    Warning: Ignored I/O standard assignment to node "ddr_cas_n"
    Warning: Ignored I/O standard assignment to node "ddr_cke[0]"
    Warning: Ignored I/O standard assignment to node "ddr_clk[0]"
    Warning: Ignored I/O standard assignment to node "ddr_cs_n"
    Warning: Ignored I/O standard assignment to node "ddr_dq[0]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[10]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[11]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[12]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[13]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[14]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[15]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[1]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[2]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[3]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[4]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[5]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[6]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[7]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[8]"
    Warning: Ignored I/O standard assignment to node "ddr_dq[9]"
    Warning: Ignored I/O standard assignment to node "ddr_dqs[0]"
    Warning: Ignored I/O standard assignment to node "ddr_dqs[1]"
    Warning: Ignored I/O standard assignment to node "ddr_ldm[0]"
    Warning: Ignored I/O standard assignment to node "ddr_odt[0]"
    Warning: Ignored I/O standard assignment to node "ddr_ras_n"
    Warning: Ignored I/O standard assignment to node "ddr_udm[0]"
    Warning: Ignored I/O standard assignment to node "ddr_we_n"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "dac_fb_clk[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_fb_clk[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_a[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_ba[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_ba[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_cas_n" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_cke[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_clk[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_cs_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dq[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dqs[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_dqs[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_ldm[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_odt[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_ras_n" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_udm[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ddr_we_n" is assigned to location or region, but does not exist in design
    Warning: Node "led_grn" is assigned to location or region, but does not exist in design
    Warning: Node "led_red" is assigned to location or region, but does not exist in design
    Warning: Node "led_ylw" is assigned to location or region, but does not exist in design
    Warning: Node "nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sid[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sid[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sid[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sid[3]" is assigned to location or region, but does not exist in design
    Warning: Node "wdi" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:38
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:19
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:09
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:42
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 11% of the available device resources in the region that extends from location X32_Y13 to location X42_Y25
Info: Fitter routing operations ending: elapsed time is 00:01:43
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP3SE50F780C4 are preliminary
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP3SE50F780C4 are preliminary
Info: Delay annotation completed successfully
Warning: Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin adc_sdio has a permanently enabled output enable
    Info: Pin mem_clk[0] has a permanently enabled output enable
    Info: Pin mem_clk_n[0] has a permanently enabled output enable
Warning: Following 180 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin adc_sclk has VCC driving its datain port
    Info: Pin adc_csb_n has GND driving its datain port
    Info: Pin adc_pdwn has GND driving its datain port
    Info: Pin dac0_dfb_dat[0] has GND driving its datain port
    Info: Pin dac0_dfb_dat[1] has GND driving its datain port
    Info: Pin dac0_dfb_dat[2] has GND driving its datain port
    Info: Pin dac0_dfb_dat[3] has GND driving its datain port
    Info: Pin dac0_dfb_dat[4] has GND driving its datain port
    Info: Pin dac0_dfb_dat[5] has GND driving its datain port
    Info: Pin dac0_dfb_dat[6] has GND driving its datain port
    Info: Pin dac0_dfb_dat[7] has GND driving its datain port
    Info: Pin dac0_dfb_dat[8] has GND driving its datain port
    Info: Pin dac0_dfb_dat[9] has GND driving its datain port
    Info: Pin dac0_dfb_dat[10] has GND driving its datain port
    Info: Pin dac0_dfb_dat[11] has GND driving its datain port
    Info: Pin dac0_dfb_dat[12] has GND driving its datain port
    Info: Pin dac0_dfb_dat[13] has GND driving its datain port
    Info: Pin dac1_dfb_dat[0] has GND driving its datain port
    Info: Pin dac1_dfb_dat[1] has GND driving its datain port
    Info: Pin dac1_dfb_dat[2] has GND driving its datain port
    Info: Pin dac1_dfb_dat[3] has GND driving its datain port
    Info: Pin dac1_dfb_dat[4] has GND driving its datain port
    Info: Pin dac1_dfb_dat[5] has GND driving its datain port
    Info: Pin dac1_dfb_dat[6] has GND driving its datain port
    Info: Pin dac1_dfb_dat[7] has GND driving its datain port
    Info: Pin dac1_dfb_dat[8] has GND driving its datain port
    Info: Pin dac1_dfb_dat[9] has GND driving its datain port
    Info: Pin dac1_dfb_dat[10] has GND driving its datain port
    Info: Pin dac1_dfb_dat[11] has GND driving its datain port
    Info: Pin dac1_dfb_dat[12] has GND driving its datain port
    Info: Pin dac1_dfb_dat[13] has GND driving its datain port
    Info: Pin dac2_dfb_dat[0] has GND driving its datain port
    Info: Pin dac2_dfb_dat[1] has GND driving its datain port
    Info: Pin dac2_dfb_dat[2] has GND driving its datain port
    Info: Pin dac2_dfb_dat[3] has GND driving its datain port
    Info: Pin dac2_dfb_dat[4] has GND driving its datain port
    Info: Pin dac2_dfb_dat[5] has GND driving its datain port
    Info: Pin dac2_dfb_dat[6] has GND driving its datain port
    Info: Pin dac2_dfb_dat[7] has GND driving its datain port
    Info: Pin dac2_dfb_dat[8] has GND driving its datain port
    Info: Pin dac2_dfb_dat[9] has GND driving its datain port
    Info: Pin dac2_dfb_dat[10] has GND driving its datain port
    Info: Pin dac2_dfb_dat[11] has GND driving its datain port
    Info: Pin dac2_dfb_dat[12] has GND driving its datain port
    Info: Pin dac2_dfb_dat[13] has GND driving its datain port
    Info: Pin dac3_dfb_dat[0] has GND driving its datain port
    Info: Pin dac3_dfb_dat[1] has GND driving its datain port
    Info: Pin dac3_dfb_dat[2] has GND driving its datain port
    Info: Pin dac3_dfb_dat[3] has GND driving its datain port
    Info: Pin dac3_dfb_dat[4] has GND driving its datain port
    Info: Pin dac3_dfb_dat[5] has GND driving its datain port
    Info: Pin dac3_dfb_dat[6] has GND driving its datain port
    Info: Pin dac3_dfb_dat[7] has GND driving its datain port
    Info: Pin dac3_dfb_dat[8] has GND driving its datain port
    Info: Pin dac3_dfb_dat[9] has GND driving its datain port
    Info: Pin dac3_dfb_dat[10] has GND driving its datain port
    Info: Pin dac3_dfb_dat[11] has GND driving its datain port
    Info: Pin dac3_dfb_dat[12] has GND driving its datain port
    Info: Pin dac3_dfb_dat[13] has GND driving its datain port
    Info: Pin dac4_dfb_dat[0] has GND driving its datain port
    Info: Pin dac4_dfb_dat[1] has GND driving its datain port
    Info: Pin dac4_dfb_dat[2] has GND driving its datain port
    Info: Pin dac4_dfb_dat[3] has GND driving its datain port
    Info: Pin dac4_dfb_dat[4] has GND driving its datain port
    Info: Pin dac4_dfb_dat[5] has GND driving its datain port
    Info: Pin dac4_dfb_dat[6] has GND driving its datain port
    Info: Pin dac4_dfb_dat[7] has GND driving its datain port
    Info: Pin dac4_dfb_dat[8] has GND driving its datain port
    Info: Pin dac4_dfb_dat[9] has GND driving its datain port
    Info: Pin dac4_dfb_dat[10] has GND driving its datain port
    Info: Pin dac4_dfb_dat[11] has GND driving its datain port
    Info: Pin dac4_dfb_dat[12] has GND driving its datain port
    Info: Pin dac4_dfb_dat[13] has GND driving its datain port
    Info: Pin dac5_dfb_dat[0] has GND driving its datain port
    Info: Pin dac5_dfb_dat[1] has GND driving its datain port
    Info: Pin dac5_dfb_dat[2] has GND driving its datain port
    Info: Pin dac5_dfb_dat[3] has GND driving its datain port
    Info: Pin dac5_dfb_dat[4] has GND driving its datain port
    Info: Pin dac5_dfb_dat[5] has GND driving its datain port
    Info: Pin dac5_dfb_dat[6] has GND driving its datain port
    Info: Pin dac5_dfb_dat[7] has GND driving its datain port
    Info: Pin dac5_dfb_dat[8] has GND driving its datain port
    Info: Pin dac5_dfb_dat[9] has GND driving its datain port
    Info: Pin dac5_dfb_dat[10] has GND driving its datain port
    Info: Pin dac5_dfb_dat[11] has GND driving its datain port
    Info: Pin dac5_dfb_dat[12] has GND driving its datain port
    Info: Pin dac5_dfb_dat[13] has GND driving its datain port
    Info: Pin dac6_dfb_dat[0] has GND driving its datain port
    Info: Pin dac6_dfb_dat[1] has GND driving its datain port
    Info: Pin dac6_dfb_dat[2] has GND driving its datain port
    Info: Pin dac6_dfb_dat[3] has GND driving its datain port
    Info: Pin dac6_dfb_dat[4] has GND driving its datain port
    Info: Pin dac6_dfb_dat[5] has GND driving its datain port
    Info: Pin dac6_dfb_dat[6] has GND driving its datain port
    Info: Pin dac6_dfb_dat[7] has GND driving its datain port
    Info: Pin dac6_dfb_dat[8] has GND driving its datain port
    Info: Pin dac6_dfb_dat[9] has GND driving its datain port
    Info: Pin dac6_dfb_dat[10] has GND driving its datain port
    Info: Pin dac6_dfb_dat[11] has GND driving its datain port
    Info: Pin dac6_dfb_dat[12] has GND driving its datain port
    Info: Pin dac6_dfb_dat[13] has GND driving its datain port
    Info: Pin dac7_dfb_dat[0] has GND driving its datain port
    Info: Pin dac7_dfb_dat[1] has GND driving its datain port
    Info: Pin dac7_dfb_dat[2] has GND driving its datain port
    Info: Pin dac7_dfb_dat[3] has GND driving its datain port
    Info: Pin dac7_dfb_dat[4] has GND driving its datain port
    Info: Pin dac7_dfb_dat[5] has GND driving its datain port
    Info: Pin dac7_dfb_dat[6] has GND driving its datain port
    Info: Pin dac7_dfb_dat[7] has GND driving its datain port
    Info: Pin dac7_dfb_dat[8] has GND driving its datain port
    Info: Pin dac7_dfb_dat[9] has GND driving its datain port
    Info: Pin dac7_dfb_dat[10] has GND driving its datain port
    Info: Pin dac7_dfb_dat[11] has GND driving its datain port
    Info: Pin dac7_dfb_dat[12] has GND driving its datain port
    Info: Pin dac7_dfb_dat[13] has GND driving its datain port
    Info: Pin dac_dfb_clk[0] has GND driving its datain port
    Info: Pin dac_dfb_clk[1] has GND driving its datain port
    Info: Pin dac_dfb_clk[2] has GND driving its datain port
    Info: Pin dac_dfb_clk[3] has GND driving its datain port
    Info: Pin dac_dfb_clk[4] has GND driving its datain port
    Info: Pin dac_dfb_clk[5] has GND driving its datain port
    Info: Pin dac_dfb_clk[6] has GND driving its datain port
    Info: Pin dac_dfb_clk[7] has GND driving its datain port
    Info: Pin dac_clk[0] has GND driving its datain port
    Info: Pin dac_clk[1] has GND driving its datain port
    Info: Pin dac_clk[2] has GND driving its datain port
    Info: Pin dac_clk[3] has GND driving its datain port
    Info: Pin dac_clk[4] has GND driving its datain port
    Info: Pin dac_clk[5] has GND driving its datain port
    Info: Pin dac_clk[6] has GND driving its datain port
    Info: Pin dac_clk[7] has GND driving its datain port
    Info: Pin dac_dat[0] has GND driving its datain port
    Info: Pin dac_dat[1] has GND driving its datain port
    Info: Pin dac_dat[2] has GND driving its datain port
    Info: Pin dac_dat[3] has GND driving its datain port
    Info: Pin dac_dat[4] has GND driving its datain port
    Info: Pin dac_dat[5] has GND driving its datain port
    Info: Pin dac_dat[6] has GND driving its datain port
    Info: Pin dac_dat[7] has GND driving its datain port
    Info: Pin bias_dac_ncs[0] has GND driving its datain port
    Info: Pin bias_dac_ncs[1] has GND driving its datain port
    Info: Pin bias_dac_ncs[2] has GND driving its datain port
    Info: Pin bias_dac_ncs[3] has GND driving its datain port
    Info: Pin bias_dac_ncs[4] has GND driving its datain port
    Info: Pin bias_dac_ncs[5] has GND driving its datain port
    Info: Pin bias_dac_ncs[6] has GND driving its datain port
    Info: Pin bias_dac_ncs[7] has GND driving its datain port
    Info: Pin offset_dac_ncs[0] has GND driving its datain port
    Info: Pin offset_dac_ncs[1] has GND driving its datain port
    Info: Pin offset_dac_ncs[2] has GND driving its datain port
    Info: Pin offset_dac_ncs[3] has GND driving its datain port
    Info: Pin offset_dac_ncs[4] has GND driving its datain port
    Info: Pin offset_dac_ncs[5] has GND driving its datain port
    Info: Pin offset_dac_ncs[6] has GND driving its datain port
    Info: Pin offset_dac_ncs[7] has GND driving its datain port
    Info: Pin ttl_dir1 has VCC driving its datain port
    Info: Pin ttl_out1 has GND driving its datain port
    Info: Pin ttl_dir2 has GND driving its datain port
    Info: Pin ttl_out2 has GND driving its datain port
    Info: Pin ttl_dir3 has GND driving its datain port
    Info: Pin ttl_out3 has GND driving its datain port
    Info: Pin rs232_tx has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin test_complete has GND driving its datain port
    Info: Pin test_status[3] has GND driving its datain port
    Info: Pin test_status[4] has GND driving its datain port
    Info: Pin test_status[5] has GND driving its datain port
    Info: Pin test_status[6] has GND driving its datain port
    Info: Pin test_status[7] has GND driving its datain port
    Info: Pin mictor_clk has GND driving its datain port
    Info: Pin adc_sdio has GND driving its datain port
    Info: Pin dac7_dfb_dat[5](n) has GND driving its datain port
    Info: Pin dac7_dfb_dat[6](n) has GND driving its datain port
    Info: Pin dac_clk[2](n) has GND driving its datain port
    Info: Pin dac_dat[1](n) has GND driving its datain port
    Info: Pin dac_dat[2](n) has GND driving its datain port
    Info: Pin bias_dac_ncs[0](n) has GND driving its datain port
    Info: Pin bias_dac_ncs[3](n) has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: fpga_thermo:i_fpga_thermo|smb_master:master2|pres_state.IDLE~862 (inverted)
        Info: Type bi-directional pin smb_data uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: group 517035168
        Info: Type bi-directional pin mem_dq[3] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[11] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqsn[1] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[2] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[10] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqsn[0] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type output pin mem_dm[0] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[1] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[5] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[9] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[13] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqs[1] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[0] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[4] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[8] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[12] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqs[0] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[7] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[15] uses the SSTL-18 Class I I/O standard
        Info: Type output pin mem_dm[1] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[6] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[14] uses the SSTL-18 Class I I/O standard
    Info: Following pins have the same output enable: id_thermo:i_id_thermo|one_wire_master:master|Selector7~906 (inverted)
        Info: Type bi-directional pin card_id uses the 3.3-V LVTTL I/O standard
Info: Following groups of pins have the same dynamic on-chip termination control
    Info: Following pins have the same dynamic on-chip termination control: micron_ctrl:micron_ctrl_inst|micron_ctrl_controller_phy:micron_ctrl_controller_phy_inst|micron_ctrl_phy:alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy:micron_ctrl_phy_alt_mem_phy_inst|micron_ctrl_phy_alt_mem_phy_dp_io:dpio|micron_ctrl_phy_alt_mem_phy_dq_io:dqs_group[0].dq[3].dq_pad|dqoct_delayed2
        Info: Type bi-directional pin mem_dq[3] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[11] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqsn[1] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[2] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[6] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[10] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[14] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqsn[0] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[1] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[5] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[9] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[13] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqs[1] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[0] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[4] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[8] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[12] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dqs[0] uses the Differential 1.8-V SSTL Class I I/O standard
        Info: Type bi-directional pin mem_dq[7] uses the SSTL-18 Class I I/O standard
        Info: Type bi-directional pin mem_dq[15] uses the SSTL-18 Class I I/O standard
Info: Generated suppressed messages file C:/mce/cards/readout_card/readout_card/synth_stratix_iii/readout_card_stratix_iii.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.1 processors and a maximum of 2 processors out of 2 processors allowed
    Info: 9% of process time was spent using 2 processors
    Info: 91% of process time was spent using 1 processor
Info: Quartus II Fitter was successful. 0 errors, 142 warnings
    Info: Peak virtual memory: 401 megabytes
    Info: Processing ended: Fri Aug 21 13:11:15 2009
    Info: Elapsed time: 00:04:15
    Info: Total CPU time (on all processors): 00:04:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/readout_card/readout_card/synth_stratix_iii/readout_card_stratix_iii.fit.smsg.


