标题title
基准电压生成电路和并联电压基准芯片
摘要abst
本发明公开了一种基准电压生成电路和并联电压基准芯片，所述基准电压生成电路包括：恒流源子电路，恒流源子电路的正极用以连接输入电压，恒流源子电路的负极用以连接外部负载，恒流源子电路被配置为根据输入电压提供恒定的目标电流；参考子电路，参考子电路的第一端与恒流源子电路的负极连接，参考子电路的第二端接地；电流控制子电路，与恒流源子电路的负极和参考子电路的第三端分别连接，被配置为根据目标基准电压调整参考子电路的电流，为外部负载提供所需的基准电压。本发明将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。
权利要求书clms
1.一种基准电压生成电路，其特征在于，所述电路包括：恒流源子电路，所述恒流源子电路的正极用以连接输入电压，所述恒流源子电路的负极用以连接外部负载，所述恒流源子电路被配置为根据所述输入电压提供恒定的目标电流，其中，所述目标电流大于或等于所述外部负载的最大允许电流与参考子电路的最小静态电流的加和；所述参考子电路，所述参考子电路的第一端与所述恒流源子电路的负极连接，所述参考子电路的第二端接地；电流控制子电路，与所述恒流源子电路的负极和所述参考子电路的第三端分别连接，被配置为根据目标基准电压调整所述参考子电路的电流，为所述外部负载提供所需的基准电压。2.根据权利要求1所述的基准电压生成电路，其特征在于，恒流源子电路包括第一二极管，第一晶体管和第一电阻，所述第一二极管的阳极作为所述恒流源子电路的正极，所述第一二极管的阴极连接所述第一晶体管的漏极，所述第一晶体管的源极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一晶体管的栅极，并作为所述恒流源子电路的负极。3.根据权利要求1所述的基准电压生成电路，其特征在于，所述恒流源子电路还包括高耐压半导体单元。4.根据权利要求1所述的基准电压生成电路，其特征在于，所述参考子电路包括第二电阻和第三电阻，所述第二电阻的第一端作为所述参考子电路的第一端，所述第二电阻的第二端连接所述第三电阻的第一端，所述第三电阻的第二端接地。5.根据权利要求1所述的基准电压生成电路，其特征在于，所述电流控制子电路包括运算放大器，所述运算放大器的正极电源端连接所述恒流源子电路的负极，所述运算放大器的负极电源端接地，所述运算放大器的同向输入端连接所述参考子电路的第三端，所述运算放大器的反向输入端连接预设电源的正极，所述预设电源的负极接地。6.根据权利要求5所述的基准电压生成电路，其特征在于，所述电流控制子电路还包括第一三极管，所述第一三极管的基极连接所述运算放大器的输出端，所述第一三极管的发射极连接所述运算放大器的负极电源端并接地，所述第一三极管的集电极连接所述运算放大器的正极电源端。7.根据权利要求6所述的基准电压生成电路，其特征在于，所述电流控制子电路还包括第二二极管，所述第二二极管的阴极连接所述第一三极管的集电极，所述第二二极管的阳极连接所述第一三极管的发射极。8.根据权利要求1所述的基准电压生成电路，其特征在于，所述参考子电路的第一端作为所述基准电压生成电路的输出端，用于输出所述基准电压，所述基准电压生成电路的输出端外接负载。9.一种并联电压基准芯片，其特征在于，所述芯片由根据权利要求1-8中任一项所述的基准电压生成电路集成，所述芯片包括恒流源子电路和电流控制子电路，所述芯片为二端芯片，所述恒流源子电路的正极作为所述芯片的输入端，所述芯片的输出端与电流控制电路的输入端相连。10.一种并联电压基准芯片，其特征在于，所述芯片包括由根据权利要求1-8中任一项所述的基准电压生成电路集成，所述芯片包括电流控制子电路，所述芯片为二端芯片，所述电流控制子电路的输入端作为所述芯片的输入端，所述电流控制子电路的输出端作为所述芯片的输出端。
说明书desc
技术领域本发明涉及集成芯片技术领域，尤其涉及一种基准电压生成电路和并联电压基准芯片。背景技术电压基准电路在许多电子领域都有着重要的应用。比如在汽车和工业领域，需要能够产生一定精度的基准电压，用于如ADC等模块使用。相关技术中，并联电压基准芯片外部有外部电阻，外部电阻的阻值选择和输入电压、负载承受的电流范围、并联电压基准芯片的工作电流相关，且需要根据这些参数计算得到，使得外部电阻计算繁琐。发明内容本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种基准电压生成电路和并联电压基准芯片，将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。为达到上述目的，本发明第一方面实施例提出一种基准电压生成电路，所述电路包括：恒流源子电路，所述恒流源子电路的正极用以连接输入电压，所述恒流源子电路的负极用以连接外部负载，所述恒流源子电路被配置为根据所述输入电压提供恒定的目标电流，其中，所述目标电流大于或等于所述外部负载的最大允许电流与参考子电路的最小静态电流的加和；所述参考子电路，所述参考子电路的第一端与所述恒流源子电路的负极连接，所述参考子电路的第二端接地；电流控制子电路，与所述恒流源子电路的负极和所述参考子电路的第三端分别连接，被配置为根据所述目标基准电压调整所述参考子电路的电流，为所述外部负载提供所需的基准电压。另外，根据本发明上述实施例提出的基准电压生成电路还可以具有如下附加的技术特征：根据本发明的一个实施例，恒流源子电路包括第一二极管，第一晶体管和第一电阻，所述第一二极管的阳极作为所述恒流源子电路的正极，所述第一二极管的阴极连接所述第一晶体管的漏极，所述第一晶体管的源极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一晶体管的栅极，并作为所述恒流源子电路的负极。根据本发明的一个实施例，所述恒流源子电路还包括高耐压半导体单元。根据本发明的一个实施例，所述参考子电路包括第二电阻和第三电阻，所述第二电阻的第一端作为所述参考子电路的第一端，所述第二电阻的第二端连接所述第三电阻的第一端，所述第三电阻的第二端接地。根据本发明的一个实施例，所述电流控制子电路包括运算放大器，所述运算放大器的正极电源端连接所述恒流源子电路的负极，所述运算放大器的负极电源端接地，所述运算放大器的同向输入端连接所述参考子电路的第三端，所述运算放大器的反向输入端连接预设电源的正极，所述预设电源的负极接地。根据本发明的一个实施例，所述电流控制子电路还包括第一三极管，所述第一三极管的基极连接所述运算放大器的输出端，所述第一三极管的发射极连接所述运算放大器的负极电源端并接地，所述第一三极管的集电极连接所述运算放大器的正极电源端。根据本发明的一个实施例，所述电流控制子电路还包括第二二极管，所述第二二极管的阴极连接所述第一三极管的集电极，所述第二二极管的阳极连接所述第一三极管的发射极。根据本发明的一个实施例，所述参考子电路的第一端作为所述基准电压生成电路的输出端，用于输出所述基准电压，所述基准电压生成电路的输出端外接负载。本发明实施例的基准电压生成电路，包括恒流源子电路、参考子电路和电流控制子电路，恒流源子电路的正极用以连接输入电压，恒流源子电路的负极用以连接外部负载，恒流源子电路根据输入电压提供恒定的目标电流，并将目标电流提供给外部负载和参考子电路，参考子电路的第一端与恒流源子电路的负极连接，参考子电路的第二端接地，电流控制子电路与恒流源子电路的负极和参考子电路分别连接，并根据目标基准电压调整参考子电路的电流，为外部负载提供所需的基准电压。本发明将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。为达到上述目的，本发明第二方面实施例提出了一种并联电压基准芯片，所述芯片由上述的基准电压生成电路集成，所述芯片包括恒流源子电路和电流控制子电路，所述芯片为二端芯片，所述恒流源子电路的正极作为所述芯片的输入端，所述芯片的输出端与所述电流控制电路的输入端相连。为达到上述目的，本发明第三方面实施例提出了一种并联电压基准芯片，所述芯片包括由上述的基准电压生成电路集成，所述芯片包括电流控制子电路，所述芯片为二端芯片，所述电流控制子电路的输入端作为所述芯片的输入端，所述电流控制子电路的输出端作为所述芯片的输出端。本发明实施例的并联电压基准芯片，通过上述的基准电压生成电路集成而成，将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明图1是本发明一个实施例的外部电阻的串联电压基准电路/芯片的示意图；图2是本发明一个实施例的外部电阻的并联电压基准电路/芯片的示意图；图3是本发明一个实施例的基准电压生成电路的示意图；图4是本发明一个实施例的恒流源子电路的示意图；图5是本发明一个实施例的参考子电路和电流控制子电路的示意图；图6是本发明一个实施例的内部恒流源的并联电压基准芯片的示意图；图7是本发明一个实施例的外部恒流源的并联电压基准芯片的示意图。具体实施方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。下面将结合说明书附图以及具体的实施方式对本发明实施例的基准电压生成电路和并联电压基准芯片进行详细地说明。电压基准电路可分为串联电压基准电路和并联电压基准电路两种，两者的主要特性区别是：1）串联电压基准是三端口器件，并联电压基准是双端口器件。2）并联电压基准可以配置成特殊的电路，如负参考电压产生电路等。3）串联电压基准可认为是电阻控制式，并联电压基准可认为是电流控制式。4）串联电压基准输入电压范围有上限，并联电压基准输入电压范围按照合适的外部电阻选择，理论上可无上限。5）假如没有负载，串联电压基准只消耗芯片本身的静态电流，并联电压基准由于整个电路输入会一直提供最大的电流，所以假如没有负载消耗电流，最大电流则会流过电压基准芯片本身。6）串联电压基准相对于并联电压基准有更大的芯片工作静态电流。7）串联电压基准的电阻放在芯片内，电阻的功耗及发热需要芯片本身承担；并联电压基准的电阻放在芯片外，电阻的功耗及发热不需要芯片本身承担。8）串联电压基准的初始精度和温度系数相比并联电压基准一般会更好。9）基准电路的选择及设计上：串联电压基准相对简单，只需要考虑输入电压和功率在芯片额定范围内；并联电压基准相对繁琐，需要计算外部电阻允许的最小值以及最大值。如图1所示是一个串联电压基准电路的实施例，图2是并联电压基准电路的一个实施例。对于并联电压基准电路，在外部电阻值的选择上，需要遵循：1）在最小输入电压以及最大负载电流的情况下，Rs应该小于Rs_MAX，来保证并联电压基准芯片的正常工作。2）在最大输入电压以及最小负载电流的情况下，Rs应该大于Rs_MIN，来预防工作电流超过并联电压基准芯片的最大值。3）Rs_MAX需要大于Rs_MIN，Rs的阻值选择在Rs_MAX和Rs_MIN之间。4）在Rs_MIN与Rs_MAX允许的区间内，更大的Rs电阻值选择意味着更低的功耗。例如，某个应用要求产生2.5V的基准电压。系统输入电压范围为12V-48V，负载的电流范围为0.1mA-1mA，并联电压基准的最小工作电流是60uA，最大工作电流是15mA。那么Rs_MAX和Rs_MIN的计算如下：现有技术存在的问题：问题1：并联电压基准电路的输入电压存在一个范围，如电池电压的下降，或者是电源的漂移等。输入电压最小值VIN_MIN越小，则RS_MAX的值会变小，导致可以选择的外部电阻R1的最大值变小，R1上电流变大，从而导致并联电压基准电路总体的功耗更大。接下来，以两个汽车中的应用案例，来说明额外增加的总体功耗：示例1：12V电池供电系统，要求产生5V的基准电压。系统输入电压范围为8V-17V，负载的电流范围为0.1mA-1mA，并联电压基准的最小工作电流是60uA，最大工作电流是15mA。那么Rs_MAX和Rs_MIN的计算如下：假如只考虑12V是其最低工作电压，则Rs_MAX的计算为：可见，为了提供8V的最低工作电压，相比于提供12V为最低工作电压，消耗电流的比值为：也就是说，假设外部电阻均选取Rs_MAX的情况下，为了覆盖最低电压8V的情况，正常工作在12V的并联基准电路需要额外消耗133%的电流。示例2：48V电池供电系统，要求产生12V的基准电压。系统输入电压范围为24V-54V，负载的电流范围为0.1mA-1mA，并联电压基准的最小工作电流是60uA，最大工作电流是15mA。那么Rs_MAX和Rs_MIN的计算如下：假如只考虑48V是其最低工作电压，则Rs_MAX的计算为：可见，为了提供24V的最低工作电压，相比于提供48V为最低工作电压，消耗电流的比值为：也就是说，假设外部电阻均选取Rs_MAX的情况下，为了覆盖最低电压24V的情况，正常工作在48V的并联基准电路需要额外消耗200%的电流。并且，在不同系统中，需要考虑不同的Rs_MAX和Rs_MAX，并选取合适的外部电阻值，这个过程本身相对繁琐。本发明提出一种解决方法，使用非线性电阻替换Rs，使得当输入的VIN变化的时候，Rs的值也随之变化，等于将此时的VIN当作假想的VIN_MIN的时候的值，这样可以动态的使得整个并联基准电路消耗更小的电流：则流过Rs的电流为：可见，使得恒流源电流等于上式中IRS，或者略大于IRS，则可以实现更小的并联基准电路的电流/功耗/发热。换一种理解，即此恒流源提供了最大负载电流和并联基准最小静态电流之和的电流，使得负载消耗最大电流时候，并联基准可以正常工作。相比于原先电阻在并联基准外部的情况，此种电路不会因外部输入电压波动消耗额外的电流，从而实现了电压范围自适应的低功耗。本发明提出了一种基准电压生成电路，将外部电阻更换为恒流源，来实现在输入电压变化的情况下，并联电压基准电路更小的电流、功耗与发热。由于没有使用外部电阻，省略了相对繁琐的电阻值计算与选择。图3是本发明一个实施例的基准电压生成电路的示意图。在本发明的一个实施例中，如图3所示，基准电压生成电路100包括：恒流源子电路10，恒流源子电路10的正极用以连接输入电压，恒流源子电路10的负极用以连接外部负载，恒流源子电路10被配置为根据输入电压提供恒定的目标电流，其中，目标电流大于或等于外部负载的最大允许电流与参考子电路的最小静态电流的加和；参考子电路20，参考子电路20的第一端与恒流源子电路10的负极连接，参考子电路20的第二端接地；电流控制子电路30，与恒流源子电路10的负极和参考子电路20的第三端分别连接，被配置为根据目标基准电压调整参考子电路20的电流，为外部负载提供所需的基准电压。具体地，基准电压生成电路100包括恒流源子电路10、参考子电路20和电流控制子电路30，恒流源子电路10的正极接收输入电压，输入电压在一定的范围内，恒流源子电路10的负极分别连接参考子电路20、电流控制子电路30和负载，输入电压为恒流源子电路10提供电压，恒流源子电路10产生恒定的目标电流，目标电流需提供给负载以保障负载正常工作，且目标电流也需要保障参考子电路20能够正常工作，所以目标电流大于或等于外部负载的最大允许电流与参考子电路的最小静态电流的加和。进一步具体地，参考子电路20的第一端与恒流源子电路10的负极连接，参考子电路20的第二端接地，参考值子电路20的第三端与电流控制子电路30连接，电流控制子电路30的第一端与恒流源子电路10的负极连接，电流控制子电路30的第二端与参考子电路20的第三端相连，电流控制子电路30的第三端接地。电流控制子电路30根据目标基准电压调整参考子电路20的电流，为外部负载提供所需的基准电压。恒流源子电路10可通过高耐压半导体恒流源电路实现，也可通过外部恒定电流二极管实现。在本发明的一个实施例中，如图4所示，恒流源子电路10包括第一二极管D1，第一晶体管T1和第一电阻R1，第一二极管D1的阳极作为恒流源子电路10的正极，第一二极管D1的阴极连接第一晶体管T1的漏极，第一晶体管T1的源极连接第一电阻R1的第一端，第一电阻R1的第二端连接第一晶体管T1的栅极，并作为恒流源子电路10的负极。具体地，恒流源子电路10可通过外部恒定电流二极管实现，作为一个示例，恒流源子电路10可由一个二极管，一个晶体管和一个电阻构成。恒流源子电路10可包括第一二极管D1，第一晶体管T1和第一电阻R1，第一二极管D1的阳极作为恒流源子电路10的正极，用以连接输入电压。第一晶体管T1可采用n-channel JFET晶体管。第一晶体管T1的漏极连接第一二极管D1的阴极，第一晶体管T1的源极连接第一电阻R1的第一端，第一晶体管T1的栅极连接第一电阻R1的第二端，第一晶体管T1的栅极和第一电阻R1的第二端作为恒流源子电路10负极。将外部电阻更换为恒流源子电路相比于原先电阻在并联基准外部的情况，此种电路不会因外部输入电压波动消耗额外的电流，从而实现了电压范围自适应的低功耗，并且也省略了相对繁琐的电阻值计算与选择。恒流源子电路10除了可以通过外部恒定电流二极管实现，还可以通过高耐压半导体恒流源电路实现。在本发明的一个实施例中，恒流源子电路还包括高耐压半导体单元。在本发明的一个实施例中，参考子电路20包括第二电阻R2和第三电阻R3，第二电阻R2的第一端作为参考子电路20的第一端，第二电阻R2的第二端连接第三电阻R3的第一端，第三电阻R3的第二端接地。具体地，参考子电路20包括两个电阻，分别是第二电阻R2和第三电阻R3，第二电阻R2和第三电阻R3串联在一起，第二电阻R2的第一端作为参考子电路20的第一端连接恒流源子电路10的负极，第三电阻R3的第二端作为参考子电路20的第二端接地，第二电阻R2和第三电阻R3的中间作为参考子电路20的第三端与电流控制子电路30相连，并且为电流控制子电路30提供参考电压。在本发明的一个实施例中，电流控制子电路30包括运算放大器，运算放大器的正极电源端连接恒流源子电路10的负极，运算放大器的负极电源端接地，运算放大器的同向输入端连接参考子电路的第三端，运算放大器的反向输入端连接预设电源的正极，预设电源的负极接地。具体地，电流控制子电路30包括运算放大器，运算放大器的正极电源端接恒流源子电路10的负极，恒流源子电路10给运算放大器供电，以使运算放大器正常工作，运算放大器的负极电源端接地，运算放大器的同向输入端连接参考子电路20的第三端，即参考子电路20给运算放大器的同向输入端提供参考电压，运算放大器的反向输入端连接预设电源，预设电源可预先配置。运算放大器的输出端连接三极管。在本发明的一个实施例中，如图5所示，电流控制子电路30还包括第一三极管Q1，第一三极管Q1的基极连接运算放大器的输出端，第一三极管Q1的发射极连接运算放大器的负极电源端并接地，第一三极管Q1的集电极连接运算放大器的正极电源端。具体地，运算放大器的输出端连接第一三极管Q1的基极，第一三极管Q1的发射极连接运算放大器的负极电源端并接地，第一三极管Q1的集电极连接运算放大器的正极电源端，第一三极管Q1在运算放大器的驱动下导通。在本发明的一个实施例中，如图5所示，电流控制子电路30还包括第二二极管D2，第二二极管D2的阴极连接第一三极管Q1的集电极，第二二极管D2的阳极连接第一三极管Q1的发射极。具体地，第二二极管D2并联在第一三极管Q1的发射极和集电极两端，第二二极管D2的阳极与第一三极管Q1的发射极连接，第二二极管D2的阴极与第一三极管Q1的集电极连接。第二二极管D2起续流作用。在本发明的一个实施例中，参考子电路20的第一端作为基准电压生成电路的输出端，用于输出基准电压，基准电压生成电路的输出端外接负载。具体地，参考子电路20的第一端即恒流源子电路10的负极基准电压生成电路的输出端，用于输出基准电压，并且基准电压生成电路100的输出端外接负载L，负载L的另一端接地，用于提供负载所需的基准电压。需要注意的是，本发明实施例的基准电压生成电路，在外部电压输入的选择上，做不到对输入电压上限无限制，因为不像电阻，内部的恒流源电路或者外部的恒流二极管一般有耐压要求。对于特定应用而言，输入电压不可能无上限，只需要根据输入电压范围、负载最大电流大小选择合适参数的改进后的并联基准电路或并联基准芯片型号即可。本发明实施例的基准电压生成电路，包括恒流源子电路、参考子电路和电流控制子电路，恒流源子电路的正极用以连接输入电压，恒流源子电路的负极用以连接外部负载，恒流源子电路根据输入电压提供恒定的目标电流，并将目标电流提供给外部负载和参开子电路，参考子电路的第一端与恒流源子电路的负极连接，参考子电路的第二端接地，电流控制子电路与恒流源子电路的负极和参考子电路分别连接，并根据目标基准电压调整参考子电路的电流，为外部负载提供所需的基准电压。本发明将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。根据上述实施例的基准电压生成电路制成并联电压基准芯片，制成的并联电压基准芯片可将恒流源制在并联电压基准芯片内部，也可将恒流源放在外部。本发明还提出了一种并联电压基准芯片。在本发明的一个实施例中，如图6所示，并联电压基准芯片200由上述的基准电压生成电路100集成，并联电压基准芯片200包括恒流源子电路10和电流控制子电路20，并联电压基准芯片200为二端芯片，恒流源子电路的正极作为并联电压基准芯片200的输入端，并联电压基准芯片200的输出端与电流控制子电路30的输入端相连。本发明还提出了一种并联电压基准芯片。在本发明的一个实施例中，如图7所示，并联电压基准芯片200包括由上述的基准电压生成电路100集成，并联电压基准芯片200包括电流控制子电路30，并联电压基准芯片200为二端芯片，电流控制子电路30的输入端作为并联电压基准芯片200的输入端，电流控制子电路30的输出端作为并联电压基准芯片200的输出端。本发明实施例的并联电压基准芯片，通过上述的基准电压生成电路集成而成，将并联电压基准芯片的外部电阻换为恒流源，来实现在输入电压变化的情况下，并联电压基准芯片更小的电流、功耗与发热，并且省略了相对繁琐的电阻值计算与选择。需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例包括以下：具有一个或多个布线的电连接部，便携式计算机盘盒，随机存取存储器，只读存储器，可擦除可编辑只读存储器，光纤装置，以及便携式光盘只读存储器。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列，现场可编程门阵列等。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
