<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:08.198</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0016817</applicationNumber><claimCount>23</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막 트랜지스터 및 트랜지스터 어레이 기판</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, AND TRANSISTOR ARRAY  SUBSTRATE</inventionTitleEng><openDate>2024.04.16</openDate><openNumber>10-2024-0049124</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막 트랜지스터, 및 이를 포함한 트랜지스터 어레이 기판이 제공된다. 박막 트랜지스터는 기판, 상기 기판 상에 배치되고, 채널 영역, 상기 채널 영역의 일측에 연결된 제1 도전 영역 및 상기 채널 영역의 다른 일측에 연결된 제2 도전 영역을 포함하는 액티브층, 상기 액티브층의 일부 상에 배치되는 게이트 절연층, 상기 제1 도전 영역의 일부를 관통하는 제1 관통홀, 상기 제2 도전 영역의 일부를 관통하는 제2 관통홀, 상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극, 상기 전극 도전층으로 이루어지고 상기 제1 관통홀의 일측에 인접하며 상기 제1 도전 영역과 전기적으로 연결되는 제1 전극, 상기 전극 도전층으로 이루어지고 상기 제2 관통홀의 일측에 인접하며 상기 제2 도전 영역과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1 관통홀과 인접한 상기 제1 전극의 일측은 상기 제1 관통홀의 일측과 나란하고, 양단의 돌출부들, 및 상기 돌출부들에 비해 상기 게이트 전극으로부터 오목하게 들어간 홈부를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판; 상기 기판 상에 배치되고, 채널 영역, 상기 채널 영역의 일측에 연결된 제1 도전 영역 및 상기 채널 영역의 다른 일측에 연결된 제2 도전 영역을 포함하는 액티브층;상기 액티브층의 일부 상에 배치되는 게이트 절연층;상기 제1 도전 영역의 일부를 관통하는 제1 관통홀;상기 제2 도전 영역의 일부를 관통하는 제2 관통홀;상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극;상기 전극 도전층으로 이루어지고 상기 제1 관통홀의 일측에 인접하며 상기 제1 도전 영역과 전기적으로 연결되는 제1 전극; 및상기 전극 도전층으로 이루어지고 상기 제2 관통홀의 일측에 인접하며 상기 제2 도전 영역과 전기적으로 연결되는 제2 전극을 포함하고,상기 제1 관통홀과 인접한 상기 제1 전극의 일측은 상기 제1 관통홀의 일측과 나란하고, 양단의 돌출부들, 및 상기 돌출부들에 비해 상기 게이트 전극으로부터 오목하게 들어간 홈부를 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 도전 영역은 상기 게이트 절연층을 관통하는 제1 전극 연결홀과 대응되고,상기 제2 도전 영역은 상기 게이트 절연층을 관통하는 제2 전극 연결홀과 대응되며,상기 제1 전극은 상기 제1 도전 영역으로 연장되어 상기 제1 도전 영역의 제1 컨택 영역과 접하고,상기 제2 전극은 상기 제2 도전 영역으로 연장되어 상기 제2 도전 영역의 제2 컨택 영역과 접하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 도전 영역 중 상기 제1 관통홀의 일측과 상기 제1 컨택 영역 사이에 배치되는 제1 패스 영역의 길이는 상기 제1 관통홀의 너비보다 큰 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제2 관통홀과 인접한 상기 제2 전극의 일측은 상기 제2 관통홀의 일측과 나란하고, 상기 게이트 전극을 기준으로 상기 제1 전극과 대칭되며, 돌출부들과 홈부를 포함하고,상기 제2 도전 영역 중 상기 제2 관통홀의 일측과 상기 제2 컨택 영역 사이에 배치되는 제2 패스 영역의 길이는 상기 제2 관통홀의 일측의 너비보다 큰 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 도전 영역은 상기 채널 영역과 상기 제1 패스 영역 사이에 배치되는 제1 메인 영역을 더 포함하고,상기 제2 도전 영역은 상기 채널 영역과 상기 제2 패스 영역 사이에 배치되는 제2 메인 영역을 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 전극과 상기 게이트 전극이 상호 대향하는 제1 방향에서, 상기 제1 컨택 영역의 최대 너비는 상기 홈부의 너비보다 큰 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 방향에서, 상기 제1 컨택 영역의 최대 너비와 상기 홈부의 너비 간의 차이는 0.5㎛ 이상인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서, 상기 제1 방향과 교차되는 제2 방향에서, 상기 제1 도전 영역의 너비는 상기 제1 관통홀의 너비보다 크고,상기 제1 관통홀의 가장자리 중 상기 제1 방향의 일측은 상기 제1 패스 영역과 접하고, 상기 제1 방향의 다른 일측 및 상기 제2 방향의 양측은 상기 제1 메인 영역과 접하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 홈부의 상기 제2 방향의 너비는 상기 제1 관통홀의 상기 제2 방향의 너비의 1/2 이하인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 홈부의 상기 제2 방향의 너비는 1㎛ 이상인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>11. 제6 항에 있어서,상기 제1 패스 영역의 길이는 상기 관통홀의 상기 제2 방향의 너비 및 상기 홈부의 상기 제1 방향의 너비와 대응되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>12. 제8 항에 있어서,상기 제1 전극의 일측은 둘 이상의 홈부들 사이에 배치되는 미들 돌출부를 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 미들 돌출부의 상기 제2 방향의 너비는 1㎛ 이상인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>14. 제8 항에 있어서,상기 홈부는 곡선의 호 형태로 이루어지고,상기 제1 패스 영역의 길이는 상기 관통홀의 상기 제2 방향의 너비 및 상기 홈부의 호 길이와 대응되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>15. 제2 항에 있어서,상기 액티브층은 상기 제1 도전 영역의 상기 제1 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이는 제1 비활성 영역; 및상기 제2 도전 영역의 상기 제2 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이는 제2 비활성 영역을 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>16. 서브 화소들이 배열되는 표시 영역을 포함한 기판; 및상기 기판 상에 배치되고, 상기 서브 화소들에 각각 대응하는 화소 구동부들을 포함하는 회로층을 포함하고,상기 화소 구동부들 각각은 적어도 하나의 박막 트랜지스터를 포함하며,상기 회로층 중 하나의 박막 트랜지스터는 상기 기판 상에 배치되고, 채널 영역, 상기 채널 영역의 일측에 연결된 제1 도전 영역 및 상기 채널 영역의 다른 일측에 연결된 제2 도전 영역을 포함하는 액티브층;상기 액티브층의 일부 상에 배치되는 게이트 절연층;상기 제1 도전 영역의 일부를 관통하는 제1 관통홀;상기 제2 도전 영역의 일부를 관통하는 제2 관통홀;상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극;상기 전극 도전층으로 이루어지고 상기 제1 관통홀의 일측에 인접하며 상기 제1 도전 영역과 전기적으로 연결되는 제1 전극; 및상기 전극 도전층으로 이루어지고 상기 제2 관통홀의 일측에 인접하며 상기 제2 도전 영역과 전기적으로 연결되는 제2 전극을 포함하고,상기 제1 관통홀과 인접한 상기 제1 전극의 일측은 상기 제1 관통홀의 일측과 나란하고, 양단의 돌출부들, 및 상기 돌출부들에 비해 상기 게이트 전극으로부터 오목하게 들어간 홈부를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 도전 영역은 상기 게이트 절연층을 관통하는 제1 전극 연결홀과 대응되고,상기 제2 도전 영역은 상기 게이트 절연층을 관통하는 제2 전극 연결홀과 대응되며,상기 제1 전극은 상기 제1 도전 영역으로 연장되어 상기 제1 도전 영역의 제1 컨택 영역과 접하고,상기 제2 전극은 상기 제2 도전 영역으로 연장되어 상기 제2 도전 영역의 제2 컨택 영역과 접하고,상기 제1 도전 영역 중 상기 제1 관통홀의 일측과 상기 제1 컨택 영역 사이에 배치되는 제1 패스 영역의 길이는 상기 제1 관통홀의 일측의 너비보다 크며, 상기 제2 관통홀과 인접한 상기 제2 전극의 일측은 상기 제2 관통홀의 일측과 나란하고, 상기 게이트 전극을 기준으로 상기 제1 전극과 대칭되며, 돌출부들과 홈부를 포함하고,상기 제2 도전 영역 중 상기 제2 관통홀의 일측과 상기 제2 컨택 영역 사이에 배치되는 제2 패스 영역의 길이는 상기 제2 관통홀의 일측의 너비보다 큰 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제1 도전 영역은 상기 채널 영역과 상기 제1 패스 영역 사이에 배치되는 제1 메인 영역을 더 포함하고,상기 제1 전극과 상기 게이트 전극이 상호 대향하는 제1 방향에서, 상기 제1 컨택 영역의 최대 너비는 상기 홈부의 너비보다 크고,상기 제1 방향과 교차되는 제2 방향에서, 상기 제1 도전 영역의 너비는 상기 제1 관통홀의 너비보다 크고,상기 제1 관통홀의 가장자리 중 상기 제1 방향의 일측은 상기 제1 패스 영역과 접하고, 상기 제1 방향의 다른 일측 및 상기 제2 방향의 양측은 상기 제1 메인 영역과 접하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제1 패스 영역의 길이는 상기 관통홀의 상기 제2 방향의 너비 및 상기 홈부의 상기 제1 방향의 너비와 대응되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>20. 제17 항에 있어서,상기 액티브층은 상기 제1 도전 영역의 상기 제1 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이는 제1 비활성 영역; 및상기 제2 도전 영역의 상기 제2 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이는 제2 비활성 영역을 더 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>21. 제17 항에 있어서,상기 회로층은 상기 기판 상의 차광 도전층으로 이루어지고 상기 액티브층과 중첩되는 차광 전극;상기 기판 상에 배치되고 상기 차광 도전층을 덮는 버퍼층;상기 버퍼층 상에 배치되고 상기 박막 트랜지스터를 덮는 층간 절연층; 및상기 층간 절연층 상에 배치되는 비아층을 더 포함하고,상기 층간 절연층은 상기 제1 관통홀 및 상기 제2 관통홀 각각을 통해 상기 버퍼층과 접하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>22. 제17 항에 있어서,상기 회로층의 상기 비아층 상에 배치되는 발광 소자층을 더 포함하고,상기 발광 소자층은 상기 비아층 및 상기 층간 절연층을 관통하는 애노드 콘택홀을 통해 상기 화소 구동부들과 각각 전기적으로 연결되는 발광 소자들을 포함하며, 상기 회로층은 상기 화소 구동부들에 스캔 신호를 전달하는 스캔 게이트 배선; 상기 화소 구동부들에 데이터 신호를 전달하는 데이터 배선; 및상기 화소 구동부들에 초기화 전압을 전달하는 초기화 전압 배선을 더 포함하며,상기 화소 구동부들 중 하나의 화소 구동부는 상기 발광 소자들을 구동하기 위한 제1 전원과 제2 전원을 각각 전달하는 제1 전원 배선과 제2 전원 배선 사이에, 상기 발광 소자들 중 하나의 발광 소자와 직렬로 연결되는 제1 박막 트랜지스터;상기 데이터 배선과 상기 제1 박막 트랜지스터의 게이트 전극 사이에 전기적으로 연결되고 상기 스캔 게이트 배선의 스캔 신호에 기초하여 턴온되는 제2 박막 트랜지스터; 상기 제1 박막 트랜지스터의 게이트 전극과 상기 제2 박막 트랜지스터 사이의 제1 노드, 및 상기 제1 박막 트랜지스터와 상기 하나의 발광소자 사이의 제2 노드와 전기적으로 연결되는 화소 커패시터; 및상기 초기화 전압 배선과 상기 제2 노드 사이에 전기적으로 연결되고 초기화 게이트 배선의 초기화 제어 신호에 기초하여 턴온되는 제3 박막 트랜지스터를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 제1 전원 배선은 상기 차광 도전층으로 이루어지고,상기 제1 박막 트랜지스터의 제1 전극은 상기 게이트 절연층과 상기 버퍼층을 관통하는 전원 연결홀을 통해 상기 제1 전원 배선과 전기적으로 연결되며,상기 제1 박막 트랜지스터의 제2 전극은 상기 게이트 절연층과 상기 버퍼층을 관통하는 차광 연결홀을 통해 상기 차광 전극과 전기적으로 연결되는 트랜지스터 어레이 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KOO, So Young</engName><name>구소영</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Myoung Hwa</engName><name>김명화</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Eok Su</engName><name>김억수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Hyung Jun</engName><name>김형준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.10.06</priorityApplicationDate><priorityApplicationNumber>1020220128198</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.08</receiptDate><receiptNumber>1-1-2023-0147860-83</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230016817.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9331a95b292e3220ea9cab949b85c2b15a54249f7d6bd8592cad038b022c1a8bc0993ded6fb7f0f5b99f1651bb4f6fd5ea787ba3f7ac338821</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef3d89fddf14f06bd4a790fff5afcc3bcd88d63784595422c1ae1aa929e7341f2f0050879c3182d6a55fe3e81d96b679175003104778442a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>