Partition Merge report for MyDE0_Nano
Fri Dec 15 11:14:28 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Fri Dec 15 11:14:28 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; MyDE0_Nano                                  ;
; Top-level Entity Name              ; MyDE0_Nano                                  ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 5,449                                       ;
;     Total combinational functions  ; 2,835                                       ;
;     Dedicated logic registers      ; 3,578                                       ;
; Total registers                    ; 3578                                        ;
; Total pins                         ; 154                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 320,512                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                          ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; Name                                       ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                               ; Details ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; spi_slave:spi_slave_instance|SPI_CLK       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[11]                                   ; N/A     ;
; spi_slave:spi_slave_instance|SPI_CLK       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[11]                                   ; N/A     ;
; spi_slave:spi_slave_instance|SPI_CS        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[9]                                    ; N/A     ;
; spi_slave:spi_slave_instance|SPI_CS        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[9]                                    ; N/A     ;
; spi_slave:spi_slave_instance|SPI_MISO      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_MISO           ; N/A     ;
; spi_slave:spi_slave_instance|SPI_MISO      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_MISO           ; N/A     ;
; spi_slave:spi_slave_instance|SPI_MOSI      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[15]                                   ; N/A     ;
; spi_slave:spi_slave_instance|SPI_MOSI      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0_PI[15]                                   ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[0]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[0]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[1]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[1]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[2]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[2]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[3]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[3]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[4]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[4]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[5]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_cnt[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_cnt[5]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[0]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[0]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[10]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[10]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[11]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[11]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[11]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[11]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[12]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[12]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[12]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[12]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[13]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[13]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[13]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[13]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[14]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[14]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[14]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[14]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[15]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[15]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[15]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[15]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[16]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[16]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[16]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[16]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[17]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[17]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[17]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[17]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[18]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[18]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[18]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[18]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[19]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[19]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[19]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[19]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[1]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[1]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[20]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[20]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[20]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[20]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[21]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[21]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[21]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[21]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[22]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[22]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[22]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[22]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[23]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[23]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[23]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[23]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[24]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[24]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[24]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[24]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[25]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[25]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[25]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[25]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[26]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[26]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[26]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[26]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[27]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[27]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[27]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[27]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[28]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[28]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[28]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[28]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[29]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[29]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[29]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[29]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[2]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[2]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[30]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[30]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[30]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[30]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[31]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[31]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[31]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[31]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[32]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[32]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[32]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[32]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[33]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[33]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[33]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[33]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[34]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[34]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[34]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[34]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[35]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[35]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[35]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[35]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[36]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[36]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[36]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[36]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[37]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[37]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[37]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[37]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[38]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[38]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[38]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[38]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[39]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[39]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[39]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[39]        ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[3]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[3]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[4]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[4]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[5]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[5]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[6]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[6]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[7]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[7]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[8]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[8]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[9]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg[9]         ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg_load  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg_load~0     ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg_load  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg_load~0     ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg_shift ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg_shift~0    ; N/A     ;
; spi_slave:spi_slave_instance|SPI_reg_shift ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|SPI_reg_shift~0    ; N/A     ;
; spi_slave:spi_slave_instance|state.S0      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S0~_wirecell ; N/A     ;
; spi_slave:spi_slave_instance|state.S0      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S0~_wirecell ; N/A     ;
; spi_slave:spi_slave_instance|state.S1      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S1           ; N/A     ;
; spi_slave:spi_slave_instance|state.S1      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S1           ; N/A     ;
; spi_slave:spi_slave_instance|state.S2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S2           ; N/A     ;
; spi_slave:spi_slave_instance|state.S2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S2           ; N/A     ;
; spi_slave:spi_slave_instance|state.S3      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S3           ; N/A     ;
; spi_slave:spi_slave_instance|state.S3      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; spi_slave:spi_slave_instance|state.S3           ; N/A     ;
; CLOCK_50                                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][9]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[1][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[1][9]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][9]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[2][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[2][9]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][0]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][0]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][10]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][10]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][11]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][11]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][12]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][12]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][13]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][13]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][14]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][14]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][15]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][15]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][16]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][16]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][17]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][17]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][18]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][18]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][19]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][19]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][1]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][1]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][20]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][20]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][21]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][21]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][22]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][22]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][23]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][23]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][24]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][24]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][25]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][25]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][26]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][26]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][27]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][27]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][28]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][28]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][29]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][29]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][2]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][2]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][30]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][30]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][31]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][31]        ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][3]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][3]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][4]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][4]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][5]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][5]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][6]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][6]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][7]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][7]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][8]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][8]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][9]         ; N/A     ;
; arm:arm|datapath:dp|regfile:rf|rf[3][9]    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; arm:arm|datapath:dp|regfile:rf|rf[3][9]         ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
+--------------------------------------------+---------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2611  ; 159              ; 2682                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 1843  ; 132              ; 860                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1114  ; 58               ; 455                            ; 0                              ;
;     -- 3 input functions                    ; 617   ; 36               ; 261                            ; 0                              ;
;     -- <=2 input functions                  ; 112   ; 38               ; 144                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 1654  ; 124              ; 774                            ; 0                              ;
;     -- arithmetic mode                      ; 189   ; 8                ; 86                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 1133  ; 91               ; 2354                           ; 0                              ;
;     -- Dedicated logic registers            ; 1133  ; 91               ; 2354                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 154   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 9216  ; 0                ; 311296                         ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 99    ; 134              ; 3289                           ; 0                              ;
;     -- Registered Input Connections         ; 0     ; 102              ; 2690                           ; 0                              ;
;     -- Output Connections                   ; 3188  ; 300              ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 292   ; 300              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 14756 ; 1009             ; 13443                          ; 0                              ;
;     -- Registered Connections               ; 3758  ; 771              ; 10620                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 196   ; 123              ; 2968                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 291                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 2968  ; 291              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 20    ; 45               ; 525                            ; 0                              ;
;     -- Output Ports                         ; 96    ; 62               ; 319                            ; 0                              ;
;     -- Bidir Ports                          ; 98    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 310                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 305                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 156                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 170                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 307                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                        ;
+---------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                        ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CS_N                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CS_N                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CS_N~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; ADC_SADDR                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SADDR                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SADDR~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; ADC_SCLK                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; ADC_SDAT                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_SDAT                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_SDAT~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; CLOCK_50                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_CKE                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_CLK                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_CS_N                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; DRAM_WE_N                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; EPCS_ASDO                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_ASDO                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_ASDO~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; EPCS_DATA0                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- EPCS_DATA0                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- EPCS_DATA0~input                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; EPCS_DCLK                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_DCLK                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_DCLK~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; EPCS_NCSO                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_NCSO                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_NCSO~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[0]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[0]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[10]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[10]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[11]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[11]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[12]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[12]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[13]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[13]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[14]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[14]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[14]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[15]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[15]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[15]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[16]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[16]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[16]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[17]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[17]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[17]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[18]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[18]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[18]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[19]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[19]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[19]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[1]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[1]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[20]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[20]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[20]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[21]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[21]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[21]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[22]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[22]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[22]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[23]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[23]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[23]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[24]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[24]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[24]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[25]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[25]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[25]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[26]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[26]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[26]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[27]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[27]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[27]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[28]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[28]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[28]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[29]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[29]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[29]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[2]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[2]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[30]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[30]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[30]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[31]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[31]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[31]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[32]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[32]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[32]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[33]                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[33]                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[33]~output                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[3]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[3]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[4]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[4]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[5]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[5]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[6]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[6]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[7]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[7]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[8]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[8]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI[9]                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI[9]                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI_IN[0]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI_IN[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI_IN[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_0_PI_IN[1]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_PI_IN[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_PI_IN[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[0]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[0]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[0]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[10]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[10]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[10]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[11]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[11]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[11]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[12]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[12]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[12]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[13]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[13]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[13]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[14]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[14]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[14]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[15]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[15]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[15]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[16]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[16]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[16]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[17]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[17]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[17]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[18]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[18]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[18]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[19]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[19]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[19]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[1]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[1]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[1]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[20]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[20]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[20]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[21]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[21]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[21]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[22]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[22]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[22]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[23]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[23]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[23]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[24]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[24]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[24]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[25]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[25]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[25]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[26]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[26]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[26]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[27]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[27]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[27]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[28]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[28]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[28]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[29]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[29]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[29]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[2]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[2]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[2]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[30]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[30]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[30]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[31]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[31]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[31]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[32]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[32]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[32]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[33]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[33]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[33]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[3]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[3]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[3]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[4]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[4]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[4]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[5]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[5]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[5]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[6]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[6]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[6]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[7]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[7]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[7]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[8]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[8]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[8]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1[9]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[9]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[9]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1_IN[0]                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_1_IN[0]                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_IN[0]~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_1_IN[1]                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_1_IN[1]                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1_IN[1]~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[0]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[0]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[0]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[10]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[10]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[10]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[11]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[11]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[11]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[12]                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[12]                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[12]~output                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[1]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[1]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[1]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[2]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[2]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[2]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[3]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[3]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[3]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[4]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[4]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[4]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[5]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[5]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[5]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[6]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[6]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[6]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[7]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[7]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[7]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[8]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[8]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[8]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2[9]                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[9]                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[9]~output                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2_IN[0]                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[0]                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[0]~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2_IN[1]                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[1]                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[1]~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; GPIO_2_IN[2]                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[2]                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[2]~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; G_SENSOR_CS_N                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- G_SENSOR_CS_N                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_CS_N~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; G_SENSOR_INT                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- G_SENSOR_INT                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_INT~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; I2C_SCLK                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; I2C_SDAT                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                             ;           ;               ;          ;                                            ;
; KEY[0]                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; KEY[1]                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[0]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[0]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[0]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[1]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[1]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[1]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[2]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[2]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[2]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[3]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[3]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[3]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[4]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[4]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[4]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[5]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[5]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[5]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[6]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[6]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[6]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; LED[7]                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[7]                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[7]~output                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; SW[0]                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; SW[1]                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; SW[2]                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; SW[3]                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; altera_reserved_tck                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; altera_reserved_tdi                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; altera_reserved_tdo                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; altera_reserved_tms                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_MISO      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_0_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_1_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_2_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_3_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_4_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_cnt_5_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_0_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_10_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_11_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_12_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_13_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_14_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_15_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_16_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_17_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_18_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_19_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_1_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_20_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_21_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_22_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_23_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_24_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_25_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_26_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_27_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_28_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_29_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_2_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_30_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_31_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_32_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_33_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_34_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_35_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_36_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_37_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_38_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_39_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_3_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_4_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_5_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_6_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_7_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_8_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_9_    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_load  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_SPI_reg_shift ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_state.S0      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_state.S1      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_state.S2      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
; pre_syn.bp.spi_slave_instance_state.S3      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                             ;           ;               ;          ;                                            ;
+---------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 5,449          ;
;                                             ;                ;
; Total combinational functions               ; 2835           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 1627           ;
;     -- 3 input functions                    ; 914            ;
;     -- <=2 input functions                  ; 294            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 2552           ;
;     -- arithmetic mode                      ; 283            ;
;                                             ;                ;
; Total registers                             ; 3578           ;
;     -- Dedicated logic registers            ; 3578           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 154            ;
; Total memory bits                           ; 320512         ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 2919           ;
; Total fan-out                               ; 25588          ;
; Average fan-out                             ; 3.62           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; dmem:dmem|altsyncram:RAM_rtl_0|altsyncram_cgc1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2e24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2048         ; 152          ; 2048         ; 152          ; 311296 ; None ;
; spi_slave:spi_slave_instance|altsyncram:misoRAM_rtl_0|altsyncram_occ1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None ;
; spi_slave:spi_slave_instance|altsyncram:mosiRAM_rtl_0|altsyncram_occ1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Dec 15 11:14:26 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MyDE0_Nano -c MyDE0_Nano --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 337 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 16 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[0]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 15
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 15
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 18
    Warning (15610): No output dependent on input pin "EPCS_DATA0" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 34
    Warning (15610): No output dependent on input pin "G_SENSOR_INT" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 40
    Warning (15610): No output dependent on input pin "ADC_SDAT" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 48
    Warning (15610): No output dependent on input pin "GPIO_2_IN[0]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 52
    Warning (15610): No output dependent on input pin "GPIO_2_IN[1]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 52
    Warning (15610): No output dependent on input pin "GPIO_2_IN[2]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 52
    Warning (15610): No output dependent on input pin "GPIO_0_PI_IN[0]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 56
    Warning (15610): No output dependent on input pin "GPIO_0_PI_IN[1]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 56
    Warning (15610): No output dependent on input pin "GPIO_1_IN[0]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 61
    Warning (15610): No output dependent on input pin "GPIO_1_IN[1]" File: C:/Users/maxim/Documents/Master1/LELEC2531-Quartus/Project/Quartus-Pipelined_2020/MyDE0_Nano.sv Line: 61
Info (21057): Implemented 6003 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 20 input pins
    Info (21059): Implemented 40 output pins
    Info (21060): Implemented 98 bidirectional pins
    Info (21061): Implemented 5596 logic cells
    Info (21064): Implemented 248 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 4712 megabytes
    Info: Processing ended: Fri Dec 15 11:14:28 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


