//==============================================
// PLIC_register_file 
//==============================================
module PLIC_register_file
(
    input clk,
    input rst,
    input we,
    input [9:0] addr,
    input wr_data,
    output logic rd_data
);






endmodule
