Fitter report for fm_demodulator
Wed Mar 15 19:50:37 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 15 19:50:37 2023       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; fm_demodulator                              ;
; Top-level Entity Name              ; uart_loopback                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,343 / 8,064 ( 91 % )                      ;
;     Total combinational functions  ; 5,016 / 8,064 ( 62 % )                      ;
;     Dedicated logic registers      ; 5,013 / 8,064 ( 62 % )                      ;
; Total registers                    ; 5013                                        ;
; Total pins                         ; 4 / 130 ( 3 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 266,240 / 387,072 ( 69 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 48 ( 8 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08SAU169C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.5%      ;
;     Processor 3            ;  16.4%      ;
;     Processor 4            ;  16.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                               ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; Node                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                  ; Destination Port ; Destination Port Name ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; conj_c_mult:MULT|last_in_real_r[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[0]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[1]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[2]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[3]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[4]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[5]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[6]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[7]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[8]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[9]~_Duplicate_1                   ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[10]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[11]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[12]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[13]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[14]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|last_in_real_r[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|last_in_real_r[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|last_in_real_r[15]~_Duplicate_1                  ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[0]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[0]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[0]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[1]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[1]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[1]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[2]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[2]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[2]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[3]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[3]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[3]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[4]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[4]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[4]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[5]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[5]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[5]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[6]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[6]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[6]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[7]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[7]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[7]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[8]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[8]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[8]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[9]        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[9]        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[9]~_Duplicate_1                         ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[10]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[10]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[10]~_Duplicate_1                        ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[11]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[11]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[11]~_Duplicate_1                        ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[12]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[12]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[12]~_Duplicate_1                        ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[13]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[13]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[13]~_Duplicate_1                        ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[14]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[14]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[14]~_Duplicate_1                        ; Q                ;                       ;
; conj_c_mult:MULT|real_i_r[15]       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; conj_c_mult:MULT|real_i_r[15]       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; conj_c_mult:MULT|real_i_r[15]~_Duplicate_1                        ; Q                ;                       ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10192 ) ; 0.00 % ( 0 / 10192 )       ; 0.00 % ( 0 / 10192 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10192 ) ; 0.00 % ( 0 / 10192 )       ; 0.00 % ( 0 / 10192 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7138 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 215 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2829 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/output_files/fm_demodulator.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,343 / 8,064 ( 91 % )     ;
;     -- Combinational with no register       ; 2330                       ;
;     -- Register only                        ; 2327                       ;
;     -- Combinational with a register        ; 2686                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2338                       ;
;     -- 3 input functions                    ; 1700                       ;
;     -- <=2 input functions                  ; 978                        ;
;     -- Register only                        ; 2327                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3544                       ;
;     -- arithmetic mode                      ; 1472                       ;
;                                             ;                            ;
; Total registers*                            ; 5,013 / 8,687 ( 58 % )     ;
;     -- Dedicated logic registers            ; 5,013 / 8,064 ( 62 % )     ;
;     -- I/O registers                        ; 0 / 623 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 498 / 504 ( 99 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 4 / 130 ( 3 % )            ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 33 / 42 ( 79 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 266,240 / 387,072 ( 69 % ) ;
; Total block memory implementation bits      ; 304,128 / 387,072 ( 79 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 3                          ;
;     -- Global clocks                        ; 3 / 10 ( 30 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 25.5% / 25.2% / 26.1%      ;
; Peak interconnect usage (total/H/V)         ; 37.3% / 38.3% / 36.1%      ;
; Maximum fan-out                             ; 4230                       ;
; Highest non-global fan-out                  ; 1080                       ;
; Total fan-out                               ; 33723                      ;
; Average fan-out                             ; 2.96                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ; Low                            ;
;                                             ;                      ;                    ;                                ;                                ;
; Total logic elements                        ; 5132 / 8064 ( 64 % ) ; 149 / 8064 ( 2 % ) ; 2062 / 8064 ( 26 % )           ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 2121                 ; 59                 ; 150                            ; 0                              ;
;     -- Register only                        ; 1029                 ; 24                 ; 1274                           ; 0                              ;
;     -- Combinational with a register        ; 1982                 ; 66                 ; 638                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;                                ;
;     -- 4 input functions                    ; 1879                 ; 54                 ; 405                            ; 0                              ;
;     -- 3 input functions                    ; 1428                 ; 34                 ; 238                            ; 0                              ;
;     -- <=2 input functions                  ; 796                  ; 37                 ; 145                            ; 0                              ;
;     -- Register only                        ; 1029                 ; 24                 ; 1274                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;                                ;
;     -- normal mode                          ; 2725                 ; 117                ; 702                            ; 0                              ;
;     -- arithmetic mode                      ; 1378                 ; 8                  ; 86                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total registers                             ; 3011                 ; 90                 ; 1912                           ; 0                              ;
;     -- Dedicated logic registers            ; 3011 / 8064 ( 37 % ) ; 90 / 8064 ( 1 % )  ; 1912 / 8064 ( 24 % )           ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total LABs:  partially or completely used   ; 366 / 504 ( 73 % )   ; 12 / 504 ( 2 % )   ; 152 / 504 ( 30 % )             ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ; 0                              ;
; I/O pins                                    ; 4                    ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )       ; 0 / 48 ( 0 % )     ; 0 / 48 ( 0 % )                 ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                  ; 266240                         ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                  ; 304128                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 0 / 42 ( 0 % )       ; 0 / 42 ( 0 % )     ; 33 / 42 ( 78 % )               ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ; 1 / 12 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                    ;                                ;                                ;
; Connections                                 ;                      ;                    ;                                ;                                ;
;     -- Input Connections                    ; 3014                 ; 133                ; 2447                           ; 1                              ;
;     -- Registered Input Connections         ; 3011                 ; 99                 ; 2053                           ; 0                              ;
;     -- Output Connections                   ; 1149                 ; 182                ; 34                             ; 4230                           ;
;     -- Registered Output Connections        ; 34                   ; 182                ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;                                ;
;     -- Total Connections                    ; 24519                ; 879                ; 9760                           ; 4237                           ;
;     -- Registered Connections               ; 10921                ; 629                ; 5819                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; External Connections                        ;                      ;                    ;                                ;                                ;
;     -- Top                                  ; 0                    ; 122                ; 1027                           ; 3014                           ;
;     -- sld_hub:auto_hub                     ; 122                  ; 20                 ; 173                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1027                 ; 173                ; 64                             ; 1217                           ;
;     -- hard_block:auto_generated_inst       ; 3014                 ; 0                  ; 1217                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;                                ;
;     -- Input Ports                          ; 6                    ; 45                 ; 459                            ; 1                              ;
;     -- Output Ports                         ; 101                  ; 62                 ; 275                            ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                  ; 115                            ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                 ; 261                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                  ; 81                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                 ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                 ; 134                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                 ; 148                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 29                 ; 263                            ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; btn_i  ; E6    ; 8        ; 6            ; 10           ; 21           ; 1080                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; clk    ; H6    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; uart_i ; A4    ; 8        ; 6            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; uart_o ; B4    ; 8        ; 3            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 30 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 28 ( 25 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                              ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A4       ; 237        ; 8        ; uart_i                               ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A6       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A7       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A8       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A9       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A10      ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A11      ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A12      ; 183        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; A13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B3       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B4       ; 243        ; 8        ; uart_o                               ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B6       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B11      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B12      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B13      ; 181        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C11      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C12      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C13      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ;          ; ANAIN1                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D10      ;            ; --       ; VCCA2                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; E1       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; REFGND                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 240        ; 8        ; btn_i                                ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E10      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E13      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F2       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F12      ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F13      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 20         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G12      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G13      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 38         ; 2        ; clk                                  ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H9       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H10      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J6       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J8       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J9       ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J12      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K7       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K8       ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA4                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K11      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M6       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M11      ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M13      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N5       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N6       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N7       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N9       ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N10      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N11      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; N12      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------+
; Name                          ; logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                     ;
; Compensate clock              ; clock0                                                                     ;
; Compensated input/output pins ; --                                                                         ;
; Switchover type               ; --                                                                         ;
; Input frequency 0             ; 12.0 MHz                                                                   ;
; Input frequency 1             ; --                                                                         ;
; Nominal PFD frequency         ; 12.0 MHz                                                                   ;
; Nominal VCO frequency         ; 432.0 MHz                                                                  ;
; VCO post scale K counter      ; 2                                                                          ;
; VCO frequency control         ; Auto                                                                       ;
; VCO phase shift step          ; 289 ps                                                                     ;
; VCO multiply                  ; --                                                                         ;
; VCO divide                    ; --                                                                         ;
; Freq min lock                 ; 9.8 MHz                                                                    ;
; Freq max lock                 ; 18.06 MHz                                                                  ;
; M VCO Tap                     ; 0                                                                          ;
; M Initial                     ; 1                                                                          ;
; M value                       ; 36                                                                         ;
; N value                       ; 1                                                                          ;
; Charge pump current           ; setting 1                                                                  ;
; Loop filter resistance        ; setting 24                                                                 ;
; Loop filter capacitance       ; setting 0                                                                  ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                         ;
; Bandwidth type                ; Medium                                                                     ;
; Real time reconfigurable      ; Off                                                                        ;
; Scan chain MIF file           ; --                                                                         ;
; Preserve PLL counter order    ; Off                                                                        ;
; PLL location                  ; PLL_1                                                                      ;
; Inclk0 signal                 ; clk                                                                        ;
; Inclk1 signal                 ; --                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                              ;
; Inclk1 signal type            ; --                                                                         ;
+-------------------------------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low  ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+
; logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 12   ; 625 ; 0.23 MHz         ; 0 (0 ps)    ; 0.12 (289 ps)    ; 50/50      ; C1      ; 375           ; 188/187 Odd ; C0            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C0      ; 5             ; 2/3 Odd     ; --            ; 1       ; 0       ;                                                 ;
+---------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+-------------+---------------+---------+---------+-------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; uart_o   ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                       ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |uart_loopback                                                                                                                          ; 7343 (1)    ; 5013 (0)                  ; 0 (0)         ; 266240      ; 33   ; 1          ; 4            ; 0       ; 2         ; 4    ; 0            ; 2330 (1)     ; 2327 (0)          ; 2686 (1)         ; 0          ; |uart_loopback                                                                                                                                                                                                                                                                                                                                            ; uart_loopback                     ; work         ;
;    |avg_128:AVG|                                                                                                                        ; 2633 (2633) ; 2087 (2087)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 542 (542)    ; 984 (984)         ; 1107 (1107)      ; 0          ; |uart_loopback|avg_128:AVG                                                                                                                                                                                                                                                                                                                                ; avg_128                           ; work         ;
;    |conj_c_mult:MULT|                                                                                                                   ; 140 (140)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 0       ; 2         ; 0    ; 0            ; 25 (25)      ; 40 (40)           ; 75 (75)          ; 0          ; |uart_loopback|conj_c_mult:MULT                                                                                                                                                                                                                                                                                                                           ; conj_c_mult                       ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|conj_c_mult:MULT|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                            ; lpm_mult                          ; work         ;
;          |mult_pgs:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated                                                                                                                                                                                                                                                                                    ; mult_pgs                          ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|conj_c_mult:MULT|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                            ; lpm_mult                          ; work         ;
;          |mult_pgs:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated                                                                                                                                                                                                                                                                                    ; mult_pgs                          ; work         ;
;    |fir_17:FIR|                                                                                                                         ; 2249 (1234) ; 712 (712)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1537 (522)   ; 0 (0)             ; 712 (289)        ; 0          ; |uart_loopback|fir_17:FIR                                                                                                                                                                                                                                                                                                                                 ; fir_17                            ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 79 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (36)      ; 0 (0)             ; 23 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_9kg:auto_generated|                                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_9kg:auto_generated                                                                                                                                                                                                                               ; add_sub_9kg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_3vg:auto_generated|                                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3vg:auto_generated                                                                                                                                                                                                                               ; add_sub_3vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_7vg:auto_generated|                                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7vg:auto_generated                                                                                                                                                                                                          ; add_sub_7vg                       ; work         ;
;       |lpm_mult:Mult10|                                                                                                                 ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 82 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (27)      ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_ekg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ekg:auto_generated                                                                                                                                                                                                                              ; add_sub_ekg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_8vg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8vg:auto_generated                                                                                                                                                                                                                              ; add_sub_8vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_6vg:auto_generated|                                                                                       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6vg:auto_generated                                                                                                                                                                                                         ; add_sub_6vg                       ; work         ;
;       |lpm_mult:Mult11|                                                                                                                 ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 94 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (39)      ; 0 (0)             ; 27 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 24 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_ekg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ekg:auto_generated                                                                                                                                                                                                                              ; add_sub_ekg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_8vg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8vg:auto_generated                                                                                                                                                                                                                              ; add_sub_8vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_6vg:auto_generated|                                                                                       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6vg:auto_generated                                                                                                                                                                                                         ; add_sub_6vg                       ; work         ;
;       |lpm_mult:Mult12|                                                                                                                 ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 95 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (44)      ; 0 (0)             ; 25 (2)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_dkg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                                                                              ; add_sub_dkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_7vg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_7vg:auto_generated                                                                                                                                                                                                                              ; add_sub_7vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_2vg:auto_generated|                                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                                                                         ; add_sub_2vg                       ; work         ;
;       |lpm_mult:Mult13|                                                                                                                 ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 78 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (24)      ; 0 (0)             ; 27 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 24 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_dkg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                                                                              ; add_sub_dkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_7vg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_7vg:auto_generated                                                                                                                                                                                                                              ; add_sub_7vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_2vg:auto_generated|                                                                                       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                                                                         ; add_sub_2vg                       ; work         ;
;       |lpm_mult:Mult14|                                                                                                                 ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 71 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (28)      ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_bkg:auto_generated|                                                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bkg:auto_generated                                                                                                                                                                                                                              ; add_sub_bkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_5vg:auto_generated|                                                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5vg:auto_generated                                                                                                                                                                                                                              ; add_sub_5vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_9vg:auto_generated|                                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                                                                         ; add_sub_9vg                       ; work         ;
;       |lpm_mult:Mult15|                                                                                                                 ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 22 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 72 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (32)      ; 0 (0)             ; 22 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_akg:auto_generated|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                                                                              ; add_sub_akg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_4vg:auto_generated|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4vg:auto_generated                                                                                                                                                                                                                              ; add_sub_4vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_8vg:auto_generated|                                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                                                                         ; add_sub_8vg                       ; work         ;
;       |lpm_mult:Mult16|                                                                                                                 ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16                                                                                                                                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 79 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (36)      ; 0 (0)             ; 23 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core                                                                                                                                                                                                                                                                                              ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_9kg:auto_generated|                                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_9kg:auto_generated                                                                                                                                                                                                                              ; add_sub_9kg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                   |add_sub_3vg:auto_generated|                                                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_3vg:auto_generated                                                                                                                                                                                                                              ; add_sub_3vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                         ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                    ; lpm_add_sub                       ; work         ;
;                      |add_sub_7vg:auto_generated|                                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7vg:auto_generated                                                                                                                                                                                                         ; add_sub_7vg                       ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 22 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 72 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (32)      ; 0 (0)             ; 22 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_akg:auto_generated|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                                                                               ; add_sub_akg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_4vg:auto_generated|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_4vg:auto_generated                                                                                                                                                                                                                               ; add_sub_4vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_8vg:auto_generated|                                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                                                                          ; add_sub_8vg                       ; work         ;
;       |lpm_mult:Mult2|                                                                                                                  ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 71 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (28)      ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_bkg:auto_generated|                                                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bkg:auto_generated                                                                                                                                                                                                                               ; add_sub_bkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_5vg:auto_generated|                                                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_5vg:auto_generated                                                                                                                                                                                                                               ; add_sub_5vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_9vg:auto_generated|                                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                                                                          ; add_sub_9vg                       ; work         ;
;       |lpm_mult:Mult3|                                                                                                                  ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 78 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (24)      ; 0 (0)             ; 27 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 24 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_dkg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                                                                               ; add_sub_dkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_7vg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_7vg:auto_generated                                                                                                                                                                                                                               ; add_sub_7vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_2vg:auto_generated|                                                                                       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                                                                          ; add_sub_2vg                       ; work         ;
;       |lpm_mult:Mult4|                                                                                                                  ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 95 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (44)      ; 0 (0)             ; 25 (2)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_dkg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                                                                               ; add_sub_dkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_7vg:auto_generated|                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_7vg:auto_generated                                                                                                                                                                                                                               ; add_sub_7vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_2vg:auto_generated|                                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                                                                          ; add_sub_2vg                       ; work         ;
;       |lpm_mult:Mult5|                                                                                                                  ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 94 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (39)      ; 0 (0)             ; 27 (3)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 24 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_ekg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ekg:auto_generated                                                                                                                                                                                                                               ; add_sub_ekg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_8vg:auto_generated|                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8vg:auto_generated                                                                                                                                                                                                                               ; add_sub_8vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_6vg:auto_generated|                                                                                       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6vg:auto_generated                                                                                                                                                                                                          ; add_sub_6vg                       ; work         ;
;       |lpm_mult:Mult6|                                                                                                                  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 82 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (27)      ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_ekg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ekg:auto_generated                                                                                                                                                                                                                               ; add_sub_ekg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_8vg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_8vg:auto_generated                                                                                                                                                                                                                               ; add_sub_8vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_6vg:auto_generated|                                                                                       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6vg:auto_generated                                                                                                                                                                                                          ; add_sub_6vg                       ; work         ;
;       |lpm_mult:Mult7|                                                                                                                  ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 29 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 98 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (36)      ; 0 (0)             ; 29 (2)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_fkg:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_fkg:auto_generated                                                                                                                                                                                                                               ; add_sub_fkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_9vg:auto_generated|                                                                                          ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_9vg:auto_generated                                                                                                                                                                                                                               ; add_sub_9vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_avg:auto_generated|                                                                                       ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_avg:auto_generated                                                                                                                                                                                                          ; add_sub_avg                       ; work         ;
;       |lpm_mult:Mult8|                                                                                                                  ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 100 (43)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (43)      ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_fkg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_fkg:auto_generated                                                                                                                                                                                                                               ; add_sub_fkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_9vg:auto_generated|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_9vg:auto_generated                                                                                                                                                                                                                               ; add_sub_9vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_avg:auto_generated|                                                                                       ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_avg:auto_generated                                                                                                                                                                                                          ; add_sub_avg                       ; work         ;
;       |lpm_mult:Mult9|                                                                                                                  ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 29 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9                                                                                                                                                                                                                                                                                                                  ; lpm_mult                          ; work         ;
;          |multcore:mult_core|                                                                                                           ; 98 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (36)      ; 0 (0)             ; 29 (2)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core                                                                                                                                                                                                                                                                                               ; multcore                          ; work         ;
;             |mpar_add:padder|                                                                                                           ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                               ; mpar_add                          ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_fkg:auto_generated|                                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 4 (4)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_fkg:auto_generated                                                                                                                                                                                                                               ; add_sub_fkg                       ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                                          ; lpm_add_sub                       ; work         ;
;                   |add_sub_9vg:auto_generated|                                                                                          ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_9vg:auto_generated                                                                                                                                                                                                                               ; add_sub_9vg                       ; work         ;
;                |mpar_add:sub_par_add|                                                                                                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                                          ; mpar_add                          ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                                                     ; lpm_add_sub                       ; work         ;
;                      |add_sub_avg:auto_generated|                                                                                       ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|fir_17:FIR|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_avg:auto_generated                                                                                                                                                                                                          ; add_sub_avg                       ; work         ;
;    |logic_pll:PLL|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|logic_pll:PLL                                                                                                                                                                                                                                                                                                                              ; logic_pll                         ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|logic_pll:PLL|altpll:altpll_component                                                                                                                                                                                                                                                                                                      ; altpll                            ; work         ;
;          |logic_pll_altpll:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated                                                                                                                                                                                                                                                                      ; logic_pll_altpll                  ; work         ;
;    |merge_data:MERGE|                                                                                                                   ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 30 (30)          ; 0          ; |uart_loopback|merge_data:MERGE                                                                                                                                                                                                                                                                                                                           ; merge_data                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 149 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 24 (0)            ; 66 (0)           ; 0          ; |uart_loopback|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 148 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 24 (0)            ; 66 (0)           ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 148 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 24 (0)            ; 66 (0)           ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 148 (6)     ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 24 (4)            ; 66 (0)           ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 143 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 20 (0)            ; 66 (0)           ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 143 (102)   ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (44)      ; 20 (20)           ; 66 (40)          ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |uart_loopback|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2062 (261)  ; 1912 (260)                ; 0 (0)         ; 266240      ; 33   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (1)      ; 1274 (259)        ; 638 (1)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1802 (0)    ; 1652 (0)                  ; 0 (0)         ; 266240      ; 33   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (0)      ; 1015 (0)          ; 638 (0)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1802 (626)  ; 1652 (602)                ; 0 (0)         ; 266240      ; 33   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (31)     ; 1015 (538)        ; 638 (58)         ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (47)           ; 23 (0)           ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                   ; decode_3af                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_h7c:auto_generated|                                                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_h7c:auto_generated                                                                                                                              ; mux_h7c                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 266240      ; 33   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_go14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 266240      ; 33   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_go14:auto_generated                                                                                                                                                 ; altsyncram_go14                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 105 (105)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 17 (17)           ; 56 (56)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 710 (1)     ; 666 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 402 (0)           ; 265 (1)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 650 (0)     ; 650 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 388 (0)           ; 262 (0)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 390 (390)   ; 390 (390)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 384 (384)         ; 6 (6)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 264 (0)     ; 260 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 260 (0)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 55 (45)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 10 (0)            ; 2 (2)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 219 (10)    ; 201 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (10)      ; 0 (0)             ; 201 (0)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_msh:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_msh:auto_generated                                                             ; cntr_msh                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_6ki:auto_generated|                                                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_6ki:auto_generated                                                                                      ; cntr_6ki                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_4rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated                                                                            ; cntr_4rh                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                               ; cntr_odi                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 130 (130)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 130 (130)        ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |uart_loopback|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |split_data:SPLIT|                                                                                                                   ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |uart_loopback|split_data:SPLIT                                                                                                                                                                                                                                                                                                                           ; split_data                        ; work         ;
;    |uart_rx:RX|                                                                                                                         ; 30 (30)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 28 (28)          ; 0          ; |uart_loopback|uart_rx:RX                                                                                                                                                                                                                                                                                                                                 ; uart_rx                           ; work         ;
;    |uart_tx:TX|                                                                                                                         ; 49 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 37 (37)          ; 0          ; |uart_loopback|uart_tx:TX                                                                                                                                                                                                                                                                                                                                 ; uart_tx                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; uart_o ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; btn_i  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; uart_i ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; btn_i                                      ;                   ;         ;
;      - merge_data:MERGE|merge_finished_r   ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][4]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][3]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][2]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][2]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][3]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][2]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][3]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][3]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][29]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][3]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][2]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][29]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][29]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][27]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][23]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][22]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][21]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][20]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][19]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][18]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][17]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][16]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][15]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][14]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][13]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][12]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][11]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][10]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][9]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][8]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][7]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][6]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][5]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][4]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][3]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][2]              ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][2]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][3]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][4]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][4]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][25]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][25]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][26]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][26]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][27]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][27]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][3]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][4]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][25]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][25]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][26]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][26]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][27]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][27]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][28]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][28]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][4]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][5]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][6]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][7]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][8]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][9]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][10]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][11]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][12]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][13]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][14]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][15]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][16]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][17]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][18]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][19]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][20]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][21]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][22]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][23]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][25]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[0]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[0]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[1]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[1]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[2]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[2]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[3]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[3]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[4]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[4]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[5]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[5]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[6]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[6]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[7]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[7]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[8]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[8]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[9]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[9]            ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[10]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[10]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[11]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[11]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[12]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[12]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[13]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[13]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[14]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[14]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k1_r[15]           ; 0                 ; 6       ;
;      - conj_c_mult:MULT|k3_r[15]           ; 0                 ; 6       ;
;      - merge_data:MERGE|count_r[1]         ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[0]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[1]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[2]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[3]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[4]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[5]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[6]           ; 0                 ; 6       ;
;      - uart_rx:RX|uart_data_r[7]           ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[16][24]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[15][25]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][26]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[12][28]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[13][28]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[10][29]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[11][29]            ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[8][30]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[9][30]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[6][29]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[7][30]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[4][28]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[5][29]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[0][24]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[1][25]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[2][26]             ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[3][28]             ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[1]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[0]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[3]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[2]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[5]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[4]              ; 0                 ; 6       ;
;      - avg_128:AVG|count_r[6]              ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[0]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[10]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[11]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[12]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[13]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[14]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[15]            ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[1]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[2]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[3]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[4]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[5]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[6]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[7]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[8]             ; 0                 ; 6       ;
;      - avg_128:AVG|data_i_r[9]             ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[0]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[1]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[2]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[3]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[4]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[5]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[6]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[7]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[8]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[9]  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[10] ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[11] ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[12] ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[13] ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[14] ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_imag_r[15] ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~27         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~28         ; 0                 ; 6       ;
;      - uart_tx:TX|valid_r~0                ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~0            ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r[1]~1         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~29         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~30         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~2            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~31         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~32         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~33         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~3            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~34         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~35         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~4            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~36         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~37         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~5            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~38         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~39         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~6            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~40         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~41         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~7            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~42         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~43         ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_r~8            ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~44         ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~45         ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~0                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r[14][14]~0          ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~1                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~2                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~3                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~4                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~5                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~6                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~7                 ; 0                 ; 6       ;
;      - avg_128:AVG|buff~0                  ; 0                 ; 6       ;
;      - avg_128:AVG|buff[89][6]~1           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[83][3]~2           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[81][3]~3           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[91][8]~4           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[99][11]~5          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[105][3]~6          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[97][2]~7           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[107][0]~8          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[67][1]~9           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[73][9]~10          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[65][6]~11          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[75][1]~12          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[121][13]~13        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[115][14]~14        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[113][3]~15         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[123][11]~16        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[102][12]~17        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[108][1]~18         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[100][1]~19         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[110][3]~20         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[92][11]~21         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[86][3]~22          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[84][3]~23          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[94][7]~24          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[70][14]~25         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[76][2]~26          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[68][11]~27         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[78][15]~28         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[124][15]~29        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[118][1]~30         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[116][12]~31        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[126][10]~32        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[88][3]~33          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[82][3]~34          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[80][5]~35          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[90][8]~36          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[98][9]~37          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[104][3]~38         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[96][8]~39          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[106][3]~40         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[66][7]~41          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[72][0]~42          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[64][8]~43          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[74][11]~44         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[120][11]~45        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[114][4]~46         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[112][3]~47         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[122][9]~48         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[87][3]~49          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[103][3]~50         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[71][15]~51         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[119][2]~52         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[109][3]~53         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[93][9]~54          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[77][10]~55         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[125][1]~56         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[101][12]~57        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[85][3]~58          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[69][7]~59          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[117][7]~60         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[95][14]~61         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[111][3]~62         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[79][8]~63          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[127][10]~64        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[28][9]~65          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[44][3]~66          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[12][15]~67         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[60][2]~68          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[41][4]~69          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[25][11]~70         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[9][15]~71          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[57][7]~72          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[40][7]~73          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[24][9]~74          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[8][15]~75          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[56][14]~76         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[29][9]~77          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[45][6]~78          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[13][15]~79         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[61][2]~80          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[35][7]~81          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[19][8]~82          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[3][6]~83           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[51][2]~84          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[22][9]~85          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[38][10]~86         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[6][15]~87          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[54][6]~88          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[34][7]~89          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[18][14]~90         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[2][0]~91           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[50][11]~92         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[23][12]~93         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[39][7]~94          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[7][15]~95          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[55][7]~96          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[33][7]~97          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[17][7]~98          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[1][1]~99           ; 0                 ; 6       ;
;      - avg_128:AVG|buff[49][5]~100         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[20][14]~101        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[36][7]~102         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[4][1]~103          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[52][11]~104        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[32][7]~105         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[16][15]~106        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[0][1]~107          ; 0                 ; 6       ;
;      - avg_128:AVG|buff[48][13]~108        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[21][14]~109        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[37][7]~110         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[5][15]~111         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[53][11]~112        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[43][3]~113         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[46][12]~114        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[42][15]~115        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[47][13]~116        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[30][3]~117         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[27][2]~118         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[26][11]~119        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[31][12]~120        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[11][15]~121        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[14][15]~122        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[10][15]~123        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[15][15]~124        ; 0                 ; 6       ;
;      - avg_128:AVG|buff[62][9]~125         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[59][0]~126         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[58][9]~127         ; 0                 ; 6       ;
;      - avg_128:AVG|buff[63][5]~128         ; 0                 ; 6       ;
;      - avg_128:AVG|buff~129                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~130                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~131                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~132                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~133                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~134                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~135                ; 0                 ; 6       ;
;      - merge_data:MERGE|buff[1][2]~0       ; 0                 ; 6       ;
;      - uart_rx:RX|uart_r~0                 ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~26         ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~8                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~9                 ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~10                ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~11                ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~12                ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~13                ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~14                ; 0                 ; 6       ;
;      - avg_128:AVG|sum_r~15                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~136                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~137                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~138                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~139                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~140                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~141                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~142                ; 0                 ; 6       ;
;      - avg_128:AVG|buff~143                ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~0                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~1                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~2                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~3                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~4                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~5                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~6                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~7                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~8                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~9                  ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~10                 ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~11                 ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~12                 ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~13                 ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~14                 ; 0                 ; 6       ;
;      - fir_17:FIR|sum_r~15                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~1                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~2                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~3                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~4                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~5                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~6                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~7                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~8                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~9                  ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~10                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~11                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~12                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~13                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~14                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~15                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~16                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~17                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~18                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~19                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~20                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~21                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~22                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~23                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~24                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~25                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~26                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~27                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~28                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~29                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~30                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~31                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~32                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~33                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~34                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~35                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~36                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~37                 ; 0                 ; 6       ;
;      - fir_17:FIR|acc_r~38                 ; 0                 ; 6       ;
;      - uart_tx:TX|uart_data_input_r[1]~0   ; 0                 ; 6       ;
;      - uart_tx:TX|current_state~46         ; 0                 ; 6       ;
;      - merge_data:MERGE|count_r~0          ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~27         ; 0                 ; 6       ;
;      - fir_17:FIR|buff~0                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~1                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~2                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~3                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~4                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~5                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~6                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~7                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~8                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~9                   ; 0                 ; 6       ;
;      - fir_17:FIR|buff~10                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~11                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~12                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~13                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~14                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~15                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~16                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~17                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~18                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~19                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~20                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~21                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~22                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~23                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~24                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~25                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~26                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~27                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~28                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~29                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~30                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~31                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~32                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~33                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~34                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~35                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~36                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~37                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~38                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~39                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~40                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~41                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~42                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~43                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~44                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~45                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~46                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~47                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~48                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~49                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~50                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~51                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~52                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~53                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~54                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~55                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~56                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~57                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~58                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~59                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~60                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~61                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~62                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~63                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~64                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~65                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~66                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~67                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~68                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~69                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~70                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~71                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~72                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~73                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~74                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~75                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~76                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~77                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~78                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~79                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~80                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~81                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~82                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~83                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~84                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~85                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~86                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~87                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~88                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~89                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~90                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~91                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~92                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~93                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~94                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~95                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~96                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~97                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~98                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~99                  ; 0                 ; 6       ;
;      - fir_17:FIR|buff~100                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~101                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~102                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~103                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~104                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~105                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~106                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~107                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~108                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~109                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~110                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~111                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~112                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~113                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~114                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~115                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~116                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~117                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~118                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~119                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~120                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~121                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~122                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~123                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~124                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~125                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~126                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~127                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~128                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~129                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~130                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~131                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~132                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~133                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~134                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~135                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~136                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~137                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~138                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~139                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~140                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~141                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~142                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~143                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~144                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~145                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~146                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~147                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~148                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~149                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~150                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~151                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~152                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~153                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~154                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~155                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~156                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~157                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~158                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~159                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~160                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~161                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~162                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~163                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~164                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~165                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~166                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~167                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~168                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~169                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~170                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~171                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~172                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~173                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~174                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~175                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~176                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~177                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~178                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~179                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~180                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~181                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~182                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~183                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~184                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~185                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~186                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~187                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~188                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~189                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~190                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~191                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~192                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~193                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~194                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~195                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~196                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~197                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~198                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~199                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~200                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~201                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~202                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~203                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~204                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~205                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~206                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~207                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~208                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~209                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~210                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~211                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~212                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~213                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~214                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~215                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~216                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~217                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~218                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~219                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~220                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~221                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~222                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~223                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~224                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~225                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~226                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~227                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~228                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~229                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~230                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~231                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~232                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~233                 ; 0                 ; 6       ;
;      - fir_17:FIR|buff~234                 ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~0             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff[2][1]~1       ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~2             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~3             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~4             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~5             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~6             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~7             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~8             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~9             ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~10            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~11            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~12            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~13            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~14            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~15            ; 0                 ; 6       ;
;      - split_data:SPLIT|buff~16            ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~28         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~29         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~0   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~1   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~2   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~3   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~4   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~5   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~6   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~7   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~8   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~9   ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~10  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~11  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~12  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~13  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~14  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|last_in_real_r~15  ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~0         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~0         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~1         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~1         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~2         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~2         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~3         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~3         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~4         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~4         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~5         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~5         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~6         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~6         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~7         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~7         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~8         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~8         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~9         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~9         ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~10        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~10        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~11        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~11        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~12        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~12        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~13        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~13        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~14        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~14        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|real_i_r~15        ; 0                 ; 6       ;
;      - conj_c_mult:MULT|imag_i_r~15        ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~30         ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~1             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~2             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~3             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~4             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~5             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~6             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~7             ; 0                 ; 6       ;
;      - merge_data:MERGE|buff~8             ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~31         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~32         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~33         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~34         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~35         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~36         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~37         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~38         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~39         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~40         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~41         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~42         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~43         ; 0                 ; 6       ;
;      - uart_rx:RX|current_state~44         ; 0                 ; 6       ;
; uart_i                                     ;                   ;         ;
;      - uart_rx:RX|uart_r~0                 ; 0                 ; 6       ;
; clk                                        ;                   ;         ;
+--------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X10_Y11_N0    ; 851     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X10_Y11_N0    ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[0][1]~107                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y6_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[100][1]~19                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X4_Y4_N0    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[101][12]~57                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y6_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[102][12]~17                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X4_Y4_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[103][3]~50                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y6_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[104][3]~38                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y6_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[105][3]~6                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[106][3]~40                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y3_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[107][0]~8                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[108][1]~18                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X3_Y6_N24   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[109][3]~53                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y3_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[10][15]~123                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[110][3]~20                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X4_Y4_N18   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[111][3]~62                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y6_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[112][3]~47                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y6_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[113][3]~15                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y4_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[114][4]~46                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[115][14]~14                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y7_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[116][12]~31                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y7_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[117][7]~60                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[118][1]~30                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[119][2]~52                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[11][15]~121                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[120][11]~45                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y6_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[121][13]~13                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[122][9]~48                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y8_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[123][11]~16                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[124][15]~29                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[125][1]~56                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y6_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[126][10]~32                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[127][10]~64                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y6_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[12][15]~67                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y4_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[13][15]~79                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y1_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[14][15]~122                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y4_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[15][15]~124                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y3_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[16][15]~106                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y4_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[17][7]~98                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y2_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[18][14]~90                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y2_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[19][8]~82                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y2_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[1][1]~99                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y4_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[20][14]~101                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y4_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[21][14]~109                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[22][9]~85                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y2_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[23][12]~93                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y4_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[24][9]~74                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y1_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[25][11]~70                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y1_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[26][11]~119                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y1_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[27][2]~118                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y2_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[28][9]~65                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y4_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[29][9]~77                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y4_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[2][0]~91                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y1_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[30][3]~117                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y4_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[31][12]~120                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y3_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[32][7]~105                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y8_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[33][7]~97                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y5_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[34][7]~89                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y8_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[35][7]~81                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y9_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[36][7]~102                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y7_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[37][7]~110                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y5_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[38][10]~86                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y7_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[39][7]~94                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y4_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[3][6]~83                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y2_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[40][7]~73                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[41][4]~69                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[42][15]~115                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[43][3]~113                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y6_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[44][3]~66                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[45][6]~78                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[46][12]~114                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[47][13]~116                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y6_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[48][13]~108                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[49][5]~100                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y6_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[4][1]~103                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y4_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[50][11]~92                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y4_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[51][2]~84                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[52][11]~104                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[53][11]~112                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y6_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[54][6]~88                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[55][7]~96                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y5_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[56][14]~76                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y3_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[57][7]~72                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[58][9]~127                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y8_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[59][0]~126                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y3_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[5][15]~111                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y4_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[60][2]~68                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y7_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[61][2]~80                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[62][9]~125                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y7_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[63][5]~128                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y8_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[64][8]~43                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y6_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[65][6]~11                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y2_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[66][7]~41                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y5_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[67][1]~9                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y5_N20   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[68][11]~27                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X4_Y5_N8    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[69][7]~59                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y6_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[6][15]~87                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y7_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[70][14]~25                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X4_Y5_N6    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[71][15]~51                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y5_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[72][0]~42                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y7_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[73][9]~10                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y4_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[74][11]~44                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y4_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[75][1]~12                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y6_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[76][2]~26                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y7_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[77][10]~55                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[78][15]~28                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[79][8]~63                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y7_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[7][15]~95                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y4_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[80][5]~35                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[81][3]~3                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y1_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[82][3]~34                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y1_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[83][3]~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y1_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[84][3]~23                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y4_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[85][3]~58                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y1_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[86][3]~22                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y7_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[87][3]~49                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y4_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[88][3]~33                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[89][6]~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y3_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[8][15]~75                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y1_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[90][8]~36                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[91][8]~4                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X15_Y3_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[92][11]~21                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y4_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[93][9]~54                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[94][7]~24                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[95][14]~61                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y4_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[96][8]~39                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y5_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[97][2]~7                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y4_N20   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[98][9]~37                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[99][11]~5                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X4_Y4_N26   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; avg_128:AVG|buff[9][15]~71                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y4_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; btn_i                                                                                                                                                                                                                                                                                                                                                       ; PIN_E6             ; 1080    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_H6             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fir_17:FIR|acc_r[14][14]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y11_N20 ; 785     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                      ; PLL_1              ; 4230    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; merge_data:MERGE|buff[1][2]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y23_N4  ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X27_Y13_N3      ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X29_Y14_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X29_Y14_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X28_Y12_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X30_Y12_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X29_Y13_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X29_Y13_N25     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X29_Y13_N23     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X30_Y13_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X29_Y14_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~20              ; LCCOMB_X28_Y15_N22 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; LCCOMB_X29_Y14_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X29_Y15_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X29_Y14_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X28_Y13_N5      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X27_Y13_N31     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X28_Y12_N21     ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X27_Y13_N19     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X27_Y13_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X28_Y17_N9      ; 31      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X30_Y12_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X22_Y13_N2  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X22_Y13_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X18_Y14_N15     ; 36      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X25_Y13_N12 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X24_Y14_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X24_Y14_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X22_Y13_N11     ; 647     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                                                                                              ; LCCOMB_X27_Y14_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X22_Y13_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X25_Y13_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X17_Y17_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X19_Y14_N0  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_msh:auto_generated|counter_reg_bit[7]~0                                                         ; LCCOMB_X19_Y16_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X17_Y17_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X22_Y12_N30 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X19_Y16_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                              ; LCCOMB_X19_Y11_N4  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                              ; LCCOMB_X19_Y11_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X19_Y11_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X24_Y13_N2  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]~34                                                                                                                                                                                                                           ; LCCOMB_X29_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X28_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X24_Y14_N8  ; 415     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; split_data:SPLIT|buff[2][1]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X15_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:TX|uart_data_r[1]~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X10_Y11_N0 ; 851     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0]                                ; PLL_1           ; 4230    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X22_Y13_N11  ; 647     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; btn_i~input                ; 1080    ;
; fir_17:FIR|acc_r[14][14]~0 ; 785     ;
+----------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_go14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 130          ; 2048         ; 130          ; yes                    ; no                      ; yes                    ; no                      ; 266240 ; 2048                        ; 130                         ; 2048                        ; 130                         ; 266240              ; 33   ; None ; M9K_X26_Y15_N0, M9K_X26_Y12_N0, M9K_X26_Y20_N0, M9K_X26_Y19_N0, M9K_X26_Y5_N0, M9K_X26_Y6_N0, M9K_X26_Y11_N0, M9K_X26_Y4_N0, M9K_X26_Y14_N0, M9K_X26_Y18_N0, M9K_X26_Y21_N0, M9K_X26_Y17_N0, M9K_X26_Y7_N0, M9K_X26_Y13_N0, M9K_X26_Y8_N0, M9K_X26_Y10_N0, M9K_X8_Y3_N0, M9K_X8_Y4_N0, M9K_X5_Y2_N0, M9K_X5_Y3_N0, M9K_X8_Y8_N0, M9K_X5_Y8_N0, M9K_X5_Y9_N0, M9K_X5_Y4_N0, M9K_X5_Y5_N0, M9K_X5_Y6_N0, M9K_X5_Y7_N0, M9K_X8_Y7_N0, M9K_X26_Y9_N0, M9K_X26_Y16_N0, M9K_X8_Y9_N0, M9K_X8_Y6_N0, M9K_X8_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 48                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 24                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 24                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 48                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X21_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conj_c_mult:MULT|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X21_Y12_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X21_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conj_c_mult:MULT|lpm_mult:Mult0|mult_pgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X21_Y11_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 10,105 / 27,275 ( 37 % ) ;
; C16 interconnects     ; 54 / 1,240 ( 4 % )       ;
; C4 interconnects      ; 5,604 / 20,832 ( 27 % )  ;
; Direct links          ; 1,107 / 27,275 ( 4 % )   ;
; Global clocks         ; 3 / 10 ( 30 % )          ;
; Local interconnects   ; 2,696 / 8,064 ( 33 % )   ;
; R24 interconnects     ; 112 / 1,320 ( 8 % )      ;
; R4 interconnects      ; 7,255 / 28,560 ( 25 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.74) ; Number of LABs  (Total = 498) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 1                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 6                             ;
; 10                                          ; 8                             ;
; 11                                          ; 17                            ;
; 12                                          ; 17                            ;
; 13                                          ; 22                            ;
; 14                                          ; 43                            ;
; 15                                          ; 92                            ;
; 16                                          ; 280                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.96) ; Number of LABs  (Total = 498) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 87                            ;
; 1 Clock                            ; 387                           ;
; 1 Clock enable                     ; 223                           ;
; 1 Sync. clear                      ; 53                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 159                           ;
; 2 Clocks                           ; 67                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.72) ; Number of LABs  (Total = 498) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 9                             ;
; 15                                           ; 11                            ;
; 16                                           ; 42                            ;
; 17                                           ; 21                            ;
; 18                                           ; 20                            ;
; 19                                           ; 15                            ;
; 20                                           ; 35                            ;
; 21                                           ; 31                            ;
; 22                                           ; 18                            ;
; 23                                           ; 31                            ;
; 24                                           ; 25                            ;
; 25                                           ; 37                            ;
; 26                                           ; 40                            ;
; 27                                           ; 37                            ;
; 28                                           ; 35                            ;
; 29                                           ; 16                            ;
; 30                                           ; 23                            ;
; 31                                           ; 8                             ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.08) ; Number of LABs  (Total = 498) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 13                            ;
; 2                                                ; 27                            ;
; 3                                                ; 32                            ;
; 4                                                ; 41                            ;
; 5                                                ; 18                            ;
; 6                                                ; 20                            ;
; 7                                                ; 10                            ;
; 8                                                ; 17                            ;
; 9                                                ; 20                            ;
; 10                                               ; 29                            ;
; 11                                               ; 34                            ;
; 12                                               ; 36                            ;
; 13                                               ; 53                            ;
; 14                                               ; 35                            ;
; 15                                               ; 32                            ;
; 16                                               ; 72                            ;
; 17                                               ; 4                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 1                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.27) ; Number of LABs  (Total = 498) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 14                            ;
; 5                                            ; 12                            ;
; 6                                            ; 16                            ;
; 7                                            ; 34                            ;
; 8                                            ; 15                            ;
; 9                                            ; 34                            ;
; 10                                           ; 19                            ;
; 11                                           ; 10                            ;
; 12                                           ; 8                             ;
; 13                                           ; 14                            ;
; 14                                           ; 7                             ;
; 15                                           ; 6                             ;
; 16                                           ; 8                             ;
; 17                                           ; 15                            ;
; 18                                           ; 18                            ;
; 19                                           ; 24                            ;
; 20                                           ; 26                            ;
; 21                                           ; 15                            ;
; 22                                           ; 14                            ;
; 23                                           ; 11                            ;
; 24                                           ; 14                            ;
; 25                                           ; 19                            ;
; 26                                           ; 15                            ;
; 27                                           ; 15                            ;
; 28                                           ; 15                            ;
; 29                                           ; 12                            ;
; 30                                           ; 15                            ;
; 31                                           ; 11                            ;
; 32                                           ; 16                            ;
; 33                                           ; 13                            ;
; 34                                           ; 10                            ;
; 35                                           ; 9                             ;
; 36                                           ; 0                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 4            ; 0            ; 4            ; 0            ; 0            ; 8         ; 4            ; 0            ; 8         ; 8         ; 0            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 8            ; 4            ; 8            ; 8            ; 0         ; 4            ; 8            ; 0         ; 0         ; 8            ; 8            ; 8            ; 8            ; 5            ; 8            ; 8            ; 5            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 0         ; 8            ; 8            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_o              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_i               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_i              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M08SAU169C8G for design "fm_demodulator"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/db/logic_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 12, clock division of 625, and phase shift of 0 degrees (0 ps) for logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/db/logic_pll_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
    Info (176445): Device 10M16SAU169C8G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E7
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location C4
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location C5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fm_demodulator.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register avg_128:AVG|data_i_r[7] is being clocked by clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 83.333
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node logic_pll:PLL|altpll:altpll_component|logic_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/db/logic_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 32 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169177): 3 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin btn_i uses I/O standard 3.3 V Schmitt Trigger at E6 File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/uart_loopback.v Line: 9
    Info (169178): Pin uart_i uses I/O standard 3.3-V LVTTL at A4 File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/uart_loopback.v Line: 9
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at H6 File: C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/uart_loopback.v Line: 8
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/output_files/fm_demodulator.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5639 megabytes
    Info: Processing ended: Wed Mar 15 19:50:38 2023
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/David/Documents/GitHub/FM-Demodulator/Quartus_Prime/output_files/fm_demodulator.fit.smsg.


