{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace portBus A0 -pg 1 -lvl 0 -x -190 -y -340 -defaultsOSRD
preplace portBus A1 -pg 1 -lvl 0 -x -190 -y -310 -defaultsOSRD
preplace portBus A2 -pg 1 -lvl 0 -x -190 -y -280 -defaultsOSRD
preplace portBus A3 -pg 1 -lvl 0 -x -190 -y -250 -defaultsOSRD
preplace portBus B0 -pg 1 -lvl 0 -x -190 -y -220 -defaultsOSRD
preplace portBus B1 -pg 1 -lvl 0 -x -190 -y -190 -defaultsOSRD
preplace portBus B2 -pg 1 -lvl 0 -x -190 -y -160 -defaultsOSRD
preplace portBus B3 -pg 1 -lvl 0 -x -190 -y -130 -defaultsOSRD
preplace portBus C0 -pg 1 -lvl 0 -x -190 -y -100 -defaultsOSRD
preplace portBus C1 -pg 1 -lvl 0 -x -190 -y -70 -defaultsOSRD
preplace portBus C2 -pg 1 -lvl 0 -x -190 -y -40 -defaultsOSRD
preplace portBus C3 -pg 1 -lvl 0 -x -190 -y -10 -defaultsOSRD
preplace portBus D0 -pg 1 -lvl 0 -x -190 -y 20 -defaultsOSRD
preplace portBus D1 -pg 1 -lvl 0 -x -190 -y 50 -defaultsOSRD
preplace portBus D2 -pg 1 -lvl 0 -x -190 -y 80 -defaultsOSRD
preplace portBus D3 -pg 1 -lvl 0 -x -190 -y 110 -defaultsOSRD
preplace portBus Res -pg 1 -lvl 8 -x 2980 -y 90 -defaultsOSRD
preplace inst dig_reduce_0 -pg 1 -lvl 1 -x 120 -y 180 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 3 -x 1620 -y 340 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 2 -x 1000 -y -80 -defaultsOSRD
preplace inst util_vector_logic_2 -pg 1 -lvl 2 -x 1000 -y 260 -defaultsOSRD
preplace inst util_vector_logic_3 -pg 1 -lvl 2 -x 1000 -y 460 -defaultsOSRD
preplace inst util_vector_logic_4 -pg 1 -lvl 2 -x 1000 -y 360 -defaultsOSRD
preplace inst util_vector_logic_5 -pg 1 -lvl 3 -x 1620 -y 460 -defaultsOSRD
preplace inst util_vector_logic_6 -pg 1 -lvl 3 -x 1620 -y -140 -defaultsOSRD
preplace inst util_vector_logic_7 -pg 1 -lvl 3 -x 1620 -y -260 -defaultsOSRD
preplace inst util_vector_logic_8 -pg 1 -lvl 3 -x 1620 -y -20 -defaultsOSRD
preplace inst util_vector_logic_9 -pg 1 -lvl 3 -x 1620 -y 220 -defaultsOSRD
preplace inst util_vector_logic_10 -pg 1 -lvl 3 -x 1620 -y 700 -defaultsOSRD
preplace inst util_vector_logic_11 -pg 1 -lvl 3 -x 1620 -y 580 -defaultsOSRD
preplace inst util_vector_logic_12 -pg 1 -lvl 3 -x 1620 -y -500 -defaultsOSRD
preplace inst util_vector_logic_13 -pg 1 -lvl 3 -x 1620 -y -380 -defaultsOSRD
preplace inst util_vector_logic_14 -pg 1 -lvl 3 -x 1620 -y -740 -defaultsOSRD
preplace inst util_vector_logic_15 -pg 1 -lvl 3 -x 1620 -y -620 -defaultsOSRD
preplace inst util_vector_logic_16 -pg 1 -lvl 4 -x 1940 -y 220 -defaultsOSRD
preplace inst util_vector_logic_17 -pg 1 -lvl 4 -x 1940 -y 360 -defaultsOSRD
preplace inst util_vector_logic_18 -pg 1 -lvl 4 -x 1940 -y 90 -defaultsOSRD
preplace inst util_vector_logic_19 -pg 1 -lvl 5 -x 2220 -y 150 -defaultsOSRD
preplace inst util_vector_logic_20 -pg 1 -lvl 6 -x 2510 -y 250 -defaultsOSRD
preplace inst util_vector_logic_21 -pg 1 -lvl 6 -x 2510 -y 90 -defaultsOSRD
preplace inst util_vector_logic_22 -pg 1 -lvl 7 -x 2820 -y 90 -defaultsOSRD
preplace inst util_vector_logic_23 -pg 1 -lvl 4 -x 1940 -y -700 -defaultsOSRD
preplace inst util_vector_logic_24 -pg 1 -lvl 4 -x 1940 -y -450 -defaultsOSRD
preplace inst util_vector_logic_25 -pg 1 -lvl 4 -x 1940 -y -240 -defaultsOSRD
preplace inst util_vector_logic_26 -pg 1 -lvl 5 -x 2220 -y -580 -defaultsOSRD
preplace inst util_vector_logic_28 -pg 1 -lvl 6 -x 2510 -y -480 -defaultsOSRD
preplace netloc A0_1 1 0 1 -20 -340n
preplace netloc A1_1 1 0 1 -30 -310n
preplace netloc A2_1 1 0 1 -40 -280n
preplace netloc A3_1 1 0 1 -50 -250n
preplace netloc B0_1 1 0 1 -60 -220n
preplace netloc B1_1 1 0 1 -70 -190n
preplace netloc B2_1 1 0 1 -80 -160n
preplace netloc B3_1 1 0 1 -90 -130n
preplace netloc C0_1 1 0 1 -100 -100n
preplace netloc C1_1 1 0 1 -110 -70n
preplace netloc C2_1 1 0 1 -120 -40n
preplace netloc C3_1 1 0 1 -130 -10n
preplace netloc D0_1 1 0 1 -140 20n
preplace netloc D1_1 1 0 1 -150 50n
preplace netloc D2_1 1 0 1 -160 80n
preplace netloc D3_1 1 0 1 -170 110n
preplace netloc dig_reduce_0_S3 1 1 2 220 -610 N
preplace netloc dig_reduce_0_S2 1 1 2 210 190 1200
preplace netloc dig_reduce_0_S1 1 1 2 240 -10 1180
preplace netloc dig_reduce_0_S0 1 1 2 230 -140 1190
preplace netloc util_vector_logic_3_Res 1 2 1 1170 -370n
preplace netloc util_vector_logic_4_Res 1 2 1 1150 -630n
preplace netloc util_vector_logic_2_Res 1 2 1 1140 -730n
preplace netloc util_vector_logic_1_Res 1 2 1 1160 -750n
preplace netloc util_vector_logic_10_Res 1 3 1 1800 370n
preplace netloc util_vector_logic_11_Res 1 3 1 1790 350n
preplace netloc util_vector_logic_5_Res 1 3 1 1780 230n
preplace netloc util_vector_logic_0_Res 1 3 1 1770 210n
preplace netloc util_vector_logic_9_Res 1 3 1 1760 100n
preplace netloc util_vector_logic_8_Res 1 3 1 1760 -20n
preplace netloc util_vector_logic_18_Res 1 4 1 2080 90n
preplace netloc util_vector_logic_16_Res 1 4 1 2080 160n
preplace netloc util_vector_logic_19_Res 1 5 1 2360 150n
preplace netloc util_vector_logic_17_Res 1 4 2 NJ 360 2360
preplace netloc util_vector_logic_20_Res 1 5 2 2370 160 2650
preplace netloc util_vector_logic_21_Res 1 6 1 N 90
preplace netloc util_vector_logic_22_Res 1 7 1 N 90
preplace netloc util_vector_logic_14_Res 1 3 1 1760 -740n
preplace netloc util_vector_logic_15_Res 1 3 1 1760 -690n
preplace netloc util_vector_logic_12_Res 1 3 1 1760 -500n
preplace netloc util_vector_logic_13_Res 1 3 1 1760 -440n
preplace netloc util_vector_logic_7_Res 1 3 1 1760 -260n
preplace netloc util_vector_logic_6_Res 1 3 1 1760 -230n
preplace netloc util_vector_logic_23_Res 1 4 1 2080 -700n
preplace netloc util_vector_logic_24_Res 1 4 1 2080 -570n
preplace netloc util_vector_logic_25_Res 1 4 2 NJ -240 2360
preplace netloc util_vector_logic_26_Res 1 5 1 2360 -580n
preplace netloc util_vector_logic_28_Res 1 5 2 2370 -550 2650
levelinfo -pg 1 -190 120 1000 1620 1940 2220 2510 2820 2980
pagesize -pg 1 -db -bbox -sgen -290 -810 3080 770
"
}

