<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:59.2159</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7030612</applicationNumber><claimCount>32</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>비디오 코딩에서 코딩된 비디오 시퀀스 시작 액세스 유닛</inventionTitle><inventionTitleEng>CODED VIDEO SEQUENCE START ACCESS UNIT IN VIDEO CODING</inventionTitleEng><openDate>2022.11.01</openDate><openNumber>10-2022-0146494</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.02.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.09.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/61</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/44</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H04N 19/187</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04N 21/2343</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>H04N 21/4402</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 비디오 디코더는 출력 계층 세트 모드에서 특정된 계층들에 따라 이에 더하여 액세스 유닛에서 수신된 실제 계층들에 기초하여 비디오 데이터의 계층들을 출력하도록 구성될 수도 있다. 이에 따라, 비디오 코더는 실제로 수신된 계층들이 출력 계층 세트 모드에서 특정된 계층들과 매칭하지 않는 상황들에서 비디오 비트스트림을 재시작하기보다는 실제로 수신된 계층들을 출력하도록 구성될 수도 있다. 다른 예에서, 비디오 인코더는 현재 코딩된 픽처에서의 서브-픽처의 서브-픽처 ID 가 참조 픽처에서의 서브-픽처의 서브-픽처 ID 와 매칭하지 않을 때 인터 예측을 디스에이블할 수도 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.09.16</internationOpenDate><internationOpenNumber>WO2021183654</internationOpenNumber><internationalApplicationDate>2021.03.10</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/021720</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 비디오 데이터를 디코딩하는 방법으로서,출력 계층 세트 모드의 표시를 수신하는 단계로서, 상기 출력 계층 세트 모드는 출력될 계층들의 계층 ID들을 규정하는, 상기 표시를 수신하는 단계;비디오 데이터의 하나 이상의 계층들을 수신하는 단계로서, 수신된 상기 하나 이상의 계층들은 상기 출력 계층 세트 모드에 의해 규정된 상기 계층들 전체의 미만인, 상기 하나 이상의 계층들을 수신하는 단계; 및출력될 상기 규정된 계층들 및 상기 수신된 하나 이상의 계층들에 기초하여 상기 출력 계층 세트 모드에 따라 상기 수신된 하나 이상의 계층들의 적어도 하나의 계층을 출력하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 비디오 데이터의 하나 이상의 계층들을 수신하는 단계는:비디오 코딩 계층 (VCL) 네트워크 추상 계층 (NAL) 유닛들에서 상기 비디오 데이터의 하나 이상의 계층들을 수신하는 단계를 포함하고, 상기 수신된 하나 이상의 계층들은 상기 출력 계층 세트 모드에 의해 규정된 계층들 전체의 미만인, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 비디오 데이터의 하나 이상의 계층들을 수신하는 단계는 액세스 유닛에서 상기 비디오 데이터의 하나 이상의 계층들을 수신하는 단계를 포함하고, 그리고 상기 수신된 하나 이상의 계층들 중 적어도 하나의 계층을 출력하는 단계는 상기 액세스 유닛에서 상기 수신된 하나 이상의 계층들 및 출력될 상기 규정된 계층들에 기초하여 상기 출력 계층 세트 모드에 따라 상기 수신된 하나 이상의 계층들 중 적어도 하나의 계층을 출력하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서, 상기 출력 계층 세트 모드는 규정된 계층 ID들의 최고 계층이 출력될 것임을 규정하고,상기 수신된 하나 이상의 계층들의 적어도 하나의 계층을 출력하는 단계는 상기 액세스 유닛에서 실제로 수신되었던 최고 계층 ID 를 갖는 계층을 출력하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서, 상기 출력 계층 세트 모드는 규정된 계층 ID들의 모든 계층들이 출력될 것임을 규정하고, 상기 하나 이상의 계층들 중 적어도 하나의 계층을 출력하는 단계는 상기 액세스 유닛에서 실제로 수신되었던 모든 계층들을 출력하는 단계를 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,현재 픽처의 계층 id 가 상기 출력 계층 세트 모드에서 규정된 계층 인덱스와 동일하지 않은 경우에 픽처 출력 플래그를 제로로 설정하는 단계; 및상기 픽처 출력 플래그에 기초하여 상기 하나 이상의 계층들의 적어도 하나의 계층을 출력하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 하나 이상의 계층들의 적어도 하나의 계층의 출력을 포함하는 픽처를 디스플레이하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.</claim></claimInfo><claimInfo><claim>8. 비디오 데이터를 디코딩하도록 구성되는 장치로서,비디오 데이터의 하나 이상의 계층들을 저장하도록 구성되는 메모리; 및회로부로 구현되고 상기 메모리와 통신하는 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은:출력 계층 세트 모드의 표시를 수신하는 것으로서, 상기 출력 계층 세트 모드는 출력될 계층들의 계층 ID들을 규정하는, 상기 표시를 수신하고;비디오 데이터의 하나 이상의 계층들을 수신하는 것으로서, 수신된 상기 하나 이상의 계층들은 상기 출력 계층 세트 모드에 의해 규정된 상기 계층들 전체의 미만인, 상기 하나 이상의 계층들을 수신하고; 그리고출력될 상기 규정된 계층들 및 상기 수신된 하나 이상의 계층들에 기초하여 상기 출력 계층 세트 모드에 따라 상기 수신된 하나 이상의 계층들의 적어도 하나의 계층을 출력하도록 구성되는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 비디오 데이터의 하나 이상의 계층들을 수신하기 위해, 상기 하나 이상의 프로세서들은 또한:비디오 코딩 계층 (VCL) 네트워크 추상 계층 (NAL) 유닛들에서 비디오 데이터의 하나 이상의 계층들을 수신하도록 구성되고, 수신된 하나 이상의 계층들은 출력 계층 세트 모드에 의해 규정된 계층들 전체의 미만인, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 비디오 데이터의 하나 이상의 계층들을 수신하기 위해, 상기 하나 이상의 프로세서들은 또한 액세스 유닛에서 상기 비디오 데이터의 하나 이상의 계층들을 수신하도록 구성되고, 그리고 상기 수신된 하나 이상의 계층들 중 적어도 하나의 계층을 출력하기 위해, 상기 하나 이상의 프로세서들은 또한, 액세스 유닛에서 상기 수신된 하나 이상의 계층들 및 출력될 상기 규정된 계층들에 기초하여 상기 출력 계층 세트 모드에 따라 상기 수신된 하나 이상의 계층들 중 적어도 하나의 계층을 출력하도록 구성되는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 출력 계층 세트 모드는 규정된 계층 ID들의 최고 계층이 출력될 것임을 규정하고, 상기 수신된 하나 이상의 계층들의 적어도 하나의 계층을 출력하기 위해, 상기 하나 이상의 프로세서들은 또한, 상기 액세스 유닛에서 실제로 수신되었던 최고 계층 ID 를 갖는 계층을 출력하도록 구성되는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서, 상기 출력 계층 세트 모드는 규정된 계층 ID들의 모든 계층들이 출력될 것임을 규정하고, 상기 수신된 하나 이상의 계층들의 적어도 하나의 계층을 출력하기 위해, 상기 하나 이상의 프로세서들은 또한, 상기 액세스 유닛에서 실제로 수신되었던 모든 계층을 출력하도록 구성되는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>13. 제 8 항에 있어서, 상기 하나 이상의 프로세서들은 또한:현재 픽처의 계층 id 가 상기 출력 계층 세트 모드에서 규정된 계층 인덱스와 동일하지 않은 경우에 픽처 출력 플래그를 제로로 설정하고; 그리고상기 픽처 출력 플래그에 기초하여 상기 하나 이상의 계층들의 적어도 하나의 계층을 출력하도록 구성되는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>14. 제 8 항에 있어서,하나 이상의 계층들의 적어도 하나의 계층의 출력을 포함하는 픽처를 디스플레이하도록 구성되는 디스플레이를 더 포함하는, 비디오 데이터를 디코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>15. 비디오 데이터를 인코딩하는 방법으로서,현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 가 참조 픽처에서 대응하는 서브-픽처의 제 2 서브-픽처 ID 와 상이한지의 여부를 결정하는 단계; 상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 가 상기 참조 픽처에서 대응하는 서브-픽처의 제 2 서브-픽처 ID 와 상이한지의 여부의 결정에 기초하여 이용가능한 코딩 모드들을 결정하는 단계; 및상기 이용가능한 코딩 모드들 중 하나 이상의 코딩 모드들로 상기 제 1 서브-픽처를 인코딩하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법. </claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서, 상기 이용가능한 코딩 모드들을 결정하는 단계는:상기 참조 픽처에서의 대응하는 서브-픽처의 제 2 서브-픽처 ID 가 상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 와 상이하면, 상기 참조 픽처에 대한 인터 예측을 디스에이블하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 이용가능한 코딩 모드들 중 하나 이상의 코딩 모드들로 제 1 서브-픽처를 인코딩하는 단계는:상기 참조 픽처에 대한 인터 예측 이외의 코딩 모드로 제 1 서브-픽처를 인코딩하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>18. 제 15 항에 있어서, 상기 이용가능한 코딩 모드들을 결정하는 단계는:상기 참조 픽처에서의 대응하는 서브-픽처의 제 2 서브-픽처 ID 가 상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 와 상이하지 않으면, 상기 참조 픽처에 대한 인터 예측을 인에이블하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>19. 제 15 항에 있어서, 상기 참조 픽처에서의 대응하는 서브-픽처는 상기 현재 픽처에서 제 1 서브-픽처와 동일한 위치를 갖는, 비디오 데이터를 인코딩하는 방법. </claim></claimInfo><claimInfo><claim>20. 제 15 항에 있어서,상기 현재 픽처의 픽처 헤더 또는 슬라이스 헤더의 하나 이상에서 적응 파라미터 세트를 인코딩하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서, 상기 현재 픽처의 픽처 헤더 또는 슬라이스 헤더의 하나 이상에서 적응 파라미터 세트를 인코딩하는 단계는:상기 현재 픽처의 픽처 헤더 네트워크 추상 계층 (network abstraction layer; NAL) 유닛 또는 슬라이스 헤더 NAL 유닛 중 하나 이상에서 상기 적응 파라미터 세트를 인코딩하는 단계를 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>22. 제 20 항에 있어서,픽처 헤더 또는 슬라이스 헤더 중 하나 이상에서 인코딩된 적응 파라미터 세트들의 수를 나타내는 신택스 엘리먼트를 인코딩하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>23. 제 13 항에 있어서,카메라로 상기 현재 픽처를 캡처하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.</claim></claimInfo><claimInfo><claim>24. 비디오 데이터를 인코딩하도록 구성되는 장치로서,비디오 데이터의 현재 픽처를 저장하도록 구성된 메모리; 및회로부로 구현되고 상기 메모리와 통신하는 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은: 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 가 참조 픽처에서 대응하는 서브-픽처의 제 2 서브-픽처 ID 와 상이한지의 여부를 결정하고;  상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 가 상기 참조 픽처에서 대응하는 서브-픽처의 제 2 서브-픽처 ID 와 상이한지의 여부의 결정에 기초하여 이용가능한 코딩 모드들을 결정하고; 그리고 상기 이용가능한 이용가능한 들 중 하나 이상의 코딩 모드들로 상기 제 1 서브-픽처를 인코딩하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치. </claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서, 이용가능한 코딩 모드들을 결정하기 위해, 상기 하나 이상의 프로세서들은 또한:상기 참조 픽처에서의 대응하는 서브-픽처의 제 2 서브-픽처 ID 가 상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 와 상이하면, 상기 참조 픽처에 대한 인터 예측을 디스에이블하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서, 상기 이용가능한 코딩 모드들의 하나 이상으로 제 1 서브-픽처를 인코딩하기 위해, 하나 이상의 프로세서들은 또한:상기 참조 픽처에 대한 인터 예측 이외의 코딩 모드로 제 1 서브-픽처를 인코딩하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>27. 제 24 항에 있어서, 상기 이용가능한 코딩 모드들을 결정하기 위해, 상기 하나 이상의 프로세서들은 또한:상기 참조 픽처에서의 대응하는 서브-픽처의 제 2 서브-픽처 ID 가 상기 현재 픽처에서의 제 1 서브-픽처의 제 1 서브-픽처 ID 와 상이하지 않으면, 상기 참조 픽처에 대한 인터 예측을 인에이블하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>28. 제 24 항에 있어서, 상기 참조 픽처에서의 대응하는 서브-픽처는 상기 현재 픽처에서 제 1 서브-픽처와 동일한 위치를 갖는, 비디오 데이터를 인코딩하도록 구성되는 장치. </claim></claimInfo><claimInfo><claim>29. 제 24 항에 있어서, 상기 하나 이상의 프로세서들은 또한:상기 현재 픽처의 픽처 헤더 또는 슬라이스 헤더의 하나 이상에서 적응 파라미터 세트를 인코딩하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>30. 제 27 항에 있어서, 상기 현재 픽처의 픽처 헤더 또는 슬라이스 헤더의 하나 이상에서 적응 파라미터 세트를 인코딩하기 위해, 상기 하나 이상의 프로세서들은 또한:상기 현재 픽처의 픽처 헤더 네트워크 추상 계층 (NAL) 유닛 또는 슬라이스 헤더 NAL 유닛 중 하나 이상에서 상기 적응 파라미터 세트를 인코딩하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>31. 제 29 항에 있어서, 상기 하나 이상의 프로세서들은 또한:상기 픽처 헤더 또는 상기 슬라이스 헤더 중 하나 이상에서 인코딩된 적응 파라미터 세트들의 수를 나타내는 신택스 엘리먼트를 인코딩하도록 구성되는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo><claimInfo><claim>32. 제 24 항에 있어서,상기 현재 픽처를 캡처하도록 구성된 카메라를 더 포함하는, 비디오 데이터를 인코딩하도록 구성되는 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>SEREGIN, VADIM</engName><name>세레긴 바딤</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>HE, YONG</engName><name>헤 용</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>COBAN, MUHAMMED ZEYD</engName><name>코반 무하메드 제이드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.03.10</priorityApplicationDate><priorityApplicationNumber>62/987,765</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.04.02</priorityApplicationDate><priorityApplicationNumber>63/004,241</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.04.13</priorityApplicationDate><priorityApplicationNumber>63/009,230</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.03.09</priorityApplicationDate><priorityApplicationNumber>17/196,444</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.09.02</receiptDate><receiptNumber>1-1-2022-0927748-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.10.12</receiptDate><receiptNumber>1-5-2022-0151414-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.02.22</receiptDate><receiptNumber>1-1-2024-0206316-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.02.22</receiptDate><receiptNumber>1-1-2024-0206317-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227030612.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9303890fe1d7e7725089619644d6cb6fb8efce7c19035f364af5d1a792b6dd6fbebfa057d6c7eb67212cd248781c8a859cb8577d369f17c44d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf60f9619916a988a6b5e32fdb2511066838e2c5b41f44a598374b264f675a775ae82e1004ab93db2286cd572e20223f61f15b2751bffec561</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>