对于FPGA 的开发，如果仿真通过，约束正确，那板级验证就一定没没问题吗？（假设电路系统绝对稳定，不会出错，不会出现诸如接触不良等一系列问题）


答：不一定。在FPGA仿真的过程中,为了让仿真快速完成，通常会缩小参数。
那么可以在设计文件中定义：
parameter a = 50_000_000;
reg [24:0] counter;

然后尝试使用counter来保存a的值，但是a的二进制：10 1111 1010 1111 0000 1000 0000
这意味着需要26个二进制位才能装下a，但是counter只有25位，这就导致了溢出错误

但是这又完全符合Verilog的语法规则，不会报错（vivado可能会警告，但是编译依旧会通过）

不过仿真的时候通常会有：
defparam moudlename.a=50_000; //(1100 0011 0101 0000)
此时只需要16个二进制位就可以了，完全不会溢出，故仿真不会出现任何问题。