TimeQuest Timing Analyzer report for Initial_recieve_program
Wed Apr 02 15:15:09 2014
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; Initial_recieve_program                           ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.14 MHz ; 226.14 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.711 ; -30.347       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -27.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.711 ; s1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.247      ;
; -1.673 ; s4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.209      ;
; -1.550 ; r2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.022     ; 2.064      ;
; -1.548 ; r3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.022     ; 2.062      ;
; -1.540 ; s6                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.076      ;
; -1.539 ; s6                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.075      ;
; -1.516 ; s6                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.052      ;
; -1.507 ; s3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.043      ;
; -1.499 ; r3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.022     ; 2.013      ;
; -1.486 ; s8                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.022      ;
; -1.485 ; s8                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 2.021      ;
; -1.473 ; r3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.987      ;
; -1.462 ; s8                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.998      ;
; -1.460 ; r2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.974      ;
; -1.434 ; r2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.948      ;
; -1.412 ; r4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.926      ;
; -1.407 ; s1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.943      ;
; -1.406 ; s1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.942      ;
; -1.399 ; s2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.935      ;
; -1.393 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.237      ; 2.166      ;
; -1.369 ; s4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.905      ;
; -1.368 ; s4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.904      ;
; -1.358 ; s7                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.894      ;
; -1.357 ; s7                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.893      ;
; -1.356 ; state.address_check ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.914      ;
; -1.356 ; state.address_check ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.914      ;
; -1.356 ; state.address_check ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.914      ;
; -1.356 ; state.address_check ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.914      ;
; -1.345 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.644      ;
; -1.334 ; s7                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.870      ;
; -1.287 ; r1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.801      ;
; -1.287 ; r4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.801      ;
; -1.286 ; r4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.800      ;
; -1.269 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.305      ;
; -1.258 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.237      ; 2.031      ;
; -1.258 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.002     ; 1.792      ;
; -1.258 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.002     ; 1.792      ;
; -1.258 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.002     ; 1.792      ;
; -1.258 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.002     ; 1.792      ;
; -1.255 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.237      ; 2.028      ;
; -1.236 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.535      ;
; -1.226 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.999      ;
; -1.224 ; state.idle          ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.782      ;
; -1.224 ; state.idle          ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.782      ;
; -1.224 ; state.idle          ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.782      ;
; -1.224 ; state.idle          ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.782      ;
; -1.212 ; s5                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.748      ;
; -1.211 ; s5                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.747      ;
; -1.203 ; s3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.739      ;
; -1.202 ; s3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.738      ;
; -1.202 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.501      ;
; -1.201 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.500      ;
; -1.191 ; r1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.705      ;
; -1.188 ; s5                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.724      ;
; -1.165 ; r1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.022     ; 1.679      ;
; -1.134 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.170      ;
; -1.131 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.167      ;
; -1.095 ; s2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.631      ;
; -1.094 ; s2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.630      ;
; -1.091 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.864      ;
; -1.088 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.861      ;
; -1.077 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.850      ;
; -1.030 ; state.address_check ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.566      ;
; -1.029 ; state.address_check ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.565      ;
; -1.027 ; state.address_check ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.563      ;
; -0.989 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.288      ;
; -0.971 ; bit_count           ; r2                    ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.266      ;
; -0.971 ; bit_count           ; r3                    ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.266      ;
; -0.971 ; bit_count           ; r4                    ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.266      ;
; -0.971 ; bit_count           ; r1                    ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.266      ;
; -0.945 ; state.address_check ; b1                    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.244      ;
; -0.943 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.242      ;
; -0.942 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.715      ;
; -0.942 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.241      ;
; -0.939 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.237      ; 1.712      ;
; -0.938 ; state.address_check ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.237      ;
; -0.937 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.236      ;
; -0.922 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.958      ;
; -0.912 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.237     ; 1.211      ;
; -0.858 ; state.address_check ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.394      ;
; -0.856 ; state.address_check ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.392      ;
; -0.853 ; state.get_data      ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.411      ;
; -0.848 ; state.address_check ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.384      ;
; -0.847 ; state.address_check ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.383      ;
; -0.846 ; state.address_check ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.382      ;
; -0.825 ; state.get_data      ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.825 ; state.get_data      ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.000      ; 1.361      ;
; -0.786 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.822      ;
; -0.745 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.781      ;
; -0.601 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.637      ;
; -0.534 ; state.get_data      ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.092      ;
; -0.531 ; state.get_data      ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.089      ;
; -0.529 ; state.get_data      ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.022      ; 1.087      ;
; -0.474 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.510      ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state.idle          ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bit_count           ; bit_count             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[0]  ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[1]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; b1                  ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; s5                  ; s6                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.538 ; r1                  ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; s2                  ; s3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.544 ; s4                  ; s5                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.810      ;
; 0.552 ; s1                  ; s2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; s6                  ; s7                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.819      ;
; 0.651 ; s3                  ; s4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.654 ; s7                  ; s8                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.667 ; b1                  ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.259      ; 1.192      ;
; 0.853 ; bit_count           ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.119      ;
; 0.993 ; r2                  ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.259      ;
; 1.066 ; address_counter[0]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.332      ;
; 1.081 ; r1                  ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.024     ; 1.323      ;
; 1.086 ; r4                  ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.024     ; 1.328      ;
; 1.090 ; r3                  ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.024     ; 1.332      ;
; 1.132 ; r2                  ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.024     ; 1.374      ;
; 1.212 ; bit_count           ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.217 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.981      ;
; 1.217 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.981      ;
; 1.217 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.981      ;
; 1.219 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.002     ; 0.983      ;
; 1.228 ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.242 ; r3                  ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.508      ;
; 1.244 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.510      ;
; 1.299 ; state.get_data      ; r2                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.087      ;
; 1.301 ; state.get_data      ; r4                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.089      ;
; 1.304 ; state.get_data      ; r3                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.092      ;
; 1.371 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.637      ;
; 1.556 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.822      ;
; 1.595 ; state.get_data      ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.595 ; state.get_data      ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.361      ;
; 1.616 ; state.address_check ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.382      ;
; 1.617 ; state.address_check ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.383      ;
; 1.618 ; state.address_check ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.384      ;
; 1.623 ; state.get_data      ; r1                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.411      ;
; 1.626 ; state.address_check ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.392      ;
; 1.628 ; state.address_check ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.394      ;
; 1.682 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.211      ;
; 1.692 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.958      ;
; 1.707 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.236      ;
; 1.708 ; state.address_check ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.237      ;
; 1.709 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.712      ;
; 1.712 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.715      ;
; 1.712 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.241      ;
; 1.713 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.242      ;
; 1.715 ; state.address_check ; b1                    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.244      ;
; 1.741 ; bit_count           ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.259      ; 2.266      ;
; 1.741 ; bit_count           ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.259      ; 2.266      ;
; 1.741 ; bit_count           ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.259      ; 2.266      ;
; 1.741 ; bit_count           ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.259      ; 2.266      ;
; 1.759 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.288      ;
; 1.797 ; state.address_check ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.563      ;
; 1.799 ; state.address_check ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.565      ;
; 1.800 ; state.address_check ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.566      ;
; 1.847 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.850      ;
; 1.858 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.861      ;
; 1.861 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.864      ;
; 1.864 ; s2                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.630      ;
; 1.865 ; s2                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.631      ;
; 1.901 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.167      ;
; 1.904 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.170      ;
; 1.910 ; r1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.654      ;
; 1.931 ; r1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.675      ;
; 1.958 ; s5                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.724      ;
; 1.961 ; r1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.705      ;
; 1.971 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.500      ;
; 1.972 ; s3                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.738      ;
; 1.972 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.501      ;
; 1.973 ; s3                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.739      ;
; 1.981 ; s5                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.747      ;
; 1.982 ; s5                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.748      ;
; 1.994 ; state.idle          ; r2                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.782      ;
; 1.994 ; state.idle          ; r3                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.782      ;
; 1.994 ; state.idle          ; r4                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.782      ;
; 1.994 ; state.idle          ; r1                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.782      ;
; 1.996 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.237      ; 1.999      ;
; 2.006 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.535      ;
; 2.025 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.237      ; 2.028      ;
; 2.028 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.237      ; 2.031      ;
; 2.031 ; r4                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.775      ;
; 2.033 ; r4                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.777      ;
; 2.039 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.305      ;
; 2.057 ; r4                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.022     ; 1.801      ;
; 2.104 ; s7                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.000      ; 1.870      ;
; 2.115 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.237     ; 1.644      ;
; 2.126 ; state.address_check ; r2                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.914      ;
; 2.126 ; state.address_check ; r3                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.914      ;
; 2.126 ; state.address_check ; r4                    ; CLK          ; CLK         ; -0.500       ; 0.022      ; 1.914      ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.idle                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.idle                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s8|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 5.281 ; 5.281 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 3.731 ; 3.731 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 4.770 ; 4.770 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -4.913 ; -4.913 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -3.215 ; -3.215 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -4.540 ; -4.540 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 6.248 ; 6.248 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.907 ; 5.907 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 6.248 ; 6.248 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 5.913 ; 5.913 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 7.616 ; 7.616 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 6.939 ; 6.939 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.616 ; 7.616 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.572 ; 7.572 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.927 ; 6.927 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 6.217 ; 6.217 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.170 ; 6.170 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.217 ; 6.217 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.187 ; 6.187 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.210 ; 6.210 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 6.169 ; 6.169 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.171 ; 6.171 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.204 ; 6.204 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.172 ; 6.172 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.752 ; 5.752 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.752 ; 5.752 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.691 ; 5.691 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.907 ; 5.907 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 6.248 ; 6.248 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 5.913 ; 5.913 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 6.927 ; 6.927 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 6.939 ; 6.939 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.616 ; 7.616 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.572 ; 7.572 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.927 ; 6.927 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 6.169 ; 6.169 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.170 ; 6.170 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.217 ; 6.217 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.187 ; 6.187 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.210 ; 6.210 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 6.169 ; 6.169 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.171 ; 6.171 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.204 ; 6.204 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.172 ; 6.172 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.691 ; 5.691 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.752 ; 5.752 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.691 ; 5.691 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.479 ; -7.984        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -27.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.479 ; s1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 1.010      ;
; -0.467 ; s4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.998      ;
; -0.426 ; r3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.945      ;
; -0.416 ; state.address_check ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.961      ;
; -0.416 ; state.address_check ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.961      ;
; -0.416 ; state.address_check ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.961      ;
; -0.416 ; state.address_check ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.961      ;
; -0.414 ; r2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.933      ;
; -0.412 ; s6                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.943      ;
; -0.407 ; s6                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.938      ;
; -0.406 ; s3                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.937      ;
; -0.405 ; s6                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.936      ;
; -0.401 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.930      ;
; -0.401 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.930      ;
; -0.401 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.930      ;
; -0.401 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.500        ; -0.003     ; 0.930      ;
; -0.393 ; r3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.912      ;
; -0.391 ; r3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.910      ;
; -0.386 ; s8                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.917      ;
; -0.381 ; s8                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.912      ;
; -0.379 ; s8                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.910      ;
; -0.377 ; r2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.896      ;
; -0.375 ; r2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.894      ;
; -0.370 ; address_counter[2]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.106      ; 1.008      ;
; -0.366 ; state.idle          ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.911      ;
; -0.366 ; state.idle          ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.911      ;
; -0.366 ; state.idle          ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.911      ;
; -0.366 ; state.idle          ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.911      ;
; -0.351 ; s1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.882      ;
; -0.350 ; s2                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.881      ;
; -0.350 ; s1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.881      ;
; -0.348 ; r4                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.867      ;
; -0.344 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.770      ;
; -0.339 ; s4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.870      ;
; -0.338 ; s4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.869      ;
; -0.331 ; s7                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.862      ;
; -0.327 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.965      ;
; -0.326 ; s7                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.857      ;
; -0.325 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.963      ;
; -0.324 ; s7                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.855      ;
; -0.309 ; r4                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.828      ;
; -0.307 ; r4                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.826      ;
; -0.304 ; r1                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.823      ;
; -0.295 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.933      ;
; -0.292 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.718      ;
; -0.283 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.709      ;
; -0.280 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.706      ;
; -0.278 ; s3                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.809      ;
; -0.277 ; s3                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.808      ;
; -0.272 ; s5                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.803      ;
; -0.267 ; s5                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.798      ;
; -0.265 ; s5                  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.796      ;
; -0.263 ; r1                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.782      ;
; -0.261 ; r1                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.013     ; 0.780      ;
; -0.252 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.890      ;
; -0.250 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.888      ;
; -0.222 ; s2                  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.753      ;
; -0.221 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.859      ;
; -0.221 ; s2                  ; state.idle            ; CLK          ; CLK         ; 0.500        ; -0.001     ; 0.752      ;
; -0.218 ; state.address_check ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.751      ;
; -0.217 ; state.address_check ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.750      ;
; -0.217 ; state.address_check ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.750      ;
; -0.207 ; state.get_data      ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s4                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s8                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.207 ; state.get_data      ; s2                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.740      ;
; -0.197 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.623      ;
; -0.196 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.622      ;
; -0.188 ; state.get_data      ; r1                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.733      ;
; -0.178 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.816      ;
; -0.178 ; state.address_check ; b1                    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.604      ;
; -0.176 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; 0.500        ; 0.106      ; 0.814      ;
; -0.175 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.601      ;
; -0.173 ; state.address_check ; bit_count             ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.599      ;
; -0.172 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.598      ;
; -0.157 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; 0.500        ; -0.106     ; 0.583      ;
; -0.150 ; state.address_check ; s3                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.683      ;
; -0.150 ; state.address_check ; s7                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.683      ;
; -0.143 ; state.address_check ; s1                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.676      ;
; -0.142 ; state.address_check ; s5                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.675      ;
; -0.141 ; state.address_check ; s6                    ; CLK          ; CLK         ; 0.500        ; 0.001      ; 0.674      ;
; -0.039 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.003 ; state.get_data      ; r3                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.548      ;
; -0.002 ; state.get_data      ; r2                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.547      ;
; 0.000  ; state.get_data      ; r4                    ; CLK          ; CLK         ; 0.500        ; 0.013      ; 0.545      ;
; 0.004  ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.028      ;
; 0.006  ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.026      ;
; 0.016  ; bit_count           ; r2                    ; CLK          ; CLK         ; 1.000        ; 0.119      ; 1.135      ;
; 0.016  ; bit_count           ; r3                    ; CLK          ; CLK         ; 1.000        ; 0.119      ; 1.135      ;
; 0.016  ; bit_count           ; r4                    ; CLK          ; CLK         ; 1.000        ; 0.119      ; 1.135      ;
; 0.016  ; bit_count           ; r1                    ; CLK          ; CLK         ; 1.000        ; 0.119      ; 1.135      ;
; 0.113  ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.919      ;
; 0.205  ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.827      ;
; 0.218  ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.814      ;
; 0.287  ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.745      ;
; 0.331  ; r3                  ; r4                    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.701      ;
+--------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                    ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.idle          ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bit_count           ; bit_count             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[0]  ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[1]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; address_counter[2]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; b1                  ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; s5                  ; s6                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; s2                  ; s3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; r1                  ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.254 ; s4                  ; s5                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; s1                  ; s2                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; s6                  ; s7                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.411      ;
; 0.302 ; b1                  ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.119      ; 0.573      ;
; 0.305 ; s3                  ; s4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.457      ;
; 0.308 ; s7                  ; s8                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.460      ;
; 0.382 ; bit_count           ; b1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.534      ;
; 0.449 ; r2                  ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.601      ;
; 0.466 ; address_counter[0]  ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.618      ;
; 0.511 ; r1                  ; LEDS[0]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.016     ; 0.647      ;
; 0.515 ; r4                  ; LEDS[3]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.016     ; 0.651      ;
; 0.517 ; r3                  ; LEDS[2]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.016     ; 0.653      ;
; 0.539 ; r2                  ; LEDS[1]~reg0          ; CLK          ; CLK         ; 0.000        ; -0.016     ; 0.675      ;
; 0.543 ; bit_count           ; address_counter[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; address_counter[1]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; r3                  ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; bit_count           ; address_counter[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.593 ; address_counter[0]  ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.675 ; bit_count           ; address_counter[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.827      ;
; 0.767 ; state.address_check ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.843 ; state.get_data      ; LEDS[0]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.492      ;
; 0.843 ; state.get_data      ; LEDS[1]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.492      ;
; 0.843 ; state.get_data      ; LEDS[3]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.492      ;
; 0.845 ; state.get_data      ; LEDS[2]~reg0          ; CLK          ; CLK         ; -0.500       ; -0.003     ; 0.494      ;
; 0.864 ; bit_count           ; r2                    ; CLK          ; CLK         ; 0.000        ; 0.119      ; 1.135      ;
; 0.864 ; bit_count           ; r3                    ; CLK          ; CLK         ; 0.000        ; 0.119      ; 1.135      ;
; 0.864 ; bit_count           ; r4                    ; CLK          ; CLK         ; 0.000        ; 0.119      ; 1.135      ;
; 0.864 ; bit_count           ; r1                    ; CLK          ; CLK         ; 0.000        ; 0.119      ; 1.135      ;
; 0.874 ; state.get_data      ; state.address_check   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.026      ;
; 0.876 ; state.get_data      ; state.get_data        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.028      ;
; 0.880 ; state.get_data      ; r4                    ; CLK          ; CLK         ; -0.500       ; 0.013      ; 0.545      ;
; 0.882 ; state.get_data      ; r2                    ; CLK          ; CLK         ; -0.500       ; 0.013      ; 0.547      ;
; 0.883 ; state.get_data      ; r3                    ; CLK          ; CLK         ; -0.500       ; 0.013      ; 0.548      ;
; 0.919 ; state.get_data      ; state.idle            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 1.021 ; state.address_check ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.674      ;
; 1.022 ; state.address_check ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.675      ;
; 1.023 ; state.address_check ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.676      ;
; 1.030 ; state.address_check ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.683      ;
; 1.030 ; state.address_check ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.683      ;
; 1.037 ; state.idle          ; current_state[1]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.583      ;
; 1.052 ; state.address_check ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.598      ;
; 1.053 ; state.address_check ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.599      ;
; 1.055 ; state.address_check ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.601      ;
; 1.056 ; address_counter[0]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.814      ;
; 1.058 ; address_counter[0]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.816      ;
; 1.058 ; state.address_check ; b1                    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.604      ;
; 1.068 ; state.get_data      ; r1                    ; CLK          ; CLK         ; -0.500       ; 0.013      ; 0.733      ;
; 1.076 ; state.get_data      ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.622      ;
; 1.077 ; state.address_check ; current_state[0]~reg0 ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.623      ;
; 1.087 ; state.get_data      ; s3                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s5                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s6                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s7                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s1                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.087 ; state.get_data      ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.740      ;
; 1.097 ; state.address_check ; s4                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.750      ;
; 1.097 ; state.address_check ; s8                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.750      ;
; 1.098 ; state.address_check ; s2                    ; CLK          ; CLK         ; -0.500       ; 0.001      ; 0.751      ;
; 1.101 ; address_counter[0]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.859      ;
; 1.101 ; s2                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.752      ;
; 1.102 ; s2                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.753      ;
; 1.130 ; address_counter[1]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.888      ;
; 1.132 ; address_counter[1]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.890      ;
; 1.138 ; r1                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.777      ;
; 1.141 ; r1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.780      ;
; 1.142 ; r1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.781      ;
; 1.145 ; s5                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.796      ;
; 1.147 ; s5                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.798      ;
; 1.152 ; s5                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.803      ;
; 1.157 ; s3                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.808      ;
; 1.158 ; s3                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.809      ;
; 1.160 ; state.get_data      ; bit_count             ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.706      ;
; 1.163 ; state.get_data      ; address_counter[2]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.709      ;
; 1.172 ; state.get_data      ; address_counter[0]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.718      ;
; 1.175 ; address_counter[1]  ; state.idle            ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.933      ;
; 1.182 ; r4                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.821      ;
; 1.186 ; r4                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.825      ;
; 1.187 ; r4                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.013     ; 0.826      ;
; 1.204 ; s7                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.855      ;
; 1.205 ; address_counter[2]  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.963      ;
; 1.206 ; s7                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.857      ;
; 1.207 ; address_counter[2]  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; 0.106      ; 0.965      ;
; 1.211 ; s7                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.862      ;
; 1.218 ; s4                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.869      ;
; 1.219 ; s4                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.870      ;
; 1.224 ; state.address_check ; address_counter[1]    ; CLK          ; CLK         ; -0.500       ; -0.106     ; 0.770      ;
; 1.230 ; s1                  ; state.idle            ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.881      ;
; 1.230 ; s2                  ; state.address_check   ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.881      ;
; 1.231 ; s1                  ; state.get_data        ; CLK          ; CLK         ; -0.500       ; -0.001     ; 0.882      ;
+-------+---------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; LEDS[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; address_counter[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; b1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; bit_count                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; current_state[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; r4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; s8                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.address_check       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.get_data            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; state.idle                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; state.idle                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; address_counter[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; bit_count|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; current_state[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; r4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s3|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s4|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s5|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s6|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; s7|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; s8|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 2.912 ; 2.912 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 2.224 ; 2.224 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 2.774 ; 2.774 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -2.747 ; -2.747 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -1.976 ; -1.976 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -2.654 ; -2.654 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.161 ; 3.161 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.160 ; 3.160 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.155 ; 3.155 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 4.038 ; 4.038 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 3.750 ; 3.750 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.038 ; 4.038 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.702 ; 3.702 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.269 ; 3.269 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.288 ; 3.288 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.278 ; 3.278 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.277 ; 3.277 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.302 ; 3.302 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.282 ; 3.282 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.095 ; 3.095 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.095 ; 3.095 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.051 ; 3.051 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.155 ; 3.155 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.161 ; 3.161 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.160 ; 3.160 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.155 ; 3.155 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 3.702 ; 3.702 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 3.750 ; 3.750 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.038 ; 4.038 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.702 ; 3.702 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.269 ; 3.269 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.269 ; 3.269 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.288 ; 3.288 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.278 ; 3.278 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.277 ; 3.277 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.302 ; 3.302 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.282 ; 3.282 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.051 ; 3.051 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.095 ; 3.095 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.051 ; 3.051 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.711  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  CLK             ; -1.711  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -30.347 ; 0.0   ; 0.0      ; 0.0     ; -27.222             ;
;  CLK             ; -30.347 ; 0.000 ; N/A      ; N/A     ; -27.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLK        ; 5.281 ; 5.281 ; Rise       ; CLK             ;
; DATA      ; CLK        ; 3.731 ; 3.731 ; Fall       ; CLK             ;
; RESET     ; CLK        ; 4.770 ; 4.770 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLK        ; -2.747 ; -2.747 ; Rise       ; CLK             ;
; DATA      ; CLK        ; -1.976 ; -1.976 ; Fall       ; CLK             ;
; RESET     ; CLK        ; -2.654 ; -2.654 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 6.248 ; 6.248 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 5.907 ; 5.907 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 6.248 ; 6.248 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 5.913 ; 5.913 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 7.616 ; 7.616 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 6.939 ; 6.939 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 7.616 ; 7.616 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 7.572 ; 7.572 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 6.927 ; 6.927 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 6.217 ; 6.217 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 6.170 ; 6.170 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 6.217 ; 6.217 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 6.187 ; 6.187 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 6.210 ; 6.210 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 6.169 ; 6.169 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 6.171 ; 6.171 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 6.204 ; 6.204 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 6.172 ; 6.172 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 5.752 ; 5.752 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 5.752 ; 5.752 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 5.691 ; 5.691 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ADDR_o[*]         ; CLK        ; 3.155 ; 3.155 ; Fall       ; CLK             ;
;  ADDR_o[0]        ; CLK        ; 3.161 ; 3.161 ; Fall       ; CLK             ;
;  ADDR_o[1]        ; CLK        ; 3.310 ; 3.310 ; Fall       ; CLK             ;
;  ADDR_o[2]        ; CLK        ; 3.160 ; 3.160 ; Fall       ; CLK             ;
;  ADDR_o[3]        ; CLK        ; 3.155 ; 3.155 ; Fall       ; CLK             ;
; LEDS[*]           ; CLK        ; 3.702 ; 3.702 ; Fall       ; CLK             ;
;  LEDS[0]          ; CLK        ; 3.750 ; 3.750 ; Fall       ; CLK             ;
;  LEDS[1]          ; CLK        ; 4.038 ; 4.038 ; Fall       ; CLK             ;
;  LEDS[2]          ; CLK        ; 4.005 ; 4.005 ; Fall       ; CLK             ;
;  LEDS[3]          ; CLK        ; 3.702 ; 3.702 ; Fall       ; CLK             ;
; START_o[*]        ; CLK        ; 3.269 ; 3.269 ; Fall       ; CLK             ;
;  START_o[0]       ; CLK        ; 3.269 ; 3.269 ; Fall       ; CLK             ;
;  START_o[1]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[2]       ; CLK        ; 3.288 ; 3.288 ; Fall       ; CLK             ;
;  START_o[3]       ; CLK        ; 3.309 ; 3.309 ; Fall       ; CLK             ;
;  START_o[4]       ; CLK        ; 3.278 ; 3.278 ; Fall       ; CLK             ;
;  START_o[5]       ; CLK        ; 3.277 ; 3.277 ; Fall       ; CLK             ;
;  START_o[6]       ; CLK        ; 3.302 ; 3.302 ; Fall       ; CLK             ;
;  START_o[7]       ; CLK        ; 3.282 ; 3.282 ; Fall       ; CLK             ;
; current_state[*]  ; CLK        ; 3.051 ; 3.051 ; Fall       ; CLK             ;
;  current_state[0] ; CLK        ; 3.095 ; 3.095 ; Fall       ; CLK             ;
;  current_state[1] ; CLK        ; 3.051 ; 3.051 ; Fall       ; CLK             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5        ; 57       ; 47       ; 33       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5        ; 57       ; 47       ; 33       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Apr 02 15:15:08 2014
Info: Command: quartus_sta Initial_recieve_program -c Initial_recieve_program
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Initial_recieve_program.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.711       -30.347 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -27.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.479        -7.984 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -27.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 419 megabytes
    Info: Processing ended: Wed Apr 02 15:15:09 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


