/*========================================================================================
===========================   - UART	     		     ============================
===========================   - Created: 9/3/2021	     ============================
===========================   - Author: Abdelrahman_Magdy    ============================
========================================================================================*/ 



/*========================================================================================

* PARITY  : Odd , Even , NotUse

Ideal_State                                                                      Stop 1:2 -> Bit                                            
**************          *************************************************************************
            *           *                                         *           *                                           
            * START_bit *        Data = 8 : 9 --> Bit             * Parity_Bit*  
            *           *                                         *           *
            ********************************************************************
              
========================================================================================*/



/*========================================================================================*/
		*		    Config Pins					*
/*========================================================================================*/
1. Enable UART 				    --> 	   SYSCTL->RCGCUART
2. Enable clock to GPIO module  	    -->            SYSCTL->RCGCGPIO
3. Set the GPIO AFSEL bits  		    -->            GPIOx->AFSEL
4- Disable Digital pin For pin              -->            GPIOx->DEN
4. Configure the Pin Work As UART 	    -->            GPIOD->PCTL


/*========================================================================================*/
	*         	For Init CLK And Buad Rate (integer ,fractional )       * 
	*               Config UART --->  {	- Num of bit (8 | 9)  .
						- Enable Or Disable Parity .
						- NUM of Stop Bit ( 1 , 2) .
						- Enable Or Disable FiFo  . 
					  }
/*========================================================================================*/
1-Disable the UART	                    -->		  UARTx->CTL
2-Config Buad Rate for Clk 		    -->		  UARTx->( IBRD ,FBRD )
3-For The CLK source         		    -->     	  UARTx->CC
4-Config Uart                          	    -->           UARTx->LCRH
5-enable UART2, TXE, RXE		    -->		  UARTx->CTL

/*========================================================================================*/
		*           		UARTx Write 			*
/*========================================================================================*/

1- Wait for transmitter buffer to be free   -->     	UART2->FR (7)      
2- Write Data 			            -->		UART2->DR

/*========================================================================================*/
		*           		UARTx Read			*
/*========================================================================================*/

1-wait for reciever buffer to have data     -->     	UART2->FR (6)    
2-Read Data				    -->		UART2->DR
3-Return Data



/*========================================================================================*/
		/*====================================================*/
				/*======================*/





