TimeQuest Timing Analyzer report for readout_card
Wed Jun 01 17:27:19 2011
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version ;
; Revision Name      ; readout_card                                                     ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S40F780C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  33.3%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; readout_card.sdc ; OK     ; Wed Jun 01 17:27:01 2011 ;
+------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; inclk                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { inclk }                                ;
; inclk_virt                                    ; Virtual   ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { }                                      ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[0] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[2] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[3] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[4] } ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+-----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                    ; Note ;
+------------+-----------------+-----------------------------------------------+------+
; 53.27 MHz  ; 53.27 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;      ;
; 155.88 MHz ; 155.88 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;      ;
; 232.72 MHz ; 232.72 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;      ;
+------------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.228  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.585  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 14.802 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.752 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.762 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.766 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 8.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 8.889  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 38.889 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.820  ; 7.820  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.636  ; 7.636  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.709  ; 7.709  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.622  ; 7.622  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.407  ; 7.407  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.563  ; 7.563  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.355  ; 7.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.390  ; 7.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.091  ; 7.091  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 8.043  ; 8.043  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 8.126  ; 8.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.775  ; 7.775  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.927  ; 7.927  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 8.147  ; 8.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.735  ; 7.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 8.094  ; 8.094  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.966  ; 7.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.456  ; 7.456  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 8.093  ; 8.093  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.654  ; 7.654  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 7.313  ; 7.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 7.817  ; 7.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 7.817  ; 7.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 7.610  ; 7.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 7.709  ; 7.709  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 7.732  ; 7.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 7.521  ; 7.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 7.024  ; 7.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 7.289  ; 7.289  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 6.843  ; 6.843  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 6.748  ; 6.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.139  ; 7.139  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 7.160  ; 7.160  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 6.977  ; 6.977  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 6.369  ; 6.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 9.128  ; 9.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 9.007  ; 9.007  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 9.128  ; 9.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 9.023  ; 9.023  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 9.086  ; 9.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 8.967  ; 8.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 9.024  ; 9.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 9.105  ; 9.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 8.733  ; 8.733  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 8.716  ; 8.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 8.669  ; 8.669  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 8.803  ; 8.803  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 8.561  ; 8.561  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 8.538  ; 8.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 8.002  ; 8.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 8.489  ; 8.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.047  ; 8.047  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 7.816  ; 7.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.489  ; 8.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.355  ; 8.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.183  ; 8.183  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.258  ; 8.258  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.157  ; 8.157  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.428  ; 8.428  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 8.256  ; 8.256  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 8.016  ; 8.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 8.343  ; 8.343  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.786  ; 7.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 7.123  ; 7.123  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 7.771  ; 7.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 7.353  ; 7.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 7.562  ; 7.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 7.588  ; 7.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.394  ; 7.394  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 7.485  ; 7.485  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.771  ; 7.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.194  ; 7.194  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 7.562  ; 7.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.005  ; 7.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 7.126  ; 7.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.003  ; 7.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 6.430  ; 6.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.474  ; 8.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 8.160  ; 8.160  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 8.172  ; 8.172  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 8.474  ; 8.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.272  ; 8.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 8.126  ; 8.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 8.248  ; 8.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 8.244  ; 8.244  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 8.049  ; 8.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 7.996  ; 7.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 8.048  ; 8.048  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.946  ; 7.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.803  ; 7.803  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 7.232  ; 7.232  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 8.896  ; 8.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 8.461  ; 8.461  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 8.391  ; 8.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 8.865  ; 8.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 8.896  ; 8.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 8.743  ; 8.743  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 8.550  ; 8.550  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 8.335  ; 8.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 8.726  ; 8.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 8.813  ; 8.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 8.681  ; 8.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 8.154  ; 8.154  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 8.145  ; 8.145  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 8.379  ; 8.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.315  ; 7.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 15.846 ; 15.846 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 15.230 ; 15.230 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 15.251 ; 15.251 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 15.846 ; 15.846 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.373 ; 15.373 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.538  ; 7.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.045 ; -2.045 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -4.526  ; -4.526  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -4.877  ; -4.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -5.079  ; -5.079  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -5.368  ; -5.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -5.243  ; -5.243  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -5.209  ; -5.209  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -4.833  ; -4.833  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -5.668  ; -5.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -5.258  ; -5.258  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -5.142  ; -5.142  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -5.180  ; -5.180  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -5.413  ; -5.413  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -5.177  ; -5.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -5.324  ; -5.324  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -4.526  ; -4.526  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -4.679  ; -4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -4.679  ; -4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -5.893  ; -5.893  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -6.103  ; -6.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -5.252  ; -5.252  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -5.686  ; -5.686  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -5.330  ; -5.330  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -6.271  ; -6.271  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -5.638  ; -5.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -6.012  ; -6.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -5.500  ; -5.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -5.349  ; -5.349  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -6.016  ; -6.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -5.711  ; -5.711  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -5.677  ; -5.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -4.240  ; -4.240  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -4.240  ; -4.240  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -4.990  ; -4.990  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -5.125  ; -5.125  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -5.395  ; -5.395  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -5.493  ; -5.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -5.166  ; -5.166  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -4.910  ; -4.910  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -5.338  ; -5.338  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -4.538  ; -4.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -4.936  ; -4.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -5.102  ; -5.102  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -5.246  ; -5.246  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -5.078  ; -5.078  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -4.584  ; -4.584  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -5.499  ; -5.499  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -5.499  ; -5.499  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -5.930  ; -5.930  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -6.227  ; -6.227  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -6.477  ; -6.477  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -6.274  ; -6.274  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -6.214  ; -6.214  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -6.803  ; -6.803  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -6.618  ; -6.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -6.186  ; -6.186  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -5.952  ; -5.952  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -6.148  ; -6.148  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -6.066  ; -6.066  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -6.311  ; -6.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -6.318  ; -6.318  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -5.032  ; -5.032  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -5.032  ; -5.032  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -5.382  ; -5.382  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -5.964  ; -5.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -5.698  ; -5.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -5.658  ; -5.658  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -5.377  ; -5.377  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -6.299  ; -6.299  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -5.637  ; -5.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -6.121  ; -6.121  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -6.034  ; -6.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -6.166  ; -6.166  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -6.228  ; -6.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -5.813  ; -5.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -5.288  ; -5.288  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -3.722  ; -3.722  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -3.722  ; -3.722  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -4.626  ; -4.626  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -4.882  ; -4.882  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -4.688  ; -4.688  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -4.779  ; -4.779  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -4.600  ; -4.600  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -4.819  ; -4.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -4.672  ; -4.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -5.175  ; -5.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -5.109  ; -5.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -4.603  ; -4.603  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -4.739  ; -4.739  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -4.591  ; -4.591  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -4.043  ; -4.043  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -4.272  ; -4.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -4.272  ; -4.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -5.489  ; -5.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -5.909  ; -5.909  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -5.707  ; -5.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -5.718  ; -5.718  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -5.177  ; -5.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -5.613  ; -5.613  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -5.746  ; -5.746  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -5.421  ; -5.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -5.797  ; -5.797  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -5.822  ; -5.822  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -5.760  ; -5.760  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -5.693  ; -5.693  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -5.147  ; -5.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -5.025  ; -5.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -5.025  ; -5.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -5.906  ; -5.906  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -6.026  ; -6.026  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -6.006  ; -6.006  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -6.328  ; -6.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -5.904  ; -5.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -6.158  ; -6.158  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -6.300  ; -6.300  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -5.494  ; -5.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -6.143  ; -6.143  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -5.849  ; -5.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -5.947  ; -5.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -6.143  ; -6.143  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -5.710  ; -5.710  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -7.205  ; -7.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -10.278 ; -10.278 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -11.584 ; -11.584 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -11.931 ; -11.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -10.278 ; -10.278 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -10.724 ; -10.724 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -7.592  ; -7.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -7.428  ; -7.428  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 2.155   ; 2.155   ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 10.412 ; 10.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 8.100  ; 8.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 8.100  ; 8.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 7.418  ; 7.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.199  ; 7.199  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 7.698  ; 7.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.015  ; 7.015  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.682  ; 7.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 7.690  ; 7.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 8.070  ; 8.070  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.599  ; 7.599  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 7.353  ; 7.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 7.536  ; 7.536  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 7.466  ; 7.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.738  ; 7.738  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 8.447  ; 8.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.327  ; 7.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 8.447  ; 8.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 8.011  ; 8.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.351  ; 8.351  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.838  ; 7.838  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 7.745  ; 7.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.606  ; 7.606  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.417  ; 7.417  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 8.175  ; 8.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 8.149  ; 8.149  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 8.501  ; 8.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.591  ; 7.591  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 8.010  ; 8.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.829  ; 7.829  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.880  ; 7.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.819  ; 7.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.020  ; 7.020  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 8.501  ; 8.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 8.061  ; 8.061  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 8.012  ; 8.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.994  ; 7.994  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.676  ; 7.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 8.496  ; 8.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.719  ; 7.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.597  ; 7.597  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 8.353  ; 8.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 7.693  ; 7.693  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.120  ; 7.120  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.500  ; 7.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 8.115  ; 8.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 8.120  ; 8.120  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 8.353  ; 8.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.898  ; 7.898  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.476  ; 7.476  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.014  ; 7.014  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.830  ; 7.830  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.712  ; 7.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.512  ; 7.512  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.807  ; 7.807  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 6.002  ; 6.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.701  ; 5.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.968  ; 5.968  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 6.002  ; 6.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.685  ; 5.685  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.568  ; 5.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.651  ; 5.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.703  ; 5.703  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.671  ; 4.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.663  ; 4.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.667  ; 4.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.660  ; 4.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.382  ; 4.382  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.381  ; 4.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.418  ; 4.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.381  ; 6.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 6.084  ; 6.084  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.086  ; 6.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 6.100  ; 6.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 6.425  ; 6.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 6.200  ; 6.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 6.131  ; 6.131  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.779  ; 5.779  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 6.419  ; 6.419  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 6.192  ; 6.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 6.844  ; 6.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.690  ; 5.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 6.132  ; 6.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.653  ; 4.653  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.431  ; 4.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.380  ; 4.380  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.412  ; 4.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.378  ; 4.378  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.391  ; 4.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.655  ; 4.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.390  ; 4.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.353  ; 4.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.653  ; 4.653  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.652  ; 4.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 4.651  ; 4.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.541  ; 5.541  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 5.557  ; 5.557  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.729  ; 5.729  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.931  ; 5.931  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.617  ; 5.617  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 6.153  ; 6.153  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.978  ; 5.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 6.257  ; 6.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 6.426  ; 6.426  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.946  ; 5.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.934  ; 5.934  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 6.393  ; 6.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.967  ; 5.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.436  ; 6.436  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 7.281  ; 7.281  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.981  ; 6.981  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.663  ; 6.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 6.698  ; 6.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 7.003  ; 7.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 5.880  ; 5.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.051  ; 6.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.317  ; 6.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 7.051  ; 7.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.228  ; 6.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 10.498 ; 10.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 9.731  ; 9.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 10.827 ; 10.827 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.133  ; 6.133  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 8.358  ; 8.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.958  ; 6.958  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 6.672  ; 6.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 8.358  ; 8.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 6.702  ; 6.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 7.109  ; 7.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 7.983  ; 7.983  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 8.323  ; 8.323  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 10.069 ; 10.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 9.391  ; 9.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 9.241  ; 9.241  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 10.069 ; 10.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 8.245  ; 8.245  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 8.761  ; 8.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 9.655  ; 9.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 9.643  ; 9.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 8.130  ; 8.130  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 9.611  ; 9.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 9.611  ; 9.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 6.901  ; 6.901  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 9.432  ; 9.432  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 8.611  ; 8.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 8.984  ; 8.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 9.200  ; 9.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 8.027  ; 8.027  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 8.784  ; 8.784  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 8.488  ; 8.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 7.370  ; 7.370  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 8.488  ; 8.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 7.181  ; 7.181  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 7.776  ; 7.776  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.711  ; 6.711  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 8.219  ; 8.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 8.486  ; 8.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 7.603  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 7.102  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 7.430  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 7.067  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 6.354  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 7.169  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 7.603  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 6.830  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 6.921  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 6.685 ; 6.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 7.015 ; 7.015 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 8.100 ; 8.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 7.418 ; 7.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.199 ; 7.199 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 7.698 ; 7.698 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.015 ; 7.015 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.682 ; 7.682 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.715 ; 7.715 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 7.690 ; 7.690 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 8.070 ; 8.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.599 ; 7.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 7.353 ; 7.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 7.536 ; 7.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 7.466 ; 7.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.738 ; 7.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 7.233 ; 7.233 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 8.375 ; 8.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.325 ; 7.325 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.327 ; 7.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 8.447 ; 8.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 8.011 ; 8.011 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.351 ; 8.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.838 ; 7.838 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 7.745 ; 7.745 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.606 ; 7.606 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.417 ; 7.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.233 ; 7.233 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 8.175 ; 8.175 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 8.149 ; 8.149 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.883 ; 7.883 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 7.020 ; 7.020 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.591 ; 7.591 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 8.010 ; 8.010 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.829 ; 7.829 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.880 ; 7.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.819 ; 7.819 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.020 ; 7.020 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 8.501 ; 8.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 8.061 ; 8.061 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 8.012 ; 8.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.994 ; 7.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.676 ; 7.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 8.496 ; 8.496 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.719 ; 7.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.597 ; 7.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 7.014 ; 7.014 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 7.693 ; 7.693 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.120 ; 7.120 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.500 ; 7.500 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 8.115 ; 8.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 8.120 ; 8.120 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 8.353 ; 8.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.898 ; 7.898 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.476 ; 7.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.014 ; 7.014 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.830 ; 7.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.777 ; 7.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.712 ; 7.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.512 ; 7.512 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.807 ; 7.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 4.381 ; 4.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.701 ; 5.701 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.968 ; 5.968 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 6.002 ; 6.002 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.685 ; 5.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.568 ; 5.568 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.651 ; 5.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.703 ; 5.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.671 ; 4.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.663 ; 4.663 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.667 ; 4.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.660 ; 4.660 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.382 ; 4.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.381 ; 4.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.418 ; 4.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 5.690 ; 5.690 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.381 ; 6.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 6.084 ; 6.084 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.962 ; 6.962 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.086 ; 6.086 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 6.100 ; 6.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 6.425 ; 6.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 6.200 ; 6.200 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 6.131 ; 6.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.779 ; 5.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 6.419 ; 6.419 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 6.192 ; 6.192 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 6.844 ; 6.844 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.690 ; 5.690 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 6.132 ; 6.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 4.353 ; 4.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.653 ; 4.653 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.431 ; 4.431 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.380 ; 4.380 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.675 ; 4.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.412 ; 4.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.378 ; 4.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.391 ; 4.391 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.655 ; 4.655 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.390 ; 4.390 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.353 ; 4.353 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.653 ; 4.653 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.652 ; 4.652 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 4.666 ; 4.666 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 4.651 ; 4.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 5.541 ; 5.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.541 ; 5.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 5.557 ; 5.557 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.729 ; 5.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.931 ; 5.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.617 ; 5.617 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 6.153 ; 6.153 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 6.679 ; 6.679 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.978 ; 5.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 6.257 ; 6.257 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 6.426 ; 6.426 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.946 ; 5.946 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.934 ; 5.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 6.393 ; 6.393 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.967 ; 5.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 5.324 ; 5.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.233 ; 6.233 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 7.164 ; 7.164 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.613 ; 6.613 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.573 ; 6.573 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 6.530 ; 6.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 6.773 ; 6.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 5.324 ; 5.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.264 ; 7.264 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.051 ; 6.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.295 ; 6.295 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 6.476 ; 6.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.228 ; 6.228 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 7.397 ; 7.397 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 6.497 ; 6.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 7.895 ; 7.895 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.133 ; 6.133 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 2.885 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 2.872 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 2.904 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 2.911 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 2.917 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 2.932 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 2.928 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 2.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.672 ; 6.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.958 ; 6.958 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 6.672 ; 6.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 7.777 ; 7.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 8.358 ; 8.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 6.702 ; 6.702 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 7.109 ; 7.109 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 7.983 ; 7.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 8.323 ; 8.323 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 6.354 ; 7.441 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 7.102 ; 8.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 7.430 ; 8.577 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 7.067 ; 8.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 6.354 ; 7.441 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 7.169 ; 8.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 7.603 ; 9.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 6.830 ; 9.206 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 6.921 ; 7.841 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 5.837 ; 5.837 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 8.138 ; 8.138 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 5.837 ; 5.837 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 7.798 ; 7.798 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.917 ; 7.917 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 7.069 ; 7.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 7.225 ; 7.225 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 7.392 ; 7.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 7.194 ; 7.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 6.711 ; 6.711 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 7.370 ; 7.370 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 8.488 ; 8.488 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 7.181 ; 7.181 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 7.776 ; 7.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.711 ; 6.711 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 8.205 ; 8.205 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 8.219 ; 8.219 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 8.486 ; 8.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 6.354 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 7.102 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 7.430 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 7.067 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 6.354 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 7.169 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 7.603 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 6.830 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 6.921 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 5.996 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 5.821 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 5.996     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 5.821     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Fast Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 4.765  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 6.759  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 17.466 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Hold Summary                                                ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -1.437 ; -11.326       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.366  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.369  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 4.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 9.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 9.000  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 39.000 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 3.986  ; 3.986  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 3.956  ; 3.956  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 3.950  ; 3.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 3.962  ; 3.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 3.986  ; 3.986  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 3.864  ; 3.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 3.847  ; 3.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 3.895  ; 3.895  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 3.839  ; 3.839  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 3.795  ; 3.795  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 3.748  ; 3.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 3.793  ; 3.793  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 3.714  ; 3.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 3.682  ; 3.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 3.406  ; 3.406  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 4.224  ; 4.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 4.111  ; 4.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 4.139  ; 4.139  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 4.224  ; 4.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 3.987  ; 3.987  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 4.042  ; 4.042  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 3.996  ; 3.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 4.157  ; 4.157  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 3.966  ; 3.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 4.140  ; 4.140  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 4.071  ; 4.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 3.812  ; 3.812  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 4.124  ; 4.124  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 3.875  ; 3.875  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 3.691  ; 3.691  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 3.960  ; 3.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 3.956  ; 3.956  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 3.877  ; 3.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 3.948  ; 3.948  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 3.960  ; 3.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 3.950  ; 3.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 3.832  ; 3.832  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 3.565  ; 3.565  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 3.718  ; 3.718  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 3.492  ; 3.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 3.432  ; 3.432  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 3.636  ; 3.636  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 3.617  ; 3.617  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 3.506  ; 3.506  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 3.196  ; 3.196  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 4.626  ; 4.626  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 4.595  ; 4.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 4.624  ; 4.624  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 4.610  ; 4.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 4.568  ; 4.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 4.504  ; 4.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 4.543  ; 4.543  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 4.626  ; 4.626  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 4.436  ; 4.436  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 4.429  ; 4.429  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 4.412  ; 4.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 4.422  ; 4.422  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 4.345  ; 4.345  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 4.233  ; 4.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 4.024  ; 4.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 4.298  ; 4.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 4.081  ; 4.081  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 3.964  ; 3.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 4.298  ; 4.298  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 4.229  ; 4.229  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 4.158  ; 4.158  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 4.208  ; 4.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 4.092  ; 4.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 4.176  ; 4.176  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 4.232  ; 4.232  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 4.170  ; 4.170  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 4.045  ; 4.045  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 4.152  ; 4.152  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 3.915  ; 3.915  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 3.559  ; 3.559  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 3.855  ; 3.855  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 3.682  ; 3.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 3.795  ; 3.795  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 3.816  ; 3.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 3.714  ; 3.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 3.759  ; 3.759  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 3.855  ; 3.855  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 3.749  ; 3.749  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 3.630  ; 3.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 3.799  ; 3.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 3.771  ; 3.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 3.524  ; 3.524  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 3.581  ; 3.581  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 3.493  ; 3.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 3.188  ; 3.188  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 4.316  ; 4.316  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 4.150  ; 4.150  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 4.144  ; 4.144  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 4.316  ; 4.316  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 4.207  ; 4.207  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 4.222  ; 4.222  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 4.132  ; 4.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 4.179  ; 4.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 4.200  ; 4.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 4.092  ; 4.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 4.057  ; 4.057  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 4.091  ; 4.091  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 4.024  ; 4.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 3.856  ; 3.856  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 3.523  ; 3.523  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 4.547  ; 4.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 4.314  ; 4.314  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 4.273  ; 4.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 4.546  ; 4.546  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 4.547  ; 4.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 4.465  ; 4.465  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 4.371  ; 4.371  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 4.245  ; 4.245  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 4.448  ; 4.448  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 4.514  ; 4.514  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 4.421  ; 4.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 4.163  ; 4.163  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 4.146  ; 4.146  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 4.219  ; 4.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 3.934  ; 3.934  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 3.719  ; 3.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 7.914  ; 7.914  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 7.632  ; 7.632  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 7.686  ; 7.686  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 7.914  ; 7.914  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 7.690  ; 7.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 3.944  ; 3.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 3.877  ; 3.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -5.965 ; -5.965 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -2.194 ; -2.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -2.356 ; -2.356 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.453 ; -2.453 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.583 ; -2.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.503 ; -2.503 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.335 ; -2.335 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.817 ; -2.817 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.503 ; -2.503 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.587 ; -2.587 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.511 ; -2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.562 ; -2.562 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.194 ; -2.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.890 ; -2.890 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.978 ; -2.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.553 ; -2.553 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.789 ; -2.789 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -3.127 ; -3.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.749 ; -2.749 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.962 ; -2.962 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.685 ; -2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.624 ; -2.624 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.962 ; -2.962 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.795 ; -2.795 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.773 ; -2.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.414 ; -2.414 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.502 ; -2.502 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.615 ; -2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.702 ; -2.702 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.464 ; -2.464 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.379 ; -2.379 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.603 ; -2.603 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.173 ; -2.173 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.499 ; -2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.484 ; -2.484 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.207 ; -2.207 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.700 ; -2.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.700 ; -2.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.884 ; -2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -3.059 ; -3.059 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -3.115 ; -3.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -3.042 ; -3.042 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.982 ; -2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -3.333 ; -3.333 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -3.212 ; -3.212 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.978 ; -2.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.902 ; -2.902 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -3.051 ; -3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.928 ; -2.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -3.117 ; -3.117 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -3.077 ; -3.077 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.601 ; -2.601 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.880 ; -2.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.719 ; -2.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -2.740 ; -2.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -2.574 ; -2.574 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -3.047 ; -3.047 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.709 ; -2.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -2.906 ; -2.906 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.884 ; -2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -3.018 ; -3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.940 ; -2.940 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.540 ; -2.540 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -1.773 ; -1.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -1.773 ; -1.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.215 ; -2.215 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.345 ; -2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.243 ; -2.243 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.288 ; -2.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.168 ; -2.168 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.302 ; -2.302 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.235 ; -2.235 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.553 ; -2.553 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.524 ; -2.524 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.270 ; -2.270 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.316 ; -2.316 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.238 ; -2.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -1.942 ; -1.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.029 ; -2.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.029 ; -2.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.643 ; -2.643 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.838 ; -2.838 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.740 ; -2.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.755 ; -2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.457 ; -2.457 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.696 ; -2.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.592 ; -2.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.848 ; -2.848 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.748 ; -2.748 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.822 ; -2.822 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.762 ; -2.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.438 ; -2.438 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -2.478 ; -2.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -2.478 ; -2.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.863 ; -2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.908 ; -2.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.916 ; -2.916 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -3.097 ; -3.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.869 ; -2.869 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -3.005 ; -3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -3.092 ; -3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.667 ; -2.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -3.018 ; -3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.861 ; -2.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.917 ; -2.917 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.982 ; -2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.745 ; -2.745 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.657 ; -3.657 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -5.182 ; -5.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -5.818 ; -5.818 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.970 ; -5.970 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -5.182 ; -5.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -5.317 ; -5.317 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -3.882 ; -3.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.815 ; -3.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.027  ; 6.027  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 4.978 ; 4.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.963 ; 3.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.901 ; 3.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.517 ; 3.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.765 ; 3.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.378 ; 3.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.701 ; 3.701 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.776 ; 3.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.963 ; 3.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.699 ; 3.699 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.595 ; 3.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.673 ; 3.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.583 ; 3.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.770 ; 3.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 4.119 ; 4.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 4.024 ; 4.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.498 ; 3.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 4.119 ; 4.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.856 ; 3.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 4.078 ; 4.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.775 ; 3.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.771 ; 3.771 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.722 ; 3.722 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.626 ; 3.626 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.539 ; 3.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.928 ; 3.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.991 ; 3.991 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.867 ; 3.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 4.155 ; 4.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.683 ; 3.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.882 ; 3.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.830 ; 3.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.855 ; 3.855 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.824 ; 3.824 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.385 ; 3.385 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 4.155 ; 4.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.875 ; 3.875 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.922 ; 3.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.921 ; 3.921 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.759 ; 3.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 4.128 ; 4.128 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.698 ; 3.698 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 4.012 ; 4.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.760 ; 3.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.468 ; 3.468 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.671 ; 3.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.977 ; 3.977 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.947 ; 3.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 4.012 ; 4.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.788 ; 3.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.598 ; 3.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.382 ; 3.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.815 ; 3.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.705 ; 3.705 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.612 ; 3.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 2.859 ; 2.859 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.859 ; 2.859 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.672 ; 2.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.132 ; 2.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.123 ; 2.123 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.107 ; 2.107 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.102 ; 2.102 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 1.993 ; 1.993 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 3.288 ; 3.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.090 ; 3.090 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.938 ; 2.938 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.288 ; 3.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.943 ; 2.943 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.959 ; 2.959 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 3.015 ; 3.015 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.896 ; 2.896 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.867 ; 2.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.662 ; 2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.992 ; 2.992 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.739 ; 2.739 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.975 ; 2.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.119 ; 2.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.095 ; 2.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 1.999 ; 1.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.118 ; 2.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 1.984 ; 1.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 1.967 ; 1.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 1.971 ; 1.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.101 ; 2.101 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.119 ; 2.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.100 ; 2.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 3.238 ; 3.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.579 ; 2.579 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.585 ; 2.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.682 ; 2.682 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.979 ; 2.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 3.238 ; 3.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.738 ; 2.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.972 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 3.103 ; 3.103 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.807 ; 2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.796 ; 2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 3.098 ; 3.098 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.830 ; 2.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 3.608 ; 3.608 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 3.041 ; 3.041 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.375 ; 3.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.244 ; 3.244 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.151 ; 3.151 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.148 ; 3.148 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 3.363 ; 3.363 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 2.704 ; 2.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.608 ; 3.608 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.853 ; 2.853 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.913 ; 2.913 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 3.276 ; 3.276 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.973 ; 2.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 4.908 ; 4.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 4.644 ; 4.644 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 5.152 ; 5.152 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.815 ; 2.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 4.056 ; 4.056 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.360 ; 3.360 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 3.707 ; 3.707 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 4.056 ; 4.056 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 3.180 ; 3.180 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.476 ; 3.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.908 ; 3.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.964 ; 3.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 4.765 ; 4.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 4.427 ; 4.427 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 4.374 ; 4.374 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 4.765 ; 4.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 3.911 ; 3.911 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 4.157 ; 4.157 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 4.737 ; 4.737 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 4.587 ; 4.587 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 3.926 ; 3.926 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 4.551 ; 4.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 4.521 ; 4.521 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 3.194 ; 3.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 4.551 ; 4.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 4.095 ; 4.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 4.259 ; 4.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 4.393 ; 4.393 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.861 ; 3.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 4.192 ; 4.192 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 4.088 ; 4.088 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.463 ; 3.463 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 3.987 ; 3.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 3.543 ; 3.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.106 ; 3.106 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 3.935 ; 3.935 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 3.984 ; 3.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 4.088 ; 4.088 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 3.691 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 3.278 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 3.458 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 3.329 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.989 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 3.340 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 3.691 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 3.231 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 3.345 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.204 ; 3.204 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.378 ; 3.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.901 ; 3.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.517 ; 3.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.765 ; 3.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.378 ; 3.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.701 ; 3.701 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.776 ; 3.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.963 ; 3.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.699 ; 3.699 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.595 ; 3.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.673 ; 3.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.583 ; 3.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.770 ; 3.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.498 ; 3.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 4.024 ; 4.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.498 ; 3.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 4.119 ; 4.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.856 ; 3.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 4.078 ; 4.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.775 ; 3.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.771 ; 3.771 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.722 ; 3.722 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.626 ; 3.626 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.539 ; 3.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.928 ; 3.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.991 ; 3.991 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.867 ; 3.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.385 ; 3.385 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.683 ; 3.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.882 ; 3.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.830 ; 3.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.855 ; 3.855 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.824 ; 3.824 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.385 ; 3.385 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 4.155 ; 4.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.875 ; 3.875 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.922 ; 3.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.921 ; 3.921 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.759 ; 3.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 4.128 ; 4.128 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.698 ; 3.698 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.382 ; 3.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.760 ; 3.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.468 ; 3.468 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.671 ; 3.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.977 ; 3.977 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.947 ; 3.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 4.012 ; 4.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.788 ; 3.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.598 ; 3.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.382 ; 3.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.815 ; 3.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.705 ; 3.705 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.612 ; 3.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.859 ; 2.859 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.672 ; 2.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.132 ; 2.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.123 ; 2.123 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.107 ; 2.107 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.102 ; 2.102 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 1.993 ; 1.993 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.662 ; 2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.090 ; 3.090 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.938 ; 2.938 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.288 ; 3.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.943 ; 2.943 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.959 ; 2.959 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 3.015 ; 3.015 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.896 ; 2.896 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.867 ; 2.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.662 ; 2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.992 ; 2.992 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.739 ; 2.739 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.975 ; 2.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 1.967 ; 1.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.095 ; 2.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 1.999 ; 1.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.118 ; 2.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 1.984 ; 1.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 1.967 ; 1.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 1.971 ; 1.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.101 ; 2.101 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.119 ; 2.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.100 ; 2.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.579 ; 2.579 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.579 ; 2.579 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.585 ; 2.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.682 ; 2.682 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.979 ; 2.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 3.238 ; 3.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.738 ; 2.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.972 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 3.103 ; 3.103 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.807 ; 2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.796 ; 2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 3.098 ; 3.098 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.830 ; 2.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.412 ; 2.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.935 ; 2.935 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.358 ; 3.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.078 ; 3.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.091 ; 3.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.055 ; 3.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 3.249 ; 3.249 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 2.412 ; 2.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.428 ; 3.428 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.853 ; 2.853 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.903 ; 2.903 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 3.003 ; 3.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.973 ; 2.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.439 ; 3.439 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 3.100 ; 3.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.684 ; 3.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.815 ; 2.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.360 ; 3.360 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 3.707 ; 3.707 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 4.056 ; 4.056 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 3.180 ; 3.180 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.476 ; 3.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.908 ; 3.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.964 ; 3.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.989 ; 3.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 3.278 ; 3.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 3.458 ; 4.026 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 3.329 ; 3.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.989 ; 3.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 3.340 ; 3.916 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 3.691 ; 4.528 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 3.231 ; 4.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 3.345 ; 3.785 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 3.791 ; 3.791 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 3.726 ; 3.726 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 3.769 ; 3.769 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 3.289 ; 3.289 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.495 ; 3.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.555 ; 3.555 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.425 ; 3.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 3.106 ; 3.106 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.463 ; 3.463 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 3.987 ; 3.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 3.543 ; 3.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.106 ; 3.106 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 3.935 ; 3.935 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 3.984 ; 3.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 4.088 ; 4.088 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.989 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 3.278 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 3.458 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 3.329 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.989 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 3.340 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 3.691 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 3.231 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 3.345 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.870 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.765 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.870     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 2.765     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                          ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; 1.228  ; -1.437  ; N/A      ; N/A     ; 3.889               ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 20.000              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.228  ; -1.437  ; N/A      ; N/A     ; 8.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.585  ; 0.366   ; N/A      ; N/A     ; 3.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 14.802 ; 0.369   ; N/A      ; N/A     ; 38.889              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                                ; 0.0    ; -11.326 ; 0.0      ; 0.0     ; 0.0                 ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.000  ; -11.326 ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.820  ; 7.820  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.841  ; 7.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.636  ; 7.636  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.709  ; 7.709  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.622  ; 7.622  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.407  ; 7.407  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.563  ; 7.563  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.355  ; 7.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.390  ; 7.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.091  ; 7.091  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 8.043  ; 8.043  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 8.126  ; 8.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.775  ; 7.775  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.927  ; 7.927  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 8.147  ; 8.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.735  ; 7.735  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 8.094  ; 8.094  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.966  ; 7.966  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.456  ; 7.456  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 8.093  ; 8.093  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.654  ; 7.654  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 7.313  ; 7.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 7.817  ; 7.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 7.817  ; 7.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 7.610  ; 7.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 7.709  ; 7.709  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 7.732  ; 7.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 7.521  ; 7.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 7.024  ; 7.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 7.289  ; 7.289  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 6.843  ; 6.843  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 6.748  ; 6.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.139  ; 7.139  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 7.160  ; 7.160  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 6.977  ; 6.977  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 6.369  ; 6.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 9.128  ; 9.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 9.007  ; 9.007  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 9.128  ; 9.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 9.023  ; 9.023  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 9.086  ; 9.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 8.967  ; 8.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 9.024  ; 9.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 9.105  ; 9.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 8.733  ; 8.733  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 8.716  ; 8.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 8.669  ; 8.669  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 8.803  ; 8.803  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 8.561  ; 8.561  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 8.538  ; 8.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 8.002  ; 8.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 8.489  ; 8.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.047  ; 8.047  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 7.816  ; 7.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.489  ; 8.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.355  ; 8.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.183  ; 8.183  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.258  ; 8.258  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.157  ; 8.157  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.428  ; 8.428  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 8.256  ; 8.256  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 8.016  ; 8.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 8.343  ; 8.343  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.786  ; 7.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 7.123  ; 7.123  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 7.771  ; 7.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 7.353  ; 7.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 7.562  ; 7.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 7.588  ; 7.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.394  ; 7.394  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 7.485  ; 7.485  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.662  ; 7.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.771  ; 7.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.194  ; 7.194  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 7.562  ; 7.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.005  ; 7.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 7.126  ; 7.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.003  ; 7.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 6.430  ; 6.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.474  ; 8.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 8.160  ; 8.160  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 8.172  ; 8.172  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 8.474  ; 8.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.272  ; 8.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 8.283  ; 8.283  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 8.126  ; 8.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 8.248  ; 8.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 8.244  ; 8.244  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 8.049  ; 8.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 7.996  ; 7.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 8.048  ; 8.048  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.946  ; 7.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.803  ; 7.803  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 7.232  ; 7.232  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 8.896  ; 8.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 8.461  ; 8.461  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 8.391  ; 8.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 8.865  ; 8.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 8.896  ; 8.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 8.743  ; 8.743  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 8.550  ; 8.550  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 8.335  ; 8.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 8.726  ; 8.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 8.813  ; 8.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 8.681  ; 8.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 8.154  ; 8.154  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 8.145  ; 8.145  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 8.379  ; 8.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.315  ; 7.315  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 15.846 ; 15.846 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 15.230 ; 15.230 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 15.251 ; 15.251 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 15.846 ; 15.846 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.373 ; 15.373 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.538  ; 7.538  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.045 ; -2.045 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -2.194 ; -2.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -2.356 ; -2.356 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.453 ; -2.453 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.583 ; -2.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.503 ; -2.503 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.335 ; -2.335 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.817 ; -2.817 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.503 ; -2.503 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.587 ; -2.587 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.511 ; -2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.562 ; -2.562 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.194 ; -2.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.890 ; -2.890 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.978 ; -2.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.553 ; -2.553 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.789 ; -2.789 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -3.127 ; -3.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.749 ; -2.749 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.962 ; -2.962 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.685 ; -2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.624 ; -2.624 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.962 ; -2.962 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.795 ; -2.795 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.773 ; -2.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.414 ; -2.414 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.502 ; -2.502 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.615 ; -2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.702 ; -2.702 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.464 ; -2.464 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.379 ; -2.379 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.603 ; -2.603 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.173 ; -2.173 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.398 ; -2.398 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.499 ; -2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.497 ; -2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.484 ; -2.484 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.207 ; -2.207 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.700 ; -2.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.700 ; -2.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.884 ; -2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -3.059 ; -3.059 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -3.115 ; -3.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -3.042 ; -3.042 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.982 ; -2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -3.333 ; -3.333 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -3.212 ; -3.212 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.978 ; -2.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.902 ; -2.902 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -3.051 ; -3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.928 ; -2.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -3.117 ; -3.117 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -3.077 ; -3.077 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.411 ; -2.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.601 ; -2.601 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.880 ; -2.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.719 ; -2.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -2.740 ; -2.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -2.574 ; -2.574 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -3.047 ; -3.047 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.709 ; -2.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -2.906 ; -2.906 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.884 ; -2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -3.018 ; -3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.940 ; -2.940 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.540 ; -2.540 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -1.773 ; -1.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -1.773 ; -1.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.215 ; -2.215 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.345 ; -2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.243 ; -2.243 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.288 ; -2.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.168 ; -2.168 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.302 ; -2.302 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.235 ; -2.235 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.553 ; -2.553 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.524 ; -2.524 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.270 ; -2.270 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.316 ; -2.316 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.238 ; -2.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -1.942 ; -1.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.029 ; -2.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.029 ; -2.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.643 ; -2.643 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.838 ; -2.838 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.740 ; -2.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.755 ; -2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.457 ; -2.457 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.696 ; -2.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.592 ; -2.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.848 ; -2.848 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.748 ; -2.748 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.822 ; -2.822 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.762 ; -2.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.438 ; -2.438 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -2.478 ; -2.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -2.478 ; -2.478 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.863 ; -2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.908 ; -2.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.916 ; -2.916 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -3.097 ; -3.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.869 ; -2.869 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -3.005 ; -3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -3.092 ; -3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.667 ; -2.667 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -3.018 ; -3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.861 ; -2.861 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.917 ; -2.917 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.982 ; -2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.745 ; -2.745 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.657 ; -3.657 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -5.182 ; -5.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -5.818 ; -5.818 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.970 ; -5.970 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -5.182 ; -5.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -5.317 ; -5.317 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -3.882 ; -3.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.815 ; -3.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.027  ; 6.027  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 10.412 ; 10.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 8.100  ; 8.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 8.100  ; 8.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 7.418  ; 7.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 7.199  ; 7.199  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 7.698  ; 7.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.015  ; 7.015  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 7.682  ; 7.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 7.690  ; 7.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 8.070  ; 8.070  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 7.599  ; 7.599  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 7.353  ; 7.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 7.536  ; 7.536  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 7.466  ; 7.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.738  ; 7.738  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 8.447  ; 8.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 7.325  ; 7.325  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.327  ; 7.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 8.447  ; 8.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 8.011  ; 8.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 8.351  ; 8.351  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.838  ; 7.838  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 7.745  ; 7.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.606  ; 7.606  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 7.417  ; 7.417  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 8.175  ; 8.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 8.149  ; 8.149  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 8.501  ; 8.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 7.591  ; 7.591  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 8.010  ; 8.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 7.829  ; 7.829  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.880  ; 7.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.819  ; 7.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.020  ; 7.020  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 8.501  ; 8.501  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 8.061  ; 8.061  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 8.012  ; 8.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 7.994  ; 7.994  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.676  ; 7.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 8.496  ; 8.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.719  ; 7.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 7.597  ; 7.597  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 8.353  ; 8.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 7.693  ; 7.693  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 7.120  ; 7.120  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 7.500  ; 7.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 8.115  ; 8.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 8.120  ; 8.120  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 8.353  ; 8.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.898  ; 7.898  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.476  ; 7.476  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.014  ; 7.014  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.830  ; 7.830  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.712  ; 7.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 7.512  ; 7.512  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.807  ; 7.807  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 6.002  ; 6.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.701  ; 5.701  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.968  ; 5.968  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 6.002  ; 6.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.685  ; 5.685  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.568  ; 5.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.651  ; 5.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.703  ; 5.703  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 4.671  ; 4.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 4.663  ; 4.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 4.667  ; 4.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 4.660  ; 4.660  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 4.382  ; 4.382  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 4.381  ; 4.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 4.418  ; 4.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.381  ; 6.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 6.084  ; 6.084  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 6.086  ; 6.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 6.100  ; 6.100  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 6.425  ; 6.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 6.200  ; 6.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 6.131  ; 6.131  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.779  ; 5.779  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 6.419  ; 6.419  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 6.192  ; 6.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 6.844  ; 6.844  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.690  ; 5.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 6.132  ; 6.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 4.653  ; 4.653  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 4.431  ; 4.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 4.380  ; 4.380  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 4.412  ; 4.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 4.378  ; 4.378  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 4.391  ; 4.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 4.655  ; 4.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 4.390  ; 4.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 4.353  ; 4.353  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 4.653  ; 4.653  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 4.652  ; 4.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 4.666  ; 4.666  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 4.651  ; 4.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 5.541  ; 5.541  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 5.557  ; 5.557  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.729  ; 5.729  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.931  ; 5.931  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.617  ; 5.617  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 6.153  ; 6.153  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.978  ; 5.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 6.257  ; 6.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 6.426  ; 6.426  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.946  ; 5.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.934  ; 5.934  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 6.393  ; 6.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.967  ; 5.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.436  ; 6.436  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 7.281  ; 7.281  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.981  ; 6.981  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 6.663  ; 6.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 6.698  ; 6.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 7.003  ; 7.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 5.880  ; 5.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.051  ; 6.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.317  ; 6.317  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 7.051  ; 7.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.228  ; 6.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 10.498 ; 10.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 9.731  ; 9.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 10.827 ; 10.827 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.133  ; 6.133  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 8.358  ; 8.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.958  ; 6.958  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 6.672  ; 6.672  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 8.358  ; 8.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 6.702  ; 6.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 7.109  ; 7.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 7.983  ; 7.983  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 8.323  ; 8.323  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 10.069 ; 10.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 9.391  ; 9.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 9.241  ; 9.241  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 10.069 ; 10.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 8.245  ; 8.245  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 8.761  ; 8.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 9.655  ; 9.655  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 9.643  ; 9.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 8.130  ; 8.130  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 9.611  ; 9.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 9.611  ; 9.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 6.901  ; 6.901  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 9.432  ; 9.432  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 8.611  ; 8.611  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 8.984  ; 8.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 9.200  ; 9.200  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 8.027  ; 8.027  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 8.784  ; 8.784  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 8.488  ; 8.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 7.370  ; 7.370  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 8.488  ; 8.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 7.181  ; 7.181  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 7.776  ; 7.776  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.711  ; 6.711  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 8.205  ; 8.205  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 8.219  ; 8.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 8.486  ; 8.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 7.603  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 7.102  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 7.430  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 7.067  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 6.354  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 7.169  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 7.603  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 6.830  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 6.921  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.204 ; 3.204 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.378 ; 3.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.901 ; 3.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.517 ; 3.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.765 ; 3.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.378 ; 3.378 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.701 ; 3.701 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 3.776 ; 3.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.963 ; 3.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.699 ; 3.699 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 3.595 ; 3.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 3.673 ; 3.673 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.583 ; 3.583 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.770 ; 3.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.498 ; 3.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 4.024 ; 4.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.498 ; 3.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 4.119 ; 4.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.856 ; 3.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 4.078 ; 4.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.775 ; 3.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.771 ; 3.771 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.722 ; 3.722 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 3.626 ; 3.626 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.539 ; 3.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 3.928 ; 3.928 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.991 ; 3.991 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.867 ; 3.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.385 ; 3.385 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.683 ; 3.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.882 ; 3.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.830 ; 3.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.855 ; 3.855 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.824 ; 3.824 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.385 ; 3.385 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 4.155 ; 4.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.875 ; 3.875 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.922 ; 3.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.921 ; 3.921 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.759 ; 3.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 4.128 ; 4.128 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 3.698 ; 3.698 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.382 ; 3.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.760 ; 3.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.468 ; 3.468 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.671 ; 3.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.977 ; 3.977 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.947 ; 3.947 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 4.012 ; 4.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.788 ; 3.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.598 ; 3.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.382 ; 3.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.815 ; 3.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.779 ; 3.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.705 ; 3.705 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.612 ; 3.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.762 ; 3.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.859 ; 2.859 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.672 ; 2.672 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.661 ; 2.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.708 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.132 ; 2.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.123 ; 2.123 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.107 ; 2.107 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.102 ; 2.102 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 1.993 ; 1.993 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.662 ; 2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 3.090 ; 3.090 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.938 ; 2.938 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 3.288 ; 3.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.943 ; 2.943 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.959 ; 2.959 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 3.015 ; 3.015 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.896 ; 2.896 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.867 ; 2.867 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.662 ; 2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.992 ; 2.992 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.739 ; 2.739 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.975 ; 2.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 1.967 ; 1.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.095 ; 2.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 1.999 ; 1.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.118 ; 2.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 1.984 ; 1.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 1.967 ; 1.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 1.971 ; 1.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 2.105 ; 2.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.101 ; 2.101 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.119 ; 2.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.100 ; 2.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.579 ; 2.579 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.579 ; 2.579 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.585 ; 2.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.682 ; 2.682 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.979 ; 2.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 3.238 ; 3.238 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.738 ; 2.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.972 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 3.103 ; 3.103 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.807 ; 2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.796 ; 2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 3.098 ; 3.098 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.830 ; 2.830 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.412 ; 2.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.935 ; 2.935 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.358 ; 3.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.078 ; 3.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.091 ; 3.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.055 ; 3.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 3.249 ; 3.249 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 2.412 ; 2.412 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.428 ; 3.428 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.853 ; 2.853 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.903 ; 2.903 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 3.003 ; 3.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.973 ; 2.973 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.439 ; 3.439 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 3.100 ; 3.100 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.684 ; 3.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.815 ; 2.815 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.360 ; 3.360 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 3.707 ; 3.707 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 4.056 ; 4.056 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 3.180 ; 3.180 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 3.476 ; 3.476 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.908 ; 3.908 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.964 ; 3.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.989 ; 3.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 3.278 ; 3.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 3.458 ; 4.026 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 3.329 ; 3.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.989 ; 3.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 3.340 ; 3.916 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 3.691 ; 4.528 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 3.231 ; 4.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 3.345 ; 3.785 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 3.791 ; 3.791 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.668 ; 2.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 3.726 ; 3.726 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 3.769 ; 3.769 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 3.289 ; 3.289 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.495 ; 3.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.555 ; 3.555 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.425 ; 3.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 3.106 ; 3.106 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.463 ; 3.463 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 3.987 ; 3.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 3.543 ; 3.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.106 ; 3.106 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 3.935 ; 3.935 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 3.984 ; 3.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 4.088 ; 4.088 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.989 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 3.278 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 3.458 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 3.329 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.989 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 3.340 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 3.691 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 3.231 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 3.345 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143640574 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143640574 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 10    ; 10    ;
; Unconstrained Input Port Paths  ; 31628 ; 31628 ;
; Unconstrained Output Ports      ; 161   ; 161   ;
; Unconstrained Output Port Paths ; 339   ; 339   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Jun 01 17:26:52 2011
Info: Command: quartus_sta readout_card -c readout_card
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Reading SDC File: 'readout_card.sdc'
Info: Deriving PLL Clocks
    Info: create_clock -period 40.000 -waveform {0.000 20.000} -name inclk inclk
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk0} {i_rc_pll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk2} {i_rc_pll|altpll_component|pll|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk3} {i_rc_pll|altpll_component|pll|clk[3]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk4} {i_rc_pll|altpll_component|pll|clk[4]}
Warning: Overwriting existing clock: inclk
Warning: Ignored filter at readout_card.sdc(43): adc1_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc1_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_rdy could not be matched with a port
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 1.228
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.228         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     3.585         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    14.802         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: Worst-case hold slack is 0.752
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.752         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.762         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     0.766         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.889
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    38.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.228
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 1.228 
    Info: ===================================================================
    Info: From Node    : adc4_dat[1]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -2.056     -2.056  R        clock network delay
    Info:      9.644     11.700  R  iExt  adc4_dat[1]
    Info:     10.939      1.295 RR  CELL  adc4_dat[1]|combout
    Info:     14.245      3.306 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[1]~10|datab
    Info:     14.705      0.460 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[1]~10|cout
    Info:     14.705      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cin
    Info:     14.860      0.155 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cout
    Info:     14.860      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cin
    Info:     14.970      0.110 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cout
    Info:     14.970      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|cin
    Info:     15.442      0.472 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|combout
    Info:     16.668      1.226 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|dataa
    Info:     17.119      0.451 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|cout1
    Info:     17.119      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cin1
    Info:     17.181      0.062 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cout1
    Info:     17.181      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cin1
    Info:     17.243      0.062 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cout1
    Info:     17.243      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cin1
    Info:     17.305      0.062 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cout1
    Info:     17.305      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cin1
    Info:     17.428      0.123 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cout
    Info:     17.428      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cin
    Info:     17.583      0.155 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cout
    Info:     17.583      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|cin
    Info:     18.076      0.493 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|combout
    Info:     18.894      0.818 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|samples_coadd_reg[26]|datad
    Info:     19.129      0.235 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.367      0.367  R        clock network delay
    Info:     20.357     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: 
    Info: Data Arrival Time  :    19.129
    Info: Data Required Time :    20.357
    Info: Slack              :     1.228 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.585
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.585 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[2]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.357      0.357  R        clock network delay
    Info:      0.533      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[2]
    Info:      0.533      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella2|regout
    Info:      1.499      0.966 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|dataa
    Info:      1.950      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      1.950      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      2.012      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      2.012      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      2.461      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      3.323      0.862 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datad
    Info:      3.410      0.087 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      3.972      0.562 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info:      4.423      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      4.423      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      4.872      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      6.295      1.423 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      6.625      0.330 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.359      0.359  R        clock network delay
    Info:     10.210     -0.149     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     6.625
    Info: Data Required Time :    10.210
    Info: Slack              :     3.585 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 14.802
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 14.802 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.354      0.354  R        clock network delay
    Info:     60.530      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.530      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     65.156      4.626 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|datac
    Info:     65.520      0.364 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.332      0.332  R        clock network delay
    Info:     80.322     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    65.520
    Info: Data Required Time :    80.322
    Info: Slack              :    14.802 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.752
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.752 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[3]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0492
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.346      0.346  R        clock network delay
    Info:      0.522      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[3]
    Info:      0.522      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch1|i_offset_ctrl|i_offset_clk_domain_crosser|shift_reg[3]|regout
    Info:      1.108      0.586 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch1|i_offset_ctrl|i_offset_clk_domain_crosser|ext_pulse_RTM0492|datac
    Info:      1.198      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0492
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.346      0.346  R        clock network delay
    Info:      0.446      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0492
    Info: 
    Info: Data Arrival Time  :     1.198
    Info: Data Required Time :     0.446
    Info: Slack              :     0.752 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.762
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.762 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.359      0.359  R        clock network delay
    Info:      0.535      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.535      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      1.131      0.596 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      1.221      0.090 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.359      0.359  R        clock network delay
    Info:      0.459      0.100      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     1.221
    Info: Data Required Time :     0.459
    Info: Slack              :     0.762 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.766
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.766 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.327      0.327  R        clock network delay
    Info:      0.503      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.503      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      1.103      0.600 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      1.193      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.327      0.327  R        clock network delay
    Info:      0.427      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     1.193
    Info: Data Required Time :     0.427
    Info: Slack              :     0.766 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 3.889 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.210      1.846 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.350      0.560 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.923      0.923 RR  CELL  inclk|combout
    Info:      6.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      2.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.790      1.846 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.350      0.560 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :     5.000
    Info: Slack            :     3.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.209      1.847 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.351      0.560 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.791      1.847 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.351      0.560 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.827      1.883 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.387      0.560 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 RR  CELL  inclk|combout
    Info:     21.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.827      1.883 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.387      0.560 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 FF  CELL  inclk|combout
    Info:     21.845      0.922 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 38.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 38.889 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.188      1.868 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.372      0.560 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.923      0.923 RR  CELL  inclk|combout
    Info:     41.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     37.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.812      1.868 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.372      0.560 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    40.000
    Info: Slack            :    38.889
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Worst-case setup slack is 4.765
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.765         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     6.759         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    17.466         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -1.437
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.437       -11.326 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.366         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     0.369         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    39.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.765
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.765 
    Info: ===================================================================
    Info: From Node    : adc4_dat[6]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:     10.609     11.700  R  iExt  adc4_dat[6]
    Info:     11.195      0.586 RR  CELL  adc4_dat[6]|combout
    Info:     12.893      1.698 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|datab
    Info:     13.181      0.288 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cout
    Info:     13.181      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cin
    Info:     13.237      0.056 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cout
    Info:     13.237      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|cin
    Info:     13.495      0.258 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|combout
    Info:     14.074      0.579 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|dataa
    Info:     14.333      0.259 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~40|cout1
    Info:     14.333      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cin1
    Info:     14.367      0.034 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~45|cout1
    Info:     14.367      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cin1
    Info:     14.401      0.034 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~50|cout1
    Info:     14.401      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cin1
    Info:     14.435      0.034 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~55|cout1
    Info:     14.435      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cin1
    Info:     14.502      0.067 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cout
    Info:     14.502      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cin
    Info:     14.583      0.081 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cout
    Info:     14.583      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|cin
    Info:     14.852      0.269 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~90|combout
    Info:     15.264      0.412 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_adc_sample_coadd|i_coadd_manager_data_path|samples_coadd_reg[26]|datad
    Info:     15.392      0.128 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.162      0.162  R        clock network delay
    Info:     20.157     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117
    Info: 
    Info: Data Arrival Time  :    15.392
    Info: Data Required Time :    20.157
    Info: Slack              :     4.765 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.759
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.759 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[2]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.156      0.156  R        clock network delay
    Info:      0.245      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[2]
    Info:      0.245      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella2|regout
    Info:      0.712      0.467 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|dataa
    Info:      0.971      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      0.971      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      1.005      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      1.005      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      1.214      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      1.640      0.426 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datad
    Info:      1.683      0.043 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      1.944      0.261 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info:      2.203      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      2.203      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      2.412      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      3.133      0.721 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      3.303      0.170 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.137      0.137  R        clock network delay
    Info:     10.062     -0.075     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     3.303
    Info: Data Required Time :    10.062
    Info: Slack              :     6.759 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.466
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 17.466 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.155      0.155  R        clock network delay
    Info:     60.244      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.244      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     62.488      2.244 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|datac
    Info:     62.671      0.183 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.142      0.142  R        clock network delay
    Info:     80.137     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    62.671
    Info: Data Required Time :    80.137
    Info: Slack              :    17.466 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -1.437
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is -1.437 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : i_rc_pll|altpll_component|pll|clk[0]
    Info: To Node      : adc2_clk
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      0.138      1.229 RR    IC  adc2_clk|datain
    Info:      1.172      1.034 RR  CELL  adc2_clk
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      2.609      3.700  R  oExt  adc2_clk
    Info: 
    Info: Data Arrival Time  :     1.172
    Info: Data Required Time :     2.609
    Info: Slack              :    -1.437 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.366 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.157      0.157  R        clock network delay
    Info:      0.246      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.246      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      0.532      0.286 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      0.580      0.048 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.157      0.157  R        clock network delay
    Info:      0.214      0.057      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     0.580
    Info: Data Required Time :     0.214
    Info: Slack              :     0.366 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.369
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.369 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.139      0.139  R        clock network delay
    Info:      0.228      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.228      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      0.517      0.289 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      0.565      0.048 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.139      0.139  R        clock network delay
    Info:      0.196      0.057      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     0.565
    Info: Data Required Time :     0.196
    Info: Slack              :     0.369 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 4.000 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.157      0.934 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.154      0.311 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.417      0.417 RR  CELL  inclk|combout
    Info:      5.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      3.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.843      0.934 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.154      0.311 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :     5.000
    Info: Slack            :     4.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.157      0.934 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.154      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.843      0.934 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.154      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.862      0.953 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.173      0.311 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 RR  CELL  inclk|combout
    Info:     20.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.862      0.953 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.173      0.311 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 FF  CELL  inclk|combout
    Info:     20.898      0.481 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 39.000 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.145      0.946 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.166      0.311 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.417      0.417 RR  CELL  inclk|combout
    Info:     40.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     38.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.855      0.946 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.166      0.311 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    40.000
    Info: Slack            :    39.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 659 megabytes
    Info: Processing ended: Wed Jun 01 17:27:19 2011
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:27


