TimeQuest Timing Analyzer report for FINAL
Mon Dec 07 16:58:42 2015
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'FULL_RESET'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'FULL_RESET'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'FULL_RESET'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'FULL_RESET'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'FULL_RESET'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'FULL_RESET'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'FULL_RESET'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'FULL_RESET'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'FULL_RESET'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; FINAL                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }        ;
; FULL_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FULL_RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.11 MHz ; 99.11 MHz       ; FULL_RESET ;      ;
; 112.1 MHz ; 112.1 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -9.436 ; -671.498      ;
; FULL_RESET ; -7.153 ; -140.075      ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -1.984 ; -29.046       ;
; FULL_RESET ; -1.291 ; -10.672       ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; CLK        ; -3.000 ; -142.272                    ;
; FULL_RESET ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                      ;
+--------+----------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.436 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.127     ; 5.787      ;
; -9.433 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.127     ; 5.784      ;
; -9.345 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -3.968     ; 5.855      ;
; -9.342 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -3.968     ; 5.852      ;
; -9.311 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.103     ; 5.686      ;
; -9.308 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.103     ; 5.683      ;
; -9.305 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.125     ; 5.658      ;
; -9.302 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.125     ; 5.655      ;
; -9.286 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.671      ;
; -9.285 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.670      ;
; -9.239 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.783      ;
; -9.238 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.782      ;
; -9.212 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.125     ; 5.565      ;
; -9.209 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.125     ; 5.562      ;
; -9.196 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.123     ; 5.551      ;
; -9.193 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.123     ; 5.548      ;
; -9.190 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.575      ;
; -9.189 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.574      ;
; -9.184 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.253     ; 5.409      ;
; -9.181 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.253     ; 5.406      ;
; -9.143 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.687      ;
; -9.142 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.686      ;
; -9.130 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.539      ;
; -9.129 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.516      ;
; -9.129 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.538      ;
; -9.128 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.515      ;
; -9.122 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.381      ;
; -9.121 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.380      ;
; -9.110 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -5.081     ; 4.507      ;
; -9.107 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -5.081     ; 4.504      ;
; -9.081 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.466      ;
; -9.079 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.464      ;
; -9.052 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.441      ;
; -9.051 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.440      ;
; -9.034 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.443      ;
; -9.034 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.578      ;
; -9.033 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.420      ;
; -9.033 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.442      ;
; -9.032 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.419      ;
; -9.032 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.576      ;
; -9.026 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.285      ;
; -9.025 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.284      ;
; -9.000 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.387      ;
; -8.999 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.386      ;
; -8.984 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.095     ; 7.367      ;
; -8.981 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.095     ; 7.364      ;
; -8.974 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.827     ; 4.625      ;
; -8.971 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; FULL_RESET   ; CLK         ; 0.500        ; -4.827     ; 4.622      ;
; -8.956 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.345      ;
; -8.955 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.344      ;
; -8.942 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -3.047     ; 6.373      ;
; -8.941 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -3.047     ; 6.372      ;
; -8.937 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.936     ; 7.479      ;
; -8.934 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]           ; FULL_RESET   ; CLK         ; 0.500        ; -1.936     ; 7.476      ;
; -8.925 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.334      ;
; -8.924 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.081     ; 7.321      ;
; -8.924 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.311      ;
; -8.923 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.069     ; 7.332      ;
; -8.922 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                      ; FULL_RESET   ; CLK         ; 0.500        ; -2.083     ; 7.317      ;
; -8.922 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.309      ;
; -8.921 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.081     ; 7.318      ;
; -8.917 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.176      ;
; -8.915 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.219     ; 7.174      ;
; -8.911 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.296      ;
; -8.909 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.294      ;
; -8.907 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.292      ;
; -8.907 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.292      ;
; -8.904 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.291      ;
; -8.903 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.091     ; 7.290      ;
; -8.894 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                      ; FULL_RESET   ; CLK         ; 0.500        ; -2.083     ; 7.289      ;
; -8.877 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.922     ; 7.433      ;
; -8.875 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                      ; FULL_RESET   ; CLK         ; 0.500        ; -1.924     ; 7.429      ;
; -8.874 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]           ; FULL_RESET   ; CLK         ; 0.500        ; -1.922     ; 7.430      ;
; -8.847 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                      ; FULL_RESET   ; CLK         ; 0.500        ; -2.083     ; 7.242      ;
; -8.847 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.236      ;
; -8.847 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                      ; FULL_RESET   ; CLK         ; 0.500        ; -1.924     ; 7.401      ;
; -8.846 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -3.047     ; 6.277      ;
; -8.845 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]          ; FULL_RESET   ; CLK         ; 0.500        ; -3.047     ; 6.276      ;
; -8.845 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.089     ; 7.234      ;
; -8.840 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.384      ;
; -8.839 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]           ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.383      ;
; -8.833 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.793     ; 6.518      ;
; -8.832 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; FULL_RESET   ; CLK         ; 0.500        ; -2.793     ; 6.517      ;
; -8.828 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.071     ; 7.235      ;
; -8.827 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.212      ;
; -8.825 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.071     ; 7.232      ;
; -8.824 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.093     ; 7.209      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                      ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                      ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.821 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                     ; FULL_RESET   ; CLK         ; 0.500        ; -2.084     ; 7.215      ;
; -8.820 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -2.221     ; 7.077      ;
; -8.819 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                  ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.363      ;
; -8.819 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]          ; FULL_RESET   ; CLK         ; 0.500        ; -1.934     ; 7.363      ;
; -8.817 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]           ; FULL_RESET   ; CLK         ; 0.500        ; -2.221     ; 7.074      ;
; -8.802 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; FULL_RESET   ; CLK         ; 0.500        ; -4.828     ; 4.452      ;
+--------+----------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FULL_RESET'                                                                                                                                                                      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.153 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.084     ; 6.648      ;
; -7.132 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.494      ; 7.794      ;
; -7.127 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.494      ; 7.907      ;
; -7.106 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.075      ; 6.760      ;
; -7.088 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.912      ; 10.059     ;
; -7.085 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.653      ; 7.906      ;
; -7.080 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.653      ; 8.019      ;
; -7.053 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.065     ; 7.281      ;
; -7.018 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.067     ; 7.242      ;
; -7.008 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.066     ; 7.234      ;
; -7.006 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.094      ; 7.393      ;
; -6.997 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.060     ; 6.516      ;
; -6.996 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.082     ; 6.493      ;
; -6.992 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.493      ; 7.660      ;
; -6.989 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.210     ; 6.358      ;
; -6.988 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.931      ; 10.692     ;
; -6.976 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.518      ; 7.662      ;
; -6.975 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.496      ; 7.639      ;
; -6.971 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.518      ; 7.775      ;
; -6.971 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.092      ; 7.354      ;
; -6.970 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.496      ; 7.752      ;
; -6.968 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.368      ; 7.504      ;
; -6.963 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.368      ; 7.617      ;
; -6.955 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.093      ; 7.340      ;
; -6.954 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 4.603      ; 11.205     ;
; -6.953 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.929      ; 10.653     ;
; -6.949 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 4.603      ; 11.318     ;
; -6.945 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.652      ; 7.772      ;
; -6.937 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.930      ; 10.639     ;
; -6.929 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.461      ; 7.449      ;
; -6.922 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.151     ; 5.350      ;
; -6.919 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.080     ; 6.418      ;
; -6.898 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.498      ; 7.564      ;
; -6.897 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.041     ; 7.149      ;
; -6.896 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.063     ; 7.126      ;
; -6.893 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.498      ; 7.677      ;
; -6.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.191     ; 6.991      ;
; -6.869 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.049      ; 6.376      ;
; -6.868 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.192     ; 6.968      ;
; -6.867 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.082     ; 6.364      ;
; -6.862 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.043     ; 7.110      ;
; -6.861 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.065     ; 7.087      ;
; -6.855 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.064     ; 7.083      ;
; -6.854 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.193     ; 6.952      ;
; -6.846 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.042     ; 7.096      ;
; -6.846 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.496      ; 7.510      ;
; -6.841 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.496      ; 7.623      ;
; -6.836 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.517      ; 7.528      ;
; -6.835 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.495      ; 7.505      ;
; -6.829 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.480      ; 8.082      ;
; -6.828 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.367      ; 7.370      ;
; -6.822 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.208      ; 6.488      ;
; -6.822 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.132     ; 5.983      ;
; -6.819 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.061     ; 7.051      ;
; -6.814 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; 0.500        ; 4.602      ; 11.071     ;
; -6.813 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.897     ; 5.495      ;
; -6.804 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; 0.500        ; 4.045      ; 9.787      ;
; -6.798 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.062     ; 7.028      ;
; -6.795 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 2.152      ; 8.595      ;
; -6.795 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.133     ; 5.954      ;
; -6.794 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.478      ; 8.043      ;
; -6.790 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 2.152      ; 8.708      ;
; -6.787 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.134     ; 5.944      ;
; -6.785 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.461      ; 7.305      ;
; -6.784 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.063     ; 7.012      ;
; -6.778 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.479      ; 8.029      ;
; -6.767 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.063     ; 6.997      ;
; -6.758 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.497      ; 7.430      ;
; -6.748 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.064     ; 6.976      ;
; -6.732 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.065     ; 6.958      ;
; -6.732 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.899     ; 5.412      ;
; -6.713 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.073      ; 6.244      ;
; -6.713 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.878     ; 6.128      ;
; -6.712 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.051      ; 6.221      ;
; -6.706 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.495      ; 7.376      ;
; -6.705 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.077     ; 6.086      ;
; -6.685 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.480      ; 7.938      ;
; -6.678 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.880     ; 6.089      ;
; -6.662 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.879     ; 6.075      ;
; -6.655 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; 0.500        ; 2.151      ; 8.461      ;
; -6.652 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.912      ; 9.623      ;
; -6.651 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 2.152      ; 8.451      ;
; -6.650 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.478      ; 7.899      ;
; -6.650 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.872     ; 5.357      ;
; -6.646 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 2.152      ; 8.564      ;
; -6.645 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.594      ; 7.177      ;
; -6.641 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.313     ; 6.496      ;
; -6.640 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.479      ; 7.891      ;
; -6.638 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.018     ; 5.078      ;
; -6.636 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.313     ; 6.609      ;
; -6.635 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.053      ; 6.146      ;
; -6.625 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.898     ; 5.306      ;
; -6.619 ; DATAPATH:DP|IR:IRMODULE|IR[1]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.912      ; 9.590      ;
; -6.616 ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.461      ; 7.136      ;
; -6.614 ; DATAPATH:DP|IR:IRMODULE|IR[2]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.912      ; 9.585      ;
; -6.613 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.881     ; 6.024      ;
; -6.603 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.873     ; 5.309      ;
; -6.595 ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.461      ; 7.115      ;
; -6.593 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.087     ; 6.502      ;
; -6.588 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.882     ; 5.997      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.984 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.950      ; 5.192      ;
; -1.571 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.948      ; 5.603      ;
; -1.571 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.948      ; 5.603      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.471 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 5.704      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -1.228 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.950      ; 5.448      ;
; -0.849 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.948      ; 5.825      ;
; -0.849 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.948      ; 5.825      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.737 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.949      ; 5.938      ;
; -0.378 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.821      ; 4.669      ;
; -0.375 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.821      ; 4.672      ;
; -0.372 ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.953      ; 6.807      ;
; -0.225 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.952      ; 6.953      ;
; -0.225 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.952      ; 6.953      ;
; -0.225 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.952      ; 6.953      ;
; -0.225 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.952      ; 6.953      ;
; -0.135 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.952      ; 7.043      ;
; -0.072 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0 ; FULL_RESET   ; CLK         ; 0.000        ; 7.312      ; 7.502      ;
; 0.063  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.951      ; 7.240      ;
; 0.067  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.951      ; 7.244      ;
; 0.186  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 7.414      ; 7.826      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.301  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 7.349      ; 7.876      ;
; 0.305  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.821      ; 5.352      ;
; 0.341  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                              ; FULL_RESET   ; CLK         ; -0.500       ; 6.953      ; 7.020      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.390  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.954      ; 7.570      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.419  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.216      ;
; 0.432  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 7.368      ; 8.026      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.438  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.949      ; 7.613      ;
; 0.440  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.669      ;
; 0.447  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; FULL_RESET   ; CLK         ; -0.500       ; 4.821      ; 4.994      ;
; 0.450  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; FULL_RESET   ; CLK         ; -0.500       ; 4.821      ; 4.997      ;
; 0.476  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.952      ; 7.154      ;
; 0.476  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.952      ; 7.154      ;
; 0.476  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.952      ; 7.154      ;
; 0.476  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.952      ; 7.154      ;
; 0.527  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 7.415      ; 8.168      ;
; 0.555  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 7.415      ; 8.196      ;
; 0.560  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 7.414      ; 8.200      ;
; 0.591  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.952      ; 7.269      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.614  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.611      ; 3.411      ;
; 0.631  ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.896      ;
; 0.644  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[1]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 7.345      ; 8.215      ;
; 0.653  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0 ; FULL_RESET   ; CLK         ; -0.500       ; 7.312      ; 7.727      ;
; 0.659  ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.926      ;
; 0.661  ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.928      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FULL_RESET'                                                                                                                                                                ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.291 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.711      ; 8.420      ;
; -1.108 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.555      ; 8.447      ;
; -1.070 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.711      ; 8.161      ;
; -1.049 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.459      ; 8.410      ;
; -0.930 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.883      ; 7.953      ;
; -0.879 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.555      ; 8.196      ;
; -0.857 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.433      ; 8.576      ;
; -0.845 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.432      ; 8.587      ;
; -0.763 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.757      ; 7.994      ;
; -0.752 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.459      ; 8.227      ;
; -0.678 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.883      ; 7.725      ;
; -0.623 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.733      ; 8.110      ;
; -0.618 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.598      ; 7.980      ;
; -0.566 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.432      ; 8.386      ;
; -0.537 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.433      ; 8.416      ;
; -0.514 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.757      ; 7.763      ;
; -0.508 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.457      ; 8.949      ;
; -0.482 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.736      ; 8.254      ;
; -0.452 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.458      ; 9.006      ;
; -0.377 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.733      ; 7.876      ;
; -0.350 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.755      ; 8.405      ;
; -0.349 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.598      ; 7.769      ;
; -0.292 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.753      ; 8.461      ;
; -0.274 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 9.457      ; 9.183      ;
; -0.254 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.457      ; 8.723      ;
; -0.230 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.755      ; 8.525      ;
; -0.204 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.458      ; 8.774      ;
; -0.198 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.736      ; 8.058      ;
; -0.165 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 9.457      ; 8.812      ;
; -0.164 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.755      ; 8.111      ;
; -0.033 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.755      ; 8.242      ;
; -0.025 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.753      ; 8.248      ;
; 0.951  ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 2.877      ; 3.368      ;
; 0.980  ; DATAPATH:DP|R:RMODULE|R_temp[1]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 2.657      ; 3.177      ;
; 1.000  ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 2.779      ; 3.319      ;
; 1.012  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.386      ; 5.938      ;
; 1.019  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 5.230      ; 5.789      ;
; 1.043  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.386      ; 5.969      ;
; 1.070  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.386      ; 5.996      ;
; 1.089  ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.033      ; 3.662      ;
; 1.136  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.081      ; 5.757      ;
; 1.152  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 5.134      ; 5.826      ;
; 1.156  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.081      ; 5.777      ;
; 1.174  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.779      ; 3.493      ;
; 1.195  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 5.230      ; 5.965      ;
; 1.197  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.081      ; 5.818      ;
; 1.210  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.386      ; 6.136      ;
; 1.220  ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 2.400      ; 3.160      ;
; 1.226  ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 2.755      ; 3.521      ;
; 1.230  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 5.230      ; 6.000      ;
; 1.257  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 5.230      ; 6.027      ;
; 1.260  ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 0.952      ; 2.212      ;
; 1.261  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.366      ; 3.167      ;
; 1.271  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.558      ; 5.369      ;
; 1.286  ; DATAPATH:DP|R:RMODULE|R_temp[7]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 2.313      ; 3.139      ;
; 1.292  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 5.132      ; 5.964      ;
; 1.297  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.077      ; 2.914      ;
; 1.302  ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; -0.500       ; 2.401      ; 3.243      ;
; 1.324  ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 2.754      ; 3.618      ;
; 1.327  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.925      ; 5.792      ;
; 1.328  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 5.134      ; 6.002      ;
; 1.338  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 5.230      ; 6.108      ;
; 1.342  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 5.386      ; 6.268      ;
; 1.356  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 5.134      ; 6.030      ;
; 1.368  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.664      ; 2.572      ;
; 1.404  ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.779      ; 3.723      ;
; 1.415  ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 2.781      ; 3.736      ;
; 1.430  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.558      ; 5.528      ;
; 1.436  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 5.134      ; 6.110      ;
; 1.447  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.558      ; 5.545      ;
; 1.449  ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 0.253      ; 1.702      ;
; 1.454  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.829      ; 5.823      ;
; 1.462  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 5.107      ; 6.109      ;
; 1.464  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 5.108      ; 6.112      ;
; 1.468  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 5.132      ; 6.140      ;
; 1.469  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.829      ; 5.838      ;
; 1.479  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.925      ; 5.944      ;
; 1.481  ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.696      ; 2.717      ;
; 1.500  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 5.132      ; 6.172      ;
; 1.503  ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.698      ; 2.741      ;
; 1.503  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 5.132      ; 6.175      ;
; 1.509  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.273      ; 5.322      ;
; 1.510  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.558      ; 5.608      ;
; 1.510  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.829      ; 5.879      ;
; 1.517  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 5.134      ; 6.191      ;
; 1.520  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.925      ; 5.985      ;
; 1.528  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.253      ; 5.321      ;
; 1.536  ; DATAPATH:DP|R:RMODULE|R_temp[1]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.703      ; 2.779      ;
; 1.536  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 5.107      ; 6.183      ;
; 1.543  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 5.108      ; 6.191      ;
; 1.543  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.253      ; 5.336      ;
; 1.550  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.984      ; 3.074      ;
; 1.550  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.983      ; 3.073      ;
; 1.551  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.984      ; 3.075      ;
; 1.555  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.430      ; 5.525      ;
; 1.568  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.432      ; 5.540      ;
; 1.575  ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 2.402      ; 3.517      ;
; 1.581  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 5.132      ; 6.253      ;
; 1.584  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.253      ; 5.377      ;
; 1.591  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 4.558      ; 5.689      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[1]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[3]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[4]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[28]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[30]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[32]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FULL_RESET'                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FULL_RESET ; Rise       ; FULL_RESET                                                     ;
; 0.219  ; 0.219        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|combout                                             ;
; 0.240  ; 0.240        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CONTROLSTEP|Odecoder|ISUB~0|combout                            ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|datad                                               ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; CONTROLSTEP|Odecoder|ISUB~0|datad                              ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|datab                                               ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|datab                                          ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[0]|datad                           ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|combout                                             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|combout                                        ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[6]|datac                           ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|inclk[0]                                     ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|outclk                                       ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[7]|datac                           ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[0]|datad                                 ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[5]|datad                                 ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[2]|datad                                 ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[1]|datad                                 ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[3]|datad                                 ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[6]|datad                                 ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[7]|datad                                 ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|dataa                                               ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[4]|datad                                 ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[3]|datac                           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[1]|datac                           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[2]|datac                           ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[4]|datac                           ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                          ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[5]                          ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|inclk[0]                                ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|outclk                                  ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[2]                          ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[7]|datad                           ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[6]|datad                           ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|combout                                             ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[0]|datac                           ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[2]|datad                           ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[3]|datad                           ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[5]|datad                           ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|inclk[0]                                     ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|outclk                                       ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[4]|datad                           ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[1]|dataa                           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[1]|dataa                           ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ;
; 0.671  ; 0.671        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|inclk[0]                                     ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|outclk                                       ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[2]|datad                           ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[3]|datad                           ;
; 0.675  ; 0.675        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[4]|datad                           ;
; 0.675  ; 0.675        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[5]|datad                           ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[0]|datac                           ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0|combout                                             ;
; 0.682  ; 0.682        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[7]|datad                           ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[6]|datad                           ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.685  ; 0.685        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|inclk[0]                                ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|outclk                                  ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                          ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[2]                          ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[5]                          ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; FULL_RESET ; CLK        ; 6.486 ; 6.726 ; Rise       ; CLK             ;
; START      ; CLK        ; 2.344 ; 2.951 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 5.025 ; 5.221 ; Fall       ; FULL_RESET      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; FULL_RESET ; CLK        ; 1.944  ; 1.688  ; Rise       ; CLK             ;
; START      ; CLK        ; -1.442 ; -1.968 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 1.550  ; 1.291  ; Fall       ; FULL_RESET      ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 14.544 ; 14.618 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 14.544 ; 14.618 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 12.739 ; 12.596 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 11.585 ; 11.509 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 11.850 ; 11.754 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 10.979 ; 10.945 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 12.803 ; 12.677 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 10.767 ; 10.754 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 11.440 ; 11.397 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 12.759 ; 12.881 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 11.290 ; 11.239 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 12.047 ; 11.928 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 11.495 ; 11.494 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 12.690 ; 12.568 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 11.840 ; 11.740 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 12.192 ; 12.085 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 11.063 ; 11.026 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 11.554 ; 11.474 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 11.346 ; 11.354 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 12.649 ; 12.700 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 11.769 ; 11.714 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 11.449 ; 11.388 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 11.482 ; 11.409 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 11.643 ; 11.622 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 11.821 ; 11.760 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 12.759 ; 12.881 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 10.375 ; 10.361 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 14.000 ; 14.070 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 12.267 ; 12.128 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 11.162 ; 11.087 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 11.417 ; 11.323 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 10.579 ; 10.544 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 12.331 ; 12.209 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 10.375 ; 10.361 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 11.023 ; 10.979 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 10.659 ; 10.622 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 10.878 ; 10.827 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 11.603 ; 11.487 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 11.073 ; 11.071 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 12.219 ; 12.101 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 11.404 ; 11.306 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 11.743 ; 11.638 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 10.659 ; 10.622 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 11.130 ; 11.052 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 10.929 ; 10.935 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 12.235 ; 12.286 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 11.335 ; 11.281 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 11.028 ; 10.968 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 11.062 ; 10.989 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 11.215 ; 11.192 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 11.387 ; 11.326 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 12.340 ; 12.459 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.42 MHz ; 105.42 MHz      ; FULL_RESET ;      ;
; 123.53 MHz ; 123.53 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -8.426 ; -601.051      ;
; FULL_RESET ; -6.557 ; -128.185      ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -1.760 ; -25.138       ;
; FULL_RESET ; -1.167 ; -9.332        ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; CLK        ; -3.000 ; -142.096                   ;
; FULL_RESET ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.426 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.587     ; 5.318      ;
; -8.424 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.587     ; 5.316      ;
; -8.354 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 7.045      ;
; -8.353 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 7.044      ;
; -8.295 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.443     ; 5.331      ;
; -8.293 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.443     ; 5.329      ;
; -8.261 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 7.096      ;
; -8.260 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 7.095      ;
; -8.253 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.565     ; 5.167      ;
; -8.251 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.565     ; 5.165      ;
; -8.251 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.587     ; 5.143      ;
; -8.249 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.587     ; 5.141      ;
; -8.245 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.818      ;
; -8.244 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.935      ;
; -8.244 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.935      ;
; -8.244 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.817      ;
; -8.210 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.584     ; 5.105      ;
; -8.208 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.584     ; 5.103      ;
; -8.198 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.705     ; 4.972      ;
; -8.196 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.909      ;
; -8.196 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.705     ; 4.970      ;
; -8.195 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.908      ;
; -8.184 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.875      ;
; -8.183 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.874      ;
; -8.173 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.491     ; 4.161      ;
; -8.171 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.865      ;
; -8.171 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.491     ; 4.159      ;
; -8.170 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.864      ;
; -8.169 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.860      ;
; -8.167 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.858      ;
; -8.165 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.586     ; 5.058      ;
; -8.163 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.586     ; 5.056      ;
; -8.151 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 6.986      ;
; -8.151 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 6.986      ;
; -8.135 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.708      ;
; -8.135 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.708      ;
; -8.096 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.788      ;
; -8.095 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.787      ;
; -8.086 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.799      ;
; -8.086 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.799      ;
; -8.076 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 6.911      ;
; -8.074 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.765      ;
; -8.074 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.765      ;
; -8.074 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.644     ; 6.909      ;
; -8.061 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.790     ; 6.750      ;
; -8.061 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.755      ;
; -8.061 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.755      ;
; -8.060 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.633      ;
; -8.058 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.790     ; 6.747      ;
; -8.058 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.906     ; 6.631      ;
; -8.054 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -2.692     ; 5.841      ;
; -8.053 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.257     ; 4.275      ;
; -8.053 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -2.692     ; 5.840      ;
; -8.051 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.257     ; 4.273      ;
; -8.020 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.775     ; 6.724      ;
; -8.017 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.775     ; 6.721      ;
; -8.011 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.724      ;
; -8.009 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.766     ; 6.722      ;
; -8.003 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.775     ; 6.707      ;
; -7.999 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.690      ;
; -7.997 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.688      ;
; -7.995 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.775     ; 6.699      ;
; -7.986 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.678      ;
; -7.986 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.678      ;
; -7.986 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.680      ;
; -7.984 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.785     ; 6.678      ;
; -7.980 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.671      ;
; -7.978 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.669      ;
; -7.968 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.646     ; 6.801      ;
; -7.965 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.646     ; 6.798      ;
; -7.962 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.653      ;
; -7.962 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.788     ; 6.653      ;
; -7.956 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -2.458     ; 5.977      ;
; -7.955 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -2.458     ; 5.976      ;
; -7.954 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.775     ; 6.658      ;
; -7.952 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.908     ; 6.523      ;
; -7.949 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.908     ; 6.520      ;
; -7.944 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -2.692     ; 5.731      ;
; -7.944 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -2.692     ; 5.731      ;
; -7.927 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.631     ; 6.775      ;
; -7.924 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.631     ; 6.772      ;
; -7.913 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ; FULL_RESET   ; CLK         ; 0.500        ; -1.519     ; 6.904      ;
; -7.911 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.603      ;
; -7.911 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.893     ; 6.497      ;
; -7.910 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.631     ; 6.758      ;
; -7.909 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.787     ; 6.601      ;
; -7.908 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.893     ; 6.494      ;
; -7.903 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.768     ; 6.614      ;
; -7.902 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.631     ; 6.750      ;
; -7.900 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.768     ; 6.611      ;
; -7.896 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.258     ; 4.117      ;
; -7.894 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -4.258     ; 4.115      ;
; -7.894 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.893     ; 6.480      ;
; -7.891 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.790     ; 6.580      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                           ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
; -7.889 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ; FULL_RESET   ; CLK         ; 0.500        ; -1.776     ; 6.592      ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FULL_RESET'                                                                                                                                                                       ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.557 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.401      ; 9.117      ;
; -6.477 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.419      ; 9.723      ;
; -6.477 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.075     ; 6.081      ;
; -6.463 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.483      ; 7.183      ;
; -6.461 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.482      ; 7.284      ;
; -6.439 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.416      ; 9.680      ;
; -6.439 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 4.063      ; 10.219     ;
; -6.437 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 4.062      ; 10.320     ;
; -6.424 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.418      ; 9.669      ;
; -6.397 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.057     ; 6.687      ;
; -6.386 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.213      ; 6.758      ;
; -6.384 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.069      ; 6.132      ;
; -6.370 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.627      ; 7.234      ;
; -6.368 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.626      ; 7.335      ;
; -6.368 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.193     ; 5.854      ;
; -6.359 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.060     ; 6.644      ;
; -6.354 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.365      ; 6.956      ;
; -6.352 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.364      ; 7.057      ;
; -6.344 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.058     ; 6.633      ;
; -6.326 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.482      ; 7.050      ;
; -6.319 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.053     ; 5.945      ;
; -6.307 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.075     ; 5.911      ;
; -6.306 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.231      ; 7.364      ;
; -6.305 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.505      ; 7.047      ;
; -6.304 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.087      ; 6.738      ;
; -6.303 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.504      ; 7.148      ;
; -6.302 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; 0.500        ; 4.062      ; 10.086     ;
; -6.298 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.213      ; 6.670      ;
; -6.296 ; DATAPATH:DP|IR:IRMODULE|IR[3]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.526      ; 8.892      ;
; -6.294 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.072     ; 5.901      ;
; -6.293 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.483      ; 7.013      ;
; -6.291 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.482      ; 7.114      ;
; -6.288 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.175     ; 6.460      ;
; -6.287 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.083     ; 4.883      ;
; -6.280 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.486      ; 7.003      ;
; -6.278 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.485      ; 7.104      ;
; -6.268 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.228      ; 7.321      ;
; -6.268 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 1.875      ; 7.860      ;
; -6.266 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 1.874      ; 7.961      ;
; -6.266 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.084      ; 6.695      ;
; -6.253 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.230      ; 7.310      ;
; -6.251 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.086      ; 6.684      ;
; -6.250 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.178     ; 6.417      ;
; -6.239 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.035     ; 6.551      ;
; -6.235 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.176     ; 6.406      ;
; -6.233 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.626      ; 7.101      ;
; -6.227 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.057     ; 6.517      ;
; -6.219 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.074     ; 5.824      ;
; -6.218 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.231      ; 7.276      ;
; -6.217 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.364      ; 6.823      ;
; -6.216 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.050      ; 5.856      ;
; -6.214 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.054     ; 6.507      ;
; -6.205 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.484      ; 6.926      ;
; -6.203 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.483      ; 7.027      ;
; -6.201 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.038     ; 6.508      ;
; -6.201 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.065     ; 5.483      ;
; -6.189 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.060     ; 6.474      ;
; -6.186 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.036     ; 6.497      ;
; -6.183 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.849     ; 5.013      ;
; -6.180 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.228      ; 7.233      ;
; -6.180 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 1.875      ; 7.772      ;
; -6.178 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 1.874      ; 7.873      ;
; -6.176 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.401      ; 8.736      ;
; -6.176 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.057     ; 6.464      ;
; -6.174 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.058     ; 6.463      ;
; -6.172 ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.213      ; 6.544      ;
; -6.168 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.504      ; 6.914      ;
; -6.165 ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.230      ; 7.222      ;
; -6.163 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.068     ; 5.440      ;
; -6.161 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.055     ; 6.453      ;
; -6.159 ; DATAPATH:DP|IR:IRMODULE|IR[1]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.401      ; 8.719      ;
; -6.157 ; DATAPATH:DP|IR:IRMODULE|IR[2]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.401      ; 8.717      ;
; -6.156 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.482      ; 6.880      ;
; -6.148 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -1.066     ; 5.429      ;
; -6.143 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.485      ; 6.870      ;
; -6.139 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.056     ; 6.430      ;
; -6.131 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; 0.500        ; 1.874      ; 7.727      ;
; -6.127 ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]        ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.103      ; 8.389      ;
; -6.125 ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.338      ; 6.533      ;
; -6.123 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.194      ; 5.907      ;
; -6.107 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.068     ; 5.629      ;
; -6.103 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.831     ; 5.619      ;
; -6.102 ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.213      ; 6.474      ;
; -6.101 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.059     ; 6.387      ;
; -6.096 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.419      ; 9.342      ;
; -6.096 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.851     ; 4.924      ;
; -6.092 ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.231      ; 7.150      ;
; -6.086 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.057     ; 6.376      ;
; -6.079 ; DATAPATH:DP|IR:IRMODULE|IR[1]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.419      ; 9.325      ;
; -6.078 ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]        ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.103      ; 8.340      ;
; -6.077 ; DATAPATH:DP|IR:IRMODULE|IR[2]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.419      ; 9.323      ;
; -6.073 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.826     ; 4.926      ;
; -6.068 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.483      ; 6.793      ;
; -6.065 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.834     ; 5.576      ;
; -6.058 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 3.416      ; 9.299      ;
; -6.058 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 4.063      ; 9.838      ;
; -6.058 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.072      ; 5.720      ;
; -6.056 ; DATAPATH:DP|IR:IRMODULE|IR[0]                                  ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; 0.500        ; 4.062      ; 9.939      ;
; -6.054 ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; 0.500        ; 1.228      ; 7.107      ;
; -6.054 ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                             ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; 0.500        ; 1.875      ; 7.646      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.760 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 4.855      ;
; -1.358 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.402      ; 5.255      ;
; -1.358 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.402      ; 5.255      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.277 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 5.337      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -1.161 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.404      ; 4.954      ;
; -0.830 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.402      ; 5.283      ;
; -0.830 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.402      ; 5.283      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                           ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; FULL_RESET   ; CLK         ; -0.500       ; 6.403      ; 5.390      ;
; -0.362 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.517      ; 4.366      ;
; -0.359 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.517      ; 4.369      ;
; -0.276 ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.406      ; 6.341      ;
; -0.145 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.405      ; 6.471      ;
; -0.145 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.405      ; 6.471      ;
; -0.145 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.405      ; 6.471      ;
; -0.145 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.405      ; 6.471      ;
; -0.069 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.405      ; 6.547      ;
; 0.006  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0 ; FULL_RESET   ; CLK         ; 0.000        ; 6.726      ; 6.973      ;
; 0.114  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 6.729      ;
; 0.118  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.404      ; 6.733      ;
; 0.229  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.829      ; 7.269      ;
; 0.233  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                              ; FULL_RESET   ; CLK         ; -0.500       ; 6.406      ; 6.350      ;
; 0.285  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                      ; FULL_RESET   ; CLK         ; 0.000        ; 4.517      ; 5.013      ;
; 0.290  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; FULL_RESET   ; CLK         ; -0.500       ; 4.517      ; 4.518      ;
; 0.293  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; FULL_RESET   ; CLK         ; -0.500       ; 4.517      ; 4.521      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.351  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.765      ; 7.327      ;
; 0.365  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.405      ; 6.481      ;
; 0.365  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.405      ; 6.481      ;
; 0.365  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.405      ; 6.481      ;
; 0.366  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.405      ; 6.482      ;
; 0.387  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                      ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                      ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                      ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.597      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.422  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 2.917      ;
; 0.440  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 6.785      ; 7.436      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.458  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.407      ; 7.076      ;
; 0.469  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                               ; FULL_RESET   ; CLK         ; -0.500       ; 6.405      ; 6.585      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.490  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 6.403      ; 7.104      ;
; 0.526  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.830      ; 7.567      ;
; 0.549  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.830      ; 7.590      ;
; 0.549  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0 ; FULL_RESET   ; CLK         ; -0.500       ; 6.726      ; 7.016      ;
; 0.553  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                              ; FULL_RESET   ; CLK         ; 0.000        ; 6.829      ; 7.593      ;
; 0.577  ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.819      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.595  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 2.324      ; 3.090      ;
; 0.603  ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.846      ;
; 0.605  ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.848      ;
; 0.622  ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.865      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FULL_RESET'                                                                                                                                                                 ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.167 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.832      ; 7.665      ;
; -0.997 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.688      ; 7.691      ;
; -0.942 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.600      ; 7.658      ;
; -0.815 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.046      ; 7.231      ;
; -0.801 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.832      ; 7.551      ;
; -0.791 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.576      ; 7.785      ;
; -0.776 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.575      ; 7.799      ;
; -0.660 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.928      ; 7.268      ;
; -0.637 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.688      ; 7.571      ;
; -0.538 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.784      ; 7.246      ;
; -0.537 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.906      ; 7.369      ;
; -0.508 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.600      ; 7.612      ;
; -0.446 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.598      ; 8.152      ;
; -0.412 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.909      ; 7.497      ;
; -0.403 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.046      ; 7.163      ;
; -0.380 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.599      ; 8.219      ;
; -0.335 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.575      ; 7.760      ;
; -0.312 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.576      ; 7.784      ;
; -0.251 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.928      ; 7.197      ;
; -0.235 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.928      ; 7.693      ;
; -0.234 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.925      ; 7.691      ;
; -0.222 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 8.598      ; 8.376      ;
; -0.180 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 7.927      ; 7.747      ;
; -0.121 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.906      ; 7.305      ;
; -0.103 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.784      ; 7.201      ;
; -0.066 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.598      ; 8.052      ;
; -0.061 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.599      ; 8.058      ;
; -0.028 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 8.598      ; 8.090      ;
; 0.023  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.928      ; 7.471      ;
; 0.042  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.909      ; 7.471      ;
; 0.153  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.927      ; 7.600      ;
; 0.181  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 7.925      ; 7.626      ;
; 0.937  ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 2.532      ; 3.009      ;
; 0.964  ; DATAPATH:DP|R:RMODULE|R_temp[1]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 2.335      ; 2.839      ;
; 0.995  ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 2.442      ; 2.977      ;
; 0.995  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.777      ; 5.312      ;
; 1.023  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.777      ; 5.340      ;
; 1.055  ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 2.676      ; 3.271      ;
; 1.079  ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 0.896      ; 1.975      ;
; 1.106  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.633      ; 5.279      ;
; 1.114  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.777      ; 5.431      ;
; 1.124  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.443      ; 3.107      ;
; 1.136  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.491      ; 5.167      ;
; 1.164  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.491      ; 5.195      ;
; 1.180  ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 2.099      ; 2.819      ;
; 1.187  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.491      ; 5.218      ;
; 1.200  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.633      ; 5.373      ;
; 1.201  ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 2.420      ; 3.161      ;
; 1.216  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.065      ; 2.821      ;
; 1.233  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.633      ; 5.406      ;
; 1.245  ; DATAPATH:DP|R:RMODULE|R_temp[7]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 2.015      ; 2.800      ;
; 1.246  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.633      ; 5.419      ;
; 1.249  ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; -0.500       ; 2.100      ; 2.889      ;
; 1.271  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.633      ; 5.444      ;
; 1.281  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.545      ; 5.366      ;
; 1.286  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.772      ; 2.598      ;
; 1.290  ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 2.419      ; 3.249      ;
; 1.293  ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 0.227      ; 1.520      ;
; 1.296  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.777      ; 5.613      ;
; 1.310  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 4.777      ; 5.627      ;
; 1.313  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.545      ; 5.398      ;
; 1.341  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 4.543      ; 5.424      ;
; 1.351  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.347      ; 5.238      ;
; 1.357  ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 2.442      ; 3.339      ;
; 1.363  ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 2.444      ; 3.347      ;
; 1.378  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.394      ; 2.312      ;
; 1.390  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.991      ; 4.921      ;
; 1.394  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.545      ; 5.479      ;
; 1.404  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.545      ; 5.489      ;
; 1.418  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.991      ; 4.949      ;
; 1.423  ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 1.027      ; 2.450      ;
; 1.425  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.347      ; 5.312      ;
; 1.426  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.259      ; 5.225      ;
; 1.435  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 4.543      ; 5.518      ;
; 1.453  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 4.521      ; 5.514      ;
; 1.453  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 4.347      ; 5.340      ;
; 1.454  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 4.520      ; 5.514      ;
; 1.454  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.259      ; 5.253      ;
; 1.459  ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.426      ; 2.425      ;
; 1.465  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.545      ; 5.550      ;
; 1.468  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 4.543      ; 5.551      ;
; 1.474  ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.429      ; 2.443      ;
; 1.480  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 4.259      ; 5.279      ;
; 1.495  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 4.543      ; 5.578      ;
; 1.499  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.991      ; 5.030      ;
; 1.506  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 4.543      ; 5.589      ;
; 1.507  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 4.520      ; 5.567      ;
; 1.509  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.991      ; 5.040      ;
; 1.514  ; DATAPATH:DP|R:RMODULE|R_temp[1]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.431      ; 2.485      ;
; 1.523  ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; -0.500       ; 2.443      ; 3.506      ;
; 1.525  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 4.521      ; 5.586      ;
; 1.531  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.705      ; 4.776      ;
; 1.542  ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 2.101      ; 3.183      ;
; 1.545  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.873      ; 4.958      ;
; 1.557  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.690      ; 2.787      ;
; 1.558  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.688      ; 2.786      ;
; 1.559  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]          ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ; CLK          ; FULL_RESET  ; -0.500       ; 1.689      ; 2.788      ;
; 1.559  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.705      ; 4.804      ;
; 1.570  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.991      ; 5.101      ;
; 1.573  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 3.873      ; 4.986      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[1]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[3]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[4]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[28]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[30]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[32]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FULL_RESET'                                                                                               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FULL_RESET ; Rise       ; FULL_RESET                                                     ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[7]|datad                           ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[6]|datad                           ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|combout                                             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[0]|datac                           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[2]|datad                           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[5]|datad                           ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[3]|datad                           ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[4]|datad                           ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[1]|dataa                           ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[0]|datad                           ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|inclk[0]                                     ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|outclk                                       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[0]|datad                                 ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[5]|datad                                 ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[2]|datad                                 ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[6]|datad                                 ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[6]|datac                           ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[7]|datad                                 ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[7]|datac                           ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[1]|datad                                 ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[3]|datad                                 ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[4]|datad                                 ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                          ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|datad                                               ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[5]                          ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[2]                          ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[2]|datac                           ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[1]|datac                           ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[3]|datac                           ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[4]|datac                           ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|inclk[0]                                     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|outclk                                       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CONTROLSTEP|Odecoder|ISUB~0|combout                            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|inclk[0]                                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|outclk                                  ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; CONTROLSTEP|Odecoder|ISUB~0|datad                              ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|dataa                                               ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|combout                                             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|combout                                             ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|combout                                        ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|datab                                               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|datab                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS2~1|datab                                               ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|datab                                          ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS2~1|combout                                             ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|combout                                        ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0|combout                                             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0|dataa                                               ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; CONTROLSTEP|Odecoder|ISUB~0|datad                              ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|inclk[0]                                ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|outclk                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|inclk[0]                                     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|outclk                                       ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CONTROLSTEP|Odecoder|ISUB~0|combout                            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[4]|datac                           ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[1]|datac                           ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[2]|datac                           ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[3]|datac                           ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[2]                          ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[5]                          ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                          ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS2~0|datad                                               ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; FULL_RESET ; CLK        ; 5.881 ; 6.034 ; Rise       ; CLK             ;
; START      ; CLK        ; 1.981 ; 2.350 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 4.723 ; 4.838 ; Fall       ; FULL_RESET      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; FULL_RESET ; CLK        ; 1.720  ; 1.621  ; Rise       ; CLK             ;
; START      ; CLK        ; -1.157 ; -1.476 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 1.281  ; 1.167  ; Fall       ; FULL_RESET      ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 13.341 ; 13.259 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 13.341 ; 13.259 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 11.660 ; 11.438 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 10.587 ; 10.474 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 10.833 ; 10.695 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 10.021 ; 9.962  ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 11.720 ; 11.522 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 9.813  ; 9.793  ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 10.439 ; 10.375 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 11.612 ; 11.631 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 10.317 ; 10.228 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 11.006 ; 10.849 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 10.492 ; 10.460 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 11.612 ; 11.412 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 10.811 ; 10.673 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 11.137 ; 10.985 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 10.096 ; 10.038 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 10.557 ; 10.441 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 10.356 ; 10.324 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 11.493 ; 11.475 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 10.777 ; 10.649 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 10.475 ; 10.357 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 10.506 ; 10.376 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 10.641 ; 10.569 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 10.828 ; 10.694 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 11.599 ; 11.631 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 9.440  ; 9.420  ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 12.826 ; 12.746 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 11.213 ; 10.998 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 10.184 ; 10.075 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 10.421 ; 10.288 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 9.640  ; 9.582  ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 11.272 ; 11.081 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 9.440  ; 9.420  ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 10.043 ; 9.980  ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 9.711  ; 9.655  ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 9.925  ; 9.838  ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 10.584 ; 10.432 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 10.090 ; 10.058 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 11.165 ; 10.973 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 10.397 ; 10.263 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 10.710 ; 10.563 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 9.711  ; 9.655  ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 10.153 ; 10.041 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 9.959  ; 9.928  ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 11.099 ; 11.084 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 10.364 ; 10.240 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 10.074 ; 9.960  ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 10.105 ; 9.979  ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 10.233 ; 10.163 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 10.414 ; 10.284 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 11.201 ; 11.232 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -4.977 ; -344.568      ;
; FULL_RESET ; -2.942 ; -53.347       ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -1.054 ; -16.088       ;
; FULL_RESET ; -0.804 ; -7.937        ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; CLK        ; -3.000 ; -155.242                   ;
; FULL_RESET ; -3.000 ; -4.051                     ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.977 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.618     ; 2.826      ;
; -4.974 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.618     ; 2.823      ;
; -4.974 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.677     ; 2.764      ;
; -4.971 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.677     ; 2.761      ;
; -4.957 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.734      ;
; -4.954 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.731      ;
; -4.954 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.731      ;
; -4.951 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.728      ;
; -4.914 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.691      ;
; -4.911 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.688      ;
; -4.842 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.746     ; 2.563      ;
; -4.840 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.688     ; 2.619      ;
; -4.839 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.746     ; 2.560      ;
; -4.837 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.688     ; 2.616      ;
; -4.828 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.128     ; 2.167      ;
; -4.825 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.128     ; 2.164      ;
; -4.781 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.016     ; 2.232      ;
; -4.778 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.016     ; 2.229      ;
; -4.774 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.753      ;
; -4.773 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.752      ;
; -4.771 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.691      ;
; -4.770 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.690      ;
; -4.754 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.661      ;
; -4.753 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.660      ;
; -4.751 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.658      ;
; -4.750 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.657      ;
; -4.737 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.716      ;
; -4.737 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.716      ;
; -4.734 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.654      ;
; -4.734 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.654      ;
; -4.725 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.004     ; 2.188      ;
; -4.722 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.004     ; 2.185      ;
; -4.717 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.624      ;
; -4.717 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.624      ;
; -4.714 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.621      ;
; -4.714 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.621      ;
; -4.711 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.678     ; 2.500      ;
; -4.711 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.618      ;
; -4.710 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.617      ;
; -4.708 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.678     ; 2.497      ;
; -4.699 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.017     ; 2.149      ;
; -4.696 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.017     ; 2.146      ;
; -4.687 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.016     ; 2.138      ;
; -4.684 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.016     ; 2.135      ;
; -4.678 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.618     ; 2.527      ;
; -4.675 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.616     ; 3.526      ;
; -4.675 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.677     ; 2.465      ;
; -4.674 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.616     ; 3.525      ;
; -4.674 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.581      ;
; -4.674 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.581      ;
; -4.671 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.003     ; 2.135      ;
; -4.668 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.647      ;
; -4.668 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -3.003     ; 2.132      ;
; -4.665 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.644      ;
; -4.665 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.585      ;
; -4.664 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.571      ;
; -4.663 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.558     ; 3.572      ;
; -4.662 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.558     ; 3.571      ;
; -4.662 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.582      ;
; -4.661 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.568      ;
; -4.658 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.435      ;
; -4.655 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.432      ;
; -4.651 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.558      ;
; -4.648 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.555      ;
; -4.643 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.549     ; 3.561      ;
; -4.639 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.549     ; 3.557      ;
; -4.633 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.616     ; 3.484      ;
; -4.633 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.616     ; 3.484      ;
; -4.625 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.998     ; 3.094      ;
; -4.624 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.998     ; 3.093      ;
; -4.623 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.562     ; 3.528      ;
; -4.621 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.558     ; 3.530      ;
; -4.621 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.558     ; 3.530      ;
; -4.621 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.562     ; 3.526      ;
; -4.619 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.562     ; 3.524      ;
; -4.617 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.475     ; 3.609      ;
; -4.617 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.562     ; 3.522      ;
; -4.615 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.500        ; -2.690     ; 2.392      ;
; -4.614 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.534     ; 3.547      ;
; -4.609 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.534     ; 3.542      ;
; -4.609 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.490     ; 3.586      ;
; -4.605 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.490     ; 3.582      ;
; -4.602 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.509      ;
; -4.599 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.506      ;
; -4.597 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.517      ;
; -4.594 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.514      ;
; -4.594 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.514      ;
; -4.592 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.512      ;
; -4.592 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.571      ;
; -4.591 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.534     ; 3.524      ;
; -4.590 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.569      ;
; -4.589 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.509      ;
; -4.588 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.567      ;
; -4.588 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.998     ; 3.057      ;
; -4.588 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.998     ; 3.057      ;
; -4.588 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.495      ;
; -4.587 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]                                                                ; FULL_RESET   ; CLK         ; 0.500        ; -1.488     ; 3.566      ;
; -4.587 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.500        ; -1.547     ; 3.507      ;
; -4.586 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ; FULL_RESET   ; CLK         ; 0.500        ; -1.560     ; 3.493      ;
; -4.584 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ; FULL_RESET   ; CLK         ; 0.500        ; -1.393     ; 3.680      ;
+--------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FULL_RESET'                                                                                                                                                                       ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.942 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.238      ; 3.770      ;
; -2.933 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.027      ; 3.252      ;
; -2.930 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.032     ; 3.190      ;
; -2.922 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.225      ; 3.737      ;
; -2.920 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.237      ; 3.811      ;
; -2.920 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.225      ; 3.735      ;
; -2.913 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.045     ; 3.160      ;
; -2.910 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.045     ; 3.157      ;
; -2.908 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.297      ; 3.795      ;
; -2.900 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.778      ;
; -2.898 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.776      ;
; -2.886 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.296      ; 3.836      ;
; -2.879 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.225      ; 3.694      ;
; -2.870 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.045     ; 3.117      ;
; -2.868 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.020     ; 3.509      ;
; -2.862 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.022     ; 3.500      ;
; -2.857 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.735      ;
; -2.853 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.020     ; 3.494      ;
; -2.849 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.169      ; 3.608      ;
; -2.848 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.476      ;
; -2.846 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.474      ;
; -2.845 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.237      ; 3.673      ;
; -2.842 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.035     ; 3.467      ;
; -2.842 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.541     ; 2.593      ;
; -2.840 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.035     ; 3.465      ;
; -2.837 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.227      ; 3.654      ;
; -2.834 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.039      ; 3.534      ;
; -2.833 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.461      ;
; -2.831 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.459      ;
; -2.829 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.101     ; 3.020      ;
; -2.828 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.037      ; 3.525      ;
; -2.827 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.168      ; 3.649      ;
; -2.825 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.640      ;
; -2.823 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.638      ;
; -2.819 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.039      ; 3.519      ;
; -2.817 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.043     ; 3.066      ;
; -2.815 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.226      ; 3.695      ;
; -2.811 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.296      ; 3.698      ;
; -2.805 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.433      ;
; -2.799 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.035     ; 3.424      ;
; -2.795 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.429     ; 2.658      ;
; -2.790 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.418      ;
; -2.789 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.430     ; 2.651      ;
; -2.782 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.224      ; 3.597      ;
; -2.775 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.089     ; 3.347      ;
; -2.774 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.032      ; 3.033      ;
; -2.769 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.091     ; 3.338      ;
; -2.763 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.031     ; 3.393      ;
; -2.760 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.089     ; 3.332      ;
; -2.757 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.384      ;
; -2.754 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.019      ; 3.000      ;
; -2.753 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.091      ; 3.071      ;
; -2.752 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.168      ; 3.511      ;
; -2.752 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.019      ; 2.998      ;
; -2.748 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.031     ; 3.378      ;
; -2.743 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.529     ; 2.875      ;
; -2.743 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.416     ; 2.619      ;
; -2.740 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.226      ; 3.557      ;
; -2.739 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.417     ; 2.614      ;
; -2.737 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.531     ; 2.866      ;
; -2.735 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.418     ; 2.978      ;
; -2.729 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.420     ; 2.969      ;
; -2.728 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.529     ; 2.860      ;
; -2.720 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.418     ; 2.963      ;
; -2.713 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.430     ; 2.575      ;
; -2.711 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.019      ; 2.957      ;
; -2.701 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.429     ; 2.564      ;
; -2.696 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.417     ; 2.940      ;
; -2.690 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.419     ; 2.931      ;
; -2.689 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.404     ; 2.946      ;
; -2.687 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.141     ; 3.136      ;
; -2.683 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.406     ; 2.937      ;
; -2.681 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.037     ; 2.871      ;
; -2.681 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.417     ; 2.925      ;
; -2.679 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.237      ; 3.506      ;
; -2.679 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.030     ; 3.239      ;
; -2.677 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.405     ; 2.933      ;
; -2.674 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.404     ; 2.931      ;
; -2.671 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.407     ; 2.924      ;
; -2.669 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.021      ; 2.917      ;
; -2.667 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 2.926      ;
; -2.665 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.142     ; 3.177      ;
; -2.662 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.477     ; 2.412      ;
; -2.662 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.405     ; 2.918      ;
; -2.657 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.236      ; 3.547      ;
; -2.657 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.031     ; 3.280      ;
; -2.641 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.366     ; 2.502      ;
; -2.640 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.029     ; 3.201      ;
; -2.633 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.016     ; 3.207      ;
; -2.622 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.026      ; 3.158      ;
; -2.621 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.284      ; 3.496      ;
; -2.621 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.017     ; 3.194      ;
; -2.619 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.033     ; 3.096      ;
; -2.618 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; 0.225      ; 3.434      ;
; -2.618 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.030     ; 3.242      ;
; -2.615 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.365     ; 2.477      ;
; -2.614 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.418     ; 2.857      ;
; -2.611 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.017     ; 3.248      ;
; -2.608 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.420     ; 2.848      ;
; -2.605 ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 1.000        ; -0.021     ; 3.245      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -1.054 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 2.570      ;
; -0.875 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.748      ;
; -0.875 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.748      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.829 ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                           ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 2.794      ;
; -0.259 ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.502      ; 3.367      ;
; -0.172 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.501      ; 3.453      ;
; -0.172 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.501      ; 3.453      ;
; -0.172 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.501      ; 3.453      ;
; -0.172 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.501      ; 3.453      ;
; -0.125 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.501      ; 3.500      ;
; -0.107 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; FULL_RESET   ; CLK         ; 0.000        ; 2.310      ; 2.327      ;
; -0.104 ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; FULL_RESET   ; CLK         ; 0.000        ; 2.310      ; 2.330      ;
; -0.079 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0  ; FULL_RESET   ; CLK         ; 0.000        ; 3.683      ; 3.748      ;
; -0.012 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 3.612      ;
; -0.008 ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.500      ; 3.616      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.009  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.512      ;
; 0.044  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.714      ; 3.882      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.068  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.689      ; 3.881      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.085  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.500      ; 3.209      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.101  ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.504      ; 3.729      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.113  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.616      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.115  ; FULL_RESET                                              ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.499      ; 3.738      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[5]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[7]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.157  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.419      ; 1.660      ;
; 0.190  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                                ; FULL_RESET   ; CLK         ; 0.000        ; 3.688      ; 4.002      ;
; 0.201  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.210  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[6]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.434      ; 1.728      ;
; 0.210  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.434      ; 1.728      ;
; 0.226  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.716      ; 4.066      ;
; 0.236  ; FULL_RESET                                              ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ; FULL_RESET   ; CLK         ; 0.000        ; 2.310      ; 2.670      ;
; 0.239  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.714      ; 4.077      ;
; 0.241  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.716      ; 4.081      ;
; 0.265  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 1.370      ; 1.739      ;
; 0.269  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[6]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.704      ; 4.097      ;
; 0.269  ; FULL_RESET                                              ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                                                                            ; FULL_RESET   ; CLK         ; 0.000        ; 3.704      ; 4.097      ;
; 0.280  ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                  ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.405      ;
; 0.284  ; FULL_RESET                                              ; DATAPATH:DP|R:RMODULE|R_temp[1]                                                                               ; FULL_RESET   ; CLK         ; 0.000        ; 3.687      ; 4.095      ;
; 0.288  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.499      ; 3.411      ;
; 0.288  ; FULL_RESET                                              ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                            ; FULL_RESET   ; CLK         ; -0.500       ; 3.499      ; 3.411      ;
; 0.300  ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.427      ;
; 0.304  ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                      ; DATAPATH:DP|TR:TRMODULE|TR_temp[6]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.247      ; 0.635      ;
; 0.304  ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                  ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.643      ;
; 0.306  ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307  ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                      ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.433      ;
; 0.309  ; FULL_RESET                                              ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ; FULL_RESET   ; CLK         ; 0.000        ; 3.640      ; 4.093      ;
; 0.314  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|TR:TRMODULE|TR_temp[6]                                                                            ; CLK          ; CLK         ; 0.000        ; 1.434      ; 1.832      ;
+--------+---------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FULL_RESET'                                                                                                                                                                 ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.804 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.343      ; 4.059      ;
; -0.724 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.276      ; 4.072      ;
; -0.666 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.232      ; 4.086      ;
; -0.643 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.961      ; 3.838      ;
; -0.608 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.343      ; 4.735      ;
; -0.569 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.905      ; 3.856      ;
; -0.566 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.218      ; 4.172      ;
; -0.548 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.219      ; 4.191      ;
; -0.537 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.276      ; 4.739      ;
; -0.511 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.833      ; 3.842      ;
; -0.496 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.232      ; 4.736      ;
; -0.488 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.892      ; 3.924      ;
; -0.435 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.961      ; 4.526      ;
; -0.412 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.231      ; 4.339      ;
; -0.400 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.893      ; 4.013      ;
; -0.385 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.219      ; 4.834      ;
; -0.385 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.218      ; 4.833      ;
; -0.383 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.232      ; 4.369      ;
; -0.363 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.905      ; 4.542      ;
; -0.326 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.903      ; 4.097      ;
; -0.315 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 5.231      ; 4.436      ;
; -0.304 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.833      ; 4.529      ;
; -0.294 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.905      ; 4.131      ;
; -0.288 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; -0.500       ; 4.905      ; 4.137      ;
; -0.288 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.892      ; 4.604      ;
; -0.258 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.231      ; 4.973      ;
; -0.234 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.232      ; 4.998      ;
; -0.216 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.893      ; 4.677      ;
; -0.196 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.905      ; 4.709      ;
; -0.176 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 5.231      ; 5.055      ;
; -0.149 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.903      ; 4.754      ;
; -0.108 ; FULL_RESET                                              ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; FULL_RESET   ; FULL_RESET  ; 0.000        ; 4.905      ; 4.797      ;
; -0.055 ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.271      ; 2.756      ;
; -0.055 ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.204      ; 2.689      ;
; -0.010 ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.271      ; 2.801      ;
; 0.022  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.204      ; 2.766      ;
; 0.043  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.271      ; 2.854      ;
; 0.043  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.204      ; 2.787      ;
; 0.044  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.128      ; 2.712      ;
; 0.055  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.160      ; 2.755      ;
; 0.069  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 3.159      ; 2.768      ;
; 0.071  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.204      ; 2.815      ;
; 0.071  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.128      ; 2.739      ;
; 0.090  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.271      ; 2.901      ;
; 0.094  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.128      ; 2.762      ;
; 0.100  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.160      ; 2.800      ;
; 0.104  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.204      ; 2.848      ;
; 0.116  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.889      ; 2.545      ;
; 0.137  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.160      ; 2.837      ;
; 0.142  ; DATAPATH:DP|R:RMODULE|R_temp[1]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 1.806      ; 1.488      ;
; 0.145  ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 1.914      ; 1.599      ;
; 0.146  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 3.159      ; 2.845      ;
; 0.154  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.017      ; 2.711      ;
; 0.158  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.160      ; 2.858      ;
; 0.161  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.889      ; 2.590      ;
; 0.164  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.061      ; 2.765      ;
; 0.164  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 3.271      ; 2.975      ;
; 0.167  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 3.159      ; 2.866      ;
; 0.168  ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 1.869      ; 1.577      ;
; 0.176  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.061      ; 2.777      ;
; 0.178  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.761      ; 2.479      ;
; 0.181  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.017      ; 2.738      ;
; 0.186  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.160      ; 2.886      ;
; 0.190  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.833      ; 2.563      ;
; 0.191  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ; CLK          ; FULL_RESET  ; -0.500       ; 3.061      ; 2.792      ;
; 0.195  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 3.159      ; 2.894      ;
; 0.198  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 3.147      ; 2.885      ;
; 0.198  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.889      ; 2.627      ;
; 0.200  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 1.871      ; 1.611      ;
; 0.203  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 3.146      ; 2.889      ;
; 0.206  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.833      ; 2.579      ;
; 0.206  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ; CLK          ; FULL_RESET  ; -0.500       ; 3.017      ; 2.763      ;
; 0.208  ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 1.692      ; 1.440      ;
; 0.215  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.746      ; 2.501      ;
; 0.219  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.889      ; 2.648      ;
; 0.227  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ; CLK          ; FULL_RESET  ; -0.500       ; 1.678      ; 1.445      ;
; 0.228  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ; CLK          ; FULL_RESET  ; -0.500       ; 3.159      ; 2.927      ;
; 0.235  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.833      ; 2.608      ;
; 0.236  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 3.147      ; 2.923      ;
; 0.238  ; DATAPATH:DP|R:RMODULE|R_temp[7]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 1.656      ; 1.434      ;
; 0.239  ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ; CLK          ; FULL_RESET  ; -0.500       ; 1.981      ; 1.760      ;
; 0.242  ; DATAPATH:DP|R:RMODULE|R_temp[4]                         ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.545      ; 1.327      ;
; 0.242  ; DATAPATH:DP|IR:IRMODULE|IR[1]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 3.146      ; 2.928      ;
; 0.242  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.746      ; 2.528      ;
; 0.246  ; DATAPATH:DP|TR:TRMODULE|TR_temp[3]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ; CLK          ; FULL_RESET  ; -0.500       ; 1.693      ; 1.479      ;
; 0.247  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.889      ; 2.676      ;
; 0.255  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.761      ; 2.556      ;
; 0.262  ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 1.857      ; 1.659      ;
; 0.267  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.746      ; 2.553      ;
; 0.269  ; DATAPATH:DP|TR:TRMODULE|TR_temp[4]                      ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ; CLK          ; FULL_RESET  ; -0.500       ; 1.352      ; 1.161      ;
; 0.276  ; DATAPATH:DP|IR:IRMODULE|IR[0]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.761      ; 2.577      ;
; 0.283  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.833      ; 2.656      ;
; 0.288  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.833      ; 2.661      ;
; 0.289  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.690      ; 2.519      ;
; 0.290  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 3.146      ; 2.976      ;
; 0.296  ; DATAPATH:DP|IR:IRMODULE|IR[3]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 3.147      ; 2.983      ;
; 0.297  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ; CLK          ; FULL_RESET  ; -0.500       ; 3.004      ; 2.841      ;
; 0.300  ; DATAPATH:DP|IR:IRMODULE|IR[2]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ; CLK          ; FULL_RESET  ; -0.500       ; 2.820      ; 2.660      ;
; 0.301  ; DATAPATH:DP|IR:IRMODULE|IR[7]                           ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 3.146      ; 2.987      ;
; 0.302  ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2] ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ; CLK          ; FULL_RESET  ; -0.500       ; 3.003      ; 2.845      ;
+--------+---------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[1]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROL_STEP:CONTROLSTEP|counter_time:Ccounter|COUNT[2]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AC:ADMODULE|AC_temp[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[0]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[1]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[2]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[3]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[4]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[5]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[6]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|AR:ARMODULE|AR_OUT[7]~reg0                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|DR:DRMODULE|DR_temp[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|IR:IRMODULE|IR[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[15]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|PC:PCMODULE|PC_temp[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|R:RMODULE|R_temp[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|altsyncram:mem_rtl_0|altsyncram_i3g1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[31]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[32]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|RAM:MEMMODULE|mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DATAPATH:DP|TR:TRMODULE|TR_temp[2]                                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FULL_RESET'                                                                                               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FULL_RESET ; Rise       ; FULL_RESET                                                     ;
; -0.138 ; -0.138       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CONTROLSTEP|Odecoder|ISUB~0|combout                            ;
; -0.132 ; -0.132       ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; CONTROLSTEP|Odecoder|ISUB~0|datad                              ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|combout                                             ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~0|datad                                               ;
; -0.107 ; -0.107       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|datab                                               ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|datab                                          ;
; -0.096 ; -0.096       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1|combout                                             ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2|combout                                        ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|dataa                                               ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0|combout                                             ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|inclk[0]                                     ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS2~1clkctrl|outclk                                       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|inclk[0]                                ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|SOFT_RESET~2clkctrl|outclk                                  ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[6]   ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[7]   ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[0]|datad                           ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[0]|datad                                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[5]|datad                                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[1]   ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[6]|datac                           ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[2]|datad                                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[0]   ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[3]   ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[7]|datac                           ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[1]|datad                                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[3]|datad                                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[6]|datad                                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[7]|datad                                 ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|MEMMODULE|data_out[4]|datad                                 ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[0]                          ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[5]                          ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[3]|datac                           ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[2]                          ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[1]|datac                           ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[2]|datac                           ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[4]|datac                           ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|inclk[0]                                     ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|outclk                                       ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ;
; 0.077  ; 0.077        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[6]|datad                           ;
; 0.077  ; 0.077        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[7]|datad                           ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[0]|datac                           ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[2]|datad                           ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[3]|datad                           ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[4]|datad                           ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[5]|datad                           ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[1]|dataa                           ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Rise       ; FULL_RESET~input|i                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; FULL_RESET ; Rise       ; FULL_RESET~input|o                                             ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[1] ;
; 0.906  ; 0.906        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[1]|dataa                           ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[2] ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[3] ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[4] ;
; 0.912  ; 0.912        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[5] ;
; 0.917  ; 0.917        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[6] ;
; 0.917  ; 0.917        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[7] ;
; 0.917  ; 0.917        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[5]|datad                           ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[2]|datad                           ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[3]|datad                           ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[4]|datad                           ;
; 0.920  ; 0.920        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[0]|datac                           ;
; 0.922  ; 0.922        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[6]|datad                           ;
; 0.922  ; 0.922        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX3|OUT[7]|datad                           ;
; 0.926  ; 0.926        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTHIRD_ALUS56:MUX3|OUT[0] ;
; 0.951  ; 0.951        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|inclk[0]                                     ;
; 0.951  ; 0.951        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; CU|ALUS5~0clkctrl|outclk                                       ;
; 0.953  ; 0.953        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[5]   ;
; 0.959  ; 0.959        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[5]|dataa                           ;
; 0.967  ; 0.967        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[1]|datac                           ;
; 0.967  ; 0.967        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[2]|datac                           ;
; 0.967  ; 0.967        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[4]|datac                           ;
; 0.968  ; 0.968        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DP|ADMODULE|ALUMOD|MUX2|OUT[3]|datac                           ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[1]                          ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[3]                          ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[4]                          ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[6]                          ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|RAM:MEMMODULE|data_out[7]                          ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[2]   ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; FULL_RESET ; Fall       ; DATAPATH:DP|AC:ADMODULE|ALU:ALUMOD|muxTWO_ALUS23:MUX2|OUT[4]   ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; FULL_RESET ; CLK        ; 3.235 ; 3.738 ; Rise       ; CLK             ;
; START      ; CLK        ; 1.329 ; 2.149 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 1.896 ; 2.352 ; Fall       ; FULL_RESET      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; FULL_RESET ; CLK        ; 1.014  ; 0.375  ; Rise       ; CLK             ;
; START      ; CLK        ; -0.894 ; -1.657 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 1.284  ; 0.608  ; Fall       ; FULL_RESET      ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 7.412 ; 7.757 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 7.412 ; 7.757 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 6.464 ; 6.609 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 5.945 ; 6.030 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 6.072 ; 6.173 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 5.634 ; 5.699 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 6.516 ; 6.684 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 5.540 ; 5.598 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 5.869 ; 5.968 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 6.755 ; 6.931 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 5.790 ; 5.870 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 6.128 ; 6.239 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 5.895 ; 6.002 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 6.435 ; 6.581 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 6.025 ; 6.128 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 6.196 ; 6.328 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 5.671 ; 5.739 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 5.888 ; 5.979 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 5.794 ; 5.902 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 6.698 ; 6.840 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 5.999 ; 6.118 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 5.837 ; 5.932 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 5.855 ; 5.949 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 5.933 ; 6.058 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 6.034 ; 6.146 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 6.755 ; 6.931 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 5.340 ; 5.396 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 7.137 ; 7.468 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 6.226 ; 6.365 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 5.730 ; 5.812 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 5.852 ; 5.949 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 5.430 ; 5.493 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 6.278 ; 6.440 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 5.340 ; 5.396 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 5.658 ; 5.753 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 5.466 ; 5.531 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 5.581 ; 5.658 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 5.903 ; 6.009 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 5.678 ; 5.781 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 6.198 ; 6.338 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 5.804 ; 5.903 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 5.968 ; 6.094 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 5.466 ; 5.531 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 5.673 ; 5.761 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 5.580 ; 5.685 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 6.486 ; 6.625 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 5.778 ; 5.892 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 5.623 ; 5.714 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 5.641 ; 5.732 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 5.715 ; 5.835 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 5.813 ; 5.920 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 6.541 ; 6.712 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -9.436   ; -1.984  ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.436   ; -1.984  ; N/A      ; N/A     ; -3.000              ;
;  FULL_RESET      ; -7.153   ; -1.291  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -811.573 ; -39.718 ; 0.0      ; 0.0     ; -159.293            ;
;  CLK             ; -671.498 ; -29.046 ; N/A      ; N/A     ; -155.242            ;
;  FULL_RESET      ; -140.075 ; -10.672 ; N/A      ; N/A     ; -4.051              ;
+------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; FULL_RESET ; CLK        ; 6.486 ; 6.726 ; Rise       ; CLK             ;
; START      ; CLK        ; 2.344 ; 2.951 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 5.025 ; 5.221 ; Fall       ; FULL_RESET      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; FULL_RESET ; CLK        ; 1.944  ; 1.688  ; Rise       ; CLK             ;
; START      ; CLK        ; -0.894 ; -1.476 ; Rise       ; CLK             ;
; FULL_RESET ; FULL_RESET ; 1.550  ; 1.291  ; Fall       ; FULL_RESET      ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 14.544 ; 14.618 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 14.544 ; 14.618 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 12.739 ; 12.596 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 11.585 ; 11.509 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 11.850 ; 11.754 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 10.979 ; 10.945 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 12.803 ; 12.677 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 10.767 ; 10.754 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 11.440 ; 11.397 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 12.759 ; 12.881 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 11.290 ; 11.239 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 12.047 ; 11.928 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 11.495 ; 11.494 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 12.690 ; 12.568 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 11.840 ; 11.740 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 12.192 ; 12.085 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 11.063 ; 11.026 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 11.554 ; 11.474 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 11.346 ; 11.354 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 12.649 ; 12.700 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 11.769 ; 11.714 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 11.449 ; 11.388 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 11.482 ; 11.409 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 11.643 ; 11.622 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 11.821 ; 11.760 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 12.759 ; 12.881 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; AC_TOCPU[*]   ; CLK        ; 5.340 ; 5.396 ; Rise       ; CLK             ;
;  AC_TOCPU[0]  ; CLK        ; 7.137 ; 7.468 ; Rise       ; CLK             ;
;  AC_TOCPU[1]  ; CLK        ; 6.226 ; 6.365 ; Rise       ; CLK             ;
;  AC_TOCPU[2]  ; CLK        ; 5.730 ; 5.812 ; Rise       ; CLK             ;
;  AC_TOCPU[3]  ; CLK        ; 5.852 ; 5.949 ; Rise       ; CLK             ;
;  AC_TOCPU[4]  ; CLK        ; 5.430 ; 5.493 ; Rise       ; CLK             ;
;  AC_TOCPU[5]  ; CLK        ; 6.278 ; 6.440 ; Rise       ; CLK             ;
;  AC_TOCPU[6]  ; CLK        ; 5.340 ; 5.396 ; Rise       ; CLK             ;
;  AC_TOCPU[7]  ; CLK        ; 5.658 ; 5.753 ; Rise       ; CLK             ;
; PC_TOCPU[*]   ; CLK        ; 5.466 ; 5.531 ; Rise       ; CLK             ;
;  PC_TOCPU[0]  ; CLK        ; 5.581 ; 5.658 ; Rise       ; CLK             ;
;  PC_TOCPU[1]  ; CLK        ; 5.903 ; 6.009 ; Rise       ; CLK             ;
;  PC_TOCPU[2]  ; CLK        ; 5.678 ; 5.781 ; Rise       ; CLK             ;
;  PC_TOCPU[3]  ; CLK        ; 6.198 ; 6.338 ; Rise       ; CLK             ;
;  PC_TOCPU[4]  ; CLK        ; 5.804 ; 5.903 ; Rise       ; CLK             ;
;  PC_TOCPU[5]  ; CLK        ; 5.968 ; 6.094 ; Rise       ; CLK             ;
;  PC_TOCPU[6]  ; CLK        ; 5.466 ; 5.531 ; Rise       ; CLK             ;
;  PC_TOCPU[7]  ; CLK        ; 5.673 ; 5.761 ; Rise       ; CLK             ;
;  PC_TOCPU[8]  ; CLK        ; 5.580 ; 5.685 ; Rise       ; CLK             ;
;  PC_TOCPU[9]  ; CLK        ; 6.486 ; 6.625 ; Rise       ; CLK             ;
;  PC_TOCPU[10] ; CLK        ; 5.778 ; 5.892 ; Rise       ; CLK             ;
;  PC_TOCPU[11] ; CLK        ; 5.623 ; 5.714 ; Rise       ; CLK             ;
;  PC_TOCPU[12] ; CLK        ; 5.641 ; 5.732 ; Rise       ; CLK             ;
;  PC_TOCPU[13] ; CLK        ; 5.715 ; 5.835 ; Rise       ; CLK             ;
;  PC_TOCPU[14] ; CLK        ; 5.813 ; 5.920 ; Rise       ; CLK             ;
;  PC_TOCPU[15] ; CLK        ; 6.541 ; 6.712 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AC_TOCPU[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_TOCPU[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_TOCPU[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FULL_RESET              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PC_TOCPU[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PC_TOCPU[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PC_TOCPU[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 444469   ; 0        ; 0        ; 0        ;
; FULL_RESET ; CLK        ; 37813    ; 54553    ; 0        ; 0        ;
; CLK        ; FULL_RESET ; 0        ; 0        ; 57488    ; 0        ;
; FULL_RESET ; FULL_RESET ; 0        ; 0        ; 4888     ; 7016     ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 444469   ; 0        ; 0        ; 0        ;
; FULL_RESET ; CLK        ; 37813    ; 54553    ; 0        ; 0        ;
; CLK        ; FULL_RESET ; 0        ; 0        ; 57488    ; 0        ;
; FULL_RESET ; FULL_RESET ; 0        ; 0        ; 4888     ; 7016     ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Mon Dec 07 16:58:22 2015
Info: Command: quartus_sta FINAL -c FINAL
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name FULL_RESET FULL_RESET
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.436            -671.498 CLK 
    Info (332119):    -7.153            -140.075 FULL_RESET 
Info (332146): Worst-case hold slack is -1.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.984             -29.046 CLK 
    Info (332119):    -1.291             -10.672 FULL_RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.272 CLK 
    Info (332119):    -3.000              -3.000 FULL_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.426            -601.051 CLK 
    Info (332119):    -6.557            -128.185 FULL_RESET 
Info (332146): Worst-case hold slack is -1.760
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.760             -25.138 CLK 
    Info (332119):    -1.167              -9.332 FULL_RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.096 CLK 
    Info (332119):    -3.000              -3.000 FULL_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.977
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.977            -344.568 CLK 
    Info (332119):    -2.942             -53.347 FULL_RESET 
Info (332146): Worst-case hold slack is -1.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.054             -16.088 CLK 
    Info (332119):    -0.804              -7.937 FULL_RESET 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.242 CLK 
    Info (332119):    -3.000              -4.051 FULL_RESET 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 770 megabytes
    Info: Processing ended: Mon Dec 07 16:58:42 2015
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:04


