<block name="b1.net" instance="FPGA_packed_netlist[0]" architecture_id="TODO" atom_netlist_id="TODO"><inputs>pclk</inputs><outputs /><clocks>pclk</clocks><block name="TODO" instance="clb[0]" mode="default"><inputs><port name="I">_x0 _x1 _x2 _x3</port></inputs><outputs><port name="O">open open</port></outputs><clocks><port name="clk">pclk</port></clocks><block name="TODO" instance="ble[0]" mode="default"><inputs><port name="in">clb.I[0]-&amp;gt;crossbar clb.I[2]-&amp;gt;crossbar clb.I[3]-&amp;gt;crossbar open</port></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="lut_4[0]" instance="lut_4[0]" mode="lut_4"><inputs><port name="in">ble.in[0]-&amp;gt;direct1 ble.in[1]-&amp;gt;direct1 ble.in[2]-&amp;gt;direct1 open</port></inputs><outputs><port name="out">lut[0].out[0]-&amp;gt;direct:lut_4</port></outputs><clocks /><block name="TODO" instance="lut[0]"><attributes /><parameters /><inputs><port name="in">lut_4.in[0]-&amp;gt;lut_4 lut_4.in[1]-&amp;gt;lut_4 lut_4.in[2]-&amp;gt;lut_4 open</port><port_rotation_map name="in">2 1 0 open</port_rotation_map></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="TODO" instance="ff[0]"><attributes /><parameters /><inputs><port name="D">lut_4[0].out[0]-&amp;gt;direct2</port></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="TODO" instance="ble[1]" mode="default"><inputs><port name="in">clb.I[1]-&amp;gt;crossbar clb.I[2]-&amp;gt;crossbar clb.I[3]-&amp;gt;crossbar open</port></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="lut_4[0]" instance="lut_4[0]" mode="lut_4"><inputs><port name="in">ble.in[0]-&amp;gt;direct1 ble.in[1]-&amp;gt;direct1 ble.in[2]-&amp;gt;direct1 open</port></inputs><outputs><port name="out">lut[0].out[0]-&amp;gt;direct:lut_4</port></outputs><clocks /><block name="TODO" instance="lut[0]"><attributes /><parameters /><inputs><port name="in">lut_4.in[0]-&amp;gt;lut_4 lut_4.in[1]-&amp;gt;lut_4 lut_4.in[2]-&amp;gt;lut_4 open</port><port_rotation_map name="in">2 1 0 open</port_rotation_map></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="TODO" instance="ff[0]"><attributes /><parameters /><inputs><port name="D">lut_4[0].out[0]-&amp;gt;direct2</port></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block></block><block name="TODO" instance="clb[1]" mode="default"><inputs><port name="I">_x0 _x1 _x2 _x3</port></inputs><outputs><port name="O">open open</port></outputs><clocks><port name="clk">pclk</port></clocks><block name="TODO" instance="ble[0]" mode="default"><inputs><port name="in">clb.I[0]-&amp;gt;crossbar clb.I[1]-&amp;gt;crossbar clb.I[3]-&amp;gt;crossbar open</port></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="lut_4[0]" instance="lut_4[0]" mode="lut_4"><inputs><port name="in">ble.in[0]-&amp;gt;direct1 ble.in[1]-&amp;gt;direct1 ble.in[2]-&amp;gt;direct1 open</port></inputs><outputs><port name="out">lut[0].out[0]-&amp;gt;direct:lut_4</port></outputs><clocks /><block name="TODO" instance="lut[0]"><attributes /><parameters /><inputs><port name="in">lut_4.in[0]-&amp;gt;lut_4 lut_4.in[1]-&amp;gt;lut_4 lut_4.in[2]-&amp;gt;lut_4 open</port><port_rotation_map name="in">2 1 0 open</port_rotation_map></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="TODO" instance="ff[0]"><attributes /><parameters /><inputs><port name="D">lut_4[0].out[0]-&amp;gt;direct2</port></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block><block name="TODO" instance="ble[1]" mode="default"><inputs><port name="in">clb.I[0]-&amp;gt;crossbar clb.I[1]-&amp;gt;crossbar clb.I[2]-&amp;gt;crossbar open</port></inputs><outputs><port name="out">ff[0].Q[0]-&amp;gt;direct4</port></outputs><clocks><port name="clk">clb.clk[0]-&amp;gt;clks</port></clocks><block name="lut_4[0]" instance="lut_4[0]" mode="lut_4"><inputs><port name="in">ble.in[0]-&amp;gt;direct1 ble.in[1]-&amp;gt;direct1 ble.in[2]-&amp;gt;direct1 open</port></inputs><outputs><port name="out">lut[0].out[0]-&amp;gt;direct:lut_4</port></outputs><clocks /><block name="TODO" instance="lut[0]"><attributes /><parameters /><inputs><port name="in">lut_4.in[0]-&amp;gt;lut_4 lut_4.in[1]-&amp;gt;lut_4 lut_4.in[2]-&amp;gt;lut_4 open</port><port_rotation_map name="in">2 1 0 open</port_rotation_map></inputs><outputs><port name="out" /></outputs><clocks /></block></block><block name="TODO" instance="ff[0]"><attributes /><parameters /><inputs><port name="D">lut_4[0].out[0]-&amp;gt;direct2</port></inputs><outputs><port name="Q" /></outputs><clocks><port name="clk">ble.clk[0]-&amp;gt;direct3</port></clocks></block></block></block></block>