--***********************************************************--
--        	PONTIFICIA UNIVERSIDAD JAVERIANA	             	 --
--        		ORGANIZACIÓN DE COMPUTADORES 	                --
--                   													 --
-- Nombres: Santiago Burgos, Camila Moya, Dayanna Méndez     --
-- Título: Segundo Parcial: Comparador						       --
-- Fecha: 03/11/2020                 								 --
--                                                           --
--***********************************************************--

library IEEE;
use IEEE.std_logic_1164.all;
--******--
--Definicion Entradas y Salidas
entity Alu_Comparador is 
port(		
		OP							: in std_logic_vector(3 downto 0);
		Salida					: in std_logic_vector(15 downto 0);
		Carry_out				: in std_logic_vector(15 downto 0);
		Negativo					: out std_logic;
		Zero						: out std_logic
);
end entity Alu_Comparador; 

architecture Alu_ComparadorArch of Alu_Comparador is

signal Negativo_signal : std_logic;
signal Zero_signal : std_logic;

Begin

Zero_signal<=(not(Salida(0) or Salida(1) or Salida(2) or Salida(3) or Salida(4) or Salida(5) or Salida(6) or Salida(7) or Salida(8) or Salida(9) or Salida(10) or Salida(11) or Salida(12) or Salida(13) or Salida(14) or Salida(15)));

Negativo_signal<=not((not(Zero_signal) and not(Salida(15)))) and (Salida(15));

Zero<=Zero_signal;

--Si el número B es menor que A la señal Negativo será 1 siempre que el OPCODE sea de comparación
Negativo<=(Negativo_signal and (not (OP(0)) and not(OP(3)) and OP(2) and OP(1)));

end Alu_ComparadorArch;