# verilog-HDB3_encoding_and_decoding 
####################################################################
#属性：
#1、启动使能端开始认为数据输入
#2、编码块中，在输出的是数据时，输出指示端为高电平，其他时间为低电平
#3、编码块中，输入输出延时大约为5到6个时钟周期
#4、编码块中，输入的数据周期横跨一个上升沿
#5、编码块中，输出数据横跨一个下降沿
#6、解码块中，使能端和编码块的指示相连
#7、解码块中，在输出的是数据时，输出指示端为高电平，其他时间为低电平
#8、解码快中，延时一个时钟周期

#方法：
#编码块中：
#1、original_data：原始数据输入
#2、clk：时钟，因为一个时钟周期读一个bit，频率和输入数据频率相同即可
#3、rst：低电平复位
#4、en：高电平使能
#5、encoding_data：编码后数据
#6、encoding_data_instruction：编码指示
#解码块中：
#1、encoding_data：连接前一级输出
#2、encoding_instruction：连接前一级encoding_instruction
#3、rst：低电平复位
#4、clk：频率同上
#5、decoding_data：解码后的数据
#6、decoding_error：如果读入数据有错误，输出那个bit的值时，这里是高电平
#7、decoding_instruction：高电平代表输出数据是解码数据
####################################################################
