---
title: "RISC, CISC란? (CPU 설계 시 아키텍처)"
date: 2022-03-06 09:00
---

## Reduced Instruction Set Computer

- 단순한 CPU 명령어 조합으로 하드웨어 구조를 간단하게 만드는 방식
- 실제로 자주 쓰이는 명령어 (프로그램 실행시간을 주로 차지하는 명령어) 만 포함하도록 설계

|   | RISC | CISC      |
|---|------|-----------|
| 의미   |   Reduced (단순)   | Complicated (복잡) |
| 명령어의 길이 |   고정 길이   |     변동 길이 (언제가 명령어의 끝인지 알기 어려움)      |
| 명령어 해석에 걸리는 시간 |   짧게 걸림   |     오래 걸림      |
| 레지스터 개수 |   많음. 레지스터를 많이 사용해서 메모리 접근을 줄임   |        적음   |
| 명령어 구조 |    누산기 구조 폐지. 소스 레지스터 2개(a,b)랑 타겟 레지스터(c) 1개를 두어 c=a+b 가능해짐  |       누산기 구조 (a+b를 할 경우 c에 그 값을 저장하지 않고 b에 덮어씌움으로써 b의 예전 값을 잃어버림)    |
| 특징 |   적재-저장 구조 (load-store architecture)   |        적음   |
| 호환성 |   나쁨   |        좋음   |
| 단점 |   코드를 나누며 단순화 & 고정길이 명령어를 사용해서 코드 용량은 늘어남 / 메모리 사용할때 비효율적일 수 있음   |      상대적으로 많은 전력소모   |

## 적재 - 저장 구조

load: `메모리 -> 레지스터`  
store: `레지스터 -> 메모리`

- 모든 데이터 처리는 레지스터에서 이뤄짐