DDPLL RISC-V Vector (RVV) Implementation
Este reposit√≥rio cont√©m uma implementa√ß√£o de alto desempenho de um Decision-Directed Phase-Locked Loop (DDPLL) para recupera√ß√£o de fase em sistemas de comunica√ß√£o (QPSK), escrita inteiramente em Assembly RISC-V utilizando a extens√£o vetorial RVV 1.0.

O projeto demonstra o uso de processamento paralelo (SIMD) para algoritmos de DSP, integrando c√≥digo C (Testbench) com rotinas otimizadas em Assembly.

üìã Funcionalidades
Arquitetura: RISC-V 64-bit (RV64GCV).

Modula√ß√£o: QPSK (Quadrature Phase Shift Keying).

Algoritmo: DDPLL (Decision-Directed PLL) com suporte a s√≠mbolos piloto.

Otimiza√ß√µes:

Uso intensivo de instru√ß√µes vetoriais (vle32, vfmul, vfadd, etc.).

Aproxima√ß√£o de fun√ß√µes trigonom√©tricas (Seno/Cosseno) via S√©rie de Taylor para evitar chamadas de biblioteca lenta.

Aloca√ß√£o din√¢mica de mem√≥ria na Stack para o filtro de loop.

Conformidade estrita com a ABI do RISC-V (preserva√ß√£o de registradores callee-saved).

üìÇ Estrutura do Projeto
ddpll_rvv.s: O core do algoritmo em Assembly RISC-V. Cont√©m a l√≥gica de rota√ß√£o, decis√£o, c√°lculo de erro e filtro de loop.

main.c: O testbench em C. Gera sinais de teste com erro de fase sint√©tico, chama a fun√ß√£o assembly e valida os resultados.

üõ†Ô∏è Pr√©-requisitos
Para compilar e executar este projeto, voc√™ precisar√° de:

Toolchain GCC RISC-V com suporte a vetores (ex: riscv64-unknown-elf-gcc).

Emulador QEMU (User Mode) para executar bin√°rios RISC-V em x86/x64 (ex: qemu-riscv64).

üöÄ Compila√ß√£o e Execu√ß√£o
Utilize os comandos abaixo para compilar o c√≥digo. Certifique-se de habilitar a extens√£o vetorial (v) na flag de arquitetura.