//Verilog Study
//组合逻辑+触发器 = 时序逻辑