# Sim-AC-Verilog

## Descripción

Una CPU basada en acumulador de 8 bits diseñada para hacer lo mínimo y nada más. Este proyecto incluye varios módulos Verilog que simulan diferentes componentes de una CPU, como la ALU, la unidad de control, registros, y memoria.

## Estructura del Proyecto

Descripción de la estructura de directorios y archivos principales:

- `src/`: Contiene los archivos fuente Verilog para los componentes de la CPU.
- `test/`: Incluye bancos de pruebas para cada componente.
- `examples/`: Memorias de ejemplo para cargar en la ROM y la RAM.
- `bin/`: Directorio para los archivos generados durante la simulación.

## Cómo Usar

Instrucciones sobre cómo compilar y simular los componentes, por ejemplo:

```sh
make target MOD=cpu EJ=ej_1

```

## Cómo Contribuir
Instrucciones para contribuir al proyecto, incluyendo estándares de codificación, cómo enviar pull requests, y el proceso de revisión.

## Licencia
Detalles sobre la licencia del proyecto, por ejemplo, GNU GPL v3.0. Ver LICENSE para más detalles.