---
title: 第二章 80X86微处理器
date: 2021-05-16 15:30:00
permalink: /SMC&P/note/2
author: 
    name: eric
    href: https://wfmiss.cn
---
# 第二章 80X86微处理器
```txt
二、80X86微处理器
（一）知识范围
8086/8088CPU的内部结构和外部引线； 
8086/8088CPU的工作方式；
8086/8088CPU系统总线的形成；
8086/8088的存储器结构；
总线操作及时序。
（二）考核要求
1.	掌握8086/8088CPU的功能构成及流水线技术，理解流水线管理规则。
2.	掌握 8086/8088CPU寄存器的组成及其应用。
3.	理解8086/8088CPU的内存分配，掌握实地址模式下的存储器地址变换方法。
4.	掌握8086/8088CPU的引脚构成，理解其引脚复用的特性。
```
## 1. 16位微处理器概述

8086和8088 CPU的内部基本相同，但它们的外部性能是有区别的。

8086 是16位数据总线，而8088是8位数据总线，在处理一个16位数据字时，8088需要两步操作而8086只需要一步。

8086和8088 CPU的内部都采用16位字进行操作及存储器寻址，两者的软件完全兼容，程序的执行也完全相同。

然而，由于8088要比8086有较多的**外部存取操作**。所以，对相同的程序，它将执行得较慢。这两种微处理器都封装在相同的40脚双列直插组件(DIP)中。

## 2. 8086/8088微型处理器结构（CPU）

### 2.1 8086 CPU内部结构

8086 CPU从功能上可分两部分，即**总线接口部件（BIU）和指令执行部件（EU）**。8086的内部结构如图。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210526181730.png)

指令执行部件（EU）主要由算数运逻辑运算单元（ALU）、标志寄存器（FR）、通用寄存器组和EU控制电路4个部件组成，其主要功能就是负责指令执行。将指令译码并利用内部的寄存器和ALU对数据进行所需处理。

总线接口部件（BIU）主要由地址加法器、专用寄存器组、指令队列和总线控制电路4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并存取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数来参加EU运算或存放运算结果等。

 <iframe :src="$withBase('/markmap/01.html')" width="100%" height="400" frameborder="0" scrolling="No" leftmargin="0" topmargin="0"></iframe>

###  2.2指令执行部件（EU）

**指令执行部件由下列部分组成：**

- 寄存器：
  - 4个16位通用寄存器，这些寄存器除了具有保存数据和地址作用外，各寄存器还有其特殊用途。
    - AX（累加器）：一般用来存放参加运算的数据和结果，在乘，除法运算、I/O操作、BCD数运算中有不可替代的作用。
    - BX（基址寄存器）：除可作为数据寄存器外，还可存放内存的逻辑偏移地址，而AX，CX，DX不能。
    - CX（奇数寄存器）：既可以作为数据寄存器，又可串指令和位移指令中作为计数用。
    - DX（数据寄存器）：除可作为通用数据寄存器外，还在乘、除法运算、带符号数的扩张指令中有特殊用途。
    - 通用寄存器既可以用来存放16位的数据或地址，也可把它们作为8位寄存器来使用，即把每个16位的通用寄存器分成高8位和低8位。低8位被命名为AL、BL、CL和DL、，高八位被命名为AH、BH、CH和DH。这些寄存器一般存放8位数据。
  - 4个16位专用寄存器，主要用来存放存储器或I/O端口的地址。
    - SI（源变址寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在数据段寄存器中），也可以存放数据。
    - DI（目标变址寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在数据段寄存器中），也可以存放数据。
    - BP（基址指针寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在堆栈段寄存器中），也可以存放数据。
    - SP（堆栈指针寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在堆栈段寄存器中），也可以存放数据。
- 标志寄存器（FR）
- 算数逻辑部件（ALU）
- 内部控制逻辑

*******************

**8086/8088 的EU有以下特点：**

**8个16位通用寄存器：**

- 数据寄存器（AX、BX、CX、DX）
  - 可用来存放16位的数据地址，又可分为8个8位寄存器(只能存放数据而不能存放地址)，即：

```txt
寄存器特有的习惯用法：
AX ——> AH,AL	AX:所有I/O指令都通过AX或AL与接口传输信息，中间运算结果也多放于AX中。
BX ——> BH,BL 	BX:在间接寻址中用于存放基地址。
CX ——> CH,CL 	CX:可以用作数据寄存器，在字符串操作、循环操作和位移操作时用作计数器，存放计数值。
DX ——> DH,DL 	DX:在间接寻址的I/O指令中存放I/O端地址；在32位乘除法运算时，存放高16位数。
```

****

**指针和变址寄存器（SP、BP、SI、DI）：**

4个16位寄存器，主要用来存放操作数的偏移地址（即操作数的段内地址）。

- SP（堆栈指针寄存器）：在堆栈操作中存放栈顶的偏移地址。（不能寻址，路标）
- BP（基址指针寄存器）：常用于在访问内存时存放内存单元的偏移地址，还用作堆栈区的基地址寄存器。（可以寻址）

```txt
注意BX与BP在应用上的区别：

  - 作为通用寄存器（16位寄存器），二者均可用于存放数据
  - 作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段
```

- SI（源变址寄存器）：主要用于存放地址，在字符串操作中存放源操作数的偏移地址。

- DI（目的变址寄存器）：主要用于存放地址，在字符串操作中存放目的操作数的偏移地址。

```txt
变址寄存器常用于指令的间接寻址或变址寻址。
在串操作中变址寄存器内存放的地址在数据传送完成后，具有自动修改的功能。
例如:传送1字节数据之后地址自动加1，为下次传送做好准备，变址寄存器因此得名。
```

*****

**算数逻辑单元（ALU）及标志寄存器（FR）**

- 算数逻辑运算单元ALU：
  - 可完成16位或8位的算数逻辑运算，运算结果通过内部总线送到通用寄存器，或者送往BIU的内部寄存器中，等待写入存储器。ALU运算后的结果特征（有无进位，溢出等）置入标志寄存器FLAGS中保存。
- 标志寄存器FLAGS：（FLAGS=FR=PSW）
  - 16位寄存器，用来存放运算结果的特征和控制标志。

<img src="https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210526231231.png" style="zoom:150%;" />

根据功能，8086的标志可以分为两类：

- 状态标志：6个，用来表示运算结果的特征。包括CF、PF、AF、ZF、SF和OF
- 控制标志：3个，用来控制CPU的操作。包括IF、DF和TF。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210528001205.jpg)

![表4-1 8086/8088 标志位表](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210526232227.png)

*****

**内部控制逻辑电路**

主要功能：从指令队列缓冲器中取出指令，对指令进行译码。并产生各种控制信号，控制各种部件的协同工作以完成指令的过程。

### 2.3总线接口部件（BIU）

**功能：**

- 形成访问存储器的物理地址（实际地址）；
- 访问存储器取得指令并暂存到指令队列中等待执行；
- 访问存储器或I/O端口以读取操作参数与EU运算，或存放运算结果等。
- 逻辑地址形式——`段地址:偏移地址(有效地址)`

**总线接口部件由下列各部分组成：**

- 4个段地址寄存器，即:

```txt
CS —— 16位代码段寄存器;
DS —— 16位数据段寄存器;
ES —— 16位附加段寄存器;
SS —— 16位堆栈段寄存器。
```

- 16位指令指针寄存器 IP。
- 20位地址加法器。
- 6字节的队列指令。
- 总线控制逻辑

**8086/8088的 BIU有如下特点：**

* 8086 的指令队列为6个字节，8088的指令队列为4个字节。不管是8086还是8088，都会在执行指令的同时，从内存中取下一条指令或下几条指令，取来的指令就放在指令列中。这样，一般情况下，CPU执行完一条指令就可以立即执行下一条指令，而不需要像以往的计算机那样，让CPU轮番进行取指令和执行指令的操作，从而提高了CPU的效率。
* 20位地址加法器专门用来完成由逻辑地址变换成物理地址的功能，实际上是进行一次地址加法，将两个16位的逻辑地址变换为20位的物理地址从而使可寻址的存储空间达到1 MB。
* 物理地址转换方法：

```txt
物理地址（20）=段地址（高16位）+偏移地址(有效地址，低16位)
例如：
段地址为：	0001 0010 0011 0100
偏移地址为:	0000 1010 1111 1011
物理地址计算：
	0001 0010 0011 0100 0000（后补四个0）
+	     0000 1010 1111 1011
-----------------------------
    0001 0010 1110 0011 1011
物理地址：0001 0010 1110 0011 1011（20位）
```

只有寻址的时候用的是物理地址，在内部交换数据时用的是**逻辑地址形式**——`段地址:偏移地址(有效地址)`

***************

**段基址：**表示一个段的起始地址的高16位。

**段首地址** = 段基址 `* `16

**偏移地址：**表示段内的一个单元距离段开始位置的距离，因此，偏移地址也称为段内地址。

例如：

```txt
2345H:1100H
段基址为（段的起始地址）：2345H
段内偏移地址为：1100H的存储单元地址。
```

******

**地址加法器**

功能：完成逻辑地址向物理地址的变换。

物理地址：访问存储器的实际地址，用20位2进制表示。

方法：物理地址=段基址`*`16(即左移4位)+偏移地址

******

**指令指针寄存器IP——16位**

功能：用来存放将要执行的下一条指令在代码中的偏移地址。在程序运行过程中，BIU自动修改IP中的内容，使它始终指向将要执行的下一条命令。

注意：程序不能直接访问IP，但是可以通过某些指令修改IP的内容。例如，执行转移指令时，会将转移的目标地址送入IP中，以实现程序转移。

******

**指令队列缓冲器——6字节**

BIU从存储器中读出指令送入6字节（8086是6字节、8088是4字节）的指令队列。一旦指令队列中空出2个字节，BIU将自动进行读取指令的操作以填满指令队列。只要收到EU送来的操作数地址，BIU将立即形成这个操作数的物理地址，完成读/写操作。遇到转移类指令，BIU将指令对列中剩余的指令作废，重新从存储器新的地址单元中取指令并送指令队列。一般情况下应保证指令队列中填满指令，使得EU可以不断地得到等待执行指令。

********

**总线控制逻辑**

是将CPU的内部总线与CPU引脚所连接的外部总线相连，是CPU与外部交换信息（数据、地址、状态、控制信息）的必经之路，包括16条数据线、20条地址线和若干条控制信号线。

****************

**总线接口部件和执行部件并不是同步工作的，它们是按以下流水线技术原则管理：**

* 每当8086 的指令队列中有两个空字节，或者8088的指令队列中有一个空字节时，总线接口部件就会自动把指令取到指令队列中。

* 每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者输入/输出设备，那么，执行部件就会请求总线接口部件，进人总线周期，完成访问内存或者输人/输出端口的操作；如果此时总线接口部件正好处于空闲状态，那么，会立即响应执行部件的总线请求。但有时会遇到这样的情况，执行部件请求总线接口部件访问总线时，总线接口部件正在将某个指令字节取到指令队列中，此时总线接口部件将首先完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线的请求。

* 当指令队列已满，而且执行部件又没有总线访问时，总线接口部件便进人空闲状态。

* 在执行转移指令、调用指令和返回指令时，下面要执行的指令就不是在程序中紧接着的那条指令了，而总线接口部件往指令队列装入指令时，总是按顺序进行的，这样，指令队列中已经装入的字节就没有用了。遇到这种情况，指令队列中的原有内容被自动消除，总线接口部件会接着往指令队列中装人另一个程序段中的指令。

### 2.4 8086 CPU的寄存器结构

**一、通用寄存器**

微处理器的结构中存在着许多寄存器，其作用是让程序暂存数据和地址。8086 CPU指令执行部件EU中有8个16位通用寄存器，它们分成两组。

一组由AX、BX、CX和DX构成，称为通用数据寄存器。这些通用数据寄存器除了具有保存数据和地址作用外，各寄存器还有其特殊的用途。

- AX (Accumulator Register，累加器): 一般用来存放参加运算的数据和结果，在乘、除法运 算、I/O 操作、BCD数运算中有不可替代的作用。

- BX (Base Register，基址寄存器)：除可作为数据寄存器外，还可存放内存的逻辑偏移地址，而AX、CX、DX则不能。

- CX (Counter Register ，数据寄存器)：既可作为数据寄存器，又可在串指令和移位指令中作为计数用。

- DX (Data Register ，数据寄存器)：除可作为通用数据寄有器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途。

通用寄在器既可用来存放16位的数据或地址，也可把它们作为8位寄存器来使用，即把每个16位的通用寄存器分成高8位和低8位。低8位被命名为AL、BL、CL和DL，高8位被命名为 AH、BH、CH和DH。这些寄存器一 般存放8位数据。

另一组为4个16位寄存器，主要用来存放存储器或I/O端口的地址。

- SI（源变址寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在数据段寄存器中），也可以存放数据。
- DI（目标变址寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在数据段寄存器中），也可以存放数据。
- BP（基址指针寄存器）：多用于存放内存的逻辑偏移地址（隐含的逻辑段地址在堆栈段寄存器中），也可以存放数据。
- SP（堆栈指针寄存器）：多用于存放栈顶的逻辑偏移地址（隐含的逻辑段地址在堆栈段寄存器中），也可以存放数据。

为了更好地管理存储器，8086CPU把它所对应的存储空间分成几个逻辑段，而存放在上述指针或变址寄存器中的往往是在某逻辑段中寻址的偏移地址。例如，一条ADD指令可以在当前 数据段中指定它的一一个操作数，办法之一就 是把该操作数的偏移量放在一个指示 器或变址寄存器中。当然，这些寄存器也可以存放16位数据。

这些通用寄存器对于一些指令来说，它们具有一致性。 例如，ADD指令可将任意两个8位或 16位通用寄存器的内容相加，结果可存放到这两个寄存器中的任何一个中。 为了缩短指令代码长度，8086 CPU的少数指令把某些通用寄存器作为专用。例如，串操作指令总是用CX寄存器存放串的长度，并在串操作指令执行过程中，CX寄存器专用于计数。这样，所有串操作指令就不必 再在指令中指定CX寄存器，因而缩短了串操作指令的代码长度。如果在指 令中没有明显标出，但指令中又需要使用这些寄存器，通常将其称为“隐含寻址”。隐含寻址实际上是在某类指令中指定某些通用寄存器作为特殊用法。程序设计者在编制程序时需遵循这些规定，将某些特殊数据放在特定的寄存器中，才能正确地执行这些指令。这样也许会给程序设计者带来一些麻烦，但因其采用“隐含”方式，能有效地缩短指令代码的长度。

在8086 CPU中，有些寄存器具有上述隐含性质，即相应的指令中不必给出寄存器名；另有 一些寄存器虽也具有特殊用途， 但不能隐含寻址，指令中使用这些寄存器时，必须给出它们的寄存器名。表2-1给出了这些寄存器的特珠用途和隐含性质。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210530174003.jpg)

**************

**二、段寄存器**

8086 CPU总线接口部件（BIU）有如下4个16位段寄存器。

CS （代码段寄存器）：存放程序代码段起始地址的高16位。

DS（数据段寄存器）：存放数据段起始地址的高16位。

SS（堆栈段寄存器）：存放堆栈段起始地址的高16位。

ES（扩展段寄存器）：存放扩展数据段起始地址的高16位。

**存储器的分段**

 		8086具有1 MB的存储空间，但放在指令指示器和变址寄存器中的地址都只有16位。仅16 位地址不能直接提供1 MB存储器寻址，只能在一个特定的64 KB段的偏移量中寻址。由此，划分地址段并且确定偏移量寻址是在哪段中进行的就变得至关重要了。在8086系统中，1 MB的存储空间可被分成许多逻辑段，每段最长为64 KB，这些逻辑段可在整个1 MB存储空间中浮动。同时，划分的各逻辑段首地址的高16位存放在该段寄存器中，这个高16位地址又称为段基址。 这样，代码段寄存器(CS) 用来存放当前代码段的段基址，数据段寄存器(DS)用来存放当前数据段的段基址，扩展段寄存器(ES) 用来存放扩展段的段基址，堆栈段寄存器(SS)用来存放堆栈段的段基址。

​		将1 MB的存储空间分成若干块，称为 “逻辑段” ，每个逻辑段容量 <= 64 KB,存储空间可分成16个逻辑段（0~15）。在段内寻址人采用传统的16位地址寻址方法。在8086存储空间中，把16字节的存储空间称作一节。要求各个逻辑段从节的整数边界开始，即段首地址低4位应该是 ”0“ ，把首段地址的高16位称为 “段基址” ，存放在段寄存器DS或CS或SS或ES中。

​		允许段在整个存储空间浮动，即段与段之间可以部分重叠、完全重叠、连续排列。在整个存储空间中可以设置若干个逻辑段。对于任何一个物理地址，可以唯一地被包含在一个逻辑段中，也可以包含在多个相互重叠段中，只要有段的地址就可以访问到这个物理逻辑地址所对应的存储空间。

​		用于存放段基址有4个16位段寄存器，代码段寄存器CS，数据段寄存器DS，附加段寄存器ES和堆栈寄存器SS。

- 代码段CS：存放程序代码，程序代码超过64 KB时，需要分成几个段存放。CS中存放的是现在正在执行的程序段的段基址。

- 数据段DS：用于存放当前使用的数据。需要第二个数据段时可以使用附加段。

- 堆栈段SS：是内存中的一块存储区，用来存放专用数据。如调用子程序是的入口参数，返回地址等，这些数据都按照 “后进先出” 的规则进行存取。SS存放堆栈段的段基址，SP存放当前堆栈栈顶的偏移地址。数据进出堆栈要使用专门的堆栈操作指令，SP的值在执行堆栈操作指令时根据规则自动地进行修改。

在编程时，程序和各种不同类型的数据分别存放在不同的逻辑段中，它们的 “段基址” 存放在 “段寄存器” 中，段内的偏移地址存放在指针寄存器或变址寄存器中。

******

**三、标志寄存器**

8086的标志可以分为两类：

- 状态标志：6个，用来表示运算结果的特征。包括CF、PF、AF、ZF、SF和OF
- 控制标志：3个，用来控制CPU的操作。包括IF、DF和TF。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210528001205.jpg)

*******

**四、指令指针寄存器**

指令指针寄存器IP，里面放置的是不是指令，而是一个指向下一个将要去获取的指令的内存地址（所以它是一个指针）。


## 3.8086 CPU引脚的功能

8086 CPU是16位的微处理器，它向外的信号应包含16条数据线，20条地址线，再加上其他一些必要的控制信号。为了减少芯片引脚数量对部分引脚采用了分时复用的方式，构成40条引脚的双列直插式封装。

**分时复用：** 就是在同一根传输线上，在不同时间传不同信息。

### 1.8086总线周期

**时钟周期：** CPU的一切操作都是在系统主时钟`CLK`的控制下按节拍有序地进行。`周期 = 1/频率`。

**总线周期：** CPU通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期。为完成对存储或I/O端口访问的一次访问，CPU需要先后发出读或者写操作命令，进行数据传输。以上的每一个操作都需要延续一个或几个时钟周期。所以一个总线周期由若干个（一般为4个）时钟周期（T）组成。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210530192204.png)

- `T1`状态：CPU向多路复用总线上发送地址信息（`A19~A0`）指出要寻址的内存单元地址或I/O端口地址。这期间CPU还要送出地址锁存信号ALE（正向脉冲），在ALE的下降沿将内存单元地址或I/O端口地址存入地址锁存器。

- `T2`状态：CPU从总线上撤销地址，使总线低16位呈现高阻状态，为传输数据作准备。总线高4位（`A19~A16`）输出总线周期的状态信息，用以表示中断允许状态及正在使用的段寄存器名等。

- `T3`状态：`A19~A16`上状态信息不变，总线低16位上出现CPU要写出的数据或准备读入数据。若外设或内存来不及与总线交换数据，以使在`T4`状态下结束该总线周期，则应通过CPU的`READY`信号，在`T3`前沿（下降沿）之前向CPU申请插入等待状态`TW`。在`T3`及`TW`的前沿查询`READY`线，查到高电平则结束等待状态，进入下一状态。否则继续插入等待状态。
- `T4`状态：总线周期结束，若为总线读周期则在`T4`前沿将数据读入CPU。
- `TI`状态：总线空闲周期

### 2.8086 CPU的引脚及功能

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210530230928.jpg)

8086/8088 CPU有两种不同所谓工作模式（最小模式和最大模式），8条引脚（24~31）在两种工作模式中具有不同的功能。引脚图括号中是最大模式下被重新定义的控制信号。

引脚信号的传输有以下几种类型：

* 输出：信号从CPU向外部传送；
* 输入：信号从外部送入CPU；
* 双向：信号又时从外部送入CPU，有时从CPU向外部传送；
* 三态：除了高电平、低电平两种状态之外，CPU内部还可以通过一个大的电阻阻断内外信号的传输，CPU内部的状态与外部相互隔离，称为”悬浮态“。

*******

**引脚信号和功能**

1. `GND`（地）和`VCC`（电源）
2. `AD15~AD0`地址/数据复用引脚（双向，三态）：作为复用引脚，在总线周期的`T1`状态用来输出要访问的存储器或I/O端口地址。`T2~T3`状态，对读周期来说，处于浮空状态；对写周期来说，则是传输数据。
3. `A19/S6~A16/S3`地址/状态复用引脚（输出，三态）：在总线周期的`T1`状态，用来输出用地址的最高4位，`A19~A16`与`AD15~AD0`一起构成访问存储器的20位物理地址。CPU访问I/O端口时，`A19~A16`保持为“0“。在`T2`，`T3`，`TW`和`T4`状态时，`S6~S3`用来输出状态信息。

```txt
其中：
S6: S6=0表示8086CPU占用系统总线，在T2，T3，TW和T4状态时，8086总是使S6=0。
S5: 反映标志寄存器的中断允许标志IF的设置情况
	IF=1，允许可屏蔽中断，则S5=1
	IF=0，禁止可屏蔽中断，则S5=0
S4，S3: 指明正在使用的段寄存器情况。
```
|S4|S3|表示意义|
|:---:|:---:|:---:|
|0|0|正在使用ES|
|0|1|正在使用SS|
|1|0|正在使用CS，或者未在使用任何寄存器|
|1|1|正在使用DS|

4. <span style="text-decoration: overline;">BHE</span>/S7 高8位数据总线允许/状态复用引脚（输出，三态，低电平有效）：

- 在`T1`状态，<span style="text-decoration: overline;">BHE</span>/S7引脚输出<span style="text-decoration: overline;">BHE</span>信号，表示高8位数据总线`D15~D8`上的数据有效。在`T2`，`T3`，`TW`和`T4`状态，<span style="text-decoration: overline;">BHE</span>/S7输出状态信号S7。不过，在当前芯片（8086，8086-1，8086-2）设计中，S7并未被赋予任何实际意义。
- 8086 CPU有16根数据线，低8位数据线总是和偶地址的储存器或I/O端口相连接，高8位的数据线与奇地址的存储器或I/O端口相连接。
- <span style="text-decoration: overline;">BHE</span>有效，表示CPU正在使用高8位的数据线对奇地址的存储单元或I/O端口进行访问。它与地址码最低位A0配合起来表示当前总线使用情况。

5. `NMI`非屏蔽中断引脚（输入）：非屏蔽中断信号是一个由低到高的上升沿。这类中断不受中断标志IF的影响，也不能用软件进行屏蔽。每当`NMI`端进人一个正沿触发信号时，CPU就会在结束当前指令后，进入对应于中断类型号为2的非屏蔽中断处理程序。

6. `INTR`可屏蔽中断请求信号引脚（输入）：可屏蔽中断请求信号为高电平有效，CPU在执行每条指令的最后一个时钟周期会对`INTR`信号进行采样，如果CPU中的中断允许标志为1，并且又接收到`INTR`信号，那么，CPU就会在结束当前指令后，响应中断请求，进人一个中断处理子程序。

7. <span style="text-decoration: overline;">RD</span>(read)读信号引脚（输出、三态、低电平有效）：此信号指出将要执行一个对内存或I/O端口的读操作。到底是读取内存单元中的数据还是I/O端口中的数据，这决定于M/<span style="text-decoration: overline;">IO</span>信号。在一个执行读操作的总线周期中，<span style="text-decoration: overline;">RD</span>信号在`T2`，`T3`和`Tw`状态均为低电平。在系统总线进人“保持响应”期间，<span style="text-decoration: overline;">RD</span>引脚被浮置为高阻状态。

8. `CLK`(clock)时钟引脚 (输入)：8086要求时钟信号的占空比为1/3，即1/3周期为高电平，2/3周期为低电平。CPU的所有操作均是在时钟同步下进行的。

9. `RESET`(reset)复位信号引脚（输入、高电平有效）：8086/8088 要求复位信号至少维持4个时钟周期的高电平才有效。<mark>复位信号来到后，CPU便结束当前操作，对处理器标志寄存器（FR）、`IP`,`DS`,`SS`,`ES`及指令队列清零，而将`CS`设置为`FFFFH`。当复位信号变为低电平时，CPU从`FFFF0H`开始执行程序。</mark>系统程序一般在该物理地址单元放一条转移指令，转到引导程序的入口。

10. `READY`(ready)“准备好”信号引脚（输入）：“准备好”信号实际上是由所访问的存储器或I/O设备发来的响应信号，高电平有效。“准备好”信号有效时，表示内存或I/O设备准备就绪，马上就可进行一次数据传输。CPU在每个总线周期的`T3`状态开始对READY信号进行采样。如果检测到READY为低电平，则在`T3`状态之后插入等待状态`Tw`,在`Tw`状态，CPU也对`READY`进行采样，若`READY`仍为低电平，则会继续插人`Tw`，所以`Tw`可以插人一个或多个。直到`READY`变为高电平后，才进人`T4`状态，完成数据传送过程，从而结束当前总线周期。
11. <span style="text-decoration: overline;">TEST</span>( test)测试信号引脚（输入、低电平有效）：测试信号为低电平有效。<span style="text-decoration: overline;">TEST</span>信号是和指令`WAIT`结合起来使用的，在CPU执行`WAIT`指令时，CPU处于空转状态进行等待；当8086的<span style="text-decoration: overline;">TEST</span>信号有效时，等待状态结束，CPU继续往下执行被暂停的指令。

12. MN/<span style="text-decoration: overline;">MX</span>最小/最大模式控制信号引脚（输入）：它是最大模式及最小模式的选择控制端。此引脚固定接为`+5V`时，CPU处于最小模式；如果接地，则CPU处于最大模式。

## 4.8086的存储及I/O组织

### 1.8086系统的存储结构

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210601225708.jpg)

偶地址数据永远出现在数据总线的低8位上（即`DB7~DB0`），奇地址数据永远出现在数据总线的高8位上（即`DB15~DB8`）

**关于读写情况的说明：**

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210601231200.jpg)

（1） 从偶地址上读写一个字节（<span style="text-decoration: overline;">BHE</span> `A0` = 10）如图a，`AD15~AD8`上的数据被忽略，字节容易通过`AD7~AD0`传送。

（2） 从奇地址上读写一个字节（<span style="text-decoration: overline;">BHE</span> `A0` = 01）如图c，`AD15~AD8`上的数据被有效，`AD7~AD0`上数据被忽略。

> `A0` :地址总线的最低位【区分地址是奇数(`A0=1,2⁰=1`)还是偶数(`A0=0,2⁰=0`)】



![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210601232659.jpg)

（3）从偶地址开始读写一个字（<span style="text-decoration: overline;">BHE</span> `A0` = 00）如图b，在`AD15~AD8`上传送的数据同时有效。

（4）从奇地址开始读写一个字，占用两个总线周期。

- 第一个总线周期<span style="text-decoration: overline;">BHE</span>  `A0` = 01，从奇地址读写低字节，在`AD15~AD8`上传送的数据有效。【取奇字节】
- 第二个总线周期<span style="text-decoration: overline;">BHE</span>  `A0` = 10，从偶地址读写高字节，在`AD7~AD0`上传送的数据有效。【取偶字节】

> （1）、（2）、（3）读/写只用了一个总线周期。
>
> （4）8086总是从偶地址开始读/写数据



### 2.8086系统存储器的地址

（1）物理地址的计算公式：

```txt
物理地址=段地址*16+偏移地址
```

段地址由寄存器提供，偏移地址由IP、SP、BP、DI等寄存器提供，也可以通过计算而得。不同的组合方式。

（2）段地址的引入，为程序在内存中浮动创造了条件，一般用户程序只涉及偏移地址。段地址在程序装入内存时由操作系统分配。所以一个程序可在内存中任何一个逻辑段（64 KB空间）中运行。

（3）同一物理地址可以有不同的段地址和偏移地址表示。

例如：

```txt
CS= 2000H	IP=21000H
CS= 2000H	IP=21000H
```

### 3.8086系统内存地址的一些专用区域

- `00000~003FFH` 1 KB空间用于存放中断向量表，可存放256个中断服务程序的入口地址，每个地址占4个字节
- `0FFFF0H` 启动地址，一般用来存放一条无指令转移指令，转到系统初始化程序。

```txt
B0000~B0FFFH 4KB为单色显示器显示缓冲区，存放当前屏幕像素代码。
B8000~BBFFFH 16KB彩色显示器显示缓冲区，存放当前屏幕像素代码。
```

### 4.8086 I/O组织

- 8086系统有专用的输入（IN）、输出（OUT）指令，用于外设端口（即外设接口中的内部寄存器）的寻址。

- I/O端口与内存分别**独立编址**。I/O端口使用16位地址`A15~A0`，I/O端口地址范围为：`0000H~FFFFH`，可寻址空间为64 KB。

- 在以8086为CPU的`PC/XT`微机中，只使用了10位有效端口地址`A9~A0`，共1 KB空间。其中`A9`只用于指明外设端口是否在系统板上。`A9=0`为系统板上512个端口，`A9=1`为I/O通道上512个端口。

## 5.8086系统配置

### 1.最小模式和最大模式的的概述

8086/8088 CPU为适应不同的应用环境，8086可工作于两种工作模式：最大模式和最小模式。

**最小工作模式：**是指系统中<font style='background:cyan' >只有一个8086/8088处理器</font>，所有的总线控制信号都由控制逻辑部件最少，最小模式因此得名。最小模式也称为单处理器模式。

**最大工作模式：**系统内可以有一个以上的处理器，除了8086/8088作为 “中央处理器” 之外，还可以配置用于数值计算的<font style='background:cyan' >8087（数值协处处理器）</font>和用于管理的<font style='background:cyan' >8089（I/O协处理器）</font>等。各个处理器发往总线的命令统一送往 “总线控制器” ，由它 “仲裁” 后发出。

***********

两种工作模式由MN/<span style="text-decoration: overline;">MX</span>引脚决定：

- 接高电平（+5V），CPU工作在最小模式；

- 接低电平（接地），CPU工作在最大模式。

### 2.最小模式系统

#### 2.1典型配置：

```txt
8086CPU
1片时钟发生器8284
3片地址锁存器8282
2片总线驱动器8286（总线数据收发器）
```

CPU及其外围芯片合称为CPU子系统。

外围芯片的作用是：

- 为CPU工作提供条件：提供适当的时钟信号，对外界输入的控制/联络信号进行同步处理；
- 分离CPU输出的地址/数据分时复用信号，得到独立的地址总线和数据总线信号，同时还增强它们的驱动能力；
- 对CPU的输出控制信号进行组合，产生稳定可靠、便于使用的系统信号。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210602175129.png)

******************

#### 2.2时钟发生器8284与8086的连接

8284通过外接晶振芯片产生时钟信号，并对这个信号3分频，产生占空比为1/3的时钟信号CLK送往8086 CPU。

8284还对外部输出的RESET和READY信号进行同步，产生与CLK同步的复位信号RESET和准备就绪信号READY送往8086。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210602223948.jpg)

******

#### 2.3地址锁存器8282与8086的连接

地址锁存器用锁存8086输出的地址信号。

8282是一个8位锁存器，STB是它的数据锁存/宣统信号。STB为高电平时，`DI7~DI0`上输入的信号进入锁存器；STB由高变低出现下降沿时，输入数据被锁定，锁存器的状态不再改变。

8282具有三态输出功能，<span style="text-decoration: overline;">OE</span>是数据输出允许端，它为低电平时，锁存器的内容通过内部的三态缓冲器从引脚`DO7~DO0`输出。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210602175613.png)

***********

#### 2.4总线驱动器8286与8086的连接

作用：总线数据收发器用来对CPU与系统数据总线的连接进行控制，同时它还有增加系统数据总线驱动能力的作用。

8286是一种三态输出的8位双向收发器/驱动器，具有很强的总驱动能力。它有二组8位双向的输入/输出数据线`A7~A0`和`B7~B0`。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210603160512.png)

8286有二个控制信号：数据传送方向控制信号T输出允许信号<span style="text-decoration: overline;">OE</span>（低电平有效）。

- 当<span style="text-decoration: overline;">OE</span>=1时，缓冲器呈高阻状态，两个方向都不能传送数据。
- 当<span style="text-decoration: overline;">OE</span>=0，T=1时，`A7~A0`为输入端，`B7~B0`为输出端，实现A到B的传送；
- 当<span style="text-decoration: overline;">OE</span>=0，T=0时，`A7~A0`为输出端，`B7~B0`为输入端，实现B到A的传送。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210603161124.png)

8286用作数据总线驱动器时，T与8086数据收发信号相连，用于控制数据传送方向；<span style="text-decoration: overline;">OE</span>与8086数据允许信号相连，保证只有在CPU需要访问存储器或I/O端口时才允许数据通过8286。二片8286的`A7~A0`与8086的`AD15~AD0`相连，而二组`B7~B0`则成为系统数据总线。

如果系统规模不大，并且不使用MDA传输（这意味着总线永远由8086独自控制），可以不使用总线收发器，将8086的引脚`AD15~AD0`直接用作系统数据总线。

*********

### 3.最小模式下的系统控制信号

#### 3.1读写控制信号引脚

读写控制信号用来控制CPU对存储和I/O设备的读写过程：控制数据传输方向（读/写）、传输种类（存储器还是I/O设备）；读写方式（奇地址字节/偶地址字节/字）；存储器I/O设备是否准好的状态信号；分时总线信号的类型等。

（1）M/<span style="text-decoration: overline;">IO</span>存储器或I/O端口访问选择信号，三态输出：

- 为高电平时，表示当前CPU正在访问存储器；
- 为低电平时，表示CPU当前正在访问I/O端。

（2）<span style="text-decoration: overline;">RD</span>(Read)读信号、三态输出：低电平有效，表示当前CPU正在读存储器或I/O端口。

（3）<span style="text-decoration: overline;">MR</span>（Write）写信号，三态输出：低电平有效，表示当前CPU正在写存储器或I/O端口。M/<span style="text-decoration: overline;">IO</span>、<span style="text-decoration: overline;">WR</span>及<span style="text-decoration: overline;">RD</span>合起来决定系统中数据传输方向。

（4）READY准备就绪信号：由外部设备输入

- 高电平有效，表示CPU访问的存储器或I/O端口已准备好传送数据。
- 当READY无效时，要求CPU插入一个或多个等待周期`Tw`，直到READY信号有效为止。

（5）<span style="text-decoration: overline;">BHE</span>/S7 总线高字节有效信号。三态输出，低电平有效。非数据传送期间，该引脚用作，输出状态信息。

（6）ALE地址锁存器允许信号：输出，高电平有效。表示当前地址/数据分时使用的引脚上正在输出地址信号。向地址锁存器8282提供地址锁存信号。

（7 )<span style="text-decoration: overline;"> DEN</span> 数据允许信号。三态输出，低电平有效。表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

（8） DT/<span style="text-decoration: overline;">R</span> 数据发送/接收控制信号，三态输出:

- 当它为高电平时表示为数据发送，CPU写数据到存储器或IO端口；
- 为低电平时表示为数据接收，CPU从存储器或I/O端口读取数据。
- 该信号用来控制总线收发器8286的数据传送方向。

#### 3.2中断控制信号引脚

中断是外部设备请求CPU进行数据传输的有效方法。这一组引脚传输中断的请求和应答信号。

（1）INTR ：可屏蔽中断请求信号。

（2）<span style="text-decoration: overline;">INTA </span>中断响应信号。输出，三态，低电平有效。该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。第一个通知外设，CPU已经收到并且响应外部发来的INTR信号(主要用于中断优先权排队)第二个要求申请中断的设备向CPU发送中断类型(代表该中断的一个编号)

(3) NMI： 不可屏蔽中断请求信号。

#### 3.3DMA控制信号引脚

DMA传输是一种不经过CPU，在内存和I/O设备之间直接传输数据的方法。进行DMA传输之前要向CPU申请使用总线并取得认可。

（1）HOLD总线请求信号。输入，高电平有效，表示其他设备向CPU请求使用总线。

（2）HLDA总线请求响应信号。输出，高电平有效。CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T4状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备之间交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

****

#### 3.4常用的最小模式控制总线信号归纳如下：

- 控制存储器I/O端口读写的信号：
  - M/<span style="text-decoration: overline;">IO</span>、<span style="text-decoration: overline;">RD</span>、<span style="text-decoration: overline;">WR</span>、BHE、<span style="text-decoration: overline;">DEN</span>、DT/<span style="text-decoration: overline;">R</span>、READY
  
- 用于中断联络和控制的信号：<span style="text-decoration: overline;">INTR</span>、<span style="text-decoration: overline;">INTA</span>、NMI。

- 用于DMA联络和控制的信号：HOLD，HLDA。


以上这些信号是构建微型计算机系统的核心，后面会反复使用。

### 4.8086 CPU的工作时序

#### 4.1 8086 CPU复位操作时序

RESET信号

当CPU接收到有效的RESET信号且至少维持4个时钟周期，不管之前在执行什么动作，只要正常供电，8086就结束现行操作，进入复位状态，直到RESET信号失效。在复位状态下，CPU内部的各寄存器被置为缺省值。

| 寄存器     | 复位后默认值 |
| :--------- | :----------- |
| CS         | FFFFH        |
| IP         | 0000H        |
| DS,SS,ES   | 0000H        |
| FLAGs      | 0000H        |
| 指令队列   | 清空         |
| 其他寄存器 | 0000H        |

缺省的CS和IP的内容，通过地址加法器得到FFFF0H，这就是复位后的第一条指令地址。

FFFF0H处存放了一条无条件转移指令，用来转移到固化在主板BIOS里的一段系统程序的入口。这样，系统一旦被启动仍自动进入程序，开始正常工作。

复位时，FR被清空，IF = 0, 此时不接受INTR信号

<img src="https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210604175615.png" style="zoom:200%;" />

复位时，所有三态输出总线变为高阻状态。

#### 4.2最小模式下的总线读周期

8086 CPU完成存储器外设端口读取数据的操作时序。

![](https://cdn.jsdelivr.net/gh/wfmiss/pictures/Principle_and_application_of_microcomputer/20210604201118.png)

