\chapter{Aufgabenstellung und Motivation}
{\em 
Diese Kapitel gibt einen kurzen Überblick über die Aufgabenstellung und die Motivation der Masterarbeit.
Zusätzlich wird wird eine Übersicht über die verschiedenen Themen die in den einzelnen Kaptitel beschrieben werden, gegeben.
}

Die in VHDL beschriebenen Schaltungen müssen vor der Logiksynthese am Computer simuliert werden, um sie auf mögliche Fehler zu überprüfen. Die dazu benötigten Software-Werkzeuge sind bis auf eine Ausnahme nur von kommerziellen Anbietern erhältlich und für Studenten gar nicht oder nur für in der Größe beschränkte Schaltungen erhältlich.

\section{Aufbau}
Diese Masterabeit ist wie folgt aufgebaut:
\begin{itemize}
	\item In Kapitel 2 wird eine Einführung in VHDL gegeben.
	\item Kapitel 3 erörtert die Architektur des Compilers
  \item Kapitel 4 wird der gewählte Ansatz mit anderen Compilern verglichen
  \item Kapitel 5 fasst die Arbeit zusammen und gibt einen Ausblick auf weitere mögliche Verbesserungen
\end{itemize}
