# 4.4파이프라이닝의일반원리

* 파이프 라인은 무엇인가
* 파이프 라인의 특징
	* 시스템 처리량
	* 지연 시간

## 계산용 파이프라인

* 아이디어는 여러 레지스터를 사용해 매 싸이클마다 인스트럭션을 적재한다
* 헤로 지연시감 측정에는 ps사용
* 파이프라인 다이어그램
	* 시간은 왼쪽에서 오른쪽
	* 인스트럭션은 위에서 아래

## 파이프라인 연산의 상세 고찰

* 파이프 라인 레지스터 입력에 신호들은 전달되지만 클럭이 상승할 때까지 레지스터의 상태는 전혀 바뀌지 않음
* 클럭을 늦추는 것은 파이프라인 동작에 영향을 안미치지만 너무 빠르면 문제 발생
	* 클럭의 상승과 하강을 반복하는 이유

## 파이프라이닝의 한계

* 지연시간
	* 파이프라인 레지스터 수 * 가장 늦은 지연시간
* 비균일 분리
	* 클럭의 속도는 가장 늦은 단계의 시간 지연 값에 의해 결정
	* 타이밍 최적화가 중요
	* 클럭 안전성 때문에 일정하게 유지하지만 로직의 처리량(지연시간)이 다름
* 줄어드는 깊은 파이프라이닝 효과
	* 파이프를 추가해 처리량을 늘리다보면 파이프라인 레지스터의 지연시간 때문에 한계점에 언젠가 도달
	* 최고 효율 지점이 존재함

## 피드백을 갖는 파이프라인 시스템

* 피드백을 갖는 시스템에 파이프라인을 추가할 경우 조심해야함
	* 순차적 의존성 때문임
		* 인스트럭션 제어흐름 의존성
		* 레지스터 간 값이 이동할 때의 데이터 의존성 때문임
* 실제 프로세서에서  쪼개진 프로세서 진행 상황과 완료된 인스트럭션 간 갭 존재
	* 피드백시 혼란 유발 가능
