AArch64 CoWR0+dmb.sys
"DMB.SYsWR Fre"
Cycle=Fre DMB.SYsWR
Relax=
Safe=Fre DMB.SYsWR
Prefetch=
Com=Fr
Orig=DMB.SYsWR Fre
{
0:X1=x;
}
 P0          ;
 MOV W0,#1   ;
 STR W0,[X1] ;
 DMB SY      ;
 LDR W2,[X1] ;
exists (not (0:X2=1 /\ x=1))
