＊　情報の表現
ビット：コンピューターで扱う最小の単位
バイト：８個のビットをひとまとめにした物
ビットパターン：１と０の羅列
＊１バイトは８ビット
＊１ビットは２の2条。２ビットは２の2条・・・
m、μ、n、p：小さな数値を表す接頭語
k、M、G、T：大きな数値を表す接頭語　
文字コード：コンピューターが文字を扱うことができるのは文字のひとつ一つに識別番号が割り振られているから
＊文字化けは作者が使った文字コードと異なる文字コードを当てはめた事が原因でなる
（ASCIIコード　シフトJISコード　EUC　Unicode）

＊　コンピュターの構成
制御・演算・記憶・入力・出力装置：コンピューターの５つの装置
ハードウェア：機械として物理的に存在する
ソフトウェア：記憶装置に記憶された１と０の信号という形で存在する
プログラム記憶方式：主記憶装置に記憶されたプログラムをCPUが順に取り出し、解読、実行する方式

＊　CPU
プロセッサ：CPU、コンピューターの頭脳。性能はクロック周波数とバス幅
クロック信号：高、低を繰り返す信号
クロック周波数：高低のサイクルが１秒間に繰り返される回数

＊　CPUの高速化技術
逐次制御方式：１命令ずづ順番に実行する方式
パイプライン方式：１ステージずつずらしながら並行処理することで高速化をはかる
＊分岐予測や投機実行が使われている
スーパーパイプライン方式：パイプリン方式を更に細分化することで高速化をはかる
スーパースカラ方式；複数のパイプラインを使用して同時に複数の眼入れを実行することで高速化をはかる
CISC：複雑な命令体系で一回の命令で複雑な処理を行わせる事ができる
RISC：単純な命令体系で命令の実行時間が均等になりパイプラインで効率良く処理できる
マルチコアプロセッサ：１つのCPU内に複数のコアを備えたもの
GPU：３Dの画像処理を高速に実行する画像処理装置

Q
・CPUにおける投機実行とはパイプライン処理で分岐命令に対処するため予測した分岐先の命令を実行しておき分岐先が
確定したらその結果を利用すもの
・ディープラーニングには大量の行列演算が必要であり、GPUの能力を活用できる
・RISCプロセッサの５段パイプラインの実行命令制御の順番は
    ・命令フェッチ　・命令でコードとレジスタファイル読み出し　・実行とアドレス生成　・メモリアクセス　・書き込み

＊　半導体メモリ
RAM：読み書きできるメモリ。電源を切ると記憶していた内容が消えてしまう特性（揮発性）
ROM：本来は読み出し専用のメモリ。電源を切っても内容が消えない特性（不揮発性）
DRAM：一定時間ごとに記憶内容を維持するリフレッシュ動作（再書き込み）が必要＝＞コンデンサ、リフレッシュ：必要、低速、安価、主記憶
SRAM：電源が供給されている限り記憶内容を保持し続けるため、リフレッシュ動作が不要＝＞フリップフロップ回路、リフレッシュ：不要、高速、効果、キャッシュメモリ
＊フリップフロップ回路：２つの安定した状態を持ち１ビットの情報を記憶する回路
キャッシュメモリ：主記憶よりも高速でCPUと主記憶に間に配置するメモリ
ヒット率：アクセスするデータがキャッシュメモリに存在する確率
例
    ヒット率　８０％
    キャッシュメモリのアクセス時間　１０ナノ秒
    主記憶装置のアクセス時間  ６０ナノ秒
    キャッシュメモリにデータが存在する確率は８０％、主記憶に存在する確率は１００ー８０＝２０％　
    キャッシュ：（１０*０.８）＋主記憶：（６０＊０.２）＝２０ナノ秒
    キャッシュメモリを使うことによってアクセス時間は６０ー２０＝４０ナノ秒短縮できる

NFP：アクセスするデータが主記憶に存在する確率

（キャッシュメモリを使った実行アクセス時間とくれば・・・
        ヒット率　x　キャッシュメモリのアクセス時間　＋　
        （１　ー　ヒット率）　x　主記憶アクセス時間　　　）

１次キャッシュと2次キャッシュ：主記憶のアクセス時間とCPUの処理時間の差が大きい場合、
1次キャッシュよ2次キャッシュと多レベルのキャッシュ構成にすると効率が上がる
CPU＝１次キャッシュ、2次キャッシュ、主記憶の順にアクセスする。（L１キャッシュ、L2キャッシュ）

キャッシュメモリへの書き込み方式
・ライトスルー方式：キャッシュメモリと主記憶の両方に書き込む方式（一貫性は保たれるが主記憶へのアクセスが頻繁に行われるため低速）
・ライトバック方式：キャッシュメモリだけ書き込み、主記憶にはデータがキャッシュメモリから追い出されるときに書き込む方式
                    （一貫性を保つための制御が複雑だが主記憶へのアクセスが減るため高速）

メモリインターブ：主記憶装置を複数の区画に分け、連続するアドレスの内容を並列にアクセスすることで、アクセスの高速化を図る

アクセス速度の早い順
・レジスタ：1次キャッシュ：２次キャッシュ：主記憶：補助記憶（SSD）：補助記憶（HDD）

問題
・DRAMはメモリセル構造が単純なので高集積化することができ、ビット単価を安くすることができる。
・フラッシュメモリはブロック単位で電気的にデータの削除ができる。
・キャッシュメモリはデータ書き込み命令を実行したときに、キャッシュメモリと主記憶の両方を書き換える方式と、キャッシュメモリだけを書き換えておき、
主記憶の書き換えはキャッシュメモリから該当データが追い出される時に行う方式とがかる。
・A：１５
　B：３０
　C：０.６　x　２０　＋　（１　ー　０.６）　x　７０　
        ＝１２　＋　０.４　x　７０
        ＝１２　＋　２８
        ＝４０
  D：０.９　x　１０　＋　（１　ー　０、９）　X　８０
        ＝９　＋　０.１　X　８０
        ＝１７
  A：D：B:C

＊　主記憶装置
CPUが直接読み書きできるのは、主記憶上にあるプログラムやデータだけ。小容量で電源が切れると記憶内容が消失する揮発性がある。
補助記憶装置は、主記憶装置に比べてアクセス速度は遅いが大容量で安価で電源が切れても記憶内容が消えない不揮発性である。（主記憶を補う）

磁気ディスク装置（HDD）：磁性体を塗った円盤状にディスクにデータが記録され、磁気ヘッドを移動させながらデータを読み書きする装置。（ハードディスク）
                      ディスクは複数枚で構成。ディスク表面にはデータを記録する最小単位であるセクタがある。
                      セクタがいくつか集まって同心円状のトラックががいくつか集まって１面を構成。
                      中心から等距離にあるトラックの集まりをシリンダという。（セクタ方式）

