TimeQuest Timing Analyzer report for g07_stack
Sun Mar 12 17:14:18 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g07_stack                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 158.93 MHz ; 158.93 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.292 ; -1496.245     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.625 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.814 ; -433.763              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.292 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 6.249      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.207 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 6.166      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.162 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 6.120      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.028      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -5.037 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.995      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst130|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:inst130|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:inst130|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:inst130|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
; -4.997 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:inst130|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.950      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.625 ; lpm_ff:inst95|dffs[0]                              ; lpm_ff:Donna|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; lpm_ff:Donna|dffs[0]                               ; lpm_ff:inst95|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; lpm_ff:Donna|dffs[5]                               ; lpm_ff:inst95|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; lpm_ff:Corey|dffs[3]                               ; lpm_ff:inst2|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; lpm_ff:inst128|dffs[0]                             ; lpm_ff:inst129|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; lpm_ff:inst85|dffs[4]                              ; lpm_ff:DFF30|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.636 ; lpm_ff:inst123|dffs[4]                             ; lpm_ff:inst122|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; lpm_ff:inst50|dffs[1]                              ; lpm_ff:inst51|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.640 ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5] ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.926      ;
; 0.773 ; lpm_ff:inst129|dffs[4]                             ; lpm_ff:inst128|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.773 ; lpm_ff:inst62|dffs[3]                              ; lpm_ff:inst61|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.774 ; lpm_ff:inst62|dffs[2]                              ; lpm_ff:inst61|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.775 ; lpm_ff:inst18|dffs[3]                              ; lpm_ff:inst19|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.776 ; lpm_ff:inst2|dffs[4]                               ; lpm_ff:Corey|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.776 ; lpm_ff:inst128|dffs[2]                             ; lpm_ff:inst129|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.777 ; lpm_ff:inst123|dffs[2]                             ; lpm_ff:inst122|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.777 ; lpm_ff:inst128|dffs[1]                             ; lpm_ff:inst129|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.778 ; lpm_ff:inst62|dffs[5]                              ; lpm_ff:inst61|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.778 ; lpm_ff:Donna|dffs[3]                               ; lpm_ff:inst95|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.778 ; lpm_ff:inst122|dffs[1]                             ; lpm_ff:inst123|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.780 ; lpm_ff:inst142|dffs[3]                             ; lpm_ff:inst143|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.781 ; lpm_ff:inst51|dffs[5]                              ; lpm_ff:inst50|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.781 ; lpm_ff:inst85|dffs[3]                              ; lpm_ff:DFF30|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.782 ; lpm_ff:Cyrus|dffs[4]                               ; lpm_ff:inst102|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.785 ; lpm_ff:inst143|dffs[5]                             ; lpm_ff:inst142|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.788 ; lpm_ff:inst102|dffs[5]                             ; lpm_ff:Cyrus|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.788 ; lpm_ff:DFF30|dffs[4]                               ; lpm_ff:inst85|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.788 ; lpm_ff:inst73|dffs[4]                              ; lpm_ff:inst74|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.789 ; lpm_ff:inst2|dffs[3]                               ; lpm_ff:Corey|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.790 ; lpm_ff:Corey|dffs[0]                               ; lpm_ff:inst2|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.791 ; lpm_ff:inst74|dffs[0]                              ; lpm_ff:inst73|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.077      ;
; 0.836 ; lpm_ff:inst39|dffs[5]                              ; lpm_ff:Ricky|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.121      ;
; 0.855 ; lpm_ff:inst100|dffs[4]                             ; lpm_ff:Donna|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.141      ;
; 0.864 ; lpm_ff:inst100|dffs[1]                             ; lpm_ff:Donna|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.150      ;
; 0.865 ; lpm_ff:inst41|dffs[5]                              ; lpm_ff:inst40|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.150      ;
; 0.875 ; lpm_ff:inst62|dffs[4]                              ; lpm_ff:inst63|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.162      ;
; 0.876 ; lpm_ff:DFF20|dffs[5]                               ; lpm_ff:inst52|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.161      ;
; 0.878 ; lpm_ff:inst100|dffs[5]                             ; lpm_ff:Donna|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.164      ;
; 0.879 ; lpm_ff:inst39|dffs[4]                              ; lpm_ff:Ricky|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.164      ;
; 0.880 ; lpm_ff:inst39|dffs[4]                              ; lpm_ff:inst40|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.165      ;
; 0.883 ; lpm_ff:DFF10|dffs[4]                               ; lpm_ff:inst30|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.170      ;
; 0.889 ; lpm_ff:inst40|dffs[1]                              ; lpm_ff:inst41|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.176      ;
; 0.964 ; lpm_ff:inst102|dffs[5]                             ; lpm_ff:inst101|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.249      ;
; 0.968 ; lpm_ff:inst142|dffs[4]                             ; lpm_ff:inst143|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; lpm_ff:Cyrus|dffs[3]                               ; lpm_ff:inst102|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; lpm_ff:inst63|dffs[2]                              ; lpm_ff:inst62|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.253      ;
; 0.968 ; lpm_ff:inst2|dffs[1]                               ; lpm_ff:Corey|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; lpm_ff:inst102|dffs[0]                             ; lpm_ff:Cyrus|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.970 ; lpm_ff:inst39|dffs[0]                              ; lpm_ff:inst40|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.255      ;
; 0.971 ; lpm_ff:inst73|dffs[3]                              ; lpm_ff:inst74|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; lpm_ff:inst129|dffs[2]                             ; lpm_ff:inst128|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; lpm_ff:GeorgeGreen|dffs[4]                         ; lpm_ff:inst83|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; lpm_ff:inst129|dffs[1]                             ; lpm_ff:inst128|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; lpm_ff:inst123|dffs[1]                             ; lpm_ff:inst122|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; lpm_ff:inst129|dffs[0]                             ; lpm_ff:inst128|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; lpm_ff:Donna|dffs[1]                               ; lpm_ff:inst95|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; lpm_ff:inst123|dffs[5]                             ; lpm_ff:inst122|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; lpm_ff:inst143|dffs[4]                             ; lpm_ff:inst142|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; lpm_ff:inst74|dffs[3]                              ; lpm_ff:inst73|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; lpm_ff:inst95|dffs[2]                              ; lpm_ff:Donna|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; lpm_ff:inst18|dffs[1]                              ; lpm_ff:inst19|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; lpm_ff:inst95|dffs[5]                              ; lpm_ff:Donna|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; lpm_ff:inst129|dffs[5]                             ; lpm_ff:inst128|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; lpm_ff:DFF30|dffs[5]                               ; lpm_ff:inst85|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; lpm_ff:inst142|dffs[0]                             ; lpm_ff:inst143|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; lpm_ff:inst143|dffs[0]                             ; lpm_ff:inst142|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; lpm_ff:inst95|dffs[3]                              ; lpm_ff:Donna|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; lpm_ff:DFF30|dffs[1]                               ; lpm_ff:inst85|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; lpm_ff:inst83|dffs[1]                              ; lpm_ff:GeorgeGreen|dffs[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; lpm_ff:inst123|dffs[3]                             ; lpm_ff:inst122|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; lpm_ff:inst19|dffs[3]                              ; lpm_ff:inst18|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; lpm_ff:Cyrus|dffs[2]                               ; lpm_ff:inst102|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; lpm_ff:GeorgeGreen|dffs[2]                         ; lpm_ff:inst83|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; lpm_ff:inst85|dffs[0]                              ; lpm_ff:DFF30|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; lpm_ff:Corey|dffs[5]                               ; lpm_ff:inst2|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; lpm_ff:inst18|dffs[4]                              ; lpm_ff:inst19|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; lpm_ff:inst51|dffs[1]                              ; lpm_ff:inst50|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; lpm_ff:inst19|dffs[0]                              ; lpm_ff:inst18|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; lpm_ff:inst19|dffs[5]                              ; lpm_ff:inst18|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; lpm_ff:inst50|dffs[4]                              ; lpm_ff:inst51|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; lpm_ff:inst85|dffs[2]                              ; lpm_ff:DFF30|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; lpm_ff:Cyrus|dffs[1]                               ; lpm_ff:inst102|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; lpm_ff:inst61|dffs[5]                              ; lpm_ff:inst62|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:inst50|dffs[3]                              ; lpm_ff:inst51|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:inst83|dffs[2]                              ; lpm_ff:GeorgeGreen|dffs[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:Corey|dffs[1]                               ; lpm_ff:inst2|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:inst85|dffs[1]                              ; lpm_ff:DFF30|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:inst73|dffs[1]                              ; lpm_ff:inst74|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.982 ; lpm_ff:inst74|dffs[1]                              ; lpm_ff:inst73|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.268      ;
; 0.983 ; lpm_ff:inst142|dffs[5]                             ; lpm_ff:inst143|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; lpm_ff:inst74|dffs[2]                              ; lpm_ff:inst73|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.269      ;
; 0.983 ; lpm_ff:inst50|dffs[0]                              ; lpm_ff:inst51|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; lpm_ff:inst102|dffs[2]                             ; lpm_ff:Cyrus|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; lpm_ff:inst143|dffs[3]                             ; lpm_ff:inst142|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; lpm_ff:inst142|dffs[2]                             ; lpm_ff:inst143|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; lpm_ff:Corey|dffs[2]                               ; lpm_ff:inst2|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; lpm_ff:DFF30|dffs[3]                               ; lpm_ff:inst85|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1] ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; lpm_ff:inst73|dffs[2]                              ; lpm_ff:inst74|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; lpm_ff:inst50|dffs[2]                              ; lpm_ff:inst51|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.273      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[0]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[0]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[2]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[2]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[4]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[4]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5]                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[0]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[0]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[1]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[1]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[2]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[2]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[3]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[3]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[4]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[4]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[5]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[5]                                                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[1]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[2]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[3]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[4]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[5]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[0]                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[1]                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.990  ; 0.990  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.990  ; 0.990  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.736  ; 0.736  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.288  ; 0.288  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -0.316 ; -0.316 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.143  ; 0.143  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -0.329 ; -0.329 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.413  ; 4.413  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.360  ; 4.360  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.076  ; 4.076  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.413  ; 4.413  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.281  ; 4.281  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.353  ; 4.353  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.130  ; 4.130  ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 7.344  ; 7.344  ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 4.129  ; 4.129  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 4.046  ; 4.046  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 4.129  ; 4.129  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.713  ; 0.713  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -0.403 ; -0.403 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -0.440 ; -0.440 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.022  ; 0.022  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 0.713  ; 0.713  ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.178  ; 0.178  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.660  ; 0.660  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -3.828 ; -3.828 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -4.112 ; -4.112 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -3.828 ; -3.828 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -4.165 ; -4.165 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -4.033 ; -4.033 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -4.105 ; -4.105 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -3.882 ; -3.882 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -4.339 ; -4.339 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.085  ; 0.085  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.044  ; 0.044  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.085  ; 0.085  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 10.583 ; 10.583 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 10.758 ; 10.758 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 8.003  ; 8.003  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.660  ; 7.660  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.633  ; 7.633  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 8.003  ; 8.003  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.832  ; 7.832  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.667  ; 7.667  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 14.827 ; 14.827 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 14.244 ; 14.244 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 14.406 ; 14.406 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 14.827 ; 14.827 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 13.890 ; 13.890 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 13.590 ; 13.590 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 14.210 ; 14.210 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 9.821  ; 9.821  ; Rise       ; CLK             ;
; FULL      ; CLK        ; 10.357 ; 10.357 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 7.633  ; 7.633  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.660  ; 7.660  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.633  ; 7.633  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 8.003  ; 8.003  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.832  ; 7.832  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.667  ; 7.667  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 10.172 ; 10.172 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 11.005 ; 11.005 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 10.727 ; 10.727 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 11.137 ; 11.137 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 10.637 ; 10.637 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 10.172 ; 10.172 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 11.036 ; 11.036 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; ADDR[0]    ; VALUE[1]    ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; ADDR[0]    ; VALUE[2]    ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; ADDR[0]    ; VALUE[3]    ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; ADDR[0]    ; VALUE[4]    ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; ADDR[0]    ; VALUE[5]    ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; ADDR[1]    ; VALUE[0]    ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; ADDR[1]    ; VALUE[1]    ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; ADDR[1]    ; VALUE[2]    ; 13.935 ; 13.935 ; 13.935 ; 13.935 ;
; ADDR[1]    ; VALUE[3]    ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; ADDR[1]    ; VALUE[4]    ; 13.172 ; 13.106 ; 13.106 ; 13.172 ;
; ADDR[1]    ; VALUE[5]    ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; ADDR[2]    ; VALUE[0]    ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; ADDR[2]    ; VALUE[1]    ; 12.345 ; 10.780 ; 10.780 ; 12.345 ;
; ADDR[2]    ; VALUE[2]    ; 11.972 ; 11.597 ; 11.597 ; 11.972 ;
; ADDR[2]    ; VALUE[3]    ; 12.573 ; 12.573 ; 12.573 ; 12.573 ;
; ADDR[2]    ; VALUE[4]    ; 12.030 ; 12.125 ; 12.125 ; 12.030 ;
; ADDR[2]    ; VALUE[5]    ; 13.245 ; 13.508 ; 13.508 ; 13.245 ;
; ADDR[3]    ; VALUE[0]    ; 9.951  ; 10.456 ; 10.456 ; 9.951  ;
; ADDR[3]    ; VALUE[1]    ; 10.366 ; 10.366 ; 10.366 ; 10.366 ;
; ADDR[3]    ; VALUE[2]    ; 10.133 ; 10.643 ; 10.643 ; 10.133 ;
; ADDR[3]    ; VALUE[3]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; ADDR[3]    ; VALUE[4]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; ADDR[3]    ; VALUE[5]    ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; ADDR[4]    ; VALUE[0]    ; 9.397  ; 10.722 ; 10.722 ; 9.397  ;
; ADDR[4]    ; VALUE[1]    ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; ADDR[4]    ; VALUE[2]    ; 9.136  ; 11.263 ; 11.263 ; 9.136  ;
; ADDR[4]    ; VALUE[3]    ; 10.126 ; 10.126 ; 10.126 ; 10.126 ;
; ADDR[4]    ; VALUE[4]    ; 9.776  ; 9.776  ; 9.776  ; 9.776  ;
; ADDR[4]    ; VALUE[5]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; ADDR[5]    ; VALUE[0]    ; 9.084  ; 10.578 ; 10.578 ; 9.084  ;
; ADDR[5]    ; VALUE[1]    ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; ADDR[5]    ; VALUE[2]    ; 9.883  ; 11.119 ; 11.119 ; 9.883  ;
; ADDR[5]    ; VALUE[3]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; ADDR[5]    ; VALUE[4]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; ADDR[5]    ; VALUE[5]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 10.019 ; 10.019 ; 10.019 ; 10.019 ;
; ADDR[0]    ; VALUE[1]    ; 10.065 ; 10.065 ; 10.065 ; 10.065 ;
; ADDR[0]    ; VALUE[2]    ; 10.767 ; 10.767 ; 10.767 ; 10.767 ;
; ADDR[0]    ; VALUE[3]    ; 10.327 ; 10.327 ; 10.327 ; 10.327 ;
; ADDR[0]    ; VALUE[4]    ; 9.783  ; 9.783  ; 9.783  ; 9.783  ;
; ADDR[0]    ; VALUE[5]    ; 10.567 ; 10.432 ; 10.432 ; 10.567 ;
; ADDR[1]    ; VALUE[0]    ; 10.863 ; 10.863 ; 10.863 ; 10.863 ;
; ADDR[1]    ; VALUE[1]    ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; ADDR[1]    ; VALUE[2]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; ADDR[1]    ; VALUE[3]    ; 10.011 ; 10.011 ; 10.011 ; 10.011 ;
; ADDR[1]    ; VALUE[4]    ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; ADDR[1]    ; VALUE[5]    ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; ADDR[2]    ; VALUE[0]    ; 8.969  ; 8.969  ; 8.969  ; 8.969  ;
; ADDR[2]    ; VALUE[1]    ; 8.698  ; 8.461  ; 8.461  ; 8.698  ;
; ADDR[2]    ; VALUE[2]    ; 9.602  ; 8.597  ; 8.597  ; 9.602  ;
; ADDR[2]    ; VALUE[3]    ; 8.949  ; 8.726  ; 8.726  ; 8.949  ;
; ADDR[2]    ; VALUE[4]    ; 9.012  ; 8.349  ; 8.349  ; 9.012  ;
; ADDR[2]    ; VALUE[5]    ; 9.881  ; 8.822  ; 8.822  ; 9.881  ;
; ADDR[3]    ; VALUE[0]    ; 8.120  ; 9.154  ; 9.154  ; 8.120  ;
; ADDR[3]    ; VALUE[1]    ; 8.142  ; 8.872  ; 8.872  ; 8.142  ;
; ADDR[3]    ; VALUE[2]    ; 8.474  ; 7.901  ; 7.901  ; 8.474  ;
; ADDR[3]    ; VALUE[3]    ; 8.154  ; 9.305  ; 9.305  ; 8.154  ;
; ADDR[3]    ; VALUE[4]    ; 8.113  ; 7.916  ; 7.916  ; 8.113  ;
; ADDR[3]    ; VALUE[5]    ; 8.338  ; 9.081  ; 9.081  ; 8.338  ;
; ADDR[4]    ; VALUE[0]    ; 8.624  ; 9.153  ; 9.153  ; 8.624  ;
; ADDR[4]    ; VALUE[1]    ; 8.326  ; 8.518  ; 8.518  ; 8.326  ;
; ADDR[4]    ; VALUE[2]    ; 8.718  ; 8.678  ; 8.678  ; 8.718  ;
; ADDR[4]    ; VALUE[3]    ; 8.521  ; 8.421  ; 8.421  ; 8.521  ;
; ADDR[4]    ; VALUE[4]    ; 8.437  ; 8.209  ; 8.209  ; 8.437  ;
; ADDR[4]    ; VALUE[5]    ; 8.672  ; 8.514  ; 8.514  ; 8.672  ;
; ADDR[5]    ; VALUE[0]    ; 8.980  ; 8.980  ; 8.980  ; 8.980  ;
; ADDR[5]    ; VALUE[1]    ; 9.470  ; 9.470  ; 9.470  ; 9.470  ;
; ADDR[5]    ; VALUE[2]    ; 9.157  ; 9.157  ; 9.157  ; 9.157  ;
; ADDR[5]    ; VALUE[3]    ; 9.628  ; 9.321  ; 9.321  ; 9.628  ;
; ADDR[5]    ; VALUE[4]    ; 8.822  ; 8.596  ; 8.596  ; 8.822  ;
; ADDR[5]    ; VALUE[5]    ; 9.991  ; 9.115  ; 9.115  ; 9.991  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.166 ; -612.556      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.241 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.423 ; -353.532              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:inst94|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.166 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:inst94|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.129      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[5]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.131 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[3]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.096      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.096 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst30|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.061      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.084 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst28|dffs[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 3.055      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[4]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.062 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ; lpm_ff:DFF40|dffs[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.027      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst141|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst141|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst141|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst141|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
; -2.060 ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst141|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.035      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; lpm_ff:inst95|dffs[0]                              ; lpm_ff:Donna|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; lpm_ff:Donna|dffs[0]                               ; lpm_ff:inst95|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; lpm_ff:inst123|dffs[4]                             ; lpm_ff:inst122|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; lpm_ff:inst85|dffs[4]                              ; lpm_ff:DFF30|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; lpm_ff:inst128|dffs[0]                             ; lpm_ff:inst129|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; lpm_ff:Donna|dffs[5]                               ; lpm_ff:inst95|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; lpm_ff:inst50|dffs[1]                              ; lpm_ff:inst51|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5] ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; lpm_ff:Corey|dffs[3]                               ; lpm_ff:inst2|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.289 ; lpm_ff:inst18|dffs[3]                              ; lpm_ff:inst19|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.290 ; lpm_ff:inst128|dffs[2]                             ; lpm_ff:inst129|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; lpm_ff:inst128|dffs[1]                             ; lpm_ff:inst129|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; lpm_ff:Donna|dffs[3]                               ; lpm_ff:inst95|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; lpm_ff:inst62|dffs[2]                              ; lpm_ff:inst61|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; lpm_ff:inst122|dffs[1]                             ; lpm_ff:inst123|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; lpm_ff:inst51|dffs[5]                              ; lpm_ff:inst50|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; lpm_ff:inst129|dffs[4]                             ; lpm_ff:inst128|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; lpm_ff:inst62|dffs[3]                              ; lpm_ff:inst61|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; lpm_ff:inst2|dffs[4]                               ; lpm_ff:Corey|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.447      ;
; 0.295 ; lpm_ff:inst85|dffs[3]                              ; lpm_ff:DFF30|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; lpm_ff:inst102|dffs[5]                             ; lpm_ff:Cyrus|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; lpm_ff:inst62|dffs[5]                              ; lpm_ff:inst61|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.297 ; lpm_ff:DFF30|dffs[4]                               ; lpm_ff:inst85|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; lpm_ff:Cyrus|dffs[4]                               ; lpm_ff:inst102|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.450      ;
; 0.298 ; lpm_ff:inst123|dffs[2]                             ; lpm_ff:inst122|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; lpm_ff:inst143|dffs[5]                             ; lpm_ff:inst142|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; lpm_ff:inst73|dffs[4]                              ; lpm_ff:inst74|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; lpm_ff:Corey|dffs[0]                               ; lpm_ff:inst2|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; lpm_ff:inst74|dffs[0]                              ; lpm_ff:inst73|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.304 ; lpm_ff:inst2|dffs[3]                               ; lpm_ff:Corey|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.456      ;
; 0.321 ; lpm_ff:inst142|dffs[3]                             ; lpm_ff:inst143|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; lpm_ff:inst100|dffs[4]                             ; lpm_ff:Donna|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.327 ; lpm_ff:inst100|dffs[1]                             ; lpm_ff:Donna|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; lpm_ff:inst41|dffs[5]                              ; lpm_ff:inst40|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.479      ;
; 0.333 ; lpm_ff:inst100|dffs[5]                             ; lpm_ff:Donna|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; lpm_ff:inst39|dffs[5]                              ; lpm_ff:Ricky|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.485      ;
; 0.334 ; lpm_ff:inst62|dffs[4]                              ; lpm_ff:inst63|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; lpm_ff:DFF20|dffs[5]                               ; lpm_ff:inst52|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.486      ;
; 0.337 ; lpm_ff:inst39|dffs[4]                              ; lpm_ff:Ricky|dffs[4]                               ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.488      ;
; 0.338 ; lpm_ff:inst39|dffs[4]                              ; lpm_ff:inst40|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.489      ;
; 0.338 ; lpm_ff:DFF10|dffs[4]                               ; lpm_ff:inst30|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.491      ;
; 0.343 ; lpm_ff:inst40|dffs[1]                              ; lpm_ff:inst41|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.496      ;
; 0.358 ; lpm_ff:inst129|dffs[2]                             ; lpm_ff:inst128|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; lpm_ff:inst143|dffs[4]                             ; lpm_ff:inst142|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; lpm_ff:GeorgeGreen|dffs[4]                         ; lpm_ff:inst83|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; lpm_ff:inst73|dffs[3]                              ; lpm_ff:inst74|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; lpm_ff:inst129|dffs[1]                             ; lpm_ff:inst128|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; lpm_ff:inst123|dffs[5]                             ; lpm_ff:inst122|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lpm_ff:inst142|dffs[4]                             ; lpm_ff:inst143|dffs[4]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lpm_ff:inst123|dffs[1]                             ; lpm_ff:inst122|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; lpm_ff:inst18|dffs[1]                              ; lpm_ff:inst19|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; lpm_ff:inst85|dffs[2]                              ; lpm_ff:DFF30|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lpm_ff:inst143|dffs[0]                             ; lpm_ff:inst142|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lpm_ff:inst95|dffs[5]                              ; lpm_ff:Donna|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; lpm_ff:Cyrus|dffs[3]                               ; lpm_ff:inst102|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_ff:inst95|dffs[3]                              ; lpm_ff:Donna|dffs[3]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_ff:inst74|dffs[3]                              ; lpm_ff:inst73|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_ff:GeorgeGreen|dffs[2]                         ; lpm_ff:inst83|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_ff:inst2|dffs[1]                               ; lpm_ff:Corey|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; lpm_ff:DFF30|dffs[1]                               ; lpm_ff:inst85|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; lpm_ff:inst129|dffs[5]                             ; lpm_ff:inst128|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_ff:DFF30|dffs[5]                               ; lpm_ff:inst85|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_ff:inst18|dffs[4]                              ; lpm_ff:inst19|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_ff:inst123|dffs[3]                             ; lpm_ff:inst122|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_ff:Cyrus|dffs[2]                               ; lpm_ff:inst102|dffs[2]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_ff:inst95|dffs[2]                              ; lpm_ff:Donna|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; lpm_ff:inst61|dffs[5]                              ; lpm_ff:inst62|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:DFF30|dffs[3]                               ; lpm_ff:inst85|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:inst83|dffs[2]                              ; lpm_ff:GeorgeGreen|dffs[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:Corey|dffs[1]                               ; lpm_ff:inst2|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:Donna|dffs[1]                               ; lpm_ff:inst95|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:inst73|dffs[1]                              ; lpm_ff:inst74|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:inst74|dffs[1]                              ; lpm_ff:inst73|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_ff:inst51|dffs[1]                              ; lpm_ff:inst50|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; lpm_ff:inst85|dffs[1]                              ; lpm_ff:DFF30|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; lpm_ff:inst129|dffs[0]                             ; lpm_ff:inst128|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1] ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; lpm_ff:Corey|dffs[5]                               ; lpm_ff:inst2|dffs[5]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; lpm_ff:inst102|dffs[2]                             ; lpm_ff:Cyrus|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; lpm_ff:inst142|dffs[0]                             ; lpm_ff:inst143|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; lpm_ff:inst50|dffs[3]                              ; lpm_ff:inst51|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_ff:inst102|dffs[1]                             ; lpm_ff:Cyrus|dffs[1]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_ff:GeorgeGreen|dffs[1]                         ; lpm_ff:inst83|dffs[1]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; lpm_ff:inst19|dffs[3]                              ; lpm_ff:inst18|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:Corey|dffs[2]                               ; lpm_ff:inst2|dffs[2]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:Cyrus|dffs[1]                               ; lpm_ff:inst102|dffs[1]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:inst83|dffs[1]                              ; lpm_ff:GeorgeGreen|dffs[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:inst85|dffs[0]                              ; lpm_ff:DFF30|dffs[0]                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:inst83|dffs[0]                              ; lpm_ff:GeorgeGreen|dffs[0]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; lpm_ff:inst50|dffs[0]                              ; lpm_ff:inst51|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3] ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; lpm_ff:inst102|dffs[5]                             ; lpm_ff:inst101|dffs[5]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; lpm_ff:inst50|dffs[4]                              ; lpm_ff:inst51|dffs[4]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; lpm_ff:inst61|dffs[3]                              ; lpm_ff:inst62|dffs[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; lpm_ff:inst19|dffs[0]                              ; lpm_ff:inst18|dffs[0]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; lpm_ff:inst19|dffs[5]                              ; lpm_ff:inst18|dffs[5]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; lpm_ff:inst143|dffs[3]                             ; lpm_ff:inst142|dffs[3]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; lpm_ff:inst74|dffs[2]                              ; lpm_ff:inst73|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; lpm_ff:inst50|dffs[2]                              ; lpm_ff:inst51|dffs[2]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; lpm_ff:inst122|dffs[0]                             ; lpm_ff:inst123|dffs[0]                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; g07_popenable:inst13|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_q001:auto_generated|ram_block1a32~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[0]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[1]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[2]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[3]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[4]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter:inst|cntr_qeg:auto_generated|safe_q[5]                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[4]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Bubbles|dffs[5]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Corey|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Corey|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:Cyrus|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF10|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[1]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[2]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[3]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[4]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF20|dffs[5]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[0]                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; lpm_ff:DFF30|dffs[1]                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; -0.060 ; -0.060 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -0.060 ; -0.060 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -0.147 ; -0.147 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; -0.363 ; -0.363 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -0.663 ; -0.663 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; -0.461 ; -0.461 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -0.670 ; -0.670 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.962  ; 1.962  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.928  ; 1.928  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.831  ; 1.831  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.961  ; 1.961  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.916  ; 1.916  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.962  ; 1.962  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.863  ; 1.863  ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 3.172  ; 3.172  ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 1.205  ; 1.205  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 1.186  ; 1.186  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 1.205  ; 1.205  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.859  ; 0.859  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.315  ; 0.315  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.293  ; 0.293  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.516  ; 0.516  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 0.859  ; 0.859  ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.631  ; 0.631  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.825  ; 0.825  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.711 ; -1.711 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.808 ; -1.808 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.711 ; -1.711 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.796 ; -1.796 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.743 ; -1.743 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -1.954 ; -1.954 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.537  ; 0.537  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.502  ; 0.502  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.537  ; 0.537  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 5.150 ; 5.150 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 5.209 ; 5.209 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 4.243 ; 4.243 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 3.993 ; 3.993 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.204 ; 4.204 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 4.243 ; 4.243 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 4.211 ; 4.211 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 6.678 ; 6.678 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 6.476 ; 6.476 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 6.518 ; 6.518 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 6.678 ; 6.678 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 6.373 ; 6.373 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 6.204 ; 6.204 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 6.501 ; 6.501 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 4.901 ; 4.901 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 5.066 ; 5.066 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 3.993 ; 3.993 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 3.993 ; 3.993 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.204 ; 4.204 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 4.243 ; 4.243 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 4.211 ; 4.211 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 4.911 ; 4.911 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 5.280 ; 5.280 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 5.207 ; 5.207 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 5.317 ; 5.317 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 5.151 ; 5.151 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 4.911 ; 4.911 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 5.316 ; 5.316 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; ADDR[0]    ; VALUE[1]    ; 5.888 ; 5.895 ; 5.895 ; 5.888 ;
; ADDR[0]    ; VALUE[2]    ; 6.126 ; 6.126 ; 6.126 ; 6.126 ;
; ADDR[0]    ; VALUE[3]    ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; ADDR[0]    ; VALUE[4]    ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; ADDR[0]    ; VALUE[5]    ; 5.720 ; 5.720 ; 5.720 ; 5.720 ;
; ADDR[1]    ; VALUE[0]    ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; ADDR[1]    ; VALUE[1]    ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; ADDR[1]    ; VALUE[2]    ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; ADDR[1]    ; VALUE[3]    ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; ADDR[1]    ; VALUE[4]    ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; ADDR[1]    ; VALUE[5]    ; 6.021 ; 6.021 ; 6.021 ; 6.021 ;
; ADDR[2]    ; VALUE[0]    ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; ADDR[2]    ; VALUE[1]    ; 5.375 ; 4.769 ; 4.769 ; 5.375 ;
; ADDR[2]    ; VALUE[2]    ; 5.213 ; 5.022 ; 5.022 ; 5.213 ;
; ADDR[2]    ; VALUE[3]    ; 5.436 ; 5.436 ; 5.436 ; 5.436 ;
; ADDR[2]    ; VALUE[4]    ; 5.050 ; 5.170 ; 5.170 ; 5.050 ;
; ADDR[2]    ; VALUE[5]    ; 5.696 ; 5.793 ; 5.793 ; 5.696 ;
; ADDR[3]    ; VALUE[0]    ; 4.343 ; 4.583 ; 4.583 ; 4.343 ;
; ADDR[3]    ; VALUE[1]    ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; ADDR[3]    ; VALUE[2]    ; 4.389 ; 4.630 ; 4.630 ; 4.389 ;
; ADDR[3]    ; VALUE[3]    ; 4.559 ; 4.559 ; 4.559 ; 4.559 ;
; ADDR[3]    ; VALUE[4]    ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; ADDR[3]    ; VALUE[5]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; ADDR[4]    ; VALUE[0]    ; 4.144 ; 4.733 ; 4.733 ; 4.144 ;
; ADDR[4]    ; VALUE[1]    ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; ADDR[4]    ; VALUE[2]    ; 4.054 ; 4.922 ; 4.922 ; 4.054 ;
; ADDR[4]    ; VALUE[3]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; ADDR[4]    ; VALUE[4]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; ADDR[4]    ; VALUE[5]    ; 4.405 ; 4.405 ; 4.405 ; 4.405 ;
; ADDR[5]    ; VALUE[0]    ; 4.040 ; 4.677 ; 4.677 ; 4.040 ;
; ADDR[5]    ; VALUE[1]    ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; ADDR[5]    ; VALUE[2]    ; 4.329 ; 4.866 ; 4.866 ; 4.329 ;
; ADDR[5]    ; VALUE[3]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; ADDR[5]    ; VALUE[4]    ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; ADDR[5]    ; VALUE[5]    ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 4.433 ; 4.433 ; 4.433 ; 4.433 ;
; ADDR[0]    ; VALUE[1]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; ADDR[0]    ; VALUE[2]    ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; ADDR[0]    ; VALUE[3]    ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; ADDR[0]    ; VALUE[4]    ; 4.284 ; 4.284 ; 4.284 ; 4.284 ;
; ADDR[0]    ; VALUE[5]    ; 4.674 ; 4.613 ; 4.613 ; 4.674 ;
; ADDR[1]    ; VALUE[0]    ; 4.797 ; 4.797 ; 4.797 ; 4.797 ;
; ADDR[1]    ; VALUE[1]    ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; ADDR[1]    ; VALUE[2]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; ADDR[1]    ; VALUE[3]    ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; ADDR[1]    ; VALUE[4]    ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; ADDR[1]    ; VALUE[5]    ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; ADDR[2]    ; VALUE[0]    ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; ADDR[2]    ; VALUE[1]    ; 3.966 ; 3.874 ; 3.874 ; 3.966 ;
; ADDR[2]    ; VALUE[2]    ; 4.283 ; 3.910 ; 3.910 ; 4.283 ;
; ADDR[2]    ; VALUE[3]    ; 4.068 ; 4.009 ; 4.009 ; 4.068 ;
; ADDR[2]    ; VALUE[4]    ; 3.976 ; 3.743 ; 3.743 ; 3.976 ;
; ADDR[2]    ; VALUE[5]    ; 4.398 ; 4.026 ; 4.026 ; 4.398 ;
; ADDR[3]    ; VALUE[0]    ; 3.713 ; 4.042 ; 4.042 ; 3.713 ;
; ADDR[3]    ; VALUE[1]    ; 3.739 ; 3.981 ; 3.981 ; 3.739 ;
; ADDR[3]    ; VALUE[2]    ; 3.795 ; 3.605 ; 3.605 ; 3.795 ;
; ADDR[3]    ; VALUE[3]    ; 3.753 ; 4.182 ; 4.182 ; 3.753 ;
; ADDR[3]    ; VALUE[4]    ; 3.556 ; 3.488 ; 3.488 ; 3.556 ;
; ADDR[3]    ; VALUE[5]    ; 3.785 ; 4.016 ; 4.016 ; 3.785 ;
; ADDR[4]    ; VALUE[0]    ; 3.873 ; 4.072 ; 4.072 ; 3.873 ;
; ADDR[4]    ; VALUE[1]    ; 3.758 ; 3.813 ; 3.813 ; 3.758 ;
; ADDR[4]    ; VALUE[2]    ; 3.930 ; 3.893 ; 3.893 ; 3.930 ;
; ADDR[4]    ; VALUE[3]    ; 3.847 ; 3.805 ; 3.805 ; 3.847 ;
; ADDR[4]    ; VALUE[4]    ; 3.679 ; 3.608 ; 3.608 ; 3.679 ;
; ADDR[4]    ; VALUE[5]    ; 3.887 ; 3.821 ; 3.821 ; 3.887 ;
; ADDR[5]    ; VALUE[0]    ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; ADDR[5]    ; VALUE[1]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; ADDR[5]    ; VALUE[2]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; ADDR[5]    ; VALUE[3]    ; 4.285 ; 4.136 ; 4.136 ; 4.285 ;
; ADDR[5]    ; VALUE[4]    ; 3.835 ; 3.756 ; 3.756 ; 3.835 ;
; ADDR[5]    ; VALUE[5]    ; 4.424 ; 4.086 ; 4.086 ; 4.424 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.292    ; 0.241 ; N/A      ; N/A     ; -1.814              ;
;  CLK             ; -5.292    ; 0.241 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -1496.245 ; 0.0   ; 0.0      ; 0.0     ; -433.763            ;
;  CLK             ; -1496.245 ; 0.000 ; N/A      ; N/A     ; -433.763            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.990  ; 0.990  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.990  ; 0.990  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.736  ; 0.736  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.288  ; 0.288  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -0.316 ; -0.316 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.143  ; 0.143  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -0.329 ; -0.329 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.413  ; 4.413  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.360  ; 4.360  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.076  ; 4.076  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.413  ; 4.413  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.281  ; 4.281  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.353  ; 4.353  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.130  ; 4.130  ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 7.344  ; 7.344  ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 4.129  ; 4.129  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 4.046  ; 4.046  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 4.129  ; 4.129  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.859  ; 0.859  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.315  ; 0.315  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.293  ; 0.293  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.516  ; 0.516  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 0.859  ; 0.859  ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.631  ; 0.631  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.825  ; 0.825  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.711 ; -1.711 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.808 ; -1.808 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.711 ; -1.711 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.796 ; -1.796 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.743 ; -1.743 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -1.954 ; -1.954 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.537  ; 0.537  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.502  ; 0.502  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.537  ; 0.537  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 10.583 ; 10.583 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 10.758 ; 10.758 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 8.003  ; 8.003  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.660  ; 7.660  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.633  ; 7.633  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 8.003  ; 8.003  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.832  ; 7.832  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.667  ; 7.667  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 14.827 ; 14.827 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 14.244 ; 14.244 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 14.406 ; 14.406 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 14.827 ; 14.827 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 13.890 ; 13.890 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 13.590 ; 13.590 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 14.210 ; 14.210 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 4.901 ; 4.901 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 5.066 ; 5.066 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 3.993 ; 3.993 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 3.993 ; 3.993 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.204 ; 4.204 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 4.243 ; 4.243 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 4.211 ; 4.211 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 4.911 ; 4.911 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 5.280 ; 5.280 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 5.207 ; 5.207 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 5.317 ; 5.317 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 5.151 ; 5.151 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 4.911 ; 4.911 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 5.316 ; 5.316 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; ADDR[0]    ; VALUE[1]    ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; ADDR[0]    ; VALUE[2]    ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; ADDR[0]    ; VALUE[3]    ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; ADDR[0]    ; VALUE[4]    ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; ADDR[0]    ; VALUE[5]    ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; ADDR[1]    ; VALUE[0]    ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; ADDR[1]    ; VALUE[1]    ; 13.596 ; 13.596 ; 13.596 ; 13.596 ;
; ADDR[1]    ; VALUE[2]    ; 13.935 ; 13.935 ; 13.935 ; 13.935 ;
; ADDR[1]    ; VALUE[3]    ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; ADDR[1]    ; VALUE[4]    ; 13.172 ; 13.106 ; 13.106 ; 13.172 ;
; ADDR[1]    ; VALUE[5]    ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; ADDR[2]    ; VALUE[0]    ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; ADDR[2]    ; VALUE[1]    ; 12.345 ; 10.780 ; 10.780 ; 12.345 ;
; ADDR[2]    ; VALUE[2]    ; 11.972 ; 11.597 ; 11.597 ; 11.972 ;
; ADDR[2]    ; VALUE[3]    ; 12.573 ; 12.573 ; 12.573 ; 12.573 ;
; ADDR[2]    ; VALUE[4]    ; 12.030 ; 12.125 ; 12.125 ; 12.030 ;
; ADDR[2]    ; VALUE[5]    ; 13.245 ; 13.508 ; 13.508 ; 13.245 ;
; ADDR[3]    ; VALUE[0]    ; 9.951  ; 10.456 ; 10.456 ; 9.951  ;
; ADDR[3]    ; VALUE[1]    ; 10.366 ; 10.366 ; 10.366 ; 10.366 ;
; ADDR[3]    ; VALUE[2]    ; 10.133 ; 10.643 ; 10.643 ; 10.133 ;
; ADDR[3]    ; VALUE[3]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; ADDR[3]    ; VALUE[4]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; ADDR[3]    ; VALUE[5]    ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; ADDR[4]    ; VALUE[0]    ; 9.397  ; 10.722 ; 10.722 ; 9.397  ;
; ADDR[4]    ; VALUE[1]    ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; ADDR[4]    ; VALUE[2]    ; 9.136  ; 11.263 ; 11.263 ; 9.136  ;
; ADDR[4]    ; VALUE[3]    ; 10.126 ; 10.126 ; 10.126 ; 10.126 ;
; ADDR[4]    ; VALUE[4]    ; 9.776  ; 9.776  ; 9.776  ; 9.776  ;
; ADDR[4]    ; VALUE[5]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; ADDR[5]    ; VALUE[0]    ; 9.084  ; 10.578 ; 10.578 ; 9.084  ;
; ADDR[5]    ; VALUE[1]    ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; ADDR[5]    ; VALUE[2]    ; 9.883  ; 11.119 ; 11.119 ; 9.883  ;
; ADDR[5]    ; VALUE[3]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
; ADDR[5]    ; VALUE[4]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; ADDR[5]    ; VALUE[5]    ; 10.157 ; 10.157 ; 10.157 ; 10.157 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 4.433 ; 4.433 ; 4.433 ; 4.433 ;
; ADDR[0]    ; VALUE[1]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; ADDR[0]    ; VALUE[2]    ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; ADDR[0]    ; VALUE[3]    ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; ADDR[0]    ; VALUE[4]    ; 4.284 ; 4.284 ; 4.284 ; 4.284 ;
; ADDR[0]    ; VALUE[5]    ; 4.674 ; 4.613 ; 4.613 ; 4.674 ;
; ADDR[1]    ; VALUE[0]    ; 4.797 ; 4.797 ; 4.797 ; 4.797 ;
; ADDR[1]    ; VALUE[1]    ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; ADDR[1]    ; VALUE[2]    ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; ADDR[1]    ; VALUE[3]    ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; ADDR[1]    ; VALUE[4]    ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; ADDR[1]    ; VALUE[5]    ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; ADDR[2]    ; VALUE[0]    ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; ADDR[2]    ; VALUE[1]    ; 3.966 ; 3.874 ; 3.874 ; 3.966 ;
; ADDR[2]    ; VALUE[2]    ; 4.283 ; 3.910 ; 3.910 ; 4.283 ;
; ADDR[2]    ; VALUE[3]    ; 4.068 ; 4.009 ; 4.009 ; 4.068 ;
; ADDR[2]    ; VALUE[4]    ; 3.976 ; 3.743 ; 3.743 ; 3.976 ;
; ADDR[2]    ; VALUE[5]    ; 4.398 ; 4.026 ; 4.026 ; 4.398 ;
; ADDR[3]    ; VALUE[0]    ; 3.713 ; 4.042 ; 4.042 ; 3.713 ;
; ADDR[3]    ; VALUE[1]    ; 3.739 ; 3.981 ; 3.981 ; 3.739 ;
; ADDR[3]    ; VALUE[2]    ; 3.795 ; 3.605 ; 3.605 ; 3.795 ;
; ADDR[3]    ; VALUE[3]    ; 3.753 ; 4.182 ; 4.182 ; 3.753 ;
; ADDR[3]    ; VALUE[4]    ; 3.556 ; 3.488 ; 3.488 ; 3.556 ;
; ADDR[3]    ; VALUE[5]    ; 3.785 ; 4.016 ; 4.016 ; 3.785 ;
; ADDR[4]    ; VALUE[0]    ; 3.873 ; 4.072 ; 4.072 ; 3.873 ;
; ADDR[4]    ; VALUE[1]    ; 3.758 ; 3.813 ; 3.813 ; 3.758 ;
; ADDR[4]    ; VALUE[2]    ; 3.930 ; 3.893 ; 3.893 ; 3.930 ;
; ADDR[4]    ; VALUE[3]    ; 3.847 ; 3.805 ; 3.805 ; 3.847 ;
; ADDR[4]    ; VALUE[4]    ; 3.679 ; 3.608 ; 3.608 ; 3.679 ;
; ADDR[4]    ; VALUE[5]    ; 3.887 ; 3.821 ; 3.821 ; 3.887 ;
; ADDR[5]    ; VALUE[0]    ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; ADDR[5]    ; VALUE[1]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; ADDR[5]    ; VALUE[2]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; ADDR[5]    ; VALUE[3]    ; 4.285 ; 4.136 ; 4.136 ; 4.285 ;
; ADDR[5]    ; VALUE[4]    ; 3.835 ; 3.756 ; 3.756 ; 3.835 ;
; ADDR[5]    ; VALUE[5]    ; 4.424 ; 4.086 ; 4.086 ; 4.424 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 7557     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 7557     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 1326  ; 1326 ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 364   ; 364  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Mar 12 17:14:17 2017
Info: Command: quartus_sta g07_stack -c g07_stack
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_stack.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.292     -1496.245 CLK 
Info (332146): Worst-case hold slack is 0.625
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.625         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -433.763 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.166
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.166      -612.556 CLK 
Info (332146): Worst-case hold slack is 0.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.241         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -353.532 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 413 megabytes
    Info: Processing ended: Sun Mar 12 17:14:18 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


