Classic Timing Analyzer report for LSM
Fri Dec 02 00:46:18 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                               ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 18.159 ns   ; F[2] ; _P ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5F256I8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; tpd                                                       ;
+-------+-------------------+-----------------+------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To   ;
+-------+-------------------+-----------------+------+------+
; N/A   ; None              ; 18.159 ns       ; F[2] ; _P   ;
; N/A   ; None              ; 18.085 ns       ; F[0] ; _P   ;
; N/A   ; None              ; 17.975 ns       ; Q[2] ; _P   ;
; N/A   ; None              ; 17.867 ns       ; Q[5] ; _P   ;
; N/A   ; None              ; 17.817 ns       ; F[2] ; S[5] ;
; N/A   ; None              ; 17.728 ns       ; F[0] ; S[5] ;
; N/A   ; None              ; 17.657 ns       ; P[3] ; _P   ;
; N/A   ; None              ; 17.624 ns       ; _Q   ; _P   ;
; N/A   ; None              ; 17.610 ns       ; P[2] ; _P   ;
; N/A   ; None              ; 17.570 ns       ; F[1] ; _P   ;
; N/A   ; None              ; 17.464 ns       ; F[2] ; S[7] ;
; N/A   ; None              ; 17.421 ns       ; _Q   ; S[5] ;
; N/A   ; None              ; 17.390 ns       ; F[0] ; S[7] ;
; N/A   ; None              ; 17.280 ns       ; Q[2] ; S[7] ;
; N/A   ; None              ; 17.215 ns       ; P[5] ; _P   ;
; N/A   ; None              ; 17.190 ns       ; Q[2] ; S[5] ;
; N/A   ; None              ; 17.172 ns       ; Q[5] ; S[7] ;
; N/A   ; None              ; 17.168 ns       ; Q[3] ; _P   ;
; N/A   ; None              ; 17.152 ns       ; Q[0] ; _P   ;
; N/A   ; None              ; 17.146 ns       ; Q[1] ; _P   ;
; N/A   ; None              ; 16.972 ns       ; F[2] ; S[4] ;
; N/A   ; None              ; 16.962 ns       ; P[3] ; S[7] ;
; N/A   ; None              ; 16.949 ns       ; Q[0] ; S[5] ;
; N/A   ; None              ; 16.943 ns       ; Q[1] ; S[5] ;
; N/A   ; None              ; 16.929 ns       ; _Q   ; S[7] ;
; N/A   ; None              ; 16.915 ns       ; P[2] ; S[7] ;
; N/A   ; None              ; 16.894 ns       ; F[2] ; S[6] ;
; N/A   ; None              ; 16.883 ns       ; F[0] ; S[4] ;
; N/A   ; None              ; 16.875 ns       ; F[1] ; S[7] ;
; N/A   ; None              ; 16.867 ns       ; F[1] ; S[5] ;
; N/A   ; None              ; 16.825 ns       ; P[2] ; S[5] ;
; N/A   ; None              ; 16.820 ns       ; F[0] ; S[6] ;
; N/A   ; None              ; 16.710 ns       ; Q[2] ; S[6] ;
; N/A   ; None              ; 16.639 ns       ; P[3] ; S[5] ;
; N/A   ; None              ; 16.602 ns       ; Q[5] ; S[6] ;
; N/A   ; None              ; 16.576 ns       ; _Q   ; S[4] ;
; N/A   ; None              ; 16.520 ns       ; P[5] ; S[7] ;
; N/A   ; None              ; 16.473 ns       ; Q[3] ; S[7] ;
; N/A   ; None              ; 16.457 ns       ; Q[0] ; S[7] ;
; N/A   ; None              ; 16.451 ns       ; Q[1] ; S[7] ;
; N/A   ; None              ; 16.392 ns       ; P[3] ; S[6] ;
; N/A   ; None              ; 16.371 ns       ; F[2] ; S[3] ;
; N/A   ; None              ; 16.359 ns       ; _Q   ; S[6] ;
; N/A   ; None              ; 16.345 ns       ; Q[2] ; S[4] ;
; N/A   ; None              ; 16.345 ns       ; P[2] ; S[6] ;
; N/A   ; None              ; 16.305 ns       ; F[1] ; S[6] ;
; N/A   ; None              ; 16.282 ns       ; F[0] ; S[3] ;
; N/A   ; None              ; 16.150 ns       ; Q[3] ; S[5] ;
; N/A   ; None              ; 16.104 ns       ; Q[0] ; S[4] ;
; N/A   ; None              ; 16.098 ns       ; Q[1] ; S[4] ;
; N/A   ; None              ; 16.034 ns       ; P[0] ; _P   ;
; N/A   ; None              ; 16.022 ns       ; F[1] ; S[4] ;
; N/A   ; None              ; 15.980 ns       ; P[2] ; S[4] ;
; N/A   ; None              ; 15.975 ns       ; _Q   ; S[3] ;
; N/A   ; None              ; 15.950 ns       ; P[5] ; S[6] ;
; N/A   ; None              ; 15.903 ns       ; Q[3] ; S[6] ;
; N/A   ; None              ; 15.887 ns       ; Q[0] ; S[6] ;
; N/A   ; None              ; 15.881 ns       ; Q[1] ; S[6] ;
; N/A   ; None              ; 15.831 ns       ; P[0] ; S[5] ;
; N/A   ; None              ; 15.794 ns       ; P[3] ; S[4] ;
; N/A   ; None              ; 15.675 ns       ; F[2] ; S[2] ;
; N/A   ; None              ; 15.586 ns       ; F[0] ; S[2] ;
; N/A   ; None              ; 15.503 ns       ; Q[0] ; S[3] ;
; N/A   ; None              ; 15.500 ns       ; Q[2] ; S[3] ;
; N/A   ; None              ; 15.497 ns       ; Q[1] ; S[3] ;
; N/A   ; None              ; 15.421 ns       ; F[1] ; S[3] ;
; N/A   ; None              ; 15.339 ns       ; P[0] ; S[7] ;
; N/A   ; None              ; 15.305 ns       ; Q[3] ; S[4] ;
; N/A   ; None              ; 15.279 ns       ; _Q   ; S[2] ;
; N/A   ; None              ; 15.154 ns       ; Q[6] ; _P   ;
; N/A   ; None              ; 15.135 ns       ; P[2] ; S[3] ;
; N/A   ; None              ; 15.056 ns       ; Q[2] ; S[2] ;
; N/A   ; None              ; 14.987 ns       ; P[6] ; _P   ;
; N/A   ; None              ; 14.986 ns       ; P[0] ; S[4] ;
; N/A   ; None              ; 14.807 ns       ; Q[0] ; S[2] ;
; N/A   ; None              ; 14.801 ns       ; Q[1] ; S[2] ;
; N/A   ; None              ; 14.769 ns       ; P[0] ; S[6] ;
; N/A   ; None              ; 14.725 ns       ; F[1] ; S[2] ;
; N/A   ; None              ; 14.691 ns       ; P[2] ; S[2] ;
; N/A   ; None              ; 14.459 ns       ; Q[6] ; S[7] ;
; N/A   ; None              ; 14.385 ns       ; P[0] ; S[3] ;
; N/A   ; None              ; 14.292 ns       ; P[6] ; S[7] ;
; N/A   ; None              ; 14.291 ns       ; P[3] ; S[3] ;
; N/A   ; None              ; 13.889 ns       ; Q[6] ; S[6] ;
; N/A   ; None              ; 13.802 ns       ; Q[3] ; S[3] ;
; N/A   ; None              ; 13.722 ns       ; P[6] ; S[6] ;
; N/A   ; None              ; 13.689 ns       ; P[0] ; S[2] ;
; N/A   ; None              ; 13.442 ns       ; Q[5] ; S[5] ;
; N/A   ; None              ; 13.418 ns       ; F[2] ; S[0] ;
; N/A   ; None              ; 13.344 ns       ; F[0] ; S[0] ;
; N/A   ; None              ; 13.340 ns       ; F[2] ; S[1] ;
; N/A   ; None              ; 13.229 ns       ; F[0] ; S[1] ;
; N/A   ; None              ; 13.033 ns       ; P[1] ; _P   ;
; N/A   ; None              ; 12.922 ns       ; _Q   ; S[1] ;
; N/A   ; None              ; 12.830 ns       ; P[1] ; S[5] ;
; N/A   ; None              ; 12.829 ns       ; F[1] ; S[0] ;
; N/A   ; None              ; 12.823 ns       ; Q[1] ; S[1] ;
; N/A   ; None              ; 12.790 ns       ; P[5] ; S[5] ;
; N/A   ; None              ; 12.747 ns       ; F[1] ; S[1] ;
; N/A   ; None              ; 12.605 ns       ; Q[7] ; S[7] ;
; N/A   ; None              ; 12.559 ns       ; Q[0] ; S[0] ;
; N/A   ; None              ; 12.554 ns       ; Q[7] ; _P   ;
; N/A   ; None              ; 12.450 ns       ; Q[0] ; S[1] ;
; N/A   ; None              ; 12.338 ns       ; P[1] ; S[7] ;
; N/A   ; None              ; 12.045 ns       ; _Q   ; S[0] ;
; N/A   ; None              ; 11.985 ns       ; P[1] ; S[4] ;
; N/A   ; None              ; 11.907 ns       ; P[0] ; S[0] ;
; N/A   ; None              ; 11.768 ns       ; P[1] ; S[6] ;
; N/A   ; None              ; 11.758 ns       ; Q[4] ; _P   ;
; N/A   ; None              ; 11.384 ns       ; P[1] ; S[3] ;
; N/A   ; None              ; 11.332 ns       ; P[0] ; S[1] ;
; N/A   ; None              ; 11.063 ns       ; Q[4] ; S[7] ;
; N/A   ; None              ; 11.054 ns       ; P[4] ; _P   ;
; N/A   ; None              ; 10.688 ns       ; P[1] ; S[2] ;
; N/A   ; None              ; 10.497 ns       ; Q[4] ; S[5] ;
; N/A   ; None              ; 10.493 ns       ; Q[4] ; S[6] ;
; N/A   ; None              ; 10.359 ns       ; P[4] ; S[7] ;
; N/A   ; None              ; 10.228 ns       ; Q[4] ; S[4] ;
; N/A   ; None              ; 9.793 ns        ; P[4] ; S[5] ;
; N/A   ; None              ; 9.789 ns        ; P[4] ; S[6] ;
; N/A   ; None              ; 9.410 ns        ; P[4] ; S[4] ;
; N/A   ; None              ; 8.710 ns        ; P[1] ; S[1] ;
; N/A   ; None              ; 8.308 ns        ; P[7] ; S[7] ;
; N/A   ; None              ; 7.692 ns        ; P[7] ; _P   ;
+-------+-------------------+-----------------+------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 02 00:46:18 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off LSM -c LSM --timing_analysis_only
Info: Longest tpd from source pin "F[2]" to destination pin "_P" is 18.159 ns
    Info: 1: + IC(0.000 ns) + CELL(0.915 ns) = 0.915 ns; Loc. = PIN_K5; Fanout = 16; PIN Node = 'F[2]'
    Info: 2: + IC(6.174 ns) + CELL(0.646 ns) = 7.735 ns; Loc. = LCCOMB_X4_Y4_N20; Fanout = 2; COMB Node = 'LSMi:inst3|LN:inst1|y:inst1|inst13~1'
    Info: 3: + IC(1.074 ns) + CELL(0.529 ns) = 9.338 ns; Loc. = LCCOMB_X3_Y5_N10; Fanout = 3; COMB Node = 'LSMi:inst3|FSUM:inst|7~0'
    Info: 4: + IC(0.729 ns) + CELL(0.370 ns) = 10.437 ns; Loc. = LCCOMB_X2_Y5_N16; Fanout = 1; COMB Node = 'LSMi:inst6|FP:inst2|inst4~0'
    Info: 5: + IC(0.399 ns) + CELL(0.651 ns) = 11.487 ns; Loc. = LCCOMB_X2_Y5_N2; Fanout = 2; COMB Node = 'LSMi:inst6|FP:inst2|inst4~1'
    Info: 6: + IC(0.380 ns) + CELL(0.624 ns) = 12.491 ns; Loc. = LCCOMB_X2_Y5_N8; Fanout = 2; COMB Node = 'LSMi:inst6|FP:inst2|inst4~2'
    Info: 7: + IC(0.381 ns) + CELL(0.624 ns) = 13.496 ns; Loc. = LCCOMB_X2_Y5_N26; Fanout = 1; COMB Node = 'LSMi:inst7|FP:inst2|inst4~1'
    Info: 8: + IC(1.627 ns) + CELL(3.036 ns) = 18.159 ns; Loc. = PIN_D3; Fanout = 0; PIN Node = '_P'
    Info: Total cell delay = 7.395 ns ( 40.72 % )
    Info: Total interconnect delay = 10.764 ns ( 59.28 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Fri Dec 02 00:46:18 2011
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


