[Inputs]
clkIn
[Outputs]
dClk
[BiDir]
[ATTRIBUTES]
VeriModel clockDoubler

