module p2(HEX0);

reg [17:0] SW;
output [0:6] HEX0;
reg [4:0] endereco;
reg [7:0] dado;
reg escrita;
wire [7:0] saida;


memoram ram(.address(endereco),
	.clock(SW[17]),
	.data(dado),
	.wren(escrita),
	.q(saida));
	

decodificadorComportamental d(saida[3:0], HEX0);
	
initial begin
	endereco = 0;
	dado = 9;
	SW[17] = 0; 
	$monitor("%b | %0d | %0d",saida, SW[17], escrita);
end

always @(posedge SW[17]) begin
	escrita = ~escrita;
end

always begin
	#1; SW[17] = ~SW[17]; 
end

endmodule