/home/etudiants/master1/adrien.failler/FPGA/TP1/exo1_prj/solution1/csynth.tcl:18:9: warning: HLS pragma dump _XLX_SEP_ PragmaIsValid=1_XLX_SEP_ PragmaType=top_XLX_SEP_ PragmaContext=directive_XLX_SEP_ PragmaFunction=exo1_XLX_SEP_ PragmaOptions=name=exo1_XLX_SEP_ [-Wdump-hls-pragmas]
#pragma HLSDIRECTIVE TOP name=exo1
        ^
/home/etudiants/master1/adrien.failler/FPGA/TP1/exo1_prj/solution1/directives.tcl:7:9: warning: HLS pragma dump _XLX_SEP_ PragmaIsValid=1_XLX_SEP_ PragmaType=top_XLX_SEP_ PragmaContext=directive_XLX_SEP_ PragmaFunction=exo1_XLX_SEP_ PragmaOptions=name=exo1_XLX_SEP_ [-Wdump-hls-pragmas]
#pragma HLSDIRECTIVE TOP name=exo1
        ^
/home/etudiants/master1/adrien.failler/FPGA/TP1/exo1_prj/solution1/directives.tcl:8:9: warning: HLS pragma dump _XLX_SEP_ PragmaIsValid=1_XLX_SEP_ PragmaType=pipeline_XLX_SEP_ PragmaContext=directive_XLX_SEP_ PragmaFunction=exo1_XLX_SEP_ PragmaOptions=_XLX_SEP_ [-Wdump-hls-pragmas]
#pragma HLSDIRECTIVE PIPELINE
        ^
3 warnings generated.
