Timing Analyzer report for weather_sensor
Tue Feb 06 20:52:18 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.41 MHz ; 145.41 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.877 ; -748.800           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -289.991                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                      ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.877 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.266      ;
; -5.728 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.079     ; 6.650      ;
; -5.720 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.079     ; 6.642      ;
; -5.717 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.106      ;
; -5.716 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.124      ;
; -5.715 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.123      ;
; -5.714 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.122      ;
; -5.714 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.122      ;
; -5.713 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 7.121      ;
; -5.713 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.121      ;
; -5.712 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.407      ; 7.120      ;
; -5.712 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.407      ; 7.120      ;
; -5.698 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.388      ; 7.087      ;
; -5.698 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.087      ;
; -5.698 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.388      ; 7.087      ;
; -5.697 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.086      ;
; -5.697 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.086      ;
; -5.695 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.084      ;
; -5.694 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.083      ;
; -5.694 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.083      ;
; -5.688 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.389      ; 7.078      ;
; -5.685 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.406      ; 7.092      ;
; -5.684 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.406      ; 7.091      ;
; -5.683 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.406      ; 7.090      ;
; -5.683 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.406      ; 7.090      ;
; -5.681 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.406      ; 7.088      ;
; -5.680 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.406      ; 7.087      ;
; -5.673 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.406      ; 7.080      ;
; -5.673 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.406      ; 7.080      ;
; -5.666 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.079     ; 6.588      ;
; -5.664 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.079     ; 6.586      ;
; -5.662 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.079     ; 6.584      ;
; -5.653 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.388      ; 7.042      ;
; -5.609 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.999      ;
; -5.596 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.079     ; 6.518      ;
; -5.588 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.079     ; 6.510      ;
; -5.556 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.964      ;
; -5.555 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.963      ;
; -5.554 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.962      ;
; -5.554 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.962      ;
; -5.553 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.961      ;
; -5.553 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.961      ;
; -5.552 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.960      ;
; -5.552 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.960      ;
; -5.538 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.388      ; 6.927      ;
; -5.538 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.927      ;
; -5.538 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.388      ; 6.927      ;
; -5.537 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.926      ;
; -5.537 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.926      ;
; -5.535 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.924      ;
; -5.534 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.923      ;
; -5.534 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.923      ;
; -5.534 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.079     ; 6.456      ;
; -5.532 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.079     ; 6.454      ;
; -5.530 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.079     ; 6.452      ;
; -5.527 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.936      ;
; -5.526 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.935      ;
; -5.525 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.934      ;
; -5.525 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.934      ;
; -5.525 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.406      ; 6.932      ;
; -5.524 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.408      ; 6.933      ;
; -5.524 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.933      ;
; -5.524 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.406      ; 6.931      ;
; -5.523 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.408      ; 6.932      ;
; -5.523 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.408      ; 6.932      ;
; -5.523 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.406      ; 6.930      ;
; -5.523 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.406      ; 6.930      ;
; -5.521 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.406      ; 6.928      ;
; -5.520 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.406      ; 6.927      ;
; -5.513 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.406      ; 6.920      ;
; -5.513 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.406      ; 6.920      ;
; -5.509 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.389      ; 6.899      ;
; -5.509 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.899      ;
; -5.509 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.389      ; 6.899      ;
; -5.508 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.898      ;
; -5.508 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.898      ;
; -5.506 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.896      ;
; -5.505 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.895      ;
; -5.505 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.389      ; 6.895      ;
; -5.496 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.904      ;
; -5.495 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.903      ;
; -5.494 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.902      ;
; -5.494 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.902      ;
; -5.492 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.900      ;
; -5.492 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.900      ;
; -5.491 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.899      ;
; -5.491 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.899      ;
; -5.490 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.898      ;
; -5.490 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.898      ;
; -5.489 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.897      ;
; -5.489 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.897      ;
; -5.488 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.407      ; 6.896      ;
; -5.488 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.896      ;
; -5.484 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.892      ;
; -5.484 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.892      ;
; -5.483 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.872      ;
; -5.474 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.388      ; 6.863      ;
; -5.474 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.863      ;
; -5.474 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.388      ; 6.863      ;
; -5.473 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.388      ; 6.862      ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|new_io_reg            ; one_wire:dht22_one_wire|new_io_reg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.523 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.816      ;
; 0.524 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.818      ;
; 0.670 ; one_wire:dht22_one_wire|state.ST_DONE         ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.962      ;
; 0.713 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.007      ;
; 0.723 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.017      ;
; 0.724 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.018      ;
; 0.743 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; en_dht22                                      ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.760 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; one_wire_count[19]                            ; one_wire_count[19]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; one_wire_count[17]                            ; one_wire_count[17]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; one_wire_count[25]                            ; one_wire_count[25]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.44 MHz ; 154.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.475 ; -686.462          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -289.991                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                       ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.475 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.853      ;
; -5.334 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.712      ;
; -5.322 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.070     ; 6.254      ;
; -5.314 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.070     ; 6.246      ;
; -5.311 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.698      ;
; -5.311 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.070     ; 6.243      ;
; -5.310 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.070     ; 6.242      ;
; -5.309 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.696      ;
; -5.309 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.696      ;
; -5.308 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.695      ;
; -5.308 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.695      ;
; -5.307 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.694      ;
; -5.307 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.070     ; 6.239      ;
; -5.306 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.693      ;
; -5.306 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.693      ;
; -5.295 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.673      ;
; -5.293 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.671      ;
; -5.293 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.671      ;
; -5.292 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.670      ;
; -5.292 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.670      ;
; -5.292 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.670      ;
; -5.290 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.668      ;
; -5.289 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.667      ;
; -5.288 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.666      ;
; -5.277 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.663      ;
; -5.276 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.662      ;
; -5.275 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.661      ;
; -5.274 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.660      ;
; -5.273 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.659      ;
; -5.272 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.658      ;
; -5.265 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.651      ;
; -5.264 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.650      ;
; -5.228 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.606      ;
; -5.189 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.070     ; 6.121      ;
; -5.181 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.070     ; 6.113      ;
; -5.178 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.070     ; 6.110      ;
; -5.177 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.070     ; 6.109      ;
; -5.174 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.070     ; 6.106      ;
; -5.170 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.557      ;
; -5.168 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.555      ;
; -5.168 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.555      ;
; -5.167 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.554      ;
; -5.167 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.554      ;
; -5.166 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.553      ;
; -5.165 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.552      ;
; -5.165 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.552      ;
; -5.159 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.537      ;
; -5.152 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.530      ;
; -5.152 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.530      ;
; -5.151 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.529      ;
; -5.151 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.529      ;
; -5.151 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.529      ;
; -5.149 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.527      ;
; -5.148 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.526      ;
; -5.147 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.525      ;
; -5.136 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.522      ;
; -5.135 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.521      ;
; -5.134 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.520      ;
; -5.133 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.519      ;
; -5.132 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.518      ;
; -5.131 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.518      ;
; -5.131 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.517      ;
; -5.129 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.516      ;
; -5.129 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.516      ;
; -5.128 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.515      ;
; -5.128 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.515      ;
; -5.127 ; one_wire:dht22_one_wire|clks[6]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.505      ;
; -5.127 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.514      ;
; -5.126 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.513      ;
; -5.126 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.513      ;
; -5.124 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.510      ;
; -5.123 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.509      ;
; -5.113 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.491      ;
; -5.113 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.491      ;
; -5.112 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.490      ;
; -5.112 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.490      ;
; -5.112 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.490      ;
; -5.110 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.488      ;
; -5.109 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.487      ;
; -5.109 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.487      ;
; -5.108 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.486      ;
; -5.105 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.483      ;
; -5.097 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.483      ;
; -5.096 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.482      ;
; -5.095 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.481      ;
; -5.094 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.384      ; 6.480      ;
; -5.093 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.479      ;
; -5.092 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.478      ;
; -5.085 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.471      ;
; -5.084 ; one_wire:dht22_one_wire|clks[4]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.384      ; 6.470      ;
; -5.064 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.451      ;
; -5.062 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.449      ;
; -5.062 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.449      ;
; -5.061 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.448      ;
; -5.061 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.448      ;
; -5.060 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.447      ;
; -5.059 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.385      ; 6.446      ;
; -5.059 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.385      ; 6.446      ;
; -5.046 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.376      ; 6.424      ;
; -5.046 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.376      ; 6.424      ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|new_io_reg            ; one_wire:dht22_one_wire|new_io_reg            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.469 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.482 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.485 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.490 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.623 ; one_wire:dht22_one_wire|state.ST_DONE         ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.890      ;
; 0.661 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.930      ;
; 0.666 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[1]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.935      ;
; 0.666 ; en_dht22                                      ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.932      ;
; 0.670 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.939      ;
; 0.692 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.704 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; one_wire_count[17]                            ; one_wire_count[17]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; one_wire_count[25]                            ; one_wire_count[25]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; one_wire_count[19]                            ; one_wire_count[19]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.920 ; -218.719          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -254.608                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                       ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.920 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 3.059      ;
; -1.913 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.866      ;
; -1.910 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.153      ; 3.050      ;
; -1.907 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.034     ; 2.860      ;
; -1.906 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.859      ;
; -1.904 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.034     ; 2.857      ;
; -1.902 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.034     ; 2.855      ;
; -1.885 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.035      ;
; -1.883 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.033      ;
; -1.882 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.032      ;
; -1.881 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.031      ;
; -1.880 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.030      ;
; -1.880 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.030      ;
; -1.879 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.029      ;
; -1.879 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.029      ;
; -1.876 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.025      ;
; -1.875 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.024      ;
; -1.875 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.024      ;
; -1.875 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.026      ;
; -1.874 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.023      ;
; -1.873 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.022      ;
; -1.873 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.024      ;
; -1.872 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.021      ;
; -1.872 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.153      ; 3.012      ;
; -1.872 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.023      ;
; -1.871 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 1.000        ; -0.034     ; 2.824      ;
; -1.871 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.022      ;
; -1.870 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.164      ; 3.021      ;
; -1.870 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.021      ;
; -1.869 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.164      ; 3.020      ;
; -1.869 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.164      ; 3.020      ;
; -1.866 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.016      ;
; -1.865 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.014      ;
; -1.865 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 1.000        ; -0.034     ; 2.818      ;
; -1.865 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.015      ;
; -1.865 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.015      ;
; -1.864 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.013      ;
; -1.864 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.817      ;
; -1.864 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.163      ; 3.014      ;
; -1.863 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.013      ;
; -1.862 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.152      ; 3.001      ;
; -1.862 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.152      ; 3.001      ;
; -1.862 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.152      ; 3.001      ;
; -1.862 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 1.000        ; -0.034     ; 2.815      ;
; -1.862 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.012      ;
; -1.861 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.152      ; 3.000      ;
; -1.861 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.152      ; 3.000      ;
; -1.860 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 1.000        ; -0.034     ; 2.813      ;
; -1.857 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.996      ;
; -1.857 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.996      ;
; -1.857 ; one_wire:dht22_one_wire|clks[0]          ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.996      ;
; -1.855 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.005      ;
; -1.854 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.993      ;
; -1.854 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.163      ; 3.004      ;
; -1.852 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.992      ;
; -1.852 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.992      ;
; -1.852 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.992      ;
; -1.851 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.991      ;
; -1.851 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.991      ;
; -1.847 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.987      ;
; -1.847 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.987      ;
; -1.847 ; one_wire:dht22_one_wire|clk_stamp_reg[2] ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.987      ;
; -1.844 ; one_wire:dht22_one_wire|clks[2]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.983      ;
; -1.837 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.988      ;
; -1.835 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.986      ;
; -1.834 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.985      ;
; -1.833 ; dec_to_bcd:dht22_data_bcd|num_reg[2]     ; dec_to_bcd:dht22_data_bcd|num_reg[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.784      ;
; -1.833 ; dec_to_bcd:dht22_data_bcd|num_reg[2]     ; dec_to_bcd:dht22_data_bcd|num_reg[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.784      ;
; -1.833 ; dec_to_bcd:dht22_data_bcd|num_reg[2]     ; dec_to_bcd:dht22_data_bcd|num_reg[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.784      ;
; -1.833 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.984      ;
; -1.832 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.164      ; 2.983      ;
; -1.832 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.983      ;
; -1.831 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.164      ; 2.982      ;
; -1.831 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.164      ; 2.982      ;
; -1.828 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.978      ;
; -1.827 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.977      ;
; -1.827 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.977      ;
; -1.826 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.976      ;
; -1.825 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.975      ;
; -1.824 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.974      ;
; -1.823 ; one_wire:dht22_one_wire|clks[5]          ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 2.962      ;
; -1.819 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.969      ;
; -1.818 ; dec_to_bcd:dht22_data_bcd|num_reg[3]     ; dec_to_bcd:dht22_data_bcd|num_reg[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.769      ;
; -1.818 ; dec_to_bcd:dht22_data_bcd|num_reg[3]     ; dec_to_bcd:dht22_data_bcd|num_reg[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.769      ;
; -1.818 ; dec_to_bcd:dht22_data_bcd|num_reg[3]     ; dec_to_bcd:dht22_data_bcd|num_reg[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.769      ;
; -1.817 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.967      ;
; -1.817 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.967      ;
; -1.816 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.966      ;
; -1.816 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.966      ;
; -1.815 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.965      ;
; -1.814 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.954      ;
; -1.814 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.954      ;
; -1.814 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.954      ;
; -1.814 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.964      ;
; -1.814 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.964      ;
; -1.813 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.953      ;
; -1.813 ; one_wire:dht22_one_wire|clk_stamp_reg[0] ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 1.000        ; 0.153      ; 2.953      ;
; -1.813 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 1.000        ; 0.163      ; 2.963      ;
; -1.813 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 1.000        ; 0.163      ; 2.963      ;
; -1.810 ; one_wire:dht22_one_wire|clks[1]          ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 1.000        ; 0.162      ; 2.959      ;
+--------+------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[8]      ; one_wire:dht22_one_wire|data_buff_reg[8]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[0]      ; one_wire:dht22_one_wire|data_buff_reg[0]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[24]     ; one_wire:dht22_one_wire|data_buff_reg[24]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[16]     ; one_wire:dht22_one_wire|data_buff_reg[16]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[9]      ; one_wire:dht22_one_wire|data_buff_reg[9]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[1]      ; one_wire:dht22_one_wire|data_buff_reg[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[25]     ; one_wire:dht22_one_wire|data_buff_reg[25]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[17]     ; one_wire:dht22_one_wire|data_buff_reg[17]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[14]     ; one_wire:dht22_one_wire|data_buff_reg[14]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[6]      ; one_wire:dht22_one_wire|data_buff_reg[6]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[30]     ; one_wire:dht22_one_wire|data_buff_reg[30]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[22]     ; one_wire:dht22_one_wire|data_buff_reg[22]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[7]      ; one_wire:dht22_one_wire|data_buff_reg[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[15]     ; one_wire:dht22_one_wire|data_buff_reg[15]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[23]     ; one_wire:dht22_one_wire|data_buff_reg[23]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff_reg[31]     ; one_wire:dht22_one_wire|data_buff_reg[31]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[33]     ; one_wire:dht22_one_wire|data_buff_reg[33]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[32]     ; one_wire:dht22_one_wire|data_buff_reg[32]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[35]     ; one_wire:dht22_one_wire|data_buff_reg[35]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[34]     ; one_wire:dht22_one_wire|data_buff_reg[34]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[36]     ; one_wire:dht22_one_wire|data_buff_reg[36]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[37]     ; one_wire:dht22_one_wire|data_buff_reg[37]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[39]     ; one_wire:dht22_one_wire|data_buff_reg[39]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[38]     ; one_wire:dht22_one_wire|data_buff_reg[38]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[10]     ; one_wire:dht22_one_wire|data_buff_reg[10]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[2]      ; one_wire:dht22_one_wire|data_buff_reg[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[18]     ; one_wire:dht22_one_wire|data_buff_reg[18]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[26]     ; one_wire:dht22_one_wire|data_buff_reg[26]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[3]      ; one_wire:dht22_one_wire|data_buff_reg[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[11]     ; one_wire:dht22_one_wire|data_buff_reg[11]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[19]     ; one_wire:dht22_one_wire|data_buff_reg[19]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[27]     ; one_wire:dht22_one_wire|data_buff_reg[27]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[4]      ; one_wire:dht22_one_wire|data_buff_reg[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[12]     ; one_wire:dht22_one_wire|data_buff_reg[12]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[28]     ; one_wire:dht22_one_wire|data_buff_reg[28]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[20]     ; one_wire:dht22_one_wire|data_buff_reg[20]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[13]     ; one_wire:dht22_one_wire|data_buff_reg[13]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[5]      ; one_wire:dht22_one_wire|data_buff_reg[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[29]     ; one_wire:dht22_one_wire|data_buff_reg[29]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff_reg[21]     ; one_wire:dht22_one_wire|data_buff_reg[21]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|new_io_reg            ; one_wire:dht22_one_wire|new_io_reg            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|io_reg                ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.210 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.212 ; one_wire:dht22_one_wire|bit_count_reg[5]      ; one_wire:dht22_one_wire|bit_count_reg[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.267 ; one_wire:dht22_one_wire|state.ST_DONE         ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.277 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.280 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.283 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; en_dht22                                      ; one_wire:dht22_one_wire|io_reg                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.402      ;
; 0.297 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.303 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.877   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.877   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -748.8   ; 0.0   ; 0.0      ; 0.0     ; -289.991            ;
;  clk             ; -748.800 ; 0.000 ; N/A      ; N/A     ; -289.991            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24610    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24610    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 192   ; 192  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 200   ; 200  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Feb 06 20:52:16 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.877
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.877            -748.800 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.991 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.475
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.475            -686.462 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.991 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.920
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.920            -218.719 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -254.608 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4732 megabytes
    Info: Processing ended: Tue Feb 06 20:52:18 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


