Fitter report for A25_top
Tue Apr 04 10:26:17 2017
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. GXB Receiver Summary
 22. GXB Receiver Channel
 23. GXB Transmitter Summary
 24. GXB Transmitter Channel
 25. PCI Express Hard-IP Blocks
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Non-Global High Fan-Out Signals
 32. Fitter RAM Summary
 33. |A25_top|iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component|altsyncram_0bk1:auto_generated|ALTSYNCRAM
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 04 10:26:17 2017           ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Standard Edition ;
; Revision Name                      ; A25_top                                         ;
; Top-level Entity Name              ; A25_top                                         ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX30CF23I7                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,793 / 29,440 ( 26 % )                         ;
;     Total combinational functions  ; 6,386 / 29,440 ( 22 % )                         ;
;     Dedicated logic registers      ; 4,806 / 29,440 ( 16 % )                         ;
; Total registers                    ; 4806                                            ;
; Total pins                         ; 204 / 287 ( 71 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 225,300 / 1,105,920 ( 20 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 160 ( 0 % )                                 ;
; Total GXB Receiver Channel PCS     ; 1 / 4 ( 25 % )                                  ;
; Total GXB Receiver Channel PMA     ; 1 / 4 ( 25 % )                                  ;
; Total GXB Transmitter Channel PCS  ; 1 / 4 ( 25 % )                                  ;
; Total GXB Transmitter Channel PMA  ; 1 / 4 ( 25 % )                                  ;
; Total PLLs                         ; 2 / 6 ( 33 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                   ;
+----------------------------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                                                      ; Default Value                         ;
+----------------------------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX30CF23I7                                               ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                                            ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                                            ; 0.0                                   ;
; Device Migration List                                                      ; EP4CGX30CF23I7,EP4CGX150CF23I7,EP4CGX75CF23I7,EP4CGX50CF23I7 ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                                                  ;                                       ;
; SDO Pin                                                                    ; On                                                           ;                                       ;
; SCE Pin                                                                    ; On                                                           ;                                       ;
; DCLK Pin                                                                   ; On                                                           ;                                       ;
; Data[0] Pin                                                                ; On                                                           ;                                       ;
; Use smart compilation                                                      ; Off                                                          ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                           ; On                                    ;
; Enable compact report table                                                ; Off                                                          ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                                           ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                                       ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                                          ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                                          ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                                          ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                                                    ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                                           ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                                           ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                                          ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                                           ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                                          ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                                          ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                                       ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                                          ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                                                ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                                ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                                            ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                                          ; Off                                   ;
; PCI I/O                                                                    ; Off                                                          ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                                          ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                          ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                                         ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                                           ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                                          ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                          ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                          ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                          ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                                          ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                                          ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                          ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                                          ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                          ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                                                     ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                                       ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                         ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                                         ; Auto                                  ;
; Auto Global Clock                                                          ; On                                                           ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                                           ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                                          ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                        ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                                         ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                                           ; On                                    ;
; Optimize Design for Metastability                                          ; On                                                           ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                                                   ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                          ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                                          ; Off                                   ;
+----------------------------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.5%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; v2p_rstn        ; Missing drive strength ;
; sd3~ALTERA_DCLK ; Missing drive strength ;
; sd3~ALTERA_SCE  ; Missing drive strength ;
; sd3~ALTERA_SDO  ; Missing drive strength ;
; fpga_test[1]    ; Missing drive strength ;
; fpga_test[2]    ; Missing drive strength ;
; fpga_test[3]    ; Missing drive strength ;
; fpga_test[4]    ; Missing drive strength ;
; fpga_test[5]    ; Missing drive strength ;
+-----------------+------------------------+


+-------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                   ;
+-----------------------+----------------+--------------+--------------+---------------+----------------+
; Name                  ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+-----------------------+----------------+--------------+--------------+---------------+----------------+
; Location              ;                ;              ; pcie_rx[1]   ; PIN_T2        ; QSF Assignment ;
; Location              ;                ;              ; pcie_rx[2]   ; PIN_M2        ; QSF Assignment ;
; Location              ;                ;              ; pcie_rx[3]   ; PIN_H2        ; QSF Assignment ;
; Location              ;                ;              ; pcie_tx[1]   ; PIN_P2        ; QSF Assignment ;
; Location              ;                ;              ; pcie_tx[2]   ; PIN_K2        ; QSF Assignment ;
; Location              ;                ;              ; pcie_tx[3]   ; PIN_F2        ; QSF Assignment ;
; Current Strength      ; A25_top        ;              ; vme_v2p_rstn ; 8MA           ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_rx[1]   ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_rx[2]   ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_rx[3]   ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_tx[1]   ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_tx[2]   ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard          ; A25_top        ;              ; pcie_tx[3]   ; 1.5-V PCML    ; QSF Assignment ;
; Weak Pull-Up Resistor ; A25_top        ;              ; gpio         ; ON            ; QSF Assignment ;
+-----------------------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11968 ) ; 0.00 % ( 0 / 11968 )       ; 0.00 % ( 0 / 11968 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11968 ) ; 0.00 % ( 0 / 11968 )       ; 0.00 % ( 0 / 11968 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11951 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/github/A25_VME/Synthesis/A25_top.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 7,793 / 29,440 ( 26 % )      ;
;     -- Combinational with no register       ; 2987                         ;
;     -- Register only                        ; 1407                         ;
;     -- Combinational with a register        ; 3399                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 3045                         ;
;     -- 3 input functions                    ; 1814                         ;
;     -- <=2 input functions                  ; 1527                         ;
;     -- Register only                        ; 1407                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 5411                         ;
;     -- arithmetic mode                      ; 975                          ;
;                                             ;                              ;
; Total registers*                            ; 4,806 / 30,776 ( 16 % )      ;
;     -- Dedicated logic registers            ; 4,806 / 29,440 ( 16 % )      ;
;     -- I/O registers                        ; 0 / 1,336 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 733 / 1,840 ( 40 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 204 / 287 ( 71 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                 ; 2 / 17 ( 12 % )              ;
;                                             ;                              ;
; Global signals                              ; 14                           ;
; M9Ks                                        ; 33 / 120 ( 28 % )            ;
; Total block memory bits                     ; 225,300 / 1,105,920 ( 20 % ) ;
; Total block memory implementation bits      ; 304,128 / 1,105,920 ( 28 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )              ;
; PLLs                                        ; 2 / 6 ( 33 % )               ;
; Global clocks                               ; 14 / 30 ( 47 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                   ; 1 / 4 ( 25 % )               ;
; GXB Receiver channel PMAs                   ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PCSs                ; 1 / 4 ( 25 % )               ;
; GXB Transmitter channel PMAs                ; 1 / 4 ( 25 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 6.1% / 5.7% / 6.5%           ;
; Peak interconnect usage (total/H/V)         ; 23.3% / 22.9% / 25.9%        ;
; Maximum fan-out                             ; 2655                         ;
; Highest non-global fan-out                  ; 1345                         ;
; Total fan-out                               ; 42216                        ;
; Average fan-out                             ; 3.28                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7793 / 29440 ( 26 % ) ; 0 / 29440 ( 0 % )              ;
;     -- Combinational with no register       ; 2987                  ; 0                              ;
;     -- Register only                        ; 1407                  ; 0                              ;
;     -- Combinational with a register        ; 3399                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3045                  ; 0                              ;
;     -- 3 input functions                    ; 1814                  ; 0                              ;
;     -- <=2 input functions                  ; 1527                  ; 0                              ;
;     -- Register only                        ; 1407                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5411                  ; 0                              ;
;     -- arithmetic mode                      ; 975                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4806                  ; 0                              ;
;     -- Dedicated logic registers            ; 4806 / 29440 ( 16 % ) ; 0 / 29440 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 733 / 1840 ( 40 % )   ; 0 / 1840 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 204                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 160 ( 0 % )       ; 0 / 160 ( 0 % )                ;
; Total memory bits                           ; 225300                ; 0                              ;
; Total RAM block bits                        ; 304128                ; 0                              ;
; PLL                                         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; M9K                                         ; 33 / 120 ( 27 % )     ; 0 / 120 ( 0 % )                ;
; ASMI block                                  ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 8 / 38 ( 21 % )       ; 6 / 38 ( 15 % )                ;
; GXB Central control unit                    ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Calibration block                           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 5435                  ; 99                             ;
;     -- Registered Input Connections         ; 4997                  ; 0                              ;
;     -- Output Connections                   ; 192                   ; 5342                           ;
;     -- Registered Output Connections        ; 79                    ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 42451                 ; 7891                           ;
;     -- Registered Connections               ; 21572                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 186                   ; 5441                           ;
;     -- hard_block:auto_generated_inst       ; 5441                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 38                    ; 99                             ;
;     -- Output Ports                         ; 70                    ; 133                            ;
;     -- Bidir Ports                          ; 93                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 7                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                                                                                                                                                                                                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_16mhz                                                                                                                                                                                                  ; M22   ; 5        ; 81           ; 34           ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; hreset_n                                                                                                                                                                                                   ; AB3   ; 3        ; 10           ; 0            ; 14           ; 1345                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; pcie_rx[0]                                                                                                                                                                                                 ; Y2    ; QL0      ; 0            ; 5            ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; pcie_rx[0](n)                                                                                                                                                                                              ; Y1    ; QL0      ; 0            ; 5            ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ; no        ;
; refclk                                                                                                                                                                                                     ; M7    ; 3B       ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; User                 ; no        ;
; refclk(n)                                                                                                                                                                                                  ; N7    ; 3B       ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; HCSL         ; Off          ; --                        ; Fitter               ; no        ;
; vme_acfail_i_n                                                                                                                                                                                             ; A12   ; 7        ; 42           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_as_i_n                                                                                                                                                                                                 ; C16   ; 7        ; 61           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bbsy_i_n                                                                                                                                                                                               ; L14   ; 5        ; 81           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bclr_i_n                                                                                                                                                                                               ; L13   ; 5        ; 81           ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_berr_i_n                                                                                                                                                                                               ; C6    ; 8        ; 26           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bg_i_n[0]                                                                                                                                                                                              ; J13   ; 7        ; 44           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bg_i_n[1]                                                                                                                                                                                              ; G12   ; 7        ; 42           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bg_i_n[2]                                                                                                                                                                                              ; H13   ; 7        ; 44           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_bg_i_n[3]                                                                                                                                                                                              ; J14   ; 7        ; 49           ; 67           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_br_i_n[0]                                                                                                                                                                                              ; G14   ; 7        ; 52           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_br_i_n[1]                                                                                                                                                                                              ; A13   ; 7        ; 56           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_br_i_n[2]                                                                                                                                                                                              ; B12   ; 7        ; 52           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_br_i_n[3]                                                                                                                                                                                              ; C13   ; 7        ; 54           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ds_i_n[0]                                                                                                                                                                                              ; D9    ; 8        ; 15           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ds_i_n[1]                                                                                                                                                                                              ; E8    ; 8        ; 19           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_dtack_i_n                                                                                                                                                                                              ; A5    ; 8        ; 31           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ga[0]                                                                                                                                                                                                  ; AB4   ; 3        ; 19           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ga[1]                                                                                                                                                                                                  ; AB5   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ga[2]                                                                                                                                                                                                  ; AB6   ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ga[3]                                                                                                                                                                                                  ; AB7   ; 3        ; 22           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_ga[4]                                                                                                                                                                                                  ; AB8   ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_gap                                                                                                                                                                                                    ; AB9   ; 3        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_iack_i_n                                                                                                                                                                                               ; H14   ; 7        ; 49           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[1]                                                                                                                                                                                             ; H22   ; 6        ; 81           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[2]                                                                                                                                                                                             ; H21   ; 6        ; 81           ; 47           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[3]                                                                                                                                                                                             ; D22   ; 6        ; 81           ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[4]                                                                                                                                                                                             ; D21   ; 6        ; 81           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[5]                                                                                                                                                                                             ; A21   ; 6        ; 81           ; 58           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[6]                                                                                                                                                                                             ; B20   ; 6        ; 81           ; 59           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_irq_i_n[7]                                                                                                                                                                                             ; A16   ; 7        ; 61           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_retry_i_n                                                                                                                                                                                              ; Y22   ; 5        ; 81           ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_sysfail_i_n                                                                                                                                                                                            ; T22   ; 5        ; 81           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; vme_sysres_i_n                                                                                                                                                                                             ; V20   ; 5        ; 81           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; --                        ; User                 ; no        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 ; K4    ; 9        ; 3            ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off          ; --                        ; Fitter               ; no        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                                                                                                                                                                                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination  ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led_green_n                                                                                                                                                                                               ; D11   ; 8        ; 24           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_red_n                                                                                                                                                                                                 ; D10   ; 8        ; 15           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx[0]                                                                                                                                                                                                ; V2    ; QL0      ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_tx[0](n)                                                                                                                                                                                             ; V1    ; QL0      ; 0            ; 5            ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sr_a[0]                                                                                                                                                                                                   ; AA13  ; 4        ; 42           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[10]                                                                                                                                                                                                  ; W18   ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[11]                                                                                                                                                                                                  ; AB13  ; 4        ; 42           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[12]                                                                                                                                                                                                  ; T13   ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[13]                                                                                                                                                                                                  ; W13   ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[14]                                                                                                                                                                                                  ; Y13   ; 4        ; 42           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[15]                                                                                                                                                                                                  ; R14   ; 4        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[16]                                                                                                                                                                                                  ; T14   ; 4        ; 49           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[17]                                                                                                                                                                                                  ; U14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[18]                                                                                                                                                                                                  ; R13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[1]                                                                                                                                                                                                   ; AB14  ; 4        ; 44           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[2]                                                                                                                                                                                                   ; AB15  ; 4        ; 44           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[3]                                                                                                                                                                                                   ; AA15  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[4]                                                                                                                                                                                                   ; AB16  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[5]                                                                                                                                                                                                   ; AA16  ; 4        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[6]                                                                                                                                                                                                   ; Y20   ; 4        ; 70           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[7]                                                                                                                                                                                                   ; AA21  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[8]                                                                                                                                                                                                   ; W19   ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_a[9]                                                                                                                                                                                                   ; Y18   ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_adsc_n                                                                                                                                                                                                 ; T18   ; 5        ; 81           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_bw_n                                                                                                                                                                                                   ; Y19   ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_bwa_n                                                                                                                                                                                                  ; AB10  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_bwb_n                                                                                                                                                                                                  ; AB11  ; 3        ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_clk                                                                                                                                                                                                    ; H9    ; 8        ; 8            ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_cs1_n                                                                                                                                                                                                  ; T17   ; 5        ; 81           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sr_oe_n                                                                                                                                                                                                   ; W20   ; 5        ; 81           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v2p_rstn                                                                                                                                                                                                  ; AA4   ; 3        ; 10           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_a_dir                                                                                                                                                                                                 ; R17   ; 5        ; 81           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_a_oe_n                                                                                                                                                                                                ; T19   ; 5        ; 81           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_am_dir                                                                                                                                                                                                ; A17   ; 7        ; 58           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_am_oe_n                                                                                                                                                                                               ; B19   ; 6        ; 81           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_as_o_n                                                                                                                                                                                                ; B16   ; 7        ; 63           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_as_oe                                                                                                                                                                                                 ; G15   ; 7        ; 52           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bbsy_o                                                                                                                                                                                                ; M17   ; 5        ; 81           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bclr_o_n                                                                                                                                                                                              ; M13   ; 5        ; 81           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_berr_o                                                                                                                                                                                                ; A6    ; 8        ; 33           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bg_o_n[0]                                                                                                                                                                                             ; C11   ; 7        ; 47           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bg_o_n[1]                                                                                                                                                                                             ; C10   ; 7        ; 47           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bg_o_n[2]                                                                                                                                                                                             ; A11   ; 7        ; 44           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_bg_o_n[3]                                                                                                                                                                                             ; H12   ; 7        ; 40           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_br_o[0]                                                                                                                                                                                               ; C3    ; 8        ; 19           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_br_o[1]                                                                                                                                                                                               ; C4    ; 8        ; 19           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_br_o[2]                                                                                                                                                                                               ; D4    ; 8        ; 17           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_br_o[3]                                                                                                                                                                                               ; E5    ; 8        ; 17           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_d_dir                                                                                                                                                                                                 ; N19   ; 5        ; 81           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_d_oe_n                                                                                                                                                                                                ; R19   ; 5        ; 81           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_ds_o_n[0]                                                                                                                                                                                             ; B10   ; 7        ; 42           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_ds_o_n[1]                                                                                                                                                                                             ; C9    ; 8        ; 15           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_ds_oe                                                                                                                                                                                                 ; A10   ; 7        ; 42           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_dtack_o                                                                                                                                                                                               ; B6    ; 8        ; 29           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_iack_o_n                                                                                                                                                                                              ; C12   ; 7        ; 54           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[1]                                                                                                                                                                                              ; J20   ; 6        ; 81           ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[2]                                                                                                                                                                                              ; J19   ; 6        ; 81           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[3]                                                                                                                                                                                              ; E21   ; 6        ; 81           ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[4]                                                                                                                                                                                              ; E20   ; 6        ; 81           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[5]                                                                                                                                                                                              ; D19   ; 6        ; 81           ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[6]                                                                                                                                                                                              ; F18   ; 6        ; 81           ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_irq_o[7]                                                                                                                                                                                              ; F16   ; 7        ; 70           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_retry_o_n                                                                                                                                                                                             ; W21   ; 5        ; 81           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_retry_oe                                                                                                                                                                                              ; N22   ; 5        ; 81           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_scon                                                                                                                                                                                                  ; M18   ; 5        ; 81           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_sysclk                                                                                                                                                                                                ; AA22  ; 4        ; 68           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_sysfail_o                                                                                                                                                                                             ; M19   ; 5        ; 81           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vme_sysres_o                                                                                                                                                                                              ; N17   ; 5        ; 81           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off          ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK ; D3    ; 9        ; 3            ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off          ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SCE  ; J4    ; 9        ; 3            ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off          ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SDO  ; D1    ; 9        ; 3            ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off          ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                           ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; fpga_test[1] ; A2    ; 8        ; 31           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                             ;
; fpga_test[2] ; A1    ; 8        ; 26           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                             ;
; fpga_test[3] ; B1    ; 8        ; 26           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                             ;
; fpga_test[4] ; C2    ; 8        ; 24           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                             ;
; fpga_test[5] ; C1    ; 8        ; 24           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                             ;
; sr_d[0]      ; Y14   ; 4        ; 47           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[10]     ; AB20  ; 4        ; 65           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[11]     ; AA19  ; 4        ; 58           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[12]     ; AB19  ; 4        ; 61           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[13]     ; AA18  ; 4        ; 58           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[14]     ; AB18  ; 4        ; 56           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[15]     ; AB17  ; 4        ; 54           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[1]      ; W14   ; 4        ; 44           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[2]      ; U15   ; 4        ; 52           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[3]      ; W15   ; 4        ; 49           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[4]      ; Y15   ; 4        ; 49           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[5]      ; Y16   ; 4        ; 54           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[6]      ; W17   ; 4        ; 56           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[7]      ; Y17   ; 4        ; 56           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[8]      ; AB21  ; 4        ; 65           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; sr_d[9]      ; AA20  ; 4        ; 63           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sram:srami|rd_oe (inverted)                                                   ;
; vme_a[0]     ; A22   ; 6        ; 81           ; 56           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[10]    ; F20   ; 6        ; 81           ; 50           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[11]    ; E22   ; 6        ; 81           ; 52           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[12]    ; D20   ; 6        ; 81           ; 58           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[13]    ; G17   ; 6        ; 81           ; 65           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[14]    ; B22   ; 6        ; 81           ; 55           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[15]    ; B21   ; 6        ; 81           ; 59           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[16]    ; A15   ; 7        ; 58           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[17]    ; B15   ; 7        ; 56           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[18]    ; C15   ; 7        ; 58           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[19]    ; A14   ; 7        ; 54           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[1]     ; H20   ; 6        ; 81           ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[20]    ; D15   ; 7        ; 58           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[21]    ; C14   ; 7        ; 56           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[22]    ; B13   ; 7        ; 52           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[23]    ; D14   ; 7        ; 56           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[24]    ; U20   ; 5        ; 81           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[25]    ; W22   ; 5        ; 81           ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[26]    ; V21   ; 5        ; 81           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[27]    ; V22   ; 5        ; 81           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[28]    ; R16   ; 5        ; 81           ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[29]    ; T20   ; 5        ; 81           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[2]     ; G21   ; 6        ; 81           ; 49           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[30]    ; T21   ; 5        ; 81           ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[31]    ; U22   ; 5        ; 81           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[3]     ; F22   ; 6        ; 81           ; 50           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[4]     ; G19   ; 6        ; 81           ; 65           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[5]     ; C22   ; 6        ; 81           ; 56           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[6]     ; G16   ; 6        ; 81           ; 65           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[7]     ; C20   ; 6        ; 81           ; 61           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[8]     ; G22   ; 6        ; 81           ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_a[9]     ; G20   ; 6        ; 81           ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va (inverted) ;
; vme_am[0]    ; A18   ; 7        ; 65           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_am[1]    ; B18   ; 7        ; 68           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_am[2]    ; F17   ; 7        ; 70           ; 67           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_am[3]    ; A19   ; 7        ; 65           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_am[4]    ; C19   ; 6        ; 81           ; 61           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_am[5]    ; D17   ; 7        ; 65           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_d[0]     ; A3    ; 8        ; 29           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[10]    ; B4    ; 8        ; 29           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[11]    ; E6    ; 8        ; 13           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[12]    ; D6    ; 8        ; 15           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[13]    ; B7    ; 8        ; 33           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[14]    ; C8    ; 8        ; 26           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[15]    ; D8    ; 8        ; 24           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[16]    ; R20   ; 5        ; 81           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[17]    ; R21   ; 5        ; 81           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[18]    ; R22   ; 5        ; 81           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[19]    ; P14   ; 5        ; 81           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[1]     ; C5    ; 8        ; 17           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[20]    ; P13   ; 5        ; 81           ; 6            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[21]    ; P22   ; 5        ; 81           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[22]    ; N20   ; 5        ; 81           ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[23]    ; N21   ; 5        ; 81           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[24]    ; L15   ; 5        ; 81           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[25]    ; L20   ; 6        ; 81           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[26]    ; L19   ; 6        ; 81           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[27]    ; K19   ; 6        ; 81           ; 46           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[28]    ; K20   ; 6        ; 81           ; 46           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[29]    ; K22   ; 6        ; 81           ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[2]     ; A4    ; 8        ; 31           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[30]    ; J22   ; 6        ; 81           ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[31]    ; J21   ; 6        ; 81           ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[3]     ; C7    ; 8        ; 22           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[4]     ; A7    ; 8        ; 33           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[5]     ; F8    ; 8        ; 19           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[6]     ; D7    ; 8        ; 22           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[7]     ; A8    ; 8        ; 33           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[8]     ; B3    ; 8        ; 29           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_d[9]     ; D5    ; 8        ; 17           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd (inverted) ;
; vme_iack_n   ; A20   ; 6        ; 81           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
; vme_write_n  ; E17   ; 7        ; 63           ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int (inverted)      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                                                                                                                                                                            ;
+----------+-----------------------+--------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Location ; Pin Name              ; Reserved As                    ; User Signal Name                                                                                                                                                                                           ; Pin Type                  ;
+----------+-----------------------+--------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; P4       ; MSEL3                 ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; R5       ; MSEL2                 ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; P5       ; MSEL1                 ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; T6       ; MSEL0                 ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; U5       ; CONF_DONE             ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; R8       ; nSTATUS               ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; W8       ; INIT_DONE             ; Reserved as secondary function ; ~ALTERA_INIT_DONE~                                                                                                                                                                                         ; Dual Purpose Pin          ;
; AA4      ; DIFFIO_B3p, CRC_ERROR ; Use as regular IO              ; v2p_rstn                                                                                                                                                                                                   ; Dual Purpose Pin          ;
; AB3      ; DIFFIO_B3n, NCEO      ; Use as programming pin         ; hreset_n                                                                                                                                                                                                   ; Dual Purpose Pin          ;
; P14      ; DIFFIO_R44n, DEV_OE   ; Use as regular IO              ; vme_d[19]                                                                                                                                                                                                  ; Dual Purpose Pin          ;
; P13      ; DIFFIO_R44p, DEV_CLRn ; Use as regular IO              ; vme_d[20]                                                                                                                                                                                                  ; Dual Purpose Pin          ;
; K4       ; DATA0                 ; Use as regular IO              ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 ; Dual Purpose Pin          ;
; D1       ; DATA1, ASDO           ; Use as regular IO              ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SDO   ; Dual Purpose Pin          ;
; J4       ; NCSO                  ; Use as regular IO              ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SCE   ; Dual Purpose Pin          ;
; D3       ; DCLK                  ; Use as regular IO              ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK  ; Dual Purpose Pin          ;
; H4       ; nCONFIG               ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
; D2       ; nCE                   ; -                              ; -                                                                                                                                                                                                          ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 11 / 44 ( 25 % ) ; 3.3V          ; --           ; --               ;
; 3B       ; 2 / 4 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 4        ; 37 / 43 ( 86 % ) ; 3.3V          ; --           ; --               ;
; 5        ; 37 / 41 ( 90 % ) ; 3.3V          ; --           ; --               ;
; 6        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ; --               ;
; 7        ; 37 / 44 ( 84 % ) ; 3.3V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 8        ; 35 / 44 ( 80 % ) ; 3.3V          ; --           ; --               ;
; 8B       ; 0 / 0 ( -- )     ; --            ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 3.3V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                                                                         ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                                                                                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 306        ; 8        ; fpga_test[2]                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A2       ; 300        ; 8        ; fpga_test[1]                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 301        ; 8        ; vme_d[0]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 297        ; 8        ; vme_d[2]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 298        ; 8        ; vme_dtack_i_n                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 295        ; 8        ; vme_berr_o                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 296        ; 8        ; vme_d[4]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 293        ; 8        ; vme_d[7]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 289        ; 7        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 285        ; 7        ; vme_ds_oe                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 283        ; 7        ; vme_bg_o_n[2]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 284        ; 7        ; vme_acfail_i_n                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 265        ; 7        ; vme_br_i_n[1]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 266        ; 7        ; vme_a[19]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 261        ; 7        ; vme_a[16]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 257        ; 7        ; vme_irq_i_n[7]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 258        ; 7        ; vme_am_dir                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 250        ; 7        ; vme_am[0]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 251        ; 7        ; vme_am[3]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 230        ; 6        ; vme_iack_n                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A21      ; 223        ; 6        ; vme_irq_i_n[5]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ; 222        ; 6        ; vme_a[0]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA1      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; NC                                                                                                                                                                                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 53         ; 3        ; v2p_rstn                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 90         ; 4        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 96         ; 4        ; sr_a[0]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 110        ; 4        ; sr_a[3]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 113        ; 4        ; sr_a[5]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ; 119        ; 4        ; sr_d[13]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 122        ; 4        ; sr_d[11]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 125        ; 4        ; sr_d[9]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 127        ; 4        ; sr_a[7]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 131        ; 4        ; vme_sysclk                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; RREF                                                                                                                                                                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 54         ; 3        ; hreset_n                                                                                                                                                                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 66         ; 3        ; vme_ga[0]                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 67         ; 3        ; vme_ga[1]                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 69         ; 3        ; vme_ga[2]                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 71         ; 3        ; vme_ga[3]                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 77         ; 3        ; vme_ga[4]                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 78         ; 3        ; vme_gap                                                                                                                                                                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 86         ; 3        ; sr_bwa_n                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 87         ; 3        ; sr_bwb_n                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 91         ; 4        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 97         ; 4        ; sr_a[11]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 99         ; 4        ; sr_a[1]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 100        ; 4        ; sr_a[2]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 111        ; 4        ; sr_a[4]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 114        ; 4        ; sr_d[15]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 115        ; 4        ; sr_d[14]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 123        ; 4        ; sr_d[12]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 126        ; 4        ; sr_d[10]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 128        ; 4        ; sr_d[8]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 307        ; 8        ; fpga_test[3]                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 302        ; 8        ; vme_d[8]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 303        ; 8        ; vme_d[10]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 304        ; 8        ; vme_dtack_o                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 294        ; 8        ; vme_d[13]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 290        ; 7        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 286        ; 7        ; vme_ds_o_n[0]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 270        ; 7        ; vme_br_i_n[2]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 271        ; 7        ; vme_a[22]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 262        ; 7        ; vme_a[17]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 255        ; 7        ; vme_as_o_n                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 249        ; 7        ; vme_am[1]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 231        ; 6        ; vme_am_oe_n                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B20      ; 227        ; 6        ; vme_irq_i_n[6]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 226        ; 6        ; vme_a[15]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 220        ; 6        ; vme_a[14]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 311        ; 8        ; fpga_test[5]                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C2       ; 312        ; 8        ; fpga_test[4]                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 315        ; 8        ; vme_br_o[0]                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 316        ; 8        ; vme_br_o[1]                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 319        ; 8        ; vme_d[1]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 8        ; vme_berr_i_n                                                                                                                                                                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 313        ; 8        ; vme_d[3]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 308        ; 8        ; vme_d[14]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 324        ; 8        ; vme_ds_o_n[1]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 278        ; 7        ; vme_bg_o_n[1]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 279        ; 7        ; vme_bg_o_n[0]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 268        ; 7        ; vme_iack_o_n                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 269        ; 7        ; vme_br_i_n[3]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 263        ; 7        ; vme_a[21]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 259        ; 7        ; vme_a[18]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 256        ; 7        ; vme_as_i_n                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 247        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 248        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 229        ; 6        ; vme_am[4]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 228        ; 6        ; vme_a[7]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C22      ; 221        ; 6        ; vme_a[5]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 346        ; 9        ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SDO   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; D2       ; 350        ; 9        ; ^nCE                                                                                                                                                                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 348        ; 9        ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; D4       ; 320        ; 8        ; vme_br_o[2]                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 321        ; 8        ; vme_d[9]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 326        ; 8        ; vme_d[12]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 314        ; 8        ; vme_d[6]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 8        ; vme_d[15]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 325        ; 8        ; vme_ds_i_n[0]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 323        ; 8        ; led_red_n                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 310        ; 8        ; led_green_n                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ; 267        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 264        ; 7        ; vme_a[23]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 260        ; 7        ; vme_a[20]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 254        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 252        ; 7        ; vme_am[5]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 225        ; 6        ; vme_irq_o[5]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 224        ; 6        ; vme_a[12]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 216        ; 6        ; vme_irq_i_n[4]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 215        ; 6        ; vme_irq_i_n[3]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 354        ; 9        ; #TDO                                                                                                                                                                                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 352        ; 9        ; #TCK                                                                                                                                                                                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 322        ; 8        ; vme_br_o[3]                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 327        ; 8        ; vme_d[11]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 317        ; 8        ; vme_ds_i_n[1]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ; 8        ; VCCIO8                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8        ; VCCIO8                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 7        ; VCCIO7                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ;            ; 7        ; VCCIO7                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E16      ;            ; 7        ; VCCIO7                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 253        ; 7        ; vme_write_n                                                                                                                                                                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 209        ; 6        ; vme_irq_o[4]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 214        ; 6        ; vme_irq_o[3]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 213        ; 6        ; vme_a[11]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 17         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 16         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ; 351        ; 9        ; #TDI                                                                                                                                                                                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 318        ; 8        ; vme_d[5]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 8        ; VCCIO8                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ; 245        ; 7        ; vme_irq_o[7]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 246        ; 7        ; vme_am[2]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 244        ; 6        ; vme_irq_o[6]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F20      ; 210        ; 6        ; vme_a[10]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 211        ; 6        ; vme_a[3]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G4       ;            ; 9        ; VCCIO9                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G5       ; 353        ; 9        ; #TMS                                                                                                                                                                                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 287        ; 7        ; vme_bg_i_n[1]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 272        ; 7        ; vme_br_i_n[0]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 273        ; 7        ; vme_as_oe                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 242        ; 6        ; vme_a[6]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 241        ; 6        ; vme_a[13]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G19      ; 243        ; 6        ; vme_a[4]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 208        ; 6        ; vme_a[9]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 207        ; 6        ; vme_a[2]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 212        ; 6        ; vme_a[8]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 19         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 18         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCH_GXB                                                                                                                                                                                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H4       ; 349        ; 9        ; ^nCONFIG                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ; 335        ; 8        ; sr_clk                                                                                                                                                                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ;            ; 8A       ; VCC_CLKIN8A                                                                                                                                                                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 288        ; 7        ; vme_bg_o_n[3]                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 281        ; 7        ; vme_bg_i_n[2]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 274        ; 7        ; vme_iack_i_n                                                                                                                                                                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ; 6        ; VCCIO6                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ; 206        ; 6        ; vme_a[1]                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 205        ; 6        ; vme_irq_i_n[2]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 199        ; 6        ; vme_irq_i_n[1]                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                                                                                                                                                                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ; 347        ; 9        ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SCE   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; J5       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 291        ; 8A       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 282        ; 7        ; vme_bg_i_n[0]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 275        ; 7        ; vme_bg_i_n[3]                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 196        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 6        ; VCCIO6                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ; 198        ; 6        ; vme_irq_o[2]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 197        ; 6        ; vme_irq_o[1]                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 200        ; 6        ; vme_d[31]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 201        ; 6        ; vme_d[30]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 21         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 20         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ; 345        ; 9        ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; On           ;
; K5       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 292        ; 8A       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ; 6        ; VCCIO6                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 6        ; vme_d[27]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 203        ; 6        ; vme_d[28]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ; 202        ; 6        ; vme_d[29]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCL_GXB                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 175        ; 5        ; vme_bclr_i_n                                                                                                                                                                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 170        ; 5        ; vme_bbsy_i_n                                                                                                                                                                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 169        ; 5        ; vme_d[24]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 193        ; 6        ; vme_d[26]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 192        ; 6        ; vme_d[25]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 191        ; 6        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 190        ; 6        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 23         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 22         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ; 38         ; 3B       ; refclk                                                                                                                                                                                                     ; input  ; HCSL         ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 40         ; 3B       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ; 88         ; 3A       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 176        ; 5        ; vme_bclr_o_n                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 173        ; 5        ; vme_bbsy_o                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 187        ; 5        ; vme_scon                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 186        ; 5        ; vme_sysfail_o                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 189        ; 5        ; GND+                                                                                                                                                                                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 188        ; 5        ; clk_16mhz                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXB                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 39         ; 3B       ; refclk(n)                                                                                                                                                                                                  ; input  ; HCSL         ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ; 41         ; 3B       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 89         ; 3A       ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N12      ;            ; 3A       ; VCC_CLKIN3A                                                                                                                                                                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ; 174        ; 5        ; vme_sysres_o                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ;            ; 5        ; VCCIO5                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N19      ; 178        ; 5        ; vme_d_dir                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 177        ; 5        ; vme_d[22]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 180        ; 5        ; vme_d[23]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 179        ; 5        ; vme_retry_oe                                                                                                                                                                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 25         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 24         ; QL0      ; GXB_NC                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCH_GXB                                                                                                                                                                                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P4       ; 32         ; 3        ; ^MSEL3                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 34         ; 3        ; ^MSEL1                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ; 3B       ; VCC_CLKIN3B                                                                                                                                                                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ; 149        ; 5        ; vme_d[20]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P14      ; 148        ; 5        ; vme_d[19]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; 5        ; VCCIO5                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P20      ; 164        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 171        ; 5        ; vme_d[21]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCA_GXB                                                                                                                                                                                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 33         ; 3        ; ^MSEL2                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ; 37         ; 3        ; ^nSTATUS                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ; 92         ; 4        ; sr_a[18]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 103        ; 4        ; sr_a[15]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 138        ; 5        ; vme_a[28]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 137        ; 5        ; vme_a_dir                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ;            ; 5        ; VCCIO5                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 155        ; 5        ; vme_d_oe_n                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 159        ; 5        ; vme_d[16]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 158        ; 5        ; vme_d[17]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 172        ; 5        ; vme_d[18]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 27         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 26         ; QL0      ; GXB_GND*                                                                                                                                                                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCL_GXB                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ; 35         ; 3        ; ^MSEL0                                                                                                                                                                                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T11      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ; 93         ; 4        ; sr_a[12]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 104        ; 4        ; sr_a[16]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 124        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T17      ; 135        ; 5        ; sr_cs1_n                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 136        ; 5        ; sr_adsc_n                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 153        ; 5        ; vme_a_oe_n                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 154        ; 5        ; vme_a[29]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 161        ; 5        ; vme_a[30]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 160        ; 5        ; vme_sysfail_i_n                                                                                                                                                                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U5       ; 36         ; 3        ; ^CONF_DONE                                                                                                                                                                                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 3        ; VCCIO3                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ;            ; 4        ; VCCIO4                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U14      ; 107        ; 4        ; sr_a[17]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 108        ; 4        ; sr_d[2]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                                                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U20      ; 152        ; 5        ; vme_a[24]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 156        ; 5        ; vme_a[31]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 29         ; QL0      ; pcie_tx[0](n)                                                                                                                                                                                              ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; V2       ; 28         ; QL0      ; pcie_tx[0]                                                                                                                                                                                                 ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; V3       ;            ; --       ; VCCL_GXB                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V4       ;            ; --       ; VCCA                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ;            ; 3        ; VCCIO3                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 3        ; VCCIO3                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 4        ; VCCIO4                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ; 4        ; VCCIO4                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V17      ;            ; 4        ; VCCIO4                                                                                                                                                                                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCD_PLL                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 151        ; 5        ; vme_sysres_i_n                                                                                                                                                                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 150        ; 5        ; vme_a[26]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 157        ; 5        ; vme_a[27]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; --       ; VCCA_GXB                                                                                                                                                                                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 48         ; 3        ; ~ALTERA_INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN                                                                                                                                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W11      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 94         ; 4        ; sr_a[13]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 101        ; 4        ; sr_d[1]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 105        ; 4        ; sr_d[3]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; sr_d[6]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 129        ; 4        ; sr_a[10]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W19      ; 133        ; 4        ; sr_a[8]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ; 147        ; 5        ; sr_oe_n                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 146        ; 5        ; vme_retry_o_n                                                                                                                                                                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 142        ; 5        ; vme_a[25]                                                                                                                                                                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 31         ; QL0      ; pcie_rx[0](n)                                                                                                                                                                                              ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; Y2       ; 30         ; QL0      ; pcie_rx[0]                                                                                                                                                                                                 ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; NC                                                                                                                                                                                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 95         ; 4        ; sr_a[14]                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 102        ; 4        ; sr_d[0]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 106        ; 4        ; sr_d[4]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 112        ; 4        ; sr_d[5]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 117        ; 4        ; sr_d[7]                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 118        ; 4        ; sr_a[9]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 130        ; 4        ; sr_bw_n                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 134        ; 4        ; sr_a[6]                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y21      ;            ;          ; GND                                                                                                                                                                                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ; 143        ; 5        ; vme_retry_i_n                                                                                                                                                                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                          ;
+-------------------------------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|pll1 ; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                                 ; pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1                                                                                                   ;
; PLL type                      ; GPLL                                                                     ; MPLL                                                                                                                                                                                                      ;
; PLL mode                      ; Normal                                                                   ; No compensation                                                                                                                                                                                           ;
; Compensate clock              ; clock0                                                                   ; --                                                                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                       ; --                                                                                                                                                                                                        ;
; Switchover type               ; --                                                                       ; --                                                                                                                                                                                                        ;
; Input frequency 0             ; 16.0 MHz                                                                 ; 100.0 MHz                                                                                                                                                                                                 ;
; Input frequency 1             ; --                                                                       ; --                                                                                                                                                                                                        ;
; Nominal PFD frequency         ; 8.0 MHz                                                                  ; 50.0 MHz                                                                                                                                                                                                  ;
; Nominal VCO frequency         ; 1000.0 MHz                                                               ; 1250.0 MHz                                                                                                                                                                                                ;
; VCO post scale K counter      ; --                                                                       ; --                                                                                                                                                                                                        ;
; VCO frequency control         ; Auto                                                                     ; Auto                                                                                                                                                                                                      ;
; VCO phase shift step          ; 125 ps                                                                   ; 100 ps                                                                                                                                                                                                    ;
; VCO multiply                  ; --                                                                       ; --                                                                                                                                                                                                        ;
; VCO divide                    ; --                                                                       ; --                                                                                                                                                                                                        ;
; DPA multiply                  ; --                                                                       ; 25                                                                                                                                                                                                        ;
; DPA divide                    ; --                                                                       ; 2                                                                                                                                                                                                         ;
; DPA divider counter value     ; --                                                                       ; 1                                                                                                                                                                                                         ;
; Freq min lock                 ; 10.8 MHz                                                                 ; 48.02 MHz                                                                                                                                                                                                 ;
; Freq max lock                 ; 20.81 MHz                                                                ; 128.01 MHz                                                                                                                                                                                                ;
; M VCO Tap                     ; 0                                                                        ; 0                                                                                                                                                                                                         ;
; M Initial                     ; 1                                                                        ; 1                                                                                                                                                                                                         ;
; M value                       ; 125                                                                      ; 25                                                                                                                                                                                                        ;
; N value                       ; 2                                                                        ; 2                                                                                                                                                                                                         ;
; Charge pump current           ; setting 1                                                                ; setting 3                                                                                                                                                                                                 ;
; Loop filter resistance        ; setting 16                                                               ; setting 27                                                                                                                                                                                                ;
; Loop filter capacitance       ; setting 0                                                                ; setting 0                                                                                                                                                                                                 ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                       ; 1.35 MHz to 1.97 MHz                                                                                                                                                                                      ;
; Bandwidth type                ; Medium                                                                   ; Medium                                                                                                                                                                                                    ;
; Real time reconfigurable      ; Off                                                                      ; Off                                                                                                                                                                                                       ;
; Scan chain MIF file           ; --                                                                       ; --                                                                                                                                                                                                        ;
; Preserve PLL counter order    ; Off                                                                      ; Off                                                                                                                                                                                                       ;
; PLL location                  ; PLL_3                                                                    ; PLL_5                                                                                                                                                                                                     ;
; Inclk0 signal                 ; clk_16mhz                                                                ; refclk                                                                                                                                                                                                    ;
; Inclk1 signal                 ; --                                                                       ; --                                                                                                                                                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                            ; Dedicated Pin                                                                                                                                                                                             ;
; Inclk1 signal type            ; --                                                                       ; --                                                                                                                                                                                                        ;
+-------------------------------+--------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------------------+
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                        ; clock0       ; 125  ; 16  ; 125.0 MHz        ; 0 (0 ps)    ; 5.63 (125 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                                ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                        ; clock1       ; 25   ; 8   ; 50.0 MHz         ; 0 (0 ps)    ; 2.25 (125 ps)    ; 50/50      ; C3      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[1]                                                                ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                        ; clock2       ; 25   ; 6   ; 66.67 MHz        ; 0 (0 ps)    ; 3.00 (125 ps)    ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[2]                                                                ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                        ; clock3       ; 25   ; 6   ; 66.67 MHz        ; 0 (0 ps)    ; 3.00 (125 ps)    ; 50/50      ; C4      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                                ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                        ; clock4       ; 25   ; 12  ; 33.33 MHz        ; 0 (0 ps)    ; 1.50 (125 ps)    ; 50/50      ; C2      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[4]                                                                ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[0] ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[1] ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; GXB Receiver Summary                                                  ;
+----------------+---------------------+--------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location      ;
+----------------+---------------------+--------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
+----------------+---------------------+--------------------------------+


+------------------------------------------------------------------+
; GXB Receiver Channel                                             ;
+---------------------------------+--------------------------------+
; Protocol                        ; pcie                           ;
+---------------------------------+--------------------------------+
; Channel Number                  ; 0                              ;
; Logical Channel Number          ; 0                              ;
; Channel Width                   ; 8                              ;
; Base Data Rate                  ; 2500.0 Mbps                    ;
; Effective Data Rate             ; 2500.0 Mbps                    ;
; Run Length                      ; 40                             ;
; Rate Matcher                    ; Enabled                        ;
; Word Aligner Mode               ; Sync State Machine             ;
; Word Alignment Pattern          ; 0101111100                     ;
; Bad Pattern Count for Sync Loss ; 17                             ;
; Patterns to Reduce Error Count  ; 16                             ;
; Number of Patterns Until Sync   ; 4                              ;
; PPM Selection                   ; 8                              ;
; Low Latency PCS Mode Enable     ; Off                            ;
; 8B10B Mode                      ; normal                         ;
; Byte Deserializer               ; Off                            ;
; Deserialization Factor          ; 10                             ;
; Byte Ordering Mode              ; none                           ;
; Receiver Channel Location       ; RXPMA_X0_Y5_N6, RXPCS_X0_Y5_N8 ;
; CMU Location                    ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable                 ; On                             ;
; Channel Bonding                 ; none                           ;
; Equalizer DC Gain               ; 3                              ;
; Core Clock Frequency            ; 250.0 MHz                      ;
; Core Clock Source               ;                                ;
; VCM                             ; 0.82V                          ;
+---------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                   ;
+-------------------+----------------+---------------------+--------------------------------+
; Name              ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location   ;
+-------------------+----------------+---------------------+--------------------------------+
; pcie_tx[0]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
+-------------------+----------------+---------------------+--------------------------------+


+---------------------------------------------------------------+
; GXB Transmitter Channel                                       ;
+------------------------------+--------------------------------+
; Name                         ; pcie_tx[0]~output              ;
+------------------------------+--------------------------------+
; Channel Number               ; 0                              ;
; Logical Channel Number       ; 0                              ;
; Channel Width                ; 8                              ;
; Base Data Rate               ; 2500.0 Mbps                    ;
; Effective Data Rate          ; 2500.0 Mbps                    ;
; Transmit Protocol            ; pcie                           ;
; Voltage Output Differential  ; 4                              ;
; 8B10B Mode                   ; normal                         ;
; Byte Serializer              ; Off                            ;
; Serialization Factor         ; 10                             ;
; Transmitter Channel Location ; TXPMA_X0_Y5_N7, TXPCS_X0_Y5_N9 ;
; CMU Location                 ; CMU_X0_Y17_N6                  ;
; PCIE HIP Enable              ; On                             ;
; Channel Bonding              ; none                           ;
; Polarity Inversion           ; Off                            ;
; Bit Reversal                 ; Off                            ;
; Preemphasis First Post Tap   ; 5                              ;
; Core Clock Frequency         ; 250.0 MHz                      ;
; Core Clock Source            ;                                ;
; VCM                          ; 0.65V                          ;
+------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                                                   ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y5_N5                                                                                                                                                  ;
; Protocol Spec            ; 2.0                                                                                                                                                               ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                                                          ;
; Link Width               ; 1                                                                                                                                                                 ;
; Max Payload Size (bytes) ; 256                                                                                                                                                               ;
; Virtual Channels         ; 1                                                                                                                                                                 ;
; BAR Registers            ;                                                                                                                                                                   ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR0 Size               ; 18 bits                                                                                                                                                           ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR1 Size               ; 20 bits                                                                                                                                                           ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR2 Size               ; 25 bits                                                                                                                                                           ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR3 Size               ; 29 bits                                                                                                                                                           ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR4 Size               ; 0 bits                                                                                                                                                            ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                                                           ;
;  BAR5 Size               ; 0 bits                                                                                                                                                            ;
; BAR I/O                  ; 32BIT                                                                                                                                                             ;
; BAR Prefetch             ; 32                                                                                                                                                                ;
; Device ID                ; 0x4d45                                                                                                                                                            ;
; Subsystem ID             ; 0x5a91                                                                                                                                                            ;
; Revision ID              ; 0x1                                                                                                                                                               ;
; Vendor ID                ; 0x1a88                                                                                                                                                            ;
; Subsystem Vendor ID      ; 0xd5                                                                                                                                                              ;
; Class Code               ; 0x68000                                                                                                                                                           ;
; Link Port Number         ; 0x1                                                                                                                                                               ;
; Tags Supported           ; 32                                                                                                                                                                ;
; Completion Timeout       ; NONE                                                                                                                                                              ;
; MSI Messages             ; 4                                                                                                                                                                 ;
; MSI-X                    ; No                                                                                                                                                                ;
;  MSI-X Table Size        ; 0x0                                                                                                                                                               ;
;  MSI-X Offset            ; 0x0                                                                                                                                                               ;
;  MSI-X BAR               ; 0                                                                                                                                                                 ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                                               ;
;  MSI-X PBA BAR           ; 0                                                                                                                                                                 ;
; Advanced Error Reporting ; Yes                                                                                                                                                               ;
; ECRC Check               ; Yes                                                                                                                                                               ;
; ECRC Generation          ; Yes                                                                                                                                                               ;
; ECRC Forwarding          ; No                                                                                                                                                                ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                                               ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                            ; Library Name ;
+------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |A25_top                                                                                                   ; 7793 (101)  ; 4806 (56)                 ; 0 (0)         ; 225300      ; 33   ; 0            ; 0       ; 0         ; 0         ; 204  ; 0            ; 2987 (45)    ; 1407 (2)          ; 3399 (57)        ; |A25_top                                                                                                                                                                                                                                                                                                       ; work         ;
;    |ip_16z091_01_top:pcie|                                                                                 ; 4216 (5)    ; 2561 (3)                  ; 0 (0)         ; 198660      ; 29   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1623 (2)     ; 869 (0)           ; 1724 (3)         ; |A25_top|ip_16z091_01_top:pcie                                                                                                                                                                                                                                                                                 ; work         ;
;       |alt_reconf:alt_reconf_comp|                                                                         ; 298 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)      ; 50 (0)            ; 146 (0)          ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp                                                                                                                                                                                                                                                      ; work         ;
;          |alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|                 ; 298 (56)    ; 196 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (48)     ; 50 (6)            ; 146 (2)          ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component                                                                                                                                                                      ; work         ;
;             |alt_cal_c3gxb:calibration_c3gxb|                                                              ; 122 (122)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 8 (8)             ; 73 (73)          ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb                                                                                                                                      ; work         ;
;             |alt_reconf_alt_dprio_v5k:dprio|                                                               ; 121 (112)   ; 108 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (10)      ; 36 (36)           ; 72 (66)          ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio                                                                                                                                       ; work         ;
;                |lpm_compare:pre_amble_cmpr|                                                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr                                                                                                            ; work         ;
;                   |cmpr_cgi:auto_generated|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated                                                                                    ; work         ;
;                |lpm_compare:state_mc_cmpr|                                                                 ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_compare:state_mc_cmpr                                                                                                             ; work         ;
;                   |cmpr_26i:auto_generated|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_compare:state_mc_cmpr|cmpr_26i:auto_generated                                                                                     ; work         ;
;                |lpm_counter:state_mc_counter|                                                              ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter                                                                                                          ; work         ;
;                   |cntr_9co:auto_generated|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_9co:auto_generated                                                                                  ; work         ;
;       |hard_ip_x1:\gen_x1:Hard_IP_x1_comp|                                                                 ; 71 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 12 (0)            ; 45 (0)           ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp                                                                                                                                                                                                                                              ; work         ;
;          |altpcie_rs_serdes:rs_serdes|                                                                     ; 67 (67)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 11 (11)           ; 43 (43)          ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes                                                                                                                                                                                                                  ; work         ;
;          |hard_ip_x1_core:wrapper|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper                                                                                                                                                                                                                      ; work         ;
;             |altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst                                                                                                                                                                         ; work         ;
;          |hard_ip_x1_serdes:serdes|                                                                        ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 2 (0)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes                                                                                                                                                                                                                     ; work         ;
;             |hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component                                                                                                                                         ; work         ;
;                |altpll:pll0|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0                                                                                                                             ; work         ;
;                   |altpll_um81:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated                                                                                                  ; work         ;
;       |ip_16z091_01:ip_16z091_01_comp|                                                                     ; 3691 (0)    ; 2224 (0)                  ; 0 (0)         ; 198660      ; 29   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1435 (0)     ; 773 (0)           ; 1483 (0)         ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp                                                                                                                                                                                                                                                  ; work         ;
;          |error:error_comp|                                                                                ; 60 (29)     ; 49 (20)                   ; 0 (0)         ; 4           ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (9)       ; 16 (2)            ; 33 (18)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp                                                                                                                                                                                                                                 ; work         ;
;             |err_fifo:err_fifo_comp|                                                                       ; 31 (0)      ; 29 (0)                    ; 0 (0)         ; 4           ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 15 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp                                                                                                                                                                                                          ; work         ;
;                |dcfifo:dcfifo_component|                                                                   ; 31 (0)      ; 29 (0)                    ; 0 (0)         ; 4           ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 15 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component                                                                                                                                                                                  ; work         ;
;                   |dcfifo_tbi1:auto_generated|                                                             ; 31 (9)      ; 29 (9)                    ; 0 (0)         ; 4           ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (5)            ; 15 (5)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated                                                                                                                                                       ; work         ;
;                      |a_graycounter_dnc:wrptr_g1p|                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|a_graycounter_dnc:wrptr_g1p                                                                                                                           ; work         ;
;                      |a_graycounter_h97:rdptr_g1p|                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|a_graycounter_h97:rdptr_g1p                                                                                                                           ; work         ;
;                      |alt_synch_pipe_qnl:rs_dgwp|                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|alt_synch_pipe_qnl:rs_dgwp                                                                                                                            ; work         ;
;                         |dffpipe_bd9:dffpipe10|                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|alt_synch_pipe_qnl:rs_dgwp|dffpipe_bd9:dffpipe10                                                                                                      ; work         ;
;                      |alt_synch_pipe_rnl:ws_dgrp|                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|alt_synch_pipe_rnl:ws_dgrp                                                                                                                            ; work         ;
;                         |dffpipe_cd9:dffpipe13|                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|alt_synch_pipe_rnl:ws_dgrp|dffpipe_cd9:dffpipe13                                                                                                      ; work         ;
;                      |altsyncram_4371:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4           ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|altsyncram_4371:fifo_ram                                                                                                                              ; work         ;
;                      |cmpr_3a6:rdempty_eq_comp|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|cmpr_3a6:rdempty_eq_comp                                                                                                                              ; work         ;
;                      |cmpr_3a6:wrfull_eq_comp|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|cmpr_3a6:wrfull_eq_comp                                                                                                                               ; work         ;
;          |init:init_comp|                                                                                  ; 85 (85)     ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 55 (55)           ; 28 (28)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp                                                                                                                                                                                                                                   ; work         ;
;          |interrupt_core:interrupt_core_comp|                                                              ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 19 (19)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp                                                                                                                                                                                                               ; work         ;
;          |interrupt_wb:interrupt_wb_comp|                                                                  ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 14 (14)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_wb:interrupt_wb_comp                                                                                                                                                                                                                   ; work         ;
;          |rx_module:rx_module_comp|                                                                        ; 647 (20)    ; 449 (4)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 198 (15)     ; 204 (0)           ; 245 (4)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp                                                                                                                                                                                                                         ; work         ;
;             |rx_ctrl:rx_ctrl_comp|                                                                         ; 107 (41)    ; 34 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (20)      ; 0 (0)             ; 42 (21)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp                                                                                                                                                                                                    ; work         ;
;                |rx_len_cntr:c_len_cntr_comp|                                                               ; 32 (32)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp                                                                                                                                                                        ; work         ;
;                |rx_len_cntr:wr_len_cntr_comp|                                                              ; 34 (34)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 10 (10)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp                                                                                                                                                                       ; work         ;
;             |rx_fifo:c_fifo_comp|                                                                          ; 155 (0)     ; 128 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 62 (0)            ; 66 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp                                                                                                                                                                                                     ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 155 (0)     ; 128 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (0)       ; 62 (0)            ; 66 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                   ; work         ;
;                   |dcfifo_3aj1:auto_generated|                                                             ; 155 (46)    ; 128 (33)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (11)      ; 62 (28)           ; 66 (5)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated                                                                                                                        ; work         ;
;                      |a_gray2bin_1mb:wrptr_g_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_gray2bin_1mb:wrptr_g_gray2bin                                                                                        ; work         ;
;                      |a_gray2bin_1mb:ws_dgrp_gray2bin|                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_gray2bin_1mb:ws_dgrp_gray2bin                                                                                        ; work         ;
;                      |a_graycounter_soc:wrptr_g1p|                                                         ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p                                                                                            ; work         ;
;                      |a_graycounter_va7:rdptr_g1p|                                                         ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                                            ; work         ;
;                      |alt_synch_pipe_9pl:rs_dgwp|                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                             ; work         ;
;                         |dffpipe_qe9:dffpipe12|                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12                                                                       ; work         ;
;                      |alt_synch_pipe_apl:ws_dgrp|                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                             ; work         ;
;                         |dffpipe_re9:dffpipe16|                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16                                                                       ; work         ;
;                      |altsyncram_1j11:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram                                                                                               ; work         ;
;                      |cmpr_ib6:rdempty_eq_comp|                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|cmpr_ib6:rdempty_eq_comp                                                                                               ; work         ;
;                      |cmpr_ib6:wrfull_eq_comp|                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|cmpr_ib6:wrfull_eq_comp                                                                                                ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|cntr_v7e:cntr_b                                                                                                        ; work         ;
;                      |dffpipe_pe9:ws_brp|                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp                                                                                                     ; work         ;
;                      |dffpipe_pe9:ws_bwp|                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                     ; work         ;
;             |rx_fifo:wr_fifo_comp|                                                                         ; 149 (0)     ; 128 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 57 (0)            ; 71 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp                                                                                                                                                                                                    ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 149 (0)     ; 128 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 57 (0)            ; 71 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                  ; work         ;
;                   |dcfifo_1dj1:auto_generated|                                                             ; 149 (45)    ; 128 (33)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (10)      ; 57 (27)           ; 71 (6)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated                                                                                                                       ; work         ;
;                      |a_gray2bin_1mb:wrptr_g_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_gray2bin_1mb:wrptr_g_gray2bin                                                                                       ; work         ;
;                      |a_gray2bin_1mb:ws_dgrp_gray2bin|                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_gray2bin_1mb:ws_dgrp_gray2bin                                                                                       ; work         ;
;                      |a_graycounter_soc:wrptr_g1p|                                                         ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p                                                                                           ; work         ;
;                      |a_graycounter_va7:rdptr_g1p|                                                         ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                                           ; work         ;
;                      |alt_synch_pipe_bpl:rs_dgwp|                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp                                                                                            ; work         ;
;                         |dffpipe_se9:dffpipe6|                                                             ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6                                                                       ; work         ;
;                      |alt_synch_pipe_cpl:ws_dgrp|                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                            ; work         ;
;                         |dffpipe_te9:dffpipe9|                                                             ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9                                                                       ; work         ;
;                      |altsyncram_aq31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram                                                                                              ; work         ;
;                      |cmpr_ib6:rdempty_eq_comp|                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|cmpr_ib6:rdempty_eq_comp                                                                                              ; work         ;
;                      |cmpr_ib6:wrfull_eq_comp|                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|cmpr_ib6:wrfull_eq_comp                                                                                               ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|cntr_v7e:cntr_b                                                                                                       ; work         ;
;                      |dffpipe_pe9:ws_brp|                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp                                                                                                    ; work         ;
;                      |dffpipe_pe9:ws_bwp|                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                    ; work         ;
;             |rx_get_data:rx_get_data_comp|                                                                 ; 226 (226)   ; 155 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (70)      ; 85 (85)           ; 71 (71)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp                                                                                                                                                                                            ; work         ;
;          |tx_module:tx_module_comp|                                                                        ; 1761 (0)    ; 1075 (0)                  ; 0 (0)         ; 67584       ; 12   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 682 (0)      ; 323 (0)           ; 756 (0)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp                                                                                                                                                                                                                         ; work         ;
;             |tx_compl_timeout:tx_compl_timeout_comp|                                                       ; 389 (389)   ; 198 (198)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 190 (190)    ; 3 (3)             ; 196 (196)        ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp                                                                                                                                                                                  ; work         ;
;             |tx_ctrl:tx_ctrl_comp|                                                                         ; 565 (565)   ; 230 (230)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 329 (329)    ; 53 (53)           ; 183 (183)        ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp                                                                                                                                                                                                    ; work         ;
;             |tx_data_fifo:tx_c_data_fifo|                                                                  ; 137 (0)     ; 119 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 67 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo                                                                                                                                                                                             ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 137 (0)     ; 119 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 67 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                           ; work         ;
;                   |dcfifo_obj1:auto_generated|                                                             ; 137 (43)    ; 119 (31)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (10)      ; 52 (24)           ; 67 (5)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated                                                                                                                ; work         ;
;                      |a_gray2bin_0mb:wrptr_g_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                                                ; work         ;
;                      |a_gray2bin_0mb:ws_dgrp_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                                                ; work         ;
;                      |a_graycounter_0b7:rdptr_g1p|                                                         ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_graycounter_0b7:rdptr_g1p                                                                                    ; work         ;
;                      |a_graycounter_qoc:wrptr_g1p|                                                         ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 15 (15)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                                                    ; work         ;
;                      |alt_synch_pipe_8pl:rs_dgwp|                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                     ; work         ;
;                         |dffpipe_ue9:dffpipe12|                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_ue9:dffpipe12                                                               ; work         ;
;                      |alt_synch_pipe_dpl:ws_dgrp|                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_dpl:ws_dgrp                                                                                     ; work         ;
;                         |dffpipe_ve9:dffpipe16|                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_dpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                               ; work         ;
;                      |altsyncram_1p31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|altsyncram_1p31:fifo_ram                                                                                       ; work         ;
;                      |cmpr_hb6:rdempty_eq_comp|                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cmpr_hb6:rdempty_eq_comp                                                                                       ; work         ;
;                      |cmpr_hb6:wrfull_eq_comp|                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cmpr_hb6:wrfull_eq_comp                                                                                        ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cntr_v7e:cntr_b                                                                                                ; work         ;
;                      |dffpipe_oe9:ws_brp|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|dffpipe_oe9:ws_brp                                                                                             ; work         ;
;                      |dffpipe_pe9:ws_bwp|                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                             ; work         ;
;             |tx_data_fifo:tx_w_data_fifo|                                                                  ; 137 (0)     ; 118 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 52 (0)            ; 66 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo                                                                                                                                                                                             ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 137 (0)     ; 118 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 52 (0)            ; 66 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                           ; work         ;
;                   |dcfifo_obj1:auto_generated|                                                             ; 137 (41)    ; 118 (31)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (7)       ; 52 (22)           ; 66 (9)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated                                                                                                                ; work         ;
;                      |a_gray2bin_0mb:wrptr_g_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                                                ; work         ;
;                      |a_gray2bin_0mb:ws_dgrp_gray2bin|                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                                                ; work         ;
;                      |a_graycounter_0b7:rdptr_g1p|                                                         ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_graycounter_0b7:rdptr_g1p                                                                                    ; work         ;
;                      |a_graycounter_qoc:wrptr_g1p|                                                         ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|a_graycounter_qoc:wrptr_g1p                                                                                    ; work         ;
;                      |alt_synch_pipe_8pl:rs_dgwp|                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                     ; work         ;
;                         |dffpipe_ue9:dffpipe12|                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_ue9:dffpipe12                                                               ; work         ;
;                      |alt_synch_pipe_dpl:ws_dgrp|                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_dpl:ws_dgrp                                                                                     ; work         ;
;                         |dffpipe_ve9:dffpipe16|                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|alt_synch_pipe_dpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                               ; work         ;
;                      |altsyncram_1p31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|altsyncram_1p31:fifo_ram                                                                                       ; work         ;
;                      |cmpr_hb6:rdempty_eq_comp|                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cmpr_hb6:rdempty_eq_comp                                                                                       ; work         ;
;                      |cmpr_hb6:wrfull_eq_comp|                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cmpr_hb6:wrfull_eq_comp                                                                                        ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|cntr_v7e:cntr_b                                                                                                ; work         ;
;                      |dffpipe_oe9:ws_brp|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|dffpipe_oe9:ws_brp                                                                                             ; work         ;
;                      |dffpipe_pe9:ws_bwp|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                             ; work         ;
;             |tx_header_fifo:tx_c_header_fifo|                                                              ; 57 (0)      ; 53 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 25 (0)            ; 28 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo                                                                                                                                                                                         ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 57 (0)      ; 53 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 25 (0)            ; 28 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                       ; work         ;
;                   |dcfifo_27l1:auto_generated|                                                             ; 57 (19)     ; 53 (16)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)        ; 25 (12)           ; 28 (6)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated                                                                                                            ; work         ;
;                      |a_graycounter_enc:wrptr_g1p|                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_graycounter_enc:wrptr_g1p                                                                                ; work         ;
;                      |a_graycounter_j97:rdptr_g1p|                                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_graycounter_j97:rdptr_g1p                                                                                ; work         ;
;                      |alt_synch_pipe_snl:rs_dgwp|                                                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_snl:rs_dgwp                                                                                 ; work         ;
;                         |dffpipe_dd9:dffpipe12|                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_snl:rs_dgwp|dffpipe_dd9:dffpipe12                                                           ; work         ;
;                      |alt_synch_pipe_tnl:ws_dgrp|                                                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_tnl:ws_dgrp                                                                                 ; work         ;
;                         |dffpipe_gd9:dffpipe17|                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_tnl:ws_dgrp|dffpipe_gd9:dffpipe17                                                           ; work         ;
;                      |altsyncram_gn31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|altsyncram_gn31:fifo_ram                                                                                   ; work         ;
;                      |cmpr_5a6:rdempty_eq_comp|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cmpr_5a6:rdempty_eq_comp                                                                                   ; work         ;
;                      |cmpr_5a6:wrfull_eq_comp|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cmpr_5a6:wrfull_eq_comp                                                                                    ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cntr_v7e:cntr_b                                                                                            ; work         ;
;             |tx_header_fifo:tx_wr_header_fifo|                                                             ; 70 (0)      ; 61 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 25 (0)            ; 36 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo                                                                                                                                                                                        ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                         ; 70 (0)      ; 61 (0)                    ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 25 (0)            ; 36 (0)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                      ; work         ;
;                   |dcfifo_27l1:auto_generated|                                                             ; 70 (22)     ; 61 (16)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (4)        ; 25 (12)           ; 36 (6)           ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated                                                                                                           ; work         ;
;                      |a_gray2bin_kkb:wrptr_g_gray2bin|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_gray2bin_kkb:wrptr_g_gray2bin                                                                           ; work         ;
;                      |a_gray2bin_kkb:ws_dgrp_gray2bin|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_gray2bin_kkb:ws_dgrp_gray2bin                                                                           ; work         ;
;                      |a_graycounter_enc:wrptr_g1p|                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_graycounter_enc:wrptr_g1p                                                                               ; work         ;
;                      |a_graycounter_j97:rdptr_g1p|                                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|a_graycounter_j97:rdptr_g1p                                                                               ; work         ;
;                      |alt_synch_pipe_snl:rs_dgwp|                                                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 3 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_snl:rs_dgwp                                                                                ; work         ;
;                         |dffpipe_dd9:dffpipe12|                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_snl:rs_dgwp|dffpipe_dd9:dffpipe12                                                          ; work         ;
;                      |alt_synch_pipe_tnl:ws_dgrp|                                                          ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_tnl:ws_dgrp                                                                                ; work         ;
;                         |dffpipe_gd9:dffpipe17|                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|alt_synch_pipe_tnl:ws_dgrp|dffpipe_gd9:dffpipe17                                                          ; work         ;
;                      |altsyncram_gn31:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|altsyncram_gn31:fifo_ram                                                                                  ; work         ;
;                      |cmpr_5a6:rdempty_eq_comp|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cmpr_5a6:rdempty_eq_comp                                                                                  ; work         ;
;                      |cmpr_5a6:wrfull_eq_comp|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cmpr_5a6:wrfull_eq_comp                                                                                   ; work         ;
;                      |cntr_v7e:cntr_b|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|cntr_v7e:cntr_b                                                                                           ; work         ;
;                      |dffpipe_ed9:ws_brp|                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|dffpipe_ed9:ws_brp                                                                                        ; work         ;
;                      |dffpipe_fd9:ws_bwp|                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|dffpipe_fd9:ws_bwp                                                                                        ; work         ;
;             |tx_put_data:tx_put_data_comp|                                                                 ; 429 (429)   ; 296 (296)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (113)    ; 113 (113)         ; 203 (203)        ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp                                                                                                                                                                                            ; work         ;
;          |z091_01_wb_master:wb_master_comp|                                                                ; 748 (744)   ; 374 (374)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (336)    ; 110 (110)         ; 298 (292)        ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp                                                                                                                                                                                                                 ; work         ;
;             |z091_01_wb_adr_dec:z091_01_wb_adr_dec_comp|                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|z091_01_wb_adr_dec:z091_01_wb_adr_dec_comp                                                                                                                                                                      ; work         ;
;          |z091_01_wb_slave:wb_slave_comp|                                                                  ; 337 (337)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 201 (201)    ; 32 (32)           ; 104 (104)        ; |A25_top|ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp                                                                                                                                                                                                                   ; work         ;
;       |pcie_msi:pcie_msi_i0|                                                                               ; 158 (133)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (48)      ; 34 (34)           ; 54 (51)          ; |A25_top|ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0                                                                                                                                                                                                                                                            ; work         ;
;          |lpm_divide:Mod0|                                                                                 ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 3 (0)            ; |A25_top|ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|lpm_divide:Mod0                                                                                                                                                                                                                                            ; work         ;
;             |lpm_divide_edm:auto_generated|                                                                ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 3 (0)            ; |A25_top|ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|lpm_divide:Mod0|lpm_divide_edm:auto_generated                                                                                                                                                                                                              ; work         ;
;                |sign_div_unsign_9kh:divider|                                                               ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 3 (0)            ; |A25_top|ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|lpm_divide:Mod0|lpm_divide_edm:auto_generated|sign_div_unsign_9kh:divider                                                                                                                                                                                  ; work         ;
;                   |alt_u_div_08f:divider|                                                                  ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 3 (3)            ; |A25_top|ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|lpm_divide:Mod0|lpm_divide_edm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_08f:divider                                                                                                                                                            ; work         ;
;    |iram_wb:cham|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |A25_top|iram_wb:cham                                                                                                                                                                                                                                                                                          ; work         ;
;       |iram_cyc4:\gen_cyc4:ram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|iram_wb:cham|iram_cyc4:\gen_cyc4:ram                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram:altsyncram_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_0bk1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component|altsyncram_0bk1:auto_generated                                                                                                                                                                                                   ; work         ;
;    |pll_pcie:pll|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|pll_pcie:pll                                                                                                                                                                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|pll_pcie:pll|altpll:altpll_component                                                                                                                                                                                                                                                                  ; work         ;
;          |pll_pcie_altpll:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated                                                                                                                                                                                                                                   ; work         ;
;    |sram:srami|                                                                                            ; 129 (129)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (49)      ; 36 (36)           ; 44 (44)          ; |A25_top|sram:srami                                                                                                                                                                                                                                                                                            ; work         ;
;    |wb_bus:wbb|                                                                                            ; 201 (101)   ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (37)      ; 0 (0)             ; 102 (64)         ; |A25_top|wb_bus:wbb                                                                                                                                                                                                                                                                                            ; work         ;
;       |switch_fab_1:sf_0|                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |A25_top|wb_bus:wbb|switch_fab_1:sf_0                                                                                                                                                                                                                                                                          ; work         ;
;       |switch_fab_1:sf_1|                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |A25_top|wb_bus:wbb|switch_fab_1:sf_1                                                                                                                                                                                                                                                                          ; work         ;
;       |switch_fab_2:sf_2|                                                                                  ; 21 (21)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (12)          ; |A25_top|wb_bus:wbb|switch_fab_2:sf_2                                                                                                                                                                                                                                                                          ; work         ;
;       |switch_fab_2:sf_4|                                                                                  ; 39 (39)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 2 (2)            ; |A25_top|wb_bus:wbb|switch_fab_2:sf_4                                                                                                                                                                                                                                                                          ; work         ;
;       |switch_fab_3:sf_3|                                                                                  ; 36 (36)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 22 (22)          ; |A25_top|wb_bus:wbb|switch_fab_3:sf_3                                                                                                                                                                                                                                                                          ; work         ;
;    |wbb2vme_top:vme|                                                                                       ; 2263 (0)    ; 1452 (0)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 808 (0)      ; 337 (0)           ; 1118 (0)         ; |A25_top|wbb2vme_top:vme                                                                                                                                                                                                                                                                                       ; work         ;
;       |vme_ctrl:vmectrl|                                                                                   ; 1861 (1)    ; 1114 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 741 (1)      ; 222 (0)           ; 898 (0)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl                                                                                                                                                                                                                                                                      ; work         ;
;          |vme_arbiter:arbiter|                                                                             ; 59 (59)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (2)             ; 29 (29)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter                                                                                                                                                                                                                                                  ; work         ;
;          |vme_au:au|                                                                                       ; 403 (403)   ; 187 (187)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 176 (176)    ; 74 (74)           ; 153 (153)        ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au                                                                                                                                                                                                                                                            ; work         ;
;          |vme_bustimer:bustimer|                                                                           ; 82 (82)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 5 (5)             ; 61 (61)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer                                                                                                                                                                                                                                                ; work         ;
;          |vme_du:du|                                                                                       ; 1030 (1030) ; 667 (667)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 356 (356)    ; 133 (133)         ; 541 (541)        ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du                                                                                                                                                                                                                                                            ; work         ;
;          |vme_locmon:locmon|                                                                               ; 59 (59)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 43 (43)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_locmon:locmon                                                                                                                                                                                                                                                    ; work         ;
;          |vme_mailbox:mailbox|                                                                             ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_mailbox:mailbox                                                                                                                                                                                                                                                  ; work         ;
;          |vme_master:master|                                                                               ; 91 (91)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 4 (4)             ; 33 (33)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master                                                                                                                                                                                                                                                    ; work         ;
;          |vme_requester:requester|                                                                         ; 32 (32)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_requester:requester                                                                                                                                                                                                                                              ; work         ;
;          |vme_slave:slave|                                                                                 ; 65 (65)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 28 (28)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave                                                                                                                                                                                                                                                      ; work         ;
;          |vme_sys_arbiter:sys_arbiter|                                                                     ; 44 (44)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 31 (31)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter                                                                                                                                                                                                                                          ; work         ;
;          |vme_wbm:wbm|                                                                                     ; 20 (20)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbm:wbm                                                                                                                                                                                                                                                          ; work         ;
;          |vme_wbs:wbs|                                                                                     ; 39 (39)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 19 (19)          ; |A25_top|wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbs:wbs                                                                                                                                                                                                                                                          ; work         ;
;       |vme_dma:vmedma|                                                                                     ; 405 (0)     ; 338 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (0)       ; 115 (0)           ; 223 (0)          ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma                                                                                                                                                                                                                                                                        ; work         ;
;          |vme_dma_arbiter:dma_arb|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_arbiter:dma_arb                                                                                                                                                                                                                                                ; work         ;
;          |vme_dma_au:dma_au|                                                                               ; 155 (155)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 5 (5)             ; 132 (132)        ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au                                                                                                                                                                                                                                                      ; work         ;
;          |vme_dma_du:dma_du|                                                                               ; 126 (126)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 77 (77)           ; 45 (45)          ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_du:dma_du                                                                                                                                                                                                                                                      ; work         ;
;          |vme_dma_fifo:dma_fifo|                                                                           ; 91 (42)     ; 73 (34)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (7)       ; 31 (30)           ; 43 (5)           ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo                                                                                                                                                                                                                                                  ; work         ;
;             |fifo_256x32bit:fifo|                                                                          ; 49 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 38 (0)           ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo                                                                                                                                                                                                                              ; work         ;
;                |scfifo:scfifo_component|                                                                   ; 49 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 38 (0)           ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component                                                                                                                                                                                                      ; work         ;
;                   |scfifo_i631:auto_generated|                                                             ; 49 (0)      ; 39 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 38 (0)           ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated                                                                                                                                                                           ; work         ;
;                      |a_dpfifo_pc31:dpfifo|                                                                ; 49 (26)     ; 39 (16)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 38 (15)          ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo                                                                                                                                                      ; work         ;
;                         |altsyncram_rhh1:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|altsyncram_rhh1:FIFOram                                                                                                                              ; work         ;
;                         |cntr_9s7:usedw_counter|                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|cntr_9s7:usedw_counter                                                                                                                               ; work         ;
;                         |cntr_srb:rd_ptr_msb|                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|cntr_srb:rd_ptr_msb                                                                                                                                  ; work         ;
;                         |cntr_trb:wr_ptr|                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|cntr_trb:wr_ptr                                                                                                                                      ; work         ;
;          |vme_dma_mstr:dma_mstr|                                                                           ; 45 (45)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (2)             ; 15 (15)          ; |A25_top|wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr                                                                                                                                                                                                                                                  ; work         ;
;    |z126_01_top:sflash|                                                                                    ; 1010 (0)    ; 647 (0)                   ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 4    ; 0            ; 363 (0)      ; 163 (0)           ; 484 (0)          ; |A25_top|z126_01_top:sflash                                                                                                                                                                                                                                                                                    ; work         ;
;       |z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|                                              ; 159 (5)     ; 156 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (1)        ; 95 (0)            ; 61 (5)           ; |A25_top|z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0                                                                                                                                                                                                                              ; work         ;
;          |z126_01_fifo_d1:ff1|                                                                             ; 85 (85)     ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 62 (62)           ; 22 (22)          ; |A25_top|z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|z126_01_fifo_d1:ff1                                                                                                                                                                                                          ; work         ;
;          |z126_01_fifo_d1:ff2|                                                                             ; 69 (69)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (33)           ; 35 (35)          ; |A25_top|z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|z126_01_fifo_d1:ff2                                                                                                                                                                                                          ; work         ;
;       |z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|                                             ; 132 (132)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 22 (22)           ; 82 (82)          ; |A25_top|z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0                                                                                                                                                                                                                             ; work         ;
;       |z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|                             ; 334 (0)     ; 202 (0)                   ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 4    ; 0            ; 130 (0)      ; 34 (0)            ; 170 (0)          ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0                                                                                                                                                                                                             ; work         ;
;          |z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component| ; 334 (239)   ; 202 (138)                 ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 4    ; 0            ; 130 (99)     ; 34 (34)           ; 170 (104)        ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component                                                                                                             ; work         ;
;             |a_graycounter:addbyte_cntr|                                                                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:addbyte_cntr                                                                                  ; work         ;
;                |a_graycounter_trh:auto_generated|                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:addbyte_cntr|a_graycounter_trh:auto_generated                                                 ; work         ;
;             |a_graycounter:gen_cntr|                                                                       ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:gen_cntr                                                                                      ; work         ;
;                |a_graycounter_trh:auto_generated|                                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:gen_cntr|a_graycounter_trh:auto_generated                                                     ; work         ;
;             |a_graycounter:spstage_cntr|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:spstage_cntr                                                                                  ; work         ;
;                |a_graycounter_srh:auto_generated|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:spstage_cntr|a_graycounter_srh:auto_generated                                                 ; work         ;
;             |a_graycounter:stage_cntr|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:stage_cntr                                                                                    ; work         ;
;                |a_graycounter_srh:auto_generated|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:stage_cntr|a_graycounter_srh:auto_generated                                                   ; work         ;
;             |a_graycounter:wrstage_cntr|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:wrstage_cntr                                                                                  ; work         ;
;                |a_graycounter_srh:auto_generated|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|a_graycounter:wrstage_cntr|a_graycounter_srh:auto_generated                                                 ; work         ;
;             |lpm_compare:cmpr5|                                                                            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_compare:cmpr5                                                                                           ; work         ;
;                |cmpr_56i:auto_generated|                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_compare:cmpr5|cmpr_56i:auto_generated                                                                   ; work         ;
;             |lpm_compare:cmpr6|                                                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_compare:cmpr6                                                                                           ; work         ;
;                |cmpr_56i:auto_generated|                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_compare:cmpr6|cmpr_56i:auto_generated                                                                   ; work         ;
;             |lpm_counter:pgwr_data_cntr|                                                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_counter:pgwr_data_cntr                                                                                  ; work         ;
;                |cntr_3ao:auto_generated|                                                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_counter:pgwr_data_cntr|cntr_3ao:auto_generated                                                          ; work         ;
;             |lpm_counter:pgwr_read_cntr|                                                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_counter:pgwr_read_cntr                                                                                  ; work         ;
;                |cntr_3ao:auto_generated|                                                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|lpm_counter:pgwr_read_cntr|cntr_3ao:auto_generated                                                          ; work         ;
;             |scfifo:scfifo4|                                                                               ; 49 (0)      ; 29 (0)                    ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 29 (0)           ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4                                                                                              ; work         ;
;                |scfifo_j3a1:auto_generated|                                                                ; 49 (0)      ; 29 (0)                    ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 29 (0)           ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated                                                                   ; work         ;
;                   |a_dpfifo_pv01:dpfifo|                                                                   ; 49 (11)     ; 29 (0)                    ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (11)      ; 0 (0)             ; 29 (0)           ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo                                              ; work         ;
;                      |a_fefifo_48e:fifo_state|                                                             ; 19 (9)      ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 11 (2)           ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|a_fefifo_48e:fifo_state                      ; work         ;
;                         |cntr_as7:count_usedw|                                                             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|a_fefifo_48e:fifo_state|cntr_as7:count_usedw ; work         ;
;                      |altsyncram_1qo1:FIFOram|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2064        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram                      ; work         ;
;                      |cntr_urb:rd_ptr_count|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:rd_ptr_count                        ; work         ;
;                      |cntr_urb:wr_ptr|                                                                     ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |A25_top|z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr                              ; work         ;
;       |z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|                                  ; 126 (126)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 3 (3)             ; 70 (70)          ; |A25_top|z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0                                                                                                                                                                                                                  ; work         ;
;       |z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|              ; 173 (0)     ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (0)       ; 1 (0)             ; 73 (0)           ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0                                                                                                                                                                                              ; work         ;
;          |z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|                     ; 173 (161)   ; 71 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (98)      ; 1 (1)             ; 73 (61)          ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component                                                                                                                  ; work         ;
;             |lpm_counter:cntr5|                                                                            ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr5                                                                                                ; work         ;
;                |cntr_bao:auto_generated|                                                                   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr5|cntr_bao:auto_generated                                                                        ; work         ;
;             |lpm_counter:cntr6|                                                                            ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr6                                                                                                ; work         ;
;                |cntr_aao:auto_generated|                                                                   ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |A25_top|z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr6|cntr_aao:auto_generated                                                                        ; work         ;
;       |z126_01_wb2pasmi:z126_01_wb2pasmi_i0|                                                               ; 144 (144)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 8 (8)             ; 90 (90)          ; |A25_top|z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0                                                                                                                                                                                                                                               ; work         ;
;       |z126_01_wb_if_arbiter:z126_01_wb_if_arbiter_i0|                                                     ; 7 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 3 (0)            ; |A25_top|z126_01_top:sflash|z126_01_wb_if_arbiter:z126_01_wb_if_arbiter_i0                                                                                                                                                                                                                                     ; work         ;
;          |z126_01_switch_fab_2:sf_0|                                                                       ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |A25_top|z126_01_top:sflash|z126_01_wb_if_arbiter:z126_01_wb_if_arbiter_i0|z126_01_switch_fab_2:sf_0                                                                                                                                                                                                           ; work         ;
+------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                                                                                                                                                                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; led_green_n                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_red_n                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v2p_rstn                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_tx[0]                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_clk                                                                                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[0]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[1]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[2]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[3]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[4]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[5]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[6]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[7]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[8]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[9]                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[10]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[11]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[12]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[13]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[14]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[15]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[16]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[17]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_a[18]                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_bwa_n                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_bwb_n                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_bw_n                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_cs1_n                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_adsc_n                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sr_oe_n                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_a_dir                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_a_oe_n                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_d_dir                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_d_oe_n                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_am_dir                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_am_oe_n                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[1]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[2]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[3]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[4]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[5]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[6]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_irq_o[7]                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_as_o_n                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_as_oe                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_retry_o_n                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_retry_oe                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_retry_i_n                                                                                                                                                                                              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vme_sysres_o                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_ds_o_n[0]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_ds_o_n[1]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_ds_oe                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_berr_o                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_dtack_o                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_scon                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_sysfail_i_n                                                                                                                                                                                            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vme_sysfail_o                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bbsy_o                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bclr_i_n                                                                                                                                                                                               ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vme_bclr_o_n                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_br_o[0]                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_br_o[1]                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_br_o[2]                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_br_o[3]                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_iack_o_n                                                                                                                                                                                               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_sysclk                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bg_o_n[0]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bg_o_n[1]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bg_o_n[2]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vme_bg_o_n[3]                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SCE   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SDO   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fpga_test[1]                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_test[2]                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_test[3]                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_test[4]                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_test[5]                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sr_d[0]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[1]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[2]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[3]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[4]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[5]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[6]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[7]                                                                                                                                                                                                    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sr_d[8]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[9]                                                                                                                                                                                                    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[10]                                                                                                                                                                                                   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sr_d[11]                                                                                                                                                                                                   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[12]                                                                                                                                                                                                   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sr_d[13]                                                                                                                                                                                                   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sr_d[14]                                                                                                                                                                                                   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sr_d[15]                                                                                                                                                                                                   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; vme_a[0]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[1]                                                                                                                                                                                                   ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[2]                                                                                                                                                                                                   ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[3]                                                                                                                                                                                                   ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[4]                                                                                                                                                                                                   ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[5]                                                                                                                                                                                                   ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[6]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[7]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[8]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[9]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[10]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[11]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[12]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[13]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_a[14]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_a[15]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[16]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_a[17]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[18]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[19]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[20]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[21]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[22]                                                                                                                                                                                                  ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[23]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[24]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[25]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_a[26]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[27]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_a[28]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[29]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[30]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_a[31]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[0]                                                                                                                                                                                                   ; Bidir    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_d[1]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[2]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[3]                                                                                                                                                                                                   ; Bidir    ; (4) 933 ps    ; --            ; --                    ; --  ; --   ;
; vme_d[4]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[5]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[6]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[7]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[8]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[9]                                                                                                                                                                                                   ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[10]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_d[11]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[12]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_d[13]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[14]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_d[15]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[16]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[17]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[18]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[19]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_d[20]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_d[21]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[22]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[23]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_d[24]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[25]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[26]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_d[27]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_d[28]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_d[29]                                                                                                                                                                                                  ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; vme_d[30]                                                                                                                                                                                                  ; Bidir    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_d[31]                                                                                                                                                                                                  ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_am[0]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_am[1]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_am[2]                                                                                                                                                                                                  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; vme_am[3]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_am[4]                                                                                                                                                                                                  ; Bidir    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_am[5]                                                                                                                                                                                                  ; Bidir    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_write_n                                                                                                                                                                                                ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; vme_iack_n                                                                                                                                                                                                 ; Bidir    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; clk_16mhz                                                                                                                                                                                                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_rx[0]                                                                                                                                                                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; hreset_n                                                                                                                                                                                                   ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; refclk                                                                                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; vme_berr_i_n                                                                                                                                                                                               ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_as_i_n                                                                                                                                                                                                 ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_ds_i_n[0]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_ds_i_n[1]                                                                                                                                                                                              ; Input    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_bg_i_n[2]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_bg_i_n[1]                                                                                                                                                                                              ; Input    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_bg_i_n[0]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_bg_i_n[3]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_iack_i_n                                                                                                                                                                                               ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_br_i_n[3]                                                                                                                                                                                              ; Input    ; --            ; (5) 1128 ps   ; --                    ; --  ; --   ;
; vme_br_i_n[2]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_br_i_n[1]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_br_i_n[0]                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_dtack_i_n                                                                                                                                                                                              ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_bbsy_i_n                                                                                                                                                                                               ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; vme_sysres_i_n                                                                                                                                                                                             ; Input    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_ga[2]                                                                                                                                                                                                  ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; vme_ga[0]                                                                                                                                                                                                  ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; vme_ga[1]                                                                                                                                                                                                  ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; vme_ga[3]                                                                                                                                                                                                  ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; vme_ga[4]                                                                                                                                                                                                  ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; vme_gap                                                                                                                                                                                                    ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[2]                                                                                                                                                                                             ; Input    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[1]                                                                                                                                                                                             ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[3]                                                                                                                                                                                             ; Input    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[4]                                                                                                                                                                                             ; Input    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[5]                                                                                                                                                                                             ; Input    ; --            ; (5) 1120 ps   ; --                    ; --  ; --   ;
; vme_irq_i_n[6]                                                                                                                                                                                             ; Input    ; (5) 1120 ps   ; --            ; --                    ; --  ; --   ;
; vme_irq_i_n[7]                                                                                                                                                                                             ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; vme_acfail_i_n                                                                                                                                                                                             ; Input    ; (5) 1128 ps   ; --            ; --                    ; --  ; --   ;
; pcie_tx[0](n)                                                                                                                                                                                              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_rx[0](n)                                                                                                                                                                                              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; refclk(n)                                                                                                                                                                                                  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; vme_retry_i_n                                                                                                                                                                                                                                      ;                   ;         ;
; vme_sysfail_i_n                                                                                                                                                                                                                                    ;                   ;         ;
; vme_bclr_i_n                                                                                                                                                                                                                                       ;                   ;         ;
; fpga_test[1]                                                                                                                                                                                                                                       ;                   ;         ;
; fpga_test[2]                                                                                                                                                                                                                                       ;                   ;         ;
; fpga_test[3]                                                                                                                                                                                                                                       ;                   ;         ;
; fpga_test[4]                                                                                                                                                                                                                                       ;                   ;         ;
; fpga_test[5]                                                                                                                                                                                                                                       ;                   ;         ;
; sr_d[0]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[0]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[16]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[1]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[1]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[17]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[2]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[2]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[18]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[3]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[3]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[19]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[4]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[4]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[20]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[5]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[5]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[21]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[6]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[6]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - sram:srami|dat_o[22]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[7]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[7]~feeder                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sram:srami|dat_o[23]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
; sr_d[8]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[24]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sram:srami|dat_o[8]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
; sr_d[9]                                                                                                                                                                                                                                            ;                   ;         ;
;      - sram:srami|dat_o[25]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sram:srami|dat_o[9]~feeder                                                                                                                                                                                                                  ; 0                 ; 0       ;
; sr_d[10]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[26]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - sram:srami|dat_o[10]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
; sr_d[11]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[11]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sram:srami|dat_o[27]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[12]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[28]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sram:srami|dat_o[12]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; sr_d[13]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[29]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - sram:srami|dat_o[13]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
; sr_d[14]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[14]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - sram:srami|dat_o[30]~feeder                                                                                                                                                                                                                 ; 1                 ; 0       ;
; sr_d[15]                                                                                                                                                                                                                                           ;                   ;         ;
;      - sram:srami|dat_o[15]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - sram:srami|dat_o[31]~feeder                                                                                                                                                                                                                 ; 0                 ; 0       ;
; vme_a[0]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[0]                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_a[1]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[1]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; vme_a[2]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[2]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_a[3]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[3]~feeder                                                                                                                                                                              ; 0                 ; 6       ;
; vme_a[4]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[4]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_a[5]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[5]~feeder                                                                                                                                                                              ; 0                 ; 5       ;
; vme_a[6]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[6]                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_a[7]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[7]                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_a[8]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[8]                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_a[9]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[9]~feeder                                                                                                                                                                              ; 1                 ; 5       ;
; vme_a[10]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[10]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[11]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[11]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[12]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[12]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_a[13]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[13]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_a[14]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[14]                                                                                                                                                                                    ; 1                 ; 6       ;
; vme_a[15]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[15]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_a[16]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[16]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_a[17]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[17]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_a[18]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[18]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_a[19]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[19]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[20]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[20]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[21]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[21]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_a[22]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[22]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_a[23]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[23]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[24]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[24]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[25]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[25]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; vme_a[26]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[26]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_a[27]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[27]                                                                                                                                                                                    ; 1                 ; 6       ;
; vme_a[28]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[28]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_a[29]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[29]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_a[30]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[30]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; vme_a[31]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[31]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_d[0]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[0]                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_d[1]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[1]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[2]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[2]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[3]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[3]                                                                                                                                                                                     ; 0                 ; 4       ;
; vme_d[4]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[4]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[5]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[5]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[6]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[6]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[7]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[7]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[8]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[8]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[9]                                                                                                                                                                                                                                           ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[9]                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_d[10]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[10]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[11]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[11]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_d[12]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[12]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[13]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[13]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_d[14]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[14]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[15]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[15]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_d[16]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[16]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_d[17]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[17]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_d[18]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[18]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_d[19]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[19]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[20]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[20]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[21]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[21]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_d[22]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[22]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_d[23]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[23]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[24]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[24]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_d[25]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[25]~feeder                                                                                                                                                                             ; 0                 ; 6       ;
; vme_d[26]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[26]~feeder                                                                                                                                                                             ; 1                 ; 6       ;
; vme_d[27]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[27]                                                                                                                                                                                    ; 1                 ; 6       ;
; vme_d[28]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[28]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_d[29]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[29]                                                                                                                                                                                    ; 1                 ; 6       ;
; vme_d[30]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[30]                                                                                                                                                                                    ; 1                 ; 5       ;
; vme_d[31]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[31]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_am[0]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[0]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_am[1]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[1]~feeder                                                                                                                                                                             ; 0                 ; 5       ;
; vme_am[2]                                                                                                                                                                                                                                          ;                   ;         ;
; vme_am[3]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[3]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_am[4]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[4]                                                                                                                                                                                    ; 0                 ; 6       ;
; vme_am[5]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[5]                                                                                                                                                                                    ; 0                 ; 5       ;
; vme_write_n                                                                                                                                                                                                                                        ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|sl_writen_reg_int                                                                                                                                                                                ; 0                 ; 6       ;
; vme_iack_n                                                                                                                                                                                                                                         ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|iackn_in_q~0                                                                                                                                                                                     ; 0                 ; 5       ;
; clk_16mhz                                                                                                                                                                                                                                          ;                   ;         ;
; pcie_rx[0]                                                                                                                                                                                                                                         ;                   ;         ;
; hreset_n                                                                                                                                                                                                                                           ;                   ;         ;
;      - ip_16z091_01_top:pcie|rst_cwh                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a1                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a4                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a10                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a14                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a20                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a24                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ram_block11a28                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a0                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a1                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a2                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a4                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a10                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a12                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a20                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ram_block5a22                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[23]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[22]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[21]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[20]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[8]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[14]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[9]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[10]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[11]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[12]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[13]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[15]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[16]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[17]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[7]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[18]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[6]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[19]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[5]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[4]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[3]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[2]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[1]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[0]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[31]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[30]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[29]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[28]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[27]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[26]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[25]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[24]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[0]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[1]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[29]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[3]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[4]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[5]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[6]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[7]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[8]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[9]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[28]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[10]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[11]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[12]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[13]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[15]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[16]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[22]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[17]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[14]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[26]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[19]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[20]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[21]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[2]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[27]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[23]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[24]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[31]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[30]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[18]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[25]                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[8]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[9]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[10]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[11]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[16]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[13]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[14]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[15]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[24]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[25]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[26]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[27]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[28]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[21]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[7]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[29]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[30]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[31]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[6]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[18]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[17]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[23]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[12]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[22]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[3]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[20]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[4]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[5]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[19]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[0]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[1]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[4]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[3]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[9]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[8]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[7]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[6]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[5]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[2]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[4]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[5]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[3]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[9]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[8]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[7]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[2]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[0]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[1]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[6]                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[6]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[0]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[8]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[1]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[7]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[5]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[4]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[9]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[3]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[2]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[60]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[59]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[58]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[29]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[61]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[63]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[57]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[54]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[55]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[56]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[62]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[40]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[25]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[36]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[35]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[42]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[52]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[51]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[44]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[33]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[45]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[46]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[47]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[50]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[27]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[38]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[39]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[34]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[37]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[49]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[53]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[31]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[22]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[48]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[43]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[32]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[28]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[23]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[41]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[24]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[26]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[3]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[1]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[4]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[2]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[8]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[5]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[9]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[0]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[6]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[7]                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[4]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[3]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[1]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[2]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[9]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[8]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[7]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[6]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[5]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|payload_loop                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|first_last_full[0]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_tag_rcvd                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[12]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[13]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[18]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[20]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[21]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[22]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[25]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[30]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[5]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[8]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[7]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[6]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_false_packet                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tag_nbr_cntr[1]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tag_nbr_cntr[2]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tag_nbr_cntr[3]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tag_nbr_cntr[4]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9[0]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9[1]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9[2]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9[3]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9[4]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31[0]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31[1]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31[2]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31[3]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31[4]                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[0]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[1]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[2]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[3]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[4]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[5]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[6]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[7]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[8]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[9]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[27]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[46]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[48]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[49]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[50]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[0]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[1]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[2]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[3]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[4]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[5]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[6]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[8]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[9]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[10]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[11]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[12]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[13]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[14]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[15]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[16]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[17]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[18]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[19]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[20]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[21]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[22]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[23]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[24]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[25]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[26]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[27]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[28]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[29]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[30]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[31]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[17]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[16]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[15]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[14]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[13]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[12]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[11]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[10]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[9]                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[10]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[30]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|srst_int                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_ready                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_st_valid0_int                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_st_sop0                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_st_eop0                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|pme_to_cr                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_int_sts                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_req                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[0]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[1]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[2]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[3]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[4]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[5]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[6]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[7]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[8]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[9]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[10]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[11]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[12]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[13]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[14]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[15]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[16]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[17]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[18]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[19]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[20]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[21]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[22]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[23]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[24]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[25]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[26]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[27]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[28]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[29]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[30]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[31]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[32]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[33]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[34]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[35]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[36]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[37]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[38]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[39]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[40]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[41]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[42]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[43]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[44]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[45]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[46]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[47]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[48]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[49]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[50]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[51]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[52]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[53]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[54]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[55]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[56]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[57]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[58]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[59]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[60]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[61]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[62]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tx_st_data0[63]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[0]                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[1]                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[2]                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[3]                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[4]                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|compl_abort                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|cpl_err[2]~0                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|type_fmt_err_o[1]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|type_fmt_err_o[0]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|cpl_err[4]~1                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|cpl_err[5]~2                                                                                                                                                          ; 0                 ; 6       ;
;      - process_2~0                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|arst_r[1]                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|rst_cwh_cnt[0]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|rst_cwh_cnt[1]                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_err                                                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[10]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[8]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[9]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[6]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[7]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[4]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[5]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[2]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[3]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[0]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|wrptr_g[1]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe18a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[10]                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[8]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[9]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[6]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[7]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[4]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[5]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[2]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[3]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[0]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|wrptr_g[1]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[3]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[3]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[2]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[2]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[1]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[1]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[0]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[0]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[4]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[4]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[5]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[5]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[6]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[6]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[7]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[7]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[8]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[8]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[9]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[9]                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[3]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[3]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[2]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[2]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[1]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[1]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[0]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[0]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[4]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[4]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[5]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[5]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[6]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[6]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[7]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[7]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[8]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[8]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_bwp|dffe15a[9]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|dffpipe_pe9:ws_brp|dffe15a[9]                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|ready_q                                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.START_TRANS                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.TRANSMIT                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|eop_int                                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[0]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[11]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[10]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.IDLE                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.ABORT                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.PREP_HEADER                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.TAG_START                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.IO_WR                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|io_write_int                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|abort_compl_int                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|wr_rd                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|aligned                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.PME_OFF                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_inter_qqq                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_qq[0]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_qq[6]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_qq[5]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|msi_allowed_int~0                                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|ack_int                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_enable_int                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[10]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[11]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[14]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[15]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[16]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[17]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[19]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[23]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[24]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[26]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[28]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[29]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[31]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[32]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[33]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[34]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[35]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[36]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[37]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[38]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[39]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[40]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[41]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[42]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[43]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[44]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[45]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[47]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[51]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[52]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[53]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[54]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[55]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[56]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[57]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[58]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[59]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[60]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[61]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[62]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[63]                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_qq[0]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_qq[1]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_qq[2]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_qq[3]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_qq[4]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|c_wr_int                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[10]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[8]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[9]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[6]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[7]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[4]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[5]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[2]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[3]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[0]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|rdptr_g[1]                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe14a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[10]                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[10]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[8]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[8]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[9]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[9]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[6]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[6]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[7]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[7]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[4]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[4]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[5]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[5]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[2]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[2]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[3]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[3]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[0]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[0]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|rdptr_g[1]                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[1]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|arst_r[0]                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.WRRD                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.ECRC_ERROR                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.CPL                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a10                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.LOAD_CNTR                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_c_wr                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a8                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a9                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a6                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a7                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a4                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a5                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a2                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a3                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a0                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a1                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16|dffe17a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a10                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a8                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a9                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a6                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a7                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a4                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a5                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a2                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a3                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a0                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|counter8a1                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|wait_clk[1]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|wait_clk[0]                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|payload_loop_en                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.PREP_TRANS                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[4]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[3]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[2]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[1]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[9]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[8]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[7]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[6]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[0]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_length[5]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[0]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[1]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[10]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[9]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[8]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[7]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[6]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[5]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[4]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[3]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[2]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|pme_off_int                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|arbit_access[1]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|arbit_access[0]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|get_next_header                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_payload[1]                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_payload[0]                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_payload[2]                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|get_header                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_inter_qq                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_q[0]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_q[6]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_q[5]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|ack_ok_qq                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[0]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|make_header                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[1]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[2]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[3]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[4]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[5]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[6]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[7]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[7]                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[8]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[9]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[29]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[30]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[31]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[26]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[27]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_in_q[28]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|mem_io_int                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|wr_rd_int                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|first_DW_int[0]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|first_last_full[1]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|aligned_int                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[32]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|first_DW_int[1]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[33]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|first_DW_int[2]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[34]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|first_DW_int[3]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[35]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|last_DW_int[0]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[36]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|last_DW_int[1]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[37]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|last_DW_int[2]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[38]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|last_DW_int[3]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[39]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[40]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[0]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[41]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[1]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[42]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[2]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[43]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[3]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[4]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[44]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_tag_nbr[5]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[45]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[46]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[47]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[48]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[49]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[50]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[51]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[3]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[3]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[4]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[52]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[4]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[53]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[5]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[5]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[6]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[54]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[6]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[55]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[7]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[7]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[8]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[56]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[8]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[57]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[9]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[9]                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[10]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[58]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[10]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[59]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[11]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[11]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[12]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[60]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[12]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[61]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[13]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[13]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[14]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[62]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[14]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q[63]                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|completer_id[15]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id[15]                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_q[0]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_q[1]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_q[2]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_q[3]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_num_int_q[4]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[2]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|cntr_v7e:cntr_b|counter_reg_bit[0]                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[0]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[1]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[2]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[3]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[4]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[5]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[6]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[7]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[8]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[10]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[9]                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[10] ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[8]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[9]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[6]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[7]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[4]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[5]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[2]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[3]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[0]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a[1]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|cntr_v7e:cntr_b|counter_reg_bit[0]                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[0]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[1]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[2]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[3]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[4]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[5]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[6]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[7]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[8]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[10]                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|counter7a[9]                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[10]  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[8]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[9]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[6]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[7]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[4]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[5]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[2]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[3]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[0]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe6|dffe7a[1]   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[0]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[9]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[8]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[7]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[6]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[5]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[4]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[3]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[1]                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[18]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[19]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_rxstvalid0_q                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.WAITING                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_rxsteop0_qq                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_rxstsop0_q                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|parity9                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_sop                                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.IDLE                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|parity9                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|fifo_enable_int                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[2]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_c_head_enable                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[6]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|get_sample                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_max_qq                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[5]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[7]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_wr_head_enable                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|wb_inter_q                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_msicsr[0]                                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_msicsr[6]                                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_msicsr[5]                                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|ack_ok_q                                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[0]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[1]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[2]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[3]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[4]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[5]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|lower_addr_int[6]                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[0]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[1]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[2]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[3]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[4]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[5]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[6]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|tag_id_int[7]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[0]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[1]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[2]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[3]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[4]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[5]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[6]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[7]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[8]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[9]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[10]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[11]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[12]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[13]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[14]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|req_id_int[15]                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_wr_data_enable                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tx_c_data_enable                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|tag_nbr_cntr[0]                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|posted                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[3]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[4]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[5]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[6]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[7]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[8]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[9]                                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[10]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[11]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[12]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[13]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[14]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|own_id_int[15]                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[2]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstvalid0_q                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstsop0_q                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[27]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[25]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[28]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[26]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[24]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[50]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[34]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|parity5                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo_wr_enable                                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo_clr                                                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo_in[14]                                                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[10]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[8]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[9]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[6]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[7]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[4]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[5]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[2]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[3]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[0]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|delayed_wrptr_g[1]                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|parity5                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[58]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[60]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[59]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[10]                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[8]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[9]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[6]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[7]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[4]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[5]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[2]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[3]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[0]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|delayed_wrptr_g[1]                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[30]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[31]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[63]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[0]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[48]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[32]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[9]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[57]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[41]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[8]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[56]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[40]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[7]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[55]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[39]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[6]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[54]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[38]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[5]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[53]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[37]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[4]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[52]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[36]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[3]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[51]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[35]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[1]                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[49]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[33]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[16]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[20]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[17]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[21]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[11]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[43]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[10]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[42]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[15]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[47]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[14]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[62]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[46]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[13]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[61]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[45]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[12]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[44]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[18]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[22]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[19]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_is_read                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_sop_q                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_len_is_odd                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_rxsteop0_q                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[2]                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[1]                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[0]                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|state.FALSE_PACKET                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_false_packet~0                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[2]                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[1]                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_soc:wrptr_g1p|sub_parity10a[0]                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|get_last_packet                                                                                                                          ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[6]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_bus_qq                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_max_qqq                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_bus_qqq                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_msi_qq                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_msi_qqq                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_max_q                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[5]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[7]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[0]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[4]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[5]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[6]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[7]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[8]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[9]                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[10]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[11]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[12]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[13]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[14]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|bus_dev_func[15]                                                                                                                                                        ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a0                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a1                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a2                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ecrc_err                                                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[8]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[0]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[0]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[9]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[11]                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[13]                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[12]                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[1]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[1]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[2]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[3]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[3]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[2]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[4]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[5]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[5]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[4]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[7]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[14]                                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timeout                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[7]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[6]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|ip_error_last[6]                                                                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a0                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a1                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity6a2                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[20]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[21]                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[6]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_bus_q                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_msi_q                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_max                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[5]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[7]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[0]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[0]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[1]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[3]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[4]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[5]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[6]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[7]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[8]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[9]                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[10]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[11]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[12]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[13]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[14]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[15]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[16]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[17]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[18]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[19]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[20]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[21]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[22]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[23]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[24]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[25]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[26]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[27]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[28]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[29]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[30]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|orig_addr[31]                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[1]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[2]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[3]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[4]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[8]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[9]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[10]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[11]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[12]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_c_wr                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|rise                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[1]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[0]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timeout_int                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[2]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[3]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[4]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[5]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[6]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[7]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[8]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[9]                                                                                                      ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[10]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[11]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[12]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[13]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[14]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[15]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[16]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[17]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[18]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[19]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[20]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[21]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[22]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[23]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[24]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[25]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[26]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[27]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[28]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[29]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[30]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_overview[31]                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[23]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_rxstdata0_q[29]                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|sample                                                                                                                                                                  ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_bus                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|ctl_msi                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[0]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[1]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[2]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[3]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[4]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[8]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[9]                                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[10]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[11]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[12]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|clk_500_qq                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|clk_500_qqq                                                                                                            ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start_tag_nbr[0]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start_tag_nbr[1]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start_tag_nbr[2]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start_tag_nbr[4]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|start_tag_nbr[3]                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_rcvd_o                                                                                                                       ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_read[2]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_read[0]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|max_read[1]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|tl_cfg_ctl_wr_q                                                                                                                                                         ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|inter_ack                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[1]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[2]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[3]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[4]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[8]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[9]                                                                                                                                                                 ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[10]                                                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[11]                                                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[12]                                                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|clk_500_q                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[14]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_qq[13]                                                                                                                                                             ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|msi_allowed_int~1                                                                                                                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_qq[4]                                                                                                                                    ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[14]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data_q[13]                                                                                                                                                              ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|cfg_msicsr_q[4]                                                                                                                                     ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[14]                                                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[13]                                                                                                                                                                ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_msicsr[4]                                                                                                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[3]                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[1]                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[0]                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[2]                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[4]                                                                                                                                               ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|pll1                                   ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                                           ; 0                 ; 6       ;
;      - ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip                                                                           ; 0                 ; 6       ;
; refclk                                                                                                                                                                                                                                             ;                   ;         ;
; vme_berr_i_n                                                                                                                                                                                                                                       ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|berrn~0                                                                                                                                                                                  ; 0                 ; 5       ;
; vme_as_i_n                                                                                                                                                                                                                                         ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|asn_in_reg~0                                                                                                                                                                               ; 0                 ; 5       ;
; vme_ds_i_n[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|dsan_in_reg~0                                                                                                                                                                              ; 0                 ; 5       ;
; vme_ds_i_n[1]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|dsbn_in_reg~0                                                                                                                                                                              ; 1                 ; 5       ;
; vme_bg_i_n[2]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[2]~0                                                                                                                                                                          ; 0                 ; 5       ;
; vme_bg_i_n[1]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[1]~1                                                                                                                                                                          ; 1                 ; 5       ;
; vme_bg_i_n[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[0]~2                                                                                                                                                                          ; 0                 ; 5       ;
; vme_bg_i_n[3]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[3]~3                                                                                                                                                                          ; 0                 ; 5       ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|bg3n_in_q~0                                                                                                                                                                          ; 0                 ; 5       ;
; vme_iack_i_n                                                                                                                                                                                                                                       ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|iackin_daisy~0                                                                                                                                                                                   ; 0                 ; 5       ;
; vme_br_i_n[3]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[3]~0                                                                                                                                                                          ; 1                 ; 5       ;
; vme_br_i_n[2]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[2]~1                                                                                                                                                                          ; 0                 ; 5       ;
; vme_br_i_n[1]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[1]~2                                                                                                                                                                          ; 0                 ; 5       ;
; vme_br_i_n[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[0]~3                                                                                                                                                                          ; 0                 ; 5       ;
; vme_dtack_i_n                                                                                                                                                                                                                                      ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|dtackn_reg~0                                                                                                                                                                             ; 0                 ; 5       ;
; vme_bbsy_i_n                                                                                                                                                                                                                                       ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bbsyn_q~0                                                                                                                                                                              ; 0                 ; 6       ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0                                         ;                   ;         ;
;      - z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|read_dout_reg[0]~feeder                           ; 1                 ; 6       ;
; vme_sysres_i_n                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|sysrstn_q~0                                                                                                                                                                          ; 0                 ; 5       ;
; vme_ga[2]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[2]                                                                                                                                                                                          ; 1                 ; 6       ;
; vme_ga[0]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[0]                                                                                                                                                                                          ; 0                 ; 6       ;
; vme_ga[1]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[1]                                                                                                                                                                                          ; 1                 ; 6       ;
; vme_ga[3]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[3]                                                                                                                                                                                          ; 1                 ; 6       ;
; vme_ga[4]                                                                                                                                                                                                                                          ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[4]                                                                                                                                                                                          ; 1                 ; 6       ;
; vme_gap                                                                                                                                                                                                                                            ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|ga_q[5]                                                                                                                                                                                          ; 0                 ; 6       ;
; vme_irq_i_n[2]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[2]~0                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_irq_i_n[1]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[1]~1                                                                                                                                                                                     ; 0                 ; 6       ;
; vme_irq_i_n[3]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[3]~2                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_irq_i_n[4]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[4]~3                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_irq_i_n[5]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[5]~4                                                                                                                                                                                     ; 1                 ; 5       ;
; vme_irq_i_n[6]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[6]~5                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_irq_i_n[7]                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[7]~6                                                                                                                                                                                     ; 0                 ; 5       ;
; vme_acfail_i_n                                                                                                                                                                                                                                     ;                   ;         ;
;      - wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|acfailn_regd~0                                                                                                                                                                                   ; 0                 ; 5       ;
; pcie_rx[0](n)                                                                                                                                                                                                                                      ;                   ;         ;
; refclk(n)                                                                                                                                                                                                                                          ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal1~10                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y27_N2  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk_16mhz                                                                                                                                                                                                                                                                                                 ; PIN_M22            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk_16mhz                                                                                                                                                                                                                                                                                                 ; PIN_M22            ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; hreset_n                                                                                                                                                                                                                                                                                                  ; PIN_AB3            ; 1342    ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Add2~9                                                                                                                                   ; LCCOMB_X6_Y29_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector10~1                                                                                                                             ; LCCOMB_X8_Y31_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|Selector68~1                                                                                                                             ; LCCOMB_X7_Y28_N10  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|WideOr10~1                                                                                                                               ; LCCOMB_X6_Y29_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]~0                                                                                                                             ; LCCOMB_X6_Y29_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]~0                                                                                                                          ; LCCOMB_X7_Y25_N24  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                                                                          ; FF_X8_Y31_N7       ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|busy~0                                                                                                                                    ; LCCOMB_X4_Y25_N20  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|lpm_compare:pre_amble_cmpr|cmpr_cgi:auto_generated|aeb_int~1                                                                              ; LCCOMB_X4_Y26_N10  ; 73      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_reconf_alt_dprio_v5k:dprio|rd_data_input_state~1                                                                                                                     ; LCCOMB_X3_Y26_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|always10~0                                                                                                                                                                                                           ; LCCOMB_X3_Y11_N8   ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                                                                            ; FF_X4_Y10_N17      ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]~9                                                                                                                                                                                                  ; LCCOMB_X4_Y11_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                                      ; FF_X3_Y11_N7       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0~6                                                                                                                                                                                                        ; LCCOMB_X3_Y16_N28  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out                                                                                                                                                                ; PCIEHIP_X0_Y5_N5   ; 1444    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_sop0                                                                                                                                                                  ; PCIEHIP_X0_Y5_N5   ; 29      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_valid0                                                                                                                                                                ; PCIEHIP_X0_Y5_N5   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|Equal0~9                                                                                                                                                                                                                            ; LCCOMB_X7_Y21_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|valid_rdreq~0                                                                                                                                             ; LCCOMB_X11_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|valid_wrreq~0                                                                                                                                             ; LCCOMB_X11_Y21_N24 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo_clr                                                                                                                                                                                                                        ; FF_X11_Y20_N1      ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_put_info~0                                                                                                                                                                                                                        ; LCCOMB_X7_Y15_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_put_info~3                                                                                                                                                                                                                        ; LCCOMB_X6_Y15_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|cfg_put_info~4                                                                                                                                                                                                                        ; LCCOMB_X6_Y15_N28  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|init:init_comp|data[8]~1                                                                                                                                                                                                                             ; LCCOMB_X6_Y15_N26  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|interrupt_core:interrupt_core_comp|app_msi_num[0]~1                                                                                                                                                                                                  ; LCCOMB_X2_Y20_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_sop~0                                                                                                                                                                                              ; LCCOMB_X1_Y24_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|reg_proc~0                                                                                                                                                                                             ; LCCOMB_X1_Y24_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|reg_proc~0                                                                                                                                                                                             ; LCCOMB_X1_Y24_N14  ; 5       ; Latch enable                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|cntr_proc~0                                                                                                                                                                ; LCCOMB_X4_Y24_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:c_len_cntr_comp|int_cntr_val[3]~0                                                                                                                                                          ; LCCOMB_X4_Y24_N8   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[4]~2                                                                                                                                                         ; LCCOMB_X4_Y24_N0   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|rx_len_cntr:wr_len_cntr_comp|int_cntr_val[4]~3                                                                                                                                                         ; LCCOMB_X4_Y24_N10  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|_~0                                                                                                                        ; LCCOMB_X30_Y13_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|valid_rdreq~0                                                                                                              ; LCCOMB_X26_Y16_N26 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|valid_wrreq~0                                                                                                              ; LCCOMB_X24_Y13_N16 ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|_~0                                                                                                                       ; LCCOMB_X17_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|valid_rdreq~0                                                                                                             ; LCCOMB_X20_Y12_N2  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|valid_wrreq~0                                                                                                             ; LCCOMB_X17_Y12_N8  ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_cntr_val_temp[0]~21                                                                                                                                                                        ; LCCOMB_X2_Y23_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_tag_rcvd~0                                                                                                                                                                                 ; LCCOMB_X1_Y25_N30  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|main~2                                                                                                                                                                                         ; LCCOMB_X7_Y18_N20  ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[40]~14                                                                                                                                                                            ; LCCOMB_X7_Y18_N2   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o[40]~52                                                                                                                                                                            ; LCCOMB_X6_Y22_N30  ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|rx_fifo_in_o~12                                                                                                                                                                                ; LCCOMB_X9_Y18_N20  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|tag_nbr_o[7]~3                                                                                                                                                                                 ; LCCOMB_X3_Y24_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~0                                                                                                                                                                              ; LCCOMB_X10_Y27_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~10                                                                                                                                                                             ; LCCOMB_X11_Y23_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~11                                                                                                                                                                             ; LCCOMB_X10_Y23_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~12                                                                                                                                                                             ; LCCOMB_X11_Y24_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~13                                                                                                                                                                             ; LCCOMB_X15_Y23_N0  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~14                                                                                                                                                                             ; LCCOMB_X13_Y26_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~15                                                                                                                                                                             ; LCCOMB_X13_Y25_N20 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~16                                                                                                                                                                             ; LCCOMB_X17_Y25_N12 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~17                                                                                                                                                                             ; LCCOMB_X13_Y27_N0  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~18                                                                                                                                                                             ; LCCOMB_X11_Y27_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~19                                                                                                                                                                             ; LCCOMB_X11_Y28_N26 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~2                                                                                                                                                                              ; LCCOMB_X11_Y25_N14 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~20                                                                                                                                                                             ; LCCOMB_X13_Y24_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~21                                                                                                                                                                             ; LCCOMB_X14_Y27_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~22                                                                                                                                                                             ; LCCOMB_X15_Y26_N0  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~23                                                                                                                                                                             ; LCCOMB_X17_Y27_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~24                                                                                                                                                                             ; LCCOMB_X17_Y24_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~25                                                                                                                                                                             ; LCCOMB_X6_Y25_N2   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~26                                                                                                                                                                             ; LCCOMB_X8_Y23_N12  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~27                                                                                                                                                                             ; LCCOMB_X9_Y23_N12  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~28                                                                                                                                                                             ; LCCOMB_X9_Y25_N16  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~29                                                                                                                                                                             ; LCCOMB_X14_Y25_N20 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~3                                                                                                                                                                              ; LCCOMB_X11_Y26_N14 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~30                                                                                                                                                                             ; LCCOMB_X16_Y25_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~31                                                                                                                                                                             ; LCCOMB_X17_Y28_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~32                                                                                                                                                                             ; LCCOMB_X15_Y25_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~4                                                                                                                                                                              ; LCCOMB_X10_Y24_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~5                                                                                                                                                                              ; LCCOMB_X14_Y23_N18 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~6                                                                                                                                                                              ; LCCOMB_X14_Y26_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~7                                                                                                                                                                              ; LCCOMB_X15_Y24_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~8                                                                                                                                                                              ; LCCOMB_X14_Y24_N2  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|count~9                                                                                                                                                                              ; LCCOMB_X9_Y24_N2   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_0~9                                                                                                                                                                            ; LCCOMB_X11_Y25_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_10~9                                                                                                                                                                           ; LCCOMB_X10_Y23_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_11~9                                                                                                                                                                           ; LCCOMB_X11_Y24_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_12~9                                                                                                                                                                           ; LCCOMB_X15_Y23_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_13~9                                                                                                                                                                           ; LCCOMB_X13_Y26_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_14~9                                                                                                                                                                           ; LCCOMB_X13_Y25_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_15~9                                                                                                                                                                           ; LCCOMB_X17_Y25_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_16~9                                                                                                                                                                           ; LCCOMB_X13_Y27_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_17~9                                                                                                                                                                           ; LCCOMB_X11_Y27_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_18~9                                                                                                                                                                           ; LCCOMB_X11_Y28_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_19~9                                                                                                                                                                           ; LCCOMB_X13_Y24_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_1~9                                                                                                                                                                            ; LCCOMB_X10_Y27_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_20~9                                                                                                                                                                           ; LCCOMB_X14_Y27_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_21~9                                                                                                                                                                           ; LCCOMB_X15_Y26_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_22~9                                                                                                                                                                           ; LCCOMB_X17_Y27_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_23~9                                                                                                                                                                           ; LCCOMB_X17_Y24_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_24~9                                                                                                                                                                           ; LCCOMB_X6_Y25_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_25~9                                                                                                                                                                           ; LCCOMB_X8_Y23_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_26~9                                                                                                                                                                           ; LCCOMB_X9_Y23_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_27~9                                                                                                                                                                           ; LCCOMB_X9_Y25_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_28~9                                                                                                                                                                           ; LCCOMB_X14_Y25_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_29~9                                                                                                                                                                           ; LCCOMB_X16_Y25_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_2~9                                                                                                                                                                            ; LCCOMB_X11_Y26_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_30~9                                                                                                                                                                           ; LCCOMB_X17_Y28_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_31~9                                                                                                                                                                           ; LCCOMB_X15_Y25_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_3~9                                                                                                                                                                            ; LCCOMB_X10_Y24_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_4~9                                                                                                                                                                            ; LCCOMB_X14_Y23_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_5~9                                                                                                                                                                            ; LCCOMB_X14_Y26_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_6~9                                                                                                                                                                            ; LCCOMB_X15_Y24_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_7~9                                                                                                                                                                            ; LCCOMB_X14_Y24_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_8~9                                                                                                                                                                            ; LCCOMB_X9_Y24_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_compl_timeout:tx_compl_timeout_comp|timer_9~9                                                                                                                                                                            ; LCCOMB_X11_Y23_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_int[0]~0                                                                                                                                                                                          ; LCCOMB_X17_Y17_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|addr_offset[8]~1                                                                                                                                                                                       ; LCCOMB_X16_Y18_N10 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_enable_int                                                                                                                                                                                        ; FF_X14_Y18_N3      ; 145     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_from_fifo[5]~10                                                                                                                                                                                   ; LCCOMB_X16_Y15_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[4]~13                                                                                                                                                                                      ; LCCOMB_X11_Y17_N24 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|data_to_ava[4]~14                                                                                                                                                                                      ; LCCOMB_X10_Y17_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[6]~2                                                                                                                                                                                       ; LCCOMB_X14_Y16_N28 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|desired_len[6]~3                                                                                                                                                                                       ; LCCOMB_X16_Y16_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|first_last_full[0]~1                                                                                                                                                                                   ; LCCOMB_X18_Y16_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|fsm_out~21                                                                                                                                                                                             ; LCCOMB_X15_Y17_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|fsm_out~27                                                                                                                                                                                             ; LCCOMB_X16_Y16_N24 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|fsm_out~55                                                                                                                                                                                             ; LCCOMB_X18_Y21_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|fsm_out~56                                                                                                                                                                                             ; LCCOMB_X18_Y21_N28 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|get_header                                                                                                                                                                                             ; FF_X17_Y17_N21     ; 92      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_addr[23]~0                                                                                                                                                                                        ; LCCOMB_X18_Y17_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|send_len_int[0]~1                                                                                                                                                                                      ; LCCOMB_X11_Y17_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.IDLE                                                                                                                                                                                             ; FF_X14_Y17_N11     ; 141     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|state.TAG_START                                                                                                                                                                                        ; FF_X16_Y17_N25     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_ctrl:tx_ctrl_comp|wait_clk[1]~3                                                                                                                                                                                          ; LCCOMB_X17_Y17_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|_~0                                                                                                                ; LCCOMB_X37_Y22_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|valid_rdreq~0                                                                                                      ; LCCOMB_X37_Y21_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|valid_wrreq~0                                                                                                      ; LCCOMB_X37_Y22_N8  ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|_~1                                                                                                                ; LCCOMB_X22_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|valid_rdreq~0                                                                                                      ; LCCOMB_X23_Y27_N24 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|valid_wrreq~0                                                                                                      ; LCCOMB_X23_Y26_N16 ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|_~0                                                                                                            ; LCCOMB_X25_Y17_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|valid_rdreq~0                                                                                                  ; LCCOMB_X23_Y17_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|valid_wrreq~0                                                                                                  ; LCCOMB_X24_Y17_N14 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|_~0                                                                                                           ; LCCOMB_X29_Y26_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|valid_rdreq~0                                                                                                 ; LCCOMB_X27_Y23_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|valid_wrreq~0                                                                                                 ; LCCOMB_X27_Y26_N28 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|aligned_int                                                                                                                                                                                    ; FF_X22_Y21_N17     ; 76      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_path~2                                                                                                                                                                                    ; LCCOMB_X22_Y20_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_path~3                                                                                                                                                                                    ; LCCOMB_X22_Y20_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_path~4                                                                                                                                                                                    ; LCCOMB_X16_Y17_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[33]~45                                                                                                                                                                                 ; LCCOMB_X22_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_qq[5]~15                                                                                                                                                                                  ; LCCOMB_X19_Y21_N16 ; 85      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_put_data:tx_put_data_comp|data_q~98                                                                                                                                                                                      ; LCCOMB_X20_Y22_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|Equal28~0                                                                                                                                                                                                           ; LCCOMB_X30_Y18_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|Equal28~1                                                                                                                                                                                                           ; LCCOMB_X30_Y18_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|Equal28~2                                                                                                                                                                                                           ; LCCOMB_X30_Y18_N20 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|addr_offset[6]~0                                                                                                                                                                                                    ; LCCOMB_X40_Y20_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|byte_count_int[11]~30                                                                                                                                                                                               ; LCCOMB_X32_Y18_N16 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|byte_count_int[11]~31                                                                                                                                                                                               ; LCCOMB_X32_Y18_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|byte_count_int~9                                                                                                                                                                                                    ; LCCOMB_X32_Y18_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|cnt_len_fifo[9]~14                                                                                                                                                                                                  ; LCCOMB_X30_Y20_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|cnt_len_wb[3]~14                                                                                                                                                                                                    ; LCCOMB_X31_Y21_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|data_path~0                                                                                                                                                                                                         ; LCCOMB_X37_Y26_N4  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|data_q[24]~5                                                                                                                                                                                                        ; LCCOMB_X37_Y26_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|decode_header[0]~2                                                                                                                                                                                                  ; LCCOMB_X33_Y19_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|fsm_out~13                                                                                                                                                                                                          ; LCCOMB_X33_Y21_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|q_to_wbm[1]~1                                                                                                                                                                                                       ; LCCOMB_X33_Y21_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|state.IDLE                                                                                                                                                                                                          ; FF_X34_Y19_N9      ; 65      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_data_clr                                                                                                                                                                                                  ; FF_X31_Y18_N29     ; 123     ; Async. clear                          ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_data_in[0]~0                                                                                                                                                                                              ; LCCOMB_X36_Y25_N24 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_head_clr                                                                                                                                                                                                  ; FF_X30_Y20_N5      ; 55      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_head_in[7]~2                                                                                                                                                                                              ; LCCOMB_X29_Y20_N30 ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wbm_cti[1]~0                                                                                                                                                                                                        ; LCCOMB_X33_Y22_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wbm_cyc_o[3]~1                                                                                                                                                                                                      ; LCCOMB_X34_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wbm_cyc_o~0                                                                                                                                                                                                         ; LCCOMB_X33_Y22_N4  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wbm_dat_o[27]~2                                                                                                                                                                                                     ; LCCOMB_X36_Y25_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wbm_sel[3]~4                                                                                                                                                                                                        ; LCCOMB_X33_Y21_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|write_header[1]~1                                                                                                                                                                                                   ; LCCOMB_X33_Y20_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|Selector16~5                                                                                                                                                                                                          ; LCCOMB_X32_Y28_N30 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|cnt_len[4]~2                                                                                                                                                                                                          ; LCCOMB_X31_Y27_N8  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|cnt_len[4]~4                                                                                                                                                                                                          ; LCCOMB_X31_Y25_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|cpl_return_len[5]~0                                                                                                                                                                                                   ; LCCOMB_X31_Y27_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|first_DW_int[3]~1                                                                                                                                                                                                     ; LCCOMB_X31_Y26_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|last_DW_int[0]~5                                                                                                                                                                                                      ; LCCOMB_X32_Y27_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|state.GET_RD_HEADER                                                                                                                                                                                                   ; FF_X34_Y27_N31     ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_w_data_clr                                                                                                                                                                                                    ; FF_X38_Y1_N5       ; 122     ; Async. clear                          ; yes    ; Global Clock         ; GCLK24           ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_wr_head_clr                                                                                                                                                                                                   ; FF_X26_Y23_N17     ; 63      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_wr_head_in[21]~10                                                                                                                                                                                             ; LCCOMB_X29_Y25_N16 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_wr_head_in[21]~9                                                                                                                                                                                              ; LCCOMB_X29_Y25_N30 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_wr_head_in~14                                                                                                                                                                                                 ; LCCOMB_X31_Y26_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|wbs_adr_int[26]~31                                                                                                                                                                                                    ; LCCOMB_X34_Y27_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|wbs_data~1                                                                                                                                                                                                            ; LCCOMB_X34_Y27_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|wbs_data~2                                                                                                                                                                                                            ; LCCOMB_X30_Y26_N30 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|wb_num_conv_q[1]~3                                                                                                                                                                                                                                             ; LCCOMB_X23_Y29_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ip_16z091_01_top:pcie|pcie_msi:pcie_msi_i0|wb_num_q[3]~4                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y29_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; led_green_n~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y43_N2  ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                      ; PLL_3              ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                      ; PLL_3              ; 198     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                      ; PLL_3              ; 2654    ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                                                                                                                      ; PLL_3              ; 572     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                      ; PLL_3              ; 55      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; porst_n                                                                                                                                                                                                                                                                                                   ; FF_X80_Y1_N5       ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; process_2~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y6_N16  ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; refclk                                                                                                                                                                                                                                                                                                    ; PIN_M7             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; rst_33                                                                                                                                                                                                                                                                                                    ; FF_X1_Y34_N17      ; 491     ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sram:srami|rd_oe                                                                                                                                                                                                                                                                                          ; FF_X41_Y28_N15     ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sram:srami|rd_out[15]~20                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y32_N20 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sram:srami|reg~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y1_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sram:srami|reg~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y28_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_rst                                                                                                                                                                                                                                                                                                   ; FF_X49_Y23_N17     ; 2272    ; Async. clear                          ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; sys_rst                                                                                                                                                                                                                                                                                                   ; FF_X49_Y23_N17     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_bus:wbb|switch_fab_3:sf_3|sw_state[1]                                                                                                                                                                                                                                                                  ; FF_X40_Y28_N11     ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_bus:wbb|wbmi_1.ack                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y29_N24 ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|atoresn~0                                                                                                                                                                                                                                            ; LCCOMB_X50_Y58_N26 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|cnt[4]~1                                                                                                                                                                                                                                             ; LCCOMB_X50_Y58_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|irq_state.myirq                                                                                                                                                                                                                                                ; FF_X55_Y37_N17     ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|ld_loc_adr_m_cnt_q                                                                                                                                                                                                                                             ; FF_X50_Y41_N1      ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|wbm_adr_load[20]~1                                                                                                                                                                                                                                             ; LCCOMB_X58_Y32_N28 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|wbm_adr_o_cnt[5]~1                                                                                                                                                                                                                                             ; LCCOMB_X54_Y30_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|cnt[8]~0                                                                                                                                                                                                                                           ; LCCOMB_X52_Y40_N30 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|main_cnt[4]~0                                                                                                                                                                                                                                      ; LCCOMB_X57_Y5_N6   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|pre_cnt[1]~0                                                                                                                                                                                                                                       ; LCCOMB_X58_Y7_N22  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|brl_int[1]~0                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y35_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|crcsr~0                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y35_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|dma_sta_int[8]                                                                                                                                                                                                                                                 ; FF_X47_Y35_N9      ; 75      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|fair~0                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y35_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|i_mask~0                                                                                                                                                                                                                                                       ; LCCOMB_X54_Y35_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|int_id~1                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y35_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|intr_int[0]~0                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y35_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_0_int[0]~0                                                                                                                                                                                                                                             ; LCCOMB_X53_Y33_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_0_int[16]~2                                                                                                                                                                                                                                            ; LCCOMB_X53_Y33_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_0_int[24]~1                                                                                                                                                                                                                                            ; LCCOMB_X53_Y33_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_0_int[8]~3                                                                                                                                                                                                                                             ; LCCOMB_X53_Y33_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_1_int[0]~0                                                                                                                                                                                                                                             ; LCCOMB_X53_Y33_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_1_int[16]~2                                                                                                                                                                                                                                            ; LCCOMB_X53_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_1_int[24]~1                                                                                                                                                                                                                                            ; LCCOMB_X53_Y33_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_adr_1_int[8]~3                                                                                                                                                                                                                                             ; LCCOMB_X53_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_sel_0_int[1]~1                                                                                                                                                                                                                                             ; LCCOMB_X57_Y31_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_sel_1_int[0]~1                                                                                                                                                                                                                                             ; LCCOMB_X57_Y31_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_sta0~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y34_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|loc_sta1~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y31_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|long_add~0                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y31_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|mail_ie~0                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y33_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|pci_o~0                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y33_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|pci_o~1                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y33_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|pci_o~2                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y33_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|reg_data_out[20]~10                                                                                                                                                                                                                                            ; LCCOMB_X55_Y32_N4  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|reg_data_out[30]~7                                                                                                                                                                                                                                             ; LCCOMB_X55_Y32_N28 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|reg~0                                                                                                                                                                                                                                                          ; LCCOMB_X57_Y38_N6  ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|reg~1                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y46_N18 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|sl24_pci~1                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y33_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|sl24_pci~2                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y33_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|sl32_pci~0                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y33_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|sl32_pci~1                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y33_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|sl32_pci~2                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y33_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv16_r~0                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y34_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv24_r~0                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv24_r~1                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y31_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv32_r~0                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y31_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv32_r~1                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|slv32_r~2                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vme_data_in_reg~33                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vme_data_in_reg~35                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vme_data_in_reg~37                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_locmon:locmon|locmon_en                                                                                                                                                                                                                                              ; FF_X55_Y37_N25     ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|berrn                                                                                                                                                                                                                                                  ; FF_X55_Y44_N11     ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|dwb                                                                                                                                                                                                                                                    ; FF_X52_Y44_N9      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|mstr_state.data_stored                                                                                                                                                                                                                                 ; FF_X55_Y43_N13     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|vam_oe_int                                                                                                                                                                                                                                             ; FF_X80_Y61_N31     ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|en_vme_adr_in                                                                                                                                                                                                                                            ; LCCOMB_X55_Y37_N30 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|ld_loc_adr_m_cnt                                                                                                                                                                                                                                         ; LCCOMB_X50_Y41_N26 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|sl_en_vme_data_in_reg                                                                                                                                                                                                                                    ; FF_X52_Y48_N23     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|sl_fsm~2                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y41_N0  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|en_vme_data_out_reg_high~1                                                                                                                                                                                                                   ; LCCOMB_X48_Y36_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|en_vme_data_out_reg~1                                                                                                                                                                                                                        ; LCCOMB_X48_Y36_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|mensb_active_int                                                                                                                                                                                                                             ; FF_X49_Y37_N21     ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_va                                                                                                                                                                                                                                        ; FF_X80_Y47_N15     ; 32      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|oe_vd                                                                                                                                                                                                                                        ; FF_X48_Y47_N21     ; 32      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_sys_arbiter:sys_arbiter|swap                                                                                                                                                                                                                                         ; FF_X43_Y47_N11     ; 129     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbm:wbm|en_wbm_dat_o                                                                                                                                                                                                                                                 ; FF_X49_Y36_N11     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbm:wbm|vme_cyc_pci~0                                                                                                                                                                                                                                                ; LCCOMB_X49_Y36_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbs:wbs|Selector7~1                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y29_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbs:wbs|vme_acc_type_q[1]                                                                                                                                                                                                                                            ; FF_X34_Y26_N23     ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_wbs:wbs|vme_acc_type_q[6]                                                                                                                                                                                                                                            ; FF_X34_Y26_N17     ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|adr_o_proc~0                                                                                                                                                                                                                                             ; LCCOMB_X45_Y29_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|adr_o_proc~1                                                                                                                                                                                                                                             ; LCCOMB_X47_Y35_N28 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|dma_act_bd_int[5]~8                                                                                                                                                                                                                                      ; LCCOMB_X45_Y31_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|dma_dest_adr_int[9]~32                                                                                                                                                                                                                                   ; LCCOMB_X45_Y31_N12 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|dma_size_int[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X45_Y28_N4  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_au:dma_au|dma_sour_adr_int[29]~33                                                                                                                                                                                                                                  ; LCCOMB_X45_Y29_N8  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_du:dma_du|Equal1~0                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y29_N4  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_du:dma_du|Equal1~1                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y29_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_du:dma_du|Equal1~2                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y29_N24 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_du:dma_du|dest~0                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y29_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|_~5                                                                                                                                                      ; LCCOMB_X44_Y30_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|_~6                                                                                                                                                      ; LCCOMB_X42_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|pulse_ram_output~1                                                                                                                                       ; LCCOMB_X43_Y31_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|valid_wreq~0                                                                                                                                             ; LCCOMB_X43_Y31_N0  ; 24      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_dat_o[22]~0                                                                                                                                                                                                                                     ; LCCOMB_X41_Y31_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|Selector12~2                                                                                                                                                                                                                                         ; LCCOMB_X41_Y31_N26 ; 2       ; Latch enable                          ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|en_mstr_dat_i_reg                                                                                                                                                                                                                                    ; LCCOMB_X44_Y31_N24 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|get_bd_int                                                                                                                                                                                                                                           ; FF_X44_Y31_N15     ; 41      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|load_cnt_int                                                                                                                                                                                                                                         ; FF_X47_Y31_N5      ; 80      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|ff1_wr~2                                                                                                                                                                                                                         ; LCCOMB_X37_Y34_N16 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|z126_01_fifo_d1:ff1|procb~0                                                                                                                                                                                                      ; LCCOMB_X36_Y38_N22 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|z126_01_fifo_d1:ff2|full_b~0                                                                                                                                                                                                     ; LCCOMB_X37_Y37_N18 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_clk_trans_wb2wb:z126_01_clk_trans_indirect_i0|z126_01_fifo_d1:ff2|proca~0                                                                                                                                                                                                      ; LCCOMB_X36_Y38_N14 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|ctrl_bulk_erase_q~1                                                                                                                                                                                                             ; LCCOMB_X36_Y40_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|ctrl_read_status_q~2                                                                                                                                                                                                            ; LCCOMB_X36_Y40_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|flash_adr[15]~1                                                                                                                                                                                                                 ; LCCOMB_X30_Y42_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|flash_adr[16]~0                                                                                                                                                                                                                 ; LCCOMB_X30_Y42_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|flash_adr[2]~2                                                                                                                                                                                                                  ; LCCOMB_X30_Y42_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|wbs_dat_o[23]~21                                                                                                                                                                                                                ; LCCOMB_X34_Y40_N0  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_indi_if_ctrl_regs:z126_01_indi_if_ctrl_regs_i0|wbs_dat_o~12                                                                                                                                                                                                                    ; LCCOMB_X30_Y41_N0  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|busy_det_reg                                                                                                    ; FF_X30_Y43_N23     ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|clr_secprot_reg                                                                                                 ; FF_X33_Y45_N11     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|clr_write_reg                                                                                                   ; FF_X33_Y45_N5      ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|clr_write_reg2                                                                                                  ; FF_X33_Y44_N9      ; 65      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|end_op_reg                                                                                                      ; FF_X31_Y44_N1      ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|power_up_reg                                                                                                    ; FF_X36_Y41_N11     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|rdid_load                                                                                                       ; LCCOMB_X30_Y44_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|_~0                                              ; LCCOMB_X34_Y44_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|a_fefifo_48e:fifo_state|b_full~0                 ; LCCOMB_X33_Y44_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|a_fefifo_48e:fifo_state|cntr_as7:count_usedw|_~0 ; LCCOMB_X34_Y44_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|a_fefifo_48e:fifo_state|valid_wreq~0             ; LCCOMB_X36_Y44_N28 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|_~0                              ; LCCOMB_X36_Y47_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_addbyte_cntr_clk_en~0                                                                                      ; LCCOMB_X32_Y45_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_addr_reg_ena[23]~1                                                                                         ; LCCOMB_X33_Y43_N20 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_asmi_opcode_reg_ena[7]                                                                                     ; LCCOMB_X31_Y46_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_end_pgwrop_reg_ena                                                                                         ; LCCOMB_X32_Y46_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_pgwr_data_cntr_clk_en                                                                                      ; LCCOMB_X36_Y44_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_pgwrbuf_dataout_ena[7]~0                                                                                   ; LCCOMB_X34_Y47_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_read_data_reg_ena[7]~0                                                                                     ; LCCOMB_X31_Y44_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_read_dout_reg_ena[7]~0                                                                                     ; LCCOMB_X32_Y43_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_sec_prot_reg_ena                                                                                           ; LCCOMB_X33_Y43_N6  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_spstage_cntr_clk_en                                                                                        ; LCCOMB_X31_Y43_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_stage_cntr_clk_en                                                                                          ; LCCOMB_X31_Y45_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_start_sppoll_reg_ena                                                                                       ; LCCOMB_X32_Y46_N12 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_start_wrpoll_reg_ena                                                                                       ; LCCOMB_X32_Y46_N10 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_statreg_int_ena[6]~1                                                                                       ; LCCOMB_X32_Y44_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_w61w~0                                                                                                     ; LCCOMB_X31_Y45_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_w_lg_w559w560w[0]                                                                                          ; LCCOMB_X32_Y45_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_write_prot_reg_ena                                                                                         ; LCCOMB_X33_Y45_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_write_reg_ena                                                                                              ; LCCOMB_X32_Y43_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_wrstage_cntr_clk_en                                                                                        ; LCCOMB_X33_Y45_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|wire_wrstat_dreg_ena[7]                                                                                         ; LCCOMB_X33_Y43_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|board_status[0]~2                                                                                                                                                                                                    ; LCCOMB_X24_Y44_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|boot_addr[0]~68                                                                                                                                                                                                      ; LCCOMB_X30_Y42_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|boot_addr[12]~70                                                                                                                                                                                                     ; LCCOMB_X30_Y42_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|boot_addr[23]~71                                                                                                                                                                                                     ; LCCOMB_X30_Y42_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|boot_addr[4]~66                                                                                                                                                                                                      ; LCCOMB_X30_Y42_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|ru_ctrl_cyc3_cyc4_proc~10                                                                                                                                                                                            ; LCCOMB_X25_Y46_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|ru_ctrl_cyc3_cyc4_proc~9                                                                                                                                                                                             ; LCCOMB_X25_Y44_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|ru_ctrl_state.FPGA_IMAGE                                                                                                                                                                                             ; FF_X24_Y46_N9      ; 21      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_ctrl:\z126_01_ru_gen:z126_01_ru_gen:z126_01_ru_ctrl_i0|ru_ctrl_wb_ack_and_wdog_cnt_proc~1                                                                                                                                                                                   ; LCCOMB_X24_Y46_N12 ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|bit_counter_enable~0                                                                                                 ; LCCOMB_X25_Y50_N28 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|dffe2a0                                                                                                              ; FF_X26_Y48_N11     ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr5|cntr_bao:auto_generated|_~0                                                                        ; LCCOMB_X25_Y50_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|lpm_counter:cntr6|cntr_aao:auto_generated|_~4                                                                        ; LCCOMB_X25_Y48_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|rsource_load~0                                                                                                       ; LCCOMB_X24_Y47_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|rublock_clock~0                                                                                                      ; LCCOMB_X25_Y50_N18 ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|wire_dffe1a_ena[1]                                                                                                   ; LCCOMB_X24_Y47_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_ru_cycloneiv:\z126_01_ru_gen:z126_01_ru_cycloneiv_gen:z126_01_ru_cycloneiv_i0|z126_01_ru_cycloneiv_rmtupdt_2pp:z126_01_ru_cycloneiv_rmtupdt_2pp_component|wire_dffe7a_ena[28]                                                                                                  ; LCCOMB_X26_Y48_N20 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|Selector7~3                                                                                                                                                                                                                                       ; LCCOMB_X36_Y42_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|b2lw_state.SEL_0                                                                                                                                                                                                                                  ; FF_X31_Y42_N7      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|b2lw_state.SEL_1                                                                                                                                                                                                                                  ; FF_X31_Y42_N19     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|b2lw_state.SEL_2                                                                                                                                                                                                                                  ; FF_X31_Y42_N31     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|b2lw_state.SEL_3                                                                                                                                                                                                                                  ; FF_X31_Y42_N21     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|status_oe~3                                                                                                                                                                                                                                       ; LCCOMB_X36_Y41_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z126_01_top:sflash|z126_01_wb2pasmi:z126_01_wb2pasmi_i0|z126_01_pasmi_fsm_proc~4                                                                                                                                                                                                                          ; LCCOMB_X37_Y40_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_16mhz                                                                                                                                  ; PIN_M22            ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out ; PCIEHIP_X0_Y5_N5   ; 1444    ; 17                                   ; Global Clock         ; GCLK2            ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|reg_proc~0                              ; LCCOMB_X1_Y24_N14  ; 5       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_data_clr                                   ; FF_X31_Y18_N29     ; 123     ; 0                                    ; Global Clock         ; GCLK27           ; --                        ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_w_data_clr                                     ; FF_X38_Y1_N5       ; 122     ; 0                                    ; Global Clock         ; GCLK24           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[0]                                                       ; PLL_3              ; 4       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[1]                                                       ; PLL_3              ; 198     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[2]                                                       ; PLL_3              ; 2654    ; 119                                  ; Global Clock         ; GCLK16           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[3]                                                       ; PLL_3              ; 1       ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[4]                                                       ; PLL_3              ; 572     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; process_2~0                                                                                                                                ; LCCOMB_X34_Y6_N16  ; 2       ; 0                                    ; Global Clock         ; GCLK26           ; --                        ;
; rst_33                                                                                                                                     ; FF_X1_Y34_N17      ; 491     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sys_rst                                                                                                                                    ; FF_X49_Y23_N17     ; 2272    ; 0                                    ; Global Clock         ; GCLK28           ; --                        ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|Selector12~2                                                                          ; LCCOMB_X41_Y31_N26 ; 2       ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; hreset_n~input ; 1345           ;
+----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                     ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|error:error_comp|err_fifo:err_fifo_comp|dcfifo:dcfifo_component|dcfifo_tbi1:auto_generated|altsyncram_4371:fifo_ram|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 64    ; 4                           ; 1                           ; 4                           ; 1                           ; 4                   ; 1    ; None                    ; M9K_X12_Y22_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:c_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3aj1:auto_generated|altsyncram_1j11:fifo_ram|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 64           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 1024                        ; 64                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                    ; M9K_X21_Y15_N0, M9K_X35_Y15_N0, M9K_X21_Y14_N0, M9K_X21_Y16_N0, M9K_X35_Y16_N0, M9K_X35_Y13_N0, M9K_X21_Y13_N0, M9K_X35_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_fifo:wr_fifo_comp|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_1dj1:auto_generated|altsyncram_aq31:fifo_ram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 64           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 1024                        ; 64                          ; 2048                        ; 32                          ; 65536               ; 8    ; None                    ; M9K_X21_Y12_N0, M9K_X21_Y11_N0, M9K_X12_Y9_N0, M9K_X12_Y13_N0, M9K_X21_Y10_N0, M9K_X12_Y11_N0, M9K_X12_Y12_N0, M9K_X21_Y9_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_c_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|altsyncram_1p31:fifo_ram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 512                         ; 64                          ; 32768               ; 4    ; None                    ; M9K_X35_Y20_N0, M9K_X35_Y24_N0, M9K_X35_Y22_N0, M9K_X35_Y23_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_data_fifo:tx_w_data_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_obj1:auto_generated|altsyncram_1p31:fifo_ram|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 32                          ; 512                         ; 64                          ; 32768               ; 4    ; None                    ; M9K_X21_Y24_N0, M9K_X21_Y27_N0, M9K_X21_Y26_N0, M9K_X21_Y25_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_c_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|altsyncram_gn31:fifo_ram|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 16                          ; 64                          ; 1024                ; 2    ; None                    ; M9K_X21_Y20_N0, M9K_X21_Y19_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|tx_module:tx_module_comp|tx_header_fifo:tx_wr_header_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_27l1:auto_generated|altsyncram_gn31:fifo_ram|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 16                          ; 64                          ; 1024                ; 2    ; None                    ; M9K_X21_Y23_N0, M9K_X21_Y21_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component|altsyncram_0bk1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2    ; ../Source/chameleon.hex ; M9K_X46_Y26_N0, M9K_X46_Y23_N0                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; No - Unknown  ;
; wbb2vme_top:vme|vme_dma:vmedma|vme_dma_fifo:dma_fifo|fifo_256x32bit:fifo|scfifo:scfifo_component|scfifo_i631:auto_generated|a_dpfifo_pc31:dpfifo|altsyncram_rhh1:FIFOram|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                    ; M9K_X46_Y30_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 258          ; 8            ; 258          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2064  ; 258                         ; 8                           ; 258                         ; 8                           ; 2064                ; 1    ; None                    ; M9K_X35_Y47_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |A25_top|iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component|altsyncram_0bk1:auto_generated|ALTSYNCRAM                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000100100000100000010) (440402) (147714) (24102)    ;(00000000000000001010101111001110) (125716) (43982) (ABCE)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00110010001100000100000100000000) (1919073104) (842023168) (32304100)   ;(00110000001100000010110100110101) (1719059169) (808463669) (30302D35)   ;(00000000011000000001001111111111) (30011777) (6296575) (6013FF)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000001000000000) (1000) (512) (200)    ;(00000001111110000000001100111111) (176001477) (33030975) (1F8033F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000001000000000) (1000) (512) (200)   ;(00000000000000000000000000010000) (20) (16) (10)   ;(00000000000010000010001101000001) (2021501) (533313) (82341)   ;(00000000000000000000001000000000) (1000) (512) (200)   ;(00000000000000010000000000000000) (200000) (65536) (10000)   ;
;16;(00000000000000010000000000000000) (200000) (65536) (10000)    ;(00000000000010000011000000111111) (2030077) (536639) (8303F)   ;(00000000000000000000001000000000) (1000) (512) (200)   ;(00000000000000100000000000000000) (400000) (131072) (20000)   ;(00000000000000010000000000000000) (200000) (65536) (10000)   ;(00000000000010000100000000111111) (2040077) (540735) (8403F)   ;(00000000000000000000001000000000) (1000) (512) (200)   ;(00000000000000110000000000000000) (600000) (196608) (30000)   ;
;24;(00000000000000010000000000000000) (200000) (65536) (10000)    ;(00000000000010000101000000111111) (2050077) (544831) (8503F)   ;(00000000000000000000001000000001) (1001) (513) (201)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000100000000000000000000) (4000000) (1048576) (100000)   ;(00000000000010000110000000111111) (2060077) (548927) (8603F)   ;(00000000000000000000001000000010) (1002) (514) (202)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000001000000000000000000000000) (100000000) (16777216) (1000000)    ;(00000000000010000111000000111111) (2070077) (553023) (8703F)   ;(00000000000000000000001000000010) (1002) (514) (202)   ;(00000001000000000000000000000000) (100000000) (16777216) (1000000)   ;(00000001000000000000000000000000) (100000000) (16777216) (1000000)   ;(00000000000010001000000000111111) (2100077) (557119) (8803F)   ;(00000000000000000000001000000011) (1003) (515) (203)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00100000000000000000000000000000) (-294967296) (536870912) (20000000)    ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;
;48;(11111111111111111111111111111111) (-1) (-1) (0-1)    ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;
;56;(11111111111111111111111111111111) (-1) (-1) (0-1)    ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 11,709 / 232,464 ( 5 % )  ;
; C16 interconnects                 ; 642 / 6,642 ( 10 % )      ;
; C4 interconnects                  ; 7,484 / 136,080 ( 5 % )   ;
; Direct links                      ; 1,717 / 232,464 ( < 1 % ) ;
; GXB block output buffers          ; 125 / 2,640 ( 5 % )       ;
; Global clocks                     ; 14 / 30 ( 47 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 3,832 / 73,920 ( 5 % )    ;
; R24 interconnects                 ; 645 / 6,930 ( 9 % )       ;
; R4 interconnects                  ; 8,802 / 190,740 ( 5 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.63) ; Number of LABs  (Total = 733) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 85                            ;
; 2                                           ; 44                            ;
; 3                                           ; 25                            ;
; 4                                           ; 27                            ;
; 5                                           ; 19                            ;
; 6                                           ; 18                            ;
; 7                                           ; 11                            ;
; 8                                           ; 11                            ;
; 9                                           ; 26                            ;
; 10                                          ; 31                            ;
; 11                                          ; 23                            ;
; 12                                          ; 22                            ;
; 13                                          ; 33                            ;
; 14                                          ; 51                            ;
; 15                                          ; 47                            ;
; 16                                          ; 260                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.57) ; Number of LABs  (Total = 733) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 641                           ;
; 1 Clock                            ; 656                           ;
; 1 Clock enable                     ; 235                           ;
; 1 Sync. clear                      ; 82                            ;
; 1 Sync. load                       ; 100                           ;
; 2 Async. clears                    ; 15                            ;
; 2 Clock enables                    ; 128                           ;
; 2 Clocks                           ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.65) ; Number of LABs  (Total = 733) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 28                            ;
; 2                                            ; 61                            ;
; 3                                            ; 9                             ;
; 4                                            ; 39                            ;
; 5                                            ; 9                             ;
; 6                                            ; 19                            ;
; 7                                            ; 8                             ;
; 8                                            ; 20                            ;
; 9                                            ; 11                            ;
; 10                                           ; 14                            ;
; 11                                           ; 9                             ;
; 12                                           ; 21                            ;
; 13                                           ; 6                             ;
; 14                                           ; 22                            ;
; 15                                           ; 15                            ;
; 16                                           ; 20                            ;
; 17                                           ; 36                            ;
; 18                                           ; 28                            ;
; 19                                           ; 20                            ;
; 20                                           ; 34                            ;
; 21                                           ; 38                            ;
; 22                                           ; 33                            ;
; 23                                           ; 28                            ;
; 24                                           ; 33                            ;
; 25                                           ; 29                            ;
; 26                                           ; 29                            ;
; 27                                           ; 21                            ;
; 28                                           ; 23                            ;
; 29                                           ; 15                            ;
; 30                                           ; 15                            ;
; 31                                           ; 17                            ;
; 32                                           ; 23                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.54) ; Number of LABs  (Total = 733) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 118                           ;
; 2                                               ; 67                            ;
; 3                                               ; 43                            ;
; 4                                               ; 37                            ;
; 5                                               ; 35                            ;
; 6                                               ; 38                            ;
; 7                                               ; 41                            ;
; 8                                               ; 39                            ;
; 9                                               ; 44                            ;
; 10                                              ; 56                            ;
; 11                                              ; 25                            ;
; 12                                              ; 42                            ;
; 13                                              ; 31                            ;
; 14                                              ; 20                            ;
; 15                                              ; 39                            ;
; 16                                              ; 40                            ;
; 17                                              ; 5                             ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.64) ; Number of LABs  (Total = 733) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 11                            ;
; 3                                            ; 37                            ;
; 4                                            ; 42                            ;
; 5                                            ; 45                            ;
; 6                                            ; 32                            ;
; 7                                            ; 37                            ;
; 8                                            ; 19                            ;
; 9                                            ; 33                            ;
; 10                                           ; 31                            ;
; 11                                           ; 31                            ;
; 12                                           ; 35                            ;
; 13                                           ; 17                            ;
; 14                                           ; 28                            ;
; 15                                           ; 30                            ;
; 16                                           ; 29                            ;
; 17                                           ; 22                            ;
; 18                                           ; 20                            ;
; 19                                           ; 24                            ;
; 20                                           ; 14                            ;
; 21                                           ; 21                            ;
; 22                                           ; 19                            ;
; 23                                           ; 21                            ;
; 24                                           ; 13                            ;
; 25                                           ; 11                            ;
; 26                                           ; 15                            ;
; 27                                           ; 5                             ;
; 28                                           ; 8                             ;
; 29                                           ; 14                            ;
; 30                                           ; 14                            ;
; 31                                           ; 8                             ;
; 32                                           ; 6                             ;
; 33                                           ; 8                             ;
; 34                                           ; 11                            ;
; 35                                           ; 5                             ;
; 36                                           ; 5                             ;
; 37                                           ; 5                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+--------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Device ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+--------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; ALL    ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                            ; ALL    ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; ALL    ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                            ; ALL    ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+--------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                                                                                                                                                                                  ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                                                                                                                                                                                 ; 197          ; 0            ; 197          ; 0            ; 0            ; 204       ; 197          ; 0            ; 204       ; 204       ; 186          ; 4            ; 0            ; 4            ; 128          ; 186          ; 4            ; 128          ; 4            ; 0            ; 6            ; 4            ; 190          ; 0            ; 0            ; 0            ; 0            ; 204       ; 168          ; 0            ;
; Total Unchecked                                                                                                                                                                                            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                                                                                                                                                                         ; 7            ; 204          ; 7            ; 204          ; 204          ; 0         ; 7            ; 204          ; 0         ; 0         ; 18           ; 200          ; 204          ; 200          ; 76           ; 18           ; 200          ; 76           ; 200          ; 204          ; 198          ; 200          ; 14           ; 204          ; 204          ; 204          ; 204          ; 0         ; 36           ; 204          ;
; Total Fail                                                                                                                                                                                                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led_green_n                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led_red_n                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; v2p_rstn                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_tx[0]                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_clk                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[0]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[1]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[2]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[3]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[4]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[5]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[6]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[7]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[8]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[9]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[10]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[11]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[12]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[13]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[14]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[15]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[16]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[17]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_a[18]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_bwa_n                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_bwb_n                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_bw_n                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_cs1_n                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_adsc_n                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_oe_n                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a_dir                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a_oe_n                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d_dir                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d_oe_n                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am_dir                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am_oe_n                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[1]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[2]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[3]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[4]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[5]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[6]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_irq_o[7]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_as_o_n                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_as_oe                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_retry_o_n                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_retry_oe                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_retry_i_n                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_sysres_o                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_ds_o_n[0]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_ds_o_n[1]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_ds_oe                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_berr_o                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_dtack_o                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_scon                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_sysfail_i_n                                                                                                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_sysfail_o                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bbsy_o                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bclr_i_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bclr_o_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_br_o[0]                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_br_o[1]                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_br_o[2]                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_br_o[3]                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_iack_o_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_sysclk                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bg_o_n[0]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bg_o_n[1]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bg_o_n[2]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_bg_o_n[3]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SCE   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_SDO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_test[1]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_test[2]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_test[3]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_test[4]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; fpga_test[5]                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[0]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[1]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[2]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[3]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[4]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[5]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[6]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[7]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[8]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[9]                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[10]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[11]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[12]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[13]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[14]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sr_d[15]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[0]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[1]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[2]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[3]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[4]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[5]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[6]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[7]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[8]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[9]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[10]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[11]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[12]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[13]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[14]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[15]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[16]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[17]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[18]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[19]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[20]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[21]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[22]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[23]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[24]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[25]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[26]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[27]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[28]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[29]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[30]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_a[31]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[0]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[1]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[2]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[3]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[4]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[5]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[6]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[7]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[8]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[9]                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[10]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[11]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[12]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[13]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[14]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[15]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[16]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[17]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[18]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[19]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[20]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[21]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[22]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[23]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[24]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[25]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[26]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[27]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[28]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[29]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[30]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_d[31]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[0]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[1]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[2]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[3]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[4]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_am[5]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_write_n                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_iack_n                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; clk_16mhz                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_rx[0]                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; hreset_n                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; refclk                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; vme_berr_i_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_as_i_n                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ds_i_n[0]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ds_i_n[1]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bg_i_n[2]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bg_i_n[1]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bg_i_n[0]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bg_i_n[3]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_iack_i_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_br_i_n[3]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_br_i_n[2]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_br_i_n[1]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_br_i_n[0]                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_dtack_i_n                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_bbsy_i_n                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_sysres_i_n                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ga[2]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ga[0]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ga[1]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ga[3]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_ga[4]                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_gap                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[2]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[1]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[3]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[4]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[5]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[6]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_irq_i_n[7]                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vme_acfail_i_n                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_tx[0](n)                                                                                                                                                                                              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; pcie_rx[0](n)                                                                                                                                                                                              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; refclk(n)                                                                                                                                                                                                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; On                         ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; 3.3V                       ;
; Force Configuration Voltage Level                                ; On                         ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; Unreserved                 ;
; Data[1]/ASDO                                                     ; Unreserved                 ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; Unreserved                 ;
; DCLK                                                             ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; sys_clk              ; 83.4              ;
; clk_50          ; pcie_sys_clk         ; 4.9               ;
; sys_clk         ; sys_clk              ; 2.7               ;
; clk_33          ; clk_33               ; 2.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ip_16z091_01_top:pcie|alt_reconf:alt_reconf_comp|alt_reconf_alt_c3gxb_reconfig_1801:alt_reconf_alt_c3gxb_reconfig_1801_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                                                                       ; ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[0]                                                                                                                                                                                                   ; 4.859             ;
; vme_irq_i_n[2]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[2]                                                                                                                                                                                                                                                            ; 2.485             ;
; vme_bg_i_n[3]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[3]                                                                                                                                                                                                                                                 ; 2.087             ;
; vme_a[21]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[21]                                                                                                                                                                                                                                                         ; 2.042             ;
; vme_br_i_n[2]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[2]                                                                                                                                                                                                                                                 ; 1.842             ;
; vme_br_i_n[3]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[3]                                                                                                                                                                                                                                                 ; 1.822             ;
; vme_bg_i_n[2]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[2]                                                                                                                                                                                                                                                 ; 1.797             ;
; vme_br_i_n[0]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[0]                                                                                                                                                                                                                                                 ; 1.787             ;
; vme_bg_i_n[0]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[0]                                                                                                                                                                                                                                                 ; 1.775             ;
; vme_br_i_n[1]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|br_i_n_q[1]                                                                                                                                                                                                                                                 ; 1.580             ;
; vme_bg_i_n[1]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bg_i_n_q[1]                                                                                                                                                                                                                                                 ; 1.570             ;
; vme_sysres_i_n                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|sysrstn_q                                                                                                                                                                                                                                                 ; 1.549             ;
; vme_d[25]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[25]                                                                                                                                                                                                                                                         ; 1.512             ;
; vme_d[26]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[26]                                                                                                                                                                                                                                                         ; 1.485             ;
; vme_write_n                                                                                                                                                                                                                                                                                 ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|sl_writen_reg_int                                                                                                                                                                                                                                                     ; 1.403             ;
; vme_a[18]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[18]                                                                                                                                                                                                                                                         ; 1.233             ;
; vme_d[18]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[18]                                                                                                                                                                                                                                                         ; 1.215             ;
; vme_a[16]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[16]                                                                                                                                                                                                                                                         ; 1.209             ;
; vme_a[8]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[8]                                                                                                                                                                                                                                                          ; 1.205             ;
; vme_a[1]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[1]                                                                                                                                                                                                                                                          ; 1.155             ;
; vme_as_i_n                                                                                                                                                                                                                                                                                  ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|asn_in_reg                                                                                                                                                                                                                                                      ; 1.109             ;
; vme_a[3]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[3]                                                                                                                                                                                                                                                          ; 1.064             ;
; vme_irq_i_n[1]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[1]                                                                                                                                                                                                                                                            ; 1.063             ;
; vme_a[11]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[11]                                                                                                                                                                                                                                                         ; 1.062             ;
; vme_a[23]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[23]                                                                                                                                                                                                                                                         ; 1.045             ;
; vme_d[30]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[30]                                                                                                                                                                                                                                                         ; 0.974             ;
; vme_berr_i_n                                                                                                                                                                                                                                                                                ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|berrn                                                                                                                                                                                                                                                         ; 0.965             ;
; vme_iack_n                                                                                                                                                                                                                                                                                  ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|iackn_in_q                                                                                                                                                                                                                                                            ; 0.963             ;
; vme_d[31]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[31]                                                                                                                                                                                                                                                         ; 0.951             ;
; vme_a[10]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[10]                                                                                                                                                                                                                                                         ; 0.948             ;
; vme_a[9]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[9]                                                                                                                                                                                                                                                          ; 0.943             ;
; vme_d[23]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[23]                                                                                                                                                                                                                                                         ; 0.940             ;
; vme_a[0]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[0]                                                                                                                                                                                                                                                          ; 0.932             ;
; vme_irq_i_n[4]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[4]                                                                                                                                                                                                                                                            ; 0.931             ;
; vme_dtack_i_n                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_master:master|dtackn_reg                                                                                                                                                                                                                                                    ; 0.927             ;
; vme_a[30]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[30]                                                                                                                                                                                                                                                         ; 0.915             ;
; vme_irq_i_n[3]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[3]                                                                                                                                                                                                                                                            ; 0.908             ;
; vme_a[19]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[19]                                                                                                                                                                                                                                                         ; 0.897             ;
; vme_a[17]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[17]                                                                                                                                                                                                                                                         ; 0.896             ;
; vme_iack_i_n                                                                                                                                                                                                                                                                                ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|iackin_daisy                                                                                                                                                                                                                                                          ; 0.893             ;
; vme_a[5]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[5]                                                                                                                                                                                                                                                          ; 0.886             ;
; vme_a[26]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[26]                                                                                                                                                                                                                                                         ; 0.855             ;
; vme_am[1]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[1]                                                                                                                                                                                                                                                         ; 0.850             ;
; vme_ds_i_n[1]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|dsbn_in_reg                                                                                                                                                                                                                                                     ; 0.849             ;
; vme_irq_i_n[7]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[7]                                                                                                                                                                                                                                                            ; 0.827             ;
; vme_am[5]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[5]                                                                                                                                                                                                                                                         ; 0.825             ;
; vme_a[2]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[2]                                                                                                                                                                                                                                                          ; 0.823             ;
; vme_am[0]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[0]                                                                                                                                                                                                                                                         ; 0.816             ;
; vme_d[21]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[21]                                                                                                                                                                                                                                                         ; 0.800             ;
; vme_a[20]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[20]                                                                                                                                                                                                                                                         ; 0.779             ;
; vme_a[12]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[12]                                                                                                                                                                                                                                                         ; 0.763             ;
; vme_d[27]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[27]                                                                                                                                                                                                                                                         ; 0.749             ;
; vme_a[14]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[14]                                                                                                                                                                                                                                                         ; 0.732             ;
; vme_d[29]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[29]                                                                                                                                                                                                                                                         ; 0.730             ;
; vme_d[28]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[28]                                                                                                                                                                                                                                                         ; 0.730             ;
; vme_am[3]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[3]                                                                                                                                                                                                                                                         ; 0.724             ;
; vme_a[22]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[22]                                                                                                                                                                                                                                                         ; 0.714             ;
; vme_acfail_i_n                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|acfailn_regd                                                                                                                                                                                                                                                          ; 0.713             ;
; vme_d[22]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[22]                                                                                                                                                                                                                                                         ; 0.708             ;
; vme_d[20]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[20]                                                                                                                                                                                                                                                         ; 0.676             ;
; vme_d[4]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[4]                                                                                                                                                                                                                                                          ; 0.673             ;
; vme_a[4]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[4]                                                                                                                                                                                                                                                          ; 0.662             ;
; vme_a[24]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[24]                                                                                                                                                                                                                                                         ; 0.662             ;
; vme_d[7]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[7]                                                                                                                                                                                                                                                          ; 0.658             ;
; vme_a[13]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[13]                                                                                                                                                                                                                                                         ; 0.657             ;
; vme_a[29]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[29]                                                                                                                                                                                                                                                         ; 0.651             ;
; vme_d[13]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[13]                                                                                                                                                                                                                                                         ; 0.647             ;
; vme_d[17]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[17]                                                                                                                                                                                                                                                         ; 0.642             ;
; vme_a[27]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[27]                                                                                                                                                                                                                                                         ; 0.641             ;
; vme_d[24]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[24]                                                                                                                                                                                                                                                         ; 0.629             ;
; vme_a[15]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[15]                                                                                                                                                                                                                                                         ; 0.610             ;
; vme_ds_i_n[0]                                                                                                                                                                                                                                                                               ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_slave:slave|dsan_in_reg                                                                                                                                                                                                                                                     ; 0.588             ;
; vme_irq_i_n[5]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[5]                                                                                                                                                                                                                                                            ; 0.580             ;
; vme_irq_i_n[6]                                                                                                                                                                                                                                                                              ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|irqregd[6]                                                                                                                                                                                                                                                            ; 0.568             ;
; vme_a[6]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[6]                                                                                                                                                                                                                                                          ; 0.557             ;
; vme_d[2]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[2]                                                                                                                                                                                                                                                          ; 0.553             ;
; vme_a[31]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[31]                                                                                                                                                                                                                                                         ; 0.539             ;
; vme_d[10]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[10]                                                                                                                                                                                                                                                         ; 0.525             ;
; vme_d[19]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[19]                                                                                                                                                                                                                                                         ; 0.513             ;
; vme_am[4]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|vam_in_reg[4]                                                                                                                                                                                                                                                         ; 0.502             ;
; vme_bbsy_i_n                                                                                                                                                                                                                                                                                ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|bbsyn_q                                                                                                                                                                                                                                                     ; 0.473             ;
; vme_d[15]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[15]                                                                                                                                                                                                                                                         ; 0.447             ;
; vme_a[25]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[25]                                                                                                                                                                                                                                                         ; 0.442             ;
; vme_a[28]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[28]                                                                                                                                                                                                                                                         ; 0.402             ;
; vme_a[7]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|va_in_reg[7]                                                                                                                                                                                                                                                          ; 0.379             ;
; vme_d[16]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[16]                                                                                                                                                                                                                                                         ; 0.355             ;
; vme_d[5]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[5]                                                                                                                                                                                                                                                          ; 0.347             ;
; vme_d[0]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[0]                                                                                                                                                                                                                                                          ; 0.338             ;
; vme_d[8]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[8]                                                                                                                                                                                                                                                          ; 0.327             ;
; vme_d[6]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[6]                                                                                                                                                                                                                                                          ; 0.303             ;
; vme_d[3]                                                                                                                                                                                                                                                                                    ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[3]                                                                                                                                                                                                                                                          ; 0.296             ;
; vme_d[14]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[14]                                                                                                                                                                                                                                                         ; 0.290             ;
; vme_d[12]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[12]                                                                                                                                                                                                                                                         ; 0.278             ;
; vme_d[11]                                                                                                                                                                                                                                                                                   ; wbb2vme_top:vme|vme_ctrl:vmectrl|vme_du:du|vd_in_reg[11]                                                                                                                                                                                                                                                         ; 0.272             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[7] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[6] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[5] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[4] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[3] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|cntr_urb:wr_ptr|counter_reg_bit[2] ; z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|scfifo:scfifo4|scfifo_j3a1:auto_generated|a_dpfifo_pv01:dpfifo|altsyncram_1qo1:FIFOram|ram_block1a0~porta_address_reg0 ; 0.270             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CGX30CF23I7 for design "A25_top"
Info (119018): Selected Migration Device List
    Info (119019): Selected EP4CGX150CF23I7 for migration
    Info (119019): Selected EP4CGX50CF23I7 for migration
    Info (119019): Selected EP4CGX75CF23I7 for migration
Info (119021): Selected migration device list is legal with 271 total of migratable pins
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (119042): Found RAM instances in design that are actually implemented as ROM because the write logic is always disabled. One such instance is listed below for example.
    Info (119043): Atom "iram_wb:cham|iram_cyc4:\gen_cyc4:ram|altsyncram:altsyncram_component|altsyncram_0bk1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (15819): Selected device migration path implemented 8 pin(s) as tristated input(s)
    Info (15818): Pin "P10"
    Info (15818): Pin "T15"
    Info (15818): Pin "P15"
    Info (15818): Pin "M15"
    Info (15818): Pin "N14"
    Info (15818): Pin "K14"
    Info (15818): Pin "H16"
    Info (15818): Pin "K12"
Info (15821): Selected device migration path implemented 12 pin(s) as GND
    Info (15818): Pin "R10"
    Info (15818): Pin "R15"
    Info (15818): Pin "N15"
    Info (15818): Pin "M14"
    Info (15818): Pin "N13"
    Info (15818): Pin "L16"
    Info (15818): Pin "M16"
    Info (15818): Pin "K17"
    Info (15818): Pin "J16"
    Info (15818): Pin "K13"
    Info (15818): Pin "H15"
    Info (15818): Pin "J12"
Info (165059): Selected device migration path cannot use 20 pins as regular I/Os
    Info (165060): Pin P10
    Info (165060): Pin R10
    Info (165060): Pin R15
    Info (165060): Pin T15
    Info (165060): Pin N15
    Info (165060): Pin P15
    Info (165060): Pin M15
    Info (165060): Pin N14
    Info (165060): Pin M14
    Info (165060): Pin N13
    Info (165060): Pin L16
    Info (165060): Pin M16
    Info (165060): Pin K17
    Info (165060): Pin J16
    Info (165060): Pin K14
    Info (165060): Pin K13
    Info (165060): Pin H16
    Info (165060): Pin H15
    Info (165060): Pin J12
    Info (165060): Pin K12
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_INIT_DONE~ is reserved at location W8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 9. The VCCIO of the I/O bank 9 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 9. The VCCIO of the I/O bank 9 is set to 3.3V.
Warning (176674): Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "pcie_tx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_tx[0](n)" File: D:/github/A25_VME/Source/A25_top.vhd Line: 71
    Warning (176118): Pin "pcie_rx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_rx[0](n)" File: D:/github/A25_VME/Source/A25_top.vhd Line: 70
    Warning (176118): Pin "refclk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "refclk(n)" File: D:/github/A25_VME/Source/A25_top.vhd Line: 69
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0" must be 125.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y5_N5             ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip File: D:/github/A25_VME/16z091-01_src/Source/x1/ip_compiler_for_pci_express-library/altpcie_hip_pipen1b.v Line: 1936
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cal_blk0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1074
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|pll1 File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 36
        Info (167097): PLL_6                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y17_N6                ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1098
            Info (167097): Regular Channel 0
                Info (167097): PIN_Y2                       pcie_rx[0] File: D:/github/A25_VME/Source/A25_top.vhd Line: 70
                Info (167097): PIN_Y2                       pcie_rx[0]~input File: D:/github/A25_VME/Source/A25_top.vhd Line: 70
                Info (167097): RXPMA_X0_Y5_N6               ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|receive_pma0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1300
                Info (167097): RXPCS_X0_Y5_N8               ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|receive_pcs0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1169
                Info (167097): TXPCS_X0_Y5_N9               ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|transmit_pcs0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1356
                Info (167097): TXPMA_X0_Y5_N7               ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|transmit_pma0 File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1420
                Info (167097): PIN_V2                       pcie_tx[0] File: D:/github/A25_VME/Source/A25_top.vhd Line: 71
                Info (167097): PIN_V2                       pcie_tx[0]~output File: D:/github/A25_VME/Source/A25_top.vhd Line: 71
            Info (167097): Regular Channel 1
                Info (167097): PIN_T2                       
                Info (167097): PIN_T2                       
                Info (167097): RXPMA_X0_Y11_N6              
                Info (167097): RXPCS_X0_Y11_N8              
                Info (167097): TXPCS_X0_Y11_N9              
                Info (167097): TXPMA_X0_Y11_N7              
                Info (167097): PIN_P2                       
                Info (167097): PIN_P2                       
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0" must be 125.0 MHz
Info (15535): Implemented PLL "pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|pll1" as GPLL PLL type File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15552): PLL constraints from migration devices are also being used File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 125, clock division of 16, and phase shift of 0 degrees (0 ps) for pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[0] port File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 25, clock division of 8, and phase shift of 0 degrees (0 ps) for pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[1] port File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 25, clock division of 6, and phase shift of 0 degrees (0 ps) for pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[2] port File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 25, clock division of 6, and phase shift of 0 degrees (0 ps) for pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[3] port File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 25, clock division of 12, and phase shift of 0 degrees (0 ps) for pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[4] port File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
Warning (15536): Implemented PLL "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|pll1" as MPLL PLL type, but with warnings File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
    Info (15552): PLL constraints from migration devices are also being used File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
    Warning (15567): Can't achieve requested High bandwidth type; current PLL requires a bandwidth value of greater than 2.000 Mhz -- achieved bandwidth of 1.35 MHz to 1.97 MHz File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[0] port File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[1] port File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|altpll:pll0|altpll_um81:auto_generated|clk[2] port File: D:/github/A25_VME/Synthesis/db/altpll_um81.tdf Line: 29
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_1dj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_27l1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_gd9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_dd9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_3aj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_obj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_tbi1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_cd9:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_bd9:dffpipe10|dffe11a* 
Info (332104): Reading SDC File: '../16z091-01_src/Synthesis/z91_01_tmg_con.sdc'
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(26): pcie_clk could not be matched with a port File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 26
Warning (332049): Ignored create_clock at z91_01_tmg_con.sdc(26): Argument <targets> is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 26
    Info (332050): create_clock -name pcie_clk     -period 10.000 -waveform {0.000 5.000} [get_ports {pcie_clk}] File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 26
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(29): ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[0] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 29
Critical Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(29): Argument <targets> is not an object ID File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 29
    Info (332050): create_generated_clock -name {pcie_clk1250} \
                       -source [get_ports {pcie_clk}] \
                       -divide_by 2 \
                       -multiply_by 25 \
                       -duty_cycle 50 \
                       -phase 0 \
                       {ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[0]} File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 29
Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(29): Argument -source is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 29
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(36): ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[1] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 36
Critical Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(36): Argument <targets> is not an object ID File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 36
    Info (332050): create_generated_clock -name {pcie_clk250_1} \
                       -source [get_ports {pcie_clk}] \
                       -divide_by 2 \
                       -multiply_by 5 \
                       -duty_cycle 50 \
                       -phase 0 \
                       {ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[1]} File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 36
Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(36): Argument -source is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 36
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(43): ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[2] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 43
Critical Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(43): Argument <targets> is not an object ID File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 43
    Info (332050): create_generated_clock -name {pcie_clk250_2} \
                       -source [get_ports {pcie_clk}] \
                       -divide_by 2 \
                       -multiply_by 5 \
                       -duty_cycle 20 \
                       -phase 0 \
                       {ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|clk[2]} File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 43
Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(43): Argument -source is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 43
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(50): ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|icdrclk could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 50
Critical Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(50): Argument <targets> is not an object ID File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 50
    Info (332050): create_generated_clock -name {pcie_icdrclk} \
                       -source [get_ports {pcie_clk}] \
                       -divide_by 2 \
                       -multiply_by 25 \
                       -duty_cycle 50 \
                       -phase 0 \
                       {ip_16z091_01_top_i0|*|serdes|*_component|pll0|auto_generated|pll1|icdrclk} File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 50
Warning (332049): Ignored create_generated_clock at z91_01_tmg_con.sdc(50): Argument -source is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 50
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(57): pcie_clk could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(57): pcie_clk1250 could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(57): pcie_clk250_1 could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(57): pcie_clk250_2 could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(57): pcie_icdrclk could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332049): Ignored set_clock_groups at z91_01_tmg_con.sdc(57): Argument -group with value pcie_clk could not match any element of the following types: ( clk ) File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
    Info (332050): set_clock_groups -exclusive -group {pcie_clk} \
                            -group {pcie_clk1250} \
                            -group {pcie_clk250_1} \
                            -group {pcie_clk250_2} \
                            -group {pcie_icdrclk} File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332049): Ignored set_clock_groups at z91_01_tmg_con.sdc(57): Argument -group with value pcie_clk1250 could not match any element of the following types: ( clk ) File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332049): Ignored set_clock_groups at z91_01_tmg_con.sdc(57): Argument -group with value pcie_clk250_1 could not match any element of the following types: ( clk ) File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332049): Ignored set_clock_groups at z91_01_tmg_con.sdc(57): Argument -group with value pcie_clk250_2 could not match any element of the following types: ( clk ) File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332049): Ignored set_clock_groups at z91_01_tmg_con.sdc(57): Argument -group with value pcie_icdrclk could not match any element of the following types: ( clk ) File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 57
Warning (332174): Ignored filter at z91_01_tmg_con.sdc(63): clk_wb could not be matched with a clock File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 63
Warning (332049): Ignored set_false_path at z91_01_tmg_con.sdc(63): Argument <to> is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 63
    Info (332050): set_false_path -from [get_clocks {pcie_sys_clk}] -to [get_clocks {clk_wb}] File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 63
Warning (332049): Ignored set_false_path at z91_01_tmg_con.sdc(64): Argument <from> is an empty collection File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 64
    Info (332050): set_false_path -from [get_clocks {clk_wb}] -to [get_clocks {pcie_sys_clk}] File: D:/github/A25_VME/16z091-01_src/Synthesis/z91_01_tmg_con.sdc Line: 64
Info (332104): Reading SDC File: 'A25_top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at A25_top.sdc(88): gpio* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 88
Warning (332049): Ignored set_input_delay at A25_top.sdc(88): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 88
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {sys_clk}]  10.000 [get_ports {gpio*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 88
Warning (332049): Ignored set_input_delay at A25_top.sdc(89): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 89
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {gpio*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 89
Warning (332174): Ignored filter at A25_top.sdc(92): mm_dreq_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 92
Warning (332049): Ignored set_input_delay at A25_top.sdc(92): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 92
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk_33}]  25.000 [get_ports {mm_dreq_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 92
Warning (332049): Ignored set_input_delay at A25_top.sdc(93): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 93
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_dreq_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 93
Warning (332174): Ignored filter at A25_top.sdc(94): mm_dtack_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 94
Warning (332049): Ignored set_input_delay at A25_top.sdc(94): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 94
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk_33}]  25.000 [get_ports {mm_dtack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 94
Warning (332049): Ignored set_input_delay at A25_top.sdc(95): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 95
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_dtack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 95
Warning (332174): Ignored filter at A25_top.sdc(96): mm_irq_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 96
Warning (332049): Ignored set_input_delay at A25_top.sdc(96): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 96
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk_33}]  25.000 [get_ports {mm_irq_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 96
Warning (332049): Ignored set_input_delay at A25_top.sdc(97): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 97
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_irq_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 97
Warning (332174): Ignored filter at A25_top.sdc(98): mm_trig* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 98
Warning (332049): Ignored set_input_delay at A25_top.sdc(98): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 98
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {clk_33}]  25.000 [get_ports {mm_trig*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 98
Warning (332049): Ignored set_input_delay at A25_top.sdc(99): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 99
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_trig*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 99
Warning (332049): Ignored set_input_delay at A25_top.sdc(100): Positional argument: object_list targets with value [get_ports {sr_a[*}] contains no input ports File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 100
    Info (332050): set_input_delay -add_delay -max -clock sr_clk_ext  8.500 [get_ports {sr_a[*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 100
Warning (332049): Ignored set_input_delay at A25_top.sdc(101): Positional argument: object_list targets with value [get_ports {sr_a[*}] contains no input ports File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 101
    Info (332050): set_input_delay -add_delay -min -clock sr_clk_ext  3.100 [get_ports {sr_a[*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 101
Warning (332049): Ignored set_output_delay at A25_top.sdc(150): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 150
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  1.000 [get_ports {gpio*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 150
Warning (332049): Ignored set_output_delay at A25_top.sdc(151): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 151
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {gpio*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 151
Warning (332174): Ignored filter at A25_top.sdc(154): mm_a[* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 154
Warning (332049): Ignored set_output_delay at A25_top.sdc(154): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 154
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_a[*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 154
Warning (332049): Ignored set_output_delay at A25_top.sdc(155): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 155
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_a[*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 155
Warning (332174): Ignored filter at A25_top.sdc(156): mm_as_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 156
Warning (332049): Ignored set_output_delay at A25_top.sdc(156): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 156
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_as_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 156
Warning (332049): Ignored set_output_delay at A25_top.sdc(157): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 157
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_as_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 157
Warning (332174): Ignored filter at A25_top.sdc(158): mm_clk* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 158
Warning (332049): Ignored set_output_delay at A25_top.sdc(158): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 158
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_clk*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 158
Warning (332049): Ignored set_output_delay at A25_top.sdc(159): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 159
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_clk*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 159
Warning (332174): Ignored filter at A25_top.sdc(160): mm_cs_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 160
Warning (332049): Ignored set_output_delay at A25_top.sdc(160): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 160
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_cs_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 160
Warning (332049): Ignored set_output_delay at A25_top.sdc(161): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 161
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_cs_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 161
Warning (332174): Ignored filter at A25_top.sdc(162): mm_dack_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 162
Warning (332049): Ignored set_output_delay at A25_top.sdc(162): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 162
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_dack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 162
Warning (332049): Ignored set_output_delay at A25_top.sdc(163): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 163
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_dack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 163
Warning (332174): Ignored filter at A25_top.sdc(164): mm_ds_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 164
Warning (332049): Ignored set_output_delay at A25_top.sdc(164): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 164
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_ds_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 164
Warning (332049): Ignored set_output_delay at A25_top.sdc(165): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 165
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_ds_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 165
Warning (332174): Ignored filter at A25_top.sdc(166): mm_iack_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 166
Warning (332049): Ignored set_output_delay at A25_top.sdc(166): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 166
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_iack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 166
Warning (332049): Ignored set_output_delay at A25_top.sdc(167): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 167
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_iack_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 167
Warning (332174): Ignored filter at A25_top.sdc(168): mm_reset_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 168
Warning (332049): Ignored set_output_delay at A25_top.sdc(168): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 168
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_reset_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 168
Warning (332049): Ignored set_output_delay at A25_top.sdc(169): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 169
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_reset_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 169
Warning (332049): Ignored set_output_delay at A25_top.sdc(170): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 170
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_trig*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 170
Warning (332049): Ignored set_output_delay at A25_top.sdc(171): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 171
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_trig*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 171
Warning (332174): Ignored filter at A25_top.sdc(172): mm_write_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 172
Warning (332049): Ignored set_output_delay at A25_top.sdc(172): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 172
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {clk_33}]  5.000 [get_ports {mm_write_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 172
Warning (332049): Ignored set_output_delay at A25_top.sdc(173): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 173
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {clk_33}]  0.000 [get_ports {mm_write_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 173
Warning (332174): Ignored filter at A25_top.sdc(193): vme_br_o_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 193
Warning (332049): Ignored set_output_delay at A25_top.sdc(193): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 193
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_br_o_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 193
Warning (332049): Ignored set_output_delay at A25_top.sdc(194): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 194
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_br_o_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 194
Warning (332174): Ignored filter at A25_top.sdc(209): vme_as_oe_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 209
Warning (332049): Ignored set_output_delay at A25_top.sdc(209): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 209
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_as_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 209
Warning (332049): Ignored set_output_delay at A25_top.sdc(210): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 210
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_as_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 210
Warning (332174): Ignored filter at A25_top.sdc(211): vme_bbsy_o_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 211
Warning (332049): Ignored set_output_delay at A25_top.sdc(211): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 211
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_bbsy_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 211
Warning (332049): Ignored set_output_delay at A25_top.sdc(212): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 212
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_bbsy_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 212
Warning (332174): Ignored filter at A25_top.sdc(215): vme_berr_o_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 215
Warning (332049): Ignored set_output_delay at A25_top.sdc(215): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 215
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_berr_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 215
Warning (332049): Ignored set_output_delay at A25_top.sdc(216): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 216
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_berr_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 216
Warning (332174): Ignored filter at A25_top.sdc(227): vme_ds_oe_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 227
Warning (332049): Ignored set_output_delay at A25_top.sdc(227): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 227
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_ds_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 227
Warning (332049): Ignored set_output_delay at A25_top.sdc(228): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 228
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_ds_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 228
Warning (332174): Ignored filter at A25_top.sdc(229): vme_dtack_o_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 229
Warning (332049): Ignored set_output_delay at A25_top.sdc(229): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 229
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_dtack_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 229
Warning (332049): Ignored set_output_delay at A25_top.sdc(230): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 230
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_dtack_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 230
Warning (332174): Ignored filter at A25_top.sdc(235): vme_irq_o_n* could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 235
Warning (332049): Ignored set_output_delay at A25_top.sdc(235): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 235
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_irq_o_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 235
Warning (332049): Ignored set_output_delay at A25_top.sdc(236): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 236
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_irq_o_n*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 236
Warning (332174): Ignored filter at A25_top.sdc(239): vme_retry_oe_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 239
Warning (332049): Ignored set_output_delay at A25_top.sdc(239): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 239
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_retry_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 239
Warning (332049): Ignored set_output_delay at A25_top.sdc(240): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 240
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_retry_oe_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 240
Warning (332174): Ignored filter at A25_top.sdc(241): vme_scon_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 241
Warning (332049): Ignored set_output_delay at A25_top.sdc(241): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 241
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_scon_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 241
Warning (332049): Ignored set_output_delay at A25_top.sdc(242): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 242
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_scon_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 242
Warning (332174): Ignored filter at A25_top.sdc(245): vme_sysfail_o_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 245
Warning (332049): Ignored set_output_delay at A25_top.sdc(245): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 245
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_sysfail_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 245
Warning (332049): Ignored set_output_delay at A25_top.sdc(246): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 246
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_sysfail_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 246
Warning (332174): Ignored filter at A25_top.sdc(247): vme_sysres_o_n could not be matched with a port File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 247
Warning (332049): Ignored set_output_delay at A25_top.sdc(247): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 247
    Info (332050): set_output_delay -add_delay -max -clock [get_clocks {sys_clk}]  4.000 [get_ports {vme_sysres_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 247
Warning (332049): Ignored set_output_delay at A25_top.sdc(248): Argument <targets> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 248
    Info (332050): set_output_delay -add_delay -min -clock [get_clocks {sys_clk}]  0.000 [get_ports {vme_sysres_o_n}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 248
Warning (332174): Ignored filter at A25_top.sdc(267): pcie_icdrclk could not be matched with a clock File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332174): Ignored filter at A25_top.sdc(267): pcie_clk[0] could not be matched with a clock File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332174): Ignored filter at A25_top.sdc(267): pcie_clk[1] could not be matched with a clock File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332174): Ignored filter at A25_top.sdc(267): pcie_clk[2] could not be matched with a clock File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332054): Assignment set_clock_groups is accepted but has some problems at A25_top.sdc(267): Argument -group with value pcie_icdrclk could not match any element of the following types: ( clk ) File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
    Info (332050): set_clock_groups -exclusive -group {refclk} \
                            -group {clk_125} \
                            -group {clk_50} \
                            -group {sys_clk} \
                            -group {pcie_icdrclk} \
                            -group {pcie_clk[0]} \
                            -group {pcie_clk[1]} \
                            -group {pcie_clk[2]} \
                            -group {clk_33} \
 File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332054): Assignment set_clock_groups is accepted but has some problems at A25_top.sdc(267): Argument -group with value pcie_clk[0] could not match any element of the following types: ( clk ) File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332054): Assignment set_clock_groups is accepted but has some problems at A25_top.sdc(267): Argument -group with value pcie_clk[1] could not match any element of the following types: ( clk ) File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332054): Assignment set_clock_groups is accepted but has some problems at A25_top.sdc(267): Argument -group with value pcie_clk[2] could not match any element of the following types: ( clk ) File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 267
Warning (332049): Ignored set_false_path at A25_top.sdc(280): Argument <to> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 280
    Info (332050): set_false_path -from [get_clocks {clk_16mhz}] -to [get_ports {mm_clk*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 280
Warning (332174): Ignored filter at A25_top.sdc(283): altera_reserved_tck could not be matched with a clock File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 283
Warning (332049): Ignored set_false_path at A25_top.sdc(283): Argument <to> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 283
    Info (332050): set_false_path  -from  [get_clocks {clk_16mhz}]  -to  [get_clocks {altera_reserved_tck}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 283
Warning (332174): Ignored filter at A25_top.sdc(288): *ws_dgrp|dffpipe_re9:dffpipe18|dffe19a* could not be matched with a keeper File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 288
Warning (332049): Ignored set_false_path at A25_top.sdc(288): Argument <to> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 288
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_re9:dffpipe18|dffe19a*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 288
Warning (332174): Ignored filter at A25_top.sdc(289): *rs_dgwp|dffpipe_qe9:dffpipe14|dffe15a* could not be matched with a keeper File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 289
Warning (332049): Ignored set_false_path at A25_top.sdc(289): Argument <to> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 289
    Info (332050): set_false_path -from [get_keepers {*delayed_wrptr_g*}] -to [get_keepers {*rs_dgwp|dffpipe_qe9:dffpipe14|dffe15a*}] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 289
Warning (332174): Ignored filter at A25_top.sdc(348): sld* could not be matched with a register File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 348
Warning (332049): Ignored set_false_path at A25_top.sdc(348): Argument <to> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 348
    Info (332050): set_false_path -from *                    -to [get_registers sld*] File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 348
Warning (332049): Ignored set_false_path at A25_top.sdc(349): Argument <from> is an empty collection File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 349
    Info (332050): set_false_path -from [get_registers sld*] -to *  File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 349
Warning (332174): Ignored filter at A25_top.sdc(354): altera_reserved_tdi could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 354
Warning (332049): Ignored set_false_path at A25_top.sdc(354): Argument <from> is not an object ID File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 354
    Info (332050): set_false_path -from altera_reserved_tdi -to * File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 354
Warning (332174): Ignored filter at A25_top.sdc(355): altera_reserved_tms could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 355
Warning (332049): Ignored set_false_path at A25_top.sdc(355): Argument <from> is not an object ID File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 355
    Info (332050): set_false_path -from altera_reserved_tms -to * File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 355
Warning (332174): Ignored filter at A25_top.sdc(356): altera_reserved_tdo could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 356
Warning (332049): Ignored set_false_path at A25_top.sdc(356): Argument <to> is not an object ID File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 356
    Info (332050): set_false_path -from * -to altera_reserved_tdo File: D:/github/A25_VME/Synthesis/A25_top.sdc Line: 356
Warning (332060): Node: ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_sop0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|int_tlp_type[2] is being clocked by ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|rx_st_sop0
Warning (332060): Node: ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|wbs_ack was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|cti_int[0] is being clocked by ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|wbs_ack
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0|dpclk  to: ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|wire_cent_unit0_dprioout
    Info (332098): From: pcie|\gen_x1:Hard_IP_x1_comp|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|l2_exit
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 62.500
    Warning (332056): Node: pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|icdrclk was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie|\gen_x1:Hard_IP_x1_comp|serdes|hard_ip_x1_serdes_alt_c3gxb_idf8_component|pll0|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   62.500    clk_16mhz
    Info (332111):   30.000       clk_33
    Info (332111):   20.000       clk_50
    Info (332111):    8.000      clk_125
    Info (332111):    8.000 pcie_sys_clk
    Info (332111):   10.000       refclk
    Info (332111):   15.000   sr_clk_ext
    Info (332111):   15.000      sys_clk
Info (176353): Automatically promoted node clk_16mhz~input (placed in PIN M22 (CLKIO4, DIFFCLK_2n)) File: D:/github/A25_VME/Source/A25_top.vhd Line: 61
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vme_sysclk~output File: D:/github/A25_VME/Source/A25_top.vhd Line: 127
Info (176352): Promoted node ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|core_clk_out  File: D:/github/A25_VME/16z091-01_src/Source/x1/ip_compiler_for_pci_express-library/altpcie_hip_pipen1b.v Line: 1936
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_3) File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_3) File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C4 of PLL_3) File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C2 of PLL_3) File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|reg_proc~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|type_fmt_err_o[1] File: D:/github/A25_VME/16z091-01_src/Source/rx_get_data.vhd Line: 159
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|type_fmt_err_o[0] File: D:/github/A25_VME/16z091-01_src/Source/rx_get_data.vhd Line: 159
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_c_wr File: D:/github/A25_VME/16z091-01_src/Source/rx_ctrl.vhd Line: 131
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_ctrl:rx_ctrl_comp|int_sop File: D:/github/A25_VME/16z091-01_src/Source/rx_ctrl.vhd Line: 132
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_is_read File: D:/github/A25_VME/16z091-01_src/Source/rx_get_data.vhd Line: 112
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_len_is_odd File: D:/github/A25_VME/16z091-01_src/Source/rx_get_data.vhd Line: 110
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|rx_module:rx_module_comp|rx_get_data:rx_get_data_comp|int_c_wr File: D:/github/A25_VME/16z091-01_src/Source/rx_get_data.vhd Line: 111
Info (176353): Automatically promoted node wbb2vme_top:vme|vme_dma:vmedma|vme_dma_mstr:dma_mstr|Selector12~2  File: D:/github/A25_VME/16z002-01_src/Source/vme_dma_mstr.vhd Line: 300
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sys_rst  File: D:/github/A25_VME/Source/A25_top.vhd Line: 510
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wb_bar_dec_int_d[1] File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_master.vhd Line: 329
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wb_bar_dec_int_d[0] File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_master.vhd Line: 329
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wb_bar_dec_int_d[3] File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_master.vhd Line: 329
        Info (176357): Destination node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|wb_bar_dec_int_d[2] File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_master.vhd Line: 329
        Info (176357): Destination node wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|atoresn~0
        Info (176357): Destination node wbb2vme_top:vme|vme_ctrl:vmectrl|vme_arbiter:arbiter|cnt[4]~0 File: D:/github/A25_VME/16z002-01_src/Source/vme_arbiter.vhd Line: 362
        Info (176357): Destination node wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|pci_hit[0] File: D:/github/A25_VME/16z002-01_src/Source/vme_au.vhd Line: 461
        Info (176357): Destination node wbb2vme_top:vme|vme_ctrl:vmectrl|vme_au:au|pci_hit[1] File: D:/github/A25_VME/16z002-01_src/Source/vme_au.vhd Line: 461
        Info (176357): Destination node wbb2vme_top:vme|vme_ctrl:vmectrl|vme_bustimer:bustimer|rst_q~0 File: D:/github/A25_VME/16z002-01_src/Source/vme_bustimer.vhd Line: 160
Info (176353): Automatically promoted node rst_33  File: D:/github/A25_VME/Source/A25_top.vhd Line: 511
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_master:wb_master_comp|tx_fifo_c_data_clr  File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_master.vhd Line: 87
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ip_16z091_01_top:pcie|ip_16z091_01:ip_16z091_01_comp|z091_01_wb_slave:wb_slave_comp|tx_fifo_w_data_clr  File: D:/github/A25_VME/16z091-01_src/Source/z091_01_wb_slave.vhd Line: 104
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node process_2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1074
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_serdes:serdes|hard_ip_x1_serdes_alt_c3gxb_idf8:hard_ip_x1_serdes_alt_c3gxb_idf8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: D:/github/A25_VME/16z091-01_src/Source/x1/Hard_IP_x1_serdes.vhd Line: 1098
Warning (15064): PLL "pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|pll1" output port clk[3] feeds output pin "sr_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
Warning (15064): PLL "pll_pcie:pll|altpll:altpll_component|pll_pcie_altpll:auto_generated|pll1" output port clk[4] feeds output pin "z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DCLK_OBUF" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/github/A25_VME/Synthesis/db/pll_pcie_altpll.v Line: 49
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "pcie_rx[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pcie_rx[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pcie_rx[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pcie_tx[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pcie_tx[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pcie_tx[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X35_Y22 to location X45_Y33
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
    Info (170138): Failed to route the following 1 signal(s)
        Info (170139): Signal "ip_16z091_01_top:pcie|hard_ip_x1:\gen_x1:Hard_IP_x1_comp|hard_ip_x1_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]"
    Info (170140): Cannot fit design in device -- following 1 routing resource(s) needed by more than one signal during the last fitting attempt
        Info (170141): Routing resource LAB Input (X1_Y12, I50)
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X35_Y22 to location X45_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 21.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 9. The VCCIO of the I/O bank 9 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 9. The VCCIO of the I/O bank 9 is set to 3.3V.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 uses I/O standard 3.3-V LVTTL at K4 File: D:/github/A25_VME/Synthesis/db/z126_01_pasmi_m25p32.vhd Line: 1987
Warning (169177): 128 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin vme_retry_i_n uses I/O standard 3.3-V LVTTL at Y22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 105
    Info (169178): Pin vme_sysfail_i_n uses I/O standard 3.3-V LVTTL at T22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 116
    Info (169178): Pin vme_bclr_i_n uses I/O standard 3.3-V LVTTL at L13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 120
    Info (169178): Pin fpga_test[1] uses I/O standard 3.3-V LVTTL at A2 File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169178): Pin fpga_test[2] uses I/O standard 3.3-V LVTTL at A1 File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169178): Pin fpga_test[3] uses I/O standard 3.3-V LVTTL at B1 File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169178): Pin fpga_test[4] uses I/O standard 3.3-V LVTTL at C2 File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169178): Pin fpga_test[5] uses I/O standard 3.3-V LVTTL at C1 File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169178): Pin sr_d[0] uses I/O standard 3.3-V LVTTL at Y14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[1] uses I/O standard 3.3-V LVTTL at W14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[2] uses I/O standard 3.3-V LVTTL at U15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[3] uses I/O standard 3.3-V LVTTL at W15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[4] uses I/O standard 3.3-V LVTTL at Y15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[5] uses I/O standard 3.3-V LVTTL at Y16 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[6] uses I/O standard 3.3-V LVTTL at W17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[7] uses I/O standard 3.3-V LVTTL at Y17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[8] uses I/O standard 3.3-V LVTTL at AB21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[9] uses I/O standard 3.3-V LVTTL at AA20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[10] uses I/O standard 3.3-V LVTTL at AB20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[11] uses I/O standard 3.3-V LVTTL at AA19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[12] uses I/O standard 3.3-V LVTTL at AB19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[13] uses I/O standard 3.3-V LVTTL at AA18 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[14] uses I/O standard 3.3-V LVTTL at AB18 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin sr_d[15] uses I/O standard 3.3-V LVTTL at AB17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 76
    Info (169178): Pin vme_a[0] uses I/O standard 3.3-V LVTTL at A22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[1] uses I/O standard 3.3-V LVTTL at H20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[2] uses I/O standard 3.3-V LVTTL at G21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[3] uses I/O standard 3.3-V LVTTL at F22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[4] uses I/O standard 3.3-V LVTTL at G19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[5] uses I/O standard 3.3-V LVTTL at C22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[6] uses I/O standard 3.3-V LVTTL at G16 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[7] uses I/O standard 3.3-V LVTTL at C20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[8] uses I/O standard 3.3-V LVTTL at G22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[9] uses I/O standard 3.3-V LVTTL at G20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[10] uses I/O standard 3.3-V LVTTL at F20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[11] uses I/O standard 3.3-V LVTTL at E22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[12] uses I/O standard 3.3-V LVTTL at D20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[13] uses I/O standard 3.3-V LVTTL at G17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[14] uses I/O standard 3.3-V LVTTL at B22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[15] uses I/O standard 3.3-V LVTTL at B21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[16] uses I/O standard 3.3-V LVTTL at A15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[17] uses I/O standard 3.3-V LVTTL at B15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[18] uses I/O standard 3.3-V LVTTL at C15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[19] uses I/O standard 3.3-V LVTTL at A14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[20] uses I/O standard 3.3-V LVTTL at D15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[21] uses I/O standard 3.3-V LVTTL at C14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[22] uses I/O standard 3.3-V LVTTL at B13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[23] uses I/O standard 3.3-V LVTTL at D14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[24] uses I/O standard 3.3-V LVTTL at U20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[25] uses I/O standard 3.3-V LVTTL at W22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[26] uses I/O standard 3.3-V LVTTL at V21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[27] uses I/O standard 3.3-V LVTTL at V22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[28] uses I/O standard 3.3-V LVTTL at R16 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[29] uses I/O standard 3.3-V LVTTL at T20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[30] uses I/O standard 3.3-V LVTTL at T21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_a[31] uses I/O standard 3.3-V LVTTL at U22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 87
    Info (169178): Pin vme_d[0] uses I/O standard 3.3-V LVTTL at A3 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[1] uses I/O standard 3.3-V LVTTL at C5 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[2] uses I/O standard 3.3-V LVTTL at A4 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[3] uses I/O standard 3.3-V LVTTL at C7 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[4] uses I/O standard 3.3-V LVTTL at A7 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[5] uses I/O standard 3.3-V LVTTL at F8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[6] uses I/O standard 3.3-V LVTTL at D7 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[7] uses I/O standard 3.3-V LVTTL at A8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[8] uses I/O standard 3.3-V LVTTL at B3 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[9] uses I/O standard 3.3-V LVTTL at D5 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[10] uses I/O standard 3.3-V LVTTL at B4 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[11] uses I/O standard 3.3-V LVTTL at E6 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[12] uses I/O standard 3.3-V LVTTL at D6 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[13] uses I/O standard 3.3-V LVTTL at B7 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[14] uses I/O standard 3.3-V LVTTL at C8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[15] uses I/O standard 3.3-V LVTTL at D8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[16] uses I/O standard 3.3-V LVTTL at R20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[17] uses I/O standard 3.3-V LVTTL at R21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[18] uses I/O standard 3.3-V LVTTL at R22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[19] uses I/O standard 3.3-V LVTTL at P14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[20] uses I/O standard 3.3-V LVTTL at P13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[21] uses I/O standard 3.3-V LVTTL at P22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[22] uses I/O standard 3.3-V LVTTL at N20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[23] uses I/O standard 3.3-V LVTTL at N21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[24] uses I/O standard 3.3-V LVTTL at L15 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[25] uses I/O standard 3.3-V LVTTL at L20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[26] uses I/O standard 3.3-V LVTTL at L19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[27] uses I/O standard 3.3-V LVTTL at K19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[28] uses I/O standard 3.3-V LVTTL at K20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[29] uses I/O standard 3.3-V LVTTL at K22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[30] uses I/O standard 3.3-V LVTTL at J22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_d[31] uses I/O standard 3.3-V LVTTL at J21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 90
    Info (169178): Pin vme_am[0] uses I/O standard 3.3-V LVTTL at A18 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_am[1] uses I/O standard 3.3-V LVTTL at B18 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_am[2] uses I/O standard 3.3-V LVTTL at F17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_am[3] uses I/O standard 3.3-V LVTTL at A19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_am[4] uses I/O standard 3.3-V LVTTL at C19 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_am[5] uses I/O standard 3.3-V LVTTL at D17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 94
    Info (169178): Pin vme_write_n uses I/O standard 3.3-V LVTTL at E17 File: D:/github/A25_VME/Source/A25_top.vhd Line: 96
    Info (169178): Pin vme_iack_n uses I/O standard 3.3-V LVTTL at A20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 97
    Info (169178): Pin clk_16mhz uses I/O standard 3.3-V LVTTL at M22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 61
    Info (169178): Pin hreset_n uses I/O standard 3.3-V LVTTL at AB3 File: D:/github/A25_VME/Source/A25_top.vhd Line: 64
    Info (169178): Pin vme_berr_i_n uses I/O standard 3.3-V LVTTL at C6 File: D:/github/A25_VME/Source/A25_top.vhd Line: 111
    Info (169178): Pin vme_as_i_n uses I/O standard 3.3-V LVTTL at C16 File: D:/github/A25_VME/Source/A25_top.vhd Line: 100
    Info (169178): Pin vme_ds_i_n[0] uses I/O standard 3.3-V LVTTL at D9 File: D:/github/A25_VME/Source/A25_top.vhd Line: 108
    Info (169178): Pin vme_ds_i_n[1] uses I/O standard 3.3-V LVTTL at E8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 108
    Info (169178): Pin vme_bg_i_n[2] uses I/O standard 3.3-V LVTTL at H13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 128
    Info (169178): Pin vme_bg_i_n[1] uses I/O standard 3.3-V LVTTL at G12 File: D:/github/A25_VME/Source/A25_top.vhd Line: 128
    Info (169178): Pin vme_bg_i_n[0] uses I/O standard 3.3-V LVTTL at J13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 128
    Info (169178): Pin vme_bg_i_n[3] uses I/O standard 3.3-V LVTTL at J14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 128
    Info (169178): Pin vme_iack_i_n uses I/O standard 3.3-V LVTTL at H14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 124
    Info (169178): Pin vme_br_i_n[3] uses I/O standard 3.3-V LVTTL at C13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 122
    Info (169178): Pin vme_br_i_n[2] uses I/O standard 3.3-V LVTTL at B12 File: D:/github/A25_VME/Source/A25_top.vhd Line: 122
    Info (169178): Pin vme_br_i_n[1] uses I/O standard 3.3-V LVTTL at A13 File: D:/github/A25_VME/Source/A25_top.vhd Line: 122
    Info (169178): Pin vme_br_i_n[0] uses I/O standard 3.3-V LVTTL at G14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 122
    Info (169178): Pin vme_dtack_i_n uses I/O standard 3.3-V LVTTL at A5 File: D:/github/A25_VME/Source/A25_top.vhd Line: 113
    Info (169178): Pin vme_bbsy_i_n uses I/O standard 3.3-V LVTTL at L14 File: D:/github/A25_VME/Source/A25_top.vhd Line: 118
    Info (169178): Pin vme_sysres_i_n uses I/O standard 3.3-V LVTTL at V20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 106
    Info (169178): Pin vme_ga[2] uses I/O standard 3.3-V LVTTL at AB6 File: D:/github/A25_VME/Source/A25_top.vhd Line: 85
    Info (169178): Pin vme_ga[0] uses I/O standard 3.3-V LVTTL at AB4 File: D:/github/A25_VME/Source/A25_top.vhd Line: 85
    Info (169178): Pin vme_ga[1] uses I/O standard 3.3-V LVTTL at AB5 File: D:/github/A25_VME/Source/A25_top.vhd Line: 85
    Info (169178): Pin vme_ga[3] uses I/O standard 3.3-V LVTTL at AB7 File: D:/github/A25_VME/Source/A25_top.vhd Line: 85
    Info (169178): Pin vme_ga[4] uses I/O standard 3.3-V LVTTL at AB8 File: D:/github/A25_VME/Source/A25_top.vhd Line: 85
    Info (169178): Pin vme_gap uses I/O standard 3.3-V LVTTL at AB9 File: D:/github/A25_VME/Source/A25_top.vhd Line: 86
    Info (169178): Pin vme_irq_i_n[2] uses I/O standard 3.3-V LVTTL at H21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[1] uses I/O standard 3.3-V LVTTL at H22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[3] uses I/O standard 3.3-V LVTTL at D22 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[4] uses I/O standard 3.3-V LVTTL at D21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[5] uses I/O standard 3.3-V LVTTL at A21 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[6] uses I/O standard 3.3-V LVTTL at B20 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_irq_i_n[7] uses I/O standard 3.3-V LVTTL at A16 File: D:/github/A25_VME/Source/A25_top.vhd Line: 98
    Info (169178): Pin vme_acfail_i_n uses I/O standard 3.3-V LVTTL at A12 File: D:/github/A25_VME/Source/A25_top.vhd Line: 126
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin z126_01_top:sflash|z126_01_pasmi_m25p32:\z126_01_pasmi_m25p32_gen:z126_01_pasmi_m25p32_i0|z126_01_pasmi_m25p32_altasmi_parallel_vps2:z126_01_pasmi_m25p32_altasmi_parallel_vps2_component|sd3~ALTERA_DATA0 uses I/O standard 3.3-V LVTTL at K4 File: D:/github/A25_VME/Synthesis/db/z126_01_pasmi_m25p32.vhd Line: 1987
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin fpga_test[1] has a permanently disabled output enable File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169065): Pin fpga_test[2] has a permanently disabled output enable File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169065): Pin fpga_test[3] has a permanently disabled output enable File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169065): Pin fpga_test[4] has a permanently disabled output enable File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
    Info (169065): Pin fpga_test[5] has a permanently disabled output enable File: D:/github/A25_VME/Source/A25_top.vhd Line: 66
Info (144001): Generated suppressed messages file D:/github/A25_VME/Synthesis/A25_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 162 warnings
    Info: Peak virtual memory: 1749 megabytes
    Info: Processing ended: Tue Apr 04 10:26:20 2017
    Info: Elapsed time: 00:02:22
    Info: Total CPU time (on all processors): 00:03:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/github/A25_VME/Synthesis/A25_top.fit.smsg.


