# Monthly Summary (2025.07)

> [!Note|style:callout|label:Infor]
Initially published by YiDingg at 18:03 on 2025-08-03 in Lincang.

## 本月概览 (2025.07)

这个月，在期末考试结束后，休整休整便进入了科研实践。虽然假期的效率有限，但终究是比上学时高得多，有比较充分的时间去做自己的事情，也抽空学了一些理论知识。月底便把科研实践的内容基本做完了，还剩报告和答辩用的 PPT, 这个倒是不急。后面就要正式进入 transceiver 这一大领域的学习了，我打算首先从 PLL 及其几个关键子结构的基本理论知识入手，然后设计并前仿一个简单的 PLL (作为练习)。有了具体的设计经验之后，进一步深入学习理论知识，争取在这个假期完成一个比较正式的 PLL/CDR 设计。

## 本月详情 (2025.07)

具体而言，我们：
- 结束了期末考试
- 学习了 Razavi CMOS 的 Chapter 7. Noise, Chapter 19. Layout 和 Chapter 15. Oscillators 三章
- 接入实验室服务器，将 TSMC 28nm CMOS 工艺库导入到本地 virtuoso
- 确定本次科研实践的内容为：内置 op amp 的 BGR, 要求前仿+版图+验证+后仿
- 完整设计、前仿、版图、后仿了用于 BGR 的运放
- 完整设计、前仿、版图、后仿了低压 BGR
- 积累了模拟 IC 完整设计的宝贵思路和不少的 cadence 软件使用经验

## 下月计划 (2025.08)


下月计划 (2025.08):
- 完成科研实践收尾工作（包括报告/PPT 和相关文章等）
- 学习 Razavi PLL 和数字电路 (选定教材、学习基础、接触 Verilog)
- 考虑学习并完成基本的 PLL 设计 (包括 VCO, LPF, Phase Detector or Charge Pump, Frequency Divider 等)
- 进一步深入学习 PLL/CDR 相关的理论知识，争取在假期内完成一个比较正式的设计，为后续设计打下基础




