# SunflowerBot: FPGA TabanlÄ± Otonom GÃ¼neÅŸ Takip Sistemi

![demo](https://github.com/user-attachments/assets/1536b20f-7956-42f9-8431-87e7970cd9c4)

*Åekil 1. Projenin Ã‡alÄ±ÅŸma GÃ¶sterimi*

![Durum](https://img.shields.io/badge/Status-Completed-success) ![Teknoloji](https://img.shields.io/badge/Language-VHDL-blue) ![DonanÄ±m](https://img.shields.io/badge/Hardware-Basys3-orange) ![Lisans](https://img.shields.io/badge/License-MIT-green)

## ğŸŒ» Genel BakÄ±ÅŸ

SunflowerBot (AyÃ§iÃ§eÄŸi Robotu), Artix-7 FPGA (Basys 3) Ã¼zerinde tasarlanmÄ±ÅŸ otonom, heliotropik (gÃ¼neÅŸe yÃ¶nelen) bir takip sistemidir. DoÄŸayÄ± taklit ederek, bir Ã§ift IÅŸÄ±ÄŸa BaÄŸÄ±mlÄ± DirenÃ§ (LDR) kullanÄ±r ve bir servo motoru gerÃ§ek zamanlÄ± olarak en parlak Ä±ÅŸÄ±k kaynaÄŸÄ±na doÄŸru aktif bir ÅŸekilde yÃ¶nlendirir.

SÄ±ralÄ± yazÄ±lÄ±m yÃ¼rÃ¼tmeye dayalÄ± mikrodenetleyici tabanlÄ± Ã§Ã¶zÃ¼mlerin aksine, bu proje sensÃ¶r veri toplama, sinyal iÅŸleme ve motor kontrol iÅŸlemlerini donanÄ±mda eÅŸzamanlÄ± olarak yÃ¼rÃ¼tmek iÃ§in FPGA paralelliÄŸinden yararlanÄ±r. Sistem, soft-core bir iÅŸlemciye ihtiyaÃ§ duymadan tasarlanmÄ±ÅŸ Ã¶zel bir RTL (Register Transfer Level) tasarÄ±mÄ±na sahiptir; bu sayede deterministik (belirlenimci) ve mikrosaniye seviyesinde tepki sÃ¼releri saÄŸlanÄ±r.

 ğŸ› ï¸ Temel MÃ¼hendislik Ã–zellikleri

* âš¡ DonanÄ±m HÄ±zlandÄ±rmalÄ± Kontrol DÃ¶ngÃ¼sÃ¼
    * SensÃ¶r gÃ¼rÃ¼ltÃ¼sÃ¼nÃ¼ ortadan kaldÄ±rmak ve servonun "titreÅŸimini" (hÄ±zlÄ± salÄ±nÄ±m) Ã¶nlemek iÃ§in 300 birimlik Ã¶lÃ¼ banta (deadband) sahip bir Histerezis KarÅŸÄ±laÅŸtÄ±rÄ±cÄ± uygular.
* Sinyal Ä°ÅŸleme HattÄ± (DSP)
    * Eyleme geÃ§meden Ã¶nce ham 12-bit sensÃ¶r verilerini yumuÅŸatmak iÃ§in Ã¶zel bir Sonsuz DÃ¼rtÃ¼ Tepkili (IIR) AlÃ§ak GeÃ§iren Filtre iÃ§erir.
* Bare-Metal (YalÄ±n) LCD SÃ¼rÃ¼cÃ¼sÃ¼
    * Harici IP Ã§ekirdekleri kullanmadan mikrosaniye seviyesindeki zamanlama kÄ±sÄ±tlamalarÄ±nÄ± yÃ¶neten, HD44780 protokolÃ¼nÃ¼n manuel bir Sonlu Durum Makinesi (FSM) uygulamasÄ±dÄ±r.
* Hassas Eyleme GeÃ§irme
    * Servoyu kademeli olarak hÄ±zlandÄ±rarak mekanik bileÅŸenleri yÃ¼ksek tork stresinden korumak iÃ§in Slew-Rate SÄ±nÄ±rlamalÄ± (YÃ¼kselme HÄ±zÄ± SÄ±nÄ±rlama) 50Hz PWM Ãœreteci.
* XADC ArayÃ¼zÃ¼
    * Dahili 12-bit Analog-Dijital DÃ¶nÃ¼ÅŸtÃ¼rÃ¼cÃ¼yÃ¼ sÄ±ralamak iÃ§in Artix-7 Dinamik Yeniden YapÄ±landÄ±rma Portunun (DRP) doÄŸrudan kontrolÃ¼.

## âš™ï¸ Sistem Mimarisi

![Sistem_Blok_DiyagramÄ±](https://github.com/user-attachments/assets/2a5c269f-cfff-4a3c-bdd9-182989aae2f3)
*Åekil 2. Sistemin Blok DiyagramÄ±*

Mimari, tamamen paralelleÅŸtirilmiÅŸ bir "AlgÄ±la-DÃ¼ÅŸÃ¼n-Hareket Et" hattÄ±dÄ±r:

### 1. AlgÄ±lama (`xadc_interface.vhd`)
* **GiriÅŸ:** Gerilim bÃ¶lÃ¼cÃ¼ oluÅŸturan 2 adet IÅŸÄ±ÄŸa BaÄŸÄ±mlÄ± DirenÃ§ (LDR).
* **Mekanizma:** Analog gerilimleri 12-bit Ã§Ã¶zÃ¼nÃ¼rlÃ¼kte Ã¶rneklemek iÃ§in XADC ilkelini (primitive) kullanÄ±r.
* **MantÄ±k:** Tek ADC Ã§ekirdeÄŸini iki analog kanal (VAUX6 & VAUX14) arasÄ±nda Ã§oÄŸullamak (multiplex) iÃ§in 4 durumlu bir sÄ±ralayÄ±cÄ± kullanÄ±r.

### 2. Ä°ÅŸleme (`sensor_compare.vhd` & `pwm_gen.vhd`)
* **KarÅŸÄ±laÅŸtÄ±rma:** Sol ve SaÄŸ sensÃ¶rler arasÄ±ndaki farkÄ± ($\Delta$) hesaplar.
* **Filtreleme:** Bir IIR filtre uygular: $y[n] = 0.97 \cdot y[n-1] + 0.03 \cdot x[n]$. Bu, yÃ¼ksek frekanslÄ± gÃ¼rÃ¼ltÃ¼yÃ¼ (gÃ¶lge titremesi) sÃ¶nÃ¼mler.
* **Karar:** Servo motoru yalnÄ±zca $|\Delta| > \text{EÅŸik DeÄŸeri}$ ise hareket ettirir.

### 3. Eyleme GeÃ§irme (`pwm_gen.vhd`)
* **Ã‡Ä±kÄ±ÅŸ:** 50Hz PWM Sinyali (20ms Periyot).
* **Ã‡Ã¶zÃ¼nÃ¼rlÃ¼k:** 1Âµs hassasiyet (dÃ¶ngÃ¼ baÅŸÄ±na 20.000 adÄ±m).
* **AralÄ±k:** SensÃ¶r farkÄ±nÄ± 0.5ms ($0^\circ$) ile 2.5ms ($180^\circ$) arasÄ±ndaki bir darbe geniÅŸliÄŸine eÅŸler.

### 4. Geri Bildirim (`lcd_controller.vhd`)
* **GÃ¶rseller:** GerÃ§ek zamanlÄ± durumu ("SOLA DON", "KILITLENDI") ve ham 12-bit sensÃ¶r deÄŸerlerini gÃ¶rÃ¼ntÃ¼ler.
* **DÃ¶nÃ¼ÅŸtÃ¼rme:** Ä°nsan tarafÄ±ndan okunabilir Ã§Ä±ktÄ± iÃ§in ikili-BCD-ASCII dÃ¶nÃ¼ÅŸtÃ¼rÃ¼cÃ¼ iÃ§erir.

### ğŸ’» Teknik Uygulama DetaylarÄ±

#### 1. Dijital Sinyal Ä°ÅŸleme (DSP) UygulamasÄ±
Harici kapasitÃ¶rler kullanmadan LDR gerilim bÃ¶lÃ¼cÃ¼lerinden gelen elektriksel gÃ¼rÃ¼ltÃ¼yÃ¼ filtrelemek iÃ§in grubumuz, doÄŸrudan FPGA yapÄ±sÄ± iÃ§inde Birinci Dereceden IIR (Sonsuz DÃ¼rtÃ¼ Tepkili) Filtre tasarlamÄ±ÅŸtÄ±r (`pwm_gen.vhd`).

* **Algoritma:** Dijital bir alÃ§ak geÃ§iren filtre gÃ¶revi gÃ¶ren **Ãœstel Hareketli Ortalama (EMA)** mantÄ±ÄŸÄ±.
  $$y[n] = \frac{31 \cdot y[n-1] + x[n]}{32}$$
* **DonanÄ±m Optimizasyonu:** 32'ye bÃ¶lme iÅŸlemi, standart bÃ¶lme mantÄ±ÄŸÄ±na kÄ±yasla sÄ±fÄ±r DSP dilimi tÃ¼keten bit kaydÄ±rma (`>> 5`) yoluyla uygulanmÄ±ÅŸtÄ±r.
* **GÃ¼rÃ¼ltÃ¼ Reddi:** Programlanabilir Ã¶lÃ¼ banta (`THRESHOLD = 300`) sahip bir Histerezis KarÅŸÄ±laÅŸtÄ±rÄ±cÄ±, Ä±ÅŸÄ±k farkÄ± ihmal edilebilir dÃ¼zeyde olduÄŸunda servonun salÄ±nÄ±m yapmasÄ±nÄ± veya "titremesini" Ã¶nler.

#### 2. Servo KontrolÃ¼ & Slew Rate (DeÄŸiÅŸim HÄ±zÄ±) SÄ±nÄ±rlama
Standart PWM sÃ¼rÃ¼cÃ¼leri genellikle servolarÄ± anÄ±nda konuma kilitler, bu da yÃ¼ksek akÄ±m sÄ±Ã§ramalarÄ±na ve diÅŸli aÅŸÄ±nmasÄ±na neden olur. Grubumuz Ã¶zel bir "Soft-Start" (YumuÅŸak BaÅŸlangÄ±Ã§) Rampa Denetleyicisi uygulamÄ±ÅŸtÄ±r.

* **Slew Rate SÄ±nÄ±rlayÄ±cÄ±:** Ä°kincil bir sayaÃ§ (`ramp_timer`) konum gÃ¼ncellemelerini yavaÅŸlatÄ±r.
* **MantÄ±k:** `current_pos` (mevcut konum), adÄ±m bÃ¼yÃ¼klÃ¼ÄŸÃ¼nden baÄŸÄ±msÄ±z olarak pÃ¼rÃ¼zsÃ¼z, organik bir hÄ±z profili oluÅŸturarak `target_pos` (hedef konum) deÄŸerine doÄŸru her 1.500 saat dÃ¶ngÃ¼sÃ¼nde ($15\mu s$) yalnÄ±zca bir kez artar/azalÄ±r.

#### 3. Ã–zel LCD SÃ¼rÃ¼cÃ¼sÃ¼ (HD44780)
Grubumuz, 16x2 LCD ile arayÃ¼z oluÅŸturmak ve HD44780 denetleyicisinin katÄ± mikrosaniye seviyesindeki zamanlama gereksinimlerini bir CPU olmadan yÃ¶netmek iÃ§in bare-metal (yalÄ±n) bir sÃ¼rÃ¼cÃ¼ geliÅŸtirmiÅŸtir.

 ![State_Transition_Table](https://github.com/user-attachments/assets/f2113290-5615-4d34-af94-b5d291377a13)
*Åekil 3. LCD SÃ¼rÃ¼cÃ¼sÃ¼nÃ¼n Durum GeÃ§iÅŸ Tablosu*

* **FSM Mimarisi:** Bir Mealy Durum Makinesi baÅŸlatma sÄ±rasÄ±nÄ± yÃ¶netir (`0x38` Ä°ÅŸlev AyarÄ± $\to$ `0x0C` Ekran AÃ§Ä±k $\to$ `0x01` Temizle).
* **Zamanlama UyumluluÄŸu:** FSM, ekran bozulmasÄ±nÄ± Ã¶nlemek iÃ§in 50Âµs kurulum sÃ¼resi (`WAIT_EN` durumu) ve 2ms komut yÃ¼rÃ¼tme sÃ¼resi (`DELAY_STATE`) uygular.
* **Veri DÃ¶nÃ¼ÅŸtÃ¼rme:** HafÄ±za aÄŸÄ±rlÄ±klÄ± bir arama tablosu yerine grubumuz, 12-bit tamsayÄ± sensÃ¶r deÄŸerlerini insan tarafÄ±ndan okunabilir metin olarak iÅŸlemek iÃ§in gerÃ§ek zamanlÄ± bir Ä°kili-BCD-ASCII dÃ¶nÃ¼ÅŸtÃ¼rme algoritmasÄ± (`deÄŸer + 48`) uygulamÄ±ÅŸtÄ±r.

#### 4. XADC ArayÃ¼zleme
Proje, Dinamik Yeniden YapÄ±landÄ±rma Portu (DRP) aracÄ±lÄ±ÄŸÄ±yla deterministik bir Manuel SÄ±ralayÄ±cÄ± uygulamak iÃ§in XADC'nin otomatik sÄ±ralayÄ±cÄ±sÄ±nÄ± atlar (bypass eder).

* **Kanal Ã‡oklama:** FSM, adresleri `0x16` (Aux6) ve `0x1E` (Aux14) arasÄ±nda aÃ§Ä±kÃ§a deÄŸiÅŸtirir ve verileri kilitlemeden Ã¶nce `EOC` (DÃ¶nÃ¼ÅŸÃ¼m Sonu) sinyalini bekler.
* **Ã‡Ã¶zÃ¼nÃ¼rlÃ¼k:** Artix-7'nin 0V-1V analog giriÅŸ aralÄ±ÄŸÄ±na eÅŸlenen tam 12-bit hassasiyeti (0-4095 aralÄ±ÄŸÄ±) yakalar.

## ğŸ”Œ DonanÄ±m Pin BaÄŸlantÄ±larÄ± (Basys 3)

| BileÅŸen | Sinyal AdÄ± | FPGA Pini | AÃ§Ä±klama |
| :--- | :--- | :--- | :--- |
| **Sistem** | `clk` | W5 | 100 MHz Dahili Saat |
| **SensÃ¶r Sol** | `vauxp6` / `vauxn6` | J3 / K3 | Sol LDR Analog GiriÅŸi (JXADC BaÅŸlÄ±ÄŸÄ±) |
| **SensÃ¶r SaÄŸ** | `vauxp14` / `vauxn14` | L3 / M3 | SaÄŸ LDR Analog GiriÅŸi (JXADC BaÅŸlÄ±ÄŸÄ±) |
| **Servo** | `servo_pwm` | A14 | PWM Sinyal Ã‡Ä±kÄ±ÅŸÄ± |
| **LCD** | `lcd_rs` | A16 | Register Select (KayÄ±t SeÃ§me) |
| **LCD** | `lcd_en` | B15 | Enable (EtkinleÅŸtirme) Sinyali |
| **LCD** | `lcd_data[0-7]` | K17...R18 | 8-bit Veri Yolu |

## ğŸ¥ GÃ¶sterim

[â–¶ï¸ Tam MÃ¼hendislik Analizini YouTube'da Ä°zleyin](https://youtu.be/HuF9bkv2JE8)

---