# ============================ rtl
	../../rtl/uart_clk_gen.sv

# ============================ verification
    ../uart_clk_gen_tb.sv
