static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * V_4 )\r\n{\r\nstruct V_5 * V_5 ;\r\nint V_6 = 0 ;\r\nT_3 * V_7 ;\r\nint V_8 ;\r\nT_1 * V_9 ;\r\nstatic const T_4 V_10 [] = { 0xff , 0xff } ;\r\nstatic const T_4 V_11 [] = { 0x00 , 0x00 , 0x00 , 0x00 , 0x00 ,\r\n0x00 , 0x00 , 0x00 , 0x00 , 0x00 ,\r\n0x00 , 0x00 , 0x00 , 0x00 , 0x00 ,\r\n0x00 , 0x00 , 0x00 , 0x00 , 0x00 } ;\r\nif ( V_4 == NULL )\r\nreturn 0 ;\r\nV_5 = (struct V_5 * ) V_4 ;\r\nV_8 = F_2 ( V_1 , V_6 ) ;\r\nF_3 ( V_2 -> V_12 , V_13 , L_1 ,\r\n( V_8 == 0x01 ) ? L_2 :\r\n( V_8 == 0x02 ) ? L_3 :\r\n( V_8 == 0x03 ) ? L_4 :\r\n( V_8 == 0x07 ) ? L_5 :\r\nL_6 ) ;\r\nif ( F_4 ( V_1 ) < 44 ) {\r\nF_5 ( V_3 , V_2 , & V_14 , V_1 , V_6 , - 1 ) ;\r\nV_9 = F_6 ( V_1 , V_6 ) ;\r\nF_7 ( V_9 , V_2 , V_3 ) ;\r\nreturn F_4 ( V_1 ) ;\r\n}\r\nV_7 = F_8 ( V_3 , V_1 , V_6 , 44 , V_15 , NULL , L_7 ) ;\r\nif ( V_5 -> V_16 != V_17 )\r\nF_9 ( V_7 , V_2 , & V_18 , V_1 , V_6 - 4 , 3 ,\r\nL_8 , V_17 ) ;\r\nif ( V_5 -> exp != 0 )\r\nF_5 ( V_7 , V_2 , & V_19 , V_1 , V_6 - 2 , 1 ) ;\r\nif ( V_5 -> V_20 != 1 )\r\nF_5 ( V_7 , V_2 , & V_21 , V_1 , V_6 - 2 , 1 ) ;\r\nif ( V_5 -> V_22 != 1 )\r\nF_5 ( V_7 , V_2 , & V_23 , V_1 , V_6 - 1 , 1 ) ;\r\nV_8 = F_2 ( V_1 , V_6 ) ;\r\nF_10 ( V_7 , V_24 , V_1 ,\r\nV_6 , 1 ,\r\nV_25 ) ;\r\nV_6 ++ ;\r\nswitch ( V_8 ) {\r\ncase 0x01 :\r\n{\r\nif ( F_11 ( V_1 , V_6 , V_11 , 3 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_26 , V_1 , V_6 , 3 ) ;\r\n}\r\nV_6 += 3 ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 10 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 10 ) ;\r\n}\r\nV_6 += 10 ;\r\nif ( F_11 ( V_1 , V_6 , V_10 , 2 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_28 , V_1 , V_6 , 2 ) ;\r\n}\r\nV_6 += 2 ;\r\nF_10 ( V_7 , V_29 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\nF_10 ( V_7 , V_31 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 18 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 18 ) ;\r\n}\r\nV_6 += 18 ;\r\n}\r\nbreak;\r\ncase 0x02 :\r\ncase 0x03 :\r\n{\r\nif ( F_11 ( V_1 , V_6 , V_11 , 1 ) == - 1 ) {\r\nF_9 ( V_7 , V_2 , & V_26 , V_1 , V_6 , 3 ,\r\nL_9 ) ;\r\n}\r\nV_6 ++ ;\r\nF_10 ( V_7 , V_32 , V_1 ,\r\nV_6 , 2 ,\r\nV_25 ) ;\r\nV_6 += 2 ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 20 ) == 0 ) {\r\nF_5 ( V_7 , V_2 , & V_33 , V_1 , V_6 , 20 ) ;\r\nV_6 += 20 ;\r\n} else {\r\nif ( F_11 ( V_1 , V_6 , V_11 , 10 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 10 ) ;\r\n}\r\nV_6 += 10 ;\r\nif ( F_11 ( V_1 , V_6 , V_10 , 2 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_28 , V_1 , V_6 , 2 ) ;\r\n}\r\nV_6 += 2 ;\r\nF_10 ( V_7 , V_29 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\nF_10 ( V_7 , V_31 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\n}\r\nF_10 ( V_7 , V_34 , V_1 ,\r\nV_6 , 4 ,\r\nV_25 ) ;\r\nV_6 += 4 ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 14 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 14 ) ;\r\n}\r\nV_6 += 14 ;\r\n}\r\nbreak;\r\ncase 0x07 :\r\n{\r\nif ( F_11 ( V_1 , V_6 , V_11 , 3 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_26 , V_1 , V_6 , 3 ) ;\r\n}\r\nV_6 += 3 ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 10 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 10 ) ;\r\n}\r\nV_6 += 10 ;\r\nif ( F_11 ( V_1 , V_6 , V_10 , 2 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_28 , V_1 , V_6 , 2 ) ;\r\n}\r\nV_6 += 2 ;\r\nF_10 ( V_7 , V_29 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\nF_10 ( V_7 , V_31 , V_1 , V_6 , 4 , V_30 ) ;\r\nV_6 += 4 ;\r\nF_10 ( V_7 , V_35 , V_1 ,\r\nV_6 , 1 ,\r\nV_25 ) ;\r\nV_6 ++ ;\r\nif ( F_11 ( V_1 , V_6 , V_11 , 17 ) == - 1 ) {\r\nF_5 ( V_7 , V_2 , & V_27 , V_1 , V_6 , 17 ) ;\r\n}\r\nV_6 += 17 ;\r\n}\r\nbreak;\r\ndefault:\r\nF_5 ( V_7 , V_2 , & V_36 , V_1 , V_6 - 1 , - 1 ) ;\r\nreturn V_6 ;\r\n}\r\nF_10 ( V_7 , V_37 , V_1 , V_6 , 2 ,\r\nV_25 ) ;\r\nV_6 += 2 ;\r\nreturn V_6 ;\r\n}\r\nvoid\r\nF_12 ( void )\r\n{\r\nstatic T_5 V_38 [] = {\r\n{\r\n& V_24 ,\r\n{\r\nL_10 , L_11 , V_39 ,\r\nV_40 , F_13 ( V_41 ) ,\r\n0x0 , L_12 , V_42\r\n}\r\n} ,\r\n#if 0\r\n{\r\n&hf_mpls_y1711_ttsi,\r\n{\r\n"Trail Termination Source Identifier",\r\n"mpls_y1711.ttsi",\r\nFT_UINT32, BASE_HEX, NULL, 0x0, NULL, HFILL\r\n}\r\n},\r\n#endif\r\n{\r\n& V_35 ,\r\n{\r\nL_13 , L_14 , V_39 ,\r\nV_40 , F_13 ( V_43 ) , 0x0 ,\r\nL_15 , V_42\r\n}\r\n} ,\r\n{\r\n& V_32 ,\r\n{\r\nL_16 , L_17 , V_44 ,\r\nV_40 , F_13 ( V_45 ) , 0x0 , NULL , V_42\r\n}\r\n} ,\r\n{\r\n& V_34 ,\r\n{\r\nL_18 , L_19 ,\r\nV_46 , V_47 , NULL , 0x0 , L_20 , V_42\r\n}\r\n} ,\r\n{\r\n& V_37 ,\r\n{\r\nL_21 , L_22 , V_44 ,\r\nV_40 , NULL , 0x0 , NULL , V_42\r\n}\r\n} ,\r\n{ & V_29 , { L_23 , L_24 , V_48 , V_49 , NULL , 0x0 , NULL , V_42 } } ,\r\n{ & V_31 , { L_25 , L_26 , V_50 , V_47 , NULL , 0x0 , NULL , V_42 } } ,\r\n} ;\r\nstatic T_6 * V_51 [] = {\r\n& V_15\r\n} ;\r\nstatic T_7 V_52 [] = {\r\n{ & V_14 , { L_27 , V_53 , V_54 , L_28 , V_55 } } ,\r\n{ & V_18 , { L_29 , V_56 , V_57 , L_8 , V_55 } } ,\r\n{ & V_19 , { L_30 , V_56 , V_57 , L_31 , V_55 } } ,\r\n{ & V_21 , { L_32 , V_56 , V_57 , L_33 , V_55 } } ,\r\n{ & V_23 , { L_34 , V_56 , V_57 , L_35 , V_55 } } ,\r\n{ & V_26 , { L_36 , V_56 , V_57 , L_37 , V_55 } } ,\r\n{ & V_27 , { L_38 , V_56 , V_57 , L_39 , V_55 } } ,\r\n{ & V_28 , { L_40 , V_56 , V_57 , L_41 , V_55 } } ,\r\n{ & V_33 , { L_42 , V_56 , V_58 , L_43 , V_55 } } ,\r\n{ & V_36 , { L_44 , V_56 , V_57 , L_45 , V_55 } } ,\r\n} ;\r\nT_8 * V_59 ;\r\nV_60 =\r\nF_14 ( L_46 ,\r\nL_46 ,\r\nL_47 ) ;\r\nF_15 ( V_60 , V_38 , F_16 ( V_38 ) ) ;\r\nF_17 ( V_51 , F_16 ( V_51 ) ) ;\r\nV_59 = F_18 ( V_60 ) ;\r\nF_19 ( V_59 , V_52 , F_16 ( V_52 ) ) ;\r\nF_20 ( L_47 , F_1 , V_60 ) ;\r\n}\r\nvoid\r\nF_21 ( void )\r\n{\r\nV_61 = F_22 ( L_47 ) ;\r\nF_23 ( L_48 ,\r\nV_17 ,\r\nV_61 ) ;\r\n}
