

================================================================
== Vivado HLS Report for 'parseEvents'
================================================================
* Date:           Sat Sep  8 14:13:49 2018

* Version:        2018.1 (Build 2188600 on Wed Apr 04 19:04:02 MDT 2018)
* Project:        abmofParseEvents_SmallBitWidth
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z007sclg225-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     10.31|        0.10|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-------+-----+-------+---------+
    |   Latency   |   Interval  | Pipeline|
    | min |  max  | min |  max  |   Type  |
    +-----+-------+-----+-------+---------+
    |    2|  40003|    2|  40003|   none  |
    +-----+-------+-----+-------+---------+

    + Detail: 
        * Instance: 
        +-------------------------+--------------+-----+-----+-----+-----+----------+
        |                         |              |  Latency  |  Interval | Pipeline |
        |         Instance        |    Module    | min | max | min | max |   Type   |
        +-------------------------+--------------+-----+-----+-----+-----+----------+
        |grp_accumulateHW_fu_806  |accumulateHW  |    1|    1|    2|    2| function |
        +-------------------------+--------------+-----+-----+-----+-----+----------+

        * Loop: 
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  |    Trip   |          |
        | Loop Name| min |  max  |  Latency |  achieved |   target  |   Count   | Pipelined|
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+
        |- loop_1  |    0|  40001|         6|          4|          1| 0 ~ 10000 |    yes   |
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+-------+-------+
|       Name      | BRAM_18K| DSP48E|   FF  |  LUT  |
+-----------------+---------+-------+-------+-------+
|DSP              |        -|      -|      -|      -|
|Expression       |        -|      -|      0|    291|
|FIFO             |        -|      -|      -|      -|
|Instance         |        -|      -|    311|   1367|
|Memory           |      240|      -|      0|      0|
|Multiplexer      |        -|      -|      -|   1976|
|Register         |        -|      -|    192|      -|
+-----------------+---------+-------+-------+-------+
|Total            |      240|      0|    503|   3634|
+-----------------+---------+-------+-------+-------+
|Available        |      100|     66|  28800|  14400|
+-----------------+---------+-------+-------+-------+
|Utilization (%)  |      240|      0|      1|     25|
+-----------------+---------+-------+-------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+------+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF |  LUT |
    +--------------------------+----------------------+---------+-------+-----+------+
    |grp_accumulateHW_fu_806   |accumulateHW          |        0|      0|  311|  1172|
    |parseEvents_mux_1bkb_U57  |parseEvents_mux_1bkb  |        0|      0|    0|    65|
    |parseEvents_mux_1bkb_U58  |parseEvents_mux_1bkb  |        0|      0|    0|    65|
    |parseEvents_mux_1bkb_U59  |parseEvents_mux_1bkb  |        0|      0|    0|    65|
    +--------------------------+----------------------+---------+-------+-----+------+
    |Total                     |                      |        0|      0|  311|  1367|
    +--------------------------+----------------------+---------+-------+-----+------+

    * DSP48: 
    N/A

    * Memory: 
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |       Memory      |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |glPLSlice0_V_0_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_1_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_2_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_3_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_4_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_5_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_6_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_7_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_8_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_9_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_10_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_11_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_12_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_13_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_14_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_15_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_0_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_1_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_2_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_3_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_4_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_5_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_6_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_7_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_8_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_9_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_10_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_11_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_12_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_13_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_14_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_15_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_0_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_1_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_2_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_3_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_4_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_5_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_6_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_7_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_8_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_9_U   |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_10_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_11_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_12_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_13_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_14_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_15_U  |parseEvents_glPLScud  |        5|  0|   0|    60|  180|     1|        10800|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total              |                      |      240|  0|   0|  2880| 8640|    48|       518400|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |eventSlice_din                    |     +    |      0|  0|  32|          32|          32|
    |i_fu_960_p2                       |     +    |      0|  0|  38|          31|           1|
    |localCnt_fu_1249_p2               |     +    |      0|  0|  23|           1|          16|
    |tmp1_fu_1238_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp2_fu_1207_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmp_11_fu_1259_p2                 |     +    |      0|  0|  23|           1|          16|
    |tmp_9_fu_1007_p2                  |     +    |      0|  0|  14|           1|          10|
    |ap_block_state3_pp0_stage1_iter0  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state7_pp0_stage1_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_989                  |    and   |      0|  0|   2|           1|           1|
    |tmp_1_fu_921_p2                   |   icmp   |      0|  0|   8|           2|           1|
    |tmp_2_fu_927_p2                   |   icmp   |      0|  0|   9|           2|           3|
    |tmp_3_fu_955_p2                   |   icmp   |      0|  0|  18|          32|          32|
    |tmp_5_fu_966_p2                   |   icmp   |      0|  0|  18|          31|           1|
    |tmp_fu_915_p2                     |   icmp   |      0|  0|   8|           2|           1|
    |ap_block_pp0_stage1_01001         |    or    |      0|  0|   2|           1|           1|
    |i_op_assign_1_pn_fu_1227_p3       |  select  |      0|  0|  17|           1|          17|
    |ap_enable_pp0                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   2|           2|           1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 291|         207|         201|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+----+-----------+-----+-----------+
    |                Name                | LUT| Input Size| Bits| Total Bits|
    +------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                           |  38|          7|    1|          7|
    |ap_enable_reg_pp0_iter1             |  15|          3|    1|          3|
    |ap_phi_mux_p_019_rec_phi_fu_799_p4  |   9|          2|   31|         62|
    |data_blk_n                          |   9|          2|    1|          2|
    |eventSlice_blk_n                    |   9|          2|    1|          2|
    |glPLActiveSliceIdx_V                |  15|          3|    2|          6|
    |glPLSlice0_V_0_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_0_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_0_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_10_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_10_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_10_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_11_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_11_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_11_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_12_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_12_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_12_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_13_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_13_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_13_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_14_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_14_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_14_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_15_address0            |  15|          3|    6|         18|
    |glPLSlice0_V_15_ce0                 |  15|          3|    1|          3|
    |glPLSlice0_V_15_we0                 |   9|          2|    1|          2|
    |glPLSlice0_V_1_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_1_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_1_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_2_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_2_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_2_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_3_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_3_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_3_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_4_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_4_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_4_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_5_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_5_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_5_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_6_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_6_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_6_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_7_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_7_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_7_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_8_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_8_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_8_we0                  |   9|          2|    1|          2|
    |glPLSlice0_V_9_address0             |  15|          3|    6|         18|
    |glPLSlice0_V_9_ce0                  |  15|          3|    1|          3|
    |glPLSlice0_V_9_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_0_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_0_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_0_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_10_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_10_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_10_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_11_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_11_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_11_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_12_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_12_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_12_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_13_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_13_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_13_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_14_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_14_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_14_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_15_address0            |  15|          3|    6|         18|
    |glPLSlice1_V_15_ce0                 |  15|          3|    1|          3|
    |glPLSlice1_V_15_we0                 |   9|          2|    1|          2|
    |glPLSlice1_V_1_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_1_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_1_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_2_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_2_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_2_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_3_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_3_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_3_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_4_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_4_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_4_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_5_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_5_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_5_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_6_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_6_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_6_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_7_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_7_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_7_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_8_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_8_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_8_we0                  |   9|          2|    1|          2|
    |glPLSlice1_V_9_address0             |  15|          3|    6|         18|
    |glPLSlice1_V_9_ce0                  |  15|          3|    1|          3|
    |glPLSlice1_V_9_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_0_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_0_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_0_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_10_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_10_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_10_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_11_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_11_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_11_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_12_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_12_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_12_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_13_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_13_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_13_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_14_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_14_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_14_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_15_address0            |  15|          3|    6|         18|
    |glPLSlice2_V_15_ce0                 |  15|          3|    1|          3|
    |glPLSlice2_V_15_we0                 |   9|          2|    1|          2|
    |glPLSlice2_V_1_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_1_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_1_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_2_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_2_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_2_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_3_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_3_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_3_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_4_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_4_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_4_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_5_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_5_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_5_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_6_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_6_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_6_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_7_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_7_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_7_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_8_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_8_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_8_we0                  |   9|          2|    1|          2|
    |glPLSlice2_V_9_address0             |  15|          3|    6|         18|
    |glPLSlice2_V_9_ce0                  |  15|          3|    1|          3|
    |glPLSlice2_V_9_we0                  |   9|          2|    1|          2|
    |p_019_rec_reg_795                   |   9|          2|   31|         62|
    +------------------------------------+----+-----------+-----+-----------+
    |Total                               |1976|        405|  452|       1248|
    +------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                             |   6|   0|    6|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |arrayNo_reg_1316                      |   4|   0|    4|          0|
    |glCnt                                 |  16|   0|   16|          0|
    |glPLActiveSliceIdx_V                  |   2|   0|    2|          0|
    |grp_accumulateHW_fu_806_ap_start_reg  |   1|   0|    1|          0|
    |i_op_assign_fu_196                    |  16|   0|   16|          0|
    |i_reg_1300                            |  31|   0|   31|          0|
    |newIndex_reg_1323                     |   6|   0|    6|          0|
    |p_019_rec_reg_795                     |  31|   0|   31|          0|
    |tmp2_reg_1573                         |  32|   0|   32|          0|
    |tmp_10_reg_1568                       |  32|   0|   32|          0|
    |tmp_3_reg_1296                        |   1|   0|    1|          0|
    |tmp_3_reg_1296_pp0_iter1_reg          |   1|   0|    1|          0|
    |tmp_5_reg_1305                        |   1|   0|    1|          0|
    |tmp_5_reg_1305_pp0_iter1_reg          |   1|   0|    1|          0|
    |y_reg_1310                            |   9|   0|    9|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 | 192|   0|  192|          0|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+-----------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+-------------------+-----+-----+------------+-----------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_start           |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_done            | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_idle            | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_ready           | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|data_dout          |  in |   64|   ap_fifo  |       data      |    pointer   |
|data_empty_n       |  in |    1|   ap_fifo  |       data      |    pointer   |
|data_read          | out |    1|   ap_fifo  |       data      |    pointer   |
|eventsArraySize    |  in |   32|   ap_none  | eventsArraySize |    scalar    |
|eventSlice_din     | out |   32|   ap_fifo  |    eventSlice   |    pointer   |
|eventSlice_full_n  |  in |    1|   ap_fifo  |    eventSlice   |    pointer   |
|eventSlice_write   | out |    1|   ap_fifo  |    eventSlice   |    pointer   |
+-------------------+-----+-----+------------+-----------------+--------------+

