*.log
/Materiale utile
/Registrazioni
*.aux
*.synctex.gz
/Progetti vecchi VHDL
/Esercitazioni
/Specifiche
/project_reti_logiche
/Final essay/10586178.docx