Fitter report for Ulala
Fri Jun 22 19:38:37 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Non-Global High Fan-Out Signals
 21. Routing Usage Summary
 22. LAB Logic Elements
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 22 19:38:36 2018      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; Ulala                                      ;
; Top-level Entity Name              ; Ulala                                      ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX15BF14C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 149 / 14,400 ( 1 % )                       ;
;     Total combinational functions  ; 149 / 14,400 ( 1 % )                       ;
;     Dedicated logic registers      ; 0 / 14,400 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 26 / 81 ( 32 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                              ;
; Total PLLs                         ; 0 / 3 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; zero       ; Incomplete set of assignments ;
; Out[3]     ; Incomplete set of assignments ;
; Out[2]     ; Incomplete set of assignments ;
; Out[1]     ; Incomplete set of assignments ;
; Out[0]     ; Incomplete set of assignments ;
; Overflow   ; Incomplete set of assignments ;
; CarryOut   ; Incomplete set of assignments ;
; HEX0[6]    ; Incomplete set of assignments ;
; HEX0[5]    ; Incomplete set of assignments ;
; HEX0[4]    ; Incomplete set of assignments ;
; HEX0[3]    ; Incomplete set of assignments ;
; HEX0[2]    ; Incomplete set of assignments ;
; HEX0[1]    ; Incomplete set of assignments ;
; HEX0[0]    ; Incomplete set of assignments ;
; A[1]       ; Incomplete set of assignments ;
; Comando[2] ; Incomplete set of assignments ;
; B[0]       ; Incomplete set of assignments ;
; Comando[1] ; Incomplete set of assignments ;
; Comando[0] ; Incomplete set of assignments ;
; B[1]       ; Incomplete set of assignments ;
; A[3]       ; Incomplete set of assignments ;
; A[0]       ; Incomplete set of assignments ;
; A[2]       ; Incomplete set of assignments ;
; Comando[3] ; Incomplete set of assignments ;
; B[3]       ; Incomplete set of assignments ;
; B[2]       ; Incomplete set of assignments ;
; zero       ; Missing location assignment   ;
; Out[3]     ; Missing location assignment   ;
; Out[2]     ; Missing location assignment   ;
; Out[1]     ; Missing location assignment   ;
; Out[0]     ; Missing location assignment   ;
; Overflow   ; Missing location assignment   ;
; CarryOut   ; Missing location assignment   ;
; HEX0[6]    ; Missing location assignment   ;
; HEX0[5]    ; Missing location assignment   ;
; HEX0[4]    ; Missing location assignment   ;
; HEX0[3]    ; Missing location assignment   ;
; HEX0[2]    ; Missing location assignment   ;
; HEX0[1]    ; Missing location assignment   ;
; HEX0[0]    ; Missing location assignment   ;
; A[1]       ; Missing location assignment   ;
; Comando[2] ; Missing location assignment   ;
; B[0]       ; Missing location assignment   ;
; Comando[1] ; Missing location assignment   ;
; Comando[0] ; Missing location assignment   ;
; B[1]       ; Missing location assignment   ;
; A[3]       ; Missing location assignment   ;
; A[0]       ; Missing location assignment   ;
; A[2]       ; Missing location assignment   ;
; Comando[3] ; Missing location assignment   ;
; B[3]       ; Missing location assignment   ;
; B[2]       ; Missing location assignment   ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 212 ) ; 0.00 % ( 0 / 212 )         ; 0.00 % ( 0 / 212 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 212 ) ; 0.00 % ( 0 / 212 )         ; 0.00 % ( 0 / 212 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 202 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/ULA-nova/output_files/Ulala.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 149 / 14,400 ( 1 % ) ;
;     -- Combinational with no register       ; 149                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 116                  ;
;     -- 3 input functions                    ; 21                   ;
;     -- <=2 input functions                  ; 12                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 149                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 0 / 14,733 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 14,400 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 11 / 900 ( 1 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 26 / 81 ( 32 % )     ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )       ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )       ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M9Ks                                        ; 0 / 60 ( 0 % )       ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )  ;
; PLLs                                        ; 0 / 3 ( 0 % )        ;
; Global clocks                               ; 0 / 20 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )        ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )        ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )        ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0.3% / 0.2% / 0.3%   ;
; Peak interconnect usage (total/H/V)         ; 1.5% / 1.5% / 1.5%   ;
; Maximum fan-out                             ; 34                   ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 596                  ;
; Average fan-out                             ; 2.82                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 149 / 14400 ( 1 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 149                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 116                 ; 0                              ;
;     -- 3 input functions                    ; 21                  ; 0                              ;
;     -- <=2 input functions                  ; 12                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 149                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 0                   ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 14400 ( 0 % )   ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 11 / 900 ( 1 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 26                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                   ; 0                              ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 591                 ; 5                              ;
;     -- Registered Connections               ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 14                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; A[0]       ; H10   ; 5        ; 33           ; 14           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[1]       ; M7    ; 4        ; 16           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[2]       ; K11   ; 5        ; 33           ; 11           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; A[3]       ; H12   ; 5        ; 33           ; 14           ; 7            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[0]       ; K13   ; 5        ; 33           ; 15           ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[1]       ; J13   ; 5        ; 33           ; 15           ; 7            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[2]       ; K12   ; 5        ; 33           ; 11           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[3]       ; M13   ; 5        ; 33           ; 10           ; 0            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Comando[0] ; L9    ; 4        ; 24           ; 0            ; 7            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Comando[1] ; L12   ; 5        ; 33           ; 12           ; 0            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Comando[2] ; N7    ; 4        ; 16           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Comando[3] ; N13   ; 5        ; 33           ; 10           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CarryOut ; M9    ; 4        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[0]  ; F9    ; 6        ; 33           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[1]  ; D11   ; 6        ; 33           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[2]  ; D10   ; 6        ; 33           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[3]  ; D12   ; 6        ; 33           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[4]  ; F11   ; 6        ; 33           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[5]  ; F10   ; 6        ; 33           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0[6]  ; E13   ; 6        ; 33           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[0]   ; A13   ; 7        ; 26           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[1]   ; M11   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[2]   ; G9    ; 6        ; 33           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[3]   ; G10   ; 6        ; 33           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Overflow ; L13   ; 5        ; 33           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero     ; E10   ; 6        ; 33           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G10      ; DIFFIO_R4n, DEV_OE   ; Use as regular IO        ; Out[3]           ; Dual Purpose Pin          ;
; D10      ; DIFFIO_R2n, DEV_CLRn ; Use as regular IO        ; HEX0[2]          ; Dual Purpose Pin          ;
; A5       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 1 / 8 ( 13 % )   ; 2.5V          ; --           ; --               ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 10 / 12 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 10 / 12 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 5 ( 0 % )    ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 80         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 73         ; 7        ; Out[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 75         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; HEX0[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D11      ; 68         ; 6        ; HEX0[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D12      ; 67         ; 6        ; HEX0[3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; zero                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; HEX0[6]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; HEX0[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F10      ; 62         ; 6        ; HEX0[5]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F11      ; 61         ; 6        ; HEX0[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; Out[2]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G10      ; 59         ; 6        ; Out[3]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; A[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; A[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J7       ; 30         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; B[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K9       ; 36         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; A[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 47         ; 5        ; B[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ; 54         ; 5        ; B[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; Comando[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; Comando[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 49         ; 5        ; Overflow                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 31         ; 4        ; A[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; CarryOut                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; Out[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; B[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 4        ; Comando[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ; 33         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 34         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 39         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; Comando[3]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |Ulala                            ; 149 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 26   ; 0            ; 149 (1)      ; 0 (0)             ; 0 (0)            ; |Ulala                                                                                  ; work         ;
;    |Divisorcomsinal:inst17|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17                                                           ; work         ;
;       |Comp2:inst2|               ; 5 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst2                                               ; work         ;
;          |Cont:inst5|             ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5                                    ; work         ;
;             |somatop:inst10|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst10                     ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst9                      ; work         ;
;             |somatop:inst|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst                       ; work         ;
;       |Comp2:inst3|               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst3                                               ; work         ;
;          |Cont:inst5|             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5                                    ; work         ;
;             |somatop:inst8|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst8                      ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst9                      ; work         ;
;       |Comp2:inst|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst                                                ; work         ;
;          |Cont:inst5|             ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst|Cont:inst5                                     ; work         ;
;             |somatop:inst8|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8                       ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst9                       ; work         ;
;       |Divisor:inst1|             ; 19 (3)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1                                             ; work         ;
;          |SomaSubtrai:inst2|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2                           ; work         ;
;             |Cont:inst1|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1                ; work         ;
;                |somatop:inst10|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1|somatop:inst10 ; work         ;
;                |somatop:inst8|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1|somatop:inst8  ; work         ;
;          |SomaSubtrai:inst3|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3                           ; work         ;
;             |Cont:inst1|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1                ; work         ;
;                |somatop:inst9|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1|somatop:inst9  ; work         ;
;                |somatop:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1|somatop:inst   ; work         ;
;          |SomaSubtrai:inst4|      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4                           ; work         ;
;             |Cont:inst1|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1                ; work         ;
;                |somatop:inst8|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8  ; work         ;
;          |SomaSubtrai:inst|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst                            ; work         ;
;             |Cont:inst1|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1                 ; work         ;
;                |somatop:inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst    ; work         ;
;    |Multcomsinal:inst12|          ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12                                                              ; work         ;
;       |Comp2:inst3|               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst3                                                  ; work         ;
;          |Cont:inst5|             ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst3|Cont:inst5                                       ; work         ;
;             |somatop:inst8|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8                         ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst9                         ; work         ;
;       |Comp2:inst|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst                                                   ; work         ;
;          |Cont:inst5|             ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst|Cont:inst5                                        ; work         ;
;             |somatop:inst8|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8                          ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst9                          ; work         ;
;       |Comp2Big:inst6|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2Big:inst6                                               ; work         ;
;          |8bitAdder:inst|         ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst                                ; work         ;
;             |somatop:inst9|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9                  ; work         ;
;             |somatop:inst|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst                   ; work         ;
;       |multiplicador:inst1|       ; 26 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (5)       ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1                                          ; work         ;
;          |Cont:inst11|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst11                              ; work         ;
;             |somatop:inst10|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst10               ; work         ;
;             |somatop:inst8|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst8                ; work         ;
;             |somatop:inst9|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst9                ; work         ;
;             |somatop:inst|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst                 ; work         ;
;          |Cont:inst380|           ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst380                             ; work         ;
;             |somatop:inst10|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst10              ; work         ;
;             |somatop:inst8|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst8               ; work         ;
;             |somatop:inst9|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst9               ; work         ;
;             |somatop:inst|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst                ; work         ;
;          |Cont:inst3|             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst3                               ; work         ;
;             |somatop:inst10|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10                ; work         ;
;             |somatop:inst8|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst8                 ; work         ;
;             |somatop:inst9|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst9                 ; work         ;
;    |SomaSubtrai:inst7|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst7                                                                ; work         ;
;       |Cont:inst1|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst7|Cont:inst1                                                     ; work         ;
;          |somatop:inst8|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst7|Cont:inst1|somatop:inst8                                       ; work         ;
;          |somatop:inst9|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst7|Cont:inst1|somatop:inst9                                       ; work         ;
;          |somatop:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst7|Cont:inst1|somatop:inst                                        ; work         ;
;    |SomaSubtrai:inst8|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst8                                                                ; work         ;
;       |Cont:inst1|                ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst8|Cont:inst1                                                     ; work         ;
;          |somatop:inst8|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst8|Cont:inst1|somatop:inst8                                       ; work         ;
;          |somatop:inst9|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst8|Cont:inst1|somatop:inst9                                       ; work         ;
;          |somatop:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|SomaSubtrai:inst8|Cont:inst1|somatop:inst                                        ; work         ;
;    |bigXor:inst6|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Ulala|bigXor:inst6                                                                     ; work         ;
;    |hexade:inst11|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Ulala|hexade:inst11                                                                    ; work         ;
;    |lpm_mux:instmux|              ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; |Ulala|lpm_mux:instmux                                                                  ; work         ;
;       |mux_s0d:auto_generated|    ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; |Ulala|lpm_mux:instmux|mux_s0d:auto_generated                                           ; work         ;
;    |mux:inst18|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst18                                                                       ; work         ;
;       |lpm_mux:$00001|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst18|lpm_mux:$00001                                                        ; work         ;
;          |mux_p0d:auto_generated| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated                                 ; work         ;
;    |mux:inst19|                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst19                                                                       ; work         ;
;       |lpm_mux:$00001|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst19|lpm_mux:$00001                                                        ; work         ;
;          |mux_p0d:auto_generated| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Ulala|mux:inst19|lpm_mux:$00001|mux_p0d:auto_generated                                 ; work         ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; zero       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Overflow   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CarryOut   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Comando[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Comando[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Comando[0] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[1]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[3]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[2]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Comando[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[3]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[2]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; A[1]                                                                                            ;                   ;         ;
; Comando[2]                                                                                      ;                   ;         ;
; B[0]                                                                                            ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~8                                               ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~10                                              ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                          ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst3                  ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst5                    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|inst7                                                             ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst5                         ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst4                         ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                       ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~0    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~2  ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst10|inst~0                      ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~18                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~21                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~25                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~5                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~6                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~28                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~32                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~35                                              ; 0                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst9|inst6                                         ; 0                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst9|inst6~0                                       ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst8|inst3                   ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst7~0                                          ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst                   ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst5                            ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst4                            ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst4~0                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~40                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~42                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~43                                              ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~2                        ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst12~0                                         ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst2|inst1                                                 ; 0                 ; 6       ;
; Comando[1]                                                                                      ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~8                                               ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~10                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~13                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~14                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~16                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~0                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~1                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~25                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~26                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~27                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~6                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~28                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~29                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~30                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~31                                              ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~9                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~36                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~42                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~43                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~10                                 ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~11                                 ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~7                        ; 0                 ; 6       ;
;      - mux:inst19|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~49                                              ; 0                 ; 6       ;
; Comando[0]                                                                                      ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~8                                               ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~10                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~13                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~14                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~18                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~0                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~1                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~24                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~25                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~26                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~27                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~6                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~28                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~29                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~30                                              ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~34                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~9                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~36                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~38                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~41                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~46                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~10                                 ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~11                                 ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~5                        ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~6                        ; 0                 ; 6       ;
;      - mux:inst19|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 0                 ; 6       ;
; B[1]                                                                                            ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~8                                               ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~9                                               ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~10                                              ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                          ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst5                         ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst4                         ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~0    ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~18                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~0                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~1                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~24                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~26                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~4                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~30                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~31                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~33                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~34                                              ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst9|inst6                                         ; 1                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst9|inst6~0                                       ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst5                            ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst4                            ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~40                                              ; 1                 ; 6       ;
; A[3]                                                                                            ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~11                                              ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                         ; 1                 ; 6       ;
;      - bigXor:inst6|inst~0                                                                      ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                        ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~1    ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                      ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~0  ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~2  ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~5  ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~6  ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~7  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~24                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~27                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~29                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~31                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~9                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~36                                              ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst4                           ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                           ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~40                                              ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst|inst6                                          ; 1                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst|inst6~0                                        ; 1                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst18                                           ; 1                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst21                                           ; 1                 ; 6       ;
; A[0]                                                                                            ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~9                                               ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                         ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst3                  ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst5                    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|inst7                                                             ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                        ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~1    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                      ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst10|inst~0                      ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~18                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~21                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~27                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~6                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~28                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~33                                              ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~34                                              ; 0                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst9|inst6                                         ; 0                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst9|inst6~0                                       ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst4                           ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                           ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst                   ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst10|inst                  ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst10|inst3                ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst10|inst3                 ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst4~0                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~41                                              ; 0                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~2                        ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst10|inst                 ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst2|inst1                                                 ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst18                                           ; 0                 ; 6       ;
;      - Multcomsinal:inst12|multiplicador:inst1|inst21                                           ; 0                 ; 6       ;
; A[2]                                                                                            ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~9                                               ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                        ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~1    ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                      ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~5  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~26                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~33                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~34                                              ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst6                                         ; 1                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst8|inst6~0                                       ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst4                           ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                           ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~41                                              ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst3~0                                       ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~10                                 ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~11                                 ; 1                 ; 6       ;
; Comando[3]                                                                                      ;                   ;         ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~13                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~14                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~16                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~17                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~2                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~7                                  ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~12                                 ; 1                 ; 6       ;
;      - mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~1                        ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~49                                              ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~14                                 ; 1                 ; 6       ;
; B[3]                                                                                            ;                   ;         ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                          ; 0                 ; 6       ;
;      - bigXor:inst6|inst~0                                                                      ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst5                         ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst4                         ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1|somatop:inst10|inst6~0 ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                       ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~0    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|inst17~0                                            ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1|somatop:inst9|inst6    ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~0  ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~2  ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~4  ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~6  ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~7  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~9                                  ; 0                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|_~36                                              ; 0                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst|inst5~0                       ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst5                            ; 0                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst4                            ; 0                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst|inst6                                          ; 0                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst|inst6~0                                        ; 0                 ; 6       ;
; B[2]                                                                                            ;                   ;         ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst5                         ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst4                         ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                       ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~0    ; 1                 ; 6       ;
;      - Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~2  ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst6                                         ; 1                 ; 6       ;
;      - SomaSubtrai:inst7|Cont:inst1|somatop:inst8|inst6~0                                       ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst5                            ; 1                 ; 6       ;
;      - Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst4                            ; 1                 ; 6       ;
;      - SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst3~0                                       ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~10                                 ; 1                 ; 6       ;
;      - lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~11                                 ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; B[0]~input                                                                               ; 34      ;
; A[0]~input                                                                               ; 31      ;
; Comando[0]~input                                                                         ; 27      ;
; Comando[1]~input                                                                         ; 25      ;
; A[3]~input                                                                               ; 24      ;
; B[1]~input                                                                               ; 22      ;
; B[3]~input                                                                               ; 21      ;
; A[2]~input                                                                               ; 16      ;
; A[1]~input                                                                               ; 16      ;
; Comando[2]~input                                                                         ; 15      ;
; B[2]~input                                                                               ; 12      ;
; Comando[3]~input                                                                         ; 10      ;
; Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                          ; 10      ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~15                                 ; 9       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~13                                 ; 9       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~8                                  ; 9       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~3                                  ; 9       ;
; Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst4                           ; 7       ;
; Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst5                         ; 7       ;
; Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst5                            ; 6       ;
; Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                           ; 6       ;
; Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                      ; 6       ;
; Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst9|inst5~0                       ; 6       ;
; Multcomsinal:inst12|Comp2:inst|Cont:inst5|somatop:inst8|inst4                            ; 5       ;
; Divisorcomsinal:inst17|Comp2:inst|Cont:inst5|somatop:inst8|inst4                         ; 5       ;
; bigXor:inst6|inst~0                                                                      ; 5       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst9|inst6~0                ; 4       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst8|inst6~0                 ; 4       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1|somatop:inst|inst5     ; 4       ;
; Divisorcomsinal:inst17|Divisor:inst1|inst17~0                                            ; 4       ;
; Divisorcomsinal:inst17|inst7                                                             ; 4       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~14                                              ; 4       ;
; Multcomsinal:inst12|Comp2:inst3|Cont:inst5|somatop:inst9|inst5~0                         ; 4       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~13                                              ; 4       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~40                                              ; 3       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst10|inst3                 ; 3       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst9|inst6~0                 ; 3       ;
; SomaSubtrai:inst7|Cont:inst1|somatop:inst9|inst6~0                                       ; 3       ;
; SomaSubtrai:inst8|Cont:inst1|somatop:inst9|inst6                                         ; 3       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 3       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~17                                              ; 3       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~16                                              ; 3       ;
; Divisorcomsinal:inst17|Comp2:inst2|inst3~0                                               ; 3       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~9  ; 3       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1|somatop:inst8|inst4~0  ; 3       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~1    ; 3       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst|Cont:inst1|somatop:inst|inst5~0    ; 3       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst3                  ; 3       ;
; Multcomsinal:inst12|multiplicador:inst1|inst21                                           ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|inst18                                           ; 2       ;
; Divisorcomsinal:inst17|Comp2:inst2|inst1                                                 ; 2       ;
; Divisorcomsinal:inst17|Divisor:inst1|inst16~2                                            ; 2       ;
; SomaSubtrai:inst7|Cont:inst1|somatop:inst|inst6~0                                        ; 2       ;
; SomaSubtrai:inst8|Cont:inst1|somatop:inst|inst6                                          ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst8|inst3                  ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|inst19                                           ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst10|inst                 ; 2       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~1                        ; 2       ;
; SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst3~0                                       ; 2       ;
; Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst4~0                  ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst10|inst3                ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst9|inst5                  ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst10|inst                  ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst9|inst5                   ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst10|inst                   ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|inst7~0                                          ; 2       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst3|somatop:inst8|inst3                   ; 2       ;
; SomaSubtrai:inst7|Cont:inst1|somatop:inst8|inst6~0                                       ; 2       ;
; SomaSubtrai:inst8|Cont:inst1|somatop:inst8|inst6                                         ; 2       ;
; Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst9|inst4                        ; 2       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~29                                              ; 2       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst3|Cont:inst1|somatop:inst9|inst6    ; 2       ;
; Divisorcomsinal:inst17|Comp2:inst3|Cont:inst5|somatop:inst8|inst5                        ; 2       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~8                                               ; 2       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~14                                 ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst|inst6~5                 ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst|inst6~4                 ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~49                                              ; 1       ;
; hexade:inst11|PinA~0                                                                     ; 1       ;
; hexade:inst11|inst16~0                                                                   ; 1       ;
; hexade:inst11|instoi~0                                                                   ; 1       ;
; hexade:inst11|inst27~0                                                                   ; 1       ;
; hexade:inst11|inst32~0                                                                   ; 1       ;
; hexade:inst11|inst6~0                                                                    ; 1       ;
; hexade:inst11|inst22~0                                                                   ; 1       ;
; mux:inst19|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~1                        ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst|inst6~0                ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst8|inst6~2               ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst8|inst6~1               ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst8|inst6~0               ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst11|somatop:inst|inst3~0                 ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|Cont:inst380|somatop:inst9|inst6~0               ; 1       ;
; mux:inst19|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~0                        ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~7                        ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~6                        ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~5                        ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~4                        ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~3                        ; 1       ;
; Multcomsinal:inst12|multiplicador:inst1|inst12~0                                         ; 1       ;
; mux:inst18|lpm_mux:$00001|mux_p0d:auto_generated|result_node[0]~2                        ; 1       ;
; inst3                                                                                    ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~12                                 ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~11                                 ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[2]~10                                 ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~48                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~47                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~46                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~45                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~44                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~43                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~42                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~41                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~39                                              ; 1       ;
; Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst|inst5                     ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~38                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~37                                              ; 1       ;
; Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst|inst5~0                       ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~36                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[3]~9                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~35                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~34                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~33                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~32                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~31                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~30                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~7                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~28                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~6                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~5                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[0]~4                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~27                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~26                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~25                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~24                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~23                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~22                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~21                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~2                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~1                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|result_node[1]~0                                  ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~20                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~19                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~18                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~15                                              ; 1       ;
; Divisorcomsinal:inst17|Comp2:inst2|Cont:inst5|somatop:inst10|inst~0                      ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~8  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~7  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~6  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~5  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~4  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~3  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~2  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~1  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst4|Cont:inst1|somatop:inst8|inst6~0  ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|inst12                                              ; 1       ;
; Divisorcomsinal:inst17|Divisor:inst1|SomaSubtrai:inst2|Cont:inst1|somatop:inst10|inst6~0 ; 1       ;
; Multcomsinal:inst12|Comp2Big:inst6|8bitAdder:inst|somatop:inst9|inst5                    ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~12                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~11                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~10                                              ; 1       ;
; lpm_mux:instmux|mux_s0d:auto_generated|_~9                                               ; 1       ;
+------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 157 / 42,960 ( < 1 % ) ;
; C16 interconnects                 ; 6 / 1,518 ( < 1 % )    ;
; C4 interconnects                  ; 64 / 26,928 ( < 1 % )  ;
; Direct links                      ; 33 / 42,960 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 0 / 20 ( 0 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 89 / 14,400 ( < 1 % )  ;
; R24 interconnects                 ; 12 / 1,710 ( < 1 % )   ;
; R4 interconnects                  ; 56 / 37,740 ( < 1 % )  ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.55) ; Number of LABs  (Total = 11) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.55) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.64) ; Number of LABs  (Total = 11) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.64) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 26        ; 0            ; 0            ; 26        ; 26        ; 0            ; 14           ; 0            ; 0            ; 12           ; 0            ; 14           ; 12           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 26        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 26           ; 26           ; 26           ; 26           ; 26           ; 0         ; 26           ; 26           ; 0         ; 0         ; 26           ; 12           ; 26           ; 26           ; 14           ; 26           ; 12           ; 14           ; 26           ; 26           ; 26           ; 12           ; 26           ; 26           ; 26           ; 26           ; 26           ; 0         ; 26           ; 26           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Out[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CarryOut           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Comando[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Comando[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Comando[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Comando[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119004): Automatically selected device EP4CGX15BF14C6 for design Ulala
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 26 pins of 26 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ulala.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 2.5V VCCIO, 12 input, 14 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X22_Y10 to location X33_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file E:/ULA-nova/output_files/Ulala.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1553 megabytes
    Info: Processing ended: Fri Jun 22 19:38:59 2018
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/ULA-nova/output_files/Ulala.fit.smsg.


