# 第一章 Verilog的基本知识

## 1.1 硬件描述语言HDL
硬件描述语言(HDL,hardware description language)是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示及其复杂的数字系统。然后利用电子设计自动化(以下简称EDA)工具逐层进行仿真验证，再把其中需要变为具体物理电路的模块经由自动综合工具转化到门级电路网表。接下去再用专用集成电路(ASIC)或现场可编程门阵列(FPGA)自动布局布线工具把网表转换为具体电路布线结构的实现。

据统计，目前在美国硅谷约有90%以上的ASIC和FPGA已采用Verilog硬件缪奥数语言方法进行设计。

硬件描述语言的发展至今已有30年的历史，并成功地应用于设计的各个阶段:建模、仿真、验证和综合等。

## 1.2 Verilog HDL的历史

### 1.2.1 什么是Verilog HDL
Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。该语言允许设计者进行各种级别的逻辑设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。

## 1.3 Verilog HDL和VHDL的比较
Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。

VHDL的英文全名为VHSIC Hardware Description Language,而VHSIC则是Very High Speed Integerated Circuit的缩写，意为甚高速集成电路，故VHDL其准确的中文译名为甚高速集成电路的硬件描述语言。

Verilog HDL和VHDL作为描述硬件电路设计的语言，其共同的特点在于:
> + 能形式化的抽象电路的行为和结构；
> + 支持逻辑设计中层次与范围的描述；
> + 可借用高级语言的精巧结构来简化电路行为的描述；
> + 具有电路仿真与验证机制以保证设计的正确性；
> + 支持电路描述由高层到低层的综合转换；
> + 硬件描述与实现工艺无关(有关工艺参数可通过语言提供的属性包括进去)；
> + 便于文档管理;
> + 易于理解和设计重用;

与VHDL相比Verilog HDL最大的有点是易于掌握。