<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üà∫ üôå üßíüèº A exposi√ß√£o de Las Vegas √© para desenvolvedores de eletr√¥nicos, n√£o para consumidores. Um relat√≥rio da Design Automation Conference ‚ñ™Ô∏è üï• üôÉ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Decidi escrever esta nota em Habr√© em russo e em ingl√™s, a fim de distribuir um link para ela em f√≥runs e grupos em ingl√™s e em russo. O texto em russ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>A exposi√ß√£o de Las Vegas √© para desenvolvedores de eletr√¥nicos, n√£o para consumidores. Um relat√≥rio da Design Automation Conference</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/458760/"><img src="https://habrastorage.org/getpro/habr/post_images/26e/d36/380/26ed363806235173a3328081ce81a0cf.png"><br><br>  Decidi escrever esta nota em Habr√© em russo e em ingl√™s, a fim de distribuir um link para ela em f√≥runs e grupos em ingl√™s e em russo.  O texto em russo n√£o √© uma tradu√ß√£o para o ingl√™s e vice-versa - acabei de escrever uma nota duas vezes (odeio traduzir).  Aqueles que querem criticar meu ingl√™s s√£o imediatamente enviados para o final do post, onde ficar√£o chocados com o meu sotaque em um v√≠deo de longas horas.  Vejo minha √™nfase n√£o como um bug, mas como um recurso.  Todos sabemos que muitos americanos acham, por exemplo, um sotaque brit√¢nico nasofar√≠ngeo atraente.  √â hora de dar o mesmo status a um sotaque russo severo.  Para fazer isso, o maior n√∫mero poss√≠vel de russos precisa fazer discursos em v√°rios eventos internacionais.  Nossa senha √© "mi mi Falar a partir de maio Hart". <br><br>  Mas primeiro sobre a exposi√ß√£o. <br><br>  Milh√µes de consumidores de aparelhos de todo o mundo est√£o assistindo ao Consumer Electronics Show (CES), que acontece em janeiro em Las Vegas.  Eles, que nunca souberam o que √© um gatilho D, argumentam que quatro gigahertz √© melhor que tr√™s nos processadores mais recentes da AMD e da Qualcomm.  Mas h√° uma exposi√ß√£o focada n√£o nos consumidores, mas nos desenvolvedores de eletr√¥nicos.  Essa exposi√ß√£o √© chamada de Design Automation Conference (DAC) e, em alguns anos, tamb√©m acontece em Las Vegas, mas n√£o em dezembro, mas em junho. <br><br>  Milh√µes de amantes de gadgets assistem todos os anos ao Consumer Electronics Show (CES), que acontece em Las Vegas em janeiro.  Essas pessoas, que nunca aprenderam a fun√ß√£o de um flip-flop D e como o tempo est√°tico √© calculado, discutem as frequ√™ncias gigahertz depois de ler os artigos mais recentes da revista Wired que consideram uma publica√ß√£o t√©cnica.  No entanto, h√° outra confer√™ncia, n√£o para os consumidores, mas para os criadores de eletr√¥nicos.  Essa confer√™ncia √© chamada de Design Automation Conference (DAC) e tamb√©m ocorre em Las Vegas, embora n√£o todos os anos, e n√£o em janeiro, mas em junho. <br><a name="habracut"></a><br>  A ind√∫stria de Automa√ß√£o de Projeto Eletr√¥nico (EDA) produz software para designers de hardware.  A EDA √© controlada por tr√™s grandes empresas: Synopsys, Cadence e Mentor Graphics (agora parte da Siemens).  A Synopsys e a Cadence t√™m um conjunto completo de produtos, necess√°rios para projetar e simular um chip digital em v√°rios n√≠veis.  O fluxo de projeto, chamado RTL2GDSII, come√ßa na especifica√ß√£o e codifica o comportamento do ciclo do circuito na linguagem de descri√ß√£o de hardware (Verilog ou VHDL), prossegue com a s√≠ntese dessa descri√ß√£o em um gr√°fico de elementos l√≥gicos (netlist) e continua a colocar a netlist em um f√≠sico planta do chip e fios de roteamento no chip para conectar as c√©lulas padr√£o, os blocos de constru√ß√£o dos ASICs (circuitos integrados espec√≠ficos da aplica√ß√£o). <br><br>  Tr√™s grandes empresas dominam o setor de automa√ß√£o de projetos eletr√¥nicos: Synopsys, Cadence e Mentor Graphics (que a Siemens comprou h√° alguns anos).  A Synopsys e a Cadence criaram um software que cobre toda a rota de projeto do RTL2GDSII.  Descrevi brevemente essa rota em meu <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">artigo anterior do DAC,</a> h√° quatro anos: <br><blockquote>  Nos √∫ltimos <s>25 a</s> 30 anos, o design do microcircuito √© mais frequentemente escrito na linguagem da descri√ß√£o do equipamento Verilog (na Europa e entre os militares - VHDL), ap√≥s o qual um programa especial (s√≠ntese l√≥gica) transforma o design em um gr√°fico de fios e primitivas l√≥gicas, outro programa (an√°lise est√°tica do tempo) informa ao projetista se ele se encaixa no or√ßamento de velocidade e o terceiro programa (local e rota) estabelece esse design no local do chip. <br><br>  Quando o projeto passa por todas as etapas: codifica√ß√£o em um verbo, depura√ß√£o, verifica√ß√£o, s√≠ntese, an√°lise de tempo est√°tico, planejamento de piso, lugar-e-rota, extra√ß√£o de parasitas, etc.  - o arquivo GDSII √© enviado para a f√°brica e a f√°brica assa chips.  As f√°bricas mais famosas deste tipo s√£o de propriedade da Taiwan Semiconductor Manufacturing Company ou TSMC. </blockquote><img src="https://habrastorage.org/getpro/habr/post_images/1a7/499/8ac/1a74998ac8c8e8a6655ef9a0e72f4d83.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/ba5/712/634/ba571263487b8f7f37ede4904f1ed3f5.jpg"><br><br>  John Sanguinetti, um guru da Verilog desde os anos 80.  John foi o fundador de uma empresa chamada Simula√ß√£o Cronol√≥gica que, nos anos 90, criou o VCS, um simulador de c√≥digo compilado da Verilog.  Este simulador agora √© propriedade da Synopsys.  O VCS √© usado pela maioria das grandes empresas eletr√¥nicas.  A VCS trouxe para a Synopsys bilh√µes de d√≥lares em receita. <br><br>  Ao lado do showroom est√° John Sanguinetti, um dos primeiros gurus do ver√≠logo dos anos 80 e fundador da Simula√ß√£o cronol√≥gica.  Essa empresa deu ao mundo o r√°pido simulador VCS (Verilog Compiled Code Simulator), que agora √© propriedade da Synopsys.  Este simulador √© usado pela maioria dos principais desenvolvedores de chips.  O VCS traz √† Synopsys bilh√µes de d√≥lares: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/008/b3f/fb0/008b3ffb0fbfbaf683668f460586bc02.jpg"><br><br>  A Mentor Graphics agora faz parte da Siemens, a terceira maior empresa de EDA.  Ao contr√°rio de Synopsys e Cadence, o Mentor Graphics n√£o possui uma linha completa de ferramentas RTL2GDSII.  Seus dois fluxos de receita mais reconhecidos v√™m do Caliber, um conjunto de ferramentas de verifica√ß√£o de projeto f√≠sico, e do Veloce, um emulador de hardware.  O calibre inclui, por exemplo, uma ferramenta que verifica as regras de desenho geom√©trico (largura, espa√ßamento, compartimento) nos "projetos" finais do chip.  O Veloce usa chips do tipo FPGA que <s>simulam os</s> designs do Verilog muito rapidamente. <br><br>  A Mentor Graphics, a terceira maior empresa do setor de EDA, no final de 2016 passou a fazer parte da Siemens.  Ao contr√°rio de Synopsis e Keydens, o Mentor n√£o possui toda a cadeia de programas que cobre a rota RTL2GDSII.  Duas fontes principais de receita para o Mentor s√£o o pacote de software Caliber, que faz verifica√ß√µes na fase final do design do microchip, e o emulador Veloce (pronuncia-se Velochi).  Um exemplo de verifica√ß√£o no Calibre √© a dist√¢ncia m√≠nima entre as faixas do chip, <s>para que n√£o haja efeitos de antena</s> . <br><br>  <i>UPD: corrigido com base no coment√°rio de <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" class="user_link">amartology</a> : A antena geralmente √© sobre outra.</i>  <i>Ocorre quando uma faixa se torna t√£o grande que come√ßa a funcionar como uma antena, recebendo um sinal na frequ√™ncia das oscila√ß√µes do plasma para grava√ß√£o durante a produ√ß√£o.</i> <br><br>  E o emulador Veloce usa ASICs em formato FPGA para <s>simular</s> rapidamente emula√ß√µes de circuitos descritos no n√≠vel l√≥gico, ou seja, no veril. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b98/2bf/c12/b982bfc12dc82537d9934175169958d9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/45a/1fb/1c6/45a1fb1c6baf6cabf59e3cb98f44d595.jpg"><br><br>  Al√©m dos projetos Caliber e Veloce altamente rent√°veis, a Mentor sempre teve um grande n√∫mero de outros projetos, produtos, servi√ßos, treinamentos e programas educacionais.  Por exemplo, o Mentor est√° cultivando o campo da verifica√ß√£o funcional, uma parte extremamente importante do fluxo de trabalho do design digital. <br><br>  Al√©m de projetos altamente lucrativos, como Caliber e Veloce, a Mentor possui muitos outros projetos, produtos, servi√ßos, projetos de pesquisa e programas educacionais.  Por exemplo, na Mentor, eles est√£o envolvidos na verifica√ß√£o funcional, uma parte cr√≠tica do processo de produ√ß√£o: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/604/cb3/294/604cb32947489831c536cc7f3d261717.jpg"><br><br>  V√°rias pequenas empresas, incluindo Doulos, Willamette HDL e Sunburst Design, vendem treinamento de verifica√ß√£o de hardware para grandes e m√©dias empresas eletr√¥nicas.  Esse nicho existe porque as universidades n√£o ensinam adequadamente a arte da verifica√ß√£o funcional e n√£o adotam novas tecnologias, como SystemVerilog, UVM, verifica√ß√£o formal usando afirma√ß√µes simult√¢neas, est√≠mulo port√°til etc. em seu curr√≠culo por d√©cadas.  At√© Stanford n√£o o tem em seu curr√≠culo, tanto quanto eu sei, ao conversar com seus graduados. <br><br>  A verifica√ß√£o funcional alimenta v√°rias pequenas empresas que vendem treinamentos SystemVerilog e UVM para grandes corpora√ß√µes a pre√ßos refrescantemente altos, como alguns milhares de d√≥lares por pessoa.  Estes incluem Doulos, Willamette HDL, Sunburst Design e outros: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/21c/eb5/ddb/21ceb5ddb05cfa6e4d9424f0ea328bd3.jpg"><br><br>  Outra pequena empresa chamada Verific.  Eles t√™m apenas um punhado de pessoas, mas s√£o muito bem-sucedidos em seu nicho.  A Verific vende os analisadores SystemVerilog adotados por importantes empresas de EDA, grandes e pequenas. <br><br>  Aqui est√° outra empresa pequena, de poucas pessoas, mas com muito sucesso, chamada Verific.  Ela vende o analisador de Verilog, usado por muitas empresas de EDA: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f6a/564/77c/f6a56477c4ee843cdd4e8c2111c51f86.jpg"><br><br>  O fundador da Verific d√° uma entrevista a um site popular da EDA chamado EDA Cafe.  Existem v√°rios outros sites populares da EDA, incluindo o deepchip.com de John Cooley, mas desta vez n√£o encontrei John Cooley no piso do CAD. <br><br>  Aqui est√° o fundador da Verific, dando uma entrevista ao EDA Cafe, um site popular do setor: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/632/3e9/c39/6323e9c39012042b7f323e20b9d38500.jpg"><br><br>  Agora vamos falar sobre FPGA. <br><br>  Agora vamos falar sobre FPGAs, eles s√£o PPVM (eles v√£o me corrigir agora), eles s√£o FPGA. <br><br>  O que √©, tamb√©m descrevi brevemente no meu <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">artigo anterior do DAC,</a> h√° quatro anos: <br><blockquote>  Na vers√£o mais simples, um FPGA consiste em uma matriz de c√©lulas homog√™neas, cada uma das quais pode ser transformada em fun√ß√£o usando multiplexadores conectados aos bits da mem√≥ria de configura√ß√£o.  Uma c√©lula pode se tornar uma porta AND com quatro entradas e uma sa√≠da, outra - um registro de bit √∫nico etc.  Carregamos uma sequ√™ncia de bits da mem√≥ria na mem√≥ria de configura√ß√£o - e o circuito eletr√¥nico fornecido √© formado no FPGA, que pode ser um processador, controlador de exibi√ß√£o etc. <br><br>  FPGAs / FPGAs n√£o s√£o processadores, ‚Äúprogramando‚Äù FPGAs (preenchendo a mem√≥ria de configura√ß√£o FPGA), voc√™ cria um circuito eletr√¥nico (hardware), enquanto que ao programar um processador (hardware fixo), voc√™ escorrega uma cadeia de instru√ß√µes seq√ºenciais de programa escritas para ele (software). </blockquote>  Dois maiores produtores de FPGA s√£o Xilinx e Altera, agora parte da Intel. <br><br>  As duas maiores empresas que produzem FPGAs s√£o Xilinx e Altera, agora parte da Intel: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e71/db3/805/e71db3805a46c5cd4e2e9c05ce189c57.jpg"><br><br>  Nesta semana, a Intel obt√©m votos para a primeira rodada do concurso Innovate FPGA.  Uma das entradas russas usa uma malha de min√∫sculos n√∫cleos de processador schoolMIPS.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">O schoolMIPS</a> implementa um subconjunto da arquitetura MIPS.  Existe em v√°rias variantes, incluindo ciclo √∫nico sem mem√≥ria de dados (a mais simples), uma vers√£o com interrup√ß√µes, uma vers√£o em pipeline, etc: <br><br>  A prop√≥sito, nesta semana a Intel est√° votando no concurso Innovate FPGA, no qual <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">equipes russas tamb√©m</a> participam.  Um projeto √© o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">prot√≥tipo do sistema de multiprocessamento baseado em NoC</a> .  Esta √© uma rede de prot√≥tipo em um chip com um grande n√∫mero de n√≥s baseados em processadores por Stanislav Zhelnio <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" class="user_link">sparf</a> (baseado no livro de Harris &amp; Harris ‚ÄúS√≠ntese digital e arquitetura de computadores‚Äù) <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">https://github.com/MIPSfpga/schoolMIPS</a> .  Faz aluno de 4 anos no MIEM NRU HSE: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c07/29e/ce0/c0729ece03d53d50849dc6839d35c5f7.png"><br><br>  O mundo dos FPGAs n√£o se limita ao Xilinx e Altera / Intel.  Existem v√°rios fornecedores muito menores, como Lattice e Microsemi / Actel, e at√© mesmo pequenas empresas que n√£o projetam os chips finais licenciam o design de blocos de c√©lulas FPGA para empresas ASIC.  Uma aplica√ß√£o √∫til seria criar um coprocessador reconfigur√°vel conectado a um n√∫cleo fixo de CPU de alta frequ√™ncia.  Outra aplica√ß√£o √© a seguran√ßa: algumas empresas desejam ocultar seus segredos em uma l√≥gica reconfigur√°vel em vez de mostrar o layout de sua l√≥gica fixa a um pesquisador motivado com microsc√≥pio eletr√¥nico e muito tempo. <br><br>  Mas h√° menos players no mundo do FPGA, por exemplo, aqui est√£o duas empresas que licenciam o design de blocos FPGA que podem ser incorporados em circuitos fixos de v√°rias execu√ß√µes para oferecer flexibilidade. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/99f/bb4/9a9/99fbb49a94aa0e4a7e287fe6562760f9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/bc6/9b5/76d/bc69b576d91856896677b8bd87f27280.jpg"><br><br>  Todo DAC tem v√°rios fornecedores de placas FPGA.  N√£o os fornecedores de conselhos de estudantes baratos, como Digilent e Terasic, que come√ßam a partir de US $ 55, mas os conselhos de FPGA para prototipagem ASIC que podem custar US $ 30.000, US $ 100.000 ou mais. <br><br>  O DAC √© tradicionalmente frequentado por fabricantes de placas FPGA.  Eles n√£o vendem cart√µes de estudante baratos por US $ 55 d√≥lares, mas placas FPGA s√©rias por US $ 55 _ mil d√≥lares e mais.  O cliente deles n√£o √© aluno, mas uma equipe de desenvolvimento ASIC severa que usa placas grandes para prototipagem. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/043/8ad/735/0438ad735f04f9370f56c1a8c2b0bab3.jpg"><br><br>  E se um pesquisador fizesse alguma prova de conceito usando FPGA e agora quis fabricar seu pr√≥prio ASIC?  Uma ordem comercial t√≠pica para fabricar um ASIC geralmente requer o pagamento inicial de ~ US $ 300.000 a ~ US $ 3.000.000, dependendo da tecnologia do processo.  No entanto, existem empresas especializadas, Europractice na Europa e MOSIS nos EUA, que vendem servi√ßos de ‚Äúshuttle‚Äù de pequena quantidade ou servi√ßos de wafer de m√∫ltiplos projetos (MPW), come√ßando com apenas US $ 3000 para a tecnologia de 180 nm ou apenas dezenas de d√≥lares para algo moderno, como 28nm. <br><br>  Mas e se um estudante ou uma empresa dura quisesse fazer um ASIC real em uma f√°brica e houvesse pouco ou pouco dinheiro?  Ou, se n√£o estiver arrependido, √© um chip de teste ou um lote muito pequeno?  Para fazer isso, na Am√©rica existe uma empresa MOSIS e na Europa - Europractice.  Alguns milhares de d√≥lares - e voc√™ tem em suas m√£os o chip que projetou para tecnologias como 180 nan√¥metros.  Algumas dezenas de milhares - e voc√™ tem em suas m√£os o seu chip com tecnologia mais recente, por exemplo, 28 nan√¥metros, como o quinto iPhone.  Observo que, para a produ√ß√£o comercial em massa, o pagamento inicial √† f√°brica √© de centenas de milhares de d√≥lares em tecnologias antigas a dois ou tr√™s milh√µes em novas. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/04b/0b6/af5/04b0b6af56ebdc12a882d91d7ae73223.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/38d/09c/03b/38d09c03be3965511911075a429d1460.jpg"><br><br>  √â interessante que a Europractice tenha clientes na R√∫ssia, mesmo em Omsk.  Admita quem cria os ASICs em Omsk. <br><br>  A Europractice possui v√°rias empresas russas, incluindo algu√©m em Omsk: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1e2/c16/cd2/1e2c16cd24dd5380ecd5b2368797b435.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9f6/566/f19/9f6566f19c745ecdaffd8128cf2b67ad.jpg"><br><br>  Existem empresas com modelos de neg√≥cios que s√£o um tanto misteriosos para mim.  Por exemplo, eu n√£o entendo como essa empresa abaixo pode sobreviver em um nicho de plug-in do Eclipse.  Eu acho que eles obt√™m mais receita vendendo alguns servi√ßos de consultoria. <br><br>  Existem empresas sobre as quais eu n√£o entendo como elas ganham.  Por exemplo, este est√° vendendo um plug-in do Eclipse muito nicho.  Certamente eles n√£o vivem dele, mas de algum tipo de consultoria. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f71/21d/b7c/f7121db7cfe03f511559133efa2af9c4.jpg"><br><br>  Outra empresa de nicho com modelo de neg√≥cios n√£o √≥bvio.  Eles traduzem uma descri√ß√£o de registros vis√≠veis por software em l√≥gica de cola Verilog e outros arquivos de interface.  Eu acho que essa empresa pode ter algum grande cliente do tipo Cisco que ficou viciado em sua tecnologia h√° muito tempo e os paga desde ent√£o. <br><br>  Outra empresa de nicho com um modelo de neg√≥cios n√£o √≥bvio.  Eles traduzem a descri√ß√£o dos registros dispon√≠veis para o programador em arquivos de verifica√ß√£o e de interface.  Eles provavelmente t√™m algum cliente importante, como a Cisco, que h√° muitos anos se apaixonou por sua ferramenta e, desde ent√£o, paga desde que √© chato contratar um cliente para gerenciar seu engenheiro. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b6f/c05/1ad/b6fc051add6f7e941e0b25f339816766.jpg"><br><br>  Um cavalheiro melanc√≥lico da Huawei descreveu suas realiza√ß√µes em chips de rede.  A Huawei obviamente depende das ferramentas da EDA dos EUA, ainda mais do que no mercado Android e nos n√∫cleos de CPU do ARM.  Eles custam dinheiro e o n√∫mero de especialistas t√©cnicos necess√°rios para desenvolver um equivalente ao compilador Synopsys IC √© muito maior, na minha opini√£o, do que os recursos necess√°rios para projetar um concorrente de ponta para os n√∫cleos ARM. <br><br>  Um representante da Huawei tamb√©m se sentou na exposi√ß√£o com uma express√£o de tristeza no rosto.  Observo que se o governo dos EUA for√ßar as empresas da EDA a proibir os chineses, a situa√ß√£o chinesa ser√° muito pior do que √© agora, j√° que √© tecnicamente mais dif√≠cil clonar o Synopsys IC Compiler do que os n√∫cleos de processadores ARM e Android Market. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef7/dc8/b53/ef7dc8b53eddd179117319ad14c98dd9.jpg"><br><br>  Todo DAC desde 1998 tinha pelo menos uma empresa desenvolvendo outro compilador C-para-Verilog.  Em 1998, era <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">minha pr√≥pria startup</a> .  Este ano √© outra pessoa: <br><br>  Desde 1998, existe pelo menos uma empresa no DAC que compila C em Verilog.  Em 1998, essa empresa era minha pr√≥pria startup.  Este ano outra pessoa: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d8b/91d/c3e/d8b91dc3edb5c2868a712bd1439a6756.jpg"><br><br>  Esse cavalheiro ganha a vida vendendo solu√ß√µes que combatem o chamado "Zakladki" (um termo russo, um plural de "Zakladka").  Expliquei a ele o significado do termo e ele concordou que √© isso que ele vende. <br><br>  Aqui est√° um companheiro que faz com que os analisadores vivos sejam favoritos nos processadores: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4d3/91b/9cc/4d391b9cc43555588e0d98c60b02b8f2.jpg"><br><br>  Trouxe ao DAC minha filha estudante para que ela veja como o pai ganha a vida: <br><br>  Trouxe minha filha para Las Vegas para que ela pudesse ver como as pessoas ganham dinheiro no duro mundo industrial da ind√∫stria eletr√¥nica e percebi que os d√≥lares do papai n√£o cresciam nas √°rvores: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/9e3/391/913/9e3391913d204bc42021f57f6fbcb680.jpg"><br><br>  Festa ap√≥s a exposi√ß√£o: <br><br>  Na festa ap√≥s a exposi√ß√£o: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f69/2b4/5a0/f692b45a054ca1505992bcc5b48db7cd.jpg"><br><br>  Ap√≥s a exposi√ß√£o, fiz o MIPS Open Developer Day, juntamente com meus colegas da Wave Comnputing.  Temos v√°rias pessoas de algumas das empresas acima mencionadas + meus amigos russos da <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">VivEng</a> , um servi√ßo de design de sinais mistos do Vale do Sil√≠cio da Calif√≥rnia que tamb√©m tinha alguns clientes em Zelenograd, um vale do sil√≠cio russo.  Primeiro fizemos uma <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">apresenta√ß√£o e</a> , em seguida, os participantes fizeram alguns exerc√≠cios nas placas Digilent Nexys4 DDR e Terasic DE10-Lite FPGA. <br><br>  Ent√£o, juntamente com meus colegas, conduzi o semin√°rio MIPS Open.  Estiveram presentes camaradas de algumas das empresas descritas, incluindo aquelas que licenciam ferramentas FPGA e EDA incorporadas, vendem servi√ßos para produ√ß√£o, realizam treinamento de verifica√ß√£o e tamb√©m fabricam chips como tal.  E tamb√©m meus velhos amigos da empresa russa <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">VivEng</a> .  Meus colegas e eu mostramos <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">esses slides</a> , ap√≥s os quais os participantes experimentaram exemplos sobre FPGAs Digilent Nexys4 DDR e Terasic DE10-Lite. <br><br>  Para repetir os resultados, voc√™ pode baixar e combinar dois pacotes: <br><br>  Se voc√™ deseja reproduzir os resultados, fa√ßa o seguinte: <br><br><ol><li>  Acesse <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">https://www.mipsopen.com/mips-open-components/mips-open-fpga-getting-started-guide</a> . </li><li>  Fa√ßa o download do pacote MIPSfpga 2.0 padr√£o. </li><li>  Acesse <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus</a> . </li><li>  git clone <a href="">github.com/MIPSfpga/mipsfpga-plus.git</a> </li><li>  Copie os arquivos RTL principais do pacote MIPS Open FPGA para o subdiret√≥rio principal do pacote MIPSfpga + - consulte as instru√ß√µes em <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus/tree/master/core</a> </li></ol><br>  O Intel FPGA Quartus Prime Lite Edition ou o Xilinx Vivado, bem como o Codescape GCC Bare Metal Toolchain devem estar instalados no seu computador.  Depois disso, voc√™ pode seguir as instru√ß√µes dos slides: <br><br>  Voc√™ precisa ter o Intel FPGA Quartus Prime Lite Edition ou o Xilinx Vivado instalado em seu sistema, bem como o Codescape GCC Bare Metal Toolchain.  Depois disso, voc√™ pode seguir as instru√ß√µes dos slides: <br><br><ol><li>  cd your_git_directory / boards / board_directory (por exemplo de10_lite ou nexys4_ddr) </li><li>  fa√ßa toda a carga </li><li>  Pressione reset (ou KEY 0 em algumas placas) para redefinir o processador. </li><li>  O programa codificado padr√£o deve come√ßar a funcionar. </li><li>  cd your_git_directory / programs / 00_counter (ou outro programa) </li><li>  criar programa srecord uart </li><li>  Se o computador usar uma conex√£o serial diferente de ttyUSB0 (o ‚Äã‚Äãpadr√£o), ent√£o: </li><li>  criar programa srecord uart UART = 1 (ou 2, 3, etc) </li><li>  O programa carregado via USB para UART est√° em execu√ß√£o. </li></ol><br><img src="https://habrastorage.org/getpro/habr/post_images/772/2b3/436/7722b3436bc3c56712451f2cb139205f.jpg"><br><br>  Na apresenta√ß√£o, mostrei como incorporar um bloco no processador que decodifica e executa instru√ß√µes adicionais ao sistema principal de comandos que podem ser determinados pelo projetista do sistema em um chip.  O bloco pode ser sintetizado e tornar-se parte do microcircuito ou ser configurado no FPGA / FPGA. <br><br>  Instru√ß√µes adicionais se movem ao longo do pipeline do processador, juntamente com as principais.  Eles recebem dados de registradores gerais vis√≠veis ao programador e podem retornar o resultado ao registrador.  Essas instru√ß√µes tamb√©m podem salvar algum estado no coprocessador.  Eles podem ser eliminados por exce√ß√µes se ocorrer uma exce√ß√£o, por exemplo, no pipeline ap√≥s esta instru√ß√£o: <br><br>  A apresenta√ß√£o tem uma explica√ß√£o detalhada, como adicionar instru√ß√µes dos processadores definidos pelo usu√°rio ao n√∫cleo da CPU MIPS microAptiv UP e sintetiz√°-lo juntamente com algumas SoC simples para placa FPGA: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5c6/bd8/6d5/5c6bd86d57689189ef497f46524d3cab.png"><br><br>  Trecho de c√≥digo de hardware Verilog do texto de exemplo.  Este c√≥digo implementa, no n√≠vel de transfer√™ncia de registros (RTL), uma instru√ß√£o especializada para calcular uma rede neural convolucional: <br><br>  Um fragmento de um m√≥dulo CorExtend personalizado que implementa uma Instru√ß√£o Definida pelo Usu√°rio (UDI) para um caso especial de computa√ß√£o em rede neural: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/983/99a/93c/98399a93c74433e887ddd8f150f2648a.png"><br><br>  Amanh√£ vou para a R√∫ssia para ajudar em outro semin√°rio, n√£o para profissionais de eletr√¥nica e EDA, mas para crian√ßas interessadas em explorar carreiras em design microeletr√¥nico digital.  Para esta viagem, criei um simples videoprocessador 2D integrado ao n√∫cleo MIPS Open FPGA, bem como um exemplo de jogo apenas de hardware (sem CPU ou software) para VGA.  As crian√ßas gostam de jogos e eu vou usar o design de jogos para ensinar a eles o b√°sico da metodologia RTL: <br><br>  E na pr√≥xima segunda-feira <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">, 8 de julho, ensinarei o b√°sico do desenvolvimento de circuitos digitais para crian√ßas em idade escolar em Zelenograd</a> . <br><br>  Para ele, escrevi exemplos da implementa√ß√£o de gr√°ficos simples de sprites no FPGA.  Um circuito sintetizado a partir do ver√≠logo desenha sprites em uma tela VGA. <br><br>  Aqui est√° um exemplo de trabalho em um hardware limpo ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">c√≥digos-fonte no github</a> ).  Uma variante do combate naval, onde um sat√©lite torpedo vermelho procura uma cruz azul inimiga: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/XHfKOE9JvBU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  E aqui est√° um exemplo de uma combina√ß√£o de hardware e software - uma sauda√ß√£o de sprites.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Pe√ßa de hardware</a> e <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">parte de software</a> : <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/TbwfMmA4YvE" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Sim, e prometi fazer meus discursos em Las Vegas.  Aqui est√° uma pe√ßa: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/jMVSB87n_84" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Vista da Las Vegas Strip quando escurecer, mas ainda n√£o h√° multid√µes: <br><br>  E a vista da rua na faixa, quando j√° √© noite, mas ainda n√£o h√° multid√µes: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/8BvJGi939Qw" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Durante dois dias em Las Vegas, n√£o tive chance de jogar, por isso joguei com US $ 1 quando nosso avi√£o de volta a San Jose estava embarcando no aeroporto de Las Vegas: <br><br>  Por todo esse tempo, nunca toquei em Las Vegas, porque andei pela exposi√ß√£o e conversei sobre t√≥picos eletr√¥nicos, depois realizei um semin√°rio.  Mas, ao embarcar no avi√£o, notei, perdeu um d√≥lar: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/rL3CpKw_3ec" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt458760/">https://habr.com/ru/post/pt458760/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt458746/index.html">An√°lise detalhada de entrevistas para o desenvolvedor Junior Python</a></li>
<li><a href="../pt458752/index.html">Tic Tac Toe Parte 1: Svelte e Canvas 2D</a></li>
<li><a href="../pt458754/index.html">GPS para escaravelho: sistema de orienta√ß√£o multimodal</a></li>
<li><a href="../pt458756/index.html">Como aprendemos a ser orientados por dados com o GoPractice Simulator</a></li>
<li><a href="../pt458758/index.html">O esplendor e a pobreza da literatura traduzida</a></li>
<li><a href="../pt458764/index.html">Pr√°ticas √°geis b√°sicas para equipes t√©cnicas e n√£o t√©cnicas em 2019</a></li>
<li><a href="../pt458766/index.html">IronPython do lado do mal: como descobrimos um ataque cibern√©tico a servi√ßos p√∫blicos em um pa√≠s europeu</a></li>
<li><a href="../pt458768/index.html">5-6 raz√µes para vir para GolangConf</a></li>
<li><a href="../pt458770/index.html">Toda a verdade sobre o RTOS. Artigo 29. Interrup√ß√µes no N√∫cleo SE</a></li>
<li><a href="../pt458774/index.html">DBMS funcional</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>