# SAP ‚Äî Simple As Possible Computer

Este diret√≥rio cont√©m o projeto final da disciplina de Arquitetura de Computadores I:  
o **SAP (Simple As Possible Computer)**.

O SAP √© um modelo did√°tico de computador extremamente simplificado, criado para demonstrar de forma pr√°tica como uma CPU funciona internamente.

Seu objetivo n√£o √© desempenho, mas sim **compreens√£o estrutural**.

---

# üß† O Que √© o SAP?

O SAP √© um computador educacional baseado em:

- Arquitetura simples
- Conjunto m√≠nimo de instru√ß√µes
- Barramento √∫nico
- Unidade de controle baseada em estados

Ele permite visualizar claramente:

- O ciclo de busca (fetch)
- O ciclo de execu√ß√£o (execute)
- O fluxo de dados no barramento
- A intera√ß√£o entre registradores, ULA e mem√≥ria

---

# üèóÔ∏è Estrutura do SAP

## 1Ô∏è‚É£ Barramento

- Respons√°vel por transportar dados entre os componentes
- Geralmente implementado como barramento de 8 bits
- Apenas um componente pode escrever no barramento por vez

---

## 2Ô∏è‚É£ Registradores

### üîπ Registrador A (Acumulador)
- Armazena dados para opera√ß√µes na ULA
- Principal registrador de c√°lculo

### üîπ Registrador B
- Armazena o segundo operando para a ULA

### üîπ Program Counter (PC)
- Armazena o endere√ßo da pr√≥xima instru√ß√£o

### üîπ Instruction Register (IR)
- Armazena a instru√ß√£o atual

### üîπ Memory Address Register (MAR)
- Armazena o endere√ßo da mem√≥ria a ser acessado

---

## 3Ô∏è‚É£ Mem√≥ria

- Armazena dados e instru√ß√µes
- Organizada por endere√ßos
- No SAP cl√°ssico, geralmente pequena (ex: 16 bytes)

---

## 4Ô∏è‚É£ Unidade Aritm√©tica e L√≥gica (ULA)

Respons√°vel por realizar:

- Soma
- Subtra√ß√£o

A ULA opera principalmente com os dados dos registradores A e B.

---

## 5Ô∏è‚É£ Unidade de Controle

Respons√°vel por:

- Gerar sinais de controle
- Coordenar a ativa√ß√£o dos componentes
- Controlar o ciclo de execu√ß√£o

Baseada em:

- Contador de etapas (microetapas)
- M√°quina de estados

---

# üîÑ Ciclo de Instru√ß√£o

O SAP executa instru√ß√µes seguindo etapas bem definidas:

## 1Ô∏è‚É£ Fetch (Busca)
1. O PC envia o endere√ßo ao MAR
2. A mem√≥ria envia a instru√ß√£o ao IR
3. O PC √© incrementado

## 2Ô∏è‚É£ Decode (Decodifica√ß√£o)
- A instru√ß√£o √© interpretada
- Sinais de controle s√£o preparados

## 3Ô∏è‚É£ Execute (Execu√ß√£o)
- Opera√ß√£o √© realizada (ex: soma, carga, sa√≠da)

Esse processo se repete continuamente.

---

# üìú Conjunto B√°sico de Instru√ß√µes

Exemplos t√≠picos:

- LDA (Load Accumulator)
- ADD
- SUB
- OUT
- HLT

Cada instru√ß√£o ativa um conjunto espec√≠fico de sinais de controle.

---

# üîß Nossa Modifica√ß√£o: Identificador de N√∫mero Par ou √çmpar

Al√©m da implementa√ß√£o padr√£o do SAP, adicionamos uma modifica√ß√£o funcional:

## üéØ Objetivo

Criar um mecanismo capaz de identificar se o valor presente no acumulador √©:

- Par
- √çmpar

---

## üí° Conceito Utilizado

A identifica√ß√£o foi baseada em uma propriedade fundamental do sistema bin√°rio:

> Um n√∫mero √© **par** quando seu bit menos significativo (LSB) √© 0.  
> Um n√∫mero √© **√≠mpar** quando seu bit menos significativo (LSB) √© 1.

---

## üõ†Ô∏è Implementa√ß√£o

- Extra√≠mos o bit menos significativo do acumulador
- Utilizamos l√≥gica combinacional para:
  - Acionar um sinal indicador de n√∫mero par
  - Acionar um sinal indicador de n√∫mero √≠mpar

Poss√≠vel implementa√ß√£o:
- Uso direto do LSB
- OU
- Aplica√ß√£o de porta l√≥gica NOT para gerar sinal complementar

---

## üìå Impacto da Modifica√ß√£o

Essa altera√ß√£o demonstrou na pr√°tica:

- Aplica√ß√£o de portas l√≥gicas em n√≠vel de sistema
- Extens√£o funcional de uma arquitetura existente
- Integra√ß√£o entre l√≥gica combinacional e arquitetura sequencial
- Personaliza√ß√£o de uma CPU simples

---

# üß© Conceitos Aplicados no Projeto

O SAP integrou diversos conte√∫dos da disciplina:

- √Ålgebra Booleana
- Mapas de Karnaugh
- Somadores completos
- Complemento de 2
- Flip-flops
- Contadores s√≠ncronos
- M√°quina de estados finitos
- Organiza√ß√£o de mem√≥ria
- Barramentos

---

# üéì Conclus√£o

O SAP foi essencial para compreender que um computador n√£o √© uma ‚Äúcaixa m√°gica‚Äù, mas sim:

- Um conjunto organizado de registradores
- Circuitos combinacionais
- Circuitos sequenciais
- Sinais de controle
- Fluxo estruturado de dados

A modifica√ß√£o de identifica√ß√£o de par/√≠mpar refor√ßou a compreens√£o de como pequenas altera√ß√µes na l√≥gica podem expandir funcionalidades de uma arquitetura.

---
