module addsub(a, b, m, s, c);
input [3:0]a,b;
input m;
output [3:0]s;
output c;
wire c1,c2,c3,bn0,bn1,bn2,bn3;
XOR(bn0,b[0],m);
XOR(bn1,b[1],m);
XOR(bn2,b[2],m);
XOR(bn3,b[3],m);


module addsub_testbench(
