# Naive-CPU
A MIPS CPU

## 项目起源

因为跳过了计组和数逻直接上体系结构，所以短时间内要求速成 MIPS CPU的设计。在本仓库里记录速成的路径。尽可能最详细地给代码做了注释。

## 学习路径

### 编程语言

+ 我用的是 Verilog HDL，网上教程很多，不是很难学。

### 数逻和计组基本知识

+ 大致围绕逻辑、寄存器、总线等知识稍微看一下即可
+ 代码注释不会涉及太多原理性的知识点
+ 核心是实践

### 按照 Chapter 里的模块顺序编写

