# Diplomatikh-RiscV-RV32M

## Περίληψη
Στην παρούσα διπλωματική εργασία υλοποιούμε την επέκταση ‘M’ του επεξεργαστή RiscV, προσθέτοντας επιπλέον εντολές πολλαπλασιασμού και διαίρεσης. Πιο συγκεκριμένα θα ξεκινήσουμε με βάση το RV32I ISA και στην συνέχεια θα δημιουργήσουμε την επέκταση του ISA RV32M. Εξηγηγούμε αναλυτικά όλες τις εντολές που περιέχουν τα ISA, αλλά και τον τρόπο λειτουργίας τους. Τέλος για τον έλεγχο σωστής λειτουργίας και την εξαγωγή σχημάτων της επέκτασης θα χρησιμοποιούμε το εργαλείο modelSim και το εργαλείο quartus II.

## Δομή του Project

- **/RISCV-32I-32M-master**: Περιέχει ολόκληρο τον κώδικα σε VHDL.
- **/tests**: Περιέχει τα βασικά tests των εντολών πολλαπλασιασμού και διαίρεσης, σε δεξαεξαδικό.
- **/bneCalculator.py**: Script γραμμένο σε python που μας βοηθάει να υπολογίσουμε την εντολή bne. Το συγκεκριμένο script μας βοηθάει μόνο στην δημιουργία των tests.
- **/*.do**: Είναι τα αρχεία τα οποία αρχικοποιούν τα σήματα που έχουν "ενδιαφέρον" κατα την προσομοίωση του project.

## Τεκμηρίωση

Για περισσότερες πληροφορίες, το Project διαθέτει εκτενές έγγραφο PDF που περιέχει όλη την τεκμηρίωση του Project, το οποίο μπορείτε να βρείτε στο σύνδεσμο [Διπλωματική_RiscV(RV32M)](Διπλωματική_RiscV(RV32M).pdf) ή στα αρχεία του Project.

## Προαπαιτούμενα

Για να εκτελέσετε τον κώδικα, θα χρειαστεί να έχετε εγκατεστημένα τα εξής:

- Altera Quartus II
- modelSIm


