TimeQuest Timing Analyzer report for mic1
Mon Dec 30 23:06:09 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLOCK'
 22. Fast Model Hold: 'CLOCK'
 23. Fast Model Minimum Pulse Width: 'CLOCK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.34 MHz ; 20.34 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -24.087 ; -5292.156     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.317 ; -1.270        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                      ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.087 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.558     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -24.074 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 24.548     ;
; -22.706 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.493     ; 21.249     ;
; -22.592 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.763     ; 20.865     ;
; -22.248 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.584     ; 20.700     ;
; -22.233 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.578     ; 20.691     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.082 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.814      ; 23.432     ;
; -22.081 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 20.195     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -22.069 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.817      ; 23.422     ;
; -21.912 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.757     ; 20.191     ;
; -21.867 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.946     ; 19.957     ;
; -21.722 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 19.836     ;
; -21.712 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.689     ; 20.059     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.642 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.809      ; 22.987     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.629 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.812      ; 22.977     ;
; -21.628 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.584     ; 20.080     ;
; -21.621 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.757     ; 19.900     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.526 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 22.004     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.513 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.055     ; 21.994     ;
; -21.500 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 19.614     ;
; -21.468 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                   ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.689     ; 19.815     ;
; -21.456 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.584     ; 19.908     ;
; -21.368 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.578     ; 19.826     ;
; -21.342 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.945     ; 19.433     ;
; -21.304 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.757     ; 19.583     ;
; -21.250 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                  ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.759     ; 19.527     ;
; -21.138 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.757     ; 19.417     ;
; -21.122 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.689     ; 19.469     ;
; -21.117 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.945     ; 19.208     ;
; -21.110 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.687     ; 19.459     ;
; -21.108 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.578     ; 19.566     ;
; -21.093 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.922     ; 19.207     ;
; -21.081 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                   ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.578     ; 19.539     ;
; -20.925 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                   ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.689     ; 19.272     ;
; -20.904 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.490     ; 19.450     ;
; -20.840 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                  ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.763     ; 19.113     ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                      ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.317 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.333      ;
; -0.316 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.334      ;
; -0.176 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.474      ;
; -0.071 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 2.877      ; 2.572      ;
; -0.071 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 2.877      ; 2.572      ;
; -0.071 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 2.877      ; 2.572      ;
; -0.071 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.877      ; 2.572      ;
; -0.038 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.612      ;
; -0.038 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.612      ;
; -0.038 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.612      ;
; -0.038 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 2.884      ; 2.612      ;
; -0.025 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.621      ;
; 0.188  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.834      ;
; 0.188  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.834      ;
; 0.188  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.834      ;
; 0.208  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.856      ;
; 0.208  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.856      ;
; 0.208  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.856      ;
; 0.208  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.856      ;
; 0.211  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.859      ;
; 0.211  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.859      ;
; 0.211  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 2.882      ; 2.859      ;
; 0.225  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 2.878      ; 2.869      ;
; 0.226  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 2.878      ; 2.870      ;
; 0.226  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 2.878      ; 2.870      ;
; 0.228  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 2.878      ; 2.872      ;
; 0.248  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.894      ;
; 0.248  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.880      ; 2.894      ;
; 0.576  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 2.881      ; 3.223      ;
; 0.576  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 2.881      ; 3.223      ;
; 0.576  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                                                                        ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 2.881      ; 3.223      ;
; 0.759  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 2.969      ;
; 0.796  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.945      ; 3.007      ;
; 0.906  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.116      ;
; 0.920  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.130      ;
; 1.029  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.239      ;
; 1.032  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 1.943      ; 3.241      ;
; 1.038  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.248      ;
; 1.201  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.945      ; 3.412      ;
; 1.262  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 1.492      ; 3.020      ;
; 1.301  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 1.943      ; 3.510      ;
; 1.363  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.573      ;
; 1.377  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.587      ;
; 1.446  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.656      ;
; 1.479  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.945      ; 3.690      ;
; 1.516  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.945      ; 3.727      ;
; 1.532  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.742      ;
; 1.534  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 1.943      ; 3.743      ;
; 1.545  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 1.952      ; 3.763      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_we_reg                                             ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg0                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg1                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg2                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg3                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg4                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg5                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg6                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg7                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg8                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.547  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg9                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.978      ;
; 1.548  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.945      ; 3.759      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_we_reg                                             ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg0                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg1                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg2                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg3                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg4                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg5                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg6                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg7                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg8                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.549  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg9                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.980      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_we_reg                                             ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg0                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg1                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg2                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg3                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg4                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg5                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg6                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg7                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg8                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.568  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg9                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 3.999      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_we_reg                                             ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg0                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg1                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg2                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg3                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg4                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg5                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg6                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg7                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg8                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a4~portb_address_reg9                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 2.665      ; 4.007      ;
; 1.586  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 1.583      ; 3.435      ;
; 1.591  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.944      ; 3.801      ;
; 1.604  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; -0.500       ; 2.879      ; 4.249      ;
; 1.604  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; -0.500       ; 2.879      ; 4.249      ;
; 1.604  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; -0.500       ; 2.879      ; 4.249      ;
; 1.604  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; -0.500       ; 2.879      ; 4.249      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.620 ; 28.620 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 16.017 ; 16.017 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 14.911 ; 14.911 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 15.393 ; 15.393 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.875 ; 16.875 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.629 ; 17.629 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 17.254 ; 17.254 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.426 ; 18.426 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.601 ; 18.601 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.184 ; 20.184 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.124 ; 20.124 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.115 ; 21.115 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 20.806 ; 20.806 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 20.964 ; 20.964 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.966 ; 22.966 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.109 ; 22.109 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.678 ; 22.678 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.330 ; 23.330 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.066 ; 24.066 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.667 ; 23.667 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 23.641 ; 23.641 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.419 ; 24.419 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.715 ; 25.715 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.321 ; 25.321 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.435 ; 25.435 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.447 ; 26.447 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.098 ; 26.098 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.906 ; 26.906 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.116 ; 27.116 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.620 ; 28.620 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.468 ; 27.468 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.283 ; 28.283 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.219 ; 28.219 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 10.645 ; 10.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.495  ; 9.495  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.919  ; 9.919  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.482  ; 9.482  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 9.359  ; 9.359  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.597  ; 8.597  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 10.645 ; 10.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.077 ; 10.077 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.818  ; 9.818  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 10.476 ; 10.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.712  ; 8.712  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 9.644  ; 9.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.089 ; 10.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 9.331  ; 9.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 9.856  ; 9.856  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 9.544  ; 9.544  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.118 ; 10.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.017 ; 10.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 10.169 ; 10.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 9.889  ; 9.889  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.887 ; 10.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.083 ; 11.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.567 ; 10.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.646 ; 10.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.702 ; 10.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.757 ; 10.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.115 ; 10.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.167 ; 10.167 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.197  ; 9.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.470 ; 10.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.638 ; 10.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.178 ; 10.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.526 ; 10.526 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.610 ; 10.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.302 ; 10.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.153 ; 11.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.193 ; 10.193 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.182 ; 10.182 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.715  ; 6.715  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.431  ; 8.431  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.465  ; 8.465  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.271  ; 8.271  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.725  ; 8.725  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.015  ; 8.015  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.690  ; 9.690  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.257  ; 8.257  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.839  ; 7.839  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.898  ; 7.898  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.639  ; 7.639  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.689  ; 7.689  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.162  ; 8.162  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.690  ; 9.690  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.206  ; 9.206  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 8.545  ; 8.545  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 8.324  ; 8.324  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.763  ; 8.763  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.037  ; 9.037  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 8.254  ; 8.254  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.235  ; 8.235  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 7.778  ; 7.778  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.075  ; 9.075  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.853  ; 8.853  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.845  ; 8.845  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.859  ; 8.859  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.348  ; 8.348  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.164  ; 8.164  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.029  ; 8.029  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 8.838  ; 8.838  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.524  ; 8.524  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 8.411  ; 8.411  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.206  ; 9.206  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.400  ; 8.400  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.501 ; 29.501 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.244 ; 17.244 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.083 ; 16.083 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.274 ; 16.274 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.756 ; 17.756 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.510 ; 18.510 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.135 ; 18.135 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.307 ; 19.307 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.482 ; 19.482 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 21.065 ; 21.065 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.005 ; 21.005 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.996 ; 21.996 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.687 ; 21.687 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.845 ; 21.845 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.847 ; 23.847 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.990 ; 22.990 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.559 ; 23.559 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.211 ; 24.211 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.947 ; 24.947 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.548 ; 24.548 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.522 ; 24.522 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.300 ; 25.300 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.596 ; 26.596 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.202 ; 26.202 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.316 ; 26.316 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.328 ; 27.328 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.979 ; 26.979 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.787 ; 27.787 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.997 ; 27.997 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 29.501 ; 29.501 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.349 ; 28.349 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.164 ; 29.164 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.100 ; 29.100 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.502 ; 10.502 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.971  ; 9.971  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.358 ; 10.358 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.587  ; 9.587  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.512 ; 10.512 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 9.842  ; 9.842  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.145 ; 10.145 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.434 ; 10.434 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.890  ; 9.890  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.641  ; 9.641  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.953  ; 9.953  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.982  ; 9.982  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.693  ; 9.693  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.172 ; 10.172 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.817  ; 9.817  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.857  ; 9.857  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.803  ; 9.803  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.825  ; 9.825  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.423 ; 10.423 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.281 ; 10.281 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.264 ; 10.264 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.352 ; 13.352 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.352 ; 13.352 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.149 ; 13.149 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.731 ; 12.731 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.808 ; 12.808 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.792 ; 12.792 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.225 ; 12.225 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.584 ; 12.584 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.745 ; 12.745 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.314 ; 13.314 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 9.909  ; 9.909  ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 10.975 ; 10.975 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.909  ; 9.909  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 10.132 ; 10.132 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.110 ; 10.110 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.190 ; 11.190 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.274 ; 11.274 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.892 ; 11.892 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 11.735 ; 11.735 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.172 ; 11.172 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.901 ; 12.901 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.075 ; 12.075 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.964 ; 11.964 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.470 ; 12.470 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.857 ; 12.857 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.854 ; 12.854 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.894 ; 12.894 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 13.473 ; 13.473 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.758 ; 12.758 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.722 ; 12.722 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.934 ; 11.934 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.784 ; 13.784 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.367 ; 13.367 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.566 ; 12.566 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.548 ; 12.548 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.311 ; 12.311 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.941 ; 12.941 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.831 ; 12.831 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.324 ; 13.324 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 11.990 ; 11.990 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.377 ; 12.377 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.453 ; 12.453 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.495  ; 9.495  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.919  ; 9.919  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.482  ; 9.482  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 9.359  ; 9.359  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.597  ; 8.597  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 10.645 ; 10.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.077 ; 10.077 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.818  ; 9.818  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 10.476 ; 10.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.712  ; 8.712  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 9.644  ; 9.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.089 ; 10.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 9.331  ; 9.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 9.856  ; 9.856  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 9.544  ; 9.544  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.118 ; 10.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.017 ; 10.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 10.169 ; 10.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 9.889  ; 9.889  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.197  ; 9.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.887 ; 10.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.083 ; 11.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.567 ; 10.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.646 ; 10.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.702 ; 10.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.757 ; 10.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.115 ; 10.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.167 ; 10.167 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.197  ; 9.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.470 ; 10.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.638 ; 10.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.178 ; 10.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.526 ; 10.526 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.610 ; 10.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.302 ; 10.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.153 ; 11.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.193 ; 10.193 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.182 ; 10.182 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.715  ; 6.715  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.015  ; 8.015  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.431  ; 8.431  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.465  ; 8.465  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.271  ; 8.271  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.725  ; 8.725  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.015  ; 8.015  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.639  ; 7.639  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.257  ; 8.257  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.839  ; 7.839  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.898  ; 7.898  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.639  ; 7.639  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.689  ; 7.689  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.162  ; 8.162  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.504  ; 9.504  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 7.778  ; 7.778  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 8.545  ; 8.545  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 8.324  ; 8.324  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.763  ; 8.763  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.037  ; 9.037  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 8.254  ; 8.254  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.235  ; 8.235  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 7.778  ; 7.778  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.075  ; 9.075  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.853  ; 8.853  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.845  ; 8.845  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.859  ; 8.859  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.348  ; 8.348  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.164  ; 8.164  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.029  ; 8.029  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 8.838  ; 8.838  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.524  ; 8.524  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 8.411  ; 8.411  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.206  ; 9.206  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.400  ; 8.400  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 10.581 ; 10.581 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 11.754 ; 11.754 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 10.581 ; 10.581 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 10.681 ; 10.681 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.633 ; 10.633 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.982 ; 11.982 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.346 ; 11.346 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.532 ; 11.532 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 11.255 ; 11.255 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 12.678 ; 12.678 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 12.158 ; 12.158 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 13.292 ; 13.292 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 12.392 ; 12.392 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.426 ; 12.426 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 13.159 ; 13.159 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.752 ; 12.752 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.783 ; 11.783 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.664 ; 12.664 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.911 ; 12.911 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.640 ; 12.640 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.747 ; 11.747 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.840 ; 11.840 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.913 ; 12.913 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.490 ; 12.490 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.278 ; 12.278 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.765 ; 12.765 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 11.452 ; 11.452 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.596 ; 12.596 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.254 ; 12.254 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.647 ; 12.647 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 11.982 ; 11.982 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 11.726 ; 11.726 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.367 ; 12.367 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.587  ; 9.587  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.502 ; 10.502 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.971  ; 9.971  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.358 ; 10.358 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.587  ; 9.587  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.512 ; 10.512 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 9.842  ; 9.842  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.145 ; 10.145 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.434 ; 10.434 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.890  ; 9.890  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.641  ; 9.641  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.953  ; 9.953  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.982  ; 9.982  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.693  ; 9.693  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.172 ; 10.172 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.817  ; 9.817  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.857  ; 9.857  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.803  ; 9.803  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.825  ; 9.825  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.423 ; 10.423 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.281 ; 10.281 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.264 ; 10.264 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.474 ; 11.474 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.263 ; 13.263 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.876 ; 12.876 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.636 ; 12.636 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 11.724 ; 11.724 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 11.474 ; 11.474 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.535 ; 11.535 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.545 ; 11.545 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.060 ; 12.060 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 11.768 ; 11.768 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.651 ; -2360.581     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.316 ; -2.816        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                      ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.651 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 11.113     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -10.626 ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 11.091     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.755  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.655     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.730  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.371      ; 10.633     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.559  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.363      ; 10.454     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.538  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.062     ; 10.008     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.534  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.366      ; 10.432     ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.513  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.059     ; 9.986      ;
; -9.277  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.252     ; 9.057      ;
; -9.230  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CPU:inst|CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.376     ; 8.886      ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.193  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.370      ; 10.095     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.182  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.368      ; 10.082     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
; -9.168  ; CPU:inst|CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.373      ; 10.073     ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.316 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.128      ;
; -0.314 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.130      ;
; -0.244 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.200      ;
; -0.181 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.260      ;
; -0.151 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.785      ; 1.286      ;
; -0.151 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.785      ; 1.286      ;
; -0.151 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 1.785      ; 1.286      ;
; -0.151 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.785      ; 1.286      ;
; -0.128 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.316      ;
; -0.128 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.316      ;
; -0.128 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.316      ;
; -0.128 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.316      ;
; -0.070 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.371      ;
; -0.069 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.372      ;
; -0.068 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.373      ;
; -0.067 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.374      ;
; -0.052 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.389      ;
; -0.052 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.389      ;
; -0.052 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.389      ;
; -0.032 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.412      ;
; -0.032 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.412      ;
; -0.032 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.412      ;
; -0.032 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.412      ;
; -0.029 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.415      ;
; -0.029 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.415      ;
; -0.029 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 1.792      ; 1.415      ;
; 0.003  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.444      ;
; 0.003  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; -0.500       ; 1.789      ; 1.444      ;
; 0.156  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 1.790      ; 1.598      ;
; 0.156  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 1.790      ; 1.598      ;
; 0.156  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|inst13                                       ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28 ; CLOCK        ; CLOCK       ; -0.500       ; 1.790      ; 1.598      ;
; 0.279  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.358      ;
; 0.292  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.372      ;
; 0.342  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.421      ;
; 0.353  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.432      ;
; 0.398  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.477      ;
; 0.406  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.483      ;
; 0.408  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.487      ;
; 0.457  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.537      ;
; 0.489  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.739      ; 1.380      ;
; 0.521  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.598      ;
; 0.538  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.617      ;
; 0.549  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.628      ;
; 0.563  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.643      ;
; 0.574  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.653      ;
; 0.588  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.665      ;
; 0.588  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.668      ;
; 0.602  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.681      ;
; 0.621  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 0.802      ; 1.575      ;
; 0.623  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 0.934      ; 1.709      ;
; 0.636  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.716      ;
; 0.640  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.719      ;
; 0.680  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.757      ;
; 0.695  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 0.860      ; 1.707      ;
; 0.740  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CLOCK        ; CLOCK       ; 0.000        ; 0.802      ; 1.694      ;
; 0.741  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.739      ; 1.632      ;
; 0.757  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 1.003      ; 1.912      ;
; 0.759  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.860      ; 1.771      ;
; 0.760  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.814      ; 1.726      ;
; 0.761  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.814      ; 1.727      ;
; 0.768  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.802      ; 1.722      ;
; 0.771  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.802      ; 1.725      ;
; 0.771  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst24    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.848      ;
; 0.780  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 1.004      ; 1.936      ;
; 0.781  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst12   ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.860      ;
; 0.786  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.863      ;
; 0.788  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.939      ; 1.879      ;
; 0.790  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst24   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.942      ;
; 0.806  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.927      ; 1.885      ;
; 0.811  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.888      ;
; 0.814  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 0.860      ; 1.826      ;
; 0.816  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst1|inst12  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16 ; CLOCK        ; CLOCK       ; 0.000        ; 0.934      ; 1.902      ;
; 0.820  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.928      ; 1.900      ;
; 0.825  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 0.860      ; 1.837      ;
; 0.827  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.814      ; 1.793      ;
; 0.829  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst2|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 0.944      ; 1.925      ;
; 0.834  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst8    ; CLOCK        ; CLOCK       ; 0.000        ; 0.802      ; 1.788      ;
; 0.837  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 0.929      ; 1.918      ;
; 0.840  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 0.933      ; 1.925      ;
; 0.844  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst16   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst16    ; CLOCK        ; CLOCK       ; 0.000        ; 1.004      ; 2.000      ;
; 0.854  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.939      ; 1.945      ;
; 0.863  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.939      ; 1.954      ;
; 0.869  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 0.671      ; 1.692      ;
; 0.871  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.816      ; 1.839      ;
; 0.874  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst1|inst28   ; CLOCK        ; CLOCK       ; 0.000        ; 0.951      ; 1.977      ;
; 0.874  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst     ; CLOCK        ; CLOCK       ; 0.000        ; 0.746      ; 1.772      ;
; 0.880  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 0.809      ; 1.841      ;
; 0.885  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.037      ;
; 0.886  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5    ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.003      ; 2.041      ;
; 0.888  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 0.821      ; 1.861      ;
; 0.888  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.040      ;
; 0.895  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst2|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28 ; CLOCK        ; CLOCK       ; 0.000        ; 0.936      ; 1.983      ;
; 0.899  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 1.003      ; 2.054      ;
; 0.899  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.051      ;
; 0.910  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst12   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 1.003      ; 2.065      ;
; 0.911  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12    ; CLOCK        ; CLOCK       ; 0.000        ; 0.669      ; 1.732      ;
; 0.914  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20   ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst20    ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.066      ;
; 0.917  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst28    ; CLOCK        ; CLOCK       ; 0.000        ; 0.944      ; 2.013      ;
; 0.920  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst24    ; CLOCK        ; CLOCK       ; 0.000        ; 0.925      ; 1.997      ;
; 0.922  ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; CPU:inst|DATAPATH:inst2|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8     ; CLOCK        ; CLOCK       ; 0.000        ; 0.670      ; 1.744      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.455 ; 13.455 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.182  ; 8.182  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 7.616  ; 7.616  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.832  ; 7.832  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 8.469  ; 8.469  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 8.832  ; 8.832  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 8.624  ; 8.624  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.203  ; 9.203  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.204  ; 9.204  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 9.876  ; 9.876  ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 9.883  ; 9.883  ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.356 ; 10.356 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.157 ; 10.157 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.159 ; 10.159 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.093 ; 11.093 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 10.957 ; 10.957 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.243 ; 11.243 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.473 ; 11.473 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.280 ; 11.280 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.263 ; 11.263 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.584 ; 11.584 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.218 ; 12.218 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.033 ; 12.033 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.023 ; 12.023 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.496 ; 12.496 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.274 ; 12.274 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.692 ; 12.692 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.788 ; 12.788 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.455 ; 13.455 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.853 ; 12.853 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.218 ; 13.218 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.224 ; 13.224 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 5.792  ; 5.792  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.265  ; 5.265  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.414  ; 5.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.291  ; 5.291  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.329  ; 5.329  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.303  ; 5.303  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.474  ; 5.474  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.199  ; 5.199  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.512  ; 5.512  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.278  ; 5.278  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.200  ; 5.200  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.850  ; 4.850  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.792  ; 5.792  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.595  ; 5.595  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 4.887  ; 4.887  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 4.883  ; 4.883  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.461  ; 5.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.703  ; 5.703  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 4.905  ; 4.905  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.359  ; 5.359  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.509  ; 5.509  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.414  ; 5.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.605  ; 5.605  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.238  ; 5.238  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.217  ; 5.217  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.462  ; 5.462  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.504  ; 5.504  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.314  ; 5.314  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.625  ; 5.625  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.608  ; 5.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.644  ; 5.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.513  ; 5.513  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.233  ; 5.233  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.177  ; 6.177  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.600  ; 5.600  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.860  ; 5.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.014  ; 6.014  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.098  ; 6.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.870  ; 5.870  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.904  ; 5.904  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.937  ; 5.937  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.925  ; 5.925  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.644  ; 5.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.697  ; 5.697  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.611  ; 5.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.598  ; 5.598  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.127  ; 5.127  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.810  ; 5.810  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.065  ; 6.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.718  ; 5.718  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.750  ; 5.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.827  ; 5.827  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.649  ; 5.649  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.485  ; 5.485  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.833  ; 5.833  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.574  ; 5.574  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.891  ; 5.891  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.665  ; 5.665  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.177  ; 6.177  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.602  ; 5.602  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.139  ; 6.139  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.651  ; 5.651  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.847  ; 5.847  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.834  ; 5.834  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.590  ; 5.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.633  ; 5.633  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.903  ; 3.903  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.309  ; 5.309  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.783  ; 4.783  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.643  ; 4.643  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.823  ; 4.823  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.309  ; 5.309  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.714  ; 4.714  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.745  ; 4.745  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.946  ; 4.946  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.603  ; 4.603  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.350  ; 5.350  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.852  ; 4.852  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.707  ; 4.707  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.514  ; 4.514  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.534  ; 4.534  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.594  ; 4.594  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.430  ; 4.430  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.439  ; 4.439  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.662  ; 4.662  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.350  ; 5.350  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.095  ; 5.095  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.095  ; 5.095  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 4.843  ; 4.843  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 4.799  ; 4.799  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 4.960  ; 4.960  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.951  ; 4.951  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.089  ; 5.089  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 4.787  ; 4.787  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 4.824  ; 4.824  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 4.688  ; 4.688  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 4.457  ; 4.457  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.699  ; 4.699  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.510  ; 4.510  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.064  ; 5.064  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.718  ; 4.718  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.007  ; 5.007  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.977  ; 4.977  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.513  ; 4.513  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.989  ; 4.989  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.710  ; 4.710  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.601  ; 4.601  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.565  ; 4.565  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.000  ; 5.000  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.043  ; 5.043  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.789  ; 4.789  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.764  ; 4.764  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.635  ; 4.635  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.903  ; 4.903  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.791  ; 4.791  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.782  ; 4.782  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.071  ; 5.071  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.768  ; 4.768  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.759  ; 4.759  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.329 ; 14.329 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.210  ; 9.210  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.622  ; 8.622  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.706  ; 8.706  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.343  ; 9.343  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.706  ; 9.706  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.498  ; 9.498  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.077 ; 10.077 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.078 ; 10.078 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.750 ; 10.750 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.757 ; 10.757 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.230 ; 11.230 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.031 ; 11.031 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.033 ; 11.033 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.967 ; 11.967 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.525 ; 11.525 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.831 ; 11.831 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.117 ; 12.117 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.347 ; 12.347 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.154 ; 12.154 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.137 ; 12.137 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.458 ; 12.458 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.092 ; 13.092 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.907 ; 12.907 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.897 ; 12.897 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.370 ; 13.370 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.148 ; 13.148 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.566 ; 13.566 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.662 ; 13.662 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 14.329 ; 14.329 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.727 ; 13.727 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.092 ; 14.092 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 14.098 ; 14.098 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.301  ; 6.301  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.301  ; 6.301  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.221  ; 6.221  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.981  ; 5.981  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.218  ; 6.218  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.129  ; 6.129  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.957  ; 5.957  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.844  ; 5.844  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.907  ; 5.907  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.528  ; 5.528  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.649  ; 5.649  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.553  ; 5.553  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.764  ; 5.764  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.875  ; 5.875  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.927  ; 5.927  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.752  ; 5.752  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.858  ; 5.858  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.986  ; 5.986  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.813  ; 5.813  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958  ; 5.958  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979  ; 5.979  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.850  ; 5.850  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.134  ; 6.134  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.821  ; 5.821  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.044  ; 6.044  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.952  ; 5.952  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.949  ; 5.949  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.848  ; 5.848  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.969  ; 5.969  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.935  ; 5.935  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.952  ; 5.952  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.269  ; 6.269  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237  ; 6.237  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.128  ; 6.128  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.120  ; 6.120  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.126  ; 6.126  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.208  ; 6.208  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.692  ; 7.692  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.692  ; 7.692  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.546  ; 7.546  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.353  ; 7.353  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.373  ; 7.373  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.435  ; 7.435  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.142  ; 7.142  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.281  ; 7.281  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.371  ; 7.371  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.632  ; 7.632  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.880 ; 5.880 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.001 ; 6.001 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.339 ; 6.339 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.030 ; 6.030 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.797 ; 6.797 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.325 ; 6.325 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.550 ; 6.550 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.753 ; 6.753 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.814 ; 6.814 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.044 ; 7.044 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.314 ; 6.314 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.203 ; 7.203 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.001 ; 7.001 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.610 ; 6.610 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.590 ; 6.590 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.521 ; 6.521 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.784 ; 6.784 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.664 ; 6.664 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.928 ; 6.928 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.228 ; 6.228 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.436 ; 6.436 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.473 ; 6.473 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.265 ; 5.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.329 ; 5.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.303 ; 5.303 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.199 ; 5.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.278 ; 5.278 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.200 ; 5.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 4.887 ; 4.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 4.883 ; 4.883 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.703 ; 5.703 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.605 ; 5.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.217 ; 5.217 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.462 ; 5.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.014 ; 6.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.098 ; 6.098 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.870 ; 5.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.937 ; 5.937 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.925 ; 5.925 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.598 ; 5.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.810 ; 5.810 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.718 ; 5.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.750 ; 5.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.649 ; 5.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.833 ; 5.833 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.891 ; 5.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.665 ; 5.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.651 ; 5.651 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.834 ; 5.834 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.590 ; 5.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.903 ; 3.903 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.603 ; 4.603 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.783 ; 4.783 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.823 ; 4.823 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.714 ; 4.714 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.745 ; 4.745 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.946 ; 4.946 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.603 ; 4.603 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.430 ; 4.430 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.852 ; 4.852 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.707 ; 4.707 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.534 ; 4.534 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.594 ; 4.594 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.430 ; 4.430 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.439 ; 4.439 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.662 ; 4.662 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 4.799 ; 4.799 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 4.960 ; 4.960 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.951 ; 4.951 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.089 ; 5.089 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 4.787 ; 4.787 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 4.824 ; 4.824 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 4.688 ; 4.688 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.510 ; 4.510 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.718 ; 4.718 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.007 ; 5.007 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.977 ; 4.977 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.513 ; 4.513 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.710 ; 4.710 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.601 ; 4.601 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.565 ; 4.565 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.000 ; 5.000 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.789 ; 4.789 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.764 ; 4.764 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.903 ; 4.903 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.791 ; 4.791 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.782 ; 4.782 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.071 ; 5.071 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.798 ; 6.798 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.272 ; 6.272 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.252 ; 6.252 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.885 ; 6.885 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.611 ; 6.611 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.757 ; 6.757 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.562 ; 6.562 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.937 ; 6.937 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.557 ; 7.557 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.128 ; 7.128 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.433 ; 7.433 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.856 ; 6.856 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.284 ; 7.284 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.304 ; 7.304 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.816 ; 6.816 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.153 ; 7.153 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.031 ; 7.031 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.302 ; 7.302 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.633 ; 6.633 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.223 ; 7.223 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.071 ; 7.071 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.248 ; 7.248 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.860 ; 6.860 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.782 ; 6.782 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.085 ; 7.085 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.528 ; 5.528 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.301 ; 6.301 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.221 ; 6.221 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.218 ; 6.218 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.129 ; 6.129 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.957 ; 5.957 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.844 ; 5.844 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.907 ; 5.907 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.528 ; 5.528 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.649 ; 5.649 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.553 ; 5.553 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.764 ; 5.764 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.875 ; 5.875 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.927 ; 5.927 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.752 ; 5.752 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.858 ; 5.858 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.986 ; 5.986 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979 ; 5.979 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.850 ; 5.850 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.821 ; 5.821 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.044 ; 6.044 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.848 ; 5.848 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.269 ; 6.269 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.128 ; 6.128 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.120 ; 6.120 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.126 ; 6.126 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.629 ; 7.629 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.444 ; 7.444 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.297 ; 7.297 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.828 ; 6.828 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.785 ; 6.785 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.758 ; 6.758 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.991 ; 6.991 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.918 ; 6.918 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -24.087   ; -0.317 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK           ; -24.087   ; -0.317 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -5292.156 ; -2.816 ; 0.0      ; 0.0     ; -1476.836           ;
;  CLOCK           ; -5292.156 ; -2.816 ; N/A      ; N/A     ; -1476.836           ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.620 ; 28.620 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 16.017 ; 16.017 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 14.911 ; 14.911 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 15.393 ; 15.393 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.875 ; 16.875 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.629 ; 17.629 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 17.254 ; 17.254 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.426 ; 18.426 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.601 ; 18.601 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.184 ; 20.184 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 20.124 ; 20.124 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.115 ; 21.115 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 20.806 ; 20.806 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 20.964 ; 20.964 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.966 ; 22.966 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.109 ; 22.109 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.678 ; 22.678 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.330 ; 23.330 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.066 ; 24.066 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 23.667 ; 23.667 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 23.641 ; 23.641 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 24.419 ; 24.419 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.715 ; 25.715 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 25.321 ; 25.321 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 25.435 ; 25.435 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.447 ; 26.447 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.098 ; 26.098 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.906 ; 26.906 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.116 ; 27.116 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.620 ; 28.620 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 27.468 ; 27.468 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.283 ; 28.283 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.219 ; 28.219 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 10.645 ; 10.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.777  ; 9.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 9.495  ; 9.495  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 9.650  ; 9.650  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.508  ; 9.508  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.919  ; 9.919  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 9.888  ; 9.888  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 9.482  ; 9.482  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 9.359  ; 9.359  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.597  ; 8.597  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 10.645 ; 10.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 10.077 ; 10.077 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 9.818  ; 9.818  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 10.476 ; 10.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.712  ; 8.712  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 9.590  ; 9.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 9.872  ; 9.872  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 9.644  ; 9.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.089 ; 10.089 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 9.331  ; 9.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 9.325  ; 9.325  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 9.814  ; 9.814  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 9.856  ; 9.856  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 9.544  ; 9.544  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.118 ; 10.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.017 ; 10.017 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 10.169 ; 10.169 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 9.889  ; 9.889  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 9.312  ; 9.312  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.887 ; 10.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.083 ; 11.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 10.567 ; 10.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.646 ; 10.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 10.702 ; 10.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.757 ; 10.757 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 10.115 ; 10.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.167 ; 10.167 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 10.020 ; 10.020 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 9.197  ; 9.197  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 10.470 ; 10.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 11.001 ; 11.001 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 10.311 ; 10.311 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.453 ; 10.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.638 ; 10.638 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.178 ; 10.178 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 9.886  ; 9.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.526 ; 10.526 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 10.046 ; 10.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.610 ; 10.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 10.302 ; 10.302 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 11.410 ; 11.410 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 10.050 ; 10.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.153 ; 11.153 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 10.193 ; 10.193 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.658 ; 10.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.182 ; 10.182 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 6.715  ; 6.715  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.431  ; 8.431  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.465  ; 8.465  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 8.237  ; 8.237  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.271  ; 8.271  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.725  ; 8.725  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 8.015  ; 8.015  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.690  ; 9.690  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.459  ; 8.459  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.257  ; 8.257  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.839  ; 7.839  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.915  ; 7.915  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.898  ; 7.898  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.639  ; 7.639  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.689  ; 7.689  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.162  ; 8.162  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 9.690  ; 9.690  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.206  ; 9.206  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 8.545  ; 8.545  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 8.324  ; 8.324  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 8.763  ; 8.763  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 9.037  ; 9.037  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 8.410  ; 8.410  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 8.573  ; 8.573  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 8.254  ; 8.254  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 7.866  ; 7.866  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 8.235  ; 8.235  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 7.778  ; 7.778  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.075  ; 9.075  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 8.214  ; 8.214  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 8.853  ; 8.853  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 8.845  ; 8.845  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 7.958  ; 7.958  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 8.859  ; 8.859  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 8.348  ; 8.348  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 8.164  ; 8.164  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 8.029  ; 8.029  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 8.838  ; 8.838  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 8.941  ; 8.941  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 8.524  ; 8.524  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 8.384  ; 8.384  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 8.108  ; 8.108  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 8.661  ; 8.661  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 8.411  ; 8.411  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 9.206  ; 9.206  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 8.400  ; 8.400  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 8.355  ; 8.355  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.501 ; 29.501 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.244 ; 17.244 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.083 ; 16.083 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.274 ; 16.274 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.756 ; 17.756 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 18.510 ; 18.510 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.135 ; 18.135 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.307 ; 19.307 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.482 ; 19.482 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 21.065 ; 21.065 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.005 ; 21.005 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.996 ; 21.996 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 21.687 ; 21.687 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.845 ; 21.845 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 23.847 ; 23.847 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.990 ; 22.990 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.559 ; 23.559 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 24.211 ; 24.211 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.947 ; 24.947 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.548 ; 24.548 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.522 ; 24.522 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.300 ; 25.300 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.596 ; 26.596 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.202 ; 26.202 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.316 ; 26.316 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 27.328 ; 27.328 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.979 ; 26.979 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.787 ; 27.787 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.997 ; 27.997 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 29.501 ; 29.501 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.349 ; 28.349 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.164 ; 29.164 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 29.100 ; 29.100 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.502 ; 10.502 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 9.971  ; 9.971  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.358 ; 10.358 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 9.844  ; 9.844  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.587  ; 9.587  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.512 ; 10.512 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 9.842  ; 9.842  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.145 ; 10.145 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 9.862  ; 9.862  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.215 ; 10.215 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.434 ; 10.434 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.556 ; 10.556 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.431 ; 10.431 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 9.890  ; 9.890  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.641  ; 9.641  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.953  ; 9.953  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.982  ; 9.982  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.693  ; 9.693  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 10.293 ; 10.293 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.172 ; 10.172 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 9.824  ; 9.824  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 9.817  ; 9.817  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 9.593  ; 9.593  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 9.857  ; 9.857  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 9.803  ; 9.803  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 9.825  ; 9.825  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.447 ; 10.447 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.423 ; 10.423 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.168 ; 10.168 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.281 ; 10.281 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.264 ; 10.264 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 10.361 ; 10.361 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.352 ; 13.352 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.352 ; 13.352 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.149 ; 13.149 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.731 ; 12.731 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 12.808 ; 12.808 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.792 ; 12.792 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.225 ; 12.225 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.584 ; 12.584 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.745 ; 12.745 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.314 ; 13.314 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.880 ; 5.880 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.364 ; 5.364 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.001 ; 6.001 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.339 ; 6.339 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.030 ; 6.030 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.797 ; 6.797 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.325 ; 6.325 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.550 ; 6.550 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.753 ; 6.753 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.814 ; 6.814 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.044 ; 7.044 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.314 ; 6.314 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.203 ; 7.203 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.001 ; 7.001 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.610 ; 6.610 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.590 ; 6.590 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.521 ; 6.521 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.784 ; 6.784 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.664 ; 6.664 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.928 ; 6.928 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.228 ; 6.228 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.436 ; 6.436 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.473 ; 6.473 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.265 ; 5.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.329 ; 5.329 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.303 ; 5.303 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.199 ; 5.199 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.278 ; 5.278 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.200 ; 5.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.850 ; 4.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.595 ; 5.595 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 4.887 ; 4.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 4.883 ; 4.883 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.461 ; 5.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.703 ; 5.703 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 4.905 ; 4.905 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.605 ; 5.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.217 ; 5.217 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.462 ; 5.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.504 ; 5.504 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.314 ; 5.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.608 ; 5.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.233 ; 5.233 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.860 ; 5.860 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.014 ; 6.014 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.098 ; 6.098 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.870 ; 5.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.937 ; 5.937 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.925 ; 5.925 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.598 ; 5.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 5.810 ; 5.810 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 5.718 ; 5.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.750 ; 5.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.649 ; 5.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.485 ; 5.485 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.833 ; 5.833 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.891 ; 5.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.665 ; 5.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.651 ; 5.651 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.834 ; 5.834 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.590 ; 5.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.903 ; 3.903 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.603 ; 4.603 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.783 ; 4.783 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.823 ; 4.823 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.714 ; 4.714 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.745 ; 4.745 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.946 ; 4.946 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.603 ; 4.603 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.430 ; 4.430 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.852 ; 4.852 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.707 ; 4.707 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.534 ; 4.534 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.594 ; 4.594 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.430 ; 4.430 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.439 ; 4.439 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.662 ; 4.662 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.306 ; 5.306 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 4.843 ; 4.843 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 4.799 ; 4.799 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 4.960 ; 4.960 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 4.951 ; 4.951 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.089 ; 5.089 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 4.787 ; 4.787 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 4.824 ; 4.824 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 4.688 ; 4.688 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 4.457 ; 4.457 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 4.510 ; 4.510 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.064 ; 5.064 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 4.718 ; 4.718 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.007 ; 5.007 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 4.977 ; 4.977 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 4.513 ; 4.513 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 4.710 ; 4.710 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 4.601 ; 4.601 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 4.565 ; 4.565 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.000 ; 5.000 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.043 ; 5.043 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 4.789 ; 4.789 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 4.764 ; 4.764 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 4.903 ; 4.903 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 4.791 ; 4.791 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 4.782 ; 4.782 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.071 ; 5.071 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 4.759 ; 4.759 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.798 ; 6.798 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.272 ; 6.272 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.252 ; 6.252 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.885 ; 6.885 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.611 ; 6.611 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.757 ; 6.757 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.562 ; 6.562 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.937 ; 6.937 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.557 ; 7.557 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.128 ; 7.128 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.433 ; 7.433 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.856 ; 6.856 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.284 ; 7.284 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.304 ; 7.304 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.816 ; 6.816 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.153 ; 7.153 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.031 ; 7.031 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.302 ; 7.302 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.633 ; 6.633 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.223 ; 7.223 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.071 ; 7.071 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.248 ; 7.248 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.860 ; 6.860 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.782 ; 6.782 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.085 ; 7.085 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.528 ; 5.528 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.301 ; 6.301 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.221 ; 6.221 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.218 ; 6.218 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.129 ; 6.129 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.957 ; 5.957 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.844 ; 5.844 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.907 ; 5.907 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.528 ; 5.528 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.649 ; 5.649 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.553 ; 5.553 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.764 ; 5.764 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.875 ; 5.875 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.927 ; 5.927 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.752 ; 5.752 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.858 ; 5.858 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.986 ; 5.986 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.813 ; 5.813 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979 ; 5.979 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.850 ; 5.850 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.821 ; 5.821 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.044 ; 6.044 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.848 ; 5.848 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.269 ; 6.269 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.128 ; 6.128 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.120 ; 6.120 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.126 ; 6.126 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.629 ; 7.629 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.444 ; 7.444 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.297 ; 7.297 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.828 ; 6.828 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.785 ; 6.785 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.758 ; 6.758 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.991 ; 6.991 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.918 ; 6.918 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075946  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075946  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 304   ; 304  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 6092  ; 6092 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 30 23:06:08 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "mic1" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity mic1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity mic1 -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.087     -5292.156 CLOCK 
Info (332146): Worst-case hold slack is -0.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.317        -1.270 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.651     -2360.581 CLOCK 
Info (332146): Worst-case hold slack is -0.316
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.316        -2.816 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 333 megabytes
    Info: Processing ended: Mon Dec 30 23:06:09 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


