#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 687 687 1
1 500 500 1
2 468 468 1
3 468 468 1
4 936 936 1
5 1191 1191 1
6 934 934 1
7 362 362 1
8 223 223 1
9 574 574 1
10 223 223 1
11 279 279 1
12 279 279 1
13 125 125 0
14 37 37 0
15 125 125 0
16 37 37 0
17 37 37 0
18 380 380 1
19 75 75 0
20 261 261 1
21 37 37 0
22 125 125 0
23 936 936 1
24 125 125 0
25 400 400 1
26 125 125 0
27 150 150 0
28 368 368 1
29 37 37 0
30 672 672 1
31 418 418 1
32 150 150 0
33 150 150 0
34 37 37 0
35 100 100 0
36 150 150 0
37 37 37 0
38 25 25 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 125
1 0 2 125
0 2 13 125
2 0 13 125
0 3 1 125
3 0 1 125
0 6 1 156
6 0 1 156
0 5 4 156
5 0 4 156
1 18 2 125
18 1 2 125
1 4 4 125
4 1 4 125
1 23 9 125
23 1 9 125
2 10 1 93
10 2 1 93
2 4 4 125
4 2 4 125
2 23 6 125
23 2 6 125
3 4 1 125
4 3 1 125
3 11 1 93
11 3 1 93
3 23 1 125
23 3 1 125
4 5 21 187
5 4 21 187
4 30 5 187
30 4 5 187
4 6 2 187
6 4 2 187
5 9 31 187
9 5 31 187
5 14 3 37
14 5 3 37
5 15 37 75
15 5 37 75
5 16 11 37
16 5 11 37
5 32 31 75
32 5 31 75
5 31 4 125
31 5 4 125
5 23 5 187
23 5 5 187
5 28 4 125
28 5 4 125
6 7 1 125
7 6 1 125
6 8 2 93
8 6 2 93
6 20 21 93
20 6 21 93
6 23 1 187
23 6 1 187
6 12 1 93
12 6 1 93
7 17 4 37
17 7 4 37
7 27 1 75
27 7 1 75
7 18 5 125
18 7 5 125
8 39 2 37
39 8 2 37
8 30 7 93
30 8 7 93
9 13 3 75
13 9 3 75
9 21 3 37
21 9 3 37
9 22 1 75
22 9 1 75
9 25 8 125
25 9 8 125
9 32 5 75
32 9 5 75
10 12 8 93
12 10 8 93
10 29 1 37
29 10 1 37
11 18 1 93
18 11 1 93
11 30 1 93
30 11 1 93
12 31 7 93
31 12 7 93
13 24 1 50
24 13 1 50
15 19 5 50
19 15 5 50
18 37 1 37
37 18 1 37
19 38 1 25
38 19 1 25
20 28 1 93
28 20 1 93
20 36 6 75
36 20 6 75
22 35 45 50
35 22 45 50
23 30 6 187
30 23 6 187
24 25 3 75
25 24 3 75
25 26 1 75
26 25 1 75
25 31 2 125
31 25 2 125
26 35 4 50
35 26 4 50
27 30 2 75
30 27 2 75
28 33 3 75
33 28 3 75
28 36 1 75
36 28 1 75
30 34 2 37
34 30 2 37
31 33 4 75
33 31 4 75
