Fitter report for UART_Nios
Tue Sep 08 09:50:25 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 08 09:50:25 2020       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; UART_Nios                                   ;
; Top-level Entity Name              ; UART_Nios                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,363 / 114,480 ( 5 % )                     ;
;     Total combinational functions  ; 4,786 / 114,480 ( 4 % )                     ;
;     Dedicated logic registers      ; 3,231 / 114,480 ( 3 % )                     ;
; Total registers                    ; 3350                                        ;
; Total pins                         ; 64 / 529 ( 12 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 52,352 / 3,981,312 ( 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.64        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; UART_RTS      ; Missing drive strength ;
; UART_TXD      ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_DQM[2]   ; Missing drive strength ;
; DRAM_DQM[3]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; DRAM_DQ[16]   ; Missing drive strength ;
; DRAM_DQ[17]   ; Missing drive strength ;
; DRAM_DQ[18]   ; Missing drive strength ;
; DRAM_DQ[19]   ; Missing drive strength ;
; DRAM_DQ[20]   ; Missing drive strength ;
; DRAM_DQ[21]   ; Missing drive strength ;
; DRAM_DQ[22]   ; Missing drive strength ;
; DRAM_DQ[23]   ; Missing drive strength ;
; DRAM_DQ[24]   ; Missing drive strength ;
; DRAM_DQ[25]   ; Missing drive strength ;
; DRAM_DQ[26]   ; Missing drive strength ;
; DRAM_DQ[27]   ; Missing drive strength ;
; DRAM_DQ[28]   ; Missing drive strength ;
; DRAM_DQ[29]   ; Missing drive strength ;
; DRAM_DQ[30]   ; Missing drive strength ;
; DRAM_DQ[31]   ; Missing drive strength ;
+---------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                              ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[16]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[17]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[18]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[19]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[20]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[21]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[22]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[23]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[24]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[25]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[26]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[27]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[28]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[29]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[30]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[31]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_data[31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_dqm[2]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_dqm[3]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[16]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[17]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[18]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[19]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[20]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[21]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[22]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[23]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[24]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[25]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[26]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[27]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[28]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[29]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[30]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|za_data[31]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                       ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity               ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; uart_kernel_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; uart_kernel_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8540 ) ; 0.00 % ( 0 / 8540 )        ; 0.00 % ( 0 / 8540 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8540 ) ; 0.00 % ( 0 / 8540 )        ; 0.00 % ( 0 / 8540 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8300 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 227 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Codes/_Hardware/FPGA-NIOS/UART_Nios/UART_Nios.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 5,363 / 114,480 ( 5 % )     ;
;     -- Combinational with no register       ; 2132                        ;
;     -- Register only                        ; 577                         ;
;     -- Combinational with a register        ; 2654                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2619                        ;
;     -- 3 input functions                    ; 1549                        ;
;     -- <=2 input functions                  ; 618                         ;
;     -- Register only                        ; 577                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4453                        ;
;     -- arithmetic mode                      ; 333                         ;
;                                             ;                             ;
; Total registers*                            ; 3,350 / 117,053 ( 3 % )     ;
;     -- Dedicated logic registers            ; 3,231 / 114,480 ( 3 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 420 / 7,155 ( 6 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 64 / 529 ( 12 % )           ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 6                           ;
; M9Ks                                        ; 12 / 432 ( 3 % )            ;
; Total block memory bits                     ; 52,352 / 3,981,312 ( 1 % )  ;
; Total block memory implementation bits      ; 110,592 / 3,981,312 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 6 / 20 ( 30 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.4% / 2.4% / 2.5%          ;
; Peak interconnect usage (total/H/V)         ; 33.4% / 32.3% / 35.0%       ;
; Maximum fan-out                             ; 3185                        ;
; Highest non-global fan-out                  ; 841                         ;
; Total fan-out                               ; 30609                       ;
; Average fan-out                             ; 3.46                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 5201 / 114480 ( 5 % ) ; 162 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 2053                  ; 79                     ; 0                              ;
;     -- Register only                         ; 559                   ; 18                     ; 0                              ;
;     -- Combinational with a register         ; 2589                  ; 65                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 2552                  ; 67                     ; 0                              ;
;     -- 3 input functions                     ; 1516                  ; 33                     ; 0                              ;
;     -- <=2 input functions                   ; 574                   ; 44                     ; 0                              ;
;     -- Register only                         ; 559                   ; 18                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 4317                  ; 136                    ; 0                              ;
;     -- arithmetic mode                       ; 325                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 3267                  ; 83                     ; 0                              ;
;     -- Dedicated logic registers             ; 3148 / 114480 ( 3 % ) ; 83 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 406 / 7155 ( 6 % )    ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 64                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 52352                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 110592                ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 12 / 432 ( 2 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 3477                  ; 121                    ; 1                              ;
;     -- Registered Input Connections          ; 3297                  ; 92                     ; 0                              ;
;     -- Output Connections                    ; 249                   ; 164                    ; 3186                           ;
;     -- Registered Output Connections         ; 4                     ; 163                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 30171                 ; 912                    ; 3195                           ;
;     -- Registered Connections                ; 15056                 ; 639                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 256                   ; 283                    ; 3187                           ;
;     -- sld_hub:auto_hub                      ; 283                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3187                  ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 56                    ; 61                     ; 1                              ;
;     -- Output Ports                          ; 34                    ; 79                     ; 2                              ;
;     -- Bidir Ports                           ; 32                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 39                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 46                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 59                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK3_50 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 22                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_CTS  ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD  ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS      ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe               ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15 ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16 ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17 ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18 ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19 ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1  ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20 ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21 ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22 ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23 ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24 ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25 ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26 ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27 ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28 ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29 ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2  ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30 ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_31 ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 73 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 71 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; UART_RTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; UART_CTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 2                                                                   ;
; M value                       ; 10                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 2       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -72 (-2000 ps) ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                   ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |UART_Nios                                                                                                                             ; 5363 (29)   ; 3231 (21)                 ; 119 (119)     ; 52352       ; 12   ; 6            ; 0       ; 3         ; 64   ; 0            ; 2132 (8)     ; 577 (0)           ; 2654 (20)        ; |UART_Nios                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |PLL:PLL_inst|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|PLL:PLL_inst                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |PLL_altpll:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                  ; 162 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (1)       ; 18 (0)            ; 65 (0)           ; |UART_Nios|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                           ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|                                    ; 161 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 18 (0)            ; 65 (0)           ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                                               ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                         ; 161 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 18 (4)            ; 65 (0)           ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                           ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                              ; 156 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 14 (0)            ; 65 (0)           ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                               ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                          ; 156 (111)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (60)      ; 14 (12)           ; 65 (40)          ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                  ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                                                            ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                          ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                                                          ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |UART_Nios|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                        ; altera_sld   ;
;    |uart_kernel:u0|                                                                                                                    ; 5173 (0)    ; 3127 (0)                  ; 0 (0)         ; 52352       ; 12   ; 6            ; 0       ; 3         ; 0    ; 0            ; 2045 (0)     ; 559 (0)           ; 2569 (0)         ; |UART_Nios|uart_kernel:u0                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                         ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |UART_Nios|uart_kernel:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                           ; work         ;
;       |uart_kernel_jtag_uart:jtag_uart|                                                                                                ; 162 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (15)      ; 21 (3)            ; 94 (21)          ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|                                                                   ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 18 (18)           ; 34 (34)          ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                   ; work         ;
;          |uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                           ; work         ;
;             |scfifo:rfifo|                                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                         ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                               ; work         ;
;          |uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                           ; work         ;
;             |scfifo:wfifo|                                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                         ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                               ; work         ;
;       |uart_kernel_mm_interconnect_0:mm_interconnect_0|                                                                                ; 409 (0)     ; 137 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 23 (0)            ; 299 (0)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                            ; work         ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                                                    ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 29 (29)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; work         ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                               ; work         ;
;          |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; work         ;
;          |altera_merlin_master_translator:nios2_data_master_translator|                                                                ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator                                                                                                                                                                                                                                                                ; uart_kernel  ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                                                                       ; uart_kernel  ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                                                                         ; uart_kernel  ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                    ; uart_kernel  ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                       ; uart_kernel  ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 16 (16)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                                                             ; uart_kernel  ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                          ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                          ; uart_kernel  ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                                           ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 11 (11)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                                           ; uart_kernel  ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                                                              ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                                                                              ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                           ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                   ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                       ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                       ; uart_kernel  ;
;             |altera_merlin_arbitrator:arb|                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                          ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                       ; 70 (67)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 62 (59)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                       ; uart_kernel  ;
;             |altera_merlin_arbitrator:arb|                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                          ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_router:router|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                 ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_router_001:router_001|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                         ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                   ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                                                                   ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 58 (58)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                               ; uart_kernel  ;
;          |uart_kernel_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |UART_Nios|uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                       ; uart_kernel  ;
;       |uart_kernel_nios2:nios2|                                                                                                        ; 4220 (0)    ; 2490 (0)                  ; 0 (0)         ; 51328       ; 10   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1724 (0)     ; 450 (0)           ; 2046 (0)         ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |uart_kernel_nios2_cpu:cpu|                                                                                                   ; 4220 (1949) ; 2490 (1184)               ; 0 (0)         ; 51328       ; 10   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1724 (790)   ; 450 (274)         ; 2046 (850)       ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht                                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                      ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                                       ; work         ;
;             |uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|                                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:the_altsyncram|                                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                               ; work         ;
;             |uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag                                                                                                                                                                                                                                                          ; work         ;
;                |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                ; work         ;
;                   |altsyncram_dad1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated                                                                                                                                                                                                 ; work         ;
;             |uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell                                                                                                                                                                                                                                                       ; work         ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                    ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                       ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                              ; work         ;
;                            |lpm_mult:Mult0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                               ; work         ;
;                               |mult_jp01:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                      ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                    ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                       ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                              ; work         ;
;                            |lpm_mult:Mult0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                      ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                    ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                       ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                              ; work         ;
;                            |lpm_mult:Mult0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                      ; work         ;
;             |uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|                                                      ; 2304 (85)   ; 1305 (80)                 ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 933 (5)      ; 176 (4)           ; 1195 (76)        ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci                                                                                                                                                                                                                                                       ; work         ;
;                |uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|                               ; 167 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 46 (0)            ; 50 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper                                                                                                                                                               ; work         ;
;                   |sld_virtual_jtag_basic:uart_kernel_nios2_cpu_debug_slave_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:uart_kernel_nios2_cpu_debug_slave_phy                                                                                                  ; work         ;
;                   |uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|                              ; 56 (52)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 40 (37)           ; 9 (8)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk                                                                         ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                    ; work         ;
;                   |uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|                                    ; 109 (105)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 6 (3)             ; 42 (42)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck                                                                               ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                          ; work         ;
;                |uart_kernel_nios2_cpu_nios2_avalon_reg:the_uart_kernel_nios2_cpu_nios2_avalon_reg|                                     ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_avalon_reg:the_uart_kernel_nios2_cpu_nios2_avalon_reg                                                                                                                                                                     ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|                                       ; 282 (282)   ; 255 (255)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 59 (59)           ; 197 (197)        ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break                                                                                                                                                                       ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk|                                         ; 222 (55)    ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (23)      ; 0 (0)             ; 137 (32)         ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk                                                                                                                                                                         ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_match_paired:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit0_match_paired|                ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 47 (47)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk|uart_kernel_nios2_cpu_nios2_oci_match_paired:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit0_match_paired                                                                     ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_match_single:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit0_match_single|                ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk|uart_kernel_nios2_cpu_nios2_oci_match_single:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit0_match_single                                                                     ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_match_single:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit1_match_single|                ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 26 (26)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk|uart_kernel_nios2_cpu_nios2_oci_match_single:uart_kernel_nios2_cpu_nios2_oci_dbrk_hit1_match_single                                                                     ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|                                       ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug                                                                                                                                                                       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                   ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_dtrace:the_uart_kernel_nios2_cpu_nios2_oci_dtrace|                                     ; 99 (99)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 58 (58)           ; 21 (21)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dtrace:the_uart_kernel_nios2_cpu_nios2_oci_dtrace                                                                                                                                                                     ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|                                         ; 1144 (1136) ; 590 (590)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (546)    ; 0 (0)             ; 590 (590)        ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo                                                                                                                                                                         ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_compute_input_tm_cnt:the_uart_kernel_nios2_cpu_nios2_oci_compute_input_tm_cnt|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|uart_kernel_nios2_cpu_nios2_oci_compute_input_tm_cnt:the_uart_kernel_nios2_cpu_nios2_oci_compute_input_tm_cnt                                                           ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_fifo_cnt_inc:the_uart_kernel_nios2_cpu_nios2_oci_fifo_cnt_inc|                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|uart_kernel_nios2_cpu_nios2_oci_fifo_cnt_inc:the_uart_kernel_nios2_cpu_nios2_oci_fifo_cnt_inc                                                                           ; work         ;
;                   |uart_kernel_nios2_cpu_nios2_oci_fifo_wrptr_inc:the_uart_kernel_nios2_cpu_nios2_oci_fifo_wrptr_inc|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|uart_kernel_nios2_cpu_nios2_oci_fifo_wrptr_inc:the_uart_kernel_nios2_cpu_nios2_oci_fifo_wrptr_inc                                                                       ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|                                             ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im                                                                                                                                                                             ; work         ;
;                   |uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component                                                          ; work         ;
;                      |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram                                ; work         ;
;                         |altsyncram_7mc1:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram|altsyncram_7mc1:auto_generated ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|                                     ; 240 (240)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 6 (6)             ; 150 (150)        ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace                                                                                                                                                                     ; work         ;
;                |uart_kernel_nios2_cpu_nios2_oci_xbrk:the_uart_kernel_nios2_cpu_nios2_oci_xbrk|                                         ; 50 (50)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 42 (42)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_xbrk:the_uart_kernel_nios2_cpu_nios2_oci_xbrk                                                                                                                                                                         ; work         ;
;                |uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|                                             ; 118 (118)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 49 (49)          ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem                                                                                                                                                                             ; work         ;
;                   |uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram                                                                                              ; work         ;
;                      |altsyncram:the_altsyncram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                    ; work         ;
;                         |altsyncram_4a31:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                                     ; work         ;
;             |uart_kernel_nios2_cpu_register_bank_a_module:uart_kernel_nios2_cpu_register_bank_a|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_a_module:uart_kernel_nios2_cpu_register_bank_a                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_a_module:uart_kernel_nios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_a_module:uart_kernel_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                               ; work         ;
;             |uart_kernel_nios2_cpu_register_bank_b_module:uart_kernel_nios2_cpu_register_bank_b|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_b_module:uart_kernel_nios2_cpu_register_bank_b                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_b_module:uart_kernel_nios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                              ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_b_module:uart_kernel_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                               ; work         ;
;       |uart_kernel_sdram_controller:sdram_controller|                                                                                  ; 432 (265)   ; 285 (157)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (140)    ; 46 (2)            ; 241 (115)        ; |UART_Nios|uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module|                         ; 180 (180)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 44 (44)           ; 131 (131)        ; |UART_Nios|uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module                                                                                                                                                                                                                           ; work         ;
;       |uart_kernel_uart:uart|                                                                                                          ; 136 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 10 (0)            ; 84 (0)           ; |UART_Nios|uart_kernel:u0|uart_kernel_uart:uart                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |uart_kernel_uart_regs:the_uart_kernel_uart_regs|                                                                             ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 31 (31)          ; |UART_Nios|uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_regs:the_uart_kernel_uart_regs                                                                                                                                                                                                                                                                                                       ; work         ;
;          |uart_kernel_uart_rx:the_uart_kernel_uart_rx|                                                                                 ; 59 (57)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 4 (2)             ; 34 (34)          ; |UART_Nios|uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx                                                                                                                                                                                                                                                                                                           ; work         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_Nios|uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                       ; work         ;
;          |uart_kernel_uart_tx:the_uart_kernel_uart_tx|                                                                                 ; 40 (40)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 28 (28)          ; |UART_Nios|uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_tx:the_uart_kernel_uart_tx                                                                                                                                                                                                                                                                                                           ; work         ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_CTS      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; UART_RXD      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                 ;                   ;         ;
; CLOCK3_50                                                                                                                                                 ;                   ;         ;
; UART_CTS                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                               ;                   ;         ;
; CLOCK_50                                                                                                                                                  ;                   ;         ;
; UART_RXD                                                                                                                                                  ;                   ;         ;
;      - uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                       ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                   ; PIN_Y2                ; 21      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                   ; PIN_Y2                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Equal0~6                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y34_N6     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                            ; PLL_1                 ; 3179    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                          ; FF_X13_Y37_N23        ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                               ; LCCOMB_X17_Y36_N2     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                 ; LCCOMB_X17_Y36_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                               ; LCCOMB_X16_Y35_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                  ; LCCOMB_X17_Y37_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                  ; LCCOMB_X14_Y37_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~6                                                                                    ; LCCOMB_X16_Y37_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~11                                                                    ; LCCOMB_X18_Y38_N8     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12                                                                    ; LCCOMB_X17_Y37_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                       ; LCCOMB_X17_Y38_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                           ; LCCOMB_X17_Y37_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                            ; LCCOMB_X17_Y36_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                       ; LCCOMB_X16_Y36_N26    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                       ; LCCOMB_X16_Y37_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                               ; FF_X13_Y37_N17        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                              ; FF_X13_Y37_N19        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                               ; FF_X13_Y37_N9         ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                               ; FF_X14_Y36_N17        ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                               ; FF_X14_Y36_N1         ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                        ; LCCOMB_X13_Y37_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                              ; FF_X12_Y37_N9         ; 26      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                            ; LCCOMB_X17_Y37_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y33_N24    ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; uart_kernel:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                          ; FF_X56_Y2_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                           ; FF_X56_Y2_N17         ; 2057    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                           ; LCCOMB_X14_Y31_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                              ; FF_X17_Y29_N25        ; 22      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                     ; LCCOMB_X13_Y34_N20    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|wdata[7]~1                                                                                                                                                                                                                        ; LCCOMB_X13_Y34_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|alt_jtag_atlantic:uart_kernel_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                   ; LCCOMB_X13_Y34_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y31_N24    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                     ; FF_X16_Y31_N31        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y28_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y31_N30    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                      ; FF_X16_Y31_N17        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                  ; LCCOMB_X13_Y30_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                  ; LCCOMB_X11_Y30_N8     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y30_N30    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                    ; LCCOMB_X18_Y30_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                          ; LCCOMB_X7_Y31_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                          ; LCCOMB_X7_Y31_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                          ; LCCOMB_X7_Y31_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                          ; LCCOMB_X7_Y31_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                          ; LCCOMB_X8_Y31_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                          ; LCCOMB_X8_Y31_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                          ; LCCOMB_X8_Y31_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                      ; LCCOMB_X8_Y31_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                  ; LCCOMB_X17_Y30_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                               ; LCCOMB_X17_Y30_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                    ; LCCOMB_X19_Y30_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                        ; LCCOMB_X19_Y30_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                    ; LCCOMB_X16_Y29_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~0                                                                                                                                                                                                        ; LCCOMB_X16_Y29_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                                 ; FF_X25_Y31_N19        ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                                               ; FF_X24_Y27_N21        ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_exc_active_no_break~0                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y30_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                            ; FF_X23_Y30_N13        ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                               ; FF_X25_Y31_N13        ; 841     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y30_N24    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y23_N24    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                    ; FF_X19_Y25_N9         ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y26_N26    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                   ; FF_X24_Y25_N7         ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_src2[6]~10                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y22_N16    ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                               ; FF_X27_Y25_N17        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                   ; FF_X29_Y29_N7         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y27_N14    ; 182     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y26_N24    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                              ; LCCOMB_X20_Y26_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                                               ; FF_X32_Y23_N31        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                               ; FF_X32_Y23_N3         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                                               ; FF_X32_Y23_N15        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                                               ; FF_X32_Y23_N7         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y26_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                        ; FF_X16_Y25_N29        ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y30_N2     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y26_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y26_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y26_N8     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                ; LCCOMB_X16_Y23_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|address[8]                                                                                                                                                                                            ; FF_X17_Y32_N9         ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:uart_kernel_nios2_cpu_debug_slave_phy|virtual_state_sdr~0                              ; LCCOMB_X18_Y36_N30    ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:uart_kernel_nios2_cpu_debug_slave_phy|virtual_state_uir~0                              ; LCCOMB_X17_Y38_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|Equal1~0                ; LCCOMB_X23_Y35_N12    ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|Equal1~1                ; LCCOMB_X23_Y35_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|jxuir                   ; FF_X17_Y38_N25        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a    ; LCCOMB_X23_Y34_N16    ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~0  ; LCCOMB_X23_Y34_N2     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|take_action_ocimem_b    ; LCCOMB_X23_Y34_N28    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|take_action_tracectrl~0 ; LCCOMB_X23_Y34_N22    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|take_action_tracemem_a  ; LCCOMB_X29_Y35_N2     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|update_jdo_strobe       ; FF_X17_Y38_N27        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|sr[1]~28                      ; LCCOMB_X18_Y36_N4     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|sr[32]~107                    ; LCCOMB_X24_Y36_N30    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_tck:the_uart_kernel_nios2_cpu_debug_slave_tck|sr~46                         ; LCCOMB_X24_Y36_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_avalon_reg:the_uart_kernel_nios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                     ; LCCOMB_X18_Y33_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|always5~1                                                                                                             ; LCCOMB_X21_Y33_N4     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|always6~0                                                                                                             ; LCCOMB_X21_Y33_N18    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk0[28]~0                                                                                                           ; LCCOMB_X21_Y33_N10    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk0[63]~1                                                                                                           ; LCCOMB_X21_Y33_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk0[72]~2                                                                                                           ; LCCOMB_X21_Y33_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk1[28]~0                                                                                                           ; LCCOMB_X21_Y33_N16    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk1[32]~1                                                                                                           ; LCCOMB_X21_Y33_N6     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk1[72]~2                                                                                                           ; LCCOMB_X21_Y33_N30    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|xbrk_ctrl0[3]~1                                                                                                       ; LCCOMB_X18_Y29_N12    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|xbrk_ctrl1[3]~0                                                                                                       ; LCCOMB_X18_Y29_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|resetrequest                                                                                                          ; FF_X6_Y30_N17         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|resetrequest                                                                                                          ; FF_X6_Y30_N17         ; 251     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dtrace:the_uart_kernel_nios2_cpu_nios2_oci_dtrace|always0~1                                                                                                           ; LCCOMB_X25_Y31_N0     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_0_enable                                                                                                           ; LCCOMB_X39_Y37_N6     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_0_mux~13                                                                                                           ; LCCOMB_X39_Y37_N4     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_10_enable                                                                                                          ; LCCOMB_X35_Y37_N20    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_10_mux~14                                                                                                          ; LCCOMB_X36_Y37_N18    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_11_enable                                                                                                          ; LCCOMB_X34_Y37_N20    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_11_mux~13                                                                                                          ; LCCOMB_X35_Y35_N14    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_12_enable                                                                                                          ; LCCOMB_X34_Y36_N6     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_12_mux~12                                                                                                          ; LCCOMB_X36_Y36_N30    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_13_enable                                                                                                          ; LCCOMB_X33_Y36_N2     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_13_mux~13                                                                                                          ; LCCOMB_X33_Y38_N12    ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_14_enable                                                                                                          ; LCCOMB_X33_Y36_N26    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_14_mux~13                                                                                                          ; LCCOMB_X32_Y37_N2     ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_15_enable                                                                                                          ; LCCOMB_X35_Y37_N8     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_15_mux~12                                                                                                          ; LCCOMB_X34_Y38_N30    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_1_enable                                                                                                           ; LCCOMB_X35_Y36_N20    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_1_mux~12                                                                                                           ; LCCOMB_X35_Y36_N26    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_2_enable                                                                                                           ; LCCOMB_X34_Y37_N26    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_2_mux~12                                                                                                           ; LCCOMB_X38_Y35_N30    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_3_enable                                                                                                           ; LCCOMB_X34_Y37_N16    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_3_mux~12                                                                                                           ; LCCOMB_X33_Y32_N2     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_4_enable                                                                                                           ; LCCOMB_X34_Y36_N24    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_4_mux~13                                                                                                           ; LCCOMB_X36_Y36_N24    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_5_enable                                                                                                           ; LCCOMB_X36_Y37_N12    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_5_mux~13                                                                                                           ; LCCOMB_X36_Y37_N28    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_6_enable                                                                                                           ; LCCOMB_X38_Y37_N16    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_6_mux~15                                                                                                           ; LCCOMB_X38_Y37_N26    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_7_enable                                                                                                           ; LCCOMB_X35_Y37_N12    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_7_mux~12                                                                                                           ; LCCOMB_X39_Y38_N22    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_8_enable                                                                                                           ; LCCOMB_X33_Y37_N6     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_8_mux~13                                                                                                           ; LCCOMB_X33_Y37_N10    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_9_enable                                                                                                           ; LCCOMB_X35_Y35_N12    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_fifo:the_uart_kernel_nios2_cpu_nios2_oci_fifo|fifo_9_mux~13                                                                                                           ; LCCOMB_X35_Y35_N0     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|always1~0                                                                                                                   ; LCCOMB_X26_Y35_N10    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|comb~0                                                                                                                      ; LCCOMB_X32_Y35_N22    ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|trc_im_addr[4]~23                                                                                                           ; LCCOMB_X32_Y35_N2     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|dct_buffer[8]~5                                                                                                     ; LCCOMB_X30_Y30_N18    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|pending_exc_addr[27]~2                                                                                              ; LCCOMB_X32_Y30_N16    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|pending_frametype~3                                                                                                 ; LCCOMB_X34_Y30_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|sync_timer[1]~3                                                                                                     ; LCCOMB_X30_Y30_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|trc_clear                                                                                                           ; FF_X29_Y34_N25        ; 116     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                               ; LCCOMB_X23_Y34_N4     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|MonDReg[27]~19                                                                                                              ; LCCOMB_X23_Y34_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                              ; LCCOMB_X19_Y30_N8     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                                                                  ; LCCOMB_X4_Y30_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|Selector34~2                                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y29_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                                                    ; LCCOMB_X4_Y32_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                                                                                                                  ; LCCOMB_X6_Y30_N16     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_addr[6]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y30_N26     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                             ; FF_X5_Y29_N23         ; 74      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                                             ; FF_X7_Y30_N21         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                            ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module|entry_0[61]~0                                                                                                                                                             ; LCCOMB_X16_Y29_N28    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module|entry_1[61]~0                                                                                                                                                             ; LCCOMB_X16_Y29_N14    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_regs:the_uart_kernel_uart_regs|control_wr_strobe~0                                                                                                                                                                                                                                   ; LCCOMB_X26_Y29_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|got_new_char                                                                                                                                                                                                                                              ; LCCOMB_X30_Y28_N26    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]~0                                                                                                                                                                                                  ; LCCOMB_X34_Y28_N8     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_tx:the_uart_kernel_uart_tx|always4~0                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y29_N8     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_tx:the_uart_kernel_uart_tx|tx_wr_strobe_onset~1                                                                                                                                                                                                                                      ; LCCOMB_X26_Y29_N22    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_tx:the_uart_kernel_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                           ; LCCOMB_X27_Y28_N8     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                          ; PIN_Y2             ; 21      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                   ; PLL_1              ; 3179    ; 29                                   ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                      ; JTAG_X1_Y37_N0     ; 169     ; 6                                    ; Global Clock         ; GCLK0            ; --                        ;
; uart_kernel:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                              ; LCCOMB_X52_Y33_N24 ; 3       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; uart_kernel:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                  ; FF_X56_Y2_N17      ; 2057    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|resetrequest ; FF_X6_Y30_N17      ; 251     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|A_mem_stall ; 841     ;
+------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y31_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X15_Y22_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X15_Y25_N0, M9K_X15_Y23_N0, M9K_X15_Y24_N0, M9K_X15_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 25           ; 128          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 3200  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None ; M9K_X15_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_sdp_component|altsyncram:the_altsyncram|altsyncram_7mc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608  ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 1    ; None ; M9K_X37_Y35_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM                                     ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X15_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_a_module:uart_kernel_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y22_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_register_bank_b_module:uart_kernel_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y21_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X22_Y22_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X22_Y24_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_mult_cell:the_uart_kernel_nios2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X22_Y21_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 9,755 / 342,891 ( 3 % )   ;
; C16 interconnects     ; 125 / 10,120 ( 1 % )      ;
; C4 interconnects      ; 5,336 / 209,544 ( 3 % )   ;
; Direct links          ; 1,118 / 342,891 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 2,730 / 119,088 ( 2 % )   ;
; R24 interconnects     ; 197 / 9,963 ( 2 % )       ;
; R4 interconnects      ; 6,990 / 289,782 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.77) ; Number of LABs  (Total = 420) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 25                            ;
; 2                                           ; 13                            ;
; 3                                           ; 7                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 8                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 11                            ;
; 10                                          ; 20                            ;
; 11                                          ; 22                            ;
; 12                                          ; 15                            ;
; 13                                          ; 11                            ;
; 14                                          ; 21                            ;
; 15                                          ; 52                            ;
; 16                                          ; 202                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.71) ; Number of LABs  (Total = 420) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 301                           ;
; 1 Clock                            ; 380                           ;
; 1 Clock enable                     ; 237                           ;
; 1 Sync. clear                      ; 19                            ;
; 1 Sync. load                       ; 117                           ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 76                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.13) ; Number of LABs  (Total = 420) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 15                            ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 20                            ;
; 17                                           ; 11                            ;
; 18                                           ; 20                            ;
; 19                                           ; 16                            ;
; 20                                           ; 41                            ;
; 21                                           ; 19                            ;
; 22                                           ; 33                            ;
; 23                                           ; 24                            ;
; 24                                           ; 25                            ;
; 25                                           ; 19                            ;
; 26                                           ; 28                            ;
; 27                                           ; 21                            ;
; 28                                           ; 18                            ;
; 29                                           ; 11                            ;
; 30                                           ; 8                             ;
; 31                                           ; 9                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.14) ; Number of LABs  (Total = 420) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 28                            ;
; 2                                               ; 18                            ;
; 3                                               ; 21                            ;
; 4                                               ; 15                            ;
; 5                                               ; 13                            ;
; 6                                               ; 22                            ;
; 7                                               ; 21                            ;
; 8                                               ; 30                            ;
; 9                                               ; 39                            ;
; 10                                              ; 56                            ;
; 11                                              ; 33                            ;
; 12                                              ; 31                            ;
; 13                                              ; 25                            ;
; 14                                              ; 15                            ;
; 15                                              ; 13                            ;
; 16                                              ; 19                            ;
; 17                                              ; 5                             ;
; 18                                              ; 5                             ;
; 19                                              ; 3                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 2                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.79) ; Number of LABs  (Total = 420) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 6                             ;
; 3                                            ; 17                            ;
; 4                                            ; 8                             ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 11                            ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 14                            ;
; 11                                           ; 4                             ;
; 12                                           ; 9                             ;
; 13                                           ; 10                            ;
; 14                                           ; 11                            ;
; 15                                           ; 10                            ;
; 16                                           ; 13                            ;
; 17                                           ; 12                            ;
; 18                                           ; 12                            ;
; 19                                           ; 10                            ;
; 20                                           ; 6                             ;
; 21                                           ; 17                            ;
; 22                                           ; 8                             ;
; 23                                           ; 15                            ;
; 24                                           ; 15                            ;
; 25                                           ; 13                            ;
; 26                                           ; 12                            ;
; 27                                           ; 14                            ;
; 28                                           ; 5                             ;
; 29                                           ; 6                             ;
; 30                                           ; 12                            ;
; 31                                           ; 13                            ;
; 32                                           ; 16                            ;
; 33                                           ; 16                            ;
; 34                                           ; 6                             ;
; 35                                           ; 28                            ;
; 36                                           ; 17                            ;
; 37                                           ; 12                            ;
; 38                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 64           ; 55           ; 64           ; 0            ; 0            ; 68        ; 64           ; 0            ; 68        ; 68        ; 0            ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 68        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 13           ; 4            ; 68           ; 68           ; 0         ; 4            ; 68           ; 0         ; 0         ; 68           ; 68           ; 68           ; 68           ; 31           ; 68           ; 68           ; 31           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 0         ; 68           ; 68           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.5               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                           ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_w:the_uart_kernel_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                           ; 0.353             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                      ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                          ; 0.277             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                      ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                          ; 0.277             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                           ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                           ; 0.263             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                     ; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|uart_kernel_jtag_uart_scfifo_r:the_uart_kernel_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5~portb_address_reg0                                                                                                                           ; 0.167             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[5]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                                                                             ; 0.081             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[4]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                                                                                             ; 0.081             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[2]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                                                                             ; 0.081             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[0]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                                                                             ; 0.081             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_bht_ptr_unfiltered[0]                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                   ; 0.078             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_bht_ptr_unfiltered[1]                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                   ; 0.078             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_bht_ptr_unfiltered[2]                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_bht_module:uart_kernel_nios2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                   ; 0.078             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                      ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                  ; 0.073             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                      ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|uart_kernel_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                  ; 0.073             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_exception_reg_cause[0]                                                                                                                                                                                                                                  ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_control_reg_rddata[2]                                                                                                                                                                                                                                                                                               ; 0.072             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_exception_reg_cause[1]                                                                                                                                                                                                                                  ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_control_reg_rddata[3]                                                                                                                                                                                                                                                                                               ; 0.072             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_exception_reg_cause[2]                                                                                                                                                                                                                                  ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_control_reg_rddata[4]                                                                                                                                                                                                                                                                                               ; 0.072             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_tag_wraddress[6]                                                                                                                                                                                                                                                                                                   ; 0.072             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[5][68]                                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[4][68]                                                                                                                                                                                                                                                     ; 0.071             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[2][68]                                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[1][68]                                                                                                                                                                                                                                                     ; 0.071             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[5][86]                                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[4][86]                                                                                                                                                                                                                                                     ; 0.071             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[2][86]                                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                     ; 0.071             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[5][106]                                                                                                                                                                                        ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[4][106]                                                                                                                                                                                                                                                    ; 0.071             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[2][106]                                                                                                                                                                                        ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[1][106]                                                                                                                                                                                                                                                    ; 0.071             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_pipe_flush_waddr[12]                                                                                                                                                                                                                                    ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                                                              ; 0.071             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_ctrl_late_result                                                                                                                                                                                                                                                                                                    ; 0.071             ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module|entry_1[40]                                                                                                                                               ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|active_addr[4]                                                                                                                                                                                                                                                                                                            ; 0.070             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[1]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                                                                                             ; 0.065             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[3]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                                                                             ; 0.065             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[6]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                                                                             ; 0.064             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_valid_bits[7]                                                                                                                                                                                                                                     ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_tag_module:uart_kernel_nios2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_dad1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                                                                             ; 0.064             ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                               ; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                                                                                                                                ; 0.062             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|M_ctrl_st                                                                                                                                                                                                                                                 ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|d_write                                                                                                                                                                                                                                                                                                               ; 0.057             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_break:the_uart_kernel_nios2_cpu_nios2_oci_break|dbrk1[72]                                                                                             ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_dbrk:the_uart_kernel_nios2_cpu_nios2_oci_dbrk|dbrk_traceon                                                                                                                                                        ; 0.056             ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|do_start_rx                                                                                                                                                                                                                               ; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_rx:the_uart_kernel_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                                                                                                                                ; 0.056             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|byteenable[0]                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a5~porta_bytena_reg0  ; 0.050             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|byteenable[3]                                                                                                                                                                         ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a24~porta_bytena_reg0 ; 0.050             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|jtag_ram_access                                                                                             ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|uart_kernel_nios2_cpu_ociram_sp_ram_module:uart_kernel_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a5~porta_bytena_reg0  ; 0.050             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_debug_slave_wrapper:the_uart_kernel_nios2_cpu_debug_slave_wrapper|uart_kernel_nios2_cpu_debug_slave_sysclk:the_uart_kernel_nios2_cpu_debug_slave_sysclk|jdo[17] ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_ocimem:the_uart_kernel_nios2_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                         ; 0.047             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                                                                                      ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_ipending_reg_irq0                                                                                                                                                                                                                                                                                                   ; 0.041             ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_next.000010000                                                                                                                                                                                                                                              ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                                                                         ; 0.040             ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|uart_kernel_sdram_controller_input_efifo_module:the_uart_kernel_sdram_controller_input_efifo_module|entry_1[33]                                                                                                                                               ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                                                                                  ; 0.039             ;
; uart_kernel:u0|uart_kernel_jtag_uart:jtag_uart|ien_AF                                                                                                                                                                                                                                                                      ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|W_ipending_reg_irq0                                                                                                                                                                                                                                                                                                   ; 0.039             ;
; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                        ; uart_kernel:u0|uart_kernel_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                    ; 0.036             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                           ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_ic_data_module:uart_kernel_nios2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a10~porta_address_reg0                                                                                                                                                          ; 0.036             ;
; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_next.000001000                                                                                                                                                                                                                                              ; uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                                                                                                                                         ; 0.025             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                      ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|address[1]                                                                                                                                                                                                                                        ; 0.025             ;
; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_regs:the_uart_kernel_uart_regs|control_reg[9]                                                                                                                                                                                                                        ; uart_kernel:u0|uart_kernel_uart:uart|uart_kernel_uart_regs:the_uart_kernel_uart_regs|readdata[9]                                                                                                                                                                                                                                                                                       ; 0.021             ;
; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                   ; uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|E_extra_pc[1]                                                                                                                                                                                                                                                                                                         ; 0.020             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 59 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "UART_Nios"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -72 degrees (-2000 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'uart_kernel/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'uart_kernel/synthesis/submodules/uart_kernel_nios2_cpu.sdc'
Warning (332174): Ignored filter at uart_kernel_nios2_cpu.sdc(65): *uart_kernel_nios2_cpu:*|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_bdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_bdp_component*address* could not be matched with a keeper
Warning (332049): Ignored set_false_path at uart_kernel_nios2_cpu.sdc(65): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$uart_kernel_nios2_cpu_traceram_path*address*] -to [get_keepers *$uart_kernel_nios2_cpu_jtag_sr*]
Warning (332174): Ignored filter at uart_kernel_nios2_cpu.sdc(66): *uart_kernel_nios2_cpu:*|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_im:the_uart_kernel_nios2_cpu_nios2_oci_im|uart_kernel_nios2_cpu_traceram_lpm_dram_bdp_component_module:uart_kernel_nios2_cpu_traceram_lpm_dram_bdp_component*we_reg* could not be matched with a keeper
Warning (332049): Ignored set_false_path at uart_kernel_nios2_cpu.sdc(66): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$uart_kernel_nios2_cpu_traceram_path*we_reg*] -to [get_keepers *$uart_kernel_nios2_cpu_jtag_sr*]
Warning (332174): Ignored filter at uart_kernel_nios2_cpu.sdc(70): *uart_kernel_nios2_cpu:*|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_itrace:the_uart_kernel_nios2_cpu_nios2_oci_itrace|d1_debugack could not be matched with a keeper
Warning (332049): Ignored set_false_path at uart_kernel_nios2_cpu.sdc(70): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$uart_kernel_nios2_cpu_oci_itrace_path|d1_debugack] -to [get_keepers *$uart_kernel_nios2_cpu_jtag_sr*]
Info (332104): Reading SDC File: 'UART_Nios.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -72.00 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uart_kernel:u0|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart_kernel:u0|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node uart_kernel:u0|uart_kernel_nios2:nios2|uart_kernel_nios2_cpu:cpu|uart_kernel_nios2_cpu_nios2_oci:the_uart_kernel_nios2_cpu_nios2_oci|uart_kernel_nios2_cpu_nios2_oci_debug:the_uart_kernel_nios2_cpu_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|active_rnw~3
        Info (176357): Destination node uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|active_cs_n~1
        Info (176357): Destination node uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|i_refs[0]
        Info (176357): Destination node uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|i_refs[2]
        Info (176357): Destination node uart_kernel:u0|uart_kernel_sdram_controller:sdram_controller|i_refs[1]
        Info (176357): Destination node uart_kernel:u0|altera_reset_controller:rst_controller|merged_reset~0
Info (176353): Automatically promoted node uart_kernel:u0|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X23_Y24 to location X33_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 37 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
Info (144001): Generated suppressed messages file D:/Codes/_Hardware/FPGA-NIOS/UART_Nios/UART_Nios.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 5931 megabytes
    Info: Processing ended: Tue Sep 08 09:50:28 2020
    Info: Elapsed time: 00:00:52
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Codes/_Hardware/FPGA-NIOS/UART_Nios/UART_Nios.fit.smsg.


