{"patent_id": "10-2023-0121731", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0039536", "출원번호": "10-2023-0121731", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "김영룡"}}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 방향으로 연장되고, 센터 영역과 상기 센터 영역에 의해 정의되는 가장자리 영역을 포함하는 인터포저 구조체;상기 센터 영역 상에 실장되고, 상기 인터포저 구조체와 전기적으로 연결되는 제1 반도체칩;상기 제1 반도체칩과 상기 인터포저 구조체 사이에, 상기 제1 반도체칩 및 상기 인터포저 구조체와 각각 접속되는 복수의 범프; 상기 인터포저 구조체와 상기 제1 반도체칩 사이를 채우고, 상기 복수의 범프를 덮는 언더필; 및상기 가장자리 영역 상에 배치되고, 상기 제1 반도체칩을 감싸는 몰드층을 포함하고,상기 인터포저 구조체는 디커플링 커패시터를 포함하고,상기 인터포저 구조체의 제1 방향으로의 길이에 대한 상기 제1 반도체칩의 제1 방향으로의 길이의 비율은 0.9이상 1미만이고,상기 인터포저 구조체의 제1 방향으로의 길이는 상기 제1 반도체칩의 제1 방향으로의 길이와 상기 몰드층의 제1방향으로의 길이의 합과 동일한 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 인터포저 구조체는,제1 방향으로 연장된 인터포저,상기 인터포저 상의 층간 절연층, 상기 인터포저를 관통하고 상기 층간 절연층까지 연장되는 관통 비아,상기 층간 절연층 내에 형성된 재배선층들을 더 포함하고,상기 디커플링 커패시터는 상기 층간 절연층 내에서 상기 관통 비아 사이 및 상기 재배선층들의 최하부에 형성되는 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서, 상기 제1 반도체칩은 ASIC(Application Specific Integrated Circuit)칩이고,상기 디커플링 커패시터는 집적된 스택 커패시터(Integrated Stack Capacitor, ISC)인 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 몰드층은 상기 언더필의 상면을 덮으나 상기 언더필의 측면은 덮지 않는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 인터포저 구조체가 배치되는 회로 기판; 및상기 인터포저 구조체와 상기 회로 기판 사이에 배치되는 복수의 제1 솔더볼을 더 포함하는, 반도체 패키지.공개특허 10-2025-0039536-3-청구항 6 제5 항에 있어서,상기 인터포저 구조체와 상기 회로 기판 사이를 채우고, 상기 솔더볼을 덮는 기판 언더필을 더 포함하고,상기 기판 언더필은 상기 언더필의 측면 및 상기 몰드층의 측면과 접촉하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 기판 언더필은 상기 인터포저 구조체의 측면이 제2 방향으로 연장된 면(plane)상에서 상기 언더필의 측면,상기 몰드층의 측면 및 상기 인터포저 구조체의 측면과 접촉하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6 항에 있어서,상기 기판 언더필과 상기 언더필과 상기 몰드층은 각각 다른 물질을 포함하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6 항에 있어서,상기 회로 기판의 상면에 상기 인터포저 구조체와 이격되어 배치되는 스티프너를 더 포함하고,상기 스티프너는, 상기 기판 언더필과 접촉하지 않는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 방향으로 연장된 회로 기판;상기 회로 기판 상에 배치되고, 센터 영역과 상기 센터 영역에 의해 정의되는 가장자리 영역을 포함하는 인터포저 구조체;상기 회로 기판과 상기 인터포저 구조체 사이에 배치되고, 상기 회로 기판과 상기 인터포저 구조체를 연결하는복수의 제1 솔더볼;상기 센터 영역 상에 실장되고, 상기 인터포저 구조체와 전기적으로 연결되는 제1 반도체칩;상기 제1 반도체칩과 상기 인터포저 구조체 사이에, 상기 제1 반도체칩 및 상기 인터포저 구조체와 각각 접속되는 복수의 범프; 상기 인터포저 구조체와 상기 제1 반도체칩 사이를 채우고, 상기 복수의 범프를 덮는 언더필; 및상기 가장자리 영역 상에 배치되고, 상기 제1 반도체칩을 감싸는 몰드층으로서, 상기 몰드층은 상기 언더필의상면을 덮는 몰드층을 포함하고,상기 몰드층은 상기 언더필의 측면을 덮지 않고,상기 인터포저 구조체는,제1 방향으로 연장된 인터포저,상기 인터포저 상의 층간 절연층,상기 인터포저를 관통하고 상기 층간 절연층까지 연장되는 관통 비아,상기 층간 절연층 내에 형성된 재배선층들,상기 층간 절연층 내에서 상기 관통 비아 사이 및 상기 재배선층들의 최하부에 형성된 디커플링 커패시터를 포함하고,상기 인터포저 구조체의 제1 방향으로의 길이에 대한 상기 제1 반도체칩의 제1 방향으로의 길이의 비율은 0.9이상 1미만이고,공개특허 10-2025-0039536-4-상기 인터포저 구조체의 제1 방향으로의 길이는 상기 제1 반도체칩의 제1 방향으로의 길이와 상기 몰드층의 제1방향으로의 길이의 합과 동일한 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10 항에 있어서, 상기 제1 반도체칩은 ASIC칩이고,상기 디커플링 커패시터는 집적된 스택 커패시터인, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10 항에 있어서,상기 회로 기판 상에 배치되고, 상기 인터포저 구조체와 제1 방향으로 이격되어 배치된 제2 반도체칩; 및상기 회로 기판 내부에 내장된 제1 브릿지를 더 포함하고,상기 인터포저 구조체와 제1 반도체칩 및 상기 제2 반도체칩은 상기 제1 브릿지를 통해 전기적으로 연결되는,반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 제1 브릿지와 상기 제2 반도체칩 사이에 배치되고, 상기 제1 브릿지와 상기 제2 반도체칩을 연결하는 복수의 제2 솔더볼을 더 포함하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12 항에 있어서,상기 인터포저 구조체와 상기 회로 기판 사이, 상기 제2 반도체칩과 상기 회로 기판 사이 및 상기 인터포저 구조체와 상기 제2 반도체칩 사이를 채우는 기판 언더필을 더 포함하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14 항에 있어서,상기 기판 언더필은 상기 언더필의 측면 및 상기 몰드층의 측면과 접촉하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15 항에 있어서,상기 기판 언더필과 상기 몰드층 및 상기 언더필은 각각 다른 물질을 포함하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제14 항에 있어서,상기 회로 기판 상에 배치되는 스티프너를 더 포함하고,상기 스티프너는 상기 인터포저 구조체 및 상기 제2 반도체칩과 이격되어 배치되고 상기 기판 언더필과 접촉하지 않는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "회로 기판;상기 회로 기판 상에 배치되는 인터포저 구조체로서, 상기 인터포저 구조체는제1 방향으로 연장된 인터포저,공개특허 10-2025-0039536-5- 상기 인터포저 상의 층간 절연층, 상기 인터포저를 관통하고 상기 층간 절연층까지 연장되는 관통 비아, 및상기 관통 비아 사이에 배치되는 집적된 스택 커패시터를 포함하는 인터포저 구조체;상기 회로 기판과 상기 인터포저 구조체 사이에 배치되고, 상기 회로 기판과 상기 인터포저 구조체를 연결하는복수의 솔더볼;상기 인터포저 구조체 상에 배치되는 ASIC칩;상기 ASIC칩과 상기 인터포저 구조체 사이에 배치되고, 상기 ASIC칩과 상기 인터포저 구조체를 연결하는 복수의범프;상기 인터포저 구조체와 상기 ASIC칩 사이를 채우고, 상기 복수의 범프를 덮는 언더필; 상기 언더필과 상기 ASIC칩을 감싸는 몰드층으로서, 상기 몰드층은 상기 언더필의 상면을 덮고 상기 언더필의측면은 덮지 않는 몰드층;상기 회로 기판의 상면의 일부를 덮고 상기 인터포저 구조체의 측면과 상기 언더필의 측면 및 상기 몰드층의 측면과 접촉하는 기판 언더필; 및상기 인터포저 구조체 및 ASIC칩과 이격되어 배치되는 스티프너를 포함하고,상기 인터포저 구조체는 센터 영역과 상기 센터 영역에 의해 정의되는 가장자리 영역을 포함하고,상기 센터 영역 상에 상기 ASIC칩이 배치되고, 상기 몰드층은 상기 가장자리 영역 상에 배치되고,상기 센터 영역의 제1 방향으로의 길이와 상기 가장자리 영역의 제1 방향으로의 길이의 합은 상기 인터포저 구조체의 제1 방향으로의 길이와 동일하고,상기 몰드층의 측면과 상기 언더필의 측면 및 상기 인터포저 구조체의 측면은 동일 평면 상에 있는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서,상기 기판 언더필과 상기 언더필과 상기 몰드층은 각각 다른 물질을 포함하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18 항에 있어서,상기 기판 언더필, 상기 몰드층 및 상기 언더필은, 상기 몰드층과 상기 언더필의 경계면과 상기 몰드층과 상기기판 언더필의 경계면이 교차하는 교차선을 기준으로 서로 접촉하는, 반도체 패키지."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 반도체 패키지를 제공하는 것이다. 본 발명의 반도체 패키지는 제1 방향으로 연장되고, 센터 영역과 센터 영역에 의해 정의되는 가장자리 영역을 포함하는 인터포저 구조체, 센터 영역 상에 실장되고, 인터포저 구 조체와 전기적으로 연결되는 제1 반도체칩, 제1 반도체칩과 인터포저 구조체 사이에, 제1 반도체칩 및 인터포저 구조체와 각각 접속되는 복수의 범프, 인터포저 구조체와 제1 반도체칩 사이를 채우고, 복수의 범프를 덮는 언더 필 및 가장자리 영역 상에 배치되고, 제1 반도체칩을 감싸는 몰드층을 포함하고, 인터포저 구조체는 디커플링 커 패시터를 포함하고, 인터포저 구조체의 제1 방향으로의 길이에 대 제1 반도체칩의 제1 방향으로의 길이의 비율은 0.9이상 1미만이고, 인터포저 구조체의 제1 방향으로의 길이는 제1 반도체칩의 제1 방향으로의 길이와 몰드층의 제1 방향으로의 길이의 합과 동일하다."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "고성능 반도체 칩이 내장된 반도체 패키지의 경우, 고주파 대역에서 발생하는 전압 노이즈에 의해 시스템의 오 작동, 성능저하 등의 문제가 발생할 수 있다. 따라서, 전압 노이즈를 제거하여 반도체 패키지의 PI(Power Integrity) 특성을 향상시킬 수 있는 패키징 기술의 개발이 요구된다."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 패키지를 제공하는 것이다. 본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과 제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 과제를 달성하기 위한 본 발명의 일 면(aspect)에 따른 반도체 패키지는, 제1 방향으로 연장되고, 센터 영 역과 센터 영역에 의해 정의되는 가장자리 영역을 포함하는 인터포저 구조체, 센터 영역 상에 실장되고, 인터포 저 구조체와 전기적으로 연결되는 제1 반도체칩, 제1 반도체칩과 인터포저 구조체 사이에, 제1 반도체칩 및 인 터포저 구조체와 각각 접속되는 복수의 범프, 인터포저 구조체와 제1 반도체칩 사이를 채우고, 복수의 범프를 덮는 언더필, 가장자리 영역 상에 배치되고, 제1 반도체칩을 감싸는 몰드층을 포함하고, 인터포저 구조체는 디 커플링 커패시터를 포함하고, 인터포저 구조체의 제1 방향으로의 길이에 대한 제1 반도체칩의 제1 방향으로의 길이의 비율은 0.9 이상 1미만이고, 인터포저 구조체의 제1 방향으로의 길이는 제1 반도체칩의 제1 방향으로의 길이와 몰드층의 제1 방향으로의 길이의 합과 동일하다. 상기 다른 과제를 해결하기 위한 본 발명의 일 면에 따른 반도체 패키지는, 제1 방향으로 연장된 회로 기판, 회 로 기판 상에 배치되고, 센터 영역과 센터 영역에 의해 정의되는 가장자리 영역을 포함하는 인터포저 구조체, 회로 기판과 인터포저 구조체 사이에 배치되고, 회로 기판과 인터포저 구조체를 연결하는 복수의 제1 솔더볼, 센터 영역 상에 실장되고, 인터포저 구조체와 전기적으로 연결되는 제1 반도체칩, 제1 반도체칩과 인터포저 구 조체 사이에, 제1 반도체칩 및 인터포저 구조체와 각각 접속되는 복수의 범프, 인터포저 구조체와 제1 반도체칩 사이를 채우고, 복수의 범프를 덮는 언더필 및 가장자리 영역 상에 배치되고, 제1 반도체칩을 감싸는 몰드층으 로서, 몰드층은 언더필의 상면을 덮는 몰드층을 포함하고, 몰드층은 언더필의 측면을 덮지 않고, 인터포저 구조 체는 제1 방향으로 연장된 인터포저, 인터포저 상의 층간 절연층, 인터포저를 관통하는 관통 비아, 층간 절연층 내에 형성된 재배선층들, 관통 비아 사이 및 재배선층들의 최하부에 형성된 디커플링 커패시터를 포함하고 인터 포저 구조체의 제1 방향으로의 길이에 대한 제1 반도체칩의 제1 방향으로의 길이의 비율은 0.9이상 1미만이고, 인터포저 구조체의 제1 방향으로의 길이는 제1 반도체칩의 제1 방향으로의 길이와 몰드층의 제1 방향으로의 길 이의 합과 동일하다. 상기 또 다른 과제를 해결하기 위한 본 발명의 일 면에 따른 반도체 패키지는, 회로 기판, 회로 기판 상에 배치 되는 인터포저 구조체로서, 인터포저 구조체는 제1 방향으로 연장된 인터포저, 인터포저 상의 층간 절연층, 인터포저를 관통하고 층간 절연층까지 연장되는 관통 비아, 및 관통 비아 사이에 배치되는 집적된 스택 커패시 터를 포함하는 인터포저 구조체, 회로 기판과 인터포저 구조체 사이에 배치되고, 회로 기판과 인터포저 구조 체를 연결하는 복수의 솔더볼, 인터포저 구조체 상에 배치되는 ASIC칩, ASIC칩과 인터포저 구조체 사이에 배 치되고, ASIC칩과 인터포저 구조체를 연결하는 복수의 범프, 인터포저 구조체와 ASIC칩 사이를 채우고, 복수 의 범프를 덮는 언더필, 언더필과 ASIC칩을 감싸는 몰드층으로서, 몰드층은 언더필의 상면을 덮고 언더필의 측면은 덮지 않는 몰드층, 회로 기판의 상면의 일부를 덮고 인터포저 구조체의 측면과 언더필의 측면 및 몰드 층의 측면과 접촉하는 기판 언더필 및 인터포저 구조체 및 ASIC칩과 이격되어 배치되는 스티프너를 포함하고, 인터포저 구조체는 센터 영역과 센터 영역에 의해 정의되는 가장자리 영역을 포함하고, 센터 영역 상에 ASIC 칩이 배치되고, 몰드층은 가장자리 영역 상에 배치되고, 센터 영역의 제1 방향으로의 길이와 가장자리 영역의 제1 방향으로의 길이의 합은 인터포저 구조체의 제1 방향으로의 길이와 동일하고, 몰드층의 측면과 언더필의 측 면 및 인터포저 구조체의 측면은 동일 평면 상에 있다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서에서, 비록 제1, 제2, 상부, 및 하부 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이 들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성 요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성 요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다. 또한, 이하에서 언급되는 하부 소자나 구성요소는 본 발명의 기술적 사상 내에서 상부 소자나 구성요소일 수도 있음은 물론이다. 이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해 서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 이하에서, 도 1 내지 도 3을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 패키지에 대해 설명한다. 도 1은 본 발명의 몇몇 실시예들에 따른 반도체 패키지를 설명하기 위한 예시적인 평면도이다. 도 2는 도 1의 A-A 선을 따라 절단한 단면도이다. 도 3은 도 2의 P 부분을 확대하여 도시한 도면이다. 도 1 내지 도 3을 참조하면, 몇몇 실시예에 따른 반도체 패키지는 회로 기판, 인터포저 구조체, 제1 반도체칩, 언더필, 몰드층, 기판 언더필 및 스티프너를 포함할 수 있다. 회로 기판은 제1 방향(X)으로 연장될 수 있다. 본 명세서에서 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)은 서로 교차할 수 있다. 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)은 실질적으로 수직일 수 있다. 회로 기판은 패키지용 기판일 수 있다. 회로 기판은 회로 기판(PCB, printed circuit board)일 수 있다. 회로 기판은 서로 반대되는 상면(100US) 및 하면(100BS)을 포함할 수 있다. 회로 기판의 상면 (100US)은 이후에 설명할 인터포저 구조체와 마주볼 수 있다. 회로 기판은 제1 기판 패드 및 제2 기판 패드를 포함할 수 있다. 제1 기판 패드 및 제2 기 판 패드는 각각 회로 기판을 다른 구성 요소들과 전기적으로 연결하는데 이용될 수 있다. 몇몇 실시 예에서 제1 기판 패드는 회로 기판의 하면(100BS) 부근에 형성될 수 있고, 제2 기판 패드는 회 로 기판의 상면(100US) 부근에 형성될 수 있다. 제1 기판 패드는 회로 기판의 하면(100BS)으로 부터 노출될 수 있고, 제2 기판 패드는 회로 기판의 상면(100US)으로부터 노출될 수 있다. 도 2에서 제1 기판 패드의 개수가 5개로 도시되었지만, 이에 제한되는 것은 아니다. 마찬가지로 제2 기판 패드(10 4)의 개수가 3개로 도시되었지만, 이에 제한되는 것은 아니다. 회로 기판은 전자 기기의 메인보드 등에 실장될 수 있다. 예를 들어, 제1 기판 패드와 접속되는 연결 단자가 제공될 수 있다. 회로 기판은 연결 단자를 통해 전자 기기의 메인보드 등에 실장될 수 있다. 회로 기판은 BGA(Ball Grid Array) 기판일 수 있으나, 이에 제한되는 것은 아니다. 연결 단자는 예를 들어, 솔더 범프일 수 있으나, 이에 제한되는 것은 아니다. 연결 단자는 랜드 (land), 볼(ball), 핀(pin), 필라(pillar) 등 다양한 형상을 가질 수 있다. 연결 단자의 개수, 간격, 배 치 형태 등은 도시된 것에 제한되지 않으며, 설계에 따라 다양할 수 있음은 물론이다. 인터포저 구조체는 제1 방향(X)으로 연장되어 회로 기판의 상면(100US) 상에 배치될 수 있다. 인터포 저 구조체는 서로 반대되는 상면 및 하면을 포함할 수 있다. 인터포저 구조체의 상면은 이후에 설명 할 제1 반도체칩과 마주볼 수 있다. 인터포저 구조체의 하면은 회로 기판과 마주볼 수 있다. 인 터포저 구조체는 회로 기판과 후술할 제1 반도체칩 간의 연결을 용이하게 하고, 반도체 패키지 의 뒤틀림(warpage)을 방지할 수 있다. 몇몇 실시예에서, 인터포저 구조체은 인터포저, 층간 절연층, 제1 패시베이션막, 제2 패시 베이션막, 재배선층들, 관통 비아, 제1 인터포저 패드, 제2 인터포저 패드 및 디커플 링 커패시터를 포함할 수 있다. 인터포저는 회로 기판 상에 제공될 수 있다. 인터포저는 예를 들어, 실리콘(Si) 인터포저일 수 있으나, 이에 제한되는 것은 아니다. 층간 절연층은 절연물질을 포함할 수 있다. 예를 들어, 층간 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 인터포저 패드 및 제2 인터포저 패드는 각각 인터포저 구조체를 다른 구성 요소들과 전기적 으로 연결하는데 이용될 수 있다. 예를 들어, 제1 인터포저 패드는 인터포저 구조체의 하면으로부터 노출될 수 있고, 제2 인터포저 패드는 인터포저 구조체의 상면으로부터 노출될 수 있다. 제1 인터포 저 패드 및 제2 인터포저 패드는 예를 들어, 구리(Cu) 또는 알루미늄(Al) 등의 금속 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 인터포저 구조체 내에서는 제1 인터포저 패드와 제2 인터포 저 패드를 전기적으로 연결하기 위한 배선 패턴들이 형성될 수 있다. 예를 들어, 재배선층들과 관통 비아가 인터포저 구조체 내에 형성될 수 있다. 재배선층들 은 층간 절연층 내에 배치될 수 있다. 관통 비아는 인터포저를 관통하여 층간 절연층까지 연장될 수 있다. 재배선층들은 제2 인터포저 패드와 전기적으로 연결될 수 있다. 관통 비아는 제1 인터포저 패드 와 전기적으로 연결될 수 있다. 이를 통해, 인터포저 구조체와 제1 반도체칩이 전기적으로 연결 될 수 있다. 재배선층들 및 관통 비아는 각각 구리(Cu) 도는 알루미늄(Al) 등의 금속 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 디커플링 커패시터는 재배선층들의 최하부 및 관통 비아 사이에 형성될 수 있다. 디커플링 커패 시터은 층간 절연층 내에 형성될 수 있다. 도 3을 참고하면, 디커플링 커패시터는 연결 패턴 상에 형성될 수 있다. 연결 패턴은 인터포저 상에 형성될 수 있다. 연결 패턴은 인터포저 의 상면의 일부를 따라 연장될 수 있다. 연결패턴은 도전물질을 포함할 수 있다. 몇몇 실시예에서, 연결 패턴 상에 식각 정지막이 형성될 수 있다. 식각 정지막는 예를 들어, 인 터포저의 상면의 일부와 연결 패턴의 상면을 따라 컨포멀하게 형성될 수 있다. 식각 정지막는 예를 들어, 실리콘 질화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 디커플링 커패시터는 하부 전극, 커패시터 유전막 및 상부 전극을 포함할 수 있다. 몇몇 실시예에서, 하부 전극은 연결 패턴과 접속될 수 있다. 예를 들어, 하부 전극은 제1 식각 정지막을 관통하여 연결 패턴과 접속될 수 있다. 즉, 하부 전극의 바닥면은 연결 패턴의 상면과 접속될 수 있다. 하부 전극은 도전 물질을 포함할 수 있다, 예를 들어, 하부 전극은 티타늄 (Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 금속 실리사이드 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 커패시터 유전막은 하부 전극 상에 형성될 수 있다. 예를 들어, 커패시터 유전막은 하부 전극 의 프로파일을 따라 연장될 수 있다. 커패시터 유전막은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유 전율이 높은 고유전율(high-k) 물질을 포함할 수 있다. 상기 고유전율 물질은 예를 들어, 하프늄 산화물 (hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화 물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈럼 산화물(tantalum oxide), 티 타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화 물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈럼 산화물(lead scandium tantalum oxide), 납 아연 니오브산염(lead zinc niobate) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니 다. 상부 전극은 커패시터 유전막 상에 형성될 수 있다. 상부 전극은 커패시터 유전막을 덮을 수 있다. 상부 전극은 커패시터 유전막에 의해 하부 전극으로부터 이격될 수 있다. 즉, 커패시 터 유전막은 하부 전극과 상부 전극 사이에 개재될 수 있다. 상부 전극은 재배선층들(24 0)과 전기적으로 연결될 수 있다. 몇몇 실시예에서, 상부 전극은 재배선층들의 최하부와 전기적으로 연결될 수 있다. 상부 전극은 도전물질을 포함할 수 있다. 예를 들어, 상부 전극은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐 질 화물(WN), 금속 실리사이드 및 이들의 조합 중 적어도 하나를 포함 할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 상부 전극은 폴리 실리콘(poly Si) 또는 실리콘 게르마늄(SiGe) 등의 반도체 물질을 포 함할 수 있다. 몇몇 실시예에서, 층간 절연층 내에, 하부 전극과 재배선층들을 연결하는 연결 비아가 형 성될 수 있다. 연결 비아는 예를 들어, 층간 절연층을 관통하여 연결 패턴의 상면과 재배선층들 의 바닥면을 연결할 수 있다. 이에 따라 하부 전극은 재배선층들과 전기적으로 연결될 수 있다. 연결 비아는 도전물질을 포함할 수 있다. 하부 전극과 상부 전극에는 서로 다른 레벨의 전압이 인가될 수 있다. 디커플링 커패시터는, 하부 전극과 상부 전극 사이에 발생되는 전위차를 이용하여 커패시터 유 전막 내에 전하를 저장할 수 있다. 몇몇 실시예에서, 디커플링 커패시터는 집적된 스택 커패시터(Integrated Stack Capacitor, ISC)일 수 있 다. 디커플링 커패시터는 적어도 하나의 스택 커패시터를 포함할 수 있다. ISC가 인터포저 구조체 내에 존재하는 경우, 반도체칩 동작 시, ISC가 디커플링 커패시터로 작동하여 전압 강하 효과를 상쇄할 수 있다. PDN(Power Delivery Network) 설계에서 낮은 전력 임피던스로 설계하는 것이 중요 하다. 인터포저 구조체 내 디커플링 커패시터의 배치는 인덕턴스를 감소시켜 접압 노이즈를 제거하여 반도 체칩의 PI(Power Integrity) 특성을 향상시킬 수 있다. 다시 도 2를 참고하면, 인터포저 구조체는 회로 기판의 상면(100US) 상에 실장될 수 있다. 예를 들어, 회로 기판과 인터포저 구조체 사이에 제1 솔더볼이 형성될 수 있다. 제1 솔더볼은 제2 기판 패드와 제1 인터포저 패드를 연결할 수 있다. 이에 따라 회로 기판과 인터포저 구조체 는 전기적으로 연결될 수 있다. 제1 솔더볼은 저융점 금속, 예를 들어 주석(Sn) 및 주석 합금 등을 포함하는 솔더 범프일 수 있으나, 이에 제한되는 것은 아니다. 제1 솔더볼은 랜드(land), 볼(ball), 핀(pin), 필라(pillar) 등 다양한 형상을 가 질 수 있다. 제1 솔더볼은 단일층 또는 다중층으로 형성될 수 있다. 제1 솔더볼이 단일층으로 형성되 는 경우, 제1 솔더볼은 예시적으로 주석-은(Sn-Ag) 솔더 또는 구리(Cu)를 포함할 수 있다. 제1 솔더볼 이 다중층으로 형성되는 경우에, 제1 솔더볼은 예시적으로 구리(Cu) 필러 및 솔더를 포함할 수 있다. 제1 솔더볼의 개수, 간격, 배치 형태 등은 도시된 것에 제한되지 않으며, 설계에 따라 다양할 수 있음은 물론이다. 제1 패시베이션막은 인터포저 상에 배치될 수 있다. 제1 패시베이션막은 인터포저의 바닥 면을 따라 길게 연장될 수 있다. 제1 인터포저 패드는 제1 패시베이션막을 관통하여 관통 비아 와 연결될 수 있다. 제2 패시베이션막은 층간 절연층 상에 배치될 수 있다. 제2 패시베이션막은 층간 절연층의 상면을 따라 길게 연장될 수 있다. 제2 인터포저 패드는 제2 패시베이션막을 관통하여 재배선층들 과 연결될 수 있다. 몇몇 실시예에서, 제2 패시베이션막의 제2 방향(Y)으로의 높이는 제2 인터포저 패드의 제2 방향(Y)으 로의 높이보다 작을 수 있다. 제2 인터포저 패드는 제2 패시베이션막 보다 제2 방향(Y)으로 돌출될 수 있다. 제1 인터포저 패드는 제1 패시베이션막 보다 제2 방향(Y)으로 돌출될 수 있다. 제1 패시베이션막 및 제2 패시베이션막은 각각 실리콘 질화물을 포함할 수 있다. 이와 달리, 제1 패 시베이션막 및 제2 패시베이션막은 각각 패시베이션(passivation)물질, BCB(benzocyclobutene), 폴 리벤젠옥사졸, 폴리이미드, 에폭시, 실리콘 산화물, 실리콘 질화물, 또는 이들의 조합으로 이루어질 수도 있다. 인터포저 구조체는 센터 영역(S1)과 센터 영역(S1)에 의해 정의되는 가장자리 영역(S2)을 포함할 수 있다. 센터 영역(S1) 상에 후술할 제1 반도체칩이 배치될 수 있다. 가장자리 영역(S2) 상에 후술할 몰드층 이 배치될 수 있다. 센터 영역(S1)의 제1 방향(X)으로의 길이(R1)와 가장자리 영역(S2)의 제1 방향(X)으로의 길이(R2)의 합은 인터 포저 구조체의 제1 방향(X)으로의 길이와 동일할 수 있다. 센터 영역(S1)의 제1 방향(X)으로의 길이(R1)는가장자리 영역(S2)의 제1 방향으로의 길이(R2)보다 클 수 있다. 센터 영역(S1)의 제1 방향(X)으로의 길이(R1)는 제1 반도체칩의 제1 방향(X)으로의 길이(300R)와 동일할 수 있다. 가장자리 영역(S2)의 제1 방향(X)으로의 길이(R2)는 몰드층의 제1 방향(X)으로의 길이(420R)일 수 있다. 제1 반도체칩의 제1 방향(X)으로의 길이(300R)는 몰드층의 제1 방향(X)으로의 길이(420R)보 다 클 수 있다. 따라서 센터 영역(S1) 상에 배치되는 제1 반도체칩의 제1 방향(X)으로의 길이(300R)와 가장자리 영역(S2) 상에 배치되는 몰드층의 제1 방향(X)으로의 길이(420R)의 합은 인터포저 구조체의 제1 방향(X)으로의 길이와 동일할 수 있다. 인터포저 구조체의 제1 방향(X)으로의 길이에 대한 제1 반도체칩의 제1 방향(X)으로의 길이(300R)의 비율은 0.9이상 1미만일 수 있다. 제1 반도체칩은 인터포저 구조체 상에 배치될 수 있다. 구체적으로, 제1 반도체칩은 인터포저 구조체의 센터 영역(S1) 상에 배치될 수 있다. 제1 반도체칩은 각각 수백 내지 수백만 개 이상의 반도체 소자가 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 제1 반도체칩은 로직 칩일 수 있다. 예를 들어 제1 반도체칩은, CPU(Central Processing Unit), GPU(Graphic Processing Unit), FPGA(Field-Programmable Gate Array), 디지 털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러, 주문형 반도체칩(Application- Specific IC, ASIC) 등의 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 제한되는 것 은 아니다. 인터포저 구조체의 제1 방향(X)으로의 길이에 대한 제1 반도체칩의 제1 방향(X)으로의 길이(300R)의 비율이 0.9 이상 1미만인 경우, 제1 반도체칩의 PI 특성이 강화될 수 있다. 여기서 제1 반도체칩은 로직칩일 수 있다. 구체적으로 제1 반도체칩은 ASIC칩일 수 있다. 위 경우 인터포저 구조체 상에 ASIC칩과 메모리칩이 실장되는 기존 2.5D 패키지와는 달리, 인터포저 구조체 상에 ASIC칩만 배치될 수 있 다. 인터포저 구조체와 ASIC칩 사이즈가 거의 동일한 경우 ASIC칩은 단독으로 파워를 공급받을 수 있다. 또한 인터포저 구조체 상에 ASIC칩과 메모리칩이 실장되는 경우, ASIC칩과 메모리칩 간에 신호 노이즈가 발생할 수 있지만, 인터포터 구조체 상에 ASIC칩이 단독으로 실장되는 경우, 신호 노이즈를 줄일 수 있다. 또한 인터포저 구조체 내에 ISC가 존재하는 경우, 반도체칩 동작 시 ISC가 디커플링 커패시터로 작동하여 전압 강하 효과를 상쇄할 수 있다. 인터포저 구조체 내에 ISC의 배치로 전압 노이즈를 제거하여 ASIC칩의 PI 특성을 향상시킬 수 있다. 정리하면, ASIC칩의 전력 소비가 급증하고 있어, ASIC칩의 PI 특성을 향상시킬 필요가 있다. ISC를 포함하는 인 터포저 구조체 상에 ASIC칩을 배치할 수 있다. 이 경우 인터포저 구조체의 제1 방향(X)으로의 길이에 대한 ASIC칩의 제1 방향(X)으로의 길이의 비율은 0.9이상 1미만일 수 있다. 위 구조를 통해 ASIC칩의 PI 특성을 강화할 수 있다. 제1 반도체칩은 제1 칩패드를 포함할 수 있다. 제1 칩패드는 제1 반도체칩을 다른 구성 요 소들과 전기적으로 연결하는데 이용될 수 있다. 예를 들어, 제1 칩패드는 제1 반도체칩의 하면으로부 터 노출될 수 있다. 제1 칩패드는 예를 들어, 구리(Cu) 또는 알루미늄(Al) 등의 금속 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 반도체칩은 인터포저 구조체와 전기적으로 연결될 수 있다. 예를 들어, 인터포저 구조체와 제1 반도체칩 사이에 복수의 범프가 형성될 수 있다. 복수의 범프는 복수의 제2 인터포저 패드 와 제1 칩패드를 연결할 수 있다. 복수의 범프는 저융점 금속, 예를 들어 주석(Sn) 및 주석(Sn) 합금 등을 포함하는 솔더 범프일 수 있으나, 이에 제한되는 것은 아니다. 복수의 범프는 랜드(land), 볼(ball), 핀(pin), 필라(pillar) 등 다양한 형 상을 가질 수 있다. 또한 복수의 범프는 UBM(Under Bump Metallurgy)을 포함할 수 있다. 복수의 범프는 단일층 또는 다중층으로 형성될 수 있다. 복수의 범프가 각각 단일층으로 형성되는 경 우, 복수의 범프는 예시적으로 주석-은(Sn-Ag) 솔더 또는 구리(Cu)를 포함할 수 있다. 복수의 범프가다중층으로 형성되는 경우, 복수의 범프는 예시적으로 구리(Cu) 필러 및 솔더를 포함할 수 있다. 다만 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 복수의 범프 각각의 개수, 간격, 배치 형태 등은 도시 된 것에 제한되지 않으며, 설계에 따라 다양할 수 있음은 물론이다. 언더필은 제1 반도체칩과 인터포저 구조체 사이를 채울 수 있다. 언더필은 복수의 범프 를 덮을 수 있다. 언더필은 제1 반도체칩과 인터포저 구조체 사이의 틈을 채울 수 있다. 언더필은 예를 들어, 에폭시 계열의 수지, 벤조사이클로부틴 또는 폴리이미드를 포함할 수 있지만, 이에 제한되는 것은 아니다. 예를 들어, 언더필은 실리카 필러를 더 포함할 수 있다. 다른 예로, 언더필은 접착제 및 플럭스(Flux)를 포함할 수 있다. 또 다른 예로, 언더필은 실리카 필러 또는 플럭스를 포함할 수 있다. 몰드층은 인터포저 구조체 상에 배치될 수 있다. 구체적으로, 몰드층은 인터포저 구조체 상의 가장자리 영역(S2) 상에 배치될 수 있다. 몰드층은 제1 반도체칩을 감쌀 수 있다. 몰드층 은 제1 반도체칩의 측면을 덮을 수 있다. 몰드층 제1 반도체칩의 상면을 덮지 않을 수 있다. 몰드층은 언더필의 상면(410US)을 덮을 수 있다. 몰드층은 언더필의 측면(410SW)을 덮지 않을 수 있다. 몰드층은 복수의 범프와 제2 방향(Y)에서 동일 선상에 놓이지 않는다. 몰드층의 측면(420SW)은 언더필의 측면(410SW)과 제2 방향(Y)에서 동일 선상에 있을 수 있다. 언더필 의 측면(410SW)과 인터포저 구조체의 측면(200SW)은 제2 방향(Y)에서 동일 선상에 있을 수 있다. 몰드층의 측면(420SW)와 언더필의 측면(410SW) 및 인터포저 구조체의 측면(200SW)은 제2 방향 (Y)에서 동일 선상에 있을 수 있다. 예를 들어, 제1 방향(X)에서 봤을 때, 몰드층의 측면(420SW)와 언더필 의 측면(410SW) 및 인터포저 구조체의 측면(200SW)이 동일 평면(Coplanar) 상에 있을 수 있다. 몰드층은 에폭시 몰드 컴파운드(Epoxy mold compound, EMC)와 같은 절연성 고분자 물질을 포함할 수 있으 나, 이에 제한되는 것은 아니다. 몰드층은 언더필과 다른 물질을 포함할 수 있다. 예를 들어, 언더필 은 몰드층보다 유동성(fluidity)이 우수한 절연 물질을 포함할 수 있다. 이에 따라, 언더필은 회로 기판과 인터포저 구조체 사이의 협소한 공간을 효율적으로 채울 수 있다. 기판 언더필은 인터포저 구조체와 회로 기판 사이를 채울 수 있다. 기판 언더필은 인터포 저 구조체와 회로 기판 사이의 제1 솔더볼를 덮을 수 있다. 기판 언더필은 회로 기판(10 0)의 상면(100US)의 일부를 덮을 수 있다. 기판 언더필은 언더필의 측면(410SW)과 접촉할 수 있다. 기판 언더필은 몰드층의 측면 (420SW)의 일부 또는 전부와 접촉할 수 있다. 기판 언더필은 인터포저 구조체의 측면(200SW)과 접촉 할 수 있다. 몇몇 실시예에서, 인터포저 구조체의 측면(200SW)이 제2 방향(Y)으로 연장된 면(plane) 상에 서, 기판 언더필은 언더필의 측면(410SW), 몰드층의 측면(420SW) 및 인터포저 구조체의 측면(200SW)과 접촉할 수 있다. 기판 언더필, 몰드층 및 언더필은 몰드층과 언더필의 경계면과 몰드층과 기판 언더필의 경계면이 교차하는 교차선을 기준으로 서로 접촉할 수 있다. 기판 언더필과 언더필과 몰드층은 각각 다른 물질을 포함할 수 있다. 기판 언더필은 예를 들어, 에폭시 계열의 수지, 벤조사이클로부틴 또는 폴리이미드를 포함할 수 있지만, 이에 제한되는 것은 아니다. 예를 들어, 기판 언더필은 실리카 필러를 더 포함할 수 있다. 다른 예로, 기 판 언더필은 접착제 및 플럭스(Flux)를 포함할 수 있다. 또 다른 예로, 기판 언더필은 실리카 필러 또는 플럭스를 포함할 수 있다. 스티프너는 회로 기판의 상면(100US) 상에 배치될 수 있다. 스티프너는 인터포저 구조체와 이격되어 배치될 수 있다. 스티프너는 인터포저 구조체를 둘러싸면서 배치될 수 있다. 스티프너(50 0)는 기판 언더필과 접촉하지 않을 수 있다. 스티프너는 회로 기판에 뒤틀림(warpage)이 발생되 는 것을 방지할 수 있다. 스티프너는 금속 물질, 예를 들어, 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄 (Ti), 또는 이들의 합금 등을 포함하여 구성될 수 있다. 도시되지 않았지만, 스티프너 및 회로 기판 사이에 접착층을 더 포함할 수 있다. 접착층은 예를 들어, 열 전도성 접착 테이프, 열 전도성 그리즈, 열전도성 접착체 등일 수 있다.도 4는 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 설명의 편의를 위해 도 1 내지 도 3을 이용하여 설명한 것과 중복된 내용은 간략히 설명하거나 생략한다. 도 4를 참조하면, 몇몇 실시예에 따른 반도체 패키지는 인터포저 구조체, 제1 반도체칩, 언더필 및 몰드층을 포함할 수 있다. 인터포저 구조체는 인터포저, 층간 절연층, 제1 패시베이션막, 제2 패시베이션막, 재 배선층들, 관통 비아, 제1 인터포저 패드, 제2 인터포저 패드 및 디커플링 커패시터 를 포함할 수 있다. 인터포저 구조체 및 제1 반도체칩에 대한 설명은 도 1 내지 도 3에서의 설명과 실질적으로 동일할 수 있다. 디커플링 커패시터는 재배선층들 최하부와 관통 비아 사이에 형성될 수 있다. 디커플링 커패시 터는 층간 절연층 내에 형성될 수 있다. 디커플링 커패시터는 재배선층들의 최하부와 연결 될 수 있다. 도 4에서 디커플링 커패시터가 재배선층들 사이에 2개가 도시되었지만, 디커플링 커패시 터의 개수 및 형상은 설계에 따라 얼마든지 달라질 수 있다. 인터포저 구조체는 센터 영역(S1)과 센터 영역(S1)에 의해 정의되는 가장자리 영역(S2)을 포함할 수 있다. 센터 영역(S1) 상에 제1 반도체칩이 배치될 수 있다. 가장자리 영역(S2) 상에 몰드층이 배치될 수 있 다. 가장자리 영역(S2) 상에서 몰드층은 제1 반도체칩의 측면 및 언더필의 상면의 일부를 덮을 수 있다. 몰드층은 언더필의 측면을 덮지 않는다. 가장자리 영역(S2) 상에서 언더필의 상면(410US)과 제1 반도체칩의 하면은 제1 방향(X)으로 동일 선 상에 놓일 수 있다. 가장자리 영역(S2) 상에서 언더필의 상면(410US)과 제1 반도체칩의 측면이 이루 는 각도는 수직일 수 있다. 도 5는 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 설명의 편의를 위해 도 1 내지 도 3을 이용하여 설명한 것과 중복된 내용은 간략히 설명하거나 생략한다. 도 5를 참조하면, 몇몇 실시예에 따른 반도체 패키지는 회로 기판, 인터포저 구조체, 제1 반도체칩 , 제2 반도체칩, 언더필, 몰드층, 기판 언더필 및 스티프너를 포함할 수 있다. 회로 기판은 제1 기판 패드, 제2 기판 패드, 브릿지를 포함할 수 있다. 몇몇 실시예에서 제1 기판 패드는 회로 기판의 하면(100BS) 부근에 형성될 수 있고, 제2 기판 패드는 회로 기판 의 상면(100US) 부근에 형성될 수 있다. 브릿지는 제2 기판 패드 사이에 형성될 수 있으나, 이 에 제한되는 것은 아니다. 브릿지는 회로 기판을 다른 구성 요소들과 전기적으로 연결하는데 이용될 수 있다. 브릿지를 통 해 제1 반도체칩과 제2 반도체칩이 전기적으로 연결될 수 있다. 브릿지를 통해 인터포저 구조체 와 제2 반도체칩이 전기적으로 연결될 수 있다. 브릿지를 통해 제1 반도체칩과 인터포저 구조체 및 제2 반도체칩이 전기적으로 연결될 수 있다. 브릿지는 임베디드 상호 접속 브릿지 (embedded interconnect bridge: EMIB)일 수 있다. 브릿지는 실리콘을 포함할 수 있다. 브릿지 패드는 브릿지 상에 형성될 수 있다. 브릿지 패드는 브릿지를 제2 반도체칩과 전기적으로 연결하는데 이용될 수 있다. 브릿지 패드는 예를 들어, 구리(Cu) 또는 알루미늄(Al) 등의 금속 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 반도체칩은 회로 기판 상에 배치될 수 있다. 제2 반도체칩은 제2 칩패드를 포함할 수 있다. 제2 칩패드에 대한 설명은 도 2에서 제1 칩패드에 대한 설명과 실질적으로 동일할 수 있다. 제2 반도체칩은 회로 기판과 전기적으로 연결될 수 있다. 예를 들어, 제2 반도체칩과 회로 기판 사이에 제2 솔더볼이 형성될 수 있다. 제2 솔더볼은 브릿지 패드와 제2 칩패드를 연 결할 수 있다. 이에 따라 제2 반도체칩과 회로 기판이 전기적으로 연결될 수 있다. 제2 반도체칩은 메모리칩일 수 있다. 예를 들어, 제2 반도체칩은 DRAM(dynamic random access memory) 또는 SRAM(static random access memory) 등과 같은 휘발성 메모리일 수도 있고, 또는 플래시 메모리(Flash Memory), PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(ResistiveRandom Access Memory)과 같은 등과 같은 비 휘발성 메모리일 수도 있다. 몇몇 실시예에서, 제2 반도체칩은 HBM(High Bandwidth Memory) DRAM 반도체 칩일 수 있다. 기판 언더필은 인터포저 구조체와 회로 기판 사이, 제2 반도체칩과 회로 기판 사이 및 인터포저 구조체와 제2 반도체칩 사이를 채울 수 있다. 기판 언더필은 언더필의 측면(410SW) 및 몰드층의 측면(420SW)과 접촉할 수 있다. 기판 언더필은 제2 반도체칩의 측면의 일부 또는 전부와 접촉할 수 있다. 스티프너는 제2 반도체칩과 제1 방향(X)으로 이격되어 배치될 수 있다. 스티프너는 기판 언더필 과 접촉하지 않을 수 있다. 도 6은 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 설명의 편의를 위해 도 1 내지 도 5를 이용하여 설명한 것과 중복된 내용은 간략히 설명하거나 생략한다. 도 6을 참조하면, 몇몇 실시예에 따른 반도체 패키지는 회로 기판, 인터포저 구조체, 복수의 제1 반 도체칩, 언더필, 몰드층, 기판 언더필 및 스티프너를 포함할 수 있다. 인터포저 구조체의 중심 영역(S1) 상에 복수의 제1 반도체칩이 수직으로 적층될 수 있다. 복수의 제1 반도체칩은 제3 패시베이션층과 제4 패시베이션층 상에 형성되는 칩 연결 패드와 복수의 범프 및 제1 칩패드를 통해 연결될 수 있다. 제3 패시베이션층과 제4 패시베이션층에 대한 설명은 제1 패시베이션층과 실질적으로 동일할 수 있다. 칩 연결 패드에 대한 설명은 제2 인터포저 패드에 대한 설명과 실질적으로 동일할 수 있다. 제1 반도체칩은 로직칩일 수 있다. 몇몇 실시예에서 제1 반도체칩은 ASIC칩일 수 있다. 언더필과 몰드층이 복수의 제1 반도체칩을 감쌀 수 있다. 언더필과 몰드층은 제2 방 향(Y)으로 차례로 적층될 수 있다. 언더필은 몰드층의 상면을 덮을 수 있으나 몰드층의 측면을 덮지 않는다. 기판 언더필은 인터포저 구조체와 회로 기판 사이를 채울 수 있다. 기판 언더필은 언더필 과 몰드층의 측면과 접촉할 수 있다. 인공지능(Artificial Intelligence), 고성능컴퓨터(High Performance Computing, HPC), 서버용 로직 칩의 시스 템 대역폭이 급격히 늘어나면서 ASIC칩의 전력 소모도 크게 증가하였다. 따라서 파워 전송 네트워크(Power Delivery Network, PDN) 설계 시, 로직 칩의 PI(Power Integrity) 특성 개선이 요구된다. 본 발명은 ASIC칩의 PI 특성 강화를 위해, ISC를 포함하는 실리콘 인터포저를 ASIC칩의 사이즈와 비슷하게 형성 하여, ASIC칩과 수직으로 연결된 구조를 제공한다. 실리콘 인터포저에 있는 ISC가 디커플링 커패시터로서 전원 공급시 전압 강하를 상쇄시킬 수 있다. 또한 반도체 패키지가 고주파수에서 동작할 때, 스위칭 노이즈를 줄일 수 있다. 실리콘 인터포저 상에 로직칩과 메모리칩이 함께 실장되지 않고, 로직칩인 ASIC칩만 실장되는 경우, ASIC칩의 특성이 향상될 수 있다. 이하에서, 본 발명의 몇몇 실시예에 따른 반도체 패키지 제조 방법에 대해 설명한다. 도 7 내지 도 21은 본 발 명의 몇몇 실시예에 따른 반도체 패키지를 제조하는 과정을 순차적으로 나타낸 도면들이다. 도 7 및 도 8을 참고하면, 인터포저 구조체 상에 제1 반도체칩이 실장된다. 구체적으로, 복수의 범프 가 인터포저 구조체와 제1 반도체칩을 전기적으로 연결한다. 도시되지 않았지만, 인터포저 구조 체는 도 2에서와 같이 인터포저, 층간 절연층, 재배선층들, 관통 비아 및 디커플링 커패시터를 포함할 수 있다. 제1 반도체칩은 로직칩으로서, ASIC칩일 수 있다. 디커플링 커패시터 는 집적된 스택 커패시터(Integrated Stack Capacitor, ISC)일 수 있다. 제1 솔더볼이 형성된 인터 포저 구조체를 캐리어 기판에 부착한다. 캐리어 기판은 지지 기판 및 글루층(glue layer)으로 이루어질 수 있다. 도 9 내지 도 12를 참고하면, 제1 반도체칩 측면에 언더필이 형성된다. 언더필은 제1 반도체칩 을 감쌀 수 있다. 언더필은 제1 반도체칩과 인터포저 구조체 사이를 채울 수 있다. 언더필 은 복수의 범프를 감쌀 수 있다. 이후에 몰드층이 인터포저 구조체 상에 형성된다. 언더필의 상면 및 제1 반도체칩의 상면에 몰드층이 형성될 수 있다. 도 13 내지 도 15를 참고하면, 몰드층을 그라인딩(grinding)하여 제1 반도체칩의 상면을 노출시킨다. 이후 캐리어 기판을 인터포저 구조체로부터 탈착시킨다. 도 16 내지 도 19를 참고하면, C-C를 기준으로 절삭한 후 제1 반도체칩을 회로 기판에 실장시킨다. 제1 반도체칩은 회로 기판과 전기적으로 연결된다. 구체적으로 제1 솔더볼은 제1 반도체칩(30 0)이 회로 기판 사이에 형성되어, 제1 반도체칩과 회로 기판을 전기적으로 연결시킨다. 구체적 으로, 제1 솔더볼은 회로 기판에 형성된 제2 기판 패드와 제1 인터포저 패드(도 2의 202)와 연 결된다. 도 20 내지 도 21을 참고하면, 기판 언더필을 인터포저 구조체와 회로 기판 사이에 형성한다. 기판 언더필은 제1 솔더볼을 감쌀 수 있다. 기판 언더필은 언더필의 측면과 몰드층의 측면을 감쌀 수 있다. 이 경우 기판 언더필은 언더필의 측면과 몰드층의 측면과 접촉할 수 있다. 이후 회로 기판 스티프너를 형성한다. 스티프너는 인터포저 구조체와 제1 방향(X)으 로 이격되어 배치될 수 있다. 스티프터는 기판 언더필과 접촉하지 않을 수 있다. 이후 회로 기판 의 하면에 연결 단자을 형성한다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이"}
{"patent_id": "10-2023-0121731", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이 해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으 로 이해해야만 한다."}
{"patent_id": "10-2023-0121731", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 몇몇 실시예들에 따른 반도체 패키지를 설명하기 위한 예시적인 평면도이다. 도 2는 도 1의 A-A 선을 따라 절단한 단면도이다. 도 3은 도 2의 P 부분을 확대하여 도시한 도면이다. 도 4는 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 도 5는 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.도 6은 본 발명의 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 도 7 내지 도 21은 본 발명의 몇몇 실시예에 따른 반도체 패키지를 제조하는 과정을 순차적으로 나타낸 도면들 이다."}
