TimeQuest Timing Analyzer report for vga_display
Sat Jun 01 12:58:57 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vga_display                                                       ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+
; Clock Name                                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                  ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+
; clk                                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                  ;
; vga_display:display_unit|clk_divider:divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_display:display_unit|clk_divider:divider|clk_out } ;
+------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                  ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 142.17 MHz ; 142.17 MHz      ; vga_display:display_unit|clk_divider:divider|clk_out ;                                                               ;
; 386.1 MHz  ; 250.0 MHz       ; clk                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; -6.034 ; -170.872      ;
; clk                                                  ; -1.590 ; -29.118       ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk                                                  ; 0.434 ; 0.000         ;
; vga_display:display_unit|clk_divider:divider|clk_out ; 0.450 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; -3.201 ; -100.537      ;
; clk                                                  ; -3.000 ; -43.149       ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -6.034 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.954      ;
; -5.943 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.863      ;
; -5.936 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.856      ;
; -5.886 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.806      ;
; -5.824 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.082     ; 6.743      ;
; -5.805 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.726      ;
; -5.790 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.710      ;
; -5.787 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.708      ;
; -5.714 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.635      ;
; -5.707 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.628      ;
; -5.696 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.617      ;
; -5.695 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.082     ; 6.614      ;
; -5.689 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.610      ;
; -5.657 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.578      ;
; -5.639 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.560      ;
; -5.595 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.515      ;
; -5.577 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.497      ;
; -5.561 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.482      ;
; -5.543 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 6.464      ;
; -5.466 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.386      ;
; -5.448 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 6.368      ;
; -4.161 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.474     ; 4.688      ;
; -4.109 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.474     ; 4.636      ;
; -4.036 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.075     ; 4.962      ;
; -3.959 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.474     ; 4.486      ;
; -3.827 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.075     ; 4.753      ;
; -3.825 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.075     ; 4.751      ;
; -3.825 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.075     ; 4.751      ;
; -3.765 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.474     ; 4.292      ;
; -3.754 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.674      ;
; -3.710 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.630      ;
; -3.590 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.510      ;
; -3.546 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.466      ;
; -3.297 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.217      ;
; -3.275 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.195      ;
; -3.268 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.188      ;
; -3.224 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.144      ;
; -3.194 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.114      ;
; -3.169 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.089      ;
; -3.169 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.089      ;
; -3.169 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.089      ;
; -3.169 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.089      ;
; -3.151 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.071      ;
; -3.111 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.031      ;
; -3.110 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.030      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.092 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.012      ;
; -3.088 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 4.008      ;
; -3.054 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.076     ; 3.979      ;
; -3.045 ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.076     ; 3.970      ;
; -3.007 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.927      ;
; -2.987 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.907      ;
; -2.977 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.897      ;
; -2.976 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.896      ;
; -2.960 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; 0.314      ; 4.322      ;
; -2.960 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.880      ;
; -2.954 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.874      ;
; -2.954 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.874      ;
; -2.954 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.874      ;
; -2.954 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.874      ;
; -2.952 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.873      ;
; -2.952 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.873      ;
; -2.947 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.867      ;
; -2.925 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.845      ;
; -2.920 ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.840      ;
; -2.916 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.836      ;
; -2.916 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.836      ;
; -2.916 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.836      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.905 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.825      ;
; -2.885 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.805      ;
; -2.883 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.803      ;
; -2.883 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.803      ;
; -2.883 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.804      ;
; -2.883 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.804      ;
; -2.877 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.798      ;
; -2.877 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.080     ; 3.798      ;
; -2.876 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.796      ;
; -2.876 ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.081     ; 3.796      ;
; -2.845 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.076     ; 3.770      ;
; -2.843 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.076     ; 3.768      ;
; -2.843 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.076     ; 3.768      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                        ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.590 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.508      ;
; -1.574 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.495      ;
; -1.468 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.389      ;
; -1.466 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.387      ;
; -1.440 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.358      ;
; -1.438 ; new_data                                            ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.359      ;
; -1.411 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.332      ;
; -1.410 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.331      ;
; -1.397 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.318      ;
; -1.389 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.310      ;
; -1.373 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.294      ;
; -1.371 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.292      ;
; -1.368 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.289      ;
; -1.367 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.288      ;
; -1.354 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.272      ;
; -1.330 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.248      ;
; -1.292 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.216      ;
; -1.287 ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.211      ;
; -1.286 ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.210      ;
; -1.279 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.203      ;
; -1.265 ; new_data                                            ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.189      ;
; -1.264 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.188      ;
; -1.262 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.183      ;
; -1.255 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.173      ;
; -1.250 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.171      ;
; -1.232 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.226 ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.150      ;
; -1.225 ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.149      ;
; -1.221 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.142      ;
; -1.220 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.141      ;
; -1.207 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.083     ; 2.125      ;
; -1.201 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.119      ;
; -1.198 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.116      ;
; -1.198 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.122      ;
; -1.191 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.112      ;
; -1.186 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.083     ; 2.104      ;
; -1.184 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.105      ;
; -1.180 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.104      ;
; -1.179 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.103      ;
; -1.178 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.096      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.119 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.042      ;
; -1.108 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 2.026      ;
; -1.080 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.001      ;
; -1.048 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.573     ; 1.476      ;
; -1.037 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.430      ;
; -1.037 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.958      ;
; -1.034 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.427      ;
; -1.016 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.937      ;
; -1.015 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.936      ;
; -1.015 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.936      ;
; -1.009 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.573     ; 1.437      ;
; -1.004 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.573     ; 1.432      ;
; -0.986 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.907      ;
; -0.985 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.906      ;
; -0.971 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.364      ;
; -0.971 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.083     ; 1.889      ;
; -0.971 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 1.889      ;
; -0.961 ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.885      ;
; -0.949 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.342      ;
; -0.945 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.338      ;
; -0.903 ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 2.299      ;
; -0.895 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.816      ;
; -0.859 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.783      ;
; -0.853 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.246      ;
; -0.847 ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.768      ;
; -0.823 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.083     ; 1.741      ;
; -0.797 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.721      ;
; -0.787 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 2.183      ;
; -0.784 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 2.180      ;
; -0.762 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 2.158      ;
; -0.731 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.124      ;
; -0.728 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.121      ;
; -0.724 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.392      ; 2.117      ;
; -0.722 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.642      ;
; -0.682 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.602      ;
; -0.654 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.575      ;
; -0.616 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.540      ;
; -0.598 ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.519      ;
; -0.577 ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 1.973      ;
; -0.577 ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 1.973      ;
; -0.550 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 1.473      ;
; -0.547 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 1.470      ;
; -0.524 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.444      ;
; -0.470 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.077     ; 1.394      ;
; -0.466 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.083     ; 1.384      ;
; -0.455 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 1.000        ; -0.574     ; 0.882      ;
; -0.348 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.269      ;
; -0.322 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 1.718      ;
; -0.306 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 1.702      ;
; -0.261 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.395      ; 1.657      ;
; -0.198 ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.119      ;
; -0.193 ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.077     ; 1.117      ;
; -0.142 ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 1.000        ; -0.083     ; 1.060      ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                        ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.446 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|toggle  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.454 ; spi_master:spi_unit|done                            ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi_unit|ss                              ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.690 ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 0.000        ; 0.077      ; 0.979      ;
; 0.710 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.497      ;
; 0.744 ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.757 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.544      ;
; 0.759 ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.547      ;
; 0.794 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.086      ;
; 0.850 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.142      ;
; 0.974 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.263      ;
; 0.976 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 0.000        ; -0.393     ; 0.795      ;
; 1.003 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.298      ;
; 1.021 ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.808      ;
; 1.022 ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.809      ;
; 1.044 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 0.000        ; 0.091      ; 1.347      ;
; 1.059 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.365      ;
; 1.061 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 1.845      ;
; 1.062 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 1.368      ;
; 1.077 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 1.861      ;
; 1.077 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 1.861      ;
; 1.092 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.094 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.107 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.399      ;
; 1.111 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.132 ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.424      ;
; 1.143 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.439      ;
; 1.169 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.956      ;
; 1.173 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.960      ;
; 1.173 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 1.960      ;
; 1.216 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 0.000        ; 0.091      ; 1.519      ;
; 1.217 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.001      ;
; 1.255 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 0.000        ; 0.091      ; 1.558      ;
; 1.275 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.570      ;
; 1.297 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.592      ;
; 1.302 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.086      ;
; 1.320 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.104      ;
; 1.324 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.108      ;
; 1.334 ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.626      ;
; 1.347 ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.575      ; 2.134      ;
; 1.363 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.652      ;
; 1.382 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.671      ;
; 1.400 ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.695      ;
; 1.422 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.714      ;
; 1.424 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.713      ;
; 1.429 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.718      ;
; 1.447 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.739      ;
; 1.450 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.742      ;
; 1.463 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.247      ;
; 1.466 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.572      ; 2.250      ;
; 1.473 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.765      ;
; 1.475 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.767      ;
; 1.497 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 0.000        ; -0.381     ; 1.328      ;
; 1.498 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.790      ;
; 1.509 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 0.000        ; -0.381     ; 1.340      ;
; 1.524 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.813      ;
; 1.536 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 0.000        ; -0.381     ; 1.367      ;
; 1.560 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.849      ;
; 1.575 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.864      ;
; 1.589 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.878      ;
; 1.628 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.917      ;
; 1.644 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.936      ;
; 1.667 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.959      ;
; 1.674 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.969      ;
; 1.675 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.970      ;
; 1.683 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.978      ;
; 1.684 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.979      ;
; 1.707 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.996      ;
; 1.707 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.999      ;
; 1.711 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.077      ; 2.000      ;
; 1.714 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.009      ;
; 1.716 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.011      ;
; 1.716 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.077      ; 2.005      ;
; 1.720 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.012      ;
; 1.735 ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.030      ;
; 1.735 ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.030      ;
; 1.736 ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.031      ;
; 1.737 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.032      ;
; 1.737 ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.083      ; 2.032      ;
; 1.745 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.755 ; new_data                                            ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.047      ;
; 1.764 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.056      ;
; 1.765 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.057      ;
; 1.771 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.773 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.065      ;
; 1.775 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.081      ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.450 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.479      ; 1.183      ;
; 0.475 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.478      ; 1.207      ;
; 0.494 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.321      ; 1.099      ;
; 0.532 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.479      ; 1.265      ;
; 0.536 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.479      ; 1.269      ;
; 0.569 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.321      ; 1.174      ;
; 0.651 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.321      ; 1.256      ;
; 0.707 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.478      ; 1.439      ;
; 0.743 ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]  ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.080      ; 1.035      ;
; 0.745 ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]  ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]  ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.080      ; 1.037      ;
; 0.747 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.040      ;
; 0.755 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.048      ;
; 0.757 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.479      ; 1.490      ;
; 0.761 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.056      ;
; 0.766 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.061      ;
; 0.771 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.064      ;
; 0.780 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.073      ;
; 0.781 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.074      ;
; 0.781 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.075      ;
; 0.788 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.081      ;
; 0.830 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.321      ; 1.435      ;
; 0.986 ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]  ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.086      ; 1.284      ;
; 1.064 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.222      ;
; 1.068 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|prev_spi_data[2]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.226      ;
; 1.069 ; vga_display:display_unit|vga_sync:sync_unit|h_count[9] ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.362      ;
; 1.076 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|row[2]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.369      ;
; 1.105 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|prev_spi_data[1]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.263      ;
; 1.109 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.402      ;
; 1.115 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.409      ;
; 1.118 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.416      ;
; 1.123 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.416      ;
; 1.125 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.425      ;
; 1.134 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.428      ;
; 1.142 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.435      ;
; 1.151 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.444      ;
; 1.161 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.454      ;
; 1.166 ; vga_display:display_unit|vga_sync:sync_unit|h_count[8] ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.459      ;
; 1.223 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.079     ; 1.386      ;
; 1.239 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|row[1]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.533      ;
; 1.249 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|row[0]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.543      ;
; 1.254 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.547      ;
; 1.256 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.551      ;
; 1.259 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.082      ; 1.553      ;
; 1.263 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.556      ;
; 1.265 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.559      ;
; 1.275 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.568      ;
; 1.282 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.575      ;
; 1.287 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|row[3]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.580      ;
; 1.291 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.584      ;
; 1.304 ; vga_display:display_unit|vga_sync:sync_unit|h_count[7] ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.597      ;
; 1.319 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.477      ;
; 1.322 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|prev_spi_data[3]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.480      ;
; 1.342 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0] ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.635      ;
; 1.350 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.479      ; 2.083      ;
; 1.361 ; spi_master:spi_unit|data_received[6]                   ; vga_display:display_unit|prev_spi_data[6]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.519      ;
; 1.363 ; spi_master:spi_unit|data_received[7]                   ; vga_display:display_unit|prev_spi_data[7]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.521      ;
; 1.380 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.673      ;
; 1.394 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.687      ;
; 1.396 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.690      ;
; 1.403 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.696      ;
; 1.403 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.079     ; 1.566      ;
; 1.406 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.699      ;
; 1.406 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.699      ;
; 1.415 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.708      ;
; 1.422 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.715      ;
; 1.426 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.719      ;
; 1.431 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.724      ;
; 1.446 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1] ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.739      ;
; 1.457 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.084     ; 1.615      ;
; 1.460 ; vga_display:display_unit|vga_sync:sync_unit|h_count[5] ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.474      ; 2.188      ;
; 1.477 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.087      ; 1.776      ;
; 1.481 ; new_data                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.076     ; 1.647      ;
; 1.490 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.783      ;
; 1.490 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.783      ;
; 1.490 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.081      ; 1.783      ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[6]                                                                            ;
; 0.171  ; 0.406        ; 0.235          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.172  ; 0.407        ; 0.235          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.172  ; 0.407        ; 0.235          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.174  ; 0.409        ; 0.235          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[1]                                                                                     ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[2]                                                                                     ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[3]                                                                                     ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[0]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[1]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[2]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[3]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[4]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[5]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[6]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[7]                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]                                                                ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[7]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; new_data                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; new_data                                             ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; new_data                                             ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; 0.351  ; 0.571        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; new_data|clk                                         ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[2]|clk                            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[0]|clk                            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[3]|clk                            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|ss|clk                                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.DONE|clk                              ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[0]|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[1]|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|done|clk                                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[1]|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[4]|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[5]|clk                            ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.IDLE|clk                              ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.TRANSFER|clk                          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[0]|clk                        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[1]|clk                        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[2]|clk                        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[3]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; clk        ; 4.543 ; 4.732 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; miso      ; clk        ; -2.446 ; -2.737 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                  ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 4.938  ; 5.084  ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 8.639  ; 8.326  ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 4.938  ; 5.084  ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.864  ; 9.024  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 16.008 ; 15.468 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 13.786 ; 13.585 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 16.008 ; 15.468 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 13.916 ; 13.712 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.515  ; 8.713  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 4.783 ; 4.924 ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 8.325 ; 8.019 ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 4.783 ; 4.924 ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.255 ; 7.519 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.769 ; 7.501 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.769 ; 7.501 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 9.991 ; 9.384 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.901 ; 7.629 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.106 ; 7.247 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                   ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 157.06 MHz ; 157.06 MHz      ; vga_display:display_unit|clk_divider:divider|clk_out ;                                                               ;
; 420.17 MHz ; 250.0 MHz       ; clk                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; -5.367 ; -155.580      ;
; clk                                                  ; -1.380 ; -25.286       ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk                                                  ; 0.384 ; 0.000         ;
; vga_display:display_unit|clk_divider:divider|clk_out ; 0.427 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; -3.201 ; -100.537      ;
; clk                                                  ; -3.000 ; -43.149       ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -5.367 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.297      ;
; -5.302 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.232      ;
; -5.297 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.227      ;
; -5.257 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.187      ;
; -5.239 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.169      ;
; -5.176 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.106      ;
; -5.134 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 6.065      ;
; -5.115 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 6.046      ;
; -5.094 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 6.024      ;
; -5.069 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 6.000      ;
; -5.064 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.995      ;
; -5.050 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.981      ;
; -5.045 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.976      ;
; -5.024 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.955      ;
; -5.006 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.937      ;
; -5.005 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.936      ;
; -4.987 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.918      ;
; -4.943 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.874      ;
; -4.924 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.855      ;
; -4.861 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.792      ;
; -4.842 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 5.773      ;
; -3.818 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 4.754      ;
; -3.726 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.417     ; 4.311      ;
; -3.671 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.417     ; 4.256      ;
; -3.630 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 4.566      ;
; -3.627 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 4.563      ;
; -3.627 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 4.563      ;
; -3.537 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.417     ; 4.122      ;
; -3.373 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 4.303      ;
; -3.353 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.417     ; 3.938      ;
; -3.339 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 4.269      ;
; -3.234 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 4.164      ;
; -3.200 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 4.130      ;
; -3.006 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.936      ;
; -2.973 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.903      ;
; -2.946 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.876      ;
; -2.940 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.870      ;
; -2.912 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.842      ;
; -2.878 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.808      ;
; -2.878 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.808      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.843 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.773      ;
; -2.831 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.761      ;
; -2.819 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.755      ;
; -2.819 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.749      ;
; -2.813 ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.749      ;
; -2.794 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.724      ;
; -2.786 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.716      ;
; -2.753 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.683      ;
; -2.708 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.638      ;
; -2.707 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.637      ;
; -2.701 ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.632      ;
; -2.695 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.626      ;
; -2.695 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.626      ;
; -2.668 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.599      ;
; -2.667 ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.598      ;
; -2.663 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.593      ;
; -2.662 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; 0.277      ; 3.978      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.586      ;
; -2.655 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.585      ;
; -2.653 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.583      ;
; -2.649 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.579      ;
; -2.648 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.578      ;
; -2.648 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.578      ;
; -2.634 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.565      ;
; -2.633 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.563      ;
; -2.633 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.564      ;
; -2.633 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.564      ;
; -2.631 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.567      ;
; -2.631 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.561      ;
; -2.631 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.561      ;
; -2.631 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.561      ;
; -2.631 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.561      ;
; -2.628 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.564      ;
; -2.628 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.564      ;
; -2.625 ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.561      ;
; -2.624 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.555      ;
; -2.624 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.071     ; 3.555      ;
; -2.623 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.072     ; 3.553      ;
; -2.622 ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.066     ; 3.558      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                         ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.380 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.310      ;
; -1.373 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.302      ;
; -1.280 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.210      ;
; -1.278 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.208      ;
; -1.246 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.175      ;
; -1.234 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.164      ;
; -1.233 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.163      ;
; -1.207 ; new_data                                            ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.137      ;
; -1.201 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.131      ;
; -1.199 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.128      ;
; -1.185 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.115      ;
; -1.182 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.112      ;
; -1.181 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.176 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.105      ;
; -1.172 ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.103      ;
; -1.171 ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.102      ;
; -1.161 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.092      ;
; -1.157 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.088      ;
; -1.144 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.074      ;
; -1.142 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.072      ;
; -1.137 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.068      ;
; -1.135 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.065      ;
; -1.123 ; new_data                                            ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.054      ;
; -1.113 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.044      ;
; -1.093 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.022      ;
; -1.090 ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.021      ;
; -1.088 ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.019      ;
; -1.071 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.000      ;
; -1.067 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.998      ;
; -1.066 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.997      ;
; -1.066 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.996      ;
; -1.064 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.073     ; 1.993      ;
; -1.062 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.991      ;
; -1.042 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.972      ;
; -1.040 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.970      ;
; -1.039 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.969      ;
; -1.028 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.018 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.949      ;
; -1.017 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.947      ;
; -1.009 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.073     ; 1.938      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.995 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.927      ;
; -0.958 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.887      ;
; -0.937 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.532     ; 1.407      ;
; -0.933 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.863      ;
; -0.902 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.532     ; 1.372      ;
; -0.893 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.532     ; 1.363      ;
; -0.883 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.256      ;
; -0.882 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.812      ;
; -0.880 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.253      ;
; -0.866 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.796      ;
; -0.864 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.794      ;
; -0.838 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.073     ; 1.767      ;
; -0.834 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.764      ;
; -0.826 ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.757      ;
; -0.822 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.195      ;
; -0.822 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.752      ;
; -0.821 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.751      ;
; -0.819 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.192      ;
; -0.816 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.189      ;
; -0.815 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.744      ;
; -0.767 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.071     ; 1.698      ;
; -0.765 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.695      ;
; -0.753 ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.683      ;
; -0.752 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.125      ;
; -0.742 ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 2.116      ;
; -0.705 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.636      ;
; -0.692 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 2.066      ;
; -0.690 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.073     ; 1.619      ;
; -0.688 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 2.062      ;
; -0.671 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 2.045      ;
; -0.634 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 1.565      ;
; -0.630 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.003      ;
; -0.627 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 2.000      ;
; -0.624 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.371      ; 1.997      ;
; -0.588 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 1.519      ;
; -0.532 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.463      ;
; -0.526 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.456      ;
; -0.508 ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.438      ;
; -0.473 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.405      ;
; -0.471 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.403      ;
; -0.446 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.071     ; 1.377      ;
; -0.414 ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 1.788      ;
; -0.414 ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 1.788      ;
; -0.413 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.071     ; 1.344      ;
; -0.337 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.073     ; 1.266      ;
; -0.333 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 1.000        ; -0.539     ; 0.796      ;
; -0.217 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.072     ; 1.147      ;
; -0.197 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 1.571      ;
; -0.166 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 1.540      ;
; -0.123 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.372      ; 1.497      ;
; -0.117 ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.071     ; 1.048      ;
; -0.100 ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.030      ;
; -0.047 ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.976      ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                         ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.398 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|toggle  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.402 ; spi_master:spi_unit|done                            ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi_unit|ss                              ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.649 ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.915      ;
; 0.667 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.396      ;
; 0.676 ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.944      ;
; 0.697 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.426      ;
; 0.698 ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.712 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.441      ;
; 0.740 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.007      ;
; 0.777 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.044      ;
; 0.885 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.151      ;
; 0.896 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 0.920 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 0.000        ; -0.376     ; 0.739      ;
; 0.929 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.207      ;
; 0.930 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.658      ;
; 0.935 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.663      ;
; 0.939 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.667      ;
; 0.945 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 0.000        ; 0.084      ; 1.224      ;
; 0.947 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.084      ; 1.226      ;
; 0.953 ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.682      ;
; 0.954 ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.683      ;
; 1.013 ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.020 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.022 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.024 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.033 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.762      ;
; 1.036 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.765      ;
; 1.036 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.765      ;
; 1.045 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.075 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.803      ;
; 1.087 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.365      ;
; 1.120 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.398      ;
; 1.136 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.144 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.872      ;
; 1.157 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.425      ;
; 1.186 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.914      ;
; 1.187 ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.454      ;
; 1.189 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 1.917      ;
; 1.233 ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.534      ; 1.962      ;
; 1.247 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.513      ;
; 1.252 ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.520      ;
; 1.270 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.536      ;
; 1.280 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.547      ;
; 1.288 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.555      ;
; 1.289 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.555      ;
; 1.310 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.576      ;
; 1.317 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 2.045      ;
; 1.320 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.533      ; 2.048      ;
; 1.341 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.608      ;
; 1.343 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.610      ;
; 1.343 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.610      ;
; 1.356 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 0.000        ; -0.360     ; 1.191      ;
; 1.366 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.633      ;
; 1.366 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 0.000        ; -0.360     ; 1.201      ;
; 1.390 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 0.000        ; -0.360     ; 1.225      ;
; 1.392 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.658      ;
; 1.395 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.661      ;
; 1.399 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.425 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.691      ;
; 1.431 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.697      ;
; 1.496 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.763      ;
; 1.500 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.502 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.770      ;
; 1.502 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.769      ;
; 1.509 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.777      ;
; 1.511 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.779      ;
; 1.537 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.805      ;
; 1.540 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.806      ;
; 1.546 ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.814      ;
; 1.548 ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.816      ;
; 1.556 ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.824      ;
; 1.557 ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.825      ;
; 1.569 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.837      ;
; 1.574 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.841      ;
; 1.577 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.843      ;
; 1.579 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.846      ;
; 1.587 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.854      ;
; 1.587 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.855      ;
; 1.593 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.859      ;
; 1.606 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.608 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.875      ;
; 1.609 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.875      ;
; 1.617 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.084      ; 1.896      ;
; 1.617 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 0.000        ; 0.084      ; 1.896      ;
; 1.617 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 0.000        ; 0.084      ; 1.896      ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.427 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.423      ; 1.080      ;
; 0.449 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.422      ; 1.101      ;
; 0.491 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.252      ; 1.003      ;
; 0.501 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.423      ; 1.154      ;
; 0.505 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.423      ; 1.158      ;
; 0.561 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.252      ; 1.073      ;
; 0.635 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.252      ; 1.147      ;
; 0.649 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.422      ; 1.301      ;
; 0.689 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]  ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]  ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.959      ;
; 0.695 ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]  ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.962      ;
; 0.703 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.423      ; 1.356      ;
; 0.704 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.970      ;
; 0.705 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.971      ;
; 0.706 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.974      ;
; 0.710 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.977      ;
; 0.714 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.981      ;
; 0.725 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.991      ;
; 0.728 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 0.994      ;
; 0.729 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 0.996      ;
; 0.736 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.002      ;
; 0.791 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.252      ; 1.303      ;
; 0.879 ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]  ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.078      ; 1.152      ;
; 0.960 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|row[2]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.226      ;
; 0.979 ; vga_display:display_unit|vga_sync:sync_unit|h_count[9] ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.246      ;
; 1.014 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.134      ;
; 1.018 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|prev_spi_data[2]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.138      ;
; 1.023 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.289      ;
; 1.025 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.027 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.293      ;
; 1.028 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|prev_spi_data[1]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.153      ;
; 1.037 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.303      ;
; 1.037 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.303      ;
; 1.038 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.304      ;
; 1.040 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.307      ;
; 1.042 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.308      ;
; 1.044 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.311      ;
; 1.046 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.312      ;
; 1.047 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.313      ;
; 1.050 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.316      ;
; 1.062 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.328      ;
; 1.079 ; vga_display:display_unit|vga_sync:sync_unit|h_count[8] ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.346      ;
; 1.101 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|row[1]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.367      ;
; 1.116 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.099     ; 1.242      ;
; 1.121 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|row[0]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.387      ;
; 1.129 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.395      ;
; 1.133 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.399      ;
; 1.134 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.400      ;
; 1.144 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.411      ;
; 1.145 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.411      ;
; 1.149 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.415      ;
; 1.152 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.418      ;
; 1.152 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.418      ;
; 1.159 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.425      ;
; 1.159 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.425      ;
; 1.160 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.426      ;
; 1.168 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|row[3]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.434      ;
; 1.168 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.434      ;
; 1.169 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.435      ;
; 1.184 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.450      ;
; 1.217 ; vga_display:display_unit|vga_sync:sync_unit|h_count[7] ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.484      ;
; 1.224 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|prev_spi_data[3]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.344      ;
; 1.226 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.346      ;
; 1.228 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.423      ; 1.881      ;
; 1.238 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0] ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.505      ;
; 1.251 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.517      ;
; 1.255 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.521      ;
; 1.256 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.522      ;
; 1.257 ; spi_master:spi_unit|data_received[7]                   ; vga_display:display_unit|prev_spi_data[7]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.377      ;
; 1.258 ; spi_master:spi_unit|data_received[6]                   ; vga_display:display_unit|prev_spi_data[6]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.378      ;
; 1.267 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.533      ;
; 1.274 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.540      ;
; 1.274 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.099     ; 1.400      ;
; 1.281 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.547      ;
; 1.281 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.547      ;
; 1.290 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.556      ;
; 1.291 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.557      ;
; 1.306 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.572      ;
; 1.324 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.591      ;
; 1.335 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.078      ; 1.608      ;
; 1.346 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1] ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.072      ; 1.613      ;
; 1.352 ; new_data                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.098     ; 1.479      ;
; 1.354 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.474      ;
; 1.368 ; vga_display:display_unit|vga_sync:sync_unit|h_count[5] ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.416      ; 2.014      ;
; 1.377 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.643      ;
; 1.377 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; -0.105     ; 1.497      ;
; 1.378 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.071      ; 1.644      ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[6]                                                                            ;
; 0.176  ; 0.406        ; 0.230          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.178  ; 0.408        ; 0.230          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.178  ; 0.408        ; 0.230          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.180  ; 0.410        ; 0.230          ; Low Pulse Width  ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[1]                                                                                     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[2]                                                                                     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[3]                                                                                     ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[0]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[1]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[2]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[3]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[4]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[5]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[6]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[7]                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; new_data                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; new_data                                             ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; new_data                                             ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; new_data|clk                                         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[2]|clk                            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[0]|clk                            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[3]|clk                            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|ss|clk                                      ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.DONE|clk                              ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[0]|clk                            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[1]|clk                            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[0]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[1]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[2]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[3]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[4]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[5]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[6]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[7]|clk                        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|done|clk                                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[1]|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; clk        ; 4.198 ; 4.092 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; miso      ; clk        ; -2.223 ; -2.298 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                  ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 4.495  ; 4.711  ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 8.043  ; 7.521  ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 4.495  ; 4.711  ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.051  ; 8.234  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 14.767 ; 13.888 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 12.853 ; 12.339 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 14.767 ; 13.888 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 12.928 ; 12.389 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.658  ; 7.915  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 4.337 ; 4.544 ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 7.733 ; 7.228 ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 4.337 ; 4.544 ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 6.473 ; 6.844 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.080 ; 6.729 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.080 ; 6.729 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.994 ; 8.277 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.156 ; 6.779 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 6.325 ; 6.582 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; -1.982 ; -39.256       ;
; clk                                                  ; -0.136 ; -0.386        ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; vga_display:display_unit|clk_divider:divider|clk_out ; 0.091 ; 0.000         ;
; clk                                                  ; 0.179 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk                                                  ; -3.000 ; -38.222       ;
; vga_display:display_unit|clk_divider:divider|clk_out ; -1.000 ; -63.000       ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -1.982 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.932      ;
; -1.936 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.887      ;
; -1.936 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.886      ;
; -1.934 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.884      ;
; -1.912 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.862      ;
; -1.903 ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.854      ;
; -1.890 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.841      ;
; -1.888 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.839      ;
; -1.866 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.816      ;
; -1.866 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.817      ;
; -1.857 ; vga_display:display_unit|write_pointer[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.808      ;
; -1.855 ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.806      ;
; -1.836 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.786      ;
; -1.833 ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.784      ;
; -1.826 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 2.776      ;
; -1.820 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.771      ;
; -1.790 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.741      ;
; -1.787 ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.738      ;
; -1.780 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.731      ;
; -1.757 ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.708      ;
; -1.747 ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 2.698      ;
; -1.206 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 2.161      ;
; -1.127 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 2.082      ;
; -1.124 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 2.079      ;
; -1.124 ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 2.079      ;
; -1.022 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.221     ; 1.788      ;
; -1.006 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.221     ; 1.772      ;
; -0.994 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.945      ;
; -0.981 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.932      ;
; -0.930 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.221     ; 1.696      ;
; -0.913 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.864      ;
; -0.900 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.851      ;
; -0.841 ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.221     ; 1.607      ;
; -0.827 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.778      ;
; -0.822 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.773      ;
; -0.787 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.738      ;
; -0.766 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.717      ;
; -0.753 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.704      ;
; -0.750 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.700      ;
; -0.750 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.700      ;
; -0.750 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.700      ;
; -0.750 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.700      ;
; -0.749 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.700      ;
; -0.746 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.697      ;
; -0.741 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.692      ;
; -0.740 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.691      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.737 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.688      ;
; -0.706 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.657      ;
; -0.706 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.656      ;
; -0.706 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.656      ;
; -0.706 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.656      ;
; -0.706 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.037     ; 1.656      ;
; -0.703 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 1.658      ;
; -0.703 ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 1.658      ;
; -0.699 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.650      ;
; -0.697 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.648      ;
; -0.691 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.642      ;
; -0.689 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.640      ;
; -0.678 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; 0.140      ; 1.827      ;
; -0.668 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.619      ;
; -0.667 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.618      ;
; -0.667 ; vga_display:display_unit|prev_spi_data[4]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.618      ;
; -0.663 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.614      ;
; -0.659 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.610      ;
; -0.658 ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.609      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.607      ;
; -0.655 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.606      ;
; -0.654 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.605      ;
; -0.650 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.601      ;
; -0.648 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.599      ;
; -0.647 ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.598      ;
; -0.646 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.597      ;
; -0.645 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.596      ;
; -0.645 ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.596      ;
; -0.645 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.596      ;
; -0.645 ; vga_display:display_unit|prev_spi_data[1]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.596      ;
; -0.644 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.595      ;
; -0.643 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[5]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.594      ;
; -0.643 ; vga_display:display_unit|prev_spi_data[0]                                                                            ; vga_display:display_unit|write_pointer[6]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.594      ;
; -0.637 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.036     ; 1.588      ;
; -0.624 ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1.000        ; -0.032     ; 1.579      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                         ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.136 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.100 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.051      ;
; -0.084 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.035      ;
; -0.079 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.030      ;
; -0.060 ; new_data                                            ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.011      ;
; -0.037 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.988      ;
; -0.037 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.987      ;
; -0.032 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.983      ;
; -0.026 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.976      ;
; -0.014 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.965      ;
; -0.013 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.964      ;
; -0.006 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.957      ;
; -0.005 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; 0.003  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.948      ;
; 0.007  ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.944      ;
; 0.009  ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.943      ;
; 0.010  ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.942      ;
; 0.014  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.938      ;
; 0.015  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.937      ;
; 0.016  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.935      ;
; 0.019  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.933      ;
; 0.021  ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.931      ;
; 0.024  ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.928      ;
; 0.026  ; new_data                                            ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.926      ;
; 0.027  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.925      ;
; 0.030  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.037     ; 0.920      ;
; 0.032  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.918      ;
; 0.036  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.914      ;
; 0.036  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.916      ;
; 0.037  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.915      ;
; 0.043  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.908      ;
; 0.044  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.907      ;
; 0.053  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.035     ; 0.899      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.894      ;
; 0.060  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.891      ;
; 0.061  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.890      ;
; 0.070  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.075  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.875      ;
; 0.081  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.870      ;
; 0.084  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.057      ;
; 0.087  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.054      ;
; 0.092  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.859      ;
; 0.094  ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 1.000        ; -0.236     ; 0.657      ;
; 0.108  ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 1.000        ; -0.236     ; 0.643      ;
; 0.114  ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 1.000        ; -0.236     ; 0.637      ;
; 0.120  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.831      ;
; 0.121  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.830      ;
; 0.132  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.818      ;
; 0.137  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.815      ;
; 0.149  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.802      ;
; 0.156  ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.986      ;
; 0.160  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.791      ;
; 0.164  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.787      ;
; 0.167  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.974      ;
; 0.170  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.971      ;
; 0.175  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.775      ;
; 0.179  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.772      ;
; 0.181  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.771      ;
; 0.181  ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.769      ;
; 0.192  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.949      ;
; 0.195  ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.756      ;
; 0.195  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.946      ;
; 0.198  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.754      ;
; 0.205  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.937      ;
; 0.208  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.934      ;
; 0.212  ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.737      ;
; 0.221  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.920      ;
; 0.224  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.917      ;
; 0.225  ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.154      ; 0.916      ;
; 0.225  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.917      ;
; 0.231  ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 1.000        ; -0.037     ; 0.719      ;
; 0.231  ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.718      ;
; 0.249  ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.702      ;
; 0.291  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.661      ;
; 0.292  ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.658      ;
; 0.295  ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.656      ;
; 0.295  ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.655      ;
; 0.300  ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.842      ;
; 0.301  ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.841      ;
; 0.302  ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.647      ;
; 0.337  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 1.000        ; -0.035     ; 0.615      ;
; 0.346  ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.037     ; 0.604      ;
; 0.376  ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 1.000        ; -0.236     ; 0.375      ;
; 0.412  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.730      ;
; 0.416  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.726      ;
; 0.417  ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.534      ;
; 0.435  ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 1.000        ; 0.155      ; 0.707      ;
; 0.466  ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.486      ;
; 0.472  ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.479      ;
; 0.500  ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.450      ;
+--------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                              ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.091 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.217      ; 0.442      ;
; 0.137 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.217      ; 0.488      ;
; 0.161 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.224      ; 0.489      ;
; 0.165 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.217      ; 0.516      ;
; 0.169 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.223      ; 0.496      ;
; 0.190 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.224      ; 0.518      ;
; 0.194 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.224      ; 0.522      ;
; 0.245 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.217      ; 0.596      ;
; 0.275 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.223      ; 0.602      ;
; 0.289 ; vga_display:display_unit|write_pointer[6]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.409      ;
; 0.294 ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]  ; vga_display:display_unit|char[1]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.224      ; 0.624      ;
; 0.296 ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]  ; vga_display:display_unit|char[3]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]  ; vga_display:display_unit|char[0]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.418      ;
; 0.304 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga_display:display_unit|write_pointer[3]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.308 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[1]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.438      ;
; 0.328 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.470      ;
; 0.332 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|prev_spi_data[2]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.474      ;
; 0.339 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|prev_spi_data[1]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.481      ;
; 0.401 ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]  ; vga_display:display_unit|char[2]                                                                                     ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.042      ; 0.527      ;
; 0.422 ; vga_display:display_unit|vga_sync:sync_unit|h_count[9] ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.542      ;
; 0.422 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.033      ; 0.569      ;
; 0.431 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|row[2]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.551      ;
; 0.437 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|prev_spi_data[3]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.579      ;
; 0.446 ; vga_display:display_unit|write_pointer[5]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; spi_master:spi_unit|data_received[7]                   ; vga_display:display_unit|prev_spi_data[7]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.589      ;
; 0.448 ; spi_master:spi_unit|data_received[6]                   ; vga_display:display_unit|prev_spi_data[6]                                                                            ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.590      ;
; 0.453 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.458 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; vga_display:display_unit|vga_sync:sync_unit|h_count[8] ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; spi_master:spi_unit|data_received[3]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.604      ;
; 0.463 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[2]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vga_display:display_unit|vga_sync:sync_unit|v_count[8] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; vga_display:display_unit|write_pointer[0]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; vga_display:display_unit|write_pointer[1]              ; vga_display:display_unit|write_pointer[3]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.588      ;
; 0.475 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.598      ;
; 0.487 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.608      ;
; 0.491 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|row[0]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.611      ;
; 0.497 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|row[3]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.617      ;
; 0.505 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.033      ; 0.652      ;
; 0.510 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|row[1]                                                                                      ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.630      ;
; 0.516 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; vga_display:display_unit|vga_sync:sync_unit|v_count[7] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; spi_master:spi_unit|data_received[7]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.658      ;
; 0.517 ; vga_display:display_unit|vga_sync:sync_unit|h_count[7] ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; spi_master:spi_unit|data_received[2]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.661      ;
; 0.521 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; new_data                                               ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.031      ; 0.669      ;
; 0.525 ; vga_display:display_unit|vga_sync:sync_unit|v_count[3] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.645      ;
; 0.528 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; vga_display:display_unit|vga_sync:sync_unit|v_count[6] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; spi_master:spi_unit|data_received[1]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.671      ;
; 0.531 ; vga_display:display_unit|vga_sync:sync_unit|v_count[4] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; vga_display:display_unit|vga_sync:sync_unit|v_count[0] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.654      ;
; 0.538 ; vga_display:display_unit|vga_sync:sync_unit|h_count[0] ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; vga_display:display_unit|vga_sync:sync_unit|v_count[2] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.664      ;
; 0.562 ; vga_display:display_unit|write_pointer[2]              ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.224      ; 0.890      ;
; 0.569 ; spi_master:spi_unit|data_received[5]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.711      ;
; 0.570 ; vga_display:display_unit|write_pointer[4]              ; vga_display:display_unit|write_pointer[4]                                                                            ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.037      ; 0.691      ;
; 0.580 ; vga_display:display_unit|vga_sync:sync_unit|h_count[1] ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; vga_display:display_unit|vga_sync:sync_unit|v_count[5] ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.702      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[9] ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vga_display:display_unit|vga_sync:sync_unit|v_count[1] ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; spi_master:spi_unit|data_received[0]                   ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 0.000        ; 0.028      ; 0.729      ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                         ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|toggle  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; spi_master:spi_unit|done                            ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi_unit|ss                              ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.267 ; spi_master:spi_unit|done                            ; new_data                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.288 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.607      ;
; 0.291 ; new_data                                            ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.296 ; new_data                                            ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.312 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.631      ;
; 0.324 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.644      ;
; 0.349 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.377 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.496      ;
; 0.387 ; vga_display:display_unit|clk_divider:divider|toggle ; vga_display:display_unit|clk_divider:divider|clk_out ; clk          ; clk         ; 0.000        ; -0.155     ; 0.316      ;
; 0.394 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.404 ; new_data                                            ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.723      ;
; 0.405 ; new_data                                            ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.724      ;
; 0.411 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.729      ;
; 0.416 ; spi_master:spi_unit|shift_reg[4]                    ; spi_master:spi_unit|data_received[4]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.542      ;
; 0.420 ; spi_master:spi_unit|shift_reg[0]                    ; spi_master:spi_unit|data_received[0]                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.547      ;
; 0.422 ; spi_master:spi_unit|shift_reg[3]                    ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.549      ;
; 0.427 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.547      ;
; 0.429 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.549      ;
; 0.430 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.748      ;
; 0.433 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.751      ;
; 0.433 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.438 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.445 ; new_data                                            ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.446 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.453 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|done                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.464 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.782      ;
; 0.474 ; spi_master:spi_unit|shift_reg[5]                    ; spi_master:spi_unit|data_received[5]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.600      ;
; 0.476 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.795      ;
; 0.478 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.797      ;
; 0.479 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.798      ;
; 0.487 ; spi_master:spi_unit|shift_reg[1]                    ; spi_master:spi_unit|data_received[1]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.509 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.827      ;
; 0.511 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.526 ; new_data                                            ; spi_master:spi_unit|shift_reg[7]                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.845      ;
; 0.529 ; new_data                                            ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.543 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.662      ;
; 0.556 ; new_data                                            ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.677      ;
; 0.566 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.884      ;
; 0.567 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[6]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.568 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.886      ;
; 0.569 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[2]                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.887      ;
; 0.574 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.574 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.576 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.695      ;
; 0.577 ; spi_master:spi_unit|state.IDLE                      ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.696      ;
; 0.586 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.598 ; spi_master:spi_unit|shift_reg[7]                    ; spi_master:spi_unit|data_received[7]                 ; clk          ; clk         ; 0.000        ; -0.148     ; 0.534      ;
; 0.602 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.721      ;
; 0.604 ; spi_master:spi_unit|shift_reg[6]                    ; spi_master:spi_unit|data_received[6]                 ; clk          ; clk         ; 0.000        ; -0.148     ; 0.540      ;
; 0.610 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.729      ;
; 0.612 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.731      ;
; 0.613 ; spi_master:spi_unit|shift_reg[2]                    ; spi_master:spi_unit|data_received[2]                 ; clk          ; clk         ; 0.000        ; -0.148     ; 0.549      ;
; 0.623 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.627 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.747      ;
; 0.638 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.641 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.760      ;
; 0.648 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|ss                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.767      ;
; 0.661 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.782      ;
; 0.662 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.783      ;
; 0.664 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.785      ;
; 0.664 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|bit_count[2]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.784      ;
; 0.670 ; spi_master:spi_unit|state.TRANSFER                  ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.789      ;
; 0.675 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.796      ;
; 0.675 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.796      ;
; 0.676 ; new_data                                            ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.797      ;
; 0.677 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.679 ; new_data                                            ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.693 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.813      ;
; 0.694 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[4]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.695 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.815      ;
; 0.696 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|state.DONE                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.816      ;
; 0.697 ; new_data                                            ; spi_master:spi_unit|bit_count[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.818      ;
; 0.698 ; new_data                                            ; spi_master:spi_unit|bit_count[0]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.819      ;
; 0.700 ; new_data                                            ; spi_master:spi_unit|state.TRANSFER                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.821      ;
; 0.705 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[0]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.824      ;
; 0.706 ; new_data                                            ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.826      ;
; 0.710 ; spi_master:spi_unit|bit_count[1]                    ; spi_master:spi_unit|shift_reg[3]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.711 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.831      ;
; 0.712 ; spi_master:spi_unit|bit_count[2]                    ; spi_master:spi_unit|shift_reg[1]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.833      ;
; 0.715 ; spi_master:spi_unit|bit_count[0]                    ; spi_master:spi_unit|shift_reg[5]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.730 ; spi_master:spi_unit|state.DONE                      ; spi_master:spi_unit|data_received[3]                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.857      ;
+-------+-----------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; new_data                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|toggle  ;
; -0.261 ; -0.077       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[2]                     ;
; -0.261 ; -0.077       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[6]                     ;
; -0.261 ; -0.077       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[7]                     ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; new_data                                             ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[0]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[1]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[3]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[4]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|shift_reg[5]                     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|ss                               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.DONE                       ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.IDLE                       ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_master:spi_unit|state.TRANSFER                   ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; display_unit|divider|toggle|clk                      ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[2]|clk                            ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[6]|clk                            ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[7]|clk                            ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; display_unit|divider|clk_out|clk                     ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[0]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[1]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[2]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[3]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[4]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[5]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[6]|clk                        ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|data_received[7]|clk                        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; new_data|clk                                         ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[0]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[1]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|bit_count[2]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|done|clk                                    ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[0]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[1]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[3]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[4]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|shift_reg[5]|clk                            ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|ss|clk                                      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.DONE|clk                              ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.IDLE|clk                              ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; spi_unit|state.TRANSFER|clk                          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                          ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                          ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; new_data                                             ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[0]                     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[1]                     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|bit_count[2]                     ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[0]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[1]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[2]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[3]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[4]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[5]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[6]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|data_received[7]                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_master:spi_unit|done                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_display:display_unit|clk_divider:divider|clk_out'                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                                ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+-----------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|prev_spi_data[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|write_pointer[6]                                                                            ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.205  ; 0.435        ; 0.230          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.206  ; 0.436        ; 0.230          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|altsyncram:text_buffer_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[0]                                                                                      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[1]                                                                                      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[2]                                                                                      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|row[3]                                                                                      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[1]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[2]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[3]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[4]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[5]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[6]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[7]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|text_buffer_rtl_0_bypass[8]                                                                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[0]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[1]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[2]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[3]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[4]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[5]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[6]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[7]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[8]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|h_count[9]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[0]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[1]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[2]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[3]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[4]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[5]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[6]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[7]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[8]                                                               ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|vga_sync:sync_unit|v_count[9]                                                               ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width ; vga_display:display_unit|clk_divider:divider|clk_out ; Rise       ; vga_display:display_unit|char[0]                                                                                     ;
+--------+--------------+----------------+-----------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; clk        ; 1.991 ; 2.866 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; miso      ; clk        ; -1.135 ; -1.987 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 2.466 ; 2.924 ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 3.948 ; 4.059 ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 2.466 ; 2.924 ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 4.219 ; 4.248 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.727 ; 7.681 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 6.203 ; 6.370 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 7.727 ; 7.681 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 6.279 ; 6.425 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 4.046 ; 4.093 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 2.399 ; 2.859 ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 3.816 ; 3.921 ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 2.399 ; 2.859 ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.542 ; 3.553 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.631 ; 3.650 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.631 ; 3.650 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 5.154 ; 4.960 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.707 ; 3.705 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.469 ; 3.443 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; -6.034   ; 0.091 ; N/A      ; N/A     ; -3.201              ;
;  clk                                                  ; -1.590   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  vga_display:display_unit|clk_divider:divider|clk_out ; -6.034   ; 0.091 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS                                       ; -199.99  ; 0.0   ; 0.0      ; 0.0     ; -143.686            ;
;  clk                                                  ; -29.118  ; 0.000 ; N/A      ; N/A     ; -43.149             ;
;  vga_display:display_unit|clk_divider:divider|clk_out ; -170.872 ; 0.000 ; N/A      ; N/A     ; -100.537            ;
+-------------------------------------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; clk        ; 4.543 ; 4.732 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; miso      ; clk        ; -1.135 ; -1.987 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                  ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 4.938  ; 5.084  ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 8.639  ; 8.326  ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 4.938  ; 5.084  ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.864  ; 9.024  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 16.008 ; 15.468 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 13.786 ; 13.585 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 16.008 ; 15.468 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 13.916 ; 13.712 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 8.515  ; 8.713  ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port                                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+
; sck       ; clk                                                  ; 2.399 ; 2.859 ; Rise       ; clk                                                  ;
; ss        ; clk                                                  ; 3.816 ; 3.921 ; Rise       ; clk                                                  ;
; sck       ; clk                                                  ; 2.399 ; 2.859 ; Fall       ; clk                                                  ;
; hsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.542 ; 3.553 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; rgb[*]    ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.631 ; 3.650 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[0]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.631 ; 3.650 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[1]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 5.154 ; 4.960 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
;  rgb[2]   ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.707 ; 3.705 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
; vsync     ; vga_display:display_unit|clk_divider:divider|clk_out ; 3.469 ; 3.443 ; Rise       ; vga_display:display_unit|clk_divider:divider|clk_out ;
+-----------+------------------------------------------------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sck           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; miso                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rgb[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; rgb[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sck           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rgb[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; rgb[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sck           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rgb[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; rgb[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; rgb[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sck           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk                                                  ; clk                                                  ; 133      ; 0        ; 0        ; 0        ;
; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 169      ; 0        ; 0        ; 0        ;
; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1916     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk                                                  ; clk                                                  ; 133      ; 0        ; 0        ; 0        ;
; clk                                                  ; vga_display:display_unit|clk_divider:divider|clk_out ; 169      ; 0        ; 0        ; 0        ;
; vga_display:display_unit|clk_divider:divider|clk_out ; vga_display:display_unit|clk_divider:divider|clk_out ; 1916     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 74    ; 74   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 01 12:58:55 2024
Info: Command: quartus_sta vga_display -c vga_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vga_display:display_unit|clk_divider:divider|clk_out vga_display:display_unit|clk_divider:divider|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.034      -170.872 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):    -1.590       -29.118 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.434         0.000 clk 
    Info (332119):     0.450         0.000 vga_display:display_unit|clk_divider:divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -100.537 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):    -3.000       -43.149 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.367      -155.580 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):    -1.380       -25.286 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 clk 
    Info (332119):     0.427         0.000 vga_display:display_unit|clk_divider:divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -100.537 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):    -3.000       -43.149 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.982       -39.256 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):    -0.136        -0.386 clk 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.091         0.000 vga_display:display_unit|clk_divider:divider|clk_out 
    Info (332119):     0.179         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.222 clk 
    Info (332119):    -1.000       -63.000 vga_display:display_unit|clk_divider:divider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4597 megabytes
    Info: Processing ended: Sat Jun 01 12:58:57 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


