# 2-bit Full Adder Layout Design (KLayout, G180 0.18µm)

## 專案簡介
本專案為《Introduction to VLSI Final Project》，以 **KLayout** 為工具，依據 **G180 0.18µm 製程規格** 完成 2-bit Full Adder 的版圖設計與驗證。

## 成果內容
- **Stick Diagram**：完成 2-bit Full Adder 的邏輯示意
- **PMOS / NMOS Size**：量測各邏輯閘 W/L（Inverter、XNOR、NAND）
- **Layout vs. Schematic**：驗證與邏輯電路的一致性
- **DRC**：通過 Design Rule Check
- **Label Text**：標示 A, B, Cin, Cout, Sum, vdd!, gnd!
- **Layout Size**：47.622 µm × 10.081 µm = 480.08 µm²

## 專案文件
完整報告 PDF：[成果報告書.pdf](https://github.com/Dniellu/2-bit-Full-Adder-Layout-Design/blob/main/klayout-2bit-full-adder/klayout-2bit-full-adder%20%E6%88%90%E6%9E%9C%E5%A0%B1%E5%91%8A%E6%9B%B8.pdf)

## 成果展示
| 項目 | 圖片 |
|------|------|
| Stick Diagram | ![](https://github.com/Dniellu/2-bit-Full-Adder-Layout-Design/blob/main/klayout-2bit-full-adder/img/Stick%20Diagram.png) |
| Layout (2-bit Full Adder) | ![](https://github.com/Dniellu/2-bit-Full-Adder-Layout-Design/blob/main/klayout-2bit-full-adder/img/Layout%20(2-bit%20Full%20Adder).png) |
| DRC 通過畫面 | ![](https://github.com/Dniellu/2-bit-Full-Adder-Layout-Design/blob/main/klayout-2bit-full-adder/img/DRC%20%E9%80%9A%E9%81%8E%E7%95%AB%E9%9D%A2-1.png) |

## 作者
第七組  
- 林易辰  
- 盧昱廷  
- 呂崇聖  
- 吳東翰

