## CPU工作原理

### 1. 导言

* ***CPU是什么以及做什么，结构是怎么样的？***
* ***CPU的指令集有哪些？一条指令是怎么运行的？***
* ***CPU流水线架构是什么***

本文从以上关键问题出发，首先明白CPU是什么，以及其组成；然后了解其基本工作原理；再关注一下为了性能提升而设计的流水线架构。

### 2. CPU基本概念

#### 2.1 ***CPU是什么？做什么？***

* CPU也叫做中央处理器，是一台计算机的运算核心和控制核心。CPU会从内存读取出运行的指令，然后根据这些指令去运行，做运算做控制等。过程可以分为以下几个关键阶段：

  `取码->译码->执行->写回、标记指令完成`

  ![1669785200722](img/1669785200722.png)

  

#### 2.2 ***CPU的结构是怎么样的？***

* ***CPU的主要三大单元模块***

  * 控制单元：

    * 程序计数器
    * 指令寄存器
    * 指令译码器
    * 操作控制器

    它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。

  * 存储单元

    包括CPU片内缓存和寄存器组，是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。

  * 运算单元

    根据控制单元传过来的指令去执行算数（加减乘除等等）和逻辑运算（与或非等等）运算。

* ***其他需要了解的子模块***

  * **时钟**

    CPU本质上是电路，而电路就有同步和异步电路之路，简单来说同步电路都是用统一哥时钟；异步电路有多个时钟；

    而目前商用CPU基本都是同步电路，也就有一个统一的时钟。

    * ***时钟有什么用呢？***

      > 为什么 CPU 需要时钟才能工作？ - 刘一墨的回答 - 知乎
      > https://www.zhihu.com/question/21981280/answer/2659095195

      简单来说，数值的上升沿读入，其他时间保持，就是寄存器。因为有了寄存器，保证了逻辑运算的时候，输入的1和0是稳定的，不是变化的。这就是时钟的基本作用。

  * **中断**

    上面的讨论其实只是限于CPU执行一段给定的程序的，可如果我这时候鼠标动了一下，我希望CPU能够立刻响应我这一个操作，CPU是怎么处理的呢？

    * ***中断寄存器如何工作的***

      中断寄存器应该是在控制单元的，在执行完指令之后，CPU会去查看中断寄存器的操作，然后跳转到中断处理程序。

      > 这个问题有点难找到官方回答，以下是个人推测可能的实现。
      >
      > 以鼠标为例子，会有配套的驱动程序，然后鼠标运动的时候，会产生一个信号，这个信号会写到中断寄存器，包括中断信号标记置1，以及中断信号类型等两个主要数据。
      >
      > CPU执行完指令周期之后，会首先看中断信号标记是否为1，然后根据中断信号类型，去执行相关由驱动程序决定的**中断程序**。
      >
      > 当然在执行**中断程序**的时候，会保存之前的上下文。在完成中断程序之后，再恢复上下文，然后继续执行。

    * ***软件也能产生中断***

      因为中断本质上中断寄存器某个针脚为1了，而硬件等外设可以直接触发他，那我能不能写一个程序，然后把这个寄存器置为1呢？这种通过软件模拟硬件中断的方式，叫做软件中断。

    * ***软件中断有那些***

      笼统地可以分为两类，主动的和被动的。主动的如信号，甚至乎printf也是，因为printf是让外设显示文字的，而外设相关的大多都是中断。

      被动的如异常、内存越界等等

    * ***多个中断同时产生会怎么样？***

      > 这个问题有点难找到官方回答，以下是个人推测可能的实现。
      >
      > 会有一个缓存空间，存储并发的中断，根据中断优先级先执行，所以如果电脑卡的时候，经常会感受到输入一段文字了，但是显示器过一会才显示，这就是因为输入的中断比显示的中断优先处理。

### 3. CPU的指令集

#### 3.1 ***CPU的指令集有哪些***

* ***RISC-精简指令集***

  * **优点：**
    * 结构简单，易于设计
    * 便于实现流水线架构

* ***CISC-复杂指令集***

  * **优点：**
    * 指令丰富、功能超大 一条指令往往顶得上很多条RISC指令

  * **缺点：**
    * 不便于流水线

* **总结：**

  因为大部分时候都是80%的时间跑20%的指令，因此RISC是有一定道理的，而且RISC流水线也便于设计，在下面一节会具体展开。但是毕竟CISC一条指令能顶很多条CISC指令，甚至乎有一些硬件的优化。RISC再做优化，也不太可能再从精简入手，还是优化硬件，再添加指令嘛。所以两者有融合的趋势。所以不需要太在意了。

#### 3.2 ***常见指令***

* ***指令有那些***

  * 常见指令

    就是算数、比较、跳转、移位、访问存储器等等

  * 复杂运算指令

    浮点运算、并行计算等等

  * 多媒体应用

    视频编解码等等。

* ***总结***

  也是大概了解以下就行了。

  

### ==4. CPU的流水线架构==

> 待完成



## 第一章

* scalar\super scalr

  * scalar
    * 一次只能执行一条指令，顺序执行。
  * super scalar
    * 一个周期内可以执行多条指令，是乱序的。

* RISC\CISC

* CPU指令执行过程

  * 取指令
    * 将主存中的一条指令读取到指令寄存器，程序计数器+1，表示当前指令位置。
  * 指令译码
  * 指令执行
  * 访存取数
    * 访问主存读数据
  * 结果写回
    * 结果写回到CPU内部寄存器，主存等

* CPU流水线技术

  * 指令可以以流水线方式运行，每一个环节过后，得到的结果都会存在一个高速缓存寄存器，根据时钟的控制下，传递到下一个环节。

    ![CPU流水线的硬件结构](https://img-blog.csdnimg.cn/047db3b9f6774fb4929c417bc056f001.jpeg#pic_center)

  * 前面我提到过CPU 中一个指令周期的任务分解。假设指令周期包含取指令（IF）、指令译码（ID）、 指令执行（EX）、访存取数（MEM）、结果写回（WB）5 个子过程（过程段），流水线由这 5个串联的过程段 组成，各个过程段之间设有高速缓冲寄存器，以暂时保存上一过程段子任务处理的结果，在统一的时钟信号控制下，数据从一个过程段流向相邻的过程段。

* 标量流水线

  * 标量（Scalar）流水计算机是只有一条指令流水线的计算机。下图表示标量流水计算机的时空图

  * ![标量流水线CPU周期时间和指令序列关系](https://img-blog.csdnimg.cn/fd6a4491c172403ab7800fc38d25f4b8.jpeg#pic_center)

    对标量流水计算机而言，上一条指令与下一条指令的 5 个子过程在时间上可以重叠执行，当流水线满 载时，每一个时钟周期就可以输出一个结果。因此，图4中仅用了 9 个时钟周期就完成了 5 条指令，每条指令平均用时 1.8 个时钟周期。采用标量流水线工作方式，虽然每条指令的执行时间并未缩短，但 CPU 运行指令的总体速度却能成倍 提高。当然，作为速度提高的代价，需要增加部分硬件才能实现标量流水

* 超标量流水线

  * 一般的流水计算机因只有一条指令流水线，所以称为标量流水计算机。**所谓超标量（Superscalar）流 水计算机，是指它具有两条以上的指令流水线**。下图表示超标量流水计算机的时空图：
  * ![超标量流水线CPU周期时间和指令序列关系](https://img-blog.csdnimg.cn/885c9fe2ce224c0c85fb76e43e78e4de.jpeg#pic_center)
  * **当流水线满载时，每一个时钟周期可以执行 2 条以上的指令。因此，图5中仅用了 9 个时钟周期就完成了 10 条指令，每条指令平均用时 0.9 个时钟周期。 超标量流水计算机是时间并行技术和空间并行技术的综合应用**。

* 指令间的相关性

  * RAW、WAR、WAW等指令间的相关性会使得处理器无法完全乱序执行。
  * 而WAR、WAW这种相关性在MIPS R3000处理器其实还好，而RAW可以通过旁路解决。

* 流水线

  * |            | frontend | issue | write back | commit |
    | ---------- | -------- | ----- | ---------- | ------ |
    | 顺序超标量 | 顺序     | 顺序  | 顺序       | 顺序   |
    | 乱序超标量 | 顺序     | 乱序  | 乱序       | 顺序   |

    > front end 表示取指令、译码
    >
    > issue表示执行
    >
    > write back的乱序通过寄存器重命名实现

