Verilog的基本语法实验和课程里做的一些东西
