# 时序逻辑电路

RS锁存器

| S (Set) | R (Reset) | Q      | 备注                   |
| ------- | --------- | ------ | ---------------------- |
| 0       | 0         | Q      | 输入无效，状态保持不变 |
| 0       | 1         | 0      | Reset                  |
| 1       | 0         | 1      | Set                    |
| 1       | 1         | 不确定 | 输入冲突，状态不确定   |



RS锁存器要避免R和S端输入同时为1

D锁存器（D Latch）

| CLK  | D    | Q    |
| ---- | ---- | ---- |
| 0    | 0    | Q    |
| 0    | 1    | Q    |
| 1    | 0    | 0    |
| 1    | 1    | 1    |



D触发器

| D    | CLK    | Q    |
| ---- | ------ | ---- |
| 0    | 上升沿 | 0    |
| 1    | 上升沿 | 1    |
| x    | 0      | Q    |
| x    | 1      | Q    |



半加器（Half Adder）
$$
S = A_i \oplus B_i \\
C_{out} = A_i B_i
$$
全加器（Full Adder）
$$
S_i = A_i \oplus B_i \oplus C_{i-1} \\
C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1}
$$


## Mealy和Moore

Mealy型电路在现态Q，输入X则输出Z，进入次态Q^{n+1}。

Moore型电路在现态Q，输出是Z，输入X则进入次态Q^{n+1}，次态Q^{n+1}输出U。

![mealy and moore](C:\Users\Holme\OneDrive\Markdown-Document\img\48.png)
