TimeQuest Timing Analyzer report for top_level
Mon Apr 24 13:47:50 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_50'
 12. Slow Model Hold: 'clock_50'
 13. Slow Model Recovery: 'clock_50'
 14. Slow Model Removal: 'clock_50'
 15. Slow Model Minimum Pulse Width: 'clock_50'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock_50'
 26. Fast Model Hold: 'clock_50'
 27. Fast Model Recovery: 'clock_50'
 28. Fast Model Removal: 'clock_50'
 29. Fast Model Minimum Pulse Width: 'clock_50'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_level                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 306.94 MHz ; 306.94 MHz      ; clock_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -2.258 ; -131.858      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -0.613 ; -6.083        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 1.194 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.631 ; -100.613           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50'                                                                                                                                         ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.258 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.296      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.252 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.156 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.194      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.089 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.127      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.056 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.094      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; serial_uart:i_serial_uart|tx_bit_cnt[10] ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.088      ;
; -2.045 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt_half  ; clock_50     ; clock_50    ; 1.000        ; -0.001     ; 3.082      ;
; -2.038 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[5] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.076      ;
; -2.038 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[0] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.076      ;
; -2.038 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[2] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.076      ;
; -2.038 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[1] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.076      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.029 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.067      ;
; -2.013 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.051      ;
; -2.013 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.051      ;
; -2.013 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.051      ;
; -2.013 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 3.051      ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[1]         ; serial_uart:i_serial_uart|rx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[0]         ; serial_uart:i_serial_uart|rx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[2]         ; serial_uart:i_serial_uart|rx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|received_error       ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[1]         ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[0]         ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_start_bit ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[6]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|rx_byte_int[5]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[4]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|rx_byte_int[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[2]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|rx_byte_int[0]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; LED_Blink:i_LED_Blink|s_tick                   ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; LED_Blink:i_LED_Blink|s_led                    ; LED_Blink:i_LED_Blink|s_led                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.619 ; s_reset_n_r                                    ; s_reset_n_2r                                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.905      ;
; 0.621 ; LED_Blink:i_LED_Blink|s_tick                   ; LED_Blink:i_LED_Blink|s_led                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; serial_uart:i_serial_uart|rx_bit_cnt[12]       ; serial_uart:i_serial_uart|rx_bit_cnt[12]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.650 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.655 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.941      ;
; 0.680 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[7]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.966      ;
; 0.682 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.968      ;
; 0.686 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_start_bit ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.686 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.771 ; serial_uart:i_serial_uart|reset_r              ; serial_uart:i_serial_uart|reset_2r             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.777 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data[7]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.855 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|received_data[2]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.141      ;
; 0.867 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|received_data[6]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.153      ;
; 0.873 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|received_data[4]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.159      ;
; 0.891 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.177      ;
; 0.967 ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.974 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; LED_Blink:i_LED_Blink|s_counter_500ms[0]       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; LED_Blink:i_LED_Blink|s_counter_500ms[3]       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.978 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_wrap      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; serial_uart:i_serial_uart|rx_bit_cnt[10]       ; serial_uart:i_serial_uart|rx_bit_cnt[10]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; serial_uart:i_serial_uart|tx_bit_cnt[9]        ; serial_uart:i_serial_uart|tx_bit_cnt[9]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; serial_uart:i_serial_uart|tx_bit_cnt[11]       ; serial_uart:i_serial_uart|tx_bit_cnt[11]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.272      ;
; 0.989 ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.992 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.995 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; s_reset_n_2r                                   ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.013 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|received_data[3]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.299      ;
; 1.015 ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; LED_Blink:i_LED_Blink|s_counter_500ms[2]       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; serial_uart:i_serial_uart|rx_bit_cnt[9]        ; serial_uart:i_serial_uart|rx_bit_cnt[9]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; serial_uart:i_serial_uart|rx_bit_cnt[11]       ; serial_uart:i_serial_uart|rx_bit_cnt[11]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; serial_uart:i_serial_uart|tx_bit_cnt[10]       ; serial_uart:i_serial_uart|tx_bit_cnt[10]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; serial_uart:i_serial_uart|tx_bit_cnt[12]       ; serial_uart:i_serial_uart|tx_bit_cnt[12]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.024 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.025 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.314      ;
; 1.031 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.317      ;
; 1.032 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[6]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.318      ;
; 1.033 ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.033 ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.033 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[4]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.045 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.331      ;
; 1.067 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[3]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.353      ;
; 1.114 ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.400      ;
; 1.142 ; serial_uart:i_serial_uart|received_data[0]     ; s_hex0[3]                                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.428      ;
; 1.149 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.435      ;
; 1.149 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.435      ;
; 1.149 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.435      ;
; 1.179 ; serial_uart:i_serial_uart|received_data[7]     ; s_hex0[5]                                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.217 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.503      ;
; 1.232 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.234 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.234 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.520      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_50'                                                                                                        ;
+--------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.613 ; s_reset_n_2r ; s_hex0[1]                                ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 1.652      ;
; -0.608 ; s_reset_n_2r ; s_hex0[5]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.646      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[0] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[1] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[2] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[3] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[4] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; s_hex0[0]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; s_hex0[2]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; s_hex0[3]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; s_hex0[4]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; s_hex0[6]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.442 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_led              ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.480      ;
+--------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_50'                                                                                                        ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[1] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; s_hex0[0]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; s_hex0[2]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; s_hex0[3]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; s_hex0[4]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; s_hex0[6]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.194 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_led              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.360 ; s_reset_n_2r ; s_hex0[5]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.646      ;
; 1.365 ; s_reset_n_2r ; s_hex0[1]                                ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 1.652      ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_led                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_led                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_tick               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_tick               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[0]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[0]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[1]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[1]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[2]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[2]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[3]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[3]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[4]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[4]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[5]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[5]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[6]                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[6]                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_reset_n_2r                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_reset_n_2r                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; s_reset_n_r                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; s_reset_n_r                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_error   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_error   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_en    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_en    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_half  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_half  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[2]   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_n     ; clock_50   ; 5.002 ; 5.002 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 4.294 ; 4.294 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -4.754 ; -4.754 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -4.046 ; -4.046 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clock_50   ; 8.528  ; 8.528  ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 8.144  ; 8.144  ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.716  ; 7.716  ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 8.528  ; 8.528  ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.929  ; 7.929  ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 8.288  ; 8.288  ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 8.184  ; 8.184  ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 8.210  ; 8.210  ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 10.296 ; 10.296 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 9.189  ; 9.189  ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 10.296 ; 10.296 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 6.908  ; 6.908  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clock_50   ; 7.716  ; 7.716  ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 8.144  ; 8.144  ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.716  ; 7.716  ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 8.528  ; 8.528  ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.929  ; 7.929  ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 8.288  ; 8.288  ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 8.184  ; 8.184  ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 8.210  ; 8.210  ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 9.189  ; 9.189  ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 9.189  ; 9.189  ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 10.296 ; 10.296 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 6.908  ; 6.908  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -0.284 ; -9.782        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.218 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.591 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.380 ; -82.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50'                                                                                                                                         ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.284 ; serial_uart:i_serial_uart|rx_bit_cnt[11] ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.316      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; serial_uart:i_serial_uart|tx_bit_cnt[12] ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.309      ;
; -0.253 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[5] ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 1.286      ;
; -0.253 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[0] ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 1.286      ;
; -0.253 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[2] ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 1.286      ;
; -0.253 ; serial_uart:i_serial_uart|rx_bit_no[1]   ; serial_uart:i_serial_uart|received_data[1] ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 1.286      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; serial_uart:i_serial_uart|rx_bit_cnt[10] ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.281      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.239 ; serial_uart:i_serial_uart|tx_bit_cnt[11] ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.271      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; serial_uart:i_serial_uart|tx_bit_cnt[8]  ; serial_uart:i_serial_uart|tx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.268      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; serial_uart:i_serial_uart|rx_bit_cnt[7]  ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.267      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.225 ; serial_uart:i_serial_uart|rx_bit_cnt[8]  ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.257      ;
; -0.212 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.244      ;
; -0.212 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.244      ;
; -0.212 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.244      ;
; -0.212 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.244      ;
; -0.212 ; serial_uart:i_serial_uart|rx_bit_cnt[12] ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.244      ;
+--------+------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50'                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[1]         ; serial_uart:i_serial_uart|rx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[0]         ; serial_uart:i_serial_uart|rx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[2]         ; serial_uart:i_serial_uart|rx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|received_error       ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[1]         ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[0]         ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_start_bit ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[6]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|rx_byte_int[5]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[4]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|rx_byte_int[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[2]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|rx_byte_int[0]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED_Blink:i_LED_Blink|s_tick                   ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LED_Blink:i_LED_Blink|s_led                    ; LED_Blink:i_LED_Blink|s_led                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; s_reset_n_r                                    ; s_reset_n_2r                                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; serial_uart:i_serial_uart|rx_bit_cnt[12]       ; serial_uart:i_serial_uart|rx_bit_cnt[12]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LED_Blink:i_LED_Blink|s_tick                   ; LED_Blink:i_LED_Blink|s_led                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.258 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.273 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[7]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.425      ;
; 0.278 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.430      ;
; 0.280 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_start_bit ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.432      ;
; 0.295 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.447      ;
; 0.319 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data[7]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|received_data[2]     ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 0.473      ;
; 0.330 ; serial_uart:i_serial_uart|reset_r              ; serial_uart:i_serial_uart|reset_2r             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|received_data[6]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|received_data[4]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.343 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.495      ;
; 0.357 ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; serial_uart:i_serial_uart|tx_bit_cnt[9]        ; serial_uart:i_serial_uart|tx_bit_cnt[9]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; serial_uart:i_serial_uart|rx_bit_cnt[10]       ; serial_uart:i_serial_uart|rx_bit_cnt[10]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; serial_uart:i_serial_uart|tx_bit_cnt[11]       ; serial_uart:i_serial_uart|tx_bit_cnt[11]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LED_Blink:i_LED_Blink|s_counter_500ms[0]       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; LED_Blink:i_LED_Blink|s_counter_500ms[3]       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_wrap      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; serial_uart:i_serial_uart|rx_bit_cnt[9]        ; serial_uart:i_serial_uart|rx_bit_cnt[9]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; serial_uart:i_serial_uart|tx_bit_cnt[10]       ; serial_uart:i_serial_uart|tx_bit_cnt[10]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; s_reset_n_2r                                   ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; serial_uart:i_serial_uart|rx_bit_cnt[11]       ; serial_uart:i_serial_uart|rx_bit_cnt[11]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; serial_uart:i_serial_uart|tx_bit_cnt[12]       ; serial_uart:i_serial_uart|tx_bit_cnt[12]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; LED_Blink:i_LED_Blink|s_counter_500ms[2]       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[1]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; LED_Blink:i_LED_Blink|s_counter_500ms[4]       ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.387 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_idle      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; serial_uart:i_serial_uart|tx_bit_cnt_en        ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; serial_uart:i_serial_uart|tx_bit_cnt_wrap      ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.403 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[6]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[4]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|received_data[3]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|received_data[3]     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.420 ; LED_Blink:i_LED_Blink|s_counter_500ms[1]       ; LED_Blink:i_LED_Blink|s_tick                   ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.572      ;
; 0.456 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; serial_uart:i_serial_uart|received_data[0]     ; s_hex0[3]                                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|rx_byte_int[6]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|rx_byte_int[2]       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; serial_uart:i_serial_uart|rx_bit_no[1]         ; serial_uart:i_serial_uart|rx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|received_error       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.462 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_bit_no[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_bit_no[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.616      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_50'                                                                                                       ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.218 ; s_reset_n_2r ; s_hex0[1]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.814      ;
; 0.222 ; s_reset_n_2r ; s_hex0[5]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.810      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[0] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[1] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[2] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[3] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[4] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; s_hex0[0]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; s_hex0[2]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; s_hex0[3]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; s_hex0[4]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; s_hex0[6]                                ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_led              ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.743      ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_50'                                                                                                        ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[1] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_counter_500ms[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; s_hex0[0]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; s_hex0[2]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; s_hex0[3]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; s_hex0[4]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; s_hex0[6]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; s_reset_n_2r ; LED_Blink:i_LED_Blink|s_led              ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.658 ; s_reset_n_2r ; s_hex0[5]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.662 ; s_reset_n_2r ; s_hex0[1]                                ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.814      ;
+-------+--------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_counter_500ms[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_led                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_led                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_tick               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; LED_Blink:i_LED_Blink|s_tick               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_hex0[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_hex0[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_reset_n_2r                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_reset_n_2r                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; s_reset_n_r                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; s_reset_n_r                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_error   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_error   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_half  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_half  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt_wrap  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_no[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_byte_int[2]   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_n     ; clock_50   ; 2.353 ; 2.353 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 1.914 ; 1.914 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -2.233 ; -2.233 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -1.794 ; -1.794 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 4.331 ; 4.331 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 4.198 ; 4.198 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 4.085 ; 4.085 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 4.331 ; 4.331 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 4.141 ; 4.141 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 4.261 ; 4.261 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 4.205 ; 4.205 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 4.216 ; 4.216 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 5.159 ; 5.159 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.645 ; 4.645 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 5.159 ; 5.159 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.772 ; 3.772 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 4.085 ; 4.085 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 4.198 ; 4.198 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 4.085 ; 4.085 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 4.331 ; 4.331 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 4.141 ; 4.141 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 4.261 ; 4.261 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 4.205 ; 4.205 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 4.216 ; 4.216 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 4.645 ; 4.645 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.645 ; 4.645 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 5.159 ; 5.159 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.772 ; 3.772 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.258   ; 0.215 ; -0.613   ; 0.591   ; -1.631              ;
;  clock_50        ; -2.258   ; 0.215 ; -0.613   ; 0.591   ; -1.631              ;
; Design-wide TNS  ; -131.858 ; 0.0   ; -6.083   ; 0.0     ; -100.613            ;
;  clock_50        ; -131.858 ; 0.000 ; -6.083   ; 0.000   ; -100.613            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_n     ; clock_50   ; 5.002 ; 5.002 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 4.294 ; 4.294 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -2.233 ; -2.233 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -1.794 ; -1.794 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clock_50   ; 8.528  ; 8.528  ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 8.144  ; 8.144  ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.716  ; 7.716  ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 8.528  ; 8.528  ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.929  ; 7.929  ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 8.288  ; 8.288  ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 8.184  ; 8.184  ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 8.210  ; 8.210  ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 10.296 ; 10.296 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 9.189  ; 9.189  ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 10.296 ; 10.296 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 6.908  ; 6.908  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 4.085 ; 4.085 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 4.198 ; 4.198 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 4.085 ; 4.085 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 4.331 ; 4.331 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 4.141 ; 4.141 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 4.261 ; 4.261 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 4.205 ; 4.205 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 4.216 ; 4.216 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 4.645 ; 4.645 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.645 ; 4.645 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 5.159 ; 5.159 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.772 ; 3.772 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 990      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 990      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 24 13:47:49 2023
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50 clock_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.258      -131.858 clock_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock_50 
Info (332146): Worst-case recovery slack is -0.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.613        -6.083 clock_50 
Info (332146): Worst-case removal slack is 1.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.194         0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -100.613 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.284        -9.782 clock_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_50 
Info (332146): Worst-case recovery slack is 0.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.218         0.000 clock_50 
Info (332146): Worst-case removal slack is 0.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.591         0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -82.380 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4527 megabytes
    Info: Processing ended: Mon Apr 24 13:47:50 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


