##############################################################################
## This file is part of 'SLAC JESD204b Core'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'SLAC JESD204b Core', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file.
##############################################################################

Device: &JesdTx 
  name: JesdTx
  description: JESD TX Module
  size: 0x100
  IntField:
    #########################################################
    - offset: 0x00
      name: Enable
      sizeBits: 8
      mode: RW
      description: Enables the RX modules: 0x3 - enables both modules at a time        
    #########################################################    
    - offset: 0x10
      name: SubClass
      sizeBits: 1
      lsBit: 0      
      mode: RW
      description: SubClass  
    #########################################################  
    - offset: 0x10
      name: ReplaceEnable
      sizeBits: 1
      lsBit: 1      
      mode: RW
      description: ReplaceEnable  
    #########################################################  
    - offset: 0x10
      name: ResetGTs
      sizeBits: 1
      lsBit: 2 
      mode: RW
      description: ResetGTs  
    ######################################################### 
    - offset: 0x10
      name: InvertSync
      sizeBits: 1
      lsBit: 4
      mode: RW
      description: InvertSync  
    ######################################################### 
    - offset: 0x10
      name: ScrambleEnable
      sizeBits: 1
      lsBit: 5
      mode: RW
      description: ScrambleEnable  
    ######################################################### 
    - offset: 0x14
      name: RampStep
      sizeBits: 16
      mode: RW
      description: Ramp increment step and a period of the wave in c-c    
    ######################################################### 
    - offset: 0x16
      name: SquarePeriod
      sizeBits: 16
      mode: RW
      description: Ramp increment step and a period of the wave in c-c          
    ######################################################### 
    - offset: 0x18
      name: LowAmplitudeVal
      mode: RW
      description: Low value of the square waveform amplitude   
    ######################################################### 
    - offset: 0x1C
      name: HighAmplitudeVal
      mode: RW
      description: High value of the square waveform amplitude  
    #########################################################        
    - offset: 0x040
      name: L1_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L1_GTXReady  
    #########################################################        
    - offset: 0x040
      name: L1_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L1_DataValid  
    #########################################################        
    - offset: 0x040
      name: L1_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L1_IlasActive   
    #########################################################        
    - offset: 0x040
      name: L1_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L1_nSync  
    #########################################################        
    - offset: 0x040
      name: L1_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L1_TxEnabled   
    #########################################################        
    - offset: 0x040
      name: L1_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L1_SysRefDetected        
    #########################################################        
    - offset: 0x044
      name: L2_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L2_GTXReady  
    #########################################################        
    - offset: 0x044
      name: L2_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L2_DataValid  
    #########################################################        
    - offset: 0x044
      name: L2_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L2_IlasActive   
    #########################################################        
    - offset: 0x044
      name: L2_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L2_nSync  
    #########################################################        
    - offset: 0x044
      name: L2_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L2_TxEnabled   
    #########################################################        
    - offset: 0x044
      name: L2_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L2_SysRefDetected  
    #########################################################        
    - offset: 0x048
      name: L3_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L3_GTXReady  
    #########################################################        
    - offset: 0x048
      name: L3_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L3_DataValid  
    #########################################################        
    - offset: 0x048
      name: L3_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L3_IlasActive   
    #########################################################        
    - offset: 0x048
      name: L3_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L3_nSync  
    #########################################################        
    - offset: 0x048
      name: L3_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L3_TxEnabled   
    #########################################################        
    - offset: 0x048
      name: L3_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L3_SysRefDetected  
    #########################################################        
    - offset: 0x04C
      name: L4_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L4_GTXReady  
    #########################################################        
    - offset: 0x04C
      name: L4_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L4_DataValid  
    #########################################################        
    - offset: 0x04C
      name: L4_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L4_IlasActive   
    #########################################################        
    - offset: 0x04C
      name: L4_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L4_nSync  
    #########################################################        
    - offset: 0x04C
      name: L4_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L4_TxEnabled   
    #########################################################        
    - offset: 0x04C
      name: L4_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L4_SysRefDetected  
    #########################################################        
    - offset: 0x050
      name: L5_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L5_GTXReady  
    #########################################################        
    - offset: 0x050
      name: L5_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L5_DataValid  
    #########################################################        
    - offset: 0x050
      name: L5_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L5_IlasActive   
    #########################################################        
    - offset: 0x050
      name: L5_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L5_nSync  
    #########################################################        
    - offset: 0x050
      name: L5_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L5_TxEnabled   
    #########################################################        
    - offset: 0x050
      name: L5_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L5_SysRefDetected  
    #########################################################        
    - offset: 0x054
      name: L6_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L6_GTXReady  
    #########################################################        
    - offset: 0x054
      name: L6_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L6_DataValid  
    #########################################################        
    - offset: 0x054
      name: L6_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L6_IlasActive   
    #########################################################        
    - offset: 0x054
      name: L6_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L6_nSync  
    #########################################################        
    - offset: 0x054
      name: L6_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L6_TxEnabled   
    #########################################################        
    - offset: 0x054
      name: L6_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L6_SysRefDetected  
    #########################################################        
    - offset: 0x058
      name: L7_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L7_GTXReady  
    #########################################################        
    - offset: 0x058
      name: L7_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L7_DataValid  
    #########################################################        
    - offset: 0x058
      name: L7_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L7_IlasActive   
    #########################################################        
    - offset: 0x058
      name: L7_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L7_nSync  
    #########################################################        
    - offset: 0x058
      name: L7_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L7_TxEnabled   
    #########################################################        
    - offset: 0x058
      name: L7_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L7_SysRefDetected  
    #########################################################        
    - offset: 0x05C
      name: L8_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L8_GTXReady  
    #########################################################        
    - offset: 0x05C
      name: L8_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L8_DataValid  
    #########################################################        
    - offset: 0x05C
      name: L8_IlasActive
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L8_IlasActive   
    #########################################################        
    - offset: 0x05C
      name: L8_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L8_nSync  
    #########################################################        
    - offset: 0x05C
      name: L8_TxEnabled
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L8_TxEnabled   
    #########################################################        
    - offset: 0x05C
      name: L8_SysRefDetected
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L8_SysRefDetected  
    #########################################################        
    - offset: 0x080
      name: L1_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x080
      name: L1_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero    
    #########################################################        
    - offset: 0x084
      name: L2_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x084
      name: L2_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero    
    #########################################################        
    - offset: 0x088
      name: L3_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x088
      name: L3_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero     
    #########################################################        
    - offset: 0x08C
      name: L4_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x08C
      name: L4_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero          
    #########################################################        
    - offset: 0x090
      name: L5_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x090
      name: L5_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero     
    #########################################################        
    - offset: 0x094
      name: L6_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x094
      name: L6_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero    
    #########################################################        
    - offset: 0x098
      name: L7_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x098
      name: L7_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero     
    #########################################################        
    - offset: 0x09C
      name: L8_data_out_mux
      sizeBits: 4    
      lsBit: 0
      mode: RO
      description: Select between: b000 - Output zero, b001 - Parallel data from inside FPGA, b010 - Data from AXI stream, b011 - Test data 
    #########################################################        
    - offset: 0x09C
      name: L8_test_out_mux
      sizeBits: 4    
      lsBit: 4
      mode: RW
      description: Select between: b000 - Saw signal increment, b001 - Saw signal decrement, b010 - Square wave,  b011 - Output zero        
    #########################################################        
    