// pcie
+incdir+./pcie_sim/simmodel/common
./pcie_sim/verilog/altpcie_pll_125_250.v
./pcie_sim/verilog/altpcie_pll_100_250.v
./pcie_sim/verilog/altpcie_reconfig_4sgx.v
./pcie_sim/verilog/pcie.v
./pcie_sim/verilog/pcie_core.vo
./pcie_sim/verilog/pcie_core.v
./pcie_sim/verilog/pcie_serdes.v
./pcie_sim/verilog/altpcierd_cplerr_lmi.v
./pcie_sim/verilog/altpcierd_tl_cfg_sample.v
./pcie_sim/verilog/pcie_rs_hip.v
./pcie_sim/verilog/pcie_top.v
./pcie_sim/verilog/altpcie_rs_serdes.v

./pcie_sim/lib/altpcie_hip_pipen1b.v



./pcie_sim/simmodel/pcie_chaining_testbench.v
./pcie_sim/simmodel/altpcietb_bfm_driver_chaining.v
./pcie_sim/simmodel/common/altpcietb_bfm_rpvar_64b_x8_gen1_pipen1b.vo
//./pcie_sim/simmodel/common/altpcietb_bfm_rpvar_64b_x8_gen2_pipen1b.vo
./pcie_sim/simmodel/common/altpcietb_bfm_log_common.v
./pcie_sim/simmodel/common/altpcietb_bfm_req_intf_common.v
./pcie_sim/simmodel/common/altpcietb_bfm_rp_top_x8_pipen1b.v
./pcie_sim/simmodel/common/altpcietb_bfm_shmem_common.v
./pcie_sim/simmodel/common/altpcietb_bfm_vc_intf.v
./pcie_sim/simmodel/common/altpcietb_pipe_phy.v
./pcie_sim/simmodel/common/altpcietb_rst_clk.v
./pcie_sim/simmodel/common/altpcietb_ltssm_mon.v
./pcie_sim/simmodel/common/altpcietb_pipe_xtx2yrx.v

