module test_divider(Din ,Dout ,clk ,reset);
input Din,clk,reset;
output Dout;

reg Dout;
reg [2:0]ns,cs;

always@(*)begin
	case(cs)
	2'd0:ns=(Din)?3'd1:3'd0;
	2'd0:ns=(Din)?3'd2:3'd1;
	2'd0:ns=(Din)?3'd3:3'd2;
	2'd0:ns=(Din)?3'd0:3'd3;
	endcase	
end

always@(posedge clk or negedge reset)
	if(!reset)
		cs<=2'd0;
	else
		cs<=ns;

		
always@(*)begin
	case(cs)
	2'd0:Dout=1'b1;
	2'd0:Dout=1'b1;
	2'd0:Dout=1'b1;
	2'd0:Dout=1'b1;
	endcase	
end

endmodule