Timing Analyzer report for edge_detector
Wed Aug 23 13:17:33 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'freq_divider:inst1|clk_out'
 14. Slow 1200mV 85C Model Hold: 'freq_divider:inst1|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'
 25. Slow 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'
 35. Fast 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; edge_detector                                          ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-16        ;   0.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; freq_divider:inst1|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freq_divider:inst1|clk_out } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 186.64 MHz  ; 186.64 MHz      ; clk                        ;                                                ;
; 1027.75 MHz ; 402.09 MHz      ; freq_divider:inst1|clk_out ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -4.358 ; -72.370       ;
; freq_divider:inst1|clk_out ; 0.027  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.485 ; 0.000         ;
; clk                        ; 0.760 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -52.071       ;
; freq_divider:inst1|clk_out ; -1.487 ; -2.974        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.358 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 5.278      ;
; -4.159 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 5.079      ;
; -4.141 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 5.061      ;
; -4.098 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 5.018      ;
; -4.093 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 5.013      ;
; -4.064 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.984      ;
; -4.036 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.956      ;
; -4.012 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.932      ;
; -3.998 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.918      ;
; -3.974 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.894      ;
; -3.972 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.892      ;
; -3.959 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.879      ;
; -3.955 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.875      ;
; -3.943 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.863      ;
; -3.914 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.834      ;
; -3.880 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.800      ;
; -3.870 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.790      ;
; -3.839 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.759      ;
; -3.837 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.757      ;
; -3.783 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.703      ;
; -3.779 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.699      ;
; -3.771 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.691      ;
; -3.734 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.730 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.650      ;
; -3.711 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.631      ;
; -3.685 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.605      ;
; -3.652 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.572      ;
; -3.632 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.552      ;
; -3.599 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.519      ;
; -3.492 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.412      ;
; -3.446 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.366      ;
; -3.377 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.297      ;
; -3.148 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.068      ;
; -3.121 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.041      ;
; -3.090 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.010      ;
; -3.060 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.980      ;
; -3.043 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.963      ;
; -3.001 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.921      ;
; -2.991 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.911      ;
; -2.987 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.907      ;
; -2.976 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.896      ;
; -2.975 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.895      ;
; -2.944 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.864      ;
; -2.944 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.864      ;
; -2.941 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.861      ;
; -2.932 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.852      ;
; -2.914 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.834      ;
; -2.911 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.831      ;
; -2.870 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.790      ;
; -2.869 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.789      ;
; -2.866 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.786      ;
; -2.859 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.779      ;
; -2.846 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.766      ;
; -2.845 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.765      ;
; -2.844 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.764      ;
; -2.830 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.750      ;
; -2.830 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.750      ;
; -2.829 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.749      ;
; -2.813 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.733      ;
; -2.798 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.718      ;
; -2.796 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.716      ;
; -2.795 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.715      ;
; -2.783 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.778 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.698      ;
; -2.771 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.691      ;
; -2.768 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.768 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.766 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.686      ;
; -2.765 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.721 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.641      ;
; -2.705 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.625      ;
; -2.701 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.621      ;
; -2.700 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.620      ;
; -2.699 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.619      ;
; -2.697 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.617      ;
; -2.696 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.616      ;
; -2.684 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.604      ;
; -2.684 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.604      ;
; -2.683 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.683 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.682 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.659 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.579      ;
; -2.657 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.577      ;
; -2.654 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.574      ;
; -2.652 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.572      ;
; -2.650 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.570      ;
; -2.649 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.569      ;
; -2.649 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.569      ;
; -2.644 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.564      ;
; -2.640 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.560      ;
; -2.634 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.554      ;
; -2.632 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.552      ;
; -2.628 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.548      ;
; -2.624 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.544      ;
; -2.622 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.542      ;
; -2.620 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.540      ;
; -2.619 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.539      ;
; -2.606 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.526      ;
; -2.601 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.521      ;
; -2.599 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.519      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freq_divider:inst1|clk_out'                                                                            ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.027 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.080     ; 0.894      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freq_divider:inst1|clk_out'                                                                             ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.485 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.080      ; 0.777      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.760 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.786 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 1.115 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.246 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 198.33 MHz  ; 198.33 MHz      ; clk                        ;                                                ;
; 1131.22 MHz ; 402.09 MHz      ; freq_divider:inst1|clk_out ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -4.042 ; -61.383       ;
; freq_divider:inst1|clk_out ; 0.116  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.449 ; 0.000         ;
; clk                        ; 0.704 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -52.071       ;
; freq_divider:inst1|clk_out ; -1.487 ; -2.974        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.042 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.971      ;
; -3.847 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.776      ;
; -3.816 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.745      ;
; -3.813 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.742      ;
; -3.769 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.698      ;
; -3.767 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.696      ;
; -3.726 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.655      ;
; -3.691 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.679 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.608      ;
; -3.672 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.668 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.597      ;
; -3.662 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.591      ;
; -3.643 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.572      ;
; -3.641 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.570      ;
; -3.598 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.527      ;
; -3.589 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.518      ;
; -3.581 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.510      ;
; -3.549 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.478      ;
; -3.543 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.472      ;
; -3.495 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.424      ;
; -3.492 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.421      ;
; -3.486 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.415      ;
; -3.473 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.402      ;
; -3.450 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.379      ;
; -3.414 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.343      ;
; -3.405 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.334      ;
; -3.387 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.346 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.275      ;
; -3.343 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.272      ;
; -3.246 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.175      ;
; -3.179 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.108      ;
; -3.140 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.069      ;
; -2.845 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.771 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.700      ;
; -2.689 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.618      ;
; -2.677 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.606      ;
; -2.650 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.579      ;
; -2.639 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.568      ;
; -2.631 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.560      ;
; -2.622 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.551      ;
; -2.603 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.532      ;
; -2.596 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.525      ;
; -2.587 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.516      ;
; -2.579 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.508      ;
; -2.576 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.505      ;
; -2.564 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.524 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.524 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.522 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.451      ;
; -2.513 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.442      ;
; -2.506 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.435      ;
; -2.496 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.496 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.425      ;
; -2.490 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.419      ;
; -2.477 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.406      ;
; -2.474 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.403      ;
; -2.455 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.384      ;
; -2.438 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.367      ;
; -2.435 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.364      ;
; -2.420 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.349      ;
; -2.417 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.346      ;
; -2.408 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.337      ;
; -2.405 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.334      ;
; -2.401 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.330      ;
; -2.399 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.328      ;
; -2.398 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.398 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.397 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.326      ;
; -2.393 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.322      ;
; -2.391 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.320      ;
; -2.387 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.316      ;
; -2.387 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.316      ;
; -2.370 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.299      ;
; -2.369 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.298      ;
; -2.362 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.291      ;
; -2.353 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.282      ;
; -2.351 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.280      ;
; -2.349 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.278      ;
; -2.348 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.277      ;
; -2.347 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.276      ;
; -2.333 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.262      ;
; -2.327 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.256      ;
; -2.318 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.247      ;
; -2.312 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.241      ;
; -2.310 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.239      ;
; -2.310 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.239      ;
; -2.309 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.238      ;
; -2.306 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.235      ;
; -2.286 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.215      ;
; -2.282 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.211      ;
; -2.273 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.202      ;
; -2.272 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.201      ;
; -2.272 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.201      ;
; -2.272 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.201      ;
; -2.269 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.198      ;
; -2.262 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.191      ;
; -2.261 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.190      ;
; -2.261 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.190      ;
; -2.253 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.182      ;
; -2.252 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.181      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'                                                                             ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.116 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.072     ; 0.814      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'                                                                              ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.449 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.072      ; 0.716      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.704 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.732 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.000      ;
; 1.026 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.043 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.119 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.387      ;
; 1.119 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.387      ;
; 1.119 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.125 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.148 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.317 ; -13.834       ;
; freq_divider:inst1|clk_out ; 0.583  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; freq_divider:inst1|clk_out ; 0.198 ; 0.000         ;
; clk                        ; 0.302 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -38.112       ;
; freq_divider:inst1|clk_out ; -1.000 ; -2.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.317 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.267      ;
; -1.295 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.245      ;
; -1.280 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.230      ;
; -1.254 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.204      ;
; -1.246 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.196      ;
; -1.231 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.181      ;
; -1.197 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.147      ;
; -1.188 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.138      ;
; -1.187 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.137      ;
; -1.175 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.125      ;
; -1.172 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.122      ;
; -1.168 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.118      ;
; -1.158 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.108      ;
; -1.156 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.106      ;
; -1.156 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.106      ;
; -1.127 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.077      ;
; -1.123 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.073      ;
; -1.118 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.068      ;
; -1.114 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.112 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.062      ;
; -1.099 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.049      ;
; -1.086 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.036      ;
; -1.085 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.035      ;
; -1.085 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.035      ;
; -1.075 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.025      ;
; -1.053 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.039 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.989      ;
; -1.037 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.987      ;
; -1.029 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.979      ;
; -0.974 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.924      ;
; -0.964 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.914      ;
; -0.917 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.867      ;
; -0.840 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.836 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.786      ;
; -0.826 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.776      ;
; -0.788 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.738      ;
; -0.772 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.722      ;
; -0.769 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.768 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.765 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.758 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.708      ;
; -0.758 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.708      ;
; -0.721 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.720 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.704 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.702 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.701 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.651      ;
; -0.700 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.650      ;
; -0.697 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.697 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.691 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.641      ;
; -0.690 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.640      ;
; -0.690 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.640      ;
; -0.653 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.603      ;
; -0.652 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.602      ;
; -0.644 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.594      ;
; -0.643 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.593      ;
; -0.637 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.587      ;
; -0.636 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.586      ;
; -0.635 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.585      ;
; -0.633 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.583      ;
; -0.632 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.582      ;
; -0.629 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.629 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.628 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.578      ;
; -0.623 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.573      ;
; -0.623 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.573      ;
; -0.622 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.572      ;
; -0.622 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.572      ;
; -0.614 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.564      ;
; -0.613 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.611 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.561      ;
; -0.598 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.548      ;
; -0.585 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.584 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.576 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.526      ;
; -0.569 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.519      ;
; -0.568 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.518      ;
; -0.568 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.518      ;
; -0.565 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.565 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.565 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.565 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.564 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.514      ;
; -0.562 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.512      ;
; -0.561 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.511      ;
; -0.561 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.511      ;
; -0.555 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.505      ;
; -0.555 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.505      ;
; -0.555 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.505      ;
; -0.555 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.505      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freq_divider:inst1|clk_out'                                                                             ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.583 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1.000        ; -0.036     ; 0.368      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freq_divider:inst1|clk_out'                                                                              ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.198 ; intermediate ; pedge~reg0 ; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 0.000        ; 0.036      ; 0.318      ;
+-------+--------------+------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.302 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[15] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; freq_divider:inst1|counter[31] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[13] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[21] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[19] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[17] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[7]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[25] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[23] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[14] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[12] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.315 ; freq_divider:inst1|counter[0]  ; freq_divider:inst1|counter[0]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.426 ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out     ; freq_divider:inst1|clk_out ; clk         ; 0.000        ; 1.191      ; 1.836      ;
; 0.451 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[14] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[12] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.462 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[7]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[15] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[17] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[23] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; freq_divider:inst1|counter[30] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[13] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[21] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[19] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[25] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; freq_divider:inst1|counter[6]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; freq_divider:inst1|counter[14] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; freq_divider:inst1|counter[2]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; freq_divider:inst1|counter[16] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; freq_divider:inst1|counter[22] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; freq_divider:inst1|counter[8]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; freq_divider:inst1|counter[4]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; freq_divider:inst1|counter[12] ; freq_divider:inst1|counter[14] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; freq_divider:inst1|counter[20] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; freq_divider:inst1|counter[18] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; freq_divider:inst1|counter[10] ; freq_divider:inst1|counter[12] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; freq_divider:inst1|counter[24] ; freq_divider:inst1|counter[26] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; freq_divider:inst1|counter[28] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; freq_divider:inst1|counter[26] ; freq_divider:inst1|counter[28] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.514 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[17] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[7]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[15] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[3]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[23] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[9]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[29] ; freq_divider:inst1|counter[31] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[13] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[21] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[19] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[29] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; freq_divider:inst1|counter[9]  ; freq_divider:inst1|counter[11] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; freq_divider:inst1|counter[23] ; freq_divider:inst1|counter[25] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; freq_divider:inst1|counter[25] ; freq_divider:inst1|counter[27] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; freq_divider:inst1|counter[15] ; freq_divider:inst1|counter[18] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; freq_divider:inst1|counter[5]  ; freq_divider:inst1|counter[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; freq_divider:inst1|counter[13] ; freq_divider:inst1|counter[16] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; freq_divider:inst1|counter[3]  ; freq_divider:inst1|counter[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; freq_divider:inst1|counter[1]  ; freq_divider:inst1|counter[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[21] ; freq_divider:inst1|counter[24] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[7]  ; freq_divider:inst1|counter[10] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[11] ; freq_divider:inst1|counter[14] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[19] ; freq_divider:inst1|counter[22] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[17] ; freq_divider:inst1|counter[20] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; freq_divider:inst1|counter[27] ; freq_divider:inst1|counter[30] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.640      ;
+-------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.358  ; 0.198 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -4.358  ; 0.302 ; N/A      ; N/A     ; -3.000              ;
;  freq_divider:inst1|clk_out ; 0.027   ; 0.198 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS             ; -72.37  ; 0.0   ; 0.0      ; 0.0     ; -55.045             ;
;  clk                        ; -72.370 ; 0.000 ; N/A      ; N/A     ; -52.071             ;
;  freq_divider:inst1|clk_out ; 0.000   ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pedge         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_new_clock ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; in                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pedge         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_new_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 624      ; 0        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 624      ; 0        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; 1        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; freq_divider:inst1|clk_out ; freq_divider:inst1|clk_out ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; in         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_new_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pedge         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; in         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_new_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pedge         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Aug 23 13:17:32 2023
Info: Command: quartus_sta edge_detector -c edge_detector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'edge_detector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name freq_divider:inst1|clk_out freq_divider:inst1|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.358             -72.370 clk 
    Info (332119):     0.027               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.485               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.760               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -2.974 freq_divider:inst1|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.042             -61.383 clk 
    Info (332119):     0.116               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.704               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -2.974 freq_divider:inst1|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.317             -13.834 clk 
    Info (332119):     0.583               0.000 freq_divider:inst1|clk_out 
Info (332146): Worst-case hold slack is 0.198
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.198               0.000 freq_divider:inst1|clk_out 
    Info (332119):     0.302               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.112 clk 
    Info (332119):    -1.000              -2.000 freq_divider:inst1|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 622 megabytes
    Info: Processing ended: Wed Aug 23 13:17:33 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


