<?xml version="1.0"?>
<TLC>
<L>
35
ARRW 1
OTLN 2
SCHM 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
CONT 25
PADS 26
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
</L>
<H>
RULE7
7.0.53
7.0.53
100

06/16/08
17:57:03
1 0 0 9000 7500
11 43 156 0
</H>
<B>
49 3200 1700 5900 2100
</B>
<B>
46 5600 650 5800 1600
</B>
<B>
46 5400 1600 6000 2200
</B>
<B>
49 1300 2400 5900 2700
</B>
<B>
25 5600 2800 5800 3000
</B>
<B>
25 5600 1800 5800 2000
</B>
<B>
43 5400 2600 6000 3200
</B>
<B>
43 5500 3200 5900 3900
</B>
<B>
49 5500 2700 5900 3100
</B>
<B>
2 0 0 9000 7500
</B>
<B>
49 1300 700 2500 1800
</B>
<T>
2 300 3 0
3500 200
<![CDATA[7. METAL1]]>
</T>
<T>
2 150 2 0
3700 6800
<![CDATA[Lambdas]]>
</T>
<P>
1 0 9
6100 1700 6300 1700 6200 1700 6100 1600 6300 1600 
6200 1700 6200 1400 6200 1700 6100 1700 
</P>
<T>
2 150 2 0
6400 1700
<![CDATA[7.3]]>
</T>
<P>
1 0 15
900 2700 1100 2700 1000 2700 900 2600 1100 2600 
1000 2700 1000 2400 900 2400 1100 2400 1000 2400 
900 2500 1100 2500 1000 2400 1000 2700 900 2700 
</P>
<T>
2 150 2 0
600 2500
<![CDATA[7.1]]>
</T>
<P>
1 0 9
3750 2400 3650 2300 3850 2300 3750 2400 3750 2100 
3650 2200 3850 2200 3750 2100 3750 2400 
</P>
<T>
2 150 2 0
3950 2200
<![CDATA[7.2]]>
</T>
<P>
1 0 10
6300 3100 6500 3100 6400 3100 6300 3200 6500 3200 
6400 3100 6400 3400 6400 3100 6500 3100 6300 3100 
</P>
<P>
1 0 9
6300 3000 6500 3000 6400 3000 6300 2900 6500 2900 
6400 3000 6400 2800 6400 3000 6300 3000 
</P>
<P>
1 0 10
6100 1800 6300 1800 6200 1800 6100 1900 6300 1900 
6200 1800 6200 2100 6200 1800 6300 1800 6100 1800 
</P>
<T>
2 150 2 0
600 4800
<![CDATA[CONTACT]]>
</T>
<T>
2 150 2 0
3900 5000
<![CDATA[1]]>
</T>
<T>
2 150 4 0
200 5600
<![CDATA[7.2 MINIMUM SPACING]]>
</T>
<T>
2 150 4 0
200 6200
<![CDATA[7.1 MINIMUM WIDTH]]>
</T>
<T>
2 150 2 0
3900 6200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
4900 6800
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
6100 6800
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
5100 6200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6300 6200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
5100 5600
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6300 5600
<![CDATA[3]]>
</T>
<T>
2 150 2 0
5100 5000
<![CDATA[1]]>
</T>
<T>
2 150 2 0
6300 5000
<![CDATA[1]]>
</T>
<T>
2 195 2 0
3700 7000
<![CDATA[SCMOS]]>
</T>
<T>
2 195 2 0
4900 7000
<![CDATA[SUBM]]>
</T>
<T>
2 195 2 0
6100 7000
<![CDATA[DEEP]]>
</T>
<T>
2 195 2 0
7300 7000
<![CDATA[CMOSEDU]]>
</T>
<T>
2 150 2 0
7300 6800
<![CDATA[Scale]]>
</T>
<T>
2 150 2 0
7500 6200
<![CDATA[1.5]]>
</T>
<T>
2 150 2 0
7500 5600
<![CDATA[1.5]]>
</T>
<T>
2 150 2 0
7500 5000
<![CDATA[0.5]]>
</T>
<T>
2 150 2 0
3900 5600
<![CDATA[2]]>
</T>
<T>
2 150 2 0
3900 4400
<![CDATA[4]]>
</T>
<T>
2 150 2 0
5100 4400
<![CDATA[6]]>
</T>
<T>
2 150 2 0
6300 4400
<![CDATA[6]]>
</T>
<T>
2 150 2 0
7500 4400
<![CDATA[3]]>
</T>
<T>
2 150 5 0
200 5000
<![CDATA[7.3 MINIMUM OVERLAP OF ANY]]>
</T>
<T>
2 150 5 0
200 4400
<![CDATA[7.4 MINIMUM SPACING IF ANY LINE]]>
</T>
<T>
2 150 4 0
600 4200
<![CDATA[IS WIDER THAN 10LAM/5EDU]]>
</T>
<T>
2 150 2 0
6600 3000
<![CDATA[7.3]]>
</T>
<P>
1 0 9
1850 2400 1750 2300 1950 2300 1850 2400 1850 1800 
1750 1900 1950 1900 1850 1800 1850 2400 
</P>
<T>
2 150 2 0
2050 2100
<![CDATA[7.4]]>
</T>
</TLC>
