2 
 
ㄧ、前言 
  時間量測系統不論是在工業用途、量測系統或是軍事方面上都有相當廣泛的
應用，例如：高能粒子偵檢器、雷射測距儀、邏輯分析儀、PM 解調器以及時脈
抖動測量〃〃〃等。以時脈抖動測量為例，傳統的量測方法可分為下列幾種：1.
頻譜分析 2.即時取樣示波器 3.專用的時脈抖動測試設備。這些傳統的方法都是需
要使用外部儀器來做量測，而使用外部儀器來量測時脈訊號的抖動時將會面臨很
嚴重的問題，就是該量測訊號必須要接到探針上，此時探針所造成的負載效應將
會影響到量測結果，繼而產生嚴重的訊號衰減或失真。為了改善這些問題，目前
市面上最常見的抖動量測機制就是使用內建時間至數位轉換器(Time-to-Digital 
Converter, TDC)以達到自我量測之目的。時間至數位轉換器主要用來將兩訊號的
時間差量化成數位輸出值，如此一來使用者只需訊號產生器和邏輯分析儀就可測
量到具有更高精確度和準確度的時脈抖動量。此外，近年來由於交通工具導航與
防撞系統的小型雷射雷達之研究的蓬勃發展，而高解析度且快速的時間量測功能
便是雷射雷達系統中極為重要的一環，同時它也在積體電路零件之特性量測、IC 
或電路時序量測、核子物理實驗以及通訊之 FM 或 PM 調變〃〃〃等許許多多
的應用中扮演著不可或缺的角色。圖 1 為 TDC 電路的一個應用範例。測量系統
將以雷射發射出起始訊號至目標物，並且在若干時間後測量系統會接收到反射回
來之接收訊號。在發射出發射訊號的同時，我們將觸發一個 START 訊號，而在
接收到接收訊號則會觸發另一個 STOP 訊號。由圖 1 中可看兩個訊號會有個時
間差(T)，只要精準地量測出時間差(T)的大小，再利用簡易的公式計算，便可將
距離反推出來。以可攜式測距儀為例，若其有效解析度欲達毫米等級，則相對的
時間量測解析度必須達到十幾微微秒(ps)的等級！此外，為了降低製作成本與達
成省電的目的，將整個電路以 CMOS 作成晶片，也將是無可避免的趨勢。 
 
圖 1 時間至數位轉換器在雷射測距儀之應用示意圖 
二、研究目的 
  在一般使用上，量測時間通常是以石英晶體( Crystal )產生的時脈週期為基準，
可提供至 ns 等級的解析度。但特殊使用下，諸如：雷射測距儀( Laser range-finder )、
4 
 
以上所述，由於時間至數位轉換器之應用相當普及，其設計方式與工作原理也各
有不同。若從設計的架構來區分，時間至數位轉換器大致上可分類為下列的幾個
類型： 
1.計數器法、2.脈衝寬度拓展法、3.脈衝縮減法、4.現場可程式化閘陣列為主體、
5.游標卡尺法與分支。 
  計數器法之時間至數位轉換器[1,2]，此種方法的優點是擁有無限大的量測範
圍，理想上只要加入足夠多位元數的計數器即可。唯一的誤差就在於起始脈衝和
結束脈衝不可能剛好與參考脈鐘訊號同步。此法的解析度完全取決於參考脈鐘的
快慢，換言之，若想追上目前常見的解析度 50ps，則需要 20GHz 以上的參考脈
鐘來完成，不僅成本昂貴，且功率消耗、電路實現的可能性都讓人為之卻步。 
脈衝寬度放大法[3,4]的原始概念為透過固定電流源對電容做線性充電，當起始脈
衝一出現便開始執行線性充電、直到結束脈衝出現為止，故充電電壓大小和待測
時間寬度成正比，之後再藉由類比至數位轉換器取得數位輸出。然而此法等同於
將訊號從時域轉到電壓，再仰賴類比至數位轉換器轉回數位值，不僅麻煩且費
工。 
  脈衝縮減延遲法[5-7]基本上也是以計數器方法為基礎之 TDC，再加上對解
析度影響最大的內插器線性延遲線來達成高精度的量測。其時間量測方式與之前
多相位量測方式相似，待測時間寛度經由參考脈鐘計數，首尾會產生不到一個參
考脈鐘之時間差T1與T2，再將二者分別被送至兩組線性延遲線做更精確的量測。
由於延遲線電路係由為數眾多之脈衝縮減延遲元件所串接而成，因此會在晶片佈
局上佔有相當大的長度與面積。而且該時間至數位轉換器電路中，若要增加一位
元之輸出，就得將脈衝縮減延遲元件之數量增加一倍，這將使得元件間的匹配程
度更進一步地惡化，因此該時間至數位轉換器電路的解析度受到嚴重之限制。 
為考量解析度，場內可程式閘陣列積體電路[8,9]必須具備以下的兩大特點： 
1. 內部邏輯閘及接線所造成的延遲必須做到最小 
2. 必需擁有適當的基本邏輯區塊(basic logic block)分割及功能，更重要的
是，必須能夠讓使用者直接控制邏輯閘之間的連結(interconnection)拉線
方式。 
  閘延遲時間的調整方式看似直接，但執行起來卻是困難重重。由於場內可程
式閘陣列模擬軟體的設計都只是針對閘延遲時間本身而非其差值(gate delay 
difference)，如果用來模擬閘延遲時間 1 及2 本身其結果還算精準，但若針對二
者的差值2-1 來模擬，則誤差竟然可以高達 200%以上，這樣的模擬結果對解析
度如此高的電路而言完全沒有參考價值。 
  為了讓游標卡尺法運用在 CMOS 積體電路上，有論文提出利用延遲線的方
式來實現[10-12]，由於需要多組的延遲元件及正反器來替代，而由延遲元件的時
間差 T 來取代，如果量測範圍愈大則需要的延遲元件及正反器組數就愈多，如
此便大大增加了晶片的面積，使得佈局上要達到延遲元件匹配變的相當困難，而
造成延遲時間的差異變大，進而增加了整體的線性誤差。為了改善上述匹配之缺
6 
 
 
圖 3、非均質元件之脈衝縮減延遲線 
  為了克服製程、電壓、溫度(PVT)變異影響，本實驗團隊提出一個新的架構，
如圖 4 所示，我們在非均質耦合電路後面加上電容，並接上傳輸閘以搭配循序漸
近暫存器運作，電容並連時電容值會相加，所以可以藉由此方式達到校準電容值
的目的。接上電容的目的乃是為增加充放電時間進而增加非均質耦合電路所造成
之脈衝縮減的效果，所以除了原本的非均質耦合電路之大小比例以外，我們多了
藉由校正電容值大小的方式來得到我們所需的脈衝縮減幅度。此外本電路的電容
乃是使用 MOS 電容，所以非常節省面積，也是本電路的一大優點。 
  但此電路有一需要注意的地方，如圖 5 所示，就是在脈衝寬度非常小時，其
縮減幅度會大幅增加，所以造成線性度上的不理想，如圖 4 所示，所以本團隊設
計用上下計數的方式，先輸入 2T(兩倍 Tclk)參考訊號做上數動作再輸入 T(一倍
Tclk)參考訊號做下數動作，如此一來非線性的部分便會被排除掉，所使用到的都
是線性的部分，在測量上也就不會受到非線性部分的影響了。 
TG1 TG2 TG11
C C
2
1
C
102
1
N1 N2
Tin
Reset 2k
Delay Line
 
圖 4、本實驗團隊提出之循環式脈衝縮減延遲線 
8 
 
六、參考文獻 
[1] R. Nutt, “Digital Time Inervalometer,” Rev. Sci. Instrum, vol. 39, no. 9, pp. 
1342-1345, 1968. 
[2] I. Nissinen, A. Mantyniemi, and J. Kostamovaara, “A CMOS Time-to-Digital 
Converter Based on a Ring Oscillator for a Laser Radar,” in proc. IEEE 
ESSCIRC, Setp. 2003, pp 469-472. 
[3] P. Chen, C.-C. Chen, and Y.-S. Shen, “A Low Cost Low Power CMOS 
Time-to-Digital Converter Based on Pulse Stretching,” IEEE Trans. Nucl. Sci., 
vol. 53, no.4, pp. 2215-2220, Aug. 2006. 
[4] B. K. Swann, B. J. Blalock, L. G. Clonts, D. M. Binkley, J. M. Rochelle, E. 
Breeding, and K. M. Baldwin, “A 100-ps Time-Resolution CMOS 
Time-to-Digital Converter for Positron Emission Tomography Imaging 
Applications,” IEEE J. Solid-State Circuits, vol. 39, pp. 1839-3852, Nov. 2004. 
[5] E. Raisanen-Ruotsalainen, T. Rahkonen, and J. Kostamovaara, “A Low-Power 
CMOS Time-to-Digital Converter,” IEEE J. Solid-State Circuits, vol. 30, 
pp.984–990, Sept. 1995. 
[6] P. Chen, S.-I. Liu, and J. Wu, “Highly Accurate Cyclic CMOS Time-to-Digital 
Converter with Extremely Low Power Consumption,” IEEE Electronics Letters, 
vol. 33, pp.858–860, May 1997. 
[7] W. Chang, M.-H. Chiang, and P. Chen, “A Highly Accurate Cyclic CMOS Time 
to Digital Converter with Temperature Compensation,” in proc. The 14th VLSI 
Design/CAD Symposium, Aug. 2003. 
[8] J. Kalisz, R. Szplet, J. Pasierbinski, and A. Poniecki, “Field–Programmable 
-Gate-Array-Based Time-to-Digital Converter with 200-ps Resolution,” IEEE 
Trans. Instrum. Meas., vol. 46, pp. 51-55, Feb. 1997. 
[9] R. Pelka, J. Kalisz, and R. Szplet, “Nonlinearity Correction of the Integrated 
Time-to-Digital Converter with Direct Coding,” IEEE Trans. Instrum. Meas., 
vol.46, pp. 449-453, Apr. 1997. 
[10] T. E. Rahkonen and J. T. Kostamovaara, “The Use of Stabilized CMOS Delay 
Lines for the Digitization of Short Time Intervals,” IEEE J. Solid-State Circuits, 
vol. 28, pp. 887–894, Aug.1993. 
[11] C. T. Gray, W. Liu, W. A. M. Van Noije, T. A. Hughes, Jr., and R. K. Cavin III, 
“A Sampling Technique and Its CMOS Implementation with 1Gb/s Bandwidth 
and 25ps Resolution,” IEEE J. Solid-State Circuits, vol. 29, pp. 340-349, March 
1994. 
[12] P. Dudek, S. Szczepan´ski, and J. V. Hatfield, “A High-Resolution CMOS 
Time-to-Digital Converter Utilizing a Vernier Delay Line,” IEEE J. Solid-State 
10 
 
七、計畫成果自評 
本計畫在 TDC所講究之高解析度，低功耗和低成本皆有突破，加上數位自我
校準功能客服 PVT變異之影響，與預期達成之目標相去不遠，計畫期間成功發表
五篇論文，對於 TDC學術領域有極大之貢獻。 
本計畫實行期間共發表了 5篇論文如下: 
[1] Poki Chen, Kai-Ming Wang, Chuan-Yuan Li, Po-Yu Chen, Juan-Shan Lai and 
Cheng-Wei Liu, “Precise Device Sizing and Layout Optimization for High 
Accuracy Low PVT Sensitivity CMOS Time-to-Digital Converter Based on Pulse 
Stretcher Interpolators,” submitted to Measurement Science and Technology. 
[2] Poki Chen, Shou-Zhi Chen, You-Sheng Shen and You-Jyun Peng,“All-Digital 
Time-Domain Smart Temperature Sensor with an Inter-Batch Inaccuracy of 
-0.7C~+0.6C after One-Point Calibration,” IEEE Transactions on Circuits and 
Systems I, Accepted. (SCI/EI) (計劃編號：NSC 98-2220-E-011-001) (IF: 2.043) 
[3] Poki Chen, Po-Yu Chen, Juan-Shan Lai and Yi-Jin Chen, “FPGA Vernier 
Digital-to-Time Converter with 1.58ps Resolution and 59.3 Minutes Operation 
Range,” IEEE Transactions on Circuits and Systems I, Vol. 57, pp.1134-1142, 
June 2010. (SCI/EI) (計劃編號：NSC 96-2221-E-011-151) (IF: 2.043) 
[4] Poki Chen, Chun-Chi Chen, Yu-Han Peng, Kai-Ming Wang and Yu-Shin Wang, 
“A Time-Domain SAR Smart Temperature Sensor with Curvature Compensation 
and a 3 Inaccuracy of -0.4C ~+0.6C over a 0C to 90C Range,” IEEE Journal 
of Solid-State Circuits, Vol. 45, pp. 600-609, Mar. 2010. (SCI/EI) (計劃編號：
NSC 97-2221-E-011-140) (IF: 3.466) 
[5] Poki Chen, Tuo-Kuang Chen, Yu-Shin Wang and Chun-Chi Chen, “A 
Time-Domain Sub-Micro Watt Temperature Sensor with Digital Set-Point 
Programming,” IEEE Sensors Journal, Vol. 9, pp. 1639-1646, Dec 2009. (SCI/EI) 
(計劃編號：NSC 94-2215-E-011-003) (IF: 1.61)  
 
表 Y04 
 
兩位國內與會的大老－周世傑教授與王朝欽教授 
 
晚宴會場選在私人古堡舉行，光是氣派的程度就夠嚇人的 
表 Y04 
 
二、與會心得 
  國際電機電子工程師學會電路與系統研討會為國際間電路與系統會議最具知名度的研討
會，今年在國巴黎舉行，與會人數相當多，由於參與者大都來自知名的公司或大學，平均素
質不錯，而且提問時的問題經常是一針見血、切合實際應用考量，故不論對論文發表者與會
議參與者都提供了相當價值的經驗學習，使得國際電機電子工程師學會電路與系統研討會成
為國際間相當重要的先進知識發表與交換平台。只不過，明年的國際電機電子工程師學會電
路與系統研討會將在巴西舉行，離台灣太遠、旅費太貴，想必台灣參與的師生數會大幅下降，
恐怕盛況難在。 
 
三、考察參觀活動(無是項活動者省略) 
 
 
四、建議 
  參與國際會議可以讓國內的研究人員了解目前國際上相關研究的發展現況與未來趨勢，
也可以拓展其國際視野，對於國內的研究人員幫助相當大，因此國內研究人員應該積極參與
大型的國際會議。 
  建議國內亦可申請舉辦本研討會，以提高國內知名度及國際學術水準，亦可考慮派人前
往知名研討會現場甄選其中較優秀之論文，以邀請相關研究然人員至國內訪問，以擴大研究
與學術交流。 
 
五、攜回資料名稱及內容 
1. 本次會議所發表之論文集。 
2. 會議議程冊。 
3. 相關國際會議的 Call for Paper 傳單。 
 
六、其他 
感謝國科會補助本人參加此次研討會，讓本次之論文發表無後顧之憂。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：陳伯奇 計畫編號：98-2221-E-011-113- 
計畫名稱：具數位自我校準之高精度時間至數位轉換器(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 4 4 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
