<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:23.3623</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.09.11</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7020552</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법</inventionTitle><inventionTitleEng>BONDED SEMICONDUCTOR DEVICES HAVING PROCESSOR AND DYNAMIC  RANDOM-ACCESS MEMORY AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2025.07.01</openDate><openNumber>10-2025-0099267</openNumber><originalApplicationDate>2019.09.11</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7009603</originalApplicationNumber><originalExaminationRequestDate>2025.06.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.06.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 69/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247009603</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스 및 그 제조 방법의 실시예가 개시된다. 일례에서, 반도체 디바이스는 프로세서, 정적 랜덤 액세스 메모리(SRAM) 셀의 어레이, 및 복수의 제1 본딩 콘택트를 포함하는 제1 본딩 레이어를 포함하는 제1 반도체 구조체를 포함한다. 반도체 디바이스는 또한 동적 랜덤 액세스 메모리(DRAM) 셀의 어레이 및 복수의 제2 본딩 콘택트를 포함하는 제2 본딩 레이어를 포함하는 제2 반도체 구조체를 포함한다. 반도체 디바이스는 제1 본딩 레이어와 제2 본딩 레이어 사이의 본딩 인터페이스를 더 포함한다. 제1 본딩 콘택트는 본딩 인터페이스에서 제2 본딩 콘택트와 접촉한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.10.22</internationOpenDate><internationOpenNumber>WO2020211271</internationOpenNumber><internationalApplicationDate>2019.09.11</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/105290</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서,프로세서 및 제1 본딩 콘택트를 포함하는 제1 본딩 레이어를 포함하는 제1 반도체 구조체; 및동적 랜덤 액세스 메모리(DRAM) 셀의 어레이, 주변 회로 및 제2 본딩 콘택트를 포함하는 제2 본딩 레이어를 포함하는 제2 반도체 구조체를 포함하며,상기 주변 회로는 입력/출력 버퍼, 디코더 및 감지 증폭기 중 하나 이상을 포함하고,상기 제1 반도체 구조체와 상기 제2 반도체 구조체는 본딩되어 있으며, 상기 제1 본딩 콘택트는 상기 제2 본딩 콘택트와 접촉하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 DRAM 셀 중 하나는 트랜지스터 및 커패시터를 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 커패시터는 상기 트랜지스터의 아래에 배치되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 반도체 구조체는 상기 제1 본딩 레이어와 상기 프로세서 사이에 수직으로 배치된 제1 상호접속층을 더 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 반도체 구조체는 상기 제2 본딩 레이어와 상기 DRAM 셀의 어레이 사이에 수직으로 배치된 제2 상호접속층을 더 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 프로세서는 상기 제1 상호접속층, 상기 제2 상호접속층, 상기 제1 본딩 콘택트 및 상기 제2 본딩 콘택트를 통해 상기 DRAM 셀의 어레이에 연결되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 주변 회로와 상기 DRAM 셀의 어레이는 상기 제2 상호접속층을 통해 연결되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 주변 회로의 일부는 상기 DRAM 셀의 어레이 외부에 배치되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 반도체 구조체는 기판을 더 포함하고, 상기 프로세서는 상기 기판 상에 배치되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제2 반도체 구조체는 상기 DRAM 셀의 어레이 위에 접촉하여 배치된 반도체층을 더 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 본딩 레이어는 상기 제1 본딩 레이어 위에 있으며, 상기 DRAM 셀의 어레이는 상기 제2 본딩 레이어 위에 배치되는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 반도체층 위에 배치된 패드아웃 상호접속층을 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 반도체층은 단결정 실리콘(single-crystal silicon)을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 프로세서는 트랜지스터를 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 프로세서는 시스템 온 칩(SoC)을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>16. 반도체 디바이스로서,프로세서, 제1 상호접속층 및 제1 본딩 콘택트를 포함하는 제1 본딩 레이어를 포함하는 제1 반도체 구조체 — 상기 제1 상호접속층은 상기 제1 본딩 레이어와 상기 프로세서 사이에 수직으로 배치됨 —; 및동적 랜덤 액세스 메모리(DRAM) 셀의 어레이, 제2 상호접속층 및 제2 본딩 콘택트를 포함하는 제2 본딩 레이어를 포함하는 제2 반도체 구조체 — 상기 제2 상호접속층은 상기 제2 본딩 레이어와 상기 DRAM 셀의 어레이 사이에 수직으로 배치됨 —를 포함하며,상기 제2 반도체 구조체는 주변 회로를 더 포함하고, 상기 제1 반도체 구조체와 상기 제2 반도체 구조체는 본딩되어 있으며, 상기 제1 본딩 콘택트는 상기 제2 본딩 콘택트와 접촉하는반도체 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 주변 회로는 입력/출력 버퍼, 디코더 및 감지 증폭기 중 하나 이상을 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 DRAM 셀 중 하나는 트랜지스터 및 커패시터를 포함하는,반도체 디바이스.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 프로세서는 상기 제1 상호접속층, 상기 제2 상호접속층, 상기 제1 본딩 콘택트 및 상기 제2 본딩 콘택트를 통해 상기 DRAM 셀의 어레이와 연결되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,상기 주변 회로와 상기 DRAM 셀의 어레이는 상기 제2 상호접속층을 통해 연결되는,반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 디벨롭먼트 ...</address><code> </code><country>미국</country><engName>LIU, Jun</engName><name>리우 준</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 디벨롭먼트 ...</address><code> </code><country>싱가포르</country><engName>CHENG, Weihua</engName><name>청 웨이화</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2019.04.15</priorityApplicationDate><priorityApplicationNumber>PCT/CN2019/082607</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.06.19</receiptDate><receiptNumber>1-1-2025-0688335-93</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257020552.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b92e947dc15209daa7518119fc138fa312439dd5c8b46acb02e958f9b1c9c48651325c4dedc74fd9f1645ff3914d784b30225e1ac6500a45</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6cc98209b668ff49ef28166abc82d70311012f8065e627b93de3890c8808ca644fb7fe7da4a6540814f625d6cd6259aa7169ab605e1d0e13</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>