# Generated by Yosys 0.9+4008 (git sha1 1af99480, clang 10.0.0-4ubuntu1 -fPIC -Os)

.model block_ram
.inputs clock rd_addr[0] rd_addr[1] rd_addr[2] rd_addr[3] rd_addr[4] rd_addr[5] rd_addr[6] rd_addr[7] rd_en wr_addr wr_data[0] wr_data[1] wr_data[2] wr_data[3] wr_data[4] wr_data[5] wr_data[6] wr_data[7] wr_en
.outputs rd_data[0] rd_data[1] rd_data[2] rd_data[3] rd_data[4] rd_data[5] rd_data[6] rd_data[7]
.subckt $mem RD_ADDR[0]=rd_addr[0] RD_ADDR[1]=rd_addr[1] RD_ADDR[2]=rd_addr[2] RD_ADDR[3]=rd_addr[3] RD_ADDR[4]=rd_addr[4] RD_ADDR[5]=rd_addr[5] RD_ADDR[6]=rd_addr[6] RD_ADDR[7]=rd_addr[7] RD_CLK=$undef RD_DATA[0]=rd_addr_$memrd_ADDR_DATA[0] RD_DATA[1]=rd_addr_$memrd_ADDR_DATA[1] RD_DATA[2]=rd_addr_$memrd_ADDR_DATA[2] RD_DATA[3]=rd_addr_$memrd_ADDR_DATA[3] RD_DATA[4]=rd_addr_$memrd_ADDR_DATA[4] RD_DATA[5]=rd_addr_$memrd_ADDR_DATA[5] RD_DATA[6]=rd_addr_$memrd_ADDR_DATA[6] RD_DATA[7]=rd_addr_$memrd_ADDR_DATA[7] RD_EN=$undef WR_ADDR[0]=rd_en_$mux_S_Y[0] WR_ADDR[1]=rd_en_$mux_S_Y[1] WR_ADDR[2]=rd_en_$mux_S_Y[2] WR_ADDR[3]=rd_en_$mux_S_Y[3] WR_ADDR[4]=$false WR_ADDR[5]=$false WR_ADDR[6]=$false WR_ADDR[7]=$false WR_CLK=clock WR_DATA[0]=rd_en_$mux_S_1_Y[0] WR_DATA[1]=rd_en_$mux_S_1_Y[1] WR_DATA[2]=rd_en_$mux_S_1_Y[2] WR_DATA[3]=rd_en_$mux_S_1_Y[3] WR_DATA[4]=rd_en_$mux_S_1_Y[4] WR_DATA[5]=rd_en_$mux_S_1_Y[5] WR_DATA[6]=rd_en_$mux_S_1_Y[6] WR_DATA[7]=rd_en_$mux_S_1_Y[7] WR_EN[0]=rd_en_$mux_S_2_Y[7] WR_EN[1]=rd_en_$mux_S_2_Y[7] WR_EN[2]=rd_en_$mux_S_2_Y[7] WR_EN[3]=rd_en_$mux_S_2_Y[7] WR_EN[4]=rd_en_$mux_S_2_Y[7] WR_EN[5]=rd_en_$mux_S_2_Y[7] WR_EN[6]=rd_en_$mux_S_2_Y[7] WR_EN[7]=rd_en_$mux_S_2_Y[7]
.param ABITS 00000000000000000000000000001000
.param INIT xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
.param MEMID "\\block_mem"
.param OFFSET 00000000000000000000000000000000
.param RD_CLK_ENABLE 0
.param RD_CLK_POLARITY 0
.param RD_PORTS 00000000000000000000000000000001
.param RD_TRANSPARENT 0
.param SIZE 00000000000000000000000000010000
.param WIDTH 00000000000000000000000000001000
.param WR_CLK_ENABLE 1
.param WR_CLK_POLARITY 1
.param WR_PORTS 00000000000000000000000000000001
.subckt $dffe CLK=clock D[0]=rd_addr_$memrd_ADDR_DATA[0] D[1]=rd_addr_$memrd_ADDR_DATA[1] D[2]=rd_addr_$memrd_ADDR_DATA[2] D[3]=rd_addr_$memrd_ADDR_DATA[3] D[4]=rd_addr_$memrd_ADDR_DATA[4] D[5]=rd_addr_$memrd_ADDR_DATA[5] D[6]=rd_addr_$memrd_ADDR_DATA[6] D[7]=rd_addr_$memrd_ADDR_DATA[7] EN=rd_en Q[0]=rd_data[0] Q[1]=rd_data[1] Q[2]=rd_data[2] Q[3]=rd_data[3] Q[4]=rd_data[4] Q[5]=rd_data[5] Q[6]=rd_data[6] Q[7]=rd_data[7]
.param CLK_POLARITY 00000000000000000000000000000001
.param EN_POLARITY 00000000000000000000000000000001
.param WIDTH 00000000000000000000000000001000
.subckt $mux A[0]=wr_addr_$mux_B_Y[0] A[1]=wr_addr_$mux_B_Y[1] A[2]=wr_addr_$mux_B_Y[2] A[3]=wr_addr_$mux_B_Y[3] B[0]=$undef B[1]=$undef B[2]=$undef B[3]=$undef S=rd_en Y[0]=rd_en_$mux_S_Y[0] Y[1]=rd_en_$mux_S_Y[1] Y[2]=rd_en_$mux_S_Y[2] Y[3]=rd_en_$mux_S_Y[3]
.param WIDTH 00000000000000000000000000000100
.subckt $mux A[0]=wr_en_$mux_S_Y[0] A[1]=wr_en_$mux_S_Y[1] A[2]=wr_en_$mux_S_Y[2] A[3]=wr_en_$mux_S_Y[3] A[4]=wr_en_$mux_S_Y[4] A[5]=wr_en_$mux_S_Y[5] A[6]=wr_en_$mux_S_Y[6] A[7]=wr_en_$mux_S_Y[7] B[0]=$undef B[1]=$undef B[2]=$undef B[3]=$undef B[4]=$undef B[5]=$undef B[6]=$undef B[7]=$undef S=rd_en Y[0]=rd_en_$mux_S_1_Y[0] Y[1]=rd_en_$mux_S_1_Y[1] Y[2]=rd_en_$mux_S_1_Y[2] Y[3]=rd_en_$mux_S_1_Y[3] Y[4]=rd_en_$mux_S_1_Y[4] Y[5]=rd_en_$mux_S_1_Y[5] Y[6]=rd_en_$mux_S_1_Y[6] Y[7]=rd_en_$mux_S_1_Y[7]
.param WIDTH 00000000000000000000000000001000
.subckt $mux A=wr_en_$mux_S_1_Y[7] B=$false S=rd_en Y=rd_en_$mux_S_2_Y[7]
.param WIDTH 00000000000000000000000000000001
.subckt $mux A[0]=$undef A[1]=$undef A[2]=$undef A[3]=$undef B[0]=wr_addr B[1]=$false B[2]=$false B[3]=$false S=wr_en Y[0]=wr_addr_$mux_B_Y[0] Y[1]=wr_addr_$mux_B_Y[1] Y[2]=wr_addr_$mux_B_Y[2] Y[3]=wr_addr_$mux_B_Y[3]
.param WIDTH 00000000000000000000000000000100
.subckt $mux A[0]=$undef A[1]=$undef A[2]=$undef A[3]=$undef A[4]=$undef A[5]=$undef A[6]=$undef A[7]=$undef B[0]=wr_data[0] B[1]=wr_data[1] B[2]=wr_data[2] B[3]=wr_data[3] B[4]=wr_data[4] B[5]=wr_data[5] B[6]=wr_data[6] B[7]=wr_data[7] S=wr_en Y[0]=wr_en_$mux_S_Y[0] Y[1]=wr_en_$mux_S_Y[1] Y[2]=wr_en_$mux_S_Y[2] Y[3]=wr_en_$mux_S_Y[3] Y[4]=wr_en_$mux_S_Y[4] Y[5]=wr_en_$mux_S_Y[5] Y[6]=wr_en_$mux_S_Y[6] Y[7]=wr_en_$mux_S_Y[7]
.param WIDTH 00000000000000000000000000001000
.subckt $mux A=$false B=$true S=wr_en Y=wr_en_$mux_S_1_Y[7]
.param WIDTH 00000000000000000000000000000001
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[0]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[1]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[2]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[3]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[4]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[5]
1 1
.names rd_en_$mux_S_2_Y[7] rd_en_$mux_S_2_Y[6]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[0]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[1]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[2]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[3]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[4]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[5]
1 1
.names wr_en_$mux_S_1_Y[7] wr_en_$mux_S_1_Y[6]
1 1
.end
