 outp | addr | data

  0:0 |    0 | 04 00    ; load a, #0x00
  2:0 |    2 | 30 80 00 ; store a, 0x8000
  5:0 |    5 | 05 80 00 ; load a, 0x8000
  8:0 |    8 | 78 00    ; assert a, #0x00
  a:0 |    a | 04 aa    ; load a, #0xAA
  c:0 |    c | 30 80 00 ; store a, 0x8000
  f:0 |    f | 05 80 00 ; load a, 0x8000
 12:0 |   12 | 78 aa    ; assert a, #0xAA
 14:0 |   14 | 04 55    ; load a, #0x55
 16:0 |   16 | 30 80 00 ; store a, 0x8000
 19:0 |   19 | 05 80 00 ; load a, 0x8000
 1c:0 |   1c | 78 55    ; assert a, #0x55
 1e:0 |   1e | 04 ff    ; load a, #0xFF
 20:0 |   20 | 30 80 00 ; store a, 0x8000
 23:0 |   23 | 05 80 00 ; load a, 0x8000
 26:0 |   26 | 78 ff    ; assert a, #0xFF
 28:0 |   28 | 04 00    ; load a, #0x00
 2a:0 |   2a | 30 80 00 ; store a, 0x8000
 2d:0 |   2d | 05 80 00 ; load a, 0x8000
 30:0 |   30 | 78 00    ; assert a, #0x00
 32:0 |   32 | 04 00    ; load a, #0x00
 34:0 |   34 | 30 bf f1 ; store a, 0xBFF1
 37:0 |   37 | 05 bf f1 ; load a, 0xBFF1
 3a:0 |   3a | 78 00    ; assert a, #0x00
 3c:0 |   3c | 04 aa    ; load a, #0xAA
 3e:0 |   3e | 30 bf f1 ; store a, 0xBFF1
 41:0 |   41 | 05 bf f1 ; load a, 0xBFF1
 44:0 |   44 | 78 aa    ; assert a, #0xAA
 46:0 |   46 | 04 55    ; load a, #0x55
 48:0 |   48 | 30 bf f1 ; store a, 0xBFF1
 4b:0 |   4b | 05 bf f1 ; load a, 0xBFF1
 4e:0 |   4e | 78 55    ; assert a, #0x55
 50:0 |   50 | 04 ff    ; load a, #0xFF
 52:0 |   52 | 30 bf f1 ; store a, 0xBFF1
 55:0 |   55 | 05 bf f1 ; load a, 0xBFF1
 58:0 |   58 | 78 ff    ; assert a, #0xFF
 5a:0 |   5a | 04 00    ; load a, #0x00
 5c:0 |   5c | 30 bf f1 ; store a, 0xBFF1
 5f:0 |   5f | 05 bf f1 ; load a, 0xBFF1
 62:0 |   62 | 78 00    ; assert a, #0x00
 64:0 |   64 | 7f       ; halt
