+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; dma_0|rst_controller|alt_rst_req_sync_uq1                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|rst_controller|alt_rst_sync_uq1                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|rst_controller                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|width_adapter_001                                                                                                    ; 94    ; 3              ; 2            ; 3              ; 62     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|width_adapter|uncompressor                                                                                           ; 27    ; 4              ; 0            ; 4              ; 20     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|width_adapter                                                                                                        ; 67    ; 10             ; 0            ; 10             ; 89     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|rsp_xbar_mux_001                                                                                                     ; 64    ; 0              ; 2            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|rsp_xbar_mux                                                                                                         ; 64    ; 0              ; 2            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|rsp_xbar_demux                                                                                                       ; 65    ; 4              ; 2            ; 4              ; 123    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|cmd_xbar_mux|arb                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|cmd_xbar_mux                                                                                                         ; 125   ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|cmd_xbar_demux_001                                                                                                   ; 64    ; 1              ; 2            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|cmd_xbar_demux                                                                                                       ; 64    ; 1              ; 2            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|id_router|the_default_decode                                                                                         ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|id_router                                                                                                            ; 89    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|addr_router_001|the_default_decode                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|addr_router_001                                                                                                      ; 62    ; 3              ; 3            ; 3              ; 62     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|addr_router|the_default_decode                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|addr_router                                                                                                          ; 62    ; 3              ; 3            ; 3              ; 62     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                               ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                           ; 27    ; 1              ; 0            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                        ; 252   ; 39             ; 39           ; 39             ; 267    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|dma_0_read_master_translator_avalon_universal_master_0_agent                                                         ; 92    ; 32             ; 50           ; 32             ; 70     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|dma_0_write_master_translator_avalon_universal_master_0_agent                                                        ; 92    ; 32             ; 50           ; 32             ; 70     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                       ; 97    ; 8              ; 2            ; 8              ; 85     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|dma_0_read_master_translator                                                                                         ; 47    ; 21             ; 2            ; 21             ; 37     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0|dma_0_write_master_translator                                                                                        ; 47    ; 13             ; 0            ; 13             ; 28     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|mm_interconnect_0                                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|onchip_memory2_0|the_altsyncram|auto_generated                                                                                         ; 100   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|onchip_memory2_0                                                                                                                       ; 57    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_mem_write                                                                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_mem_read                                                                                                ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_fifo_module|dma_controller_dma_0_fifo_module_fifo_ram|lpm_ram_dp_component|sram|wdecoder|auto_generated ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_fifo_module|dma_controller_dma_0_fifo_module_fifo_ram|lpm_ram_dp_component|sram|mux|auto_generated      ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_fifo_module|dma_controller_dma_0_fifo_module_fifo_ram                                                   ; 17    ; 1              ; 1            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_fifo_module                                                                                             ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0|the_dma_controller_dma_0_read_data_mux                                                                                           ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0|dma_0                                                                                                                                  ; 50    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dma_0                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
