Fitter report for DE2_115_ADDA
Fri Feb 11 09:41:17 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 11 09:41:17 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE2_115_ADDA                                    ;
; Top-level Entity Name              ; DE2_115_ADDA                                    ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C8                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 19,150 / 114,480 ( 17 % )                       ;
;     Total combinational functions  ; 11,158 / 114,480 ( 10 % )                       ;
;     Dedicated logic registers      ; 17,640 / 114,480 ( 15 % )                       ;
; Total registers                    ; 17640                                           ;
; Total pins                         ; 77 / 529 ( 15 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,352,239 / 3,981,312 ( 34 % )                  ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C8                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  33.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; I2C_SCLK   ; Missing drive strength               ;
; ADC_CLK_A  ; Missing drive strength and slew rate ;
; ADC_CLK_B  ; Missing drive strength and slew rate ;
; ADC_OEB_A  ; Missing drive strength and slew rate ;
; ADC_OEB_B  ; Missing drive strength and slew rate ;
; DAC_CLK_A  ; Missing drive strength and slew rate ;
; DAC_CLK_B  ; Missing drive strength and slew rate ;
; DAC_DA[0]  ; Missing drive strength and slew rate ;
; DAC_DA[1]  ; Missing drive strength and slew rate ;
; DAC_DA[2]  ; Missing drive strength and slew rate ;
; DAC_DA[3]  ; Missing drive strength and slew rate ;
; DAC_DA[4]  ; Missing drive strength and slew rate ;
; DAC_DA[5]  ; Missing drive strength and slew rate ;
; DAC_DA[6]  ; Missing drive strength and slew rate ;
; DAC_DA[7]  ; Missing drive strength and slew rate ;
; DAC_DA[8]  ; Missing drive strength and slew rate ;
; DAC_DA[9]  ; Missing drive strength and slew rate ;
; DAC_DA[10] ; Missing drive strength and slew rate ;
; DAC_DA[11] ; Missing drive strength and slew rate ;
; DAC_DA[12] ; Missing drive strength and slew rate ;
; DAC_DA[13] ; Missing drive strength and slew rate ;
; DAC_DB[0]  ; Missing drive strength and slew rate ;
; DAC_DB[1]  ; Missing drive strength and slew rate ;
; DAC_DB[2]  ; Missing drive strength and slew rate ;
; DAC_DB[3]  ; Missing drive strength and slew rate ;
; DAC_DB[4]  ; Missing drive strength and slew rate ;
; DAC_DB[5]  ; Missing drive strength and slew rate ;
; DAC_DB[6]  ; Missing drive strength and slew rate ;
; DAC_DB[7]  ; Missing drive strength and slew rate ;
; DAC_DB[8]  ; Missing drive strength and slew rate ;
; DAC_DB[9]  ; Missing drive strength and slew rate ;
; DAC_DB[10] ; Missing drive strength and slew rate ;
; DAC_DB[11] ; Missing drive strength and slew rate ;
; DAC_DB[12] ; Missing drive strength and slew rate ;
; DAC_DB[13] ; Missing drive strength and slew rate ;
; DAC_MODE   ; Missing drive strength and slew rate ;
; DAC_WRT_A  ; Missing drive strength and slew rate ;
; DAC_WRT_B  ; Missing drive strength and slew rate ;
; I2C_SDAT   ; Missing drive strength               ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 29657 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 29657 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_signaltap:auto_signaltap_1 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_1 ;
; sld_signaltap:auto_signaltap_2 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_2 ;
; sld_signaltap:auto_signaltap_3 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_3 ;
; sld_signaltap:auto_signaltap_4 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_4 ;
; sld_signaltap:auto_signaltap_5 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_5 ;
; sld_signaltap:auto_signaltap_6 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_6 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 16311   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 198     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 1065    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1691    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_1 ; 1691    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_2 ; 1692    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_3 ; 1692    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_4 ; 1692    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_5 ; 1692    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_6 ; 1920    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/guido/Desktop/PROGETTO CEP OFFICIAL/DE2_115_ADA/DE2_115_ADDA.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 19,150 / 114,480 ( 17 % )      ;
;     -- Combinational with no register       ; 1510                           ;
;     -- Register only                        ; 7992                           ;
;     -- Combinational with a register        ; 9648                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 3601                           ;
;     -- 3 input functions                    ; 5884                           ;
;     -- <=2 input functions                  ; 1673                           ;
;     -- Register only                        ; 7992                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 6985                           ;
;     -- arithmetic mode                      ; 4173                           ;
;                                             ;                                ;
; Total registers*                            ; 17,640 / 117,053 ( 15 % )      ;
;     -- Dedicated logic registers            ; 17,640 / 114,480 ( 15 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,546 / 7,155 ( 22 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 77 / 529 ( 15 % )              ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 14                             ;
; M9Ks                                        ; 175 / 432 ( 41 % )             ;
; Total block memory bits                     ; 1,352,239 / 3,981,312 ( 34 % ) ;
; Total block memory implementation bits      ; 1,612,800 / 3,981,312 ( 41 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 14 / 20 ( 70 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%                   ;
; Peak interconnect usage (total/H/V)         ; 24% / 22% / 27%                ;
; Maximum fan-out                             ; 14092                          ;
; Highest non-global fan-out                  ; 1172                           ;
; Total fan-out                               ; 97327                          ;
; Average fan-out                             ; 2.73                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_1 ; sld_signaltap:auto_signaltap_2 ; sld_signaltap:auto_signaltap_3 ; sld_signaltap:auto_signaltap_4 ; sld_signaltap:auto_signaltap_5 ; sld_signaltap:auto_signaltap_6 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                    ; Low                            ; Low                            ; Low                            ; Low                            ; Low                            ; Low                            ; Low                            ; Low                            ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Total logic elements                        ; 9574 / 114480 ( 8 % ) ; 126 / 114480 ( < 1 % ) ; 693 / 114480 ( < 1 % ) ; 1230 / 114480 ( 1 % )          ; 1219 / 114480 ( 1 % )          ; 1227 / 114480 ( 1 % )          ; 1229 / 114480 ( 1 % )          ; 1226 / 114480 ( 1 % )          ; 1224 / 114480 ( 1 % )          ; 1402 / 114480 ( 1 % )          ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 474                   ; 54                     ; 303                    ; 100                            ; 89                             ; 97                             ; 99                             ; 96                             ; 94                             ; 104                            ; 0                              ;
;     -- Register only                        ; 2708                  ; 2                      ; 20                     ; 738                            ; 727                            ; 734                            ; 736                            ; 733                            ; 731                            ; 863                            ; 0                              ;
;     -- Combinational with a register        ; 6392                  ; 70                     ; 370                    ; 392                            ; 403                            ; 396                            ; 394                            ; 397                            ; 399                            ; 435                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- 4 input functions                    ; 1646                  ; 56                     ; 285                    ; 225                            ; 224                            ; 226                            ; 225                            ; 235                            ; 226                            ; 253                            ; 0                              ;
;     -- 3 input functions                    ; 4330                  ; 22                     ; 338                    ; 168                            ; 168                            ; 168                            ; 168                            ; 169                            ; 167                            ; 186                            ; 0                              ;
;     -- <=2 input functions                  ; 890                   ; 46                     ; 50                     ; 99                             ; 100                            ; 99                             ; 100                            ; 89                             ; 100                            ; 100                            ; 0                              ;
;     -- Register only                        ; 2708                  ; 2                      ; 20                     ; 738                            ; 727                            ; 734                            ; 736                            ; 733                            ; 731                            ; 863                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Logic elements by mode                      ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- normal mode                          ; 3086                  ; 120                    ; 662                    ; 438                            ; 438                            ; 439                            ; 439                            ; 439                            ; 439                            ; 485                            ; 0                              ;
;     -- arithmetic mode                      ; 3780                  ; 4                      ; 11                     ; 54                             ; 54                             ; 54                             ; 54                             ; 54                             ; 54                             ; 54                             ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Total registers                             ; 9100                  ; 72                     ; 390                    ; 1130                           ; 1130                           ; 1130                           ; 1130                           ; 1130                           ; 1130                           ; 1298                           ; 0                              ;
;     -- Dedicated logic registers            ; 9100 / 114480 ( 8 % ) ; 72 / 114480 ( < 1 % )  ; 390 / 114480 ( < 1 % ) ; 1130 / 114480 ( < 1 % )        ; 1130 / 114480 ( < 1 % )        ; 1130 / 114480 ( < 1 % )        ; 1130 / 114480 ( < 1 % )        ; 1130 / 114480 ( < 1 % )        ; 1130 / 114480 ( < 1 % )        ; 1298 / 114480 ( 1 % )          ; 0 / 114480 ( 0 % )             ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Total LABs:  partially or completely used   ; 741 / 7155 ( 10 % )   ; 12 / 7155 ( < 1 % )    ; 50 / 7155 ( < 1 % )    ; 113 / 7155 ( 2 % )             ; 114 / 7155 ( 2 % )             ; 105 / 7155 ( 1 % )             ; 118 / 7155 ( 2 % )             ; 110 / 7155 ( 2 % )             ; 117 / 7155 ( 2 % )             ; 130 / 7155 ( 2 % )             ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
; I/O pins                                    ; 77                    ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 320047                ; 0                      ; 0                      ; 143360                         ; 143360                         ; 143360                         ; 143360                         ; 143360                         ; 143360                         ; 172032                         ; 0                              ;
; Total RAM block bits                        ; 423936                ; 0                      ; 0                      ; 165888                         ; 165888                         ; 165888                         ; 165888                         ; 165888                         ; 165888                         ; 193536                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 46 / 432 ( 10 % )     ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 18 / 432 ( 4 % )               ; 18 / 432 ( 4 % )               ; 18 / 432 ( 4 % )               ; 18 / 432 ( 4 % )               ; 18 / 432 ( 4 % )               ; 18 / 432 ( 4 % )               ; 21 / 432 ( 4 % )               ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 2 / 24 ( 8 % )         ; 2 / 24 ( 8 % )         ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 1 / 24 ( 4 % )                 ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Connections                                 ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Input Connections                    ; 9982                  ; 72                     ; 623                    ; 1431                           ; 1427                           ; 1427                           ; 1421                           ; 1424                           ; 1426                           ; 1630                           ; 1                              ;
;     -- Registered Input Connections         ; 9315                  ; 30                     ; 398                    ; 1169                           ; 1177                           ; 1163                           ; 1175                           ; 1172                           ; 1167                           ; 1356                           ; 0                              ;
;     -- Output Connections                   ; 5061                  ; 214                    ; 1488                   ; 1                              ; 1                              ; 1                              ; 1                              ; 1                              ; 1                              ; 1                              ; 14094                          ;
;     -- Registered Output Connections        ; 760                   ; 213                    ; 1327                   ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Internal Connections                        ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Total Connections                    ; 56455                 ; 780                    ; 5203                   ; 5896                           ; 5893                           ; 5904                           ; 5898                           ; 5912                           ; 5909                           ; 6688                           ; 14103                          ;
;     -- Registered Connections               ; 37543                 ; 509                    ; 3198                   ; 3337                           ; 3344                           ; 3331                           ; 3348                           ; 3352                           ; 3335                           ; 3842                           ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; External Connections                        ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Top                                  ; 540                   ; 241                    ; 1133                   ; 588                            ; 588                            ; 588                            ; 588                            ; 588                            ; 588                            ; 675                            ; 8926                           ;
;     -- pzdyqx:nabboc                        ; 241                   ; 0                      ; 45                     ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 1133                  ; 45                     ; 112                    ; 122                            ; 118                            ; 118                            ; 112                            ; 115                            ; 117                            ; 119                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 588                   ; 0                      ; 122                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_1       ; 588                   ; 0                      ; 118                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_2       ; 588                   ; 0                      ; 118                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_3       ; 588                   ; 0                      ; 112                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_4       ; 588                   ; 0                      ; 115                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_5       ; 588                   ; 0                      ; 117                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 722                            ;
;     -- sld_signaltap:auto_signaltap_6       ; 675                   ; 0                      ; 119                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 837                            ;
;     -- hard_block:auto_generated_inst       ; 8926                  ; 0                      ; 0                      ; 722                            ; 722                            ; 722                            ; 722                            ; 722                            ; 722                            ; 837                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Partition Interface                         ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Input Ports                          ; 202                   ; 11                     ; 189                    ; 197                            ; 197                            ; 197                            ; 197                            ; 197                            ; 197                            ; 225                            ; 1                              ;
;     -- Output Ports                         ; 244                   ; 4                      ; 190                    ; 150                            ; 150                            ; 150                            ; 150                            ; 150                            ; 150                            ; 178                            ; 2                              ;
;     -- Bidir Ports                          ; 1                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Registered Ports                            ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 3                      ; 18                             ; 26                             ; 12                             ; 24                             ; 21                             ; 16                             ; 37                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                      ; 179                    ; 141                            ; 141                            ; 141                            ; 141                            ; 141                            ; 141                            ; 169                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
; Port Connectivity                           ;                       ;                        ;                        ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                      ; 104                    ; 4                              ; 4                              ; 4                              ; 4                              ; 4                              ; 4                              ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                      ; 1                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                      ; 1                      ; 35                             ; 35                             ; 35                             ; 35                             ; 35                             ; 35                             ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                      ; 2                      ; 40                             ; 40                             ; 40                             ; 40                             ; 40                             ; 40                             ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                      ; 60                     ; 141                            ; 141                            ; 141                            ; 141                            ; 141                            ; 141                            ; 169                            ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_DA[0]          ; T22   ; 5        ; 115          ; 32           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[10]         ; L22   ; 6        ; 115          ; 62           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[11]         ; L21   ; 6        ; 115          ; 62           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[12]         ; U26   ; 5        ; 115          ; 27           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[13]         ; U25   ; 5        ; 115          ; 27           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[1]          ; T21   ; 5        ; 115          ; 32           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[2]          ; R23   ; 5        ; 115          ; 35           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[3]          ; R22   ; 5        ; 115          ; 36           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[4]          ; R21   ; 5        ; 115          ; 36           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[5]          ; P21   ; 5        ; 115          ; 36           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[6]          ; P26   ; 6        ; 115          ; 40           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[7]          ; P25   ; 6        ; 115          ; 41           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[8]          ; N26   ; 6        ; 115          ; 44           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[9]          ; N25   ; 6        ; 115          ; 45           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[0]          ; V22   ; 5        ; 115          ; 26           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[10]         ; L28   ; 6        ; 115          ; 47           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[11]         ; L27   ; 6        ; 115          ; 48           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[12]         ; J26   ; 6        ; 115          ; 51           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[13]         ; J25   ; 6        ; 115          ; 51           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[1]          ; U22   ; 5        ; 115          ; 26           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[2]          ; V28   ; 5        ; 115          ; 22           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[3]          ; V27   ; 5        ; 115          ; 22           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[4]          ; U28   ; 5        ; 115          ; 28           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[5]          ; U27   ; 5        ; 115          ; 29           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[6]          ; R28   ; 5        ; 115          ; 34           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[7]          ; R27   ; 5        ; 115          ; 34           ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[8]          ; V26   ; 5        ; 115          ; 23           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[9]          ; V25   ; 5        ; 115          ; 23           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_OTR_A          ; Y28   ; 5        ; 115          ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_OTR_B          ; Y27   ; 5        ; 115          ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK2_50          ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50          ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OSC_SMA_ADC4       ; J27   ; 6        ; 115          ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SELETTORE          ; Y23   ; 5        ; 115          ; 14           ; 7            ; 56                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SELETTORE_DEMUX[0] ; AB28  ; 5        ; 115          ; 17           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SELETTORE_DEMUX[1] ; AC28  ; 5        ; 115          ; 14           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SMA_DAC4           ; J28   ; 6        ; 115          ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CLK_A  ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_CLK_B  ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_OEB_A  ; T25   ; 5        ; 115          ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_OEB_B  ; T26   ; 5        ; 115          ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK_A  ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK_B  ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[0]  ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[10] ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[11] ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[12] ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[13] ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[1]  ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[2]  ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[3]  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[4]  ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[5]  ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[6]  ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[7]  ; G28   ; 6        ; 115          ; 52           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[8]  ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[9]  ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[0]  ; F24   ; 6        ; 115          ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[10] ; K25   ; 6        ; 115          ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[11] ; K26   ; 6        ; 115          ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[12] ; L23   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[13] ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[1]  ; F25   ; 6        ; 115          ; 68           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[2]  ; D26   ; 6        ; 115          ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[3]  ; C27   ; 6        ; 115          ; 61           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[4]  ; F26   ; 6        ; 115          ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[5]  ; E26   ; 6        ; 115          ; 59           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[6]  ; G25   ; 6        ; 115          ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[7]  ; G26   ; 6        ; 115          ; 66           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[8]  ; H25   ; 6        ; 115          ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[9]  ; H26   ; 6        ; 115          ; 58           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_MODE   ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_WRT_A  ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_WRT_B  ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK   ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; I2C_SDAT ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                    ; Use as regular IO        ; ADC_DA[0]               ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                  ; Use as regular IO        ; ADC_DA[1]               ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                 ; Use as regular IO        ; ADC_DA[6]               ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                 ; Use as regular IO        ; ADC_DA[7]               ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                       ; Use as regular IO        ; DAC_DA[7]               ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                       ; Use as regular IO        ; DAC_DA[6]               ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                      ; Use as regular IO        ; DAC_DA[5]               ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                            ; Use as regular IO        ; DAC_DA[4]               ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                    ; Use as regular IO        ; DAC_DA[3]               ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                     ; Use as regular IO        ; DAC_DA[1]               ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                     ; Use as regular IO        ; DAC_DA[0]               ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; DAC_DB[3]               ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                     ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                     ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 27 / 65 ( 42 % ) ; 2.5V          ; --           ;
; 6        ; 46 / 58 ( 79 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; SELETTORE_DEMUX[0]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; SELETTORE_DEMUX[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; DAC_DB[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; DAC_DB[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; DAC_DA[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; DAC_DA[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; DAC_DB[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 375        ; 6        ; DAC_DA[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; DAC_DA[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; DAC_DB[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; DAC_DB[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; DAC_DB[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; DAC_DA[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; DAC_DA[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; DAC_CLK_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; DAC_CLK_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 393        ; 6        ; DAC_DB[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; DAC_DB[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 367        ; 6        ; DAC_DA[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; DAC_DA[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; DAC_WRT_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; DAC_MODE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 377        ; 6        ; DAC_DB[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; DAC_DB[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; ADC_DB[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; ADC_DB[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 338        ; 6        ; OSC_SMA_ADC4                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; SMA_DAC4                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; DAC_DA[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; DAC_DA[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; DAC_DB[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; DAC_DB[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 362        ; 6        ; DAC_DA[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; DAC_DA[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; ADC_DA[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; ADC_DA[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 360        ; 6        ; DAC_DB[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; DAC_DB[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; ADC_DB[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; ADC_DB[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; DAC_WRT_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; DAC_DA[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; DAC_DA[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; ADC_DA[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; ADC_DA[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; ADC_DA[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; ADC_DA[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; ADC_DA[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; ADC_DA[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 332        ; 5        ; ADC_DA[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; ADC_DA[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; ADC_DB[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; ADC_DB[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; ADC_DA[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; ADC_DA[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; ADC_OEB_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; ADC_OEB_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; ADC_DB[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; ADC_DA[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; ADC_DA[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ; 318        ; 5        ; ADC_DB[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; ADC_DB[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; ADC_DB[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 309        ; 5        ; ADC_CLK_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; ADC_CLK_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 307        ; 5        ; ADC_DB[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; ADC_DB[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 304        ; 5        ; ADC_DB[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; ADC_DB[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SELETTORE                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; ADC_OTR_B                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; ADC_OTR_A                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------+
; PLL Summary                                                                                 ;
+-------------------------------+-------------------------------------------------------------+
; Name                          ; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll ;
+-------------------------------+-------------------------------------------------------------+
; SDC pin name                  ; U1|pll_100|altpll_component|pll                             ;
; PLL mode                      ; Normal                                                      ;
; Compensate clock              ; clock0                                                      ;
; Compensated input/output pins ; --                                                          ;
; Switchover type               ; --                                                          ;
; Input frequency 0             ; 50.0 MHz                                                    ;
; Input frequency 1             ; --                                                          ;
; Nominal PFD frequency         ; 50.0 MHz                                                    ;
; Nominal VCO frequency         ; 500.0 MHz                                                   ;
; VCO post scale K counter      ; 2                                                           ;
; VCO frequency control         ; Auto                                                        ;
; VCO phase shift step          ; 250 ps                                                      ;
; VCO multiply                  ; --                                                          ;
; VCO divide                    ; --                                                          ;
; Freq min lock                 ; 30.0 MHz                                                    ;
; Freq max lock                 ; 65.02 MHz                                                   ;
; M VCO Tap                     ; 0                                                           ;
; M Initial                     ; 1                                                           ;
; M value                       ; 10                                                          ;
; N value                       ; 1                                                           ;
; Charge pump current           ; setting 1                                                   ;
; Loop filter resistance        ; setting 27                                                  ;
; Loop filter capacitance       ; setting 0                                                   ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                        ;
; Bandwidth type                ; Medium                                                      ;
; Real time reconfigurable      ; Off                                                         ;
; Scan chain MIF file           ; --                                                          ;
; Preserve PLL counter order    ; Off                                                         ;
; PLL location                  ; PLL_1                                                       ;
; Inclk0 signal                 ; CLOCK_50                                                    ;
; Inclk1 signal                 ; --                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                               ;
; Inclk1 signal type            ; --                                                          ;
+-------------------------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; Name                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                           ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk0 ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; U1|pll_100|altpll_component|pll|clk[0] ;
; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk1 ; clock1       ; 5    ; 4   ; 62.5 MHz         ; 0 (0 ps)    ; 5.63 (250 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; U1|pll_100|altpll_component|pll|clk[1] ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115_ADDA                                                                                           ; 19150 (1)   ; 17640 (0)                 ; 0 (0)         ; 1352239     ; 175  ; 8            ; 0       ; 4         ; 77   ; 0            ; 1510 (1)     ; 7992 (0)          ; 9648 (0)         ; |DE2_115_ADDA                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |DE2_115_ADDA_TOP:U1|                                                                                ; 9573 (0)    ; 9100 (0)                  ; 0 (0)         ; 320047      ; 46   ; 8            ; 0       ; 4         ; 0    ; 0            ; 473 (0)      ; 2708 (0)          ; 6392 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |adcb:adcdb_inst|                                                                                 ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcb:adcdb_inst                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                        ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 43 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                         ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 40 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                  ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                        ; work         ;
;       |adcda:adcda_inst|                                                                                ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcda:adcda_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 43 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                        ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 40 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                       ; work         ;
;       |dacda:dacda_inst|                                                                                ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacda:dacda_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 43 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                        ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 40 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                       ; work         ;
;       |dacdb:dacdb_inst|                                                                                ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 43 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 43 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                        ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 40 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                       ; work         ;
;       |dataa:dataa_inst|                                                                                ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 1 (0)             ; 23 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dataa:dataa_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 1 (0)             ; 23 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 1 (0)             ; 23 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                        ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 39 (21)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (5)       ; 1 (1)             ; 23 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                       ; work         ;
;       |datab:datab_inst|                                                                                ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|datab:datab_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 41 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                       ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 41 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                        ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 38 (21)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (5)       ; 0 (0)             ; 24 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                       ; work         ;
;       |demux_filter:comb_108|                                                                           ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 56 (56)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|demux_filter:comb_108                                                                                                                                                                                                                                                                                            ; work         ;
;       |fir01:low_pass_01|                                                                               ; 1912 (0)    ; 1865 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 634 (0)           ; 1231 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01                                                                                                                                                                                                                                                                                                ; work         ;
;          |fir01_ast:fir01_ast_inst|                                                                     ; 1912 (0)    ; 1865 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 634 (0)           ; 1231 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst                                                                                                                                                                                                                                                                       ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl                                                                                                                                                                                                               ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_130:sink|                                              ; 51 (30)     ; 32 (16)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 46 (30)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink                                                                                                                                                                                                                          ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                  ; work         ;
;                   |scfifo_ehh1:auto_generated|                                                          ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated                                                                                                                                                       ; work         ;
;                      |a_dpfifo_7s81:dpfifo|                                                             ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo                                                                                                                                  ; work         ;
;                         |altsyncram_ssf1:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram                                                                                                          ; work         ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_ao7:usedw_counter                                                                                                           ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                              ; work         ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_unb:wr_ptr                                                                                                                  ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_130:source|                                          ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source                                                                                                                                                                                                                      ; work         ;
;             |fir01_st:fircore|                                                                          ; 1853 (0)    ; 1798 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 617 (0)           ; 1196 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore                                                                                                                                                                                                                                                      ; work         ;
;                |mac_tl:Umtl|                                                                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                          ; work         ;
;                |par_ctrl:Uctrl|                                                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                       ; work         ;
;                |rnd_dat:Urnd|                                                                           ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rnd_dat:Urnd                                                                                                                                                                                                                                         ; work         ;
;                |rom_lut_r_cen:Ur0_n_0_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_10_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_11_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_12_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_13_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_14_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_1_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_2_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_3_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_4_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_5_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_6_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_7_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_8_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur0_n_9_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_0_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_10_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_11_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_12_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_13_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_14_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_1_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_2_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_3_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_4_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_5_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_6_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_7_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_8_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur1_n_9_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_0_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_10_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_11_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_12_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_13_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_14_pp|                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_1_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_2_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_3_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_4_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_5_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_6_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_7_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_8_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                             ; work         ;
;                |rom_lut_r_cen:Ur2_n_9_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                             ; work         ;
;                |sadd_cen:U_11_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_13_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_15_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_17_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_17_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_18_sym_add|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_1_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                                                                                                                 ; work         ;
;                |sadd_cen:U_3_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                                 ; work         ;
;                |sadd_cen:U_5_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                                                                                                                 ; work         ;
;                |sadd_cen:U_7_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                                 ; work         ;
;                |sadd_cen:U_9_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                                 ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                      ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                                      ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                                      ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                                      ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                                      ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                                      ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                    ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                      ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                      ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                        ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 29 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                      ; work         ;
;                |tdl_da_lc:Utdldalc0n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc10n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc11n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc12n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc13n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc14n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc15n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc16n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc17n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc18n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc1n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc20n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc21n|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc22n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc23n|                                                                  ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc24n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc25n|                                                                  ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc26n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc27n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc28n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc29n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc2n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc30n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc31n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc32n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc33n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc34n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc35n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc3n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc4n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc5n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc6n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc7n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc8n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                 ; work         ;
;                |tdl_da_lc:Utdldalc9n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                 ; work         ;
;       |fir10:high_pass_10|                                                                              ; 1941 (0)    ; 1897 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 632 (0)           ; 1265 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10                                                                                                                                                                                                                                                                                               ; work         ;
;          |fir10_ast:fir10_ast_inst|                                                                     ; 1941 (0)    ; 1897 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 632 (0)           ; 1265 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst                                                                                                                                                                                                                                                                      ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl                                                                                                                                                                                                              ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_130:sink|                                              ; 53 (31)     ; 32 (16)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 1 (1)             ; 46 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink                                                                                                                                                                                                                         ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 17 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                 ; work         ;
;                   |scfifo_ehh1:auto_generated|                                                          ; 22 (2)      ; 16 (1)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 17 (1)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated                                                                                                                                                      ; work         ;
;                      |a_dpfifo_7s81:dpfifo|                                                             ; 20 (11)     ; 15 (7)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 16 (8)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo                                                                                                                                 ; work         ;
;                         |altsyncram_ssf1:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram                                                                                                         ; work         ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_ao7:usedw_counter                                                                                                          ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                             ; work         ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_unb:wr_ptr                                                                                                                 ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_130:source|                                          ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source                                                                                                                                                                                                                     ; work         ;
;             |fir10_st:fircore|                                                                          ; 1882 (0)    ; 1830 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 614 (0)           ; 1231 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore                                                                                                                                                                                                                                                     ; work         ;
;                |mac_tl:Umtl|                                                                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                         ; work         ;
;                |par_ctrl:Uctrl|                                                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                      ; work         ;
;                |rnd_dat:Urnd|                                                                           ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rnd_dat:Urnd                                                                                                                                                                                                                                        ; work         ;
;                |rom_lut_r_cen:Ur0_n_0_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_10_pp|                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_11_pp|                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_12_pp|                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_13_pp|                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_14_pp|                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_1_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_2_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_3_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_4_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_5_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_6_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_7_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_8_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_9_pp|                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_0_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_10_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_11_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_12_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_13_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_14_pp|                                                              ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_1_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_2_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_3_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_4_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_5_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_6_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_7_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_8_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_9_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_0_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_10_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_11_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_12_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_13_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_14_pp|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_1_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_2_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_3_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_4_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_5_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_6_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_7_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_8_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_9_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |sadd_cen:U_11_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_13_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_15_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_17_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_17_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_18_sym_add|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_1_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_3_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_5_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_7_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_9_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                      ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                                      ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                                      ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                                      ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                                      ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                                      ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                        ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 29 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                     ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 6 (6)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                     ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                     ; work         ;
;                |tdl_da_lc:Utdldalc0n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc10n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc11n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc12n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc13n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc14n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc15n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc16n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc17n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc18n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc1n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc20n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc21n|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc22n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc23n|                                                                  ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc24n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc25n|                                                                  ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc26n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc27n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc28n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc29n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc2n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc30n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc31n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc32n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc33n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc34n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc35n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc3n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc4n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc5n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc6n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc7n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc8n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc9n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                ; work         ;
;       |fir11:band_pass_11|                                                                              ; 2712 (0)    ; 2657 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 714 (0)           ; 1943 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11                                                                                                                                                                                                                                                                                               ; work         ;
;          |fir11_ast:fir11_ast_inst|                                                                     ; 2712 (0)    ; 2657 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 714 (0)           ; 1943 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst                                                                                                                                                                                                                                                                      ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|                                   ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl                                                                                                                                                                                                              ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_130:sink|                                              ; 51 (31)     ; 32 (16)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 46 (29)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink                                                                                                                                                                                                                         ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 17 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                 ; work         ;
;                   |scfifo_ehh1:auto_generated|                                                          ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 17 (1)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated                                                                                                                                                      ; work         ;
;                      |a_dpfifo_7s81:dpfifo|                                                             ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (8)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo                                                                                                                                 ; work         ;
;                         |altsyncram_ssf1:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram                                                                                                         ; work         ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_ao7:usedw_counter                                                                                                          ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                             ; work         ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_unb:wr_ptr                                                                                                                 ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_130:source|                                          ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source                                                                                                                                                                                                                     ; work         ;
;             |fir11_st:fircore|                                                                          ; 2652 (0)    ; 2589 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 696 (0)           ; 1907 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore                                                                                                                                                                                                                                                     ; work         ;
;                |mac_tl:Umtl|                                                                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                         ; work         ;
;                |par_ctrl:Uctrl|                                                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                      ; work         ;
;                |rnd_dat:Urnd|                                                                           ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rnd_dat:Urnd                                                                                                                                                                                                                                        ; work         ;
;                |rom_lut_r_cen:Ur0_n_0_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_10_pp|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_11_pp|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_12_pp|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_13_pp|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_14_pp|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur0_n_1_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_2_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_3_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_4_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_5_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_6_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_7_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_8_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur0_n_9_pp|                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_0_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_10_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_11_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_12_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_13_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_14_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur1_n_1_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_2_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_3_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_4_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_5_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_6_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_7_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_8_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur1_n_9_pp|                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_0_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_10_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_11_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_12_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_13_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_14_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur2_n_1_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_2_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_3_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_4_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_5_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_6_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_7_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_8_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur2_n_9_pp|                                                               ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_0_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_10_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur3_n_11_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur3_n_12_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur3_n_13_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur3_n_14_pp|                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                                                                                                                                           ; work         ;
;                |rom_lut_r_cen:Ur3_n_1_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_2_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_3_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_4_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_5_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_6_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_7_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_8_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                                                                                                                                            ; work         ;
;                |rom_lut_r_cen:Ur3_n_9_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                                                                                                                                            ; work         ;
;                |sadd_cen:U_10_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_11_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_13_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_14_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_15_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_16_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_17_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_18_sym_add|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                               ; work         ;
;                |sadd_cen:U_1_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_1_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_2_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_3_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_4_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_5_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_7_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_8_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_cen:U_9_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                                ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                                      ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                                      ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                      ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                                      ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                                      ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                                      ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 22 (22)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                                      ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                                                      ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                                                      ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 22 (22)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                                                                                                                   ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                        ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                     ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                        ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                     ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                        ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 30 (30)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                     ; work         ;
;                |tdl_da_lc:Utdldalc0n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc10n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc11n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc12n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc13n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc14n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc15n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc16n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc17n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc18n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc1n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc20n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc21n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc22n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc23n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc24n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc25n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc26n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc27n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc28n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc29n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc2n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc30n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc31n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc32n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc33n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc34n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc35n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                                                                                               ; work         ;
;                |tdl_da_lc:Utdldalc3n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc4n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc5n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc6n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc7n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc8n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                ; work         ;
;                |tdl_da_lc:Utdldalc9n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                ; work         ;
;       |fir:no_filter_00|                                                                                ; 2281 (0)    ; 2211 (0)                  ; 0 (0)         ; 154         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 644 (0)           ; 1567 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00                                                                                                                                                                                                                                                                                                 ; work         ;
;          |fir_ast:fir_ast_inst|                                                                         ; 2281 (0)    ; 2211 (0)                  ; 0 (0)         ; 154         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 644 (0)           ; 1567 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst                                                                                                                                                                                                                                                                            ; work         ;
;             |auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl                                                                                                                                                                                                                    ; work         ;
;             |auk_dspip_avalon_streaming_sink_fir_130:sink|                                              ; 52 (31)     ; 32 (16)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (15)      ; 1 (1)             ; 31 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink                                                                                                                                                                                                                               ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                       ; work         ;
;                   |scfifo_ehh1:auto_generated|                                                          ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated                                                                                                                                                            ; work         ;
;                      |a_dpfifo_7s81:dpfifo|                                                             ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo                                                                                                                                       ; work         ;
;                         |altsyncram_ssf1:FIFOram|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram                                                                                                               ; work         ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                   ; work         ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|cntr_unb:wr_ptr                                                                                                                       ; work         ;
;             |auk_dspip_avalon_streaming_source_fir_130:source|                                          ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source                                                                                                                                                                                                                           ; work         ;
;             |fir_st:fircore|                                                                            ; 2207 (0)    ; 2144 (0)                  ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 626 (0)           ; 1532 (0)         ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore                                                                                                                                                                                                                                                             ; work         ;
;                |mac_tl:Umtl|                                                                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|mac_tl:Umtl                                                                                                                                                                                                                                                 ; work         ;
;                |par_ctrl:Uctrl|                                                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                                                                              ; work         ;
;                |rnd_dat:Urnd|                                                                           ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rnd_dat:Urnd                                                                                                                                                                                                                                                ; work         ;
;                |rom_lut_r_cen:Ur0_n_0_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_10_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur0_n_11_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur0_n_12_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur0_n_13_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur0_n_14_pp|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur0_n_1_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_2_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_3_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_4_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_5_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_6_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_7_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_8_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur0_n_9_pp|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_0_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_10_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur1_n_11_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur1_n_12_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur1_n_13_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur1_n_14_pp|                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur1_n_1_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_2_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_3_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_4_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_5_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_6_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_7_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_8_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur1_n_9_pp|                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_0_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_10_pp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur2_n_11_pp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur2_n_12_pp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur2_n_13_pp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur2_n_14_pp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur2_n_1_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_2_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_3_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_4_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_5_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_6_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_7_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_8_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur2_n_9_pp|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_0_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_10_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur3_n_11_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur3_n_12_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur3_n_13_pp|                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur3_n_14_pp|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                                                                                                                                                   ; work         ;
;                |rom_lut_r_cen:Ur3_n_1_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_2_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_3_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_4_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_5_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_6_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_7_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_8_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                                                                                                                                                    ; work         ;
;                |rom_lut_r_cen:Ur3_n_9_pp|                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                                                                                                                                                    ; work         ;
;                |sadd_cen:U_10_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_10_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_11_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_12_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_13_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_14_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_14_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_15_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_16_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_17_sym_add|                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_18_sym_add|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                                                                                       ; work         ;
;                |sadd_cen:U_2_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_3_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_4_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_5_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_7_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_8_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_cen:U_9_sym_add|                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                                                                                        ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 9 (9)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                                                      ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                                                      ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                                                      ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                                                      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                      ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                                                      ; 29 (29)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 20 (20)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                                      ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 17 (17)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                                                      ; 29 (29)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 21 (21)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                                                                                                                           ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                        ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                                                                             ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                        ; 29 (29)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 28 (28)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                                                                             ; work         ;
;                |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                        ; 29 (29)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 28 (28)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                                                                             ; work         ;
;                |tdl_da_lc:Utdldalc0n|                                                                   ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                                                                                        ; work         ;
;                   |altshift_taps:data_out_rtl_0|                                                        ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n|altshift_taps:data_out_rtl_0                                                                                                                                                                                                           ; work         ;
;                      |shift_taps_nnm:auto_generated|                                                    ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n|altshift_taps:data_out_rtl_0|shift_taps_nnm:auto_generated                                                                                                                                                                             ; work         ;
;                         |altsyncram_0l31:altsyncram4|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n|altshift_taps:data_out_rtl_0|shift_taps_nnm:auto_generated|altsyncram_0l31:altsyncram4                                                                                                                                                 ; work         ;
;                         |cntr_6pf:cntr1|                                                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n|altshift_taps:data_out_rtl_0|shift_taps_nnm:auto_generated|cntr_6pf:cntr1                                                                                                                                                              ; work         ;
;                |tdl_da_lc:Utdldalc10n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc11n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc12n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc13n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc14n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc15n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc16n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc17n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc18n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc20n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc21n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc22n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc23n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc24n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc25n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc26n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc27n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc28n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc29n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc30n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc31n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc32n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc33n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc34n|                                                                  ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                                                                                       ; work         ;
;                |tdl_da_lc:Utdldalc3n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc4n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc5n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc6n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc7n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc8n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                                                                                        ; work         ;
;                |tdl_da_lc:Utdldalc9n|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                                                                                        ; work         ;
;       |fir_out:fir_out_inst00|                                                                          ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                 ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 39 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                           ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                 ; work         ;
;       |fir_out:fir_out_inst01|                                                                          ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                 ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 39 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                           ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                 ; work         ;
;       |fir_out:fir_out_inst10|                                                                          ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                 ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 39 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                           ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                 ; work         ;
;       |fir_out:fir_out_inst11|                                                                          ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11                                                                                                                                                                                                                                                                                           ; work         ;
;          |altsource_probe:altsource_probe_component|                                                    ; 42 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                 ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                            ; 42 (3)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 0 (0)             ; 24 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                  ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 39 (22)     ; 24 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 24 (16)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                           ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                 ; work         ;
;       |lpm_add:lpm|                                                                                     ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|lpm_add:lpm                                                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                                                            ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                                    ; work         ;
;             |add_sub_0hj:auto_generated|                                                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated                                                                                                                                                                                                                                         ; work         ;
;       |nco91:sin1|                                                                                      ; 211 (0)     ; 164 (0)                   ; 0 (0)         ; 159744      ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 47 (0)       ; 67 (0)            ; 97 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1                                                                                                                                                                                                                                                                                                       ; work         ;
;          |nco91_st:nco91_st_inst|                                                                       ; 211 (0)     ; 164 (0)                   ; 0 (0)         ; 159744      ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 47 (0)       ; 67 (0)            ; 97 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst                                                                                                                                                                                                                                                                                ; work         ;
;             |asj_altqmcpipe:ux000|                                                                      ; 61 (29)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 36 (4)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                           ; work         ;
;                |lpm_add_sub:acc|                                                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                           ; work         ;
;                   |add_sub_v4i:auto_generated|                                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated                                                                                                                                                                                                                ; work         ;
;             |asj_dxx:ux002|                                                                             ; 52 (23)     ; 48 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 19 (19)           ; 29 (4)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_dxx:ux002                                                                                                                                                                                                                                                                  ; work         ;
;                |lpm_add_sub:ux014|                                                                      ; 29 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 25 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014                                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_2uh:auto_generated|                                                          ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 25 (25)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated                                                                                                                                                                                                                     ; work         ;
;             |asj_dxx_g:ux001|                                                                           ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 5 (5)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_dxx_g:ux001                                                                                                                                                                                                                                                                ; work         ;
;             |asj_gam_dp:ux008|                                                                          ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (23)           ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                                                               ; work         ;
;             |asj_nco_as_m_cen:ux0122|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:altsyncram_component0|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_1791:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated                                                                                                                                                                                        ; work         ;
;             |asj_nco_as_m_cen:ux0123|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:altsyncram_component0|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_s691:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_s691:auto_generated                                                                                                                                                                                        ; work         ;
;             |asj_nco_as_m_dp_cen:ux0220|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_ai72:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated                                                                                                                                                                                      ; work         ;
;             |asj_nco_mady_cen:m0|                                                                       ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                            ; work         ;
;                |altmult_add:ALTMULT_ADD_component|                                                      ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_add_gpb2:auto_generated|                                                        ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated                                                                                                                                                                                             ; work         ;
;                      |ded_mult_rj51:ded_mult1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1                                                                                                                                                                     ; work         ;
;                      |ded_mult_rj51:ded_mult2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2                                                                                                                                                                     ; work         ;
;             |asj_nco_mob_w:blk0|                                                                        ; 31 (18)     ; 27 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 15 (2)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                             ; work         ;
;                |lpm_add_sub:lpm_add_sub_component|                                                      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                           ; work         ;
;                   |add_sub_i7l:auto_generated|                                                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated                                                                                                                                                                                                ; work         ;
;       |nco91:sin2|                                                                                      ; 75 (0)      ; 52 (0)                    ; 0 (0)         ; 159813      ; 21   ; 4            ; 0       ; 2         ; 0    ; 0            ; 23 (0)       ; 16 (0)            ; 36 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2                                                                                                                                                                                                                                                                                                       ; work         ;
;          |nco91_st:nco91_st_inst|                                                                       ; 75 (0)      ; 52 (0)                    ; 0 (0)         ; 159813      ; 21   ; 4            ; 0       ; 2         ; 0    ; 0            ; 23 (0)       ; 16 (0)            ; 36 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst                                                                                                                                                                                                                                                                                ; work         ;
;             |asj_altqmcpipe:ux000|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                           ; work         ;
;             |asj_dxx:ux002|                                                                             ; 12 (2)      ; 8 (2)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 3 (2)             ; 5 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002                                                                                                                                                                                                                                                                  ; work         ;
;                |lpm_add_sub:ux014|                                                                      ; 10 (0)      ; 6 (0)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 5 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014                                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_2uh:auto_generated|                                                          ; 10 (2)      ; 6 (2)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 5 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated                                                                                                                                                                                                                     ; work         ;
;                      |altshift_taps:pipeline_dffe_rtl_0|                                                ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0                                                                                                                                                                                   ; work         ;
;                         |shift_taps_a6m:auto_generated|                                                 ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated                                                                                                                                                     ; work         ;
;                            |altsyncram_vk31:altsyncram4|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 69          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4                                                                                                                         ; work         ;
;                            |cntr_6pf:cntr1|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1                                                                                                                                      ; work         ;
;             |asj_gam_dp:ux008|                                                                          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                                                               ; work         ;
;             |asj_nco_as_m_cen:ux0122|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:altsyncram_component0|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_1791:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated                                                                                                                                                                                        ; work         ;
;             |asj_nco_as_m_cen:ux0123|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                        ; work         ;
;                |altsyncram:altsyncram_component0|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_s691:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_s691:auto_generated                                                                                                                                                                                        ; work         ;
;             |asj_nco_as_m_dp_cen:ux0220|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_ai72:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 53248       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated                                                                                                                                                                                      ; work         ;
;             |asj_nco_mady_cen:m0|                                                                       ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                            ; work         ;
;                |altmult_add:ALTMULT_ADD_component|                                                      ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                          ; work         ;
;                   |mult_add_gpb2:auto_generated|                                                        ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated                                                                                                                                                                                             ; work         ;
;                      |ded_mult_rj51:ded_mult1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1                                                                                                                                                                     ; work         ;
;                      |ded_mult_rj51:ded_mult2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2                                                                                                                                                                     ; work         ;
;             |asj_nco_mob_w:blk0|                                                                        ; 31 (18)     ; 27 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 15 (2)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                             ; work         ;
;                |lpm_add_sub:lpm_add_sub_component|                                                      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                           ; work         ;
;                   |add_sub_i7l:auto_generated|                                                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated                                                                                                                                                                                                ; work         ;
;       |pll:pll_100|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|pll:pll_100                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component                                                                                                                                                                                                                                                                              ; work         ;
;    |pzdyqx:nabboc|                                                                                      ; 126 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 2 (0)             ; 70 (0)           ; |DE2_115_ADDA|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                    ; 126 (14)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (5)       ; 2 (2)             ; 70 (7)           ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                           ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                             ; work         ;
;             |LQYT7093:MBPH5020|                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                           ; work         ;
;          |KIFI3548:TPOO7242|                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                         ; work         ;
;          |LQYT7093:LRYQ7721|                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                         ; work         ;
;          |PUDL0439:ESUL0435|                                                                            ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DE2_115_ADDA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                         ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 693 (1)     ; 390 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (1)      ; 20 (0)            ; 370 (0)          ; |DE2_115_ADDA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 692 (631)   ; 390 (359)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (272)    ; 20 (19)           ; 370 (342)        ; |DE2_115_ADDA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 41 (41)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 12 (12)          ; |DE2_115_ADDA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |DE2_115_ADDA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 1230 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (1)      ; 738 (140)         ; 392 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1089 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 598 (0)           ; 392 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1089 (327)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (13)      ; 598 (305)         ; 392 (8)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 108 (108)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 20 (20)           ; 54 (54)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 390 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 224 (0)           ; 142 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 351 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 210 (0)           ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 209 (209)         ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 141 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 139 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 10 (0)            ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_1|                                                                     ; 1219 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 727 (139)         ; 403 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1079 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 588 (0)           ; 403 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1079 (327)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (13)      ; 588 (305)         ; 403 (8)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 98 (98)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 10 (10)           ; 64 (64)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 390 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 224 (0)           ; 143 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 351 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 211 (0)           ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (210)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 141 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 9 (0)             ; 2 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_2|                                                                     ; 1227 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (1)       ; 734 (140)         ; 396 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1086 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 594 (0)           ; 396 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1086 (324)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (15)      ; 594 (302)         ; 396 (6)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 108 (108)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 19 (19)           ; 59 (59)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 389 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 224 (0)           ; 142 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 350 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (0)           ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (210)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 140 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 10 (0)            ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_3|                                                                     ; 1229 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (1)       ; 736 (140)         ; 394 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1088 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 596 (0)           ; 394 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1088 (322)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (13)      ; 596 (300)         ; 394 (8)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 110 (110)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 21 (21)           ; 57 (57)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 391 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 226 (0)           ; 140 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 352 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 212 (0)           ; 138 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (210)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 142 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 138 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 10 (0)            ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_4|                                                                     ; 1226 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (1)       ; 733 (140)         ; 397 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1085 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 593 (0)           ; 397 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1085 (321)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (12)      ; 593 (300)         ; 397 (9)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 108 (108)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 18 (18)           ; 61 (61)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 392 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 226 (0)           ; 140 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 353 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 213 (0)           ; 137 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (210)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 143 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 3 (0)             ; 137 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 9 (0)             ; 2 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_5|                                                                     ; 1224 (141)  ; 1130 (140)                ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (1)       ; 731 (140)         ; 399 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1083 (0)    ; 990 (0)                   ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 591 (0)           ; 399 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1083 (321)  ; 990 (314)                 ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (12)      ; 591 (301)         ; 399 (9)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (47)           ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_4124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 143360      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 108 (108)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 19 (19)           ; 60 (60)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 389 (1)     ; 366 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 223 (0)           ; 143 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 350 (0)     ; 350 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (0)           ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 210 (210)   ; 210 (210)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 210 (210)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 140 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (24)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 9 (0)             ; 2 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 156 (10)    ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 140 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_igi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 70 (70)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |sld_signaltap:auto_signaltap_6|                                                                     ; 1402 (169)  ; 1298 (168)                ; 0 (0)         ; 172032      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (1)      ; 863 (167)         ; 435 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 1234 (0)    ; 1130 (0)                  ; 0 (0)         ; 172032      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 696 (0)           ; 435 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 1234 (383)  ; 1130 (370)                ; 0 (0)         ; 172032      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (14)     ; 696 (362)         ; 435 (7)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 47 (47)           ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 172032      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_e124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 172032      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_e124:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 106 (106)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 17 (17)           ; 58 (58)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 467 (2)     ; 436 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 268 (0)           ; 169 (1)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 422 (0)     ; 420 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 254 (0)           ; 167 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 252 (252)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 252 (252)         ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 170 (0)     ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 167 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 39 (29)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 10 (0)            ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 170 (10)    ; 154 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 154 (0)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_ngi:auto_generated|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ngi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 84 (84)     ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 84 (84)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_ADDA|sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLK_A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLK_B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OEB_A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OEB_B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OTR_A          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OTR_B          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK_A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK_B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_MODE           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_WRT_A          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_WRT_B          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OSC_SMA_ADC4       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_DAC4           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_DB[0]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[10]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[11]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[12]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[13]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[1]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[2]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[3]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[4]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[5]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[6]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[7]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[8]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[9]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[0]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[10]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[11]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[12]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[13]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[1]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[2]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[3]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[4]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[5]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[6]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[7]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[8]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[9]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SELETTORE          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SELETTORE_DEMUX[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SELETTORE_DEMUX[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                ;                   ;         ;
; ADC_OTR_A                                                                                                                                                                                                ;                   ;         ;
; ADC_OTR_B                                                                                                                                                                                                ;                   ;         ;
; OSC_SMA_ADC4                                                                                                                                                                                             ;                   ;         ;
; SMA_DAC4                                                                                                                                                                                                 ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                 ;                   ;         ;
; ADC_DB[0]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3   ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[0]~12                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[0]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[0]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[0]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[0]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[0]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[0]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[0]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[0]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[0]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[0]~feeder                                                                                                                                       ; 1                 ; 6       ;
; ADC_DB[10]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~15  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[10]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[1]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[1]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[1]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[1]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[1]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[1]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[1]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[1]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[1]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[1]~feeder                                                                                                                                          ; 0                 ; 6       ;
; ADC_DB[11]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~16  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[11]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[2]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[2]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[2]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[2]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[2]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[2]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[2]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[2]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[2]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[2]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DB[12]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[12]~1                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~17  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[12]~0                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[12]~1                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[12]~1                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[3]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[3]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[3]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[3]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[3]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[3]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[3]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[3]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[3]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[3]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]~feeder                                                                                                                                          ; 1                 ; 6       ;
; ADC_DB[13]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[13]~13                                                                                                                                       ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~18  ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[4]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[4]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[4]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[4]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[4]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[4]~feeder                                                                                                                                          ; 0                 ; 6       ;
; ADC_DB[1]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~6   ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[1]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[5]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[5]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[5]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[5]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[5]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[5]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[5]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[5]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[5]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[5]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DB[2]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~7   ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[2]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[6]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[6]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[6]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[6]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[6]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[6]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[6]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[6]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[6]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[6]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DB[3]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~8   ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[3]~9                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[7]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[7]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[7]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[7]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[7]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[7]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[7]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[7]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[7]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[7]~feeder                                                                                                                                       ; 1                 ; 6       ;
; ADC_DB[4]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~9   ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[4]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[8]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[8]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[8]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[8]~feeder                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[8]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[8]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DB[5]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~10  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[5]~8                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[5]~7                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[5]~8                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[5]~8                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[9]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[9]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[9]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[9]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[9]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[9]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[9]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[9]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[9]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[9]~feeder                                                                                                                                          ; 1                 ; 6       ;
; ADC_DB[6]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~11  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[6]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[10]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[10]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[10]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[10]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[10]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[10]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[10]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[10]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[10]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[10]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[10]~feeder                                                                                                                                         ; 0                 ; 6       ;
; ADC_DB[7]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~12  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[7]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[11]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[11]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[11]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[11]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[11]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[11]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[11]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[11]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[11]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[11]~feeder                                                                                                                                         ; 0                 ; 6       ;
; ADC_DB[8]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~13  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[8]~5                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[8]~4                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[8]~5                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[8]~5                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[12]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[12]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[12]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[12]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[12]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[12]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[12]~feeder                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[12]~feeder                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[12]~feeder                                                                                                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[12]~feeder                                                                                                                                         ; 1                 ; 6       ;
; ADC_DB[9]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~14  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[9]~3                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_trigger_in_reg[13]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_3|acq_data_in_reg[13]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_trigger_in_reg[13]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[13]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[13]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_4|acq_data_in_reg[13]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_data_in_reg[13]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_5|acq_trigger_in_reg[13]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_data_in_reg[13]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_2|acq_trigger_in_reg[13]~feeder                                                                                                                                      ; 0                 ; 6       ;
; ADC_DA[0]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[0]~12                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[0]~13                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[0]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[0]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[14]~feeder                                                                                                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[14]~feeder                                                                                                                                         ; 1                 ; 6       ;
; ADC_DA[10]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~15 ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[10]~3                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[10]~2                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[10]~3                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[10]~3                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[15]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[1]~feeder                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[1]~feeder                                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[15]~feeder                                                                                                                                      ; 1                 ; 6       ;
; ADC_DA[11]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~16 ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[11]~2                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[11]~1                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[11]~2                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[11]~2                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[2]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[16]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[16]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[2]~feeder                                                                                                                                          ; 1                 ; 6       ;
; ADC_DA[12]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~17 ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[12]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[3]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[17]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[3]~feeder                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[17]~feeder                                                                                                                                      ; 0                 ; 6       ;
; ADC_DA[13]                                                                                                                                                                                               ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[13]~13                                                                                                                                       ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~18 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[4]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[18]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[18]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[4]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DA[1]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~6  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[1]~12                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[1]~11                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[1]~12                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[1]~12                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[5]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[5]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[19]                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[19]                                                                                                                                                ; 1                 ; 6       ;
; ADC_DA[2]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~7  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[2]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[6]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[20]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[20]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[6]~feeder                                                                                                                                       ; 0                 ; 6       ;
; ADC_DA[3]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~8  ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[3]~9                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[3]~10                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[7]                                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[7]                                                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[21]~feeder                                                                                                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[21]~feeder                                                                                                                                         ; 1                 ; 6       ;
; ADC_DA[4]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~9  ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[4]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[8]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[8]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[22]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[22]                                                                                                                                                ; 0                 ; 6       ;
; ADC_DA[5]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~10 ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[5]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[9]                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[9]                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[23]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[23]~feeder                                                                                                                                         ; 0                 ; 6       ;
; ADC_DA[6]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~11 ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[6]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[10]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[10]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[24]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[24]                                                                                                                                                ; 0                 ; 6       ;
; ADC_DA[7]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~12 ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[7]~6                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[7]~5                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[7]~6                                                                                                                                         ; 1                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[7]~6                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[25]                                                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[11]~feeder                                                                                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[11]~feeder                                                                                                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[25]~feeder                                                                                                                                      ; 1                 ; 6       ;
; ADC_DA[8]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~13 ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[8]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[12]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[26]                                                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[12]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[26]~feeder                                                                                                                                         ; 0                 ; 6       ;
; ADC_DA[9]                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~14 ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[9]~3                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[13]                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[13]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_trigger_in_reg[27]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_6|acq_data_in_reg[27]~feeder                                                                                                                                         ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                 ;                   ;         ;
; SELETTORE                                                                                                                                                                                                ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[3]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_0[0]~13                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[12]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[11]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[10]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[9]~3                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[8]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[7]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[6]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[5]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[4]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[3]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[2]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[1]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[0]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_1[13]~13                                                                                                                                       ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[3]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_2[0]~13                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[13]~0                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[12]~1                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[11]~2                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[10]~3                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[9]~4                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[8]~5                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[7]~6                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[6]~7                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[5]~8                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[4]~9                                                                                                                                         ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[3]~10                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[2]~11                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[1]~12                                                                                                                                        ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Data_out_3[0]~13                                                                                                                                        ; 0                 ; 6       ;
; SELETTORE_DEMUX[0]                                                                                                                                                                                       ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~0                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~1                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~2                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~3                                                                                                                                              ; 0                 ; 6       ;
; SELETTORE_DEMUX[1]                                                                                                                                                                                       ;                   ;         ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~0                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~1                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~2                                                                                                                                              ; 0                 ; 6       ;
;      - DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~3                                                                                                                                              ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                            ; PIN_Y2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]~19                                                                                                 ; LCCOMB_X63_Y37_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~11                                                         ; LCCOMB_X68_Y35_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~2                                                     ; LCCOMB_X68_Y35_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]~19                                                                                                ; LCCOMB_X73_Y37_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~11                                                        ; LCCOMB_X68_Y35_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~2                                                    ; LCCOMB_X68_Y35_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]~19                                                                                                ; LCCOMB_X62_Y39_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~11                                                        ; LCCOMB_X62_Y39_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~2                                                    ; LCCOMB_X62_Y39_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[8]~19                                                                                                ; LCCOMB_X70_Y44_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~11                                                        ; LCCOMB_X70_Y44_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2                                                    ; LCCOMB_X70_Y44_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                    ; LCCOMB_X70_Y37_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~3                                                         ; LCCOMB_X66_Y33_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2                                                    ; LCCOMB_X66_Y33_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                    ; LCCOMB_X69_Y39_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~2                                                         ; LCCOMB_X69_Y39_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~2                                                    ; LCCOMB_X69_Y39_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                                                    ; FF_X87_Y38_N9      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                                             ; FF_X90_Y36_N11     ; 798     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                                           ; FF_X87_Y38_N21     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                                               ; LCCOMB_X79_Y32_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~3                                                                                             ; LCCOMB_X79_Y32_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~4                                                                                             ; LCCOMB_X74_Y37_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                                                       ; FF_X79_Y32_N25     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                                                         ; FF_X79_Y32_N13     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                                              ; LCCOMB_X76_Y45_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                                             ; LCCOMB_X83_Y45_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                                                   ; FF_X95_Y47_N1      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                                            ; FF_X95_Y47_N23     ; 830     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                                          ; FF_X95_Y47_N25     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                                              ; LCCOMB_X79_Y38_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~3                                                                                            ; LCCOMB_X79_Y38_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~4                                                                                            ; LCCOMB_X94_Y46_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                                                      ; FF_X79_Y38_N9      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                                                        ; FF_X79_Y38_N21     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                                             ; LCCOMB_X92_Y47_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                                            ; LCCOMB_X98_Y48_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                                                   ; FF_X35_Y27_N19     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                                            ; FF_X35_Y27_N21     ; 1089    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                                          ; FF_X35_Y27_N23     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_2                                                                                                                                                          ; FF_X42_Y34_N11     ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                                              ; LCCOMB_X55_Y30_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~3                                                                                            ; LCCOMB_X55_Y30_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~4                                                                                            ; LCCOMB_X49_Y28_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                                                      ; FF_X55_Y30_N31     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                                                        ; FF_X55_Y30_N15     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                                             ; LCCOMB_X58_Y37_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                                            ; LCCOMB_X55_Y27_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                                                         ; FF_X63_Y47_N17     ; 473     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                                                  ; FF_X61_Y50_N23     ; 1172    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                                                ; FF_X61_Y50_N9      ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                                                    ; LCCOMB_X73_Y32_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~3                                                                                                  ; LCCOMB_X73_Y32_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|_~4                                                                                                  ; LCCOMB_X66_Y46_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                                                            ; FF_X73_Y32_N17     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                                                              ; FF_X73_Y32_N29     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                                                   ; LCCOMB_X54_Y44_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                                                  ; LCCOMB_X56_Y52_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]~19                                                                                          ; LCCOMB_X58_Y41_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~10                                                  ; LCCOMB_X58_Y41_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~2                                              ; LCCOMB_X58_Y41_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[7]~19                                                                                          ; LCCOMB_X73_Y42_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~10                                                  ; LCCOMB_X73_Y42_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~2                                              ; LCCOMB_X73_Y42_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~19                                                                                          ; LCCOMB_X77_Y41_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~10                                                  ; LCCOMB_X77_Y41_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~2                                              ; LCCOMB_X77_Y41_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~19                                                                                         ; LCCOMB_X61_Y36_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~10                                                  ; LCCOMB_X70_Y37_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2                                              ; LCCOMB_X57_Y38_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk0                                                                                                                                                                                                                                       ; PLL_1              ; 14087   ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0     ; 3824    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0     ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                 ; LCCOMB_X60_Y1_N28  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                 ; FF_X75_Y10_N27     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                 ; FF_X75_Y10_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                 ; FF_X73_Y10_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                 ; FF_X73_Y10_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                 ; FF_X72_Y10_N3      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                 ; FF_X72_Y10_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                 ; FF_X68_Y9_N9       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                 ; FF_X58_Y1_N25      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                              ; FF_X60_Y1_N7       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                    ; LCCOMB_X75_Y10_N4  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                             ; LCCOMB_X61_Y42_N6  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                          ; LCCOMB_X61_Y42_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                               ; FF_X65_Y42_N15     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                              ; FF_X61_Y42_N17     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y42_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y42_N6  ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                              ; LCCOMB_X65_Y42_N26 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                              ; LCCOMB_X61_Y42_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X68_Y36_N7      ; 321     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X61_Y40_N0  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X61_Y40_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X69_Y38_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X69_Y38_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][0]~86                                                                                                                                                                                                                     ; LCCOMB_X61_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][0]~95                                                                                                                                                                                                                     ; LCCOMB_X61_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][0]~104                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][4]                                                                                                                                                                                                                        ; FF_X61_Y34_N9      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][7]                                                                                                                                                                                                                        ; FF_X61_Y34_N31     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][0]~113                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][4]                                                                                                                                                                                                                        ; FF_X59_Y37_N25     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][7]                                                                                                                                                                                                                        ; FF_X59_Y37_N23     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][0]~122                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][4]                                                                                                                                                                                                                        ; FF_X60_Y38_N17     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][7]                                                                                                                                                                                                                        ; FF_X60_Y38_N15     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][0]~131                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][4]                                                                                                                                                                                                                        ; FF_X66_Y36_N9      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][7]                                                                                                                                                                                                                        ; FF_X66_Y36_N23     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][0]~140                                                                                                                                                                                                                    ; LCCOMB_X62_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][4]                                                                                                                                                                                                                        ; FF_X67_Y43_N9      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][7]                                                                                                                                                                                                                        ; FF_X67_Y43_N23     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][0]~149                                                                                                                                                                                                                    ; LCCOMB_X61_Y37_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][4]                                                                                                                                                                                                                        ; FF_X67_Y34_N9      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][7]                                                                                                                                                                                                                        ; FF_X67_Y34_N15     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][0]~158                                                                                                                                                                                                                    ; LCCOMB_X62_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][4]                                                                                                                                                                                                                        ; FF_X66_Y40_N17     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][7]                                                                                                                                                                                                                        ; FF_X66_Y40_N31     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; LCCOMB_X61_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~23                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~32                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]~41                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][0]~50                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][0]~59                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][0]~68                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][0]~77                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~47                                                                                                                                                                                                                        ; LCCOMB_X62_Y41_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]~72                                                                                                                                                                                                                       ; LCCOMB_X69_Y41_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                  ; LCCOMB_X69_Y38_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                  ; LCCOMB_X69_Y38_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~7                                                                                                                                                                                                                            ; LCCOMB_X68_Y36_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[10][0]~85                                                                                                                                                                                                              ; LCCOMB_X62_Y38_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[11][0]~94                                                                                                                                                                                                              ; LCCOMB_X62_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[12][0]~103                                                                                                                                                                                                             ; LCCOMB_X62_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[13][0]~112                                                                                                                                                                                                             ; LCCOMB_X62_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[14][0]~121                                                                                                                                                                                                             ; LCCOMB_X62_Y38_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[15][0]~130                                                                                                                                                                                                             ; LCCOMB_X62_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[16][0]~139                                                                                                                                                                                                             ; LCCOMB_X62_Y44_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[17][0]~148                                                                                                                                                                                                             ; LCCOMB_X62_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[18][0]~157                                                                                                                                                                                                             ; LCCOMB_X62_Y44_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                ; LCCOMB_X62_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~13                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~31                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[5][0]~40                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[6][0]~49                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[7][0]~58                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[8][0]~67                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[9][0]~76                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                                                                                 ; LCCOMB_X57_Y33_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[6]~28                                                                                                                                                                                            ; LCCOMB_X58_Y33_N6  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[6]~29                                                                                                                                                                                            ; LCCOMB_X57_Y33_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X68_Y36_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                                          ; LCCOMB_X68_Y37_N4  ; 150     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X68_Y36_N3      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; FF_X62_Y41_N25     ; 146     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X62_Y41_N17     ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X68_Y36_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X68_Y37_N9      ; 142     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X63_Y26_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X63_Y26_N18 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X63_Y22_N19     ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X66_Y25_N14 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X60_Y30_N1      ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X66_Y25_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X66_Y25_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X62_Y31_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X60_Y30_N28 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X62_Y30_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X62_Y31_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X59_Y31_N26 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X62_Y30_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X65_Y30_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                ; LCCOMB_X65_Y30_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X65_Y32_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X65_Y32_N26 ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X86_Y29_N18 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X86_Y29_N24 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X96_Y29_N9      ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X74_Y29_N10 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X68_Y26_N1      ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X87_Y29_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X87_Y29_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X87_Y31_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X81_Y29_N22 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X89_Y28_N24 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X87_Y31_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X84_Y31_N14 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X89_Y28_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X76_Y31_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                ; LCCOMB_X76_Y31_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X81_Y29_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X81_Y29_N20 ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X48_Y43_N10 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X45_Y45_N16 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X52_Y43_N29     ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X50_Y44_N18 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X50_Y46_N1      ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X50_Y44_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X50_Y44_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X45_Y42_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X50_Y46_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X45_Y49_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X45_Y42_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X46_Y46_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X45_Y49_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X60_Y44_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                ; LCCOMB_X60_Y44_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X53_Y43_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X53_Y43_N14 ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X68_Y48_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X68_Y48_N10 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X73_Y49_N27     ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X73_Y49_N18 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X61_Y44_N17     ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X73_Y49_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X73_Y49_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X69_Y45_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X70_Y45_N30 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X67_Y45_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X69_Y45_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X67_Y49_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X67_Y45_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~12                                                                                                                                                     ; LCCOMB_X70_Y45_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                ; LCCOMB_X70_Y45_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X70_Y45_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X65_Y48_N30 ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X83_Y47_N26 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X83_Y47_N28 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X87_Y48_N19     ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X87_Y49_N24 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X66_Y38_N23     ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X87_Y49_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X87_Y49_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X88_Y46_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X81_Y47_N18 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X90_Y45_N14 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X88_Y46_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X91_Y43_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X90_Y45_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~12                                                                                                                                                     ; LCCOMB_X81_Y47_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~7                                                                                                                                                 ; LCCOMB_X81_Y47_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X81_Y47_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X81_Y47_N4  ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X56_Y26_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X56_Y26_N4  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X56_Y26_N9      ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X62_Y25_N28 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X58_Y23_N1      ; 418     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X60_Y24_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X59_Y24_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X56_Y23_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X58_Y23_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X58_Y23_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X56_Y23_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X58_Y21_N0  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X58_Y23_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X63_Y33_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                ; LCCOMB_X63_Y33_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X63_Y33_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X63_Y33_N22 ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X72_Y40_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X72_Y40_N4  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X72_Y40_N25     ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X75_Y41_N16 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X58_Y40_N9      ; 474     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X74_Y41_N12 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X75_Y41_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X75_Y39_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X72_Y39_N0  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ngi:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X56_Y39_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X75_Y39_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X74_Y39_N4  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X56_Y39_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~13                                                                                                                                                     ; LCCOMB_X72_Y39_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~7                                                                                                                                                 ; LCCOMB_X72_Y39_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X76_Y39_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X76_Y39_N10 ; 277     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk0                                                         ; PLL_1             ; 14087   ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk1                                                         ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y37_N0    ; 3824    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0   ; LCCOMB_X60_Y1_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7   ; FF_X58_Y1_N25     ; 20      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                 ; FF_X68_Y36_N7     ; 321     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell            ; LCCOMB_X68_Y37_N4 ; 150     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X60_Y30_N1     ; 418     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X68_Y26_N1     ; 418     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X50_Y46_N1     ; 418     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X61_Y44_N17    ; 418     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X66_Y38_N23    ; 418     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X58_Y23_N1     ; 418     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X58_Y40_N9     ; 474     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                        ; 1172    ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                  ; 1089    ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                  ; 830     ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup                                                                                                                                   ; 798     ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_2                                                                                                                                ; 500     ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                ; 500     ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                ; 500     ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                 ; 500     ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg~SynDup_1                                                                                                                                      ; 500     ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                         ; 500     ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                         ; 500     ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                          ; 500     ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_controller_fir_130:intf_ctrl|stall_reg                                                                                                                                               ; 474     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                          ; 327     ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 277     ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                             ; 235     ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                       ; 213     ;
; ~GND                                                                                                                                                                                                                                                                      ; 180     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                             ; 158     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                          ; 146     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                         ; 142     ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 85      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                              ; 82      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                             ; 71      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                          ; 62      ;
; SELETTORE~input                                                                                                                                                                                                                                                           ; 56      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_dxx_g:ux001|dxxrv[4]                                                                                                                                                                                            ; 49      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                 ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                 ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                 ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                 ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                 ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                 ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                 ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                 ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                ; 40      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                   ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                 ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[12]                                                                                                                                                                                                ; 38      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                 ; 34      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                              ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][7]                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][7]                                                                                                                                                                                              ; 30      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 29      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                  ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][4]                                                                                                                                                                                              ; 28      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                         ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][4]                                                                                                                                                                                              ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][4]                                                                                                                                                                                              ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][4]                                                                                                                                                                                              ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][4]                                                                                                                                                                                              ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][4]                                                                                                                                                                                              ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][4]                                                                                                                                                                                              ; 25      ;
; sld_signaltap:auto_signaltap_6|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_5|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_4|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_3|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_2|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_1|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                      ; 24      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 22      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 22      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[13]                                                                                                                                                            ; 22      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                              ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                               ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                               ; 20      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                         ; 20      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                         ; 20      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                         ; 20      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                         ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[13]                                                                                                                                                            ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[12]                                                                                                                                                            ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[11]                                                                                                                                                            ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[10]                                                                                                                                                            ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[9]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[8]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[7]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[6]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[5]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[4]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[3]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[2]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[1]                                                                                                                                                             ; 20      ;
; DE2_115_ADDA_TOP:U1|lpm_add:lpm|lpm_add_sub:lpm_add_sub_component|add_sub_0hj:auto_generated|pipeline_dffe[0]                                                                                                                                                             ; 20      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]  ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                    ; 19      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[13]                                                                                                                                                                    ; 19      ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                ; 19      ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                               ; 19      ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                               ; 19      ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                               ; 19      ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                                                                                 ; 19      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                         ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                      ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                             ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~7                                                                                                                                                                                                  ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]~2                                                                                                                                                                                             ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                             ; 18      ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                                                                                 ; 18      ;
; ADC_DB[9]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[8]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[7]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[6]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[5]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[4]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[3]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[2]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[1]~input                                                                                                                                                                                                                                                           ; 17      ;
; ADC_DB[13]~input                                                                                                                                                                                                                                                          ; 17      ;
; ADC_DB[12]~input                                                                                                                                                                                                                                                          ; 17      ;
; ADC_DB[11]~input                                                                                                                                                                                                                                                          ; 17      ;
; ADC_DB[10]~input                                                                                                                                                                                                                                                          ; 17      ;
; ADC_DB[0]~input                                                                                                                                                                                                                                                           ; 17      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                  ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][2]                                                                                                                                                                                              ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                              ; 16      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|mac_tl:Umtl|neinyesfmd~29                                                                                                                                                                ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                             ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                          ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][2]                                                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][2]                                                                                                                                                                                               ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                    ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[0]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[1]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[2]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[3]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[4]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[5]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[6]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[7]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[8]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[9]                                                                                                                                                                     ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[10]                                                                                                                                                                    ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[11]                                                                                                                                                                    ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_18_sym_add|res[12]                                                                                                                                                                    ; 15      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                  ; 15      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                  ; 15      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|mac_tl:Umtl|neinyesfmd~28                                                                                                                                                                ; 15      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                   ; 15      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|mac_tl:Umtl|neinyesfmd~28                                                                                                                                                                 ; 15      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|stall_controller_comb~0                                                                                                                                        ; 15      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                        ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~3                                                                                                                                                                                                                      ; 14      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~2                                                                                                                                                                                                                      ; 14      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                     ; 14      ;
; DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~1                                                                                                                                                                                                                      ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|data_take                                                                                                                                                          ; 14      ;
; DE2_115_ADDA_TOP:U1|demux_filter:comb_108|Decoder0~0                                                                                                                                                                                                                      ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[0]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[1]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[2]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[3]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[4]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[5]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[6]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[7]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[8]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[9]                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[10]                                                                                                                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[11]                                                                                                                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_18_sym_add|res[12]                                                                                                                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[9]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[8]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[5]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[4]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[3]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[2]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[1]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[0]                                                                                                                                                                                 ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                              ; 14      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                              ; 14      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                               ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|sink_state.run1                                                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|empty_dff                                                                  ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|mac_tl:Umtl|neinyesfmd~27                                                                                                                                                                        ; 14      ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                          ; 14      ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                          ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_source_fir_130:source|Mux1~0                                                                                                                                                         ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[14]                                                                                                                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[14]                                                                                                                                                            ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                                                ; 14      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rnd_dat:Urnd|full_dat[30]~28                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rnd_dat:Urnd|full_dat[29]~28                                                                                                                                                             ; 14      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rnd_dat:Urnd|full_dat[29]~28                                                                                                                                                              ; 14      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rnd_dat:Urnd|full_dat[28]~28                                                                                                                                                                     ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[9]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[8]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[7]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[6]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[5]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[4]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[3]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[2]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[1]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[12]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[11]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[10]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[0]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[9]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[8]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[7]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[6]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[5]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[4]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[3]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[2]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[1]                                                                                                                    ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[12]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[11]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[10]                                                                                                                   ; 14      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_i7l:auto_generated|pipeline_dffe[0]                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~37                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~31                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~30                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~20                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~6                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                          ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                  ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                        ; 13      ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]~19                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]~19                                                                      ; 13      ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[8]~19                                                                      ; 13      ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]~19                                                                      ; 13      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~19                                                               ; 13      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~19                                                                ; 13      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[7]~19                                                                ; 13      ;
; DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]~19                                                                ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[11]                                                                                                                                                                                      ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[10]                                                                                                                                                                                      ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[9]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[8]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[7]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[6]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[5]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[4]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[3]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[2]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[1]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[0]                                                                                                                                                                                       ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[0]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[1]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[2]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[3]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[4]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[5]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[6]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[7]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[8]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[9]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[10]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[11]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[12]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[13]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[14]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                                            ; 13      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[0]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[1]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[2]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[3]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[4]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[5]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[6]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[7]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[8]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[9]                                                                                                                                                                     ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[10]                                                                                                                                                                    ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[11]                                                                                                                                                                    ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[12]                                                                                                                                                                    ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[13]                                                                                                                                                                    ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                                                ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                                                ; 13      ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                                                 ; 13      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|rnd_dat:Urnd|full_dat[29]~26                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|rnd_dat:Urnd|full_dat[28]~26                                                                                                                                                             ; 13      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|rnd_dat:Urnd|full_dat[28]~26                                                                                                                                                              ; 13      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|rnd_dat:Urnd|full_dat[27]~26                                                                                                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~34                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~19                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~13                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~12                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~9                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                         ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[0]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[0]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[1]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[1]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[2]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[2]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[3]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[3]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[4]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[4]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[5]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[5]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[6]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[6]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[7]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[7]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[8]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[8]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[9]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[9]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[10]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[10]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[11]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[11]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[12]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[12]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[13]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[13]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_9_sym_add|res[14]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_8_sym_add|res[14]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[0]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[1]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[2]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[3]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[4]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[5]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[6]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[7]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[8]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[9]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[10]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[11]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[12]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[13]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_14_sym_add|res[14]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[0]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[1]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[2]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[3]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[4]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[5]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[6]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[7]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[8]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[9]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[10]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[11]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[12]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_16_sym_add|res[13]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                                            ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[0]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[1]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[2]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[3]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[4]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[5]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[6]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[7]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[8]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[9]                                                                                                                                                               ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[10]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[11]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[12]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[13]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_11_sym_add|res[14]                                                                                                                                                             ; 12      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_9_sym_add|res[14]                                                                                                                                                              ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                                                     ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                                                    ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                                                    ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                                                    ; 12      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                                                    ; 12      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                 ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                           ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~42                                                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~38                                                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[6]                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[7]                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                           ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_10_sym_add|res[14]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[0]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[2]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[3]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[4]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[5]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[6]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[7]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[8]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[9]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[10]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[11]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[12]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_15_sym_add|res[13]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                                            ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                                              ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|fir01_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                                             ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[13]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[0]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[1]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[2]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[3]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[4]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[5]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[6]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[7]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[8]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[9]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[10]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[11]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[12]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[13]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_14_sym_add|res[14]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_11_sym_add|res[14]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[0]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[1]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[2]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[3]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[4]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[5]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[6]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[7]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[8]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[9]                                                                                                                                                                     ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[10]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[11]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_16_sym_add|res[12]                                                                                                                                                                    ; 11      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_15_sym_add|res[14]                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                           ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                  ; 10      ;
; DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                               ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[0]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[1]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[2]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[3]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[4]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[5]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[6]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[7]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[8]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[9]                                                                                                                                                              ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[10]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[11]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[12]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[13]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_3_sym_add|res[14]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[14]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_5_sym_add|res[14]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_9_sym_add|res[14]                                                                                                                                                             ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[14]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[0]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[1]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[2]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[3]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[4]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[5]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[6]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[7]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[8]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[9]                                                                                                                                                                     ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[10]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[11]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[12]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_12_sym_add|res[13]                                                                                                                                                                    ; 10      ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|sadd_cen:U_17_sym_add|res[14]                                                                                                                                                                    ; 10      ;
; ADC_DA[9]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[8]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[7]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[6]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[5]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[4]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[3]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[2]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[1]~input                                                                                                                                                                                                                                                           ; 9       ;
; ADC_DA[13]~input                                                                                                                                                                                                                                                          ; 9       ;
; ADC_DA[12]~input                                                                                                                                                                                                                                                          ; 9       ;
; ADC_DA[11]~input                                                                                                                                                                                                                                                          ; 9       ;
; ADC_DA[10]~input                                                                                                                                                                                                                                                          ; 9       ;
; ADC_DA[0]~input                                                                                                                                                                                                                                                           ; 9       ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~13                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[18][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[17][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[16][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[15][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[14][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[13][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][1]                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                   ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_18_sym_add|res[13]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                                ; 9       ;
; DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                             ; 9       ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                               ; 9       ;
; DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                            ; 9       ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                               ; 9       ;
; DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                            ; 9       ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                               ; 9       ;
; DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                            ; 9       ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                            ; 9       ;
; DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                                               ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[14]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[12]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[13]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[14]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[0]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[1]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[2]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[3]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[4]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[5]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[6]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[7]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[8]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[9]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[10]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[11]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[12]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_2_sym_add|res[13]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_1_sym_add|res[14]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[0]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[1]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[2]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[3]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[4]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[5]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[6]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[7]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[8]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[9]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[10]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[11]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[12]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_7_sym_add|res[13]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[0]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[1]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[2]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[3]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[4]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[5]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[6]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[7]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[8]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[9]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[10]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_13_sym_add|res[11]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[0]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[1]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[2]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[3]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[4]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[5]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[6]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[7]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[12]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[8]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[9]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[10]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[11]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|fir11_st:fircore|sadd_cen:U_17_sym_add|res[13]                                                                                                                                                            ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_9_sym_add|res[13]                                                                                                                                                             ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[0]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[0]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[1]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[1]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[2]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[2]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[3]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[3]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[4]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[4]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[5]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[5]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_3_sym_add|res[6]                                                                                                                                                              ; 9       ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|fir10_st:fircore|sadd_cen:U_7_sym_add|res[6]                                                                                                                                                              ; 9       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF             ; Location                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; DE2_115_ADDA_TOP:U1|fir01:low_pass_01|fir01_ast:fir01_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1    ; None            ; M9K_X78_Y33_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|fir10:high_pass_10|fir10_ast:fir10_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1    ; None            ; M9K_X78_Y40_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|fir11:band_pass_11|fir11_ast:fir11_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1    ; None            ; M9K_X51_Y33_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|auk_dspip_avalon_streaming_sink_fir_130:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ehh1:auto_generated|a_dpfifo_7s81:dpfifo|altsyncram_ssf1:FIFOram|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 1    ; None            ; M9K_X64_Y43_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|fir:no_filter_00|fir_ast:fir_ast_inst|fir_st:fircore|tdl_da_lc:Utdldalc0n|altshift_taps:data_out_rtl_0|shift_taps_nnm:auto_generated|altsyncram_0l31:altsyncram4|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 14           ; 3            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 42     ; 3                           ; 14                          ; 3                           ; 14                          ; 42                  ; 1    ; None            ; M9K_X64_Y53_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 53248  ; 4096                        ; 13                          ; --                          ; --                          ; 53248               ; 7    ; nco91_sin_f.hex ; M9K_X78_Y59_N0, M9K_X78_Y56_N0, M9K_X78_Y58_N0, M9K_X104_Y52_N0, M9K_X104_Y56_N0, M9K_X104_Y54_N0, M9K_X104_Y57_N0                                                                                                                                                                                                                             ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_s691:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 53248  ; 4096                        ; 13                          ; --                          ; --                          ; 53248               ; 7    ; nco91_cos_f.hex ; M9K_X104_Y57_N0, M9K_X104_Y55_N0, M9K_X78_Y55_N0, M9K_X104_Y59_N0, M9K_X104_Y58_N0, M9K_X104_Y53_N0, M9K_X78_Y53_N0                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 13           ; 4096         ; 13           ; yes                    ; yes                     ; yes                    ; yes                     ; 53248  ; 4096                        ; 13                          ; 4096                        ; 13                          ; 53248               ; 7    ; nco91_sin_c.hex ; M9K_X64_Y56_N0, M9K_X64_Y54_N0, M9K_X78_Y54_N0, M9K_X64_Y55_N0, M9K_X64_Y57_N0, M9K_X64_Y58_N0, M9K_X78_Y57_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_2uh:auto_generated|altshift_taps:pipeline_dffe_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 23           ; 3            ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 69     ; 3                           ; 23                          ; 3                           ; 23                          ; 69                  ; 1    ; None            ; M9K_X51_Y57_N0                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 53248  ; 4096                        ; 13                          ; --                          ; --                          ; 53248               ; 7    ; nco91_sin_f.hex ; M9K_X15_Y57_N0, M9K_X15_Y55_N0, M9K_X37_Y55_N0, M9K_X15_Y54_N0, M9K_X15_Y56_N0, M9K_X37_Y54_N0, M9K_X15_Y53_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_s691:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 53248  ; 4096                        ; 13                          ; --                          ; --                          ; 53248               ; 7    ; nco91_cos_f.hex ; M9K_X15_Y53_N0, M9K_X15_Y58_N0, M9K_X37_Y58_N0, M9K_X37_Y53_N0, M9K_X37_Y59_N0, M9K_X37_Y57_N0, M9K_X37_Y56_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 13           ; 4096         ; 13           ; yes                    ; yes                     ; yes                    ; yes                     ; 53248  ; 4096                        ; 13                          ; 4096                        ; 13                          ; 53248               ; 7    ; nco91_sin_c.hex ; M9K_X51_Y53_N0, M9K_X51_Y52_N0, M9K_X51_Y56_N0, M9K_X51_Y58_N0, M9K_X51_Y55_N0, M9K_X51_Y54_N0, M9K_X51_Y59_N0                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X51_Y28_N0, M9K_X51_Y26_N0, M9K_X51_Y27_N0, M9K_X51_Y30_N0, M9K_X64_Y28_N0, M9K_X64_Y29_N0, M9K_X64_Y32_N0, M9K_X64_Y30_N0, M9K_X51_Y32_N0, M9K_X64_Y26_N0, M9K_X51_Y31_N0, M9K_X64_Y31_N0, M9K_X51_Y29_N0, M9K_X64_Y27_N0, M9K_X37_Y31_N0, M9K_X37_Y29_N0, M9K_X37_Y30_N0, M9K_X37_Y26_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X104_Y32_N0, M9K_X104_Y31_N0, M9K_X104_Y29_N0, M9K_X104_Y26_N0, M9K_X104_Y30_N0, M9K_X104_Y27_N0, M9K_X104_Y24_N0, M9K_X104_Y25_N0, M9K_X78_Y24_N0, M9K_X78_Y26_N0, M9K_X78_Y28_N0, M9K_X78_Y25_N0, M9K_X78_Y30_N0, M9K_X78_Y32_N0, M9K_X78_Y27_N0, M9K_X78_Y29_N0, M9K_X78_Y31_N0, M9K_X104_Y28_N0                                        ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X51_Y45_N0, M9K_X51_Y48_N0, M9K_X51_Y47_N0, M9K_X51_Y44_N0, M9K_X37_Y45_N0, M9K_X51_Y50_N0, M9K_X51_Y46_N0, M9K_X51_Y51_N0, M9K_X51_Y49_N0, M9K_X37_Y48_N0, M9K_X37_Y49_N0, M9K_X37_Y50_N0, M9K_X37_Y51_N0, M9K_X37_Y44_N0, M9K_X51_Y43_N0, M9K_X37_Y43_N0, M9K_X37_Y47_N0, M9K_X37_Y46_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X78_Y51_N0, M9K_X78_Y43_N0, M9K_X78_Y50_N0, M9K_X64_Y48_N0, M9K_X78_Y47_N0, M9K_X64_Y50_N0, M9K_X64_Y49_N0, M9K_X64_Y44_N0, M9K_X64_Y45_N0, M9K_X64_Y46_N0, M9K_X64_Y52_N0, M9K_X64_Y42_N0, M9K_X64_Y47_N0, M9K_X78_Y49_N0, M9K_X78_Y52_N0, M9K_X78_Y46_N0, M9K_X78_Y48_N0, M9K_X64_Y51_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X104_Y47_N0, M9K_X104_Y38_N0, M9K_X104_Y51_N0, M9K_X104_Y50_N0, M9K_X104_Y46_N0, M9K_X104_Y45_N0, M9K_X104_Y49_N0, M9K_X104_Y40_N0, M9K_X104_Y48_N0, M9K_X78_Y45_N0, M9K_X78_Y42_N0, M9K_X78_Y44_N0, M9K_X78_Y41_N0, M9K_X104_Y39_N0, M9K_X104_Y44_N0, M9K_X104_Y42_N0, M9K_X104_Y43_N0, M9K_X104_Y41_N0                                   ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 70           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; no                      ; 143360 ; 2048                        ; 70                          ; 2048                        ; 70                          ; 143360              ; 18   ; None            ; M9K_X64_Y25_N0, M9K_X64_Y20_N0, M9K_X78_Y23_N0, M9K_X78_Y20_N0, M9K_X78_Y21_N0, M9K_X78_Y22_N0, M9K_X51_Y23_N0, M9K_X64_Y21_N0, M9K_X64_Y24_N0, M9K_X64_Y23_N0, M9K_X51_Y24_N0, M9K_X51_Y25_N0, M9K_X51_Y22_N0, M9K_X51_Y19_N0, M9K_X51_Y20_N0, M9K_X51_Y18_N0, M9K_X51_Y21_N0, M9K_X64_Y22_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_e124:auto_generated|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 84           ; 2048         ; 84           ; yes                    ; no                      ; yes                    ; no                      ; 172032 ; 2048                        ; 84                          ; 2048                        ; 84                          ; 172032              ; 21   ; None            ; M9K_X51_Y36_N0, M9K_X64_Y33_N0, M9K_X64_Y36_N0, M9K_X64_Y37_N0, M9K_X78_Y36_N0, M9K_X64_Y35_N0, M9K_X78_Y35_N0, M9K_X64_Y41_N0, M9K_X51_Y38_N0, M9K_X51_Y39_N0, M9K_X51_Y42_N0, M9K_X51_Y40_N0, M9K_X51_Y37_N0, M9K_X78_Y39_N0, M9K_X78_Y37_N0, M9K_X78_Y34_N0, M9K_X78_Y38_N0, M9K_X64_Y39_N0, M9K_X64_Y40_N0, M9K_X64_Y34_N0, M9K_X64_Y38_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y56_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y56_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y55_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y55_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y55_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y55_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y56_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_mady_cen:m0|altmult_add:ALTMULT_ADD_component|mult_add_gpb2:auto_generated|ded_mult_rj51:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y56_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 21,070 / 342,891 ( 6 % )  ;
; C16 interconnects           ; 359 / 10,120 ( 4 % )      ;
; C4 interconnects            ; 12,148 / 209,544 ( 6 % )  ;
; Direct links                ; 3,385 / 342,891 ( < 1 % ) ;
; Global clocks               ; 14 / 20 ( 70 % )          ;
; Local interconnects         ; 9,754 / 119,088 ( 8 % )   ;
; R24 interconnects           ; 624 / 9,963 ( 6 % )       ;
; R4 interconnects            ; 14,698 / 289,782 ( 5 % )  ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.39) ; Number of LABs  (Total = 1546) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 82                             ;
; 2                                           ; 23                             ;
; 3                                           ; 14                             ;
; 4                                           ; 25                             ;
; 5                                           ; 37                             ;
; 6                                           ; 15                             ;
; 7                                           ; 11                             ;
; 8                                           ; 12                             ;
; 9                                           ; 62                             ;
; 10                                          ; 142                            ;
; 11                                          ; 65                             ;
; 12                                          ; 88                             ;
; 13                                          ; 120                            ;
; 14                                          ; 141                            ;
; 15                                          ; 195                            ;
; 16                                          ; 514                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.95) ; Number of LABs  (Total = 1546) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 426                            ;
; 1 Clock                            ; 1232                           ;
; 1 Clock enable                     ; 620                            ;
; 1 Sync. clear                      ; 7                              ;
; 1 Sync. load                       ; 4                              ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 449                            ;
; 2 Clocks                           ; 281                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 22.76) ; Number of LABs  (Total = 1546) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 16                             ;
; 2                                            ; 68                             ;
; 3                                            ; 6                              ;
; 4                                            ; 22                             ;
; 5                                            ; 5                              ;
; 6                                            ; 18                             ;
; 7                                            ; 4                              ;
; 8                                            ; 16                             ;
; 9                                            ; 5                              ;
; 10                                           ; 30                             ;
; 11                                           ; 8                              ;
; 12                                           ; 8                              ;
; 13                                           ; 6                              ;
; 14                                           ; 11                             ;
; 15                                           ; 9                              ;
; 16                                           ; 26                             ;
; 17                                           ; 31                             ;
; 18                                           ; 89                             ;
; 19                                           ; 75                             ;
; 20                                           ; 45                             ;
; 21                                           ; 31                             ;
; 22                                           ; 65                             ;
; 23                                           ; 62                             ;
; 24                                           ; 89                             ;
; 25                                           ; 61                             ;
; 26                                           ; 116                            ;
; 27                                           ; 84                             ;
; 28                                           ; 92                             ;
; 29                                           ; 58                             ;
; 30                                           ; 115                            ;
; 31                                           ; 54                             ;
; 32                                           ; 220                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.18) ; Number of LABs  (Total = 1546) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 196                            ;
; 2                                               ; 284                            ;
; 3                                               ; 151                            ;
; 4                                               ; 94                             ;
; 5                                               ; 43                             ;
; 6                                               ; 31                             ;
; 7                                               ; 32                             ;
; 8                                               ; 78                             ;
; 9                                               ; 68                             ;
; 10                                              ; 71                             ;
; 11                                              ; 55                             ;
; 12                                              ; 64                             ;
; 13                                              ; 103                            ;
; 14                                              ; 81                             ;
; 15                                              ; 86                             ;
; 16                                              ; 88                             ;
; 17                                              ; 6                              ;
; 18                                              ; 2                              ;
; 19                                              ; 1                              ;
; 20                                              ; 0                              ;
; 21                                              ; 1                              ;
; 22                                              ; 2                              ;
; 23                                              ; 2                              ;
; 24                                              ; 2                              ;
; 25                                              ; 2                              ;
; 26                                              ; 0                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.10) ; Number of LABs  (Total = 1546) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 9                              ;
; 2                                            ; 123                            ;
; 3                                            ; 188                            ;
; 4                                            ; 135                            ;
; 5                                            ; 66                             ;
; 6                                            ; 134                            ;
; 7                                            ; 106                            ;
; 8                                            ; 48                             ;
; 9                                            ; 95                             ;
; 10                                           ; 37                             ;
; 11                                           ; 60                             ;
; 12                                           ; 30                             ;
; 13                                           ; 28                             ;
; 14                                           ; 33                             ;
; 15                                           ; 19                             ;
; 16                                           ; 18                             ;
; 17                                           ; 20                             ;
; 18                                           ; 45                             ;
; 19                                           ; 30                             ;
; 20                                           ; 56                             ;
; 21                                           ; 33                             ;
; 22                                           ; 22                             ;
; 23                                           ; 25                             ;
; 24                                           ; 14                             ;
; 25                                           ; 20                             ;
; 26                                           ; 8                              ;
; 27                                           ; 10                             ;
; 28                                           ; 29                             ;
; 29                                           ; 9                              ;
; 30                                           ; 12                             ;
; 31                                           ; 54                             ;
; 32                                           ; 18                             ;
; 33                                           ; 4                              ;
; 34                                           ; 4                              ;
; 35                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 77           ; 0            ; 77           ; 0            ; 0            ; 81        ; 77           ; 0            ; 81        ; 81        ; 0            ; 37           ; 0            ; 0            ; 39           ; 0            ; 37           ; 39           ; 0            ; 0            ; 1            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 81        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 81           ; 4            ; 81           ; 81           ; 0         ; 4            ; 81           ; 0         ; 0         ; 81           ; 44           ; 81           ; 81           ; 42           ; 81           ; 44           ; 42           ; 81           ; 81           ; 80           ; 44           ; 81           ; 81           ; 81           ; 81           ; 81           ; 0         ; 81           ; 81           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK_A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK_B           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OEB_A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OEB_B           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OTR_A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OTR_B           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK_A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK_B           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_MODE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_WRT_A           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_WRT_B           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OSC_SMA_ADC4        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_DAC4            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SELETTORE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SELETTORE_DEMUX[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SELETTORE_DEMUX[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                       ;
+----------------------------------------+----------------------------------------+-------------------+
; Source Clock(s)                        ; Destination Clock(s)                   ; Delay Added in ns ;
+----------------------------------------+----------------------------------------+-------------------+
; U1|pll_100|altpll_component|pll|clk[0] ; U1|pll_100|altpll_component|pll|clk[0] ; 15.2              ;
+----------------------------------------+----------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a24~portb_address_reg0 ; 0.203             ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a24~portb_address_reg0 ; 0.203             ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                              ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a12~porta_address_reg0 ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a48~porta_address_reg0 ; 0.075             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a48~porta_address_reg0 ; 0.075             ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                              ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a12~porta_address_reg0 ; 0.075             ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                              ; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a44~porta_address_reg0 ; 0.072             ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                              ; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a12~porta_address_reg0 ; 0.071             ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                              ; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a32~porta_address_reg0 ; 0.067             ;
; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                              ; sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a32~porta_address_reg0 ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a48~porta_address_reg0 ; 0.034             ;
; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                              ; sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a32~porta_address_reg0 ; 0.020             ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[0]                                                                                                                                                                                      ; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated|ram_block1a5~porta_address_reg0                                               ; 0.018             ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                              ; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a68~porta_address_reg0 ; 0.014             ;
; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_gam_dp:ux008|rom_add_f[4]                                                                                                                                                                                      ; DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_1791:auto_generated|ram_block1a5~porta_address_reg0                                               ; 0.013             ;
; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                              ; sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_e124:auto_generated|ram_block1a64~porta_address_reg0 ; 0.013             ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                              ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a12~porta_address_reg0 ; 0.012             ;
; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                              ; sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a68~porta_address_reg0 ; 0.012             ;
; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                              ; sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4124:auto_generated|ram_block1a12~porta_address_reg0 ; 0.011             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 19 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C8 for design "DE2_115_ADDA"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 4, and phase shift of 0 degrees (0 ps) for DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk1 port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin1|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "DE2_115_ADDA_TOP:U1|nco91:sin2|nco91_st:nco91_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_ai72:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8 is compatible
    Info (176445): Device EP4CE30F29C8 is compatible
    Info (176445): Device EP4CE55F29C8 is compatible
    Info (176445): Device EP4CE75F29C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2_115_ADDA.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {U1|pll_100|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {U1|pll_100|altpll_component|pll|clk[0]} {U1|pll_100|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {U1|pll_100|altpll_component|pll|inclk[0]} -divide_by 4 -multiply_by 5 -duty_cycle 50.00 -name {U1|pll_100|altpll_component|pll|clk[1]} {U1|pll_100|altpll_component|pll|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    8.000 U1|pll_100|altpll_component|pll|clk[0]
    Info (332111):   16.000 U1|pll_100|altpll_component|pll|clk[1]
Info (176353): Automatically promoted node DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_2|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_3|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_4|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_6|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst00|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst01|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst10|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|fir_out:fir_out_inst11|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|dataa:dataa_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|datab:datab_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|dacda:dacda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|dacdb:dacdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|adcda:adcda_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
        Info (176357): Destination node DE2_115_ADDA_TOP:U1|adcb:adcdb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[0] feeds output pin "DAC_WRT_B~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[0] feeds output pin "DAC_WRT_A~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[0] feeds output pin "DAC_CLK_B~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[0] feeds output pin "DAC_CLK_A~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[1] feeds output pin "ADC_CLK_B~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "DE2_115_ADDA_TOP:U1|pll:pll_100|altpll:altpll_component|pll" output port clk[1] feeds output pin "ADC_CLK_A~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:21
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 17.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (169177): 4 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/guido/Desktop/PROGETTO CEP OFFICIAL/DE2_115_ADA/DE2_115_ADDA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5440 megabytes
    Info: Processing ended: Fri Feb 11 09:41:23 2022
    Info: Elapsed time: 00:01:50
    Info: Total CPU time (on all processors): 00:02:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/guido/Desktop/PROGETTO CEP OFFICIAL/DE2_115_ADA/DE2_115_ADDA.fit.smsg.


