TimeQuest Timing Analyzer report for Microcomputer
Fri Nov 08 18:01:45 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpuClock'
 13. Slow 1200mV 85C Model Setup: 'i_CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'i_CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'cpuClock'
 16. Slow 1200mV 85C Model Recovery: 'i_CLOCK_50'
 17. Slow 1200mV 85C Model Recovery: 'cpuClock'
 18. Slow 1200mV 85C Model Removal: 'cpuClock'
 19. Slow 1200mV 85C Model Removal: 'i_CLOCK_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'cpuClock'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'cpuClock'
 38. Slow 1200mV 0C Model Setup: 'i_CLOCK_50'
 39. Slow 1200mV 0C Model Hold: 'i_CLOCK_50'
 40. Slow 1200mV 0C Model Hold: 'cpuClock'
 41. Slow 1200mV 0C Model Recovery: 'i_CLOCK_50'
 42. Slow 1200mV 0C Model Recovery: 'cpuClock'
 43. Slow 1200mV 0C Model Removal: 'cpuClock'
 44. Slow 1200mV 0C Model Removal: 'i_CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLOCK_50'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'cpuClock'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Output Enable Times
 52. Minimum Output Enable Times
 53. Output Disable Times
 54. Minimum Output Disable Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'cpuClock'
 62. Fast 1200mV 0C Model Setup: 'i_CLOCK_50'
 63. Fast 1200mV 0C Model Hold: 'i_CLOCK_50'
 64. Fast 1200mV 0C Model Hold: 'cpuClock'
 65. Fast 1200mV 0C Model Recovery: 'i_CLOCK_50'
 66. Fast 1200mV 0C Model Recovery: 'cpuClock'
 67. Fast 1200mV 0C Model Removal: 'cpuClock'
 68. Fast 1200mV 0C Model Removal: 'i_CLOCK_50'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLOCK_50'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'cpuClock'
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Output Enable Times
 76. Minimum Output Enable Times
 77. Output Disable Times
 78. Minimum Output Disable Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Signal Integrity Metrics (Slow 1200mv 0c Model)
 88. Signal Integrity Metrics (Slow 1200mv 85c Model)
 89. Signal Integrity Metrics (Fast 1200mv 0c Model)
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }   ;
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.71 MHz ; 58.71 MHz       ; cpuClock   ;      ;
; 66.99 MHz ; 66.99 MHz       ; i_CLOCK_50 ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; cpuClock   ; -16.034 ; -3425.263     ;
; i_CLOCK_50 ; -13.927 ; -3128.987     ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.847 ; -1.591        ;
; cpuClock   ; -0.381 ; -2.977        ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -1.842 ; -52.021          ;
; cpuClock   ; 0.165  ; 0.000            ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; cpuClock   ; -0.082 ; -0.492          ;
; i_CLOCK_50 ; 1.190  ; 0.000           ;
+------------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; i_CLOCK_50 ; -3.201 ; -949.367                    ;
; cpuClock   ; -1.487 ; -547.216                    ;
+------------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpuClock'                                                                                              ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -16.034 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.536     ; 16.499     ;
; -15.984 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.487     ; 16.498     ;
; -15.983 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.189     ; 16.795     ;
; -15.933 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.140     ; 16.794     ;
; -15.885 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.639     ;
; -15.882 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.636     ;
; -15.839 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.748     ;
; -15.837 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.576     ; 16.262     ;
; -15.837 ; cpu09:cpu1|fic                   ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.591     ;
; -15.835 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.559     ; 16.277     ;
; -15.799 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 15.156     ;
; -15.798 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.536     ; 16.263     ;
; -15.794 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.237     ; 16.558     ;
; -15.784 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.212     ; 16.573     ;
; -15.779 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 16.681     ;
; -15.770 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.524     ;
; -15.755 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.197     ; 16.559     ;
; -15.755 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.172     ; 16.584     ;
; -15.752 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.220     ; 16.533     ;
; -15.729 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.050     ; 16.680     ;
; -15.727 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.481     ;
; -15.716 ; cpu09:cpu1|op_code[7]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.470     ;
; -15.707 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.220     ; 16.488     ;
; -15.704 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.175      ; 16.880     ;
; -15.704 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.613     ;
; -15.702 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 16.532     ;
; -15.689 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.189     ; 16.501     ;
; -15.687 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.596     ;
; -15.686 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.193     ; 16.494     ;
; -15.686 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 15.022     ;
; -15.683 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 15.019     ;
; -15.669 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.272     ; 14.398     ;
; -15.664 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 15.021     ;
; -15.657 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 16.487     ;
; -15.653 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 15.010     ;
; -15.642 ; cpu09:cpu1|fic                   ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.551     ;
; -15.639 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.140     ; 16.500     ;
; -15.638 ; cpu09:cpu1|fic                   ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.974     ;
; -15.637 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.019     ; 14.619     ;
; -15.635 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.154      ; 16.790     ;
; -15.626 ; cpu09:cpu1|md[6]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.248     ; 14.379     ;
; -15.609 ; cpu09:cpu1|state.pshu_iyh_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 16.511     ;
; -15.608 ; cpu09:cpu1|fic                   ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 14.965     ;
; -15.600 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.570     ;
; -15.596 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.932     ;
; -15.594 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.930     ;
; -15.594 ; cpu09:cpu1|pre_code[3]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.348     ;
; -15.591 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.927     ;
; -15.591 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.087     ; 16.505     ;
; -15.590 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.147     ; 16.444     ;
; -15.588 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.087     ; 16.502     ;
; -15.587 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.341     ;
; -15.586 ; cpu09:cpu1|state.pulu_sph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.220     ; 16.367     ;
; -15.585 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.555     ;
; -15.582 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.552     ;
; -15.580 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.122     ; 16.459     ;
; -15.575 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.484     ;
; -15.574 ; cpu09:cpu1|md[5]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.248     ; 14.327     ;
; -15.572 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.481     ;
; -15.571 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.907     ;
; -15.563 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.268     ; 16.296     ;
; -15.560 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.530     ;
; -15.559 ; cpu09:cpu1|state.pshu_iyh_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.050     ; 16.510     ;
; -15.553 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.243     ; 16.311     ;
; -15.551 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.107     ; 16.445     ;
; -15.547 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.052     ; 14.496     ;
; -15.546 ; cpu09:cpu1|fic                   ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.882     ;
; -15.543 ; cpu09:cpu1|pre_code[4]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.247     ; 14.297     ;
; -15.543 ; cpu09:cpu1|fic                   ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.087     ; 16.457     ;
; -15.541 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 14.898     ;
; -15.540 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.604     ; 14.937     ;
; -15.537 ; cpu09:cpu1|fic                   ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.507     ;
; -15.537 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.604     ; 14.934     ;
; -15.536 ; cpu09:cpu1|state.pulu_sph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 16.366     ;
; -15.534 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.272     ; 14.263     ;
; -15.532 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 14.889     ;
; -15.528 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.864     ;
; -15.524 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.228     ; 16.297     ;
; -15.522 ; cpu09:cpu1|state.pulu_accb_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.220     ; 16.303     ;
; -15.521 ; cpu09:cpu1|op_code[7]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 14.430     ;
; -15.518 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.268     ; 16.251     ;
; -15.517 ; cpu09:cpu1|op_code[7]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.853     ;
; -15.508 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.243     ; 16.266     ;
; -15.502 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.019     ; 14.484     ;
; -15.500 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.237     ; 16.264     ;
; -15.500 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.265      ; 16.766     ;
; -15.492 ; cpu09:cpu1|fic                   ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.604     ; 14.889     ;
; -15.490 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.212     ; 16.279     ;
; -15.487 ; cpu09:cpu1|op_code[7]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.644     ; 14.844     ;
; -15.485 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.019     ; 14.467     ;
; -15.484 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.600     ; 14.885     ;
; -15.481 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.600     ; 14.882     ;
; -15.479 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.228     ; 16.252     ;
; -15.479 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.815     ;
; -15.476 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.087     ; 16.390     ;
; -15.475 ; cpu09:cpu1|state.rti_upl_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.189     ; 16.287     ;
; -15.473 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.144      ; 16.618     ;
; -15.472 ; cpu09:cpu1|state.pulu_accb_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.171     ; 16.302     ;
; -15.470 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.031     ; 14.440     ;
; -15.468 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.665     ; 14.804     ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                         ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.927 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.310      ; 15.285     ;
; -13.923 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.329      ; 15.300     ;
; -13.878 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.327      ; 15.253     ;
; -13.837 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.308      ; 15.193     ;
; -13.670 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.298      ; 15.016     ;
; -13.666 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.317      ; 15.031     ;
; -13.621 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.315      ; 14.984     ;
; -13.580 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.296      ; 14.924     ;
; -13.579 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.932     ;
; -13.575 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.947     ;
; -13.539 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.892     ;
; -13.535 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.907     ;
; -13.534 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.298      ; 14.880     ;
; -13.530 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.317      ; 14.895     ;
; -13.530 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.900     ;
; -13.490 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.860     ;
; -13.489 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.840     ;
; -13.485 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.315      ; 14.848     ;
; -13.460 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.314      ; 14.822     ;
; -13.456 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.333      ; 14.837     ;
; -13.449 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.800     ;
; -13.444 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.296      ; 14.788     ;
; -13.442 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.795     ;
; -13.438 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.810     ;
; -13.434 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.311      ; 14.793     ;
; -13.430 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.330      ; 14.808     ;
; -13.418 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.771     ;
; -13.414 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.786     ;
; -13.411 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.331      ; 14.790     ;
; -13.393 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.763     ;
; -13.385 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.328      ; 14.761     ;
; -13.370 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.312      ; 14.730     ;
; -13.369 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.739     ;
; -13.352 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.703     ;
; -13.351 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.314      ; 14.713     ;
; -13.347 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.333      ; 14.728     ;
; -13.344 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.309      ; 14.701     ;
; -13.342 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.299      ; 14.689     ;
; -13.328 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.679     ;
; -13.313 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.666     ;
; -13.310 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.311      ; 14.669     ;
; -13.309 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.681     ;
; -13.306 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.330      ; 14.684     ;
; -13.302 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.331      ; 14.681     ;
; -13.270 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.318      ; 14.636     ;
; -13.264 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.634     ;
; -13.261 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.312      ; 14.621     ;
; -13.261 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.328      ; 14.637     ;
; -13.223 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.574     ;
; -13.220 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.309      ; 14.577     ;
; -13.140 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.301      ; 14.489     ;
; -13.090 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.458     ;
; -13.088 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 14.438     ;
; -13.018 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.339      ; 14.405     ;
; -13.016 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.321      ; 14.385     ;
; -13.009 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.299      ; 14.356     ;
; -12.988 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.341     ;
; -12.987 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 14.337     ;
; -12.984 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.356     ;
; -12.950 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.299      ; 14.297     ;
; -12.941 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.309     ;
; -12.940 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.308     ;
; -12.939 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.309     ;
; -12.937 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.318      ; 14.303     ;
; -12.931 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.301     ;
; -12.928 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.296     ;
; -12.915 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.321      ; 14.284     ;
; -12.898 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 14.249     ;
; -12.886 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.304      ; 14.238     ;
; -12.878 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.318      ; 14.244     ;
; -12.869 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.339      ; 14.256     ;
; -12.868 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.339      ; 14.255     ;
; -12.860 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.228     ;
; -12.858 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.205     ; 13.701     ;
; -12.856 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.339      ; 14.243     ;
; -12.854 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.186     ; 13.716     ;
; -12.850 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.301      ; 14.199     ;
; -12.828 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.304      ; 14.180     ;
; -12.809 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.188     ; 13.669     ;
; -12.788 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.339      ; 14.175     ;
; -12.782 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.152     ;
; -12.781 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.151     ;
; -12.769 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.139     ;
; -12.768 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.207     ; 13.609     ;
; -12.755 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 14.105     ;
; -12.748 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.301      ; 14.097     ;
; -12.716 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.320      ; 14.084     ;
; -12.708 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 14.058     ;
; -12.700 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.305      ; 14.053     ;
; -12.696 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.324      ; 14.068     ;
; -12.683 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.321      ; 14.052     ;
; -12.658 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.028     ;
; -12.651 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.322      ; 14.021     ;
; -12.636 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.321      ; 14.005     ;
; -12.617 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 13.967     ;
; -12.610 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.303      ; 13.961     ;
; -12.553 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.304      ; 13.905     ;
; -12.549 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.304      ; 13.901     ;
; -12.545 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.321      ; 13.914     ;
; -12.540 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.302      ; 13.890     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.847 ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 2.592      ; 2.248      ;
; -0.744 ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 2.592      ; 2.351      ;
; -0.385 ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 2.592      ; 2.210      ;
; -0.218 ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 2.592      ; 2.377      ;
; 0.431  ; SBCTextDisplayRGB:io1|dispState.dispWrite  ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.103      ; 0.746      ;
; 0.431  ; SBCTextDisplayRGB:io1|dispState.idle       ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.103      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|cursorVert[4]        ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]     ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|n_kbWR               ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; SBCTextDisplayRGB:io1|attInverse           ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.102      ; 0.746      ;
; 0.433  ; SBCTextDisplayRGB:io1|dispWR               ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 0.746      ;
; 0.433  ; SBCTextDisplayRGB:io1|dispByteSent         ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 0.746      ;
; 0.435  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txBitCount[0]             ; bufferedUART:io2|txBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txBitCount[1]             ; bufferedUART:io2|txBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txBitCount[2]             ; bufferedUART:io2|txBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txBitCount[3]             ; bufferedUART:io2|txBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txByteSent                ; bufferedUART:io2|txByteSent                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; bufferedUART:io2|txBuffer[7]               ; bufferedUART:io2|txBuffer[7]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.099      ; 0.746      ;
; 0.441  ; SBCTextDisplayRGB:io1|dispCharWRData[6]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.490      ; 1.185      ;
; 0.450  ; SBCTextDisplayRGB:io1|dispCharWRData[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.490      ; 1.194      ;
; 0.452  ; SBCTextDisplayRGB:io1|param4[0]            ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|param3[0]            ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|pixelCount[1]        ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|paramCount[0]        ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|paramCount[2]        ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]      ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]      ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]      ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]      ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]     ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]     ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]     ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]      ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]     ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]     ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]     ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]     ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]     ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]     ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]     ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]      ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]      ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]     ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2Shift             ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbInPointer[1]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbInPointer[2]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2Ctrl              ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|ps2ClkOut            ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; SBCTextDisplayRGB:io1|kbWRParity           ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|param2[0]            ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|param1[0]            ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|cursorVert[2]        ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[0]      ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[1]      ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[2]      ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|charScanLine[3]      ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|cursorVert[3]        ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Debouncer:DebounceResetSwitch|o_PinOut     ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]      ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]      ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]     ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]     ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]     ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]     ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]      ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|ps2Num               ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|ps2Caps              ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; SBCTextDisplayRGB:io1|ps2Scroll            ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; bufferedUART:io2|rxBitCount[1]             ; bufferedUART:io2|rxBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; bufferedUART:io2|rxBitCount[2]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; bufferedUART:io2|rxBitCount[3]             ; bufferedUART:io2|rxBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.746      ;
; 0.464  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]       ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.758      ;
; 0.466  ; serialCount[4]                             ; serialCount[4]                                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.758      ;
; 0.468  ; bufferedUART:io2|txState.stopBit           ; bufferedUART:io2|txState.idle                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.098      ; 0.778      ;
; 0.500  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.080      ; 0.792      ;
; 0.514  ; SBCTextDisplayRGB:io1|dispState.deleteLine ; SBCTextDisplayRGB:io1|dispState.del2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 0.827      ;
; 0.514  ; SBCTextDisplayRGB:io1|dispState.insertLine ; SBCTextDisplayRGB:io1|dispState.ins2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 0.827      ;
; 0.515  ; SBCTextDisplayRGB:io1|dispState.ins2       ; SBCTextDisplayRGB:io1|dispState.ins3                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 0.828      ;
; 0.517  ; bufferedUART:io2|rxCurrentByteBuffer[7]    ; bufferedUART:io2|rxCurrentByteBuffer[6]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.098      ; 0.827      ;
; 0.518  ; bufferedUART:io2|rxCurrentByteBuffer[6]    ; bufferedUART:io2|rxCurrentByteBuffer[5]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.098      ; 0.828      ;
; 0.518  ; bufferedUART:io2|rxCurrentByteBuffer[3]    ; bufferedUART:io2|rxCurrentByteBuffer[2]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.098      ; 0.828      ;
; 0.524  ; bufferedUART:io2|rxState.idle              ; bufferedUART:io2|rxState.dataBit                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.817      ;
; 0.542  ; SBCTextDisplayRGB:io1|horizCount[8]        ; SBCTextDisplayRGB:io1|hSync                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.836      ;
; 0.638  ; SBCTextDisplayRGB:io1|dispCharWRData[7]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.490      ; 1.382      ;
; 0.640  ; bufferedUART:io2|txBuffer[6]               ; bufferedUART:io2|txBuffer[5]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.933      ;
; 0.641  ; bufferedUART:io2|txBuffer[3]               ; bufferedUART:io2|txBuffer[2]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.934      ;
; 0.642  ; bufferedUART:io2|txBuffer[4]               ; bufferedUART:io2|txBuffer[3]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.935      ;
; 0.643  ; bufferedUART:io2|txBuffer[1]               ; bufferedUART:io2|txBuffer[0]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.936      ;
; 0.644  ; bufferedUART:io2|txBuffer[2]               ; bufferedUART:io2|txBuffer[1]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.081      ; 0.937      ;
; 0.656  ; SBCTextDisplayRGB:io1|cursBlinkCount[24]   ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.082      ; 0.950      ;
; 0.657  ; SBCTextDisplayRGB:io1|dispCharWRData[5]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.490      ; 1.401      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.381 ; SBCTextDisplayRGB:io1|kbBuffer~61           ; SBCTextDisplayRGB:io1|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.137      ; 1.498      ;
; -0.337 ; SBCTextDisplayRGB:io1|kbBuffer~60           ; SBCTextDisplayRGB:io1|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.137      ; 1.542      ;
; -0.292 ; bufferedUART:io2|rxBuffer~66                ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.056      ; 2.506      ;
; -0.273 ; SBCTextDisplayRGB:io1|kbBuffer~63           ; SBCTextDisplayRGB:io1|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.137      ; 1.606      ;
; -0.268 ; bufferedUART:io2|rxBuffer~137               ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.042      ; 2.516      ;
; -0.249 ; SBCTextDisplayRGB:io1|kbBuffer~48           ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.121      ; 1.614      ;
; -0.239 ; SBCTextDisplayRGB:io1|kbBuffer~27           ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.164      ; 1.667      ;
; -0.238 ; SBCTextDisplayRGB:io1|kbBuffer~50           ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.121      ; 1.625      ;
; -0.234 ; SBCTextDisplayRGB:io1|kbBuffer~29           ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.164      ; 1.672      ;
; -0.217 ; SBCTextDisplayRGB:io1|kbBuffer~65           ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.136      ; 1.661      ;
; -0.212 ; bufferedUART:io2|rxBuffer~56                ; bufferedUART:io2|dataOut[3]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.045      ; 2.575      ;
; -0.173 ; bufferedUART:io2|rxBuffer~65                ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.054      ; 2.623      ;
; -0.149 ; bufferedUART:io2|rxBuffer~112               ; bufferedUART:io2|dataOut[3]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.055      ; 2.648      ;
; -0.130 ; SBCTextDisplayRGB:io1|kbBuffer~37           ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.147      ; 1.759      ;
; -0.123 ; bufferedUART:io2|rxBuffer~61                ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.058      ; 2.677      ;
; -0.123 ; bufferedUART:io2|rxBuffer~100               ; bufferedUART:io2|dataOut[7]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.054      ; 2.673      ;
; -0.120 ; bufferedUART:io2|rxBuffer~106               ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.040      ; 2.662      ;
; -0.101 ; SBCTextDisplayRGB:io1|kbBuffer~52           ; SBCTextDisplayRGB:io1|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.121      ; 1.762      ;
; -0.099 ; bufferedUART:io2|rxBuffer~94                ; bufferedUART:io2|dataOut[1]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.054      ; 2.697      ;
; -0.068 ; bufferedUART:io2|rxBuffer~109               ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.055      ; 2.729      ;
; -0.064 ; bufferedUART:io2|rxBuffer~63                ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.056      ; 2.734      ;
; -0.035 ; SBCTextDisplayRGB:io1|kbBuffer~38           ; SBCTextDisplayRGB:io1|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.147      ; 1.854      ;
; -0.028 ; bufferedUART:io2|rxBuffer~117               ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.055      ; 2.769      ;
; -0.011 ; bufferedUART:io2|rxBuffer~70                ; bufferedUART:io2|dataOut[1]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.042      ; 2.773      ;
; -0.011 ; bufferedUART:io2|rxBuffer~23                ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.054      ; 2.785      ;
; 0.017  ; bufferedUART:io2|rxBuffer~42                ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.044      ; 2.803      ;
; 0.018  ; SBCTextDisplayRGB:io1|kbBuffer~35           ; SBCTextDisplayRGB:io1|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.148      ; 1.908      ;
; 0.019  ; bufferedUART:io2|rxBuffer~39                ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.615      ; 2.376      ;
; 0.020  ; SBCTextDisplayRGB:io1|kbBuffer~33           ; SBCTextDisplayRGB:io1|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.148      ; 1.910      ;
; 0.022  ; bufferedUART:io2|rxBuffer~103               ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.040      ; 2.804      ;
; 0.033  ; SBCTextDisplayRGB:io1|kbBuffer~32           ; SBCTextDisplayRGB:io1|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.148      ; 1.923      ;
; 0.056  ; bufferedUART:io2|rxBuffer~121               ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.051      ; 2.849      ;
; 0.065  ; bufferedUART:io2|rxBuffer~140               ; bufferedUART:io2|dataOut[7]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.613      ; 2.420      ;
; 0.074  ; bufferedUART:io2|rxBuffer~27                ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.053      ; 2.869      ;
; 0.083  ; bufferedUART:io2|rxBuffer~133               ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.046      ; 2.871      ;
; 0.091  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.624      ; 2.457      ;
; 0.109  ; bufferedUART:io2|rxBuffer~41                ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.042      ; 2.893      ;
; 0.112  ; bufferedUART:io2|rxBuffer~135               ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.607      ; 2.461      ;
; 0.119  ; bufferedUART:io2|rxBuffer~43                ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.043      ; 2.904      ;
; 0.127  ; SBCTextDisplayRGB:io1|kbBuffer~40           ; SBCTextDisplayRGB:io1|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.162      ; 2.031      ;
; 0.134  ; bufferedUART:io2|rxBuffer~138               ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.607      ; 2.483      ;
; 0.140  ; bufferedUART:io2|rxBuffer~44                ; bufferedUART:io2|dataOut[7]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.044      ; 2.926      ;
; 0.144  ; bufferedUART:io2|rxBuffer~76                ; bufferedUART:io2|dataOut[7]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.042      ; 2.928      ;
; 0.148  ; bufferedUART:io2|rxBuffer~59                ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.042      ; 2.932      ;
; 0.152  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.058      ; 2.952      ;
; 0.158  ; SBCTextDisplayRGB:io1|kbBuffer~54           ; SBCTextDisplayRGB:io1|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.498      ;
; 0.162  ; bufferedUART:io2|rxBuffer~128               ; bufferedUART:io2|dataOut[3]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.961      ;
; 0.168  ; SBCTextDisplayRGB:io1|kbBuffer~39           ; SBCTextDisplayRGB:io1|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.162      ; 2.072      ;
; 0.193  ; SBCTextDisplayRGB:io1|kbBuffer~53           ; SBCTextDisplayRGB:io1|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.533      ;
; 0.202  ; bufferedUART:io2|rxBuffer~134               ; bufferedUART:io2|dataOut[1]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.613      ; 2.557      ;
; 0.217  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.632      ; 2.591      ;
; 0.217  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.632      ; 2.591      ;
; 0.217  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.632      ; 2.591      ;
; 0.217  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.632      ; 2.591      ;
; 0.218  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.633      ; 2.593      ;
; 0.218  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.633      ; 2.593      ;
; 0.218  ; SBCTextDisplayRGB:io1|func_reset            ; SBCTextDisplayRGB:io1|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.633      ; 2.593      ;
; 0.236  ; bufferedUART:io2|txByteSent                 ; bufferedUART:io2|dataOut[1]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.600      ; 2.578      ;
; 0.244  ; bufferedUART:io2|rxBuffer~90                ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.040      ; 3.026      ;
; 0.247  ; SBCTextDisplayRGB:io1|kbBuffer~41           ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.161      ; 2.150      ;
; 0.274  ; SBCTextDisplayRGB:io1|kbBuffer~43           ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.161      ; 2.177      ;
; 0.276  ; bufferedUART:io2|rxBuffer~75                ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.041      ; 3.059      ;
; 0.306  ; bufferedUART:io2|rxBuffer~131               ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.054      ; 3.102      ;
; 0.312  ; SBCTextDisplayRGB:io1|kbBuffer~55           ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.597      ; 2.651      ;
; 0.313  ; bufferedUART:io2|rxBuffer~123               ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.052      ; 3.107      ;
; 0.315  ; SBCTextDisplayRGB:io1|kbBuffer~44           ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.161      ; 2.218      ;
; 0.316  ; SBCTextDisplayRGB:io1|kbBuffer~23           ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.656      ;
; 0.319  ; bufferedUART:io2|rxBuffer~113               ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.612      ; 2.673      ;
; 0.331  ; bufferedUART:io2|rxBuffer~136               ; bufferedUART:io2|dataOut[3]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.615      ; 2.688      ;
; 0.339  ; SBCTextDisplayRGB:io1|kbBuffer~57           ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.597      ; 2.678      ;
; 0.343  ; bufferedUART:io2|rxBuffer~73                ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.040      ; 3.125      ;
; 0.363  ; bufferedUART:io2|rxBuffer~33                ; bufferedUART:io2|dataOut[4]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.053      ; 3.158      ;
; 0.385  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteWritten       ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.397      ; 3.024      ;
; 0.389  ; SBCTextDisplayRGB:io1|kbBuffer~45           ; SBCTextDisplayRGB:io1|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.161      ; 2.292      ;
; 0.395  ; bufferedUART:io2|rxBuffer~115               ; bufferedUART:io2|dataOut[6]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.613      ; 2.750      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[4]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[1]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[5]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[0]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[6]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[2]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[7]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.397  ; SBCTextDisplayRGB:io1|dispByteSent          ; SBCTextDisplayRGB:io1|dispByteLatch[3]      ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.390      ; 3.029      ;
; 0.403  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[1]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.059      ; 3.204      ;
; 0.403  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[5]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.059      ; 3.204      ;
; 0.403  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[7]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.059      ; 3.204      ;
; 0.403  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[2]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.059      ; 3.204      ;
; 0.405  ; SBCTextDisplayRGB:io1|kbBuffer~24           ; SBCTextDisplayRGB:io1|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.745      ;
; 0.414  ; bufferedUART:io2|rxBuffer~29                ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 3.213      ;
; 0.414  ; SBCTextDisplayRGB:io1|kbBuffer~58           ; SBCTextDisplayRGB:io1|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.597      ; 2.753      ;
; 0.418  ; SBCTextDisplayRGB:io1|kbBuffer~22           ; SBCTextDisplayRGB:io1|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.758      ;
; 0.422  ; cpu09:cpu1|state.puls_ixh_state             ; cpu09:cpu1|xreg[13]                         ; cpuClock     ; cpuClock    ; 0.000        ; 2.234      ; 2.868      ;
; 0.430  ; cpu09:cpu1|sp[7]                            ; SBCTextDisplayRGB:io1|controlReg[7]         ; cpuClock     ; cpuClock    ; 0.000        ; 3.512      ; 4.154      ;
; 0.430  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.061      ; 3.233      ;
; 0.430  ; bufferedUART:io2|func_reset                 ; bufferedUART:io2|dataOut[3]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.061      ; 3.233      ;
; 0.433  ; bufferedUART:io2|rxBuffer~125               ; bufferedUART:io2|dataOut[0]                 ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 3.232      ;
; 0.436  ; SBCTextDisplayRGB:io1|kbBuffer~14           ; SBCTextDisplayRGB:io1|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.109      ; 2.287      ;
; 0.441  ; SBCTextDisplayRGB:io1|kbBuffer~20           ; SBCTextDisplayRGB:io1|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.598      ; 2.781      ;
; 0.453  ; cpu09:cpu1|saved_state.dual_op_write8_state ; cpu09:cpu1|saved_state.dual_op_write8_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; cpu09:cpu1|saved_state.int_cwai_state       ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.081      ; 0.746      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_CLOCK_50'                                                                                                                   ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.842 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.760      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.498 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.408      ;
; -1.497 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.407      ;
; -1.497 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.407      ;
; -1.497 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.407      ;
; -1.497 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.407      ;
; -1.497 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.091     ; 2.407      ;
; -1.200 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 2.140      ;
; -1.200 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 2.140      ;
; -1.200 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 2.140      ;
; -1.200 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 2.140      ;
; -1.200 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 2.140      ;
; -1.140 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.062     ; 2.079      ;
; -1.140 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.062     ; 2.079      ;
; -1.140 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.062     ; 2.079      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -1.087 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.441      ; 2.529      ;
; -0.741 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.342      ; 2.084      ;
; -0.741 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.342      ; 2.084      ;
; -0.741 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.342      ; 2.084      ;
; -0.667 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.378      ; 2.046      ;
; -0.667 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.378      ; 2.046      ;
; -0.667 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.378      ; 2.046      ;
; -0.667 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.378      ; 2.046      ;
; -0.667 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.378      ; 2.046      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpuClock'                                                                                                              ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.307      ; 2.633      ;
; 0.165 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.307      ; 2.633      ;
; 0.165 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.307      ; 2.633      ;
; 0.165 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.307      ; 2.633      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
; 0.328 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.686      ; 2.849      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpuClock'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; -0.082 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 3.057      ; 2.717      ;
; 0.108  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.630      ; 2.480      ;
; 0.108  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.630      ; 2.480      ;
; 0.108  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.630      ; 2.480      ;
; 0.108  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.630      ; 2.480      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_CLOCK_50'                                                                                                                   ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.190 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.558      ; 1.960      ;
; 1.190 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.558      ; 1.960      ;
; 1.190 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.558      ; 1.960      ;
; 1.190 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.558      ; 1.960      ;
; 1.190 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.558      ; 1.960      ;
; 1.257 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.521      ; 1.990      ;
; 1.257 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.521      ; 1.990      ;
; 1.257 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.521      ; 1.990      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.586 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.624      ; 2.422      ;
; 1.673 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.100      ; 1.985      ;
; 1.673 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.100      ; 1.985      ;
; 1.673 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.100      ; 1.985      ;
; 1.728 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 2.041      ;
; 1.728 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 2.041      ;
; 1.728 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 2.041      ;
; 1.728 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 2.041      ;
; 1.728 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.101      ; 2.041      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.984 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 2.267      ;
; 1.992 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.070      ; 2.274      ;
; 1.992 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.070      ; 2.274      ;
; 1.992 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.070      ; 2.274      ;
; 1.992 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.070      ; 2.274      ;
; 1.992 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.070      ; 2.274      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
; 2.311 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 2.613      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                             ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                                                              ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a0~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a1~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a2~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a3~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a4~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a5~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a6~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a7~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CLOCK_50 ; Rise       ; i_CLOCK_50                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attInverse                                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[0]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[1]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[2]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[3]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[4]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[5]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[6]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[0]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[1]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[2]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[3]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[4]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[0]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[10]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[11]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[12]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[13]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[14]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[15]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[16]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[17]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[18]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[19]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[1]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[20]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[21]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[22]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[23]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[24]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[25]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[2]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[3]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[4]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[5]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[6]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[7]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[8]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[9]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[6]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[0]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[1]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[2]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[3]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[4]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[5]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[6]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpuClock'                                                                ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteWritten         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; 10.179 ; 10.385 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 6.880  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.545  ; 5.752  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.029  ; 5.319  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.762  ; 5.994  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.533  ; 5.769  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.880  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.801  ; 6.098  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.722  ; 6.003  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.596  ; 6.802  ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.305  ; 0.487  ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; 4.643  ; 5.027  ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; 2.239  ; 2.521  ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; 4.608  ; 5.200  ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; 2.296  ; 2.581  ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; 4.628  ; 5.075  ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; 5.032  ; 5.238  ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; -4.849 ; -4.945 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.221 ; -2.478 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.782 ; -3.007 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.221 ; -2.478 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.069 ; -3.269 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.559 ; -2.807 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -4.143 ; -4.407 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.580 ; -2.854 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -3.017 ; -3.332 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.185 ; -3.363 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.444  ; 0.296  ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; -2.270 ; -2.527 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; -1.783 ; -2.056 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; -2.595 ; -2.912 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; -1.779 ; -2.044 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; -2.392 ; -2.707 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; -4.338 ; -4.487 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 16.179 ; 15.576 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.076 ; 13.175 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 13.027 ; 13.489 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 18.365 ; 17.476 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 17.753 ; 16.872 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.201 ; 14.937 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 14.545 ; 14.348 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.851 ; 15.496 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 15.439 ; 14.907 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 15.967 ; 15.307 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 15.378 ; 14.767 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 15.642 ; 15.097 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 15.798 ; 15.147 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.365 ; 17.476 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.183 ; 15.616 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 15.212 ; 14.776 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 15.154 ; 14.935 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 16.567 ; 16.072 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.860 ; 17.169 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 15.655 ; 15.156 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 20.658 ; 19.563 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 16.216 ; 15.879 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 16.305 ; 15.855 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 18.473 ; 17.714 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 20.658 ; 19.563 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 20.025 ; 19.219 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 19.210 ; 18.320 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 20.088 ; 18.974 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 19.045 ; 18.406 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.060  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 6.002  ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 9.591  ; 9.015  ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 8.659  ; 8.813  ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 8.320  ; 8.632  ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 7.495  ; 7.286  ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 8.468  ; 8.240  ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 7.042  ; 6.859  ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 7.527  ; 7.246  ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 6.989  ; 6.807  ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 7.696  ; 7.476  ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 7.674  ; 7.420  ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 7.883  ; 7.568  ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 7.606  ; 7.360  ; Rise       ; i_CLOCK_50      ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 8.941  ; 8.486  ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 6.650  ; 9.346  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.639  ; 9.704  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.910  ; 7.647  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 11.733 ; 11.061 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 8.601  ; 8.270  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 8.406  ; 8.100  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.914  ; 8.428  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 8.142  ; 7.831  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 8.728  ; 8.277  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 8.580  ; 8.193  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 8.561  ; 8.189  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 8.611  ; 8.113  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 11.147 ; 10.315 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 9.032  ; 8.683  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 8.047  ; 7.754  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 7.910  ; 7.647  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 9.660  ; 9.287  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.702  ; 9.298  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 8.185  ; 7.895  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.665  ; 9.205  ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 10.321 ; 9.826  ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.665  ; 9.205  ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 11.222 ; 10.669 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 11.467 ; 11.122 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 11.628 ; 11.275 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 10.119 ; 9.700  ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 13.495 ; 12.725 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 10.867 ; 10.373 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 6.795  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.774  ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 9.334  ; 8.762  ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 8.344  ; 8.497  ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 8.019  ; 8.323  ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 7.231  ; 7.026  ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 8.166  ; 7.943  ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 6.797  ; 6.617  ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 7.263  ; 6.988  ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 6.746  ; 6.567  ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 7.425  ; 7.209  ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 7.404  ; 7.155  ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 7.605  ; 7.298  ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 7.339  ; 7.098  ; Rise       ; i_CLOCK_50      ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.812 ; 11.642 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.812 ; 11.642 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.812 ; 11.642 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.110 ; 11.957 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.812 ; 11.642 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.998 ; 11.828 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.998 ; 11.828 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 14.204 ; 13.665 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.988 ; 11.818 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.074  ; 7.904 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.074  ; 7.904 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.074  ; 7.904 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.394  ; 8.241 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.074  ; 7.904 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.252  ; 8.082 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.252  ; 8.082 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.459 ; 9.920 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.243  ; 8.073 ; Rise       ; cpuClock        ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.439    ; 11.609    ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.439    ; 11.609    ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.439    ; 11.609    ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.710    ; 11.863    ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.439    ; 11.609    ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.661    ; 11.831    ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.661    ; 11.831    ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.501    ; 14.040    ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.651    ; 11.821    ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.743     ; 7.913     ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.743     ; 7.913     ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.743     ; 7.913     ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.038     ; 8.191     ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.743     ; 7.913     ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.956     ; 8.126     ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.956     ; 8.126     ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.796     ; 10.335    ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.946     ; 8.116     ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.12 MHz ; 62.12 MHz       ; cpuClock   ;      ;
; 73.15 MHz ; 73.15 MHz       ; i_CLOCK_50 ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; cpuClock   ; -15.098 ; -3220.607     ;
; i_CLOCK_50 ; -12.671 ; -2896.200     ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.714 ; -1.350        ;
; cpuClock   ; -0.334 ; -2.822        ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; i_CLOCK_50 ; -1.670 ; -45.697         ;
; cpuClock   ; 0.125  ; 0.000           ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; cpuClock   ; -0.087 ; -0.522         ;
; i_CLOCK_50 ; 1.049  ; 0.000          ;
+------------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; i_CLOCK_50 ; -3.201 ; -949.367                   ;
; cpuClock   ; -1.487 ; -550.301                   ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpuClock'                                                                                               ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -15.098 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.514     ; 15.586     ;
; -15.067 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.192     ; 15.877     ;
; -15.046 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.463     ; 15.585     ;
; -15.015 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.141     ; 15.876     ;
; -14.988 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.937     ;
; -14.972 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.921     ;
; -14.897 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.554     ; 15.345     ;
; -14.896 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.528     ; 15.370     ;
; -14.874 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.240     ; 15.636     ;
; -14.865 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.206     ; 15.661     ;
; -14.856 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.513     ; 15.345     ;
; -14.837 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.934     ;
; -14.836 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.933     ;
; -14.833 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.199     ; 15.636     ;
; -14.832 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.106     ; 15.728     ;
; -14.830 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.165     ; 15.667     ;
; -14.829 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.215     ; 15.616     ;
; -14.821 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.918     ;
; -14.813 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.762     ;
; -14.811 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.192     ; 15.621     ;
; -14.809 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.758     ;
; -14.805 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.300     ;
; -14.799 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.157      ; 15.958     ;
; -14.791 ; cpu09:cpu1|fic                   ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.740     ;
; -14.789 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.284     ;
; -14.785 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.215     ; 15.572     ;
; -14.780 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.055     ; 15.727     ;
; -14.777 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.164     ; 15.615     ;
; -14.774 ; cpu09:cpu1|md[1]                 ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.199     ; 15.577     ;
; -14.759 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.141     ; 15.620     ;
; -14.745 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.274     ;
; -14.743 ; cpu09:cpu1|state.puls_upl_state  ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.123      ; 15.868     ;
; -14.733 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.164     ; 15.571     ;
; -14.730 ; cpu09:cpu1|md[6]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.054     ; 13.678     ;
; -14.729 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.224     ;
; -14.729 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.258     ;
; -14.722 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.888     ;
; -14.713 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.208     ;
; -14.712 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.075     ; 13.639     ;
; -14.706 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.872     ;
; -14.689 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.077     ; 15.614     ;
; -14.687 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.216     ;
; -14.685 ; cpu09:cpu1|op_code[7]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.634     ;
; -14.684 ; cpu09:cpu1|state.pulu_sph_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.215     ; 15.471     ;
; -14.674 ; cpu09:cpu1|state.pshu_iyh_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.106     ; 15.570     ;
; -14.673 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.622     ;
; -14.673 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.077     ; 15.598     ;
; -14.662 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.759     ;
; -14.660 ; cpu09:cpu1|pre_code[3]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.609     ;
; -14.658 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.755     ;
; -14.657 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.434     ; 14.225     ;
; -14.652 ; cpu09:cpu1|md[5]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.054     ; 13.600     ;
; -14.645 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.811     ;
; -14.641 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.434     ; 14.209     ;
; -14.640 ; cpu09:cpu1|fic                   ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 13.737     ;
; -14.639 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.154     ; 15.487     ;
; -14.639 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.075     ; 13.566     ;
; -14.636 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.263     ; 15.375     ;
; -14.632 ; cpu09:cpu1|state.pulu_sph_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.164     ; 15.470     ;
; -14.631 ; cpu09:cpu1|state.rti_upl_state   ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.192     ; 15.441     ;
; -14.630 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 15.512     ;
; -14.630 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.125     ;
; -14.629 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|sp[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.795     ;
; -14.627 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.229     ; 15.400     ;
; -14.626 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.121     ;
; -14.623 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.830     ; 13.795     ;
; -14.622 ; cpu09:cpu1|state.pshu_iyh_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.055     ; 15.569     ;
; -14.622 ; cpu09:cpu1|op_code[1]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.830     ; 13.794     ;
; -14.618 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.240     ; 15.380     ;
; -14.609 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.206     ; 15.405     ;
; -14.608 ; cpu09:cpu1|fic                   ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.103     ;
; -14.607 ; cpu09:cpu1|pre_code[4]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.053     ; 13.556     ;
; -14.607 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.830     ; 13.779     ;
; -14.605 ; cpu09:cpu1|state.pulu_accb_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.215     ; 15.392     ;
; -14.598 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.113     ; 15.487     ;
; -14.596 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.439     ; 14.159     ;
; -14.595 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.222     ; 15.375     ;
; -14.592 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.263     ; 15.331     ;
; -14.583 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.229     ; 15.356     ;
; -14.580 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.439     ; 14.143     ;
; -14.579 ; cpu09:cpu1|state.rti_upl_state   ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.141     ; 15.440     ;
; -14.579 ; cpu09:cpu1|md[6]                 ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.906     ; 13.675     ;
; -14.577 ; cpu09:cpu1|state.puls_uph_state  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.199     ; 15.380     ;
; -14.572 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.101     ;
; -14.572 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.738     ;
; -14.570 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.099     ;
; -14.568 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.063     ;
; -14.566 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.095     ;
; -14.564 ; cpu09:cpu1|state.pshu_sph_state  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.243      ; 15.809     ;
; -14.562 ; cpu09:cpu1|state.pshs_pch_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.202     ; 15.362     ;
; -14.561 ; cpu09:cpu1|state.pulu_cc_state   ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.134      ; 15.697     ;
; -14.556 ; cpu09:cpu1|op_code[3]            ; cpu09:cpu1|sp[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.836     ; 13.722     ;
; -14.556 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.085     ;
; -14.554 ; cpu09:cpu1|op_code[0]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.049     ;
; -14.553 ; cpu09:cpu1|state.pulu_accb_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.164     ; 15.391     ;
; -14.552 ; cpu09:cpu1|op_code[2]            ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.047     ;
; -14.551 ; cpu09:cpu1|state.pulu_dp_state   ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.222     ; 15.331     ;
; -14.550 ; cpu09:cpu1|op_code[6]            ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.507     ; 14.045     ;
; -14.550 ; cpu09:cpu1|md[6]                 ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.837     ; 13.715     ;
; -14.548 ; cpu09:cpu1|fic                   ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.473     ; 14.077     ;
+---------+----------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                          ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.671 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.272      ; 13.982     ;
; -12.669 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.290      ; 13.998     ;
; -12.629 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.287      ; 13.955     ;
; -12.598 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.271      ; 13.908     ;
; -12.408 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.263      ; 13.710     ;
; -12.406 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.281      ; 13.726     ;
; -12.366 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.278      ; 13.683     ;
; -12.335 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.262      ; 13.636     ;
; -12.326 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.633     ;
; -12.325 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.632     ;
; -12.324 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.649     ;
; -12.323 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.648     ;
; -12.291 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.263      ; 13.593     ;
; -12.289 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.281      ; 13.609     ;
; -12.284 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.606     ;
; -12.283 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.605     ;
; -12.253 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.273      ; 13.565     ;
; -12.253 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.559     ;
; -12.252 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.558     ;
; -12.251 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.291      ; 13.581     ;
; -12.249 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.278      ; 13.566     ;
; -12.244 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.273      ; 13.556     ;
; -12.242 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.291      ; 13.572     ;
; -12.241 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.548     ;
; -12.239 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.564     ;
; -12.228 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.273      ; 13.540     ;
; -12.226 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.291      ; 13.556     ;
; -12.218 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.262      ; 13.519     ;
; -12.211 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.288      ; 13.538     ;
; -12.202 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.288      ; 13.529     ;
; -12.199 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.521     ;
; -12.199 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.273      ; 13.511     ;
; -12.197 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.291      ; 13.527     ;
; -12.189 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.496     ;
; -12.187 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.512     ;
; -12.186 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.288      ; 13.513     ;
; -12.180 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.272      ; 13.491     ;
; -12.171 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.272      ; 13.482     ;
; -12.168 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.474     ;
; -12.157 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.288      ; 13.484     ;
; -12.155 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.272      ; 13.466     ;
; -12.147 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.469     ;
; -12.136 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.266      ; 13.441     ;
; -12.126 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.272      ; 13.437     ;
; -12.116 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.422     ;
; -12.102 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.409     ;
; -12.100 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.425     ;
; -12.066 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.282      ; 13.387     ;
; -12.060 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.382     ;
; -12.029 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.335     ;
; -11.975 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.281     ;
; -11.938 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.284      ; 13.261     ;
; -11.903 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.266      ; 13.208     ;
; -11.880 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.186     ;
; -11.874 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.266      ; 13.179     ;
; -11.868 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.300      ; 13.207     ;
; -11.859 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.165     ;
; -11.848 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.284      ; 13.171     ;
; -11.833 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.282      ; 13.154     ;
; -11.833 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.284      ; 13.156     ;
; -11.812 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.119     ;
; -11.810 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 13.135     ;
; -11.810 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.132     ;
; -11.807 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.284      ; 13.130     ;
; -11.804 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.282      ; 13.125     ;
; -11.793 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 13.117     ;
; -11.789 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.111     ;
; -11.778 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.300      ; 13.117     ;
; -11.770 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 13.092     ;
; -11.763 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.300      ; 13.102     ;
; -11.739 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.045     ;
; -11.737 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.300      ; 13.076     ;
; -11.719 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 13.026     ;
; -11.717 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 13.023     ;
; -11.714 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.213     ; 12.540     ;
; -11.712 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.195     ; 12.556     ;
; -11.705 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 13.029     ;
; -11.701 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.284      ; 13.024     ;
; -11.690 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 13.014     ;
; -11.688 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.994     ;
; -11.676 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.982     ;
; -11.673 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 12.980     ;
; -11.672 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.198     ; 12.513     ;
; -11.662 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 12.986     ;
; -11.641 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.214     ; 12.466     ;
; -11.637 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 12.944     ;
; -11.635 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.286      ; 12.960     ;
; -11.631 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.300      ; 12.970     ;
; -11.606 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 12.928     ;
; -11.595 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 12.917     ;
; -11.574 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 12.898     ;
; -11.567 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.873     ;
; -11.564 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.870     ;
; -11.560 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.866     ;
; -11.524 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.285      ; 12.848     ;
; -11.497 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 12.819     ;
; -11.490 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.283      ; 12.812     ;
; -11.490 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 12.797     ;
; -11.433 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.267      ; 12.739     ;
; -11.422 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.268      ; 12.729     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 2.383      ; 2.134      ;
; -0.636 ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 2.383      ; 2.212      ;
; -0.361 ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 2.383      ; 1.987      ;
; -0.223 ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 2.383      ; 2.125      ;
; 0.380  ; SBCTextDisplayRGB:io1|dispState.dispWrite  ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.094      ; 0.669      ;
; 0.380  ; SBCTextDisplayRGB:io1|dispState.idle       ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.094      ; 0.669      ;
; 0.381  ; SBCTextDisplayRGB:io1|cursorVert[4]        ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.093      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|dispByteSent         ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]     ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|n_kbWR               ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; SBCTextDisplayRGB:io1|attInverse           ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.092      ; 0.669      ;
; 0.383  ; SBCTextDisplayRGB:io1|dispWR               ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.091      ; 0.669      ;
; 0.384  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txBitCount[0]             ; bufferedUART:io2|txBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txBitCount[1]             ; bufferedUART:io2|txBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txBitCount[2]             ; bufferedUART:io2|txBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txBitCount[3]             ; bufferedUART:io2|txBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txByteSent                ; bufferedUART:io2|txByteSent                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; bufferedUART:io2|txBuffer[7]               ; bufferedUART:io2|txBuffer[7]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]      ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]      ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]      ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]      ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]      ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]      ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]     ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]     ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]     ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]     ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]      ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]     ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]     ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]     ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]      ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]     ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param4[0]            ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param3[0]            ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param2[0]            ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|param1[0]            ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|cursorVert[2]        ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|charScanLine[0]      ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|charScanLine[1]      ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|charScanLine[2]      ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|charScanLine[3]      ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|pixelCount[1]        ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|cursorVert[3]        ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|paramCount[0]        ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|paramCount[2]        ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]     ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]     ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]     ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]      ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]     ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]     ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]     ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]     ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Num               ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Caps              ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Scroll            ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]      ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Shift             ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbInPointer[1]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbInPointer[2]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2Ctrl              ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|ps2ClkOut            ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; SBCTextDisplayRGB:io1|kbWRParity           ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; Debouncer:DebounceResetSwitch|o_PinOut     ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; bufferedUART:io2|rxBitCount[1]             ; bufferedUART:io2|rxBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; bufferedUART:io2|rxBitCount[2]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; bufferedUART:io2|rxBitCount[3]             ; bufferedUART:io2|rxBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.669      ;
; 0.415  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]       ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.684      ;
; 0.415  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.684      ;
; 0.416  ; serialCount[4]                             ; serialCount[4]                                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.684      ;
; 0.416  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.684      ;
; 0.417  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.684      ;
; 0.425  ; SBCTextDisplayRGB:io1|dispCharWRData[6]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.432      ; 1.087      ;
; 0.432  ; bufferedUART:io2|txState.stopBit           ; bufferedUART:io2|txState.idle                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 0.716      ;
; 0.433  ; SBCTextDisplayRGB:io1|dispCharWRData[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.432      ; 1.095      ;
; 0.466  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.733      ;
; 0.481  ; SBCTextDisplayRGB:io1|dispState.ins2       ; SBCTextDisplayRGB:io1|dispState.ins3                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.766      ;
; 0.481  ; SBCTextDisplayRGB:io1|dispState.insertLine ; SBCTextDisplayRGB:io1|dispState.ins2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.766      ;
; 0.482  ; bufferedUART:io2|rxCurrentByteBuffer[7]    ; bufferedUART:io2|rxCurrentByteBuffer[6]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 0.766      ;
; 0.482  ; SBCTextDisplayRGB:io1|dispState.deleteLine ; SBCTextDisplayRGB:io1|dispState.del2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 0.767      ;
; 0.483  ; bufferedUART:io2|rxCurrentByteBuffer[6]    ; bufferedUART:io2|rxCurrentByteBuffer[5]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 0.767      ;
; 0.483  ; bufferedUART:io2|rxCurrentByteBuffer[3]    ; bufferedUART:io2|rxCurrentByteBuffer[2]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 0.767      ;
; 0.487  ; bufferedUART:io2|rxState.idle              ; bufferedUART:io2|rxState.dataBit                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.071      ; 0.753      ;
; 0.507  ; SBCTextDisplayRGB:io1|horizCount[8]        ; SBCTextDisplayRGB:io1|hSync                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.074      ; 0.776      ;
; 0.598  ; bufferedUART:io2|txBuffer[6]               ; bufferedUART:io2|txBuffer[5]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.865      ;
; 0.599  ; bufferedUART:io2|txBuffer[4]               ; bufferedUART:io2|txBuffer[3]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.866      ;
; 0.599  ; bufferedUART:io2|txBuffer[3]               ; bufferedUART:io2|txBuffer[2]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.866      ;
; 0.601  ; bufferedUART:io2|txBuffer[2]               ; bufferedUART:io2|txBuffer[1]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.868      ;
; 0.601  ; bufferedUART:io2|txBuffer[1]               ; bufferedUART:io2|txBuffer[0]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.072      ; 0.868      ;
; 0.608  ; SBCTextDisplayRGB:io1|cursBlinkCount[24]   ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.876      ;
; 0.618  ; serialCount[15]                            ; serialCount[15]                                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.073      ; 0.886      ;
; 0.626  ; SBCTextDisplayRGB:io1|dispCharWRData[7]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.432      ; 1.288      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpuClock'                                                                                                                      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.334 ; SBCTextDisplayRGB:io1|kbBuffer~61  ; SBCTextDisplayRGB:io1|dataOut[1]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.945      ; 1.336      ;
; -0.296 ; SBCTextDisplayRGB:io1|kbBuffer~60  ; SBCTextDisplayRGB:io1|dataOut[0]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.945      ; 1.374      ;
; -0.293 ; bufferedUART:io2|rxBuffer~66       ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.808      ; 2.240      ;
; -0.273 ; bufferedUART:io2|rxBuffer~137      ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.794      ; 2.246      ;
; -0.241 ; SBCTextDisplayRGB:io1|kbBuffer~63  ; SBCTextDisplayRGB:io1|dataOut[3]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.945      ; 1.429      ;
; -0.224 ; bufferedUART:io2|rxBuffer~56       ; bufferedUART:io2|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.802      ; 2.303      ;
; -0.214 ; SBCTextDisplayRGB:io1|kbBuffer~48  ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.927      ; 1.438      ;
; -0.212 ; SBCTextDisplayRGB:io1|kbBuffer~27  ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.972      ; 1.485      ;
; -0.208 ; SBCTextDisplayRGB:io1|kbBuffer~29  ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.972      ; 1.489      ;
; -0.205 ; SBCTextDisplayRGB:io1|kbBuffer~50  ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.927      ; 1.447      ;
; -0.180 ; SBCTextDisplayRGB:io1|kbBuffer~65  ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.944      ; 1.489      ;
; -0.179 ; bufferedUART:io2|rxBuffer~65       ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.805      ; 2.351      ;
; -0.161 ; bufferedUART:io2|rxBuffer~112      ; bufferedUART:io2|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.807      ; 2.371      ;
; -0.140 ; bufferedUART:io2|rxBuffer~100      ; bufferedUART:io2|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.806      ; 2.391      ;
; -0.139 ; bufferedUART:io2|rxBuffer~61       ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.811      ; 2.397      ;
; -0.119 ; bufferedUART:io2|rxBuffer~94       ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.806      ; 2.412      ;
; -0.110 ; SBCTextDisplayRGB:io1|kbBuffer~37  ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.953      ; 1.568      ;
; -0.102 ; bufferedUART:io2|rxBuffer~106      ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.793      ; 2.416      ;
; -0.086 ; bufferedUART:io2|rxBuffer~63       ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.808      ; 2.447      ;
; -0.075 ; SBCTextDisplayRGB:io1|kbBuffer~52  ; SBCTextDisplayRGB:io1|dataOut[6]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.927      ; 1.577      ;
; -0.063 ; bufferedUART:io2|rxBuffer~109      ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.807      ; 2.469      ;
; -0.039 ; bufferedUART:io2|rxBuffer~117      ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.808      ; 2.494      ;
; -0.037 ; bufferedUART:io2|rxBuffer~70       ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.798      ; 2.486      ;
; -0.031 ; bufferedUART:io2|rxBuffer~23       ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.806      ; 2.500      ;
; -0.029 ; SBCTextDisplayRGB:io1|kbBuffer~38  ; SBCTextDisplayRGB:io1|dataOut[6]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.953      ; 1.649      ;
; -0.012 ; bufferedUART:io2|rxBuffer~103      ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.793      ; 2.506      ;
; 0.005  ; bufferedUART:io2|rxBuffer~39       ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.396      ; 2.126      ;
; 0.013  ; bufferedUART:io2|rxBuffer~42       ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.797      ; 2.535      ;
; 0.020  ; SBCTextDisplayRGB:io1|kbBuffer~35  ; SBCTextDisplayRGB:io1|dataOut[3]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.954      ; 1.699      ;
; 0.023  ; SBCTextDisplayRGB:io1|kbBuffer~33  ; SBCTextDisplayRGB:io1|dataOut[1]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.954      ; 1.702      ;
; 0.029  ; bufferedUART:io2|rxBuffer~121      ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.802      ; 2.556      ;
; 0.039  ; SBCTextDisplayRGB:io1|kbBuffer~32  ; SBCTextDisplayRGB:io1|dataOut[0]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.954      ; 1.718      ;
; 0.040  ; bufferedUART:io2|rxBuffer~133      ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.800      ; 2.565      ;
; 0.041  ; bufferedUART:io2|rxBuffer~140      ; bufferedUART:io2|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.399      ; 2.165      ;
; 0.064  ; bufferedUART:io2|rxBuffer~27       ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.805      ; 2.594      ;
; 0.066  ; bufferedUART:io2|rxBuffer~41       ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.794      ; 2.585      ;
; 0.071  ; bufferedUART:io2|rxBuffer~135      ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.394      ; 2.190      ;
; 0.078  ; bufferedUART:io2|rxBuffer~43       ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.796      ; 2.599      ;
; 0.091  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[7]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.399      ; 2.215      ;
; 0.097  ; bufferedUART:io2|rxBuffer~138      ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.394      ; 2.216      ;
; 0.109  ; bufferedUART:io2|rxBuffer~59       ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.798      ; 2.632      ;
; 0.112  ; SBCTextDisplayRGB:io1|kbBuffer~40  ; SBCTextDisplayRGB:io1|dataOut[1]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.969      ; 1.806      ;
; 0.115  ; bufferedUART:io2|rxBuffer~128      ; bufferedUART:io2|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.650      ;
; 0.118  ; SBCTextDisplayRGB:io1|kbBuffer~54  ; SBCTextDisplayRGB:io1|dataOut[1]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.375      ; 2.218      ;
; 0.130  ; bufferedUART:io2|rxBuffer~76       ; bufferedUART:io2|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.798      ; 2.653      ;
; 0.131  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.811      ; 2.667      ;
; 0.131  ; bufferedUART:io2|rxBuffer~44       ; bufferedUART:io2|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.797      ; 2.653      ;
; 0.147  ; SBCTextDisplayRGB:io1|kbBuffer~39  ; SBCTextDisplayRGB:io1|dataOut[0]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.969      ; 1.841      ;
; 0.148  ; SBCTextDisplayRGB:io1|kbBuffer~53  ; SBCTextDisplayRGB:io1|dataOut[0]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.375      ; 2.248      ;
; 0.157  ; bufferedUART:io2|rxBuffer~134      ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.399      ; 2.281      ;
; 0.208  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteWritten  ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.288      ; 2.721      ;
; 0.209  ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.376      ; 2.310      ;
; 0.210  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.406      ; 2.341      ;
; 0.210  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.406      ; 2.341      ;
; 0.210  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.406      ; 2.341      ;
; 0.210  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[6]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.406      ; 2.341      ;
; 0.213  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[1]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.407      ; 2.345      ;
; 0.213  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[0]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.407      ; 2.345      ;
; 0.213  ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[3]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.407      ; 2.345      ;
; 0.217  ; SBCTextDisplayRGB:io1|kbBuffer~41  ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.968      ; 1.910      ;
; 0.218  ; bufferedUART:io2|rxBuffer~75       ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.797      ; 2.740      ;
; 0.232  ; cpu09:cpu1|sp[7]                   ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.273      ; 3.700      ;
; 0.239  ; SBCTextDisplayRGB:io1|kbBuffer~43  ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.968      ; 1.932      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.244  ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; i_CLOCK_50   ; cpuClock    ; 0.000        ; 2.281      ; 2.750      ;
; 0.245  ; bufferedUART:io2|rxBuffer~131      ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.806      ; 2.776      ;
; 0.253  ; bufferedUART:io2|rxBuffer~123      ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.804      ; 2.782      ;
; 0.258  ; SBCTextDisplayRGB:io1|kbBuffer~55  ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.357      ;
; 0.267  ; bufferedUART:io2|rxBuffer~136      ; bufferedUART:io2|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.402      ; 2.394      ;
; 0.269  ; SBCTextDisplayRGB:io1|kbBuffer~23  ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.368      ;
; 0.271  ; bufferedUART:io2|rxBuffer~73       ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.795      ; 2.791      ;
; 0.274  ; bufferedUART:io2|rxBuffer~90       ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.793      ; 2.792      ;
; 0.276  ; bufferedUART:io2|rxBuffer~113      ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.392      ; 2.393      ;
; 0.280  ; SBCTextDisplayRGB:io1|kbBuffer~57  ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.379      ;
; 0.285  ; SBCTextDisplayRGB:io1|kbBuffer~44  ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.968      ; 1.978      ;
; 0.299  ; bufferedUART:io2|rxBuffer~33       ; bufferedUART:io2|dataOut[4]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.804      ; 2.828      ;
; 0.335  ; cpu09:cpu1|state.puls_ixh_state    ; cpu09:cpu1|xreg[13]                    ; cpuClock     ; cpuClock    ; 0.000        ; 2.043      ; 2.573      ;
; 0.340  ; bufferedUART:io2|rxBuffer~29       ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.875      ;
; 0.345  ; cpu09:cpu1|sp[5]                   ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock     ; cpuClock    ; 0.000        ; 3.275      ; 3.815      ;
; 0.345  ; SBCTextDisplayRGB:io1|kbBuffer~24  ; SBCTextDisplayRGB:io1|dataOut[6]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.444      ;
; 0.350  ; SBCTextDisplayRGB:io1|kbBuffer~22  ; SBCTextDisplayRGB:io1|dataOut[4]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.449      ;
; 0.350  ; bufferedUART:io2|rxBuffer~115      ; bufferedUART:io2|dataOut[6]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.394      ; 2.469      ;
; 0.352  ; SBCTextDisplayRGB:io1|kbBuffer~45  ; SBCTextDisplayRGB:io1|dataOut[6]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.968      ; 2.045      ;
; 0.354  ; SBCTextDisplayRGB:io1|kbBuffer~58  ; SBCTextDisplayRGB:io1|dataOut[5]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.453      ;
; 0.356  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.812      ; 2.893      ;
; 0.356  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[5]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.812      ; 2.893      ;
; 0.356  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[7]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.812      ; 2.893      ;
; 0.356  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[2]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.812      ; 2.893      ;
; 0.357  ; bufferedUART:io2|rxBuffer~125      ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.892      ;
; 0.370  ; SBCTextDisplayRGB:io1|kbBuffer~20  ; SBCTextDisplayRGB:io1|dataOut[2]       ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.374      ; 2.469      ;
; 0.370  ; bufferedUART:io2|rxBuffer~78       ; bufferedUART:io2|dataOut[1]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.797      ; 2.892      ;
; 0.373  ; cpu09:cpu1|cc[7]                   ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.580      ; 2.148      ;
; 0.377  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[0]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.815      ; 2.917      ;
; 0.377  ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[3]            ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.815      ; 2.917      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_CLOCK_50'                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.670 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.073     ; 2.599      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.084     ; 2.253      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.084     ; 2.253      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.084     ; 2.253      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.084     ; 2.253      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.084     ; 2.253      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.335 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.083     ; 2.254      ;
; -1.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.055     ; 1.986      ;
; -1.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.055     ; 1.986      ;
; -1.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.055     ; 1.986      ;
; -1.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.055     ; 1.986      ;
; -1.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.055     ; 1.986      ;
; -0.978 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.056     ; 1.924      ;
; -0.978 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.056     ; 1.924      ;
; -0.978 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.056     ; 1.924      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.957 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.417      ; 2.376      ;
; -0.602 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.323      ; 1.927      ;
; -0.602 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.323      ; 1.927      ;
; -0.602 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.323      ; 1.927      ;
; -0.529 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.363      ; 1.894      ;
; -0.529 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.363      ; 1.894      ;
; -0.529 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.363      ; 1.894      ;
; -0.529 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.363      ; 1.894      ;
; -0.529 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.363      ; 1.894      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpuClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.112      ; 2.479      ;
; 0.125 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.112      ; 2.479      ;
; 0.125 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.112      ; 2.479      ;
; 0.125 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.112      ; 2.479      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
; 0.282 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 2.471      ; 2.681      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpuClock'                                                                                                                 ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; -0.087 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.810      ; 2.448      ;
; 0.101  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.405      ; 2.231      ;
; 0.101  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.405      ; 2.231      ;
; 0.101  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.405      ; 2.231      ;
; 0.101  ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 2.405      ; 2.231      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_CLOCK_50'                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.049 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.526      ; 1.770      ;
; 1.049 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.526      ; 1.770      ;
; 1.049 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.526      ; 1.770      ;
; 1.049 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.526      ; 1.770      ;
; 1.049 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.526      ; 1.770      ;
; 1.126 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.485      ; 1.806      ;
; 1.126 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.485      ; 1.806      ;
; 1.126 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.485      ; 1.806      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.404 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.583      ; 2.182      ;
; 1.517 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 1.801      ;
; 1.517 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 1.801      ;
; 1.517 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.089      ; 1.801      ;
; 1.567 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 1.852      ;
; 1.567 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 1.852      ;
; 1.567 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 1.852      ;
; 1.567 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 1.852      ;
; 1.567 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.090      ; 1.852      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.787 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.043      ;
; 1.791 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.047      ;
; 1.791 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.047      ;
; 1.791 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.047      ;
; 1.791 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.047      ;
; 1.791 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.061      ; 2.047      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
; 2.072 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.083      ; 2.350      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                                                              ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a0~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a1~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a2~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a3~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a4~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a5~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a6~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a7~porta_address_reg0                                             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0             ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CLOCK_50 ; Rise       ; i_CLOCK_50                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attInverse                                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[0]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[1]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[2]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[3]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[4]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[5]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[6]                                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[0]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[1]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[2]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[3]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[4]                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[0]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[10]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[11]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[12]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[13]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[14]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[15]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[16]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[17]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[18]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[19]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[1]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[20]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[21]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[22]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[23]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[24]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[25]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[2]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[3]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[4]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[5]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[6]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[7]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[8]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[9]                                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[6]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[0]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[1]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[2]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[3]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[4]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[5]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[6]                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpuClock'                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteWritten         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; serSelect    ; cpuClock   ; 9.480 ; 9.489 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 6.381 ; 6.259 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.068 ; 5.035 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.601 ; 4.697 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.324 ; 5.342 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.061 ; 5.111 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.381 ; 6.259 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.312 ; 5.372 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.260 ; 5.315 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.056 ; 6.042 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.236 ; 0.214 ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; 4.182 ; 4.463 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; 1.957 ; 2.132 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; 4.099 ; 4.660 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; 2.056 ; 2.140 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; 4.178 ; 4.412 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; 4.610 ; 4.579 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; -4.342 ; -4.208 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -1.956 ; -2.030 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.513 ; -2.506 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -1.956 ; -2.030 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.737 ; -2.733 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.268 ; -2.336 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.814 ; -3.747 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.330 ; -2.368 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.714 ; -2.808 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.858 ; -2.827 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.447  ; 0.492  ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; -2.005 ; -2.111 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; -1.549 ; -1.720 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; -2.334 ; -2.481 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; -1.590 ; -1.665 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; -2.138 ; -2.310 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; -3.972 ; -3.885 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 15.219 ; 14.145 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 12.101 ; 12.251 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 11.983 ; 12.654 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 17.102 ; 15.910 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 16.482 ; 15.158 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.026 ; 13.802 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 13.439 ; 13.265 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 14.681 ; 14.294 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 14.512 ; 13.538 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 15.047 ; 13.896 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 14.450 ; 13.549 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 14.706 ; 13.709 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 14.876 ; 13.765 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 17.102 ; 15.910 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 15.243 ; 14.206 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 14.306 ; 13.423 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 14.207 ; 13.769 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 15.581 ; 14.612 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 16.833 ; 15.585 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 14.711 ; 13.781 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 19.516 ; 17.733 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 15.044 ; 14.515 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 15.341 ; 14.466 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 17.404 ; 16.131 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 19.516 ; 17.733 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 18.883 ; 17.443 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 18.069 ; 16.688 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 18.623 ; 17.103 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 17.956 ; 16.786 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 6.469  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.483  ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 8.691  ; 8.005  ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 7.831  ; 8.154  ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 7.527  ; 7.973  ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 6.899  ; 6.598  ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 7.815  ; 7.458  ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 6.464  ; 6.218  ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 6.947  ; 6.554  ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 6.418  ; 6.169  ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 7.094  ; 6.763  ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 7.077  ; 6.712  ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 7.275  ; 6.849  ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 7.016  ; 6.657  ; Rise       ; i_CLOCK_50      ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 8.348  ; 7.648  ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 6.058  ; 8.540  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.140  ; 9.101  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.388  ; 6.913  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 10.722 ; 9.859  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 8.003  ; 7.492  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 7.843  ; 7.343  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 8.346  ; 7.623  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 7.591  ; 7.071  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 8.182  ; 7.485  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 7.993  ; 7.403  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 7.996  ; 7.388  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 8.061  ; 7.316  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.262 ; 9.147  ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 8.457  ; 7.844  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 7.511  ; 6.995  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 7.388  ; 6.913  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 9.020  ; 8.412  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.085  ; 8.389  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 7.613  ; 7.124  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.069  ; 8.315  ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 9.709  ; 8.865  ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 9.069  ; 8.315  ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 10.487 ; 9.639  ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 10.511 ; 10.249 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 10.812 ; 10.212 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 9.470  ; 8.777  ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 12.418 ; 11.342 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 10.119 ; 9.357  ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 6.204  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 5.257  ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 8.436  ; 7.757  ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 7.529  ; 7.844  ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 7.237  ; 7.670  ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 6.639  ; 6.346  ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 7.517  ; 7.171  ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 6.221  ; 5.980  ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 6.684  ; 6.303  ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 6.177  ; 5.933  ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 6.826  ; 6.503  ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 6.809  ; 6.455  ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 6.999  ; 6.586  ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 6.751  ; 6.402  ; Rise       ; i_CLOCK_50      ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.013 ; 10.847 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.013 ; 10.847 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.013 ; 10.847 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.302 ; 11.152 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.013 ; 10.847 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.178 ; 11.012 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.178 ; 11.012 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.064 ; 12.511 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.168 ; 11.002 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.512 ; 7.346 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.512 ; 7.346 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.512 ; 7.346 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.833 ; 7.683 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.512 ; 7.346 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.671 ; 7.505 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.671 ; 7.505 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.558 ; 9.005 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.662 ; 7.496 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.539    ; 10.705    ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.539    ; 10.705    ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.539    ; 10.705    ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.775    ; 10.925    ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.539    ; 10.705    ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.742    ; 10.908    ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.742    ; 10.908    ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.246    ; 12.799    ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.731    ; 10.897    ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 6.960     ; 7.126     ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.960     ; 7.126     ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.960     ; 7.126     ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.230     ; 7.380     ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.960     ; 7.126     ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.155     ; 7.321     ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.155     ; 7.321     ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.660     ; 9.213     ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.145     ; 7.311     ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; cpuClock   ; -6.532 ; -1318.619     ;
; i_CLOCK_50 ; -5.516 ; -1024.201     ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.504 ; -0.958        ;
; cpuClock   ; 0.033  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; i_CLOCK_50 ; -0.318 ; -4.131          ;
; cpuClock   ; 0.295  ; 0.000           ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; cpuClock   ; 0.176 ; 0.000           ;
; i_CLOCK_50 ; 0.516 ; 0.000           ;
+------------+-------+-----------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; i_CLOCK_50 ; -3.000 ; -649.663                   ;
; cpuClock   ; -1.000 ; -368.000                   ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpuClock'                                                                                             ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.532 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.502      ;
; -6.517 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.487      ;
; -6.462 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.228     ; 7.221      ;
; -6.458 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.428      ;
; -6.443 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.211     ; 7.219      ;
; -6.439 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.071     ; 7.355      ;
; -6.420 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.054     ; 7.353      ;
; -6.407 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.440      ;
; -6.401 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.460      ;
; -6.392 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.425      ;
; -6.391 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.018     ; 6.360      ;
; -6.386 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.445      ;
; -6.382 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.578      ;
; -6.382 ; cpu09:cpu1|op_code[6]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.352      ;
; -6.382 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.352      ;
; -6.380 ; cpu09:cpu1|pre_code[4]          ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.016     ; 6.351      ;
; -6.375 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.597      ;
; -6.373 ; cpu09:cpu1|fic                  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.343      ;
; -6.367 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.563      ;
; -6.364 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.741     ; 6.610      ;
; -6.360 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.582      ;
; -6.359 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.236     ; 7.110      ;
; -6.353 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 7.241      ;
; -6.351 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.932     ; 6.406      ;
; -6.349 ; cpu09:cpu1|pre_code[3]          ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.016     ; 6.320      ;
; -6.349 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.741     ; 6.595      ;
; -6.336 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.079     ; 7.244      ;
; -6.336 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.231     ; 7.092      ;
; -6.336 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.932     ; 6.391      ;
; -6.334 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.556      ;
; -6.333 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.366      ;
; -6.330 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.058      ; 7.375      ;
; -6.327 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.386      ;
; -6.323 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.216     ; 7.094      ;
; -6.322 ; cpu09:cpu1|state.pshu_sph_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.046     ; 7.263      ;
; -6.319 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.541      ;
; -6.317 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.078     ; 7.226      ;
; -6.317 ; cpu09:cpu1|md[5]                ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.018     ; 6.286      ;
; -6.316 ; cpu09:cpu1|op_code[7]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.017     ; 6.286      ;
; -6.309 ; cpu09:cpu1|state.puls_uph_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.071     ; 7.225      ;
; -6.308 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.504      ;
; -6.304 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.063     ; 7.228      ;
; -6.303 ; cpu09:cpu1|md[1]                ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.073     ; 7.217      ;
; -6.303 ; cpu09:cpu1|state.pshu_sph_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 7.261      ;
; -6.301 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.523      ;
; -6.294 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.490      ;
; -6.294 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.037     ; 7.244      ;
; -6.290 ; cpu09:cpu1|state.puls_uph_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.054     ; 7.223      ;
; -6.290 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.741     ; 6.536      ;
; -6.286 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.345      ;
; -6.280 ; cpu09:cpu1|state.puls_upl_state ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.084      ; 7.351      ;
; -6.279 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.037     ; 7.229      ;
; -6.277 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|pc[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.932     ; 6.332      ;
; -6.274 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.470      ;
; -6.274 ; cpu09:cpu1|pre_code[4]          ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.953     ; 6.308      ;
; -6.274 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.307      ;
; -6.269 ; cpu09:cpu1|md[2]                ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.044     ; 7.212      ;
; -6.266 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.955     ; 6.298      ;
; -6.265 ; cpu09:cpu1|state.pulu_cc_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.092     ; 7.160      ;
; -6.262 ; cpu09:cpu1|pre_code[6]          ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.015     ; 6.234      ;
; -6.260 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.929     ; 6.318      ;
; -6.260 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.482      ;
; -6.259 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.455      ;
; -6.258 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.741     ; 6.504      ;
; -6.257 ; cpu09:cpu1|op_code[6]           ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.290      ;
; -6.255 ; cpu09:cpu1|state.pshu_iyh_state ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.046     ; 7.196      ;
; -6.254 ; cpu09:cpu1|op_code[4]           ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.018     ; 6.223      ;
; -6.253 ; cpu09:cpu1|state.pulu_dp_state  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.092     ; 7.148      ;
; -6.252 ; cpu09:cpu1|md[4]                ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.018     ; 6.221      ;
; -6.251 ; cpu09:cpu1|pre_code[2]          ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.016     ; 6.222      ;
; -6.251 ; cpu09:cpu1|op_code[6]           ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.310      ;
; -6.251 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.310      ;
; -6.250 ; cpu09:cpu1|md[2]                ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 7.210      ;
; -6.249 ; cpu09:cpu1|pre_code[4]          ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.927     ; 6.309      ;
; -6.249 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.308      ;
; -6.248 ; cpu09:cpu1|fic                  ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.954     ; 6.281      ;
; -6.246 ; cpu09:cpu1|state.pulu_cc_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.075     ; 7.158      ;
; -6.246 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.305      ;
; -6.244 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.925     ; 6.306      ;
; -6.243 ; cpu09:cpu1|pre_code[3]          ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.953     ; 6.277      ;
; -6.243 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.741     ; 6.489      ;
; -6.242 ; cpu09:cpu1|fic                  ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.301      ;
; -6.241 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.792     ; 6.436      ;
; -6.238 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.460      ;
; -6.236 ; cpu09:cpu1|state.pshu_iyh_state ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 7.194      ;
; -6.234 ; cpu09:cpu1|state.pulu_dp_state  ; cpu09:cpu1|ea[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.075     ; 7.146      ;
; -6.234 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.766     ; 6.455      ;
; -6.232 ; cpu09:cpu1|op_code[6]           ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.428      ;
; -6.230 ; cpu09:cpu1|pre_code[4]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.790     ; 6.427      ;
; -6.229 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|sp[1]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.928     ; 6.288      ;
; -6.229 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.925     ; 6.291      ;
; -6.225 ; cpu09:cpu1|op_code[6]           ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.447      ;
; -6.225 ; cpu09:cpu1|op_code[1]           ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.447      ;
; -6.223 ; cpu09:cpu1|op_code[2]           ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.082     ; 6.128      ;
; -6.223 ; cpu09:cpu1|pre_code[4]          ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.764     ; 6.446      ;
; -6.223 ; cpu09:cpu1|fic                  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.791     ; 6.419      ;
; -6.223 ; cpu09:cpu1|md[6]                ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.742     ; 6.468      ;
; -6.223 ; cpu09:cpu1|op_code[3]           ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.765     ; 6.445      ;
; -6.220 ; cpu09:cpu1|op_code[0]           ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.037     ; 7.170      ;
; -6.219 ; cpu09:cpu1|state.pshu_sph_state ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.054     ; 7.152      ;
+--------+---------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                         ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.516 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.673      ;
; -5.512 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 6.666      ;
; -5.500 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.648      ;
; -5.468 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.615      ;
; -5.303 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.463      ;
; -5.303 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.453      ;
; -5.299 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.456      ;
; -5.299 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.446      ;
; -5.287 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.438      ;
; -5.287 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.132      ; 6.428      ;
; -5.265 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.425      ;
; -5.261 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.418      ;
; -5.259 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.419      ;
; -5.255 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.412      ;
; -5.255 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.405      ;
; -5.255 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.131      ; 6.395      ;
; -5.249 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.400      ;
; -5.247 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.397      ;
; -5.243 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.394      ;
; -5.243 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.390      ;
; -5.231 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.132      ; 6.372      ;
; -5.217 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.367      ;
; -5.211 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.361      ;
; -5.210 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.367      ;
; -5.206 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 6.360      ;
; -5.199 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.131      ; 6.339      ;
; -5.199 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 6.357      ;
; -5.195 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.350      ;
; -5.193 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.341      ;
; -5.192 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.352      ;
; -5.188 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.345      ;
; -5.182 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 6.331      ;
; -5.176 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.327      ;
; -5.164 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.137      ; 6.310      ;
; -5.161 ; SBCTextDisplayRGB:io1|cursorVert[3]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.308      ;
; -5.150 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.298      ;
; -5.144 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.294      ;
; -5.139 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.296      ;
; -5.135 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 6.289      ;
; -5.135 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.295      ;
; -5.133 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 6.291      ;
; -5.131 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.288      ;
; -5.129 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.284      ;
; -5.127 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 6.280      ;
; -5.119 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.270      ;
; -5.119 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.267      ;
; -5.116 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 6.265      ;
; -5.108 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.255      ;
; -5.102 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.137      ; 6.248      ;
; -5.090 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.238      ;
; -5.087 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.237      ;
; -5.087 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.234      ;
; -5.084 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.232      ;
; -5.081 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.229      ;
; -5.065 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 6.218      ;
; -5.053 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.208      ;
; -5.044 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.199      ;
; -5.042 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.189      ;
; -5.031 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.187      ;
; -5.030 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 6.179      ;
; -5.025 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 6.174      ;
; -4.995 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 6.155      ;
; -4.994 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.154      ; 6.157      ;
; -4.991 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.148      ;
; -4.986 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.142      ;
; -4.979 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.135      ;
; -4.975 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 6.126      ;
; -4.975 ; SBCTextDisplayRGB:io1|charVert[3]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.132      ;
; -4.970 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.137      ; 6.116      ;
; -4.960 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.108      ;
; -4.959 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.115      ;
; -4.949 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.154      ; 6.112      ;
; -4.943 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 6.093      ;
; -4.942 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.154      ; 6.105      ;
; -4.938 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.094      ;
; -4.933 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 6.086      ;
; -4.930 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.087      ;
; -4.923 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.078      ;
; -4.923 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.080      ;
; -4.922 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.154      ; 6.085      ;
; -4.921 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.061     ; 5.869      ;
; -4.917 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.064     ; 5.862      ;
; -4.910 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.138      ; 6.057      ;
; -4.905 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.070     ; 5.844      ;
; -4.904 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.052      ;
; -4.903 ; SBCTextDisplayRGB:io1|charVert[1]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.060      ;
; -4.902 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 6.058      ;
; -4.901 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.154      ; 6.064      ;
; -4.900 ; SBCTextDisplayRGB:io1|startAddr[7]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 6.049      ;
; -4.891 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 6.039      ;
; -4.882 ; SBCTextDisplayRGB:io1|charVert[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 6.039      ;
; -4.873 ; SBCTextDisplayRGB:io1|cursorVert[4]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.071     ; 5.811      ;
; -4.867 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.022      ;
; -4.854 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.146      ; 6.009      ;
; -4.845 ; SBCTextDisplayRGB:io1|startAddr[8]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.139      ; 5.993      ;
; -4.844 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 5.993      ;
; -4.836 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 5.992      ;
; -4.831 ; SBCTextDisplayRGB:io1|startAddr[9]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 5.980      ;
; -4.824 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 5.982      ;
; -4.823 ; SBCTextDisplayRGB:io1|startAddr[10]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 5.983      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.504 ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 1.171      ; 0.886      ;
; -0.454 ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; 0.000        ; 1.171      ; 0.936      ;
; 0.083  ; cpuClock                                   ; bufferedUART:io2|func_reset                                                                                                                             ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 1.171      ; 0.973      ;
; 0.156  ; SBCTextDisplayRGB:io1|dispCharWRData[4]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.229      ; 0.489      ;
; 0.159  ; SBCTextDisplayRGB:io1|dispCharWRData[6]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.229      ; 0.492      ;
; 0.172  ; cpuClock                                   ; SBCTextDisplayRGB:io1|func_reset                                                                                                                        ; cpuClock     ; i_CLOCK_50  ; -0.500       ; 1.171      ; 1.062      ;
; 0.177  ; SBCTextDisplayRGB:io1|dispState.dispWrite  ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|dispWR               ; SBCTextDisplayRGB:io1|dispWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|cursorVert[4]        ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|dispState.idle       ; SBCTextDisplayRGB:io1|dispState.idle                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|dispByteSent         ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]     ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|n_kbWR               ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; SBCTextDisplayRGB:io1|attInverse           ; SBCTextDisplayRGB:io1|attInverse                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txBitCount[0]             ; bufferedUART:io2|txBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txBitCount[1]             ; bufferedUART:io2|txBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txBitCount[2]             ; bufferedUART:io2|txBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txBitCount[3]             ; bufferedUART:io2|txBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txByteSent                ; bufferedUART:io2|txByteSent                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; bufferedUART:io2|txBuffer[7]               ; bufferedUART:io2|txBuffer[7]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param2[0]            ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|param1[0]            ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|cursorVert[2]        ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|vActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|hActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|cursorVert[3]        ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]      ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]      ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]      ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]      ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]      ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]      ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]     ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]     ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]     ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]     ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]     ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]     ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]     ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]      ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]      ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]     ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]     ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]     ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]     ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]     ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]     ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]     ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]      ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]      ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]     ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2Shift             ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2Ctrl              ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|ps2ClkOut            ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SBCTextDisplayRGB:io1|kbWRParity           ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|param4[0]            ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|param3[0]            ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[0]      ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[1]      ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[2]      ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|charScanLine[3]      ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|pixelCount[1]        ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|paramCount[0]        ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|paramCount[2]        ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Debouncer:DebounceResetSwitch|o_PinOut     ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|ps2Num               ; SBCTextDisplayRGB:io1|ps2Num                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|ps2Caps              ; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|ps2Scroll            ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|kbInPointer[1]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; SBCTextDisplayRGB:io1|kbInPointer[2]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:io2|rxBitCount[1]             ; bufferedUART:io2|rxBitCount[1]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:io2|rxBitCount[2]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; bufferedUART:io2|rxBitCount[3]             ; bufferedUART:io2|rxBitCount[3]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.307      ;
; 0.191  ; bufferedUART:io2|txState.stopBit           ; bufferedUART:io2|txState.idle                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.043      ; 0.318      ;
; 0.193  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]       ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; serialCount[4]                             ; serialCount[4]                                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[0]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; SBCTextDisplayRGB:io1|dispState.insertLine ; SBCTextDisplayRGB:io1|dispState.ins2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.329      ;
; 0.202  ; bufferedUART:io2|rxCurrentByteBuffer[7]    ; bufferedUART:io2|rxCurrentByteBuffer[6]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.043      ; 0.329      ;
; 0.202  ; SBCTextDisplayRGB:io1|dispState.ins2       ; SBCTextDisplayRGB:io1|dispState.ins3                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.330      ;
; 0.202  ; SBCTextDisplayRGB:io1|dispState.deleteLine ; SBCTextDisplayRGB:io1|dispState.del2                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.330      ;
; 0.203  ; bufferedUART:io2|rxCurrentByteBuffer[6]    ; bufferedUART:io2|rxCurrentByteBuffer[5]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.043      ; 0.330      ;
; 0.203  ; bufferedUART:io2|rxCurrentByteBuffer[3]    ; bufferedUART:io2|rxCurrentByteBuffer[2]                                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.043      ; 0.330      ;
; 0.203  ; bufferedUART:io2|rxBitCount[0]             ; bufferedUART:io2|rxBitCount[2]                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.323      ;
; 0.215  ; SBCTextDisplayRGB:io1|horizCount[8]        ; SBCTextDisplayRGB:io1|hSync                                                                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.335      ;
; 0.219  ; bufferedUART:io2|rxState.idle              ; bufferedUART:io2|rxState.dataBit                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.035      ; 0.338      ;
; 0.252  ; bufferedUART:io2|txBuffer[6]               ; bufferedUART:io2|txBuffer[5]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.372      ;
; 0.253  ; bufferedUART:io2|txBuffer[4]               ; bufferedUART:io2|txBuffer[3]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253  ; bufferedUART:io2|txBuffer[3]               ; bufferedUART:io2|txBuffer[2]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.373      ;
; 0.255  ; bufferedUART:io2|txBuffer[2]               ; bufferedUART:io2|txBuffer[1]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.375      ;
; 0.255  ; bufferedUART:io2|txBuffer[1]               ; bufferedUART:io2|txBuffer[0]                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.375      ;
; 0.262  ; SBCTextDisplayRGB:io1|dispCharWRData[7]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.229      ; 0.595      ;
; 0.264  ; serialCount[15]                            ; serialCount[15]                                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.384      ;
; 0.268  ; SBCTextDisplayRGB:io1|cursBlinkCount[24]   ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.036      ; 0.388      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpuClock'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.033 ; SBCTextDisplayRGB:io1|kbBuffer~61            ; SBCTextDisplayRGB:io1|dataOut[1]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.979      ; 0.626      ;
; 0.034 ; SBCTextDisplayRGB:io1|kbBuffer~60            ; SBCTextDisplayRGB:io1|dataOut[0]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.979      ; 0.627      ;
; 0.043 ; bufferedUART:io2|rxBuffer~66                 ; bufferedUART:io2|dataOut[5]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.366      ; 1.023      ;
; 0.048 ; SBCTextDisplayRGB:io1|kbBuffer~63            ; SBCTextDisplayRGB:io1|dataOut[3]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.979      ; 0.641      ;
; 0.075 ; bufferedUART:io2|rxBuffer~137                ; bufferedUART:io2|dataOut[4]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.358      ; 1.047      ;
; 0.081 ; bufferedUART:io2|rxBuffer~112                ; bufferedUART:io2|dataOut[3]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.364      ; 1.059      ;
; 0.081 ; SBCTextDisplayRGB:io1|kbBuffer~27            ; SBCTextDisplayRGB:io1|dataOut[2]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.985      ; 0.680      ;
; 0.083 ; SBCTextDisplayRGB:io1|kbBuffer~29            ; SBCTextDisplayRGB:io1|dataOut[4]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.985      ; 0.682      ;
; 0.090 ; SBCTextDisplayRGB:io1|kbBuffer~65            ; SBCTextDisplayRGB:io1|dataOut[5]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.979      ; 0.683      ;
; 0.092 ; bufferedUART:io2|rxBuffer~56                 ; bufferedUART:io2|dataOut[3]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.364      ; 1.070      ;
; 0.092 ; SBCTextDisplayRGB:io1|kbBuffer~48            ; SBCTextDisplayRGB:io1|dataOut[2]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.969      ; 0.675      ;
; 0.093 ; bufferedUART:io2|rxBuffer~106                ; bufferedUART:io2|dataOut[5]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.357      ; 1.064      ;
; 0.093 ; SBCTextDisplayRGB:io1|kbBuffer~50            ; SBCTextDisplayRGB:io1|dataOut[4]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.969      ; 0.676      ;
; 0.100 ; bufferedUART:io2|rxBuffer~100                ; bufferedUART:io2|dataOut[7]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.365      ; 1.079      ;
; 0.105 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[13]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.194      ;
; 0.115 ; bufferedUART:io2|rxBuffer~109                ; bufferedUART:io2|dataOut[0]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.364      ; 1.093      ;
; 0.118 ; bufferedUART:io2|rxBuffer~61                 ; bufferedUART:io2|dataOut[0]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.367      ; 1.099      ;
; 0.118 ; bufferedUART:io2|rxBuffer~117                ; bufferedUART:io2|dataOut[0]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.365      ; 1.097      ;
; 0.127 ; bufferedUART:io2|rxBuffer~23                 ; bufferedUART:io2|dataOut[2]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.365      ; 1.106      ;
; 0.129 ; bufferedUART:io2|rxBuffer~65                 ; bufferedUART:io2|dataOut[4]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.363      ; 1.106      ;
; 0.134 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.966      ; 1.184      ;
; 0.134 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|pre_code[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.966      ; 1.184      ;
; 0.134 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.966      ; 1.184      ;
; 0.134 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|pre_code[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.966      ; 1.184      ;
; 0.137 ; SBCTextDisplayRGB:io1|kbBuffer~37            ; SBCTextDisplayRGB:io1|dataOut[5]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.977      ; 0.728      ;
; 0.139 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.016      ; 1.239      ;
; 0.139 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.016      ; 1.239      ;
; 0.139 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.016      ; 1.239      ;
; 0.139 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.016      ; 1.239      ;
; 0.142 ; SBCTextDisplayRGB:io1|kbBuffer~52            ; SBCTextDisplayRGB:io1|dataOut[6]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.969      ; 0.725      ;
; 0.144 ; bufferedUART:io2|rxBuffer~94                 ; bufferedUART:io2|dataOut[1]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.365      ; 1.123      ;
; 0.158 ; cpu09:cpu1|state.rti_ixh_state               ; cpu09:cpu1|xreg[13]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.247      ;
; 0.158 ; bufferedUART:io2|rxBuffer~63                 ; bufferedUART:io2|dataOut[2]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.366      ; 1.138      ;
; 0.164 ; cpu09:cpu1|state.puls_iyh_state              ; cpu09:cpu1|yreg[12]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.006      ; 1.254      ;
; 0.164 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[10]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.253      ;
; 0.165 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[8]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.254      ;
; 0.166 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[9]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.255      ;
; 0.168 ; SBCTextDisplayRGB:io1|kbBuffer~38            ; SBCTextDisplayRGB:io1|dataOut[6]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.977      ; 0.759      ;
; 0.170 ; bufferedUART:io2|rxBuffer~103                ; bufferedUART:io2|dataOut[2]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.357      ; 1.141      ;
; 0.171 ; bufferedUART:io2|rxBuffer~70                 ; bufferedUART:io2|dataOut[1]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.362      ; 1.147      ;
; 0.172 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[14]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.261      ;
; 0.173 ; cpu09:cpu1|state.puls_ixh_state              ; cpu09:cpu1|xreg[11]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.005      ; 1.262      ;
; 0.174 ; bufferedUART:io2|rxBuffer~42                 ; bufferedUART:io2|dataOut[5]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.361      ; 1.149      ;
; 0.175 ; bufferedUART:io2|rxBuffer~27                 ; bufferedUART:io2|dataOut[6]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.364      ; 1.153      ;
; 0.178 ; bufferedUART:io2|rxBuffer~39                 ; bufferedUART:io2|dataOut[2]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.186      ; 0.978      ;
; 0.180 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.263      ;
; 0.184 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[5]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.267      ;
; 0.184 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.267      ;
; 0.185 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.268      ;
; 0.185 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[1]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.268      ;
; 0.186 ; cpu09:cpu1|sp[7]                             ; SBCTextDisplayRGB:io1|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.494      ; 1.764      ;
; 0.186 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.269      ;
; 0.186 ; cpu09:cpu1|state.puls_iyl_state              ; cpu09:cpu1|yreg[2]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.269      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; cpu09:cpu1|state.rti_iyh_state               ; cpu09:cpu1|yreg[12]                          ; cpuClock     ; cpuClock    ; 0.000        ; 1.006      ; 1.280      ;
; 0.190 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.273      ;
; 0.194 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[5]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.277      ;
; 0.194 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.277      ;
; 0.195 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.278      ;
; 0.195 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[1]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.278      ;
; 0.196 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.279      ;
; 0.196 ; cpu09:cpu1|state.rti_iyl_state               ; cpu09:cpu1|yreg[2]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.999      ; 1.279      ;
; 0.197 ; bufferedUART:io2|rxBuffer~43                 ; bufferedUART:io2|dataOut[6]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.360      ; 1.171      ;
; 0.200 ; bufferedUART:io2|rxBuffer~140                ; bufferedUART:io2|dataOut[7]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.188      ; 1.002      ;
; 0.201 ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; bufferedUART:io2|rxBuffer~133                ; bufferedUART:io2|dataOut[0]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.362      ; 1.177      ;
; 0.203 ; cpu09:cpu1|sp[5]                             ; SBCTextDisplayRGB:io1|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.495      ; 1.782      ;
; 0.205 ; SBCTextDisplayRGB:io1|kbBuffer~33            ; SBCTextDisplayRGB:io1|dataOut[1]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.977      ; 0.796      ;
; 0.206 ; bufferedUART:io2|rxBuffer~59                 ; bufferedUART:io2|dataOut[6]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.362      ; 1.182      ;
; 0.207 ; bufferedUART:io2|rxBuffer~121                ; bufferedUART:io2|dataOut[4]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.361      ; 1.182      ;
; 0.207 ; bufferedUART:io2|rxBuffer~135                ; bufferedUART:io2|dataOut[2]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.182      ; 1.003      ;
; 0.208 ; SBCTextDisplayRGB:io1|kbBuffer~35            ; SBCTextDisplayRGB:io1|dataOut[3]             ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 0.977      ; 0.799      ;
; 0.209 ; bufferedUART:io2|rxBuffer~44                 ; bufferedUART:io2|dataOut[7]                  ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.361      ; 1.184      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_CLOCK_50'                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.318 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.034     ; 1.271      ;
; -0.146 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.042     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.144 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.040     ; 1.091      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.036 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 1.193      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.027     ; 0.985      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.027     ; 0.985      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.027     ; 0.985      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.027     ; 0.985      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.027     ; 0.985      ;
; 0.003  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.028     ; 0.956      ;
; 0.003  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.028     ; 0.956      ;
; 0.003  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.028     ; 0.956      ;
; 0.161  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.133      ; 0.959      ;
; 0.161  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.133      ; 0.959      ;
; 0.161  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.133      ; 0.959      ;
; 0.201  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 0.933      ;
; 0.201  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 0.933      ;
; 0.201  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 0.933      ;
; 0.201  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 0.933      ;
; 0.201  ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 0.933      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpuClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.037      ; 1.219      ;
; 0.295 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.037      ; 1.219      ;
; 0.295 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.037      ; 1.219      ;
; 0.295 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.037      ; 1.219      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
; 0.335 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; 0.500        ; 1.195      ; 1.337      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpuClock'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.176 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.370      ; 1.160      ;
; 0.282 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.182      ; 1.078      ;
; 0.282 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.182      ; 1.078      ;
; 0.282 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.182      ; 1.078      ;
; 0.282 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; i_CLOCK_50   ; cpuClock    ; -0.500       ; 1.182      ; 1.078      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_CLOCK_50'                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.227      ; 0.827      ;
; 0.516 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.227      ; 0.827      ;
; 0.516 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.227      ; 0.827      ;
; 0.516 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.227      ; 0.827      ;
; 0.516 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txByteSent            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.227      ; 0.827      ;
; 0.549 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.212      ; 0.845      ;
; 0.549 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.212      ; 0.845      ;
; 0.549 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.212      ; 0.845      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.699 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|txClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.250      ; 1.033      ;
; 0.720 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.848      ;
; 0.720 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.848      ;
; 0.720 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.044      ; 0.848      ;
; 0.736 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.865      ;
; 0.736 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.865      ;
; 0.736 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.865      ;
; 0.736 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.865      ;
; 0.736 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.045      ; 0.865      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.dataBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[0]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.030      ; 0.959      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[1]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.030      ; 0.959      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[2]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.030      ; 0.959      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxBitCount[3]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.030      ; 0.959      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.stopBit       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.030      ; 0.959      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxState.idle          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.845 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxClockCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.031      ; 0.960      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[4]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[5]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
; 0.978 ; bufferedUART:io2|func_reset            ; bufferedUART:io2|rxInPointer[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.046      ; 1.108      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                                                              ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CLOCK_50 ; Rise       ; i_CLOCK_50                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; Debouncer:DebounceResetSwitch|q_debounce[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a0~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a1~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a2~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a3~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a4~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a5~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a6~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_1rd1:auto_generated|ram_block1a7~porta_address_reg0                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_address_reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_address_reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_we_reg                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_address_reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~porta_datain_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_address_reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_we_reg                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_2d91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attBold                                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|attInverse                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[0]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[1]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[2]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[3]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[4]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[5]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charHoriz[6]                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[0]                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[1]                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[2]                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[3]                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|charVert[4]                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[0]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[10]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[11]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[12]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[13]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[14]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[15]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[16]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[17]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[18]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[19]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[1]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[20]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[21]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[22]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[23]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[24]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[25]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[2]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[3]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[4]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[5]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[6]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[7]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[8]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursBlinkCount[9]                                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHorizRestore[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[0]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[1]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[2]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[3]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[4]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[5]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorHoriz[6]                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorOn                                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpuClock'                                                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|controlReg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|dataOut[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Fall       ; bufferedUART:io2|rxReadPointer[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteLatch[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; bufferedUART:io2|txByteWritten         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|dp[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[13]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[14]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[15]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|ea[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|fic                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpuClock ; Rise       ; cpu09:cpu1|iv[0]                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; serSelect    ; cpuClock   ; 4.633 ; 5.304 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 3.021 ; 3.965 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.449 ; 3.315 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.256 ; 3.048 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.541 ; 3.364 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.454 ; 3.260 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.021 ; 3.965 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.580 ; 3.434 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.552 ; 3.425 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.914 ; 3.759 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.170 ; 0.803 ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; 2.158 ; 2.748 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; 0.970 ; 1.705 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; 2.104 ; 2.844 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; 1.013 ; 1.821 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; 2.022 ; 2.933 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; 2.206 ; 2.889 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; -2.106 ; -2.793 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -0.945 ; -1.730 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -1.200 ; -2.029 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -0.945 ; -1.730 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -1.337 ; -2.154 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -1.122 ; -1.892 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -1.782 ; -2.689 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -1.113 ; -1.958 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -1.304 ; -2.146 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -1.373 ; -2.210 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.162  ; -0.449 ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; -1.121 ; -1.724 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; -0.771 ; -1.498 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; -1.131 ; -1.955 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; -0.790 ; -1.581 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; -1.087 ; -1.894 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; -1.908 ; -2.553 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 7.015 ; 7.354 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 6.050 ; 6.092 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 6.123 ; 5.933 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 8.598 ; 8.649 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 8.306 ; 8.389 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 6.853 ; 6.802 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 6.586 ; 6.535 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 7.086 ; 7.067 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.745 ; 7.066 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.898 ; 7.250 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.715 ; 7.010 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.808 ; 7.149 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.840 ; 7.178 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 8.598 ; 8.649 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 7.053 ; 7.440 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.644 ; 6.999 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 6.759 ; 6.865 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 7.287 ; 7.746 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 7.803 ; 8.300 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 6.859 ; 7.251 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.441 ; 9.409 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 7.273 ; 7.336 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 7.284 ; 7.427 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 8.067 ; 8.338 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 8.855 ; 9.337 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 8.717 ; 9.235 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 8.435 ; 8.712 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 9.441 ; 9.409 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 8.450 ; 8.744 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.553 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.970 ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 5.057 ; 4.836 ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 4.322 ; 4.174 ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 4.144 ; 4.048 ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 3.578 ; 3.617 ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 4.009 ; 4.125 ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 3.384 ; 3.392 ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 3.557 ; 3.576 ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 3.360 ; 3.363 ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 3.660 ; 3.704 ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 3.635 ; 3.672 ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 3.717 ; 3.748 ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 3.606 ; 3.637 ; Rise       ; i_CLOCK_50      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 4.015 ; 4.150 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.376 ; 4.432 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.768 ; 4.311 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.614 ; 3.717 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.839 ; 5.695 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.874 ; 3.981 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.806 ; 3.903 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.973 ; 4.083 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.722 ; 3.845 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.898 ; 4.027 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.880 ; 4.020 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.867 ; 4.006 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.861 ; 3.994 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 5.524 ; 5.462 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.095 ; 4.286 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.671 ; 3.820 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.614 ; 3.717 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 4.350 ; 4.502 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 4.369 ; 4.570 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.731 ; 3.862 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.324 ; 4.480 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.570 ; 4.766 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.324 ; 4.480 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.901 ; 5.153 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.400 ; 5.219 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 5.312 ; 5.537 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.558 ; 4.717 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 6.620 ; 6.567 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.838 ; 5.066 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.432 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.873 ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 4.945 ; 4.721 ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 4.175 ; 4.036 ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 4.004 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 3.463 ; 3.498 ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 3.877 ; 3.986 ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 3.278 ; 3.283 ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 3.444 ; 3.459 ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 3.254 ; 3.255 ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 3.542 ; 3.582 ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 3.519 ; 3.552 ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 3.597 ; 3.624 ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 3.490 ; 3.518 ; Rise       ; i_CLOCK_50      ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.280 ; 5.206 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.280 ; 5.206 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.280 ; 5.206 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.388 ; 5.323 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.280 ; 5.206 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.377 ; 5.303 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.377 ; 5.303 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.896 ; 6.580 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.369 ; 5.295 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.683 ; 3.609 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.683 ; 3.609 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.683 ; 3.609 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.793 ; 3.728 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.683 ; 3.609 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.775 ; 3.701 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.775 ; 3.701 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.295 ; 4.979 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.768 ; 3.694 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.347     ; 5.421     ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.347     ; 5.421     ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.347     ; 5.421     ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.488     ; 5.553     ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.347     ; 5.421     ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.470     ; 5.544     ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.470     ; 5.544     ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.746     ; 7.062     ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.461     ; 5.535     ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.763     ; 3.837     ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.763     ; 3.837     ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.763     ; 3.837     ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.905     ; 3.970     ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.763     ; 3.837     ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.880     ; 3.954     ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.880     ; 3.954     ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.157     ; 5.473     ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.872     ; 3.946     ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -16.034   ; -0.847 ; -1.842   ; -0.087  ; -3.201              ;
;  cpuClock        ; -16.034   ; -0.381 ; 0.125    ; -0.087  ; -1.487              ;
;  i_CLOCK_50      ; -13.927   ; -0.847 ; -1.842   ; 0.516   ; -3.201              ;
; Design-wide TNS  ; -6554.25  ; -4.568 ; -52.021  ; -0.522  ; -1499.668           ;
;  cpuClock        ; -3425.263 ; -2.977 ; 0.000    ; -0.522  ; -550.301            ;
;  i_CLOCK_50      ; -3128.987 ; -1.591 ; -52.021  ; 0.000   ; -949.367            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; 10.179 ; 10.385 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 6.880  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.545  ; 5.752  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.029  ; 5.319  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.762  ; 5.994  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.533  ; 5.769  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.880  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.801  ; 6.098  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.722  ; 6.003  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.596  ; 6.802  ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.305  ; 0.803  ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; 4.643  ; 5.027  ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; 2.239  ; 2.521  ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; 4.608  ; 5.200  ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; 2.296  ; 2.581  ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; 4.628  ; 5.075  ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; 5.032  ; 5.238  ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; serSelect    ; cpuClock   ; -2.106 ; -2.793 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -0.945 ; -1.730 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -1.200 ; -2.029 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -0.945 ; -1.730 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -1.337 ; -2.154 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -1.122 ; -1.892 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -1.782 ; -2.689 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -1.113 ; -1.958 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -1.304 ; -2.146 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -1.373 ; -2.210 ; Rise       ; cpuClock        ;
; cts1         ; cpuClock   ; 0.447  ; 0.492  ; Fall       ; cpuClock        ;
; cts1         ; i_CLOCK_50 ; -1.121 ; -1.724 ; Rise       ; i_CLOCK_50      ;
; n_reset      ; i_CLOCK_50 ; -0.771 ; -1.498 ; Rise       ; i_CLOCK_50      ;
; ps2Clk       ; i_CLOCK_50 ; -1.131 ; -1.955 ; Rise       ; i_CLOCK_50      ;
; ps2Data      ; i_CLOCK_50 ; -0.790 ; -1.581 ; Rise       ; i_CLOCK_50      ;
; rxd1         ; i_CLOCK_50 ; -1.087 ; -1.894 ; Rise       ; i_CLOCK_50      ;
; serSelect    ; i_CLOCK_50 ; -1.908 ; -2.553 ; Rise       ; i_CLOCK_50      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 16.179 ; 15.576 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.076 ; 13.175 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 13.027 ; 13.489 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 18.365 ; 17.476 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 17.753 ; 16.872 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.201 ; 14.937 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 14.545 ; 14.348 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.851 ; 15.496 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 15.439 ; 14.907 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 15.967 ; 15.307 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 15.378 ; 14.767 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 15.642 ; 15.097 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 15.798 ; 15.147 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.365 ; 17.476 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.183 ; 15.616 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 15.212 ; 14.776 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 15.154 ; 14.935 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 16.567 ; 16.072 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.860 ; 17.169 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 15.655 ; 15.156 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 20.658 ; 19.563 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 16.216 ; 15.879 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 16.305 ; 15.855 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 18.473 ; 17.714 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 20.658 ; 19.563 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 20.025 ; 19.219 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 19.210 ; 18.320 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 20.088 ; 18.974 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 19.045 ; 18.406 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.060  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 6.002  ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 9.591  ; 9.015  ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 8.659  ; 8.813  ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 8.320  ; 8.632  ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 7.495  ; 7.286  ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 8.468  ; 8.240  ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 7.042  ; 6.859  ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 7.527  ; 7.246  ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 6.989  ; 6.807  ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 7.696  ; 7.476  ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 7.674  ; 7.420  ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 7.883  ; 7.568  ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 7.606  ; 7.360  ; Rise       ; i_CLOCK_50      ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; n_sRamCS         ; cpuClock   ; 4.015 ; 4.150 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.376 ; 4.432 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.768 ; 4.311 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.614 ; 3.717 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.839 ; 5.695 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.874 ; 3.981 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.806 ; 3.903 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.973 ; 4.083 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.722 ; 3.845 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.898 ; 4.027 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.880 ; 4.020 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.867 ; 4.006 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.861 ; 3.994 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 5.524 ; 5.462 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.095 ; 4.286 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.671 ; 3.820 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.614 ; 3.717 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 4.350 ; 4.502 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 4.369 ; 4.570 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.731 ; 3.862 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.324 ; 4.480 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.570 ; 4.766 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.324 ; 4.480 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.901 ; 5.153 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.400 ; 5.219 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 5.312 ; 5.537 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.558 ; 4.717 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 6.620 ; 6.567 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.838 ; 5.066 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.432 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.873 ; Fall       ; cpuClock        ;
; hSync            ; i_CLOCK_50 ; 4.945 ; 4.721 ; Rise       ; i_CLOCK_50      ;
; ps2Clk           ; i_CLOCK_50 ; 4.175 ; 4.036 ; Rise       ; i_CLOCK_50      ;
; ps2Data          ; i_CLOCK_50 ; 4.004 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; rts1             ; i_CLOCK_50 ; 3.463 ; 3.498 ; Rise       ; i_CLOCK_50      ;
; txd1             ; i_CLOCK_50 ; 3.877 ; 3.986 ; Rise       ; i_CLOCK_50      ;
; vSync            ; i_CLOCK_50 ; 3.278 ; 3.283 ; Rise       ; i_CLOCK_50      ;
; videoB0          ; i_CLOCK_50 ; 3.444 ; 3.459 ; Rise       ; i_CLOCK_50      ;
; videoB1          ; i_CLOCK_50 ; 3.254 ; 3.255 ; Rise       ; i_CLOCK_50      ;
; videoG0          ; i_CLOCK_50 ; 3.542 ; 3.582 ; Rise       ; i_CLOCK_50      ;
; videoG1          ; i_CLOCK_50 ; 3.519 ; 3.552 ; Rise       ; i_CLOCK_50      ;
; videoR0          ; i_CLOCK_50 ; 3.597 ; 3.624 ; Rise       ; i_CLOCK_50      ;
; videoR1          ; i_CLOCK_50 ; 3.490 ; 3.518 ; Rise       ; i_CLOCK_50      ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sramData[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; serSelect               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLOCK_50              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cts1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_reset                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; cpuClock   ; cpuClock   ; 16573127 ; 304      ; 4195     ; 311      ;
; i_CLOCK_50 ; cpuClock   ; 302      ; 0        ; 273      ; 0        ;
; cpuClock   ; i_CLOCK_50 ; 56401    ; 58       ; 0        ; 0        ;
; i_CLOCK_50 ; i_CLOCK_50 ; 18003566 ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; cpuClock   ; cpuClock   ; 16573127 ; 304      ; 4195     ; 311      ;
; i_CLOCK_50 ; cpuClock   ; 302      ; 0        ; 273      ; 0        ;
; cpuClock   ; i_CLOCK_50 ; 56401    ; 58       ; 0        ; 0        ;
; i_CLOCK_50 ; i_CLOCK_50 ; 18003566 ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; cpuClock   ; 0        ; 0        ; 10       ; 0        ;
; i_CLOCK_50 ; i_CLOCK_50 ; 41       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; cpuClock   ; 0        ; 0        ; 10       ; 0        ;
; i_CLOCK_50 ; i_CLOCK_50 ; 41       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 346   ; 346  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 2961  ; 2961 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 08 18:01:34 2019
Info: Command: quartus_sta m6809_vga_16K -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.034     -3425.263 cpuClock 
    Info (332119):   -13.927     -3128.987 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.847
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.847        -1.591 i_CLOCK_50 
    Info (332119):    -0.381        -2.977 cpuClock 
Info (332146): Worst-case recovery slack is -1.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.842       -52.021 i_CLOCK_50 
    Info (332119):     0.165         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.082        -0.492 cpuClock 
    Info (332119):     1.190         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -949.367 i_CLOCK_50 
    Info (332119):    -1.487      -547.216 cpuClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.098     -3220.607 cpuClock 
    Info (332119):   -12.671     -2896.200 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.714        -1.350 i_CLOCK_50 
    Info (332119):    -0.334        -2.822 cpuClock 
Info (332146): Worst-case recovery slack is -1.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.670       -45.697 i_CLOCK_50 
    Info (332119):     0.125         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.087        -0.522 cpuClock 
    Info (332119):     1.049         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -949.367 i_CLOCK_50 
    Info (332119):    -1.487      -550.301 cpuClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.532     -1318.619 cpuClock 
    Info (332119):    -5.516     -1024.201 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.504        -0.958 i_CLOCK_50 
    Info (332119):     0.033         0.000 cpuClock 
Info (332146): Worst-case recovery slack is -0.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.318        -4.131 i_CLOCK_50 
    Info (332119):     0.295         0.000 cpuClock 
Info (332146): Worst-case removal slack is 0.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.176         0.000 cpuClock 
    Info (332119):     0.516         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -649.663 i_CLOCK_50 
    Info (332119):    -1.000      -368.000 cpuClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4656 megabytes
    Info: Processing ended: Fri Nov 08 18:01:45 2019
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:09


