# 考试要求

## 考前准备

1. 自己以前编写好的代码（清楚在哪里）
2. 对指定代码进行verdi图形化仿真需要的文件准备好。
3. 综合`common_setup.tcl`和`dc_setup.tcl`文件准备，简单的命令会写到约束文件中。然后综合。

根据以上要求，建立三个文件夹，分别对应个准备要求。

## real 要求

数字集成电路设计实验期末考试
班级           学号               姓名
按照下列步骤完成实验考试

1. 在你的学号下建立一个目录：test学号(如：test20201234)
2. 将代码实验中的：1bit信号边沿检测设计的源代码和测试代码拷贝到test目录下。（20分）
    源代码模块名为：edge_detect学号后3位 （如学号后3位023，模块名为edge_detect023）
测试代码模块名为：edge_detect_tb学号后3位（如学号后3位023，模块名为edge_detect_tb023）
截图源代码和测试代码
3. Verdi 与仿真器联合仿真  （25分）
截图Makefile的内容：
联合仿真的命令：
截图波形仿真结果：
4. 综合
  截图common_setup.tcl 和dc_setup.tcl的内容      （20分）
  给出图形化综合命令：                                        （5分）
  按照下面要求写出约束文件：                                    （20分）
1）工作时钟频率250M
2）时钟漂移为0.25ns
3）优化时不需要对Clock network做任何处理
4）输入端口除时钟端口外的端口最大延时为1ns，最小延时为1ns
5）输出端口延时为1ns
 截图约束文件的内容：
输入 report_timing (或者report_qor)，截图显示的内容                  （10分）

考试时间60分钟，然后Word和PDF版上传智慧树，纸质版课后打印交给老师。

## 解答

MY_DESIGN.con

```text
set lib_name cb13fs120_tsmc_max

# Reset all design constraints
reset_design

# Create clockeried and set uncertainty 
create_clock -period 4.0 [get_ports clk]
set_clock_uncertainty -setup 0.25 [get_clocks clk]

set_input_delay 1 -max -clock clk [remove_from_collection [all_inputs] [get_ports clk]]
set_input_delay 1 -max -clock clk [remove_from_collection [all_inputs] [get_ports clk]]

# Set constraints on output ports
set_output_delay 1 -max -clock clk [all_outputs]
```
