行政院國家科學委員會補助專題研究計畫   
■成果報告    
□期中進度報告 
新型高密度接觸點電阻式記憶體陣列開發－總計畫(Ⅱ) 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：NSC 100-2221-E-007-017-MY2 
執行期間：100 年 8 月 1 日至 102 年 7 月 31 日 
 
計畫主持人：金雅琴 
計畫參與人員：沈文超、曹沐瀠、蔡明蒼、劉宇軒、蔡正威、楊造鑫、辜民翔、
王志銘、張晉嘉、李子寛、鍾宇雯 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本成果報告包括以下應繳交之附件： 
■出席國際學術會議心得報告及發表之論文各一份 
 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列管計
畫及下列情形者外，得立即公開查詢■；涉及專利或其他智慧財產權，□一年□
二年後可公開查詢 
 
執行單位：國立清華大學電子工程研究所 
中華民國 102 年   10 月  15 日
2 
 
邏輯非揮發性記憶體。接觸點的大小只
有 0.35X0.35 奈米平方。 
(二) 1C CRRAM :在電阻式記憶體設計利用
P+接點 NPN 垂直雙極性電晶體為驅動
電 晶 體 的 接 觸 電 阻 式 記 憶 體
(CRRAM)，形成 1C RRAM 的結構；同
時 設 計 一 HfO2RRAM 串 聯 一 個
CRRAM，形成一 CRS 的結構。此設計
相容於 CMOS 製程。記憶胞面積只有
24F2。 
(三) 適用於接觸點電阻式記憶體之周邊電
路:以前瞻 CMOS 邏輯製程開發新型接
觸點電阻式記憶體及周邊感測電路，作
為整合式非揮發性記憶體 IP 之基礎，進
而發展成下世代高密度非揮發性記憶體
技術。本計畫最大的優勢及特殊性在於
能結合新型接觸點電阻式記憶層、驅動
電晶體與低壓低功率周邊電路設計，達
成完整的非揮發性記憶體 IP 開發，提升
國內記憶體 IP 之自有率，並提供國內 IC 
設計廠商高競爭力及高彈性之整合式非
揮發性資料儲存技術。 
 
三、研究方法及成果 
1. MOS CRRAM 
高密度、高介電係數接觸點電阻式記憶
體已經成功地在 28nmCMOS 邏輯製程技術
下製造出來。此技術不需任何多餘的光罩，
且此記憶胞的大小只有 0.3 平方微米。在操
作條件方面，設置(set)此記憶胞的電壓只要
3 伏特，重置(reset)的電流只需要 60 微安
培。設置的時間只需要 500 奈秒，重置的時
間只需要 100 微秒。在高溫下連續設置/重置
資料超過十萬次，資料也不會受損。 
低操作電壓、快速的設置/重置時間以及
優越的資料保存能力等特性，電阻式記憶體
成為相當熱門的研究領域。本研究之最大特
點在於開發可以在 CMOS 邏輯製程下實現
之邏輯非揮發性記憶體。接觸點的大小只有
0.35X0.35 奈米平方。此電阻特性主要來自
夾在鎢和重參雜 N 型基板之間的氮氧化鈦
(TiON)。CRRAM 的製程步驟如下：當一個
MOS 製作到汲極和源極摻雜完成後，採用
化學氣相沉積(CVD)的方式依序堆疊二氧化
矽(SiO2)、鈦氮氧化物(TiOxNy)、氮化鈦(TiN)
在目標位置上，此後 CMOS 製程將沉積接
觸 點 蝕 刻 停 止 層 (ContactEtchStopLayer, 
CESL)以及層間氧化層 (InterLayerDioxide, 
ILD)，在 Contact 的蝕刻時先將 ILD 蝕刻完
成，接著繼續蝕刻 CESL，並且沉積接觸點
的材料鎢，鎢便形成記憶層元件的上電極。
此 28 奈米製程高介電係數接觸點電阻式記
憶胞包含一個 28 奈米製程下的 N 型金屬氧
化 層 場 效 電 晶 體 ， 再 串 連 一 介 電 層
Ti/TiON/SiO2，如圖一所示。此記憶胞也可
藉由 NORtype 的方式形成一陣列，如圖二所
示。圖二同時也定義了正向讀取和反向讀取
的方向。 
 
 
圖一 記憶胞單元剖面圖、穿透式電子顯微
鏡圖，以及 4X4 NORtype 陣列佈局圖 
 
 
 
圖二(a)NORtype 示意圖以及(b) 正向讀取
和反向讀取的方向 
 
4 
 
 
圖六 反向讀取可達成比較大的 on/off 比例 
 
長時間讀取電壓施壓的干擾測試顯示
就算連續讀取 104 秒，LRS 和 HRS 的電流幾
乎沒有變化。量測分析顯示設置的電流可以
被金屬氧化物半導體場效電晶體限流住，不
會因為高電壓造成過大的電流而過度設
置；對元件之操作穩定有很大的幫助。 
圖七顯示形成的電壓隨著接觸點大小
的增加而減少，這是因為越大的接觸點，它
下面剩餘的氧化物就越薄。雖然設置和重置
的電壓會隨著接觸點的大小而有所不同，圖
八仍顯示連續讀取資料超過一萬次，所存取
的值，不管是 LRS 或是 HRS，仍然幾乎沒
有變化。 
 
 
 
圖七形成的電壓隨著接觸點大小的增加而
減少 
 
 
 
圖八連續超過十萬次設置/重置之讀取電流
變化 
 
 
 
圖九 對於未選取的記憶胞的重置的干擾測
試及特性變化 
 
圖九顯示當讀取某顆記憶胞時，沒有被選到
的記憶胞幾乎不會受到干擾。圖十則顯示在
150 度高溫烘烤下，400 小時後，所儲存的
電阻態仍然維持穩定。圖十一為不同接處點
大小下單一脈衝所造成的設置、重置後的累
積電阻值分佈；可看出，此記憶胞在製程微
縮下仍保有其基本特性，在更先進的製程下
仍然可以繼續發展。圖十二可看出在不同製
程下此電阻曾仍然維持差不多的厚度，顯示
在先進的製程所需的功率會大幅下降。製程
從 0.18 微米微縮到 0.28 奈米的趨勢圖；可
看出此記憶胞擁有良好的微縮性與 CMOS
相容性。 
 
6 
 
NWELL
NLDD
P-pocket
P+
contact
P+
RPO 85nm
0 1 2 3
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
100
 
 IB
 IC
 Beta
VBE(V)
C
ur
re
nt
(A
)
0
100
200
300
B
et
a
義單元面積的電阻式記憶體架構，命名為接
觸點電阻式記憶體(CRRAM)，以接觸點電阻
性薄膜做為電阻轉換元件，埋藏在接觸點下
方的新型垂直雙極性電晶體用來選取及驅
動，此結構能使單元面積微縮到極小的尺
寸。圖十五為其剖面示意圖，RPO 由原來的
45nm，增厚為 85nm，目地為希望 RPO 不要
被擊穿以形成 RRAM 特性，如果擊穿則為
垂直雙極性電晶體。圖二十六為量測射極面
積為 2.4umx2.4um 之垂直雙極性電晶體的
GummelPlot，由量測接觸點面積較大、RPO
被打穿，可形成的垂直雙極性電晶體，可以
看出電晶體特性均正常，增益可答 200。 
 
 
 
 
 
 
 
 
圖十五 1C-RRAM 剖面示意圖 
 
 
 
 
 
 
 
 
 
 
 
圖十六新型垂直雙極性電晶體之
GummelPlot 
3.1C-RRAM 
低雜訊高輸出電流及電壓電子幫浦: 
 傳統電子幫浦架構(圖十七)的 4-phase
電子幫浦，當電子幫浦各個 block 啟動時，
每一個 block 的數位訊號將同步輸出，並產
生極大的尖端電流流量，因而造成系統大的
電源雜訊。針對此問題，我們提出了一新電
子幫浦架構(圖十八)，此電子幫浦每一級的
幫浦將使用不同步的方式產生電流，以達到
降低尖端電流流量的目標，進而減小電源雜
訊問題。藉由不同步訊號達到減少電源的尖
端電流概念，如圖十九，不同 block 的訊號
將於不同的時序產生。 
 本計畫所提出之低電源雜訊的電荷幫
浦電路已於台積電 65nm 製程完成晶片實作
驗證。 
 
圖十七傳統 4-phase 電子幫浦控制訊號關
係 
 
圖十八 n (n>1) Block 的 4-phase 電子幫浦控
制訊號分布 
 
圖十九非同步訊號轉換 
 
BDD 電流感測電路: 
本計畫提出一 BDD 感測電路之想法如
8 
 
 
圖二十四 陣列架構和電流感測機制的波型 
 
溫度警覺位元線偏壓讀取機制
(Temperature-Aware Bit-line Bias 
Scheme)： 
    VPBJT 的 VBE 因為溫度不同而有變
化，為了預防此現象造成讀取干擾，我們提
出一新溫度警覺位元線偏壓讀取機制
(TABB)，來追蹤在不同溫度下 VPBJT 的
VBE，並且動態調整 VBL-R，跟傳統的電壓
箝制機制比起來，可提供較大的讀取電流，
進而加快讀取速度。圖二十五為傳統箝制機
制和我們所提出 TABB 在不同溫度下，BL
電壓的趨勢圖。圖二十六為 TABB 的電路圖
和操作波形圖，TABB 是由一個 BL 電壓追
蹤單位(VBL-tracking unit=BETU)和一個溫
度警覺BL電壓箝制器(temperature-aware BL 
voltage clamper=TABC)所組成的。BETU 由
K 個相同的 VPBTJ cells 產生 Vref1 和 Vref2
給 TABC，TABC 則用 Vref1 和 Vref2 實現
一個兩步驟的 BL 充電操作，把 BL 電壓箝
制在理想的準位上。 
 
圖二十五溫度和 BL 電壓趨勢圖 
圖二十六 TABB 的電路圖和操作波形圖 
 
四、結論 
高密度、高介電係數接觸點電阻式記憶
體已經成功地在28nm HKMGCMOS邏輯製
程技術下實現，且擁有良好的可靠度、可微
縮性、低設置電壓、低重置電流，以及快速
的設置/重置時間。 
在接觸點電阻式記憶體 (CRRAM)方
面 ， 在 65nm 製 程 中 已 經 成 功 製 作
1C-RRAM；相容於CMOS製程的垂直性雙載
子接面電晶體做為記憶胞中的驅動電晶
體，利用NPN型態的BJT架構產生較大的驅
動電流，記憶胞面積縮小至24F2，能成為電
阻式記憶體繼續製程微縮以的基礎。量測結
果顯示，單一接觸點電阻式記憶胞在65nm與
28nm CMOS製程下完成，測試陣列成功驗証
其基本操作及功能特性。此記憶胞具非揮
發、高密度以及完全的CMOS製程相容等特
性，讓奈米級邏輯非揮發性記憶體技術有更
進一步的發展。 
未來電路將操作在低電壓，以達到低功
耗的效果，因此提出一可於低電壓操作的電
阻式記憶體電路架構，此架構將可應用於較
低的工作電壓，並藉由低電壓低電源雜訊的
電荷幫浦電路(LVCP)提高電阻式記憶體寫
入資料時，所需的高電壓，比進行工作電壓
更高之電壓操作。此低電壓電阻式記憶體電
路亦包含可於低電壓操作的一 BDD(Body 
Drain Driven)電流感測電路(Current Sense 
Amplifier,CSA)。 
本架構中的 BDD-CSA 電路利用一對由
body-drain 做驅動的對稱電流的感測，感測
的結果將造成 body-drain 端點的電壓變化，
此電壓變化再經過第二階的差動電壓放大
電路放大，產生數位訊號之用。和傳統 CSA
比較起來，我們所提出的 BDD-CSA，可以
10 
 
Uniformity Improvement Using A New 
Material-Oriented Methodology,”Symposium on 
VLSI Technology, pp. 30-31, June 2009. 
[25] Myoung-Jae Lee, et al., “2-stack 1D-1R 
Cross-point Structure with Oxide Diodes as Switch 
Elements for High Density Resistance RAM 
Applications,”in IEDM, Tech. Dig., pp771-774, 
Dec. 2007. 
[26] Lee, H.Y, et al., “Low power and high speed 
bipolar switching with a thin reactive Ti buffer 
layer in robust HfO2 based RRAM,” in IEDM, 
Tech. Dig., pp.1-4, Dec. 2008. 
[27] Shyh-ShyuanSheu, et al., “A 5ns Fast Write 
Multi-Level Non-Volatile 1 K bits RRAM Memory 
with Advance Write Scheme,” IEEE Symposium on 
VLSI Circuits Dig. Tech. Papers., pp. 82-83, June 
2009.. 
[28] Meng-Fan Chang et al., “A Process Variation 
Tolerant Embedded Split-Gate Flash Memory 
Using Pre-Stable Current Sensing Scheme,” IEEE 
Journal of Solid-State Circuits, vol. 44, no. 3, 
pp.987-994, 2009.  
[29] John F. Dickson, “On-Chip High-Voltage 
Generation in MNOS Integrated Circuits Using an 
Improved Voltage Multiplier Technique,” IEEE 
Journal of Solid-State Circuits, vol. 11, no 3, pp. 
374-378, June 1976. 
[30] Toru Tanzawa and Tomoharu Tanaka, “A 
Dynamic Analysis of the Dickson Charge Pump 
Circuit,” IEEE Journal of Solid-State Circuits, vol. 
32, no. 8, pp. 1231-1340, Aug.. 1997. 
[31] Jieh-Tsorng Wu, Yueh-Huang Chang, and 
Kuen-Long Chang, “1.2V CMOS 
Switched-Capacitor Circuits,” IEEE International 
Solid-State Circuits Conference Dig. Tech. Papers., 
pp. 388-389, Feb. 1996. 
[32] Jieh-Tsorng Wu, and Kuen-Long Chang, 
“Low Supply Voltage CMOS Charge Pumps,” 
IEEE Symposium on VLSI Circuits Dig. Tech. 
Papers., 12-14, pp. 81-82, June 1997. 
[33] Jieh-Tsorng Wu, and Kuen-Long Chang, 
“MOS Charge Pumps for Low-Voltage 
Operation,” IEEE Journal of Solid-State Circuits, 
vol. 33, no 4, pp. 592-597, April 1998. 
[34] Ki-Hwan Choi, Jong-Min Park, Jin-Ki Km et 
al. “Floating-Well Charge Pump Circuits for 
sub-2.0v Single Power Supply Flash Memories,” 
IEEE Symposium on VLSI Circuits Dig. Tech. 
Papers, pp. 61-62, June 1997. 
[35] Akira Umezawa, Shigeru Atsumi, et al. “A 
5-V-Only Operation 0.6-um Flash EEPROM with 
Row Decoder Scheme in Triple-Well Structure” 
IEEE Journal of Solid-State Circuits, pp. 
1540-1546, 1992.  
[36] Zenteno, A. Champac, V. H.Renovell, M. 
Azais, F, “Analysis and Attenuation Proposal in 
Ground Bounce,” Asian Test Symposium, 15-17, 
pp 406-463, Nov. 2004. 
[37] Popovich, M.; Friedman, E.G.; Secareanu, R.; 
Hartin, O.L, “On-Chip Power Noise Reduction 
Techniques in High Performance SoC-Based 
Integrated Circuits,” IEEE International SOC 
Conference. Proceedings. 25-28, pp. 309-312, Sept. 
2005.  
[38] Mustafa Badaroglu, Piet Wambacq, Georges 
G. E. Gielen,and Hugo J. De Man, “Digital 
Ground Bounce Reduction by Supply Current 
Shaping and Clock Frequency Modulation,” IEEE 
Transaction on Computer-Aided Design of 
Integrated Circuits and Systems, vol. 24, no. 1, pp. 
65-76, Jan. 2005. 
[39] Martin Bloch, ChristlLauterbach, Werner 
Weber, “High Efficiency Charge Pump Circuit for 
Negative High Voltage Generation at 2 V Supply 
Voltage,” European Solid-State Circuits 
Conference. Proceedings. 22-24, pp. 100-103, Sept. 
1998. 
[40] ChristlLauterbach, Werner Weber, and Dirk 
國科會補助計畫衍生研發成果推廣資料表
日期:2013/10/21
國科會補助計畫
計畫名稱: 總計畫(Ⅱ)
計畫主持人: 金雅琴
計畫編號: 100-2221-E-007-017-MY2 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
