マイクロミラーエレメントは第1のアドレス部、第2の部分、および1つ以上のアドレスビアを含んでいる。第1のアドレス部はマイクロミラーエレメントの第1の層内に分布された複数のアドレスパッドを含んでいる。第2のアドレス部はマイクロミラーエレメントの第2の層内に分布された複数のアドレス電極を含んでいる。1つ以上のアドレスビアは第1のアドレス部を第2のアドレス部に導電的に結合して第1のアドレス部から第2のアドレス部へアドレス電圧を伝達するのに使用できる。第1のアドレス部のアドレスパッドおよび第2のアドレス部のアドレス電極の分布により、第2のアドレス部により提供される静電力は第1のアドレス部により提供される静電力よりも大きくされる。    
【発明の詳細な説明】【技術分野】【0001】  本発明は一般的にイメージディスプレイシステムに関連し、特に自立スプリングチップおよび分布アドレス電極を有するデジタルマイクロミラーデバイスに関連する。【背景技術】【0002】(背景)  空間光変調器は光通信および/または投写ディスプレイシステムで使用することができる。空間光変調器が投写ディスプレイシステムで使用される場合、このような空間光変調器はしばしばHDTV,DVD,およびDVI等のメディアソースから画像詳細を投写することができる。いくつかの従来の空間光変調器は典型的に1つの傾きすなわち主要光線方向の光信号すなわち光ビームを受信することができる。典型的に、このような各ピクセルエレメントはミラー、ビームまたはビンジ(binge)層、およびメタル3層からなるモノリシック集積MEMSスーパーストラクチュアセルを含んでいる。ビームおよびメタル3層内のさまざまなコンポーネントが協同して光を反射させ画像を生成するためにミラー部を操作する。マイクロミラーエレメントが適切かつ確実に機能するためにミラーのメタル3層に対する適切なアライメントが望まれる。【発明の開示】【課題を解決するための手段】【0003】(概要)  本発明の一実施例に従って、マイクロミラーエレメントは第1のアドレス部、第2のアドレス部、および1つ以上のアドレスビアを含んでいる。第1のアドレス部はマイクロミラーエレメントの第1の層内に分布された複数のアドレスパッドを含んでいる。マイクロミラーエレメントは第1側および第2側を有し複数のアドレスパッドの少なくとも2つは第1側に分布される。第2のアドレス部はマイクロミラーエレメントの第2の層内に分布された複数のアドレス電極を含んでいる。1つ以上のアドレスビアは第1のアドレス部を第2のアドレス部に導電的に結合して第1のアドレス部から第2のアドレス部へアドレス電圧を伝達するように作動する。第1のアドレス部のアドレスパッドおよび第2のアドレス部のアドレス電極の分布により、第2のアドレス部から提供される静電力は第1のアドレス部から提供される静電力よりも大きくなる。【0004】  実現される特定の機能に応じて、本発明の特定の実施例は下記の技術的利点のいくつか、または全てを発揮したりどれも発揮しなかったりする。技術的利点はピクセルエレメントの各層のアドレスおよびバイアス部に対するメタルの一意的分布とすることができる。たとえば、利点はピクセルエレメントのメタル3層のバイアスおよびアドレス部に関連するメタルをメタル層全体を通してより均一に分布できることである。その結果、より平坦なミラーを得ることができる。もう1つの例として、ビーム層のアドレス部に関連するメタルはビーム層内により広いアドレス電極を得るために増加することができる。得られる構成により各層から作り出される静電力の寄与を変化させることができる。したがって、この構成はマイクロミラーエレメントのミラーおよび第1の層間の並進ミスアライメント(translational  misalignment)に対するピクセルエレメントの感度を著しく低減するように作動することができる。したがって、さらなる利点は写真誘発プロセスが各層の並進ミスアライメントを生じる場合であってもピクセルエレメントが改善された性能を発揮することである。【0005】  さらなる利点はビーム層内の1つ以上のスプリングチップを従来のピクセルデザインよりもヒンジから遠くに位置決めできることである。さらにもう1つの利点はピクセルエレメントの層間の垂直間隙を増加させて、得られるDMDピクセルエレメントの静電感度を減少させる構成である。さらなる利点としてより平坦なミラートポグラフィ、光損失の減少、ディスプレイされた画像の輝度の改善が含まれる。【0006】  当業者ならば、以下の図面、明細書および特許請求の範囲から他の技術的利点は容易にお判りであろう。さらに、特定の利点を列挙したが、さまざまな実施例は列挙した利点の全てまたはいくつかを含んだり、どれも含まないことがある。【実施例】【0007】(実施例の詳細な説明)  ある実施例では、DMDピクセルエレメントの性能、信頼性および光学的効率を改善する新しい光学的システムおよび方法が開発されてきている。本発明の特定の実施例に従って、ピクセルエレメントは下層すなわち「メタル3」層、中間すなわち「ビンジ」層、およびミラー層を含んでいる。特定の実施例では、ビンジ層のアドレス部に関連するメタル量は増加され、メタル3層のアドレス部に関連するメタル量は減少される。各層内のメタルの記述された分布により層から作り出される静電力の寄与に変化が生じる。より詳細には、メタル3層により提供される静電力の寄与は減少され、ビンジ層により提供される静電力の寄与は増加される。ヒンジ層により提供される静電力はミラーおよびヒンジ層間のミスアライメントには感応しないため、DMDピクセルエレメントの並進ミスアライメントに対する感度は低減され、写真誘発プロセスにより各層の並進ミスアライメントが生じる場合でもDMDピクセルエレメントは改善された性能を発揮する。【0008】  図1はディスプレイシステム10の一部の一実施例のブロック図である。この例では、ディスプレイシステム10は照明光ビーム14を発生することができる光源モジュール12を含んでいる。光ビーム14は光源モジュール12から変調器16へ向けられる。変調器16は投射光経路18に沿って少なくともいくつかの受光ビームを選択的に伝達することができる任意のデバイスを含むことができる。さまざまな実施例において、変調器16は、たとえば、液晶ディスプレイ、発光ダイオード変調器、またはシリコンディスプレイ上の液晶等の空間光変調器を含むことができる。しかしながら、例示された実施例では、変調器16はデジタル・マイクロミラーデバイス(DMD)を含んでいる。【0009】  後述するように、DMDは何十万もの傾斜デジタル・マイクロミラーのアレイを含んでいる。平坦な状態において、各マイクロミラーは実質的に投写レンズ24に平行である。平坦な状態からマイクロミラーは、たとえば、「オン」状態および「オフ」状態に対応する正または負の角度へ傾くことができる。検討の目的で、ミラーが傾く角度は投射経路18から測定されθとして示すことができる。特定の実施例では、マイクロミラーは+10°から−10°まで傾くことができる。他の実施例では、マイクロミラーは+12°から−12°まで傾くことができる。マイクロミラーが傾くのを許すために、各マイクロミラーは支持ポスト上に搭載された1つ以上のヒンジへ付着し、下にある制御回路上の空隙により間隔がとられる。制御回路は、少なくとも一部は制御モジュール22から受信した画像データ20に基づいて、各層へ所望の電圧を供給する。さまざまな実施例において、変調器16は受信した各色に対してさまざまなレベルすなわちシェードを発生することができる。【0010】  静電力により各マイクロミラーは選択的に傾けられる。マイクロミラーアレイ上の入射照明光は「オン」マイクロミラーにより投射光路18に沿って反射され投射レンズ24により受光される。さらに、照明光ビーム14は「オフ」マイクロミラーにより反射されオフ状態光路26上を光ダンプ28へ向けられる。「オン」対「オフ」ミラーのパターン(たとえば、明および暗ミラー)が投射レンズ24により投写される画像を形成する。本文書で使用される用語「マイクロミラー」および「ピクセル」は交換可能に使用される。【0011】  光源モジュール12は照明光ビームを発生し集束できる1つ以上のランプまたは他の光源を含んでいる。ディスプレイシステム10は単一光源モジュール12を含むものとして記述され例示されるが、一般的にディスプレイシステム10は変調器16へ伝達される光ビームを発生するのに適切な任意適切な数の光源を含むことができるものと認識される。【0012】  特定の実施例では、光源12は光ビーム14が2θ(θはマイクロミラーの傾きの角度に等しい)の照明角度で変調器16へ向けられるように位置決めされる。たとえば、マイクロミラーがおよそ+10から+12°(「オン」)からおよそ−10から−12°(「オフ」)へ傾く場合、光ビーム14は投射光路18からおよそ+20から+24°の角度で位置決めされた光源モジュール12から変調器16へ向けることができる。したがって、光ビーム14はマイクロミラーが平坦な状態すなわち非傾斜位置にある時にマイクロミラーの法線に関しておよそ+20から+24°の角度で変調器16に当たることができる。【0013】  オフ状態光路26はほぼ4θに等しい負の角度である。このように、「オフ」状態においてマイクロミラーがおよそ−10から−12°に位置決めされる場合、光ビーム14は投射光路18から測定しておよそ−40から−48°の角度で反射される。【0014】  前記したように、ディスプレイシステム10は画像データ20を受信し変調器16へ中継して変調器16内のマイクロミラーの傾きをもたらす制御モジュール22を含んでいる。特に、制御モジュール22は変調器16のマイクロミラーの適切な傾きを識別する画像データ20を中継することができる。たとえば、制御モジュール22は変調器16のマイクロミラーを「オン」状態に位置決めしなければならないことを示す画像データ20を変調器16へ送ることができる。したがって、マイクロミラーは投射光路18から測定しておよそ+10から+12°の傾き角度で位置決めすることができる。あるいは、制御モジュール22はマイクロミラーを「オフ」状態に位置決めしなければならないことを示す画像データ20を変調器16へ送ることができる。このようにして、マイクロミラーは投射光路18から測定しておよそ−10から−12°の傾き角度で位置決めすることができる。【0015】  図2は従来のDMDピクセルエレメント200の構成例を示す。図1の変調器16に関して前記したように、DMD200は数十万個の傾斜デジタルマイクロミラーのアレイを含むことができる。各マイクロミラーは個別にアドレス可能なDMDピクセルエレメント240上とすることができる。DMD200はこのような多くのDMDピクセルエレメント240を含んでいるが、例示の目的で、図2には2個のDMDピクセルエレメント240しか図示されていない。【0016】  各DMDピクセルエレメント240は一般的に相補型金属酸化膜半導体(「CMOS」)基板201上にモノリシックに作り込まれたスーパーストラクチュアセルを含むことができる。特定の実施例では、CMOS基板201はDMDピクセルエレメント240を操作するのに使用できる制御回路のコンポーネント部を含んでいる。たとえば、CMOS基板201はSRAMセルまたはDMDピクセルエレメント240の操作を実施するための他の同様な構造を含むことができる。各DMDピクセルエレメント240は一般的にミラー部、ヒンジ部、およびアドレス部を含むことができる。【0017】  例示した実施例におけるDMDピクセルエレメント240のミラー部は入射光を反射するアルミニウムその他の材料等の反射材料を使用し投射レンズ24を介して画像を作り出す。ある実施例では、反射材料はマイクロミラー204とすることができる。特定の実施例では、マイクロミラー204はほぼ13.7ミクロンのサイズとし隣接するマイクロミラー間にほぼ1ミクロンの間隙を有することができる。しかしながら、記述されたディメンジョンはマイクロミラー204の単なる一構成例にすぎない。他の実施例では、各マイクロミラー204は前記した例よりも小さかったり大きかったりすることが一般的に認識される。たとえば、特定の実施例では、各マイクロミラーのサイズは13ミクロンよりも小さくすることができる。他の実施例では、各マイクロミラーのサイズはほぼ17ミクロンとすることができる。【0018】  例示する実施例では、DMDピクセルエレメント240のヒンジ部は、ヒンジポストまたはヒンジビア208により支持される、ビーム224を搭載した1つ以上のヒンジ216を含んでいる。ヒンジ216はアルミニウム、チタン、タングステン、AlTiO等のアルミニウム合金、またはマイクロミラー204を支持し操作するのに適した他の材料で作ることができる。動作において、1つ以上のヒンジ216を使用して各マイクロミラー204を傾けてアクティブ「オン」状態およびアクティブ「オフ」状態間で交替できるようにされる。たとえば、図1について前記したように、ヒンジ216はマイクロミラー204をプラス10°からマイナス10°へ傾けるように作動してマイクロミラー204を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。しかしながら、他の実施例では、ヒンジ216はマイクロミラー204をプラス12°からマイナス12°へ傾けるように作動してマイクロミラー204を、それぞれ、アクティブ「オン」状態およびアクティブ「オフ」状態間で交替させることができる。【0019】  マイクロミラー204は一般的にミラービア202を介してヒンジ216の上に支持することができる。例示する実施例では、マイクロミラー204に与えられる動きの範囲はヨーク206により制限することができる。このように、マイクロミラー204はヨーク206(ヒンジ216に連結または一体化されている)がバイアスパッド230の接触点210に接触するまで正または負方向に傾けることができる。本例はヨーク206を含んでいるが、マイクロミラー204の動きを所望の範囲に制限するために、他の実施例ではヨーク206を省けることが一般的に認識される。たとえば、マイクロミラー204はそれがミラーストップすなわちスプリングチップ(図3B−3Cについてより詳細に説明する)に接触するまで正または負方向に傾けられることが一般的に認識されている。【0020】  例示する実施例では、DMDピクセルエレメント240のアドレス部は一対のアドレスパッド212a,212bおよびアドレス電極214a,214bを含んでいる。アドレスビア213が一般的にアドレス電極214a,214bをアドレスパッド212a,212bの一部に結合することができる。制御またはアドレス電圧を運ぶアドレス電極214a,214bはミラーが傾く時にマイクロミラー204により接近している。制御またはアドレス電圧の詳細については後述する。【0021】  例示する実施例では、アドレスパッド212a,212bおよびバイアスパッド230は導電層220(しばしば、メタル3またはM3層とも呼ばれる)内に形成される。導電層220は絶縁体として作動する酸化物層203の外部に配置される。たとえば、酸化物層203はCMOS基板201をアドレスパッド212a,212bおよびバイアスパッド230から少なくとも部分的に絶縁することができる。もう1つの例として、酸化物層203はさらにまたは替わりにアドレスパッド212a,212bをバイアスパッド230から少なくとも部分的に絶縁するように作動することができる。【0022】  動作において、DMDピクセルエレメント240の一部はアドレスパッド212およびアドレス電極214を含むアドレス部およびマイクロミラー204間に静電力(たとえば、電圧差)を生成するのに少なくとも部分的に寄与するバイアス電圧を受電することができる。さらに、または替わりに、バイアス電圧はDMDピクセルエレメント240のアドレス部およびヨーク206間に静電力を生成するのに寄与することができる。たとえば、バイアス電圧はバイアスパッド230に加えることができる。バイアス電圧はバイアスパッド230からヒンジビア208、ヒンジ216、ヨーク206、およびミラービア202を介してマイクロミラー204へ導電的に進むことができる。特定の実施例では、バイアス電圧は定常状態電圧を含んでいる。DMDピクセルエレメント240の一部に加えられたバイアス電圧はDMD200が動作している間実質的に一定のままである。特定の実施例では、バイアス電圧はほぼ26Vのオーダーである。しかしながら、記述されたバイアス電圧はDMD200を作動させるのに使用できるバイアス電圧の一例にすぎない。本開示の範囲を逸脱することなく他のバイアス電圧を使用できることが一般的に認識される。【0023】  前記したように、CMOS基板201はDMD200に関連する制御回路を含んでいる。制御回路はアドレス部(たとえば、アドレスパッド212およびアドレス電極214)とマイクロミラー204間および/またはアドレス部とヨーク206間に静電力を生成するのに少なくとも部分的に寄与できる任意のハードウェア、ソフトウェア、ファームウエア、またはそれらの組合せを含むことができる。CMOS基板201に関連する制御回路はマイクロミラー204を少なくとも部分的にコントローラまたはプロセッサ(図1に参照番号22で示す)から受信したデータに基づいて「オン」および「オフ」状態間で選択的に遷移させるように機能する。【0024】  例示した実施例は互いに隣接配置された2つのマイクロミラー204を含んでいる。マイクロミラー204aはアクティブ「オン」状態のマイクロミラーを表すことができる。逆に、マイクロミラー204bはアクティブ「オフ」状態のマイクロミラーを表すことができる。このように、CMOS基板201に関連する制御回路は特定のマイクロミラー204に関連するを少なくとも1つのアドレス電極212a,212bにアドレスまたは制御電圧を選択的に加えることによりマイクロミラー204を「オン」および「オフ」状態間で遷移させる。特定の実施例では、制御電圧はおよそ3V程度である。したがって、たとえば、マイクロミラー204bをアクティブ「オン」状態に遷移させるために、制御回路は電極212aから制御電圧を除去し(たとえば、電極212aを3Vから0Vへ低減する)マイクロミラーがリセット電圧を受電する間電極212bに制御電圧を加える(たとえば、電極212bを0Vから3Vへ高める)。このような活動中に、静電力(すなわち、電圧差)の少なくとも一部をヨーク206およびアドレス電極212a間で生成することができる。同様に、静電力のもう一部をマイクロミラー204aおよび高いアドレス電極212a間で生成することができる。静電力の組合せによりマイクロミラー204bをアクティブ「オン」状態に遷移させるためのトルク力を選択的に生成することができる。3Vの制御電圧が記述されているが、それはアドレス電極212a,212bに選択的に加えることができる制御電圧の一例にすぎない。本発明の範囲を逸脱することなく他の制御電圧を使用できることが一般的に認識される。【0025】  DMD200を適切な光源および投射オプティクス(図1について前記した)と組み合わせることにより、マイクロミラー240は入射光を投射レンズ24の瞳へ入るかまたは入らないように反射することができる。このように、DMDピクセルエレメント240の「オン」状態は明るく見えDMDピクセルエレメント240の「オフ」状態は暗く見える。入射光の2進パルス幅変調によりグレイスケールを達成することができる。カラーは1,2または3個のDMD200と組み合わせた静止または回転カラーフィルタを使用して達成することができる。【0026】  図3A−3Cはもう1つの従来のDMDピクセルエレメント300のさらなる詳細を例示している。図2のDMDピクセルエレメント200とは異なる構成ではあるが、図3Aに例示されるDMDピクセルエレメント300はDMDピクセルエレメント200と同様に作動することができる。たとえば、DMDピクセルエレメント200と同様に、図3のDMDピクセルエレメント300はヒンジ部、アドレ部、およびミラー部を含むことができる。ヒンジ部、アドレ部、およびミラー部内のあるコンポーネントは同じままであるが、各部内の他のコンポーネントの構成は図2について記述されたものから幾分変動することがある。たとえば、例示した実施例では、ミラー部はマイクロミラー304を含み、それは図2のマイクロミラー204と同様であっても異なってもよい。【0027】  ヒンジ部は各側をヒンジポストにより支持されたヒンジ316を含んでいる。図3Bについて詳細に説明するように、6つのバイアスビア308がスプリングチップ326およびヒンジ316を下層360上に支持する。バイアスビア308はバイアス電圧をヒンジ316へ中継するように作動することもきる。マイクロミラー304はヒンジ316の上で単一ミラービア302上に支持される。マイクロミラー304に対する支持を提供する他に、ミラービア302はバイアス電圧をマイクロミラー304へ導電的に伝達することができる。したがって、前記したのと同様な方法で、バイアスパッド330にバイアス電圧を加えることができる。次に、6つのバイアスビア308を介してスプリングチップ326およびヒンジ316へバイアス電圧を導電的に伝達することができる。次に、バイアス電圧をヒンジ316からミラービア302を介してマイクロミラー304へさらに伝達することができる。【0028】  DMDピクセルエレメント300のアドレ部は各々が、それぞれ、高いアドレス電極314a,314bに接続する2つのアドレスパッド312a,312bを含んでいる。アドレスパッド312a,312bおよび高いアドレス電極314a,314bは、それぞれ、図3Bおよび3Cについてより詳細に例示される。図3Aに示すように、アドレスビア313は各アドレスパッド312a,312bの上で高いアドレス電極314a,314bを支持する。高いアドレス電極314a,314bを支持する他に、アドレスビア313はアドレスパッド312a,312bからの制御またはアドレス電圧を高いアドレス電極314a,314bへ中継する。図2について前記したのと同様な方法で、アドレスパッド312a,312bはSRAMセル等の制御回路と連絡することができ、それは制御またはアドレス電圧を2つのアドレスパッド312a,312bの一方に選択的に加えてマイクロミラー304および高いアドレス電極314a,314b間に静電力を生成する。同様な静電力をマイクロミラー304およびアドレスパッド312a,312b間に生成することができる。【0029】  マイクロミラー304に許される動きの範囲はスプリングチップ326により制限することができる。DMDピクセルエレメント304の動作中に、スプリングチップ326はマイクロミラー304に対する着陸点を提供する。たとえば、マイクロミラー304が高いアドレス電極314aおよびアドレスパッド312aの方向に傾く時、これらのアドレスエレメントに近接配置された1つ以上のスプリングチップ326はマイクロミラー304に対する着陸点として作動することができる。逆に、マイクロミラー304が高いアドレス電極314bおよびアドレスパッド312bの方向に傾く時、これらのアドレスエレメントに近接配置された1つ以上のスプリングチップ326はマイクロミラー304に対する着陸点として作動することができる。このように、マイクロミラー304は1つ以上のスプリングチップ326と接触するまで正または負の方向に傾くことができる。【0030】  図3Bおよび3Cは、それぞれ、下層360および上層380へ分割された図3Aの従来のDMDピクセルエレメント300のコンポーネントの分離された平面図である。本明細書において「層」という用語が利用されるが、下層360のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識される。特に、図3BはDMDピクセルエレメント300の、メタル3またはM3層とも呼ばれる、下層360の分離された平面図を示している。DMDピクセルエレメント300は実質的に方形に構成される。したがって、下層360のコンポーネントも実質的に方形に構成される。下層360の幅を実質的に横切って伸びるアーム365により結合される2つのバイアスパッド330aおよび330bがある。バイアス電圧を加えるために、バイアスパッド330はバイアスビア308(図3Aに示す)を形成するための近接位置を確認するエリア308を含んでいる。各バイアスパッド300は3つのバイアスビア308を形成するための3つのエリア308を含んでいる。集合的に、バイアスパッド330a,330bは6つのバイアスビア308を形成するための6つのエリア309を含んでいる。【0031】  下層360はアーム365により分離された2つのアドレスパッド312aおよび312bも含んでいる。制御電圧を加えるために、アドレスパッド312a,312bはアドレスビア313(図3Aに示す)を形成するための近接位置を確認するエリア315を含んでいる。各アドレスパッド312は2つのアドレスビア313を形成するための2つのエリア315を含んでいる。したがって、アドレスパッド312a,312bは4つのアドレスビア313を形成するための4つのエリア315を集合的に含んでいる。【0032】  DMDピクセルエレメント300が互いに隣接配置される時、隣接するDMDピクセルエレメント300間でバイアス部332a,332bを介してバイアス電圧を中継することができる。たとえば、第1のDMDピクセルエレメントのバイアス部332aは第2のDMDピクセルエレメントのバイアス部332bに電気的に結合することができる。単一DMDピクセルエレメント内で、バイアス信号フローパスは一般的にこのようなバイアス部332a,332b間にある。たとえば、図3Bについて、バイアス信号フローパスはバイアス部332aからバイアスパッド330a,アーム365,およびバイアスパッド330bを通ってバイアス部332bへ至るか、その逆である。メインバイアス信号フローパスは一般的にバイアス部332a,332b間の最短電気的経路とすることができる。【0033】  図3Cは図3CのDMDピクセルエレメント300の、ビーム/ヒンジすなわち「ビンジ」層とも呼ばれる、中間層380の分離された平面図を示す。本明細書において「層」という用語が利用されるが、中間層380のコンポーネント部は必ずしも同じ平面内にある必要はないことが認識されている。図3Aに示すように、中間層380のサイズおよび形状は一般的に下層360のサイズおよび形状に対応する。【0034】  中間層380は4つのスプリングチップ326、2つのビーム324a,324b、ヒンジ316、および2つのアドレス電極314a,314bを含んでいる。第1のビーム324aは中間層380の第1のコーナ382に近接配置され、第2のビーム324bは中間層380の第2のコーナ384に近接配置されている。図からお判りのように、ヒンジ316は実質的に中間層380の幅を横切って伸びている。下層360のバイアスパッド330をビーム324と結合するために、各ビーム324a,324bはバイアスビア308(図3Aに示す)を形成するための近接位置を確認するエリア311を含んでいる。したがって、各ビーム324a,324bを支持するために3つのバイアスビア308が必要であるところでは、各ビーム324a,324bがバイアスビア308を形成するための3つのエリア311を含んでいる。前記したように、下層360のバイアスパッド330に加えられるバイアス電圧はバイアスビア308を介してビーム324へ伝達することができる。【0035】  中間層380は2つの高いアドレス電極314aおよび314bも含んでおり、それらはヒンジ316の各側に配置される。下層360のアドレスパッド312を中間層380のアドレス電極314に結合するために、アドレス電極314a,314bはアドレスビア313を形成するための近接位置を確認するエリア317を含んでいる(図3A参照)。各アドレス電極314a,314bは2つのアドレスビア313を形成するための2つのエリア317を含んでいる。したがって、アドレス電極314a,314bは4つのアドレスビア313を形成するための4つのエリア317を集合的に含んでいる。前記したように、下層360のアドレスパッド312に加えられる制御電圧はアドレスビア313を介してアドレス電極314へ伝達することができる。制御電圧は次に上層へ伝達することができ、それはマイクロミラー304を含みマイクロミラー304を選択的に傾けて「オフ」状態または「オン」状態とする。【0036】  図3A−3CのDMDピクセルエレメントは下層360内に広いアドレスパッド312a,312bを含み中間層380内に比較的小さい高いアドレス電極314a,314bを含むため、下層360は中間層380よりもピクセルエレメント300への静電力により寄与する。下層360から寄与する静電力はミラーおよび下層間のミスアライメントに感応するため、DMDピクセルエレメント300は下層360に対するミラー304の並進ミスアライメントに感応する。しかしながら、本発明の実施例の教示によりこのようなミスアライメントに対するDMDピクセルエレメントの感度を低減することができる構成が認識される。【0037】  図4Aは本発明の実施例に従ったDMDピクセルエレメント400を例示している。図4AのDMDピクセルエレメント400はマイクロミラー422、アドレスパッド410、バイアスパッド402、バイアスアーム408、ビーム部452、スプリングチップ459、アドレス電極460、アドレスビア424、バイアスビア426、ヒンジ458、およびミラービア428を含んでいる。前記したコンポーネントの詳細は図4Bおよび4Cについて記述される。【0038】  図4Bおよび4Cは下層420および中間層450に分割された図4AのDMDピクセルエレメント400の実施例のコンポーネントの分離された平面図を例示している。本明細書において「層」という用語が利用されるが、下層420および中間層450の各々のコンポーネント部は、それぞれ、必ずしも同じ平面内にある必要はないことが認識される。さらに、下層420および中間層450のコンポーネントが組立てられる時は、中間層450は一般的に下層420の上に転置できることが認識される。特定の実施例では、各層の静電的寄与が変化されるため、下層420および中間層450を内蔵するDMDピクセルエレメント400は並進ミスアライメントに対して低減された感度を示す。特に、下層420および中間層450を内蔵するDMDピクセルエレメントは下層420からの静電的寄与が低減され中間層450からの静電的寄与が増加されるため並進ミスアライメントに対してより鈍感である。【0039】  図4Bの例示された実施例では、DMDピクセルエレメントのメタル3すなわちM3層と呼ぶことができる下層420はバイアスビアを支持する多数のバイアスパッド402を含んでいる(図4A参照)。各バイアスパッド402に関連するメタルの量を低減し下層420全体を通してそのバイアス部のメタルをより均一に分布するために、各バイアスパッド402は単一バイアスビアに関連付けることができる(図4A参照)。したがって、各バイアスパッド402は単一バイアスビアを形成するための近接位置を確認するエリア404を含んでいる。このように、下層420のバイアス部に関して中間層450のバイアス部を支持するのに6つのバイアスビアが望ましい特定の実施例では、下層420はその中に分布された6つのバイアスパッド402を含んでいる。しかしながら、下層420へのバイアス電圧の印加に対して適切であるように、より少ないまたは多いバイアスパッド402を下層420に内蔵できることが認識される。【0040】  下層420のバイアス部に関連するメタルの分布をさらに改善するために、図4Bに例示されている6つのバイアスパッド402は実質的に均一に下層420の周辺周りに分布される。たとえば、第1のバイアスパッド402aは下層420の第1のコーナ406aに近接配置され、第2のバイアスパッド402bは下層420の第2のコーナ406bに近接配置される。図からお判りのように、下層420の第1および第2のコーナ406aおよび406bは、第1および第2のバイアスパッド402a,402bは対向するバイアスパッドであると言えるように互いに対向している。第1のバイアスアーム408が第1および第2のバイアスパッド402a,402bを結合して下層420の幅を実質的に横切って伸びている。【0041】  例示された実施例では、下層420は第3のバイアスパッド402c、第4のバイアスパッド402d、第5のバイアスパッド402e、および第6のバイアスパッド402fも含んでいる。第3および第4のバイアスパッド402c、402dは下層420の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するように第1のアーム408aの両側に等距離配置される。図からお判りのように、第3および第4のバイアスパッド402c、402dは第2のバイアスアーム408bにより結合されている。第5および第6のバイアスパッド402e、402fは、それぞれ、第3および第4のバイアスパッド402c、402dと同様に構成される。このように、第5および第6のバイアスパッド402e、402fは第1のアーム408aの両側に等距離配置され下層420の周辺に沿って対向位置に配置された対向するバイアスパッドを形成するようにされる。第5および第6のバイアスパッド402e、402fは第3のバイアスアーム408cにより結合されている。第1のアーム408a、第2のアーム408b、および第3のアーム408cは各バイアスパッド402a−402fを他の各バイアスパッド402a−402fに結合するように作動するため、下層420の得られるバイア部は下層420全体にわたって実質的に均一に分布される一体構造を含んでいる。【0042】  例示された実施例では、下層420はバイアス部432a,432bも含み、それは図3Bについて前記したバイアス部332a,332bと同様に作動することができる。メインバイアス信号フローパスは一般的にバイアス部432a,432b間の最短電気的経路とすることができる。したがって、バイアスパッド402a,402b,402c,および402fはメインバイアス信号フローパス内にはない。後述するように、中間層450内のビーム部452a,452b,454c,454fはそれぞれバイアスパッド402a,402b,402c,および402fからバイアス電圧を受電することができる。【0043】  制御またはアドレス電圧を加えるために、下層420は多数のアドレスパッド410も含んでいる。各アドレスパッド410に関連するメタルの量を低減し下層420全体を通してそのアドレス部のメタルをより均一に分布するために、各アドレスパッド410は単一バイアスビアに関連付けられる(図4A参照)。したがって、各アドレスパッド410はバイアスビアを形成するための近接位置を確認するエリア412を含んでいる。このように、下層420のアドレス部に対して中間層450のアドレス部を支持するのに6つのアドレスビアが望ましい特定の実施例では、下層420はその中に分布された6つのアドレスパッド410a−410fを含んでいる。しかしながら、下層420への制御電圧の印加に対して適切であるように、より少ないまたは多いアドレスパッド410を下層420に内蔵することができる。【0044】  下層420のアドレス部に関連するメタルの分布をさらに改善するために、各アドレスパッド410a−410fは各バイアスパッド402a−402fを他の各バイアスパッド402a−402fから分離するように配置される。たとえば、第1のアドレスパッド410aは下層420の第3のコーナ406cに近接配置され、第2のアドレスパッド410bは下層420の第4のコーナ406dに近接配置される。その結果、第1のアドレスパッド410aは下層420の周辺に沿って第3のバイアスパッド402cおよび第5のバイアスパッド402e間に配置される。同様に、第2のアドレスパッド410bは下層420の周辺に沿って第4のバイアスパッド402dおよび第6のバイアスパッド402f間に配置される。【0045】  例示された実施例では、下層420は第3のアドレスパッド410c、第4のアドレスパッド410d、第5のアドレスパッド410e、および第6のアドレスパッド410fも含んでいる。第3および第4のアドレスパッド410c、410dは下層420のバイアス部の第1のアーム408aの両側に等距離配置される。その結果、第3および第4のアドレスパッド410c、410dは下層420の周辺に沿って対向位置に配置された対向するアドレスパッドを形成する。特定の実施例では、第3のアドレスパッド410cは下層420の周辺に沿って第1のバイアスパッド402aおよび第3のバイアスパッド402c間に配置される。同様に、第4のアドレスパッド410dは下層420の周辺に沿って第1のバイアスパッド402aおよび第4のバイアスパッド402d間に配置される。【0046】  第5および第6のアドレスパッド410e、410fは、それぞれ、第3および第4のアドレスパッド410c、410dと同様に構成される。このように、第5および第6のアドレスパッド410e、410fは下層420の周辺に沿って対向位置に配置された対向するアドレスパッドを形成するように第1のアーム408aの両側に等距離配置される。特定の実施例では、第5のアドレスパッド410eは下層420の周辺に沿って第2のバイアスパッド402bおよび第5のバイアスパッド402e間に配置される。同様に、第6のアドレスパッド410fは下層420の周辺に沿って第2のバイアスパッド402bおよび第6のバイアスパッド402f間に配置される。【0047】  各アドレスパッド410a−410fは、それぞれ、アドレスビアを形成するための単一エリア412a−412fを含むため、各アドレスパッド410a−410fに関連付けられるメタルはピクセルデザインエレメント内の従来の下層のアドレス部を形成するメタルの量に較べて実質的に低減される。その結果、第1および第2アドレスパッド410a,410b等のより狭い先縁のアドレスパッドが第3および第4コーナ406c,406dに近接して形成される。さらに、図4Cの中間層450のアドレス位置を支持するために、エリア412a、エリア412c、および412eは下層420のバイアス部のアーム408aに関して実質的に揃えられる。同様に、エリア412b、エリア412d、および412fは下層420のバイアス部のアーム408aに関して実質的に揃えられる。下層420のバイアス部およびアドレス部の前記した構成により達成される利点については後述する。【0048】  図4Cの例示された実施例では、DMDピクセルエレメントのビーム/ヒンジすなわち「ビンジ」層と呼ぶことができる中間層450は下層420から、それぞれ、バイアス電圧および制御電圧を受電するための多数のバイアス部および多数のアドレス部を含んでいる。特に、中間層450のバイアス部は多数のビーム部452を含み各々がバイアスビア(図示せず)を形成するためのエリア454を有する。前記したように、バイアスビアは下層420のバイアス部を中間層450のバイアス部と導電的に結合する。したがって、ビーム部452は一般的にエリア454が下層420のエリア404と揃えられるように構成される。このように、下層420から中間層450へバイアス電圧を導電的に伝達するのに6つのバイアスビアが望ましい場合、中間層450は6つのビーム部452a−452fを含む。しかしながら、中間層450のバイアス部を下層420のバイアス部と揃えかつ各層間でバイアス電圧を導電的に伝達するのに適切であるように、より少ないまたは多いバイアス部452を中間層450に内蔵することができる。【0049】  例示された実施例では、ビーム部452a−452fは第1のビーム部452aが中間層450の第1のコーナ456aに近接配置され、第2のビーム部452bが中間層450の第2のコーナ456bに近接配置されるように構成される。図からお判りのように、対向する第1および第2のビーム部452a,452bは中間層450の幅を実質的に横切って伸びるヒンジ458により結合される。バイアスビアを介して下層420からバイアス電圧を導電的に受電するために、第1のビーム部452aの第1のエリア454aは一般的に第1のバイアスパッド402aの第1のエリア404aに対応しバイアスビア(図示せず)を介してそれに結合されている。同様に、第1のビーム部452bの第2のエリア454bは一般的に第2のバイアスパッド402bの第2のエリア404bに対応しバイアスビア(図示せず)を介してそれに結合されている。【0050】  図からお判りのように、中間層450は第3のビーム部452c、第4のビーム部452d、第5のビーム部452e、および第6のビーム部452fを含む浮動ビーム部も含んでいる。特に、第3のビーム部452cおよび第4のビーム部452dはそれらが中間層450の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ458の両側に等距離配置される。同様に、第5のビーム部452eおよび第6のビーム部452fはそれらが中間層450の周辺に沿って対向位置に配置された対向するビーム部を形成するようにヒンジ458の両側に等距離配置される。図からお判りのように、第3のビーム部452cおよび第5のビーム部452eは第3のコーナ456cの両側に配置され、第4のビーム部452dおよび第6のビーム部452fは第4のコーナ456dの両側に配置される。得られる構成は一般的に第3−第6ビーム部452c−452fに関連する第3−第6エリア454c−454fを下層420の第3−第6エリア404c−404fと揃えて下層420のバイアス部および中間層450のバイアス部間でバイアス電圧を導電的に伝達する。【0051】  第3−第6ビーム部452c−452fの各々がさらにスプリングチップ459を含んでいる。図3A−3Cに例示したような従来のDMDピクセルデザインに関して前記したスプリングチップと同様に、スプリングチップ459は第3−第6ビーム部452c−452fからの延長部を含んでいる。下層420および中間層450を内蔵するDMDピクセルエレメントの動作中に、スプリングチップ459はマイクロミラーの着陸点を提供する(図示せず)。このように、マイクロミラーが第3および第5ビーム452c,452eの方向に傾くと、第3および第5ビーム部452c,452eに関連するスプリングチップ459はマイクロミラーに対する着陸点として作動することができる。逆に、マイクロミラーが第4および第6ビーム部452d,452fの方向に傾くと、第4および第6ビーム部452d,452fに関連するスプリングチップ459はマイクロミラーに対する着陸点として作動することができる。このように、マイクロミラーは第3−第6ビーム部452c−452fから延長する1つ以上のスプリングチップ459と接触するまで正または負方向に傾くことができる。【0052】  制御またはアドレス電圧を受電するために、中間層450はアドレス電極460を含むこともできる。例示された実施例では、中間層450は2つのアドレス電極460a,460bを含んでいる。第1のアドレス電極460aはヒンジ458の一方側に配置され、第2のアドレス電極460bはヒンジ458の他方側に配置される。したがって、第1および第2のアドレス電極460a,460bはヒンジ458により分離される。下層420のアドレスパッド410を中間層450のアドレス電極460に結合するために、アドレス電極460a,460bはアドレスビアを形成するための近接位置を確認するエリア462を含んでいる(図示せず)。例示された実施例では、各アドレス電極460a,460bが3つのアドレスビアを形成するための3つのエリア462を含んでいる。したがって、下層420のアドレス部と同様に、アドレス電極460a,460bは6つのアドレスビアを形成するための6つのエリア462を集合的に含んでいる。その結果、下層420のアドレスパッド410の各エリア412a−fは中間層450のアドレス電極460のエリア462a−fに揃えられる。アドレスビアはピクセルエレメントの周辺部に沿って配置されるため、各アドレス電極460a,460bに関連するメタルは従来のピクセルデザインエレメント内の中間層のアドレス部を形成するメタルの量に較べて実質的に増加する。【0053】  下層420および中間層450の前記した構成は各層のアドレスおよびバイアス部に関するメタルの一意的分布に寄与する。たとえば、下層420のバイアスおよびアドレス部に関連するメタルは各々が減少され下層420全体を通してより均一に分布される。その結果、より狭い先縁のアドレスパッドが下層420内に達成される。逆に、中間層450のアドレス部に関連するメタルは増加され、より広いアドレス電極が得られる。前記した構成の結果として各層により作り出される静電力の寄与に変化が生じる。特に、下層420により作り出される静電力の寄与は減少され、中間層450により作り出される静電力の寄与は増加される。従来のピクセルデザインにおける下層のアドレス部は下層に関するミラーの並進ミスアライメントに非常に敏感であるのに対して、下層420および中間層450により得られるアーキテクチュアは、下層420のアドレス部による静電力の寄与が低減されるため、得られるDMDピクセルエレメントの並進ミスアライメントに対する感度を著しく低減するように作動することができる。その結果、DMDピクセルエレメントは写真誘発プロセスにより各層の並進ミスアライメントを生じる場合でも改善された性能を示すことができる。【0054】  さらなる利点として、得られるデザインにより従来のピクセルデザインにおけるよりもヒンジ458から遠くに中間層450が配置されるスプリングチップ459が得られる。このような構成により各層間の垂直間隙が増加して得られるDMDピクセルエレメントの静電感度が低下する。さらに、下層420内により均一なメタル密度が達成されかつ層に関連する垂直間隙が増加するため、搭載されたマイクロミラーのより平坦なトポグラフィを達成することができる。その結果、光損失を低減することができディスプレイされる画像の輝度が改善される。【0055】  当業者ならば記述された実施例にさまざまな追加、削除、置換、その他の修正を行うことができ、また他の実施例を実現することができ、それらは全て特許請求の範囲内に入る。【図面の簡単な説明】【0056】【図1】ディスプレイシステムの一部の一実施例のブロック図である。【図2】従来のデジタルマイクロミラーデバイス(DMD)の構成例を示す図である。【図3A】従来のデジタルマイクロミラーデバイス(DMD)のもう1つの構成を示す図である。【図3B】それぞれ下層および中間層に分割された図3Aの従来のDMDピクセルエレメントのコンポーネントの分離された平面図である。【図3C】それぞれ下層および中間層に分割された図3Aの従来のDMDピクセルエレメントのコンポーネントの分離された平面図である。【図4A】本発明の実施例に従ったDMDピクセルエレメント400を示す図である。【図4B】それぞれ下層および中間層に分割された図4AのDMDピクセルエレメントの実施例のコンポーネントの分離された平面図である。【図4C】それぞれ下層および中間層に分割された図4AのDMDピクセルエレメントの実施例のコンポーネントの分離された平面図である。
【特許請求の範囲】【請求項1】  マイクロミラーエレメントの第1の層内に分布された複数のアドレスパッドを含む第1のアドレス部であって、複数のアドレスパッドは第1の層内で互いに一体的ではなく、マイクロミラーエレメントはヒンジにより分割された第1側および第2側を有し、複数のアドレスパッドの少なくとも2つは第1側に分布されている第1のアドレス部と、  マイクロミラーエレメントの第2の層内に分布された2つのアドレス電極を含む第2のアドレス部であって、第1のアドレス電極は第1側に配置され第2のアドレス電極は第2側に配置される第2のアドレス部と、  第1のアドレス部を第2のアドレス部に導電的に結合して第1のアドレス部から第2のアドレス部へアドレス電圧を伝達するのに使用できる複数のアドレスビアと、  マイクロミラーエレメントの第1の層内に分布された複数のバイアスパッドを含む第1のバイアス部であって、複数のバイアスパッドは互いに間隔をとって配置され、複数のバイアスパッドの各々が1つ以上のバイアスアームにより他の各バイアスパッドに導電的に結合される第1のバイアス部と、  マイクロミラーエレメントの第2の層内に分布された複数のビーム部を含む第2のバイアス部であって、複数のビーム部の少なくとも2つはヒンジにより互いに結合されている第2のバイアス部と、  第1のバイアス部を第2のバイアス部に導電的に結合して第1のバイアス部から第2のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも1つのバイアスビアと、  選択的に傾いて光ビームを反射するのに使用できる反射表面を含むミラーと、を含むマイクロミラーエレメントであって、  第2のアドレス部は第1のアドレス部によりミラー上に提供される静電力よりも大きい静電力をミラー上に提供し、第1および第2のアドレス部により提供される静電力はミラーを傾かせるのに使用できるマイクロミラーエレメント。【請求項2】  マイクロミラーエレメントの第1の層内に分布された複数のアドレスパッドを含む第1のアドレス部であって、マイクロミラーエレメントは第1側および第2側を有し、複数のアドレスパッドの少なくとも2つは第1側に分布されている第1のアドレス部と、  マイクロミラーエレメントの第2の層内に分布された複数のアドレス電極を含む第2のアドレス部と、  第1のアドレス部を第2のアドレス部に導電的に結合して第1のアドレス部から第2のアドレス部へアドレス電圧を伝達するのに使用できる少なくとも1つのアドレスビアと、を含むマイクロミラーエレメントであって、  第1のアドレス部のアドレスパッドおよび第2のアドレス部のアドレス電極の分布により、第2のアドレス部により提供される静電力は第1のアドレス部により提供される静電力よりも大きくされるマイクロミラーエレメント。【請求項3】  請求項2に記載のマイクロミラーエレメントであって、複数のアドレスパッドの各々が関連するアドレスビアに結合され、それはアドレスパッドから第2のアドレス部へアドレス電圧を伝達するのに使用できるマイクロミラーエレメント。【請求項4】  請求項2に記載のマイクロミラーエレメントであって、第2のアドレス部は第1のアドレス電極および第2のアドレス電極を含み、第1および第2のアドレス電極の各々が第1のアドレス部からアドレス電圧を受電する複数のアドレスビアに結合されているマイクロミラーエレメント。【請求項5】  請求項4に記載のマイクロミラーエレメントであって、第1側および第2側はヒンジにより分割され第1のアドレス電極は第1側に配置され第2のアドレス電極は第2側に配置されるマイクロミラーエレメント。【請求項6】  請求項2に記載のマイクロミラーエレメントであって、さらに、  マイクロミラーエレメントの第1の層内に分布された第1、第2、および第3のバイアスパッドであって、第1のバイアスパッドは第1のバイアス部を含み第2のバイアスパッドは第2のバイアス部を含む第1、第2、および第3のバイアスパッドと、  第1のバイアス部および第2のバイアス部間のメインバイアス信号フローパスと、を含み、第3のバイアスパッドはヒンジにバイアス電圧を伝えるのに使用できてメインバイアス信号フローパスにはないマイクロミラーエレメント。【請求項7】  請求項6に記載のマイクロミラーエレメントであって、さらに、  第2の層内に配置された第1のビーム部を含み、第1のビーム部は第3のバイアスパッドからバイアス電圧を受電してヒンジに中継するのに使用できるマイクロミラーエレメント。【請求項8】  請求項2に記載のマイクロミラーエレメントであって、さらに、  マイクロミラーエレメントの第1の層内に分布された複数のバイアスパッドを含む第1のバイアス部と、  マイクロミラーエレメントの第2の層内に分布された複数のビーム部を含む第2のバイアス部と、  第1のバイアス部を第2のバイアス部に導電的に結合して第1のバイアス部から第2のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも1つのバイアスビアと、を含むマイクロミラーエレメント。【請求項9】  請求項8に記載のマイクロミラーエレメントであって、  複数のビーム部の少なくとも1つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、  複数のビーム部の少なくとも1つは第2の層内の残りの複数のビーム部とは一体的ではないマイクロミラーエレメント。【請求項10】  請求項9に記載のマイクロミラーエレメントであって、接触点はスプリングチップであるマイクロミラーエレメント。【請求項11】  マイクロミラーエレメントの第1の層内に分布された複数のバイアスパッドを含む第1のバイアス部と、  マイクロミラーエレメントの第2の層内に分布された複数のビーム部を含む第2のバイアス部であって、複数のビーム部の少なくとも1つはマイクロミラーエレメントが傾いた位置にある時にマイクロミラーエレメントのミラーに対する接触点を含み、複数のビーム部の少なくとも1つは第2の層内の残りの複数のビームとは一体的ではない第2のバイアス部と、  第1のバイアス部を第2のバイアス部に導電的に結合して第1のバイアス部から第2のバイアス部へバイアス電圧を伝達するのに使用できる少なくとも1つのバイアスビアと、を含むマイクロミラーエレメント。
自立スプリングチップおよび分布アドレス電極を有するデジタルマイクロミラーデバイス
