国外电子与通信教材系列VERILOG HDL高级数字设计(第2版) PDF下载 MichaelD.Ciletti迈 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712122193
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712122193
<p>书名:国外电子与通信教材系列VERILOG HDL高级数字设计(第2版)</p><p>作者:Michael D. Ciletti 迈</p><p>页数:664</p><p>定价:¥115.0</p><p>出版社:电子工业出版社</p><p>出版日期:2014-02-01</p><p>ISBN:9787121221934</p><p><h2>内容简介</h2></p>[<p>本书依据数字集成电路系统工程开发的要求与特点，利用Verilog HDL对数字系统进行建模、设计与验证，对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解，内容包括：集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发须遵循的原则、基本方法、实用技术、设计经验与技巧。</p>]<p><h2>作者简介</h2></p>[<p>科罗拉多大学电气与计算机工程系教授。研究方向包括通过硬件描述语言进行数字系统的建模、综合与验证、系统级设计语言和fpga嵌入式系统。其著作还有digital design，fourth edition(其翻译版和影印版均由电子工业出版社出版)。作者曾在惠普、福特微电子和prisma等公司进行vlsi电路设计的研发工作，在数字系统和嵌入式系统研究、设计等领域有丰富的研发和教学经历。</p>]<p><h2>目录</h2></p>
    目    录第1章  数字设计方法概论1．1  设计方法简介1．1．1  设计规格1．1．2  设计划分1．1．3  设计输入1．1．4  仿真与功能验证1．1．5  设计整合与验证1．1．6  预综合完成1．1．7  门级综合与工艺映射1．1．8  后综合设计确认1．1．9  后综合时序验证1．1．10  测试生成与故障模拟1．1．11  布局与布线1．1．12  物理和电气设计规则检查1．1．13  提取寄生参量1．1．14  设计完成1．2  IC工艺选择1．3  后续内容概览参考文献第2章  组合逻辑设计回顾2．1  组合逻辑与布尔代数2．1．1  ASIC库单元2．1．2  布尔代数2．1．3  狄摩根定律2．2  布尔代数化简定理2．3  组合逻辑的表示2．3．1  积之和表示法2．3．2  和之积表示法2．4  布尔表达式的化简2．4．1  异或表达式的化简2．4．2  卡诺图（积之和形式）2．4．3  卡诺图（和之积形式）2．4．4  卡诺图与任意项2．4．5  扩展的卡诺图2．5  毛刺与冒险2．5．1  静态冒险的消除（积之和形式）2．5．2  消除两级电路静态冒险的小结2．5．3  多级电路中的静态冒险2．5．4  消除多级电路静态冒险的小结2．5．5  动态冒险2．6  逻辑设计模块2．6．1  与非或非结构2．6．2  多路复用器2．6．3  多路解复用器2．6．4  编码器2．6．5  优先编码器2．6．6  译码器2．6．7  优先译码器参考文献习题第3章  时序逻辑设计基础3．1  存储元件3．1．1  锁存器3．1．2  透明锁存器3．2  触发器3．2．1  D触发器3．2．2  主从触发器3．2．3  J-K触发器3．2．4  T触发器3．3  总线与三态器件3．4  时序机设计3．5  状态转移图3．6  设计举例： BCD码到余3码的转换器3．7  数据传输的串行线码转换器3．7．1  设计举例： 用Mealy型FSM实现串行线性码转换3．7．2  设计举例： 用Moore型FSM实现串行线码转换3．8  状态化简与等价状态参考文献习题第4章  Verilog逻辑设计介绍4．1  组合逻辑的结构化模型4．1．1  Verilog原语和设计封装4．1．2  Verilog结构化模型4．1．3  模块端口4．1．4  语言规则4．1．5  自顶向下的设计和模块嵌套4．1．6  设计层次和源代码结构4．1．7  Verilog矢量4．1．8  结构化连接4．2  逻辑系统设计验证及测试方法4．2．1  Verilog中的四值逻辑和信号解析4．2．2  测试方法4．2．3  测试平台的信号发生器4．2．4  事件驱动仿真4．2．5  测试模板4．2．6  定长数4．3  传播延时4．3．1  惯性延时4．3．2  传输延时4．4  组合与时序逻辑的Verilog真值表模型参考文献习题第5章  用组合与时序逻辑的行为级模型进行逻辑设计5．1  行为建模5．2  行为级建模的数据类型的简要介绍5．3  基于布尔方程的组合逻辑行为级模型5．4  传播延时与连续赋值5．5  Verilog中的锁存器和电平敏感电路5．6  触发器和锁存器的周期性行为模型5．7  周期性行为和边沿检测5．8  行为建模方式的比较5．8．1  连续赋值模型5．8．2  数据流/寄存器传输级模型5．8．3  基于算法的模型5．8．4  端口名称： 风格问题5．8．5  用行为级模型仿真5．9  多路复用器、 编码器和译码器的行为模型5．10  线性反馈移位寄存器的数据流模型5．11  用循环算法的数字机模型5．11．1  IP（知识产权）的复用和参数化模型5．11．2  时钟发生器5．12  多循环操作状态机5．13  设计文件中的函数和任务： 是精明还是愚蠢?5．13．1  任务5．13．2  函数5．14  行为建模的算法状态机图5．15  ASMD图5．16  计数器、 移位寄存器和寄存器组的行为级模型5．16．1  计数器5．16．2  移位寄存器5．16．3  寄存器组和寄存器（存储器）阵列5．17  用于异步信号的去抖动开关、 亚稳定性和同步装置5．18  设计实例： 键盘扫描器和编码器参考文献习题第6章  组合逻辑与时序逻辑的综合6．1  综合简介6．1．1  逻辑综合6．1．2  RTL综合6．1．3  高级综合6．2  组合逻辑的综合6．2．1  优先级结构的综合6．2．2  利用逻辑无关紧要条件6．2．3  ASIC单元与资源共享6．3  带锁存器的时序逻辑综合6．3．1  锁存器的无意综合6．3．2  锁存器的有意综合6．4  三态器件和总线接口的综合6．5  带有触发器的时序逻辑综合6．6  显式状态机的综合6．6．1  BCD码/余3码转换器的综合6．6．2  设计举例： Mealy型NRZ码/Manchester线性码转换器的综合6．6．3  设计举例： Moore型NRZ码/Manchester线性码转换器的综合6．6．4  设计举例： 序列检测器的综合6．7  寄存器逻辑6．8  状态编码6．9  隐式状态机、 寄存器和计数器的综合6．9．1  隐式状态机6．9．2  计数器综合6．9．3  寄存器综合6．10  复位6．11  门控时钟与时钟使能的综合6．12  预测综合结果6．12．1  数据类型综合6．12．2  运算符分组6．12．3  表达式替代6．13  循环的综合6．13．1  不带内嵌定时控制的静态循环6．13．2  带内嵌定时控制的静态循环6．13．3  不带内嵌定时控制的非静态循环6．13．4  带内嵌定时控制的非静态循环6．13．5  用状态机替代不可综合的循环6．14  要避免的设计陷阱6．15  分割与合并： 设计划分参考文献习题第7章  数据通路控制器的设计与综合7．1  时序状态机的划分7．2  设计实例： 二进制计数器7．3  RISC存储程序机的设计与综合7．3．1  RISC SPM： 处理器7．3．2  RISC SPM： ALU7．3．3  RISC SPM： 控制器7．3．4  RISC SPM： 指令集7．3．5  RISC SPM： 控制器设计7．3．6  RISC SPM： 程序执行7．4  设计实例： UART7．4．1  UART的操作7．4．2  UART发送器7．4．3  UART接收器参考文献习题第8章  可编程逻辑及存储器件8．1  可编程逻辑器件8．2  存储器件8．2．1  只读存储器8．2．2  可编程ROM（PROM）8．2．3  可擦除ROM8．2．4  基于ROM的组合逻辑实现8．2．5  用于ROM的Verilog系统任务8．2．6  ROM的比较8．2．7  基于ROM的状态机8．2．8  闪存8．2．9  静态随机存储器（SRAM）8．2．10  铁电非易失性存储器8．3  可编程逻辑阵列（PLA）8．3．1  PLA*小化8．3．2  PLA建模8．4  可编程阵列逻辑（PAL）8．5  PLD的可编程性8．6  复杂可编程逻辑器件8．7  现场可编程门阵列8．7．1  FPGA在ASIC市场中的角色8．7．2  FPGA技术8．7．3  Xilinx公司Virtex系列FPGA8．8  片上系统（SoC）的嵌入式可编程IP核8．9  基于Verilog的FPGA设计流程8．10  FPGA综合参考文献相关网站习题及基于FPGA的设计训练第9章  数字处理器的算法和架构9．1  算法、 循环嵌套程序和数据流图9．2  设计实例： 半色调像素图像转换器9．2．1  半色调像素图像转换器的原型设计9．2．2  基于NLP的半色调像素图像转换器结构9．2．3  半色调像素图像转换器的*小并行处理器结构9．2．4  半色调像素图像转换器： 设计权衡9．2．5  带反馈数据流图的结构9．3  数字滤波器和信号处理器9．3．1  FIR滤波器9．3．2  数字滤波器设计过程9．3．3  IIR滤波器9．4  构建信号处理器的基本运算单元模型9．4．1  积分器（累加器）9．4．2  微分器9．4．3  抽样和插值滤波器9．5  流水线结构9．5．1  设计实例： 流水线型加法器9．5．2  设计实例： 流水线型FIR滤波器9．6  环形缓冲器9．7  异步FIFO――跨越时钟域的同步问题9．7．1  简化异步FIFO9．7．2  异步FIFO的时钟同步参考文献习题第10章  算术处理器架构10．1  数的表示方法10．1．1  负整数的原码表示10．1．2  负整数的反码表示方法10．1．3  正数和负数的补码表示方法10．1．4  小数的表示10．2  加减法功能单元10．2．1  行波进位加法器10．2．2  超前进位加法器10．2．3  上溢出和下溢出10．3  乘法运算功能单元10．3．1  组合（并行）二进制乘法器10．3．2  时序二进制乘法器10．3．3  时序乘法器设计： 层次化分解10．3．4  基于STG的控制器设计10．3．5  基于STG的高效二进制时序乘法器10．3．6  基于ASMD的时序二进制乘法器10．3．7  基于ASMD的高效二进制时序乘法器10．3．8  基于ASMD数据通路和控制器设计的总结10．3．9  精简寄存器时序乘法器10．3．10  隐式状态机二进制乘法器10．3．11  Booth算法时序乘法器10．3．12  比特对编码10．4  有符号二进制数乘法10．4．1  有符号数的乘积： 被乘数为负， 乘数为正10．4．2  有符号数的乘积： 被乘数为正， 乘数为负10．4．3  有符号数的乘积： 被乘数、 乘数均为负10．5  小数乘法10．5．1  有符号小数： 被乘数、 乘数均为正10．5．2  有符号小数： 被乘数为负， 乘数为正10．5．3  有符号小数： 被乘数为正， 乘数为负10．5．4  有符号小数： 被乘数、 乘数均为负10．6  除法功能单元10．6．1  无符号二进制数的除法10．6．2  无符号二进制数的高效除法10．6．3  精简寄存器时序除法器10．6．4  有符号二进制数（补码）的除法10．6．5  带符号的计算参考文献习题第11章  后综合设计任务11．1  后综合设计验证11．2  后综合时序验证11．2．1  静态时序分析11．2．2  时序规范11．2．3  影响时序的因素11．3  ASIC中时序违约的消除11．4  虚假路径11．5  用于时序验证的系统任务11．5．1  时序检查： 建立时间条件11．5．2  时序检查： 保持时间约束11．5．3  时序检查： 建立时间和保持时间约束11．5．4  时钟检查： 脉冲宽度约束11．5．5  时序检查： 信号偏移约束11．5．6  时序检查： 时钟周期11．5．7  时序检查： 恢复时间11．6  故障模拟及制造测试11．6．1  电路缺陷和故障11．6．2  故障检测与测试11．6．3  D标记法11．6．4  组合电路的自动测试模板生成11．6．5  故障覆盖和缺陷级别11．6．6  时序电路的测试生成11．7  故障模拟11．7．1  故障解析11．7．2  串行故障模拟11．7．3  并行故障模拟11．7．4  并发性故障模拟11．7．5  概率性故障模拟11．8  JTAG端口和可测性设计11．8．1  边界扫描和JTAG端口11．8．2  JTGA操作模式11．8．3  JTAG寄存器11．8．4  JTAG指令11．8．5  TAP结构11．8．6  TAP控制器状态机11．8．7  设计实例： JTAG测试11．8．8  设计实例： 内建自测试参考文献习题附录A  Verilog原语附录B  Verilog关键词附录C  Verilog数据类型附录D  Verilog运算符附录E  Verilog语言形式化语法(I)附录F  Verilog语言形式化语法(II)附录G  Verilog语言的附加特性附录H  触发器和锁存器类型附录I  Verilog 2001， 2005附录J  编程语言接口附录K  相关网站中英文术语对照表
