# 混合 SoC/FPGA 系统的开发

除了标准的基于 CPU 的嵌入式系统之外，一种越来越普遍的方法是将 soc 形式的 CPU 与**现场可编程门阵列** (**FGPAs**) 相结合。这使得 CPU 密集型算法和处理 (包括 DSP 和图像处理) 可以在系统的 FPGA 部分上实现，CPU 端可以处理较不密集的任务，例如用户交互，存储和联网。

在本章中，我们将介绍以下主题:

*   如何与混合 FPGA/SoC 系统的 FPGA 端进行通信
*   从 SoC 方面了解各种算法如何在 FPGA 中实现和使用
*   如何在混合 FPGA/SoC 系统上实现基本示波器

# 极其平行

说到性能，在单核处理器上一次执行一条指令本质上是实现算法或其他功能最慢的方式。从这里，您可以使用在单个处理器内核的各个功能单元上同时调度来将此单个执行流扩展到多个流。

提高性能的下一步是添加更多的内核，这当然使调度更加复杂，并引入了潜在的延迟问题，关键任务被推迟，因为不太关键的任务会阻塞资源。对于某些任务，尤其是那些令人尴尬地并行的任务，通用处理器的使用也非常有限。

对于必须使用对集合中的每个元素应用相同的算法来处理单个大型数据集的任务，使用**基于通用图形处理器单元**处理 (**GPGPU**) 变得非常流行，随着**数字信号处理器** (**dsp**) 的使用，通过使用专用硬件来大规模加快一系列操作。

这个问题的另一面是任务，这些任务是大规模并行的，但涉及对传入数据、内部数据或两者执行的许多不同操作。这是一种复杂程度，如果纯粹在一系列微处理器内核的软件中实现，将很难获得任何合理的性能。

使用昂贵的 DSP 硬件可能会有所帮助，但即使这样也无法针对任务进行优化。传统上，这是公司可能会考虑将定制的**集成电路** (**IC**) 设计和生产为**专用集成电路** (**ASIC**)。但是，这样做的成本非常高，并且仅适用于可以与其他选择竞争的大批量生产。

随着时间的流逝，人们发明了不同的解决方案来使这种定制硬件实现更加现实，其中之一就是可编程逻辑芯片的开发。例如，像 Commodore 64 这样的系统包含一个**PLA** (**可编程逻辑阵列**的缩写，最初是 Signetics 82S100) 芯片，该芯片是组合逻辑元件的一次性可编程阵列。它允许处理器重新配置地址总线的板载路由，以更改 DRAM 存储芯片，ROM 芯片和其他外围设备的哪些部分位于活动寻址空间中。

对 PLA 进行编程后，它的功能基本上与大量 74 逻辑芯片 (离散逻辑芯片) 相同，但是这种离散解决方案所需的空间只有一小部分。这种方法实质上为 Commodore 提供了他们自己的定制 ASIC，但不必投资于设计和生产它。取而代之的是，他们使用了现成的零件，并在 Commodore 64 的使用寿命期间自由地对烧入 PLA 芯片的逻辑进行了改进。

随着时间的推移，PLAs (也称为 PAL**s**) 变得更加先进，发展成为**复杂可编程逻辑器件** (**CPLDs**)，它们围绕宏单元，它允许实现更高级的功能，而不仅仅是简单的组合逻辑。这些最终演变为 fpga，从而再次添加了更高级的功能和外围设备。

如今，fpga 几乎遍布所有需要某种先进处理或控制的地方。视频和音频处理设备通常与 dsp 一起使用 fpga，MCU 或 SoC 处理用户界面和其他低优先级功能。

如今，诸如示波器之类的设备是用模拟 (和数字，如果支持的话) 前端实现的，其中 dsp 在将数据移交给一个或多个 fpga 之前执行数据的原始转换和该数据的初始处理，从而执行数据的进一步处理和分析。处理后，这些数据可以存储在缓冲区 (**数字存储示波器** (**DSO**) 的 “数字存储” 部分) 中，以及移交给前端，在 SoC 上运行的软件将在用户界面中呈现它，并允许用户输入操作显示数据的命令。

在本章中，我们将介绍一个基本的示波器项目，该项目将使用简单的硬件和使用 VHDL 代码编程的 FPGA 来实现。

# 硬件描述语言

在过去的几十年中，随着**超大规模集成电路** (**VLSI**) 电路的复杂性增加，寻找改进开发过程的方法变得越来越重要，包括验证设计的能力。这导致了**硬件描述语言** (**HDL****s**) 的发展，其中今天 VHDL 和 Verilog 是最常用的两种。

HDLs 的主要目的是允许开发人员轻松描述将集成到 asic 或用于对 fpga 进行编程的类型的硬件电路。此外，这些 hdl 还可以模拟设计并验证其功能正确性。

在本章中，我们将看一个示例，该示例将 VHDL 用于在 FPGA 上实现的编程。**VHSIC 硬件描述语言** (**VHDL**) 作为一种语言最早出现在 1983 年，当时由美国国防部开发。它旨在作为一种记录供应商将提供设备的 asic 行为的方式。

随着时间的流逝，人们提出了这样的想法，即这些文档文件可以用于模拟 asic 的行为。在此开发之后，很快开发了综合工具，以创建可用于创建 asic 的功能性硬件实现。

VHDL 在很大程度上基于 Ada 编程语言，该语言本身也起源于美国军方。尽管 VHDL 主要用作 HDL，但它也可以用作通用编程语言，就像 Ada 及其 kin 一样。

# FPGA 架构

尽管并非每个 FPGA 的结构都相同，但总体原理仍然相同: 它们是可以配置为形成特定电路的逻辑元件阵列。因此，这些**逻辑元件** (**LEs**) 的复杂性决定了可以形成什么样的逻辑电路，这在为特定的 FPGA 架构编写 VHDL 代码时必须考虑到。

术语**逻辑元件** (**LEs**) 和**逻辑单元** (**LCs**) 可互换使用。LE 由一个或多个**查找表** (**LUTs**) 组成，LUT 通常具有 4 到 6 个输入。不管确切的配置如何，每个 LE 都被互连逻辑包围，这允许不同的 LE 相互连接，并且 LE 本身被编程为特定的配置，从而形成预期的电路。

开发 FPGA 的潜在陷阱包括 FPGA 制造商的强烈假设，即 FPGA 将与时钟设计 (使用中央时钟源和时钟域) 一起使用 FPGA，而不是组合 (未锁定) 逻辑。一般来说，在将目标 FPGA 系统包含在新项目中之前，先熟悉它，看看它能很好地支持您需要的功能，这是一个好主意。

# 混合 FPGA/SoC 芯片

尽管包括 FPGA 和 SoC 的系统多年来一直非常普遍，但最近增加的是混合 FPGA/SoC 芯片，该芯片包括同一封装中的 FPGA 和 SoC (通常基于 ARM) 的管芯。然后将它们与总线链接在一起，以便两者都可以使用内存映射的 I/O 和类似的方式有效地相互通信。

此类 fpga 的常见示例目前包括 Altera (现为 Intel)，Cyclone V SoC 和 Xilinx Zynq。来自官方数据表的 Cyclone V SoC 的框图很好地概述了这种系统的工作原理:

![](assets/00dec7ee-3feb-4111-97b6-898f96f9b83c.png)]

在这里，我们可以看到，**硬处理器系统** (**HPS**) 和 FPGA 端可以通过多种方式进行通信，例如通过一个共享的 SDRAM 控制器，两个点对点链接，以及许多其他接口。对于 Cyclone V SoC，FPGA 或 SoC 侧可以是系统启动时引导的第一侧，从而允许广泛的系统配置选项。

# 示例-基本示波器

此示例基本概述了如何在嵌入式项目中使用 FPGA。它使用 FPGA 对输入进行采样并测量电压或类似电压，就像示波器一样。然后将生成的 ADC 数据通过串行链路发送到基于 C /Qt 的应用程序，该应用程序显示数据。

# 硬件

对于该项目，我们将使用 Fleasystems FleaFPGA Ohm 板 ([http://fleasystems.com/fleaFPGA_Ohm.html](http://fleasystems.com/fleaFPGA_Ohm.html))。这是一个小的，低于 50 美元，低于 40 欧元的 FPGA 开发板，采用 Raspberry Pi 零形状:

![](assets/0fb4d23c-b3e9-437b-8891-ac36d9abeb84.png)]

它具有以下规格:

*   **晶格 ECP5 FPGA**，具有 24K LUT 元件和 112KB 块 RAM。
*   **256 Mbit SDRAM**，16 位宽和 167 MHz 时钟。
*   **8 mbit SPI 闪存 ROM**，用于 FPGA 配置存储。
*   25 MHz Crystal Oscillator.
*   **HDMI 视频**输出 (可能高达 1080p30 或 720p60 屏幕模式)。
*   **μ sd 卡插槽**。
*   具有备用 PS/2 主机端口功能的两个微型 USB 主机端口。
*   29 个用户 GPIO，包括 4 个中速 ADC 输入和 12 个 LVDS 信号对 (兼容 Raspberry Pi) 40 引脚扩展和 2 引脚复位接头连接器。
*   一个微型 USB 从端口。为 Ohm，串行控制台/UART 通信提供 5v 电源，并访问板载 JTAG 编程接口 (用于配置 ECP5 FPGA)。
*   提供外部 JTAG 编程 pod 以允许实时调试。

在此板上，我们连接电路，这将使我们能够连接示波器探头:

![](assets/be8609a6-c88d-4c76-95aa-3bfdebfdb919.png)]

该电路将连接到欧姆板的 GPIO 接头上的 29 号引脚，对应于 GPIO 5。它允许我们在 1 x 探头测量模式下测量 0 至 3V DC 信号和 1.5V AC (RMS)。带宽略高于 10 兆赫。

# VHDL 代码

在本节中，我们将看一下 VHDL 项目中的顶级实体，以了解它的作用。这从 VHDL 的标准库 includes 开始，如图所示:

```cpp
library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 
use IEEE.std_logic_unsigned.ALL; 
use IEEE.numeric_std.all; 

entity FleaFPGA_Ohm_A5 is   
   port( 
   sys_clock         : in        std_logic;  -- 25MHz clock input from external xtal oscillator. 
   sys_reset         : in        std_logic;  -- master reset input from reset header. 
```

这映射到底层 FPGA 的系统时钟和复位线。我们还可以看到端口映射的工作方式，定义实体端口的方向和类型。这里，类型是`std_logic`，它是二进制 1 或零的标准逻辑信号:

```cpp
   n_led1                  : buffer    std_logic; 

   LVDS_Red          : out       std_logic_vector(0 downto 0); 
   LVDS_Green        : out       std_logic_vector(0 downto 0); 
   LVDS_Blue         : out       std_logic_vector(0 downto 0); 
   LVDS_ck                 : out       std_logic_vector(0 downto 0); 

   slave_tx_o        : out       std_logic; 
   slave_rx_i        : in        std_logic; 
   slave_cts_i       : in        std_logic;  -- Receive signal from #RTS pin on FT230x 
```

我们还使用板上的状态 LED，映射 HDMI 的视频引脚 (LVDS 信令) 以及 UART 接口，该接口使用板上的 FDTI usb-uart 芯片。后者是我们将使用的数据从 FPGA 发送到 C 应用程序。

接下来，Raspberry Pi 兼容标头映射，如下面的代码所示:

```cpp
   GPIO_2                  : inout           std_logic; 
   GPIO_3                  : inout           std_logic; 
   GPIO_4                  : inout           std_logic; 
   -- GPIO_5               : inout           std_logic; 
   GPIO_6                  : inout           std_logic;   
   GPIO_7                  : inout           std_logic;   
   GPIO_8                  : inout           std_logic;   
   GPIO_9                  : inout           std_logic;   
   GPIO_10                 : inout           std_logic; 
   GPIO_11                 : inout           std_logic;   
   GPIO_12                 : inout           std_logic;   
   GPIO_13                 : inout           std_logic;   
   GPIO_14                 : inout           std_logic;   
   GPIO_15                 : inout           std_logic;   
   GPIO_16                 : inout           std_logic;   
   GPIO_17                 : inout           std_logic; 
   GPIO_18                 : inout           std_logic;   
   GPIO_19                 : inout           std_logic;   
   GPIO_20                 : in        std_logic; 
   GPIO_21                 : in        std_logic;   
   GPIO_22                 : inout           std_logic;   
   GPIO_23                 : inout           std_logic; 
   GPIO_24                 : inout           std_logic; 
   GPIO_25                 : inout           std_logic;   
   GPIO_26                 : inout           std_logic;   
   GPIO_27                 : inout           std_logic; 
   GPIO_IDSD         : inout           std_logic; 
   GPIO_IDSC         : inout           std_logic; 
```

GPIO 5 被注释掉的原因是因为我们想将其用于 ADC 功能，而不是通用输入/输出。

相反，我们使支持 sigma-delta 的 ADC3 外设能够在该引脚上工作，如下所示:

```cpp
   --ADC0_input      : in        std_logic; 
   --ADC0_error      : buffer    std_logic; 
   --ADC1_input      : in        std_logic; 
   --ADC1_error      : buffer    std_logic; 
   --ADC2_input      : in        std_logic; 
   --ADC2_error      : buffer    std_logic; 
   ADC3_input  : in        std_logic; 
   ADC3_error  : buffer    std_logic; 
```

在这里，我们看到我们还有另外三个 ADC 外围设备，如果我们想向示波器添加额外的通道，则可以使用它们，如下面的代码所示:

```cpp
   mmc_dat1          : in        std_logic; 
   mmc_dat2          : in        std_logic; 
   mmc_n_cs          : out       std_logic; 
   mmc_clk           : out       std_logic; 
   mmc_mosi          : out       std_logic; 
   mmc_miso          : in        std_logic; 

   PS2_enable        : out       std_logic; 
   PS2_clk1          : inout           std_logic; 
   PS2_data1         : inout           std_logic; 

   PS2_clk2          : inout           std_logic; 
   PS2_data2         : inout           std_logic 
   ); 
end FleaFPGA_Ohm_A5; 
```

顶层的实体定义以 MMC (sd 卡) 和 PS2 接口结束。

接下来是模块的体系结构定义。这部分类似于 C 应用程序的源文件，实体定义的功能类似于标题，如图所示:

```cpp
architecture arch of FleaFPGA_Ohm_A5 is 
   signal clk_dvi  : std_logic := '0'; 
   signal clk_dvin : std_logic := '0'; 
   signal clk_vga  : std_logic := '0'; 
   signal clk_50  : std_logic := '0'; 
   signal clk_pcs   : std_logic := '0'; 

   signal vga_red     : std_logic_vector(3 downto 0) := (others => '0'); 
   signal vga_green   : std_logic_vector(3 downto 0) := (others => '0'); 
   signal vga_blue    : std_logic_vector(3 downto 0) := (others => '0'); 

   signal ADC_lowspeed_raw     : std_logic_vector(7 downto 0) := (others => '0'); 

   signal red     : std_logic_vector(7 downto 0) := (others => '0'); 
   signal green   : std_logic_vector(7 downto 0) := (others => '0'); 
   signal blue    : std_logic_vector(7 downto 0) := (others => '0'); 
   signal hsync   : std_logic := '0'; 
   signal vsync   : std_logic := '0'; 
   signal blank   : std_logic := '0'; 
```

这里定义了许多信号。这些允许我们将 VHDL 模块的端口、实体、进程和其他元素相互连接。

我们可以看到这里为 VGA 支持定义了一些信号。这允许与支持 VGA 的 FPGA 板兼容，但它的一部分也与 HDMI (或 DVI) 外围设备兼容，我们稍后会看到。让我们看下面的代码:

```cpp
begin 
 Dram_CKE <= '0';    -- DRAM Clock disable. 
 Dram_n_cs <= '1';   -- DRAM Chip disable. 
 PS2_enable <= '1'; -- Configures both USB host ports for legacy PS/2 mode. 
 mmc_n_cs <= '1';    -- Micro SD card chip disable. 
```

使用`begin`关键字，我们指出这是我们要开始执行体系结构定义中的命令的点。此关键字和终止关键字 (`end architecture`) 之后的所有内容都将同时执行，除非在`process`中封装了一个指令块 (此代码中未显示)。

我们通过写入适当的引脚来禁用许多硬件功能。为了简洁起见，我们省略了早期实体定义中的 DRAM (外部存储器) 部分。DRAM 和 sd 卡功能被禁用，而 PS2 (键盘，鼠标) 功能被启用。这允许我们连接 PS2 输入设备，如果我们想:

```cpp
 user_module1 : entity work.FleaFPGA_DSO 
    port map( 
         rst => not sys_reset, 
         clk => clk_50, 
         ADC_1 => n_led1, 
         ADC_lowspeed_raw => ADC_lowspeed_raw, 
         Sampler_Q => ADC3_error, 
         Sampler_D => ADC3_input, 
         Green_out => vga_green, 
         Red_out => vga_red, 
         Blue_out => vga_blue, 
         VGA_HS => hsync, 
         VGA_VS => vsync, 
         blank => blank, 
         samplerate_adj => GPIO_20, 
         trigger_adj => GPIO_21 
    ); 
```

在这里，我们定义我们将使用 FleaFPGA 数字存储示波器模块的实例。尽管该模块可以支持四个通道，但仅映射了第一个通道。这种简化有助于展示操作原理。

DSO 模块负责从 ADC 中读出数据，因为它对我们用探头测量的信号进行采样，并且两者都将其渲染到本地缓存以在本地 (HDMI 或 VGA) 监视器上显示，并通过串行接口将其发送到 UART 模块 (在本节末尾显示)。让我们看下面的代码:

```cpp
   red <= vga_red & "0000"; 
   green <= vga_green & "0000"; 
   blue <= vga_blue & "0000"; 
```

在这里，显示输出的最终颜色由 HDMI 输出信号确定:

```cpp
 u0 : entity work.DVI_clkgen 
   port map( 
         CLKI              =>    sys_clock, 
         CLKOP             =>    clk_dvi, 
         CLKOS                   =>  clk_dvin, 
         CLKOS2                  =>  clk_vga, 
         CLKOS3                  =>  clk_50 
         );   

   u100 : entity work.dvid PORT MAP( 
      clk       => clk_dvi, 
      clk_n     => clk_dvin, 
      clk_pixel => clk_vga, 
      red_p     => red, 
      green_p   => green, 
      blue_p    => blue, 
      blank     => blank, 
      hsync     => hsync, 
      vsync     => vsync, 
      -- outputs to TMDS drivers 
      red_s     => LVDS_Red, 
      green_s   => LVDS_Green, 
      blue_s    => LVDS_Blue, 
      clock_s   => LVDS_ck 
   ); 
```

这整个部分用于输出 DSO 模块生成的视频信号，使我们也可以将 FPGA 板用作独立的示波器单元:

```cpp
   myuart : entity work.simple_uart 

         port map( 
               clk => clk_50, 
               reset => sys_reset, -- active low 
               txdata => ADC_lowspeed_raw, 
               --txready => ser_txready, 
               txgo => open, 
               --rxdata => ser_rxdata, 
               --rxint => ser_rxint, 
               txint => open, 
               rxd => slave_rx_i, 
               txd => slave_tx_o 
         ); 
end architecture; 
```

最后，简单的 UART 实现允许 DSO 模块与我们的 C 应用程序进行通信。

UART 被配置为以 19,200、8 位、1 停止位和无奇偶校验的波特率工作。构建此 VHDL 项目并使用它对 FPGA 板进行编程后，我们可以通过此串行连接连接到它。

# C 代码

虽然 VHDL 代码实现了具有基本输入选项的简单显示输出，但如果我们希望有一个大的 (高分辨率) 显示，执行信号分析，进行多分钟甚至数小时的记录，等等，那么能够在 SBC 上做到这一点将非常方便。

下面的代码写为 C /Qt 图形应用程序，它从 FPGA 板中获取原始 ADC 数据，并将其显示在图形中。虽然是准系统，但它为基于 SoC 的全功能系统提供了框架。

首先，显示标头，如下所示:

```cpp
#include <QMainWindow> 

#include <QSerialPort> 
#include <QChartView> 
#include <QLineSeries> 

namespace Ui { 
    class MainWindow; 
} 

class MainWindow : public QMainWindow { 
    Q_OBJECT 

public: 
    explicit MainWindow(QWidget *parent = nullptr); 
    ~MainWindow(); 

public slots: 
    void connectUart(); 
    void disconnectUart(); 
    void about(); 
    void quit(); 

private: 
    Ui::MainWindow *ui; 

    QSerialPort serialPort; 
    QtCharts::QLineSeries* series; 
    quint64 counter = 0; 

private slots: 
    void uartReady(); 
}; 
```

在这里，我们可以看到，我们将在 Qt 中使用串行端口实现，以及 QChart 模块，作为可视化部分。

实现如以下代码所示:

```cpp
#include "mainwindow.h" 
#include "ui_mainwindow.h" 

#include <QSerialPortInfo> 
#include <QInputDialog> 
#include <QMessageBox> 

MainWindow::MainWindow(QWidget *parent) : QMainWindow(parent), 
    ui(new Ui::MainWindow) { 
    ui->setupUi(this); 

    // Menu connections. 
    connect(ui->actionQuit, SIGNAL(triggered()), this, SLOT(quit())); 
    connect(ui->actionConnect, SIGNAL(triggered()), this, SLOT(connectUart())); 
    connect(ui->actionDisconnect, SIGNAL(triggered()), this, SLOT(disconnectUart())); 
    connect(ui->actionInfo, SIGNAL(triggered()), this, SLOT(about())); 

    // Other connections 
    connect(&serialPort, SIGNAL(readyRead()), this, SLOT(uartReady())); 

    // Configure the chart view. 
    QChart* chart = ui->chartView->chart(); 
    chart->setTheme(QChart::ChartThemeBlueIcy); 
    chart->createDefaultAxes(); 
    series = new QtCharts::QLineSeries(chart); 
    chart->setAnimationOptions(QChart::NoAnimation);         
    chart->addSeries(series); 
} 
```

在构造函数中，我们使用 GUI 中的菜单选项创建连接，这些选项允许我们退出应用程序，连接到串行端口，如果我们已连接，则断开与串行端口的连接，或获取有关应用程序的信息。

我们将串行端口实例连接到一个插槽，每当准备读取新数据时，该插槽将被调用。

最后，我们在 GUI 中配置图表视图，在 QChartView 小部件中获取对 QChart 实例的引用。在这个参考上，我们为图表设置一个主题，添加默认轴，最后，添加一个空系列，我们将用来自 FPGA 的传入数据填充它，如下面的代码所示:

```cpp
MainWindow::~MainWindow() { 
    delete ui; 
} 

void MainWindow::connectUart() { 
    QList<QSerialPortInfo> comInfo = QSerialPortInfo::availablePorts(); 
    QStringList comNames; 
    for (QSerialPortInfo com: comInfo) { 
        comNames.append(com.portName()); 
    } 

    if (comNames.size() < 1) { 
        QMessageBox::warning(this, tr("No serial port found"), tr("No serial port was found on the system. Please check all connections and try again.")); 
        return; 
    } 

    QString comPort = QInputDialog::getItem(this, tr("Select serial port"), tr("Available ports:"), comNames, 0, false); 

    if (comPort.isEmpty()) { return; } 

    serialPort.setPortName(comPort); 
    if (!serialPort.open(QSerialPort::ReadOnly)) { 
        QMessageBox::critical(this, tr("Error"), tr("Failed to open the serial port.")); 
        return; 
    } 

    serialPort.setBaudRate(19200); 
    serialPort.setParity(QSerialPort::NoParity); 
    serialPort.setStopBits(QSerialPort::OneStop); 
    serialPort.setDataBits(QSerialPort::Data8); 
} 
```

当用户希望通过 UART 连接到 FPGA 时，必须选择其上连接 FPGA 的串行连接，之后将使用我们先前在项目的 VHDL 部分中建立的 19,200 baud，8N1 设置建立连接。

对于串行端口始终相同的固定配置，可以考虑在系统启动时自动执行以下部分:

```cpp
void MainWindow::disconnectUart() { 
    serialPort.close(); 
} 
```

从串行端口断开连接非常简单:

```cpp
void MainWindow::uartReady() { 
    QByteArray data = serialPort.readAll(); 

    for (qint8 value: data) { 
        series->append(counter++, value); 
    } 
} 
```

当 UART 从 FPGA 板接收到新数据时，该插槽将被调用。在其中，我们从 UART 缓冲区中读取所有数据，并将其附加到添加到 graph 小部件中的系列中，从而更新显示的跟踪。计数器变量用于为图形提供递增的时基。这里的功能是简单的时间戳。

在某个时候，我们应该开始从系列中删除数据，以防止它变得太大，以及搜索它并保存数据的能力。基于计数器的时间戳可以报告我们接收信号的实际时间，尽管理想情况下，这应该是我们从 FPGA 接收的数据的一部分:

```cpp
void MainWindow::about() { 
    QMessageBox::aboutQt(this, tr("About")); 
} 

void MainWindow::quit() { 
    exit(0); 
} 
```

我们以几个简单的插槽结束。对于信息对话框，我们只需显示标准 Qt 信息对话框。这可以替换为自定义帮助或信息对话框。

# 建设项目

VHDL 项目可以使用自由晶格半导体金刚石 IDE 软件 ([http://www.latticesemi.com/latticediamond](http://www.latticesemi.com/latticediamond)) 构建并编程到欧姆 FPGA 板上。对电路板进行编程需要安装[https://github.com/Basman74/FleaFPGA-Ohm](https://github.com/Basman74/FleaFPGA-Ohm)中的 FleaFPGA JTAG 实用程序，以便 Diamond 可以使用它。

通过按照《快速入门指南》中所述的 FleaFPGA Ohm 板的说明进行操作，应该相对容易地使项目的该部分正常运行。对于 C 端，必须确保将 FPGA 板和 SBC (或等效) 连接起来，以便后者可以访问前者上的 UART。

有了这一点，简单地用 Qt 框架编译 C 项目 (直接在 SBC 上，或者最好是在桌面系统上交叉编译) 就足够了。之后，可以在闪烁的 FPGA 板激活的情况下运行应用程序，连接到 UART，并观察在应用程序窗口上绘制的轨迹。

# 摘要

在本章中，我们研究了 fpga 在嵌入式开发中的作用，过去几十年中它们的重要性如何变化，以及它们现在如何使用。我们研究了同时使用 FPGA 和基于 SBC 的组件的示波器的简单实现。阅读完本章后，您现在应该知道何时为新的嵌入式项目选择 FPGA，并了解如何使用这种设备并与之通信。