TimeQuest Timing Analyzer report for CPU
Tue Aug 09 00:25:15 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.28 MHz ; 69.28 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -6.717 ; -971.347      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.567 ; -1112.471             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.717 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 7.261      ;
; -6.628 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 7.172      ;
; -6.495 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 7.039      ;
; -6.472 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 7.016      ;
; -6.423 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.967      ;
; -6.404 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.948      ;
; -6.402 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.946      ;
; -6.383 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.927      ;
; -6.373 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.917      ;
; -6.347 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.891      ;
; -6.325 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.869      ;
; -6.313 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.857      ;
; -6.309 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.853      ;
; -6.297 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.841      ;
; -6.261 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.805      ;
; -6.250 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.794      ;
; -6.239 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.783      ;
; -6.233 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.777      ;
; -6.221 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.765      ;
; -6.211 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.755      ;
; -6.208 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.752      ;
; -6.189 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.732      ;
; -6.180 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.724      ;
; -6.171 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.715      ;
; -6.159 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.703      ;
; -6.147 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.691      ;
; -6.145 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.689      ;
; -6.139 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.682      ;
; -6.138 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.682      ;
; -6.126 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.670      ;
; -6.119 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.663      ;
; -6.111 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.654      ;
; -6.107 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.651      ;
; -6.092 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.636      ;
; -6.089 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.633      ;
; -6.080 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.624      ;
; -6.075 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.618      ;
; -6.063 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.606      ;
; -6.049 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.593      ;
; -6.042 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.586      ;
; -6.037 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.581      ;
; -6.016 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.560      ;
; -6.010 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.554      ;
; -6.008 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.552      ;
; -6.005 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.549      ;
; -5.994 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.538      ;
; -5.987 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 6.522      ;
; -5.986 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.530      ;
; -5.979 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.522      ;
; -5.978 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.522      ;
; -5.958 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.502      ;
; -5.956 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.500      ;
; -5.940 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.484      ;
; -5.929 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.473      ;
; -5.927 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.471      ;
; -5.925 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.469      ;
; -5.924 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.468      ;
; -5.920 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.464      ;
; -5.916 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.460      ;
; -5.911 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 6.446      ;
; -5.904 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.448      ;
; -5.900 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.444      ;
; -5.895 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.439      ;
; -5.894 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.438      ;
; -5.880 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.424      ;
; -5.880 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.424      ;
; -5.878 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.422      ;
; -5.870 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.414      ;
; -5.870 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.414      ;
; -5.851 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.395      ;
; -5.843 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.387      ;
; -5.836 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.380      ;
; -5.830 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.374      ;
; -5.825 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.369      ;
; -5.825 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 6.360      ;
; -5.816 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.360      ;
; -5.813 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.357      ;
; -5.806 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.350      ;
; -5.806 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.089      ; 6.349      ;
; -5.804 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.348      ;
; -5.803 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.347      ;
; -5.802 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.346      ;
; -5.796 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.340      ;
; -5.794 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.338      ;
; -5.794 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.338      ;
; -5.790 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.334      ;
; -5.785 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 6.320      ;
; -5.771 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.089      ; 6.314      ;
; -5.754 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.298      ;
; -5.754 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.298      ;
; -5.753 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.006     ; 6.287      ;
; -5.746 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.290      ;
; -5.734 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.278      ;
; -5.730 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.274      ;
; -5.727 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.270      ;
; -5.722 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.089      ; 6.265      ;
; -5.720 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clk          ; clk         ; 0.500        ; 0.090      ; 6.264      ;
; -5.718 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.262      ;
; -5.718 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.262      ;
; -5.716 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ; clk          ; clk         ; 0.500        ; 0.090      ; 6.260      ;
+--------+--------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.763 ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 1.234 ; IF_BLOCK:IF_BLOCK|ir_out[11]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[11]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[0]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[0]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[5]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[5]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[6]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[6]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[8]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[8]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[9]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[9]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[10]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[10]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[11]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[11]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[15]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[15]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[21]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[21]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[22]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[22]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[24]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[24]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[27]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[27]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.234 ; EX_BLOCK:EX_BLOCK|ALU_out[30]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[30]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.040      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[1]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[1]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; EX_BLOCK:EX_BLOCK|ALU_out[4]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[4]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.235 ; MEM_BLOCK:MEM_BLOCK|ALU_out[26]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[26]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.041      ;
; 1.236 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[2]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[2]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[3]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[3]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[7]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[7]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[12]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[12]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[13]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[13]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[14]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[14]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[16]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[16]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[17]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[17]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[18]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[18]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[19]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[19]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[20]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[20]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[23]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[23]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[25]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[25]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[26]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[26]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[28]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[28]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[29]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[29]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.236 ; EX_BLOCK:EX_BLOCK|ALU_out[31]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[31]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.042      ;
; 1.237 ; MEM_BLOCK:MEM_BLOCK|ALU_out[2]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[2]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.043      ;
; 1.239 ; IF_BLOCK:IF_BLOCK|ir_out[21]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[21]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.045      ;
; 1.239 ; IF_BLOCK:IF_BLOCK|ir_out[13]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[13]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.045      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|ir_out[15]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[15]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|ir_out[5]                                                                                              ; ID_BLOCK:ID_BLOCK|ir[5]                                                                                                  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|ir_out[0]                                                                                              ; ID_BLOCK:ID_BLOCK|ir[0]                                                                                                  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; ID_BLOCK:ID_BLOCK|imm[6]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[6]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; IF_BLOCK:IF_BLOCK|pc_next[0]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[0]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[4]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[4]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[8]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[8]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[10]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[10]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[12]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[12]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[14]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[14]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[16]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[16]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; MEM_BLOCK:MEM_BLOCK|ALU_out[27]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[27]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.241 ; EX_BLOCK:EX_BLOCK|imm_pom[12]                                                                                            ; EX_BLOCK:EX_BLOCK|new_pc_out[12]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.047      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|imm[14]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[14]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|imm[12]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[12]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; MEM_BLOCK:MEM_BLOCK|ALU_out[3]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[3]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; MEM_BLOCK:MEM_BLOCK|ALU_out[20]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[20]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.242 ; MEM_BLOCK:MEM_BLOCK|ALU_out[22]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[22]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc_next[4]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[4]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc_next[13]                                                                                            ; IF_BLOCK:IF_BLOCK|adr_out[13]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[5]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[5]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[6]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[6]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[11]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[11]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[13]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[13]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[18]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[18]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; MEM_BLOCK:MEM_BLOCK|ALU_out[28]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[28]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; ID_BLOCK:ID_BLOCK|ir[0]                                                                                                  ; ID_BLOCK:ID_BLOCK|imm[0]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.244 ; IF_BLOCK:IF_BLOCK|ir_out[17]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[17]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.244 ; MEM_BLOCK:MEM_BLOCK|ALU_out[25]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[25]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.245 ; EX_BLOCK:EX_BLOCK|imm_pom[4]                                                                                             ; EX_BLOCK:EX_BLOCK|new_pc_out[4]                                                                                          ; clk          ; clk         ; -0.500       ; 0.000      ; 1.051      ;
; 1.246 ; ID_BLOCK:ID_BLOCK|imm[3]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[3]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.246 ; IF_BLOCK:IF_BLOCK|ir_out[16]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[16]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.246 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0                                                                                         ; EX_BLOCK:EX_BLOCK|Rd_pom[1]                                                                                              ; clk          ; clk         ; -0.500       ; 0.000      ; 1.052      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|ir_out[22]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[22]                                                                                                 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.247 ; ID_BLOCK:ID_BLOCK|imm[4]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[4]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|pc_next[8]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[8]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.247 ; MEM_BLOCK:MEM_BLOCK|ALU_out[31]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[31]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.248 ; ID_BLOCK:ID_BLOCK|imm[13]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[13]                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.248 ; MEM_BLOCK:MEM_BLOCK|ALU_out[30]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[30]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.248 ; EX_BLOCK:EX_BLOCK|Rd_pom[2]                                                                                              ; EX_BLOCK:EX_BLOCK|Reg_out[2]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.249 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4]                                                                                           ; WB_BLOCK:WB_BLOCK|Reg_out[4]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; MEM_BLOCK:MEM_BLOCK|ALU_out[29]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[29]                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; ID_BLOCK:ID_BLOCK|ir[19]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; EX_BLOCK:EX_BLOCK|Rd_pom[3]                                                                                              ; EX_BLOCK:EX_BLOCK|Reg_out[3]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; EX_BLOCK:EX_BLOCK|Rd_pom[0]                                                                                              ; EX_BLOCK:EX_BLOCK|Reg_out[0]                                                                                             ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.250 ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0                                                                                         ; EX_BLOCK:EX_BLOCK|Rd_pom[0]                                                                                              ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.250 ; ID_BLOCK:ID_BLOCK|ir[16]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.251 ; ID_BLOCK:ID_BLOCK|ir[17]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.251 ; ID_BLOCK:ID_BLOCK|ir[20]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.251 ; ID_BLOCK:ID_BLOCK|ir[22]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.251 ; ID_BLOCK:ID_BLOCK|ir[21]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0                                                                                         ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.252 ; ID_BLOCK:ID_BLOCK|ir[18]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg17 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg17 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg18 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg18 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg20 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg20 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg21 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg21 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg22 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg22 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg23 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg23 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg24 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg24 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg26 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg26 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg27 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg27 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg28 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg28 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg29 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg29 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg30 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg30 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg31 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg31 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg32 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg32 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a1                    ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a1                    ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10                   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10                   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11                   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11                   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12                   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12                   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13                   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13                   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14                   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14                   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 4.663  ; 4.663  ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 4.400  ; 4.400  ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 4.370  ; 4.370  ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 4.340  ; 4.340  ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 3.743  ; 3.743  ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 3.281  ; 3.281  ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 3.574  ; 3.574  ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 3.161  ; 3.161  ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 3.706  ; 3.706  ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 3.604  ; 3.604  ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 3.159  ; 3.159  ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 3.141  ; 3.141  ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 3.656  ; 3.656  ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 3.644  ; 3.644  ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 3.843  ; 3.843  ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 3.520  ; 3.520  ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 3.126  ; 3.126  ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 3.441  ; 3.441  ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 3.538  ; 3.538  ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 3.532  ; 3.532  ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 3.604  ; 3.604  ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 3.656  ; 3.656  ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 3.573  ; 3.573  ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 3.589  ; 3.589  ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 3.206  ; 3.206  ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 3.774  ; 3.774  ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 3.594  ; 3.594  ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 3.210  ; 3.210  ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 4.663  ; 4.663  ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 4.165  ; 4.165  ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 4.160  ; 4.160  ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 4.275  ; 4.275  ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 4.196  ; 4.196  ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 11.396 ; 11.396 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; 11.126 ; 11.126 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; 11.304 ; 11.304 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; 10.614 ; 10.614 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; 10.487 ; 10.487 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; 10.974 ; 10.974 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; 10.335 ; 10.335 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; 10.145 ; 10.145 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; 11.396 ; 11.396 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; 9.794  ; 9.794  ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; 9.769  ; 9.769  ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; 9.693  ; 9.693  ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 3.574  ; 3.574  ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 5.038  ; 5.038  ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 3.916  ; 3.916  ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 4.956  ; 4.956  ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 3.176  ; 3.176  ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 3.575  ; 3.575  ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 3.925  ; 3.925  ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 3.596  ; 3.596  ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 3.671  ; 3.671  ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 3.194  ; 3.194  ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 9.958  ; 9.958  ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 10.102 ; 10.102 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 9.523  ; 9.523  ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 9.488  ; 9.488  ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 9.611  ; 9.611  ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 4.486  ; 4.486  ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 4.873  ; 4.873  ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 4.634  ; 4.634  ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 8.254  ; 8.254  ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 8.698  ; 8.698  ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 8.835  ; 8.835  ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 3.608  ; 3.608  ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 3.129  ; 3.129  ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 3.608  ; 3.608  ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 3.109  ; 3.109  ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 3.576  ; 3.576  ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 3.468  ; 3.468  ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 3.220  ; 3.220  ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 3.579  ; 3.579  ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 3.536  ; 3.536  ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 3.086  ; 3.086  ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 3.162  ; 3.162  ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 3.603  ; 3.603  ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 3.140  ; 3.140  ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 3.563  ; 3.563  ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 3.540  ; 3.540  ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 3.591  ; 3.591  ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 3.207  ; 3.207  ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 3.596  ; 3.596  ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 3.559  ; 3.559  ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 3.557  ; 3.557  ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 3.558  ; 3.558  ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 3.177  ; 3.177  ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 3.127  ; 3.127  ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 3.120  ; 3.120  ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 3.534  ; 3.534  ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 3.123  ; 3.123  ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 3.061  ; 3.061  ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 3.543  ; 3.543  ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 3.049  ; 3.049  ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 3.528  ; 3.528  ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 3.536  ; 3.536  ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 3.183  ; 3.183  ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 3.568  ; 3.568  ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -2.860 ; -2.860 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -4.134 ; -4.134 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -4.104 ; -4.104 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -4.074 ; -4.074 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -3.477 ; -3.477 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -3.015 ; -3.015 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -3.308 ; -3.308 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -2.895 ; -2.895 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -3.440 ; -3.440 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -3.338 ; -3.338 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -2.893 ; -2.893 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -2.875 ; -2.875 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -3.390 ; -3.390 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -3.378 ; -3.378 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -3.577 ; -3.577 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -3.254 ; -3.254 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -2.860 ; -2.860 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -3.175 ; -3.175 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -3.272 ; -3.272 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -3.266 ; -3.266 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -3.338 ; -3.338 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -3.390 ; -3.390 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -3.307 ; -3.307 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -3.323 ; -3.323 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -2.940 ; -2.940 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -3.508 ; -3.508 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -3.328 ; -3.328 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -2.944 ; -2.944 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -4.397 ; -4.397 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -3.899 ; -3.899 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -3.894 ; -3.894 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -4.009 ; -4.009 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -3.930 ; -3.930 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -2.910 ; -2.910 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; -5.069 ; -5.069 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; -4.641 ; -4.641 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; -4.783 ; -4.783 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; -4.740 ; -4.740 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; -4.518 ; -4.518 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; -4.778 ; -4.778 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; -4.657 ; -4.657 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; -5.060 ; -5.060 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; -4.583 ; -4.583 ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; -4.649 ; -4.649 ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; -4.701 ; -4.701 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -3.308 ; -3.308 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -4.772 ; -4.772 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -3.650 ; -3.650 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -4.690 ; -4.690 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -2.910 ; -2.910 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -3.309 ; -3.309 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -3.659 ; -3.659 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -3.330 ; -3.330 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -3.405 ; -3.405 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -2.928 ; -2.928 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -4.480 ; -4.480 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -4.896 ; -4.896 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -4.791 ; -4.791 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -4.794 ; -4.794 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -5.141 ; -5.141 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -4.220 ; -4.220 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -4.607 ; -4.607 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -4.368 ; -4.368 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -4.565 ; -4.565 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -4.839 ; -4.839 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -4.635 ; -4.635 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -2.783 ; -2.783 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -2.863 ; -2.863 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -3.342 ; -3.342 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -2.843 ; -2.843 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -3.310 ; -3.310 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -3.202 ; -3.202 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -2.954 ; -2.954 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -3.313 ; -3.313 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -3.270 ; -3.270 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -2.820 ; -2.820 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -2.896 ; -2.896 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -3.337 ; -3.337 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -2.874 ; -2.874 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -3.297 ; -3.297 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -3.274 ; -3.274 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -3.325 ; -3.325 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -2.941 ; -2.941 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -3.330 ; -3.330 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -3.293 ; -3.293 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -3.291 ; -3.291 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -3.292 ; -3.292 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -2.911 ; -2.911 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -2.861 ; -2.861 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -2.854 ; -2.854 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -3.268 ; -3.268 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -2.857 ; -2.857 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -2.795 ; -2.795 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -3.277 ; -3.277 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -2.783 ; -2.783 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -3.262 ; -3.262 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -3.270 ; -3.270 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -2.917 ; -2.917 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -3.302 ; -3.302 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.808  ; 9.808  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 9.895  ; 9.895  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.831  ; 7.831  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.344  ; 7.344  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.446  ; 7.446  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.323  ; 7.323  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.546  ; 7.546  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.356  ; 7.356  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.326  ; 7.326  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.831  ; 7.831  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.359  ; 7.359  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.625  ; 7.625  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.353  ; 7.353  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.819  ; 7.819  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.279  ; 7.279  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 10.710 ; 10.710 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 10.450 ; 10.450 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 10.821 ; 10.821 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 10.405 ; 10.405 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 11.090 ; 11.090 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 11.117 ; 11.117 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 9.460  ; 9.460  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 10.270 ; 10.270 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 10.768 ; 10.768 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 10.797 ; 10.797 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 9.041  ; 9.041  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 9.951  ; 9.951  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 9.352  ; 9.352  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 10.249 ; 10.249 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 9.944  ; 9.944  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 10.678 ; 10.678 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 10.308 ; 10.308 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 9.487  ; 9.487  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 7.712  ; 7.712  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 7.715  ; 7.715  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 7.772  ; 7.772  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.341  ; 7.341  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 7.348  ; 7.348  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 7.325  ; 7.325  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.810  ; 7.810  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.808  ; 9.808  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 9.895  ; 9.895  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.279  ; 7.279  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.344  ; 7.344  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.446  ; 7.446  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.323  ; 7.323  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.546  ; 7.546  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.356  ; 7.356  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.326  ; 7.326  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.831  ; 7.831  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.359  ; 7.359  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.625  ; 7.625  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.353  ; 7.353  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.819  ; 7.819  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.279  ; 7.279  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 9.041  ; 9.041  ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 10.710 ; 10.710 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 10.450 ; 10.450 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 10.821 ; 10.821 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 10.405 ; 10.405 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 11.090 ; 11.090 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 11.117 ; 11.117 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 9.460  ; 9.460  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 10.270 ; 10.270 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 10.768 ; 10.768 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 10.797 ; 10.797 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 9.041  ; 9.041  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 9.951  ; 9.951  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 9.352  ; 9.352  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 10.249 ; 10.249 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 9.944  ; 9.944  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 10.678 ; 10.678 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 10.308 ; 10.308 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 9.487  ; 9.487  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 7.712  ; 7.712  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 7.715  ; 7.715  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 7.772  ; 7.772  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.341  ; 7.341  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 7.348  ; 7.348  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 7.325  ; 7.325  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.810  ; 7.810  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.876 ; -237.717      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -728.542              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                            ;
+--------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.876 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.431      ;
; -1.842 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.397      ;
; -1.840 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.395      ;
; -1.810 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.365      ;
; -1.806 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.361      ;
; -1.796 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.351      ;
; -1.781 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.336      ;
; -1.764 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.319      ;
; -1.762 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.317      ;
; -1.762 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.317      ;
; -1.761 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.316      ;
; -1.746 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.301      ;
; -1.740 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.295      ;
; -1.739 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.264      ;
; -1.733 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.288      ;
; -1.732 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.287      ;
; -1.730 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.285      ;
; -1.728 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.283      ;
; -1.723 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.278      ;
; -1.711 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.266      ;
; -1.710 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.235      ;
; -1.698 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.253      ;
; -1.696 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.251      ;
; -1.696 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.251      ;
; -1.685 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.240      ;
; -1.684 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.239      ;
; -1.681 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.236      ;
; -1.676 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.231      ;
; -1.675 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.230      ;
; -1.675 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.200      ;
; -1.670 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.224      ;
; -1.662 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.217      ;
; -1.661 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.215      ;
; -1.659 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.214      ;
; -1.653 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.208      ;
; -1.652 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.177      ;
; -1.649 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.204      ;
; -1.649 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.204      ;
; -1.648 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|pc_next[31]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.178      ;
; -1.648 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.203      ;
; -1.635 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|pc_next[29]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.160      ;
; -1.633 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.188      ;
; -1.625 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.180      ;
; -1.624 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.178      ;
; -1.621 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.176      ;
; -1.620 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.175      ;
; -1.618 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.173      ;
; -1.614 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.169      ;
; -1.613 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.167      ;
; -1.612 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|pc_next[31]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.142      ;
; -1.611 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.166      ;
; -1.610 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.165      ;
; -1.610 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.135      ;
; -1.605 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.160      ;
; -1.600 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.155      ;
; -1.599 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|pc_next[29]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.124      ;
; -1.591 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.145      ;
; -1.591 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.146      ;
; -1.590 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.006     ; 2.114      ;
; -1.585 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.140      ;
; -1.584 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.139      ;
; -1.583 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.138      ;
; -1.578 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.133      ;
; -1.577 ; IF_BLOCK:IF_BLOCK|pc[5]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.102      ;
; -1.574 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.129      ;
; -1.570 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|pc_next[27]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.095      ;
; -1.570 ; IF_BLOCK:IF_BLOCK|pc[7]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 2.124      ;
; -1.570 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.125      ;
; -1.568 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|pc_next[31]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.098      ;
; -1.566 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.121      ;
; -1.561 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|pc_next[28]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.091      ;
; -1.556 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.111      ;
; -1.555 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|pc_next[29]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.080      ;
; -1.554 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.109      ;
; -1.548 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.103      ;
; -1.547 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.102      ;
; -1.544 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.099      ;
; -1.543 ; IF_BLOCK:IF_BLOCK|pc[6]        ; IF_BLOCK:IF_BLOCK|pc_next[30]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.068      ;
; -1.542 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.097      ;
; -1.541 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.096      ;
; -1.539 ; IF_BLOCK:IF_BLOCK|pc[4]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.094      ;
; -1.538 ; IF_BLOCK:IF_BLOCK|pc[0]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.093      ;
; -1.537 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|pc_next[31]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.067      ;
; -1.534 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|pc_next[27]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.059      ;
; -1.533 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.088      ;
; -1.532 ; IF_BLOCK:IF_BLOCK|pc[8]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ; clk          ; clk         ; 0.500        ; 0.056      ; 2.087      ;
; -1.532 ; IF_BLOCK:IF_BLOCK|pc[1]        ; IF_BLOCK:IF_BLOCK|pc_next[28]                                                                                                                      ; clk          ; clk         ; 0.500        ; 0.000      ; 2.062      ;
; -1.530 ; IF_BLOCK:IF_BLOCK|pc[3]        ; IF_BLOCK:IF_BLOCK|pc_next[29]                                                                                                                      ; clk          ; clk         ; 0.500        ; -0.005     ; 2.055      ;
; -1.530 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.085      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[19]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[20]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[21]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[22]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[23]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[24]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[25]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.524 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4] ; WB_BLOCK:WB_BLOCK|data_out[26]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 2.006      ;
; -1.519 ; IF_BLOCK:IF_BLOCK|pc[2]        ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clk          ; clk         ; 0.500        ; 0.056      ; 2.074      ;
; -1.517 ; MEM_BLOCK:MEM_BLOCK|Reg_out[3] ; WB_BLOCK:WB_BLOCK|data_out[19]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 1.999      ;
; -1.517 ; MEM_BLOCK:MEM_BLOCK|Reg_out[3] ; WB_BLOCK:WB_BLOCK|data_out[20]                                                                                                                     ; clk          ; clk         ; 0.500        ; -0.048     ; 1.999      ;
+--------+--------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.228 ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.233 ; IF_BLOCK:IF_BLOCK|predictor[1]                                                                                           ; IF_BLOCK:IF_BLOCK|predictor[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.386 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|dffe3a[0]                         ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.582      ;
; 0.427 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.437 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.494 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.690      ;
; 0.506 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|dffe3a[1]                         ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg1 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.706      ;
; 0.535 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.731      ;
; 0.567 ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|dffe3a[1]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.724 ; IF_BLOCK:IF_BLOCK|ir_out[11]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[11]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[0]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[0]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[1]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[1]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[4]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[4]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[5]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[5]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[6]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[6]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[8]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[8]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[9]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[9]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[10]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[10]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[11]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[11]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[15]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[15]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[19]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[19]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[21]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[21]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[22]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[22]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[23]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[23]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[24]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[24]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[26]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[26]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[27]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[27]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[30]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[30]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.724 ; EX_BLOCK:EX_BLOCK|ALU_out[31]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[31]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.372      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|ir_out[21]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[21]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; ID_BLOCK:ID_BLOCK|imm[6]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[6]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|pc_next[0]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[0]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[2]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[2]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[3]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[3]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[7]                                                                                             ; MEM_BLOCK:MEM_BLOCK|adr_out[7]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[12]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[12]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[13]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[13]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[14]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[14]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[16]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[16]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[17]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[17]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[18]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[18]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[20]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[20]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[25]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[25]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[28]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[28]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; EX_BLOCK:EX_BLOCK|ALU_out[29]                                                                                            ; MEM_BLOCK:MEM_BLOCK|adr_out[29]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[2]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[2]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[4]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[4]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[12]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[12]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[14]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[14]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[26]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[26]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; MEM_BLOCK:MEM_BLOCK|ALU_out[27]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[27]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|imm[14]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[14]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[15]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[15]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[13]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[13]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[5]                                                                                              ; ID_BLOCK:ID_BLOCK|ir[5]                                                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|ir_out[0]                                                                                              ; ID_BLOCK:ID_BLOCK|ir[0]                                                                                                                            ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|pc_next[13]                                                                                            ; IF_BLOCK:IF_BLOCK|adr_out[13]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[3]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[3]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[8]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[8]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[10]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[10]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[16]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[16]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[20]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[20]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; MEM_BLOCK:MEM_BLOCK|ALU_out[22]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[22]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; EX_BLOCK:EX_BLOCK|imm_pom[12]                                                                                            ; EX_BLOCK:EX_BLOCK|new_pc_out[12]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|imm[12]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[12]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc_next[4]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[4]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0                                                                                        ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0                                                                                         ; EX_BLOCK:EX_BLOCK|Rd_pom[1]                                                                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; MEM_BLOCK:MEM_BLOCK|ALU_out[5]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[5]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; MEM_BLOCK:MEM_BLOCK|ALU_out[6]                                                                                           ; WB_BLOCK:WB_BLOCK|data_out[6]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; MEM_BLOCK:MEM_BLOCK|ALU_out[11]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[11]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; MEM_BLOCK:MEM_BLOCK|ALU_out[18]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[18]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; MEM_BLOCK:MEM_BLOCK|ALU_out[28]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[28]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; ID_BLOCK:ID_BLOCK|ir[19]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0                                                                                                                  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|ir_out[22]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[22]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc_next[8]                                                                                             ; IF_BLOCK:IF_BLOCK|adr_out[8]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|ir_out[16]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[16]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|ir_out[17]                                                                                             ; ID_BLOCK:ID_BLOCK|ir[17]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; MEM_BLOCK:MEM_BLOCK|ALU_out[13]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[13]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; MEM_BLOCK:MEM_BLOCK|ALU_out[25]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[25]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; ID_BLOCK:ID_BLOCK|ir[0]                                                                                                  ; ID_BLOCK:ID_BLOCK|imm[0]                                                                                                                           ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|imm[13]                                                                                                ; EX_BLOCK:EX_BLOCK|imm_pom[13]                                                                                                                      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|imm[4]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[4]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|imm[3]                                                                                                 ; EX_BLOCK:EX_BLOCK|imm_pom[3]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; MEM_BLOCK:MEM_BLOCK|Reg_out[4]                                                                                           ; WB_BLOCK:WB_BLOCK|Reg_out[4]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; MEM_BLOCK:MEM_BLOCK|ALU_out[30]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[30]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; MEM_BLOCK:MEM_BLOCK|ALU_out[31]                                                                                          ; WB_BLOCK:WB_BLOCK|data_out[31]                                                                                                                     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; EX_BLOCK:EX_BLOCK|imm_pom[4]                                                                                             ; EX_BLOCK:EX_BLOCK|new_pc_out[4]                                                                                                                    ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|ir[17]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0                                                                                                                  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; EX_BLOCK:EX_BLOCK|Rd_pom[2]                                                                                              ; EX_BLOCK:EX_BLOCK|Reg_out[2]                                                                                                                       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|ir[22]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rd_out[1]~reg0                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; ID_BLOCK:ID_BLOCK|ir[21]                                                                                                 ; ID_BLOCK:ID_BLOCK|Rd_out[0]~reg0                                                                                                                   ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a1                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a1                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|altshift_taps:jump_predicted_out_rtl_0|shift_taps_p1m:auto_generated|altsyncram_fg31:altsyncram4|ram_block5a14~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 1.888 ; 1.888 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 1.841 ; 1.841 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 1.863 ; 1.863 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 1.823 ; 1.823 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 1.632 ; 1.632 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 1.460 ; 1.460 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 1.531 ; 1.531 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 1.399 ; 1.399 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 1.601 ; 1.601 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 1.559 ; 1.559 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 1.400 ; 1.400 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 1.386 ; 1.386 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 1.550 ; 1.550 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 1.540 ; 1.540 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 1.561 ; 1.561 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 1.485 ; 1.485 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 1.374 ; 1.374 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 1.480 ; 1.480 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 1.501 ; 1.501 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 1.500 ; 1.500 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 1.561 ; 1.561 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 1.606 ; 1.606 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 1.530 ; 1.530 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 1.547 ; 1.547 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 1.442 ; 1.442 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 1.657 ; 1.657 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 1.549 ; 1.549 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 1.455 ; 1.455 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 1.888 ; 1.888 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 1.725 ; 1.725 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 1.698 ; 1.698 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 1.761 ; 1.761 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 1.735 ; 1.735 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 4.086 ; 4.086 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; 4.078 ; 4.078 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; 4.086 ; 4.086 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; 3.882 ; 3.882 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; 3.805 ; 3.805 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; 3.919 ; 3.919 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; 3.752 ; 3.752 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; 3.681 ; 3.681 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; 4.066 ; 4.066 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; 3.494 ; 3.494 ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; 3.489 ; 3.489 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 1.497 ; 1.497 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 1.988 ; 1.988 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 1.575 ; 1.575 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 2.034 ; 2.034 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 1.425 ; 1.425 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 1.498 ; 1.498 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 1.594 ; 1.594 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 1.505 ; 1.505 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 1.575 ; 1.575 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 1.434 ; 1.434 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 3.539 ; 3.539 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 3.628 ; 3.628 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 3.447 ; 3.447 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 3.404 ; 3.404 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 3.411 ; 3.411 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 1.831 ; 1.831 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 1.979 ; 1.979 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 1.880 ; 1.880 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 2.979 ; 2.979 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 3.170 ; 3.170 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 3.172 ; 3.172 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 1.526 ; 1.526 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 1.376 ; 1.376 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 1.526 ; 1.526 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 1.366 ; 1.366 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 1.494 ; 1.494 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 1.472 ; 1.472 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 1.464 ; 1.464 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 1.490 ; 1.490 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 1.454 ; 1.454 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 1.407 ; 1.407 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 1.411 ; 1.411 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 1.513 ; 1.513 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 1.392 ; 1.392 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 1.483 ; 1.483 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 1.461 ; 1.461 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 1.509 ; 1.509 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 1.453 ; 1.453 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 1.513 ; 1.513 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 1.481 ; 1.481 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 1.475 ; 1.475 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 1.481 ; 1.481 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 1.424 ; 1.424 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 1.376 ; 1.376 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 1.372 ; 1.372 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 1.457 ; 1.457 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 1.371 ; 1.371 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 1.317 ; 1.317 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 1.463 ; 1.463 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 1.373 ; 1.373 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 1.449 ; 1.449 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 1.454 ; 1.454 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 1.427 ; 1.427 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 1.484 ; 1.484 ; Fall       ; clk             ;
+-------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -1.256 ; -1.256 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -1.723 ; -1.723 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -1.745 ; -1.745 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -1.705 ; -1.705 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -1.514 ; -1.514 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -1.342 ; -1.342 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -1.413 ; -1.413 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -1.281 ; -1.281 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -1.483 ; -1.483 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -1.441 ; -1.441 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -1.282 ; -1.282 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -1.268 ; -1.268 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -1.432 ; -1.432 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -1.422 ; -1.422 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -1.443 ; -1.443 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -1.367 ; -1.367 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -1.256 ; -1.256 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -1.362 ; -1.362 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -1.382 ; -1.382 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -1.443 ; -1.443 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -1.488 ; -1.488 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -1.412 ; -1.412 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -1.429 ; -1.429 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -1.324 ; -1.324 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -1.539 ; -1.539 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -1.431 ; -1.431 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -1.337 ; -1.337 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -1.770 ; -1.770 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -1.607 ; -1.607 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -1.580 ; -1.580 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -1.643 ; -1.643 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -1.617 ; -1.617 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -1.307 ; -1.307 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; -2.010 ; -2.010 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; -1.914 ; -1.914 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; -1.964 ; -1.964 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; -1.919 ; -1.919 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; -1.838 ; -1.838 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; -1.939 ; -1.939 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; -1.898 ; -1.898 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; -2.011 ; -2.011 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; -1.880 ; -1.880 ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; -1.876 ; -1.876 ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; -1.906 ; -1.906 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -1.379 ; -1.379 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -1.870 ; -1.870 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -1.457 ; -1.457 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -1.916 ; -1.916 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -1.307 ; -1.307 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -1.380 ; -1.380 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -1.476 ; -1.476 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -1.387 ; -1.387 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -1.457 ; -1.457 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -1.316 ; -1.316 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -1.770 ; -1.770 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -1.932 ; -1.932 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -1.970 ; -1.970 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -1.950 ; -1.950 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -2.070 ; -2.070 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -1.713 ; -1.713 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -1.861 ; -1.861 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -1.762 ; -1.762 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -1.833 ; -1.833 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -1.981 ; -1.981 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -1.895 ; -1.895 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -1.199 ; -1.199 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -1.258 ; -1.258 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -1.408 ; -1.408 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -1.248 ; -1.248 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -1.376 ; -1.376 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -1.354 ; -1.354 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -1.372 ; -1.372 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -1.289 ; -1.289 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -1.293 ; -1.293 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -1.395 ; -1.395 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -1.274 ; -1.274 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -1.365 ; -1.365 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -1.343 ; -1.343 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -1.391 ; -1.391 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -1.335 ; -1.335 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -1.395 ; -1.395 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -1.363 ; -1.363 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -1.357 ; -1.357 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -1.363 ; -1.363 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -1.306 ; -1.306 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -1.258 ; -1.258 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -1.254 ; -1.254 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -1.339 ; -1.339 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -1.253 ; -1.253 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -1.199 ; -1.199 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -1.345 ; -1.345 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -1.255 ; -1.255 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -1.331 ; -1.331 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -1.309 ; -1.309 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -1.366 ; -1.366 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.401 ; 3.401 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.412 ; 3.412 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.336 ; 3.336 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.485 ; 3.485 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 4.583 ; 4.583 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 3.493 ; 3.493 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.494 ; 3.494 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.483 ; 3.483 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 3.467 ; 3.467 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.336 ; 3.336 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.401 ; 3.401 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.412 ; 3.412 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.336 ; 3.336 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.485 ; 3.485 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 4.583 ; 4.583 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 3.493 ; 3.493 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.494 ; 3.494 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.483 ; 3.483 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 3.467 ; 3.467 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.717   ; 0.203 ; N/A      ; N/A     ; -2.567              ;
;  clk             ; -6.717   ; 0.203 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -971.347 ; 0.0   ; 0.0      ; 0.0     ; -1112.471           ;
;  clk             ; -971.347 ; 0.000 ; N/A      ; N/A     ; -1112.471           ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; 4.663  ; 4.663  ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; 4.400  ; 4.400  ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; 4.370  ; 4.370  ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; 4.340  ; 4.340  ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; 3.743  ; 3.743  ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; 3.281  ; 3.281  ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; 3.574  ; 3.574  ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; 3.161  ; 3.161  ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; 3.706  ; 3.706  ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; 3.604  ; 3.604  ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; 3.159  ; 3.159  ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; 3.141  ; 3.141  ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; 3.656  ; 3.656  ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; 3.644  ; 3.644  ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; 3.843  ; 3.843  ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; 3.520  ; 3.520  ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; 3.126  ; 3.126  ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; 3.441  ; 3.441  ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; 3.538  ; 3.538  ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; 3.532  ; 3.532  ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; 3.604  ; 3.604  ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; 3.656  ; 3.656  ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; 3.573  ; 3.573  ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; 3.589  ; 3.589  ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; 3.206  ; 3.206  ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; 3.774  ; 3.774  ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; 3.594  ; 3.594  ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; 3.210  ; 3.210  ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; 4.663  ; 4.663  ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; 4.165  ; 4.165  ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; 4.160  ; 4.160  ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; 4.275  ; 4.275  ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; 4.196  ; 4.196  ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; 11.396 ; 11.396 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; 11.126 ; 11.126 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; 11.304 ; 11.304 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; 10.614 ; 10.614 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; 10.487 ; 10.487 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; 10.974 ; 10.974 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; 10.335 ; 10.335 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; 10.145 ; 10.145 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; 11.396 ; 11.396 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; 9.794  ; 9.794  ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; 9.769  ; 9.769  ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; 9.693  ; 9.693  ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; 3.574  ; 3.574  ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; 5.038  ; 5.038  ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; 3.916  ; 3.916  ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; 4.956  ; 4.956  ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; 3.176  ; 3.176  ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; 3.575  ; 3.575  ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; 3.925  ; 3.925  ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; 3.596  ; 3.596  ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; 3.671  ; 3.671  ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; 3.194  ; 3.194  ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; 9.958  ; 9.958  ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; 10.102 ; 10.102 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; 9.523  ; 9.523  ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; 9.488  ; 9.488  ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; 9.611  ; 9.611  ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; 4.486  ; 4.486  ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; 4.873  ; 4.873  ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; 4.634  ; 4.634  ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; 8.254  ; 8.254  ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; 8.698  ; 8.698  ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; 8.835  ; 8.835  ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; 3.608  ; 3.608  ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; 3.129  ; 3.129  ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; 3.608  ; 3.608  ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; 3.109  ; 3.109  ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; 3.576  ; 3.576  ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; 3.468  ; 3.468  ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; 3.220  ; 3.220  ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; 3.579  ; 3.579  ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; 3.536  ; 3.536  ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; 3.086  ; 3.086  ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; 3.162  ; 3.162  ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; 3.603  ; 3.603  ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; 3.140  ; 3.140  ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; 3.563  ; 3.563  ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; 3.540  ; 3.540  ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; 3.591  ; 3.591  ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; 3.207  ; 3.207  ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; 3.596  ; 3.596  ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; 3.559  ; 3.559  ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; 3.557  ; 3.557  ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; 3.558  ; 3.558  ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; 3.177  ; 3.177  ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; 3.127  ; 3.127  ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; 3.120  ; 3.120  ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; 3.534  ; 3.534  ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; 3.123  ; 3.123  ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; 3.061  ; 3.061  ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; 3.543  ; 3.543  ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; 3.049  ; 3.049  ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; 3.528  ; 3.528  ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; 3.536  ; 3.536  ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; 3.183  ; 3.183  ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; 3.568  ; 3.568  ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; data_datacache_mem[*]   ; clk        ; -1.256 ; -1.256 ; Fall       ; clk             ;
;  data_datacache_mem[0]  ; clk        ; -1.723 ; -1.723 ; Fall       ; clk             ;
;  data_datacache_mem[1]  ; clk        ; -1.745 ; -1.745 ; Fall       ; clk             ;
;  data_datacache_mem[2]  ; clk        ; -1.705 ; -1.705 ; Fall       ; clk             ;
;  data_datacache_mem[3]  ; clk        ; -1.514 ; -1.514 ; Fall       ; clk             ;
;  data_datacache_mem[4]  ; clk        ; -1.342 ; -1.342 ; Fall       ; clk             ;
;  data_datacache_mem[5]  ; clk        ; -1.413 ; -1.413 ; Fall       ; clk             ;
;  data_datacache_mem[6]  ; clk        ; -1.281 ; -1.281 ; Fall       ; clk             ;
;  data_datacache_mem[7]  ; clk        ; -1.483 ; -1.483 ; Fall       ; clk             ;
;  data_datacache_mem[8]  ; clk        ; -1.441 ; -1.441 ; Fall       ; clk             ;
;  data_datacache_mem[9]  ; clk        ; -1.282 ; -1.282 ; Fall       ; clk             ;
;  data_datacache_mem[10] ; clk        ; -1.268 ; -1.268 ; Fall       ; clk             ;
;  data_datacache_mem[11] ; clk        ; -1.432 ; -1.432 ; Fall       ; clk             ;
;  data_datacache_mem[12] ; clk        ; -1.422 ; -1.422 ; Fall       ; clk             ;
;  data_datacache_mem[13] ; clk        ; -1.443 ; -1.443 ; Fall       ; clk             ;
;  data_datacache_mem[14] ; clk        ; -1.367 ; -1.367 ; Fall       ; clk             ;
;  data_datacache_mem[15] ; clk        ; -1.256 ; -1.256 ; Fall       ; clk             ;
;  data_datacache_mem[16] ; clk        ; -1.362 ; -1.362 ; Fall       ; clk             ;
;  data_datacache_mem[17] ; clk        ; -1.383 ; -1.383 ; Fall       ; clk             ;
;  data_datacache_mem[18] ; clk        ; -1.382 ; -1.382 ; Fall       ; clk             ;
;  data_datacache_mem[19] ; clk        ; -1.443 ; -1.443 ; Fall       ; clk             ;
;  data_datacache_mem[20] ; clk        ; -1.488 ; -1.488 ; Fall       ; clk             ;
;  data_datacache_mem[21] ; clk        ; -1.412 ; -1.412 ; Fall       ; clk             ;
;  data_datacache_mem[22] ; clk        ; -1.429 ; -1.429 ; Fall       ; clk             ;
;  data_datacache_mem[23] ; clk        ; -1.324 ; -1.324 ; Fall       ; clk             ;
;  data_datacache_mem[24] ; clk        ; -1.539 ; -1.539 ; Fall       ; clk             ;
;  data_datacache_mem[25] ; clk        ; -1.431 ; -1.431 ; Fall       ; clk             ;
;  data_datacache_mem[26] ; clk        ; -1.337 ; -1.337 ; Fall       ; clk             ;
;  data_datacache_mem[27] ; clk        ; -1.770 ; -1.770 ; Fall       ; clk             ;
;  data_datacache_mem[28] ; clk        ; -1.607 ; -1.607 ; Fall       ; clk             ;
;  data_datacache_mem[29] ; clk        ; -1.580 ; -1.580 ; Fall       ; clk             ;
;  data_datacache_mem[30] ; clk        ; -1.643 ; -1.643 ; Fall       ; clk             ;
;  data_datacache_mem[31] ; clk        ; -1.617 ; -1.617 ; Fall       ; clk             ;
; ir_in[*]                ; clk        ; -1.307 ; -1.307 ; Fall       ; clk             ;
;  ir_in[0]               ; clk        ; -2.010 ; -2.010 ; Fall       ; clk             ;
;  ir_in[1]               ; clk        ; -1.914 ; -1.914 ; Fall       ; clk             ;
;  ir_in[2]               ; clk        ; -1.964 ; -1.964 ; Fall       ; clk             ;
;  ir_in[3]               ; clk        ; -1.919 ; -1.919 ; Fall       ; clk             ;
;  ir_in[4]               ; clk        ; -1.838 ; -1.838 ; Fall       ; clk             ;
;  ir_in[5]               ; clk        ; -1.939 ; -1.939 ; Fall       ; clk             ;
;  ir_in[6]               ; clk        ; -1.898 ; -1.898 ; Fall       ; clk             ;
;  ir_in[7]               ; clk        ; -2.011 ; -2.011 ; Fall       ; clk             ;
;  ir_in[8]               ; clk        ; -1.880 ; -1.880 ; Fall       ; clk             ;
;  ir_in[9]               ; clk        ; -1.876 ; -1.876 ; Fall       ; clk             ;
;  ir_in[10]              ; clk        ; -1.906 ; -1.906 ; Fall       ; clk             ;
;  ir_in[11]              ; clk        ; -1.379 ; -1.379 ; Fall       ; clk             ;
;  ir_in[12]              ; clk        ; -1.870 ; -1.870 ; Fall       ; clk             ;
;  ir_in[13]              ; clk        ; -1.457 ; -1.457 ; Fall       ; clk             ;
;  ir_in[14]              ; clk        ; -1.916 ; -1.916 ; Fall       ; clk             ;
;  ir_in[15]              ; clk        ; -1.307 ; -1.307 ; Fall       ; clk             ;
;  ir_in[16]              ; clk        ; -1.380 ; -1.380 ; Fall       ; clk             ;
;  ir_in[17]              ; clk        ; -1.476 ; -1.476 ; Fall       ; clk             ;
;  ir_in[18]              ; clk        ; -1.387 ; -1.387 ; Fall       ; clk             ;
;  ir_in[19]              ; clk        ; -1.457 ; -1.457 ; Fall       ; clk             ;
;  ir_in[20]              ; clk        ; -1.316 ; -1.316 ; Fall       ; clk             ;
;  ir_in[21]              ; clk        ; -1.770 ; -1.770 ; Fall       ; clk             ;
;  ir_in[22]              ; clk        ; -1.932 ; -1.932 ; Fall       ; clk             ;
;  ir_in[23]              ; clk        ; -1.970 ; -1.970 ; Fall       ; clk             ;
;  ir_in[24]              ; clk        ; -1.950 ; -1.950 ; Fall       ; clk             ;
;  ir_in[25]              ; clk        ; -2.070 ; -2.070 ; Fall       ; clk             ;
;  ir_in[26]              ; clk        ; -1.713 ; -1.713 ; Fall       ; clk             ;
;  ir_in[27]              ; clk        ; -1.861 ; -1.861 ; Fall       ; clk             ;
;  ir_in[28]              ; clk        ; -1.762 ; -1.762 ; Fall       ; clk             ;
;  ir_in[29]              ; clk        ; -1.833 ; -1.833 ; Fall       ; clk             ;
;  ir_in[30]              ; clk        ; -1.981 ; -1.981 ; Fall       ; clk             ;
;  ir_in[31]              ; clk        ; -1.895 ; -1.895 ; Fall       ; clk             ;
; reg1_data_reg_ex[*]     ; clk        ; -1.199 ; -1.199 ; Fall       ; clk             ;
;  reg1_data_reg_ex[0]    ; clk        ; -1.258 ; -1.258 ; Fall       ; clk             ;
;  reg1_data_reg_ex[1]    ; clk        ; -1.408 ; -1.408 ; Fall       ; clk             ;
;  reg1_data_reg_ex[2]    ; clk        ; -1.248 ; -1.248 ; Fall       ; clk             ;
;  reg1_data_reg_ex[3]    ; clk        ; -1.376 ; -1.376 ; Fall       ; clk             ;
;  reg1_data_reg_ex[4]    ; clk        ; -1.354 ; -1.354 ; Fall       ; clk             ;
;  reg1_data_reg_ex[5]    ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  reg1_data_reg_ex[6]    ; clk        ; -1.372 ; -1.372 ; Fall       ; clk             ;
;  reg1_data_reg_ex[7]    ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  reg1_data_reg_ex[8]    ; clk        ; -1.289 ; -1.289 ; Fall       ; clk             ;
;  reg1_data_reg_ex[9]    ; clk        ; -1.293 ; -1.293 ; Fall       ; clk             ;
;  reg1_data_reg_ex[10]   ; clk        ; -1.395 ; -1.395 ; Fall       ; clk             ;
;  reg1_data_reg_ex[11]   ; clk        ; -1.274 ; -1.274 ; Fall       ; clk             ;
;  reg1_data_reg_ex[12]   ; clk        ; -1.365 ; -1.365 ; Fall       ; clk             ;
;  reg1_data_reg_ex[13]   ; clk        ; -1.343 ; -1.343 ; Fall       ; clk             ;
;  reg1_data_reg_ex[14]   ; clk        ; -1.391 ; -1.391 ; Fall       ; clk             ;
;  reg1_data_reg_ex[15]   ; clk        ; -1.335 ; -1.335 ; Fall       ; clk             ;
;  reg1_data_reg_ex[16]   ; clk        ; -1.395 ; -1.395 ; Fall       ; clk             ;
;  reg1_data_reg_ex[17]   ; clk        ; -1.363 ; -1.363 ; Fall       ; clk             ;
;  reg1_data_reg_ex[18]   ; clk        ; -1.357 ; -1.357 ; Fall       ; clk             ;
;  reg1_data_reg_ex[19]   ; clk        ; -1.363 ; -1.363 ; Fall       ; clk             ;
;  reg1_data_reg_ex[20]   ; clk        ; -1.306 ; -1.306 ; Fall       ; clk             ;
;  reg1_data_reg_ex[21]   ; clk        ; -1.258 ; -1.258 ; Fall       ; clk             ;
;  reg1_data_reg_ex[22]   ; clk        ; -1.254 ; -1.254 ; Fall       ; clk             ;
;  reg1_data_reg_ex[23]   ; clk        ; -1.339 ; -1.339 ; Fall       ; clk             ;
;  reg1_data_reg_ex[24]   ; clk        ; -1.253 ; -1.253 ; Fall       ; clk             ;
;  reg1_data_reg_ex[25]   ; clk        ; -1.199 ; -1.199 ; Fall       ; clk             ;
;  reg1_data_reg_ex[26]   ; clk        ; -1.345 ; -1.345 ; Fall       ; clk             ;
;  reg1_data_reg_ex[27]   ; clk        ; -1.255 ; -1.255 ; Fall       ; clk             ;
;  reg1_data_reg_ex[28]   ; clk        ; -1.331 ; -1.331 ; Fall       ; clk             ;
;  reg1_data_reg_ex[29]   ; clk        ; -1.336 ; -1.336 ; Fall       ; clk             ;
;  reg1_data_reg_ex[30]   ; clk        ; -1.309 ; -1.309 ; Fall       ; clk             ;
;  reg1_data_reg_ex[31]   ; clk        ; -1.366 ; -1.366 ; Fall       ; clk             ;
+-------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+------------------------+------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+------------+--------+--------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 9.808  ; 9.808  ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 9.895  ; 9.895  ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 7.831  ; 7.831  ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 7.344  ; 7.344  ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 7.446  ; 7.446  ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 7.323  ; 7.323  ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 7.306  ; 7.306  ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 7.351  ; 7.351  ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 7.546  ; 7.546  ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 7.777  ; 7.777  ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 7.356  ; 7.356  ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 7.326  ; 7.326  ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 7.352  ; 7.352  ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 7.831  ; 7.831  ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 7.359  ; 7.359  ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 7.625  ; 7.625  ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 7.353  ; 7.353  ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 7.819  ; 7.819  ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 7.279  ; 7.279  ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 7.655  ; 7.655  ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 10.710 ; 10.710 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 10.450 ; 10.450 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 10.821 ; 10.821 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 10.405 ; 10.405 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 11.090 ; 11.090 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 11.117 ; 11.117 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 9.460  ; 9.460  ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 10.270 ; 10.270 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 10.768 ; 10.768 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 10.797 ; 10.797 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 9.041  ; 9.041  ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 9.951  ; 9.951  ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 9.352  ; 9.352  ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 10.249 ; 10.249 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 10.615 ; 10.615 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 9.944  ; 9.944  ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 10.678 ; 10.678 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 10.308 ; 10.308 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 9.487  ; 9.487  ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 7.783  ; 7.783  ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 7.712  ; 7.712  ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 7.765  ; 7.765  ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 7.715  ; 7.715  ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 7.756  ; 7.756  ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 7.772  ; 7.772  ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 7.629  ; 7.629  ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 7.754  ; 7.754  ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 7.341  ; 7.341  ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 7.633  ; 7.633  ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 7.348  ; 7.348  ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 7.325  ; 7.325  ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 8.630  ; 8.630  ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 8.172  ; 8.172  ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 7.366  ; 7.366  ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 7.810  ; 7.810  ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 7.931  ; 7.931  ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
+------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+------------------------+------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+------------+-------+-------+------------+-----------------+
; Reg_wb_reg[*]          ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  Reg_wb_reg[0]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
;  Reg_wb_reg[1]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  Reg_wb_reg[2]         ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  Reg_wb_reg[3]         ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  Reg_wb_reg[4]         ; clk        ; 4.241 ; 4.241 ; Rise       ; clk             ;
; adr_mem_datacache[*]   ; clk        ; 3.336 ; 3.336 ; Rise       ; clk             ;
;  adr_mem_datacache[0]  ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
;  adr_mem_datacache[1]  ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  adr_mem_datacache[2]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  adr_mem_datacache[3]  ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  adr_mem_datacache[4]  ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_mem_datacache[5]  ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  adr_mem_datacache[6]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  adr_mem_datacache[7]  ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  adr_mem_datacache[8]  ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  adr_mem_datacache[9]  ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  adr_mem_datacache[10] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  adr_mem_datacache[11] ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
;  adr_mem_datacache[12] ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
;  adr_mem_datacache[13] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  adr_mem_datacache[14] ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_mem_datacache[15] ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  adr_mem_datacache[16] ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
;  adr_mem_datacache[17] ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_mem_datacache[18] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_mem_datacache[19] ; clk        ; 3.586 ; 3.586 ; Rise       ; clk             ;
;  adr_mem_datacache[20] ; clk        ; 3.394 ; 3.394 ; Rise       ; clk             ;
;  adr_mem_datacache[21] ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  adr_mem_datacache[22] ; clk        ; 3.401 ; 3.401 ; Rise       ; clk             ;
;  adr_mem_datacache[23] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  adr_mem_datacache[24] ; clk        ; 3.412 ; 3.412 ; Rise       ; clk             ;
;  adr_mem_datacache[25] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  adr_mem_datacache[26] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_mem_datacache[27] ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  adr_mem_datacache[28] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  adr_mem_datacache[29] ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  adr_mem_datacache[30] ; clk        ; 3.336 ; 3.336 ; Rise       ; clk             ;
;  adr_mem_datacache[31] ; clk        ; 3.485 ; 3.485 ; Rise       ; clk             ;
; adr_out[*]             ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  adr_out[0]            ; clk        ; 4.546 ; 4.546 ; Rise       ; clk             ;
;  adr_out[1]            ; clk        ; 4.242 ; 4.242 ; Rise       ; clk             ;
;  adr_out[2]            ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  adr_out[3]            ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  adr_out[4]            ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
;  adr_out[5]            ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  adr_out[6]            ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
;  adr_out[7]            ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  adr_out[8]            ; clk        ; 4.473 ; 4.473 ; Rise       ; clk             ;
;  adr_out[9]            ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  adr_out[10]           ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  adr_out[11]           ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  adr_out[12]           ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  adr_out[13]           ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
;  adr_out[14]           ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  adr_out[15]           ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  adr_out[16]           ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  adr_out[17]           ; clk        ; 4.583 ; 4.583 ; Rise       ; clk             ;
;  adr_out[18]           ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  adr_out[19]           ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  adr_out[20]           ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  adr_out[21]           ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  adr_out[22]           ; clk        ; 4.017 ; 4.017 ; Rise       ; clk             ;
;  adr_out[23]           ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  adr_out[24]           ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  adr_out[25]           ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  adr_out[26]           ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  adr_out[27]           ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  adr_out[28]           ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  adr_out[29]           ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  adr_out[30]           ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  adr_out[31]           ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
; data_wb_reg[*]         ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  data_wb_reg[0]        ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  data_wb_reg[1]        ; clk        ; 4.443 ; 4.443 ; Rise       ; clk             ;
;  data_wb_reg[2]        ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  data_wb_reg[3]        ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  data_wb_reg[4]        ; clk        ; 3.493 ; 3.493 ; Rise       ; clk             ;
;  data_wb_reg[5]        ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  data_wb_reg[6]        ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  data_wb_reg[7]        ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  data_wb_reg[8]        ; clk        ; 3.494 ; 3.494 ; Rise       ; clk             ;
;  data_wb_reg[9]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[10]       ; clk        ; 3.528 ; 3.528 ; Rise       ; clk             ;
;  data_wb_reg[11]       ; clk        ; 3.483 ; 3.483 ; Rise       ; clk             ;
;  data_wb_reg[12]       ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  data_wb_reg[13]       ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  data_wb_reg[14]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[15]       ; clk        ; 3.532 ; 3.532 ; Rise       ; clk             ;
;  data_wb_reg[16]       ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
;  data_wb_reg[17]       ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
;  data_wb_reg[18]       ; clk        ; 3.404 ; 3.404 ; Rise       ; clk             ;
;  data_wb_reg[19]       ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  data_wb_reg[20]       ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  data_wb_reg[21]       ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  data_wb_reg[22]       ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  data_wb_reg[23]       ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  data_wb_reg[24]       ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  data_wb_reg[25]       ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  data_wb_reg[26]       ; clk        ; 3.467 ; 3.467 ; Rise       ; clk             ;
;  data_wb_reg[27]       ; clk        ; 3.865 ; 3.865 ; Rise       ; clk             ;
;  data_wb_reg[28]       ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  data_wb_reg[29]       ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  data_wb_reg[30]       ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
;  data_wb_reg[31]       ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]      ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0]     ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2]     ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]      ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0]     ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1]     ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2]     ; clk        ; 3.680 ; 3.680 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3]     ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4]     ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
+------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4        ; 496      ; 2460     ; 116      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4        ; 496      ; 2460     ; 116      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 96    ; 96   ;
; Unconstrained Input Port Paths  ; 976   ; 976  ;
; Unconstrained Output Ports      ; 111   ; 111  ;
; Unconstrained Output Port Paths ; 111   ; 111  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 09 00:25:13 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.717      -971.347 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -1112.471 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.876      -237.717 clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -728.542 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Tue Aug 09 00:25:15 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


