# Proyecto Verilog â€“ Knight Rider
## 1. DescripciÃ³n General
Este proyecto implementa en Verilog una arquitectura compuesta por cuatro mÃ³dulos principales, orientados a emular la clÃ¡sica secuencia de luces tipo *Knight Rider*.  

## DescripciÃ³n de los MÃ³dulos

### ğŸ”¹ 1. decoder3to8
- **Tipo**: Combinacional.  
- **FunciÃ³n**: Activa una sola de sus 8 salidas dependiendo del valor de la entrada de 3 bits.  
- **Entradas**: `sel[2:0]` (selector).  
- **Salidas**: `out[7:0]` (lÃ­neas decodificadas, una activa).  
- **Uso en el sistema**: Determina quÃ© LED estÃ¡ encendido en cada momento de la secuencia.

---

### ğŸ”¹ 2. counter4
- **Tipo**: Secuencial.  
- **FunciÃ³n**: Contador ascendente/descendente de 4 bits con reset asÃ­ncrono y habilitaciÃ³n.  
- **Entradas**:  
  - `clk`: seÃ±al de reloj.  
  - `reset`: reinicio asÃ­ncrono.  
  - `enable`: habilitaciÃ³n de conteo.  
  - `dir`: direcciÃ³n (0 = ascendente, 1 = descendente).  
- **Salidas**: `count[3:0]` (valor actual del contador).  
- **Uso en el sistema**: Genera la posiciÃ³n que se pasa al decodificador para encender un LED especÃ­fico.

---

### ğŸ”¹ 3. fsm2
- **Tipo**: Secuencial (mÃ¡quina de estados finitos).  
- **FunciÃ³n**: Controla el sentido de la secuencia (izquierda/derecha).  
- **Estados**:  
  - `S0`: direcciÃ³n ascendente.  
  - `S1`: direcciÃ³n descendente.  
- **Entradas**: `clk`, `reset`.  
- **Salidas**: `dir` (bit que controla al contador).  
- **Uso en el sistema**: Permite el efecto de "rebote" al llegar al LED final, cambiando el sentido de la secuencia.

---

### ğŸ”¹ 4. knight_rider (mÃ³dulo superior)
- **Tipo**: Estructural.  
- **FunciÃ³n**: Integra el decodificador, el contador y la FSM de dos estados para generar la secuencia completa de tipo *Knight Rider*.  
- **Entradas**: `clk`, `reset`, `enable`.  
- **Salidas**: `leds[7:0]` (secuencia luminosa).  
- **Uso en el sistema**: Coordina el funcionamiento de los otros tres mÃ³dulos y genera la salida visible en los LEDs.


Cada mÃ³dulo cuenta con su respectivo banco de pruebas.

---
## 2. Diagrama de Bloques (Mermaid)

```mermaid
flowchart TD
 subgraph Knight_Rider["knight Rider"]
        D3["decoder3to8"]
        C4["counter4"]
        F2["fsm2"]
  end
    CLK["Clock"] -.-> C4
    RST["Reset"] -.-> C4
    EN["Enable"] -.-> C4
    C4 -- "cuenta (0-7)" --> D3
    F2 -- direcciÃ³n --> C4
    C4 -- cambio estado --> F2
    D3 -. salidas .-> LEDS["Arreglo de LEDs"]
     D3:::module
     C4:::module
     F2:::module
    classDef module fill:#999,stroke:#333,stroke-width:1px
```
---
## 3. Estrategia de Prompts e Iteraciones

Durante el desarrollo del proyecto, se usaron prompts en un flujo iterativo para mejorar la robustez del sistema:

- **Prompt inicial**: SolicitÃ© el diseÃ±o general del sistema con los mÃ³dulos especificados.  
- **Prompt de refinamiento**: PedÃ­ explicaciones detalladas de cada mÃ³dulo y sus bancos de pruebas.  
- **Prompt de integraciÃ³n**: SolicitÃ© el mÃ³dulo superior que conecta todos los componentes.  
- **Prompt de robustez**: DefinÃ­ un conjunto de preguntas crÃ­ticas para garantizar que el sistema sea sÃ³lido ante diferentes escenarios.  


---

## 4. Preguntas de Robustez 

### ğŸ”¹ 1. Â¿CÃ³mo asegurar que el decodificador no presente condiciones indeseadas (glitches) en las salidas al cambiar el selector?  
Se recomienda sincronizar la seÃ±al de entrada con flip-flops y aplicar lÃ³gica combinacional simple (sin cascadas profundas). AdemÃ¡s, en simulaciÃ³n se pueden usar retardos unitarios para verificar posibles transiciones espurias.


### ğŸ”¹ 2. Â¿QuÃ© pasarÃ­a si en el contador ocurre un overflow o underflow? Â¿CÃ³mo garantizar que no active posiciones invÃ¡lidas en el decodificador?  
El contador debe limitarse al rango vÃ¡lido (0â€“7). Se recomienda usar comparaciones explÃ­citas en la lÃ³gica de incremento/decremento y aplicar saturaciÃ³n o reinicio al alcanzar los lÃ­mites.



### ğŸ”¹ 3. Â¿QuÃ© modificaciones se podrÃ­an hacer para que la FSM de dos estados sea sincrÃ³nica y con reset determinista?  
Incluir un `always @(posedge clk or posedge reset)` con un estado inicial definido explÃ­citamente (ej. estado = 0 al reset). Esto asegura comportamiento determinista y evita estados indeseados.



### ğŸ”¹ 4. Â¿CÃ³mo puedo agregar un control de velocidad (divisor de frecuencia) para que la secuencia no sea demasiado rÃ¡pida en hardware real?  
AÃ±adiendo un **divisor de frecuencia** basado en un contador adicional. Este mÃ³dulo genera un pulso de habilitaciÃ³n cada cierto nÃºmero de ciclos, controlando asÃ­ la velocidad percibida de la secuencia.



### ğŸ”¹ 5. Â¿CÃ³mo puedo diseÃ±ar un banco de pruebas aleatorio para estresar el sistema?  
Se puede usar generaciÃ³n de estÃ­mulos pseudoaleatorios en Verilog con `$random`, aplicando variaciones de `reset`, `enable` y `clk`. Esto permite observar comportamiento bajo condiciones inesperadas y verificar la robustez.



### ğŸ”¹ 6. Â¿CÃ³mo evitar rebotes de seÃ±al si el reset o enable vienen de un botÃ³n fÃ­sico?  
Implementando **debouncing** digital: usar un filtro basado en un contador o un flip-flop sincronizado para estabilizar la seÃ±al antes de aplicarla al sistema principal.



### ğŸ”¹ 7. Â¿CÃ³mo se puede extender este diseÃ±o para que el jinete caballeroso funcione en un arreglo de LEDs de mÃ¡s de 8 posiciones (ejemplo: 16 o 32)?  
Ampliando el decodificador (por ejemplo, 4 a 16 o 5 a 32), y ajustando el contador a mÃ¡s bits. La FSM de dos estados se mantiene igual, ya que solo gestiona la direcciÃ³n del barrido.

---

## 4. Estrategia de Pruebas

- **Pruebas unitarias**: Cada mÃ³dulo fue simulado individualmente para verificar su comportamiento esperado.  
- **Pruebas de integraciÃ³n**: El mÃ³dulo superior se probÃ³ conectando los demÃ¡s en una simulaciÃ³n completa.  
- **Pruebas de robustez**: Se aplicaron escenarios de overflow, underflow, rebotes y estÃ­mulos aleatorios para validar la solidez del diseÃ±o.  

---

## 5. Uso de IA en el Proyecto

Para apoyar la escritura del cÃ³digo y la documentaciÃ³n, se utilizÃ³ **ChatGPT (modelo GPT-5)**.  
Se trabajÃ³ con prompts iterativos (inicial, refinamiento, integraciÃ³n y robustez).  
El conjunto de preguntas de robustez fue definido como parte de la estrategia de diseÃ±o, y luego respondido de manera dirigida para documentar buenas prÃ¡cticas.  
