# RISC-V 模拟器需求与范围（精简版）

本文档记录项目的目标、范围与约束，避免细节规格与实现级描述。

## 1. 目标
- 提供可用于教学与研究的 RISC-V CPU 模拟器
- 以 RV64I 为基础，兼容 RV32I 子集
- 作为扩展与微架构探索的平台（In-Order/OOO）

## 2. 范围
- 指令集：支持 RV64I 常用子集，包含部分扩展 M（乘除）与 C（压缩）
- 执行模式：顺序（In-Order）与乱序（OOO）两套实现
- 程序加载：支持 ELF 加载与执行
- 调试能力：单步/连续、日志分类与状态观测
- 测试体系：GoogleTest 单元测试与 riscv-tests 集成验证

## 3. 非功能目标
- 可维护性：模块化分层、清晰接口、低耦合
- 可扩展性：指令扩展与新模块的演进路径明确
- 可测试性：关键路径可被单测覆盖，集成路径可复现

## 4. 约束与约定
- C++17 实现
- 线性内存模型，可配置内存大小
- 小端序

## 5. 不在当前范围内
- 完整特权级/虚拟内存/复杂外设
- 全量 Linux 兼容性
- 完整 ISA 子集覆盖承诺
