5.16 在这个练习中，我们将研究处理器cache控制器中带写缓冲器的控制单元。可以使用图5-40的
有限状态机作为设计有限状态机的出发点。假设cache控制器适用于5.9节图5-40所描述的简
单的直接映射cache,但是需要增加一个写缓冲器， 其容量为1个块。
回忆一下，写缓冲器的目的是用来临时存储，因此处理器在发生脏块缺失时就不用等待两次存
储器访问。比起在读新的块之前就写回脏块，写缓冲器缓存了脏块并且立即开始读新的块。而
脏块随后被写人主存，同时处理器也在工作。
5.16.1 [10] <5.8, 5.9>如果处理器发出一个请求并且在cache中命中，同时一个块将从写缓冲器被
写回到主存，此时会发生什么?
5.16.2 [10] <5.8, 5.9>如果处理器发出一个请求并且在cache中缺失，同时-一个 块将从写缓冲器被
写回到主存，此时会发生什么?
5.16.3 [30] <5.8, 5.9>设计一个能够使用写缓冲器的有限状态机。

答:
5.16.1
cache应该能够满足请求，因为在将写缓冲区中的内容写回内存的时候,
cache是空闲的。如果在缓冲区写回时cache并没有命中,
那么cache的表现将比没有写缓冲区的缓存好不了多少，因为请求仍然会在写回后被序列化。

5.16.2
不幸的是，由于内存通道被占用，cache将不得不等待回写的完成。
一旦内存通道空闲下来，缓存就可以发出读取请求，用来处理这个miss的读。

5.16.3
