digraph "CFG for '_Z31bilateralOptimizedGpuRowsKernelPfS_iijff' function" {
	label="CFG for '_Z31bilateralOptimizedGpuRowsKernelPfS_iijff' function";

	Node0x468ebc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %16 = add i32 %14, %15\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %18 = getelementptr i8, i8 addrspace(4)* %9, i64 6\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 2, !range !4, !invariant.load !5\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %24 = add i32 %22, %23\l  %25 = icmp slt i32 %16, %3\l  %26 = icmp slt i32 %24, %2\l  %27 = select i1 %25, i1 %26, i1 false\l  br i1 %27, label %28, label %140\l|{<s0>T|<s1>F}}"];
	Node0x468ebc0:s0 -> Node0x4692650;
	Node0x468ebc0:s1 -> Node0x46926e0;
	Node0x4692650 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%28:\l28:                                               \l  %29 = icmp eq i32 %4, 0\l  br i1 %29, label %30, label %34\l|{<s0>T|<s1>F}}"];
	Node0x4692650:s0 -> Node0x46928e0;
	Node0x4692650:s1 -> Node0x4692930;
	Node0x46928e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%30:\l30:                                               \l  %31 = mul nsw i32 %24, %3\l  %32 = add nsw i32 %31, %16\l  %33 = sext i32 %32 to i64\l  br label %53\l}"];
	Node0x46928e0 -> Node0x4690a90;
	Node0x4692930 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%34:\l34:                                               \l  %35 = lshr i32 %4, 1\l  %36 = mul nsw i32 %24, %3\l  %37 = add nsw i32 %36, %16\l  %38 = sext i32 %37 to i64\l  %39 = getelementptr inbounds float, float addrspace(1)* %0, i64 %38\l  %40 = load float, float addrspace(1)* %39, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %41 = fmul contract float %6, 2.000000e+00\l  %42 = fmul contract float %41, %6\l  %43 = fpext float %6 to double\l  %44 = fmul contract double %43, 0x401921FB54442D18\l  %45 = fmul contract double %44, %43\l  %46 = fmul contract float %5, 2.000000e+00\l  %47 = fmul contract float %46, %5\l  %48 = fpext float %5 to double\l  %49 = fmul contract double %48, 0x401921FB54442D18\l  %50 = fmul contract double %49, %48\l  br label %57\l}"];
	Node0x4692930 -> Node0x46942e0;
	Node0x46943e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%51:\l51:                                               \l  %52 = fdiv contract float %136, %137\l  br label %53\l}"];
	Node0x46943e0 -> Node0x4690a90;
	Node0x4690a90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%53:\l53:                                               \l  %54 = phi i64 [ %33, %30 ], [ %38, %51 ]\l  %55 = phi float [ 0x7FF8000000000000, %30 ], [ %52, %51 ]\l  %56 = getelementptr inbounds float, float addrspace(1)* %1, i64 %54\l  store float %55, float addrspace(1)* %56, align 4, !tbaa !7\l  br label %140\l}"];
	Node0x4690a90 -> Node0x46926e0;
	Node0x46942e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%57:\l57:                                               \l  %58 = phi i32 [ 0, %34 ], [ %138, %57 ]\l  %59 = phi float [ 0.000000e+00, %34 ], [ %136, %57 ]\l  %60 = phi float [ 0.000000e+00, %34 ], [ %137, %57 ]\l  %61 = add nuw i32 %35, %58\l  %62 = sub i32 %24, %61\l  %63 = tail call i32 @llvm.smax.i32(i32 %62, i32 0)\l  %64 = mul nsw i32 %63, %3\l  %65 = add nsw i32 %64, %16\l  %66 = sext i32 %65 to i64\l  %67 = getelementptr inbounds float, float addrspace(1)* %0, i64 %66\l  %68 = load float, float addrspace(1)* %67, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %69 = fsub contract float %68, %40\l  %70 = fneg contract float %69\l  %71 = fmul contract float %69, %70\l  %72 = fdiv contract float %71, %42\l  %73 = fmul float %72, 0x3FF7154760000000\l  %74 = tail call float @llvm.rint.f32(float %73)\l  %75 = fcmp ogt float %72, 0x40562E4300000000\l  %76 = fcmp olt float %72, 0xC059D1DA00000000\l  %77 = fneg float %73\l  %78 = tail call float @llvm.fma.f32(float %72, float 0x3FF7154760000000,\l... float %77)\l  %79 = tail call float @llvm.fma.f32(float %72, float 0x3E54AE0BE0000000,\l... float %78)\l  %80 = fsub float %73, %74\l  %81 = fadd float %79, %80\l  %82 = tail call float @llvm.exp2.f32(float %81)\l  %83 = fptosi float %74 to i32\l  %84 = tail call float @llvm.amdgcn.ldexp.f32(float %82, i32 %83)\l  %85 = select i1 %76, float 0.000000e+00, float %84\l  %86 = select i1 %75, float 0x7FF0000000000000, float %85\l  %87 = fpext float %86 to double\l  %88 = fdiv contract double %87, %45\l  %89 = fptrunc double %88 to float\l  %90 = sub nsw i32 %24, %63\l  %91 = mul nsw i32 %90, %90\l  %92 = sitofp i32 %91 to float\l  %93 = icmp eq i32 %24, %63\l  %94 = select i1 %93, float 0x41F0000000000000, float 1.000000e+00\l  %95 = fmul float %94, %92\l  %96 = tail call float @llvm.sqrt.f32(float %95)\l  %97 = bitcast float %96 to i32\l  %98 = add nsw i32 %97, -1\l  %99 = bitcast i32 %98 to float\l  %100 = add nsw i32 %97, 1\l  %101 = bitcast i32 %100 to float\l  %102 = tail call i1 @llvm.amdgcn.class.f32(float %95, i32 608)\l  %103 = select i1 %93, float 0x3EF0000000000000, float 1.000000e+00\l  %104 = fneg float %101\l  %105 = tail call float @llvm.fma.f32(float %104, float %96, float %95)\l  %106 = fcmp ogt float %105, 0.000000e+00\l  %107 = fneg float %99\l  %108 = tail call float @llvm.fma.f32(float %107, float %96, float %95)\l  %109 = fcmp ole float %108, 0.000000e+00\l  %110 = select i1 %109, float %99, float %96\l  %111 = select i1 %106, float %101, float %110\l  %112 = fmul float %103, %111\l  %113 = select i1 %102, float %95, float %112\l  %114 = fneg contract float %113\l  %115 = fmul contract float %113, %114\l  %116 = fdiv contract float %115, %47\l  %117 = fmul float %116, 0x3FF7154760000000\l  %118 = tail call float @llvm.rint.f32(float %117)\l  %119 = fcmp ogt float %116, 0x40562E4300000000\l  %120 = fcmp olt float %116, 0xC059D1DA00000000\l  %121 = fneg float %117\l  %122 = tail call float @llvm.fma.f32(float %116, float 0x3FF7154760000000,\l... float %121)\l  %123 = tail call float @llvm.fma.f32(float %116, float 0x3E54AE0BE0000000,\l... float %122)\l  %124 = fsub float %117, %118\l  %125 = fadd float %123, %124\l  %126 = tail call float @llvm.exp2.f32(float %125)\l  %127 = fptosi float %118 to i32\l  %128 = tail call float @llvm.amdgcn.ldexp.f32(float %126, i32 %127)\l  %129 = select i1 %120, float 0.000000e+00, float %128\l  %130 = select i1 %119, float 0x7FF0000000000000, float %129\l  %131 = fpext float %130 to double\l  %132 = fdiv contract double %131, %50\l  %133 = fptrunc double %132 to float\l  %134 = fmul contract float %133, %89\l  %135 = fmul contract float %68, %134\l  %136 = fadd contract float %59, %135\l  %137 = fadd contract float %60, %134\l  %138 = add nuw nsw i32 %58, 1\l  %139 = icmp eq i32 %138, %4\l  br i1 %139, label %51, label %57, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x46942e0:s0 -> Node0x46943e0;
	Node0x46942e0:s1 -> Node0x46942e0;
	Node0x46926e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%140:\l140:                                              \l  ret void\l}"];
}
