Flow report for lr4
Mon Dec 14 12:10:22 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Mon Dec 14 12:10:22 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; lr4                                             ;
; Top-level Entity Name              ; fir                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,133 / 33,216 ( 9 % )                          ;
;     Total combinational functions  ; 1,688 / 33,216 ( 5 % )                          ;
;     Dedicated logic registers      ; 3,002 / 33,216 ( 9 % )                          ;
; Total registers                    ; 3002                                            ;
; Total pins                         ; 62 / 475 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 4,992 / 483,840 ( 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 44 / 70 ( 63 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 12/14/2020 12:09:48 ;
; Main task         ; Compilation         ;
; Revision Name     ; lr4                 ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                     ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                     ; Value                                                                                                                                                         ; Default Value ; Entity Name ; Section Id       ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID               ; 62488682138860.160793698812248                                                                                                                                ; --            ; --          ; --               ;
; EDA_OUTPUT_DATA_FORMAT              ; Vhdl                                                                                                                                                          ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                 ; Active-HDL (VHDL)                                                                                                                                             ; <None>        ; --          ; --               ;
; EDA_TIME_SCALE                      ; 1 ps                                                                                                                                                          ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                    ; On                                                                                                                                                            ; --            ; --          ; --               ;
; IP_TOOL_ENV                         ; mwpim                                                                                                                                                         ; --            ; fir         ; --               ;
; IP_TOOL_ENV                         ; mwpim                                                                                                                                                         ; --            ; fir         ; --               ;
; IP_TOOL_ENV                         ; mwpim                                                                                                                                                         ; --            ; fir_0002    ; --               ;
; IP_TOOL_NAME                        ; altera_fir_compiler_ii                                                                                                                                        ; --            ; fir         ; --               ;
; IP_TOOL_NAME                        ; altera_fir_compiler_ii                                                                                                                                        ; --            ; fir         ; --               ;
; IP_TOOL_NAME                        ; altera_fir_compiler_ii                                                                                                                                        ; --            ; fir_0002    ; --               ;
; IP_TOOL_VERSION                     ; 13.0sp1                                                                                                                                                       ; --            ; fir         ; --               ;
; IP_TOOL_VERSION                     ; 13.0sp1                                                                                                                                                       ; --            ; fir         ; --               ;
; IP_TOOL_VERSION                     ; 13.0                                                                                                                                                          ; --            ; fir_0002    ; --               ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                                                                                            ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                           ; fir.cmp                                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/altera_avalon_sc_fifo.v                                                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_math_pkg_hpfir.vhd                                                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_lib_pkg_hpfir.vhd                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_avalon_streaming_controller_hpfir.vhd                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_avalon_streaming_sink_hpfir.vhd                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_avalon_streaming_source_hpfir.vhd                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/auk_dspip_roundsat_hpfir.vhd                                                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/dspba_library_package.vhd                                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/dspba_library.vhd                                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_rtl.vhd                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_ast.vhd                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir.vhd                                                                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_nativelink.tcl                                                                                                                                    ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_msim.tcl                                                                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_tb.vhd                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_mlab.m                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_model.m                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_coef_int.txt                                                                                                                                      ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_input.txt                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                           ; fir_sim/fir_param.txt                                                                                                                                         ; --            ; --          ; --               ;
; PARTITION_COLOR                     ; 16764057                                                                                                                                                      ; --            ; fir         ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                                                                                                         ; --            ; fir         ; Top              ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                                                                                                        ; --            ; fir         ; Top              ;
; PROJECT_OUTPUT_DIRECTORY            ; output_files                                                                                                                                                  ; --            ; --          ; --               ;
; SLD_FILE                            ; D:/DE2/lr/lr4/output_files/stp_auto_stripped.stp                                                                                                              ; --            ; --          ; --               ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=39                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=39                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334528                                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=138                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=128                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=16506                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=46576                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=128                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SMART_RECOMPILE                     ; On                                                                                                                                                            ; Off           ; --          ; --               ;
; SPD_FILE                            ; fir.spd                                                                                                                                                       ; --            ; --          ; --               ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                                                            ; --            ; --          ; --               ;
; TOP_LEVEL_ENTITY                    ; fir                                                                                                                                                           ; lr4           ; --          ; --               ;
; USE_SIGNALTAP_FILE                  ; output_files/stp.stp                                                                                                                                          ; --            ; --          ; --               ;
; VHDL_INPUT_VERSION                  ; VHDL_2008                                                                                                                                                     ; VHDL_1993     ; --          ; --               ;
; VHDL_SHOW_LMF_MAPPING_MESSAGES      ; Off                                                                                                                                                           ; --            ; --          ; --               ;
+-------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:08     ; 1.0                     ; 4698 MB             ; 00:00:07                           ;
; Fitter                    ; 00:00:14     ; 1.0                     ; 5309 MB             ; 00:00:18                           ;
; Assembler                 ; 00:00:02     ; 1.0                     ; 4587 MB             ; 00:00:02                           ;
; TimeQuest Timing Analyzer ; 00:00:03     ; 1.0                     ; 4678 MB             ; 00:00:02                           ;
; EDA Netlist Writer        ; 00:00:02     ; 1.0                     ; 4571 MB             ; 00:00:02                           ;
; Total                     ; 00:00:29     ; --                      ; --                  ; 00:00:31                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; ARTEM            ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; ARTEM            ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; ARTEM            ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; ARTEM            ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; ARTEM            ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off lr4 -c lr4
quartus_fit --read_settings_files=off --write_settings_files=off lr4 -c lr4
quartus_asm --read_settings_files=off --write_settings_files=off lr4 -c lr4
quartus_sta lr4 -c lr4
quartus_eda --read_settings_files=off --write_settings_files=off lr4 -c lr4



