Biss-slave模块的testbench

系统采样频率100M
MA频率10M
帧频率8K(工程中临时设置为40K，方便看信号，使用时需改回来)


MA在第10个周期中间拉低，连续45个周期有驱动信号，第45个周期中间开始保持CDM bit，保持时间充分大于1499个系统时钟。
信号保持两个时钟后timeout开始计数，0/1的timeout计数开始时间不一样，但都在timeout==1499时采样CDM bit。
之后MA保持为。

输入数据使能设定在空闲时期。

