<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1637164396">
  <File Type="PA-TCL" Name="RCA_Source.tcl"/>
  <File Type="REPORTS-TCL" Name="RCA_Source_reports.tcl"/>
  <File Type="RDS-RDS" Name="RCA_Source.vds"/>
  <File Type="RDS-DCP" Name="RCA_Source.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Lab 2 Source files/HA_source.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_3_2BitAdder/project_3_2BitAdder.srcs/sources_1/imports/Lab 2 Source files/HA_source.vhd"/>
        <Attr Name="ImportTime" Val="1633532151"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FA_Source.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_3_2BitAdder/project_3_2BitAdder.srcs/sources_1/new/FA_Source.vhd"/>
        <Attr Name="ImportTime" Val="1633532191"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/RCA_Source.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/CLA_Adder.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="RCA_Source"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Lab 2 Source files/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_3_2BitAdder/project_3_2BitAdder.srcs/constrs_2/imports/Lab 2 Source files/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1634138145"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
