Fitter report for sdram_test
Tue Jan 24 18:38:14 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 24 18:38:14 2023       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; sdram_test                                  ;
; Top-level Entity Name              ; sdram_test                                  ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,051 / 49,760 ( 12 % )                     ;
;     Total combinational functions  ; 3,907 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 4,732 / 49,760 ( 10 % )                     ;
; Total registers                    ; 4732                                        ;
; Total pins                         ; 46 / 101 ( 46 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50SAE144C8G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.8%      ;
;     Processor 3            ;  14.5%      ;
;     Processor 4            ;  14.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8799 ) ; 0.00 % ( 0 / 8799 )        ; 0.00 % ( 0 / 8799 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8799 ) ; 0.00 % ( 0 / 8799 )        ; 0.00 % ( 0 / 8799 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8781 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user/Projects/ip/sdram_micron/avalon/test/output_files/sdram_test.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 6,051 / 49,760 ( 12 % )     ;
;     -- Combinational with no register       ; 1319                        ;
;     -- Register only                        ; 2144                        ;
;     -- Combinational with a register        ; 2588                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3064                        ;
;     -- 3 input functions                    ; 492                         ;
;     -- <=2 input functions                  ; 351                         ;
;     -- Register only                        ; 2144                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3603                        ;
;     -- arithmetic mode                      ; 304                         ;
;                                             ;                             ;
; Total registers*                            ; 4,732 / 50,226 ( 9 % )      ;
;     -- Dedicated logic registers            ; 4,732 / 49,760 ( 10 % )     ;
;     -- I/O registers                        ; 0 / 466 ( 0 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 472 / 3,110 ( 15 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 46 / 101 ( 46 % )           ;
;     -- Clock pins                           ; 5 / 6 ( 83 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 2 / 182 ( 1 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 1 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,677,312 ( 1 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )             ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 6.2% / 5.8% / 6.6%          ;
; Peak interconnect usage (total/H/V)         ; 59.7% / 55.5% / 65.7%       ;
; Maximum fan-out                             ; 4735                        ;
; Highest non-global fan-out                  ; 519                         ;
; Total fan-out                               ; 29900                       ;
; Average fan-out                             ; 3.07                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6051 / 49760 ( 12 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1319                  ; 0                              ;
;     -- Register only                        ; 2144                  ; 0                              ;
;     -- Combinational with a register        ; 2588                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3064                  ; 0                              ;
;     -- 3 input functions                    ; 492                   ; 0                              ;
;     -- <=2 input functions                  ; 351                   ; 0                              ;
;     -- Register only                        ; 2144                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3603                  ; 0                              ;
;     -- arithmetic mode                      ; 304                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4732                  ; 0                              ;
;     -- Dedicated logic registers            ; 4732 / 49760 ( 10 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 472 / 3110 ( 15 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 46                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; PLL                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 2 / 182 ( 1 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 4751                  ; 1                              ;
;     -- Registered Input Connections         ; 4732                  ; 0                              ;
;     -- Output Connections                   ; 17                    ; 4735                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 29904                 ; 4746                           ;
;     -- Registered Connections               ; 14863                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 4736                           ;
;     -- hard_block:auto_generated_inst       ; 4736                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 1                     ; 1                              ;
;     -- Output Ports                         ; 29                    ; 1                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; 26    ; 2        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; address[0]  ; 57    ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[10] ; 55    ; 3        ; 34           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[11] ; 51    ; 3        ; 31           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[1]  ; 58    ; 4        ; 51           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[2]  ; 60    ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[3]  ; 61    ; 4        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[4]  ; 42    ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[5]  ; 43    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[6]  ; 44    ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[7]  ; 46    ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[8]  ; 49    ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[9]  ; 50    ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ba[0]       ; 52    ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ba[1]       ; 53    ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cas         ; 63    ; 4        ; 58           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs          ; 119   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dqm[0]      ; 65    ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dqm[1]      ; 40    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]      ; 88    ; 6        ; 78           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]      ; 87    ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]      ; 86    ; 5        ; 78           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]      ; 85    ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]      ; 84    ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]      ; 83    ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]      ; 82    ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]      ; 81    ; 5        ; 78           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; osc         ; 41    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ras         ; 62    ; 4        ; 56           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; we          ; 64    ; 4        ; 60           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------+
; dq[0]  ; 80    ; 5        ; 78           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[10] ; 33    ; 2        ; 0            ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[11] ; 32    ; 2        ; 0            ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[12] ; 30    ; 2        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[13] ; 29    ; 2        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[14] ; 28    ; 2        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[15] ; 27    ; 2        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[1]  ; 77    ; 5        ; 78           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[2]  ; 76    ; 5        ; 78           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[3]  ; 75    ; 5        ; 78           ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[4]  ; 74    ; 5        ; 78           ; 3            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[5]  ; 70    ; 4        ; 69           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[6]  ; 69    ; 4        ; 69           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[7]  ; 66    ; 4        ; 62           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[8]  ; 39    ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
; dq[9]  ; 38    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw (inverted) ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 17       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 128      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 130      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 1B       ; 4 / 9 ( 44 % )    ; 2.5V          ; --           ;
; 2        ; 7 / 8 ( 88 % )    ; 2.5V          ; --           ;
; 3        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 15 ( 7 % )    ; 2.5V          ; --           ;
; 7        ; 1 / 7 ( 14 % )    ; 2.5V          ; --           ;
; 8        ; 4 / 17 ( 24 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 19       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 20       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 24       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 25       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 58         ; 2        ; clk                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 72         ; 2        ; dq[15]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 74         ; 2        ; dq[14]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 77         ; 2        ; dq[13]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 79         ; 2        ; dq[12]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 120        ; 2        ; dq[11]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 122        ; 2        ; dq[10]                                         ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 124        ; 3        ; dq[9]                                          ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 126        ; 3        ; dq[8]                                          ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 128        ; 3        ; dqm[1]                                         ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 130        ; 3        ; osc                                            ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 132        ; 3        ; address[4]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 134        ; 3        ; address[5]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 153        ; 3        ; address[6]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 46       ; 152        ; 3        ; address[7]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 49       ; 154        ; 3        ; address[8]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 156        ; 3        ; address[9]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 160        ; 3        ; address[11]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 162        ; 3        ; ba[0]                                          ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 164        ; 3        ; ba[1]                                          ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 55       ; 166        ; 3        ; address[10]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 57       ; 197        ; 4        ; address[0]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 198        ; 4        ; address[1]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 60       ; 204        ; 4        ; address[2]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 206        ; 4        ; address[3]                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 208        ; 4        ; ras                                            ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 216        ; 4        ; cas                                            ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 218        ; 4        ; we                                             ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 224        ; 4        ; dqm[0]                                         ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 226        ; 4        ; dq[7]                                          ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 240        ; 4        ; dq[6]                                          ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 242        ; 4        ; dq[5]                                          ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 245        ; 5        ; dq[4]                                          ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 247        ; 5        ; dq[3]                                          ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 244        ; 5        ; dq[2]                                          ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 246        ; 5        ; dq[1]                                          ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 80       ; 301        ; 5        ; dq[0]                                          ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 303        ; 5        ; led[7]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 300        ; 5        ; led[6]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 83       ; 302        ; 5        ; led[5]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 309        ; 5        ; led[4]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 308        ; 5        ; led[3]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 311        ; 5        ; led[2]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 310        ; 5        ; led[1]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 320        ; 6        ; led[0]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 90       ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 91       ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 102      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 113      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 114      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 115      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 116      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 117      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 118      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 119      ; 448        ; 7        ; cs                                             ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 122      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 123      ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 124      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 126      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 127      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 130      ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 133      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 134      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 100.0 MHz                                                           ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 20.0 MHz                                                            ;
; Nominal VCO frequency         ; 440.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 284 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 68.19 MHz                                                           ;
; Freq max lock                 ; 147.78 MHz                                                          ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 22                                                                  ;
; N value                       ; 5                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 24                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk                                                                 ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 22   ; 25  ; 88.0 MHz         ; 0 (0 ps)    ; 9.00 (284 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; osc         ; Incomplete set of assignments ;
; cs          ; Incomplete set of assignments ;
; ras         ; Incomplete set of assignments ;
; cas         ; Incomplete set of assignments ;
; we          ; Incomplete set of assignments ;
; ba[0]       ; Incomplete set of assignments ;
; ba[1]       ; Incomplete set of assignments ;
; dqm[0]      ; Incomplete set of assignments ;
; dqm[1]      ; Incomplete set of assignments ;
; address[0]  ; Incomplete set of assignments ;
; address[1]  ; Incomplete set of assignments ;
; address[2]  ; Incomplete set of assignments ;
; address[3]  ; Incomplete set of assignments ;
; address[4]  ; Incomplete set of assignments ;
; address[5]  ; Incomplete set of assignments ;
; address[6]  ; Incomplete set of assignments ;
; address[7]  ; Incomplete set of assignments ;
; address[8]  ; Incomplete set of assignments ;
; address[9]  ; Incomplete set of assignments ;
; address[10] ; Incomplete set of assignments ;
; address[11] ; Incomplete set of assignments ;
; led[0]      ; Incomplete set of assignments ;
; led[1]      ; Incomplete set of assignments ;
; led[2]      ; Incomplete set of assignments ;
; led[3]      ; Incomplete set of assignments ;
; led[4]      ; Incomplete set of assignments ;
; led[5]      ; Incomplete set of assignments ;
; led[6]      ; Incomplete set of assignments ;
; led[7]      ; Incomplete set of assignments ;
; dq[0]       ; Incomplete set of assignments ;
; dq[1]       ; Incomplete set of assignments ;
; dq[2]       ; Incomplete set of assignments ;
; dq[3]       ; Incomplete set of assignments ;
; dq[4]       ; Incomplete set of assignments ;
; dq[5]       ; Incomplete set of assignments ;
; dq[6]       ; Incomplete set of assignments ;
; dq[7]       ; Incomplete set of assignments ;
; dq[8]       ; Incomplete set of assignments ;
; dq[9]       ; Incomplete set of assignments ;
; dq[10]      ; Incomplete set of assignments ;
; dq[11]      ; Incomplete set of assignments ;
; dq[12]      ; Incomplete set of assignments ;
; dq[13]      ; Incomplete set of assignments ;
; dq[14]      ; Incomplete set of assignments ;
; dq[15]      ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; cs          ; Missing location assignment   ;
+-------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                   ; Entity Name               ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |sdram_test                                           ; 6051 (420)  ; 4732 (280)                ; 0 (0)         ; 8192        ; 2    ; 1          ; 0            ; 0       ; 0         ; 46   ; 0            ; 1319 (138)   ; 2144 (36)         ; 2588 (248)       ; 0          ; |sdram_test                                                                                                           ; sdram_test                ; work         ;
;    |altsyncram:arr_rd_rtl_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|altsyncram:arr_rd_rtl_0                                                                                   ; altsyncram                ; work         ;
;       |altsyncram_uag1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated                                                    ; altsyncram_uag1           ; work         ;
;    |altsyncram:arr_wr_rtl_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|altsyncram:arr_wr_rtl_0                                                                                   ; altsyncram                ; work         ;
;       |altsyncram_uag1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|altsyncram:arr_wr_rtl_0|altsyncram_uag1:auto_generated                                                    ; altsyncram_uag1           ; work         ;
;    |pll:pll_inst|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|pll:pll_inst                                                                                              ; pll                       ; work         ;
;       |altpll:altpll_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|pll:pll_inst|altpll:altpll_component                                                                      ; altpll                    ; work         ;
;          |pll_altpll:auto_generated|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |sdram_test|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                            ; pll_altpll                ; work         ;
;    |sdram_design:sdram_inst|                          ; 5633 (0)    ; 4452 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1181 (0)     ; 2108 (0)          ; 2344 (0)         ; 0          ; |sdram_test|sdram_design:sdram_inst                                                                                   ; sdram_design              ; sdram_design ;
;       |altera_avalon_mm_bridge:mm_bridge_0|           ; 119 (119)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 62 (62)           ; 55 (55)          ; 0          ; |sdram_test|sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0                                               ; altera_avalon_mm_bridge   ; sdram_design ;
;       |altera_reset_controller:rst_controller|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |sdram_test|sdram_design:sdram_inst|altera_reset_controller:rst_controller                                            ; altera_reset_controller   ; sdram_design ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1| ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |sdram_test|sdram_design:sdram_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1 ; altera_reset_synchronizer ; sdram_design ;
;       |sdram:mt48lc4m16a2_0|                          ; 5511 (5511) ; 4332 (4332)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1179 (1179)  ; 2044 (2044)       ; 2288 (2288)      ; 0          ; |sdram_test|sdram_design:sdram_inst|sdram:mt48lc4m16a2_0                                                              ; sdram                     ; sdram_design ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; osc         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ras         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cas         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; we          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ba[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ba[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dq[0]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[1]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[2]       ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dq[3]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[4]       ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[5]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dq[6]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dq[7]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dq[8]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dq[9]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dq[10]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[11]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[12]      ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dq[13]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[14]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dq[15]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; dq[0]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[0]~feeder  ; 0                 ; 6       ;
; dq[1]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[1]         ; 0                 ; 6       ;
; dq[2]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[2]~feeder  ; 1                 ; 6       ;
; dq[3]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[3]~feeder  ; 0                 ; 6       ;
; dq[4]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[4]~feeder  ; 0                 ; 6       ;
; dq[5]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[5]         ; 1                 ; 6       ;
; dq[6]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[6]         ; 0                 ; 6       ;
; dq[7]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[7]         ; 0                 ; 6       ;
; dq[8]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[8]~feeder  ; 0                 ; 6       ;
; dq[9]                                                                     ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[9]         ; 0                 ; 6       ;
; dq[10]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[10]~feeder ; 0                 ; 6       ;
; dq[11]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[11]~feeder ; 0                 ; 6       ;
; dq[12]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[12]~feeder ; 1                 ; 6       ;
; dq[13]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[13]~feeder ; 0                 ; 6       ;
; dq[14]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[14]        ; 0                 ; 6       ;
; dq[15]                                                                    ;                   ;         ;
;      - sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[15]~feeder ; 0                 ; 6       ;
; clk                                                                       ;                   ;         ;
+---------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                              ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Equal14~0                                                                                                                                         ; LCCOMB_X62_Y17_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Equal14~1                                                                                                                                         ; LCCOMB_X62_Y17_N30 ; 66      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; Equal2~2                                                                                                                                          ; LCCOMB_X64_Y19_N12 ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Equal6~0                                                                                                                                          ; LCCOMB_X62_Y17_N22 ; 2       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; Equal8~0                                                                                                                                          ; LCCOMB_X61_Y15_N30 ; 15      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; LessThan1~16                                                                                                                                      ; LCCOMB_X63_Y18_N16 ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; WideOr4~0                                                                                                                                         ; LCCOMB_X62_Y17_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; addr[2]~0                                                                                                                                         ; LCCOMB_X61_Y15_N18 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; arr_rd~6                                                                                                                                          ; LCCOMB_X60_Y15_N10 ; 3       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; arr_rd~7                                                                                                                                          ; LCCOMB_X60_Y15_N12 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; bc_rd[8]~1                                                                                                                                        ; LCCOMB_X60_Y15_N22 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                               ; PIN_26             ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; nw[7]~28                                                                                                                                          ; LCCOMB_X61_Y14_N18 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                   ; PLL_1              ; 4735    ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rd_addr[1]~69                                                                                                                                     ; LCCOMB_X62_Y15_N24 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest                                                                       ; LCCOMB_X58_Y20_N20 ; 50      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                             ; LCCOMB_X58_Y20_N30 ; 49      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X58_Y15_N9      ; 117     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Equal3~1                                                                                             ; LCCOMB_X54_Y21_N18 ; 35      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Equal6~0                                                                                             ; LCCOMB_X54_Y21_N22 ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|LessThan3~16                                                                                         ; LCCOMB_X57_Y20_N24 ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|LessThan4~6                                                                                          ; LCCOMB_X57_Y23_N20 ; 42      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|WideNor0                                                                                             ; LCCOMB_X62_Y21_N14 ; 58      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|address[0]~4                                                                                         ; LCCOMB_X57_Y21_N4  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|bc[8]~3                                                                                              ; LCCOMB_X59_Y21_N2  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_ba[0]~0                                                                                         ; LCCOMB_X59_Y21_N20 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_wr[0]~1                                                                                         ; LCCOMB_X57_Y21_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|burst_length[0]~4                                                                                    ; LCCOMB_X56_Y20_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|cmd[1]~6                                                                                             ; LCCOMB_X58_Y19_N8  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|count_auto_ref[31]~37                                                                                ; LCCOMB_X54_Y21_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|i[8]~4                                                                                               ; LCCOMB_X57_Y21_N28 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|j[8]~27                                                                                              ; LCCOMB_X61_Y20_N28 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|row_count[22]~98                                                                                     ; LCCOMB_X60_Y21_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_readdata[0]~0                                                                                      ; LCCOMB_X61_Y20_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|st[0]~2                                                                                              ; LCCOMB_X59_Y21_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|st[10]                                                                                               ; FF_X47_Y19_N17     ; 24      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|st[3]                                                                                                ; FF_X46_Y19_N3      ; 48      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|sw                                                                                                   ; FF_X57_Y21_N15     ; 17      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|t_aref[24]~12                                                                                        ; LCCOMB_X59_Y26_N8  ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6820                                                                                         ; LCCOMB_X44_Y10_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6822                                                                                         ; LCCOMB_X32_Y10_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6824                                                                                         ; LCCOMB_X37_Y13_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6826                                                                                         ; LCCOMB_X36_Y17_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6828                                                                                         ; LCCOMB_X31_Y14_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6829                                                                                         ; LCCOMB_X27_Y22_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6830                                                                                         ; LCCOMB_X29_Y19_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6831                                                                                         ; LCCOMB_X36_Y17_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6833                                                                                         ; LCCOMB_X41_Y13_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6834                                                                                         ; LCCOMB_X41_Y13_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6835                                                                                         ; LCCOMB_X41_Y13_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6836                                                                                         ; LCCOMB_X41_Y13_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6838                                                                                         ; LCCOMB_X30_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6839                                                                                         ; LCCOMB_X31_Y14_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6840                                                                                         ; LCCOMB_X34_Y15_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6841                                                                                         ; LCCOMB_X36_Y17_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6843                                                                                         ; LCCOMB_X49_Y14_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6844                                                                                         ; LCCOMB_X39_Y24_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6845                                                                                         ; LCCOMB_X41_Y13_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6846                                                                                         ; LCCOMB_X52_Y15_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6848                                                                                         ; LCCOMB_X52_Y21_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6849                                                                                         ; LCCOMB_X52_Y16_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6850                                                                                         ; LCCOMB_X41_Y13_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6851                                                                                         ; LCCOMB_X30_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6853                                                                                         ; LCCOMB_X50_Y18_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6854                                                                                         ; LCCOMB_X50_Y18_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6855                                                                                         ; LCCOMB_X41_Y13_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6856                                                                                         ; LCCOMB_X51_Y15_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6858                                                                                         ; LCCOMB_X47_Y25_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6859                                                                                         ; LCCOMB_X49_Y9_N28  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6860                                                                                         ; LCCOMB_X41_Y13_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6861                                                                                         ; LCCOMB_X55_Y22_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6863                                                                                         ; LCCOMB_X51_Y17_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6864                                                                                         ; LCCOMB_X51_Y17_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6865                                                                                         ; LCCOMB_X41_Y13_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6866                                                                                         ; LCCOMB_X46_Y13_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6868                                                                                         ; LCCOMB_X36_Y20_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6869                                                                                         ; LCCOMB_X36_Y20_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6870                                                                                         ; LCCOMB_X35_Y13_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6871                                                                                         ; LCCOMB_X35_Y11_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6873                                                                                         ; LCCOMB_X51_Y17_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6874                                                                                         ; LCCOMB_X40_Y25_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6875                                                                                         ; LCCOMB_X40_Y15_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6876                                                                                         ; LCCOMB_X39_Y13_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6878                                                                                         ; LCCOMB_X41_Y23_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6879                                                                                         ; LCCOMB_X43_Y13_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6880                                                                                         ; LCCOMB_X41_Y13_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6881                                                                                         ; LCCOMB_X42_Y13_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6883                                                                                         ; LCCOMB_X49_Y21_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6884                                                                                         ; LCCOMB_X49_Y21_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6885                                                                                         ; LCCOMB_X41_Y13_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6886                                                                                         ; LCCOMB_X51_Y13_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6888                                                                                         ; LCCOMB_X36_Y17_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6889                                                                                         ; LCCOMB_X36_Y20_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6890                                                                                         ; LCCOMB_X36_Y18_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6891                                                                                         ; LCCOMB_X32_Y14_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6893                                                                                         ; LCCOMB_X45_Y24_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6894                                                                                         ; LCCOMB_X49_Y14_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6895                                                                                         ; LCCOMB_X40_Y15_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6896                                                                                         ; LCCOMB_X49_Y14_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6898                                                                                         ; LCCOMB_X44_Y10_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6899                                                                                         ; LCCOMB_X45_Y24_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6900                                                                                         ; LCCOMB_X41_Y13_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6901                                                                                         ; LCCOMB_X42_Y10_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6903                                                                                         ; LCCOMB_X42_Y29_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6905                                                                                         ; LCCOMB_X44_Y21_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6907                                                                                         ; LCCOMB_X41_Y21_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6909                                                                                         ; LCCOMB_X39_Y24_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6910                                                                                         ; LCCOMB_X29_Y14_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6911                                                                                         ; LCCOMB_X29_Y20_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6912                                                                                         ; LCCOMB_X41_Y21_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6913                                                                                         ; LCCOMB_X41_Y23_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6914                                                                                         ; LCCOMB_X44_Y21_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6915                                                                                         ; LCCOMB_X32_Y25_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6916                                                                                         ; LCCOMB_X41_Y21_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6917                                                                                         ; LCCOMB_X41_Y23_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6918                                                                                         ; LCCOMB_X32_Y25_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6919                                                                                         ; LCCOMB_X44_Y21_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6920                                                                                         ; LCCOMB_X41_Y21_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6921                                                                                         ; LCCOMB_X41_Y23_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6922                                                                                         ; LCCOMB_X44_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6923                                                                                         ; LCCOMB_X29_Y20_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6924                                                                                         ; LCCOMB_X41_Y21_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6925                                                                                         ; LCCOMB_X41_Y23_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6926                                                                                         ; LCCOMB_X55_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6927                                                                                         ; LCCOMB_X55_Y20_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6928                                                                                         ; LCCOMB_X41_Y21_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6929                                                                                         ; LCCOMB_X52_Y23_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6930                                                                                         ; LCCOMB_X51_Y17_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6931                                                                                         ; LCCOMB_X51_Y17_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6932                                                                                         ; LCCOMB_X41_Y21_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6933                                                                                         ; LCCOMB_X49_Y13_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6934                                                                                         ; LCCOMB_X49_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6935                                                                                         ; LCCOMB_X44_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6936                                                                                         ; LCCOMB_X41_Y21_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6937                                                                                         ; LCCOMB_X51_Y23_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6938                                                                                         ; LCCOMB_X49_Y23_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6939                                                                                         ; LCCOMB_X50_Y18_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6940                                                                                         ; LCCOMB_X51_Y24_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6941                                                                                         ; LCCOMB_X50_Y18_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6942                                                                                         ; LCCOMB_X44_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6943                                                                                         ; LCCOMB_X29_Y20_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6944                                                                                         ; LCCOMB_X41_Y21_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6945                                                                                         ; LCCOMB_X31_Y15_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6946                                                                                         ; LCCOMB_X44_Y21_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6947                                                                                         ; LCCOMB_X43_Y27_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6948                                                                                         ; LCCOMB_X41_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6949                                                                                         ; LCCOMB_X39_Y17_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6950                                                                                         ; LCCOMB_X41_Y25_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6951                                                                                         ; LCCOMB_X44_Y21_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6952                                                                                         ; LCCOMB_X41_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6953                                                                                         ; LCCOMB_X49_Y14_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6954                                                                                         ; LCCOMB_X36_Y17_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6955                                                                                         ; LCCOMB_X36_Y17_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6956                                                                                         ; LCCOMB_X36_Y17_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6957                                                                                         ; LCCOMB_X36_Y17_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6958                                                                                         ; LCCOMB_X49_Y21_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6959                                                                                         ; LCCOMB_X44_Y21_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6960                                                                                         ; LCCOMB_X45_Y24_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6961                                                                                         ; LCCOMB_X41_Y23_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6962                                                                                         ; LCCOMB_X44_Y21_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6963                                                                                         ; LCCOMB_X42_Y29_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6964                                                                                         ; LCCOMB_X41_Y21_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6965                                                                                         ; LCCOMB_X41_Y23_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6966                                                                                         ; LCCOMB_X43_Y28_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6967                                                                                         ; LCCOMB_X47_Y24_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6968                                                                                         ; LCCOMB_X45_Y24_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6969                                                                                         ; LCCOMB_X41_Y23_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6971                                                                                         ; LCCOMB_X30_Y21_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6972                                                                                         ; LCCOMB_X27_Y17_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6973                                                                                         ; LCCOMB_X32_Y19_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6974                                                                                         ; LCCOMB_X36_Y17_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6975                                                                                         ; LCCOMB_X30_Y21_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6976                                                                                         ; LCCOMB_X46_Y29_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6977                                                                                         ; LCCOMB_X47_Y23_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6978                                                                                         ; LCCOMB_X47_Y23_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6979                                                                                         ; LCCOMB_X36_Y20_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6980                                                                                         ; LCCOMB_X42_Y21_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6981                                                                                         ; LCCOMB_X39_Y27_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6982                                                                                         ; LCCOMB_X42_Y28_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6983                                                                                         ; LCCOMB_X49_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6984                                                                                         ; LCCOMB_X32_Y24_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6985                                                                                         ; LCCOMB_X39_Y26_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6986                                                                                         ; LCCOMB_X42_Y28_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6988                                                                                         ; LCCOMB_X56_Y18_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6989                                                                                         ; LCCOMB_X37_Y18_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6990                                                                                         ; LCCOMB_X51_Y17_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6991                                                                                         ; LCCOMB_X46_Y14_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6992                                                                                         ; LCCOMB_X29_Y22_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6993                                                                                         ; LCCOMB_X35_Y24_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6994                                                                                         ; LCCOMB_X36_Y20_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6995                                                                                         ; LCCOMB_X37_Y18_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6996                                                                                         ; LCCOMB_X40_Y14_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6997                                                                                         ; LCCOMB_X50_Y18_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6998                                                                                         ; LCCOMB_X40_Y14_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~6999                                                                                         ; LCCOMB_X49_Y14_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7000                                                                                         ; LCCOMB_X45_Y24_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7001                                                                                         ; LCCOMB_X36_Y17_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7002                                                                                         ; LCCOMB_X40_Y14_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7003                                                                                         ; LCCOMB_X45_Y24_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7005                                                                                         ; LCCOMB_X39_Y19_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7006                                                                                         ; LCCOMB_X44_Y21_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7007                                                                                         ; LCCOMB_X41_Y23_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7008                                                                                         ; LCCOMB_X39_Y19_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7009                                                                                         ; LCCOMB_X39_Y19_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7010                                                                                         ; LCCOMB_X43_Y22_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7011                                                                                         ; LCCOMB_X39_Y19_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7012                                                                                         ; LCCOMB_X39_Y19_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7013                                                                                         ; LCCOMB_X39_Y19_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7014                                                                                         ; LCCOMB_X39_Y19_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7015                                                                                         ; LCCOMB_X39_Y19_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7016                                                                                         ; LCCOMB_X39_Y19_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7017                                                                                         ; LCCOMB_X39_Y19_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7018                                                                                         ; LCCOMB_X49_Y21_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7019                                                                                         ; LCCOMB_X39_Y19_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7020                                                                                         ; LCCOMB_X39_Y19_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7022                                                                                         ; LCCOMB_X58_Y22_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7023                                                                                         ; LCCOMB_X30_Y21_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7024                                                                                         ; LCCOMB_X41_Y23_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7025                                                                                         ; LCCOMB_X32_Y22_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7026                                                                                         ; LCCOMB_X31_Y17_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7027                                                                                         ; LCCOMB_X52_Y18_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7028                                                                                         ; LCCOMB_X49_Y15_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7029                                                                                         ; LCCOMB_X49_Y21_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7030                                                                                         ; LCCOMB_X50_Y18_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7031                                                                                         ; LCCOMB_X40_Y14_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7032                                                                                         ; LCCOMB_X40_Y14_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7033                                                                                         ; LCCOMB_X45_Y15_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7034                                                                                         ; LCCOMB_X36_Y17_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7035                                                                                         ; LCCOMB_X41_Y23_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7036                                                                                         ; LCCOMB_X40_Y14_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7037                                                                                         ; LCCOMB_X45_Y24_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7039                                                                                         ; LCCOMB_X44_Y20_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7040                                                                                         ; LCCOMB_X50_Y17_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7041                                                                                         ; LCCOMB_X47_Y15_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7042                                                                                         ; LCCOMB_X45_Y15_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7043                                                                                         ; LCCOMB_X42_Y15_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7044                                                                                         ; LCCOMB_X38_Y18_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7045                                                                                         ; LCCOMB_X45_Y15_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7046                                                                                         ; LCCOMB_X36_Y17_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7047                                                                                         ; LCCOMB_X45_Y15_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7048                                                                                         ; LCCOMB_X36_Y20_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7049                                                                                         ; LCCOMB_X42_Y15_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7050                                                                                         ; LCCOMB_X36_Y20_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7051                                                                                         ; LCCOMB_X36_Y20_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7052                                                                                         ; LCCOMB_X49_Y21_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7053                                                                                         ; LCCOMB_X43_Y15_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7054                                                                                         ; LCCOMB_X44_Y14_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7056                                                                                         ; LCCOMB_X50_Y24_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7057                                                                                         ; LCCOMB_X39_Y18_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7058                                                                                         ; LCCOMB_X38_Y26_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7059                                                                                         ; LCCOMB_X38_Y26_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7060                                                                                         ; LCCOMB_X38_Y26_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7061                                                                                         ; LCCOMB_X38_Y26_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7062                                                                                         ; LCCOMB_X38_Y26_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7063                                                                                         ; LCCOMB_X38_Y26_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7064                                                                                         ; LCCOMB_X32_Y19_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7065                                                                                         ; LCCOMB_X49_Y25_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7066                                                                                         ; LCCOMB_X45_Y24_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7067                                                                                         ; LCCOMB_X45_Y24_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7068                                                                                         ; LCCOMB_X45_Y24_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7069                                                                                         ; LCCOMB_X40_Y19_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7070                                                                                         ; LCCOMB_X38_Y26_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7071                                                                                         ; LCCOMB_X41_Y29_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7073                                                                                         ; LCCOMB_X38_Y21_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7074                                                                                         ; LCCOMB_X38_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7075                                                                                         ; LCCOMB_X38_Y21_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7076                                                                                         ; LCCOMB_X51_Y23_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7077                                                                                         ; LCCOMB_X36_Y19_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7078                                                                                         ; LCCOMB_X38_Y21_N10 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7079                                                                                         ; LCCOMB_X38_Y21_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7080                                                                                         ; LCCOMB_X38_Y21_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7081                                                                                         ; LCCOMB_X47_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7082                                                                                         ; LCCOMB_X34_Y18_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7083                                                                                         ; LCCOMB_X38_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7084                                                                                         ; LCCOMB_X38_Y21_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7085                                                                                         ; LCCOMB_X38_Y21_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7086                                                                                         ; LCCOMB_X38_Y21_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7087                                                                                         ; LCCOMB_X38_Y21_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7088                                                                                         ; LCCOMB_X38_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7090                                                                                         ; LCCOMB_X43_Y25_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7091                                                                                         ; LCCOMB_X34_Y16_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7092                                                                                         ; LCCOMB_X34_Y15_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7093                                                                                         ; LCCOMB_X38_Y17_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7094                                                                                         ; LCCOMB_X52_Y20_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7095                                                                                         ; LCCOMB_X39_Y24_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7096                                                                                         ; LCCOMB_X50_Y18_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7097                                                                                         ; LCCOMB_X49_Y22_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7098                                                                                         ; LCCOMB_X41_Y23_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7099                                                                                         ; LCCOMB_X51_Y17_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7100                                                                                         ; LCCOMB_X39_Y17_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7101                                                                                         ; LCCOMB_X38_Y17_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7102                                                                                         ; LCCOMB_X49_Y21_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7103                                                                                         ; LCCOMB_X41_Y23_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7104                                                                                         ; LCCOMB_X38_Y17_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|wr_data~7105                                                                                         ; LCCOMB_X49_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; start_value[0]~8                                                                                                                                  ; LCCOMB_X60_Y15_N20 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; wr_addr[15]~68                                                                                                                                    ; LCCOMB_X61_Y14_N30 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; write~0                                                                                                                                           ; LCCOMB_X61_Y15_N12 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 4735    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector150~1 ; 519     ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector151~1 ; 519     ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector146~1 ; 519     ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector147~0 ; 519     ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector152~1 ; 510     ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|Selector153~1 ; 510     ;
+------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X53_Y13_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:arr_wr_rtl_0|altsyncram_uag1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X53_Y14_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 10,483 / 148,641 ( 7 % ) ;
; C16 interconnects     ; 207 / 5,382 ( 4 % )      ;
; C4 interconnects      ; 7,044 / 106,704 ( 7 % )  ;
; Direct links          ; 594 / 148,641 ( < 1 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )           ;
; Local interconnects   ; 1,813 / 49,760 ( 4 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )          ;
; R24 interconnects     ; 260 / 5,406 ( 5 % )      ;
; R4 interconnects      ; 8,210 / 147,764 ( 6 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.82) ; Number of LABs  (Total = 472) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 31                            ;
; 2                                           ; 21                            ;
; 3                                           ; 11                            ;
; 4                                           ; 5                             ;
; 5                                           ; 4                             ;
; 6                                           ; 5                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 6                             ;
; 12                                          ; 16                            ;
; 13                                          ; 37                            ;
; 14                                          ; 36                            ;
; 15                                          ; 75                            ;
; 16                                          ; 212                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 472) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 16                            ;
; 1 Clock                            ; 453                           ;
; 1 Clock enable                     ; 115                           ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 297                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.29) ; Number of LABs  (Total = 472) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 23                            ;
; 3                                            ; 8                             ;
; 4                                            ; 13                            ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 6                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 26                            ;
; 17                                           ; 13                            ;
; 18                                           ; 18                            ;
; 19                                           ; 10                            ;
; 20                                           ; 18                            ;
; 21                                           ; 25                            ;
; 22                                           ; 15                            ;
; 23                                           ; 22                            ;
; 24                                           ; 32                            ;
; 25                                           ; 31                            ;
; 26                                           ; 33                            ;
; 27                                           ; 37                            ;
; 28                                           ; 38                            ;
; 29                                           ; 22                            ;
; 30                                           ; 16                            ;
; 31                                           ; 6                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.80) ; Number of LABs  (Total = 472) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 54                            ;
; 2                                               ; 20                            ;
; 3                                               ; 16                            ;
; 4                                               ; 11                            ;
; 5                                               ; 13                            ;
; 6                                               ; 8                             ;
; 7                                               ; 18                            ;
; 8                                               ; 17                            ;
; 9                                               ; 30                            ;
; 10                                              ; 22                            ;
; 11                                              ; 32                            ;
; 12                                              ; 41                            ;
; 13                                              ; 58                            ;
; 14                                              ; 47                            ;
; 15                                              ; 44                            ;
; 16                                              ; 39                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.09) ; Number of LABs  (Total = 472) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 21                            ;
; 4                                            ; 7                             ;
; 5                                            ; 8                             ;
; 6                                            ; 16                            ;
; 7                                            ; 6                             ;
; 8                                            ; 15                            ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 9                             ;
; 12                                           ; 6                             ;
; 13                                           ; 8                             ;
; 14                                           ; 7                             ;
; 15                                           ; 6                             ;
; 16                                           ; 12                            ;
; 17                                           ; 8                             ;
; 18                                           ; 13                            ;
; 19                                           ; 15                            ;
; 20                                           ; 13                            ;
; 21                                           ; 16                            ;
; 22                                           ; 17                            ;
; 23                                           ; 8                             ;
; 24                                           ; 19                            ;
; 25                                           ; 19                            ;
; 26                                           ; 15                            ;
; 27                                           ; 17                            ;
; 28                                           ; 15                            ;
; 29                                           ; 15                            ;
; 30                                           ; 20                            ;
; 31                                           ; 31                            ;
; 32                                           ; 24                            ;
; 33                                           ; 26                            ;
; 34                                           ; 29                            ;
; 35                                           ; 9                             ;
; 36                                           ; 6                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 45           ; 45           ; 0            ; 0            ; 46        ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 17           ; 45           ; 0            ; 17           ; 0            ; 0            ; 45           ; 0            ; 46        ; 46        ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 46           ; 1            ; 1            ; 46           ; 46           ; 0         ; 1            ; 46           ; 46           ; 46           ; 46           ; 46           ; 1            ; 46           ; 46           ; 46           ; 46           ; 29           ; 1            ; 46           ; 29           ; 46           ; 46           ; 1            ; 46           ; 0         ; 0         ; 0         ; 46           ; 46           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; osc                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; cs                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ras                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; cas                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; we                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ba[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ba[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; address[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[8]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[9]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[10]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[11]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[12]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[13]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[14]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dq[15]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.3               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                  ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; i[3]                                                                             ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.257             ;
; i[1]                                                                             ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.257             ;
; i[5]                                                                             ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.234             ;
; i[7]                                                                             ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.234             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[13]     ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a13~porta_datain_reg0  ; 0.209             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[4]      ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a4~porta_datain_reg0   ; 0.185             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdata[14]     ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a14~porta_datain_reg0  ; 0.182             ;
; pass_all_banks[6]                                                                ; led[6]~reg0                                                                             ; 0.086             ;
; pass_all_banks[4]                                                                ; led[4]~reg0                                                                             ; 0.086             ;
; pass_all_banks[3]                                                                ; led[3]~reg0                                                                             ; 0.086             ;
; pass_all_banks[1]                                                                ; led[1]~reg0                                                                             ; 0.086             ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_row[2]                         ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|address[2]                                 ; 0.085             ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_row[1]                         ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|address[1]                                 ; 0.085             ;
; bc_rd[8]                                                                         ; bc_wr[4]                                                                                ; 0.085             ;
; st[1]                                                                            ; st[2]                                                                                   ; 0.085             ;
; st[2]                                                                            ; st[1]                                                                                   ; 0.085             ;
; arr_wr_rtl_0_bypass[28]                                                          ; writedata[11]                                                                           ; 0.077             ;
; wr_addr[22]                                                                      ; wr_addr[22]                                                                             ; 0.076             ;
; rd_addr[22]                                                                      ; rd_addr[22]                                                                             ; 0.076             ;
; arr_wr_rtl_0_bypass[22]                                                          ; writedata[5]                                                                            ; 0.076             ;
; arr_wr_rtl_0_bypass[23]                                                          ; writedata[6]                                                                            ; 0.076             ;
; arr_wr_rtl_0_bypass[25]                                                          ; writedata[8]                                                                            ; 0.076             ;
; arr_wr_rtl_0_bypass[29]                                                          ; writedata[12]                                                                           ; 0.076             ;
; arr_wr_rtl_0_bypass[30]                                                          ; writedata[13]                                                                           ; 0.076             ;
; bc_rd[3]                                                                         ; bc_wr[4]                                                                                ; 0.076             ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_col[8]                         ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|address[8]                                 ; 0.075             ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|buff_col[3]                         ; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|address[3]                                 ; 0.075             ;
; rd_addr[20]                                                                      ; addr[20]                                                                                ; 0.075             ;
; rd_addr[18]                                                                      ; addr[18]                                                                                ; 0.075             ;
; rd_addr[13]                                                                      ; addr[13]                                                                                ; 0.075             ;
; rd_addr[12]                                                                      ; addr[12]                                                                                ; 0.075             ;
; arr_wr_rtl_0_bypass[20]                                                          ; writedata[3]                                                                            ; 0.075             ;
; arr_wr_rtl_0_bypass[27]                                                          ; writedata[10]                                                                           ; 0.075             ;
; bc_wr[8]                                                                         ; bc_wr[4]                                                                                ; 0.075             ;
; arr_wr_rtl_0_bypass[17]                                                          ; writedata[0]                                                                            ; 0.074             ;
; arr_wr_rtl_0_bypass[18]                                                          ; writedata[1]                                                                            ; 0.074             ;
; arr_wr_rtl_0_bypass[19]                                                          ; writedata[2]                                                                            ; 0.074             ;
; arr_wr_rtl_0_bypass[21]                                                          ; writedata[4]                                                                            ; 0.074             ;
; arr_wr_rtl_0_bypass[26]                                                          ; writedata[9]                                                                            ; 0.074             ;
; arr_wr_rtl_0_bypass[31]                                                          ; writedata[14]                                                                           ; 0.074             ;
; arr_wr_rtl_0_bypass[32]                                                          ; writedata[15]                                                                           ; 0.074             ;
; bc_rd[4]                                                                         ; bc_wr[5]                                                                                ; 0.072             ;
; bc_rd[1]                                                                         ; bc_wr[2]                                                                                ; 0.072             ;
; bc_rd[2]                                                                         ; bc_wr[3]                                                                                ; 0.072             ;
; bc_wr[6]                                                                         ; bc_wr[7]                                                                                ; 0.067             ;
; bc_wr[5]                                                                         ; bc_wr[6]                                                                                ; 0.067             ;
; bc_wr[1]                                                                         ; bc_wr[2]                                                                                ; 0.067             ;
; bc_wr[2]                                                                         ; bc_wr[3]                                                                                ; 0.067             ;
; pass_all_banks[7]                                                                ; pass_all_banks[7]                                                                       ; 0.066             ;
; start_value[15]                                                                  ; start_value[15]                                                                         ; 0.066             ;
; nw[8]                                                                            ; nw[8]                                                                                   ; 0.066             ;
; nr[8]                                                                            ; nr[8]                                                                                   ; 0.066             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|rsp_readdatavalid    ; altsyncram:arr_rd_rtl_0|altsyncram_uag1:auto_generated|ram_block1a0~porta_we_reg        ; 0.066             ;
; bc_rd[0]                                                                         ; bc_rd[1]                                                                                ; 0.052             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[20]   ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[20]             ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[18]   ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[18]             ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[14]   ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[14]             ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_address[13]   ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[13]             ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[14] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[14]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[13] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[13]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[12] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[12]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[11] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[11]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[10] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[10]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[7]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[7]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[6]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[6]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[5]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[5]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[4]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[4]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[3]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[3]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[1]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[1]            ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_writedata[0]  ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_writedata[0]            ; 0.036             ;
; wr_addr[21]                                                                      ; addr[21]                                                                                ; 0.036             ;
; wr_addr[17]                                                                      ; addr[17]                                                                                ; 0.036             ;
; wr_addr[15]                                                                      ; addr[15]                                                                                ; 0.036             ;
; wr_addr[6]                                                                       ; addr[6]                                                                                 ; 0.036             ;
; wr_addr[4]                                                                       ; addr[4]                                                                                 ; 0.036             ;
; wr_addr[10]                                                                      ; addr[10]                                                                                ; 0.036             ;
; wr_addr[1]                                                                       ; addr[1]                                                                                 ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_read          ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_read                    ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_write         ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_write                   ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_burstcount[7] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_burstcount[7]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_burstcount[1] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_burstcount[1]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_burstcount[2] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_burstcount[2]           ; 0.036             ;
; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|wr_reg_burstcount[3] ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_burstcount[3]           ; 0.036             ;
; sdram_design:sdram_inst|sdram:mt48lc4m16a2_0|s_waitrequest                       ; sdram_design:sdram_inst|altera_avalon_mm_bridge:mm_bridge_0|use_reg                     ; 0.022             ;
; bc_rd[7]                                                                         ; bc_wr[8]                                                                                ; 0.021             ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 85 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50SAE144C8G for design "sdram_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/user/Projects/ip/sdram_micron/avalon/test/db/pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 22, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/user/Projects/ip/sdram_micron/avalon/test/db/pll_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M50SAE144C8GES is compatible
    Info (176445): Device 10M40SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 17
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 19
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 128
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 130
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 46 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'sdram_design/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'sdram.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 22 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll_inst|altpll_component|auto_generated|pll1|clk[0] with master clock period: 11.000 found on PLL node: pll_inst|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   11.000          clk
    Info (332111):   12.500 pll_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/user/Projects/ip/sdram_micron/avalon/test/db/pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "osc~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/user/Projects/ip/sdram_micron/avalon/test/db/pll_altpll.v Line: 43
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 3.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file /home/user/Projects/ip/sdram_micron/avalon/test/output_files/sdram_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1719 megabytes
    Info: Processing ended: Tue Jan 24 18:38:16 2023
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:01:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/user/Projects/ip/sdram_micron/avalon/test/output_files/sdram_test.fit.smsg.


