# 采样开关

> 由于采样开关作为ADC与外部信号交互的部分，因此采样开关的速率决定了整个ADC的转换速率

### 单MOS开关

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512224835511.png" alt="image-20230512224835511" style="zoom: 67%;" />

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225048417.png" alt="image-20230512225048417" style="zoom:80%;" />

单MOS管存在导通电阻，会使输入信号与输出信号出现失真

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225427420.png" alt="image-20230512225427420" style="zoom:50%;" />

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225444718.png" alt="image-20230512225444718" style="zoom: 50%;" />

***

### 传输门结构(TG)

<img src="https://amr7t60jjh.feishu.cn/space/api/box/stream/download/asynccode/?code=YjU1MGQxMDZhNzIxMTE1NGE4ZWIwMjExMjA1ZTFmN2VfY2FLNWxmVjJCMXZCWDVRNTA5ajRnczNmcFh2bUVHcVJfVG9rZW46VWJLbmJOU3V0b2tCZDF4MlhKdmNtTVE4bmpiXzE2ODM5MDI3OTA6MTY4MzkwNjM5MF9WNA" alt="img" style="zoom: 80%;" />

PMOS传递高电压时导通电阻高

NMOS传递低电压时导通电阻高

将PMOS, NMOS并联起来   ——>   TG

虽然减小了误差，但是在输入电压的幅值较大时，导通电阻仍然会随电压改变而出现一些变化

***

### 自举开关

用MOS管以及TG做采样开关时存在的误差是由Vgs引起的

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225646398.png" alt="image-20230512225646398" style="zoom: 50%;" />



因此可以想一种办法，使MOS管Vgs保持不变。这样MOS管的导通电阻就不会由于Vin变化而变化。不可能直接往MOS管的栅源之间接一个电压源，但是可以想到，电容是储存电压的元件，只要给电容充上电，接到MOS管栅源两端，便可实现Vgs恒定。

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225944675.png" alt="image-20230512225944675" style="zoom: 33%;" />



下图中Cb为提供Vgs的电容，Cs为采样电容。此图为给电容充电时（保持）。

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512225927556.png" alt="image-20230512225927556" style="zoom:50%;" />



此图为电容放电提供Vgs时（采样）。

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512230143154.png" alt="image-20230512230143154" style="zoom:50%;" />

然后将其中的单刀单掷开关全部换成MOS管，再经过一系列的优化（[具体优化过程点这里](https://zhuanlan.zhihu.com/p/564837987)），就可以得到这样的电路



时钟信号为0，保持：

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512230306975.png" alt="image-20230512230306975" style="zoom: 50%;" />



时钟信号为1，采样：

<img src="C:\Users\caiyujie\AppData\Roaming\Typora\typora-user-images\image-20230512230411881.png" alt="image-20230512230411881" style="zoom:50%;" />