Fitter report for ozy_eval
Thu Nov 16 17:12:02 2006
Version 6.0 Build 178 04/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Fitter DSP Block Usage Summary
 21. DSP Block Details
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 16 17:12:01 2006    ;
; Quartus II Version                 ; 6.0 Build 178 04/27/2006 SJ Full Version ;
; Revision Name                      ; ozy_eval                                 ;
; Top-level Entity Name              ; ozy_nco                                  ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5Q208C7                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,667 / 4,608 ( 80 % )                   ;
; Total registers                    ; 2706                                     ;
; Total pins                         ; 55 / 142 ( 39 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 20,992 / 119,808 ( 18 % )                ;
; Embedded Multiplier 9-bit elements ; 12 / 26 ( 46 % )                         ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Option                                         ; Setting                        ; Default Value                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Device                                         ; EP2C5Q208C7                    ;                                ;
; Use smart compilation                          ; Off                            ; Off                            ;
; Router Timing Optimization Level               ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                    ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                           ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                    ; Off                            ; Off                            ;
; PowerPlay Power Optimization                   ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                             ; On                             ;
; Limit to One Fitting Attempt                   ; Off                            ; Off                            ;
; Final Placement Optimizations                  ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations    ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                              ; 1                              ;
; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                            ; Off                            ;
; Fitter Effort                                  ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
; Always Enable Input Buffers                    ; Off                            ; Off                            ;
+------------------------------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                    ;
+----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------------------------------------------------------------------------+------------------+
; Node                                               ; Action          ; Operation        ; Reason              ; Node Port ; Destination Node                                                                 ; Destination Port ;
+----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------------------------------------------------------------------------+------------------+
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|sum[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|sum[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[9]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[10]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[11]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[12]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[13]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[14]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|sum[15]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|sum[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|sum[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[9]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[10]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[11]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[12]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[13]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[14]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|sum[15]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ; DATAB            ;
+----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Data/HPSDR/trunk/N8VB/OZY_V1/OZY_Verilog_Test/MERC_NCO/ozy_eval.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,667 / 4,608 ( 80 % )    ;
;     -- Combinational with no register       ; 961                       ;
;     -- Register only                        ; 360                       ;
;     -- Combinational with a register        ; 2346                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 210                       ;
;     -- 3 input functions                    ; 1935                      ;
;     -- <=2 input functions                  ; 1162                      ;
;     -- Register only                        ; 360                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1293                      ;
;     -- arithmetic mode                      ; 2014                      ;
;                                             ;                           ;
; Total registers                             ; 2,706 / 4,608 ( 59 % )    ;
; Total LABs                                  ; 277 / 288 ( 96 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 55 / 142 ( 39 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 13 / 26 ( 50 % )          ;
; Total memory bits                           ; 20,992 / 119,808 ( 18 % ) ;
; Total RAM block bits                        ; 59,904 / 119,808 ( 50 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 26 ( 46 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 8 ( 38 % )            ;
; Maximum fan-out node                        ; ENC_CLK                   ;
; Maximum fan-out                             ; 2479                      ;
; Highest non-global fan-out signal           ; ENC_CLK                   ;
; Highest non-global fan-out                  ; 2479                      ;
; Total fan-out                               ; 18825                     ;
; Average fan-out                             ; 3.02                      ;
+---------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CS      ; 45    ; 1        ; 0            ; 2            ; 1           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[0]   ; 180   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[10]  ; 164   ; 2        ; 24           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[11]  ; 163   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[12]  ; 162   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[13]  ; 161   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[14]  ; 160   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[15]  ; 152   ; 3        ; 28           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[1]   ; 179   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[2]   ; 176   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[3]   ; 175   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[4]   ; 173   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[5]   ; 171   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[6]   ; 170   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[7]   ; 169   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[8]   ; 168   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[9]   ; 165   ; 2        ; 24           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ENC_CLK ; 150   ; 3        ; 28           ; 12           ; 2           ; 2479                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGA   ; 198   ; 2        ; 5            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGB   ; 197   ; 2        ; 5            ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGC   ; 5     ; 1        ; 0            ; 13           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FX2_CLK ; 23    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; IFCLK   ; 24    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SCK     ; 15    ; 1        ; 0            ; 11           ; 3           ; 72                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SI      ; 14    ; 1        ; 0            ; 11           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; EVALPIN39   ; 181   ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[0]       ; 56    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[10]      ; 206   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[11]      ; 205   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[12]      ; 203   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[13]      ; 201   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[14]      ; 200   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[15]      ; 199   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[1]       ; 57    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[2]       ; 58    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[3]       ; 59    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[4]       ; 60    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[5]       ; 61    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[6]       ; 63    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[7]       ; 64    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[8]       ; 208   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[9]       ; 207   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO1       ; 67    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO2       ; 68    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO3       ; 69    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO4       ; 70    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO5       ; 72    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO6       ; 74    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO7       ; 75    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; SO   ; 12    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 34 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 26 / 35 ( 74 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 37 ( 11 % )  ; 3.3V          ; --           ;
; 4        ; 15 / 36 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; SO                                        ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; SI                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; SCK                                       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; FX2_CLK                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 21         ; 1        ; IFCLK                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; SLRD                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 26         ; 1        ; SLWR                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 27         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; CS                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; FD[0]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 44         ; 4        ; FD[1]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; FD[2]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 46         ; 4        ; FD[3]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 47         ; 4        ; FD[4]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 48         ; 4        ; FD[5]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; FD[6]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 50         ; 4        ; FD[7]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GPIO1                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 53         ; 4        ; GPIO2                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 54         ; 4        ; GPIO3                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 57         ; 4        ; GPIO4                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GPIO5                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GPIO6                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 60         ; 4        ; GPIO7                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 63         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; *~LVDS41n/INIT_DONE~ / RESERVED           ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 87         ; 3        ; *~LVDS41p/nCEO~ / GND*                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 96         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 109        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 116        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 117        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 120        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; ENC_CLK                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; DA[15]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; DA[14]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; DA[13]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; DA[12]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; DA[11]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; DA[10]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; DA[9]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; DA[8]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 135        ; 2        ; DA[7]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 137        ; 2        ; DA[6]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 138        ; 2        ; DA[5]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; DA[4]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; DA[3]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 141        ; 2        ; DA[2]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; DA[1]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 145        ; 2        ; DA[0]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 146        ; 2        ; EVALPIN39                                 ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 147        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 154        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; FLAGB                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 159        ; 2        ; FLAGA                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 162        ; 2        ; FD[15]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 163        ; 2        ; FD[14]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 164        ; 2        ; FD[13]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; FD[12]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; FD[11]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 167        ; 2        ; FD[10]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 168        ; 2        ; FD[9]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 169        ; 2        ; FD[8]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; |ozy_nco                                     ; 3667 (55)   ; 3307 (39)         ; 2706 (51)    ; 20992       ; 13   ; 12           ; 0       ; 6         ; 55   ; 0            ; 961 (4)      ; 360 (0)           ; 2346 (35)        ; |ozy_nco                                                                                                                           ;
;    |RXMUX:I_MUX|                             ; 32 (0)      ; 32 (0)            ; 16 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 31 (0)           ; |ozy_nco|RXMUX:I_MUX                                                                                                               ;
;       |lpm_mux:lpm_mux_component|            ; 32 (0)      ; 32 (0)            ; 16 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 31 (0)           ; |ozy_nco|RXMUX:I_MUX|lpm_mux:lpm_mux_component                                                                                     ;
;          |mux_6me:auto_generated|            ; 32 (32)     ; 32 (32)           ; 16 (16)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |ozy_nco|RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated                                                              ;
;    |RXMUX:Q_MUX|                             ; 32 (0)      ; 32 (0)            ; 16 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 18 (0)           ; |ozy_nco|RXMUX:Q_MUX                                                                                                               ;
;       |lpm_mux:lpm_mux_component|            ; 32 (0)      ; 32 (0)            ; 16 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 18 (0)           ; |ozy_nco|RXMUX:Q_MUX|lpm_mux:lpm_mux_component                                                                                     ;
;          |mux_6me:auto_generated|            ; 32 (32)     ; 32 (32)           ; 16 (16)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |ozy_nco|RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated                                                              ;
;    |RegisterX:freqsetreg|                    ; 33 (33)     ; 1 (1)             ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |ozy_nco|RegisterX:freqsetreg                                                                                                      ;
;    |RegisterX:optionreg|                     ; 35 (35)     ; 3 (3)             ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 5 (5)            ; |ozy_nco|RegisterX:optionreg                                                                                                       ;
;    |SPI_REGS:spi_regs|                       ; 92 (92)     ; 85 (85)           ; 74 (74)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 70 (70)          ; |ozy_nco|SPI_REGS:spi_regs                                                                                                         ;
;    |cic_decim:cic_i|                         ; 572 (572)   ; 572 (572)         ; 544 (544)    ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 544 (544)        ; |ozy_nco|cic_decim:cic_i                                                                                                           ;
;    |cic_decim:cic_q|                         ; 584 (584)   ; 584 (584)         ; 552 (552)    ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 553 (553)        ; |ozy_nco|cic_decim:cic_q                                                                                                           ;
;    |cordic:rx_cordic|                        ; 999 (34)    ; 999 (34)          ; 610 (32)     ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 388 (1)      ; 0 (0)             ; 611 (33)         ; |ozy_nco|cordic:rx_cordic                                                                                                          ;
;       |cordic_stage:cordic_stage0|           ; 55 (55)     ; 55 (55)           ; 50 (50)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (50)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage0                                                                               ;
;       |cordic_stage:cordic_stage10|          ; 70 (70)     ; 70 (70)           ; 37 (37)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 37 (37)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage10                                                                              ;
;       |cordic_stage:cordic_stage11|          ; 50 (50)     ; 50 (50)           ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 32 (32)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage11                                                                              ;
;       |cordic_stage:cordic_stage1|           ; 112 (112)   ; 112 (112)         ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage1                                                                               ;
;       |cordic_stage:cordic_stage2|           ; 85 (85)     ; 85 (85)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage2                                                                               ;
;       |cordic_stage:cordic_stage3|           ; 83 (83)     ; 83 (83)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage3                                                                               ;
;       |cordic_stage:cordic_stage4|           ; 81 (81)     ; 81 (81)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage4                                                                               ;
;       |cordic_stage:cordic_stage5|           ; 107 (107)   ; 107 (107)         ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage5                                                                               ;
;       |cordic_stage:cordic_stage6|           ; 77 (77)     ; 77 (77)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage6                                                                               ;
;       |cordic_stage:cordic_stage7|           ; 75 (75)     ; 75 (75)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage7                                                                               ;
;       |cordic_stage:cordic_stage8|           ; 73 (73)     ; 73 (73)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage8                                                                               ;
;       |cordic_stage:cordic_stage9|           ; 97 (97)     ; 97 (97)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage9                                                                               ;
;    |halfband_decim:hb_i2|                    ; 168 (56)    ; 135 (54)          ; 86 (21)      ; 768         ; 3    ; 2            ; 0       ; 1         ; 0    ; 0            ; 64 (30)      ; 33 (2)            ; 71 (24)          ; |ozy_nco|halfband_decim:hb_i2                                                                                                      ;
;       |acc:acc|                              ; 34 (34)     ; 34 (34)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |ozy_nco|halfband_decim:hb_i2|acc:acc                                                                                              ;
;       |coeff_rom:coeff_rom|                  ; 13 (13)     ; 13 (13)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_i2|coeff_rom:coeff_rom                                                                                  ;
;       |mult:mult|                            ; 31 (31)     ; 0 (0)             ; 31 (31)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|mult:mult                                                                                            ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0                                                                             ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                    ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16:ram16_odd                                                                                      ;
;          |altsyncram:ram_array_rtl_5|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5                                                           ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated                            ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16_2sum:ram16_even                                                                                ;
;          |altsyncram:ram_array__dual_rtl_12| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12                                              ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated               ;
;          |altsyncram:ram_array_rtl_13|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13                                                    ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated                     ;
;    |halfband_decim:hb_i3|                    ; 167 (55)    ; 134 (53)          ; 86 (21)      ; 768         ; 3    ; 2            ; 0       ; 1         ; 0    ; 0            ; 64 (30)      ; 33 (2)            ; 70 (23)          ; |ozy_nco|halfband_decim:hb_i3                                                                                                      ;
;       |acc:acc|                              ; 34 (34)     ; 34 (34)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |ozy_nco|halfband_decim:hb_i3|acc:acc                                                                                              ;
;       |coeff_rom:coeff_rom|                  ; 13 (13)     ; 13 (13)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_i3|coeff_rom:coeff_rom                                                                                  ;
;       |mult:mult|                            ; 31 (31)     ; 0 (0)             ; 31 (31)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|mult:mult                                                                                            ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0                                                                             ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                    ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16:ram16_odd                                                                                      ;
;          |altsyncram:ram_array_rtl_1|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1                                                           ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated                            ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16_2sum:ram16_even                                                                                ;
;          |altsyncram:ram_array__dual_rtl_6|  ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6                                               ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated                ;
;          |altsyncram:ram_array_rtl_7|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7                                                     ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated                      ;
;    |halfband_decim:hb_i|                     ; 168 (56)    ; 134 (53)          ; 86 (21)      ; 768         ; 3    ; 2            ; 0       ; 1         ; 0    ; 0            ; 64 (30)      ; 33 (2)            ; 71 (24)          ; |ozy_nco|halfband_decim:hb_i                                                                                                       ;
;       |acc:acc|                              ; 34 (34)     ; 34 (34)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |ozy_nco|halfband_decim:hb_i|acc:acc                                                                                               ;
;       |coeff_rom:coeff_rom|                  ; 13 (13)     ; 13 (13)           ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_i|coeff_rom:coeff_rom                                                                                   ;
;       |mult:mult|                            ; 31 (31)     ; 0 (0)             ; 31 (31)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|mult:mult                                                                                             ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|mult:mult|lpm_mult:Mult0                                                                              ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                     ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16:ram16_odd                                                                                       ;
;          |altsyncram:ram_array_rtl_11|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11                                                           ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated                            ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16_2sum:ram16_even                                                                                 ;
;          |altsyncram:ram_array__dual_rtl_16| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16                                               ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated                ;
;          |altsyncram:ram_array_rtl_17|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17                                                     ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated                      ;
;    |halfband_decim:hb_q2|                    ; 198 (84)    ; 146 (77)          ; 107 (27)     ; 768         ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 90 (56)      ; 33 (1)            ; 75 (27)          ; |ozy_nco|halfband_decim:hb_q2                                                                                                      ;
;       |acc:acc|                              ; 35 (35)     ; 35 (35)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |ozy_nco|halfband_decim:hb_q2|acc:acc                                                                                              ;
;       |coeff_rom:coeff_rom|                  ; 14 (14)     ; 0 (0)             ; 14 (14)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_q2|coeff_rom:coeff_rom                                                                                  ;
;       |mult:mult|                            ; 32 (32)     ; 0 (0)             ; 32 (32)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |ozy_nco|halfband_decim:hb_q2|mult:mult                                                                                            ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0                                                                             ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                    ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16:ram16_odd                                                                                      ;
;          |altsyncram:ram_array_rtl_2|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2                                                           ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated                            ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16_2sum:ram16_even                                                                                ;
;          |altsyncram:ram_array__dual_rtl_9|  ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9                                               ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated                ;
;          |altsyncram:ram_array_rtl_10|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10                                                    ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated                     ;
;    |halfband_decim:hb_q3|                    ; 198 (84)    ; 147 (78)          ; 107 (27)     ; 768         ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 90 (56)      ; 33 (1)            ; 75 (27)          ; |ozy_nco|halfband_decim:hb_q3                                                                                                      ;
;       |acc:acc|                              ; 35 (35)     ; 35 (35)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |ozy_nco|halfband_decim:hb_q3|acc:acc                                                                                              ;
;       |coeff_rom:coeff_rom|                  ; 14 (14)     ; 0 (0)             ; 14 (14)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_q3|coeff_rom:coeff_rom                                                                                  ;
;       |mult:mult|                            ; 32 (32)     ; 0 (0)             ; 32 (32)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |ozy_nco|halfband_decim:hb_q3|mult:mult                                                                                            ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0                                                                             ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                    ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16:ram16_odd                                                                                      ;
;          |altsyncram:ram_array_rtl_0|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0                                                           ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated                            ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16_2sum:ram16_even                                                                                ;
;          |altsyncram:ram_array__dual_rtl_3|  ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3                                               ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated                ;
;          |altsyncram:ram_array_rtl_4|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4                                                     ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated                      ;
;    |halfband_decim:hb_q|                     ; 198 (84)    ; 146 (77)          ; 107 (27)     ; 768         ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 90 (56)      ; 33 (1)            ; 75 (27)          ; |ozy_nco|halfband_decim:hb_q                                                                                                       ;
;       |acc:acc|                              ; 35 (35)     ; 35 (35)           ; 34 (34)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |ozy_nco|halfband_decim:hb_q|acc:acc                                                                                               ;
;       |coeff_rom:coeff_rom|                  ; 14 (14)     ; 0 (0)             ; 14 (14)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |ozy_nco|halfband_decim:hb_q|coeff_rom:coeff_rom                                                                                   ;
;       |mult:mult|                            ; 32 (32)     ; 0 (0)             ; 32 (32)      ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |ozy_nco|halfband_decim:hb_q|mult:mult                                                                                             ;
;          |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|mult:mult|lpm_mult:Mult0                                                                              ;
;             |mult_5o01:auto_generated|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated                                                     ;
;       |ram16:ram16_odd|                      ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16:ram16_odd                                                                                       ;
;          |altsyncram:ram_array_rtl_8|        ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8                                                            ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated                             ;
;       |ram16_2sum:ram16_even|                ; 34 (34)     ; 34 (34)           ; 0 (0)        ; 512         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16_2sum:ram16_even                                                                                 ;
;          |altsyncram:ram_array__dual_rtl_14| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14                                               ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated                ;
;          |altsyncram:ram_array_rtl_15|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15                                                     ;
;             |altsyncram_7pi1:auto_generated| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated                      ;
;    |phase_accumulator:rx_phase_accumulator|  ; 32 (32)     ; 32 (32)           ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ozy_nco|phase_accumulator:rx_phase_accumulator                                                                                    ;
;    |tx_fifo:tx_fifo_i|                       ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_i                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_ncb1:auto_generated|        ; 91 (29)     ; 43 (21)           ; 84 (22)      ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 48 (20)           ; 36 (14)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_4e8:ws_dgrp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp                           ;
;                |dffpipe_ve9:dffpipe15|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15     ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_ue9:dffpipe10|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10     ;
;             |altsyncram_bb11:fifo_ram|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram                             ;
;                |altsyncram_lve1:altsyncram5| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5 ;
;    |tx_fifo:tx_fifo_q|                       ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_q                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_ncb1:auto_generated|        ; 91 (29)     ; 43 (21)           ; 84 (22)      ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 48 (20)           ; 36 (14)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_4e8:ws_dgrp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp                           ;
;                |dffpipe_ve9:dffpipe15|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15     ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_ue9:dffpipe10|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10     ;
;             |altsyncram_bb11:fifo_ram|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram                             ;
;                |altsyncram_lve1:altsyncram5| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5 ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGB       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENC_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; FX2_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SCK         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SI          ; Input    ; 6             ; 6             ; --                    ; --  ;
; CS          ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[0]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[1]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[2]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[3]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[4]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[5]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[6]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[7]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[8]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[9]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[10]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[11]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[12]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[13]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[14]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[15]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; FD[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO1       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO2       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO3       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO4       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO5       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO6       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO7       ; Output   ; --            ; --            ; --                    ; --  ;
; EVALPIN39   ; Output   ; --            ; --            ; --                    ; --  ;
; SO          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLAGA                                                                                                                                         ;                   ;         ;
;      - GPIO5                                                                                                                                  ; 0                 ; 6       ;
; FLAGB                                                                                                                                         ;                   ;         ;
;      - GPIO6                                                                                                                                  ; 0                 ; 6       ;
;      - FD[8]~599                                                                                                                              ; 0                 ; 6       ;
;      - Selector1~85                                                                                                                           ; 0                 ; 6       ;
;      - Selector1~86                                                                                                                           ; 0                 ; 6       ;
; FLAGC                                                                                                                                         ;                   ;         ;
;      - GPIO7                                                                                                                                  ; 1                 ; 6       ;
; IFCLK                                                                                                                                         ;                   ;         ;
; ENC_CLK                                                                                                                                       ;                   ;         ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a0 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a2 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[9]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[8]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[7]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[6]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[5]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[4]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[3]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[2]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[1]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[0]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a0 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a1 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[9]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[8]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[7]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[6]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[5]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[4]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[3]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[2]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[1]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[0]                         ; 0                 ; 0       ;
;      - adc_go                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|start_d5                                                                                                          ; 0                 ; 0       ;
;      - clk_enable                                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[0]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[1]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[2]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[3]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[4]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[5]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[6]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|counter[7]                                                                                                             ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|parity_ff                              ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|parity_ff                              ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[3]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[7]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1]       ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[0]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[0]                                                  ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[1]                                                  ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[1]                                                  ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[2]                                                  ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[2]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[3]                                                  ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[3]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[4]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[4]                                                  ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[5]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[5]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[6]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[6]                                                  ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[7]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[7]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[8]                                                  ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[8]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[9]                                                  ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[9]                                                  ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[10]                                                 ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[10]                                                 ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[11]                                                 ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[11]                                                 ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[12]                                                 ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[12]                                                 ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[13]                                                 ; 0                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[13]                                                 ; 0                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[14]                                                 ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[14]                                                 ; 1                 ; 0       ;
;      - RXMUX:I_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[15]                                                 ; 1                 ; 0       ;
;      - RXMUX:Q_MUX|lpm_mux:lpm_mux_component|mux_6me:auto_generated|external_latency_ffsa[15]                                                 ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|start_d4                                                                                                          ; 0                 ; 0       ;
;      - reset_count[10]                                                                                                                        ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[8]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[9]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[0]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[2]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[4]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[6]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[7]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[3]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[1]                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[5]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[8]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[9]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[0]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[2]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[4]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[6]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[7]                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[3]                                                ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[1]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[5]                                                ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][28]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[1]                                                                                   ; 0                 ; 0       ;
;      - ADC[0]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[0]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[0]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][28]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[1]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][29]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[2]                                                                                   ; 0                 ; 0       ;
;      - ADC[1]                                                                                                                                 ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[1]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[1]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][29]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[2]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][30]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[3]                                                                                   ; 0                 ; 0       ;
;      - ADC[2]                                                                                                                                 ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[2]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[2]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][30]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[3]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][31]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[4]                                                                                   ; 0                 ; 0       ;
;      - ADC[3]                                                                                                                                 ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[3]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[3]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][31]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[4]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][32]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[5]                                                                                   ; 0                 ; 0       ;
;      - ADC[4]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[4]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[4]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][32]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[5]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][33]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[6]                                                                                   ; 0                 ; 0       ;
;      - ADC[5]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[5]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[5]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][33]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[6]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][34]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[7]                                                                                   ; 0                 ; 0       ;
;      - ADC[6]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[6]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[6]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][34]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[7]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][35]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[8]                                                                                   ; 0                 ; 0       ;
;      - ADC[7]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[7]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[7]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][35]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[8]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][36]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[9]                                                                                   ; 0                 ; 0       ;
;      - ADC[8]                                                                                                                                 ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[8]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[8]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][36]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[9]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][37]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[10]                                                                                  ; 0                 ; 0       ;
;      - ADC[9]                                                                                                                                 ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[9]                                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[9]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][37]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[10]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][38]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[11]                                                                                  ; 0                 ; 0       ;
;      - ADC[10]                                                                                                                                ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[10]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[10]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][38]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[11]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][39]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[12]                                                                                  ; 0                 ; 0       ;
;      - ADC[11]                                                                                                                                ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[11]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[11]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][39]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[12]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][40]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[13]                                                                                  ; 0                 ; 0       ;
;      - ADC[12]                                                                                                                                ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[12]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[12]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][40]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[13]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][41]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[14]                                                                                  ; 0                 ; 0       ;
;      - ADC[13]                                                                                                                                ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[13]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[13]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][41]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[14]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][42]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[15]                                                                                  ; 0                 ; 0       ;
;      - ADC[14]                                                                                                                                ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[14]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[14]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][42]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[15]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[3][43]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[16]                                                                                  ; 0                 ; 0       ;
;      - ADC[15]                                                                                                                                ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|data_out[15]                                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|data_out[15]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[3][43]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[16]                                                                                  ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|start_d3                                                                                                          ; 0                 ; 0       ;
;      - reset_count[9]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[8]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[7]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[6]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[5]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[4]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[3]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[2]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[0]                                                                                                                         ; 1                 ; 0       ;
;      - reset_count[1]                                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][28]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][27]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][27]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][26]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][25]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][24]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][23]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][22]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][21]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][20]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][19]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][18]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][18]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][17]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][16]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][16]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][15]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][14]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][14]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][13]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][13]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][12]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][12]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][11]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][11]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][10]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][10]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][9]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][9]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][8]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][8]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][7]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][7]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][6]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][6]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][5]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][5]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][4]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][3]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][3]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][2]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][1]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][1]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][0]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][0]                                                                                                         ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|PHout[14]                                                                                 ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[0]                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[33]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[32]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[31]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[30]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[29]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[28]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[27]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[26]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[25]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[24]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[23]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[22]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[21]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[20]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[19]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[18]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[17]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[16]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[15]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a0                            ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[14]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[0]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[1]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[2]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[3]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[4]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[5]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[6]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[7]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[8]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[9]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[10]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[11]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[12]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|acc:acc|sum[13]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[33]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[32]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[31]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[30]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[29]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[28]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[27]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[26]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[25]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[24]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[23]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[22]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[21]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[20]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[19]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[18]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[17]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[16]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[15]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[14]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[0]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[1]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[2]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[3]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[4]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[5]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[6]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[7]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[8]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[9]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[10]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[11]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[12]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|acc:acc|sum[13]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][28]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][27]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][27]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][26]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][25]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][24]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][23]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][22]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][21]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][20]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][19]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][18]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][18]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][17]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][16]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][16]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][15]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][14]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][14]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][13]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][13]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][12]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][12]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][11]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][11]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][10]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][10]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][9]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][9]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][8]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][8]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][7]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][7]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][6]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][6]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][5]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][5]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][4]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][3]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][3]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][2]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][2]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][1]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][1]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][0]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][0]                                                                                                         ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[0]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][29]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[2]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][29]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[2]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][30]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][30]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[3]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][30]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][30]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[3]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][31]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][31]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[4]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][31]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][31]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[4]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][32]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[5]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][32]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[5]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][33]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[17]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[6]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][33]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[17]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[6]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][34]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[7]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][34]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[7]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][35]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[8]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][35]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[8]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][36]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][36]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[9]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][36]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[9]                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][37]                                                                                                        ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[10]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][37]                                                                                                        ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[10]                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][38]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][38]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][39]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][39]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][40]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][40]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][41]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][41]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][42]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][42]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][42]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][42]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[3][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[2][43]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[3][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[2][43]                                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|start_d2                                                                                                          ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][28]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][27]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][27]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][26]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][25]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][24]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][23]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][22]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][21]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][20]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][19]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][18]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][18]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][17]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][16]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][16]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][15]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][14]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][14]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][13]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][13]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][12]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][12]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][11]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][11]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][10]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][10]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][9]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][9]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][8]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][8]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][7]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][7]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][6]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][6]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][5]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][5]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][4]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][4]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][3]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][3]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][2]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][2]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][1]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][1]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][0]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][0]                                                                                                         ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[14]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[13]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[11]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[10]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[9]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[2]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[1]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|store_odd                                                                                                         ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|start_d5                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[15]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|base_addr[0]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|base_addr[1]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|base_addr[2]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|base_addr[3]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[30]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[29]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[28]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[27]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[26]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[25]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[24]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[23]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[22]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[21]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[20]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[19]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[18]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[17]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[16]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[15]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[14]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[13]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[12]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[11]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[10]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[9]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[8]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[7]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[6]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[5]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[4]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[3]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[2]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[1]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|product[0]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|enable_out                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[14]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[13]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[12]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[11]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[10]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[9]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[8]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[7]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[6]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[5]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[4]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[3]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[2]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[1]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|data_out[0]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[15]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[30]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[29]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[28]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[27]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[26]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[25]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[24]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[23]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[22]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[21]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[20]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[19]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[18]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[17]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[16]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[15]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[14]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[13]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[12]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[11]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[10]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[9]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[8]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[7]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[6]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[5]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[4]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[3]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[2]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[1]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|product[0]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[14]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[13]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[12]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[11]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[10]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[9]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[8]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[7]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[6]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[5]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[4]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[3]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[2]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[1]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|data_out[0]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][28]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][28]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][27]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][27]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][26]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][25]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][25]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][24]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][24]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][23]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][22]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][22]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][21]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][21]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][20]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][19]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][18]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][18]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][17]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][17]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][16]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][16]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][15]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][14]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][14]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][13]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][13]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][12]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][12]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][11]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][11]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][10]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][10]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][9]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][9]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][8]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][8]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][7]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][7]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][6]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][6]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][5]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][5]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][4]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][3]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][3]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][2]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][1]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][1]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][0]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][0]                                                                                                         ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][29]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][29]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][30]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][30]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][30]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][30]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][31]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][31]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][31]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][31]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][32]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][32]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][32]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][33]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][33]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][33]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][34]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][34]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][34]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][35]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][35]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][36]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][36]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][36]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][37]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][37]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][37]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][38]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][38]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][38]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][38]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][39]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][39]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][39]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][39]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][40]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][40]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][40]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][40]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][41]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][41]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][41]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][42]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][42]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][42]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][42]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[2][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[1][43]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[2][43]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[1][43]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|start_d1                                                                                                          ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][28]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][28]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][27]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][27]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][26]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][25]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][24]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][23]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][23]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][22]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][21]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][20]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][20]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][19]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][18]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][18]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][17]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][16]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][16]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][15]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][14]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][14]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][13]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][13]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][12]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][12]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][11]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][11]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][10]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][10]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][9]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][9]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][8]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][8]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][7]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][7]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][6]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][6]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][5]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][5]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][4]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][3]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][3]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][2]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][1]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][1]                                                                                                         ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][0]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][0]                                                                                                         ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|start_d4                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[30]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[29]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[28]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[27]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[26]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[25]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[24]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[23]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[22]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[21]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[20]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[19]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[18]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[17]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[16]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[15]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a0                            ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[14]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[33]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[32]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[31]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[0]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[1]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[2]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[3]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[4]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[5]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[6]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[7]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[8]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[9]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[10]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[11]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[12]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|acc:acc|sum[13]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult_en                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[30]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[29]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[28]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[27]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[26]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[25]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[24]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[23]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[22]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[21]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[20]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[19]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[18]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[17]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[16]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[15]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[14]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[33]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[32]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[31]                                                                                                   ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[0]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[1]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[2]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[3]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[4]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[5]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[6]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[7]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[8]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[9]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[10]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[11]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[12]                                                                                                   ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|acc:acc|sum[13]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][28]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][27]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][27]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][26]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][25]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][24]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][23]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][22]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][21]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][20]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][19]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][18]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][18]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][17]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][16]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][16]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][15]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][14]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][14]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][13]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][13]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][12]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][12]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][11]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][11]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][10]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][10]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][9]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][9]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][8]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][8]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][7]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][7]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][6]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][6]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][5]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][5]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][4]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][3]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][3]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][2]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][1]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][1]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][0]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][0]                                                                                                         ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][29]                                                                                                        ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][29]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][30]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][30]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][30]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][30]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][31]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][31]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][31]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][31]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][32]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][32]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][33]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][33]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][34]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][34]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][35]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][35]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][36]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][36]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][37]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][37]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][38]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][38]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][39]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][39]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][40]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][40]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][41]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][41]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][42]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][42]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][42]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][42]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[1][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|pipeline[0][43]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[1][43]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|pipeline[0][43]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[28]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][27]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[27]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[26]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[25]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[24]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][23]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[23]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][22]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[22]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][21]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[21]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[20]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[19]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][18]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[18]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[17]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][16]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[16]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][15]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[15]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][14]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[14]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][13]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[13]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][12]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[12]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][11]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[11]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][10]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[10]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][9]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[9]                                                                                                             ; 1                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][8]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[8]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][7]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[7]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][6]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[6]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][5]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[5]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[4]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][3]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[3]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[2]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][1]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[1]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][0]                                                                                                   ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[0]                                                                                                             ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|start_d3                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|store_odd                                                                                                         ; 0                 ; 0       ;
;      - halfband_decim:hb_q|start_d5                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[15]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|base_addr[0]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|base_addr[1]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|base_addr[2]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|base_addr[3]                                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[30]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[29]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[28]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[27]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[26]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[25]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[24]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[23]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[22]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[21]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[20]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[19]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[18]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[17]                                                                                             ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[16]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[15]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[14]                                                                                             ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[13]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[12]                                                                                             ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[11]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[10]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[9]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[8]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[7]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[6]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[5]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[4]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[3]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[2]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[1]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|product[0]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|enable_out                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[14]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[13]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[12]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[11]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[10]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[9]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[8]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[7]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[6]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[5]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[4]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[3]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[2]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[1]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i|data_out[0]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult_en_pre                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[15]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[30]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[29]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[28]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[27]                                                                                             ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[26]                                                                                             ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[25]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[24]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[23]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[22]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[21]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[20]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[19]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[18]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[17]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[16]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[15]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[14]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[13]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[12]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[11]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[10]                                                                                             ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[9]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[8]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[7]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[6]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[5]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[4]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[3]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[2]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[1]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|product[0]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[14]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[13]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[12]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[11]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[10]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[9]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[8]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[7]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[6]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[5]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[4]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[3]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[2]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[1]                                                                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|data_out[0]                                                                                                        ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][28]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[28]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][27]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[27]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][26]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[26]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][25]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[25]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][24]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[24]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][23]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[23]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][22]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[22]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][21]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|sampler[21]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][20]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[20]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][19]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[19]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][18]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|sampler[18]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][17]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[17]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][16]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_q|sampler[16]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][15]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[15]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][14]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[14]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][13]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[13]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][12]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[12]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][11]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[11]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][10]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[10]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][9]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[9]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][8]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[8]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][7]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[7]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][6]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[6]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][5]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[5]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][4]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[4]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][3]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[3]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][2]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[2]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][1]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[1]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][0]                                                                                                   ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[0]                                                                                                             ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[29]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][29]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[29]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][30]                                                                                                  ; 1                 ; 0       ;
;      - cic_decim:cic_i|sampler[30]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][30]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[30]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][31]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[31]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][31]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[31]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[32]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][32]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[32]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[33]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][33]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[33]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[34]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][34]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[34]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[35]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][35]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[35]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[36]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][36]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[36]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[37]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][37]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[37]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[38]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][38]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[38]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[39]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][39]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[39]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[40]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][40]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[40]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[41]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][41]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[41]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][42]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[42]                                                                                                            ; 1                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][42]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[42]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|differentiator[0][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_i|sampler[43]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_q|differentiator[0][43]                                                                                                  ; 0                 ; 0       ;
;      - cic_decim:cic_q|sampler[43]                                                                                                            ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][13]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][12]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][11]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][10]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][9]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][8]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][7]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][6]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][5]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][4]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][3]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][2]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][1]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][0]                                                                                                       ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|start_d2                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q|start_d4                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[30]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[29]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[28]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[27]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[26]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[25]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[24]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[23]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[22]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[21]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[20]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[19]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[18]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[17]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[16]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[15]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a0                            ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[14]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[33]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[32]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[31]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[0]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[1]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[2]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[3]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[4]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[5]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[6]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[7]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[8]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[9]                                                                                                     ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[10]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[11]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[12]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|acc:acc|sum[13]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult_en                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[0]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[1]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[2]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[3]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[4]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[9]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[6]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[7]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[8]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[10]                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[11]                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[12]                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[13]                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q3|coeff_rom:coeff_rom|data[14]                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|phase[3]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|phase[0]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|phase[1]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|phase[2]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[30]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[29]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[28]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[27]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[26]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[25]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[24]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[23]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[22]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[21]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[20]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[19]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[18]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[17]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[16]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[15]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[14]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[33]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[32]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[31]                                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[0]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[1]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[2]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[3]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[4]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[5]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[6]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[7]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[8]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[9]                                                                                                     ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[10]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[11]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[12]                                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_q|acc:acc|sum[13]                                                                                                    ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][0]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][30]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][31]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][32]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][33]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][34]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][35]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][36]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][37]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][38]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][39]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][40]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][41]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][42]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[3][43]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[3][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][28]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][27]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][26]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][25]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][24]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][23]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][22]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][21]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][20]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][19]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][18]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][17]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][16]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][15]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][14]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][0]                                                                                                       ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[13]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[12]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|start_d1                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_i|start_d3                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_q|store_odd                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q|base_addr[0]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|base_addr[1]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|base_addr[2]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|base_addr[3]                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[30]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[29]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[28]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[27]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[26]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[25]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[24]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[23]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[22]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[21]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[20]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[19]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[18]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[17]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[16]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[15]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[14]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[13]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[12]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[11]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[10]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[9]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[8]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[7]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[6]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[5]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[4]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[3]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[2]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[1]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|product[0]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|enable_out                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|mult_en_pre                                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a0                      ; 1                 ; 0       ;
;      - halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a0                ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[30]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[29]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[28]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[27]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[26]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[25]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[24]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[23]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[22]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[21]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[20]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[19]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[18]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[17]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[16]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[15]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[14]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[13]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[12]                                                                                              ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[11]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[10]                                                                                              ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[9]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[8]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[7]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[6]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[5]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[4]                                                                                               ; 1                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[3]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[2]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[1]                                                                                               ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|product[0]                                                                                               ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][0]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][29]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[2][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[2][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][13]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][12]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][11]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][10]                                                                                                      ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][9]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][8]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][7]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][6]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][5]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][4]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][3]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][2]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][1]                                                                                                       ; 1                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][0]                                                                                                       ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[7]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[6]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[4]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[3]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[0]                                                                                    ; 1                 ; 0       ;
;      - halfband_decim:hb_i|start_d2                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult_en                                                                                                            ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[0]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[1]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[2]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[3]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[4]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[9]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[6]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[7]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[8]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[10]                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[11]                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[12]                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[13]                                                                                      ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|coeff_rom:coeff_rom|data[14]                                                                                      ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|phase[3]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|phase[0]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|phase[1]                                                                                                          ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|phase[2]                                                                                                          ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][0]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[1][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[1][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][0]                                                                                                       ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|start_d1                                                                                                           ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult_en_pre                                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a0                     ; 1                 ; 0       ;
;      - halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a0               ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][28]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][27]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][26]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][25]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][24]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][23]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][22]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][21]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][20]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][19]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][18]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][17]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][16]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][15]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][14]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][13]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][12]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][11]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][10]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][9]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][8]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][7]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][6]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][5]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][4]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][3]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][2]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][1]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][0]                                                                                                       ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][29]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][30]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][31]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][32]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][33]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][34]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][35]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][36]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][37]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][38]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][39]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][40]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][41]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][42]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_i|integrator[0][43]                                                                                                      ; 0                 ; 0       ;
;      - cic_decim:cic_q|integrator[0][43]                                                                                                      ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[0]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[1]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[2]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[3]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[4]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[9]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[6]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[7]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[8]                                                                                        ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[10]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[11]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[12]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[13]                                                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q|coeff_rom:coeff_rom|data[14]                                                                                       ; 1                 ; 0       ;
;      - halfband_decim:hb_i|phase[3]                                                                                                           ; 1                 ; 0       ;
;      - halfband_decim:hb_q|phase[0]                                                                                                           ; 1                 ; 0       ;
;      - halfband_decim:hb_q|phase[1]                                                                                                           ; 1                 ; 0       ;
;      - halfband_decim:hb_q|phase[2]                                                                                                           ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[10]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[9]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[8]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[7]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[5]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[4]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a0                      ; 0                 ; 0       ;
;      - halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a0                ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[14]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[13]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[8]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[2]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[7]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[6]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[4]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[3]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[0]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[14]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[13]                                                                                                          ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[12]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[11]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[10]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[9]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[8]                                                                                                           ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[7]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[6]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[5]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[4]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[3]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[2]                                                                                                           ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[1]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[0]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[16]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[15]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[14]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[13]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[12]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[11]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[10]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[9]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[8]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[7]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[6]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[5]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[4]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[3]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[2]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[1]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[0]                                                                                                            ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[30]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[29]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[28]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[27]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[26]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[25]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[24]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[23]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[22]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[21]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[20]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[19]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[18]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[17]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[16]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[31]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[15]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[14]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[13]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[12]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[11]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[10]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[9]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[8]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[7]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[6]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[5]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[4]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[3]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[2]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[1]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[0]                                                                                    ; 0                 ; 0       ;
;      - halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                       ; 0                 ; 0       ;
;      - halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                        ; 0                 ; 0       ;
;      - halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1                                                        ; 0                 ; 0       ;
; FX2_CLK                                                                                                                                       ;                   ;         ;
; SCK                                                                                                                                           ;                   ;         ;
;      - SPI_REGS:spi_regs|sRd                                                                                                                  ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[6]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[5]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[4]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[3]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[2]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[1]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[0]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[1]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[0]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[31]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[31]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[30]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[29]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[28]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[27]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[26]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[25]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[24]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[23]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[22]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[21]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[20]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[19]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[18]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[17]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[16]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[15]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[14]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[13]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[12]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[11]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[10]                                                                                                       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[9]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[8]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[7]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[6]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[4]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[3]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[2]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[1]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[5]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[0]                                                                                                        ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[30]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[29]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[28]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[27]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[26]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[25]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[24]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[23]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[22]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[21]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[20]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[19]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[18]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[17]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[16]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[15]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[14]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[13]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[12]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[11]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[10]                                                                                                            ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[9]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[8]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[7]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[6]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[5]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[4]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[3]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[2]                                                                                                             ; 0                 ; 0       ;
; SI                                                                                                                                            ;                   ;         ;
;      - SPI_REGS:spi_regs|saddr[0]                                                                                                             ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|sdata[0]                                                                                                             ; 1                 ; 6       ;
; CS                                                                                                                                            ;                   ;         ;
;      - SPI_REGS:spi_regs|BitCounter[30]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[29]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[28]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[27]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[26]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[25]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[24]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[23]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[22]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[21]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[20]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[19]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[18]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[17]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[16]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[15]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[14]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[13]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[12]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[11]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[10]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[9]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[8]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[7]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[6]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[5]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[4]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[3]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[2]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[1]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[0]                                                                                                        ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|sRd                                                                                                                  ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[31]                                                                                                       ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|CS_ph1~feeder                                                                                                        ; 1                 ; 6       ;
; DA[0]                                                                                                                                         ;                   ;         ;
;      - ADC[0]                                                                                                                                 ; 0                 ; 6       ;
; DA[1]                                                                                                                                         ;                   ;         ;
;      - ADC[1]                                                                                                                                 ; 0                 ; 6       ;
; DA[2]                                                                                                                                         ;                   ;         ;
;      - ADC[2]                                                                                                                                 ; 1                 ; 6       ;
; DA[3]                                                                                                                                         ;                   ;         ;
;      - ADC[3]                                                                                                                                 ; 1                 ; 6       ;
; DA[4]                                                                                                                                         ;                   ;         ;
;      - ADC[4]                                                                                                                                 ; 0                 ; 6       ;
; DA[5]                                                                                                                                         ;                   ;         ;
;      - ADC[5]                                                                                                                                 ; 1                 ; 6       ;
; DA[6]                                                                                                                                         ;                   ;         ;
;      - ADC[6]                                                                                                                                 ; 0                 ; 6       ;
; DA[7]                                                                                                                                         ;                   ;         ;
;      - ADC[7]                                                                                                                                 ; 0                 ; 6       ;
; DA[8]                                                                                                                                         ;                   ;         ;
;      - ADC[8]                                                                                                                                 ; 0                 ; 6       ;
; DA[9]                                                                                                                                         ;                   ;         ;
;      - ADC[9]                                                                                                                                 ; 1                 ; 6       ;
; DA[10]                                                                                                                                        ;                   ;         ;
;      - ADC[10]                                                                                                                                ; 0                 ; 6       ;
; DA[11]                                                                                                                                        ;                   ;         ;
;      - ADC[11]                                                                                                                                ; 1                 ; 6       ;
; DA[12]                                                                                                                                        ;                   ;         ;
;      - ADC[12]                                                                                                                                ; 0                 ; 6       ;
; DA[13]                                                                                                                                        ;                   ;         ;
;      - ADC[13]                                                                                                                                ; 0                 ; 6       ;
; DA[14]                                                                                                                                        ;                   ;         ;
;      - ADC[14]                                                                                                                                ; 0                 ; 6       ;
; DA[15]                                                                                                                                        ;                   ;         ;
;      - ADC[15]                                                                                                                                ; 0                 ; 6       ;
; SO                                                                                                                                            ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CS                                                                               ; PIN_45            ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ENC_CLK                                                                          ; PIN_150           ; 2479    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FD[8]~600                                                                        ; LCCOMB_X4_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FX2_CLK                                                                          ; PIN_23            ; 66      ; Clock                      ; yes    ; Global clock         ; GCLK0            ; --                        ;
; IFCLK                                                                            ; PIN_24            ; 112     ; Clock                      ; yes    ; Global clock         ; GCLK2            ; --                        ;
; RegisterX:freqsetreg|always0~17                                                  ; LCCOMB_X2_Y3_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterX:optionreg|always0~58                                                   ; LCCOMB_X2_Y3_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SCK                                                                              ; PIN_15            ; 72      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|always2~0                                                      ; LCCOMB_X1_Y4_N16  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sRd                                                            ; LCFF_X1_Y6_N11    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sdata[7]~9863                                                  ; LCCOMB_X1_Y4_N22  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sdata[7]~9864                                                  ; LCCOMB_X2_Y3_N0   ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cic_decim:cic_q|counter[0]~133                                                   ; LCCOMB_X8_Y11_N18 ; 744     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                       ; LCFF_X8_Y11_N7    ; 2070    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_i2|data_out[5]~1112                                            ; LCCOMB_X22_Y8_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_i|data_out[7]~1112                                             ; LCCOMB_X8_Y11_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q2|acc:acc|sum[33]~720                                         ; LCCOMB_X22_Y8_N10 ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q2|comb~0                                                      ; LCCOMB_X19_Y1_N18 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q2|comb~1                                                      ; LCCOMB_X5_Y12_N24 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q2|mult_en                                                     ; LCFF_X19_Y1_N25   ; 63      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q2|start_d4                                                    ; LCFF_X22_Y8_N23   ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|acc:acc|sum[21]~720                                         ; LCCOMB_X22_Y8_N24 ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|comb~0                                                      ; LCCOMB_X14_Y9_N16 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|comb~1                                                      ; LCCOMB_X22_Y8_N8  ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|data_out[5]~272                                             ; LCCOMB_X22_Y8_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|mult_en                                                     ; LCFF_X12_Y12_N17  ; 63      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q3|start_d4                                                    ; LCFF_X22_Y8_N7    ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q|acc:acc|sum[24]~720                                          ; LCCOMB_X17_Y2_N30 ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q|comb~0                                                       ; LCCOMB_X8_Y11_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q|comb~1                                                       ; LCCOMB_X8_Y11_N12 ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q|mult_en                                                      ; LCFF_X18_Y4_N1    ; 63      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; halfband_decim:hb_q|start_d4                                                     ; LCFF_X8_Y11_N17   ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset_count[10]                                                                  ; LCFF_X17_Y13_N23  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr      ; LCFF_X7_Y11_N25   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq ; LCCOMB_X3_Y11_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq ; LCCOMB_X8_Y11_N0  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr      ; LCFF_X7_Y13_N1    ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq ; LCCOMB_X4_Y13_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq ; LCCOMB_X8_Y11_N20 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; txfifoclr                                                                        ; LCFF_X1_Y11_N13   ; 148     ; Async. clear               ; yes    ; Global clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+
; Name      ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+
; FX2_CLK   ; PIN_23          ; 66      ; Global clock         ; GCLK0            ; --                        ;
; IFCLK     ; PIN_24          ; 112     ; Global clock         ; GCLK2            ; --                        ;
; txfifoclr ; LCFF_X1_Y11_N13 ; 148     ; Global clock         ; GCLK1            ; --                        ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; ENC_CLK                                               ; 2479    ;
; clk_enable                                            ; 2070    ;
; cic_decim:cic_q|counter[0]~133                        ; 744     ;
; SCK                                                   ; 72      ;
; halfband_decim:hb_q|start_d4                          ; 71      ;
; halfband_decim:hb_q2|start_d4                         ; 71      ;
; halfband_decim:hb_q3|start_d4                         ; 71      ;
; halfband_decim:hb_q|acc:acc|sum[24]~720               ; 68      ;
; halfband_decim:hb_q2|acc:acc|sum[33]~720              ; 68      ;
; halfband_decim:hb_q3|acc:acc|sum[21]~720              ; 68      ;
; RegisterX:optionreg|OUT[1]                            ; 66      ;
; halfband_decim:hb_q|mult_en                           ; 63      ;
; halfband_decim:hb_q2|mult_en                          ; 63      ;
; halfband_decim:hb_q3|mult_en                          ; 63      ;
; cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[14] ; 50      ;
; RegisterX:optionreg|OUT[0]                            ; 50      ;
; cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[14] ; 47      ;
; cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[14] ; 45      ;
; cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[14] ; 44      ;
; cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[14] ; 43      ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[14] ; 39      ;
; SPI_REGS:spi_regs|sdata[7]~9863                       ; 38      ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[14] ; 37      ;
; SPI_REGS:spi_regs|saddr[0]                            ; 36      ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[14] ; 35      ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[14] ; 35      ;
; CS                                                    ; 34      ;
; SPI_REGS:spi_regs|always2~0                           ; 34      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[14] ; 33      ;
; halfband_decim:hb_i|data_out[7]~1112                  ; 32      ;
; halfband_decim:hb_i2|data_out[5]~1112                 ; 32      ;
; RegisterX:freqsetreg|always0~17                       ; 32      ;
; halfband_decim:hb_q3|data_out[5]~272                  ; 32      ;
; RegisterX:optionreg|always0~58                        ; 32      ;
; SPI_REGS:spi_regs|sdata[7]~9864                       ; 31      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[16] ; 30      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[16] ; 30      ;
; halfband_decim:hb_q|phase[2]                          ; 25      ;
; halfband_decim:hb_q|phase[1]                          ; 25      ;
; halfband_decim:hb_q2|phase[2]                         ; 25      ;
; halfband_decim:hb_q2|phase[1]                         ; 25      ;
; halfband_decim:hb_q3|phase[2]                         ; 25      ;
; halfband_decim:hb_q3|phase[1]                         ; 25      ;
; cordic:rx_cordic|PHstage0[14]                         ; 23      ;
; halfband_decim:hb_q|phase[0]                          ; 23      ;
; halfband_decim:hb_q2|phase[0]                         ; 23      ;
; halfband_decim:hb_q3|phase[0]                         ; 23      ;
; fx2st.0011                                            ; 21      ;
; halfband_decim:hb_q|base_addr[1]                      ; 19      ;
; halfband_decim:hb_q2|base_addr[1]                     ; 19      ;
+-------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; Name                                                                                                                                 ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                 ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y5               ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y3               ;
; halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y2               ;
; halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y10              ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y11              ;
; halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y12              ;
; halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X11_Y2               ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y9               ;
; halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y7               ;
; halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y5               ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y3               ;
; halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y2               ;
; halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y10              ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y11              ;
; halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y12              ;
; halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X11_Y2               ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y9               ;
; halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X23_Y7               ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port   ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X11_Y10, M4K_X11_Y11 ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port   ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X11_Y12, M4K_X11_Y13 ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; Name                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y10_N2  ;                     ; No                             ;
;    halfband_decim:hb_i3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y10_N0 ; Signed              ;                                ;
; halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y12_N2  ;                     ; No                             ;
;    halfband_decim:hb_q3|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y12_N0 ; Signed              ;                                ;
; halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y5_N2   ;                     ; No                             ;
;    halfband_decim:hb_i2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y5_N0  ; Signed              ;                                ;
; halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y1_N2   ;                     ; No                             ;
;    halfband_decim:hb_q2|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y1_N0  ; Signed              ;                                ;
; halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y8_N2   ;                     ; No                             ;
;    halfband_decim:hb_i|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ;                            ; DSPMULT_X16_Y8_N0  ; Signed              ;                                ;
; halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y11_N2  ;                     ; No                             ;
;    halfband_decim:hb_q|mult:mult|lpm_mult:Mult0|mult_5o01:auto_generated|mac_mult1  ;                            ; DSPMULT_X16_Y11_N0 ; Signed              ;                                ;
+-------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,557 / 15,666 ( 35 % ) ;
; C16 interconnects          ; 42 / 812 ( 5 % )        ;
; C4 interconnects           ; 3,418 / 11,424 ( 30 % ) ;
; Direct links               ; 654 / 15,666 ( 4 % )    ;
; Global clocks              ; 3 / 8 ( 38 % )          ;
; Local interconnects        ; 1,232 / 4,608 ( 27 % )  ;
; R24 interconnects          ; 67 / 652 ( 10 % )       ;
; R4 interconnects           ; 4,342 / 13,328 ( 33 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 277) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 12                            ;
; 9                                           ; 6                             ;
; 10                                          ; 16                            ;
; 11                                          ; 22                            ;
; 12                                          ; 13                            ;
; 13                                          ; 8                             ;
; 14                                          ; 34                            ;
; 15                                          ; 17                            ;
; 16                                          ; 129                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 277) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 20                            ;
; 1 Clock                            ; 225                           ;
; 1 Clock enable                     ; 108                           ;
; 1 Sync. clear                      ; 141                           ;
; 1 Sync. load                       ; 24                            ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.80) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 9                             ;
; 9                                            ; 3                             ;
; 10                                           ; 16                            ;
; 11                                           ; 6                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 1                             ;
; 16                                           ; 16                            ;
; 17                                           ; 1                             ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 9                             ;
; 22                                           ; 14                            ;
; 23                                           ; 23                            ;
; 24                                           ; 8                             ;
; 25                                           ; 8                             ;
; 26                                           ; 22                            ;
; 27                                           ; 6                             ;
; 28                                           ; 17                            ;
; 29                                           ; 3                             ;
; 30                                           ; 12                            ;
; 31                                           ; 2                             ;
; 32                                           ; 55                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.72) ; Number of LABs  (Total = 277) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 7                             ;
; 2                                                ; 4                             ;
; 3                                                ; 12                            ;
; 4                                                ; 6                             ;
; 5                                                ; 8                             ;
; 6                                                ; 1                             ;
; 7                                                ; 3                             ;
; 8                                                ; 40                            ;
; 9                                                ; 11                            ;
; 10                                               ; 32                            ;
; 11                                               ; 24                            ;
; 12                                               ; 18                            ;
; 13                                               ; 8                             ;
; 14                                               ; 41                            ;
; 15                                               ; 14                            ;
; 16                                               ; 45                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.69) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 7                             ;
; 4                                            ; 7                             ;
; 5                                            ; 8                             ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 6                             ;
; 9                                            ; 9                             ;
; 10                                           ; 6                             ;
; 11                                           ; 10                            ;
; 12                                           ; 2                             ;
; 13                                           ; 15                            ;
; 14                                           ; 8                             ;
; 15                                           ; 5                             ;
; 16                                           ; 27                            ;
; 17                                           ; 27                            ;
; 18                                           ; 21                            ;
; 19                                           ; 33                            ;
; 20                                           ; 16                            ;
; 21                                           ; 10                            ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 1                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 11                            ;
; 30                                           ; 9                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; On                       ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve ASDO pin after configuration.        ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                        ;
+------------------------------------------------------------------+---------------------------+
; Name                                                             ; Value                     ;
+------------------------------------------------------------------+---------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 64                        ;
; Mid Slack - Fit Attempt 1                                        ; -15469                    ;
; Internal Atom Count - Fit Attempt 1                              ; 6008                      ;
; LE/ALM Count - Fit Attempt 1                                     ; 3667                      ;
; LAB Count - Fit Attempt 1                                        ; 277                       ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.722                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 16.271                    ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.141                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:48;1:184;2:45           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:40;1:20;2:148;3:33;4:36 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:39;1:9;2:156;3:37;4:36  ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:277                     ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:253;1:9;2:13;3:2        ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:40;1:230;2:7            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:42;1:66;2:146;3:23      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:39;1:199;2:39           ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:39;1:230;2:8            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:91;1:186                ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:154;1:123               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:135;1:142               ;
; LEs in Chains - Fit Attempt 1                                    ; 2113                      ;
; LEs in Long Chains - Fit Attempt 1                               ; 1645                      ;
; LABs with Chains - Fit Attempt 1                                 ; 179                       ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                         ;
; Time - Fit Attempt 1                                             ; 40                        ;
; Time in tsm_dat.dll - Fit Attempt 1                              ; 0.016                     ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 1.901                     ;
+------------------------------------------------------------------+---------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0     ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 15     ;
; Early Slack - Fit Attempt 1         ; -14579 ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 29     ;
; Mid Slack - Fit Attempt 1           ; -13261 ;
; Late Wire Use - Fit Attempt 1       ; 32     ;
; Late Slack - Fit Attempt 1          ; -13261 ;
; Time - Fit Attempt 1                ; 12     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.368  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -12230 ;
; Early Wire Use - Fit Attempt 1      ; 31     ;
; Peak Regional Wire - Fit Attempt 1  ; 33     ;
; Mid Slack - Fit Attempt 1           ; -12344 ;
; Late Slack - Fit Attempt 1          ; -12344 ;
; Late Slack - Fit Attempt 1          ; -12344 ;
; Late Wire Use - Fit Attempt 1       ; 31     ;
; Time - Fit Attempt 1                ; 20     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.031  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 11.689 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Thu Nov 16 17:09:57 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ozy_eval -c ozy_eval
Info: Selected device EP2C5Q208C7 for design "ozy_eval"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8Q208C7 is compatible
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node FX2_CLK (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node txfifoclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector0~19
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:03
    Extra Info: Packed 96 registers into blocks of type Embedded multiplier block
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:40
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:12
Info: Estimated most critical path is memory to register delay of 12.555 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X23_Y7; Fanout = 1; MEM Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a0~portb_address_reg3'
    Info: 2: + IC(0.000 ns) + CELL(3.374 ns) = 3.374 ns; Loc. = M4K_X23_Y7; Fanout = 2; MEM Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|q_b[0]'
    Info: 3: + IC(1.045 ns) + CELL(0.517 ns) = 4.936 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[0]~35'
    Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 5.016 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[1]~37'
    Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 5.096 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[2]~39'
    Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 5.176 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[3]~41'
    Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 5.256 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[4]~43'
    Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 5.336 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[5]~45'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 5.416 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[6]~47'
    Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 5.496 ns; Loc. = LAB_X22_Y10; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[7]~49'
    Info: 11: + IC(0.098 ns) + CELL(0.080 ns) = 5.674 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[8]~51'
    Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 5.754 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[9]~53'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 5.834 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[10]~55'
    Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 5.914 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[11]~57'
    Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 5.994 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[12]~59'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 6.074 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[13]~61'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 6.154 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[14]~63'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 6.234 ns; Loc. = LAB_X22_Y9; Fanout = 1; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[15]~65'
    Info: 19: + IC(0.000 ns) + CELL(0.458 ns) = 6.692 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum_int[16]~66'
    Info: 20: + IC(0.131 ns) + CELL(0.544 ns) = 7.367 ns; Loc. = LAB_X22_Y9; Fanout = 31; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum~0'
    Info: 21: + IC(1.390 ns) + CELL(0.517 ns) = 9.274 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[0]~88'
    Info: 22: + IC(0.000 ns) + CELL(0.080 ns) = 9.354 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[1]~89'
    Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 9.434 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[2]~90'
    Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 9.514 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[3]~91'
    Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 9.594 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[4]~92'
    Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 9.674 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[5]~93'
    Info: 27: + IC(0.000 ns) + CELL(0.080 ns) = 9.754 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[6]~94'
    Info: 28: + IC(0.000 ns) + CELL(0.080 ns) = 9.834 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[7]~95'
    Info: 29: + IC(0.000 ns) + CELL(0.080 ns) = 9.914 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[8]~96'
    Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 9.994 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[9]~97'
    Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 10.074 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[10]~98'
    Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 10.154 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[11]~99'
    Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 10.234 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[12]~100'
    Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 10.314 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[13]~101'
    Info: 35: + IC(0.000 ns) + CELL(0.080 ns) = 10.394 ns; Loc. = LAB_X17_Y11; Fanout = 1; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[14]~102'
    Info: 36: + IC(0.000 ns) + CELL(0.458 ns) = 10.852 ns; Loc. = LAB_X17_Y11; Fanout = 1; COMB Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[15]~65'
    Info: 37: + IC(0.518 ns) + CELL(1.185 ns) = 12.555 ns; Loc. = DSPMULT_X16_Y11_N0; Fanout = 17; REG Node = 'halfband_decim:hb_q|ram16_2sum:ram16_even|sum[15]'
    Info: Total cell delay = 9.373 ns ( 74.66 % )
    Info: Total interconnect delay = 3.182 ns ( 25.34 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 27% of the available device resources. Peak interconnect usage is 33%
    Info: The peak interconnect region extends from location x14_y0 to location x28_y14
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Fitter merged 9 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X23_Y10 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i3|ram16:ram16_odd|altsyncram:ram_array_rtl_1|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q3|ram16:ram16_odd|altsyncram:ram_array_rtl_0|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y5 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i2|ram16:ram16_odd|altsyncram:ram_array_rtl_5|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q2|ram16:ram16_odd|altsyncram:ram_array_rtl_2|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X11_Y2 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i|ram16:ram16_odd|altsyncram:ram_array_rtl_11|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q|ram16:ram16_odd|altsyncram:ram_array_rtl_8|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y12 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_7|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_4|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y11 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_6|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q3|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_3|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y2 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_13|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_10|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y3 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_12|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q2|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_9|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y7 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_17|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array_rtl_15|altsyncram_7pi1:auto_generated|ram_block1a15
        Info: Physical RAM block M4K_X23_Y9 contains the following logical RAM slices
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_i|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_16|altsyncram_7pi1:auto_generated|ram_block1a15
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a0
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a1
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a2
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a3
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a4
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a5
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a6
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a7
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a8
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a9
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a10
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a11
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a12
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a13
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a14
            Info: RAM slice: halfband_decim:hb_q|ram16_2sum:ram16_even|altsyncram:ram_array__dual_rtl_14|altsyncram_7pi1:auto_generated|ram_block1a15
Info: Started post-fitting delay annotation
Warning: Found 30 output pins without output pin load capacitance assignment
    Info: Pin "FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EVALPIN39" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SLRD has VCC driving its datain port
    Info: Pin SLOE has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
    Info: Pin FIFO_ADR[1] has VCC driving its datain port
    Info: Pin EVALPIN39 has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SPI_REGS:spi_regs|sRd
        Info: Type bidirectional pin SO uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Thu Nov 16 17:12:01 2006
    Info: Elapsed time: 00:02:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Data/HPSDR/trunk/N8VB/OZY_V1/OZY_Verilog_Test/MERC_NCO/ozy_eval.fit.smsg.


