stage 1:
a1[0] -= 5;
a1[1] -= 5;
a1[2] -= 5;
a1[3] -= 5;

a1 != 1142


stage 2:

SLL a1[i] a1[i] 3
OR  a1[i] 32*a1[i]

stage 3:
a1[0] ^= 'U';
a1[1] ^= 'U';
a1[2] ^= 'U';
a1[3] ^= 'U';

a1 == mbmc;

6697-3400-8786

expect 0 : db 66h, 86h, 2 dup(6)
