# 总线

## 用RTL实现IDU的通信
> 理解IFU通信的实现过程之后, 尝试分析并画出IDU的状态转移图, 并写出IDU通信的RTL代码.

### Master
```
   +-+ valid = 0
   | v         valid = 1
1. idle ----------------> 2. wait_ready <-+
   ^                          |      |    | ready = 0
   +--------------------------+      +----+
              ready = 1
```
```scala
class IFU extends Module {
  val io = IO(new Bundle { val out = Decoupled(new Message) })

  val s_idle :: s_wait_ready :: Nil = Enum(2)
  val state = RegInit(s_idle)
  state := MuxLookup(state, s_idle)(List(
    s_idle       -> Mux(io.out.valid, s_wait_ready, s_idle),
    s_wait_ready -> Mux(io.out.ready, s_idle, s_wait_ready)
  ))

  io.out.valid := 有指令需要发送
  // ...
}
```

### Slave
```
   +-+ valid = 0
   | v         valid = 1
1. idle ----------------> 2. wait_ready <-+
   ^                          |      |    | ready = 0
   +--------------------------+      +----+
              ready = 1
```
```scala
class IDU extends Module {
  val io = IO(new Bundle { val in = Flipped(Decoupled(new Message)) })

  val s_idle :: s_wait_ready :: Nil = Enum(2)
  val state = RegInit(s_idle)
  state := MuxLookup(state, s_idle)(List(
    s_idle       -> Mux(io.in.valid, s_wait_ready, s_idle),
    s_wait_ready -> Mux(io.in.ready, s_idle, s_wait_ready)
  ))

  io.in.ready := 可以接收指令
  // ...
}
```

## 评估单周期NPC的主频和程序性能
- microbench运行时间：76,453,318 us
- yosys-sta评估的主频：394.692MHz

microbench运行的指令数为195146926，假设在上述主频下运行microbench需要的时间仅为494,428 us


## 避免握手的死锁和活锁
> 在实际使用中, 我们还需要避免和握手信号相关的两种情况:
> 1. master和slave互相都在等待对方先将握手信号置1: master在等slave将ready置1后, 才将valid置1; 而slave则在等master将valid置1后, 才将ready置1. 结果就是双方无限制地等待, 造成死锁
> 2. master和slave都在试探性地握手, 但试探失败后又都取消握手:
>    - 在第1周期, master将valid置1, 但此时ready置0, 握手失败
>    - 在第2周期, slave发现上一个周期master将valid置1, 因此这个周期将ready置1; 但因为上一个周期握手失败, master在这个周期将valid置0, 于是这个周期握手仍然失败
>    - 在第3周期, master发现上一个周期slave将ready置1, 因此这个周期将valid置1; 但因为上一个周期握手失败, slave在这个周期将ready置0, 于是这个周期握手仍然失败
>    - 结果双方仍然无限制地等待, 造成活锁(live lock).

1. AXI标准规范禁止master等slave将ready置1后再将valid置1, 以避免死锁
    > A source is not permitted to wait until READY is asserted before asserting VALID.
2. AXI标准规范规定master将valid置1后，必须等待到握手后才能将valid置0，从而避免活锁
    > When VALID is asserted, it must remain asserted until the handshake occurs, at a rising clock edge when VALID and READY are both asserted.

## 评估多周期NPC的主频
yosys-sta评估的主频：787.429MHz
关键路径在于`exu`阶段的`alu`模块