**Непрерывное присваивание** (`continuous assignment`) — это способ описания _постоянно действующего соединения_ между сигналами в Verilog.
- Используется оператор `assign`.
- Работает только с типами **`wire`** (провода).
- Выражение пересчитывается **автоматически при изменении входных сигналов**, то есть «живёт» всё время симуляции.
То есть это как провод, на котором всегда есть результат выражения.
