TimeQuest Timing Analyzer report for arch
Mon Mar 24 22:49:44 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLK'
 22. Fast Model Hold: 'CLK'
 23. Fast Model Minimum Pulse Width: 'CLK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; arch                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C8Q208C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 31.55 MHz ; 31.55 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -15.348 ; -505.862      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -2.277 ; -134.001              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.348 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.641     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.127 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.247     ; 15.420     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.103 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.202     ; 15.441     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.038 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.428     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -15.036 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.426     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.940 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.055     ; 15.425     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.900 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.150     ; 15.290     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.754 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.084     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.737 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.210     ; 15.067     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.497 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.762     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.276 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.275     ; 14.541     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.252 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.230     ; 14.562     ;
; -14.187 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.178     ; 14.549     ;
; -14.187 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.178     ; 14.549     ;
; -14.187 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.178     ; 14.549     ;
; -14.187 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.178     ; 14.549     ;
+---------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 1.338 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.644      ;
; 1.341 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.647      ;
; 1.604 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.169      ;
; 1.610 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.175      ;
; 1.611 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.176      ;
; 1.612 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.177      ;
; 1.613 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.178      ;
; 1.624 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.189      ;
; 1.624 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.189      ;
; 1.626 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.798      ; 2.191      ;
; 1.638 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.944      ;
; 1.642 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.179      ;
; 1.645 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.182      ;
; 1.647 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.184      ;
; 1.651 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.188      ;
; 1.655 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.192      ;
; 1.658 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.195      ;
; 1.663 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.200      ;
; 1.672 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.770      ; 2.209      ;
; 1.721 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.027      ;
; 1.729 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.035      ;
; 1.769 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.075      ;
; 1.770 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.076      ;
; 1.775 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.081      ;
; 1.775 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.081      ;
; 1.781 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.087      ;
; 2.086 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.392      ;
; 2.133 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.439      ;
; 2.134 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.440      ;
; 2.162 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.468      ;
; 2.199 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.505      ;
; 2.255 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.561      ;
; 2.403 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.709      ;
; 2.479 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.785      ;
; 2.518 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.824      ;
; 2.560 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.866      ;
; 2.576 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.882      ;
; 2.600 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.045      ; 2.951      ;
; 2.611 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.917      ;
; 2.612 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.052     ; 2.866      ;
; 2.788 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.007     ; 3.087      ;
; 2.788 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.007     ; 3.087      ;
; 2.835 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.141      ;
; 2.845 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.151      ;
; 2.857 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.092      ; 3.255      ;
; 2.897 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.137      ; 3.340      ;
; 2.909 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 3.255      ;
; 2.969 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.275      ;
; 3.067 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.373      ;
; 3.097 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.397      ; 3.800      ;
; 3.138 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.444      ;
; 3.149 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.455      ;
; 3.238 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.544      ;
; 3.247 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.565      ; 4.118      ;
; 3.325 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.631      ;
; 3.359 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.617      ; 4.282      ;
; 3.396 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.397      ; 4.099      ;
; 3.415 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.398      ; 4.119      ;
; 3.438 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.617      ; 4.361      ;
; 3.447 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.008     ; 3.745      ;
; 3.478 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.784      ;
; 3.487 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 3.830      ;
; 3.499 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.060     ; 3.745      ;
; 3.580 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.886      ;
; 3.594 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.900      ;
; 3.653 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.100      ; 4.059      ;
; 3.656 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.092     ; 3.870      ;
; 3.694 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.390      ; 4.390      ;
; 3.746 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.052      ; 4.104      ;
; 3.764 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.070      ;
; 3.783 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 4.090      ;
; 3.786 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.097      ; 4.189      ;
; 3.798 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.104      ;
; 3.827 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.390      ; 4.523      ;
; 3.831 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.137      ;
; 3.831 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.092      ; 4.229      ;
; 3.837 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.045     ; 4.098      ;
; 3.839 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.145      ;
; 3.841 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.008     ; 4.139      ;
; 3.848 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.007     ; 4.147      ;
; 3.870 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.092     ; 4.084      ;
; 3.877 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.183      ;
; 3.881 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 4.224      ;
; 3.889 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.097     ; 4.098      ;
; 3.893 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.060     ; 4.139      ;
; 3.938 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.572     ; 3.672      ;
; 3.973 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.279      ;
; 4.017 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.008     ; 4.315      ;
; 4.028 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.008     ; 4.326      ;
; 4.034 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.392      ; 4.732      ;
; 4.125 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.052      ; 4.483      ;
; 4.133 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.100     ; 4.339      ;
; 4.148 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.454      ;
; 4.160 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.008      ; 4.474      ;
; 4.165 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.097      ; 4.568      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 13.735 ; 13.735 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 12.309 ; 12.309 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 12.307 ; 12.307 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 13.134 ; 13.134 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.661 ; 12.661 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 13.735 ; 13.735 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 13.478 ; 13.478 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 12.189 ; 12.189 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.330 ; 12.330 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.674 ; 12.674 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 11.953 ; 11.953 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.701 ; 12.701 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.957 ; 11.957 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.650 ; 12.650 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 12.694 ; 12.694 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 13.039 ; 13.039 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.984 ; 12.984 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 12.994 ; 12.994 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.608 ; 12.608 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 12.595 ; 12.595 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.958 ; 11.958 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 12.335 ; 12.335 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 13.220 ; 13.220 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 12.361 ; 12.361 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.597 ; 12.597 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 9.973  ; 9.973  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 9.771  ; 9.771  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.097  ; 8.097  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.211  ; 9.211  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.783  ; 8.783  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 8.933  ; 8.933  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 9.973  ; 9.973  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 9.170  ; 9.170  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 9.893  ; 9.893  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.613  ; 8.613  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.993  ; 8.993  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.196  ; 8.196  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.295  ; 8.295  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 9.893  ; 9.893  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.782  ; 8.782  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 9.760  ; 9.760  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.409  ; 8.409  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 10.236 ; 10.236 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 9.423  ; 9.423  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.179  ; 8.179  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.851  ; 8.851  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 9.396  ; 9.396  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 9.657  ; 9.657  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 9.171  ; 9.171  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 10.236 ; 10.236 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 9.283  ; 9.283  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 10.334 ; 10.334 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 9.079  ; 9.079  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 9.449  ; 9.449  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 9.376  ; 9.376  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 9.342  ; 9.342  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 10.070 ; 10.070 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 10.334 ; 10.334 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 9.145  ; 9.145  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.151  ; 8.151  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 11.953 ; 11.953 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 12.309 ; 12.309 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 12.307 ; 12.307 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 13.134 ; 13.134 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.661 ; 12.661 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 13.735 ; 13.735 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 13.478 ; 13.478 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 12.189 ; 12.189 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.330 ; 12.330 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.674 ; 12.674 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 11.953 ; 11.953 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.701 ; 12.701 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.957 ; 11.957 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.650 ; 12.650 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 12.694 ; 12.694 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 13.039 ; 13.039 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.984 ; 12.984 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 12.994 ; 12.994 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.608 ; 12.608 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 12.595 ; 12.595 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.958 ; 11.958 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 12.335 ; 12.335 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 13.220 ; 13.220 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 12.361 ; 12.361 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.597 ; 12.597 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 8.097  ; 8.097  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 9.771  ; 9.771  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.097  ; 8.097  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.211  ; 9.211  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.783  ; 8.783  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 8.933  ; 8.933  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 9.973  ; 9.973  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 9.170  ; 9.170  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 8.196  ; 8.196  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.613  ; 8.613  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.993  ; 8.993  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.196  ; 8.196  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.295  ; 8.295  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 9.893  ; 9.893  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.782  ; 8.782  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 9.760  ; 9.760  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.409  ; 8.409  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 8.179  ; 8.179  ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 9.423  ; 9.423  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.179  ; 8.179  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.851  ; 8.851  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 9.396  ; 9.396  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 9.657  ; 9.657  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 9.171  ; 9.171  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 10.236 ; 10.236 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 9.283  ; 9.283  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 8.151  ; 8.151  ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 9.079  ; 9.079  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 9.449  ; 9.449  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 9.376  ; 9.376  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 9.342  ; 9.342  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 10.070 ; 10.070 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 10.334 ; 10.334 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 9.145  ; 9.145  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.151  ; 8.151  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.033 ; -165.361      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.423 ; -86.758               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -5.033 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.470      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.938 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.375      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.920 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 5.383      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.904 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]  ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.382      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.876 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.379      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.875 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.378      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.866 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.029     ; 5.369      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.811 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.279      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.803 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]  ; CLK          ; CLK         ; 0.500        ; -0.064     ; 5.271      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.775 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.205      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.680 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; CLK          ; CLK         ; 0.500        ; -0.102     ; 5.110      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.662 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 5.118      ;
; -4.658 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.095      ;
; -4.658 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.095      ;
; -4.658 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.095      ;
; -4.658 ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 5.095      ;
+--------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.416 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.570      ;
; 0.497 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.537 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.642 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.658 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.674 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.827      ;
; 0.751 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.757 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.935      ;
; 0.758 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.775 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.776 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.928      ;
; 0.792 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.944      ;
; 0.794 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.040     ; 0.906      ;
; 0.802 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.954      ;
; 0.815 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.733      ;
; 0.817 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.735      ;
; 0.819 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.737      ;
; 0.820 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.738      ;
; 0.821 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.739      ;
; 0.824 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.742      ;
; 0.825 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.743      ;
; 0.830 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.280      ; 0.748      ;
; 0.833 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.744      ;
; 0.834 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.745      ;
; 0.835 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.746      ;
; 0.836 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.747      ;
; 0.838 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.749      ;
; 0.839 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.750      ;
; 0.840 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.751      ;
; 0.846 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.273      ; 0.757      ;
; 0.868 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.060      ;
; 0.869 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.014      ; 1.035      ;
; 0.881 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.031      ;
; 0.881 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.031      ;
; 0.893 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.905 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.026     ; 1.031      ;
; 0.911 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.916 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.931 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[3]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.932 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.126      ; 1.210      ;
; 0.933 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.943 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.095      ;
; 0.981 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.192      ; 1.325      ;
; 1.000 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.127      ; 1.279      ;
; 1.001 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.126      ; 1.279      ;
; 1.002 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.185      ;
; 1.003 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.160      ;
; 1.010 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.394      ;
; 1.020 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.404      ;
; 1.034 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.186      ;
; 1.039 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.035     ; 1.156      ;
; 1.042 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.194      ;
; 1.044 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.196      ;
; 1.066 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.014     ; 1.204      ;
; 1.074 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.292      ;
; 1.075 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.267      ;
; 1.091 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.124      ; 1.367      ;
; 1.091 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[2]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.243      ;
; 1.104 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.009      ; 1.265      ;
; 1.111 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.263      ;
; 1.117 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.124      ; 1.393      ;
; 1.130 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.313      ;
; 1.131 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.288      ;
; 1.132 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.014     ; 1.270      ;
; 1.133 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]  ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.286      ;
; 1.134 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.286      ;
; 1.137 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.289      ;
; 1.138 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.026     ; 1.264      ;
; 1.143 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.295      ;
; 1.167 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.035     ; 1.284      ;
; 1.171 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.014      ; 1.337      ;
; 1.174 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.066     ; 1.260      ;
; 1.188 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.338      ;
; 1.195 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.413      ;
; 1.196 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.388      ;
; 1.205 ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.348      ;
; 1.213 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]  ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.136      ; 1.501      ;
; 1.218 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4] ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.194     ; 1.176      ;
; 1.222 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.374      ;
; 1.222 ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]   ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.374      ;
; 1.225 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.377      ;
; 1.227 ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]  ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.374      ;
; 1.228 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.380      ;
; 1.232 ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7] ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.384      ;
; 1.235 ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3] ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.384      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_rom:inst1|altrom:srom|altsyncram:rom_block|altsyncram_p601:auto_generated|ram_block1a6~porta_address_reg7 ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst5|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst6|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[0]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[1]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[2]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[3]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[4]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[5]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[6]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst7|lpm_ff:inst|dffs[7]                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[0]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[1]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[2]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[3]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[4]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[5]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[6]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; alusys:ALU|regg:inst|lpm_ff:inst|dffs[7]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; cnt8:inst|reg:inst1|lpm_ff:inst|dffs[1]                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.997 ; 5.997 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.601 ; 5.601 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.604 ; 5.604 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.851 ; 5.851 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.715 ; 5.715 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.997 ; 5.997 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.942 ; 5.942 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.513 ; 5.513 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.623 ; 5.623 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.719 ; 5.719 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.512 ; 5.512 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.742 ; 5.742 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.515 ; 5.515 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.673 ; 5.673 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.753 ; 5.753 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.778 ; 5.778 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.774 ; 5.774 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.652 ; 5.652 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.519 ; 5.519 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.646 ; 5.646 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.886 ; 5.886 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.650 ; 5.650 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 4.179 ; 4.179 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.688 ; 3.688 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 4.081 ; 4.081 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.609 ; 3.609 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 3.959 ; 3.959 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 3.772 ; 3.772 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 3.790 ; 3.790 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 4.179 ; 4.179 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.903 ; 3.903 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 4.120 ; 4.120 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.673 ; 3.673 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.791 ; 3.791 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.519 ; 3.519 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.621 ; 3.621 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.120 ; 4.120 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.774 ; 3.774 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 4.053 ; 4.053 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 3.648 ; 3.648 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 4.207 ; 4.207 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.942 ; 3.942 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.515 ; 3.515 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.848 ; 3.848 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.970 ; 3.970 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 4.071 ; 4.071 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.859 ; 3.859 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 4.207 ; 4.207 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 3.957 ; 3.957 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 4.283 ; 4.283 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 3.835 ; 3.835 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 3.948 ; 3.948 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 4.015 ; 4.015 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.997 ; 3.997 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 4.229 ; 4.229 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 4.283 ; 4.283 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 3.963 ; 3.963 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.616 ; 3.616 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.512 ; 5.512 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.601 ; 5.601 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.604 ; 5.604 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.851 ; 5.851 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.715 ; 5.715 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.997 ; 5.997 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.942 ; 5.942 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.513 ; 5.513 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.623 ; 5.623 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.719 ; 5.719 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.512 ; 5.512 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.742 ; 5.742 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.515 ; 5.515 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.673 ; 5.673 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.753 ; 5.753 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.778 ; 5.778 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.774 ; 5.774 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.652 ; 5.652 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.519 ; 5.519 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.646 ; 5.646 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.886 ; 5.886 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.650 ; 5.650 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 3.609 ; 3.609 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.688 ; 3.688 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 4.081 ; 4.081 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.609 ; 3.609 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 3.959 ; 3.959 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 3.772 ; 3.772 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 3.790 ; 3.790 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 4.179 ; 4.179 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.903 ; 3.903 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 3.519 ; 3.519 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.673 ; 3.673 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.791 ; 3.791 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.519 ; 3.519 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.621 ; 3.621 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.120 ; 4.120 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.774 ; 3.774 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 4.053 ; 4.053 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 3.648 ; 3.648 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 3.515 ; 3.515 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.942 ; 3.942 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.515 ; 3.515 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.848 ; 3.848 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.970 ; 3.970 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 4.071 ; 4.071 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.859 ; 3.859 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 4.207 ; 4.207 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 3.957 ; 3.957 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 3.616 ; 3.616 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 3.835 ; 3.835 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 3.948 ; 3.948 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 4.015 ; 4.015 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.997 ; 3.997 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 4.229 ; 4.229 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 4.283 ; 4.283 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 3.963 ; 3.963 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.616 ; 3.616 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.348  ; 0.215 ; N/A      ; N/A     ; -2.277              ;
;  CLK             ; -15.348  ; 0.215 ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -505.862 ; 0.0   ; 0.0      ; 0.0     ; -134.001            ;
;  CLK             ; -505.862 ; 0.000 ; N/A      ; N/A     ; -134.001            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uIR[*]    ; CLK        ; 13.735 ; 13.735 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 12.309 ; 12.309 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 12.307 ; 12.307 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 13.134 ; 13.134 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 12.661 ; 12.661 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 13.735 ; 13.735 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 13.478 ; 13.478 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 12.189 ; 12.189 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 12.330 ; 12.330 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 12.674 ; 12.674 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 11.953 ; 11.953 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 12.701 ; 12.701 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 11.957 ; 11.957 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 12.650 ; 12.650 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 12.694 ; 12.694 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 13.039 ; 13.039 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 12.984 ; 12.984 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 12.994 ; 12.994 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 12.608 ; 12.608 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 12.595 ; 12.595 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 11.958 ; 11.958 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 12.335 ; 12.335 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 13.220 ; 13.220 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 12.361 ; 12.361 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 12.597 ; 12.597 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 9.973  ; 9.973  ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 8.571  ; 8.571  ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 9.771  ; 9.771  ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 8.097  ; 8.097  ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 9.211  ; 9.211  ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 8.783  ; 8.783  ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 8.933  ; 8.933  ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 9.973  ; 9.973  ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 9.170  ; 9.170  ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 9.893  ; 9.893  ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 8.613  ; 8.613  ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 8.993  ; 8.993  ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 8.196  ; 8.196  ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 8.295  ; 8.295  ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 9.893  ; 9.893  ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 8.782  ; 8.782  ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 9.760  ; 9.760  ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 8.409  ; 8.409  ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 10.236 ; 10.236 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 9.423  ; 9.423  ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 8.179  ; 8.179  ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 8.851  ; 8.851  ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 9.396  ; 9.396  ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 9.657  ; 9.657  ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 9.171  ; 9.171  ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 10.236 ; 10.236 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 9.283  ; 9.283  ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 10.334 ; 10.334 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 9.079  ; 9.079  ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 9.449  ; 9.449  ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 9.376  ; 9.376  ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 9.342  ; 9.342  ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 10.070 ; 10.070 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 10.334 ; 10.334 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 9.145  ; 9.145  ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 8.151  ; 8.151  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uIR[*]    ; CLK        ; 5.512 ; 5.512 ; Rise       ; CLK             ;
;  uIR[0]   ; CLK        ; 5.601 ; 5.601 ; Rise       ; CLK             ;
;  uIR[1]   ; CLK        ; 5.604 ; 5.604 ; Rise       ; CLK             ;
;  uIR[2]   ; CLK        ; 5.851 ; 5.851 ; Rise       ; CLK             ;
;  uIR[3]   ; CLK        ; 5.715 ; 5.715 ; Rise       ; CLK             ;
;  uIR[4]   ; CLK        ; 5.997 ; 5.997 ; Rise       ; CLK             ;
;  uIR[5]   ; CLK        ; 5.942 ; 5.942 ; Rise       ; CLK             ;
;  uIR[6]   ; CLK        ; 5.513 ; 5.513 ; Rise       ; CLK             ;
;  uIR[7]   ; CLK        ; 5.623 ; 5.623 ; Rise       ; CLK             ;
;  uIR[8]   ; CLK        ; 5.719 ; 5.719 ; Rise       ; CLK             ;
;  uIR[9]   ; CLK        ; 5.512 ; 5.512 ; Rise       ; CLK             ;
;  uIR[10]  ; CLK        ; 5.742 ; 5.742 ; Rise       ; CLK             ;
;  uIR[11]  ; CLK        ; 5.515 ; 5.515 ; Rise       ; CLK             ;
;  uIR[12]  ; CLK        ; 5.673 ; 5.673 ; Rise       ; CLK             ;
;  uIR[13]  ; CLK        ; 5.753 ; 5.753 ; Rise       ; CLK             ;
;  uIR[14]  ; CLK        ; 5.807 ; 5.807 ; Rise       ; CLK             ;
;  uIR[15]  ; CLK        ; 5.778 ; 5.778 ; Rise       ; CLK             ;
;  uIR[16]  ; CLK        ; 5.774 ; 5.774 ; Rise       ; CLK             ;
;  uIR[17]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[18]  ; CLK        ; 5.652 ; 5.652 ; Rise       ; CLK             ;
;  uIR[19]  ; CLK        ; 5.519 ; 5.519 ; Rise       ; CLK             ;
;  uIR[20]  ; CLK        ; 5.646 ; 5.646 ; Rise       ; CLK             ;
;  uIR[21]  ; CLK        ; 5.886 ; 5.886 ; Rise       ; CLK             ;
;  uIR[22]  ; CLK        ; 5.653 ; 5.653 ; Rise       ; CLK             ;
;  uIR[23]  ; CLK        ; 5.650 ; 5.650 ; Rise       ; CLK             ;
; Q0[*]     ; CLK        ; 3.609 ; 3.609 ; Fall       ; CLK             ;
;  Q0[0]    ; CLK        ; 3.688 ; 3.688 ; Fall       ; CLK             ;
;  Q0[1]    ; CLK        ; 4.081 ; 4.081 ; Fall       ; CLK             ;
;  Q0[2]    ; CLK        ; 3.609 ; 3.609 ; Fall       ; CLK             ;
;  Q0[3]    ; CLK        ; 3.959 ; 3.959 ; Fall       ; CLK             ;
;  Q0[4]    ; CLK        ; 3.772 ; 3.772 ; Fall       ; CLK             ;
;  Q0[5]    ; CLK        ; 3.790 ; 3.790 ; Fall       ; CLK             ;
;  Q0[6]    ; CLK        ; 4.179 ; 4.179 ; Fall       ; CLK             ;
;  Q0[7]    ; CLK        ; 3.903 ; 3.903 ; Fall       ; CLK             ;
; Q1[*]     ; CLK        ; 3.519 ; 3.519 ; Fall       ; CLK             ;
;  Q1[0]    ; CLK        ; 3.673 ; 3.673 ; Fall       ; CLK             ;
;  Q1[1]    ; CLK        ; 3.791 ; 3.791 ; Fall       ; CLK             ;
;  Q1[2]    ; CLK        ; 3.519 ; 3.519 ; Fall       ; CLK             ;
;  Q1[3]    ; CLK        ; 3.621 ; 3.621 ; Fall       ; CLK             ;
;  Q1[4]    ; CLK        ; 4.120 ; 4.120 ; Fall       ; CLK             ;
;  Q1[5]    ; CLK        ; 3.774 ; 3.774 ; Fall       ; CLK             ;
;  Q1[6]    ; CLK        ; 4.053 ; 4.053 ; Fall       ; CLK             ;
;  Q1[7]    ; CLK        ; 3.648 ; 3.648 ; Fall       ; CLK             ;
; Q2[*]     ; CLK        ; 3.515 ; 3.515 ; Fall       ; CLK             ;
;  Q2[0]    ; CLK        ; 3.942 ; 3.942 ; Fall       ; CLK             ;
;  Q2[1]    ; CLK        ; 3.515 ; 3.515 ; Fall       ; CLK             ;
;  Q2[2]    ; CLK        ; 3.848 ; 3.848 ; Fall       ; CLK             ;
;  Q2[3]    ; CLK        ; 3.970 ; 3.970 ; Fall       ; CLK             ;
;  Q2[4]    ; CLK        ; 4.071 ; 4.071 ; Fall       ; CLK             ;
;  Q2[5]    ; CLK        ; 3.859 ; 3.859 ; Fall       ; CLK             ;
;  Q2[6]    ; CLK        ; 4.207 ; 4.207 ; Fall       ; CLK             ;
;  Q2[7]    ; CLK        ; 3.957 ; 3.957 ; Fall       ; CLK             ;
; Q3[*]     ; CLK        ; 3.616 ; 3.616 ; Fall       ; CLK             ;
;  Q3[0]    ; CLK        ; 3.835 ; 3.835 ; Fall       ; CLK             ;
;  Q3[1]    ; CLK        ; 3.948 ; 3.948 ; Fall       ; CLK             ;
;  Q3[2]    ; CLK        ; 4.015 ; 4.015 ; Fall       ; CLK             ;
;  Q3[3]    ; CLK        ; 3.997 ; 3.997 ; Fall       ; CLK             ;
;  Q3[4]    ; CLK        ; 4.229 ; 4.229 ; Fall       ; CLK             ;
;  Q3[5]    ; CLK        ; 4.283 ; 4.283 ; Fall       ; CLK             ;
;  Q3[6]    ; CLK        ; 3.963 ; 3.963 ; Fall       ; CLK             ;
;  Q3[7]    ; CLK        ; 3.616 ; 3.616 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 16       ; 24656    ; 2084     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 0        ; 16       ; 24656    ; 2084     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 224   ; 224  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 24 22:49:43 2025
Info: Command: quartus_sta arch -c arch
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'arch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.348      -505.862 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -134.001 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.033      -165.361 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -86.758 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Mon Mar 24 22:49:44 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


