# M√≥dulo PWM_AUDIO

Este m√≥dulo tiene como prop√≥sito principal la detecci√≥n de teclas presionadas en un conjunto de cuatro botones f√≠sicos conectados a una FPGA (BlackIce iCE40) y la generaci√≥n de una se√±al PWM (Pulse Width Modulation) con una frecuencia correspondiente a la tecla presionada. Esta se√±al PWM puede usarse para activar un buzzer o un LED (como reemplazo visual del sonido), permitiendo construir un sistema b√°sico de teclado musical digital.

---

## Requerimientos Funcionales

### Funcionalidad Global

- Generar audio PWM con 4 notas musicales fijas: **Do**, **Re**, **Mi** y **Fa**, cada una activada por un bot√≥n f√≠sico independiente.
- Garantizar **silencio total** cuando no se presiona ning√∫n bot√≥n.
- Aplicar una **prioridad fija** al detectar m√∫ltiples teclas presionadas al mismo tiempo:  
  `Do > Re > Mi > Fa`.
- Implementar un **contador independiente por nota**, que registre cu√°ntas veces ha sido presionada cada tecla. Los valores deben estar accesibles v√≠a bus para ser le√≠dos por la CPU.
- Controlar un **LED mediante un PWM separado**, independiente del PWM de audio.
- (Opcional) Habilitar **comunicaci√≥n UART** para fines de depuraci√≥n o telemetr√≠a.
- Usar un **√∫nico reloj de 25‚ÄØMHz** para todo el sistema. Todas las frecuencias derivadas (PWM, UART, etc.) deben generarse a partir de este clock.
- (Opcional) Incorporar un **firmware m√≠nimo** que permita acceder a los registros de los perif√©ricos (lectura y escritura).

### Por M√≥dulo

#### `keyboard_pwm`
- Detectar el estado de los 4 botones conectados (activos en **alto**) y sincronizarlos usando doble flip-flop.
- Seleccionar el divisor de frecuencia correcto para cada nota musical (usando un par√°metro `CLK_HZ`).
- Priorizar autom√°ticamente las notas cuando varias teclas est√°n presionadas.
- Permitir al CPU forzar una frecuencia espec√≠fica (si el registro de escritura es distinto de 0).
- Generar una se√±al PWM con 50% de ciclo √∫til hacia la salida `PWM_AUDIO_OUT`.
- Exponer el estado actual de los botones a trav√©s del bus (`d_out`).

#### `led_pwm`
- Generar una se√±al PWM con 50% de duty cycle y periodo configurable desde el bus.
- Si el valor de frecuencia configurado es `0`, apagar completamente la salida (LED OFF).
- Accesible v√≠a bus en la regi√≥n de memoria `0x0041_0000...`.

#### `perip_contador`
- Contar flancos de subida (transici√≥n de `0 ‚Üí 1`) en cada uno de los 4 botones.
- Proveer acceso a los contadores desde el bus, mediante 4 registros independientes.
- Reiniciar los contadores al recibir la se√±al de reset global.

#### `chip_select`
- Decodificar direcciones de memoria para activar (chip select) el perif√©rico correspondiente.
- Multiplexar la salida `mem_rdata` seg√∫n el perif√©rico activo.

#### `memory`
- Gestionar operaciones de lectura y escritura del CPU en la regi√≥n RAM.
- Permitir la inicializaci√≥n del contenido con un archivo `firmware.hex` durante simulaci√≥n (si aplica).

#### `peripheral_uart`
- Implementar transmisi√≥n y recepci√≥n UART a **57‚ÄØ600 baudios** con base en un reloj de 25‚ÄØMHz.
- (Opcional) Redirigir caracteres UART a la simulaci√≥n mediante `$write`.

#### `peripheral_mult`
- Proveer un m√≥dulo simple de multiplicaci√≥n por hardware, con registros de entrada/salida para interactuar desde el CPU.


---

## üîÅ Diagrama ASM

![Diagrama ASM del m√≥dulo PWM_AUDIO](./diagrama_asm_pwm_audio.png)

El sistema comienza en un estado de inicializaci√≥n con frecuencia cero y reset en alto. Luego verifica continuamente el estado de los botones f√≠sicos. Cuando uno est√° presionado, se asigna una nueva frecuencia.

---


## Diagramas RTL

A continuaci√≥n se presentan los diagramas RTL generados para distintos componentes del sistema. Estos esquemas fueron obtenidos tras la s√≠ntesis del c√≥digo en Verilog y permiten visualizar la estructura l√≥gica interna de cada m√≥dulo.

### Diagrama RTL del SoC

Este diagrama muestra la interconexi√≥n general entre los m√≥dulos perif√©ricos, la CPU y la memoria.

![RTL SoC](https://github.com/JuanF14-ui/Sintetizador-de-Chuck-Digital/blob/c9b0b9e960c6adfaceaaf1664454107d37ef90d4/TECLADO/DIAGRAMA%20SOC.jpg)

---

### Diagrama RTL del M√≥dulo Teclado (`keyboard_pwm`)

Representa la l√≥gica encargada de leer los botones f√≠sicos, priorizar las notas y generar la se√±al PWM correspondiente.

![RTL Teclado](https://github.com/JuanF14-ui/Sintetizador-de-Chuck-Digital/blob/c9b0b9e960c6adfaceaaf1664454107d37ef90d4/TECLADO/DIAGRAMA%20TECLADO.jpg)

---

### Diagrama RTL del M√≥dulo LED PWM

Este m√≥dulo genera una se√±al PWM para controlar el brillo de un LED. Su periodo puede ser configurado desde el bus.

![RTL LED](https://github.com/JuanF14-ui/Sintetizador-de-Chuck-Digital/blob/c9b0b9e960c6adfaceaaf1664454107d37ef90d4/TECLADO/DIAGRAMA%20LED.jpg)

### Diagrama RTL del M√≥dulo Contador (`perip_contador`)

Este m√≥dulo cuenta los flancos de subida de cada bot√≥n. Cada contador es independiente y puede ser le√≠do desde el bus por el procesador.

![RTL Contador](https://github.com/JuanF14-ui/Sintetizador-de-Chuck-Digital/blob/c9b0b9e960c6adfaceaaf1664454107d37ef90d4/TECLADO/DIAGRAMA%20CONTADOR.jpg)

---

Los diagramas permiten verificar la estructura sintetizada, el uso de recursos y la correcta jerarqu√≠a en el dise√±o de cada componente del sistema.

## üèóÔ∏è Diagrama RTL

Puedes generar el diagrama con:

```bash
make rtl top=pwm_audio
