// File: andEx.v
// Generated by MyHDL 0.10
// Date: Sat Mar  9 08:56:08 2019


`timescale 1ns/10ps

module andEx (
    x,
    y,
    z
);
// input : x, y
// output : z

