今天调通了简易版UART的UVM验证平台

需要注意的地方

1. 在top_tb中初始话控制信号。原因待查

2. 在model中port.get(tr)时会产生问题，来源不明，fork解决，添加get的队列，进行pop操作

3. 在driver中按照时序给出激励。

4. dut和验证激励都是需要根据时序图来写，不能写完了去看时序变成什么样子了。

