TimeQuest Timing Analyzer report for ContadorDe1
Mon Dec  2 11:50:36 2024
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ContadorDe1                                        ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 509.68 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.962 ; -18.176            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.779 ; -3.833                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.300 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -27.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.962 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.892      ;
; -0.960 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.890      ;
; -0.960 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.890      ;
; -0.959 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.889      ;
; -0.957 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.887      ;
; -0.957 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.887      ;
; -0.947 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.878      ;
; -0.945 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.875      ;
; -0.944 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.875      ;
; -0.942 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.872      ;
; -0.825 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.756      ;
; -0.822 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.753      ;
; -0.817 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.747      ;
; -0.814 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.744      ;
; -0.811 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.741      ;
; -0.808 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.738      ;
; -0.798 ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.728      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.796 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.726      ;
; -0.791 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.722      ;
; -0.788 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.718      ;
; -0.788 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.719      ;
; -0.788 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.719      ;
; -0.785 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.716      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.778 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.708      ;
; -0.732 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.662      ;
; -0.717 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.648      ;
; -0.717 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.648      ;
; -0.717 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.648      ;
; -0.717 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.648      ;
; -0.689 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.619      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.680 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.610      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.678 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.608      ;
; -0.666 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.596      ;
; -0.663 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.593      ;
; -0.663 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.594      ;
; -0.660 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.591      ;
; -0.658 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.588      ;
; -0.658 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.588      ;
; -0.658 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.588      ;
; -0.658 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.588      ;
; -0.653 ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.584      ;
; -0.651 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.581      ;
; -0.647 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.578      ;
; -0.644 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.575      ;
; -0.639 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.570      ;
; -0.636 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.567      ;
; -0.635 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.565      ;
; -0.631 ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.561      ;
; -0.616 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.546      ;
; -0.611 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.541      ;
; -0.608 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.538      ;
; -0.591 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.522      ;
; -0.585 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.516      ;
; -0.579 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.510      ;
; -0.520 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.450      ;
; -0.502 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.433      ;
; -0.490 ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.420      ;
; -0.475 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.406      ;
; -0.475 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.406      ;
; -0.470 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.400      ;
; -0.467 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.397      ;
; -0.426 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.065     ; 1.356      ;
; -0.365 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.295      ;
; -0.358 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.289      ;
; -0.223 ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.153      ;
; -0.211 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.142      ;
; -0.205 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.065     ; 1.135      ;
; -0.077 ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.008      ;
; -0.076 ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.007      ;
; -0.074 ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.065     ; 1.004      ;
; -0.071 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.002      ;
; -0.070 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.001      ;
; -0.051 ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.065     ; 0.981      ;
; -0.049 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.064     ; 0.980      ;
; -0.035 ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.065     ; 0.965      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; pc:parte_controle|current_state.S3 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.376 ; po:parte_operativa|regA[5]         ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.598      ;
; 0.485 ; po:parte_operativa|regA[4]         ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.707      ;
; 0.486 ; po:parte_operativa|regA[13]        ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.707      ;
; 0.488 ; po:parte_operativa|regA[14]        ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.709      ;
; 0.503 ; po:parte_operativa|regA[11]        ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.725      ;
; 0.516 ; po:parte_operativa|regA[8]         ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.738      ;
; 0.535 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.757      ;
; 0.561 ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.783      ;
; 0.565 ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.787      ;
; 0.575 ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.577 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.798      ;
; 0.579 ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.800      ;
; 0.586 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.807      ;
; 0.662 ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.883      ;
; 0.722 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.943      ;
; 0.724 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.945      ;
; 0.777 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.999      ;
; 0.780 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.002      ;
; 0.780 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.002      ;
; 0.783 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.004      ;
; 0.785 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.006      ;
; 0.786 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.007      ;
; 0.786 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.007      ;
; 0.837 ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.058      ;
; 0.838 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.059      ;
; 0.849 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.070      ;
; 0.864 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.864 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.085      ;
; 0.866 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.087      ;
; 0.930 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.152      ;
; 0.959 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.180      ;
; 0.960 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.181      ;
; 0.976 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.197      ;
; 0.981 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.203      ;
; 0.988 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.210      ;
; 0.990 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.212      ;
; 0.991 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.213      ;
; 0.998 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.219      ;
; 1.000 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 1.018 ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.240      ;
; 1.029 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.250      ;
; 1.029 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.250      ;
; 1.049 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.271      ;
; 1.056 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.278      ;
; 1.097 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.319      ;
; 1.110 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.331      ;
; 1.119 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.341      ;
; 1.124 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.346      ;
; 1.185 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.407      ;
; 1.192 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.414      ;
; 1.199 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.421      ;
; 1.205 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.427      ;
; 1.206 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.427      ;
; 1.206 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.428      ;
; 1.212 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.434      ;
; 1.220 ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.442      ;
; 1.222 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.444      ;
; 1.229 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.451      ;
; 1.238 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.460      ;
; 1.245 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.467      ;
; 1.286 ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.508      ;
; 1.319 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.541      ;
; 1.326 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.548      ;
; 1.330 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.552      ;
; 1.337 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.338 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.560      ;
; 1.345 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.567      ;
; 1.348 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.570      ;
; 1.354 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.576      ;
; 1.355 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.577      ;
; 1.368 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.590      ;
; 1.375 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.597      ;
; 1.378 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.599      ;
; 1.378 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.599      ;
; 1.378 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.599      ;
; 1.378 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.599      ;
; 1.386 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.607      ;
; 1.386 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.607      ;
; 1.386 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.607      ;
; 1.386 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.607      ;
; 1.397 ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.619      ;
; 1.452 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.674      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.453 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.065      ; 1.675      ;
; 1.458 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.680      ;
; 1.459 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.681      ;
; 1.465 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.687      ;
; 1.465 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.687      ;
; 1.467 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.689      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                         ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.709      ;
; -0.779 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.709      ;
; -0.779 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.709      ;
; -0.779 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.709      ;
; -0.717 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 1.647      ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                         ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.300 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.522      ;
; 1.376 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
; 1.376 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
; 1.376 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
; 1.376 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S1|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S2|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S3|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[0]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[1]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[2]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[3]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[4]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[0]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[10]|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[11]|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[12]|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[13]|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[14]|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[1]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[2]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[3]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[4]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[5]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[6]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[7]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[8]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[9]|clk         ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[15]|clk        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 3.164 ; 3.562 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.143 ; 2.585 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.423 ; 2.883 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.362 ; 2.871 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 2.454 ; 2.932 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 2.357 ; 2.797 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.915 ; 1.051 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 0.808 ; 0.912 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 2.298 ; 2.811 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 1.652 ; 2.101 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 1.771 ; 2.219 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 1.801 ; 2.249 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 3.164 ; 3.562 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 2.308 ; 2.815 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 2.388 ; 2.921 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 2.253 ; 2.776 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 1.775 ; 2.209 ; Rise       ; clk             ;
; start     ; clk        ; 2.784 ; 3.242 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.459 ; -0.549 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -1.722 ; -2.126 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.993 ; -2.423 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.929 ; -2.413 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -2.020 ; -2.460 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -1.891 ; -2.299 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -0.562 ; -0.682 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -0.459 ; -0.549 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -1.834 ; -2.313 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -1.264 ; -1.692 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -1.365 ; -1.776 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -1.357 ; -1.773 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -2.677 ; -3.054 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -1.880 ; -2.348 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -1.958 ; -2.449 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -1.840 ; -2.340 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -1.383 ; -1.797 ; Rise       ; clk             ;
; start     ; clk        ; -1.307 ; -1.750 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 6.079 ; 5.985 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 7.558 ; 7.528 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 5.829 ; 5.742 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 7.079 ; 7.035 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 5.822 ; 5.734 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 6.515 ; 6.398 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 7.558 ; 7.528 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 5.884 ; 5.790 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 5.635 ; 5.546 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 5.641 ; 5.552 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 6.876 ; 6.831 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 5.635 ; 5.546 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 6.303 ; 6.187 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 7.301 ; 7.268 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 572.74 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.746 ; -13.903           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.309 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.606 ; -2.973               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.163 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.746 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.683      ;
; -0.743 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.680      ;
; -0.743 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.680      ;
; -0.741 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.678      ;
; -0.738 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.675      ;
; -0.738 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.675      ;
; -0.735 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.673      ;
; -0.730 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.668      ;
; -0.729 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.666      ;
; -0.724 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.661      ;
; -0.625 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.563      ;
; -0.621 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.558      ;
; -0.620 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.558      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.619 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.556      ;
; -0.616 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.553      ;
; -0.616 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.553      ;
; -0.612 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.549      ;
; -0.611 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.548      ;
; -0.605 ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.542      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.604 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.541      ;
; -0.593 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.531      ;
; -0.590 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.528      ;
; -0.588 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.526      ;
; -0.585 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.523      ;
; -0.553 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.490      ;
; -0.543 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.481      ;
; -0.543 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.481      ;
; -0.543 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.481      ;
; -0.543 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.481      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.461      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.523 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.460      ;
; -0.503 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.440      ;
; -0.494 ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.432      ;
; -0.492 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.429      ;
; -0.492 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.429      ;
; -0.492 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.429      ;
; -0.492 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.429      ;
; -0.488 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.425      ;
; -0.485 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.423      ;
; -0.483 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.420      ;
; -0.480 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.418      ;
; -0.478 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.415      ;
; -0.471 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.409      ;
; -0.465 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.403      ;
; -0.462 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.400      ;
; -0.461 ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.398      ;
; -0.457 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.394      ;
; -0.457 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.395      ;
; -0.453 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.390      ;
; -0.432 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.369      ;
; -0.427 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.364      ;
; -0.417 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.355      ;
; -0.406 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.344      ;
; -0.388 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.326      ;
; -0.356 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.293      ;
; -0.336 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.274      ;
; -0.324 ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.261      ;
; -0.317 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.255      ;
; -0.317 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.057     ; 1.255      ;
; -0.310 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.247      ;
; -0.305 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.242      ;
; -0.266 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.058     ; 1.203      ;
; -0.217 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.154      ;
; -0.204 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.142      ;
; -0.091 ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.058     ; 1.028      ;
; -0.072 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.010      ;
; -0.069 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.058     ; 1.006      ;
; 0.044  ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.058     ; 0.893      ;
; 0.046  ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 0.892      ;
; 0.046  ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.057     ; 0.892      ;
; 0.051  ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.057     ; 0.887      ;
; 0.052  ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.057     ; 0.886      ;
; 0.062  ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.057     ; 0.876      ;
; 0.068  ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.058     ; 0.869      ;
; 0.083  ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 0.854      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; pc:parte_controle|current_state.S3 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.340 ; po:parte_operativa|regA[5]         ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.542      ;
; 0.439 ; po:parte_operativa|regA[4]         ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.641      ;
; 0.440 ; po:parte_operativa|regA[13]        ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.641      ;
; 0.442 ; po:parte_operativa|regA[14]        ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.643      ;
; 0.460 ; po:parte_operativa|regA[11]        ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.662      ;
; 0.474 ; po:parte_operativa|regA[8]         ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.676      ;
; 0.485 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.058      ; 0.687      ;
; 0.506 ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.708      ;
; 0.510 ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.712      ;
; 0.518 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.519 ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.520 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.522 ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.723      ;
; 0.530 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.731      ;
; 0.608 ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.809      ;
; 0.658 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.859      ;
; 0.663 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.864      ;
; 0.716 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.918      ;
; 0.718 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.919      ;
; 0.720 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.921      ;
; 0.720 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.922      ;
; 0.720 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.922      ;
; 0.720 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.921      ;
; 0.721 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.922      ;
; 0.763 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.763 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.769 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.776 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.977      ;
; 0.851 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.058      ; 1.053      ;
; 0.852 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.053      ;
; 0.865 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.886 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.087      ;
; 0.895 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.097      ;
; 0.898 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.099      ;
; 0.905 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.106      ;
; 0.911 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.113      ;
; 0.913 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.115      ;
; 0.914 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.116      ;
; 0.929 ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.131      ;
; 0.941 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.143      ;
; 0.943 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.144      ;
; 0.944 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.145      ;
; 0.954 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.156      ;
; 0.973 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.175      ;
; 0.994 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.195      ;
; 1.015 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.217      ;
; 1.033 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.235      ;
; 1.064 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.266      ;
; 1.077 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.279      ;
; 1.088 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.290      ;
; 1.088 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.290      ;
; 1.089 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.290      ;
; 1.101 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.303      ;
; 1.101 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.303      ;
; 1.111 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.313      ;
; 1.120 ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.322      ;
; 1.124 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.326      ;
; 1.131 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.333      ;
; 1.132 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.334      ;
; 1.163 ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.365      ;
; 1.191 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.393      ;
; 1.200 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.402      ;
; 1.204 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.406      ;
; 1.213 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.415      ;
; 1.213 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.415      ;
; 1.221 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.423      ;
; 1.222 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.424      ;
; 1.226 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.428      ;
; 1.234 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.436      ;
; 1.242 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.444      ;
; 1.252 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.453      ;
; 1.252 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.453      ;
; 1.252 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.453      ;
; 1.252 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.453      ;
; 1.255 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.457      ;
; 1.255 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.456      ;
; 1.255 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.456      ;
; 1.255 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.456      ;
; 1.255 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.456      ;
; 1.283 ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.485      ;
; 1.310 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.310 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.512      ;
; 1.317 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.519      ;
; 1.321 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.523      ;
; 1.323 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.525      ;
; 1.324 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.526      ;
; 1.326 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.527      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                          ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.606 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.543      ;
; -0.606 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.543      ;
; -0.606 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.543      ;
; -0.606 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.543      ;
; -0.549 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 1.486      ;
+--------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                          ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.163 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.365      ;
; 1.231 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.432      ;
; 1.231 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.432      ;
; 1.231 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.432      ;
; 1.231 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.432      ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S1|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S2|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S3|clk ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[0]|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[10]|clk        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[11]|clk        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[1]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[2]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[3]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[4]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[5]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[6]|clk         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[7]|clk         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[1]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[2]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[3]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[4]|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[0]|clk         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[12]|clk        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[13]|clk        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[14]|clk        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[15]|clk        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[8]|clk         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[9]|clk         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 2.785 ; 3.056 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 1.853 ; 2.181 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.117 ; 2.445 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.049 ; 2.435 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 2.140 ; 2.492 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 2.055 ; 2.368 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.842 ; 0.986 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 0.755 ; 0.856 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 1.995 ; 2.383 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 1.390 ; 1.755 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 1.499 ; 1.855 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 1.524 ; 1.882 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 2.785 ; 3.056 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 2.005 ; 2.386 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 2.077 ; 2.486 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 1.948 ; 2.369 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 1.500 ; 1.849 ; Rise       ; clk             ;
; start     ; clk        ; 2.418 ; 2.788 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.441 ; -0.530 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -1.478 ; -1.780 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.729 ; -2.040 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.661 ; -2.030 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -1.753 ; -2.076 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -1.639 ; -1.927 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -0.524 ; -0.655 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -0.441 ; -0.530 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -1.581 ; -1.943 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -1.046 ; -1.395 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -1.139 ; -1.465 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -1.129 ; -1.461 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -2.351 ; -2.605 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -1.625 ; -1.975 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -1.694 ; -2.071 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -1.581 ; -1.985 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -1.151 ; -1.485 ; Rise       ; clk             ;
; start     ; clk        ; -1.087 ; -1.449 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 5.463 ; 5.333 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 6.777 ; 6.735 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 5.213 ; 5.118 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 6.311 ; 6.242 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 5.206 ; 5.111 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 5.867 ; 5.701 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 6.777 ; 6.735 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 5.286 ; 5.156 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 5.036 ; 4.942 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 5.041 ; 4.947 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 6.126 ; 6.058 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 5.036 ; 4.942 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 5.675 ; 5.512 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 6.543 ; 6.501 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.095 ; -0.195            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.012 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.726 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.637                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.095 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.045      ;
; -0.095 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.045      ;
; -0.092 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.042      ;
; -0.089 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.039      ;
; -0.087 ; po:parte_operativa|regA[2]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.037      ;
; -0.087 ; po:parte_operativa|regA[7]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.037      ;
; -0.084 ; po:parte_operativa|regA[1]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.034      ;
; -0.083 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.033      ;
; -0.081 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.031      ;
; -0.075 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.025      ;
; -0.024 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.974      ;
; -0.016 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.966      ;
; -0.012 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.962      ;
; -0.010 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.005 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; -0.004 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.952      ;
; -0.001 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.951      ;
; 0.002  ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.948      ;
; 0.003  ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.947      ;
; 0.004  ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.946      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.007  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.943      ;
; 0.038  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.043  ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
; 0.050  ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.900      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.064  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.886      ;
; 0.069  ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.881      ;
; 0.069  ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.881      ;
; 0.070  ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.070  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.880      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.073  ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.877      ;
; 0.077  ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.873      ;
; 0.077  ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.873      ;
; 0.077  ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.873      ;
; 0.078  ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.872      ;
; 0.081  ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.869      ;
; 0.087  ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.863      ;
; 0.087  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.863      ;
; 0.089  ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.861      ;
; 0.097  ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.853      ;
; 0.099  ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.851      ;
; 0.105  ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.845      ;
; 0.111  ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.839      ;
; 0.115  ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.835      ;
; 0.118  ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.832      ;
; 0.121  ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.829      ;
; 0.145  ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.805      ;
; 0.157  ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.793      ;
; 0.164  ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.786      ;
; 0.177  ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.773      ;
; 0.185  ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.765      ;
; 0.188  ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.762      ;
; 0.189  ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.761      ;
; 0.190  ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.760      ;
; 0.223  ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.727      ;
; 0.229  ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.721      ;
; 0.307  ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.643      ;
; 0.316  ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.634      ;
; 0.322  ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.628      ;
; 0.395  ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.555      ;
; 0.396  ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.554      ;
; 0.398  ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.552      ;
; 0.399  ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.551      ;
; 0.400  ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.550      ;
; 0.408  ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 0.542      ;
; 0.411  ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.539      ;
; 0.418  ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 0.532      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; pc:parte_controle|current_state.S3 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.196 ; po:parte_operativa|regA[5]         ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.258 ; po:parte_operativa|regA[4]         ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; po:parte_operativa|regA[13]        ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; po:parte_operativa|regA[11]        ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; po:parte_operativa|regA[14]        ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; po:parte_operativa|regA[8]         ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.276 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.302 ; po:parte_operativa|regA[3]         ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; po:parte_operativa|regA[2]         ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.308 ; po:parte_operativa|acc[4]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; po:parte_operativa|regA[9]         ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.314 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.345 ; po:parte_operativa|regA[10]        ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.377 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.383 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.408 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.529      ;
; 0.411 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.532      ;
; 0.412 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.412 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.414 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.415 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.536      ;
; 0.434 ; po:parte_operativa|regA[1]         ; po:parte_operativa|regA[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.555      ;
; 0.443 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.458 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.467 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; po:parte_operativa|acc[3]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.490 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.611      ;
; 0.495 ; po:parte_operativa|regA[15]        ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.616      ;
; 0.521 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; po:parte_operativa|acc[2]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.524 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.533 ; po:parte_operativa|acc[1]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.538 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; pc:parte_controle|current_state.S1 ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.545 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[9]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.557 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; po:parte_operativa|regA[11]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.678      ;
; 0.574 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.697      ;
; 0.579 ; pc:parte_controle|current_state.S2 ; pc:parte_controle|current_state.S1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.700      ;
; 0.601 ; po:parte_operativa|acc[0]          ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.722      ;
; 0.630 ; po:parte_operativa|regA[7]         ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.751      ;
; 0.632 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.753      ;
; 0.632 ; po:parte_operativa|regA[14]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.753      ;
; 0.636 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.757      ;
; 0.636 ; po:parte_operativa|regA[6]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.757      ;
; 0.642 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.763      ;
; 0.642 ; po:parte_operativa|regA[9]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.763      ;
; 0.643 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.764      ;
; 0.643 ; po:parte_operativa|regA[15]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.764      ;
; 0.647 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.768      ;
; 0.647 ; po:parte_operativa|regA[5]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.768      ;
; 0.652 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[15]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.773      ;
; 0.662 ; po:parte_operativa|regA[12]        ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.783      ;
; 0.709 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.830      ;
; 0.710 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.831      ;
; 0.710 ; po:parte_operativa|regA[3]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.831      ;
; 0.713 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.834      ;
; 0.713 ; po:parte_operativa|regA[13]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.834      ;
; 0.717 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.838      ;
; 0.717 ; po:parte_operativa|regA[10]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.838      ;
; 0.718 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.839      ;
; 0.718 ; po:parte_operativa|regA[12]        ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.839      ;
; 0.718 ; po:parte_operativa|regA[6]         ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.839      ;
; 0.727 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; po:parte_operativa|regA[0]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.848      ;
; 0.734 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.855      ;
; 0.750 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; po:parte_operativa|regA[0]         ; po:parte_operativa|acc[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.779 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.900      ;
; 0.779 ; po:parte_operativa|regA[8]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.900      ;
; 0.787 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.908      ;
; 0.787 ; po:parte_operativa|regA[4]         ; pc:parte_controle|current_state.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.908      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[10]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.789 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.790 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; pc:parte_controle|current_state.S2 ; po:parte_operativa|regA[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.911      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                         ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.012 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.938      ;
; 0.012 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.938      ;
; 0.012 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.938      ;
; 0.012 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.938      ;
; 0.043 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.907      ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                          ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.726 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.847      ;
; 0.770 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.891      ;
; 0.770 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.891      ;
; 0.770 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.891      ;
; 0.770 ; pc:parte_controle|current_state.S1 ; po:parte_operativa|acc[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.891      ;
+-------+------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[8]          ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; po:parte_operativa|regA[9]          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S1|clk ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S2|clk ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_controle|current_state.S3|clk ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[0]|clk          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[1]|clk          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[2]|clk          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[3]|clk          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|acc[4]|clk          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[0]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[10]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[11]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[12]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[13]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[14]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[15]|clk        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[1]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[2]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[3]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[4]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[5]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[6]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[7]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[8]|clk         ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; parte_operativa|regA[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S1  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S2  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; pc:parte_controle|current_state.S3  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[0]           ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[1]           ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[2]           ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[3]           ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|acc[4]           ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[0]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[10]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[11]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[12]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[13]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[14]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[15]         ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[1]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[2]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[3]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[4]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[5]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[6]          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; po:parte_operativa|regA[7]          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 1.719 ; 2.335 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 1.197 ; 1.785 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 1.346 ; 1.973 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 1.323 ; 1.964 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 1.371 ; 2.005 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 1.310 ; 1.914 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.501 ; 0.799 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 0.448 ; 0.743 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 1.286 ; 1.930 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 0.916 ; 1.496 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 0.987 ; 1.558 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 0.997 ; 1.578 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 1.719 ; 2.335 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 1.297 ; 1.936 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 1.358 ; 2.007 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 1.282 ; 1.934 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 0.999 ; 1.559 ; Rise       ; clk             ;
; start     ; clk        ; 1.569 ; 2.129 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.251 ; -0.543 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -0.961 ; -1.526 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.106 ; -1.707 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.082 ; -1.702 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -1.129 ; -1.739 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -1.048 ; -1.632 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -0.302 ; -0.597 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -0.251 ; -0.543 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -1.025 ; -1.648 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -0.699 ; -1.264 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -0.760 ; -1.309 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -0.747 ; -1.309 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -1.444 ; -2.048 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -1.058 ; -1.672 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -1.115 ; -1.739 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -1.050 ; -1.684 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -0.779 ; -1.325 ; Rise       ; clk             ;
; start     ; clk        ; -0.741 ; -1.298 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 3.539 ; 3.581 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 4.411 ; 4.574 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 3.391 ; 3.413 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 4.248 ; 4.303 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 3.392 ; 3.412 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 3.774 ; 3.834 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 4.411 ; 4.574 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 3.422 ; 3.462 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 3.278 ; 3.298 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 3.278 ; 3.298 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 4.126 ; 4.179 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 3.280 ; 3.298 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 3.649 ; 3.706 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 4.258 ; 4.413 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.962  ; 0.186 ; -0.779   ; 0.726   ; -3.000              ;
;  clk             ; -0.962  ; 0.186 ; -0.779   ; 0.726   ; -3.000              ;
; Design-wide TNS  ; -18.176 ; 0.0   ; -3.833   ; 0.0     ; -27.637             ;
;  clk             ; -18.176 ; 0.000 ; -3.833   ; 0.000   ; -27.637             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 3.164 ; 3.562 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.143 ; 2.585 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.423 ; 2.883 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.362 ; 2.871 ; Rise       ; clk             ;
;  A[3]     ; clk        ; 2.454 ; 2.932 ; Rise       ; clk             ;
;  A[4]     ; clk        ; 2.357 ; 2.797 ; Rise       ; clk             ;
;  A[5]     ; clk        ; 0.915 ; 1.051 ; Rise       ; clk             ;
;  A[6]     ; clk        ; 0.808 ; 0.912 ; Rise       ; clk             ;
;  A[7]     ; clk        ; 2.298 ; 2.811 ; Rise       ; clk             ;
;  A[8]     ; clk        ; 1.652 ; 2.101 ; Rise       ; clk             ;
;  A[9]     ; clk        ; 1.771 ; 2.219 ; Rise       ; clk             ;
;  A[10]    ; clk        ; 1.801 ; 2.249 ; Rise       ; clk             ;
;  A[11]    ; clk        ; 3.164 ; 3.562 ; Rise       ; clk             ;
;  A[12]    ; clk        ; 2.308 ; 2.815 ; Rise       ; clk             ;
;  A[13]    ; clk        ; 2.388 ; 2.921 ; Rise       ; clk             ;
;  A[14]    ; clk        ; 2.253 ; 2.776 ; Rise       ; clk             ;
;  A[15]    ; clk        ; 1.775 ; 2.209 ; Rise       ; clk             ;
; start     ; clk        ; 2.784 ; 3.242 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.251 ; -0.530 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -0.961 ; -1.526 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.106 ; -1.707 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.082 ; -1.702 ; Rise       ; clk             ;
;  A[3]     ; clk        ; -1.129 ; -1.739 ; Rise       ; clk             ;
;  A[4]     ; clk        ; -1.048 ; -1.632 ; Rise       ; clk             ;
;  A[5]     ; clk        ; -0.302 ; -0.597 ; Rise       ; clk             ;
;  A[6]     ; clk        ; -0.251 ; -0.530 ; Rise       ; clk             ;
;  A[7]     ; clk        ; -1.025 ; -1.648 ; Rise       ; clk             ;
;  A[8]     ; clk        ; -0.699 ; -1.264 ; Rise       ; clk             ;
;  A[9]     ; clk        ; -0.760 ; -1.309 ; Rise       ; clk             ;
;  A[10]    ; clk        ; -0.747 ; -1.309 ; Rise       ; clk             ;
;  A[11]    ; clk        ; -1.444 ; -2.048 ; Rise       ; clk             ;
;  A[12]    ; clk        ; -1.058 ; -1.672 ; Rise       ; clk             ;
;  A[13]    ; clk        ; -1.115 ; -1.739 ; Rise       ; clk             ;
;  A[14]    ; clk        ; -1.050 ; -1.684 ; Rise       ; clk             ;
;  A[15]    ; clk        ; -0.779 ; -1.325 ; Rise       ; clk             ;
; start     ; clk        ; -0.741 ; -1.298 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 6.079 ; 5.985 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 7.558 ; 7.528 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 5.829 ; 5.742 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 7.079 ; 7.035 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 5.822 ; 5.734 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 6.515 ; 6.398 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 7.558 ; 7.528 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; pronto        ; clk        ; 3.422 ; 3.462 ; Rise       ; clk             ;
; resultado[*]  ; clk        ; 3.278 ; 3.298 ; Rise       ; clk             ;
;  resultado[0] ; clk        ; 3.278 ; 3.298 ; Rise       ; clk             ;
;  resultado[1] ; clk        ; 4.126 ; 4.179 ; Rise       ; clk             ;
;  resultado[2] ; clk        ; 3.280 ; 3.298 ; Rise       ; clk             ;
;  resultado[3] ; clk        ; 3.649 ; 3.706 ; Rise       ; clk             ;
;  resultado[4] ; clk        ; 4.258 ; 4.413 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; resultado[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pronto        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[15]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[14]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[13]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[12]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0349 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0349 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00496 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00496 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 126      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 126      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec  2 11:50:35 2024
Info: Command: quartus_sta ContadorDe1 -c ContadorDe1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ContadorDe1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.962             -18.176 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332146): Worst-case recovery slack is -0.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.779              -3.833 clk 
Info (332146): Worst-case removal slack is 1.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.300               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.746             -13.903 clk 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.309               0.000 clk 
Info (332146): Worst-case recovery slack is -0.606
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.606              -2.973 clk 
Info (332146): Worst-case removal slack is 1.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.163               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.095
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.095              -0.195 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is 0.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.012               0.000 clk 
Info (332146): Worst-case removal slack is 0.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.726               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.637 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Mon Dec  2 11:50:36 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


