Fitter report for MIPS
Wed May 30 12:08:49 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed May 30 12:08:49 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; MIPS                                     ;
; Top-level Entity Name              ; MIPS                                     ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,028 / 18,752 ( 16 % )                  ;
;     Total combinational functions  ; 3,028 / 18,752 ( 16 % )                  ;
;     Dedicated logic registers      ; 1,289 / 18,752 ( 7 % )                   ;
; Total registers                    ; 1289                                     ;
; Total pins                         ; 176 / 315 ( 56 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 16,384 / 239,616 ( 7 % )                 ;
; Embedded Multiplier 9-bit elements ; 7 / 52 ( 13 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7       ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; Off                ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                                            ; Off                ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                                 ; Off                ; Normal                         ;
; Limit to One Fitting Attempt                                               ; On                 ; Off                            ;
; Fitter Effort                                                              ; Fast Fit           ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  37.5%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4569 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4569 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4566    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/quartus/MIPS.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 3,028 / 18,752 ( 16 % )  ;
;     -- Combinational with no register       ; 1739                     ;
;     -- Register only                        ; 0                        ;
;     -- Combinational with a register        ; 1289                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2104                     ;
;     -- 3 input functions                    ; 723                      ;
;     -- <=2 input functions                  ; 201                      ;
;     -- Register only                        ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 2859                     ;
;     -- arithmetic mode                      ; 169                      ;
;                                             ;                          ;
; Total registers*                            ; 1,289 / 19,649 ( 7 % )   ;
;     -- Dedicated logic registers            ; 1,289 / 18,752 ( 7 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 239 / 1,172 ( 20 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 176 / 315 ( 56 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 4 / 52 ( 8 % )           ;
; Total block memory bits                     ; 16,384 / 239,616 ( 7 % ) ;
; Total block memory implementation bits      ; 18,432 / 239,616 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 7 / 52 ( 13 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 9%             ;
; Peak interconnect usage (total/H/V)         ; 23% / 24% / 22%          ;
; Maximum fan-out                             ; 1295                     ;
; Highest non-global fan-out                  ; 298                      ;
; Total fan-out                               ; 14856                    ;
; Average fan-out                             ; 3.29                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3028 / 18752 ( 16 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1739                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 1289                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2104                  ; 0                              ;
;     -- 3 input functions                    ; 723                   ; 0                              ;
;     -- <=2 input functions                  ; 201                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2859                  ; 0                              ;
;     -- arithmetic mode                      ; 169                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1289                  ; 0                              ;
;     -- Dedicated logic registers            ; 1289 / 18752 ( 7 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 239 / 1172 ( 20 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 176                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 7 / 52 ( 13 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M4K                                         ; 4 / 52 ( 7 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 15022                 ; 0                              ;
;     -- Registered Connections               ; 5238                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 174                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset ; B17   ; 4        ; 37           ; 27           ; 1           ; 298                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALU_result_out[0]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[10]  ; H18   ; 5        ; 50           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[11]  ; J17   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[12]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[13]  ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[14]  ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[15]  ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[16]  ; G17   ; 5        ; 50           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[17]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[18]  ; J18   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[19]  ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[1]   ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[20]  ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[21]  ; F22   ; 5        ; 50           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[22]  ; J20   ; 5        ; 50           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[23]  ; D14   ; 4        ; 35           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[24]  ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[25]  ; F15   ; 4        ; 39           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[26]  ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[27]  ; J14   ; 4        ; 42           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[28]  ; F13   ; 4        ; 35           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[29]  ; P1    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[2]   ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[30]  ; G22   ; 5        ; 50           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[31]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[3]   ; AB7   ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[4]   ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[5]   ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[6]   ; C7    ; 3        ; 7            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[7]   ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[8]   ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALU_result_out[9]   ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Branch_out          ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[0]  ; N2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[10] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[11] ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[12] ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[14] ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[16] ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[17] ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[18] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[19] ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[1]  ; V8    ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[20] ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[21] ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[22] ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[23] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[24] ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[25] ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[26] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[27] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[28] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[29] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[2]  ; U9    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[30] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[31] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[3]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[4]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[5]  ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[6]  ; N1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[7]  ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[8]  ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction_out[9]  ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Memwrite_out        ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[0]               ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[1]               ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[2]               ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[3]               ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[4]               ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[5]               ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[6]               ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[7]               ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[8]               ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[9]               ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Regwrite_out        ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Zero_out            ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[0]  ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[10] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[11] ; E15   ; 4        ; 42           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[12] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[13] ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[14] ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[15] ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[16] ; E14   ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[17] ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[18] ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[19] ; A19   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[1]  ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[20] ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[21] ; H15   ; 4        ; 44           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[22] ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[23] ; G16   ; 4        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[24] ; H13   ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[25] ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[26] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[27] ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[28] ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[29] ; A6    ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[2]  ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[30] ; B20   ; 4        ; 48           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[31] ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[3]  ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[4]  ; H7    ; 3        ; 5            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[5]  ; B18   ; 4        ; 46           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[6]  ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[7]  ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[8]  ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_1_out[9]  ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[0]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[10] ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[11] ; H16   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[12] ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[13] ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[14] ; D22   ; 5        ; 50           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[15] ; C21   ; 5        ; 50           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[16] ; D21   ; 5        ; 50           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[17] ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[18] ; G7    ; 3        ; 5            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[19] ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[1]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[20] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[21] ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[22] ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[23] ; A18   ; 4        ; 46           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[24] ; G15   ; 4        ; 39           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[25] ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[26] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[27] ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[28] ; C16   ; 4        ; 44           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[29] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[2]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[30] ; D15   ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[31] ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[3]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[4]  ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[5]  ; E22   ; 5        ; 50           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[6]  ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[7]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[8]  ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; read_data_2_out[9]  ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[0]   ; J22   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[10]  ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[11]  ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[12]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[13]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[14]  ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[15]  ; E21   ; 5        ; 50           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[16]  ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[17]  ; AB16  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[18]  ; K20   ; 5        ; 50           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[19]  ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[1]   ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[20]  ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[21]  ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[22]  ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[23]  ; H17   ; 5        ; 50           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[24]  ; C14   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[25]  ; G21   ; 5        ; 50           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[26]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[27]  ; H14   ; 4        ; 42           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[28]  ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[29]  ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[2]   ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[30]  ; D16   ; 4        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[31]  ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[3]   ; W8    ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[4]   ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[5]   ; G18   ; 5        ; 50           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[6]   ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[7]   ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[8]   ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_data_out[9]   ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 41 ( 39 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 33 ( 67 % ) ; 3.3V          ; --           ;
; 3        ; 34 / 43 ( 79 % ) ; 3.3V          ; --           ;
; 4        ; 34 / 40 ( 85 % ) ; 3.3V          ; --           ;
; 5        ; 27 / 39 ( 69 % ) ; 3.3V          ; --           ;
; 6        ; 6 / 36 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 17 / 40 ( 43 % ) ; 3.3V          ; --           ;
; 8        ; 23 / 43 ( 53 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; read_data_1_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 306        ; 3        ; write_data_out[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; read_data_1_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; read_data_1_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; read_data_1_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; read_data_1_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; read_data_1_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; read_data_1_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; read_data_2_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; read_data_2_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; write_data_out[16]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; read_data_2_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 249        ; 4        ; read_data_1_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 247        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; read_data_2_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; read_data_2_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; write_data_out[20]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; read_data_2_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; read_data_2_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; write_data_out[21]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; Instruction_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; Instruction_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; Instruction_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; ALU_result_out[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; ALU_result_out[31]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; write_data_out[13]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; write_data_out[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; ALU_result_out[14]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; Instruction_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; ALU_result_out[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; read_data_2_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; write_data_out[17]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; read_data_1_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; read_data_1_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; read_data_1_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; read_data_2_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; read_data_1_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; read_data_1_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; read_data_1_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; read_data_2_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; ALU_result_out[24]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; read_data_1_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 248        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; read_data_1_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; ALU_result_out[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; read_data_2_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; read_data_2_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; read_data_1_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; write_data_out[24]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; read_data_2_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 245        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; read_data_2_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 237        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; ALU_result_out[12]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 15         ; 2        ; Instruction_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; read_data_1_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 3        ; write_data_out[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; write_data_out[19]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; read_data_2_out[31]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; ALU_result_out[23]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; read_data_2_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; write_data_out[30]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; read_data_2_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 230        ; 5        ; read_data_2_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 20         ; 2        ; ALU_result_out[17]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 21         ; 2        ; Memwrite_out                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; read_data_2_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; read_data_1_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; read_data_2_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; ALU_result_out[19]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; read_data_2_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; read_data_1_out[16]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; read_data_1_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; write_data_out[15]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 228        ; 5        ; read_data_2_out[5]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 22         ; 2        ; ALU_result_out[8]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 23         ; 2        ; ALU_result_out[9]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 13         ; 2        ; Zero_out                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; ALU_result_out[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; ALU_result_out[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; read_data_1_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; ALU_result_out[20]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; read_data_1_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; ALU_result_out[28]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; write_data_out[28]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; ALU_result_out[25]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; Regwrite_out                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 224        ; 5        ; ALU_result_out[21]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; read_data_2_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; write_data_out[12]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; read_data_2_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; Branch_out                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; read_data_1_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; read_data_1_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; read_data_2_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; read_data_1_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 231        ; 5        ; ALU_result_out[16]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 232        ; 5        ; write_data_out[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; write_data_out[25]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 222        ; 5        ; ALU_result_out[30]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 24         ; 2        ; write_data_out[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; Instruction_out[28]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 27         ; 2        ; ALU_result_out[26]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; ALU_result_out[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 18         ; 2        ; Instruction_out[26]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 19         ; 2        ; Instruction_out[30]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 318        ; 3        ; read_data_1_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; read_data_2_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; Instruction_out[8]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; read_data_1_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; read_data_1_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; read_data_1_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; read_data_1_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; write_data_out[27]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 253        ; 4        ; read_data_1_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 219        ; 5        ; read_data_2_out[11]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 226        ; 5        ; write_data_out[23]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 225        ; 5        ; ALU_result_out[10]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 214        ; 5        ; read_data_2_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; Instruction_out[27]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; ALU_result_out[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; write_data_out[9]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; ALU_result_out[27]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 220        ; 5        ; write_data_out[11]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; ALU_result_out[11]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; ALU_result_out[18]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 216        ; 5        ; write_data_out[14]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; ALU_result_out[22]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 211        ; 5        ; write_data_out[22]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 212        ; 5        ; write_data_out[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; write_data_out[18]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; ALU_result_out[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; Instruction_out[21]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; Instruction_out[29]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; Instruction_out[19]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; Instruction_out[25]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; Instruction_out[9]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; write_data_out[10]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; Instruction_out[22]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; Instruction_out[24]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; Instruction_out[6]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; Instruction_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 51         ; 1        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 52         ; 1        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; write_data_out[31]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; Instruction_out[18]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; Instruction_out[23]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; Instruction_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; ALU_result_out[29]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 48         ; 1        ; write_data_out[29]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; Instruction_out[3]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 56         ; 1        ; Instruction_out[4]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; Instruction_out[13]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; Instruction_out[14]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 109        ; 8        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; Instruction_out[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; write_data_out[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; ALU_result_out[15]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; Instruction_out[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; write_data_out[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; read_data_2_out[20]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; Instruction_out[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; Instruction_out[10]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; read_data_2_out[12]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; Instruction_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 101        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; read_data_2_out[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; write_data_out[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 105        ; 8        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; read_data_2_out[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; Instruction_out[17]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; write_data_out[26]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; ALU_result_out[13]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MIPS                                                           ; 3028 (35)   ; 1289 (0)                  ; 0 (0)         ; 16384       ; 4    ; 7            ; 1       ; 3         ; 176  ; 0            ; 1739 (35)    ; 0 (0)             ; 1289 (0)         ; |MIPS                                                                                                                              ;              ;
;    |Execute:EXE|                                                ; 794 (124)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 791 (121)    ; 0 (0)             ; 3 (3)            ; |MIPS|Execute:EXE                                                                                                                  ;              ;
;       |FPU_Unit:FPU|                                            ; 670 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 670 (0)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU                                                                                                     ;              ;
;          |ADD_SUB_FPU:add_component|                            ; 431 (3)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 431 (3)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component                                                                           ;              ;
;             |ADD_SUB:stage_0|                                   ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0                                                           ;              ;
;                |ADD:stage_1|                                    ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:0:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:6:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:7:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i    ;              ;
;             |ADD_SUB:stage_4|                                   ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4                                                           ;              ;
;                |ADD:stage_1|                                    ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:0:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:10:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:11:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:12:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:13:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:14:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:15:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:16:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:17:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:18:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:19:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:20:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:21:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:22:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:23:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:24:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i   ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:6:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:7:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:8:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:9:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i    ;              ;
;                |xor_gate:\stage_0:1:stage_i|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|xor_gate:\stage_0:1:stage_i                               ;              ;
;             |ADD_SUB:stage_6_1|                                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1                                                         ;              ;
;                |ADD:stage_1|                                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1                                             ;              ;
;                   |full_adder:\Array_Of_full_adders:10:stage_i| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:11:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:12:stage_i| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:13:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:14:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:15:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:23:stage_i| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:8:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i  ;              ;
;                   |full_adder:\Array_Of_full_adders:9:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i  ;              ;
;             |ADD_SUB:stage_7|                                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7                                                           ;              ;
;                |ADD:stage_1|                                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i    ;              ;
;             |ADD_SUB:stage_8|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_8                                                           ;              ;
;                |ADD:stage_1|                                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i    ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_8|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i    ;              ;
;             |ADD_SUB:stage_9|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_9                                                           ;              ;
;                |ADD:stage_1|                                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1                                               ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_9|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i    ;              ;
;             |LeadingZeros_counter:stage_5|                      ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5                                              ;              ;
;             |MUX_Nbits:stage_10|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|MUX_Nbits:stage_10                                                        ;              ;
;             |MUX_Nbits:stage_1|                                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|MUX_Nbits:stage_1                                                         ;              ;
;             |Swap:stage_2|                                      ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2                                                              ;              ;
;             |shift_unit:stage_3|                                ; 167 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (0)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3                                                        ;              ;
;                |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i                 ;              ;
;                |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i                 ;              ;
;                |shift_Nbits:\shift_loop_bit3:7:stage_i|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit3:7:stage_i                 ;              ;
;                |shift_Nbits:\shift_loop_bit4:15:stage_i|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit4:15:stage_i                ;              ;
;                |shift_Nbits:\shift_loop_bit5:31:stage_i|        ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i                ;              ;
;                |shift_Nbits:shift_loop_bit0|                    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0                            ;              ;
;             |shift_unit:stage_6|                                ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6                                                        ;              ;
;                |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i                 ;              ;
;                |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i                 ;              ;
;                |shift_Nbits:\shift_loop_bit4:15:stage_i|        ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i                ;              ;
;          |FPU_selector:selector|                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|FPU_selector:selector                                                                               ;              ;
;          |MUL_FPU:mul_component|                                ; 234 (121)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 234 (121)    ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component                                                                               ;              ;
;             |ADD_SUB:stage_2|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2                                                               ;              ;
;                |ADD:stage_1|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1                                                   ;              ;
;                   |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:6:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i        ;              ;
;             |ADD_SUB:stage_3|                                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3                                                               ;              ;
;                |ADD:stage_1|                                    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1                                                   ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i        ;              ;
;             |ADD_SUB:stage_4|                                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4                                                               ;              ;
;                |ADD:stage_1|                                    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1                                                   ;              ;
;                   |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i        ;              ;
;                   |full_adder:\Array_Of_full_adders:7:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i        ;              ;
;             |LeadingZeros_counter:stage_1|                      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1                                                  ;              ;
;             |MUL:stage_0|                                       ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0                                                                   ;              ;
;                |lpm_mult:Mult0|                                 ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0                                                    ;              ;
;                   |mult_h1t:auto_generated|                     ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |MIPS|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated                            ;              ;
;    |Execute_branch:EXE_brn|                                     ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 8 (8)            ; |MIPS|Execute_branch:EXE_brn                                                                                                       ;              ;
;    |HAZARD:HAZ|                                                 ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; |MIPS|HAZARD:HAZ                                                                                                                   ;              ;
;    |Idecode:ID|                                                 ; 1546 (1546) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 554 (554)    ; 0 (0)             ; 992 (992)        ; |MIPS|Idecode:ID                                                                                                                   ;              ;
;    |Ifetch:IFE|                                                 ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |MIPS|Ifetch:IFE                                                                                                                   ;              ;
;       |altsyncram:inst_memory|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Ifetch:IFE|altsyncram:inst_memory                                                                                            ;              ;
;          |altsyncram_6jn3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated                                                             ;              ;
;    |N_dff:ALU_result_C|                                         ; 223 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:ALU_result_C                                                                                                           ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:15:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:17:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:24:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:25:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:26:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:28:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 17 (17)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:31:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 14 (14)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:6:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:7:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i                                                                                ;              ;
;    |N_dff:ALU_result_D|                                         ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:ALU_result_D                                                                                                           ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:11:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:13:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:17:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:25:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:2:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:30:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:31:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:3:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:5:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:6:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:8:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALU_result_D|dff_1bit:\N_dffs:9:stage_i                                                                                ;              ;
;    |N_dff:ALUop_control_B|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |MIPS|N_dff:ALUop_control_B                                                                                                        ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i                                                                             ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i                                                                             ;              ;
;    |N_dff:Instruction_A|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:Instruction_A                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:0:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:1:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:22:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:23:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:24:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:27:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:2:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:30:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:4:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:5:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:7:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i                                                                               ;              ;
;    |N_dff:Instruction_B|                                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |MIPS|N_dff:Instruction_B                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:0:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:1:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:2:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:3:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:4:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_B|dff_1bit:\N_dffs:5:stage_i                                                                               ;              ;
;    |N_dff:Instruction_C|                                        ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |MIPS|N_dff:Instruction_C                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;    |N_dff:Instruction_D|                                        ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |MIPS|N_dff:Instruction_D                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;    |N_dff:PC_plus_4_A|                                          ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |MIPS|N_dff:PC_plus_4_A                                                                                                            ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:2:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:3:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:4:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:5:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:6:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:7:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:8:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:9:stage_i                                                                                 ;              ;
;    |N_dff:Sign_Extend_2_B|                                      ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |MIPS|N_dff:Sign_Extend_2_B                                                                                                        ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i                                                                            ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i                                                                             ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:7:stage_i                                                                             ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i                                                                             ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i                                                                             ;              ;
;    |N_dff:read_data_1_B|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:read_data_1_B                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:30:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i                                                                               ;              ;
;    |N_dff:read_data_2_B|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:read_data_2_B                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:21:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:22:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:2:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:31:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:3:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i                                                                               ;              ;
;    |N_dff:read_data_2_C|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:read_data_2_C                                                                                                          ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:11:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:15:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:16:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:17:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:18:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:19:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:20:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:21:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:22:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:26:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:2:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:31:stage_i                                                                              ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:3:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i                                                                               ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i                                                                               ;              ;
;    |N_dff:read_data_D|                                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |MIPS|N_dff:read_data_D                                                                                                            ;              ;
;       |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i                                                                                ;              ;
;       |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i                                                                                 ;              ;
;       |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i                                                                                 ;              ;
;    |control:CTL|                                                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |MIPS|control:CTL                                                                                                                  ;              ;
;    |dff_1bit:ALUSrc_control_B|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:ALUSrc_control_B                                                                                                    ;              ;
;    |dff_1bit:MemRead_control_B|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemRead_control_B                                                                                                   ;              ;
;    |dff_1bit:MemRead_control_C|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemRead_control_C                                                                                                   ;              ;
;    |dff_1bit:MemWrite_C|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemWrite_C                                                                                                          ;              ;
;    |dff_1bit:MemWrite_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemWrite_control_B                                                                                                  ;              ;
;    |dff_1bit:MemtoReg_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemtoReg_control_B                                                                                                  ;              ;
;    |dff_1bit:MemtoReg_control_C|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemtoReg_control_C                                                                                                  ;              ;
;    |dff_1bit:MemtoReg_control_D|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:MemtoReg_control_D                                                                                                  ;              ;
;    |dff_1bit:RegDst_control_B|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:RegDst_control_B                                                                                                    ;              ;
;    |dff_1bit:RegDst_control_C|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:RegDst_control_C                                                                                                    ;              ;
;    |dff_1bit:RegDst_control_D|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:RegDst_control_D                                                                                                    ;              ;
;    |dff_1bit:Regwrite_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:Regwrite_control_B                                                                                                  ;              ;
;    |dff_1bit:Regwrite_control_C|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:Regwrite_control_C                                                                                                  ;              ;
;    |dff_1bit:Regwrite_control_D|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MIPS|dff_1bit:Regwrite_control_D                                                                                                  ;              ;
;    |dmemory:MEM|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM                                                                                                                  ;              ;
;       |altsyncram:data_memory|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM|altsyncram:data_memory                                                                                           ;              ;
;          |altsyncram_pmp3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated                                                            ;              ;
+-----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; PC[0]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]               ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]               ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_result_out[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_1_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; read_data_2_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_data_out[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction_out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; Branch_out          ; Output   ; --            ; --            ; --                    ; --  ;
; Zero_out            ; Output   ; --            ; --            ; --                    ; --  ;
; Memwrite_out        ; Output   ; --            ; --            ; --                    ; --  ;
; Regwrite_out        ; Output   ; --            ; --            ; --                    ; --  ;
; reset               ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; clock               ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; reset                                                        ;                   ;         ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i|q       ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i|q      ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:31:stage_i|q      ; 0                 ; 0       ;
;      - N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q    ; 0                 ; 0       ;
;      - dff_1bit:MemWrite_control_B|q                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~1                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~3                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~5                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~7                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~9                         ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~11                        ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~13                        ; 0                 ; 0       ;
;      - Execute_branch:EXE_brn|Add0~15                        ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:2:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:3:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:5:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:6:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:8:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:9:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:11:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:13:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:17:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:25:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:30:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:ALU_result_D|dff_1bit:\N_dffs:31:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q~0      ; 0                 ; 0       ;
;      - dff_1bit:MemtoReg_control_D|q~0                       ; 0                 ; 0       ;
;      - Idecode:ID|register_array~2                           ; 0                 ; 0       ;
;      - Idecode:ID|register_array[25][0]~3                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[21][6]~4                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[17][5]~5                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[29][17]~6                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[22][30]~7                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[26][26]~8                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[18][14]~9                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[30][28]~10                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[20][9]~11                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[24][31]~12                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[16][17]~13                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[28][10]~14                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[27][7]~15                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[23][2]~16                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[19][0]~17                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[31][5]~18                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[9][3]~20                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[10][14]~21                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[8][19]~22                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[11][4]~23                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[6][26]~24                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[5][5]~25                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[4][25]~26                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[7][4]~27                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[3][18]~28                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[1][12]~29                   ; 0                 ; 0       ;
;      - Idecode:ID|register_array[2][3]~30                    ; 0                 ; 0       ;
;      - Idecode:ID|register_array[14][23]~31                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[13][23]~32                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[12][17]~33                  ; 0                 ; 0       ;
;      - Idecode:ID|register_array[15][8]~34                   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - dff_1bit:RegDst_control_D|q~0                         ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - dff_1bit:Regwrite_control_D|q~0                       ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_D|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~35                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~36                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~37                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~38                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~39                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~40                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~41                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~42                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i|q~0      ; 0                 ; 0       ;
;      - Idecode:ID|register_array~43                          ; 0                 ; 0       ;
;      - Idecode:ID|register_array~44                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~45                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~46                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~47                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~48                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~49                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~50                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~51                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~52                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~53                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~54                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~55                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~56                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~57                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~58                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~59                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~60                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~61                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~62                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~63                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~64                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q~0     ; 0                 ; 0       ;
;      - Idecode:ID|register_array~65                          ; 0                 ; 0       ;
;      - N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i|q~0     ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~12    ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q~2    ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q~3    ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i|q~5    ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q~6    ; 0                 ; 0       ;
;      - dff_1bit:MemWrite_C|q~0                               ; 0                 ; 0       ;
;      - dff_1bit:MemtoReg_control_C|q~0                       ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - dff_1bit:RegDst_control_C|q~0                         ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - dff_1bit:Regwrite_control_C|q~0                       ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i|q~0  ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:1:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:2:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:0:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:3:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:31:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:30:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i|q~0 ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:21:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:22:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i|q~0  ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i|q~0  ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:7:stage_i|q~0  ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i|q~0  ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:5:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:4:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:3:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:2:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~0    ; 0                 ; 0       ;
;      - dff_1bit:Regwrite_control_B|q~0                       ; 0                 ; 0       ;
;      - dff_1bit:MemRead_control_C|q~0                        ; 0                 ; 0       ;
;      - dff_1bit:MemRead_control_B|q~0                        ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i|q~0    ; 0                 ; 0       ;
;      - dff_1bit:MemtoReg_control_B|q~0                       ; 0                 ; 0       ;
;      - dff_1bit:RegDst_control_B|q~0                         ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:2:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:3:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i|q~0    ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:11:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:15:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:16:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:17:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:18:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:19:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:20:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:21:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:22:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:26:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:read_data_2_C|dff_1bit:\N_dffs:31:stage_i|q~0   ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q~10    ; 0                 ; 0       ;
;      - N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~20    ; 0                 ; 0       ;
;      - dff_1bit:ALUSrc_control_B|q~2                         ; 0                 ; 0       ;
; clock                                                        ;                   ;         ;
+--------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+--------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+
; Idecode:ID|register_array[10][14]~21 ; LCCOMB_X35_Y14_N8  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[11][4]~23  ; LCCOMB_X33_Y16_N14 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[12][17]~33 ; LCCOMB_X35_Y14_N6  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[13][23]~32 ; LCCOMB_X35_Y14_N20 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[14][23]~31 ; LCCOMB_X33_Y16_N4  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[15][8]~34  ; LCCOMB_X35_Y15_N16 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[16][17]~13 ; LCCOMB_X35_Y14_N10 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[17][5]~5   ; LCCOMB_X35_Y14_N16 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[18][14]~9  ; LCCOMB_X35_Y14_N12 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[19][0]~17  ; LCCOMB_X35_Y15_N10 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[1][12]~29  ; LCCOMB_X35_Y14_N0  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[20][9]~11  ; LCCOMB_X35_Y14_N30 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[21][6]~4   ; LCCOMB_X33_Y16_N28 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[22][30]~7  ; LCCOMB_X33_Y16_N6  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[23][2]~16  ; LCCOMB_X35_Y14_N22 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[24][31]~12 ; LCCOMB_X35_Y14_N24 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[25][0]~3   ; LCCOMB_X33_Y16_N10 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[26][26]~8  ; LCCOMB_X35_Y14_N18 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[27][7]~15  ; LCCOMB_X33_Y16_N18 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[28][10]~14 ; LCCOMB_X35_Y14_N28 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[29][17]~6  ; LCCOMB_X26_Y14_N24 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[2][3]~30   ; LCCOMB_X35_Y14_N26 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[30][28]~10 ; LCCOMB_X33_Y16_N16 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[31][5]~18  ; LCCOMB_X35_Y15_N20 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[3][18]~28  ; LCCOMB_X35_Y15_N14 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[4][25]~26  ; LCCOMB_X35_Y14_N4  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[5][5]~25   ; LCCOMB_X33_Y16_N26 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[6][26]~24  ; LCCOMB_X33_Y16_N0  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[7][4]~27   ; LCCOMB_X35_Y14_N14 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[8][19]~22  ; LCCOMB_X35_Y14_N2  ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; Idecode:ID|register_array[9][3]~20   ; LCCOMB_X33_Y16_N12 ; 32      ; Clock enable        ; no     ; --                   ; --               ; --                        ;
; clock                                ; PIN_M1             ; 1295    ; Clock, Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; dff_1bit:MemWrite_C|q                ; LCFF_X23_Y17_N15   ; 3       ; Write enable        ; no     ; --                   ; --               ; --                        ;
; reset                                ; PIN_B17            ; 298     ; Sync. clear         ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+--------------------+---------+---------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_M1   ; 1295    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                               ; 298     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i|q                                                                                   ; 260     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i|q                                                                                   ; 260     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:22:stage_i|q                                                                                   ; 257     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i|q                                                                                   ; 257     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i|q                                                                                   ; 244     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i|q                                                                                   ; 244     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:23:stage_i|q                                                                                   ; 241     ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:24:stage_i|q                                                                                   ; 241     ;
; dff_1bit:MemtoReg_control_D|q                                                                                                       ; 96      ;
; Idecode:ID|read_data_1~23                                                                                                           ; 86      ;
; Idecode:ID|read_data_2~24                                                                                                           ; 72      ;
; HAZARD:HAZ|data_hazard_en                                                                                                           ; 60      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum       ; 60      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~8                                                                                   ; 55      ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~8                                                  ; 54      ;
; dff_1bit:ALUSrc_control_B|q                                                                                                         ; 53      ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~19                                                 ; 51      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|SUBorADD                                                                         ; 50      ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q                                                                                   ; 48      ;
; comb~0                                                                                                                              ; 48      ;
; Execute:EXE|Binput_signed[23]~2                                                                                                     ; 47      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[1]~15                                             ; 36      ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[0]~15                                                 ; 36      ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 36      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum       ; 34      ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 34      ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i|q                                                                                   ; 33      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum       ; 32      ;
; Idecode:ID|register_array[15][8]~34                                                                                                 ; 32      ;
; Idecode:ID|register_array[12][17]~33                                                                                                ; 32      ;
; Idecode:ID|register_array[13][23]~32                                                                                                ; 32      ;
; Idecode:ID|register_array[14][23]~31                                                                                                ; 32      ;
; Idecode:ID|register_array[2][3]~30                                                                                                  ; 32      ;
; Idecode:ID|register_array[1][12]~29                                                                                                 ; 32      ;
; Idecode:ID|register_array[3][18]~28                                                                                                 ; 32      ;
; Idecode:ID|register_array[7][4]~27                                                                                                  ; 32      ;
; Idecode:ID|register_array[4][25]~26                                                                                                 ; 32      ;
; Idecode:ID|register_array[5][5]~25                                                                                                  ; 32      ;
; Idecode:ID|register_array[6][26]~24                                                                                                 ; 32      ;
; Idecode:ID|register_array[11][4]~23                                                                                                 ; 32      ;
; Idecode:ID|register_array[8][19]~22                                                                                                 ; 32      ;
; Idecode:ID|register_array[10][14]~21                                                                                                ; 32      ;
; Idecode:ID|register_array[9][3]~20                                                                                                  ; 32      ;
; Idecode:ID|register_array[31][5]~18                                                                                                 ; 32      ;
; Idecode:ID|register_array[19][0]~17                                                                                                 ; 32      ;
; Idecode:ID|register_array[23][2]~16                                                                                                 ; 32      ;
; Idecode:ID|register_array[27][7]~15                                                                                                 ; 32      ;
; Idecode:ID|register_array[28][10]~14                                                                                                ; 32      ;
; Idecode:ID|register_array[16][17]~13                                                                                                ; 32      ;
; Idecode:ID|register_array[24][31]~12                                                                                                ; 32      ;
; Idecode:ID|register_array[20][9]~11                                                                                                 ; 32      ;
; Idecode:ID|register_array[30][28]~10                                                                                                ; 32      ;
; Idecode:ID|register_array[18][14]~9                                                                                                 ; 32      ;
; Idecode:ID|register_array[26][26]~8                                                                                                 ; 32      ;
; Idecode:ID|register_array[22][30]~7                                                                                                 ; 32      ;
; Idecode:ID|register_array[29][17]~6                                                                                                 ; 32      ;
; Idecode:ID|register_array[17][5]~5                                                                                                  ; 32      ;
; Idecode:ID|register_array[21][6]~4                                                                                                  ; 32      ;
; Idecode:ID|register_array[25][0]~3                                                                                                  ; 32      ;
; control:CTL|ALUSrc                                                                                                                  ; 32      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[0]~12                                             ; 31      ;
; Idecode:ID|register_array~65                                                                                                        ; 31      ;
; Idecode:ID|register_array~64                                                                                                        ; 31      ;
; Idecode:ID|register_array~63                                                                                                        ; 31      ;
; Idecode:ID|register_array~62                                                                                                        ; 31      ;
; Idecode:ID|register_array~61                                                                                                        ; 31      ;
; Idecode:ID|register_array~60                                                                                                        ; 31      ;
; Idecode:ID|register_array~59                                                                                                        ; 31      ;
; Idecode:ID|register_array~58                                                                                                        ; 31      ;
; Idecode:ID|register_array~57                                                                                                        ; 31      ;
; Idecode:ID|register_array~56                                                                                                        ; 31      ;
; Idecode:ID|register_array~55                                                                                                        ; 31      ;
; Idecode:ID|register_array~54                                                                                                        ; 31      ;
; Idecode:ID|register_array~53                                                                                                        ; 31      ;
; Idecode:ID|register_array~52                                                                                                        ; 31      ;
; Idecode:ID|register_array~51                                                                                                        ; 31      ;
; Idecode:ID|register_array~50                                                                                                        ; 31      ;
; Idecode:ID|register_array~49                                                                                                        ; 31      ;
; Idecode:ID|register_array~48                                                                                                        ; 31      ;
; Idecode:ID|register_array~47                                                                                                        ; 31      ;
; Idecode:ID|register_array~46                                                                                                        ; 31      ;
; Idecode:ID|register_array~45                                                                                                        ; 31      ;
; Idecode:ID|register_array~44                                                                                                        ; 31      ;
; Idecode:ID|register_array~43                                                                                                        ; 31      ;
; Idecode:ID|register_array~42                                                                                                        ; 31      ;
; Idecode:ID|register_array~41                                                                                                        ; 31      ;
; Idecode:ID|register_array~40                                                                                                        ; 31      ;
; Idecode:ID|register_array~39                                                                                                        ; 31      ;
; Idecode:ID|register_array~38                                                                                                        ; 31      ;
; Idecode:ID|register_array~37                                                                                                        ; 31      ;
; Idecode:ID|register_array~36                                                                                                        ; 31      ;
; Idecode:ID|register_array~35                                                                                                        ; 31      ;
; Idecode:ID|register_array~2                                                                                                         ; 31      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~9                                                                                   ; 30      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~4                                                                                   ; 29      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~5                                                                                   ; 28      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~20                                             ; 22      ;
; Execute:EXE|FPU_OP[2]~1                                                                                                             ; 22      ;
; Execute:EXE|FPU_OP[1]                                                                                                               ; 22      ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 20      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~18                                                                                  ; 19      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~14            ; 19      ;
; Execute:EXE|FPU_OP[0]~0                                                                                                             ; 18      ;
; Idecode:ID|write_register_address[2]~3                                                                                              ; 18      ;
; Idecode:ID|write_register_address[3]~2                                                                                              ; 18      ;
; Idecode:ID|write_register_address[0]~1                                                                                              ; 18      ;
; Idecode:ID|write_register_address[1]~0                                                                                              ; 18      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[3]~19                                             ; 17      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|sum~0     ; 17      ;
; Idecode:ID|register_array[25][0]~66                                                                                                 ; 16      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~11                                        ; 15      ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i|q                                                                                   ; 15      ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q                                                                                   ; 15      ;
; Idecode:ID|register_array[9][3]~19                                                                                                  ; 15      ;
; Execute:EXE|Binput_signed[28]~5                                                                                                     ; 14      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum       ; 13      ;
; Idecode:ID|read_data_2~2                                                                                                            ; 13      ;
; Idecode:ID|read_data_2~1                                                                                                            ; 13      ;
; Idecode:ID|read_data_2~0                                                                                                            ; 13      ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[20]                                                            ; 13      ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[25]                                                            ; 13      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~2                                                                                  ; 12      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~1                                                                                  ; 12      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~12                                                                                  ; 12      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~10                                                                                  ; 12      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum       ; 12      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum       ; 12      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum      ; 12      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~15            ; 12      ;
; Execute:EXE|Binput_signed[26]~20                                                                                                    ; 12      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i|q~0                                                                                  ; 11      ;
; Execute:EXE|Binput_signed[25]~4                                                                                                     ; 11      ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q                                                                                   ; 11      ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q                                                                                   ; 11      ;
; Execute:EXE|Binput_signed[27]~1                                                                                                     ; 11      ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~8                                             ; 10      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i|q~1                                                                                  ; 10      ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q~3                                                                                   ; 10      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum       ; 10      ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|sum       ; 9       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum      ; 9       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                    ; 9       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i|q                                                                                   ; 9       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q                                                                                   ; 9       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~17                                                 ; 9       ;
; N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                  ; 9       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~58                           ; 9       ;
; N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                  ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[19]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[21]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[22]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[23]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[24]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[18]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[16]                                                            ; 9       ;
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[17]                                                            ; 9       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[5]~66            ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum       ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum       ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~21                                        ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~10                                        ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum      ; 8       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum      ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[1]~30                                                                                                     ; 8       ;
; Execute:EXE|Binput_signed[0]~29                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[2]~28                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[4]~26                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[6]~24                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[8]~22                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q                                                                                    ; 8       ;
; Execute:EXE|Binput_signed[22]~19                                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[20]~17                                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[18]~15                                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[12]~13                                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[10]~11                                                                                                    ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[16]~9                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[29]~8                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q                                                                                   ; 8       ;
; Execute:EXE|Binput_signed[14]~6                                                                                                     ; 8       ;
; Execute:EXE|Binput_signed[24]~3                                                                                                     ; 8       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i|q                                                                                   ; 8       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                    ; 8       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i|q                                                                                   ; 8       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~3                                                                                  ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~24                                        ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum       ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum      ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum      ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~9                                              ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum      ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum      ; 7       ;
; Execute:EXE|Binput_signed[3]~27                                                                                                     ; 7       ;
; Execute:EXE|Binput_signed[5]~25                                                                                                     ; 7       ;
; Execute:EXE|Binput_signed[7]~23                                                                                                     ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~21            ; 7       ;
; Execute:EXE|Binput_signed[9]~21                                                                                                     ; 7       ;
; Execute:EXE|Binput_signed[21]~18                                                                                                    ; 7       ;
; Execute:EXE|Binput_signed[19]~16                                                                                                    ; 7       ;
; Execute:EXE|Binput_signed[13]~14                                                                                                    ; 7       ;
; Execute:EXE|Binput_signed[11]~12                                                                                                    ; 7       ;
; Execute:EXE|Binput_signed[17]~10                                                                                                    ; 7       ;
; Execute:EXE|Binput_signed[15]~7                                                                                                     ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum       ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~4                                             ; 7       ;
; Execute:EXE|Equal1~0                                                                                                                ; 7       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i|q                                                                                   ; 7       ;
; dff_1bit:RegDst_control_D|q                                                                                                         ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~52                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~48                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~38                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~36                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~34                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~32                           ; 7       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|sum~2     ; 6       ;
; HAZARD:HAZ|Equal0~0                                                                                                                 ; 6       ;
; HAZARD:HAZ|Equal1~0                                                                                                                 ; 6       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q~3                                                                                  ; 6       ;
; Execute:EXE|Equal0~1                                                                                                                ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~14                                        ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|sum      ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|Cout~0   ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[5]~24            ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum       ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[22]~3             ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout      ; 6       ;
; Execute:EXE|Binput_signed[31]~0                                                                                                     ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~6                                             ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~5                                             ; 6       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:3:stage_i|q                                                                                    ; 6       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                    ; 6       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:2:stage_i|q                                                                                    ; 6       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i|q                                                                                   ; 6       ;
; control:CTL|Equal5~0                                                                                                                ; 6       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i|q                                                                                   ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~56                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~54                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~50                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~46                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~44                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~42                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~40                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~26                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~24                           ; 6       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[10]~21           ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[9]~18            ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[7]~3              ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[5]~0              ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum       ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~9                                         ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|sum      ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum      ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[3]~32            ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[17]~8             ; 5       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0    ; 5       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:13:stage_i|q                                                                                   ; 5       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:11:stage_i|q                                                                                   ; 5       ;
; N_dff:read_data_1_B|dff_1bit:\N_dffs:30:stage_i|q                                                                                   ; 5       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i|q                                                                                   ; 5       ;
; control:CTL|Equal1~0                                                                                                                ; 5       ;
; dff_1bit:Regwrite_control_D|q                                                                                                       ; 5       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~60                           ; 5       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~30                           ; 5       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~28                           ; 5       ;
; ~GND                                                                                                                                ; 4       ;
; control:CTL|MemRead                                                                                                                 ; 4       ;
; Execute:EXE|FPU_Unit:FPU|FPU_selector:selector|Mux31~3                                                                              ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[2]~71            ; 4       ;
; control:CTL|RegWrite~0                                                                                                              ; 4       ;
; control:CTL|Equal0~0                                                                                                                ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0        ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[13]~33           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[11]~24           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~2  ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~38                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~37                                                                             ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~10                                                                                  ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~7                                                                                   ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~31                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~27                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~25                                                                             ; 4       ;
; Execute:EXE|Binput_signed[30]~31                                                                                                    ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout~5                 ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[8]~6             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|sum       ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i|sum      ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~8                                              ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[17]~37                       ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[21]~31                       ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[21]~30                       ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[20]~17                       ; 4       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:12:stage_i|q                                                                                   ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[16]~5                        ; 4       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:14:stage_i|q                                                                                   ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0    ; 4       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:31:stage_i|q                                                                                   ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~13                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~12                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~10                                                                             ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~16                                                 ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~4                                                                              ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~1                                                                              ; 4       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i|q                                                                                   ; 4       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i|q                                                                                   ; 4       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i|q                                                                                   ; 4       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:11:stage_i|q                                                                                   ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:7:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:6:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q                                                                                     ; 4       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q                                                                                     ; 4       ;
; Idecode:ID|write_data[31]~31                                                                                                        ; 4       ;
; Idecode:ID|write_data[30]~30                                                                                                        ; 4       ;
; Idecode:ID|write_data[29]~29                                                                                                        ; 4       ;
; Idecode:ID|write_data[28]~28                                                                                                        ; 4       ;
; Idecode:ID|write_data[27]~27                                                                                                        ; 4       ;
; Idecode:ID|write_data[26]~26                                                                                                        ; 4       ;
; Idecode:ID|write_data[25]~25                                                                                                        ; 4       ;
; Idecode:ID|write_data[24]~24                                                                                                        ; 4       ;
; Idecode:ID|write_data[23]~23                                                                                                        ; 4       ;
; Idecode:ID|write_data[22]~22                                                                                                        ; 4       ;
; Idecode:ID|write_data[21]~21                                                                                                        ; 4       ;
; Idecode:ID|write_data[20]~20                                                                                                        ; 4       ;
; Idecode:ID|write_data[19]~19                                                                                                        ; 4       ;
; Idecode:ID|write_data[18]~18                                                                                                        ; 4       ;
; Idecode:ID|write_data[17]~17                                                                                                        ; 4       ;
; Idecode:ID|write_data[16]~16                                                                                                        ; 4       ;
; Idecode:ID|write_data[15]~15                                                                                                        ; 4       ;
; Idecode:ID|write_data[14]~14                                                                                                        ; 4       ;
; Idecode:ID|write_data[13]~13                                                                                                        ; 4       ;
; Idecode:ID|write_data[12]~12                                                                                                        ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~22                           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~20                           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~18                           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~10                           ; 4       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~8                            ; 4       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[8]~46            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~24                                             ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 3       ;
; dff_1bit:MemRead_control_B|q                                                                                                        ; 3       ;
; dff_1bit:Regwrite_control_B|q                                                                                                       ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[15]~6             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[14]~37           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|Cout~1 ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[12]~28           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~21            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~20            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[9]~18             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[6]~2              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[8]~15             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[5]~13             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~73                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~65                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~59                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~53                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[5]~9              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~46                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~42                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~7              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~35                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~33                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~32                                                                             ; 3       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~6                                                                                   ; 3       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~4                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|FPU_selector:selector|Mux0~1                                                                               ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0  ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~13                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~22                                        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~18                                        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~8                                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|sum      ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[21]~21                                                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|Cout~0   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[21]~65           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[0]~50            ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                    ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:3:stage_i|q                                                                                    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[19]~26            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[19]~25            ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:5:stage_i|q                                                                                    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[21]~22            ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i|q                                                                                    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[8]~3              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[20]~2             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[17]~9             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[19]~34                       ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[15]~29                       ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[13]~26                       ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[9]~1              ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i|q                                                                                    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[18]~4             ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:22:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:21:stage_i|q                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[18]~14                       ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:19:stage_i|q                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[12]~11                       ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:11:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:17:stage_i|q                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[14]~2                        ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum~0         ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i|q                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~2    ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i|q                                                                                   ; 3       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i|q                                                                                   ; 3       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~21                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~18                                                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~9                                                                              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~6                                                                              ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~3                                             ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~6                                                  ; 3       ;
; Execute:EXE|FPU_Unit:FPU|FPU_selector:selector|Mux0~0                                                                               ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 3       ;
; dff_1bit:Regwrite_control_C|q                                                                                                       ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:14:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i|q                                                                                   ; 3       ;
; Execute_branch:EXE_brn|Add0~15                                                                                                      ; 3       ;
; Execute_branch:EXE_brn|Add0~13                                                                                                      ; 3       ;
; Execute_branch:EXE_brn|Add0~11                                                                                                      ; 3       ;
; Execute_branch:EXE_brn|Add0~9                                                                                                       ; 3       ;
; Execute_branch:EXE_brn|Add0~7                                                                                                       ; 3       ;
; Execute_branch:EXE_brn|Add0~5                                                                                                       ; 3       ;
; Execute_branch:EXE_brn|Add0~3                                                                                                       ; 3       ;
; Execute_branch:EXE_brn|Add0~1                                                                                                       ; 3       ;
; dff_1bit:MemWrite_C|q                                                                                                               ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:7:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:5:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:4:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:2:stage_i|q                                                                                    ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:1:stage_i|q                                                                                    ; 3       ;
; control:CTL|Equal3~0                                                                                                                ; 3       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:0:stage_i|q                                                                                    ; 3       ;
; Idecode:ID|read_data_2[11]~278                                                                                                      ; 3       ;
; Idecode:ID|read_data_2[11]~257                                                                                                      ; 3       ;
; Idecode:ID|read_data_2[10]~255                                                                                                      ; 3       ;
; Idecode:ID|read_data_2[10]~234                                                                                                      ; 3       ;
; Idecode:ID|read_data_2[9]~232                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[9]~211                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[8]~209                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[8]~188                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[7]~186                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[7]~165                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[6]~163                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[6]~142                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[5]~140                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[5]~119                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[4]~117                                                                                                       ; 3       ;
; Idecode:ID|read_data_2[4]~96                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[3]~94                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[3]~73                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[2]~71                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[2]~50                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[1]~48                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[1]~27                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[0]~25                                                                                                        ; 3       ;
; Idecode:ID|read_data_2[0]~3                                                                                                         ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q                                                                                     ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i|q                                                                                     ; 3       ;
; Idecode:ID|write_data[11]~11                                                                                                        ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i|q                                                                                     ; 3       ;
; Idecode:ID|write_data[10]~10                                                                                                        ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i|q                                                                                     ; 3       ;
; Idecode:ID|write_data[9]~9                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[8]~8                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[7]~7                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[6]~6                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[5]~5                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[4]~4                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[3]~3                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[2]~2                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q                                                                                      ; 3       ;
; Idecode:ID|write_data[1]~1                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i|q                                                                                      ; 3       ;
; N_dff:Instruction_D|dff_1bit:\N_dffs:15:stage_i|q                                                                                   ; 3       ;
; N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 3       ;
; Idecode:ID|write_data[0]~0                                                                                                          ; 3       ;
; N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q                                                                                      ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:31:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:30:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:25:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:17:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:13:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:11:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i|q                                                                                    ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:9:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:8:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:6:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:5:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:3:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:2:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i|q                                                                                     ; 3       ;
; N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i|q                                                                                     ; 3       ;
; Ifetch:IFE|PC[9]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[8]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[7]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[6]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[5]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[4]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[3]                                                                                                                    ; 3       ;
; Ifetch:IFE|PC[2]                                                                                                                    ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~62                           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~16                           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~14                           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~12                           ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~6                            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~4                            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~2                            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~0                            ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[17]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[16]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[15]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[14]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[13]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[12]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[11]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[10]                         ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[9]                          ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[8]                          ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[7]                          ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[6]                          ; 3       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[5]                          ; 3       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q~7                                                                                  ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~19                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~3    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[0]~72            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[5]~70            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[6]~68            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[7]~67            ; 2       ;
; dff_1bit:MemRead_control_C|q                                                                                                        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_7|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout      ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|sum           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|FPU_selector:selector|Mux9~0                                                                               ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[19]~25            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~113                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~111                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~109                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~108                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~107                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~106                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~105                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~104                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~103                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~102                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~101                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~100                                                                            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~99                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~98                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~97                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~96                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~95                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~94                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~93                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~92                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~91                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~90                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~89                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~88                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~87                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~86                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~85                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~84                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~23            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[13]~22           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~1 ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~22            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[12]~19           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~83                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~82                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~81                                                                             ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q~1                                                                                  ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q~0                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~80                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~79                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~78                                                                             ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~0                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~1  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[7]~19             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[3]~17             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[6]~16             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[7]~12             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[4]~1              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[4]~11             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[4]~10             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~77                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~76                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~75                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~74                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~72                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~71                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~70                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~69                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~68                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~67                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~64                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~63                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~62                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~61                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~58                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~57                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~56                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~55                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~52                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~51                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~49                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~48                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i|Aout[3]~8             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[3]~8              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~3  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~45                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~43                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~41                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~40                                                                             ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~11                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[2]~6              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~36                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~34                                                                             ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q~5                                                                                   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~29                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~28                                                                             ; 2       ;
; Execute:EXE|Mux0~4                                                                                                                  ; 2       ;
; Execute:EXE|Mux0~3                                                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|FPU_selector:selector|Mux31~2                                                                              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~1  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~33                                        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~21                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~31                                        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i|sum      ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i|sum~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[22]~22                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[22]~64           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[20]~20                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[19]~19                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[18]~18                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[17]~17                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[16]~16                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[15]~15                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[15]~63           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[16]~62           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[17]~61           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[18]~60           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[19]~59           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[20]~58           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[14]~14                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[14]~57           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[13]~13                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[12]~12                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[11]~11                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|Cout~0   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[11]~55           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[12]~54           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[13]~52           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[10]~10                                                         ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[9]~9                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[8]~8                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[7]~7                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[6]~6                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[5]~5                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[4]~4                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[3]~3                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[2]~2                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|Cout~0    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2|Out1[1]~1                                                           ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|xor_gate:\stage_0:1:stage_i|c~0                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|Cout~2    ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[2]~43            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[2]~58                        ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:2:stage_i|q                                                                                    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[3]~39            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[3]~55                        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[3]~36            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[11]~28            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[4]~34            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[12]~24            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout[20]~3             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[4]~8              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[4]~52                        ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i|q                                                                                    ; 2       ;
; N_dff:Instruction_B|dff_1bit:\N_dffs:4:stage_i|q                                                                                    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[5]~7              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[5]~49                        ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[13]~21            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[6]~6              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[6]~46                        ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i|q                                                                                    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[14]~19            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[12]~18            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[7]~5              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[7]~43                        ; 2       ;
; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:7:stage_i|q                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[15]~16            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[13]~14            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[11]~4             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~23            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[8]~12             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[8]~40                        ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i|q                                                                                    ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit3:7:stage_i|Aout~0                 ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[16]~11            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[16]~10            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[9]~18            ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[9]~5              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[11]~23                       ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[9]~20                        ; 2       ;
; N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i|q                                                                                  ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[10]~16           ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:20:stage_i|q                                                                                   ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:18:stage_i|q                                                                                   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[10]~1             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout[10]~0             ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i|q                                                                                   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0|Aout[10]~8                        ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i|q                                                                                   ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:16:stage_i|q                                                                                   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|Cout~0    ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i|q                                                                                   ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i|q                                                                                   ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i|q                                                                                   ; 2       ;
; N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i|q                                                                                   ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~22                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~20                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~17                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~15                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~11                                                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~5                                                                              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|Mux22~2                                                                              ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~2                                             ; 2       ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~3                                                  ; 2       ;
; Idecode:ID|Decoder0~15                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~14                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~13                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~12                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~11                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~10                                                                                                              ; 2       ;
; Idecode:ID|Decoder0~9                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~8                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~7                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~6                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~5                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~4                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~3                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~2                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~1                                                                                                               ; 2       ;
; Idecode:ID|Decoder0~0                                                                                                               ; 2       ;
; Execute_branch:EXE_brn|Zero_branch~11                                                                                               ; 2       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i|q                                                                                   ; 2       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i|q                                                                                    ; 2       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i|q                                                                                    ; 2       ;
; control:CTL|ALUop[0]                                                                                                                ; 2       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:30:stage_i|q                                                                                   ; 2       ;
; N_dff:Instruction_A|dff_1bit:\N_dffs:27:stage_i|q                                                                                   ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:28:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:26:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:25:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:24:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:17:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:15:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q                                                                                    ; 2       ;
; N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i|q                                                                                     ; 2       ;
; Idecode:ID|read_data_2[31]~719                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[31]~718                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[30]~697                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[30]~696                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[29]~675                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[29]~674                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[28]~653                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[28]~652                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[27]~631                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[27]~630                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[26]~609                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[26]~608                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[25]~587                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[25]~586                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[24]~565                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[24]~564                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[23]~543                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[23]~542                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[22]~521                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[22]~520                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[21]~499                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[21]~498                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[20]~477                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[20]~476                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[19]~455                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[19]~454                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[18]~433                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[18]~432                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[17]~411                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[17]~410                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[16]~389                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[16]~388                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[15]~367                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[15]~366                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[14]~345                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[14]~344                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[13]~323                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[13]~322                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[12]~301                                                                                                      ; 2       ;
; Idecode:ID|read_data_2[12]~300                                                                                                      ; 2       ;
; Idecode:ID|write_register_address[4]~4                                                                                              ; 2       ;
; Idecode:ID|read_data_1[31]~706                                                                                                      ; 2       ;
; Idecode:ID|read_data_1[31]~705                                                                                                      ; 2       ;
; Idecode:ID|register_array[15][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[12][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[13][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[14][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[2][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[1][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[3][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[11][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[8][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[10][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[9][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[7][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[4][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[5][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[6][31]                                                                                                    ; 2       ;
; Idecode:ID|register_array[31][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[19][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[27][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[23][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[28][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[16][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[20][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[24][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[30][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[18][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[22][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[26][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[29][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[17][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[25][31]                                                                                                   ; 2       ;
; Idecode:ID|register_array[21][31]                                                                                                   ; 2       ;
; Idecode:ID|read_data_1[30]~684                                                                                                      ; 2       ;
; Idecode:ID|read_data_1[30]~683                                                                                                      ; 2       ;
; Idecode:ID|register_array[15][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[12][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[13][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[14][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[2][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[1][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[3][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[7][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[4][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[5][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[6][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[11][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[8][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[10][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[9][30]                                                                                                    ; 2       ;
; Idecode:ID|register_array[31][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[19][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[23][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[27][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[28][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[16][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[24][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[20][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[30][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[18][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[26][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[22][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[29][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[17][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[21][30]                                                                                                   ; 2       ;
; Idecode:ID|register_array[25][30]                                                                                                   ; 2       ;
; Idecode:ID|read_data_1[29]~662                                                                                                      ; 2       ;
; Idecode:ID|read_data_1[29]~661                                                                                                      ; 2       ;
; Idecode:ID|register_array[15][29]                                                                                                   ; 2       ;
; Idecode:ID|register_array[12][29]                                                                                                   ; 2       ;
; Idecode:ID|register_array[13][29]                                                                                                   ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
; Name                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                 ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
; Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; program.hex ; M4K_X17_Y12, M4K_X17_Y14 ;
; dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; dmemory.hex ; M4K_X17_Y18, M4K_X17_Y19 ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 7           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,324 / 54,004 ( 10 % ) ;
; C16 interconnects           ; 38 / 2,100 ( 2 % )      ;
; C4 interconnects            ; 3,421 / 36,000 ( 10 % ) ;
; Direct links                ; 504 / 54,004 ( < 1 % )  ;
; Global clocks               ; 1 / 16 ( 6 % )          ;
; Local interconnects         ; 1,629 / 18,752 ( 9 % )  ;
; R24 interconnects           ; 105 / 1,900 ( 6 % )     ;
; R4 interconnects            ; 4,500 / 46,920 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 239) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 9                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 5                             ;
; 11                                          ; 10                            ;
; 12                                          ; 13                            ;
; 13                                          ; 17                            ;
; 14                                          ; 32                            ;
; 15                                          ; 34                            ;
; 16                                          ; 87                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.32) ; Number of LABs  (Total = 239) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 170                           ;
; 1 Clock enable                     ; 49                            ;
; 1 Sync. clear                      ; 3                             ;
; 2 Clock enables                    ; 94                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.06) ; Number of LABs  (Total = 239) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 13                            ;
; 3                                            ; 3                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 18                            ;
; 16                                           ; 48                            ;
; 17                                           ; 6                             ;
; 18                                           ; 10                            ;
; 19                                           ; 6                             ;
; 20                                           ; 13                            ;
; 21                                           ; 6                             ;
; 22                                           ; 20                            ;
; 23                                           ; 8                             ;
; 24                                           ; 8                             ;
; 25                                           ; 2                             ;
; 26                                           ; 8                             ;
; 27                                           ; 5                             ;
; 28                                           ; 11                            ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.20) ; Number of LABs  (Total = 239) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 9                             ;
; 2                                                ; 20                            ;
; 3                                                ; 5                             ;
; 4                                                ; 4                             ;
; 5                                                ; 1                             ;
; 6                                                ; 15                            ;
; 7                                                ; 17                            ;
; 8                                                ; 22                            ;
; 9                                                ; 21                            ;
; 10                                               ; 18                            ;
; 11                                               ; 10                            ;
; 12                                               ; 18                            ;
; 13                                               ; 11                            ;
; 14                                               ; 13                            ;
; 15                                               ; 9                             ;
; 16                                               ; 28                            ;
; 17                                               ; 2                             ;
; 18                                               ; 4                             ;
; 19                                               ; 3                             ;
; 20                                               ; 2                             ;
; 21                                               ; 0                             ;
; 22                                               ; 3                             ;
; 23                                               ; 1                             ;
; 24                                               ; 3                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.12) ; Number of LABs  (Total = 239) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 11                            ;
; 7                                            ; 1                             ;
; 8                                            ; 7                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 15                            ;
; 15                                           ; 12                            ;
; 16                                           ; 11                            ;
; 17                                           ; 8                             ;
; 18                                           ; 12                            ;
; 19                                           ; 4                             ;
; 20                                           ; 15                            ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 5                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 12                            ;
; 29                                           ; 17                            ;
; 30                                           ; 13                            ;
; 31                                           ; 12                            ;
; 32                                           ; 5                             ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed May 30 12:08:39 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MIPS -c MIPS
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "MIPS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (171124): Timing-Driven Compilation is disabled - timing performance will not be optimized
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 176 pins of 176 total pins
    Info (169086): Pin PC[0] not assigned to an exact location on the device
    Info (169086): Pin PC[1] not assigned to an exact location on the device
    Info (169086): Pin PC[2] not assigned to an exact location on the device
    Info (169086): Pin PC[3] not assigned to an exact location on the device
    Info (169086): Pin PC[4] not assigned to an exact location on the device
    Info (169086): Pin PC[5] not assigned to an exact location on the device
    Info (169086): Pin PC[6] not assigned to an exact location on the device
    Info (169086): Pin PC[7] not assigned to an exact location on the device
    Info (169086): Pin PC[8] not assigned to an exact location on the device
    Info (169086): Pin PC[9] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[0] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[1] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[2] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[3] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[4] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[5] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[6] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[7] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[8] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[9] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[10] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[11] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[12] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[13] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[14] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[15] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[16] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[17] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[18] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[19] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[20] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[21] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[22] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[23] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[24] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[25] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[26] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[27] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[28] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[29] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[30] not assigned to an exact location on the device
    Info (169086): Pin ALU_result_out[31] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[0] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[1] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[2] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[3] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[4] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[5] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[6] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[7] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[8] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[9] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[10] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[11] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[12] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[13] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[14] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[15] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[16] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[17] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[18] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[19] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[20] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[21] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[22] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[23] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[24] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[25] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[26] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[27] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[28] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[29] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[30] not assigned to an exact location on the device
    Info (169086): Pin read_data_1_out[31] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[0] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[1] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[2] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[3] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[4] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[5] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[6] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[7] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[8] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[9] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[10] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[11] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[12] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[13] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[14] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[15] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[16] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[17] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[18] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[19] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[20] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[21] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[22] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[23] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[24] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[25] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[26] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[27] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[28] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[29] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[30] not assigned to an exact location on the device
    Info (169086): Pin read_data_2_out[31] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[0] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[1] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[2] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[3] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[4] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[5] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[6] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[7] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[8] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[9] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[10] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[11] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[12] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[13] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[14] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[15] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[16] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[17] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[18] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[19] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[20] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[21] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[22] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[23] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[24] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[25] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[26] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[27] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[28] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[29] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[30] not assigned to an exact location on the device
    Info (169086): Pin write_data_out[31] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[0] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[1] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[2] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[3] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[4] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[5] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[6] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[7] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[8] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[9] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[10] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[11] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[12] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[13] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[14] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[15] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[16] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[17] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[18] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[19] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[20] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[21] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[22] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[23] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[24] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[25] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[26] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[27] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[28] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[29] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[30] not assigned to an exact location on the device
    Info (169086): Pin Instruction_out[31] not assigned to an exact location on the device
    Info (169086): Pin Branch_out not assigned to an exact location on the device
    Info (169086): Pin Zero_out not assigned to an exact location on the device
    Info (169086): Pin Memwrite_out not assigned to an exact location on the device
    Info (169086): Pin Regwrite_out not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
Info (176353): Automatically promoted node clock (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176222): Fitter will not automatically pack the  registers into I/Os.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 175 (unused VREF, 3.3V VCCIO, 1 input, 174 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 174 output pins without output pin load capacitance assignment
    Info (306007): Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALU_result_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_1_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "read_data_2_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_data_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction_out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Branch_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zero_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Memwrite_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Regwrite_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/quartus/MIPS.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 493 megabytes
    Info: Processing ended: Wed May 30 12:08:50 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/quartus/MIPS.fit.smsg.


