 2 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
愈來愈多之智慧型手機上，必須藉助硬體晶片設計方式解決加解密的執行時間，因此發展
強健型密碼器將是讓金融交易功能能否在手機普及之重大要素，所以本技術具有非常實用
之價值。 
 
 
 
 
 
 
附件二 
 4 
一、中文摘要 
   在電腦密碼學領域，許多專家學者對已發表之密碼技術找出可以破解之密碼技術。最新的破解密碼
技術之一就是植入錯誤密碼攻擊法(Fault based cryptanalysis)，植入錯誤密碼攻擊法是將錯誤植入加解
密電路裡，然後利用加解密電路錯誤的輸出來加快破解密碼速度。已有許多專家學者證明植入錯誤密
碼攻擊法對橢圓曲線密碼系統的攻擊非常有效，再加上行動通訊系統又很容易被破解密碼者獲得，所
以如何設計能夠抵抗植入錯誤密碼攻擊法的 GF(2m)乘法器，是本計畫的最重要目標。在過去文獻裡，
對二進制延伸場(GF(2m))的乘法器做錯誤偵測能力設計的研究可以分成兩大方向，一是利用同位元檢查
法(parity check)，二是使用 RESO 法。利用同位元檢查法的缺點是無法提供即時錯誤偵測能力及很難設
計成具有即時錯誤更正能力的乘法器。而利用 RESO 法，雖然較容易設計成具有即時錯誤偵測能力及
即時錯誤更正能力的乘法器，但是碰到像多項式基底乘法器，會破壞乘法器的規則性電路。因此我們
在這兩種研究方向外，結合自我檢測電路(self-checking circuit design)及交互邏輯電路(Alternating logic)
兩種電路設計概念下，設計具有自我檢測錯誤能力的多項式基底乘法器。 
關鍵詞：行動通訊系統、橢圓曲線密碼系統、有限場算術、密碼系統、植入錯誤密碼攻擊法、乘法器 
二、英文摘要 
Multiplication is one of the most important finite field arithmetic operations in cryptographic computations. 
Recently, the attacks of fault-based cryptanalysis have been a critical threat to both symmetrical and 
asymmetrical cryptosystems. To prevent such kind of attacks, masking faulty signals and outputting only 
correct ciphers would be a feasible solution, especially suitable for finite field multiplication. Therefore, a 
novel dual basis multiplier in GF(2m) with concurrent error detection capability by using self-checking 
alternating logic is presented. The new self-checking alternating logic dual basis multiplier saves about 67% 
space complexity as compared with other existing dual basis multiplier with concurrent error detection 
capability by using parity checking method. The proposed dual basis multiplier takes only as low as one extra 
clock cycle to achieve concurrent error detection capability. Furthermore, any existing faults in fault model 
are ensured to be detectable through at least one input in our proposed scheme. 
   
Keywords:  Mobile computing, Elliptic curve cryptosystem, Galois fields arithmetic, cryptosystem, 
fault-based cryptosystem, multiplier. 
三、報告內容 
(一) 研究目的 
本系於 95 年 9 月開始接受教育部補助，成立『資通安全整合與應用學程』，學程目標以培養學生在
資通安全產業所需之跨領域整合應用之基礎能力為目標，以增加其就業的競爭性。另一目標是希望提
供學生，學習資通安全相關專業知識的管道，以擴大學生進入相關產業服務層級，同時也可滿足產業
界對於跨領域相關人才的需求，以疏緩人力供需之間的差距。由於系上的積極推廣及廣泛開設課程，
目前已有 30 人以上獲得學程證書(需修習至少 21 學分)，也因為績效卓著，連續獲得 95、96、及 97
學年度教育部經費的補助。當這些大學部同學畢業後升上研究所後，我們也希望能夠在資訊安全領域
繼續提供他們更深一層學習機會，能夠跟相關領域指導教授繼續做研究，所以本計畫將可提供他們繼
續更深一層鑽研資訊安全技術的機會。近年來，對有限場的乘法器做錯誤偵測能力設計的研究有兩大
方向，同位元檢查法(parity check)及 RESO 法。我們在 2002 年是第一個將 RESO 法用在具有錯誤偵測
 6 
multiplier。 
  由於目前針對 Fault tolerant finite field multiplier 的設計，主要有兩種研究方法，一是 Parity check 方
法，另一是 RESO 方法。這兩種方法各有優缺點，在這個計畫，我們將利用 Self-checking circuit [11]
及 Alternating logic [12-15]觀念，設計具有自我檢測錯誤能力之多項式基底乘法器，試圖找出第三條研
究方向。 
參考文獻： 
[1] I. Biehl, B. Meyer, and V. Müller, “Differential fault attacks on elliptic curve cryptosystems,” Proc. of 
CRYPTO 2000, LNCS 1880, Springer-Verlag, pp.131-146, 2000. 
[2] J. Blömer, M. Otto, and J.-P. Seifert, “Sign-chain attacks on elliptic curve cryptosystems,” Proc. of FDTC, 
LNCS 4236, Springer-Verlag, pp.36-52, 2006. 
[3] S. Fenn, M. Gossel, M. Benaissa, and D. Taylor, “On-line error detection for bit-serial multipliers in 
GF(2m),” Journal of Electronic Testing: Theory and Applications, Vol.13, 1998, pp.29-40. 
[4] A. Reyhani-Masoleh and M.A. Hasan, “Error detection in polynomial basis multipliers over binary 
extension fields,” Proc. of Cryptographic Hardware and Embedded Systems-CHES 2002, LNCS 2523, 
2003, pp.515-528. 
[5] Che Wun Chiou, “Concurrent error detection in array multipliers for GF(2m) fields,” IEE Electronics 
Letters, Vol.38, No.14, 4th July 2002, pp.688-689. 
[6] Chiou-Yng Lee, Che Wun Chiou, Jim-Min Lin, “Concurrent Error Detection In A Bit-Parallel Systolic 
Multiplier For Dual Basis Of GF(2m),” Journal of Electronic Testing: Theory and Applications, Vol.21, 
No.5, pp.539-549, 2005. (SCI) 
[7] Che Wun Chiou, Chiou-Yng Lee, An-Wen Deng, and Jim-Min Lin, “Concurrent Error Detection In 
Montgomery Multiplication Over GF(2m),” IEICE Transactions on Fundamentals of Electronics, 
Communications and Computer Science, Vol.E89-A, No.2, pp.566-574, Feb. 2006. 
[8] Chiou-Yng Lee, Che Wun Chiou, Jim-Min Lin, "Concurrent Error Detection in a Polynomial Basis 
Multiplier over GF(2m)," Journal of Electronic Testing: Theory and Applications, Vol.22, No.2, 
pp.143-150, April 2006. 
[9] C.W. Chiou, C.-Y. Lee, J.-M. Lin, T.-W. Hou, C.-C. Chang, “Concurrent error detection and correction in 
dual basis multiplier over GF(2m),” to appear in  IET Circuits, Devices & Systems, Sep. 2008. 
[10] C. W. Chiou, C.-C. Chang, C.-Y. Lee, T.-W. Hou, and J.-M. Lin, “Concurrent Error Detection and 
Correction in Gaussian Normal Basis Multiplier over GF(2m),” to appear in IEEE Trans. Computers, Dec. 
2008. 
[11] J. Wakerly, Error detecting codes, self-checking circuits and applications, BNR INC. and Stanford 
University, 1980. 
[12] H. Yamamoto, T. Watanabe, and Y. Urano, “Alternating logic and its application to fault detection,” Proc. 
1970 IEEE International Computing Group Conference, Washington, D.C., June 1970, pp.220-228. 
[13] D. A. Reynolds and G. Metze, “Fault detection capabilities of alternating logic,” Proc. 6th Annual 
Symposium on Fault Tolerant Computing, June 1976, pp.157-162. 
[14] D. A. Reynolds and G. Metze, “Fault detection capabilities of alternating logic,” IEEE Trans. Computers, 
Vol.c-27, No.12, Dec. 1978, pp.1093-1098. 
[15] S. E. Woodard, “Design of digital systems using self-checking alternating logic,” Ph.D. Thesis, 
University of Illinois at Urbana-Champaign, U.S.A., 1977. 
 8 
normal logical value 1 to faulty logical value 0 on output, but not both for all inputs. Thus, SCAL circuits can 
detect all unidirectional faults in nature. 
 
    
 
tin 
ain 
bin cin 
D 
D 
bout cout 
Fig.2. The logic circuit of the cell 
Sb. 
tin 
ain 
bin 
fin cin 
D 
D 
bout cout 
Fig.1. The SCAL design of Sa. 
 10 
Table 1: Comparisons of various PB multipliers with error detection capability 
 Bayat-Sarmadi and 
Hasan [1] 
Lee et al. [2] The proposed self-checking 
multiplier (Fig.4) 
Basis PB PB PB 
Architecture Not systolic Systolic Systolic 
Error detection 
Method 
Parity check RESO SCAL 
All occurred 
single stuck-at faults 
are detectable? 
No No Yes 
Area overhead 26.41%  
(for single parity bit & 
bit-parallel multiplier) 
10% 45% 
Time overhead About 20%  
(for single parity bit & 
bit-parallel multiplier 
if m=163) 
2/m  
(1.2% if m=163) 
1/m 
(0.6% if m=163) 
 
[1] S. Bayat-Sarmadi and M. A. Hasan, “On concurrent detection of errors in polynomial basis 
multiplication,” IEEE Trans. VLSI systems, Vol.15, No.4, pp.413-426, April 2007. 
[2] C. Y. Lee, C. W. Chiou, J. M. Lin, “Concurrent Error Detection in a Polynomial Basis Multiplier over 
GF(2m),” Journal of Electronic Testing: Theory and Applications, Vol.22, No.2, pp.143-150, April 2006. 
 
四、計畫成果自評 
藉由本計畫的贊助，參與人員共發表 2 篇研討會論文，參與之研究生助理獲得行動計算系統、行動
通訊系統、資訊安全、VLSI 設計的專長，以技職體系的學生而言，替學弟學妹們帶來很大的鼓舞和信
心。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：邱綺文 計畫編號：98-2221-E-231-010- 
計畫名稱：設計可抵抗破解密碼攻擊之自我檢測功能的多項式基底乘法器 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 0 100%  
博士生 3 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 0 100% 
C.W. Chiou, 
W.-Y. Liang, H. 
W. Chang, J.-M. 
Lin, C.-Y. Lee, 
“Concurrent 
Error Detection 
in Semi-Systolic 
Dual Basis 
Multiplier over 
GF(2m) Using 
Self-Checking 
Alternating 
Logic,＂ 
(accepted), IET 
Circuits, 
Devices & 
Systems, April 
2010. (SCI) 
(IF=0.515). 
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  
國外 
專利 已獲得件數 0 0 100% 件  
 
