Codes)，伯格碼(Berger code)，伯登碼(Borden Code)，伯
斯林碼(Bose-Lin Code)等不同的錯誤偵測碼之編碼方式的完
全自我測試系統電路之設計探討； (5)分別使用傳統數位二
元電壓模式(Binary Voltage-Mode)之邏輯設計，及根據冗餘
數系理論之多值電流模(Multiple-Valued Current-Mode)邏
輯電路設計技巧之優缺點及差異性。本計劃之目標在於完成
系統層次、電閘層次及開關層次之三種不同層次觀點分別提
出系統化之設計方法來設計一系列共八類基於使用不同的錯
誤偵測碼包括：m/n 碼(m-Out-of-n Codes)，伯格碼(Berger 
code)，伯登碼(Borden Code)，伯斯林碼(Bose-Lin Cod)共
四種；並分別使用傳統數位之二元電壓模式邏輯設計，及根
據冗餘數系數學理論之多值電流模邏輯電路設計技巧。 
 
中文關鍵詞： 完全自我檢查，多值電流模，錯誤偵測碼，冗餘數系，低功
率設計，超大型積體電路 
英 文 摘 要 ： The reliability of an electronic system is  critical 
in many important applications, such as the computer 
system on an aircraft or a space ship, the smart card 
system or accounting system in a bank, and the 
navigation system on a missile, etc. To increase the 
reliability, it is important to detect fault 
immediately and replace the faulty modules with the 
spare one to avoid crashing data or damaging system. 
The capability of self-checking for repair and 
maintenance is getting more and more essential for 
highly reliable electronic systems. The self checking 
system based on the error detecting codes is then 
designed to meet the requirement. However, the self 
checking system output must be checked by a totally 
self-checking (TSC) checker to observe whether the 
outpit is valid or not. The reliability of a self 
checking system depends on the ability of its checker 
to behave correctly in spire of the possible 
occurrence of internal faults. It has been proven 
that the reliability is achieved when the checker 
satisfies the totally self-checking (TSC) or the 
strongly code-disjoint (SCD) property. The TSC 
checker is a circuit which satisfies the self 
testing, fault secure and code disjoint properties.  
Based on error correcting cores, different design 
enhancements in connection with simulation and 
 低電壓低功率完全自我檢查加法器設計 
計畫編號：NSC 99-2221-E-167-29 
主持人：謝韶徽  單位：國立勤益科技大學 電子工程系 
E-mail: ssh@ncut.edu.tw  電話: (04)23924505 ext 7371 
 
計畫簡介 
本計畫主要提出(1)伯格碼完全自我檢測加法
器設計，經 CIC 製作成晶片，晶粒面積為
1.166×1.166 mm2，工作頻率 100 MHz 時功率消耗
4.83 mW，實驗結果證明，在檢查碼產生器的電路
設計上，比 CMOS 設計的電路減少 59.26 %的電晶
體數，由於設計可減少權重解碼器充放電時間，因
而節省功率消耗 43.75 %；(2)提出雙軌碼完全自我
檢測進位選擇加法器，使用的電晶體數比
[Vasudevan 2007]少 25.02%；此外，當運算元之位
元數越高，使用的電晶體數量減少額度越佳，擴充
性也越好。同時，(3)設計完全自我檢查加法器電路
之應用系統，以實驗證明本研究為實用而有效。 
研究項目應用範圍 
1. 需能執行線上自我測試的系統 
2. 高可靠度的電子或電腦系統 
3. 航太軍事的導航系統 
主要創新技術 
1. Self-Checking Berger Code Checker (圖 1) 
2. Totally Self-Checking Carry Select Adder (圖 2) 
3. Demo Board for On-line Test (Fault Injected) (圖 3) 
計畫成果 
1. 論文發表 
[1].  Ching-Hwa Cheng, Shao-Hui Shieh and Chiou-Kou Tung, “A 
Survey of Low-Voltage Low-Power Techniques and 
Challenges for CMOS Digital Circuits,” Journal of Circuits, 
Systems, and Computers (JCSC), Vol. 20, No. 1, pp. 89-105, 
2011. (SCI)  
[2].  Shao-Hui Shieh, “Low Power Self-Checking Two-Rail Code 
Checker Design,” The 3rd Asia Symposium on Quality 
Electronic Design (ASQED 2011), Session 3C-2, Kuala 
Lumpur, Malaysia, July 19-20, 2011.  
2. 專利  - 無 
3. 技術移轉  - 無 
4. 競賽得獎 – ILT Conference – Best Paper Awards 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 1 Self-Checking Berger Code Checker 
 
 
 
 
 
 
 
 
圖 2 Totally Self-Checking Carry Select Adder 
 
圖 3 Demo Board for On-line Test (Fault Injected) 
FAFA
1   0
0    1
1   0
0   1
1   0
0
Add-1 Circuit
a1b1a2b2
s1s2co
c1c2
ci
ci ci
sum1
Check Code Generator
X1Y1X2Y2
Z2 Z1
Two-Rail Checker
sum2 sum1sum2 t
M1
M0
1pm
Vdd
1nm 2nm
1x 2x
2pm
1d 2d
0pm
0nm
0d
2t
1t
Q1
Ipm
I
Weight Decoder
0C
pC
1pm
Vdd
1nm 2nm
2pm0pm
0nm 2t
1t
Q0
Ipm
INV2
INV0
INV1
3pm
3nm
3pm
3nm
1C
3d
`
3x
 2 
計畫編號： NSC 99-2221-E-167 -029 
 
ASQED 2011 Keynotes Speech 剪影 
 
與好友香港科技大學 Amine BERMAK
教授(右)及交通大學電機所鄭惠文合影 
 
參觀馬來西亞微電子系統機構 MIMOS 
 
計畫主持人參觀馬來西亞 MIMOS 
 
參觀馬來西亞官方 SHRDC 職訓中心 
 
與 SHRDC 日籍顧問合影 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：謝韶徽 計畫編號：99-2221-E-167-029- 
計畫名稱：低電壓低功率完全自我檢查加法器設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
