digraph "CFG for '_Z11gpu_unmix32PiS_S_jPjS_S_Ptiij' function" {
	label="CFG for '_Z11gpu_unmix32PiS_S_jPjS_S_Ptiij' function";

	Node0x5e74500 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%11:\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %13 = and i32 %12, 7\l  %14 = lshr i32 %12, 3\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %16 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %17 = getelementptr i8, i8 addrspace(4)* %16, i64 4\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 4, !range !5, !invariant.load !6\l  %20 = zext i16 %19 to i32\l  %21 = mul nuw nsw i32 %13, %20\l  %22 = add nuw nsw i32 %21, %15\l  %23 = zext i32 %14 to i64\l  %24 = getelementptr inbounds i32, i32 addrspace(1)* %4, i64 %23\l  %25 = load i32, i32 addrspace(1)* %24, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %26 = icmp ult i32 %22, %25\l  br i1 %26, label %27, label %102\l|{<s0>T|<s1>F}}"];
	Node0x5e74500:s0 -> Node0x5e77ac0;
	Node0x5e74500:s1 -> Node0x5e77b50;
	Node0x5e77ac0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%27:\l27:                                               \l  %28 = shl nsw i32 %8, 3\l  %29 = shl nuw nsw i32 %22, 1\l  %30 = mul nsw i32 %14, %9\l  %31 = sdiv i32 %30, 4\l  %32 = sext i32 %31 to i64\l  %33 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %32\l  %34 = getelementptr inbounds i32, i32 addrspace(1)* %6, i64 %23\l  %35 = load i32, i32 addrspace(1)* %34, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %36 = icmp eq i32 %35, 0\l  br i1 %36, label %66, label %37\l|{<s0>T|<s1>F}}"];
	Node0x5e77ac0:s0 -> Node0x5e788f0;
	Node0x5e77ac0:s1 -> Node0x5e78980;
	Node0x5e78980 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%37:\l37:                                               \l  %38 = mul i32 %14, %10\l  %39 = zext i32 %38 to i64\l  %40 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %39\l  %41 = zext i32 %22 to i64\l  %42 = getelementptr inbounds i32, i32 addrspace(1)* %40, i64 %41\l  %43 = load i32, i32 addrspace(1)* %42, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %44 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %39\l  %45 = getelementptr inbounds i32, i32 addrspace(1)* %44, i64 %41\l  %46 = load i32, i32 addrspace(1)* %45, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %47 = add nsw i32 %46, %43\l  %48 = mul nsw i32 %46, %35\l  %49 = getelementptr inbounds i32, i32 addrspace(1)* %5, i64 %23\l  %50 = load i32, i32 addrspace(1)* %49, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %51 = ashr i32 %48, %50\l  %52 = sub i32 %47, %51\l  %53 = sub nsw i32 %52, %46\l  %54 = mul i32 %22, %3\l  %55 = zext i32 %54 to i64\l  %56 = getelementptr inbounds i32, i32 addrspace(1)* %33, i64 %55\l  %57 = shl i32 %52, %28\l  %58 = shl i32 %38, 1\l  %59 = zext i32 %58 to i64\l  %60 = getelementptr inbounds i16, i16 addrspace(1)* %7, i64 %59\l  %61 = zext i32 %29 to i64\l  %62 = getelementptr inbounds i16, i16 addrspace(1)* %60, i64 %61\l  %63 = load i16, i16 addrspace(1)* %62, align 2, !tbaa !11, !amdgpu.noclobber\l... !6\l  %64 = zext i16 %63 to i32\l  %65 = or i32 %57, %64\l  store i32 %65, i32 addrspace(1)* %56, align 4, !tbaa !7\l  br label %88\l}"];
	Node0x5e78980 -> Node0x5e78090;
	Node0x5e788f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%66:\l66:                                               \l  %67 = mul i32 %22, %3\l  %68 = zext i32 %67 to i64\l  %69 = getelementptr inbounds i32, i32 addrspace(1)* %33, i64 %68\l  %70 = mul i32 %14, %10\l  %71 = zext i32 %70 to i64\l  %72 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %71\l  %73 = zext i32 %22 to i64\l  %74 = getelementptr inbounds i32, i32 addrspace(1)* %72, i64 %73\l  %75 = load i32, i32 addrspace(1)* %74, align 4, !tbaa !7, !amdgpu.noclobber\l... !6\l  %76 = shl i32 %75, %28\l  %77 = shl i32 %70, 1\l  %78 = zext i32 %77 to i64\l  %79 = getelementptr inbounds i16, i16 addrspace(1)* %7, i64 %78\l  %80 = zext i32 %29 to i64\l  %81 = getelementptr inbounds i16, i16 addrspace(1)* %79, i64 %80\l  %82 = load i16, i16 addrspace(1)* %81, align 2, !tbaa !11, !amdgpu.noclobber\l... !6\l  %83 = zext i16 %82 to i32\l  %84 = or i32 %76, %83\l  store i32 %84, i32 addrspace(1)* %69, align 4, !tbaa !7\l  %85 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %71\l  %86 = getelementptr inbounds i32, i32 addrspace(1)* %85, i64 %73\l  %87 = load i32, i32 addrspace(1)* %86, align 4, !tbaa !7\l  br label %88\l}"];
	Node0x5e788f0 -> Node0x5e78090;
	Node0x5e78090 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%88:\l88:                                               \l  %89 = phi i32 [ %53, %37 ], [ %87, %66 ]\l  %90 = phi i64 [ %59, %37 ], [ %78, %66 ]\l  %91 = phi i64 [ %55, %37 ], [ %68, %66 ]\l  %92 = getelementptr inbounds i32, i32 addrspace(1)* %33, i64 %91\l  %93 = getelementptr inbounds i16, i16 addrspace(1)* %7, i64 %90\l  %94 = shl i32 %89, %28\l  %95 = add nuw nsw i32 %29, 1\l  %96 = zext i32 %95 to i64\l  %97 = getelementptr inbounds i16, i16 addrspace(1)* %93, i64 %96\l  %98 = load i16, i16 addrspace(1)* %97, align 2, !tbaa !11\l  %99 = zext i16 %98 to i32\l  %100 = or i32 %94, %99\l  %101 = getelementptr inbounds i32, i32 addrspace(1)* %92, i64 1\l  store i32 %100, i32 addrspace(1)* %101, align 4, !tbaa !7\l  br label %102\l}"];
	Node0x5e78090 -> Node0x5e77b50;
	Node0x5e77b50 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%102:\l102:                                              \l  ret void\l}"];
}
