# Pre-reporte-4

Actividad 1:

Escribe en VHDL el código para realizar un sumador completo, con las siguientes entradas y salidas:
2 entradas de 1 bit (números a sumar)
1 entrada de 1 bit (acarreo de entrada)
1 salida de 1 bit (acarreo de salida)
1 salida de 1 bit (resultado de la suma)

Actividad 3: 

Escribe en VHDL el código para realizar un sumador/restador de 8 bits (complementos a dos), instanciando 8 sumadores completos como componente, con las siguientes entradas y salidas:
2 entradas de 8 bits (números a sumar)
1 entrada de 1 bit (selector de suma o resta)
1 salida de 1 bit (bandera de desborde)
1 salida de 8 bits (resultado de la operación)
