{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "sva_check_result": [
        "sva_check_result",
        "mPPPb",
        "module"
    ],
    "tb_dut_top": [
        "tb_dut_top",
        "QGZBr",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}