circuit IterateTester :
  module IterateTester :
    input clock : Clock
    input reset : UInt<1>
    output io : { }

    node _controlVec_T = add(UInt<3>("h6"), UInt<6>("h32")) @[Vec.scala 450:65]
    node _controlVec_T_1 = tail(_controlVec_T, 1) @[Vec.scala 450:65]
    node _controlVec_T_2 = add(_controlVec_T_1, UInt<6>("h32")) @[Vec.scala 450:65]
    node _controlVec_T_3 = tail(_controlVec_T_2, 1) @[Vec.scala 450:65]
    wire controlVec : UInt<6>[3] @[Vec.scala 234:27]
    controlVec[0] <= UInt<3>("h6") @[Vec.scala 234:27]
    controlVec[1] <= _controlVec_T_1 @[Vec.scala 234:27]
    controlVec[2] <= _controlVec_T_3 @[Vec.scala 234:27]
    node _testVec_T = add(UInt<3>("h6"), UInt<6>("h32")) @[Vec.scala 450:65]
    node _testVec_T_1 = tail(_testVec_T, 1) @[Vec.scala 450:65]
    node _testVec_T_2 = add(_testVec_T_1, UInt<6>("h32")) @[Vec.scala 450:65]
    node _testVec_T_3 = tail(_testVec_T_2, 1) @[Vec.scala 450:65]
    wire testVec : UInt<6>[3] @[Vec.scala 235:46]
    testVec[0] <= UInt<3>("h6") @[Vec.scala 235:46]
    testVec[1] <= _testVec_T_1 @[Vec.scala 235:46]
    testVec[2] <= _testVec_T_3 @[Vec.scala 235:46]
    node hi = cat(controlVec[2], controlVec[1]) @[Vec.scala 237:22]
    node _T = cat(hi, controlVec[0]) @[Vec.scala 237:22]
    node hi_1 = cat(testVec[2], testVec[1]) @[Vec.scala 237:43]
    node _T_1 = cat(hi_1, testVec[0]) @[Vec.scala 237:43]
    node _T_2 = eq(_T, _T_1) @[Vec.scala 237:25]
    node _T_3 = bits(reset, 0, 0) @[Vec.scala 236:9]
    node _T_4 = eq(_T_3, UInt<1>("h0")) @[Vec.scala 236:9]
    when _T_4 : @[Vec.scala 236:9]
      assert(clock, _T_2, UInt<1>("h1"), "") : assert @[Vec.scala 236:9]
      node _T_5 = eq(_T_2, UInt<1>("h0")) @[Vec.scala 236:9]
      when _T_5 : @[Vec.scala 236:9]
        printf(clock, UInt<1>("h1"), "Assertion failed: Expected Vec to be filled like IterateTester.controlVec: Wire[UInt<6>[3]], instead creaeted IterateTester.testVec: Wire[UInt<6>[3]]\n\n    at Vec.scala:236 assert(\n") : printf @[Vec.scala 236:9]
    node _T_6 = bits(reset, 0, 0) @[Vec.scala 240:7]
    node _T_7 = eq(_T_6, UInt<1>("h0")) @[Vec.scala 240:7]
    when _T_7 : @[Vec.scala 240:7]
      stop(clock, UInt<1>("h1"), 0) : stop @[Vec.scala 240:7]
