digraph "CFG for '_Z6middlePiS_S_iiii' function" {
	label="CFG for '_Z6middlePiS_S_iiii' function";

	Node0x61cb680 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %16 = add i32 %14, %15\l  %17 = add nsw i32 %4, -1\l  %18 = icmp slt i32 %16, %17\l  br i1 %18, label %19, label %52\l|{<s0>T|<s1>F}}"];
	Node0x61cb680:s0 -> Node0x61cd640;
	Node0x61cb680:s1 -> Node0x61cd6d0;
	Node0x61cd640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%19:\l19:                                               \l  %20 = add nsw i32 %3, -2\l  %21 = mul nsw i32 %20, %4\l  %22 = add nsw i32 %16, %21\l  %23 = sext i32 %22 to i64\l  %24 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %23\l  %25 = load i32, i32 addrspace(1)* %24, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %26 = add nsw i32 %3, -1\l  %27 = sub nsw i32 %26, %16\l  %28 = mul nsw i32 %27, %4\l  %29 = add nsw i32 %16, 1\l  %30 = add i32 %29, %28\l  %31 = sext i32 %30 to i64\l  %32 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %31\l  %33 = load i32, i32 addrspace(1)* %32, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %34 = add nsw i32 %33, %25\l  %35 = mul nsw i32 %26, %4\l  %36 = add nsw i32 %16, %35\l  %37 = sext i32 %36 to i64\l  %38 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %37\l  %39 = load i32, i32 addrspace(1)* %38, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %40 = sub nsw i32 %39, %6\l  %41 = add nsw i32 %36, 1\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %42\l  %44 = load i32, i32 addrspace(1)* %43, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %45 = sub nsw i32 %44, %6\l  %46 = tail call i32 @llvm.smax.i32(i32 %34, i32 %40)\l  %47 = tail call i32 @llvm.smax.i32(i32 %46, i32 %45)\l  %48 = mul nsw i32 %4, %3\l  %49 = add nsw i32 %16, %48\l  %50 = sext i32 %49 to i64\l  %51 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %50\l  store i32 %47, i32 addrspace(1)* %51, align 4, !tbaa !7\l  br label %52\l}"];
	Node0x61cd640 -> Node0x61cd6d0;
	Node0x61cd6d0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%52:\l52:                                               \l  ret void\l}"];
}
