{"patent_id": "10-2021-0157621", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0138325", "출원번호": "10-2021-0157621", "발명의 명칭": "카메라 모듈을 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "신성영"}}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "카메라 모듈을 포함하는 전자 장치에 있어서,디스플레이 패널; 및상기 디스플레이 패널의 하부에 배치되는 카메라 모듈;을 포함하고,상기 디스플레이 패널은,제1 픽셀 밀도를 가지며, 상기 카메라 모듈 중첩되는 제1 영역;상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역; 상기 제1 영역의 전체 또는 적어도 일부에 배치되는 제1 광반사 차단층; 및상기 제1 영역에 배치되는 제1 유기발광 다이오드들의 하부에 배치되는 복수의 투명 배선;을 포함하고상기 제1 광반사 차단층은, 상기 제1 영역에 배치된 상기 제1 유기발광 다이오드들의 하부와 중첩되도록 배치되고,상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극과 상기 복수의 투명 배선 사이에 배치되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극의 하부에 배치되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 제1 광반사 차단층은,상기 애노드 전극의 하부의 위치하는 적어도 하나의 층에 배치되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2 항에 있어서,상기 제1 유기발광 다이오드들 구동하는 복수의 제1 구동 회로들을 포함하고,상기 복수의 투명 배선은 상기 제1 유기발광 다이오드들과 상기 복수의 제1 구동 회로들을 전기적으로연결하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2 항에 있어서,상기 제1 광반사 차단층은,공개특허 10-2022-0138325-3-상기 애노드 전극의 제1 폭과 동일한 폭을 가지거나, 또는 상기 애노드 전극의 제1 폭보다 넓은 제2 폭을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서,상기 제1 광반사 차단층은,상기 애노드 전극의 하부에서 멀리 배치될수록 폭이 넓게 형성되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서,상기 제1 광반사 차단층은,불투명 유기물을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서,상기 제1 광반사 차단층은,블랙 PDL(pixel define layer)을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상기 제1 광반사 차단층은,4% 이하의 광 반사율을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항에 있어서,상기 제2 영역의 적어도 일부에 배치되는 제2 광반사 차단층을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10 항에 있어서,제2 광반사 차단층은, 상기 제2 영역에 형성된 복수의 픽셀들의 복수의 제2 유기발광 다이오드들의 애노드 전극의 하부에 배치되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10 항에 있어서,상기 제2 영역은, 상기 제1 유기발광 다이오드들을 구동하는 복수의 제1 구동 회로들, 및 상기 제2 유기발광 다공개특허 10-2022-0138325-4-이오드들을 구동하는 복수의 제2 구동 회로들을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 제2 광반사 차단층은, 상기 복수의 제1 구동 회로들 및 상기 복수의 제2 구동 회로들의 상부에 배치되는,"}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서,상기 제2 광반사 차단층은,불투명 유기물을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13 항에 있어서,상기 제2 광반사 차단층은,블랙 PDL(pixel define layer)을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제13 항에 있어서,상기 제2 광반사 차단층은,4% 이하의 광 반사율을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제13 항에 있어서,상기 제2 영역의 적어도 일부에 배치되는 하부 금속층을 포함하고,상기 제1 광반사 차단층은, 제1 영역에서 상기 하부 금속층과 실질적으로 동일한 높이에 배치되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서,상기 제1 광반사 차단층은, 적어도 하나의 메탈층과 적어도 하나의 비메탈층을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18 항에 있어서,상기 제1 광반사 차단층은,하나의 티타늄 메탈층을 포함하여 5.2% 이하의 반사율을 가지거나, 또는 복수의 티타늄 메탈층을 포함하여 4.4%이하의 반사율을 가지는,전자 장치.공개특허 10-2022-0138325-5-청구항 20 제18 항에 있어서,상기 제1 광반사 차단층은, 하나의 몰리브덴 메탈층을 포함하여 5.9% 이하의 반사율을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "카메라 모듈을 포함하는 전자 장치에 있어서,디스플레이 패널; 및상기 디스플레이 패널의 하부에 배치되는 카메라 모듈;을 포함하고,상기 디스플레이 패널은,제1 픽셀 밀도를 가지며, 상기 카메라 모듈과 중첩되는 제1 영역;상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역; 상기 제1 영역의 전체 또는 적어도 일부에 배치되는 제1 광반사 차단층;상기 제2 영역의 전체 또는 적어도 일부에 배치되는 제2 광반사 차단층; 및상기 제1 영역에 배치되는 제1 유기발광 다이오드들의 하부에 배치되는 복수의 투명 배선;을 포함하고,상기 제1 광반사 차단층은, 상기 제1 영역에 배치된 상기 제1 유기발광 다이오드들의 하부와 중첩되도록 배치되고,상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극과 상기 복수의 투명 배선 사이에 배치되고,상기 제2 광반사 차단층은, 상기 제1 영역의 적어도 일부까지 연장되어 형성된,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21 항에 있어서,상기 제2 광반사 차단층은,상기 제1 영역에 형성된 복수의 애노드 전극들 중 최외곽에 형성된 애노드 전극과 오버랩되도록 형성되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21 항에 있어서,상기 제2 광반사 차단층은,상기 제1 영역에 형성된 복수의 애노드 전극들 중 최외곽에 형성된 애노드 전극의 하부에 형성되는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제21 항에 있어서,상기 제1 광반사 차단층은,불투명 유기물을 포함하는,전자 장치.공개특허 10-2022-0138325-6-청구항 25 제21 항에 있어서,상기 제1 광반사 차단층은,4% 이하의 광 반사율을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제21 항에 있어서,상기 제2 광반사 차단층은,불투명 유기물을 포함하는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제21 항에 있어서,상기 제2 광반사 차단층은,4% 이하의 광 반사율을 가지는,전자 장치."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 다양한 실시예들에 따른 전자 장치는, 디스플레이 패널 및 상기 디스플레이 패널의 하부에 배치되는 카메라 모듈을 포함할 수 있다. 상기 디스플레이 패널은, 제1 픽셀 밀도를 가지며, 상기 카메라 모듈 중첩되는 제1 영역과, 상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역과, 상기 제1 영역의 전체 또는 적어 도 일부에 배치되는 제1 광반사 차단층과, 상기 제1 영역에 배치되는 제1 유기발광 다이오드들의 하부에 배치되 는 복수의 투명 배선을 포함할 수 있다. 상기 제1 광반사 차단층은, 상기 제1 영역에 배치된 상기 제1 유기발광 다이오드들의 하부와 중첩되도록 배치될 수 있다. 상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극과 상기 복수의 투명 배선 사이에 배치될 수 있다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시 예들은 카메라 모듈을 포함하는 전자 장치에 관한 것으로, 상세하게는 디스플레이의 배 면((예: 아래)에 배치되는 카메라 모듈을 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치(예: 모바일 전자 장치)는 기능 및 사용자의 선호도에 따라 다양한 크기로 출시되고 있으며, 넓은 시 인성 확보와 조작의 편의성을 위한 대화면 터치 디스플레이를 포함할 수 있다. 전자 장치는 적어도 하나의 카메 라 모듈(예: 이미지 센서)을 포함할 수 있다. 예를 들어, 전자 장치는 디스플레이 주변 또는 디스플레이의 적어 도 일부를 통해 배치되는 적어도 하나의 카메라 모듈을 포함할 수 있다. 디스플레이 배면(예: 아래)에 카메라 모듈을 배치하면서, 카메라 모듈로 입사되는 광량을 증가시키기 위한 다양한 기술이 제안되고 있다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "UDC(Under Display Camera)가 적용되는 전자 장치는 OLED 디스플레이의 픽셀(pixel) 영역 및 상기 픽셀 영역과 인접한 주변 영역을 포함할 수 있다. 픽셀 영역에는 영상을 표시할 수 있는 복수 개의 픽셀들이 규칙적으로 배 치될 수 있으며, 주변 영역에는 복수의 배선들이 배치될 수 있다. OLED 디스플레이의 배면에 카메라 모듈과 같 은 광학 센서가 배치되는 경우, OLED 디스플레이의 내부에 입사된 광이 반사되어 카메라 모듈로 입사될 수 있다. 카메라 모듈로 반사된 광이 입사되면 광 플레어(light flare)가 발생할 수 있다. 본 개시의 다양한 실시 예는 디스플레이 패널의 내부에 입사된 광이 카메라 모듈로 입사되는 것을 방지하여 광 플레어(light flare)가 발생하는 것을 방지할 수 있는 카메라 모듈을 포함하는 전자 장치를 제공할 수 있다. 본 발명에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 다양한 실시 예들에 따른 전자 장치는, 디스플레이 패널 및 상기 디스플레이 패널의 하부에 배치되는 카메라 모듈을 포함할 수 있다. 상기 디스플레이 패널은, 제1 픽셀 밀도를 가지며, 상기 카메라 모듈 중첩되는 제1 영역과, 상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역과, 상기 제1 영역의 전체 또는 적어 도 일부에 배치되는 제1 광반사 차단층과, 상기 제1 영역에 배치되는 제1 유기발광 다이오드들의 하부에 배치되 는 복수의 투명 배선을 포함할 수 있다. 상기 제1 광반사 차단층은, 상기 제1 영역에 배치된 상기 제1 유기발광 다이오드들의 하부와 중첩되도록 배치될 수 있다. 상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극과 상기 복수의 투명 배선 사이에 배치될 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치는, 디스플레이 패널, 및 상기 디스플레이 패널의 하부에 배치되 는 카메라 모듈을 포함할 수 있다. 상기 디스플레이 패널은, 제1 픽셀 밀도를 가지며, 상기 카메라 모듈과 중첩 되는 제1 영역, 상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역, 상기 제1 영역의 전체 또는 적 어도 일부에 배치되는 제1 광반사 차단층, 상기 제2 영역의 전체 또는 적어도 일부에 배치되는 제2 광반사 차단 층, 및 상기 제1 영역에 배치되는 제1 유기발광 다이오드들의 하부에 배치되는 복수의 투명 배선을 포함할 수 있다. 상기 제1 광반사 차단층은, 상기 제1 영역에 배치된 상기 제1 유기발광 다이오드들의 하부와 중첩되도록 배치될 수 있다. 상기 제1 광반사 차단층은, 상기 제1 유기발광 다이오드들의 애노드 전극과 상기 복수의 투명 배선 사이에 배치될 수 있다. 상기 제2 광반사 차단층은, 상기 제1 영역의 적어도 일부까지 연장되어 형성될 수 있다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시 예들에 따른 카메라 모듈을 포함하는 전자 장치는, 디스플레이 패널의 제1 영역(예: 언 더 디스플레이 카메라 영역)에서 애노드 전극의 하부에 광반사 차단층을 배치함으로써, 디스플레이에 입사된 광 이 반사되는 것을 방지할 수 있다. 디스플레이 패널의 내부에 입사된 광이 카메라 모듈로 입사되는 것을 방지하 여 광 플레어(light flare)가 발생하는 것을 방지할 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2021-0157621", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 본 개시의 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치 는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세 서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터 리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모 듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르 면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다 른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보 조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다.메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커 와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통 신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운 링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통 신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다 른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시 예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치 되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들 의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또 는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청 할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로 서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부 의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망 을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워 크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정 되지 않는다. 본 개시의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정일 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한 다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아 이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구 들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \" 제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하 기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소 에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 개시의 다양한 실시 예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포 함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circui t)의 형태로 구현될 수 있다. 본 개시의 다양한 실시 예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치 들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구 성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈은, 화면(예: 디스플레이 화면)을 접히거나 펼쳐질 수 있도록 구성된 플렉서블 디스플레이를 포함할 수 있다. 일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈은, 슬라이딩 가능하게 배치되어 화면(예: 디스플레 이 화면)을 제공하는 플렉서블 디스플레이를 포함할 수 있다. 일 실시 예에 따르면, 도 1에 도시된 디스플레이 모듈이 폴더블 디스플레이 또는 플렉서블 디스플레이를 포함하는 것으로 설명하고 있지만, 본 발명은 이에 한정되지 않는다. 디스플레이 모듈은, 바형(bar type), 또는 평판형(plate type)의 디스플레이를 포함할 수도 있다. 도 2a는 본 개시의 다양한 실시 예들에 따른 전자 장치의 전면의 사시도이다. 도 2b는 본 개시의 다양한 실시 예들에 따른 전자 장치의 후면의 사시도이다. 도 2a 및 도 2b를 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 1의 전자 장치)는, 제1 면(또는 전면)(210A), 제2 면(또는 후면)(210B), 및 하우징을 포함할 수 있다. 하우징 에 의해 형성된 공간에 디스플레이(예: 도 1의 디스플레이 모듈)가 배치될 수 있다. 하우징 은, 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(210C)을 포함할 수 있다. 다른 실시 예에 서, 하우징은 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시 예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글래스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 일 실시 예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스 틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 그러나, 이에 한정 되지 않고, 후면 플레이트는 투명한 글래스에 의하여 형성될 수도 있다. 일 실시 예에 따르면, 측면(210C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴 리머를 포함하는 측면 베젤 구조(또는 \"측면 부재\")에 의하여 형성될 수 있다. 어떤 실시 예에서, 후면 플 레이트 및 측면 베젤 구조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 일 실시 예로서, 전면 플레이트는, 상기 제1 면(210A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심 리스하게(seamless) 연장된 2개의 제1 영역(210D)들을 포함할 수 있다. 2개의 제1 영역(210D)들은 전면 플레이 트의 긴 엣지(long edge) 양단에 배치될 수 있다. 일 실시 예로서, 후면 플레이트는, 상기 제2 면(210B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심 리스하게 연장된 2개의 제2 영역(210E)들을 포함할 수 있다. 어떤 실시 예에서, 상기 전면 플레이트(또는 상기 후면 플레이트)가 상기 제1 영역(210D)들(또는 상 기 제2 영역(210E)들) 중 하나만을 포함할 수 있다. 어떤 실시 예에서, 상기 제1 영역(210D)들 또는 제2 영역 (210E)들 중 일부가 포함되지 않을 수 있다. 실시 예들에서, 상기 전자 장치의 측면에서 볼 때, 측면 베젤 구조는, 상기와 같은 제1 영역(210D)들 또는 제2 영역(210E)들이 포함되지 않는 측면 쪽에서는 제1 두께 (또는 폭)를 가지고, 상기 제1 영역(210D)들 또는 제2 영역(210E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 전자 장치는, 디스플레이(예: 도 1의 디스플레이 모듈), 음향 입력 장치 (예: 도 1의 입력 모듈), 음향 출력 장치(207, 214)(예: 도 1의 음향 출력 모듈), 센서 모듈 (204, 219)(예: 도 1의 센서 모듈), 카메라 모듈(205, 212)(예: 도 1의 카메라 모듈), 플래시, 키 입력 장치, 인디케이터(미도시), 및 커넥터들(208, 209) 중 적어도 하나 이상을 포함할 수 있다. 어떤실시 예에서, 상기 전자 장치는, 구성 요소들 중 적어도 하나(예: 키 입력 장치)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 일 실시 예에 따르면, 디스플레이(예: 도 1의 디스플레이 모듈)는, 전면 플레이트의 상단 부분 을 통하여 시각적으로 보일 수 있다. 어떤 실시 예에서, 제1 면(210A), 및 측면(210C)의 제1 영역(210D)을 형성 하는 전면 플레이트를 통하여 디스플레이의 적어도 일부가 보일 수 있다. 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서, 센서 모듈(204, 219)의 적어도 일부, 및 /또는 키 입력 장치의 적어도 일부가, 상기 제1 영역(210D), 및/또는 상기 제2 영역(210E)에 배치될 수 있 다. 어떤 실시 예에서, 디스플레이의 화면 표시 영역의 배면에, 센서 모듈, 카메라 모듈(예: 이미지 센서), 오디오 모듈, 및 지문 센서 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에 따르면, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에 따르면, 센서 모듈(204, 219)의 적어도 일부, 및/또는 키 입력 장치의 적어도 일부가, 상 기 제1 영역(210D)들, 및/또는 상기 제2 영역(210E)들에 배치될 수 있다. 일 실시 예에 따르면, 음향 입력 장치는, 마이크를 포함할 수 있다. 어떤 실시 예에서, 입력 장치는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크를 포함할 수 있다. 음향 출력 장치(207, 214)는 음 향 출력 장치(207, 214)을 포함할 수 있다. 음향 출력 장치(207, 214)는, 외부 스피커 및 통화용 리시버 (예: 오디오 모듈)를 포함할 수 있다. 어떤 실시 예에서는 음향 입력 장치(203, 예: 마이크), 음향 출력 장치(207, 214) 및 커넥터들(208, 209)은 전자 장치의 내부 공간에 배치되고, 하우징에 형성된 적어 도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시 예에서는 하우징에 형성된 홀은 음향 입력 장치(203, 예: 마이크) 및 음향 출력 장치(207, 214)를 위하여 공용으로 사용될 수 있다. 어떤 실시 예에서는 음향 출력 장치(207, 214)는 하우징에 형성된 홀이 배제된 채 동작되는 스피커(예: 피에조 스피커)를 포함 할 수 있다. 일 실시 예에 따르면, 센서 모듈(204, 219)(예: 도 1의 센서 모듈)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(204, 219)은, 예를 들어, 하우징의 제1 면(210A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 상기 하우징 의 제2 면(210B)에 배치된 제2 센서 모듈(예: HRM 센서) 및/또는 제3 센서 모듈(미도시)(예: 지문 센 서)을 포함할 수 있다. 예로서, 상기 지문 센서는 하우징의 제1 면(210A)(예: 디스플레이) 및/또는 제2 면(210B)에 배치될 수도 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이 로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 일 실시 예에 따르면, 카메라 모듈(205, 212)은, 전자 장치의 제1 면(210A)에 배치된 제1 카메라 모듈 , 및 제2 면(210B)에 배치된 제2 카메라 모듈을 포함할 수 있다. 카메라 모듈(205, 212)의 주변에 플 래시가 배치될 수 있다. 카메라 모듈들(205, 212)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이 미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 일 실시 예로서, 제1 카메라 모듈는 언더 디스플레이 카메라(UDC: Under display Camera) 방식으로 디스플 레이의 디스플레이 패널의 하부에 배치될 수 있다. 어떤 실시 예에서, 2개 이상의 렌즈들(광각 및 망원 렌 즈) 및 이미지 센서들이 상기 전자 장치의 하나의 면에 배치될 수 있다. 어떤 실시 예에서, 전자 장치 의 제1 면(예로서, 화면이 표시되는 면)에 복수의 제1 카메라 모듈들이 언더 디스플레이 카메라(UDC) 방식으로 배치될 수 있다. 일 실시 예로서, 키 입력 장치는, 하우징의 측면(210C)에 배치될 수 있다. 다른 실시 예에서, 전자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입 력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 디스플레이에 포함된 압력 센서를 이용하여 구현될 수 있다. 일 실시 예로서, 커넥터들(208, 209)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 커넥터를 위한 수용할 수 있는 제2 커넥터 홀(209, 또는 이어폰 잭)을 포함할 수 있다. 제1 커넥터 홀은 USB(Universal Serial Bus) A타입 또는 USB C타입의 포트를 포함할 수 있다. 제1 커넥터 홀이 USB C타입 을 지원하는 경우 전자 장치(200, 예: 도 1의 전자 장치)는 USB PD(power delivery) 충전을 지원할 수 있 다. 일 실시 예로서, 카메라 모듈들(205, 212) 중 일부 카메라 모듈 및/또는 센서 모듈(204, 219)들 중 일부 센서 모듈은, 디스플레이를 통해 시각적으로 보이도록 배치될 수 있다. 다른 예로서, 카메라 모듈 이 언더 디스플레이 카메라(UDC: Under display Camera) 방식으로 배치되는 경우, 카메라 모듈은 외 부에 시각적으로 보이지 않을 수 있다. 일 실시 예로서, 카메라 모듈은 디스플레이 영역과 중첩되어 배치될 수 있고, 카메라 모듈과 대응하 는 디스플레이 영역에서도 화면을 표시할 수 있다. 일부 센서 모듈은 전자 장치의 내부 공간에서 전면 플 레이트를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 도 3a는 본 개시의 다양한 실시 예에 따른, 전자 장치의 펼침(예: 열림) 상태를 도시한 도면이다. 도 3b는 본 개시의 다양한 실시 예에 따른, 전자 장치의 접힘(예: 닫힘) 상태를 도시한 도면이다. 도 3a 및 도 3b를 참조하면, 전자 장치(예: 도 1의 전자 장치)는, 하우징, 및 상기 하우징 에 의해 형성된 공간 내에 배치되는 디스플레이를 포함할 수 있다. 일 실시 예로서, 디스플레이(32 0)는 플렉서블(flexible) 디스플레이 또는 폴더블(foldable) 디스플레이를 포함할 수 있다. 디스플레이가 배치된 면을 제1 면 또는 전자 장치의 전면(예: 펼쳤을 때 화면이 표시되는 면)으로 정 의할 수 있다. 그리고, 전면의 반대 면을 제2 면 또는 전자 장치의 후면으로 정의할 수 있다. 또한, 전면 과 후면 사이의 공간을 둘러싸는 면을 제3 면 또는 전자 장치의 측면으로 정의할 수 있다. 예를 들어, 전 자 장치는 폴딩 축(예: A축)을 기준으로 폴딩 영역이 제1 방향(예: x축 방향)으로 접히거나, 펼쳐질 수 있다. 일 실시 예로서, 상기 하우징은, 제1 하우징 구조물, 센서 영역을 포함하는 제2 하우징 구조물 , 제1 후면 커버, 및 제2 후면 커버를 포함할 수 있다. 전자 장치의 하우징은 도 3a 및 도 3b에 도시된 형태 및 결합으로 제한되지 않으며, 다른 형상이나 부품의 조합 및/또는 결합에 의해 구현될 수 있다. 예를 들어, 다른 실시 예에서는, 제1 하우징 구조물과 제1 후면 커버가 일체로 형성될 수 있고, 제2 하우징 구조물과 제2 후면 커버가 일체로 형성될 수 있다. 일 실시 예로서, 제1 하우징 구조물과 제2 하우징 구조물은 폴딩 축(A)을 중심으로 양측에 배치되고, 상기 폴딩 축(A)에 대하여 전체적으로 대칭인 형상을 가질 수 있다. 제1 하우징 구조물 및 제2 하우징 구 조물은 전자 장치의 상태가 펼침 상태(예: 제1 상태)인지, 접힘 상태(예: 제2 상태)인지, 또는 중간 상태(예: 제3 상태)인지 여부에 따라 서로 이루는 각도나 거리가 달라질 수 있다. 일 실시 예로서, 제2 하우징 구조물은, 제1 하우징 구조물과 달리, 다양한 센서들(예: 조도 센서, 홍 채 센서, 및/또는 이미지 센서)이 배치되는 상기 센서 영역을 추가로 포함하지만, 이외의 영역에서는 상호 대칭적인 형상을 가질 수 있다. 일 실시 예로서, 상기 센서 영역뿐만 아니라 디스플레이의 하부 및/또는 베젤 영역에 적어도 하나의 센서 (예: 카메라 모듈, 조도 센서, 홍채 센서, 및/또는 이미지 센서)가 배치될 수 있다. 일 실시 예로서, 제1 하우징 구조물과 제2 하우징 구조물은 디스플레이를 수용하는 리세스를 함 께 형성할 수 있다. 도시된 실시 예에서는, 상기 센서 영역으로 인해, 상기 리세스는 폴딩 축(A)에 대해 직교하는 방향(예: x축 방향)으로 서로 다른 2개 이상의 폭을 가질 수 있다. 예를 들어, 상기 리세스는 제1 하우징 구조물의 제1 부분(311a)과 제2 하우징 구조물 중 센서 영역 의 가장자리에 형성되는 제2 하우징 구조물의 제1 부분(312a) 사이의 제1 폭(W1)을 가질 수 있다. 상 기 리세스는 제1 하우징 구조물 중 폴딩 축(A)에 평행한 제1 하우징 구조물의 제2 부분(311b)과 제2 하우징 구조물 중 센서 영역에 해당하지 않으면서 폴딩 축(A)에 평행한 제2 하우징 구조물의 제 2 부분(312b)에 의해 형성되는 제2 폭(W2)을 가질 수 있다. 이 경우, 제2 폭(W2)은 제1 폭(W1)보다 길게 형성될 수 있다. 다시 말해서, 상호 비대칭 형상을 갖는 제1 하우징 구조물의 제1 부분(311a)과 제2 하우징 구조 물의 제1 부분(312a)은 상기 리세스의 제1 폭(W1)을 형성할 수 있다. 상호 대칭 형상을 갖는 제1 하우징구조물의 제2 부분(311b)과 제2 하우징 구조물의 제2 부분(312b)은 상기 리세스의 제2 폭(W2)을 형성 할 수 있다. 일 실시 예로서, 제2 하우징 구조물의 제1 부분(312a) 및 제2 부분(312b)은 상기 폴딩 축(A)으로부터의 거 리가 서로 상이할 수 있다. 리세스의 폭은 도시된 예시로 한정되지 아니한다. 다양한 실시 예에서, 센서 영역 의 형태 또는 제1 하우징 구조물 및 제2 하우징 구조물의 비대칭 형상을 갖는 부분에 의해 리세 스는 복수 개의 폭을 가질 수 있다. 일 실시 예로서, 제1 하우징 구조물 및 제2 하우징 구조물의 적어도 일부는 디스플레이를 지지 하기 위해 선택된 크기의 강성을 갖는 금속 재질이나 비금속 재질로 형성될 수 있다. 일 실시 예로서, 상기 센서 영역은 제2 하우징 구조물의 일 코너에 인접하여 소정 영역을 가지도록 형성될 수 있다. 다만 센서 영역의 배치, 형상, 및 크기는 도시된 예시에 한정되지 아니한다. 예를 들어, 다른 실시 예에서 센서 영역은 제2 하우징 구조물의 다른 코너 혹은 상단 코너와 하단 코너 사이의 임의의 영역에 제공될 수 있다. 일 실시 예로서, 전자 장치에 내장된 다양한 기능을 수행하기 위한 부품들(components)이 센서 영역 을 통해, 또는 센서 영역에 마련된 하나 이상의 개구(opening)를 통해 전자 장치의 전면에 노출될 수 있다. 다양한 실시 예에서, 상기 부품들은 다양한 종류의 센서들을 포함할 수 있다. 상기 센서는, 예를 들어, 조도 센서, 전면 카메라(예: 카메라 모듈), 리시버 또는 근접 센서 중 적어도 하나를 포함할 수 있다. 상기 제1 후면 커버는 상기 전자장치의 후면에 상기 폴딩 축(A)의 일편에 배치되고, 예를 들어, 실질적으 로 직사각형인 가장자리(periphery)를 가질 수 있으며, 제1 하우징 구조물에 의해 상기 가장자리가 감싸질 수 있다. 유사하게, 상기 제2 후면 커버는 상기 전자장치의 후면의 상기 폴딩 축(A)의 다른 편에 배치되 고, 제2 하우징 구조물에 의해 그 가장자리가 감싸질 수 있다. 도시된 실시 예에서, 제1 후면 커버 및 제2 후면 커버는 상기 폴딩 축(A)을 중심으로 실질적으로 대 칭적인 형상을 가질 수 있다. 다만, 제1 후면 커버 및 제2 후면 커버가 반드시 상호 대칭적인 형상을 가지는 것은 아니며, 다른 실시 예에서, 전자 장치는 다양한 형상의 제1 후면 커버 및 제2 후면 커버 를 포함할 수 있다. 또 다른 실시 예에서, 제1 후면 커버는 제1 하우징 구조물과 일체로 형성 될 수 있고, 제2 후면 커버는 제2 하우징 구조물과 일체로 형성될 수 있다. 일 실시 예로서, 제1 후면 커버, 제2 후면 커버, 제1 하우징 구조물, 및 제2 하우징 구조물 은, 전자 장치의 다양한 부품들(예: 인쇄회로기판, 또는 배터리)이 배치될 수 있는 공간을 형성할 수 있다. 일 실시 예로서, 전자 장치의 후면에는 하나 이상의 부품(components)이 배치되거나 시각적으로 노 출될 수 있다. 예를 들어, 제1 후면 커버의 제1 후면 영역을 통해 서브 디스플레이의 적어도 일 부가 시각적으로 노출될 수 있다. 다른 실시 예에서, 제2 후면 커버의 제2 후면 영역을 통해 하나 이상의 부품 또는 센서가 시각적으로 노출될 수 있다. 다양한 실시 예에서 상기 센서는 조도 센서, 근접 센서 및/또는 후면 카메라를 포함할 수 있다. 일 실시 예로서, 힌지 커버는, 제1 하우징 구조물과 제2 하우징 구조물 사이에 배치되어, 내부 부품 (예를 들어, 힌지 구조)을 가릴 수 있도록 구성될 수 있다. 힌지 커버는, 전자 장치의 펼침과 접힘에 의해서 제1 하우징 구조물 및 제2 하우징 구조물이 맞닿는 부분을 커버할 수 있다. 일 실시 예로서, 힌지 커버는, 상기 전자 장치의 상태(펼침 상태(flat state) 또는 접힘 상태(folded state)에 따라, 제1 하우징 구조물 및 제2 하우징 구조물의 일부에 의해 가려지거나, 외부로 노출될 수 있다. 일 실시 예로서, 전자 장치가 펼침 상태인 경우, 힌지 커버는 제1 하우징 구조물 및 제2 하우징 구조물에 의해 가려져 노출되지 않을 수 있다. 일 실시 예로서, 전자 장치가 접힘 상태 (예: 완전 접힘 상태(fully folded state))인 경우, 힌지 커버는 제1 하우징 구조물 및 제2 하우징 구조물 사이에서 외부로 노출될 수 있다. 일 실시 예로서, 제1 하우징 구조물 및 제2 하우징 구조물 이 소정의 각도를 이루는(folded with a certain angle) 중간 상태(intermediate state)인 경우, 힌지 커 버는 제1 하우징 구조물 및 제2 하우징 구조물의 사이에서 외부로 일부 노출될 수 있다. 다만 이 경우 노출되는 영역은 완전히 접힌 상태보다 적을 수 있다. 일 실시 예로서, 힌지 커버는 곡면을 포함 할 수 있다. 디스플레이는, 상기 하우징에 의해 형성된 공간 상에 배치될 수 있다. 예를 들어, 디스플레이는 하우징에 의해 형성되는 리세스(recess) 상에 안착되며, 전자 장치의 전면의 대부분을 구성할 수 있다. 따라서, 전자 장치의 전면은 디스플레이 및 디스플레이에 인접한 제1 하우징 구조물의 일 부 영역 및 제2 하우징 구조물의 일부 영역을 포함할 수 있다. 그리고, 전자 장치의 후면은 제1 후 면 커버, 제1 후면 커버에 인접한 제1 하우징 구조물의 일부 영역, 제2 후면 커버 및 제2 후면 커버에 인접한 제2 하우징 구조물의 일부 영역을 포함할 수 있다. 상기 디스플레이는, 적어도 일부 영역이 평면 또는 곡면으로 변형될 수 있는 디스플레이를 의미할 수 있다. 일 실시 예로서, 디스플레이는 폴딩 영역, 폴딩 영역을 기준으로 일측(예: 도 3a에서 좌 측)에 배치되는 제1 영역 및 타측(도 3a에서 우측)에 배치되는 제2 영역을 포함할 수 있다. 일 실시 예로서, 디스플레이는 전면 발광(top emission) 또는 후면 발광(bottom emission) 방식의 OLED 디스플레이를 포함할 수 있다. OLED 디스플레이는 LTCF(low temperature color filter)층, 윈도우 글래스(예: 초박막 강화유리(UTG: ultra-thin glass) 또는 폴리머 윈도우) 및 광학보상 필름(예: OCF: optical compensation film)을 포함할 수 있다. 여기서, OLED 디스플레이의 LTCF층으로 편광 필름(polarizing film)(또 는 편광층)을 대체할 수 있다. 디스플레이의 영역 구분은 예시적인 것이며, 디스플레이는 구조 또는 기능에 따라 복수 (예를 들어, 2개 이상)의 영역으로 구분될 수도 있다. 일 실시 예로서, y축에 평행하게 연장되는 폴딩 영역 또는 폴딩 축(A)에 의해 디스플레이의 영역이 구분될 수 있으나, 다른 실시 예에서 디스플레이는 다른 폴딩 영 역(예: x 축에 평행한 폴딩 영역) 또는 다른 폴딩 축(예: x 축에 평행한 폴딩 축)을 기준으로 영역이 구분될 수 도 있다. 일 실시 예로서, 제1 영역과 제2 영역은 폴딩 영역을 중심으로 전체적으로 대칭인 형상을 가질 수 있다. 이하, 전자 장치의 상태(예: 펼침 상태(flat state) 및 접힘 상태(folded state))에 따른 제1 하우징 구 조물 및 제2 하우징 구조물의 동작과 디스플레이의 각 영역을 설명한다. 일 실시 예로서, 전자 장치가 펼침 상태(flat state)(예: 도 3a)인 경우, 제1 하우징 구조물 및 제2 하우징 구조물은 180도의 각도를 이루며 동일 방향을 향하도록 배치될 수 있다. 디스플레이의 제1 영 역의 표면과 제2 영역의 표면은 서로 180도를 형성하며, 동일한 방향(예: 전자 장치의 전면 방향)을 향할 수 있다. 폴딩 영역은 제1 영역 및 제2 영역과 동일 평면을 형성할 수 있다. 일 실시 예로서, 전자 장치가 접힘 상태(folded state)(예: 도 3b)인 경우, 제1 하우징 구조물 및 제2 하우징 구조물은 서로 마주보게 배치될 수 있다. 디스플레이의 제1 영역의 표면과 제2 영역 의 표면은 서로 좁은 각도(예: 0도에서 10도 사이)를 형성하며, 서로 마주볼 수 있다. 폴딩 영역은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있다. 일 실시 예로서, 전자 장치가 중간 상태(half folded state)인 경우, 제1 하우징 구조물 및 제2 하 우징 구조물은 서로 소정의 각도(a certain angle)로 배치될 수 있다. 디스플레이의 제1 영역의 표면과 제2 영역의 표면은 접힘 상태보다 크고 펼침 상태보다 작은 각도를 형성할 수 있다. 폴딩 영역 은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있으며, 이 때의 곡률은 접힘 상태(folded state)인 경우보다 작을 수 있다. 본 발명의 다양한 실시 예에 따른 전자 장치는 바 타입, 폴더블 타입, 롤러블 타입, 슬라이딩 타입, 웨어러블 타입, 태블릿 PC 및/또는 노트북 PC와 같은 전자 장치를 포함할 수 있다. 본 발명의 다양한 실시 예에 따른 전 자 장치는 상술한 예에 한정되지 않고, 다른 다양한 전자 장치를 포함할 수 있다. 도 4는 다양한 실시 예들에 따른 전자 장치의 디스플레이 모듈의 블록도이다. 도 4를 참조하면, 디스플레이 모듈은 디스플레이(예: 도 2a의 디스플레이, 도 3a의 디스플레이 ), 및 디스플레이를 제어하기 위한 디스플레이 드라이버 IC(display driver IC)(이하, 'DDI'라 함)를 포함할 수 있다. DDI는 인터페이스 모듈, 메모리(예: 버퍼 메모리), 이미지 처리 모듈, 및/또는 맵핑 모듈 을 포함할 수 있다. 일 실시 예에 따르면, DDI는 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈을 통해 전자 장치(예: 도 1의 전자 장치, 도 2a의 전자 장치, 도 3a의 전자 장치)의 다른 구성요소로부터 수신할 수 있다. 일 실시 예에 따르면, 영상 정보는 프로세서(예: 도 1의 프로세서)(예: 도 1의 메인 프로세서)(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로세서(예: 도 1의 보 조 프로세서)(예: 그래픽 처리 장치)로부터 수신될 수 있다. 일 실시 예에 따르면, DDI는 터치 회로 또는 센서 모듈(예: 도 2a의 카메라 모듈, 도 3a 의 센서 영역에 배치되는 카메라 모듈))과 인터페이스 모듈을 통하여 커뮤니케이션할 수 있다. 또한, DDI는 수신된 영상 정보 중 적어도 일부를 메모리에 저장할 수 있다. 일 예로서, DDI는 수신된 영상 정보 중 적어도 일부를 메모리에 프레임 단위로 저장할 수 있다. 일 실시 예에 따르면, 이미지 처리 모듈은 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또 는 디스플레이의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행 할 수 있다. 일 실시 예에 따르면, 맵핑 모듈은 이미지 처리 모듈을 통해 전처리 또는 후처리된 상기 영상 데이터 에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예로서, 전압 값 또는 전류 값의 생성은 예를 들 면, 디스플레이의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각 각의 크기, 픽셀들의 열화)에 적어도 일부 기반하여 수행될 수 있다. 일 실시 예로서, 디스플레이의 적어도 일부 픽셀들은, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이 를 통해 표시될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치 회로를 더 포함할 수 있다. 터치 회로는 터치 센 서 및 이를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 일 실시 예로서, 터치 센서 IC는, 디스플레이의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감 지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이의 특정 위치 에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지 할 수 있다. 터치 센서 IC는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(예: 도 1의 프로세서)에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 DDI 또는 디스플레이(41 0)의 일부로 포함될 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 모듈의 외부에 배치된 다른 구성요소(예: 보조 프로세서)의 일부로 포함될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 센서 모듈 및/또는 센서 모듈에 대한 제어 회로를 더 포함할 수 있다. 센서 모듈은 적어도 하나의 센서(예: 카메라 모듈, 조도 센서, 지문 센서, 홍채 센서, 압 력 센서, 및/또는 이미지 센서)를 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회 로는 디스플레이 모듈의 일부(예: 디스플레이 또는 DDI) 또는 터치 회로의 일부에 임베디 드될 수 있다. 일 실시 예에 따르면, 센서 모듈이 카메라 모듈(예: 이미지 센서)을 포함하는 경우, 카메라 모듈(예: 이미 지 센서)은 UDC(under display camera) 방식으로 디스플레이의 하부(예: 아래)에 배치될 수 있다. 일 실시 예에 따르면, 디스플레이 모듈에 임베디드된 센서 모듈이 조도 센서를 포함할 경우, 상기 조 도 센서는 디스플레이의 외부 광 노출에 따른 자외선(UV)의 노출량을 감지할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈에 임베디드된 센서 모듈이 생체 센서(예: 지문 센서)를 포함 할 경우, 상기 생체 센서는 디스플레이의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미 지)를 획득할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈에 임베디드된 센서 모듈이 압력 센서를 포함할 경우, 상기 압 력 센서는 디스플레이의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다.일 실시 예에 따르면, 터치 센서 또는 센서 모듈은 디스플레이의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다. 다른 예를 들면, 센서 모듈은 전자 장치(예: 도 1의 전자 장치)의 베젤 영역에 배치될 수도 있다. 도 5는 본 개시의 다양한 실시 예에들 따른 디스플레이 및 카메라 모듈(예: 이미지 센서)를 나타내는 도면이다. 도 6은 본 개시의 다양한 실시 예들에 따른 디스플레이의 제1 영역(예: 언더 디스플레이 카메라 영역)과 제2 영역(예: 액티브 영역)에 배치된 픽셀들의 형태를 나타내는 도면이다. 도 7은 본 개시의 다양한 실시 예들에 따 른 디스플레이의 제1 영역(예: 언더 디스플레이 카메라 영역) 및 제2 영역(예: 액티브 영역)의 단면을 나타내 는 도면이다. 도 7은 도 6의 A1-A2 선에 따른 단면을 도시하고 있다. 도 5 내지 도 7을 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치는 디스플레이 및 카메라 모듈(예: 도 2a의 카메라 모듈, 도 3a의 센서 영역에 배치되는 카메라 모듈))을 포함할 수 있다. 일 실시 예에 따르면, 디스플레이는 디스플레이 패널(520, display panel), 편광층(530, polarizing layer), 윈도우(540, window)(예: 초박막 강화유리(UTG: ultra-thin glass) 또는 폴리머 윈도우), 및 광학보상 필름(550, OCF: optical compensation film)을 포함할 수 있다. 광학보상 필름은 편광층 및 윈도우 의 전체면에 대응하도록 배치될 수 있다. 일 실시 예로서, 윈도우는 초박막 강화유리(UTG: ultra-thin glass) 또는 폴리머 윈도우가 적용될 수 있다. 일 실시 예에 따르면, 카메라 모듈(또는 이미지 센서)은 언더 디스플레이 카메라(UDC: under display camera) 방식으로 디스플레이의 하부(예: 아래)에 배치될 수 있다. 예로서, 카메라 모듈은 언더 디스 플레이 카메라(UDC) 방식으로 디스플레이 패널의 하부(예: 아래)에 배치될 수 있다. 일 실시 예로서, 적어도 하나의 카메라 모듈이 디스플레이 패널의 하부에 배치될 수 있다. 일 실시 예로서, 디스플레이 패널은 카메라 모듈과 대응되는 제1 영역(예: 언더 디스플레이 카 메라 영역) 및 제2 영역(예: 액티브 영역)을 포함할 수 있다. 일 실시 예로서, 디스플레이 패널의 제2 영역(예: 액티브 영역)뿐만 아니라 제1 영역(예: 언더 디스플레이 카메라 영역)의 일부에도 제1 픽셀들이 배치되어 있어, 화상이 표시될 수 있다. 예를 들어 제 1 영역에 배치되는 제1 픽셀들의 밀집도는 제2 영역에 배치되는 제2 픽셀들의 밀집도보다 낮을 수 있다. 도 6에서는 제1 영역(예: 언더 디스플레이 카메라 영역)이 전자 장치의 우측 상단에 배치되는 것을 일 예로 도시하였다. 이에 한정되지 않고, 제1 영역(예: 언더 디스플레이 카메라 영역)은 전자 장치(50 0)의 중앙 상단, 좌측 상단, 중앙, 중앙 우측, 중앙 좌측, 하단 우측, 하단 중앙, 또는 하단 좌측과 같이 배치 되는 위치에 제한 없다. 일 실시 예로서, 편광층은 디스플레이 패널의 상부(예: z축 방향)에 배치될 수 있다. 편광층은 입사되는 광을 편광시켜 출력할 수 있다. 편광층은 디스플레이 패널로 입사되는 광을 편광시켜 빛 반 사로 인한 표시품질의 저하를 방지할 수 있다. 다른 실시 예로서, 디스플레이가 편광층 없이 구성될 수 있다. 일 실시 예로서, 윈도우는 디스플레이 패널 또는 편광층 상(예: z축 방향)에 배치될 수 있다. 광학보상 필름은 윈도우 상에 배치될 수 있다. 광학보상 필름은 윈도우를 보호하기 위한 보호 필름의 기능 및 편광층의 적용에 따른 무지개 색상 얼룩의 방지를 위한 위상차 필름의 기능을 가질 수 있다. 윈도우 상에 하나의 광학보상 필름이 배치되는 것을 일 예로 도시하였다. 이에 한정되지 않고, 윈도 우 상에 복수의 광학보상 필름이 배치될 수도 있다. 또한, 윈도우 상에 하나의 광학보상 필름이 배치되고, 광학보상 필름 상에 보호층(또는 코팅층)이 배치될 수도 있다. 광학보상 필름은 광학 보상의 기능 이외에도 보호 필름 또는 충격 흡수의 기능을 가질 수 있다. 따라서, 보호 필름 또는 충격 흡수 기능의 관점에서는 광학보상 필름이 두꺼울수록 좋을 수 있다. 그러나, 폴더블폰의 경우, 폴딩 특성이 중요함으로 광학보상 필름의 두께를 고려해야 하며, 본 제안에서는 광학보상 필름 을 예를 들어, 20~100㎛의 두께를 가지도록 형성할 수 있다. 디스플레이 패널과 편광층 사이에 제1 접착 부재가 형성되어, 디스플레이 패널과 편광층 이 접착될 수 있다. 편광층과 윈도우 사이에 제2 접착 부재가 형성되어, 편광층과 윈 도우가 접착될 수 있다. 윈도우와 광학보상 필름 사이에 제3 접착 부재가 형성되어, 윈도 우와 광학보상 필름이 접착될 수 있다. 제1 내지 제3 접착 부재(525, 535, 545)는 OCA(optical clear adhesive), PSA(pressure sensitive adhesive), 열반응 접착제, 일반 접착제 또는 양면 테이프를 포함할 수 있다. 윈도우 상에 배치되는 광학 보상 필름 의 탈부착이 용이하도록, 제1 접착 부재 및 제2 접착 부재보다 제3 접착 부재의 접착력이 낮게(또는 약하게) 형성될 수 있다. 한 실시 예에 따르면, 디스플레이 패널과 편광층은 일체로 형성될 수도 있다. 한 실시 예에 따르면, 디스플레이 패널의 배치된 픽셀 상에 편광 기능을 가지는 레드(R), 그린(G), 블루(B)안료로 형성된 컬러필 터를 배치하여, 편광층을 삭제할 수도 있다. 편광 기능을 가지는 컬러필터를 적용한 경우에도 윈도우 상에 광학보상 필름을 배치할 수 있다. 예로서, 편광판 또는 편광 필름 없이(pol-less) 편광 기능을 가지 는 컬러필터를 적용한 경우, 디스플레이 패널의 내부에는 외부 광의 반사를 방지할 수 있는 광반사 차단층 (예: BPDL(black pixel define layer))을 포함할 수 있다. 예로서, 편광 필름(또는 편광판)은 외광 반사 방지, 시야각 특성 향상, 및 블랙 시감을 향상시키는 역할을 함으로, 편광 기능을 가지는 컬러필터를 적용한 경우에 디스플레이 패널의 색 순도를 높이기 위해서 광반사 차단층(예: BPDL)이 컬러필터와 함께 적용될 수 있 다.한 실시 예에 따르면, 디스플레이 패널의 상부에 배치되는 편광층은, 굴절률에 의한 카메라 모듈 의 성능 저하를 방지하기 위하여 카메라 모듈(예: 렌즈)에 대응하는 위치가 천공된 오프닝들을 포함 할 수도 있다. 한 실시 예로서, 편광층은 카메라 모듈과의 대응 위치가 투명하게 처리되거나, 편광 특성이 제거될 수 있다. 한 실시 예로서, 오프닝이 없는 레이어들(예: 디스플레이 패널) 또는 터치 패널은 굴절률 차이를 최소화하기 위하여 인덱스 매칭을 할 수 있는 코팅이 포함될 수도 있다. 디스플레이 패널은 OLED(organic light emitting diodes) 패널, LCD(liquid crystal display), 또는 QLED(quantum dot light-emitting diodes) 패널일 수 있다. 디스플레이 패널은 화상을 표시하기 위한 복수의 픽셀을 포함하며, 하나의 픽셀은 복수의 서브 픽셀을 포함할 수 있다. 한 실시 예로서, 하나의 픽셀은 3 색(예: 레드(Red), 그린(green) 및 블루(blue))의 서브 픽셀들로 구성될 수 있다. 한 실시 예로서, 하나의 픽셀 은 4색(예: 레드(Red), 그린(green), 블루(blue), 및 화이트(white))의 서브 픽셀들로 구성될 수 있다. 한 실 시 예로서, 하나의 픽셀은 1개의 레드(Red) 서브 픽셀, 2개의 그린(green) 서브 픽셀, 및 1개의 블루(blue) 서 브 픽셀을 포함하는, RGBG 펜타일 방식으로 구성될 수 있다. 다양한 실시 예에 따르면, 디스플레이는 제어 회로(미도시)를 포함할 수 있다. 한 실시 예에 따르면, 제어 회로는 메인 인쇄 회로 기판 및 디스플레이 패널을 전기적으로 연결시키는 FPCB(flexible printed circuit board)와, FPCB에 실장되는 DDI(display driver IC, 예: 도 4의 디스플레이 드라이버 IC)를 포함할 수 있 다. 일 실시 예로서, 디스플레이 패널의 적어도 일측이 연장되고, 연장된 부분에 COP(chip on plastic) 방 식으로 DDI가 배치될 수 있다. 일 실시 예에 따르면, 디스플레이는 추가적으로 터치 패널(예: 도 4의 터치 회로)을 포함할 수도 있 다. 한 실시 예에 따르면, 디스플레이는 터치 패널의 배치 위치에 따라 in-cell 방식 또는 on-cell 방식의 터치 디스플레이로 동작할 수 있다. in-cell 방식 또는 on-cell 방식 또는 add-on 방식의 터치 디스플레이로 동 작할 경우, 제어 회로는 TDDI(touch display driver IC)를 포함할 수도 있다. 한 실시 예로서, 디스플레이 는 센서 모듈(예: 도 4의 센서 모듈)을 포함할 수 있다. 일 실시 예로서, 일 실시 예로서, 디스플레이 패널의 전체 영역 중에서, 카메라 모듈과 대응되는 제1 영역(예: 언더 디스플레이 카메라 영역)을 제외한 부분이 제2 영역(예: 액티브 영역)이 될 수 있다. 카메라 모듈이 언더 디스플레이 카메라(UDC) 방식으로 디스플레이 패널의 하부에 배치됨으로, 촬상되 는 화상의 품질을 고려하여 투과율을 확보해야 한다. 이를 위해, 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치되는 픽셀들의 밀도와 제2 영역(예: 액티브 영역)에 배치되는 제2 픽셀들의 밀도를 상이하게 형성할 수 있다. 일 실시 예로서, 제2 영역(예: 액티브 영역)에 배치되는 제2 픽셀들 제1 영역(예: 언더 디스플 레이 카메라 영역)에 배치되는 제1 픽셀들의 개수를 1/2, 1/3, 1/4, 1/5, 또는 1/6로 줄여서 배치할 수 있 다. 제1 영역(예: 언더 디스플레이 카메라 영역)의 전체 면적 중 1/2, 1/3, 1/4, 1/5, 또는 1/6 면적에 제1 픽셀들을 배치하고, 나머지 부분은 픽셀이 없는 빈 영역(또는 논 픽셀(non-pixel) 영역)으로 형 성할 수 있다. 이에 한정되지 않고, 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치되는 제1 픽셀들 의 비율은 변경될 수 있다. 도 7에 도시된 바와 같이, 제1 영역(예: 언더 디스플레이 카메라 영역)의 제1 픽셀들의 하부(예: -z 축 방향)에는 하부 금속층(예: BML(bottom metal layer))이 배치될 수 있다. 일 실시 예로서, 하부 금속 층(예: BML)은 제1 픽셀들의 하부에만 형성되고, 빈 영역(또는 논 픽셀(non-pixel) 영역)에는 형성되지 않을 수 있다. 다른 실시 예로서, 하부 금속층(예: BML)은 제1 픽셀들의 하부(예: -z축 방 향) 및 빈 영역(또는 논 픽셀(non-pixel) 영역)의 하부(예: -z축 방향)의 적어도 일부에 형성될 수도 있다. 일 실시 예로서, 하부 금속층(예: BML)은 복수의 유기발광 소자를 구동하기 위한 구동 회로들(예: TFT들)의 적어도 일부와 중첩되도록 구동 회로들(예: TFT들)의 아래(예: -z축 방향)에 배치될 수 있다. 도 6에서는 제1 영역(예: 언더 디스플레이 카메라 영역)의 제1 픽셀들이 규칙적으로 배치되는 것으 로 도시하였다. 이에 한정되지 않고, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 제1 픽셀들이 불규칙적으로 배치될 수 있다. 일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역)의 중심부와 주변부는 픽셀들의 밀도가 상이할 수 있다. 예를 들어, 제1 영역(예: 언더 디스플레이 카메라 영역)의 중 심부가 주변부보다 픽셀들의 밀도가 높게 형성될 수 있다. 일 실시 예로서, 회절을 줄이기 위해서, 제1 영역 (예: 언더 디스플레이 카메라 영역)에서 픽셀(또는 서브 픽셀)들의 간격이 불규칙하게 배열될 수 있다. 도 6에서는 제1 영역(예: 언더 디스플레이 카메라 영역)이 원형인 것을 일 예로 도시하였다. 이에 한정되 지 않고, 제1 영역(예: 언더 디스플레이 카메라 영역)은 타원형, 또는 다각형의 형태로 형성될 수도 있다. 일 실시 예에 따르면, 제1 영역(예: 언더 디스플레이 카메라 영역)에는 제2 영역(예: 액티브 영역) 대비 적은 개수의 제1 픽셀들이 배치됨으로, 제1 영역(예: 언더 디스플레이 카메라 영역)과 제2 영 역(예: 액티브 영역)은 상이한 해상도를 표시할 수 있다. 일 실시 예로서, 제1 영역(예: 언더 디스 플레이 카메라 영역)은 제2 영역(예: 액티브 영역)보다 낮은 해상도를 표시할 수 있다. 일 실시 예에 따르면, 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치되는 제1 픽셀들을 구동하 는 제1 구동 회로(예: TFT)들은 제2 영역에 배치될 수 있다. 제2 영역(예: 액티브 영역)에 배치되는 제2 픽셀들을 구동하는 제2 구동 회로(예: TFT)들은 제2 영역에 배치될 수 있다. 제1 영역(예: 언더 디스플레이 카메라 영역)에는 제1 구동 회로(예: TFT) 없이 제1 픽셀들이 형성됨으로, 제2 영역 (예: 액티브 영역) 대비 광 투과율이 높을 수 있다.도 8은 디스플레이에 입사된 광이 OLED의 애노드 전극 및 TFT(thin film transistor)의 하부에 배치되는 하부 금속층(예: BML(bottom metal layer))에 반사되어, 카 메라 모듈에서 광 플레어(light flare)가 발생되는 것을 설명하기 위한 도면이다. 도 8을 참조하면, 디스플레이 패널은 제1 기판, 제2 기판, 제1 절연막, 제2 절연막, 복수의 투명 배선, 복수의 OLED, 복수의 TFT, 픽셀 정의층, 및 복수의 하부 금속층 (예: BML(bottom metal layer))을 포함할 수 있다. 일 실시 예로서, 제1 기판 및 제2 기판은 폴리이 미드(PI: polyimide)를 포함할 수 있다. 제1 절연막은 무기막을 포함할 수 있다. 제2 절연막는 유기 막을 포함할 수 있다. 픽셀 정의층에 의해서 각각의 픽셀의 영역이 정의될 수 있다. 예로서, 픽셀 정의층 은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin)등의 유기물 또는 실 리카 계열의 무기물을 포함할 수 있다. 예로서, 픽셀 정의층은 광 차단 물질을 포함하여, 광을 차단할 수 도 있다. 픽셀 정의층이 광 차단 물질을 포함하는 경우, 일 픽셀의 유기 발광층에서 생성된 빛과 인접하는 픽셀의 유기 발광층에서 생성된 빛의 혼색을 방지할 수 있다. 예로서, 픽셀 정의층은 불투명한 재질을 포 함하고, 광을 차단하는 역할을 할 수 있다. 일 실시 예로서, OLED의 애노드 전극과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. TFT의 하부로 광이 입사되는 것을 방지하기 위해서 TFT의 하부(예: -z축 방향)에 하부 금속층 (예: BML)이 배치될 수 있다. 하부 금속층은 TFT와 중첩되도록 배치될 수 있다. 도 8에서는 TFT의 바로 아래(예: -z축 방향)에 하부 금속층이 배치된 것을 일 예로 도시하였다. 다른 예로서, TFT의 하부(예: -z축 방향)의 레이어들 중 어느 하나에 하부 금속층이 배치될 수 있다.일 실시 예로서, 디스플레이에 입사된 광이 하부의 구조물(예: 금속 배선, 또는 카메라 모듈)에 의해 반사된 후, OLED의 애노드 전극에서 반사되어 카메라 모듈(예: 도 5의 카메라 모듈)로 입사될 수 있다. 디스플레이 패널의 내부에서 반사된 광이 카메라 모듈(예: 도 5의 카메라 모듈)로 입사되면 광 플레 어(light flare)가 발생될 수 있다. 일 실시 예로서, 디스플레이에 입사된 광이 하부의 구조물(예: 금속 배선)에 의해 반사된 후, TFT의 하부 (예: -z축 방향)에 배치되는 하부 금속층(예: BML(bottom metal layer))에 반사되어 카메라 모듈(예: 도 5의 카메라 모듈)로 입사될 수 있다. 디스플레이 패널의 내부에서 반사된 광이 카메라 모듈(예: 도 5 의 카메라 모듈)로 입사되면 광 플레어(light flare)가 발생될 수 있다. 카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지하기 위해서, 디 스플레이 패널의 내부에서 광 반사를 차단해야 한다. 도 9는 디스플레이에 입사된 광이 및 TFT(thin film transistor)의 하부에 배치되는 하부 금속층(예: BML(bottom metal layer))에 반사되어, 카메라 모듈에서 광 플레어(light flare)를 발생시키는 것을 설명하기 위한 도면이다. 도 9를 참조하면, 디스플레이 패널은 기판, 복수의 절연막, 평탄화층, 복수의 OLED, 복수의 TFT, 픽셀 정의층, 및 복수의 하부 금속층(예: BML(bottom metal layer))을 포함할 수 있다. 일 실시 예로서, 픽셀 정의층에 의해서 각각의 픽셀의 영역이 정의될 수 있다. OLED의 애노드 전극 과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. TFT의 하부로 광이 입사되는 것을 방지하기 위해서 TFT의 하부(예: -z축 방향)에 하부 금속층이 배치될 수 있다. 일 실시 예로서, 디스플레이에 입사된 광이 하부의 구조물(예: 금속 배선)에 의해 반사된 후, TFT의 하부 (예: -z축 방향)에 배치되는 하부 금속층(예: BML(bottom metal layer))에 반사되어 카메라 모듈(예: 도 5의 카메라 모듈)로 입사될 수 있다. 디스플레이 패널의 내부에서 반사된 광이 카메라 모듈(예: 도 5 의 카메라 모듈)로 입사되면 광 플레어(light flare)가 발생될 수 있다. 일 실시 예로서, 평탄화층은 복수의 절연층(예: 복수의 절연막)을 포함할 수 있다.카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지하기 위해서, 디스플레이 패널의 내 부에서 광 반사를 차단해야 한다. 도 10은 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스플레이 패널의 구조를 나타내는 도면이다. 도 10을 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)의 디스플레이 패널은 제1 영역(예: 언더 디스플레이 카메라 영역) 및 제2 영역 (예: 액티브 영역)을 포함할 수 있다. 제1 영역(예: 언더 디스플레이 카메라 영역)의 픽셀들의 밀도와 제2 영역(예: 액티브 영역)의 픽셀들의 밀도는 상이할 수 있다. 본 개시의 다양한 실시 예들에 따른 디스 플레이 패널은 기판, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)), 복수의 투명 배선, 평탄화층, 복수의 절연막, 복수의 TFT, 복수의 하부 금속층(예: BML(bottom metal layer)), 복수의 OLED, 및 복수의 광반사 차단층을 포함 할 수 있다. 일 실시 예로서, 평탄화층은 복수의 절연층(예: 복수의 절연막)을 포함할 수 있다.일 실시 예로서, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))에 의해서 각각의 픽셀 의 영역이 정의될 수 있다. 예로서, 픽셀 정의층은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드 계 수지(polyimides resin)와 같은 유기물 또는 실리카 계열의 무기물을 포함할 수 있다. 예로서, 픽셀 정의층 은 광 차단 물질을 포함하여, 광을 차단할 수도 있다. 픽셀 정의층이 광 차단 물질을 포함하는 경 우, 일 픽셀의 유기 발광층에서 생성된 빛과 인접하는 픽셀의 유기 발광층에서 생성된 빛의 혼색을 방지할 수 있다. 예로서, 픽셀 정의층은 불투명한 재질을 포함하고, 광을 차단하는 역할을 할 수 있다. 일 실시 예로서, 복수의 OLED들은 복수의 제1 OLED들 및 복수의 제2 OLED들을 포함할 수 있 다. 복수의 제1 OLED들은 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치될 수 있다. 복수의 제2 OLED들은 제2 영역(예: 액티브 영역)에 배치될 수 있다. 예로서, 제1 OLED는 애노드 전 극(1071a), 발광층(1071b) 및 캐소드 전극(1071c)을 포함할 수 있다. 예로서, 제2 OLED는 애노드 전극(1072a), 발광층(1072b) 및 캐소드 전극(1072c)을 포함할 수 있다. 일 실시 예로서, 제1 OLED들의 애노드 전극(1071a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. 애노드 전극(1071a)의 하부로 광이 입사되는 것을 방지하기 위해서 애노드 전극(1071a)의 하부에 복수의 광반사 차단층이 배치될 수 있다. 일 실시 예로서, 제2 OLED의 애노드 전극(1072a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. TFT의 하부로 광이 입사되는 것을 방지하기 위해서 TFT의 하부에 하부 금속층이 배 치될 수 있다. 다른 실시 예로서, 편광필름 또는 편광판이 배치되어 있는 경우에, 발광층에 배치되는 블랙 PDL(black pixel define layer)을 대체하여 PDL(pixel define layer)이 배치될 수도 있다. 일 실시 예로서, 카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지 하기 위해서, 디스플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에 입사된 광의 반사 를 차단하는 복수의 광반사 차단층이 배치될 수 있다. 일 실시 예로서, 복수의 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 픽셀들의 제1 OLED의 애노드 전극 하부에 배치될 수 있다. 일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역)에서, 복수의 광반사 차단층은 제1 OLED들 사이의 영역에는 형성되지 않을 수 있다. 일 실시 예로서, 제2 영역(예: 액티브 영역)에 형성된 픽셀들의 제2 OLED의 하부에는 광반사 차단 층이 배치되지 않을 수 있다. 다른 일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역) 에 광반사 차단층의 형성할 때, 제2 영역(예: 액티브 영역)에도 광반사 차단층을 형성할 수 있다. 제2 영역(예: 액티브 영역)에서는 선택적으로 광반사 차단층을 형성할 수 있다. 일 실시 예로서, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)) 이 하나의 층으로 형성될 수 있다. 일 실시 예로서, 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 OLED(1070a) 의 하부와 복수의 투명 배선의 사이에 배치될 수 있다. 그러나, 이에 한정되지 않고, 광반사 차단층 은, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 복수의 투명 배선의 하부에 배치될 수 도 있다. 일 실시 예로서, 광반사 차단층은 평탄화층의 상단, 하단 또는 중간에 배치될 수 있다. 예로서, 평 탄화층이 복수의 층으로 형성될 수 있고, 복수의 층의 상부, 중간, 또는 하부에 광반사 차단층이 형성될 수 있다. 예로서, 평탄화층을 형성하는 복수의 층에 적어도 하나의 광반사 차단층이 형성될 수 있다. 예로서, 광반사를 차단하기 위해서 광반사 차단층은 제1 OLED들의 바로 아래에 배치되는 것이 유리 할 수 있다. 이에 한정되지 않고, 제1 OLED의 하부(예: -z축 방향)의 레이어들 중 어느 하나에 광반사 차 단층이 위치할 수 있다. 광반사 차단층이 하부(예: -z축 방향)으로 내려갈수록 폭이 더 넓어질 수 있다. 다른 예로서, 복수의 광반사 차단층이 복수의 층에 배치될 수도 있다. 일 실시 예로서, 광반사 차단층은 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))과 동일한 물질로 형성될 수 있다. 다른 실시 예로서, 광반사 차단층은 픽셀 정의층 (예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))과 다른 물질로 형성될 수 있 다. 일 실시 예로서, 광반사 차단층은 불투명 유기막을 포함하여, 약 4% 이하의 반사율을 가질 수 있다. 일 실시 예로서, 제1 OLED들의 애노드 전극(1071a)에서 광 반사가 발생하는 것을 방지하기 위해서, 광반 사 차단층은 애노드 전극(1071a)의 폭과 동일하거나 또는 애노드 전극(1071a)의 폭보다 넓은 폭을 가지도 록 형성될 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)는, 디스 플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에서 애노드 전극(1071a)의 하부에 광반사 차단층을 배치함으로써, 디스플레이에 입사된 광이 반사되는 것을 방지할 수 있다. 디스플레이 패널 의 내부에 입사된 광이 카메라 모듈(예: 도 5의 카메라 모듈)로 입사되는 것을 방지하여 광 플레어 (light flare)가 발생하는 것을 방지할 수 있다.도 11은 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스 플레이 패널의 구조를 나타내는 도면이다. 도 11을 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)의 디스플레이 패널은 제1 영역(예: 언더 디스플레이 카메라 영역) 및 제2 영역 (예: 액티브 영역)을 포함할 수 있다. 제1 영역(예: 언더 디스플레이 카메라 영역)의 픽셀들의 밀도와 제2 영역(예: 액티브 영역)의 픽셀들의 밀도는 상이할 수 있다. 본 개시의 다양한 실시 예들에 따른 디스 플레이 패널은 기판, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)), 복수의 투명 배선, 평탄화층, 복수의 절연막, 복수의 TFT, 복수의 하부 금속층(예: BML(bottom metal layer)), 복수의 OLED, 및 복수의 광반사 차단층(1180, 1190) 을 포함할 수 있다. 일 실시 예로서, 복수의 광반사 차단층(1180, 1190)은 제1 영역(예: 언더 디스플레이 카메라 영역)에 배 치되는 복수의 제1 광반사 차단층 및 제2 영역(예: 액티브 영역)에 배치되는 제2 광반사 차단층 을 포함할 수 있다. 일 실시 예에 따르면, 제2 영역(예: 액티브 영역)에 배치되는 제2 광반사 차단 층의 일부는 제1 영역까지 연장될 수 있다. 예로서, 제2 광반사 차단층은 상기 제1 영역 까지 연장되어, 제1 영역에 형성된 복수의 애노드 전극들 중 최외곽에 형성된 애노드과 오버랩되도 록 형성될 수 있다. 예로서, 제2 광반사 차단층은 제1 영역에 형성된 복수의 애노드 전극들 중 최 외곽에 형성된 애노드의 하부(예: z-축 방향)에 배치될 수 있다.일 실시 예로서, 외부광의 반사를 방지하기 위 해서, 제2 광반사 차단층은 제2 OLED의 애노드 전극(1172a)전극과 TFT의 소스/드레인 사이에 배치될 수 있다. 일 실시 예로서, 평탄화층은 복수의 절연층(예: 복수의 절연막)을 포함할 수 있다. 일 실시 예로서, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)) 에 의해서 각각의 픽셀의 영역이 정의될 수 있다. 예로서, 픽셀 정의층은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resi n)와 같은 유기물 또는 실리카 계열의 무기물을 포함할 수 있다. 예로서, 픽셀 정의층은 광 차단 물질을 포함하여, 광을 차단할 수도 있다. 픽셀 정의층이 광 차단 물질을 포함하는 경우, 일 픽셀의 유기 발광층 에서 생성된 빛과 인접하는 픽셀의 유기 발광층에서 생성된 빛의 혼색을 방지할 수 있다. 예로서, 픽셀 정의층 은 불투명한 재질을 포함하고, 광을 차단하는 역할을 할 수 있다. 일 실시 예로서, 복수의 OLED들은 복수의 제1 OLED들 및 복수의 제2 OLED들을 포함할 수 있 다. 복수의 제1 OLED들은 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치될 수 있다. 복수의 제2 OLED들은 제2 영역(예: 액티브 영역)에 배치될 수 있다. 예로서, 제1 OLED는 애노드 전 극(1171a), 발광층(1171b) 및 캐소드 전극(1171c)을 포함할 수 있다. 예로서, 제2 OLED는 애노드 전극 (1172a), 발광층(1172b) 및 캐소드 전극(1172c)을 포함할 수 있다. 일 실시 예로서, 제1 OLED의 애노드 전극(1171a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. TFT의 하부로 광이 입사되는 것을 방지하기 위해서 애노드 전극(1171a)의 하부에 제1 광반사 차단층 이 배치될 수 있다. 일 실시 예로서, 제2 OLED의 애노드 전극(1172a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결될 수 있다. TFT의 하부로 광이 입사되는 것을 방지하기 위해서 TFT의 하부에 하부 금속층이 배 치될 수 있다. 일 실시 예에 따르면, 카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지하기 위해서, 디스플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에 입사된 광의 반사를 차단하는 복수의 제1 광반사 차단층이 배치될 수 있다. 예로서, 복수의 제1 광반사 차단층 은, 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 픽셀들의 복수의 제1 OLED의 하부에 배 치될 수 있다. 예로서, 복수의 제1 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영 역)에 형성된 픽셀들의 제1 OLED들의 애노드 전극(1171a)의 하부에 배치되어, 애노드 전극(1171a)에 의한 광 반사를 차단할 수 있다.일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역)에서, 복수의 제1 광반사 차단층은 제1 OLED들 사이의 영역에는 형성되지 않을 수 있다. 일 실시 예로서, 일 실시 예로서, 편광필름 또는 편광판이 없는(pol-less) 구조에서 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))이 하나의 층으로 형성되는 경우에 복수의 제1 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 제1 OLED들의 하부 와 복수의 투명 배선의 사이에 배치될 수 있다. 그러나, 이에 한정되지 않고, 복수의 제1 광반사 차단층 은, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 복수의 투명 배선의 하부에 배치될 수 도 있다. 일 실시 예로서, 복수의 제1 광반사 차단층은 복수의 절연막의 상단, 하단 또는 중간에 배치될 수 있다. 일 실시 예로서, 복수의 제1 광반사 차단층은 픽셀 정의층(예: PDL(pixel define layer) 또는 블 랙 PDL(black pixel define layer))과 동일한 물질로 형성될 수 있다. 다른 실시 예로서, 복수의 제1 광반사 차단층은 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))과 다른 물질로 형성될 수 있다. 일 실시 예로서, 복수의 제1 광반사 차단층은 불투명 유기막을 포함하여, 약 4% 이하의 반사율을 가질 수 있다. 일 실시 예로서, 제1 OLED들의 애노드 전극(1171a)에서 광 반사가 발생하는 것을 방지하기 위해서, 복수 의 제1 광반사 차단층은 애노드 전극(1171a)의 폭과 동일하거나 또는 애노드 전극(1171a)의 폭보다 넓은 폭을 가지도록 형성될 수 있다. 일 실시 예에 따르면, 카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지하기 위해서, 디스플레이 패널의 제2 영역(예: 액티브 영역)에 입사된 광의 반사를 차단하는 제2 광반사 차단층이 배치될 수 있다. 예로서, 제2 광반사 차단층은, 제2 영역(예: 액티브 영역)에 형성된 픽셀들의 복수의 제2 OLED들의 하부에 배치될 수 있다. 예로서, 제2 광반사 차단층(119 0)은, 제2 영역(예: 액티브 영역)에 형성된 픽셀들의 제2 OLED들의 애노드 전극(1172a)의 하부에 배치되어, 애노드 전극(1172a)에 의한 광 반사를 차단할 수 있다. 예로서, 제2 광반사 차단층은, 제2 영 역(예: 액티브 영역)에 형성된 픽셀들의 wp2 OLED들의 하부 전체와 중첩되도록 배치될 수 있다. 일 실시 예로서, 일 실시 예로서, 편광판이 없는(pol-less) 구조에서 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))이 하나의 층으로 형성되는 경우에 제2 광반사 차단층(119 0)은, 제2 영역(예: 액티브 영역)에서 제2 OLED들의 하부와 TFT 사이에 배치될 수 있다.일 실시 예로서, 제2 광반사 차단층은 복수의 절연막의 상단, 하단 또는 중간에 배치될 수 있다. 일 실시 예로서, 제2 광반사 차단층은 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))과 동일한 물질로 형성될 수 있다. 다른 실시 예로서, 제2 광반사 차단층 은 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))과 다른 물질로 형성될 수 있다. 일 실시 예로서, 제2 광반사 차단층은 불투명 유기막을 포함하여, 약 4% 이하의 반사율을 가질 수 있다. 일 실시 예로서, 제2 OLED의 애노드 전극(1172a)에서 광 반사가 발생하는 것을 방지하기 위해서, 제2 광 반사 차단층은 애노드 전극(1172a)의 폭과 동일하거나 또는 애노드 전극(1172b)의 폭보다 넓은 폭을 가지 도록 형성될 수 있다. 일 실시 예로서, 제2 광반사 차단층은 제2 영역(예: 액티브 영역)뿐만 아니라 제1 영역(예: 언더 디스플레이 카메라 영역)까지 연장되어 배치될 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)는, 디스 플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에서 애노드 전극(1171a)의 하부에 제1 광반사 차단층을 배치하고, 제2 영역(예: 액티브 영역)에서 애노드 전극(1172b)의 하부에 제2 광반 사 차단층을 배치함으로써, 디스플레이에 입사된 광이 반사되는 것을 방지할 수 있다. 디스플레이 패널 의 내부에 입사되는 광이 카메라 모듈(예: 도 5의 카메라 모듈)로 입사되는 것을 방지하여 광 플레어(light flare)가 발생하는 것을 방지할 수 있다. 도 12는 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스플레이 패널의 구조를 나타내는 도면이다. 도 12를 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)의 디스플레이 패널은 제1 영역(예: 언더 디스플레이 카메라 영역) 및 제2 영역 (예: 액티브 영역)을 포함할 수 있다. 제1 영역(예: 언더 디스플레이 카메라 영역)의 픽셀들의 밀도와 제2 영역(예: 액티브 영역)의 픽셀들의 밀도는 상이할 수 있다. 본 개시의 다양한 실시 예들에 따른 디스 플레이 패널은 기판, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)), 복수의 투명 배선, 복수의 절연막, 복수의 TFT, 복수의 하부 금속층 (예: BML(bottom metal layer)), 복수의 OLED, 및 복수의 광반사 차단층을 포함할 수 있다. 일 실시 예로서, 복수의 광반사 차단층은 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치될 수 있다. 일 실시 예로서, 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer)) 에 의해서 각각의 픽셀의 영역이 정의될 수 있다. 예로서, 픽셀 정의층은 폴리아크릴계 수지 (polyacrylates resin), 폴리이미드계 수지(polyimides resin)등의 유기물 또는 실리카 계열의 무기물을 포함 할 수 있다. 예로서, 픽셀 정의층은 광 차단 물질을 포함하여, 광을 차단할 수도 있다. 픽셀 정의층 이 광 차단 물질을 포함하는 경우, 일 픽셀의 유기 발광층에서 생성된 빛과 인접하는 픽셀의 유기 발광층 에서 생성된 빛의 혼색을 방지할 수 있다. 예로서, 픽셀 정의층은 불투명한 재질을 포함하고, 광을 차단 하는 역할을 할 수 있다. 일 실시 예로서, 복수의 OLED들은 복수의 제1 OLED들 및 복수의 제2 OLED들을 포함할 수 있 다. 복수의 제1 OLED들은 제1 영역(예: 언더 디스플레이 카메라 영역)에 배치될 수 있다. 복수의 제2 OLED들은 제2 영역(예: 액티브 영역)에 배치될 수 있다. 예로서, 제1 OLED는 애노드 전 극(1271a), 발광층(1271b) 및 캐소드 전극(1271c)을 포함할 수 있다. 예로서, 제2 OLED는 애노드 전극 (1272a), 발광층(1272b) 및 캐소드 전극(1272c)을 포함할 수 있다. 일 실시 예로서, 복수의 제1 OLED의 애노드 전극(1271a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결 될 수 있다. 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 복수의 제1 OLED의 하부로 광 이 입사되는 것을 방지하기 위해서 복수의 제1 OLED의 하부에 복수의 광반사 차단층이 배치될 수 있다. 일 실시 예로서, 제2 OLED들의 애노드 전극(1272a)과 TFT는 컨택부(CNT)를 통해서 전기적으로 연결 될 수 있다. 제2 영역(예: 액티브 영역)에 형성된 TFT의 하부로 광이 입사되는 것을 방지하기 위해 서 TFT의 하부에 하부 금속층이 배치될 수 있다. 일 실시 예에 따르면, 카메라 모듈(예: 도 5의 카메라 모듈)에서 광 플레어(light flare)가 발생되는 것을 방지하기 위해서, 디스플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에 입사된 광의 반사를 차단하는 복수의 광반사 차단층이 배치될 수 있다. 예로서, 복수의 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 픽셀들의 제1 OLED의 하부에 배치될 수 있다. 예로서, 복수의 광반사 차단층은, 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 픽셀들의 제1 OLED의 애노드 전극(1271a)의 하부에 배치되어, 애노드 전극(1271a)에 의한 광 반사를 차단할 수 있 다.일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역)에서, 복수의 광반사 차단층은 제 1 OLED들 사이의 영역에는 형성되지 않을 수 있다. 일 실시 예로서, 일 실시 예로서, 편광판이 없는(pol-less) 구조에서 픽셀 정의층(예: PDL(pixel define layer) 또는 블랙 PDL(black pixel define layer))이 하나의 층으로 형성되는 경우에 복수의 광반사 차단층 은, 제1 영역(예: 언더 디스플레이 카메라 영역)에서 복수의 투명 배선의 하부에 배치될 수 있다. 예로서, 광반사 차단층은 디스플레이 기판에 배치되므로, 도 1의 광반사 차단층, 도 11의 제1 광반 사 차단층 및 제2 광반사 차단층과 상이한 재질로 형성될 수 있으며, 형성되는 위치가 상이할 수 있다. 예로서, 광반사 차단층은 TFT보다 하부에 배치될 수 있다. 예로서, 광반사 차단층의 재질은 적어도 하나의 메탈층을 포함할 수 있으며, 도1의 광반사 차단층, 도 11의 제1 광반사 차단층 및 제2 광반사 차단층의 재질은 불투명 유기물일 수 있다. 예로서, 제1 OLED의 애노드 전극(1271a)과 컨택부(CNT)가 전기적으로 연결될 수 있다. 컨택부(CNT)와 복 수의 투명 배선이 전기적으로 연결될 수 있다. 컨택부(CNT)와 복수의 투명 배선 사이에는 컨택부 (CNT)와 복수의 투명 배선을 연결하기 위한 브릿지 배선이 형성될 수 있다. 일 실시 예로서, 복수의 광반사 차단층은 복수의 절연막의 하단에 배치될 수 있다. 일 실시 예로서, 제1 영역(예: 언더 디스플레이 카메라 영역)에 형성된 복수의 광반사 차단층은 제2 영역(예: 액티브 영역)에 형성된 하부 금속층과 수직 방향(예: z축 방향)에서 실질적으로 동일 한 높이에 형성될 수 있다. 일 실시 예로서, 복수의 광반사 차단층은 하부 금속층과 동일한 물질로 형성될 수 있다. 다른 실시 예로서, 복수의 광반사 차단층은 하부 금속층과 다른 물질로 형성될 수 있다. 일 실시 예로서, 하부 금속층은 하나의 메탈층으로 형성될 수 있다. 일 실시 예로서, 복수의 광반사 차단층은 복수의 층(예: 메탈층과 비메탈층이 적층된 형태)으로 형성될 수 있다. 일 실시 예로서, OLED(1270a)의 애노드 전극에서 광 반사가 발생하는 것을 방지하기 위해서, 복수의 광반 사 차단층은 애노드 전극의 폭과 동일하거나 또는 애노드 전극의 폭보다 넓은 폭을 가지도록 형성될 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a의 전자 장치, 도 3a의 전자 장치)는, 디스 플레이 패널의 제1 영역(예: 언더 디스플레이 카메라 영역)에서 애노드 전극의 하부에 광반 사 차단층을 배치함으로써, 디스플레이에 입사된 광이 반사되는 것을 방지할 수 있다. 디스플레이 패널 의 내부에 입사되는 광이 카메라 모듈(예: 도 5의 카메라 모듈)로 입사되는 것을 방지하여 광 플레 어(light flare)가 발생하는 것을 방지할 수 있다. 도 13은 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다. 도 13을 참조하면, 본 개시의 다양한 실시 예들에 따른 광반사 차단층(예: 도 12의 복수의 광반사 차단층 )은 복수의 층으로 형성될 수 있다. 일 실시 예로서, 광반사 차단층은 TFT(예: 도 12의 TFT)를 형성하는 LTPS(low temperature polycrystalline silicon) 또는 LTPO(low temperature polycrystalline oxide) 공정을 이용하여 복수의 층을 적층하여 형성할 수 있다. 일 실시 예에 따르면, 광반사 차단층(예: 도 12의 복수의 광반사 차단층)은 기판, 산화막 , 질화막, 실리콘막, 및 메탈층을 포함할 수 있다. 예로서, 광반사 차단층은 복수의 층을 포함하여, 약 5.2%의 광 반사율을 가질 수 있다. 일 실시 예로서, 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 산화막은 약910옴스트 롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 질화막은 실리콘 질화막(SiNx)을 포함할 수 있다. 예로서, 질화막은 약 480옴스트 롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 실리콘막은 비정질 실리콘(a-Si)을 포함할 수 있다. 예로서, 실리콘막은 약 150옴 스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 메탈층은 티타튬(Ti) 또는 티타튬 합금을 포함할 수 있다. 예로서, 메탈층은 약 1200옴스트롱(Å)의 두께를 가질 수 있다. 도 14는 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다. 도 14를 참조하면, 본 개시의 다양한 실시 예들에 따른 광반사 차단층(예: 도 12의 복수의 광반사 차단층 )은 복수의 층으로 형성될 수 있다. 일 실시 예로서, 광반사 차단층은 TFT(예: 도 12의 TFT)를 형성하는 LTPS 또는 LTPO 공정을 이용하여 복수의 층을 적층하여 형성할 수 있다. 일 실시 예에 따르면, 광반사 차단층(예: 도 12의 복수의 광반사 차단층)은 기판, 제1 산화 막, 질화막, 제1 메탈층, 제2 산화막, 및 제2 메탈층을 포함할 수 있다. 예로 서, 광반사 차단층은 복수의 층을 포함하여, 약 4.4%의 광 반사율을 가질 수 있다. 일 실시 예로서, 제1 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 제1 산화막은 약 1290옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 질화막은 실리콘 질화막(SiNx)을 포함할 수 있다. 예로서, 질화막은 약 490옴스트 롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제1 메탈층은 티타튬(Ti) 또는 티타튬 합금을 포함할 수 있다. 예로서, 제1 메탈층 은 약 110옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제2 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 제2 산화막은 약 910옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제2 메탈층은 티타튬(Ti) 또는 티타튬 합금을 포함할 수 있다. 예로서, 제1 메탈층 은 약 1200옴스트롱(Å)의 두께를 가질 수 있다. 도 15는 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다. 도 15를 참조하면, 본 개시의 다양한 실시 예들에 따른 광반사 차단층(예: 도 12의 복수의 광반사 차단층 )은 복수의 층으로 형성될 수 있다. 일 실시 예로서, 광반사 차단층은 TFT(예: 도 12의 TFT)를 형성하는 LTPS 또는 LTPO 공정을 이용하여 복수의 층을 적층하여 형성할 수 있다. 일 실시 예에 따르면, 광반사 차단층(예: 도 12의 복수의 광반사 차단층)은 기판, 제1 산화 막, 제1 질화막, 제2 산화막, 제2 질화막, 제1 실리콘막, 제3 산화막, 제2 실리콘막, 및 메탈층을 포함할 수 있다. 예로서, 광반사 차단층은 복수의 층을 포함하여, 약 5.9%의 광 반사율을 가질 수 있다. 일 실시 예로서, 제1 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 제1 산화막은 약 1690옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제1 질화막은 실리콘 질화막(SiNx)을 포함할 수 있다. 예로서, 제1 질화막은 약 1210옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제2 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 제2 산화막은 약 870옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제2 질화막은 실리콘 질화막(SiNx)을 포함할 수 있다. 예로서, 제2 질화막은 약 520옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제1 실리콘막은 비정질 실리콘(a-Si)을 포함할 수 있다. 제1 실리콘막은 약620 옴 스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제3 산화막은 실리콘 산화막(SiO2)을 포함할 수 있다. 예로서, 제3 산화막은 약 870옴스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 제2 실리콘막은 비정질 실리콘(a-Si)을 포함할 수 있다. 제2 실리콘막은 약290 옴 스트롱(Å)의 두께를 가질 수 있다. 일 실시 예로서, 메탈층은 몰리브덴(Mo) 또는 몰리브덴(Mo) 합금을 포함할 수 있다. 예로서, 메탈층 은 약 800옴스트롱(Å)의 두께를 가질 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a 및 도 2b의 전자 장치, 도 3a 및 도 3b의 전자 장치, 도 4의 전자 장치, 도 5의 전자 자치, 도 6의 전자 장치)는, 디스플레이 패널(예: 도 5의 디스플레이 패널, 도 8의 디스플레이 패널, 도 9의 디스플레이 패널, 도 10의 디스플레 이 패널, 도 11의 디스플레이 패널, 도 12의 디스플레이 패널) 및 상기 디스플레이 패널 (520, 800, 900, 1000, 1100, 1200)의 하부에 배치되는 카메라 모듈(예: 도 5의 카메라 모듈)을 포함할 수 있다. 상기 디스플레이 패널(520, 800, 900, 1000, 1100, 1200)은, 제1 픽셀 밀도를 가지며 상기 카메라 모 듈 중첩되는 제1 영역(도 5 및 도 6의 제1 영역, 도 10의 제1 영역, 도 11의 제1 영역, 도 12의 제1 영역), 상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역(예: 도 5 및 도 6의제2 영역, 도 10의 제2 영역, 도 11의 제2 영역, 도 12의 제2 영역), 상기 제1 영역 (611, 1001, 1101, 1201)의 전체 또는 적어도 일부에 배치되는 제1 광반사 차단층(예: 도 10의 제1 광반사 차단 층, 도 11의 제1 광반사 차단층, 도 12의 광반사 차단층), 및 상기 제1 영역(611, 1001, 1101, 1201)에 배치되는 제1 유기발광 다이오드들(예: 도 10의 제1 OLED, 도 11의 제1 OLED, 도 12의 제1 OLED)의 하부에 배치되는 복수의 투명 배선(예: 도 10의 투명 배선, 도 11의 투명 배선 , 도 12의 투명 배선)을 포함할 수 있다. 상기 제1 광반사 차단층(1180, 1280)은 상기 제1 영역 (611, 1001, 1101, 1201)에 배치된 상기 제1 유기발광 다이오드들(1071, 1171, 1271)의 하부와 중첩되도록 배 치될 수 있다. 상기 제1 광반사 차단층(1180, 1280)은 상기 제1 유기발광 다이오드들(1071, 1171, 1271)의 애노 드 전극(예: 도 11의 애노드 전극(1171a), 도 12의 애노드 전극(1271a))과 상기 복수의 투명 배선(1030, 1130, 1230) 사이에 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 상기 제1 유기발광 다이오드들(1071, 1171, 1271)의 애노드 전극(1171a, 1271a)의 하부에 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 상기 애노드 전극(1171a, 1271a)의 하부의 위치 하는 적어도 하나의 층에 배치될 수 있다. 일 실시 예에 따르면, 본 개시의 다양한 실시 예들에 따른 전자 장치(200, 300, 400, 500, 600)는, 상기 제1 유 기발광 다이오드들(1071, 1171, 1271) 구동하는 복수의 제1 구동 회로들(1050, 1150, 1250)을 포함할 수 있다. 상기 복수의 투명 배선(1030, 1130, 1230)은 상기 제1 유기발광 다이오드들(1071, 1171, 1271)과 상기 복수의 제1 구동 회로들(예: 도 10의 복수의 TFT, 도 11의 복수의 TFT, 도 12의 복수의 TFT)을 전 기적으로 연결할 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 상기 애노드 전극(1171a, 1271a)의 제1 폭과 동 일한 폭을 가지거나, 또는 상기 애노드 전극(1171a, 1271a)의 제1 폭보다 넓은 제2 폭을 가질 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 상기 애노드 전극(1171a, 1271a)의 하부에서 멀 리 배치될수록 폭이 넓게 형성될 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 불투명 유기물을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 블랙 PDL(pixel define layer)을 포함할 수 있 다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 4% 이하의 광 반사율을 가질 수 있다. 일 실시 예에 따르면, 상기 제2 영역(612, 1002, 1102, 1202)의 적어도 일부에 배치되는 제2 광반사 차단층(예: 도 11의 제2 광반사 차단층)을 포함할 수 있다. 일 실시 예에 따르면, 제2 광반사 차단층은, 상기 제2 영역(612, 1002, 1102, 1202)에 형성된 복수의 픽 셀들의 복수의 제2 유기발광 다이오드들(예: 도 10의 제2 OLED, 도 11의 제2 OLED, 도 12의 제2 OLED)의 애노드 전극(1172a, 1272a)의 하부에 배치될 수 있다. 일 실시 예에 따르면, 상기 제2 영역(612, 1002, 1102, 1202)은, 상기 제1 유기발광 다이오드들(1071, 1171, 1271)을 구동하는 복수의 제1 구동 회로들(1050, 1150, 1250), 및 상기 제2 유기발광 다이오드들(1072, 1172, 1272)을 구동하는 복수의 제2 구동 회로들을 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 상기 복수의 제1 구동 회로들(1050, 1150, 1250) 및 상 기 복수의 제2 구동 회로들의 상부에 배치될 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 불투명 유기물을 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 블랙 PDL(pixel define layer)을 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 4% 이하의 광 반사율을 가질 수 있다. 일 실시 예에 따르면, 본 개시의 다양한 실시 예들에 따른 전자 장치(200, 300, 400, 500, 600)는 상기 제2 영 역(612, 1002, 1102, 1202)의 적어도 일부에 배치되는 하부 금속층(예: 도 12의 하부 금속층, bottom metal layer)을 포함할 수 있다. 상기 제1 광반사 차단층(1180, 1280)은, 제1 영역(611, 1001, 1101, 1201)에 서 상기 하부 금속층과 실질적으로 동일한 높이에 배치될 수 있다.일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 적어도 하나의 메탈층과 적어도 하나의 비메탈층 을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 하나의 티타늄 메탈층을 포함하여 5.2% 이하의 반사율을 가지거나, 또는 복수의 티타늄 메탈층을 포함하여 4.4% 이하의 반사율을 가질 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 하나의 몰리브덴 메탈층을 포함하여 5.9% 이하의 반사율을 가질 수 있다. 본 개시의 다양한 실시 예들에 따른 전자 장치(예: 도 2a 및 도 2b의 전자 장치, 도 3a 및 도 3b의 전자 장치, 도 4의 전자 장치, 도 5의 전자 자치, 도 6의 전자 장치)는, 디스플레이 패널(520, 800, 900, 1000, 1100, 1200) 및 상기 디스플레이 패널(520, 800, 900, 1000, 1100, 1200)의 하부에 배치되는 카메라 모듈을 포함할 수 있다. 상기 디스플레이 패널(520, 800, 900, 1000, 1100, 1200)은, 제1 픽셀 밀 도를 가지며 상기 카메라 모듈 중첩되는 제1 영역(611, 1001, 1101, 1201), 상기 제1 픽셀 밀도 보다 큰 제2 픽셀 밀도를 가지는 제2 영역(612, 1002, 1102, 1202), 상기 제1 영역(611, 1001, 1101, 1201)의 전체 또 는 적어도 일부에 배치되는 제1 광반사 차단층(1180, 1280), 상기 제2 영역(612, 1002, 1102, 1202)의 전체 또 는 적어도 일부에 배치되는 제2 광반사 차단층, 및 상기 제1 영역(611, 1001, 1101, 1201)에 배치되는 제 1 유기발광 다이오드들(1071, 1171, 1271)의 하부에 배치되는 복수의 투명 배선(1030, 1130, 1230)을 포함할 수 있다. 상기 제1 광반사 차단층(1180, 1280)은 상기 제1 영역(611, 1001, 1101, 1201)에 배치된 상기 제1 유 기발광 다이오드들(1071, 1171, 1271)의 하부와 중첩되도록 배치될 수 있다. 상기 제1 광반사 차단층(1180, 1280)은 상기 제1 유기발광 다이오드들(1071, 1171, 1271)의 애노드 전극(1171a, 1271a)과 상기 복수의 투명 배선(1030, 1130, 1230) 사이에 배치될 수 있다. 상기 제2 광반사 차단층은 상기 제1 영역(611, 1001, 1101, 1201)의 적어도 일부까지 연장되어 형성될 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 상기 제1 영역(611, 1001, 1101, 1201)에 형성된 복수 의 애노드 전극(1171a, 1271a)들 중 최외곽에 형성된 애노드 전극과 오버랩되도록 형성될 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 상기 제1 영역(611, 1001, 1101, 1201)에 형성된 복수 의 애노드 전극(1171a, 1271a)들 중 최외곽에 형성된 애노드 전극(1171a, 1271a)의 하부에 형성될 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 불투명 유기물을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 광반사 차단층(1180, 1280)은, 4% 이하의 광 반사율을 가질 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 불투명 유기물을 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 광반사 차단층은, 4% 이하의 광 반사율을 가질 수 있다. 도면 도면1 도면2a 도면2b 도면3a 도면3b 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15"}
{"patent_id": "10-2021-0157621", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a는 본 개시의 다양한 실시 예들에 따른 전자 장치의 전면의 사시도이다. 도 2b는 본 개시의 다양한 실시 예들에 따른 전자 장치의 후면의 사시도이다. 도 3a는 본 개시의 다양한 실시 예에 따른, 전자 장치의 펼침(예: 열림) 상태를 도시한 도면이다. 도 3b는 본 개시의 다양한 실시 예에 따른, 전자 장치의 접힘(예: 닫힘) 상태를 도시한 도면이다. 도 4는 다양한 실시 예들에 따른 전자 장치의 디스플레이 모듈의 블록도이다. 도 5는 본 개시의 다양한 실시 예에들 따른 디스플레이 및 카메라 모듈(예: 이미지 센서)를 나타내는 도면이다. 도 6은 본 개시의 다양한 실시 예들에 따른 디스플레이의 제1 영역(예: 언더 디스플레이 카메라 영역)과 제2 영역(예: 액티브 영역)에 배치된 픽셀들의 형태를 나타내는 도면이다. 도 7은 본 개시의 다양한 실시 예들에 따른 디스플레이의 제1 영역(예: 언더 디스플레이 카메라 영역) 및 제2 영역(예: 액티브 영역)의 단면을 나타내는 도면이다. 도 8은 디스플레이에 입사된 광이 OLED의 애노드 전극 및 TFT(thin film transistor)의 하부에 배치되는 하부 금속층(예: BML(Bottom metal layer))에 반사되어, 카메라 모듈에서 광 플레어(light flare)를 발생시키는 것 을 설명하기 위한 도면이다. 도 9는 디스플레이에 입사된 광이 및 TFT(thin film transistor)의 하부에 배치되는 하부 금속층(예: BML(Bottom metal layer))에 반사되어, 카메라 모듈에서 광 플레어(light flare)를 발생시키는 것을 설명하기 위한 도면이다. 도 10은 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스플레이 패널의 구조를 나타내는 도면이다.도 11은 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스플레이 패널의 구조를 나타내는 도면이다. 도 12는 본 개시의 다양한 실시 예들에 따른 전자 장치의 디스플레이 패널의 구조를 나타내는 도면이다. 도 13은 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다. 도 14는 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다. 도 15는 본 개시의 다양한 실시 예들에 따른 광반사 차단층의 구성을 나타내는 도면이다."}
