----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -5.052 

Tcl Command:
    report_timing -setup -npaths 5 -detail path_only -file {timing_chip_path.rpt} 

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+
; Slack  ; From Node                                                                                                     ; To Node             ; Launch Clock ; Latch Clock ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+
; -5.052 ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg       ; o_image2_1__dup0_0_ ; i_clock      ; i_clock     ;
; -5.052 ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ; o_image2_1__dup0_0_ ; i_clock      ; i_clock     ;
; -5.052 ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ; o_image2_1__dup0_0_ ; i_clock      ; i_clock     ;
; -5.052 ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ; o_image2_1__dup0_0_ ; i_clock      ; i_clock     ;
; -5.052 ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ; o_image2_1__dup0_0_ ; i_clock      ; i_clock     ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+

Path #1: Setup slack is -5.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
; To Node            ; o_image2_1__dup0_0_                                                                                     ;
; Launch Clock       ; i_clock                                                                                                 ;
; Latch Clock        ; i_clock                                                                                                 ;
; Data Arrival Time  ; 9.017                                                                                                   ;
; Data Required Time ; 3.965                                                                                                   ;
; Slack              ; -5.052 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.068 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.022  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.995       ; 100        ; 2.995 ; 2.995 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.781       ; 29         ; 0.000 ; 1.170 ;
;    Cell                   ;        ; 5     ; 4.007       ; 66         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 3          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                 ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                                                                                 ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                                                                        ;
; 2.995 ; 2.995 ; R  ;      ;        ;                    ; clock network delay                                                                                     ;
; 3.229 ; 0.234 ;    ; uTco ; 8      ; M4K_X26_Y24        ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
; 6.606 ; 3.377 ; RR ; CELL ; 2      ; M4K_X26_Y24        ; u_mem2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[0]                                    ;
; 7.776 ; 1.170 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|datad                                                                                      ;
; 7.954 ; 0.178 ; RR ; CELL ; 2      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|combout                                                                                    ;
; 8.255 ; 0.301 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|datad                                                                                     ;
; 8.433 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|combout                                                                                   ;
; 8.743 ; 0.310 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|datad                                                                                     ;
; 8.921 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|combout                                                                                   ;
; 8.921 ; 0.000 ; RR ; IC   ; 1      ; LCFF_X28_Y23_N21   ; reg_buffer2_1__0_|datain                                                                                ;
; 9.017 ; 0.096 ; RR ; CELL ; 1      ; LCFF_X28_Y23_N21   ; o_image2_1__dup0_0_                                                                                     ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.927 ; 2.927 ; R  ;      ;        ;                  ; clock network delay ;
; 3.965 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X28_Y23_N21 ; o_image2_1__dup0_0_ ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #2: Setup slack is -5.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
; To Node            ; o_image2_1__dup0_0_                                                                                           ;
; Launch Clock       ; i_clock                                                                                                       ;
; Latch Clock        ; i_clock                                                                                                       ;
; Data Arrival Time  ; 9.017                                                                                                         ;
; Data Required Time ; 3.965                                                                                                         ;
; Slack              ; -5.052 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.068 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.022  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.995       ; 100        ; 2.995 ; 2.995 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.781       ; 29         ; 0.000 ; 1.170 ;
;    Cell                   ;        ; 5     ; 4.007       ; 66         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 3          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                                                                              ;
; 2.995 ; 2.995 ; R  ;      ;        ;                    ; clock network delay                                                                                           ;
; 3.229 ; 0.234 ;    ; uTco ; 8      ; M4K_X26_Y24        ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.606 ; 3.377 ; RR ; CELL ; 2      ; M4K_X26_Y24        ; u_mem2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[0]                                          ;
; 7.776 ; 1.170 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|datad                                                                                            ;
; 7.954 ; 0.178 ; RR ; CELL ; 2      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|combout                                                                                          ;
; 8.255 ; 0.301 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|datad                                                                                           ;
; 8.433 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|combout                                                                                         ;
; 8.743 ; 0.310 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|datad                                                                                           ;
; 8.921 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|combout                                                                                         ;
; 8.921 ; 0.000 ; RR ; IC   ; 1      ; LCFF_X28_Y23_N21   ; reg_buffer2_1__0_|datain                                                                                      ;
; 9.017 ; 0.096 ; RR ; CELL ; 1      ; LCFF_X28_Y23_N21   ; o_image2_1__dup0_0_                                                                                           ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.927 ; 2.927 ; R  ;      ;        ;                  ; clock network delay ;
; 3.965 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X28_Y23_N21 ; o_image2_1__dup0_0_ ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #3: Setup slack is -5.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
; To Node            ; o_image2_1__dup0_0_                                                                                           ;
; Launch Clock       ; i_clock                                                                                                       ;
; Latch Clock        ; i_clock                                                                                                       ;
; Data Arrival Time  ; 9.017                                                                                                         ;
; Data Required Time ; 3.965                                                                                                         ;
; Slack              ; -5.052 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.068 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.022  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.995       ; 100        ; 2.995 ; 2.995 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.781       ; 29         ; 0.000 ; 1.170 ;
;    Cell                   ;        ; 5     ; 4.007       ; 66         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 3          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                                                                              ;
; 2.995 ; 2.995 ; R  ;      ;        ;                    ; clock network delay                                                                                           ;
; 3.229 ; 0.234 ;    ; uTco ; 8      ; M4K_X26_Y24        ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.606 ; 3.377 ; RR ; CELL ; 2      ; M4K_X26_Y24        ; u_mem2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[0]                                          ;
; 7.776 ; 1.170 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|datad                                                                                            ;
; 7.954 ; 0.178 ; RR ; CELL ; 2      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|combout                                                                                          ;
; 8.255 ; 0.301 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|datad                                                                                           ;
; 8.433 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|combout                                                                                         ;
; 8.743 ; 0.310 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|datad                                                                                           ;
; 8.921 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|combout                                                                                         ;
; 8.921 ; 0.000 ; RR ; IC   ; 1      ; LCFF_X28_Y23_N21   ; reg_buffer2_1__0_|datain                                                                                      ;
; 9.017 ; 0.096 ; RR ; CELL ; 1      ; LCFF_X28_Y23_N21   ; o_image2_1__dup0_0_                                                                                           ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.927 ; 2.927 ; R  ;      ;        ;                  ; clock network delay ;
; 3.965 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X28_Y23_N21 ; o_image2_1__dup0_0_ ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #4: Setup slack is -5.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
; To Node            ; o_image2_1__dup0_0_                                                                                           ;
; Launch Clock       ; i_clock                                                                                                       ;
; Latch Clock        ; i_clock                                                                                                       ;
; Data Arrival Time  ; 9.017                                                                                                         ;
; Data Required Time ; 3.965                                                                                                         ;
; Slack              ; -5.052 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.068 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.022  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.995       ; 100        ; 2.995 ; 2.995 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.781       ; 29         ; 0.000 ; 1.170 ;
;    Cell                   ;        ; 5     ; 4.007       ; 66         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 3          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                                                                              ;
; 2.995 ; 2.995 ; R  ;      ;        ;                    ; clock network delay                                                                                           ;
; 3.229 ; 0.234 ;    ; uTco ; 8      ; M4K_X26_Y24        ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.606 ; 3.377 ; RR ; CELL ; 2      ; M4K_X26_Y24        ; u_mem2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[0]                                          ;
; 7.776 ; 1.170 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|datad                                                                                            ;
; 7.954 ; 0.178 ; RR ; CELL ; 2      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|combout                                                                                          ;
; 8.255 ; 0.301 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|datad                                                                                           ;
; 8.433 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|combout                                                                                         ;
; 8.743 ; 0.310 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|datad                                                                                           ;
; 8.921 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|combout                                                                                         ;
; 8.921 ; 0.000 ; RR ; IC   ; 1      ; LCFF_X28_Y23_N21   ; reg_buffer2_1__0_|datain                                                                                      ;
; 9.017 ; 0.096 ; RR ; CELL ; 1      ; LCFF_X28_Y23_N21   ; o_image2_1__dup0_0_                                                                                           ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.927 ; 2.927 ; R  ;      ;        ;                  ; clock network delay ;
; 3.965 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X28_Y23_N21 ; o_image2_1__dup0_0_ ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #5: Setup slack is -5.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ;
; To Node            ; o_image2_1__dup0_0_                                                                                           ;
; Launch Clock       ; i_clock                                                                                                       ;
; Latch Clock        ; i_clock                                                                                                       ;
; Data Arrival Time  ; 9.017                                                                                                         ;
; Data Required Time ; 3.965                                                                                                         ;
; Slack              ; -5.052 (VIOLATED)                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.068 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.022  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.995       ; 100        ; 2.995 ; 2.995 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 1.781       ; 29         ; 0.000 ; 1.170 ;
;    Cell                   ;        ; 5     ; 4.007       ; 66         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 3          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                                                                                       ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                                                                              ;
; 2.995 ; 2.995 ; R  ;      ;        ;                    ; clock network delay                                                                                           ;
; 3.229 ; 0.234 ;    ; uTco ; 8      ; M4K_X26_Y24        ; ram_dq_8_1:u_mem2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.606 ; 3.377 ; RR ; CELL ; 2      ; M4K_X26_Y24        ; u_mem2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[0]                                          ;
; 7.776 ; 1.170 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|datad                                                                                            ;
; 7.954 ; 0.178 ; RR ; CELL ; 2      ; LCCOMB_X28_Y23_N2  ; ix5021z52925|combout                                                                                          ;
; 8.255 ; 0.301 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|datad                                                                                           ;
; 8.433 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N6  ; ix55380z52924|combout                                                                                         ;
; 8.743 ; 0.310 ; RR ; IC   ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|datad                                                                                           ;
; 8.921 ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X28_Y23_N20 ; ix55380z52923|combout                                                                                         ;
; 8.921 ; 0.000 ; RR ; IC   ; 1      ; LCFF_X28_Y23_N21   ; reg_buffer2_1__0_|datain                                                                                      ;
; 9.017 ; 0.096 ; RR ; CELL ; 1      ; LCFF_X28_Y23_N21   ; o_image2_1__dup0_0_                                                                                           ;
+-------+-------+----+------+--------+--------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.927 ; 2.927 ; R  ;      ;        ;                  ; clock network delay ;
; 3.965 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X28_Y23_N21 ; o_image2_1__dup0_0_ ;
+-------+-------+----+------+--------+------------------+---------------------+


