# code_for_Verilog

## Сборка:
Для сборки проекта пропишите в консоли: 
```
make all
```
Чтобы очистить папку от всех файлов, полученных при сборке проекта:
```
make clean
```
Чтобы пересобрать проект:
```
make rebuild
```
