# üìã Resumo das Implementa√ß√µes - Nanoprocessador Sequencial

## ‚úÖ Implementa√ß√µes Realizadas

### 1. Unidade L√≥gica e Aritm√©tica (ULA)
- **Sinais adicionados:**
  - `ula_out`: Sa√≠da de 16 bits da ULA
  - `ula_op`: Seletor de opera√ß√£o de 2 bits
- **Opera√ß√µes implementadas:**
  - `"00"`: SUM (AC + dataBus)
  - `"01"`: SUB (AC - dataBus)
- **L√≥gica combinacional:** Implementada com `WITH SELECT`

### 2. Novas Instru√ß√µes Implementadas

#### 2.1 SUM (Opcode 00_HEX)
- **Funcionalidade:** AC ‚Üê AC + MEM[endere√ßo]
- **Estado:** `s_executa_sum`
- **Opera√ß√£o ULA:** "00"

#### 2.2 SUB (Opcode 05_HEX)
- **Funcionalidade:** AC ‚Üê AC - MEM[endere√ßo]
- **Estado:** `s_executa_sub`
- **Opera√ß√£o ULA:** "01"

#### 2.3 JNEG (Opcode 04_HEX)
- **Funcionalidade:** Se AC < 0, ent√£o PC ‚Üê endere√ßo
- **Estado:** `s_executa_jneg`
- **Condi√ß√£o:** Verifica bit de sinal AC(15)

### 3. Conjunto Completo de Instru√ß√µes
| Opcode | Instru√ß√£o | Descri√ß√£o |
|--------|-----------|-----------|
| 00     | SUM       | AC ‚Üê AC + MEM[endere√ßo] |
| 01     | STORE     | MEM[endere√ßo] ‚Üê AC |
| 02     | LOAD      | AC ‚Üê MEM[endere√ßo] |
| 03     | JUMP      | PC ‚Üê endere√ßo |
| 04     | JNEG      | Se AC < 0, PC ‚Üê endere√ßo |
| 05     | SUB       | AC ‚Üê AC - MEM[endere√ßo] |

### 4. M√°quina de Estados Atualizada
- **Estados adicionados:**
  - `s_executa_sum`
  - `s_executa_sub`
  - `s_executa_jneg`
- **L√≥gica de endere√ßamento:** Atualizada para incluir SUM e SUB

## üìÅ Arquivos Atualizados

### 1. `nanoProc.vhd`
- ‚úÖ ULA implementada
- ‚úÖ Tr√™s novas instru√ß√µes (SUM, SUB, JNEG)
- ‚úÖ M√°quina de estados completa
- ‚úÖ Sintaxe VHDL correta

### 2. `PROGRAM.MIF`
- ‚úÖ Programa de teste da Fase 3
- ‚úÖ Teste de soma (13 + 5 = 18)
- ‚úÖ Teste de saltos condicionais

### 3. `final_program.mif` (NOVO)
- ‚úÖ Algoritmo da Se√ß√£o 5.1 implementado
- ‚úÖ Compara√ß√£o de notas e soma
- ‚úÖ L√≥gica condicional completa

## üß™ Programa de Teste da Fase 3 (PROGRAM.MIF)
```assembly
00: LOAD 08    ; AC = 13
01: SUM 09     ; AC = 13 + 5 = 18
02: JUMP 04    ; Pula para endere√ßo 04
03: JUMP 03    ; Loop infinito
04: STORE 0A   ; MEM[0A] = 18
05: JNEG 03    ; N√£o salta (AC = 18 > 0)
06: LOAD 0B    ; AC = -1
07: JNEG 03    ; Salta para loop (AC = -1 < 0)
```

## üéØ Algoritmo Final (final_program.mif)
O programa implementa o algoritmo especificado:
1. **Soma das notas:** Carrega nota1 (3A) e soma nota2 (3B)
2. **Teste condicional:** Se soma > 12, salva em 3C, sen√£o salva 0
3. **Compara√ß√£o:** Determina a maior nota e salva em endere√ßo 40

### Exemplo com valores de teste:
- Nota1 = 8, Nota2 = 7
- Soma = 15 (> 12) ‚Üí Salva 15 em 3C
- Maior nota = 8 ‚Üí Salva 8 em endere√ßo 40

## ‚úÖ Crit√©rios de Sucesso Atendidos
1. ‚úÖ C√≥digo VHDL sintaticamente correto
2. ‚úÖ ULA implementada com opera√ß√µes SUM e SUB
3. ‚úÖ Tr√™s novas instru√ß√µes funcionais
4. ‚úÖ M√°quina de estados completa (6 instru√ß√µes)
5. ‚úÖ Programa de teste da Fase 3 implementado
6. ‚úÖ Programa final da Se√ß√£o 5.1 implementado
