TimeQuest Timing Analyzer report for alu
Thu Mar 26 10:58:05 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; alu                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10E22C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.13 MHz ; 157.13 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -5.364 ; -71.734            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -28.279                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                             ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.364 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.574     ; 5.791      ;
; -5.342 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 6.261      ;
; -5.284 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.579     ; 5.706      ;
; -5.248 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.084     ; 6.165      ;
; -5.237 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.078     ; 6.160      ;
; -5.223 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.077     ; 6.147      ;
; -5.219 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.083     ; 6.137      ;
; -5.218 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.094     ; 6.125      ;
; -5.185 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.080     ; 6.106      ;
; -5.177 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.395      ; 6.573      ;
; -5.169 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.079     ; 6.091      ;
; -5.039 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.081     ; 5.959      ;
; -5.037 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 5.956      ;
; -5.015 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.402      ; 6.418      ;
; -5.005 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.076     ; 5.930      ;
; -4.987 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.077     ; 5.911      ;
; -4.983 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.084     ; 5.900      ;
; -4.970 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.401      ; 6.372      ;
; -4.911 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.403      ; 6.315      ;
; -4.911 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.083     ; 5.829      ;
; -4.880 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.572     ; 5.309      ;
; -4.855 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.076     ; 5.780      ;
; -4.843 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.394      ; 6.238      ;
; -4.823 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.074     ; 5.750      ;
; -4.807 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; -0.101     ; 5.707      ;
; -4.760 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.077     ; 5.684      ;
; -4.748 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.404      ; 6.153      ;
; -4.747 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.396      ; 6.144      ;
; -4.739 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.075     ; 5.665      ;
; -4.710 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.078     ; 5.633      ;
; -4.672 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.573     ; 5.100      ;
; -4.572 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 5.491      ;
; -4.551 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.081     ; 5.471      ;
; -4.546 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.075     ; 5.472      ;
; -4.538 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 5.457      ;
; -4.496 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.396      ; 5.893      ;
; -4.487 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.083     ; 5.405      ;
; -4.462 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.076     ; 5.387      ;
; -4.434 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.081     ; 5.354      ;
; -4.379 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 5.299      ;
; -4.310 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 5.229      ;
; -4.262 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.398      ; 5.661      ;
; -4.212 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.397      ; 5.610      ;
; -4.154 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 1.000        ; -0.081     ; 5.074      ;
; -3.994 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.082     ; 4.913      ;
; -3.661 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.574     ; 4.088      ;
; -3.501 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.573     ; 3.929      ;
; -3.391 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 4.317      ;
; -3.354 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.077     ; 4.278      ;
; -3.332 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.077     ; 4.256      ;
; -3.287 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.078     ; 4.210      ;
; -3.282 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.102     ; 4.181      ;
; -3.249 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 4.174      ;
; -3.208 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.078     ; 4.131      ;
; -3.194 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 4.119      ;
; -3.168 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 4.093      ;
; -3.154 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.079     ; 4.076      ;
; -3.041 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.572     ; 3.470      ;
; -2.940 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.572     ; 3.369      ;
; -2.928 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.848      ;
; -2.919 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 3.844      ;
; -2.918 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 3.843      ;
; -2.905 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.825      ;
; -2.870 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.076     ; 3.795      ;
; -2.834 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.077     ; 3.758      ;
; -2.777 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.081     ; 3.697      ;
; -2.699 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.084     ; 3.616      ;
; -2.696 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.080     ; 3.617      ;
; -2.682 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.074     ; 3.609      ;
; -2.628 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.572     ; 3.057      ;
; -2.585 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.077     ; 3.509      ;
; -2.577 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.083     ; 3.495      ;
; -2.557 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 3.483      ;
; -2.490 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.077     ; 3.414      ;
; -2.487 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 3.413      ;
; -2.377 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 3.303      ;
; -2.325 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.244      ;
; -2.322 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 3.241      ;
; -2.049 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 2.968      ;
; -2.014 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.074     ; 2.941      ;
; -1.966 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.082     ; 2.885      ;
; -1.965 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.075     ; 2.891      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                             ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 1.159 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 1.453      ;
; 1.166 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.102      ; 1.480      ;
; 1.411 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 1.705      ;
; 1.422 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 1.716      ;
; 1.667 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 1.961      ;
; 1.809 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.110      ;
; 1.835 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 2.129      ;
; 1.842 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 2.136      ;
; 1.926 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.081      ; 2.219      ;
; 1.946 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.247      ;
; 1.973 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.101      ; 2.286      ;
; 2.086 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.385      ;
; 2.264 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.565      ;
; 2.292 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.591      ;
; 2.309 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.084      ; 2.605      ;
; 2.348 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.649      ;
; 2.349 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.088      ; 2.649      ;
; 2.400 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.699      ;
; 2.424 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.723      ;
; 2.477 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.776      ;
; 2.486 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.088      ; 2.786      ;
; 2.492 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; -0.389     ; 2.315      ;
; 2.499 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.798      ;
; 2.502 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 2.796      ;
; 2.504 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.805      ;
; 2.504 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.803      ;
; 2.516 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 2.810      ;
; 2.540 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.089      ; 2.841      ;
; 2.541 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.085      ; 2.838      ;
; 2.548 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.847      ;
; 2.552 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 2.851      ;
; 2.590 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.080      ; 2.882      ;
; 2.628 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.921      ;
; 2.632 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.086      ; 2.930      ;
; 2.643 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.083      ; 2.938      ;
; 2.669 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 2.963      ;
; 2.833 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.581      ; 3.626      ;
; 2.858 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; -0.389     ; 2.681      ;
; 2.859 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; -0.391     ; 2.680      ;
; 2.859 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; -0.389     ; 2.682      ;
; 2.866 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.085      ; 3.163      ;
; 2.916 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; -0.390     ; 2.738      ;
; 2.995 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.086      ; 3.293      ;
; 3.093 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.580      ; 3.885      ;
; 3.102 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.582      ; 3.896      ;
; 3.285 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.587      ; 4.084      ;
; 3.299 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.577      ; 4.088      ;
; 3.315 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.585      ; 4.112      ;
; 3.352 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.577      ; 4.141      ;
; 3.362 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.579      ; 4.153      ;
; 3.371 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.587      ; 4.170      ;
; 3.373 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 3.666      ;
; 3.378 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.585      ; 4.175      ;
; 3.453 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.081      ; 3.746      ;
; 3.482 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.109      ; 3.803      ;
; 3.524 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 3.818      ;
; 3.549 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 3.848      ;
; 3.590 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.089      ; 3.891      ;
; 3.602 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 3.901      ;
; 3.612 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.089      ; 3.913      ;
; 3.666 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.083      ; 3.961      ;
; 3.717 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.080      ; 4.009      ;
; 3.848 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.080      ; 4.140      ;
; 3.909 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; -0.389     ; 3.732      ;
; 4.014 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.086      ; 4.312      ;
; 4.037 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.088      ; 4.337      ;
; 4.055 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.088      ; 4.355      ;
; 4.067 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.086      ; 4.365      ;
; 4.115 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.081      ; 4.408      ;
; 4.186 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.084      ; 4.482      ;
; 4.310 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.085      ; 4.607      ;
; 4.335 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 4.629      ;
; 4.354 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.085      ; 4.651      ;
; 4.364 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.079      ; 4.655      ;
; 4.367 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 4.666      ;
; 4.374 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; -0.390     ; 4.196      ;
; 4.385 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.087      ; 4.684      ;
; 4.555 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.079      ; 4.846      ;
; 4.664 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; -0.391     ; 4.485      ;
; 4.682 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; -0.397     ; 4.497      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[0]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[1]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[2]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[3]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[4]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[5]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[6]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[7]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; Z~reg0                      ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clock ; Rise       ; Z~reg0                      ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0                   ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0                   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0                   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0                   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0                   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0                   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0                   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0                   ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0                   ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0                   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0                   ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0                   ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0                   ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0                   ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0                      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0|clk               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0|clk               ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Z~reg0|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0|clk               ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]      ; clock      ; 8.236 ; 8.332 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; 8.236 ; 8.332 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; 7.821 ; 8.329 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; 7.414 ; 7.626 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; 7.291 ; 7.854 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; 7.073 ; 7.344 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; 7.146 ; 7.760 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; 6.557 ; 6.633 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; 6.446 ; 6.871 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; 8.504 ; 8.640 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; 7.880 ; 7.986 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; 8.504 ; 8.640 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; 8.348 ; 8.413 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; 7.844 ; 8.276 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; 6.971 ; 7.043 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 8.164 ; 8.331 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; 7.633 ; 7.781 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 4.926 ; 5.293 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; 7.702 ; 7.897 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; 7.388 ; 7.784 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; 8.164 ; 8.331 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; 7.271 ; 7.799 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; 6.598 ; 6.827 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; 7.239 ; 7.309 ; Rise       ; clock           ;
; en             ; clock      ; 5.992 ; 5.984 ; Rise       ; clock           ;
; reset          ; clock      ; 1.111 ; 1.333 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]      ; clock      ; -2.483 ; -2.745 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; -3.407 ; -3.511 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; -3.370 ; -3.522 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; -2.934 ; -3.113 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; -2.716 ; -3.003 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; -2.803 ; -3.045 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; -2.483 ; -2.745 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; -2.717 ; -2.869 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; -3.341 ; -3.579 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; -2.009 ; -2.235 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; -2.395 ; -2.594 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; -3.192 ; -3.487 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; -2.390 ; -2.636 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; -2.009 ; -2.235 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; -2.634 ; -2.840 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 0.199  ; 0.046  ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; -3.902 ; -4.150 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 0.199  ; 0.046  ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; -2.189 ; -2.411 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; -2.078 ; -2.229 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; -3.033 ; -3.197 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; -2.180 ; -2.445 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; -2.820 ; -3.098 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; -2.482 ; -2.710 ; Rise       ; clock           ;
; en             ; clock      ; -2.526 ; -2.800 ; Rise       ; clock           ;
; reset          ; clock      ; -0.067 ; -0.181 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 9.693 ; 9.615 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 7.962 ; 7.812 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 7.950 ; 7.826 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 7.670 ; 7.581 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 9.693 ; 9.615 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 8.289 ; 8.114 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 7.727 ; 7.639 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 7.246 ; 7.136 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 7.480 ; 7.341 ; Rise       ; clock           ;
; W[*]        ; clock      ; 9.495 ; 9.417 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 9.495 ; 9.417 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 8.007 ; 7.841 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 7.490 ; 7.362 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 7.811 ; 7.706 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 8.059 ; 7.860 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 9.176 ; 9.101 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 7.832 ; 7.617 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 6.967 ; 6.905 ; Rise       ; clock           ;
; Z           ; clock      ; 9.091 ; 8.839 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 6.997 ; 6.889 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 7.683 ; 7.538 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 7.672 ; 7.551 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 7.403 ; 7.316 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 9.405 ; 9.331 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 7.998 ; 7.828 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 7.459 ; 7.372 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 6.997 ; 6.889 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 7.222 ; 7.086 ; Rise       ; clock           ;
; W[*]        ; clock      ; 6.729 ; 6.668 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 9.215 ; 9.142 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 7.727 ; 7.565 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 7.229 ; 7.105 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 7.540 ; 7.437 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 7.772 ; 7.580 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 8.902 ; 8.833 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 7.559 ; 7.351 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 6.729 ; 6.668 ; Rise       ; clock           ;
; Z           ; clock      ; 8.763 ; 8.519 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.56 MHz ; 166.56 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -5.004 ; -65.840           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -28.279                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.004 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 5.933      ;
; -4.929 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.532     ; 5.399      ;
; -4.864 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.069     ; 5.797      ;
; -4.835 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.077     ; 5.760      ;
; -4.833 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.541     ; 5.294      ;
; -4.816 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.068     ; 5.750      ;
; -4.807 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.070     ; 5.739      ;
; -4.787 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.084     ; 5.705      ;
; -4.768 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.065     ; 5.705      ;
; -4.765 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.070     ; 5.697      ;
; -4.726 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.372      ; 6.100      ;
; -4.697 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.074     ; 5.625      ;
; -4.666 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.071     ; 5.597      ;
; -4.661 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.064     ; 5.599      ;
; -4.653 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.077     ; 5.578      ;
; -4.605 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.074     ; 5.533      ;
; -4.567 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.379      ; 5.948      ;
; -4.544 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.380      ; 5.926      ;
; -4.511 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.067     ; 5.446      ;
; -4.507 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; -0.091     ; 5.418      ;
; -4.507 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.535     ; 4.974      ;
; -4.504 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.072     ; 5.434      ;
; -4.497 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.078     ; 5.421      ;
; -4.442 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.383      ; 5.827      ;
; -4.427 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.373      ; 5.802      ;
; -4.417 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.378      ; 5.797      ;
; -4.414 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.384      ; 5.800      ;
; -4.393 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.068     ; 5.327      ;
; -4.362 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.068     ; 5.296      ;
; -4.319 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.069     ; 5.252      ;
; -4.316 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.532     ; 4.786      ;
; -4.292 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 5.221      ;
; -4.288 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 5.217      ;
; -4.224 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 5.153      ;
; -4.207 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.064     ; 5.145      ;
; -4.165 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 5.094      ;
; -4.152 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.070     ; 5.084      ;
; -4.118 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.376      ; 5.496      ;
; -4.116 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 5.045      ;
; -4.089 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.065     ; 5.026      ;
; -3.976 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 4.905      ;
; -3.960 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.375      ; 5.337      ;
; -3.898 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.374      ; 5.274      ;
; -3.889 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 1.000        ; -0.073     ; 4.818      ;
; -3.740 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.074     ; 4.668      ;
; -3.277 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.532     ; 3.747      ;
; -3.199 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.532     ; 3.669      ;
; -3.119 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 4.057      ;
; -3.060 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.092     ; 3.970      ;
; -3.027 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.069     ; 3.960      ;
; -3.004 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.938      ;
; -2.995 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 3.933      ;
; -2.971 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.065     ; 3.908      ;
; -2.903 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.069     ; 3.836      ;
; -2.902 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.065     ; 3.839      ;
; -2.880 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.814      ;
; -2.821 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.072     ; 3.751      ;
; -2.731 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.660      ;
; -2.731 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.535     ; 3.198      ;
; -2.704 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.534     ; 3.172      ;
; -2.665 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.594      ;
; -2.648 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 3.579      ;
; -2.613 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 3.544      ;
; -2.605 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 3.536      ;
; -2.544 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.074     ; 3.472      ;
; -2.522 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.071     ; 3.453      ;
; -2.428 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.534     ; 2.896      ;
; -2.401 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.333      ;
; -2.391 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.326      ;
; -2.380 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.312      ;
; -2.352 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.284      ;
; -2.314 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.246      ;
; -2.282 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.070     ; 3.214      ;
; -2.213 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.068     ; 3.147      ;
; -2.213 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.148      ;
; -2.161 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.090      ;
; -2.155 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 3.084      ;
; -2.084 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.067     ; 3.019      ;
; -1.903 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.073     ; 2.832      ;
; -1.851 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.066     ; 2.787      ;
; -1.815 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.067     ; 2.750      ;
; -1.742 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.074     ; 2.670      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 1.073 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 1.341      ;
; 1.095 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.092      ; 1.382      ;
; 1.315 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 1.583      ;
; 1.324 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 1.592      ;
; 1.501 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 1.770      ;
; 1.615 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.889      ;
; 1.674 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 1.942      ;
; 1.679 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 1.947      ;
; 1.755 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 2.023      ;
; 1.757 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.080      ; 2.032      ;
; 1.796 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.091      ; 2.082      ;
; 1.877 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.075      ; 2.147      ;
; 2.040 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.079      ; 2.314      ;
; 2.061 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.081      ; 2.337      ;
; 2.084 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 2.355      ;
; 2.110 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.079      ; 2.384      ;
; 2.111 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 2.388      ;
; 2.134 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.082      ; 2.411      ;
; 2.169 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 2.440      ;
; 2.218 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.075      ; 2.488      ;
; 2.219 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.075      ; 2.489      ;
; 2.244 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.083      ; 2.522      ;
; 2.250 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; -0.370     ; 2.075      ;
; 2.255 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.078      ; 2.528      ;
; 2.256 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.079      ; 2.530      ;
; 2.259 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.078      ; 2.532      ;
; 2.268 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.537      ;
; 2.272 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 2.543      ;
; 2.310 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 2.578      ;
; 2.321 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.074      ; 2.590      ;
; 2.321 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.075      ; 2.591      ;
; 2.334 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 2.605      ;
; 2.342 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 2.614      ;
; 2.369 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.079      ; 2.643      ;
; 2.380 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 2.649      ;
; 2.413 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.072      ; 2.680      ;
; 2.550 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.077      ; 2.822      ;
; 2.554 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.540      ; 3.289      ;
; 2.569 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; -0.371     ; 2.393      ;
; 2.572 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; -0.368     ; 2.399      ;
; 2.621 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; -0.370     ; 2.446      ;
; 2.660 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.078      ; 2.933      ;
; 2.667 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; -0.367     ; 2.495      ;
; 2.801 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.540      ; 3.536      ;
; 2.819 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.543      ; 3.557      ;
; 2.931 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.537      ; 3.663      ;
; 2.980 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.536      ; 3.711      ;
; 2.987 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.549      ; 3.731      ;
; 2.987 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.540      ; 3.722      ;
; 3.015 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.545      ; 3.755      ;
; 3.036 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 3.304      ;
; 3.062 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.548      ; 3.805      ;
; 3.075 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.544      ; 3.814      ;
; 3.087 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 3.359      ;
; 3.161 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.075      ; 3.431      ;
; 3.184 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.073      ; 3.452      ;
; 3.198 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.079      ; 3.472      ;
; 3.210 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.074      ; 3.479      ;
; 3.212 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.099      ; 3.506      ;
; 3.217 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.078      ; 3.490      ;
; 3.277 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.074      ; 3.546      ;
; 3.373 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.076      ; 3.644      ;
; 3.446 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.069      ; 3.710      ;
; 3.511 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; -0.371     ; 3.335      ;
; 3.577 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.079      ; 3.851      ;
; 3.614 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.083      ; 3.892      ;
; 3.626 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.078      ; 3.899      ;
; 3.633 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 3.910      ;
; 3.705 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.072      ; 3.972      ;
; 3.746 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.076      ; 4.017      ;
; 3.870 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.078      ; 4.143      ;
; 3.875 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.072      ; 4.142      ;
; 3.903 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.069      ; 4.167      ;
; 3.907 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.082      ; 4.184      ;
; 3.919 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.077      ; 4.191      ;
; 3.926 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.081      ; 4.202      ;
; 3.927 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; -0.367     ; 3.755      ;
; 4.069 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.068      ; 4.332      ;
; 4.216 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; -0.377     ; 4.034      ;
; 4.220 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; -0.368     ; 4.047      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[0]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[1]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[2]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[3]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[4]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[5]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[6]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; W[7]~reg0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; Z~reg0                      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clock ; Rise       ; Z~reg0                      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0                   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0                   ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0                   ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0                   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0                   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0                   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0                   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0                   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0                   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0                   ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0                   ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0                   ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0                   ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0|clk               ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Z~reg0|clk                  ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0|clk                  ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]      ; clock      ; 7.649 ; 7.493 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; 7.649 ; 7.493 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; 7.265 ; 7.486 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; 6.857 ; 6.867 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; 6.751 ; 7.071 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; 6.540 ; 6.611 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; 6.613 ; 7.015 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; 6.079 ; 5.903 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; 5.984 ; 6.027 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; 7.956 ; 7.779 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; 7.276 ; 7.159 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; 7.956 ; 7.779 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; 7.822 ; 7.578 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; 7.198 ; 7.578 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; 6.540 ; 6.297 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 7.591 ; 7.505 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; 7.059 ; 7.011 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 4.660 ; 5.062 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; 7.140 ; 7.112 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; 6.910 ; 7.008 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; 7.591 ; 7.505 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; 6.761 ; 7.027 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; 6.133 ; 6.163 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; 6.732 ; 6.470 ; Rise       ; clock           ;
; en             ; clock      ; 5.588 ; 5.225 ; Rise       ; clock           ;
; reset          ; clock      ; 0.955 ; 1.394 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]      ; clock      ; -2.247 ; -2.310 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; -3.086 ; -2.995 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; -3.100 ; -2.991 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; -2.659 ; -2.649 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; -2.472 ; -2.515 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; -2.538 ; -2.573 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; -2.247 ; -2.310 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; -2.473 ; -2.416 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; -3.000 ; -3.043 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; -1.775 ; -1.846 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; -2.173 ; -2.148 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; -2.866 ; -2.958 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; -2.146 ; -2.220 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; -1.775 ; -1.846 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; -2.406 ; -2.367 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 0.181  ; -0.046 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; -3.581 ; -3.561 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 0.181  ; -0.046 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; -1.964 ; -2.004 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; -1.870 ; -1.815 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; -2.770 ; -2.716 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; -1.971 ; -2.038 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; -2.568 ; -2.626 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; -2.210 ; -2.309 ; Rise       ; clock           ;
; en             ; clock      ; -2.242 ; -2.351 ; Rise       ; clock           ;
; reset          ; clock      ; -0.045 ; -0.253 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 8.862 ; 8.590 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 7.316 ; 7.040 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 7.285 ; 7.063 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 7.019 ; 6.842 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 8.862 ; 8.590 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 7.614 ; 7.322 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 7.067 ; 6.899 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 6.611 ; 6.450 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 6.859 ; 6.621 ; Rise       ; clock           ;
; W[*]        ; clock      ; 8.654 ; 8.428 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 8.654 ; 8.428 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 7.327 ; 7.079 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 6.889 ; 6.623 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 7.144 ; 6.978 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 7.428 ; 7.084 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 8.363 ; 8.125 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 7.209 ; 6.874 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 6.340 ; 6.244 ; Rise       ; clock           ;
; Z           ; clock      ; 8.402 ; 7.988 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 6.365 ; 6.209 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 7.042 ; 6.776 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 7.012 ; 6.797 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 6.757 ; 6.585 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 8.577 ; 8.316 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 7.327 ; 7.046 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 6.803 ; 6.640 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 6.365 ; 6.209 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 6.602 ; 6.372 ; Rise       ; clock           ;
; W[*]        ; clock      ; 6.104 ; 6.010 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 8.377 ; 8.161 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 7.052 ; 6.812 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 6.632 ; 6.375 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 6.877 ; 6.716 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 7.145 ; 6.814 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 8.094 ; 7.867 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 6.939 ; 6.616 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 6.104 ; 6.010 ; Rise       ; clock           ;
; Z           ; clock      ; 8.080 ; 7.682 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.781 ; -21.671           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -21.124                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                              ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.781 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.036     ; 2.732      ;
; -1.727 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.239     ; 2.475      ;
; -1.709 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.032     ; 2.664      ;
; -1.707 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.035     ; 2.659      ;
; -1.706 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.033     ; 2.660      ;
; -1.706 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.232     ; 2.461      ;
; -1.679 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.155      ; 2.821      ;
; -1.676 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.030     ; 2.633      ;
; -1.672 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.039     ; 2.620      ;
; -1.638 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.034     ; 2.591      ;
; -1.637 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.035     ; 2.589      ;
; -1.616 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.037     ; 2.566      ;
; -1.598 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 1.000        ; -0.038     ; 2.547      ;
; -1.588 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.161      ; 2.736      ;
; -1.575 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.029     ; 2.533      ;
; -1.561 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.163      ; 2.711      ;
; -1.547 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.039     ; 2.495      ;
; -1.534 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.233     ; 2.288      ;
; -1.528 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.041     ; 2.474      ;
; -1.520 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.164      ; 2.671      ;
; -1.519 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.159      ; 2.665      ;
; -1.517 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.153      ; 2.657      ;
; -1.513 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.031     ; 2.469      ;
; -1.504 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.031     ; 2.460      ;
; -1.496 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; -0.045     ; 2.438      ;
; -1.489 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.035     ; 2.441      ;
; -1.462 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.033     ; 2.416      ;
; -1.457 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.231     ; 2.213      ;
; -1.437 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.034     ; 2.390      ;
; -1.426 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 1.000        ; -0.037     ; 2.376      ;
; -1.426 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.158      ; 2.571      ;
; -1.424 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 1.000        ; -0.037     ; 2.374      ;
; -1.421 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.030     ; 2.378      ;
; -1.411 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.028     ; 2.370      ;
; -1.406 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.029     ; 2.364      ;
; -1.391 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.033     ; 2.345      ;
; -1.377 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.036     ; 2.328      ;
; -1.365 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.315      ;
; -1.364 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 1.000        ; -0.036     ; 2.315      ;
; -1.349 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 1.000        ; 0.157      ; 2.493      ;
; -1.306 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.156      ; 2.449      ;
; -1.282 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 1.000        ; -0.036     ; 2.233      ;
; -1.205 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 1.000        ; 0.155      ; 2.347      ;
; -1.193 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 1.000        ; -0.037     ; 2.143      ;
; -1.160 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 1.000        ; -0.037     ; 2.110      ;
; -1.040 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.232     ; 1.795      ;
; -1.014 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.231     ; 1.770      ;
; -0.929 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.030     ; 1.886      ;
; -0.923 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 1.000        ; -0.045     ; 1.865      ;
; -0.903 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.029     ; 1.861      ;
; -0.861 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.033     ; 1.815      ;
; -0.860 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.032     ; 1.815      ;
; -0.859 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.029     ; 1.817      ;
; -0.839 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.031     ; 1.795      ;
; -0.833 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.028     ; 1.792      ;
; -0.831 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.034     ; 1.784      ;
; -0.805 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.033     ; 1.759      ;
; -0.763 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.233     ; 1.517      ;
; -0.751 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.701      ;
; -0.742 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.032     ; 1.697      ;
; -0.715 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.032     ; 1.670      ;
; -0.712 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.032     ; 1.667      ;
; -0.708 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.660      ;
; -0.699 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.651      ;
; -0.699 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.232     ; 1.454      ;
; -0.637 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.588      ;
; -0.631 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.033     ; 1.585      ;
; -0.627 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.030     ; 1.584      ;
; -0.608 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.560      ;
; -0.592 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.034     ; 1.545      ;
; -0.590 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.232     ; 1.345      ;
; -0.588 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.030     ; 1.545      ;
; -0.553 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.034     ; 1.506      ;
; -0.550 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.034     ; 1.503      ;
; -0.531 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.031     ; 1.487      ;
; -0.527 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 1.000        ; -0.036     ; 1.478      ;
; -0.516 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 1.000        ; -0.030     ; 1.473      ;
; -0.481 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.431      ;
; -0.351 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.301      ;
; -0.336 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 1.000        ; -0.029     ; 1.294      ;
; -0.321 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.030     ; 1.278      ;
; -0.280 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.230      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                              ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; OUT_SFR[0]~reg0 ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; W[0]~reg0       ; W[0]~reg0       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.452 ; W[5]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.572      ;
; 0.465 ; Z~reg0          ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.045      ; 0.594      ;
; 0.563 ; W[6]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.684      ;
; 0.569 ; W[2]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.690      ;
; 0.645 ; W[7]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.766      ;
; 0.715 ; W[1]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.042      ; 0.841      ;
; 0.751 ; W[6]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.872      ;
; 0.751 ; W[2]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.037      ; 0.872      ;
; 0.756 ; W[4]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.876      ;
; 0.775 ; W[4]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.043      ; 0.902      ;
; 0.788 ; W[3]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.917      ;
; 0.865 ; W[0]~reg0       ; OUT_SFR[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.990      ;
; 0.942 ; W[1]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.040      ; 1.066      ;
; 0.944 ; W[1]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.042      ; 1.070      ;
; 0.973 ; W[1]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.043      ; 1.100      ;
; 0.986 ; W[1]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 1.114      ;
; 0.993 ; W[4]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 1.121      ;
; 0.995 ; W[2]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.039      ; 1.118      ;
; 0.998 ; W[1]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.042      ; 1.124      ;
; 0.998 ; W[3]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; -0.151     ; 0.931      ;
; 1.003 ; W[2]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.039      ; 1.126      ;
; 1.004 ; W[5]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.124      ;
; 1.006 ; W[7]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.037      ; 1.127      ;
; 1.006 ; W[4]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.045      ; 1.135      ;
; 1.027 ; W[1]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.041      ; 1.152      ;
; 1.033 ; W[2]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.038      ; 1.155      ;
; 1.033 ; W[0]~reg0       ; OUT_SFR[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.041      ; 1.158      ;
; 1.041 ; W[0]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; 0.041      ; 1.166      ;
; 1.047 ; W[4]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.042      ; 1.173      ;
; 1.048 ; W[5]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.038      ; 1.170      ;
; 1.068 ; W[2]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.040      ; 1.192      ;
; 1.071 ; W[0]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; 0.040      ; 1.195      ;
; 1.081 ; W[2]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.041      ; 1.206      ;
; 1.083 ; W[6]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.038      ; 1.205      ;
; 1.088 ; W[0]~reg0       ; OUT_SFR[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.039      ; 1.211      ;
; 1.092 ; W[5]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.039      ; 1.215      ;
; 1.151 ; W[3]~reg0       ; OUT_SFR[4]~reg0 ; clock        ; clock       ; 0.000        ; -0.151     ; 1.084      ;
; 1.181 ; W[3]~reg0       ; OUT_SFR[5]~reg0 ; clock        ; clock       ; 0.000        ; -0.152     ; 1.113      ;
; 1.182 ; W[7]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.237      ; 1.503      ;
; 1.183 ; W[3]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; -0.150     ; 1.117      ;
; 1.196 ; W[3]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; -0.149     ; 1.131      ;
; 1.217 ; W[0]~reg0       ; OUT_SFR[6]~reg0 ; clock        ; clock       ; 0.000        ; 0.042      ; 1.343      ;
; 1.230 ; W[0]~reg0       ; OUT_SFR[7]~reg0 ; clock        ; clock       ; 0.000        ; 0.043      ; 1.357      ;
; 1.288 ; W[5]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.239      ; 1.611      ;
; 1.301 ; W[6]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.238      ; 1.623      ;
; 1.344 ; W[2]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.235      ; 1.663      ;
; 1.372 ; W[1]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.244      ; 1.700      ;
; 1.375 ; W[0]~reg0       ; OUT_SFR[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.496      ;
; 1.377 ; W[1]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.238      ; 1.699      ;
; 1.380 ; W[4]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.245      ; 1.709      ;
; 1.381 ; W[2]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.241      ; 1.706      ;
; 1.382 ; W[0]~reg0       ; W[3]~reg0       ; clock        ; clock       ; 0.000        ; 0.237      ; 1.703      ;
; 1.408 ; W[5]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.039      ; 1.531      ;
; 1.419 ; W[0]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.243      ; 1.746      ;
; 1.426 ; W[1]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.546      ;
; 1.443 ; W[2]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.038      ; 1.565      ;
; 1.460 ; W[3]~reg0       ; Z~reg0          ; clock        ; clock       ; 0.000        ; 0.051      ; 1.595      ;
; 1.465 ; W[4]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 1.591      ;
; 1.476 ; W[1]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.041      ; 1.601      ;
; 1.481 ; W[0]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; 0.040      ; 1.605      ;
; 1.493 ; W[5]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.038      ; 1.615      ;
; 1.495 ; W[6]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.038      ; 1.617      ;
; 1.576 ; W[0]~reg0       ; W[1]~reg0       ; clock        ; clock       ; 0.000        ; 0.035      ; 1.695      ;
; 1.591 ; W[3]~reg0       ; W[5]~reg0       ; clock        ; clock       ; 0.000        ; -0.152     ; 1.523      ;
; 1.652 ; W[1]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.044      ; 1.780      ;
; 1.658 ; W[2]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.041      ; 1.783      ;
; 1.672 ; W[4]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.045      ; 1.801      ;
; 1.679 ; W[1]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.035      ; 1.798      ;
; 1.696 ; W[0]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; 0.043      ; 1.823      ;
; 1.712 ; W[1]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.040      ; 1.836      ;
; 1.743 ; W[2]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.040      ; 1.867      ;
; 1.765 ; W[4]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.044      ; 1.893      ;
; 1.774 ; W[2]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.032      ; 1.890      ;
; 1.776 ; W[1]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.043      ; 1.903      ;
; 1.781 ; W[0]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; 0.042      ; 1.907      ;
; 1.792 ; W[0]~reg0       ; W[2]~reg0       ; clock        ; clock       ; 0.000        ; 0.039      ; 1.915      ;
; 1.806 ; W[3]~reg0       ; W[7]~reg0       ; clock        ; clock       ; 0.000        ; -0.149     ; 1.741      ;
; 1.889 ; W[3]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; -0.158     ; 1.815      ;
; 1.891 ; W[3]~reg0       ; W[6]~reg0       ; clock        ; clock       ; 0.000        ; -0.150     ; 1.825      ;
; 1.899 ; W[0]~reg0       ; W[4]~reg0       ; clock        ; clock       ; 0.000        ; 0.034      ; 2.017      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; W[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; Z~reg0                      ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0                   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0                   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0                   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0                   ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Z~reg0|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[6]~reg0|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; W[7]~reg0|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0                   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0             ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0                   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0                   ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0                   ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; clock ; Rise       ; Z~reg0                      ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[1]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[2]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[3]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[4]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[5]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[6]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[7]~reg0|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[1]~reg0|clk               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[2]~reg0|clk               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[5]~reg0|clk               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[6]~reg0|clk               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[7]~reg0|clk               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; OUT_SFR[0]~reg0|clk         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[0]~reg0|clk               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[4]~reg0|clk               ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; clock ; Rise       ; W[3]~reg0|clk               ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Z~reg0|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]      ; clock      ; 3.591 ; 4.223 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; 3.591 ; 4.215 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; 3.432 ; 4.223 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; 3.249 ; 3.855 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; 3.228 ; 3.997 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; 3.103 ; 3.713 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; 3.202 ; 4.014 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; 2.801 ; 3.475 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; 2.729 ; 3.600 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; 3.691 ; 4.402 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; 3.414 ; 4.082 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; 3.691 ; 4.402 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; 3.596 ; 4.292 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; 3.596 ; 4.088 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; 3.003 ; 3.782 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 3.568 ; 4.215 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; 3.333 ; 3.954 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 2.115 ; 2.501 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; 3.364 ; 3.979 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; 3.204 ; 3.941 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; 3.568 ; 4.215 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; 3.194 ; 3.957 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; 2.907 ; 3.569 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; 3.080 ; 3.839 ; Rise       ; clock           ;
; en             ; clock      ; 2.559 ; 3.276 ; Rise       ; clock           ;
; reset          ; clock      ; 0.529 ; 0.745 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]      ; clock      ; -1.141 ; -1.774 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; -1.499 ; -2.094 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; -1.469 ; -2.139 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; -1.293 ; -1.906 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; -1.258 ; -1.951 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; -1.255 ; -1.854 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; -1.141 ; -1.774 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; -1.217 ; -1.832 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; -1.510 ; -2.159 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; -0.936 ; -1.520 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; -1.083 ; -1.729 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; -1.447 ; -2.059 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; -1.090 ; -1.706 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; -0.936 ; -1.520 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; -1.210 ; -1.891 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 0.044  ; -0.252 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; -1.699 ; -2.431 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 0.044  ; -0.252 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; -1.012 ; -1.623 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; -0.951 ; -1.591 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; -1.370 ; -2.032 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; -1.011 ; -1.647 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; -1.303 ; -1.986 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; -1.133 ; -1.715 ; Rise       ; clock           ;
; en             ; clock      ; -1.151 ; -1.777 ; Rise       ; clock           ;
; reset          ; clock      ; -0.023 ; -0.323 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 4.723 ; 4.920 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 3.697 ; 3.821 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 3.703 ; 3.825 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 3.585 ; 3.699 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 4.723 ; 4.920 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 3.850 ; 3.982 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 3.616 ; 3.734 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 3.399 ; 3.474 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 3.475 ; 3.563 ; Rise       ; clock           ;
; W[*]        ; clock      ; 4.641 ; 4.819 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 4.641 ; 4.819 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 3.723 ; 3.836 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 3.473 ; 3.577 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 3.623 ; 3.700 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 3.693 ; 3.812 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 4.483 ; 4.639 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 3.600 ; 3.700 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 3.283 ; 3.346 ; Rise       ; clock           ;
; Z           ; clock      ; 4.138 ; 4.286 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 3.290 ; 3.361 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 3.578 ; 3.699 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 3.582 ; 3.699 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 3.467 ; 3.578 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 4.599 ; 4.790 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 3.723 ; 3.850 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 3.499 ; 3.612 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 3.290 ; 3.361 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 3.362 ; 3.447 ; Rise       ; clock           ;
; W[*]        ; clock      ; 3.178 ; 3.239 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 4.519 ; 4.693 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 3.602 ; 3.710 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 3.363 ; 3.464 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 3.504 ; 3.579 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 3.574 ; 3.688 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 4.369 ; 4.522 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 3.482 ; 3.578 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 3.178 ; 3.239 ; Rise       ; clock           ;
; Z           ; clock      ; 4.000 ; 4.142 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.364  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -5.364  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -71.734 ; 0.0   ; 0.0      ; 0.0     ; -28.279             ;
;  clock           ; -71.734 ; 0.000 ; N/A      ; N/A     ; -28.279             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IN_SFR[*]      ; clock      ; 8.236 ; 8.332 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; 8.236 ; 8.332 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; 7.821 ; 8.329 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; 7.414 ; 7.626 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; 7.291 ; 7.854 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; 7.073 ; 7.344 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; 7.146 ; 7.760 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; 6.557 ; 6.633 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; 6.446 ; 6.871 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; 8.504 ; 8.640 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; 7.880 ; 7.986 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; 8.504 ; 8.640 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; 8.348 ; 8.413 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; 7.844 ; 8.276 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; 6.971 ; 7.043 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 8.164 ; 8.331 ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; 7.633 ; 7.781 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 4.926 ; 5.293 ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; 7.702 ; 7.897 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; 7.388 ; 7.784 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; 8.164 ; 8.331 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; 7.271 ; 7.799 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; 6.598 ; 6.827 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; 7.239 ; 7.309 ; Rise       ; clock           ;
; en             ; clock      ; 5.992 ; 5.984 ; Rise       ; clock           ;
; reset          ; clock      ; 1.111 ; 1.394 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IN_SFR[*]      ; clock      ; -1.141 ; -1.774 ; Rise       ; clock           ;
;  IN_SFR[0]     ; clock      ; -1.499 ; -2.094 ; Rise       ; clock           ;
;  IN_SFR[1]     ; clock      ; -1.469 ; -2.139 ; Rise       ; clock           ;
;  IN_SFR[2]     ; clock      ; -1.293 ; -1.906 ; Rise       ; clock           ;
;  IN_SFR[3]     ; clock      ; -1.258 ; -1.951 ; Rise       ; clock           ;
;  IN_SFR[4]     ; clock      ; -1.255 ; -1.854 ; Rise       ; clock           ;
;  IN_SFR[5]     ; clock      ; -1.141 ; -1.774 ; Rise       ; clock           ;
;  IN_SFR[6]     ; clock      ; -1.217 ; -1.832 ; Rise       ; clock           ;
;  IN_SFR[7]     ; clock      ; -1.510 ; -2.159 ; Rise       ; clock           ;
; IN_opcode[*]   ; clock      ; -0.936 ; -1.520 ; Rise       ; clock           ;
;  IN_opcode[0]  ; clock      ; -1.083 ; -1.729 ; Rise       ; clock           ;
;  IN_opcode[1]  ; clock      ; -1.447 ; -2.059 ; Rise       ; clock           ;
;  IN_opcode[2]  ; clock      ; -1.090 ; -1.706 ; Rise       ; clock           ;
;  IN_opcode[3]  ; clock      ; -0.936 ; -1.520 ; Rise       ; clock           ;
;  IN_opcode[4]  ; clock      ; -1.210 ; -1.891 ; Rise       ; clock           ;
; IN_operand[*]  ; clock      ; 0.199  ; 0.046  ; Rise       ; clock           ;
;  IN_operand[0] ; clock      ; -1.699 ; -2.431 ; Rise       ; clock           ;
;  IN_operand[1] ; clock      ; 0.199  ; 0.046  ; Rise       ; clock           ;
;  IN_operand[2] ; clock      ; -1.012 ; -1.623 ; Rise       ; clock           ;
;  IN_operand[3] ; clock      ; -0.951 ; -1.591 ; Rise       ; clock           ;
;  IN_operand[4] ; clock      ; -1.370 ; -2.032 ; Rise       ; clock           ;
;  IN_operand[5] ; clock      ; -1.011 ; -1.647 ; Rise       ; clock           ;
;  IN_operand[6] ; clock      ; -1.303 ; -1.986 ; Rise       ; clock           ;
;  IN_operand[7] ; clock      ; -1.133 ; -1.715 ; Rise       ; clock           ;
; en             ; clock      ; -1.151 ; -1.777 ; Rise       ; clock           ;
; reset          ; clock      ; -0.023 ; -0.181 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 9.693 ; 9.615 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 7.962 ; 7.812 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 7.950 ; 7.826 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 7.670 ; 7.581 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 9.693 ; 9.615 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 8.289 ; 8.114 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 7.727 ; 7.639 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 7.246 ; 7.136 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 7.480 ; 7.341 ; Rise       ; clock           ;
; W[*]        ; clock      ; 9.495 ; 9.417 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 9.495 ; 9.417 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 8.007 ; 7.841 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 7.490 ; 7.362 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 7.811 ; 7.706 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 8.059 ; 7.860 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 9.176 ; 9.101 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 7.832 ; 7.617 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 6.967 ; 6.905 ; Rise       ; clock           ;
; Z           ; clock      ; 9.091 ; 8.839 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; OUT_SFR[*]  ; clock      ; 3.290 ; 3.361 ; Rise       ; clock           ;
;  OUT_SFR[0] ; clock      ; 3.578 ; 3.699 ; Rise       ; clock           ;
;  OUT_SFR[1] ; clock      ; 3.582 ; 3.699 ; Rise       ; clock           ;
;  OUT_SFR[2] ; clock      ; 3.467 ; 3.578 ; Rise       ; clock           ;
;  OUT_SFR[3] ; clock      ; 4.599 ; 4.790 ; Rise       ; clock           ;
;  OUT_SFR[4] ; clock      ; 3.723 ; 3.850 ; Rise       ; clock           ;
;  OUT_SFR[5] ; clock      ; 3.499 ; 3.612 ; Rise       ; clock           ;
;  OUT_SFR[6] ; clock      ; 3.290 ; 3.361 ; Rise       ; clock           ;
;  OUT_SFR[7] ; clock      ; 3.362 ; 3.447 ; Rise       ; clock           ;
; W[*]        ; clock      ; 3.178 ; 3.239 ; Rise       ; clock           ;
;  W[0]       ; clock      ; 4.519 ; 4.693 ; Rise       ; clock           ;
;  W[1]       ; clock      ; 3.602 ; 3.710 ; Rise       ; clock           ;
;  W[2]       ; clock      ; 3.363 ; 3.464 ; Rise       ; clock           ;
;  W[3]       ; clock      ; 3.504 ; 3.579 ; Rise       ; clock           ;
;  W[4]       ; clock      ; 3.574 ; 3.688 ; Rise       ; clock           ;
;  W[5]       ; clock      ; 4.369 ; 4.522 ; Rise       ; clock           ;
;  W[6]       ; clock      ; 3.482 ; 3.578 ; Rise       ; clock           ;
;  W[7]       ; clock      ; 3.178 ; 3.239 ; Rise       ; clock           ;
; Z           ; clock      ; 4.000 ; 4.142 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT_SFR[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT_SFR[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; W[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IN_operand[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_opcode[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_opcode[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_opcode[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_opcode[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_opcode[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_SFR[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN_operand[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_SFR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; W[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; W[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; W[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; W[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; W[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; W[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; W[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; W[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_SFR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; OUT_SFR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; W[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; W[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; W[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; W[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; W[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; W[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; W[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; W[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_SFR[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT_SFR[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; OUT_SFR[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUT_SFR[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; W[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; W[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; W[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; W[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; W[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; W[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; W[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; W[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 490      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 490      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 258   ; 258  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Mar 26 10:58:04 2020
Info: Command: quartus_sta alu -c alu
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.364             -71.734 clock 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.279 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.004             -65.840 clock 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.279 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.781             -21.671 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.124 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Thu Mar 26 10:58:05 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


