# Libreliu's Experiments

## Feature

两个大作业会比较有意思：

- 数电大作业，我用 AXI4-EthernetLite IP 核实现了用 FPGA 收发以太网帧的一个 Demo
- 组成原理大作业，我用 Chisel 和 mipsel-linux-gnu-gcc 在自己写的 MIPS CPU 上驱动自己写的 UART 外设 & VGA Driver 完成了一个简易的 VGA 字符终端

它们分别位于 DigiCirc/lab11 和 CompDesign/lab6 下。

我的邮箱：jauntyliu@mail.ustc.edu.cn；Feel free to ask！