 2
 
與 IEEE 802.11 超高傳輸率標準相容之 60-GHz 低耗電無線模組及電路技術 
子計畫六:低耗電系統整合及收發機線性化技術(1/3) 
Low-power System Integration and Transceiver Linearization Techniques (1/3) 
 
計畫編號:  NSC 98-2219-E-002-011 
執行期限：98 年 8 月 1 日至 99 年 7 月 31 日 
主 持 人：黃天偉  國立台灣大學電信所教授 
E-mail   ：twhuang@cc.ee.ntu.edu.tw 
計畫參與人員：楊弘源、林煒恆、李威璁、郭彥宏、葉景富、黃皓瑋 國立台灣
大學電信所 
 
一. 中文摘要(關鍵詞：60-GHz、高線性度、
低耗電、功率放大器、收發機。) 
本三年期之計劃將開發 IEEE 802.11 其
下世代的 60-GHz VHT 超高傳輸率相容的技
術，因為在先進的奈米 CMOS 製程中電壓將
逐漸降低，低電壓的製程對於設計高效率的
功率放大器是極大的挑戰，為同時達成低耗
電及超高傳輸率，我們將開發毫米波 CMOS
功率放大器、發射機、及接收機的線性化技
術。我們在計畫的第一年中，已成功地使用
90-nm CMOS 製程在 60-GHz 設計出線性化
的功率放大器，並且在 IEEE 802.11ad 標準
會議中也探討線性化技術對 60-GHz 通信品
質的改善[1]。此外，我們的 24GHz LNA 線
性化技術也量測成功，並投稿於 IEEE 
MWCL[2]。混頻器的線性化技術也有設計上
的突破，正在 CIC 製作中。 
在低耗電研究上，我們製作了 60-GHz 低
耗電的 LNA，發表在 2009 EuMC 會議[3]，以
及設計了低耗電的混頻器與相移器，也正在
CIC 製作中。至於低耗電的系統整合技術，我
們也研製 65nm CMOS 低耗電的次諧波調變
器，並在 IEEE 802.11ad 標準會議中也探討次
諧波架構對 65nm CMOS 系統晶片中 60-GHz
相位雜訊的改善[1]。 
Abstract (Keywords: 60-GHz, high 
linearity, low power consumption, power 
amplifier, transceiver) 
    The goal of this three-year project is the 
development of IEEE 802.11 60-GHz VHT 
compatible technologies. Due to the low bias 
voltage in next generation CMOS processes, a 
high efficiency power amplifier is a great design 
challenge. We will develop linearization 
techniques for millimeter-wave power amplifier, 
transmitter, and receiver. During the first year, 
we have the simulation of linearized PA in 
60-GHz, which will be presented in IEEE 
802.11ad meeting [1]. We also submit an IEEE 
MWCL journal paper of the 24-GHz LNA 
linearization [2]. We also have designed a 
linearized mixer under CIC fabrication. 
    For the low-power research, we have 
published a 60-GHz low-power LNA in EuMC 
[3]. We have also designed low-power mixer and 
phase shifter. Under the low-power system 
constrain, a 65nm CMOS sub-harmonic 
modulator topology is proposed in IEEE 802.11 
standard conference to minimize the phase noise 
of 60-GHz system-on-chip (SoC) [1]. 
 4
 
圖四、線性器開啟時的表現 
 
 
 
 
 
 
 
 
 
 
 
圖五、線性器開啟時的 IMD3 “sweet spot＂ 
 
 
 
 
 
 
 
 
 
圖六、線性器開啟時的 Gain and Pout 
 
 
 
 
 
線性化低雜訊放大器[2] 
在此次研究中，我們提出一個K-band 線
性化電路。所使用的技術為gm3消除法，因為一
個非線性的電路的輸出電流的數學如下: 
2 3
1 2 3d m gs m gs m gsi g v g v g v= + + +⋅⋅⋅  
其中，IIP3 和gm3最相關，如下式子: 
1
3
43
3
m
m
gIIP
g
=  
這代表著如果要有好的IIP3，則gm3要愈小
愈好，而一個 0.18 微米製程的CMOS在 24GHz
的微波頻段的各個非線性參數的模擬如下圖: 
0.0 0.2 0.4 0.6 0.8 1.0 1.2
-0.4
-0.2
0.0
0.2
0.4
0.6
g m
1 (
A
 / 
V
)  
 
 
 gm2
 gm3
g m
2 (
A 
/ V
2 ) 
&
 g
m
3 (
A
 / 
V2
) 
VGS (V)
0.002
0.004
0.006
0.008
0.010
0.012
0.014
0.016
0.018
0.020 g
m1
 
從上圖看來，可以發現如果將二個並聯的電晶
體分別偏壓在VGS為 0.75 V和 0.4 V，則可以
達到非常好的gm3的消除。為了達到高功率放大
和低雜訊此電路使用了三級共源極架構，大小
為 1.5f24。並且在最後一級使用消除三階諧波
失真的線性器，如圖八。 
小訊號量測結果如圖九，在 24 GHz 有 12 
dB 的增益，輸入輸出的匹配均做到 50 歐姆。
另外其線性度模擬如圖十，可以看出其 IIP3
改善有 5.3dB。 
為了測試此線性放大器能不能在毫米波
也有一樣的功能，相同的架構也使用了 90nm 
CMOS 改設計在 57~66GHz。所模擬的s-參數
如圖十一，模擬的線性度(IIP3)為圖十二，可
看到IIP3 從本來的-9dBm 提升到了
+6.5dBm。而 P1dB的模擬如圖十三 B
-20 -15 -10 -5 0 5 10 15-25 20
0
5
10
15
20
-5
25
pin
ou
tp
ut
_p
ow
er m6
po
w
er
_g
ai
n
8m7
P
AE
m13
m6
pin=
output_power=12.920
-0.250
m8
pin=
power_gain=13.170
-0.250
m7
pin=
power_gain=14.162
-25.000
m13
pin=
PAE=20.036
Max
3.750
-2.00 
0.000
2. 00 
4.00 
6.00 
8.00 
10.0 
-4.00 
12.0 
-65
-60
-55
-50
-45
-40
-35
-30
-25
-20
-15
-70
-10
Output Power, Both Tones, dBm
 
Linearizer Bias Point:
Vg = 1.0V , Vs = 0.5V
IMD3 dip @ ~ 10dBm
Based on post-sim data
Power gain@~ 10dBm :13.7dB
-20 -15 -10 -5 0 5 10 15-25 20
0
5
10
15
-5
20
pin
ut
pu
t_
po
w
e
o
r m20
po
w
er
_g
ai
n
m19
m20
pin=
output_power=9.699
-4.000
m19
pin=
power_gain=13.699
-4.000
-2.00 
0.000
2.
0 
4.00 
6.00 
8.00 
10.0 
-4.00 
12.0 
0
 
ut
pu
t_
po
w
e
o
r
po
w
er
_g
ai
n
 
圖十四、低電壓 LNA 電路圖 
 
 
圖十五、低電壓 LNA 晶片圖 
 
圖十六、量測的 s-param 
 
圖十七、量測的 noise figure 
 
圖十八、大信號量測 
 
V-band 360 度反射式相移器  
本計畫提出的電路為一個被動的相移
器，有 360 度的相移功能。 電路如圖十九，
利用一個連續可調 180度反射式相移器和一個
180 度的切換式相移器來達到 360 度連續可
調。  而其模擬結果如圖二十，他的損耗大約
在-13dB 左右。 而模擬的相移超過 360 度，如
圖二十一。 而 layout 在圖二十二。 
 
圖十九、被動式相移器電路圖 
 
圖二十、模擬的相移器損耗 
 6
 
圖二十六、layout 圖 
65nm CMOS 毫米波調變器  
本計畫提出的調變器如圖二十七，其中的
mixer 為 sub-harmonic mixer 架構。 這個架構
的好處是使得 LO 的頻率可以減半。量測轉換
增益大約是-5dB 為圖二十八。 大信號量測則
為圖二十九。 系統量測為圖三十。 其中圖三
十一及圖三十二則是調變後的星座圖。 
 
 
圖二十七、調變器的架構 
 
 
圖二十八、量測的轉換增益 
 
 
圖二十九、大信號量測 
 
圖三十、系統量測一 
 
圖三十一、QPSK 星座圖 
 
圖三十二、16-QAM 星座圖 
 
 8
出席國際學術會議心得報告 
 
會議名稱: IEEE 國際微波會議 ( IEEE 
International Microwave Symposium) 
會議地點: 美國, 洛杉磯 (Anaheim) 
會議時間: 2010 May 23-28 
心得報告:  
 
 On the first day of the IMS, 
5/23/2010, I present the title of 
“Millimeter Wave Broadband 
Multi-Gigabit CMOS Transceiver 
Design＂ in IMS workshop WSL. After the 
presentation, there are two companies 
to ask about the availability of NTU＇s 
MMW CMOS IC for their future products. 
 1
Fig. 1 60-GHz IBM phase array. 
 
 The IBM workshop presentation 
title is “A 16-Element Phased-Array 
Transmitter IC and Package for 60GHz 
Communications＂, as shown in Fig. 1 , 
which is a collaboration project 
RFIC Panel sessions (5/24/2010) 
title: “The Challenges, Competitions 
and Future Respect of 60 GHz＂, with 
chair of SK Yong (Marvell) and 
panelists: Jeyhan Karaoguz (Broadcom), 
Ali Sadri(Intel), Raja Banerjea 
(Marvell), Michiaki Matsuo 
(Panasonic), Eran Pisek (Samsung), 
Scott Reynolds (IBM). Intel presents 
internet connection moved to 
device-to-device or P2P direct 
connection. IEEE 802.11ad 60GHz is not 
the best for internet connection, but 
11ac is for next generation. Broadcom 
presents 802.11ad with 7Gbps, 11ac 
5.15-5.9 GHz with 3.2 Gbps, 11n 2.4-2.5 
GHz with 600Mbps. 1Gbps consumes 
<<500mW (< 500pj/bit, close to 300mW). 
Memory interface speed is from 20Mbps 
to 125Mb/sec. 3nsec r.m.s. delay 
spread. The test data show 7Gbps for 1m, 
and 1Gbps for 10meter. 11ad rely on the 
asymmetry of most links. Considering 
the cost in power is the first thing to 
choose complexity.  
 
 
