verilog work "seria_out.v"
