../src/rtl/UART/gen_en.v
../src/rtl/UART/rx.v
../src/rtl/UART/tx.v
../src/rtl/UART/uart.v
//
../src/rtl/ALU/alu.v
../src/rtl/ALU/divider_u.v
../src/rtl/ALU/divider_s.v
../src/rtl/ALU/mul_s.v
../src/rtl/ALU/mul_u.v
../src/rtl/ALU/delay.v
//
../src/rtl/ALU/CLA/full_adder.v
../src/rtl/ALU/CLA/cla_unit_4bit.v
../src/rtl/ALU/CLA/cla_4bit.v
../src/rtl/ALU/CLA/cla_8bit.v
../src/rtl/ALU/CLA/cla_16bit.v
../src/rtl/ALU/CLA/cla_32bit.v
//
../src/rtl/PARSER/decorder.v
../src/rtl/PARSER/encorder.v

../src/rtl/top.v
//
../testbench/testbench.v

//../src/rtl/.v