INFO: [VRFC 10-2263] Analyzing Verilog file "D:/Arthur/Faculdade/2021.1/Sistemas_Digitais_para_Computadores_A/Projetos_Vivado/Neander/neanderv2/neanderv2.srcs/sources_1/ip/memoria/sim/memoria.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module memoria
